TickTock 是 Intel 公司發展微處理器晶片設計製造業務的一種發展戰略模式，在 2007 年正式提出。Intel 指出，每一次處理器微架構的更新和每一次晶片製程的更新，它們的時機應該錯開，使他們的微處理器晶片設計製造業務更有效率地發展。TickTock 的名稱源於時鐘秒針行走時所發出的聲響。Intel 指，每一次 Tick 代表著一代微架構的處理器晶片製程的更新，意在處理器效能幾近相同的情況下，縮小晶片面積、減小能耗和發熱量；而每一次 Tock 代表著在上一次 Tick 的晶片製程的基礎上，更新微處理器架構，提升效能。一般一次 TickTock 的週期為兩年，Tick 佔一年，Tock 佔一年。 此策略常被許多電腦玩家戲稱 擠牙膏策略，因為每一代新處理器效能和前一代處理器效能的差距很短，就好像 Haswell 的 4790K 和 Skylake 的 6700K 那樣。2016 年 3 月 22 日，Intel 在財務報告中宣佈放棄 TickTock，改用增加最佳化環節的製程 架構 最佳化模型。 Intel 的主要對手 AMD 歷年來也跟隨著 Intel 的製程腳步做處理器演進，並在 2009 年於美國分拆出子公司格羅方德作為代工夥伴，一直合作生產直到 2018 年 14 奈米的 Zen 處理器產品為止。由於製程難度提高，AMD 在 2018 年 8 月底公佈訊息，取消以格羅方德做為 Zen2 處理器產品代工夥伴的規劃，轉用臺積電作為代工廠以生產 7 奈米的 Zen2 處理器，而此時的 Intel 之 10 奈米產線仍因為良率問題無法大規模供貨於市場。AMD 在 2019 年 11 月底宣佈，將會繼續遵循 Intel Tick Tock 的精神繼續生產 Zen2 及 Zen3 處理器。 環節 2016 年以前，英特爾仍使用 TickTock。 Tick：更新處理器晶片製程。 Tock：更新處理器架構，提升能效比和 IPC。 2016 年後，Intel 已放棄 TickTock，改用增加最佳化環節的製程 架構 最佳化模型。 目前的環節為：Process Architecture Optimization，即製程、架構、最佳化 製程：在架構不變的情況下，縮小電晶體體積，以減少功耗及成本 架構：在製程不變的情況下，更新處理器架構，以提高效能 最佳化：在製程及架構不變的情況下，進行修復及最佳化，將 BUG 減到最低，並提升處理器時脈 產品發布路線圖 微架構更新 微架構更新 微架構 製造工藝 製程 釋出時間 處理器 處理器 處理器 處理器 處理器 處理器 微架構更新 微架構更新 微架構 製造工藝 製程 釋出時間 八路 四路伺服器平臺處理器核心代號 四路 雙路伺服器 工作站平臺處理器核心代號 極致效能 工作站平臺處理器核心代號 主流桌面平臺處理器核心代號 流動平臺處理器核心代號 處理器品牌 Tick 製程 Presler Cedar Mill Yonah 65 奈米 2006 年 1 月 5 日 Presler Cedar Mill Yonah Core Pentium 4 Pentium D Pentium M Pentium DualCore Celeron Tock 架構 Core 65 奈米 2006 年 6 月 27 日 Intel CEO Latest Platforms Processors Form New Foundations For Digital Entertainment And Wireless Computing Intel Unveils Worlds Best Processor Kentsfield Conroe Merom Core 2 Pentium DualCore Pentium Celeron DualCore Celeron Celeron M Tick 製程 Penryn 45 奈米 2007 年 11 月 11 日 Dunnington Harpertown Yorkfield Wolfdale Penryn Core 2 Pentium DualCore Pentium Celeron DualCore Celeron Celeron M Tock 架構 Nehalem 45 奈米 2008 年 11 月 17 日 NehalemEX Beckton NehalemEP Gainestown Bloomfield Lynnfield Clarksfield Core i3 Core i5 Core i7 Pentium Celeron Xeon Tick 製程 Westmere 32 奈米 2010 年 1 月 4 日 WestmereEX WestmereEP Gulftown Clarkdale Arrandale Core i3 Core i5 Core i7 Pentium Celeron Xeon Tock 架構 Sandy Bridge 32 奈米 2011 年 1 月 9 日 Sandy BridgeEP Sandy BridgeE Sandy Bridge Sandy BridgeM Core i3 Core i5 Core i7 Pentium Celeron Xeon Tick 製程 Ivy Bridge 22 奈米 2012 年 4 月 23 日 Ivy BridgeEX Ivy BridgeEP Ivy BridgeE Ivy Bridge Ivy BridgeM Core i3 Core i5 Core i7 Pentium Celeron Xeon Tock 架構 Haswell 22 奈米 2013 年 6 月 4 日至 6 月 8 日 HaswellEX HaswellEP HaswellWS Haswell Core i3 Core i5 Core i7 Pentium Celeron Xeon Process 製程 Broadwell 14 奈米 2014 年 1 月 BroadwellEP BroadwellE BroadwellC BroadwellHBroadwellUBroadwellY Architechture 架構 Skylake 14 奈米 2015 年 8 月 5 日 SkylakeS SkylakeHSkylakeUSkylakeY Optimization 最佳化 Kaby Lake 14 奈米 2016 年 8 月 30 日 Kaby LakeS Kaby LakeHKaby LakeUKaby LakeY Optimization 最佳化 Coffee Lake 14 奈米 2017 年 10 月 5 日 Coffee LakeS Process 製程 Cannon Lake 10 奈米 2018 年 Architechture 架構 Ice Lake 10 奈米 2019 年 Optimization 最佳化 Tiger Lake 10 奈米 2020 年 Optimization 最佳化 10 奈米 20xx 年 Process 製程 7 奈米 20xx 年 Architechture 架構 7 奈米 20xx 年 Optimization 最佳化 7 奈米 20xx 年 Optimization 最佳化 7 奈米 20xx 年 參見 英特爾微處理器列表 參考資料 外部連結 Intel TickTock Model of Architecture Silicon Cadence Intel TickTock Model at IDF 2009 Intel TickTock Model at IDF 2011 p21 Category 英特爾 Category 技術戰略 frIntelTictac