同步動態隨機存取記憶體，簡稱 SDRAM，是一種利用同步計時器對記憶體的輸出入訊號加以控制的動態隨機存取記憶體（DRAM）。SDRAM 是在 DRAM 的架構基礎上增加同步和雙區域（Dual Bank）的功能，使得微處理器能與 SDRAM 的時脈同步，所以 SDRAM 執行命令和傳輸資料時相較於 DRAM 可以節省更多時間。 SDRAM 在計算機中被廣泛使用，從起初的 SDRAM 到之後一代的 DDR（或稱 DDR1），然後是 DDR2 和 DDR3 進入大眾市場，2015 年開始 DDR4 進入消費市場。 SDRAM 歷史 儘管 SDRAM 的概念至少從 20 世紀 70 年代就已經被人們所熟悉，在早期的 Intel 處理器上也已被採用，但要說到它在電子工業被廣泛接受，那是從 1993 年才開始的。1993 年，三星開始展示其新出品的 KM48SL2000 SDRAM，到 2000 年，SDRAM 因為其卓越的效能，實際上取代了其它型別的 DRAM 在現代計算機中的位置。 SDRAM 本身的延遲其實並不比非同步 DRAM 更低（延遲更低意指速度更快）。其實，早期的 SDRAM 因為其構造中的附加邏輯單元，在速度上比同時期的爆發式延伸資料輸出 DRAM Burst EDO DRAM 還有所不及。而 SDRAM 的內建緩衝則可以使得運算交叉進入 zhhans 多行儲存；zhhant 多個儲存單元，這樣就可以有效提高頻寬，速度更快。 時至今日，所有的 SDRAM 實際上都依照 JEDEC 一個電子工業聯盟，選定開放的標準，使電子元件的互容性更好 制定的標準製造。JEDEC 於 1993 年正式採用其第一個有關 SDRAM 的標準，隨後是其它 SDRAM 的標準，包括了 DDR、DDR2 和 DDR3 SDRAM。 時至 2012 年，168pin pin 指記憶體插入實際接觸的金手指數量 的 SDRAM 雙線記憶體模組（DIMM）在新的個人電腦上已經不再使用，被大量的 184pin 的 DDR 記憶體代替。在新的個人電腦，DDR2 SDRAM 又已經普遍取代 DDR SDRAM，但目前 zhhans 支援；zhhant 支援DDR3 的 zhhans 主機板；zhhant 主機板 和記憶體比 DDR2 SDRAM 被更廣泛地使用，成為主流，所以 DDR3 目前的價格比非主流的 DDR2 產品便宜了不少。 如今世界有三強 SDRAM 顆粒製造商：南韓的三星電子 Samsung Electronics 和海力士 Hynix，及美國的美光科技 Micron Technology。三者壟斷超過 90 的全球市場，包括 PC RAM、手機 RAM 和伺服器 RAM。 另外，以上三間公司及日本東芝亦壟斷了全球 90 的 NAND 快閃記憶體市場，這種記憶體主要用來製造 SD 卡和 SSD。 SDRAM 時序 有幾個 DRAM 效能的極限，最有名的就是讀取週期時間，是指對一個開放的行進行連續讀操作之間的間隔。這個時間從 100MHZ 頻率的 SDRAM 的 10 納秒縮減為 DDR400 的 5 納秒，但是從 DDR2800 和 DDR31600 就保持相對不變。然而，zhhans 透過；zhhant 透過 操作介面電路，使基本讀取速度成倍提高，可實現頻寬的迅速增加。 另一個極限是 CAS 等待時間，是指提供一個 zhhans 地址；zhhant 位址 與接受到相關 zhhans 資料；zhhant 資料 之間的間隔。這個也保持了相對穩定，最近幾代 DDR SDRAM 的這個資料為 1015 納秒。 在操作上，對 DRAM 控制器來說 CAS latency 是一個已知的 clock cycles 特定數字，這數字會被登入在 SDRAM 模式登錄檔中。在時鐘速率很快的情況下，CAS 等待時間相對的時鐘週期數自然就會增加。1015 納秒對 200MHZ 時鐘頻率的 DDR400 SDRAM 就是 23 個週期，對 DDR2800 就是 46 個週期，DDR31600 就是 812 個週期。比較慢的時鐘週期，CAS 等待時間相對的週期數也會比較少。 100MHz 的 SDRAM 晶片第一次出現時，有些製造商開始販賣 100 MHz 的模組，而這些模組是不能在那個時鐘頻率下正常工作的。有鑑於此，Intel 釋出了 PC100 的標準，描述了具體要求，為生產能在 100MHz 頻率下工作的記憶體模組提供了指引。這個標準影響深遠，PC100 這個術語很快成了 100MHz SDRAM 模組的通用標識。如今，模組通常被冠以 PC 為字首的一組數字的名稱（PC66、PC100 或者 PC133 儘管數字代表的實際含義早就不是其原有的）。 單資料流 SDRAM 單資料流 SDRAM（SDR SDRAM）被視最早的 SDRAM，單資料流 SDRAM 在每個時脈可以接收一個指令和傳輸一個位元組。典型的時脈為 66、100 和 133MHz 週期分別為 15、10 和 75 奈秒 時脈到 150MHz 的則可用於效能的發燒友。晶片有多種不同的 zhhans 資料；zhhant 資料 匯流排寬度（最常見的是 4、8 或 16bits），但是晶片一般被做成 168pin 的 DIMM 模組，可以同時讀寫 64bits 非 ECC 或 72bits ECC。 zhhans 資料；zhhant 資料 匯流排的存取機制很複雜，需要一個複雜的 DRAM 控制器。這是因為寫入 DRAM 的 zhhans 資料；zhhant 資料 必需和一個寫入指令在同一個時脈中，而讀取 zhhans 資料；zhhant 資料 可以在讀取指令後的 2 到 3 個時脈進行。DRAM 控制器必須確保 zhhans 資料；zhhant 資料 匯流排不會同時進行讀寫。 SDRAM 操作 一個 512MB 的 SDRAM DIMM 記憶體模組一般由 8 個到 9 個 SDRAM 晶片組成，每個晶片包含有 512Mbit 的 zhhans 儲存空間；zhhant 儲存空間，每顆晶片為模組的匯流排提供了 8 個 bit 的寬度。一個典型的 512Mbit SDRAM 晶片內部包含了 4 個獨立的 16Mbyte 大小的 zhhans 庫；zhhant 區塊。每個 zhhans 庫；zhhant 區塊 都有 8192 行，16384bits。一個 zhhans 庫；zhhant 區塊 或者處於 zhhans 空閒；zhhant 閒置 狀態、忙碌狀態，或者介於兩者狀態之間。 一個 zhhans 啟用；zhhant 初始化 指令會將一個 zhhans 空閒；zhhant 閒置 狀態的 zhhans 庫；zhhant 區塊zhhans 啟用；zhhant 初始化。它佔用 2bit 的 zhhans 庫地址；zhhant 區塊位址（BA0BA1）和 13bit 的行 zhhans 地址；zhhant 位址（A0A12），然後將那一行讀取入有著 16384 個讀取放大器的 zhhans 庫；zhhant 區塊 的 zhhans 佇列；zhhant 佇列。這也被稱為 開啟 行。 只有該行已被 zhhans 啟用；zhhant 初始化 或者 開啟，讀寫指令才可以進行。每個指令都需要一個列 zhhans 地址；zhhant 位址，但是因為每個晶片同時能處理 8bit，因此有 2048 個可能的列 zhhans 地址；zhhant 位址，不過只需要 11 個 zhhans 地址；zhhant 位址 行（A0A9 A11）。zhhans 啟用；zhhant 初始化 需要一個最小週期，稱為行到列延遲，或者 tRCD。 English translation 參見 DDR SDRAM DDR2 SDRAM DDR3 SDRAM DDR4 SDRAM DDR5 SDRAM SGRAM RDRAM 雙通道 參考資料 fiDRAMSDRAM CategorySDRAM Category 韓國發明 Category1993 年面世