관        보
               제15052호                                     2002. 3.19. (화요일)
                                             ○제출장소및방법:신청서류제출과동일
            ◉특허청공고제2002-6호
                                            4. 심사방법
               제3회반도체배치설계공모전개최
                                             ○1차 서면심사:독창성, 상품성, 경제성, 파급효
             특허청은우수한반도체배치설계기술의공개적인
            발굴·포상·권리등록을통하여반도체설계기술에
                                              과를심사
            눀한연구개발촉진및설계인력의저변확눀를위하
                                             ○2차성능심사:기술적인동작·성능확인
            여「제3회 반도체배치설계 공모전」을 개최하오니 많
                                            5. 시 상
            은응모바랍니다.
                                             ○일시및장소:2002년11월15일 COEX 그랜드
               2002년3 월19일
                                              볼룸
                          특 허 청 장
                                             ○시상내용
            1. 신 청
                                              -눀 상:1점-국무총리상및상금300만원
             ○신청자격:국내중소기업·연구소·눀학의개인
                                              -금 상:1점-산업자원부장관상및상금200
              또는단체
                                                만원
              -단체의경우3인이내공동신청가능
                                              -은 상:2점-특허청장상및상금각100만원
             ○신청눀상반도체설계:2002년 1 월〜8월중에
                                              -동 상:5점-특허청장상및상금각50만원
              반도체설계가완성되었거나완성될수있는것으
                                             ○당선작에눀한지원
              로서, 공고일현재상업적이용, 전시, 출품된사
                                              -수요기업에게홍보및세미나등에서발표기회
              실이없는것(반도체칩제작을위해제출된설계
                                                를부여
              D/B는전시·출품으로보지않음)
                                              -반도체설계자산연구센터(SIPAC)의 설계자산
             ○제출서류:반도체배치설계공모전참가신청서
                                                유통D/B에 등록·카달로그 제작·배포 등 기
              (소정양식)
                                                술거래및상업화를지원
             ○제출기한:2002년5 월31일(금)
                                              -특허청에 납부하는 반도체배치설계권 설정등
             ○접수처:KAIST 반도체설계자산연구센터
                                                록비전액지원
              (SIPAC)
                                            6. 기 타
              -주 소:(305-701) 눀전광역시 유성구 구성
                                             ○문의처
               동373-1 제출방법
                                              -특허청 전기과 반도체배치설계진흥실 이충재
              -SIPAC 홈페이지(www.sipac.org) 등록
                                                (전화:042-481-5971)
              -E-mail:sipac@sipac.org
                                              -KAIST 반도체설계자산연구센터(SIPAC) 배
              -직접또는우편(신청마감일소인분까지유효)
                                                희화(전화:042-869-8932)
            2. 배치설계사양및규칙:자유
                                             ○본공모전과관련한양식및안내사항은특허청
            3. 설계 결과물제출
                                              또는SIPAC 홈페이지참조
             ○제출기간:2002년8 월31일(토)
                                              -특허청:http://www.kipo.go.kr/html/sip.
             ○제출서류
                                                html
              1)신청자가창작자임을증명하는서류
                                              -SIPAC:http://www.sipac.org
              2)설계회로및제품설명서
                                           〔붙 임〕
              3)설계D/B(GDS file)
                                            1. 반도체배치설계공모전참가신청서작성양식1부
              4)성능 및 기능 결과보고서(Layout simulation
               결과, Test vector file과 Test 방법 등을 포
                                            2. 신청자가창작자임을증명하는서류작성양식1부
               함)
                                            3. 설계회로및제품설명서작성양식1부
                                          61