unsigned int leading_zero_num6(unsigned int x) {
  int y, m;
  unsigned int nr;
  y = -(x >> 16);
  m = (y >> 16) & 16;
  nr = 16 - m;
  x >>= m;
  y = x - 0x100;
  m = (y >> 16) & 8;
  nr += m;
  x <<= m;
  y = x - 0x1000;
  m = (y >> 16) & 4;
  nr += m;
  x <<= m;
  y = x - 0x4000;
  m = (y >> 16) & 2;
  nr += m;
  x <<= m;
  y = x >> 14;
  m = y & ~(y >> 1);
  return nr + 2 - m;
}


x86 assembly (clang, -O0):
<leading_zero_num6>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    -0x4(%rbp),%ecx
shr    $0x10,%ecx
xor    %eax,%eax
sub    %ecx,%eax
mov    %eax,-0x8(%rbp)
mov    -0x8(%rbp),%eax
sar    $0x10,%eax
and    $0x10,%eax
mov    %eax,-0xc(%rbp)
mov    $0x10,%eax
sub    -0xc(%rbp),%eax
mov    %eax,-0x10(%rbp)
mov    -0xc(%rbp),%ecx
mov    -0x4(%rbp),%eax
shr    %cl,%eax
mov    %eax,-0x4(%rbp)
mov    -0x4(%rbp),%eax
sub    $0x100,%eax
mov    %eax,-0x8(%rbp)
mov    -0x8(%rbp),%eax
sar    $0x10,%eax
and    $0x8,%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
add    -0x10(%rbp),%eax
mov    %eax,-0x10(%rbp)
mov    -0xc(%rbp),%ecx
mov    -0x4(%rbp),%eax
shl    %cl,%eax
mov    %eax,-0x4(%rbp)
mov    -0x4(%rbp),%eax
sub    $0x1000,%eax
mov    %eax,-0x8(%rbp)
mov    -0x8(%rbp),%eax
sar    $0x10,%eax
and    $0x4,%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
add    -0x10(%rbp),%eax
mov    %eax,-0x10(%rbp)
mov    -0xc(%rbp),%ecx
mov    -0x4(%rbp),%eax
shl    %cl,%eax
mov    %eax,-0x4(%rbp)
mov    -0x4(%rbp),%eax
sub    $0x4000,%eax
mov    %eax,-0x8(%rbp)
mov    -0x8(%rbp),%eax
sar    $0x10,%eax
and    $0x2,%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
add    -0x10(%rbp),%eax
mov    %eax,-0x10(%rbp)
mov    -0xc(%rbp),%ecx
mov    -0x4(%rbp),%eax
shl    %cl,%eax
mov    %eax,-0x4(%rbp)
mov    -0x4(%rbp),%eax
shr    $0xe,%eax
mov    %eax,-0x8(%rbp)
mov    -0x8(%rbp),%eax
mov    -0x8(%rbp),%ecx
sar    $0x1,%ecx
xor    $0xffffffff,%ecx
and    %ecx,%eax
mov    %eax,-0xc(%rbp)
mov    -0x10(%rbp),%eax
add    $0x2,%eax
sub    -0xc(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<leading_zero_num6>:
mov    %edi,%edx
shr    $0x10,%edx
neg    %edx
shr    $0x10,%edx
and    $0x10,%edx
mov    %edx,%ecx
shr    %cl,%edi
lea    0xfff00(%rdi),%eax
shr    $0x10,%eax
and    $0x8,%eax
mov    %eax,%ecx
shl    %cl,%edi
lea    0x7f000(%rdi),%esi
shr    $0x10,%esi
and    $0x4,%esi
mov    %esi,%ecx
shl    %cl,%edi
lea    0x3c000(%rdi),%ecx
shr    $0x10,%ecx
and    $0x2,%ecx
shl    %cl,%edi
mov    %edi,%r8d
shr    $0xe,%r8d
shr    $0xf,%edi
not    %edi
and    %r8d,%edi
sub    %edx,%eax
or     %esi,%eax
or     %ecx,%eax
sub    %edi,%eax
add    $0x12,%eax
ret

LLVM IR (-O0):
define i32 @leading_zero_num6(i32 %0) {
%2 = alloca i32
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
store i32 %0, i32* %2
%6 = load i32, i32* %2
%7 = lshr i32 %6, 16
%8 = sub i32 0, %7
store i32 %8, i32* %3
%9 = load i32, i32* %3
%10 = ashr i32 %9, 16
%11 = and i32 %10, 16
store i32 %11, i32* %4
%12 = load i32, i32* %4
%13 = sub nsw i32 16, %12
store i32 %13, i32* %5
%14 = load i32, i32* %4
%15 = load i32, i32* %2
%16 = lshr i32 %15, %14
store i32 %16, i32* %2
%17 = load i32, i32* %2
%18 = sub i32 %17, 256
store i32 %18, i32* %3
%19 = load i32, i32* %3
%20 = ashr i32 %19, 16
%21 = and i32 %20, 8
store i32 %21, i32* %4
%22 = load i32, i32* %4
%23 = load i32, i32* %5
%24 = add i32 %23, %22
store i32 %24, i32* %5
%25 = load i32, i32* %4
%26 = load i32, i32* %2
%27 = shl i32 %26, %25
store i32 %27, i32* %2
%28 = load i32, i32* %2
%29 = sub i32 %28, 4096
store i32 %29, i32* %3
%30 = load i32, i32* %3
%31 = ashr i32 %30, 16
%32 = and i32 %31, 4
store i32 %32, i32* %4
%33 = load i32, i32* %4
%34 = load i32, i32* %5
%35 = add i32 %34, %33
store i32 %35, i32* %5
%36 = load i32, i32* %4
%37 = load i32, i32* %2
%38 = shl i32 %37, %36
store i32 %38, i32* %2
%39 = load i32, i32* %2
%40 = sub i32 %39, 16384
store i32 %40, i32* %3
%41 = load i32, i32* %3
%42 = ashr i32 %41, 16
%43 = and i32 %42, 2
store i32 %43, i32* %4
%44 = load i32, i32* %4
%45 = load i32, i32* %5
%46 = add i32 %45, %44
store i32 %46, i32* %5
%47 = load i32, i32* %4
%48 = load i32, i32* %2
%49 = shl i32 %48, %47
store i32 %49, i32* %2
%50 = load i32, i32* %2
%51 = lshr i32 %50, 14
store i32 %51, i32* %3
%52 = load i32, i32* %3
%53 = load i32, i32* %3
%54 = ashr i32 %53, 1
%55 = xor i32 %54, -1
%56 = and i32 %52, %55
store i32 %56, i32* %4
%57 = load i32, i32* %5
%58 = add i32 %57, 2
%59 = load i32, i32* %4
%60 = sub i32 %58, %59
ret i32 %60
}

LLVM IR (-O2):
define i32 @leading_zero_num6(i32 %0) {
%2 = lshr i32 %0, 16
%3 = sub nsw i32 0, %2
%4 = ashr i32 %3, 16
%5 = and i32 %4, 16
%6 = lshr i32 %0, %5
%7 = add i32 %6, 1048320
%8 = lshr i32 %7, 16
%9 = and i32 %8, 8
%10 = shl i32 %6, %9
%11 = add i32 %10, 520192
%12 = lshr i32 %11, 16
%13 = and i32 %12, 4
%14 = shl i32 %10, %13
%15 = add i32 %14, 245760
%16 = lshr i32 %15, 16
%17 = and i32 %16, 2
%18 = shl i32 %14, %17
%19 = lshr i32 %18, 14
%20 = lshr i32 %18, 15
%21 = xor i32 %20, -1
%22 = and i32 %19, %21
%23 = sub nuw nsw i32 18, %5
%24 = or i32 %23, %9
%25 = or i32 %24, %13
%26 = add nuw nsw i32 %25, %17
%27 = sub nsw i32 %26, %22
ret i32 %27
}