unsigned int _dotpu4(unsigned int src1, unsigned int src2) {
  unsigned char v1_0 = src1 & 0xff;
  unsigned char v1_1 = (src1 >> 8) & 0xff;
  unsigned char v1_2 = (src1 >> 16) & 0xff;
  unsigned char v1_3 = (src1 >> 24) & 0xff;
  unsigned char v2_0 = src2 & 0xff;
  unsigned char v2_1 = (src2 >> 8) & 0xff;
  unsigned char v2_2 = (src2 >> 16) & 0xff;
  unsigned char v2_3 = (src2 >> 24) & 0xff;
  unsigned v = v1_0 * v2_0 + v1_1 * v2_1 + v1_2 * v2_2 + v1_3 * v2_3;
  return v;
}


x86 assembly (clang, -O0):
<_dotpu4>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
mov    -0x4(%rbp),%eax
and    $0xff,%eax
mov    %al,-0x9(%rbp)
mov    -0x4(%rbp),%eax
shr    $0x8,%eax
and    $0xff,%eax
mov    %al,-0xa(%rbp)
mov    -0x4(%rbp),%eax
shr    $0x10,%eax
and    $0xff,%eax
mov    %al,-0xb(%rbp)
mov    -0x4(%rbp),%eax
shr    $0x18,%eax
and    $0xff,%eax
mov    %al,-0xc(%rbp)
mov    -0x8(%rbp),%eax
and    $0xff,%eax
mov    %al,-0xd(%rbp)
mov    -0x8(%rbp),%eax
shr    $0x8,%eax
and    $0xff,%eax
mov    %al,-0xe(%rbp)
mov    -0x8(%rbp),%eax
shr    $0x10,%eax
and    $0xff,%eax
mov    %al,-0xf(%rbp)
mov    -0x8(%rbp),%eax
shr    $0x18,%eax
and    $0xff,%eax
mov    %al,-0x10(%rbp)
movzbl -0x9(%rbp),%eax
movzbl -0xd(%rbp),%ecx
imul   %ecx,%eax
movzbl -0xa(%rbp),%ecx
movzbl -0xe(%rbp),%edx
imul   %edx,%ecx
add    %ecx,%eax
movzbl -0xb(%rbp),%ecx
movzbl -0xf(%rbp),%edx
imul   %edx,%ecx
add    %ecx,%eax
movzbl -0xc(%rbp),%ecx
movzbl -0x10(%rbp),%edx
imul   %edx,%ecx
add    %ecx,%eax
mov    %eax,-0x14(%rbp)
mov    -0x14(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<_dotpu4>:
push   %rbp
push   %rbx
mov    %esi,%ebx
mov    %edi,%ecx
mov    %edi,%edx
movzbl %cl,%esi
movzbl %ch,%edi
shr    $0x10,%ecx
shr    $0x18,%edx
mov    %ebx,%eax
shr    $0x18,%eax
imul   %edx,%eax
movzbl %bl,%edx
movzbl %bh,%ebp
shr    $0x10,%ebx
imul   %esi,%edx
add    %eax,%edx
imul   %edi,%ebp
add    %edx,%ebp
movzbl %cl,%ecx
movzbl %bl,%eax
imul   %ecx,%eax
add    %ebp,%eax
pop    %rbx
pop    %rbp
ret

LLVM IR (-O0):
define i32 @_dotpu4(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca i8
%6 = alloca i8
%7 = alloca i8
%8 = alloca i8
%9 = alloca i8
%10 = alloca i8
%11 = alloca i8
%12 = alloca i8
%13 = alloca i32
store i32 %0, i32* %3
store i32 %1, i32* %4
%14 = load i32, i32* %3
%15 = and i32 %14, 255
%16 = trunc i32 %15 to i8
store i8 %16, i8* %5
%17 = load i32, i32* %3
%18 = lshr i32 %17, 8
%19 = and i32 %18, 255
%20 = trunc i32 %19 to i8
store i8 %20, i8* %6
%21 = load i32, i32* %3
%22 = lshr i32 %21, 16
%23 = and i32 %22, 255
%24 = trunc i32 %23 to i8
store i8 %24, i8* %7
%25 = load i32, i32* %3
%26 = lshr i32 %25, 24
%27 = and i32 %26, 255
%28 = trunc i32 %27 to i8
store i8 %28, i8* %8
%29 = load i32, i32* %4
%30 = and i32 %29, 255
%31 = trunc i32 %30 to i8
store i8 %31, i8* %9
%32 = load i32, i32* %4
%33 = lshr i32 %32, 8
%34 = and i32 %33, 255
%35 = trunc i32 %34 to i8
store i8 %35, i8* %10
%36 = load i32, i32* %4
%37 = lshr i32 %36, 16
%38 = and i32 %37, 255
%39 = trunc i32 %38 to i8
store i8 %39, i8* %11
%40 = load i32, i32* %4
%41 = lshr i32 %40, 24
%42 = and i32 %41, 255
%43 = trunc i32 %42 to i8
store i8 %43, i8* %12
%44 = load i8, i8* %5
%45 = zext i8 %44 to i32
%46 = load i8, i8* %9
%47 = zext i8 %46 to i32
%48 = mul nsw i32 %45, %47
%49 = load i8, i8* %6
%50 = zext i8 %49 to i32
%51 = load i8, i8* %10
%52 = zext i8 %51 to i32
%53 = mul nsw i32 %50, %52
%54 = add nsw i32 %48, %53
%55 = load i8, i8* %7
%56 = zext i8 %55 to i32
%57 = load i8, i8* %11
%58 = zext i8 %57 to i32
%59 = mul nsw i32 %56, %58
%60 = add nsw i32 %54, %59
%61 = load i8, i8* %8
%62 = zext i8 %61 to i32
%63 = load i8, i8* %12
%64 = zext i8 %63 to i32
%65 = mul nsw i32 %62, %64
%66 = add nsw i32 %60, %65
store i32 %66, i32* %13
%67 = load i32, i32* %13
ret i32 %67
}

LLVM IR (-O2):
define i32 @_dotpu4(i32 %0, i32 %1) {
%3 = lshr i32 %0, 8
%4 = lshr i32 %0, 16
%5 = lshr i32 %0, 24
%6 = lshr i32 %1, 8
%7 = lshr i32 %1, 16
%8 = lshr i32 %1, 24
%9 = and i32 %0, 255
%10 = and i32 %1, 255
%11 = mul nuw nsw i32 %10, %9
%12 = and i32 %3, 255
%13 = and i32 %6, 255
%14 = mul nuw nsw i32 %13, %12
%15 = and i32 %4, 255
%16 = and i32 %7, 255
%17 = mul nuw nsw i32 %16, %15
%18 = mul nuw nsw i32 %8, %5
%19 = add nuw nsw i32 %18, %11
%20 = add nuw nsw i32 %19, %14
%21 = add nuw nsw i32 %20, %17
ret i32 %21
}