void ADCSequenceStepConfigure(unsigned long ulBase, unsigned long ulSequenceNum,
                              unsigned long ulStep, unsigned long ulConfig) {
  unsigned long ulTemp;
  ;
  ;

  ;
  ulBase += (0x00000040) + ((0x00000060 - 0x00000040) * ulSequenceNum);
  ulStep *= 4;
  (*((volatile unsigned long *)(ulBase + (0x00000040 - 0x00000040)))) =
      (((*((volatile unsigned long *)(ulBase + (0x00000040 - 0x00000040)))) &
        ~(0x0000000f << ulStep)) |
       ((ulConfig & 0x0f) << ulStep));
  (*((volatile unsigned long *)(ulBase + (0x00000058 - 0x00000040)))) =
      (((*((volatile unsigned long *)(ulBase + (0x00000058 - 0x00000040)))) &
        ~(0x0000000f << ulStep)) |
       (((ulConfig & 0xf00) >> 8) << ulStep));
  (*((volatile unsigned long *)(ulBase + (0x00000044 - 0x00000040)))) =
      (((*((volatile unsigned long *)(ulBase + (0x00000044 - 0x00000040)))) &
        ~(0x0000000f << ulStep)) |
       (((ulConfig & 0xf0) >> 4) << ulStep));
  if (ulConfig & 0x000F0000) {
    ulTemp =
        (*((volatile unsigned long *)(ulBase + (0x00000054 - 0x00000040))));
    ulTemp &= ~(0xF << ulStep);
    ulTemp |= (((ulConfig & 0x00070000) >> 16) << ulStep);
    (*((volatile unsigned long *)(ulBase + (0x00000054 - 0x00000040)))) =
        ulTemp;
    ulTemp =
        (*((volatile unsigned long *)(ulBase + (0x00000050 - 0x00000040))));
    ulTemp |= (1 << ulStep);
    (*((volatile unsigned long *)(ulBase + (0x00000050 - 0x00000040)))) =
        ulTemp;
  } else {
    ulTemp =
        (*((volatile unsigned long *)(ulBase + (0x00000050 - 0x00000040))));
    ulTemp &= ~(1 << ulStep);
    (*((volatile unsigned long *)(ulBase + (0x00000050 - 0x00000040)))) =
        ulTemp;
  }
}


x86 assembly (clang, -O0):
<ADCSequenceStepConfigure>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %rdx,-0x18(%rbp)
mov    %rcx,-0x20(%rbp)
mov    -0x10(%rbp),%rax
shl    $0x5,%rax
add    $0x40,%rax
add    -0x8(%rbp),%rax
mov    %rax,-0x8(%rbp)
mov    -0x18(%rbp),%rax
shl    $0x2,%rax
mov    %rax,-0x18(%rbp)
mov    -0x8(%rbp),%rax
mov    (%rax),%rax
mov    -0x18(%rbp),%rcx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
movslq %ecx,%rcx
and    %rcx,%rax
mov    %rax,-0x40(%rbp)
mov    -0x20(%rbp),%rax
and    $0xf,%rax
mov    -0x18(%rbp),%rcx
shl    %cl,%rax
mov    -0x40(%rbp),%rcx
or     %rax,%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,(%rax)
mov    -0x8(%rbp),%rax
mov    0x18(%rax),%rax
mov    -0x18(%rbp),%rcx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
movslq %ecx,%rcx
and    %rcx,%rax
mov    %rax,-0x38(%rbp)
mov    -0x20(%rbp),%rax
and    $0xf00,%rax
shr    $0x8,%rax
mov    -0x18(%rbp),%rcx
shl    %cl,%rax
mov    -0x38(%rbp),%rcx
or     %rax,%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x18(%rax)
mov    -0x8(%rbp),%rax
mov    0x4(%rax),%rax
mov    -0x18(%rbp),%rcx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
movslq %ecx,%rcx
and    %rcx,%rax
mov    %rax,-0x30(%rbp)
mov    -0x20(%rbp),%rax
and    $0xf0,%rax
shr    $0x4,%rax
mov    -0x18(%rbp),%rcx
shl    %cl,%rax
mov    -0x30(%rbp),%rcx
or     %rax,%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x4(%rax)
mov    -0x20(%rbp),%rax
and    $0xf0000,%rax
cmp    $0x0,%rax
je     1295 <ADCSequenceStepConfigure+0x195>
mov    -0x8(%rbp),%rax
mov    0x14(%rax),%rax
mov    %rax,-0x28(%rbp)
mov    -0x18(%rbp),%rax
mov    %eax,%ecx
mov    $0xf,%eax
shl    %cl,%eax
xor    $0xffffffff,%eax
cltq
and    -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x20(%rbp),%rax
and    $0x70000,%rax
shr    $0x10,%rax
mov    -0x18(%rbp),%rcx
shl    %cl,%rax
or     -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x28(%rbp),%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x14(%rax)
mov    -0x8(%rbp),%rax
mov    0x10(%rax),%rax
mov    %rax,-0x28(%rbp)
mov    -0x18(%rbp),%rax
mov    %eax,%ecx
mov    $0x1,%eax
shl    %cl,%eax
cltq
or     -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x28(%rbp),%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x10(%rax)
jmp    12c7 <ADCSequenceStepConfigure+0x1c7>
mov    -0x8(%rbp),%rax
mov    0x10(%rax),%rax
mov    %rax,-0x28(%rbp)
mov    -0x18(%rbp),%rax
mov    %eax,%ecx
mov    $0x1,%eax
shl    %cl,%eax
xor    $0xffffffff,%eax
cltq
and    -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x28(%rbp),%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x10(%rax)
pop    %rbp
ret

x86 assembly (clang, -O2):
<ADCSequenceStepConfigure>:
mov    %rcx,%r9
mov    %rdx,%rcx
shl    $0x5,%rsi
shl    $0x2,%rcx
mov    $0xf,%edx
shl    %cl,%edx
not    %edx
movslq %edx,%r8
mov    0x40(%rdi,%rsi,1),%rdx
and    %r8,%rdx
mov    %r9d,%eax
and    $0xf,%eax
shl    %cl,%rax
or     %rdx,%rax
mov    %rax,0x40(%rdi,%rsi,1)
mov    0x58(%rdi,%rsi,1),%rax
and    %r8,%rax
mov    %r9d,%edx
shr    $0x8,%edx
and    $0xf,%edx
shl    %cl,%rdx
or     %rax,%rdx
mov    %rdx,0x58(%rdi,%rsi,1)
mov    0x44(%rdi,%rsi,1),%rax
mov    %r9d,%edx
shr    $0x4,%edx
and    $0xf,%edx
shl    %cl,%rdx
and    %r8,%rax
or     %rax,%rdx
mov    %rdx,0x44(%rdi,%rsi,1)
test   $0xf0000,%r9d
je     119b <ADCSequenceStepConfigure+0x9b>
shr    $0x10,%r9d
and    $0x7,%r9d
shl    %cl,%r9
and    0x54(%rsi,%rdi,1),%r8
or     %r8,%r9
mov    %r9,0x54(%rsi,%rdi,1)
mov    $0x1,%eax
shl    %cl,%eax
cltq
or     %rax,0x50(%rsi,%rdi,1)
ret
mov    $0xfffffffe,%eax
rol    %cl,%eax
cltq
and    %rax,0x50(%rsi,%rdi,1)
ret

LLVM IR (-O0):
define void @ADCSequenceStepConfigure(i64 %0, i64 %1, i64 %2, i64 %3) {
%5 = alloca i64
%6 = alloca i64
%7 = alloca i64
%8 = alloca i64
%9 = alloca i64
store i64 %0, i64* %5
store i64 %1, i64* %6
store i64 %2, i64* %7
store i64 %3, i64* %8
%10 = load i64, i64* %6
%11 = mul i64 32, %10
%12 = add i64 64, %11
%13 = load i64, i64* %5
%14 = add i64 %13, %12
store i64 %14, i64* %5
%15 = load i64, i64* %7
%16 = mul i64 %15, 4
store i64 %16, i64* %7
%17 = load i64, i64* %5
%18 = add i64 %17, 0
%19 = inttoptr i64 %18 to i64*
%20 = load volatile i64, i64* %19
%21 = load i64, i64* %7
%22 = trunc i64 %21 to i32
%23 = shl i32 15, %22
%24 = xor i32 %23, -1
%25 = sext i32 %24 to i64
%26 = and i64 %20, %25
%27 = load i64, i64* %8
%28 = and i64 %27, 15
%29 = load i64, i64* %7
%30 = shl i64 %28, %29
%31 = or i64 %26, %30
%32 = load i64, i64* %5
%33 = add i64 %32, 0
%34 = inttoptr i64 %33 to i64*
store volatile i64 %31, i64* %34
%35 = load i64, i64* %5
%36 = add i64 %35, 24
%37 = inttoptr i64 %36 to i64*
%38 = load volatile i64, i64* %37
%39 = load i64, i64* %7
%40 = trunc i64 %39 to i32
%41 = shl i32 15, %40
%42 = xor i32 %41, -1
%43 = sext i32 %42 to i64
%44 = and i64 %38, %43
%45 = load i64, i64* %8
%46 = and i64 %45, 3840
%47 = lshr i64 %46, 8
%48 = load i64, i64* %7
%49 = shl i64 %47, %48
%50 = or i64 %44, %49
%51 = load i64, i64* %5
%52 = add i64 %51, 24
%53 = inttoptr i64 %52 to i64*
store volatile i64 %50, i64* %53
%54 = load i64, i64* %5
%55 = add i64 %54, 4
%56 = inttoptr i64 %55 to i64*
%57 = load volatile i64, i64* %56
%58 = load i64, i64* %7
%59 = trunc i64 %58 to i32
%60 = shl i32 15, %59
%61 = xor i32 %60, -1
%62 = sext i32 %61 to i64
%63 = and i64 %57, %62
%64 = load i64, i64* %8
%65 = and i64 %64, 240
%66 = lshr i64 %65, 4
%67 = load i64, i64* %7
%68 = shl i64 %66, %67
%69 = or i64 %63, %68
%70 = load i64, i64* %5
%71 = add i64 %70, 4
%72 = inttoptr i64 %71 to i64*
store volatile i64 %69, i64* %72
%73 = load i64, i64* %8
%74 = and i64 %73, 983040
%75 = icmp ne i64 %74, 0
br i1 %75, label %76, label %113
76: ; preds = %4
%77 = load i64, i64* %5
%78 = add i64 %77, 20
%79 = inttoptr i64 %78 to i64*
%80 = load volatile i64, i64* %79
store i64 %80, i64* %9
%81 = load i64, i64* %7
%82 = trunc i64 %81 to i32
%83 = shl i32 15, %82
%84 = xor i32 %83, -1
%85 = sext i32 %84 to i64
%86 = load i64, i64* %9
%87 = and i64 %86, %85
store i64 %87, i64* %9
%88 = load i64, i64* %8
%89 = and i64 %88, 458752
%90 = lshr i64 %89, 16
%91 = load i64, i64* %7
%92 = shl i64 %90, %91
%93 = load i64, i64* %9
%94 = or i64 %93, %92
store i64 %94, i64* %9
%95 = load i64, i64* %9
%96 = load i64, i64* %5
%97 = add i64 %96, 20
%98 = inttoptr i64 %97 to i64*
store volatile i64 %95, i64* %98
%99 = load i64, i64* %5
%100 = add i64 %99, 16
%101 = inttoptr i64 %100 to i64*
%102 = load volatile i64, i64* %101
store i64 %102, i64* %9
%103 = load i64, i64* %7
%104 = trunc i64 %103 to i32
%105 = shl i32 1, %104
%106 = sext i32 %105 to i64
%107 = load i64, i64* %9
%108 = or i64 %107, %106
store i64 %108, i64* %9
%109 = load i64, i64* %9
%110 = load i64, i64* %5
%111 = add i64 %110, 16
%112 = inttoptr i64 %111 to i64*
store volatile i64 %109, i64* %112
br label %129
113: ; preds = %4
%114 = load i64, i64* %5
%115 = add i64 %114, 16
%116 = inttoptr i64 %115 to i64*
%117 = load volatile i64, i64* %116
store i64 %117, i64* %9
%118 = load i64, i64* %7
%119 = trunc i64 %118 to i32
%120 = shl i32 1, %119
%121 = xor i32 %120, -1
%122 = sext i32 %121 to i64
%123 = load i64, i64* %9
%124 = and i64 %123, %122
store i64 %124, i64* %9
%125 = load i64, i64* %9
%126 = load i64, i64* %5
%127 = add i64 %126, 16
%128 = inttoptr i64 %127 to i64*
store volatile i64 %125, i64* %128
br label %129
129: ; preds = %113, %76
ret void
}

LLVM IR (-O2):
define void @ADCSequenceStepConfigure(i64 %0, i64 %1, i64 %2, i64 %3) {
%5 = shl i64 %1, 5
%6 = add i64 %0, 64
%7 = add i64 %6, %5
%8 = shl i64 %2, 2
%9 = inttoptr i64 %7 to i64*
%10 = load volatile i64, i64* %9
%11 = trunc i64 %8 to i32
%12 = shl i32 15, %11
%13 = xor i32 %12, -1
%14 = sext i32 %13 to i64
%15 = and i64 %10, %14
%16 = and i64 %3, 15
%17 = shl i64 %16, %8
%18 = or i64 %15, %17
store volatile i64 %18, i64* %9
%19 = add i64 %7, 24
%20 = inttoptr i64 %19 to i64*
%21 = load volatile i64, i64* %20
%22 = and i64 %21, %14
%23 = lshr i64 %3, 8
%24 = and i64 %23, 15
%25 = shl i64 %24, %8
%26 = or i64 %22, %25
store volatile i64 %26, i64* %20
%27 = add i64 %7, 4
%28 = inttoptr i64 %27 to i64*
%29 = load volatile i64, i64* %28
%30 = and i64 %29, %14
%31 = lshr i64 %3, 4
%32 = and i64 %31, 15
%33 = shl i64 %32, %8
%34 = or i64 %30, %33
store volatile i64 %34, i64* %28
%35 = and i64 %3, 983040
%36 = icmp eq i64 %35, 0
br i1 %36, label %52, label %37
37: ; preds = %4
%38 = add i64 %7, 20
%39 = inttoptr i64 %38 to i64*
%40 = load volatile i64, i64* %39
%41 = and i64 %40, %14
%42 = lshr i64 %3, 16
%43 = and i64 %42, 7
%44 = shl i64 %43, %8
%45 = or i64 %41, %44
store volatile i64 %45, i64* %39
%46 = add i64 %7, 16
%47 = inttoptr i64 %46 to i64*
%48 = load volatile i64, i64* %47
%49 = shl nuw i32 1, %11
%50 = sext i32 %49 to i64
%51 = or i64 %48, %50
store volatile i64 %51, i64* %47
br label %60
52: ; preds = %4
%53 = add i64 %7, 16
%54 = inttoptr i64 %53 to i64*
%55 = load volatile i64, i64* %54
%56 = shl nuw i32 1, %11
%57 = xor i32 %56, -1
%58 = sext i32 %57 to i64
%59 = and i64 %55, %58
store volatile i64 %59, i64* %54
br label %60
60: ; preds = %52, %37
ret void
}