void ADCSequenceStepConfigure(unsigned long ulBase, unsigned long ulSequenceNum,
                              unsigned long ulStep, unsigned long ulConfig) {
  unsigned long ulTemp;
  ;
  ;

  ;
  ulBase += (0x00000040) + ((0x00000060 - 0x00000040) * ulSequenceNum);
  ulStep *= 4;
  (*((volatile unsigned long *)(ulBase + (0x00000040 - 0x00000040)))) =
      (((*((volatile unsigned long *)(ulBase + (0x00000040 - 0x00000040)))) &
        ~(0x0000000f << ulStep)) |
       ((ulConfig & 0x0f) << ulStep));
  (*((volatile unsigned long *)(ulBase + (0x00000044 - 0x00000040)))) =
      (((*((volatile unsigned long *)(ulBase + (0x00000044 - 0x00000040)))) &
        ~(0x0000000f << ulStep)) |
       (((ulConfig & 0xf0) >> 4) << ulStep));
  if (ulConfig & 0x000F0000) {
    ulTemp =
        (*((volatile unsigned long *)(ulBase + (0x00000054 - 0x00000040))));
    ulTemp &= ~(0xF << ulStep);
    ulTemp |= (((ulConfig & 0x00070000) >> 16) << ulStep);
    (*((volatile unsigned long *)(ulBase + (0x00000054 - 0x00000040)))) =
        ulTemp;
    ulTemp =
        (*((volatile unsigned long *)(ulBase + (0x00000050 - 0x00000040))));
    ulTemp |= (1 << ulStep);
    (*((volatile unsigned long *)(ulBase + (0x00000050 - 0x00000040)))) =
        ulTemp;
  } else {
    ulTemp =
        (*((volatile unsigned long *)(ulBase + (0x00000050 - 0x00000040))));
    ulTemp &= ~(1 << ulStep);
    (*((volatile unsigned long *)(ulBase + (0x00000050 - 0x00000040)))) =
        ulTemp;
  }
}


x86 assembly (clang, -O0):
<ADCSequenceStepConfigure>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %rdx,-0x18(%rbp)
mov    %rcx,-0x20(%rbp)
mov    -0x10(%rbp),%rax
shl    $0x5,%rax
add    $0x40,%rax
add    -0x8(%rbp),%rax
mov    %rax,-0x8(%rbp)
mov    -0x18(%rbp),%rax
shl    $0x2,%rax
mov    %rax,-0x18(%rbp)
mov    -0x8(%rbp),%rax
mov    (%rax),%rax
mov    -0x18(%rbp),%rcx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
movslq %ecx,%rcx
and    %rcx,%rax
mov    %rax,-0x38(%rbp)
mov    -0x20(%rbp),%rax
and    $0xf,%rax
mov    -0x18(%rbp),%rcx
shl    %cl,%rax
mov    -0x38(%rbp),%rcx
or     %rax,%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,(%rax)
mov    -0x8(%rbp),%rax
mov    0x4(%rax),%rax
mov    -0x18(%rbp),%rcx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
movslq %ecx,%rcx
and    %rcx,%rax
mov    %rax,-0x30(%rbp)
mov    -0x20(%rbp),%rax
and    $0xf0,%rax
shr    $0x4,%rax
mov    -0x18(%rbp),%rcx
shl    %cl,%rax
mov    -0x30(%rbp),%rcx
or     %rax,%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x4(%rax)
mov    -0x20(%rbp),%rax
and    $0xf0000,%rax
cmp    $0x0,%rax
je     124f <ADCSequenceStepConfigure+0x14f>
mov    -0x8(%rbp),%rax
mov    0x14(%rax),%rax
mov    %rax,-0x28(%rbp)
mov    -0x18(%rbp),%rax
mov    %eax,%ecx
mov    $0xf,%eax
shl    %cl,%eax
xor    $0xffffffff,%eax
cltq
and    -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x20(%rbp),%rax
and    $0x70000,%rax
shr    $0x10,%rax
mov    -0x18(%rbp),%rcx
shl    %cl,%rax
or     -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x28(%rbp),%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x14(%rax)
mov    -0x8(%rbp),%rax
mov    0x10(%rax),%rax
mov    %rax,-0x28(%rbp)
mov    -0x18(%rbp),%rax
mov    %eax,%ecx
mov    $0x1,%eax
shl    %cl,%eax
cltq
or     -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x28(%rbp),%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x10(%rax)
jmp    1281 <ADCSequenceStepConfigure+0x181>
mov    -0x8(%rbp),%rax
mov    0x10(%rax),%rax
mov    %rax,-0x28(%rbp)
mov    -0x18(%rbp),%rax
mov    %eax,%ecx
mov    $0x1,%eax
shl    %cl,%eax
xor    $0xffffffff,%eax
cltq
and    -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x28(%rbp),%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x10(%rax)
pop    %rbp
ret

x86 assembly (clang, -O2):
<ADCSequenceStepConfigure>:
mov    %rcx,%r9
mov    %rdx,%rcx
shl    $0x5,%rsi
shl    $0x2,%rcx
mov    $0xf,%edx
shl    %cl,%edx
not    %edx
movslq %edx,%r8
mov    0x40(%rdi,%rsi,1),%rdx
and    %r8,%rdx
mov    %r9d,%eax
and    $0xf,%eax
shl    %cl,%rax
or     %rdx,%rax
mov    %rax,0x40(%rdi,%rsi,1)
mov    0x44(%rdi,%rsi,1),%rax
mov    %r9d,%edx
shr    $0x4,%edx
and    $0xf,%edx
shl    %cl,%rdx
and    %r8,%rax
or     %rax,%rdx
mov    %rdx,0x44(%rdi,%rsi,1)
test   $0xf0000,%r9d
je     117f <ADCSequenceStepConfigure+0x7f>
shr    $0x10,%r9d
and    $0x7,%r9d
shl    %cl,%r9
and    0x54(%rsi,%rdi,1),%r8
or     %r8,%r9
mov    %r9,0x54(%rsi,%rdi,1)
mov    $0x1,%eax
shl    %cl,%eax
cltq
or     %rax,0x50(%rsi,%rdi,1)
ret
mov    $0xfffffffe,%eax
rol    %cl,%eax
cltq
and    %rax,0x50(%rsi,%rdi,1)
ret

LLVM IR (-O0):
define void @ADCSequenceStepConfigure(i64 %0, i64 %1, i64 %2, i64 %3) {
%5 = alloca i64
%6 = alloca i64
%7 = alloca i64
%8 = alloca i64
%9 = alloca i64
store i64 %0, i64* %5
store i64 %1, i64* %6
store i64 %2, i64* %7
store i64 %3, i64* %8
%10 = load i64, i64* %6
%11 = mul i64 32, %10
%12 = add i64 64, %11
%13 = load i64, i64* %5
%14 = add i64 %13, %12
store i64 %14, i64* %5
%15 = load i64, i64* %7
%16 = mul i64 %15, 4
store i64 %16, i64* %7
%17 = load i64, i64* %5
%18 = add i64 %17, 0
%19 = inttoptr i64 %18 to i64*
%20 = load volatile i64, i64* %19
%21 = load i64, i64* %7
%22 = trunc i64 %21 to i32
%23 = shl i32 15, %22
%24 = xor i32 %23, -1
%25 = sext i32 %24 to i64
%26 = and i64 %20, %25
%27 = load i64, i64* %8
%28 = and i64 %27, 15
%29 = load i64, i64* %7
%30 = shl i64 %28, %29
%31 = or i64 %26, %30
%32 = load i64, i64* %5
%33 = add i64 %32, 0
%34 = inttoptr i64 %33 to i64*
store volatile i64 %31, i64* %34
%35 = load i64, i64* %5
%36 = add i64 %35, 4
%37 = inttoptr i64 %36 to i64*
%38 = load volatile i64, i64* %37
%39 = load i64, i64* %7
%40 = trunc i64 %39 to i32
%41 = shl i32 15, %40
%42 = xor i32 %41, -1
%43 = sext i32 %42 to i64
%44 = and i64 %38, %43
%45 = load i64, i64* %8
%46 = and i64 %45, 240
%47 = lshr i64 %46, 4
%48 = load i64, i64* %7
%49 = shl i64 %47, %48
%50 = or i64 %44, %49
%51 = load i64, i64* %5
%52 = add i64 %51, 4
%53 = inttoptr i64 %52 to i64*
store volatile i64 %50, i64* %53
%54 = load i64, i64* %8
%55 = and i64 %54, 983040
%56 = icmp ne i64 %55, 0
br i1 %56, label %57, label %94
57: ; preds = %4
%58 = load i64, i64* %5
%59 = add i64 %58, 20
%60 = inttoptr i64 %59 to i64*
%61 = load volatile i64, i64* %60
store i64 %61, i64* %9
%62 = load i64, i64* %7
%63 = trunc i64 %62 to i32
%64 = shl i32 15, %63
%65 = xor i32 %64, -1
%66 = sext i32 %65 to i64
%67 = load i64, i64* %9
%68 = and i64 %67, %66
store i64 %68, i64* %9
%69 = load i64, i64* %8
%70 = and i64 %69, 458752
%71 = lshr i64 %70, 16
%72 = load i64, i64* %7
%73 = shl i64 %71, %72
%74 = load i64, i64* %9
%75 = or i64 %74, %73
store i64 %75, i64* %9
%76 = load i64, i64* %9
%77 = load i64, i64* %5
%78 = add i64 %77, 20
%79 = inttoptr i64 %78 to i64*
store volatile i64 %76, i64* %79
%80 = load i64, i64* %5
%81 = add i64 %80, 16
%82 = inttoptr i64 %81 to i64*
%83 = load volatile i64, i64* %82
store i64 %83, i64* %9
%84 = load i64, i64* %7
%85 = trunc i64 %84 to i32
%86 = shl i32 1, %85
%87 = sext i32 %86 to i64
%88 = load i64, i64* %9
%89 = or i64 %88, %87
store i64 %89, i64* %9
%90 = load i64, i64* %9
%91 = load i64, i64* %5
%92 = add i64 %91, 16
%93 = inttoptr i64 %92 to i64*
store volatile i64 %90, i64* %93
br label %110
94: ; preds = %4
%95 = load i64, i64* %5
%96 = add i64 %95, 16
%97 = inttoptr i64 %96 to i64*
%98 = load volatile i64, i64* %97
store i64 %98, i64* %9
%99 = load i64, i64* %7
%100 = trunc i64 %99 to i32
%101 = shl i32 1, %100
%102 = xor i32 %101, -1
%103 = sext i32 %102 to i64
%104 = load i64, i64* %9
%105 = and i64 %104, %103
store i64 %105, i64* %9
%106 = load i64, i64* %9
%107 = load i64, i64* %5
%108 = add i64 %107, 16
%109 = inttoptr i64 %108 to i64*
store volatile i64 %106, i64* %109
br label %110
110: ; preds = %94, %57
ret void
}

LLVM IR (-O2):
define void @ADCSequenceStepConfigure(i64 %0, i64 %1, i64 %2, i64 %3) {
%5 = shl i64 %1, 5
%6 = add i64 %0, 64
%7 = add i64 %6, %5
%8 = shl i64 %2, 2
%9 = inttoptr i64 %7 to i64*
%10 = load volatile i64, i64* %9
%11 = trunc i64 %8 to i32
%12 = shl i32 15, %11
%13 = xor i32 %12, -1
%14 = sext i32 %13 to i64
%15 = and i64 %10, %14
%16 = and i64 %3, 15
%17 = shl i64 %16, %8
%18 = or i64 %15, %17
store volatile i64 %18, i64* %9
%19 = add i64 %7, 4
%20 = inttoptr i64 %19 to i64*
%21 = load volatile i64, i64* %20
%22 = and i64 %21, %14
%23 = lshr i64 %3, 4
%24 = and i64 %23, 15
%25 = shl i64 %24, %8
%26 = or i64 %22, %25
store volatile i64 %26, i64* %20
%27 = and i64 %3, 983040
%28 = icmp eq i64 %27, 0
br i1 %28, label %44, label %29
29: ; preds = %4
%30 = add i64 %7, 20
%31 = inttoptr i64 %30 to i64*
%32 = load volatile i64, i64* %31
%33 = and i64 %32, %14
%34 = lshr i64 %3, 16
%35 = and i64 %34, 7
%36 = shl i64 %35, %8
%37 = or i64 %33, %36
store volatile i64 %37, i64* %31
%38 = add i64 %7, 16
%39 = inttoptr i64 %38 to i64*
%40 = load volatile i64, i64* %39
%41 = shl nuw i32 1, %11
%42 = sext i32 %41 to i64
%43 = or i64 %40, %42
store volatile i64 %43, i64* %39
br label %52
44: ; preds = %4
%45 = add i64 %7, 16
%46 = inttoptr i64 %45 to i64*
%47 = load volatile i64, i64* %46
%48 = shl nuw i32 1, %11
%49 = xor i32 %48, -1
%50 = sext i32 %49 to i64
%51 = and i64 %47, %50
store volatile i64 %51, i64* %46
br label %52
52: ; preds = %44, %29
ret void
}