int ffsl(long value) {
  int i;
  int nbits = sizeof(long) * 8;
  for (i = 0; i < nbits && !(value & ((long)1 << i)); i++)
    ;
  return (i == nbits) ? 0 : (i + 1);
}


x86 assembly (clang, -O0):
<ffsl>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
movl   $0x40,-0x10(%rbp)
movl   $0x0,-0xc(%rbp)
mov    -0xc(%rbp),%ecx
xor    %eax,%eax
cmp    -0x10(%rbp),%ecx
mov    %al,-0x11(%rbp)
jge    1148 <ffsl+0x48>
mov    -0x8(%rbp),%rax
mov    -0xc(%rbp),%ecx
mov    $0x1,%edx
shl    %cl,%rdx
mov    %rdx,%rcx
and    %rcx,%rax
cmp    $0x0,%rax
setne  %al
xor    $0xff,%al
mov    %al,-0x11(%rbp)
mov    -0x11(%rbp),%al
test   $0x1,%al
jne    1158 <ffsl+0x58>
jmp    116b <ffsl+0x6b>
jmp    115d <ffsl+0x5d>
mov    -0xc(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0xc(%rbp)
jmp    1116 <ffsl+0x16>
mov    -0xc(%rbp),%eax
cmp    -0x10(%rbp),%eax
jne    1181 <ffsl+0x81>
xor    %eax,%eax
mov    %eax,-0x18(%rbp)
jmp    118a <ffsl+0x8a>
mov    -0xc(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x18(%rbp)
mov    -0x18(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<ffsl>:
xor    %eax,%eax
cs nopw 0x0(%rax,%rax,1)
nopl   0x0(%rax)
bt     %rax,%rdi
jb     1155 <ffsl+0x55>
lea    0x1(%rax),%ecx
movzbl %cl,%ecx
bt     %rcx,%rdi
jb     1146 <ffsl+0x46>
lea    0x2(%rax),%ecx
movzbl %cl,%ecx
bt     %rcx,%rdi
jb     1151 <ffsl+0x51>
lea    0x3(%rax),%ecx
movzbl %cl,%ecx
bt     %rcx,%rdi
jb     115d <ffsl+0x5d>
add    $0x4,%rax
cmp    $0x40,%rax
jne    1110 <ffsl+0x10>
jmp    115a <ffsl+0x5a>
add    $0x1,%rax
cmp    $0x40,%eax
je     115a <ffsl+0x5a>
jmp    1166 <ffsl+0x66>
add    $0x2,%rax
cmp    $0x40,%eax
jne    1166 <ffsl+0x66>
xor    %eax,%eax
ret
add    $0x3,%rax
cmp    $0x40,%eax
je     115a <ffsl+0x5a>
add    $0x1,%eax
ret

LLVM IR (-O0):
define i32 @ffsl(i64 %0) {
%2 = alloca i64
%3 = alloca i32
%4 = alloca i32
store i64 %0, i64* %2
store i32 64, i32* %4
store i32 0, i32* %3
br label %5
5: ; preds = %20, %1
%6 = load i32, i32* %3
%7 = load i32, i32* %4
%8 = icmp slt i32 %6, %7
br i1 %8, label %9, label %17
9: ; preds = %5
%10 = load i64, i64* %2
%11 = load i32, i32* %3
%12 = zext i32 %11 to i64
%13 = shl i64 1, %12
%14 = and i64 %10, %13
%15 = icmp ne i64 %14, 0
%16 = xor i1 %15, true
br label %17
17: ; preds = %9, %5
%18 = phi i1 [ false, %5 ], [ %16, %9 ]
br i1 %18, label %19, label %23
19: ; preds = %17
br label %20
20: ; preds = %19
%21 = load i32, i32* %3
%22 = add nsw i32 %21, 1
store i32 %22, i32* %3
br label %5
23: ; preds = %17
%24 = load i32, i32* %3
%25 = load i32, i32* %4
%26 = icmp eq i32 %24, %25
br i1 %26, label %27, label %28
27: ; preds = %23
br label %31
28: ; preds = %23
%29 = load i32, i32* %3
%30 = add nsw i32 %29, 1
br label %31
31: ; preds = %28, %27
%32 = phi i32 [ 0, %27 ], [ %30, %28 ]
ret i32 %32
}

LLVM IR (-O2):
define i32 @ffsl(i64 %0) {
br label %2
2: ; preds = %22, %1
%3 = phi i64 [ 0, %1 ], [ %23, %22 ]
%4 = shl nuw i64 1, %3
%5 = and i64 %4, %0
%6 = icmp eq i64 %5, 0
br i1 %6, label %7, label %25
7: ; preds = %2
%8 = or i64 %3, 1
%9 = shl nuw i64 1, %8
%10 = and i64 %9, %0
%11 = icmp eq i64 %10, 0
br i1 %11, label %12, label %25
12: ; preds = %7
%13 = or i64 %3, 2
%14 = shl nuw i64 1, %13
%15 = and i64 %14, %0
%16 = icmp eq i64 %15, 0
br i1 %16, label %17, label %25
17: ; preds = %12
%18 = or i64 %3, 3
%19 = shl nuw i64 1, %18
%20 = and i64 %19, %0
%21 = icmp eq i64 %20, 0
br i1 %21, label %22, label %25
22: ; preds = %17
%23 = add nuw nsw i64 %3, 4
%24 = icmp eq i64 %23, 64
br i1 %24, label %30, label %2
25: ; preds = %17, %12, %7, %2
%26 = phi i64 [ %3, %2 ], [ %8, %7 ], [ %13, %12 ], [ %18, %17 ]
%27 = trunc i64 %26 to i32
%28 = icmp eq i32 %27, 64
%29 = add nuw nsw i32 %27, 1
br i1 %28, label %30, label %31
30: ; preds = %22, %25
br label %31
31: ; preds = %25, %30
%32 = phi i32 [ 0, %30 ], [ %29, %25 ]
ret i32 %32
}