int move(int pos, char dir) {
  if (dir == 'U' && pos > 3) {
    pos = pos - 3;
  }
  if (dir == 'D' && pos < 7) {
    pos = pos + 3;
  }
  if (dir == 'R' && pos % 3 != 0) {
    pos++;
  }
  if (dir == 'L' && pos % 3 != 1) {
    pos--;
  }
  return pos;
}


x86 assembly (clang, -O0):
<move>:
push   %rbp
mov    %rsp,%rbp
mov    %sil,%al
mov    %edi,-0x4(%rbp)
mov    %al,-0x5(%rbp)
movsbl -0x5(%rbp),%eax
cmp    $0x55,%eax
jne    112d <move+0x2d>
cmpl   $0x3,-0x4(%rbp)
jle    112d <move+0x2d>
mov    -0x4(%rbp),%eax
sub    $0x3,%eax
mov    %eax,-0x4(%rbp)
movsbl -0x5(%rbp),%eax
cmp    $0x44,%eax
jne    114d <move+0x4d>
cmpl   $0x7,-0x4(%rbp)
jge    114d <move+0x4d>
mov    -0x4(%rbp),%eax
add    $0x3,%eax
mov    %eax,-0x4(%rbp)
movsbl -0x5(%rbp),%eax
cmp    $0x52,%eax
jne    1177 <move+0x77>
mov    -0x4(%rbp),%eax
mov    $0x3,%ecx
cltd
idiv   %ecx
cmp    $0x0,%edx
je     1177 <move+0x77>
mov    -0x4(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x4(%rbp)
movsbl -0x5(%rbp),%eax
cmp    $0x4c,%eax
jne    11a1 <move+0xa1>
mov    -0x4(%rbp),%eax
mov    $0x3,%ecx
cltd
idiv   %ecx
cmp    $0x1,%edx
je     11a1 <move+0xa1>
mov    -0x4(%rbp),%eax
add    $0xffffffff,%eax
mov    %eax,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<move>:
lea    -0x3(%rdi),%eax
cmp    $0x55,%sil
cmovne %edi,%eax
cmp    $0x4,%edi
cmovl  %edi,%eax
lea    0x3(%rax),%ecx
cmp    $0x7,%eax
cmovge %eax,%ecx
cmp    $0x44,%sil
cmovne %eax,%ecx
cmp    $0x52,%sil
sete   %al
imul   $0xaaaaaaab,%ecx,%edx
add    $0x2aaaaaaa,%edx
cmp    $0x55555555,%edx
setae  %dl
and    %al,%dl
movzbl %dl,%eax
add    %ecx,%eax
cmp    $0x4c,%sil
sete   %cl
cltq
imul   $0x55555556,%rax,%rdx
mov    %rdx,%rsi
shr    $0x3f,%rsi
shr    $0x20,%rdx
add    %esi,%edx
lea    (%rdx,%rdx,2),%edx
mov    %eax,%esi
sub    %edx,%esi
cmp    $0x1,%esi
setne  %dl
and    %cl,%dl
movzbl %dl,%ecx
sub    %ecx,%eax
ret

LLVM IR (-O0):
define i32 @move(i32 %0, i8 signext %1) {
%3 = alloca i32
%4 = alloca i8
store i32 %0, i32* %3
store i8 %1, i8* %4
%5 = load i8, i8* %4
%6 = sext i8 %5 to i32
%7 = icmp eq i32 %6, 85
br i1 %7, label %8, label %14
8: ; preds = %2
%9 = load i32, i32* %3
%10 = icmp sgt i32 %9, 3
br i1 %10, label %11, label %14
11: ; preds = %8
%12 = load i32, i32* %3
%13 = sub nsw i32 %12, 3
store i32 %13, i32* %3
br label %14
14: ; preds = %11, %8, %2
%15 = load i8, i8* %4
%16 = sext i8 %15 to i32
%17 = icmp eq i32 %16, 68
br i1 %17, label %18, label %24
18: ; preds = %14
%19 = load i32, i32* %3
%20 = icmp slt i32 %19, 7
br i1 %20, label %21, label %24
21: ; preds = %18
%22 = load i32, i32* %3
%23 = add nsw i32 %22, 3
store i32 %23, i32* %3
br label %24
24: ; preds = %21, %18, %14
%25 = load i8, i8* %4
%26 = sext i8 %25 to i32
%27 = icmp eq i32 %26, 82
br i1 %27, label %28, label %35
28: ; preds = %24
%29 = load i32, i32* %3
%30 = srem i32 %29, 3
%31 = icmp ne i32 %30, 0
br i1 %31, label %32, label %35
32: ; preds = %28
%33 = load i32, i32* %3
%34 = add nsw i32 %33, 1
store i32 %34, i32* %3
br label %35
35: ; preds = %32, %28, %24
%36 = load i8, i8* %4
%37 = sext i8 %36 to i32
%38 = icmp eq i32 %37, 76
br i1 %38, label %39, label %46
39: ; preds = %35
%40 = load i32, i32* %3
%41 = srem i32 %40, 3
%42 = icmp ne i32 %41, 1
br i1 %42, label %43, label %46
43: ; preds = %39
%44 = load i32, i32* %3
%45 = add nsw i32 %44, -1
store i32 %45, i32* %3
br label %46
46: ; preds = %43, %39, %35
%47 = load i32, i32* %3
ret i32 %47
}

LLVM IR (-O2):
define i32 @move(i32 %0, i8 signext %1) {
%3 = icmp eq i8 %1, 85
%4 = icmp sgt i32 %0, 3
%5 = and i1 %4, %3
%6 = add nsw i32 %0, -3
%7 = select i1 %5, i32 %6, i32 %0
%8 = icmp eq i8 %1, 68
%9 = icmp slt i32 %7, 7
%10 = select i1 %8, i1 %9, i1 false
%11 = add nsw i32 %7, 3
%12 = select i1 %10, i32 %11, i32 %7
%13 = icmp eq i8 %1, 82
%14 = srem i32 %12, 3
%15 = icmp ne i32 %14, 0
%16 = select i1 %13, i1 %15, i1 false
%17 = zext i1 %16 to i32
%18 = add nsw i32 %12, %17
%19 = icmp eq i8 %1, 76
%20 = srem i32 %18, 3
%21 = icmp ne i32 %20, 1
%22 = select i1 %19, i1 %21, i1 false
%23 = sext i1 %22 to i32
%24 = add nsw i32 %18, %23
ret i32 %24
}