unsigned long divu100(unsigned long n) {
  unsigned long q, r;
  q = (n >> 1) + (n >> 3) + (n >> 6) - (n >> 10) + (n >> 12) + (n >> 13) -
      (n >> 16);
  q = q + (q >> 20);
  q = q >> 6;
  r = n - q * 100;
  return q + ((r + 28) >> 7);
}


x86 assembly (clang, -O0):
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    -0x8(%rbp),%rax
shr    $0x1,%rax
mov    -0x8(%rbp),%rcx
shr    $0x3,%rcx
add    %rcx,%rax
mov    -0x8(%rbp),%rcx
shr    $0x6,%rcx
add    %rcx,%rax
mov    -0x8(%rbp),%rcx
shr    $0xa,%rcx
sub    %rcx,%rax
mov    -0x8(%rbp),%rcx
shr    $0xc,%rcx
add    %rcx,%rax
mov    -0x8(%rbp),%rcx
shr    $0xd,%rcx
add    %rcx,%rax
mov    -0x8(%rbp),%rcx
shr    $0x10,%rcx
sub    %rcx,%rax
mov    %rax,-0x10(%rbp)
mov    -0x10(%rbp),%rax
mov    -0x10(%rbp),%rcx
shr    $0x14,%rcx
add    %rcx,%rax
mov    %rax,-0x10(%rbp)
mov    -0x10(%rbp),%rax
shr    $0x6,%rax
mov    %rax,-0x10(%rbp)
mov    -0x8(%rbp),%rax
imul   $0x64,-0x10(%rbp),%rcx
sub    %rcx,%rax
mov    %rax,-0x18(%rbp)
mov    -0x10(%rbp),%rax
mov    -0x18(%rbp),%rcx
add    $0x1c,%rcx
shr    $0x7,%rcx
add    %rcx,%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
mov    %rdi,%rax
shr    %rax
mov    %rdi,%rcx
shr    $0x3,%rcx
add    %rax,%rcx
mov    %rdi,%rax
shr    $0x6,%rax
add    %rcx,%rax
mov    %rdi,%rcx
shr    $0xa,%rcx
sub    %rcx,%rax
mov    %rdi,%rcx
shr    $0xc,%rcx
add    %rax,%rcx
mov    %rdi,%rax
shr    $0xd,%rax
add    %rcx,%rax
mov    %rdi,%rcx
shr    $0x10,%rcx
sub    %rcx,%rax
mov    %rax,%rcx
shr    $0x14,%rcx
add    %rax,%rcx
shr    $0x6,%rcx
imul   $0xffffffffffffff9c,%rcx,%rax
add    %rdi,%rax
add    $0x1c,%rax
shr    $0x7,%rax
add    %rcx,%rax
ret

LLVM IR (-O0):
define i64 @divu100(i64 %0) {
%2 = alloca i64
%3 = alloca i64
%4 = alloca i64
store i64 %0, i64* %2
%5 = load i64, i64* %2
%6 = lshr i64 %5, 1
%7 = load i64, i64* %2
%8 = lshr i64 %7, 3
%9 = add i64 %6, %8
%10 = load i64, i64* %2
%11 = lshr i64 %10, 6
%12 = add i64 %9, %11
%13 = load i64, i64* %2
%14 = lshr i64 %13, 10
%15 = sub i64 %12, %14
%16 = load i64, i64* %2
%17 = lshr i64 %16, 12
%18 = add i64 %15, %17
%19 = load i64, i64* %2
%20 = lshr i64 %19, 13
%21 = add i64 %18, %20
%22 = load i64, i64* %2
%23 = lshr i64 %22, 16
%24 = sub i64 %21, %23
store i64 %24, i64* %3
%25 = load i64, i64* %3
%26 = load i64, i64* %3
%27 = lshr i64 %26, 20
%28 = add i64 %25, %27
store i64 %28, i64* %3
%29 = load i64, i64* %3
%30 = lshr i64 %29, 6
store i64 %30, i64* %3
%31 = load i64, i64* %2
%32 = load i64, i64* %3
%33 = mul i64 %32, 100
%34 = sub i64 %31, %33
store i64 %34, i64* %4
%35 = load i64, i64* %3
%36 = load i64, i64* %4
%37 = add i64 %36, 28
%38 = lshr i64 %37, 7
%39 = add i64 %35, %38
ret i64 %39
}

LLVM IR (-O2):
define i64 @divu100(i64 %0) {
%2 = lshr i64 %0, 1
%3 = lshr i64 %0, 3
%4 = add nuw i64 %2, %3
%5 = lshr i64 %0, 6
%6 = add nuw i64 %4, %5
%7 = lshr i64 %0, 10
%8 = sub i64 %6, %7
%9 = lshr i64 %0, 12
%10 = add i64 %8, %9
%11 = lshr i64 %0, 13
%12 = add i64 %10, %11
%13 = lshr i64 %0, 16
%14 = sub i64 %12, %13
%15 = lshr i64 %14, 20
%16 = add i64 %15, %14
%17 = lshr i64 %16, 6
%18 = mul i64 %17, -100
%19 = add i64 %0, 28
%20 = add i64 %19, %18
%21 = lshr i64 %20, 7
%22 = add nuw nsw i64 %21, %17
ret i64 %22
}