void ADCRegularConfigure(unsigned long ulBase, unsigned long ulOpMode,
                         unsigned long ulTrigger) {
  ;

  ;

  ;
  if ((ulOpMode == 0x00000100)) {
    (*((volatile unsigned long *)(ulBase + 0x00000004))) &= ~0x00000100;
    (*((volatile unsigned long *)(ulBase + 0x00000004))) |= ulOpMode;
  } else if ((ulOpMode == 0x00000800)) {
    (*((volatile unsigned long *)(ulBase + 0x00000004))) &= ~0x00000800;
    (*((volatile unsigned long *)(ulBase + 0x00000004))) |= ulOpMode;
  } else if (ulOpMode == 0x00000002) {
    (*((volatile unsigned long *)(ulBase + 0x00000008))) &= ~0x00000002;
    (*((volatile unsigned long *)(ulBase + 0x00000008))) |= 0x00000002;
  } else {
    (*((volatile unsigned long *)(ulBase + 0x00000008))) &= ~0x00000002;
  }
  (*((volatile unsigned long *)(ulBase + 0x00000008))) &= ~0x000E0000;
  (*((volatile unsigned long *)(ulBase + 0x00000008))) |= ulTrigger;
}


x86 assembly (clang, -O0):
<ADCRegularConfigure>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %rdx,-0x18(%rbp)
cmpq   $0x100,-0x10(%rbp)
jne    1149 <ADCRegularConfigure+0x49>
mov    -0x8(%rbp),%rax
mov    0x4(%rax),%rcx
and    $0xfffffffffffffeff,%rcx
mov    %rcx,0x4(%rax)
mov    -0x10(%rbp),%rdx
mov    -0x8(%rbp),%rax
mov    0x4(%rax),%rcx
or     %rdx,%rcx
mov    %rcx,0x4(%rax)
jmp    11cc <ADCRegularConfigure+0xcc>
cmpq   $0x800,-0x10(%rbp)
jne    1182 <ADCRegularConfigure+0x82>
mov    -0x8(%rbp),%rax
mov    0x4(%rax),%rcx
and    $0xfffffffffffff7ff,%rcx
mov    %rcx,0x4(%rax)
mov    -0x10(%rbp),%rdx
mov    -0x8(%rbp),%rax
mov    0x4(%rax),%rcx
or     %rdx,%rcx
mov    %rcx,0x4(%rax)
jmp    11c7 <ADCRegularConfigure+0xc7>
cmpq   $0x2,-0x10(%rbp)
jne    11b2 <ADCRegularConfigure+0xb2>
mov    -0x8(%rbp),%rax
mov    0x8(%rax),%rcx
and    $0xfffffffffffffffd,%rcx
mov    %rcx,0x8(%rax)
mov    -0x8(%rbp),%rax
mov    0x8(%rax),%rcx
or     $0x2,%rcx
mov    %rcx,0x8(%rax)
jmp    11c2 <ADCRegularConfigure+0xc2>
mov    -0x8(%rbp),%rax
mov    0x8(%rax),%rcx
and    $0xfffffffffffffffd,%rcx
mov    %rcx,0x8(%rax)
jmp    11c7 <ADCRegularConfigure+0xc7>
jmp    11cc <ADCRegularConfigure+0xcc>
mov    -0x8(%rbp),%rax
mov    0x8(%rax),%rcx
and    $0xfffffffffff1ffff,%rcx
mov    %rcx,0x8(%rax)
mov    -0x18(%rbp),%rdx
mov    -0x8(%rbp),%rax
mov    0x8(%rax),%rcx
or     %rdx,%rcx
mov    %rcx,0x8(%rax)
pop    %rbp
ret

x86 assembly (clang, -O2):
<ADCRegularConfigure>:
cmp    $0x2,%rsi
je     112a <ADCRegularConfigure+0x2a>
cmp    $0x800,%rsi
je     1136 <ADCRegularConfigure+0x36>
cmp    $0x100,%rsi
jne    1148 <ADCRegularConfigure+0x48>
andq   $0xfffffffffffffeff,0x4(%rdi)
ff
orq    $0x100,0x4(%rdi)
jmp    114d <ADCRegularConfigure+0x4d>
andq   $0xfffffffffffffffd,0x8(%rdi)
orq    $0x2,0x8(%rdi)
jmp    114d <ADCRegularConfigure+0x4d>
andq   $0xfffffffffffff7ff,0x4(%rdi)
ff
orq    $0x800,0x4(%rdi)
jmp    114d <ADCRegularConfigure+0x4d>
andq   $0xfffffffffffffffd,0x8(%rdi)
andq   $0xfffffffffff1ffff,0x8(%rdi)
ff
or     %rdx,0x8(%rdi)
ret

LLVM IR (-O0):
define void @ADCRegularConfigure(i64 %0, i64 %1, i64 %2) {
%4 = alloca i64
%5 = alloca i64
%6 = alloca i64
store i64 %0, i64* %4
store i64 %1, i64* %5
store i64 %2, i64* %6
%7 = load i64, i64* %5
%8 = icmp eq i64 %7, 256
br i1 %8, label %9, label %21
9: ; preds = %3
%10 = load i64, i64* %4
%11 = add i64 %10, 4
%12 = inttoptr i64 %11 to i64*
%13 = load volatile i64, i64* %12
%14 = and i64 %13, -257
store volatile i64 %14, i64* %12
%15 = load i64, i64* %5
%16 = load i64, i64* %4
%17 = add i64 %16, 4
%18 = inttoptr i64 %17 to i64*
%19 = load volatile i64, i64* %18
%20 = or i64 %19, %15
store volatile i64 %20, i64* %18
br label %58
21: ; preds = %3
%22 = load i64, i64* %5
%23 = icmp eq i64 %22, 2048
br i1 %23, label %24, label %36
24: ; preds = %21
%25 = load i64, i64* %4
%26 = add i64 %25, 4
%27 = inttoptr i64 %26 to i64*
%28 = load volatile i64, i64* %27
%29 = and i64 %28, -2049
store volatile i64 %29, i64* %27
%30 = load i64, i64* %5
%31 = load i64, i64* %4
%32 = add i64 %31, 4
%33 = inttoptr i64 %32 to i64*
%34 = load volatile i64, i64* %33
%35 = or i64 %34, %30
store volatile i64 %35, i64* %33
br label %57
36: ; preds = %21
%37 = load i64, i64* %5
%38 = icmp eq i64 %37, 2
br i1 %38, label %39, label %50
39: ; preds = %36
%40 = load i64, i64* %4
%41 = add i64 %40, 8
%42 = inttoptr i64 %41 to i64*
%43 = load volatile i64, i64* %42
%44 = and i64 %43, -3
store volatile i64 %44, i64* %42
%45 = load i64, i64* %4
%46 = add i64 %45, 8
%47 = inttoptr i64 %46 to i64*
%48 = load volatile i64, i64* %47
%49 = or i64 %48, 2
store volatile i64 %49, i64* %47
br label %56
50: ; preds = %36
%51 = load i64, i64* %4
%52 = add i64 %51, 8
%53 = inttoptr i64 %52 to i64*
%54 = load volatile i64, i64* %53
%55 = and i64 %54, -3
store volatile i64 %55, i64* %53
br label %56
56: ; preds = %50, %39
br label %57
57: ; preds = %56, %24
br label %58
58: ; preds = %57, %9
%59 = load i64, i64* %4
%60 = add i64 %59, 8
%61 = inttoptr i64 %60 to i64*
%62 = load volatile i64, i64* %61
%63 = and i64 %62, -917505
store volatile i64 %63, i64* %61
%64 = load i64, i64* %6
%65 = load i64, i64* %4
%66 = add i64 %65, 8
%67 = inttoptr i64 %66 to i64*
%68 = load volatile i64, i64* %67
%69 = or i64 %68, %64
store volatile i64 %69, i64* %67
ret void
}

LLVM IR (-O2):
define void @ADCRegularConfigure(i64 %0, i64 %1, i64 %2) {
switch i64 %1, label %25 [
i64 256, label %4
i64 2048, label %11
i64 2, label %18
]
4: ; preds = %3
%5 = add i64 %0, 4
%6 = inttoptr i64 %5 to i64*
%7 = load volatile i64, i64* %6
%8 = and i64 %7, -257
store volatile i64 %8, i64* %6
%9 = load volatile i64, i64* %6
%10 = or i64 %9, 256
store volatile i64 %10, i64* %6
br label %30
11: ; preds = %3
%12 = add i64 %0, 4
%13 = inttoptr i64 %12 to i64*
%14 = load volatile i64, i64* %13
%15 = and i64 %14, -2049
store volatile i64 %15, i64* %13
%16 = load volatile i64, i64* %13
%17 = or i64 %16, 2048
store volatile i64 %17, i64* %13
br label %30
18: ; preds = %3
%19 = add i64 %0, 8
%20 = inttoptr i64 %19 to i64*
%21 = load volatile i64, i64* %20
%22 = and i64 %21, -3
store volatile i64 %22, i64* %20
%23 = load volatile i64, i64* %20
%24 = or i64 %23, 2
store volatile i64 %24, i64* %20
br label %30
25: ; preds = %3
%26 = add i64 %0, 8
%27 = inttoptr i64 %26 to i64*
%28 = load volatile i64, i64* %27
%29 = and i64 %28, -3
store volatile i64 %29, i64* %27
br label %30
30: ; preds = %11, %25, %18, %4
%31 = add i64 %0, 8
%32 = inttoptr i64 %31 to i64*
%33 = load volatile i64, i64* %32
%34 = and i64 %33, -917505
store volatile i64 %34, i64* %32
%35 = load volatile i64, i64* %32
%36 = or i64 %35, %2
store volatile i64 %36, i64* %32
ret void
}