unsigned long long nbits(unsigned long long n) {
  if (n == 1)
    return n;
  unsigned long long d = 2, d2, tbits = 0, r, q;
  while ((q = n / d)) {
    d2 = d >> 1;
    tbits += q * d2;
    r = n % d;
    if (r >= d2) {
      tbits += (r + 1) - d2;
    }
    if (q == 1) {
      tbits += r + 1;
    }
    d <<= 1;
  }
  return tbits;
}


x86 assembly (clang, -O0):
<nbits>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x10(%rbp)
cmpq   $0x1,-0x10(%rbp)
jne    1120 <nbits+0x20>
mov    -0x10(%rbp),%rax
mov    %rax,-0x8(%rbp)
jmp    11cd <nbits+0xcd>
movq   $0x2,-0x18(%rbp)
movq   $0x0,-0x28(%rbp)
mov    -0x10(%rbp),%rax
xor    %ecx,%ecx
mov    %ecx,%edx
divq   -0x18(%rbp)
mov    %rax,-0x38(%rbp)
cmp    $0x0,%rax
je     11c5 <nbits+0xc5>
mov    -0x18(%rbp),%rax
shr    $0x1,%rax
mov    %rax,-0x20(%rbp)
mov    -0x38(%rbp),%rax
imul   -0x20(%rbp),%rax
add    -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x10(%rbp),%rax
xor    %ecx,%ecx
mov    %ecx,%edx
divq   -0x18(%rbp)
mov    %rdx,-0x30(%rbp)
mov    -0x30(%rbp),%rax
cmp    -0x20(%rbp),%rax
jb     1199 <nbits+0x99>
mov    -0x30(%rbp),%rax
add    $0x1,%rax
sub    -0x20(%rbp),%rax
add    -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
cmpq   $0x1,-0x38(%rbp)
jne    11b4 <nbits+0xb4>
mov    -0x30(%rbp),%rax
add    $0x1,%rax
add    -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x18(%rbp),%rax
shl    $0x1,%rax
mov    %rax,-0x18(%rbp)
jmp    1130 <nbits+0x30>
mov    -0x28(%rbp),%rax
mov    %rax,-0x8(%rbp)
mov    -0x8(%rbp),%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<nbits>:
test   %rdi,%rdi
je     1112 <nbits+0x12>
mov    %rdi,%r10
cmp    $0x1,%rdi
jne    1118 <nbits+0x18>
mov    %r10,%rax
ret
xor    %ecx,%ecx
mov    %rcx,%rax
ret
mov    %r10,%r8
shr    %r8
mov    $0x2,%r11d
xor    %r9d,%r9d
xor    %eax,%eax
jmp    1146 <nbits+0x46>
nopl   0x0(%rax,%rax,1)
mov    %r10,%rax
xor    %edx,%edx
div    %r11
mov    %rax,%r8
add    %rdi,%rcx
mov    %rcx,%rax
cmp    %r10,%r11
ja     1114 <nbits+0x14>
mov    %r11,%rsi
shr    %rsi
mov    %r8,%rcx
imul   %rsi,%rcx
add    %rax,%rcx
mov    %r10,%rax
or     %r11,%rax
shr    $0x20,%rax
je     1170 <nbits+0x70>
mov    %r10,%rax
xor    %edx,%edx
div    %r11
jmp    1178 <nbits+0x78>
nopl   0x0(%rax)
mov    %r10d,%eax
xor    %edx,%edx
div    %r11d
lea    0x1(%rdx),%rax
mov    %rax,%rdi
sub    %rsi,%rdi
cmp    %rsi,%rdx
cmovb  %r9,%rdi
cmp    $0x1,%r8
cmovne %r9,%rax
add    %rax,%rcx
add    %r11,%r11
mov    %r10,%rax
or     %r11,%rax
shr    $0x20,%rax
jne    1130 <nbits+0x30>
mov    %r10d,%eax
xor    %edx,%edx
div    %r11d
mov    %eax,%r8d
jmp    113b <nbits+0x3b>

LLVM IR (-O0):
define i64 @nbits(i64 %0) {
%2 = alloca i64
%3 = alloca i64
%4 = alloca i64
%5 = alloca i64
%6 = alloca i64
%7 = alloca i64
%8 = alloca i64
store i64 %0, i64* %3
%9 = load i64, i64* %3
%10 = icmp eq i64 %9, 1
br i1 %10, label %11, label %13
11: ; preds = %1
%12 = load i64, i64* %3
store i64 %12, i64* %2
br label %53
13: ; preds = %1
store i64 2, i64* %4
store i64 0, i64* %6
br label %14
14: ; preds = %48, %13
%15 = load i64, i64* %3
%16 = load i64, i64* %4
%17 = udiv i64 %15, %16
store i64 %17, i64* %8
%18 = icmp ne i64 %17, 0
br i1 %18, label %19, label %51
19: ; preds = %14
%20 = load i64, i64* %4
%21 = lshr i64 %20, 1
store i64 %21, i64* %5
%22 = load i64, i64* %8
%23 = load i64, i64* %5
%24 = mul i64 %22, %23
%25 = load i64, i64* %6
%26 = add i64 %25, %24
store i64 %26, i64* %6
%27 = load i64, i64* %3
%28 = load i64, i64* %4
%29 = urem i64 %27, %28
store i64 %29, i64* %7
%30 = load i64, i64* %7
%31 = load i64, i64* %5
%32 = icmp uge i64 %30, %31
br i1 %32, label %33, label %40
33: ; preds = %19
%34 = load i64, i64* %7
%35 = add i64 %34, 1
%36 = load i64, i64* %5
%37 = sub i64 %35, %36
%38 = load i64, i64* %6
%39 = add i64 %38, %37
store i64 %39, i64* %6
br label %40
40: ; preds = %33, %19
%41 = load i64, i64* %8
%42 = icmp eq i64 %41, 1
br i1 %42, label %43, label %48
43: ; preds = %40
%44 = load i64, i64* %7
%45 = add i64 %44, 1
%46 = load i64, i64* %6
%47 = add i64 %46, %45
store i64 %47, i64* %6
br label %48
48: ; preds = %43, %40
%49 = load i64, i64* %4
%50 = shl i64 %49, 1
store i64 %50, i64* %4
br label %14
51: ; preds = %14
%52 = load i64, i64* %6
store i64 %52, i64* %2
br label %53
53: ; preds = %51, %11
%54 = load i64, i64* %2
ret i64 %54
}

LLVM IR (-O2):
define i64 @nbits(i64 %0) {
switch i64 %0, label %2 [
i64 1, label %24
i64 0, label %23
]
2: ; preds = %1
%3 = lshr i64 %0, 1
br label %4
4: ; preds = %2, %4
%5 = phi i64 [ %21, %4 ], [ %3, %2 ]
%6 = phi i64 [ %20, %4 ], [ 2, %2 ]
%7 = phi i64 [ %19, %4 ], [ 0, %2 ]
%8 = lshr exact i64 %6, 1
%9 = mul i64 %5, %8
%10 = add i64 %9, %7
%11 = urem i64 %0, %6
%12 = icmp ult i64 %11, %8
%13 = add nuw i64 %11, 1
%14 = sub i64 %13, %8
%15 = select i1 %12, i64 0, i64 %14
%16 = icmp eq i64 %5, 1
%17 = select i1 %16, i64 %13, i64 0
%18 = add i64 %10, %17
%19 = add i64 %18, %15
%20 = shl i64 %6, 1
%21 = udiv i64 %0, %20
%22 = icmp ugt i64 %20, %0
br i1 %22, label %24, label %4
23: ; preds = %1
br label %24
24: ; preds = %4, %1, %23
%25 = phi i64 [ %0, %1 ], [ 0, %23 ], [ %19, %4 ]
ret i64 %25
}