int power(register int base, register int exp) {
  register int result = 1;
  for (; exp; exp--) {
    result *= base;
  }
  return result;
}


x86 assembly (clang, -O0):
<power>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
movl   $0x1,-0xc(%rbp)
cmpl   $0x0,-0x8(%rbp)
je     1133 <power+0x33>
mov    -0x4(%rbp),%eax
imul   -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0x8(%rbp),%eax
add    $0xffffffff,%eax
mov    %eax,-0x8(%rbp)
jmp    1111 <power+0x11>
mov    -0xc(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<power>:
mov    $0x1,%eax
test   %esi,%esi
je     12a8 <power+0x1a8>
cmp    $0x8,%esi
jb     12a0 <power+0x1a0>
mov    %esi,%r8d
and    $0xfffffff8,%r8d
movd   %edi,%xmm0
pshufd $0x0,%xmm0,%xmm0
lea    -0x8(%r8),%ecx
mov    %ecx,%edx
shr    $0x3,%edx
add    $0x1,%edx
mov    %edx,%eax
and    $0x7,%eax
pshufd $0xf5,%xmm0,%xmm2
cmp    $0x38,%ecx
jae    1152 <power+0x52>
movdqa 0xeb7(%rip),%xmm1
movdqa %xmm1,%xmm3
jmp    121f <power+0x11f>
and    $0xfffffff8,%edx
movdqa 0xea3(%rip),%xmm1
movdqa %xmm1,%xmm3
cs nopw 0x0(%rax,%rax,1)
nopl   0x0(%rax,%rax,1)
pshufd $0xf5,%xmm1,%xmm5
pmuludq %xmm2,%xmm5
pmuludq %xmm0,%xmm1
pshufd $0xf5,%xmm3,%xmm4
pmuludq %xmm2,%xmm4
pmuludq %xmm0,%xmm3
pmuludq %xmm0,%xmm1
pmuludq %xmm2,%xmm5
pmuludq %xmm0,%xmm3
pmuludq %xmm2,%xmm4
pmuludq %xmm2,%xmm5
pmuludq %xmm0,%xmm1
pmuludq %xmm2,%xmm4
pmuludq %xmm0,%xmm3
pmuludq %xmm0,%xmm1
pmuludq %xmm2,%xmm5
pmuludq %xmm0,%xmm3
pmuludq %xmm2,%xmm4
pmuludq %xmm2,%xmm5
pmuludq %xmm0,%xmm1
pmuludq %xmm2,%xmm4
pmuludq %xmm0,%xmm3
pmuludq %xmm0,%xmm1
pmuludq %xmm2,%xmm5
pmuludq %xmm0,%xmm3
pmuludq %xmm2,%xmm4
pmuludq %xmm2,%xmm5
pmuludq %xmm0,%xmm1
pmuludq %xmm2,%xmm4
pmuludq %xmm0,%xmm3
pmuludq %xmm0,%xmm1
pshufd $0xe8,%xmm1,%xmm1
pmuludq %xmm2,%xmm5
pshufd $0xe8,%xmm5,%xmm5
punpckldq %xmm5,%xmm1
pmuludq %xmm0,%xmm3
pshufd $0xe8,%xmm3,%xmm3
pmuludq %xmm2,%xmm4
pshufd $0xe8,%xmm4,%xmm4
punpckldq %xmm4,%xmm3
add    $0xfffffff8,%edx
jne    1170 <power+0x70>
test   %eax,%eax
je     126b <power+0x16b>
cs nopw 0x0(%rax,%rax,1)
nopl   (%rax)
pshufd $0xf5,%xmm1,%xmm4
pmuludq %xmm0,%xmm1
pshufd $0xe8,%xmm1,%xmm1
pmuludq %xmm2,%xmm4
pshufd $0xe8,%xmm4,%xmm4
punpckldq %xmm4,%xmm1
pshufd $0xf5,%xmm3,%xmm4
pmuludq %xmm0,%xmm3
pshufd $0xe8,%xmm3,%xmm3
pmuludq %xmm2,%xmm4
pshufd $0xe8,%xmm4,%xmm4
punpckldq %xmm4,%xmm3
add    $0xffffffff,%eax
jne    1230 <power+0x130>
pshufd $0xf5,%xmm1,%xmm0
pshufd $0xf5,%xmm3,%xmm2
pmuludq %xmm0,%xmm2
pmuludq %xmm1,%xmm3
pshufd $0xee,%xmm3,%xmm0
pmuludq %xmm3,%xmm0
pshufd $0xaa,%xmm2,%xmm1
pmuludq %xmm2,%xmm1
pmuludq %xmm0,%xmm1
movd   %xmm1,%eax
cmp    %esi,%r8d
je     12a8 <power+0x1a8>
and    $0x7,%esi
nop
imul   %edi,%eax
add    $0xffffffff,%esi
jne    12a0 <power+0x1a0>
ret

LLVM IR (-O0):
define i32 @power(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
store i32 %0, i32* %3
store i32 %1, i32* %4
store i32 1, i32* %5
br label %6
6: ; preds = %13, %2
%7 = load i32, i32* %4
%8 = icmp ne i32 %7, 0
br i1 %8, label %9, label %16
9: ; preds = %6
%10 = load i32, i32* %3
%11 = load i32, i32* %5
%12 = mul nsw i32 %11, %10
store i32 %12, i32* %5
br label %13
13: ; preds = %9
%14 = load i32, i32* %4
%15 = add nsw i32 %14, -1
store i32 %15, i32* %4
br label %6
16: ; preds = %6
%17 = load i32, i32* %5
ret i32 %17
}

LLVM IR (-O2):
define i32 @power(i32 %0, i32 %1) {
%3 = icmp eq i32 %1, 0
br i1 %3, label %71, label %4
4: ; preds = %2
%5 = icmp ult i32 %1, 8
br i1 %5, label %62, label %6
6: ; preds = %4
%7 = and i32 %1, -8
%8 = and i32 %1, 7
%9 = insertelement <4 x i32> poison, i32 %0, i64 0
%10 = shufflevector <4 x i32> %9, <4 x i32> poison, <4 x i32> zeroinitializer
%11 = insertelement <4 x i32> poison, i32 %0, i64 0
%12 = shufflevector <4 x i32> %11, <4 x i32> poison, <4 x i32> zeroinitializer
%13 = add i32 %7, -8
%14 = lshr exact i32 %13, 3
%15 = add nuw nsw i32 %14, 1
%16 = and i32 %15, 7
%17 = icmp ult i32 %13, 56
br i1 %17, label %42, label %18
18: ; preds = %6
%19 = and i32 %15, 1073741816
br label %20
20: ; preds = %20, %18
%21 = phi <4 x i32> [ <i32 1, i32 1, i32 1, i32 1>, %18 ], [ %38, %20 ]
%22 = phi <4 x i32> [ <i32 1, i32 1, i32 1, i32 1>, %18 ], [ %39, %20 ]
%23 = phi i32 [ 0, %18 ], [ %40, %20 ]
%24 = mul <4 x i32> %21, %10
%25 = mul <4 x i32> %22, %12
%26 = mul <4 x i32> %24, %10
%27 = mul <4 x i32> %25, %12
%28 = mul <4 x i32> %26, %10
%29 = mul <4 x i32> %27, %12
%30 = mul <4 x i32> %28, %10
%31 = mul <4 x i32> %29, %12
%32 = mul <4 x i32> %30, %10
%33 = mul <4 x i32> %31, %12
%34 = mul <4 x i32> %32, %10
%35 = mul <4 x i32> %33, %12
%36 = mul <4 x i32> %34, %10
%37 = mul <4 x i32> %35, %12
%38 = mul <4 x i32> %36, %10
%39 = mul <4 x i32> %37, %12
%40 = add nuw i32 %23, 8
%41 = icmp eq i32 %40, %19
br i1 %41, label %42, label %20
42: ; preds = %20, %6
%43 = phi <4 x i32> [ undef, %6 ], [ %38, %20 ]
%44 = phi <4 x i32> [ undef, %6 ], [ %39, %20 ]
%45 = phi <4 x i32> [ <i32 1, i32 1, i32 1, i32 1>, %6 ], [ %38, %20 ]
%46 = phi <4 x i32> [ <i32 1, i32 1, i32 1, i32 1>, %6 ], [ %39, %20 ]
%47 = icmp eq i32 %16, 0
br i1 %47, label %56, label %48
48: ; preds = %42, %48
%49 = phi <4 x i32> [ %52, %48 ], [ %45, %42 ]
%50 = phi <4 x i32> [ %53, %48 ], [ %46, %42 ]
%51 = phi i32 [ %54, %48 ], [ 0, %42 ]
%52 = mul <4 x i32> %49, %10
%53 = mul <4 x i32> %50, %12
%54 = add i32 %51, 1
%55 = icmp eq i32 %54, %16
br i1 %55, label %56, label %48
56: ; preds = %48, %42
%57 = phi <4 x i32> [ %43, %42 ], [ %52, %48 ]
%58 = phi <4 x i32> [ %44, %42 ], [ %53, %48 ]
%59 = mul <4 x i32> %58, %57
%60 = call i32 @llvm.vector.reduce.mul.v4i32(<4 x i32> %59)
%61 = icmp eq i32 %7, %1
br i1 %61, label %71, label %62
62: ; preds = %4, %56
%63 = phi i32 [ 1, %4 ], [ %60, %56 ]
%64 = phi i32 [ %1, %4 ], [ %8, %56 ]
br label %65
65: ; preds = %62, %65
%66 = phi i32 [ %68, %65 ], [ %63, %62 ]
%67 = phi i32 [ %69, %65 ], [ %64, %62 ]
%68 = mul nsw i32 %66, %0
%69 = add nsw i32 %67, -1
%70 = icmp eq i32 %69, 0
br i1 %70, label %71, label %65
71: ; preds = %65, %56, %2
%72 = phi i32 [ 1, %2 ], [ %60, %56 ], [ %68, %65 ]
ret i32 %72
}