unsigned short arc_crc_instruction(unsigned short input, unsigned short syn,
                                   unsigned short poly) {
  unsigned ret = input ^ syn;
  int i, tag;
  for (i = 0; i < 16; i++) {
    tag = ret & 0x8000;
    ret <<= 1;
    if (tag) {
      ret = ret ^ poly;
    }
  }
  return ret;
}


x86 assembly (clang, -O0):
<arc_crc_instruction>:
push   %rbp
mov    %rsp,%rbp
mov    %dx,%ax
mov    %si,%cx
mov    %di,%dx
mov    %dx,-0x2(%rbp)
mov    %cx,-0x4(%rbp)
mov    %ax,-0x6(%rbp)
movzwl -0x2(%rbp),%eax
movzwl -0x4(%rbp),%ecx
xor    %ecx,%eax
mov    %eax,-0xc(%rbp)
movl   $0x0,-0x10(%rbp)
cmpl   $0x10,-0x10(%rbp)
jge    1174 <arc_crc_instruction+0x74>
mov    -0xc(%rbp),%eax
and    $0x8000,%eax
mov    %eax,-0x14(%rbp)
mov    -0xc(%rbp),%eax
shl    $0x1,%eax
mov    %eax,-0xc(%rbp)
cmpl   $0x0,-0x14(%rbp)
je     1161 <arc_crc_instruction+0x61>
mov    -0xc(%rbp),%eax
movzwl -0x6(%rbp),%ecx
xor    %ecx,%eax
mov    %eax,-0xc(%rbp)
jmp    1166 <arc_crc_instruction+0x66>
mov    -0x10(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x10(%rbp)
jmp    112d <arc_crc_instruction+0x2d>
mov    -0xc(%rbp),%eax
movzwl %ax,%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<arc_crc_instruction>:
xor    %esi,%edi
movswl %di,%eax
shr    $0xf,%eax
lea    (%rdi,%rdi,1),%ecx
and    %edx,%eax
xor    %ecx,%eax
movswl %ax,%ecx
shr    $0xf,%ecx
add    %eax,%eax
and    %edx,%ecx
xor    %eax,%ecx
movswl %cx,%eax
shr    $0xf,%eax
add    %ecx,%ecx
and    %edx,%eax
xor    %ecx,%eax
movswl %ax,%ecx
shr    $0xf,%ecx
add    %eax,%eax
and    %edx,%ecx
xor    %eax,%ecx
movswl %cx,%eax
shr    $0xf,%eax
add    %ecx,%ecx
and    %edx,%eax
xor    %ecx,%eax
movswl %ax,%ecx
shr    $0xf,%ecx
add    %eax,%eax
and    %edx,%ecx
xor    %eax,%ecx
movswl %cx,%eax
shr    $0xf,%eax
add    %ecx,%ecx
and    %edx,%eax
xor    %ecx,%eax
movswl %ax,%ecx
shr    $0xf,%ecx
add    %eax,%eax
and    %edx,%ecx
xor    %eax,%ecx
movswl %cx,%eax
shr    $0xf,%eax
add    %ecx,%ecx
and    %edx,%eax
xor    %ecx,%eax
movswl %ax,%ecx
shr    $0xf,%ecx
add    %eax,%eax
and    %edx,%ecx
xor    %eax,%ecx
movswl %cx,%eax
shr    $0xf,%eax
add    %ecx,%ecx
and    %edx,%eax
xor    %ecx,%eax
movswl %ax,%ecx
shr    $0xf,%ecx
add    %eax,%eax
and    %edx,%ecx
xor    %eax,%ecx
movswl %cx,%eax
shr    $0xf,%eax
add    %ecx,%ecx
and    %edx,%eax
xor    %ecx,%eax
movswl %ax,%ecx
shr    $0xf,%ecx
add    %eax,%eax
and    %edx,%ecx
xor    %eax,%ecx
movswl %cx,%esi
shr    $0xf,%esi
add    %ecx,%ecx
and    %edx,%esi
xor    %ecx,%esi
movswl %si,%eax
shr    $0xf,%eax
add    %esi,%esi
and    %edx,%eax
xor    %esi,%eax
ret

LLVM IR (-O0):
define zeroext i16 @arc_crc_instruction(i16 zeroext %0, i16 zeroext %1, i16 zeroext %2) {
%4 = alloca i16
%5 = alloca i16
%6 = alloca i16
%7 = alloca i32
%8 = alloca i32
%9 = alloca i32
store i16 %0, i16* %4
store i16 %1, i16* %5
store i16 %2, i16* %6
%10 = load i16, i16* %4
%11 = zext i16 %10 to i32
%12 = load i16, i16* %5
%13 = zext i16 %12 to i32
%14 = xor i32 %11, %13
store i32 %14, i32* %7
store i32 0, i32* %8
br label %15
15: ; preds = %31, %3
%16 = load i32, i32* %8
%17 = icmp slt i32 %16, 16
br i1 %17, label %18, label %34
18: ; preds = %15
%19 = load i32, i32* %7
%20 = and i32 %19, 32768
store i32 %20, i32* %9
%21 = load i32, i32* %7
%22 = shl i32 %21, 1
store i32 %22, i32* %7
%23 = load i32, i32* %9
%24 = icmp ne i32 %23, 0
br i1 %24, label %25, label %30
25: ; preds = %18
%26 = load i32, i32* %7
%27 = load i16, i16* %6
%28 = zext i16 %27 to i32
%29 = xor i32 %26, %28
store i32 %29, i32* %7
br label %30
30: ; preds = %25, %18
br label %31
31: ; preds = %30
%32 = load i32, i32* %8
%33 = add nsw i32 %32, 1
store i32 %33, i32* %8
br label %15
34: ; preds = %15
%35 = load i32, i32* %7
%36 = trunc i32 %35 to i16
ret i16 %36
}

LLVM IR (-O2):
define zeroext i16 @arc_crc_instruction(i16 zeroext %0, i16 zeroext %1, i16 zeroext %2) {
%4 = xor i16 %1, %0
%5 = zext i16 %4 to i32
%6 = zext i16 %2 to i32
%7 = and i32 %5, 32768
%8 = shl nuw nsw i32 %5, 1
%9 = icmp eq i32 %7, 0
%10 = select i1 %9, i32 0, i32 %6
%11 = xor i32 %10, %8
%12 = and i32 %11, 32768
%13 = shl nuw nsw i32 %11, 1
%14 = icmp eq i32 %12, 0
%15 = select i1 %14, i32 0, i32 %6
%16 = xor i32 %15, %13
%17 = and i32 %16, 32768
%18 = shl nuw nsw i32 %16, 1
%19 = icmp eq i32 %17, 0
%20 = select i1 %19, i32 0, i32 %6
%21 = xor i32 %20, %18
%22 = and i32 %21, 32768
%23 = shl i32 %21, 1
%24 = icmp eq i32 %22, 0
%25 = select i1 %24, i32 0, i32 %6
%26 = xor i32 %25, %23
%27 = and i32 %26, 32768
%28 = shl i32 %26, 1
%29 = icmp eq i32 %27, 0
%30 = select i1 %29, i32 0, i32 %6
%31 = xor i32 %30, %28
%32 = and i32 %31, 32768
%33 = shl i32 %31, 1
%34 = icmp eq i32 %32, 0
%35 = select i1 %34, i32 0, i32 %6
%36 = xor i32 %35, %33
%37 = and i32 %36, 32768
%38 = shl i32 %36, 1
%39 = icmp eq i32 %37, 0
%40 = select i1 %39, i32 0, i32 %6
%41 = xor i32 %40, %38
%42 = and i32 %41, 32768
%43 = shl i32 %41, 1
%44 = icmp eq i32 %42, 0
%45 = select i1 %44, i32 0, i32 %6
%46 = xor i32 %45, %43
%47 = and i32 %46, 32768
%48 = shl i32 %46, 1
%49 = icmp eq i32 %47, 0
%50 = select i1 %49, i32 0, i32 %6
%51 = xor i32 %50, %48
%52 = and i32 %51, 32768
%53 = shl i32 %51, 1
%54 = icmp eq i32 %52, 0
%55 = select i1 %54, i32 0, i32 %6
%56 = xor i32 %55, %53
%57 = and i32 %56, 32768
%58 = shl i32 %56, 1
%59 = icmp eq i32 %57, 0
%60 = select i1 %59, i32 0, i32 %6
%61 = xor i32 %60, %58
%62 = and i32 %61, 32768
%63 = shl i32 %61, 1
%64 = icmp eq i32 %62, 0
%65 = select i1 %64, i32 0, i32 %6
%66 = xor i32 %65, %63
%67 = and i32 %66, 32768
%68 = shl i32 %66, 1
%69 = icmp eq i32 %67, 0
%70 = select i1 %69, i32 0, i32 %6
%71 = xor i32 %70, %68
%72 = and i32 %71, 32768
%73 = shl i32 %71, 1
%74 = icmp eq i32 %72, 0
%75 = select i1 %74, i32 0, i32 %6
%76 = xor i32 %75, %73
%77 = and i32 %76, 32768
%78 = shl i32 %76, 1
%79 = icmp eq i32 %77, 0
%80 = select i1 %79, i32 0, i32 %6
%81 = xor i32 %80, %78
%82 = and i32 %81, 32768
%83 = shl i32 %81, 1
%84 = icmp eq i32 %82, 0
%85 = select i1 %84, i32 0, i32 %6
%86 = xor i32 %85, %83
%87 = trunc i32 %86 to i16
ret i16 %87
}