int t6(int len, void *dummy, short *__restrict x) {
  len = len & ~31;
  int result = 0;
  __asm volatile("");
  for (int i = 0; i < len; i++)
    result += x[i];
  return result;
}


x86 assembly (clang, -O0):
<t6>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %rdx,-0x18(%rbp)
mov    -0x4(%rbp),%eax
and    $0xffffffe0,%eax
mov    %eax,-0x4(%rbp)
movl   $0x0,-0x1c(%rbp)
movl   $0x0,-0x20(%rbp)
mov    -0x20(%rbp),%eax
cmp    -0x4(%rbp),%eax
jge    1152 <t6+0x52>
mov    -0x18(%rbp),%rax
movslq -0x20(%rbp),%rcx
movswl (%rax,%rcx,2),%eax
add    -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x20(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x20(%rbp)
jmp    1126 <t6+0x26>
mov    -0x1c(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<t6>:
and    $0xffffffe0,%edi
test   %edi,%edi
jle    119c <t6+0x9c>
mov    %edi,%eax
add    $0xfffffffffffffff8,%rax
shr    $0x3,%rax
add    $0x18,%rdx
add    $0x1,%rax
pxor   %xmm1,%xmm1
pxor   %xmm0,%xmm0
cs nopw 0x0(%rax,%rax,1)
nop
movq   -0x18(%rdx),%xmm2
punpcklwd %xmm2,%xmm2
movq   -0x10(%rdx),%xmm3
punpcklwd %xmm3,%xmm3
psrad  $0x10,%xmm2
paddd  %xmm1,%xmm2
psrad  $0x10,%xmm3
paddd  %xmm0,%xmm3
movq   -0x8(%rdx),%xmm0
punpcklwd %xmm0,%xmm1
movq   (%rdx),%xmm0
punpcklwd %xmm0,%xmm0
psrad  $0x10,%xmm1
paddd  %xmm2,%xmm1
psrad  $0x10,%xmm0
paddd  %xmm3,%xmm0
add    $0x20,%rdx
add    $0xfffffffffffffffe,%rax
jne    1130 <t6+0x30>
paddd  %xmm1,%xmm0
pshufd $0xee,%xmm0,%xmm1
paddd  %xmm0,%xmm1
pshufd $0x55,%xmm1,%xmm0
paddd  %xmm1,%xmm0
movd   %xmm0,%eax
ret
xor    %eax,%eax
ret

LLVM IR (-O0):
define i32 @t6(i32 %0, i8* %1, i16* noalias %2) {
%4 = alloca i32
%5 = alloca i8*
%6 = alloca i16*
%7 = alloca i32
%8 = alloca i32
store i32 %0, i32* %4
store i8* %1, i8** %5
store i16* %2, i16** %6
%9 = load i32, i32* %4
%10 = and i32 %9, -32
store i32 %10, i32* %4
store i32 0, i32* %7
store i32 0, i32* %8
br label %11
11: ; preds = %24, %3
%12 = load i32, i32* %8
%13 = load i32, i32* %4
%14 = icmp slt i32 %12, %13
br i1 %14, label %15, label %27
15: ; preds = %11
%16 = load i16*, i16** %6
%17 = load i32, i32* %8
%18 = sext i32 %17 to i64
%19 = getelementptr inbounds i16, i16* %16, i64 %18
%20 = load i16, i16* %19
%21 = sext i16 %20 to i32
%22 = load i32, i32* %7
%23 = add nsw i32 %22, %21
store i32 %23, i32* %7
br label %24
24: ; preds = %15
%25 = load i32, i32* %8
%26 = add nsw i32 %25, 1
store i32 %26, i32* %8
br label %11
27: ; preds = %11
%28 = load i32, i32* %7
ret i32 %28
}

LLVM IR (-O2):
define i32 @t6(i32 %0, i8* nocapture readnone %1, i16* noalias nocapture %2) {
%4 = and i32 %0, -32
tail call void asm sideeffect "", "~{dirflag},~{fpsr},~{flags}"()
%5 = icmp sgt i32 %4, 0
br i1 %5, label %6, label %43
6: ; preds = %3
%7 = zext i32 %4 to i64
%8 = add nsw i64 %7, -8
%9 = lshr exact i64 %8, 3
br label %10
10: ; preds = %10, %6
%11 = phi i64 [ 0, %6 ], [ %36, %10 ]
%12 = phi <4 x i32> [ zeroinitializer, %6 ], [ %34, %10 ]
%13 = phi <4 x i32> [ zeroinitializer, %6 ], [ %35, %10 ]
%14 = phi i64 [ 0, %6 ], [ %37, %10 ]
%15 = getelementptr inbounds i16, i16* %2, i64 %11
%16 = bitcast i16* %15 to <4 x i16>*
%17 = load <4 x i16>, <4 x i16>* %16
%18 = getelementptr inbounds i16, i16* %15, i64 4
%19 = bitcast i16* %18 to <4 x i16>*
%20 = load <4 x i16>, <4 x i16>* %19
%21 = sext <4 x i16> %17 to <4 x i32>
%22 = sext <4 x i16> %20 to <4 x i32>
%23 = add <4 x i32> %12, %21
%24 = add <4 x i32> %13, %22
%25 = or i64 %11, 8
%26 = getelementptr inbounds i16, i16* %2, i64 %25
%27 = bitcast i16* %26 to <4 x i16>*
%28 = load <4 x i16>, <4 x i16>* %27
%29 = getelementptr inbounds i16, i16* %26, i64 4
%30 = bitcast i16* %29 to <4 x i16>*
%31 = load <4 x i16>, <4 x i16>* %30
%32 = sext <4 x i16> %28 to <4 x i32>
%33 = sext <4 x i16> %31 to <4 x i32>
%34 = add <4 x i32> %23, %32
%35 = add <4 x i32> %24, %33
%36 = add nuw i64 %11, 16
%37 = add i64 %14, 2
%38 = or i64 %14, 1
%39 = icmp eq i64 %38, %9
br i1 %39, label %40, label %10
40: ; preds = %10
%41 = add <4 x i32> %35, %34
%42 = call i32 @llvm.vector.reduce.add.v4i32(<4 x i32> %41)
br label %43
43: ; preds = %40, %3
%44 = phi i32 [ 0, %3 ], [ %42, %40 ]
ret i32 %44
}