unsigned long long __ashrdi3(unsigned long long v, signed int cnt) {
  signed int c = cnt & 31;
  unsigned int vl = (unsigned int)v;
  unsigned int vh = (unsigned int)(v >> 32);
  if (cnt & 32) {
    vl = ((signed int)vh >> c);
    vh = (signed int)vh >> 31;
  } else {
    vl = (vl >> c) + (vh << (32 - c));
    vh = ((signed int)vh >> c);
  }
  return ((unsigned long long)vh << 32) + vl;
}


x86 assembly (clang, -O0):
<__ashrdi3>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %esi,-0xc(%rbp)
mov    -0xc(%rbp),%eax
and    $0x1f,%eax
mov    %eax,-0x10(%rbp)
mov    -0x8(%rbp),%rax
mov    %eax,-0x14(%rbp)
mov    -0x8(%rbp),%rax
shr    $0x20,%rax
mov    %eax,-0x18(%rbp)
mov    -0xc(%rbp),%eax
and    $0x20,%eax
cmp    $0x0,%eax
je     114e <__ashrdi3+0x4e>
mov    -0x18(%rbp),%eax
mov    -0x10(%rbp),%ecx
sar    %cl,%eax
mov    %eax,-0x14(%rbp)
mov    -0x18(%rbp),%eax
sar    $0x1f,%eax
mov    %eax,-0x18(%rbp)
jmp    1175 <__ashrdi3+0x75>
mov    -0x14(%rbp),%eax
mov    -0x10(%rbp),%ecx
shr    %cl,%eax
mov    -0x18(%rbp),%edx
mov    $0x20,%ecx
sub    -0x10(%rbp),%ecx
shl    %cl,%edx
mov    %edx,%ecx
add    %ecx,%eax
mov    %eax,-0x14(%rbp)
mov    -0x18(%rbp),%eax
mov    -0x10(%rbp),%ecx
sar    %cl,%eax
mov    %eax,-0x18(%rbp)
mov    -0x18(%rbp),%eax
shl    $0x20,%rax
mov    -0x14(%rbp),%ecx
add    %rcx,%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<__ashrdi3>:
mov    %esi,%eax
and    $0x1f,%eax
mov    %rdi,%rdx
shr    $0x20,%rdx
test   $0x20,%sil
jne    1120 <__ashrdi3+0x20>
mov    %eax,%ecx
shr    %cl,%edi
neg    %cl
mov    %edx,%esi
shl    %cl,%esi
add    %edi,%esi
jmp    112b <__ashrdi3+0x2b>
mov    %edx,%esi
mov    %eax,%ecx
sar    %cl,%esi
mov    $0x1f,%eax
mov    %eax,%ecx
sar    %cl,%edx
shl    $0x20,%rdx
mov    %esi,%eax
or     %rdx,%rax
ret

LLVM IR (-O0):
define i64 @__ashrdi3(i64 %0, i32 %1) {
%3 = alloca i64
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
store i64 %0, i64* %3
store i32 %1, i32* %4
%8 = load i32, i32* %4
%9 = and i32 %8, 31
store i32 %9, i32* %5
%10 = load i64, i64* %3
%11 = trunc i64 %10 to i32
store i32 %11, i32* %6
%12 = load i64, i64* %3
%13 = lshr i64 %12, 32
%14 = trunc i64 %13 to i32
store i32 %14, i32* %7
%15 = load i32, i32* %4
%16 = and i32 %15, 32
%17 = icmp ne i32 %16, 0
br i1 %17, label %18, label %24
18: ; preds = %2
%19 = load i32, i32* %7
%20 = load i32, i32* %5
%21 = ashr i32 %19, %20
store i32 %21, i32* %6
%22 = load i32, i32* %7
%23 = ashr i32 %22, 31
store i32 %23, i32* %7
br label %36
24: ; preds = %2
%25 = load i32, i32* %6
%26 = load i32, i32* %5
%27 = lshr i32 %25, %26
%28 = load i32, i32* %7
%29 = load i32, i32* %5
%30 = sub nsw i32 32, %29
%31 = shl i32 %28, %30
%32 = add i32 %27, %31
store i32 %32, i32* %6
%33 = load i32, i32* %7
%34 = load i32, i32* %5
%35 = ashr i32 %33, %34
store i32 %35, i32* %7
br label %36
36: ; preds = %24, %18
%37 = load i32, i32* %7
%38 = zext i32 %37 to i64
%39 = shl i64 %38, 32
%40 = load i32, i32* %6
%41 = zext i32 %40 to i64
%42 = add i64 %39, %41
ret i64 %42
}

LLVM IR (-O2):
define i64 @__ashrdi3(i64 %0, i32 %1) {
%3 = and i32 %1, 31
%4 = lshr i64 %0, 32
%5 = trunc i64 %4 to i32
%6 = and i32 %1, 32
%7 = icmp eq i32 %6, 0
br i1 %7, label %10, label %8
8: ; preds = %2
%9 = ashr i32 %5, %3
br label %16
10: ; preds = %2
%11 = trunc i64 %0 to i32
%12 = lshr i32 %11, %3
%13 = sub nuw nsw i32 32, %3
%14 = shl i32 %5, %13
%15 = add i32 %14, %12
br label %16
16: ; preds = %10, %8
%17 = phi i32 [ %3, %10 ], [ 31, %8 ]
%18 = phi i32 [ %15, %10 ], [ %9, %8 ]
%19 = ashr i32 %5, %17
%20 = zext i32 %19 to i64
%21 = shl nuw i64 %20, 32
%22 = zext i32 %18 to i64
%23 = or i64 %21, %22
ret i64 %23
}