#define NULL ((void *)0)
typedef unsigned long size_t; // Customize by platform.
typedef long intptr_t;
typedef unsigned long uintptr_t;
typedef long scalar_t__; // Either arithmetic or pointer type.
/* By default, we understand bool (as a convenience). */
typedef int bool;
#define false 0
#define true 1

/* Forward declarations */

/* Type definitions */

/* Variables and functions */
int _SC_LEVEL2_CACHE_SIZE;
int _SC_LEVEL3_CACHE_LINESIZE;
int /*<<< orphan*/ __cpuid(int, unsigned int, unsigned int, unsigned int,
                           unsigned int);
int /*<<< orphan*/ assert(int);
long intel_check_word(int, unsigned int, int *, int *);
long int __attribute__((no)) handle_intel(int name, unsigned int maxidx) {
  assert(maxidx >= 2);
  unsigned int cnt = 0;
  unsigned int max = 1;
  long int result = 0;
  bool no_level_2_or_3 = false;
  bool has_level_2 = false;
  while (cnt++ < max) {
    unsigned int eax;
    unsigned int ebx;
    unsigned int ecx;
    unsigned int edx;
    __cpuid(2, eax, ebx, ecx, edx);
    if (cnt == 1) {
      max = eax & 0xff;
      eax &= 0xffffff00;
    }
    result = intel_check_word(name, eax, &has_level_2, &no_level_2_or_3);
    if (result != 0)
      return result;
    result = intel_check_word(name, ebx, &has_level_2, &no_level_2_or_3);
    if (result != 0)
      return result;
    result = intel_check_word(name, ecx, &has_level_2, &no_level_2_or_3);
    if (result != 0)
      return result;
    result = intel_check_word(name, edx, &has_level_2, &no_level_2_or_3);
    if (result != 0)
      return result;
  }
  if (name >= _SC_LEVEL2_CACHE_SIZE && name <= _SC_LEVEL3_CACHE_LINESIZE &&
      no_level_2_or_3)
    return -1;
  return 0;
}


x86 assembly (clang, -O0):
<handle_intel>:
push   %rbp
mov    %rsp,%rbp
sub    $0x40,%rsp
mov    %edi,-0xc(%rbp)
mov    %esi,-0x10(%rbp)
cmpl   $0x2,-0x10(%rbp)
setae  %al
and    $0x1,%al
movzbl %al,%edi
call   1040 <assert@plt>
movl   $0x0,-0x14(%rbp)
movl   $0x1,-0x18(%rbp)
movq   $0x0,-0x20(%rbp)
movl   $0x0,-0x24(%rbp)
movl   $0x0,-0x28(%rbp)
mov    -0x14(%rbp),%eax
mov    %eax,%ecx
add    $0x1,%ecx
mov    %ecx,-0x14(%rbp)
cmp    -0x18(%rbp),%eax
jae    127f <handle_intel+0x14f>
mov    -0x2c(%rbp),%esi
mov    -0x30(%rbp),%edx
mov    -0x34(%rbp),%ecx
mov    -0x38(%rbp),%r8d
mov    $0x2,%edi
call   1050 <__cpuid@plt>
cmpl   $0x1,-0x14(%rbp)
jne    11be <handle_intel+0x8e>
mov    -0x2c(%rbp),%eax
and    $0xff,%eax
mov    %eax,-0x18(%rbp)
mov    -0x2c(%rbp),%eax
and    $0xffffff00,%eax
mov    %eax,-0x2c(%rbp)
mov    -0xc(%rbp),%edi
mov    -0x2c(%rbp),%esi
lea    -0x28(%rbp),%rdx
lea    -0x24(%rbp),%rcx
call   1030 <intel_check_word@plt>
mov    %rax,-0x20(%rbp)
cmpq   $0x0,-0x20(%rbp)
je     11ed <handle_intel+0xbd>
mov    -0x20(%rbp),%rax
mov    %rax,-0x8(%rbp)
jmp    12c2 <handle_intel+0x192>
mov    -0xc(%rbp),%edi
mov    -0x30(%rbp),%esi
lea    -0x28(%rbp),%rdx
lea    -0x24(%rbp),%rcx
call   1030 <intel_check_word@plt>
mov    %rax,-0x20(%rbp)
cmpq   $0x0,-0x20(%rbp)
je     121c <handle_intel+0xec>
mov    -0x20(%rbp),%rax
mov    %rax,-0x8(%rbp)
jmp    12c2 <handle_intel+0x192>
mov    -0xc(%rbp),%edi
mov    -0x34(%rbp),%esi
lea    -0x28(%rbp),%rdx
lea    -0x24(%rbp),%rcx
call   1030 <intel_check_word@plt>
mov    %rax,-0x20(%rbp)
cmpq   $0x0,-0x20(%rbp)
je     124b <handle_intel+0x11b>
mov    -0x20(%rbp),%rax
mov    %rax,-0x8(%rbp)
jmp    12c2 <handle_intel+0x192>
mov    -0xc(%rbp),%edi
mov    -0x38(%rbp),%esi
lea    -0x28(%rbp),%rdx
lea    -0x24(%rbp),%rcx
call   1030 <intel_check_word@plt>
mov    %rax,-0x20(%rbp)
cmpq   $0x0,-0x20(%rbp)
je     127a <handle_intel+0x14a>
mov    -0x20(%rbp),%rax
mov    %rax,-0x8(%rbp)
jmp    12c2 <handle_intel+0x192>
jmp    1173 <handle_intel+0x43>
mov    -0xc(%rbp),%eax
mov    0x2d4f(%rip),%rcx
cmp    (%rcx),%eax
jl     12ba <handle_intel+0x18a>
mov    -0xc(%rbp),%eax
mov    0x2d4d(%rip),%rcx
cmp    (%rcx),%eax
jg     12ba <handle_intel+0x18a>
cmpl   $0x0,-0x24(%rbp)
je     12ba <handle_intel+0x18a>
movq   $0xffffffffffffffff,-0x8(%rbp)
ff
jmp    12c2 <handle_intel+0x192>
movq   $0x0,-0x8(%rbp)
mov    -0x8(%rbp),%rax
add    $0x40,%rsp
pop    %rbp
ret

x86 assembly (clang, -O2):
<handle_intel>:
push   %rbp
push   %r15
push   %r14
push   %r13
push   %r12
push   %rbx
push   %rax
mov    %edi,%r12d
xor    %edi,%edi
cmp    $0x2,%esi
setae  %dil
call   1040 <assert@plt>
movl   $0x0,(%rsp)
movl   $0x0,0x4(%rsp)
mov    $0x1,%r13d
xor    %ebx,%ebx
lea    0x4(%rsp),%r14
mov    %rsp,%r15
nopl   0x0(%rax,%rax,1)
cmp    %r13d,%ebx
jae    11e8 <handle_intel+0xb8>
mov    $0x2,%edi
mov    %ebp,%esi
call   1050 <__cpuid@plt>
mov    %ebp,%eax
and    $0xffffff00,%eax
test   %ebx,%ebx
movzbl %bpl,%ecx
cmove  %ecx,%r13d
cmove  %eax,%ebp
mov    %r12d,%edi
mov    %ebp,%esi
mov    %r14,%rdx
mov    %r15,%rcx
call   1030 <intel_check_word@plt>
test   %rax,%rax
jne    1211 <handle_intel+0xe1>
mov    %r12d,%edi
mov    %r14,%rdx
mov    %r15,%rcx
call   1030 <intel_check_word@plt>
test   %rax,%rax
jne    1211 <handle_intel+0xe1>
mov    %r12d,%edi
mov    %r14,%rdx
mov    %r15,%rcx
call   1030 <intel_check_word@plt>
test   %rax,%rax
jne    1211 <handle_intel+0xe1>
mov    %r12d,%edi
mov    %r14,%rdx
mov    %r15,%rcx
call   1030 <intel_check_word@plt>
add    $0x1,%ebx
test   %rax,%rax
je     1170 <handle_intel+0x40>
jmp    1211 <handle_intel+0xe1>
mov    0x2de9(%rip),%rax
cmp    %r12d,(%rax)
jle    11f8 <handle_intel+0xc8>
xor    %eax,%eax
jmp    1211 <handle_intel+0xe1>
mov    0x2de9(%rip),%rax
cmp    %r12d,(%rax)
jl     11f4 <handle_intel+0xc4>
mov    $0xffffffffffffffff,%rax
cmpl   $0x0,(%rsp)
je     11f4 <handle_intel+0xc4>
add    $0x8,%rsp
pop    %rbx
pop    %r12
pop    %r13
pop    %r14
pop    %r15
pop    %rbp
ret

LLVM IR (-O0):
@_SC_LEVEL2_CACHE_SIZE = global i32 0
@_SC_LEVEL3_CACHE_LINESIZE = global i32 0
define i64 @handle_intel(i32 %0, i32 %1) {
%3 = alloca i64
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
%8 = alloca i64
%9 = alloca i32
%10 = alloca i32
%11 = alloca i32
%12 = alloca i32
%13 = alloca i32
%14 = alloca i32
store i32 %0, i32* %4
store i32 %1, i32* %5
%15 = load i32, i32* %5
%16 = icmp uge i32 %15, 2
%17 = zext i1 %16 to i32
%18 = call i32 @assert(i32 %17)
store i32 0, i32* %6
store i32 1, i32* %7
store i64 0, i64* %8
store i32 0, i32* %9
store i32 0, i32* %10
br label %19
19: ; preds = %69, %2
%20 = load i32, i32* %6
%21 = add i32 %20, 1
store i32 %21, i32* %6
%22 = load i32, i32* %7
%23 = icmp ult i32 %20, %22
br i1 %23, label %24, label %70
24: ; preds = %19
%25 = load i32, i32* %11
%26 = load i32, i32* %12
%27 = load i32, i32* %13
%28 = load i32, i32* %14
%29 = call i32 @__cpuid(i32 2, i32 %25, i32 %26, i32 %27, i32 %28)
%30 = load i32, i32* %6
%31 = icmp eq i32 %30, 1
br i1 %31, label %32, label %37
32: ; preds = %24
%33 = load i32, i32* %11
%34 = and i32 %33, 255
store i32 %34, i32* %7
%35 = load i32, i32* %11
%36 = and i32 %35, -256
store i32 %36, i32* %11
br label %37
37: ; preds = %32, %24
%38 = load i32, i32* %4
%39 = load i32, i32* %11
%40 = call i64 @intel_check_word(i32 %38, i32 %39, i32* %10, i32* %9)
store i64 %40, i64* %8
%41 = load i64, i64* %8
%42 = icmp ne i64 %41, 0
br i1 %42, label %43, label %45
43: ; preds = %37
%44 = load i64, i64* %8
store i64 %44, i64* %3
br label %83
45: ; preds = %37
%46 = load i32, i32* %4
%47 = load i32, i32* %12
%48 = call i64 @intel_check_word(i32 %46, i32 %47, i32* %10, i32* %9)
store i64 %48, i64* %8
%49 = load i64, i64* %8
%50 = icmp ne i64 %49, 0
br i1 %50, label %51, label %53
51: ; preds = %45
%52 = load i64, i64* %8
store i64 %52, i64* %3
br label %83
53: ; preds = %45
%54 = load i32, i32* %4
%55 = load i32, i32* %13
%56 = call i64 @intel_check_word(i32 %54, i32 %55, i32* %10, i32* %9)
store i64 %56, i64* %8
%57 = load i64, i64* %8
%58 = icmp ne i64 %57, 0
br i1 %58, label %59, label %61
59: ; preds = %53
%60 = load i64, i64* %8
store i64 %60, i64* %3
br label %83
61: ; preds = %53
%62 = load i32, i32* %4
%63 = load i32, i32* %14
%64 = call i64 @intel_check_word(i32 %62, i32 %63, i32* %10, i32* %9)
store i64 %64, i64* %8
%65 = load i64, i64* %8
%66 = icmp ne i64 %65, 0
br i1 %66, label %67, label %69
67: ; preds = %61
%68 = load i64, i64* %8
store i64 %68, i64* %3
br label %83
69: ; preds = %61
br label %19
70: ; preds = %19
%71 = load i32, i32* %4
%72 = load i32, i32* @_SC_LEVEL2_CACHE_SIZE
%73 = icmp sge i32 %71, %72
br i1 %73, label %74, label %82
74: ; preds = %70
%75 = load i32, i32* %4
%76 = load i32, i32* @_SC_LEVEL3_CACHE_LINESIZE
%77 = icmp sle i32 %75, %76
br i1 %77, label %78, label %82
78: ; preds = %74
%79 = load i32, i32* %9
%80 = icmp ne i32 %79, 0
br i1 %80, label %81, label %82
81: ; preds = %78
store i64 -1, i64* %3
br label %83
82: ; preds = %78, %74, %70
store i64 0, i64* %3
br label %83
83: ; preds = %82, %81, %67, %59, %51, %43
%84 = load i64, i64* %3
ret i64 %84
}

LLVM IR (-O2):
@_SC_LEVEL2_CACHE_SIZE = global i32 0
@_SC_LEVEL3_CACHE_LINESIZE = global i32 0
define i64 @handle_intel(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = icmp ugt i32 %1, 1
%6 = zext i1 %5 to i32
%7 = tail call i32 @assert(i32 %6)
%8 = bitcast i32* %3 to i8*
store i32 0, i32* %3
%9 = bitcast i32* %4 to i8*
store i32 0, i32* %4
br label %10
10: ; preds = %31, %2
%11 = phi i32 [ 0, %2 ], [ %14, %31 ]
%12 = phi i32 [ 1, %2 ], [ %21, %31 ]
%13 = phi i32 [ undef, %2 ], [ %22, %31 ]
%14 = add i32 %11, 1
%15 = icmp ult i32 %11, %12
br i1 %15, label %16, label %34
16: ; preds = %10
%17 = call i32 @__cpuid(i32 2, i32 %13, i32 undef, i32 undef, i32 undef)
%18 = icmp eq i32 %11, 0
%19 = and i32 %13, 255
%20 = and i32 %13, -256
%21 = select i1 %18, i32 %19, i32 %12
%22 = select i1 %18, i32 %20, i32 %13
%23 = call i64 @intel_check_word(i32 %0, i32 %22, i32* %4, i32* %3)
%24 = icmp eq i64 %23, 0
br i1 %24, label %25, label %44
25: ; preds = %16
%26 = call i64 @intel_check_word(i32 %0, i32 undef, i32* %4, i32* %3)
%27 = icmp eq i64 %26, 0
br i1 %27, label %28, label %44
28: ; preds = %25
%29 = call i64 @intel_check_word(i32 %0, i32 undef, i32* %4, i32* %3)
%30 = icmp eq i64 %29, 0
br i1 %30, label %31, label %44
31: ; preds = %28
%32 = call i64 @intel_check_word(i32 %0, i32 undef, i32* %4, i32* %3)
%33 = icmp eq i64 %32, 0
br i1 %33, label %10, label %44
34: ; preds = %10
%35 = load i32, i32* @_SC_LEVEL2_CACHE_SIZE
%36 = icmp sgt i32 %35, %0
br i1 %36, label %43, label %37
37: ; preds = %34
%38 = load i32, i32* @_SC_LEVEL3_CACHE_LINESIZE
%39 = icmp sge i32 %38, %0
%40 = load i32, i32* %3
%41 = icmp ne i32 %40, 0
%42 = select i1 %39, i1 %41, i1 false
br i1 %42, label %44, label %43
43: ; preds = %37, %34
br label %44
44: ; preds = %28, %25, %16, %31, %37, %43
%45 = phi i64 [ 0, %43 ], [ -1, %37 ], [ %23, %16 ], [ %26, %25 ], [ %29, %28 ], [ %32, %31 ]
ret i64 %45
}