unsigned long mpower(unsigned long a, unsigned long b, unsigned long m) {
  unsigned long r = 1;
  while (b) {
    if (b & 1)
      r = r * a % m;
    a = a * a % m;
    b >>= 1;
  }
  return r;
}


x86 assembly (clang, -O0):
<mpower>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %rdx,-0x18(%rbp)
movq   $0x1,-0x20(%rbp)
cmpq   $0x0,-0x10(%rbp)
je     1170 <mpower+0x70>
mov    -0x10(%rbp),%rax
and    $0x1,%rax
cmp    $0x0,%rax
je     114a <mpower+0x4a>
mov    -0x20(%rbp),%rax
imul   -0x8(%rbp),%rax
xor    %ecx,%ecx
mov    %ecx,%edx
divq   -0x18(%rbp)
mov    %rdx,-0x20(%rbp)
mov    -0x8(%rbp),%rax
imul   -0x8(%rbp),%rax
xor    %ecx,%ecx
mov    %ecx,%edx
divq   -0x18(%rbp)
mov    %rdx,-0x8(%rbp)
mov    -0x10(%rbp),%rax
shr    $0x1,%rax
mov    %rax,-0x10(%rbp)
jmp    1118 <mpower+0x18>
mov    -0x20(%rbp),%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<mpower>:
mov    $0x1,%r8d
test   %rsi,%rsi
je     117a <mpower+0x7a>
mov    %rdx,%rcx
jmp    1145 <mpower+0x45>
mov    %r8,%rax
xor    %edx,%edx
div    %rcx
mov    %rdx,%r8
imul   %rdi,%rdi
mov    %rdi,%rax
or     %rcx,%rax
shr    $0x20,%rax
je     1170 <mpower+0x70>
mov    %rdi,%rax
xor    %edx,%edx
div    %rcx
mov    %rdx,%rdi
mov    %rsi,%rax
shr    %rax
cmp    $0x1,%rsi
mov    %rax,%rsi
jbe    117a <mpower+0x7a>
test   $0x1,%sil
je     111b <mpower+0x1b>
imul   %rdi,%r8
mov    %r8,%rax
or     %rcx,%rax
shr    $0x20,%rax
jne    1110 <mpower+0x10>
mov    %r8d,%eax
xor    %edx,%edx
div    %ecx
mov    %edx,%r8d
jmp    111b <mpower+0x1b>
nopw   0x0(%rax,%rax,1)
mov    %edi,%eax
xor    %edx,%edx
div    %ecx
mov    %edx,%edi
jmp    1136 <mpower+0x36>
mov    %r8,%rax
ret

LLVM IR (-O0):
define i64 @mpower(i64 %0, i64 %1, i64 %2) {
%4 = alloca i64
%5 = alloca i64
%6 = alloca i64
%7 = alloca i64
store i64 %0, i64* %4
store i64 %1, i64* %5
store i64 %2, i64* %6
store i64 1, i64* %7
br label %8
8: ; preds = %21, %3
%9 = load i64, i64* %5
%10 = icmp ne i64 %9, 0
br i1 %10, label %11, label %29
11: ; preds = %8
%12 = load i64, i64* %5
%13 = and i64 %12, 1
%14 = icmp ne i64 %13, 0
br i1 %14, label %15, label %21
15: ; preds = %11
%16 = load i64, i64* %7
%17 = load i64, i64* %4
%18 = mul i64 %16, %17
%19 = load i64, i64* %6
%20 = urem i64 %18, %19
store i64 %20, i64* %7
br label %21
21: ; preds = %15, %11
%22 = load i64, i64* %4
%23 = load i64, i64* %4
%24 = mul i64 %22, %23
%25 = load i64, i64* %6
%26 = urem i64 %24, %25
store i64 %26, i64* %4
%27 = load i64, i64* %5
%28 = lshr i64 %27, 1
store i64 %28, i64* %5
br label %8
29: ; preds = %8
%30 = load i64, i64* %7
ret i64 %30
}

LLVM IR (-O2):
define i64 @mpower(i64 %0, i64 %1, i64 %2) {
%4 = icmp eq i64 %1, 0
br i1 %4, label %20, label %5
5: ; preds = %3, %14
%6 = phi i64 [ %15, %14 ], [ 1, %3 ]
%7 = phi i64 [ %17, %14 ], [ %0, %3 ]
%8 = phi i64 [ %18, %14 ], [ %1, %3 ]
%9 = and i64 %8, 1
%10 = icmp eq i64 %9, 0
br i1 %10, label %14, label %11
11: ; preds = %5
%12 = mul i64 %6, %7
%13 = urem i64 %12, %2
br label %14
14: ; preds = %11, %5
%15 = phi i64 [ %13, %11 ], [ %6, %5 ]
%16 = mul i64 %7, %7
%17 = urem i64 %16, %2
%18 = lshr i64 %8, 1
%19 = icmp ult i64 %8, 2
br i1 %19, label %20, label %5
20: ; preds = %14, %3
%21 = phi i64 [ 1, %3 ], [ %15, %14 ]
ret i64 %21
}