int divs100(long n) {
  long q, r;
  n = n + (n >> 31 & 99);
  q = (n >> 1) + (n >> 3) + (n >> 6) - (n >> 10) + (n >> 12) + (n >> 13) -
      (n >> 16);
  q = q + (q >> 20);
  q = q >> 6;
  r = n - q * 100;
  return q + ((r + 28) >> 7);
}


x86 assembly (clang, -O0):
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    -0x8(%rbp),%rax
mov    -0x8(%rbp),%rcx
sar    $0x1f,%rcx
and    $0x63,%rcx
add    %rcx,%rax
mov    %rax,-0x8(%rbp)
mov    -0x8(%rbp),%rax
sar    $0x1,%rax
mov    -0x8(%rbp),%rcx
sar    $0x3,%rcx
add    %rcx,%rax
mov    -0x8(%rbp),%rcx
sar    $0x6,%rcx
add    %rcx,%rax
mov    -0x8(%rbp),%rcx
sar    $0xa,%rcx
sub    %rcx,%rax
mov    -0x8(%rbp),%rcx
sar    $0xc,%rcx
add    %rcx,%rax
mov    -0x8(%rbp),%rcx
sar    $0xd,%rcx
add    %rcx,%rax
mov    -0x8(%rbp),%rcx
sar    $0x10,%rcx
sub    %rcx,%rax
mov    %rax,-0x10(%rbp)
mov    -0x10(%rbp),%rax
mov    -0x10(%rbp),%rcx
sar    $0x14,%rcx
add    %rcx,%rax
mov    %rax,-0x10(%rbp)
mov    -0x10(%rbp),%rax
sar    $0x6,%rax
mov    %rax,-0x10(%rbp)
mov    -0x8(%rbp),%rax
imul   $0x64,-0x10(%rbp),%rcx
sub    %rcx,%rax
mov    %rax,-0x18(%rbp)
mov    -0x10(%rbp),%rax
mov    -0x18(%rbp),%rcx
add    $0x1c,%rcx
sar    $0x7,%rcx
add    %rcx,%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
mov    %rdi,%rax
shr    $0x1f,%rax
and    $0x63,%eax
add    %rdi,%rax
mov    %rax,%rcx
sar    %rcx
mov    %rax,%rdx
sar    $0x3,%rdx
add    %rcx,%rdx
mov    %rax,%rcx
sar    $0x6,%rcx
add    %rdx,%rcx
mov    %rax,%rdx
sar    $0xa,%rdx
sub    %rdx,%rcx
mov    %rax,%rdx
sar    $0xc,%rdx
add    %rcx,%rdx
mov    %rax,%rcx
sar    $0xd,%rcx
add    %rdx,%rcx
mov    %rax,%rdx
sar    $0x10,%rdx
sub    %rdx,%rcx
mov    %rcx,%rdx
sar    $0x14,%rdx
add    %rcx,%rdx
sar    $0x6,%rdx
imul   $0xffffffffffffff9c,%rdx,%rcx
add    %rcx,%rax
add    $0x1c,%rax
shr    $0x7,%rax
add    %edx,%eax
ret

LLVM IR (-O0):
define i32 @divs100(i64 %0) {
%2 = alloca i64
%3 = alloca i64
%4 = alloca i64
store i64 %0, i64* %2
%5 = load i64, i64* %2
%6 = load i64, i64* %2
%7 = ashr i64 %6, 31
%8 = and i64 %7, 99
%9 = add nsw i64 %5, %8
store i64 %9, i64* %2
%10 = load i64, i64* %2
%11 = ashr i64 %10, 1
%12 = load i64, i64* %2
%13 = ashr i64 %12, 3
%14 = add nsw i64 %11, %13
%15 = load i64, i64* %2
%16 = ashr i64 %15, 6
%17 = add nsw i64 %14, %16
%18 = load i64, i64* %2
%19 = ashr i64 %18, 10
%20 = sub nsw i64 %17, %19
%21 = load i64, i64* %2
%22 = ashr i64 %21, 12
%23 = add nsw i64 %20, %22
%24 = load i64, i64* %2
%25 = ashr i64 %24, 13
%26 = add nsw i64 %23, %25
%27 = load i64, i64* %2
%28 = ashr i64 %27, 16
%29 = sub nsw i64 %26, %28
store i64 %29, i64* %3
%30 = load i64, i64* %3
%31 = load i64, i64* %3
%32 = ashr i64 %31, 20
%33 = add nsw i64 %30, %32
store i64 %33, i64* %3
%34 = load i64, i64* %3
%35 = ashr i64 %34, 6
store i64 %35, i64* %3
%36 = load i64, i64* %2
%37 = load i64, i64* %3
%38 = mul nsw i64 %37, 100
%39 = sub nsw i64 %36, %38
store i64 %39, i64* %4
%40 = load i64, i64* %3
%41 = load i64, i64* %4
%42 = add nsw i64 %41, 28
%43 = ashr i64 %42, 7
%44 = add nsw i64 %40, %43
%45 = trunc i64 %44 to i32
ret i32 %45
}

LLVM IR (-O2):
define i32 @divs100(i64 %0) {
%2 = lshr i64 %0, 31
%3 = and i64 %2, 99
%4 = add nsw i64 %3, %0
%5 = ashr i64 %4, 1
%6 = ashr i64 %4, 3
%7 = add nsw i64 %5, %6
%8 = ashr i64 %4, 6
%9 = add nsw i64 %7, %8
%10 = ashr i64 %4, 10
%11 = sub nsw i64 %9, %10
%12 = ashr i64 %4, 12
%13 = add nsw i64 %11, %12
%14 = ashr i64 %4, 13
%15 = add nsw i64 %13, %14
%16 = ashr i64 %4, 16
%17 = sub nsw i64 %15, %16
%18 = ashr i64 %17, 20
%19 = add nsw i64 %18, %17
%20 = ashr i64 %19, 6
%21 = mul i64 %20, -100
%22 = add i64 %4, 28
%23 = add i64 %22, %21
%24 = lshr i64 %23, 7
%25 = add nsw i64 %24, %20
%26 = trunc i64 %25 to i32
ret i32 %26
}