int eff_opr_mode(int dis_mode, int rex_w, int pfx_opr) {
  if (dis_mode == 64) {
    return rex_w ? 64 : (pfx_opr ? 16 : 32);
  } else if (dis_mode == 32) {
    return pfx_opr ? 16 : 32;
  } else {
    ;
    return pfx_opr ? 32 : 16;
  }
}


x86 assembly (clang, -O0):
<eff_opr_mode>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x8(%rbp)
mov    %esi,-0xc(%rbp)
mov    %edx,-0x10(%rbp)
cmpl   $0x40,-0x8(%rbp)
jne    114f <eff_opr_mode+0x4f>
cmpl   $0x0,-0xc(%rbp)
je     112e <eff_opr_mode+0x2e>
mov    $0x40,%eax
mov    %eax,-0x14(%rbp)
jmp    1144 <eff_opr_mode+0x44>
mov    -0x10(%rbp),%edx
mov    $0x20,%eax
mov    $0x10,%ecx
cmp    $0x0,%edx
cmovne %ecx,%eax
mov    %eax,-0x14(%rbp)
mov    -0x14(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    118a <eff_opr_mode+0x8a>
cmpl   $0x20,-0x8(%rbp)
jne    1174 <eff_opr_mode+0x74>
mov    -0x10(%rbp),%edx
mov    $0x20,%eax
mov    $0x10,%ecx
cmp    $0x0,%edx
cmovne %ecx,%eax
mov    %eax,-0x4(%rbp)
jmp    118a <eff_opr_mode+0x8a>
mov    -0x10(%rbp),%edx
mov    $0x10,%eax
mov    $0x20,%ecx
cmp    $0x0,%edx
cmovne %ecx,%eax
mov    %eax,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<eff_opr_mode>:
cmp    $0x20,%edi
je     1122 <eff_opr_mode+0x22>
cmp    $0x40,%edi
jne    112b <eff_opr_mode+0x2b>
xor    %ecx,%ecx
test   %edx,%edx
sete   %cl
shl    $0x4,%ecx
add    $0x10,%ecx
test   %esi,%esi
mov    $0x40,%eax
cmove  %ecx,%eax
ret
xor    %eax,%eax
test   %edx,%edx
sete   %al
jmp    1132 <eff_opr_mode+0x32>
xor    %eax,%eax
test   %edx,%edx
setne  %al
shl    $0x4,%eax
add    $0x10,%eax
ret

LLVM IR (-O0):
define i32 @eff_opr_mode(i32 %0, i32 %1, i32 %2) {
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
store i32 %0, i32* %5
store i32 %1, i32* %6
store i32 %2, i32* %7
%8 = load i32, i32* %5
%9 = icmp eq i32 %8, 64
br i1 %9, label %10, label %21
10: ; preds = %3
%11 = load i32, i32* %6
%12 = icmp ne i32 %11, 0
br i1 %12, label %13, label %14
13: ; preds = %10
br label %19
14: ; preds = %10
%15 = load i32, i32* %7
%16 = icmp ne i32 %15, 0
%17 = zext i1 %16 to i64
%18 = select i1 %16, i32 16, i32 32
br label %19
19: ; preds = %14, %13
%20 = phi i32 [ 64, %13 ], [ %18, %14 ]
store i32 %20, i32* %4
br label %34
21: ; preds = %3
%22 = load i32, i32* %5
%23 = icmp eq i32 %22, 32
br i1 %23, label %24, label %29
24: ; preds = %21
%25 = load i32, i32* %7
%26 = icmp ne i32 %25, 0
%27 = zext i1 %26 to i64
%28 = select i1 %26, i32 16, i32 32
store i32 %28, i32* %4
br label %34
29: ; preds = %21
%30 = load i32, i32* %7
%31 = icmp ne i32 %30, 0
%32 = zext i1 %31 to i64
%33 = select i1 %31, i32 32, i32 16
store i32 %33, i32* %4
br label %34
34: ; preds = %29, %24, %19
%35 = load i32, i32* %4
ret i32 %35
}

LLVM IR (-O2):
define i32 @eff_opr_mode(i32 %0, i32 %1, i32 %2) {
switch i32 %0, label %12 [
i32 64, label %4
i32 32, label %9
]
4: ; preds = %3
%5 = icmp eq i32 %1, 0
%6 = icmp eq i32 %2, 0
%7 = select i1 %6, i32 32, i32 16
%8 = select i1 %5, i32 %7, i32 64
br label %15
9: ; preds = %3
%10 = icmp eq i32 %2, 0
%11 = select i1 %10, i32 32, i32 16
br label %15
12: ; preds = %3
%13 = icmp eq i32 %2, 0
%14 = select i1 %13, i32 16, i32 32
br label %15
15: ; preds = %12, %9, %4
%16 = phi i32 [ %8, %4 ], [ %11, %9 ], [ %14, %12 ]
ret i32 %16
}