unsigned long BGR_to_YUV(int b, int g, int r) {
  int y, u, v;
  y = (257 * r + 504 * g + 98 * b) / 1000 + 16;
  u = (439 * b - 148 * r - 291 * g) / 1000 + 128;
  v = (439 * r - 368 * g - 71 * b) / 1000 + 128;
  return y | (u << 8) | (v << 16);
}


x86 assembly (clang, -O0):
<BGR_to_YUV>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
mov    %edx,-0xc(%rbp)
imul   $0x101,-0xc(%rbp),%eax
imul   $0x1f8,-0x8(%rbp),%ecx
add    %ecx,%eax
imul   $0x62,-0x4(%rbp),%ecx
add    %ecx,%eax
mov    $0x3e8,%ecx
cltd
idiv   %ecx
add    $0x10,%eax
mov    %eax,-0x10(%rbp)
imul   $0x1b7,-0x4(%rbp),%eax
imul   $0x94,-0xc(%rbp),%ecx
sub    %ecx,%eax
imul   $0x123,-0x8(%rbp),%ecx
sub    %ecx,%eax
mov    $0x3e8,%ecx
cltd
idiv   %ecx
add    $0x80,%eax
mov    %eax,-0x14(%rbp)
imul   $0x1b7,-0xc(%rbp),%eax
imul   $0x170,-0x8(%rbp),%ecx
sub    %ecx,%eax
imul   $0x47,-0x4(%rbp),%ecx
sub    %ecx,%eax
mov    $0x3e8,%ecx
cltd
idiv   %ecx
add    $0x80,%eax
mov    %eax,-0x18(%rbp)
mov    -0x10(%rbp),%eax
mov    -0x14(%rbp),%ecx
shl    $0x8,%ecx
or     %ecx,%eax
mov    -0x18(%rbp),%ecx
shl    $0x10,%ecx
or     %ecx,%eax
cltq
pop    %rbp
ret

x86 assembly (clang, -O2):
<BGR_to_YUV>:
mov    %edx,%eax
shl    $0x8,%eax
add    %edx,%eax
imul   $0x1f8,%esi,%r8d
imul   $0x62,%edi,%ecx
add    %r8d,%ecx
add    %eax,%ecx
movslq %ecx,%rax
imul   $0x10624dd3,%rax,%rax
mov    %rax,%rcx
sar    $0x26,%rcx
shr    $0x3f,%rax
lea    (%rcx,%rax,1),%r8d
add    $0x10,%r8d
imul   $0x1b7,%edi,%ecx
imul   $0xffffff6c,%edx,%r9d
imul   $0xfffffedd,%esi,%eax
add    %ecx,%eax
add    %r9d,%eax
cltq
imul   $0x10624dd3,%rax,%rcx
mov    %rcx,%rax
shr    $0x3f,%rax
shr    $0x26,%rcx
add    %eax,%ecx
imul   $0x1b7,%edx,%eax
imul   $0xfffffe90,%esi,%edx
imul   $0xffffffb9,%edi,%esi
add    %edx,%esi
add    %eax,%esi
movslq %esi,%rax
imul   $0x10624dd3,%rax,%rax
mov    %rax,%rdx
shr    $0x3f,%rdx
shr    $0x26,%rax
add    %edx,%eax
shl    $0x8,%ecx
add    $0x8000,%ecx
or     %r8d,%ecx
shl    $0x10,%eax
add    $0x800000,%eax
or     %ecx,%eax
cltq
ret

LLVM IR (-O0):
define i64 @BGR_to_YUV(i32 %0, i32 %1, i32 %2) {
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
%8 = alloca i32
%9 = alloca i32
store i32 %0, i32* %4
store i32 %1, i32* %5
store i32 %2, i32* %6
%10 = load i32, i32* %6
%11 = mul nsw i32 257, %10
%12 = load i32, i32* %5
%13 = mul nsw i32 504, %12
%14 = add nsw i32 %11, %13
%15 = load i32, i32* %4
%16 = mul nsw i32 98, %15
%17 = add nsw i32 %14, %16
%18 = sdiv i32 %17, 1000
%19 = add nsw i32 %18, 16
store i32 %19, i32* %7
%20 = load i32, i32* %4
%21 = mul nsw i32 439, %20
%22 = load i32, i32* %6
%23 = mul nsw i32 148, %22
%24 = sub nsw i32 %21, %23
%25 = load i32, i32* %5
%26 = mul nsw i32 291, %25
%27 = sub nsw i32 %24, %26
%28 = sdiv i32 %27, 1000
%29 = add nsw i32 %28, 128
store i32 %29, i32* %8
%30 = load i32, i32* %6
%31 = mul nsw i32 439, %30
%32 = load i32, i32* %5
%33 = mul nsw i32 368, %32
%34 = sub nsw i32 %31, %33
%35 = load i32, i32* %4
%36 = mul nsw i32 71, %35
%37 = sub nsw i32 %34, %36
%38 = sdiv i32 %37, 1000
%39 = add nsw i32 %38, 128
store i32 %39, i32* %9
%40 = load i32, i32* %7
%41 = load i32, i32* %8
%42 = shl i32 %41, 8
%43 = or i32 %40, %42
%44 = load i32, i32* %9
%45 = shl i32 %44, 16
%46 = or i32 %43, %45
%47 = sext i32 %46 to i64
ret i64 %47
}

LLVM IR (-O2):
define i64 @BGR_to_YUV(i32 %0, i32 %1, i32 %2) {
%4 = mul nsw i32 %2, 257
%5 = mul nsw i32 %1, 504
%6 = mul nsw i32 %0, 98
%7 = add i32 %5, %6
%8 = add i32 %7, %4
%9 = sdiv i32 %8, 1000
%10 = add nsw i32 %9, 16
%11 = mul nsw i32 %0, 439
%12 = mul i32 %2, -148
%13 = mul i32 %1, -291
%14 = add i32 %13, %11
%15 = add i32 %14, %12
%16 = sdiv i32 %15, 1000
%17 = mul nsw i32 %2, 439
%18 = mul i32 %1, -368
%19 = mul i32 %0, -71
%20 = add i32 %18, %19
%21 = add i32 %20, %17
%22 = sdiv i32 %21, 1000
%23 = shl nsw i32 %16, 8
%24 = add nsw i32 %23, 32768
%25 = or i32 %24, %10
%26 = shl i32 %22, 16
%27 = add i32 %26, 8388608
%28 = or i32 %25, %27
%29 = sext i32 %28 to i64
ret i64 %29
}