int vlr_igual(int vet[][5], int num) {
  int vzs = 0;
  for (int i = 0; i < 15; i++) {
    for (int j = 0; j < 5; j++) {
      if (vet[i][j] == num) {
        vzs++;
      }
    }
  }
  return vzs;
}


x86 assembly (clang, -O0):
<vlr_igual>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %esi,-0xc(%rbp)
movl   $0x0,-0x10(%rbp)
movl   $0x0,-0x14(%rbp)
cmpl   $0xf,-0x14(%rbp)
jge    1182 <vlr_igual+0x82>
movl   $0x0,-0x18(%rbp)
cmpl   $0x5,-0x18(%rbp)
jge    116f <vlr_igual+0x6f>
mov    -0x8(%rbp),%rax
movslq -0x14(%rbp),%rcx
imul   $0x14,%rcx,%rcx
add    %rcx,%rax
movslq -0x18(%rbp),%rcx
mov    (%rax,%rcx,4),%eax
cmp    -0xc(%rbp),%eax
jne    115c <vlr_igual+0x5c>
mov    -0x10(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x10(%rbp)
jmp    1161 <vlr_igual+0x61>
mov    -0x18(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x18(%rbp)
jmp    112a <vlr_igual+0x2a>
jmp    1174 <vlr_igual+0x74>
mov    -0x14(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x14(%rbp)
jmp    1119 <vlr_igual+0x19>
mov    -0x10(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<vlr_igual>:
movd   %esi,%xmm0
pshufd $0x0,%xmm0,%xmm0
xor    %eax,%eax
mov    $0x10,%r9d
cs nopw 0x0(%rax,%rax,1)
nopl   0x0(%rax,%rax,1)
movdqu -0x10(%rdi,%r9,1),%xmm1
pcmpeqd %xmm0,%xmm1
xor    %r8d,%r8d
cmp    %esi,(%rdi,%r9,1)
sete   %r8b
movmskps %xmm1,%edx
mov    %edx,%ecx
shr    %cl
and    $0x5,%cl
sub    %cl,%dl
mov    %edx,%ecx
and    $0x33,%cl
shr    $0x2,%dl
and    $0x33,%dl
add    %cl,%dl
mov    %edx,%ecx
shr    $0x4,%cl
add    %dl,%cl
and    $0xf,%cl
movzbl %cl,%ecx
add    %r8d,%ecx
add    %ecx,%eax
add    $0x14,%r9
cmp    $0x13c,%r9
jne    1120 <vlr_igual+0x20>
ret

LLVM IR (-O0):
define i32 @vlr_igual([5 x i32]* %0, i32 %1) {
%3 = alloca [5 x i32]*
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
store [5 x i32]* %0, [5 x i32]** %3
store i32 %1, i32* %4
store i32 0, i32* %5
store i32 0, i32* %6
br label %8
8: ; preds = %34, %2
%9 = load i32, i32* %6
%10 = icmp slt i32 %9, 15
br i1 %10, label %11, label %37
11: ; preds = %8
store i32 0, i32* %7
br label %12
12: ; preds = %30, %11
%13 = load i32, i32* %7
%14 = icmp slt i32 %13, 5
br i1 %14, label %15, label %33
15: ; preds = %12
%16 = load [5 x i32]*, [5 x i32]** %3
%17 = load i32, i32* %6
%18 = sext i32 %17 to i64
%19 = getelementptr inbounds [5 x i32], [5 x i32]* %16, i64 %18
%20 = load i32, i32* %7
%21 = sext i32 %20 to i64
%22 = getelementptr inbounds [5 x i32], [5 x i32]* %19, i64 0, i64 %21
%23 = load i32, i32* %22
%24 = load i32, i32* %4
%25 = icmp eq i32 %23, %24
br i1 %25, label %26, label %29
26: ; preds = %15
%27 = load i32, i32* %5
%28 = add nsw i32 %27, 1
store i32 %28, i32* %5
br label %29
29: ; preds = %26, %15
br label %30
30: ; preds = %29
%31 = load i32, i32* %7
%32 = add nsw i32 %31, 1
store i32 %32, i32* %7
br label %12
33: ; preds = %12
br label %34
34: ; preds = %33
%35 = load i32, i32* %6
%36 = add nsw i32 %35, 1
store i32 %36, i32* %6
br label %8
37: ; preds = %8
%38 = load i32, i32* %5
ret i32 %38
}

LLVM IR (-O2):
define i32 @vlr_igual([5 x i32]* nocapture %0, i32 %1) {
%3 = insertelement <4 x i32> poison, i32 %1, i64 0
%4 = shufflevector <4 x i32> %3, <4 x i32> poison, <4 x i32> zeroinitializer
br label %5
5: ; preds = %2, %5
%6 = phi i64 [ 0, %2 ], [ %21, %5 ]
%7 = phi i32 [ 0, %2 ], [ %20, %5 ]
%8 = getelementptr inbounds [5 x i32], [5 x i32]* %0, i64 %6, i64 0
%9 = bitcast i32* %8 to <4 x i32>*
%10 = load <4 x i32>, <4 x i32>* %9
%11 = icmp eq <4 x i32> %10, %4
%12 = getelementptr inbounds [5 x i32], [5 x i32]* %0, i64 %6, i64 4
%13 = load i32, i32* %12
%14 = icmp eq i32 %13, %1
%15 = zext i1 %14 to i32
%16 = bitcast <4 x i1> %11 to i4
%17 = call i4 @llvm.ctpop.i4(i4 %16)
%18 = zext i4 %17 to i32
%19 = add nuw nsw i32 %18, %15
%20 = add nuw nsw i32 %19, %7
%21 = add nuw nsw i64 %6, 1
%22 = icmp eq i64 %21, 15
br i1 %22, label %23, label %5
23: ; preds = %5
ret i32 %20
}