reverse(regs, max) register int regs;
{
  register int r, i;
  r = regs;
  regs = 0;
  for (i = max; i > 0; i--) {
    regs <<= 1;
    if (r & 1)
      regs++;
    r >>= 1;
  }
  return regs;
}


x86 assembly (clang, -O0):
<reverse>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
mov    -0x4(%rbp),%eax
mov    %eax,-0xc(%rbp)
movl   $0x0,-0x4(%rbp)
mov    -0x8(%rbp),%eax
mov    %eax,-0x10(%rbp)
cmpl   $0x0,-0x10(%rbp)
jle    115f <reverse+0x5f>
mov    -0x4(%rbp),%eax
shl    $0x1,%eax
mov    %eax,-0x4(%rbp)
mov    -0xc(%rbp),%eax
and    $0x1,%eax
cmp    $0x0,%eax
je     1148 <reverse+0x48>
mov    -0x4(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x4(%rbp)
mov    -0xc(%rbp),%eax
sar    $0x1,%eax
mov    %eax,-0xc(%rbp)
mov    -0x10(%rbp),%eax
add    $0xffffffff,%eax
mov    %eax,-0x10(%rbp)
jmp    111d <reverse+0x1d>
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<reverse>:
test   %esi,%esi
jle    1115 <reverse+0x15>
lea    -0x1(%rsi),%eax
mov    %esi,%ecx
and    $0x3,%ecx
cmp    $0x3,%eax
jae    1118 <reverse+0x18>
xor    %eax,%eax
jmp    114f <reverse+0x4f>
xor    %eax,%eax
ret
and    $0xfffffffc,%esi
xor    %eax,%eax
nopl   (%rax)
mov    %edi,%edx
and    $0x1,%edx
shl    $0x2,%edx
lea    (%rdx,%rax,8),%eax
mov    %edi,%edx
and    $0x2,%edx
or     %eax,%edx
mov    %edi,%eax
shr    $0x2,%eax
and    $0x1,%eax
or     %edx,%eax
mov    %edi,%edx
shr    $0x3,%edx
and    $0x1,%edx
lea    (%rdx,%rax,2),%eax
sar    $0x4,%edi
add    $0xfffffffc,%esi
jne    1120 <reverse+0x20>
test   %ecx,%ecx
je     116f <reverse+0x6f>
cs nopw 0x0(%rax,%rax,1)
nopl   (%rax)
mov    %edi,%edx
and    $0x1,%edx
lea    (%rdx,%rax,2),%eax
sar    %edi
add    $0xffffffff,%ecx
jne    1160 <reverse+0x60>
ret

LLVM IR (-O0):
define i32 @reverse(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
store i32 %0, i32* %3
store i32 %1, i32* %4
%7 = load i32, i32* %3
store i32 %7, i32* %5
store i32 0, i32* %3
%8 = load i32, i32* %4
store i32 %8, i32* %6
br label %9
9: ; preds = %24, %2
%10 = load i32, i32* %6
%11 = icmp sgt i32 %10, 0
br i1 %11, label %12, label %27
12: ; preds = %9
%13 = load i32, i32* %3
%14 = shl i32 %13, 1
store i32 %14, i32* %3
%15 = load i32, i32* %5
%16 = and i32 %15, 1
%17 = icmp ne i32 %16, 0
br i1 %17, label %18, label %21
18: ; preds = %12
%19 = load i32, i32* %3
%20 = add nsw i32 %19, 1
store i32 %20, i32* %3
br label %21
21: ; preds = %18, %12
%22 = load i32, i32* %5
%23 = ashr i32 %22, 1
store i32 %23, i32* %5
br label %24
24: ; preds = %21
%25 = load i32, i32* %6
%26 = add nsw i32 %25, -1
store i32 %26, i32* %6
br label %9
27: ; preds = %9
%28 = load i32, i32* %3
ret i32 %28
}

LLVM IR (-O2):
define i32 @reverse(i32 %0, i32 %1) {
%3 = icmp sgt i32 %1, 0
br i1 %3, label %4, label %45
4: ; preds = %2
%5 = add i32 %1, -1
%6 = and i32 %1, 3
%7 = icmp ult i32 %5, 3
br i1 %7, label %30, label %8
8: ; preds = %4
%9 = and i32 %1, -4
br label %10
10: ; preds = %10, %8
%11 = phi i32 [ %0, %8 ], [ %27, %10 ]
%12 = phi i32 [ 0, %8 ], [ %26, %10 ]
%13 = phi i32 [ 0, %8 ], [ %28, %10 ]
%14 = shl i32 %12, 3
%15 = shl i32 %11, 2
%16 = and i32 %15, 4
%17 = or i32 %14, %16
%18 = and i32 %11, 2
%19 = or i32 %18, %17
%20 = lshr i32 %11, 2
%21 = and i32 %20, 1
%22 = or i32 %21, %19
%23 = lshr i32 %11, 3
%24 = shl i32 %22, 1
%25 = and i32 %23, 1
%26 = or i32 %25, %24
%27 = ashr i32 %11, 4
%28 = add i32 %13, 4
%29 = icmp eq i32 %28, %9
br i1 %29, label %30, label %10
30: ; preds = %10, %4
%31 = phi i32 [ undef, %4 ], [ %26, %10 ]
%32 = phi i32 [ %0, %4 ], [ %27, %10 ]
%33 = phi i32 [ 0, %4 ], [ %26, %10 ]
%34 = icmp eq i32 %6, 0
br i1 %34, label %45, label %35
35: ; preds = %30, %35
%36 = phi i32 [ %42, %35 ], [ %32, %30 ]
%37 = phi i32 [ %41, %35 ], [ %33, %30 ]
%38 = phi i32 [ %43, %35 ], [ 0, %30 ]
%39 = shl i32 %37, 1
%40 = and i32 %36, 1
%41 = or i32 %40, %39
%42 = ashr i32 %36, 1
%43 = add i32 %38, 1
%44 = icmp eq i32 %43, %6
br i1 %44, label %45, label %35
45: ; preds = %30, %35, %2
%46 = phi i32 [ 0, %2 ], [ %31, %30 ], [ %41, %35 ]
ret i32 %46
}