int vid_from_reg(int val, int vrm) {
  switch (vrm) {
  case 91:
  case 90:
    return (val == 0x1f ? 0 : 1850 - val * 25);
  case 85:
    return ((val & 0x10 ? 25 : 0) + ((val & 0x0f) > 0x04 ? 2050 : 1250) -
            ((val & 0x0f) * 50));
  case 84:
    val &= 0x0f;
  default:
    return (val == 0x1f ? 0 : val & 0x10 ? 5100 - (val)*100 : 2050 - (val)*50);
  }
}


x86 assembly (clang, -O0):
<vid_from_reg>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x8(%rbp)
mov    %esi,-0xc(%rbp)
mov    -0xc(%rbp),%eax
mov    %eax,-0x10(%rbp)
sub    $0x54,%eax
je     11ae <vid_from_reg+0xae>
jmp    111e <vid_from_reg+0x1e>
mov    -0x10(%rbp),%eax
sub    $0x55,%eax
je     1170 <vid_from_reg+0x70>
jmp    112f <vid_from_reg+0x2f>
mov    -0x10(%rbp),%eax
add    $0xffffffa6,%eax
sub    $0x1,%eax
ja     11b7 <vid_from_reg+0xb7>
jmp    1143 <vid_from_reg+0x43>
cmpl   $0x1f,-0x8(%rbp)
jne    1157 <vid_from_reg+0x57>
xor    %eax,%eax
mov    %eax,-0x14(%rbp)
jmp    1165 <vid_from_reg+0x65>
imul   $0x19,-0x8(%rbp),%ecx
mov    $0x73a,%eax
sub    %ecx,%eax
mov    %eax,-0x14(%rbp)
mov    -0x14(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    1207 <vid_from_reg+0x107>
mov    -0x8(%rbp),%edx
and    $0x10,%edx
xor    %eax,%eax
mov    $0x19,%ecx
cmp    $0x0,%edx
cmovne %ecx,%eax
mov    -0x8(%rbp),%esi
and    $0xf,%esi
mov    $0x4e2,%ecx
mov    $0x802,%edx
cmp    $0x4,%esi
cmovg  %edx,%ecx
add    %ecx,%eax
mov    -0x8(%rbp),%ecx
and    $0xf,%ecx
imul   $0x32,%ecx,%ecx
sub    %ecx,%eax
mov    %eax,-0x4(%rbp)
jmp    1207 <vid_from_reg+0x107>
mov    -0x8(%rbp),%eax
and    $0xf,%eax
mov    %eax,-0x8(%rbp)
cmpl   $0x1f,-0x8(%rbp)
jne    11cb <vid_from_reg+0xcb>
xor    %eax,%eax
mov    %eax,-0x18(%rbp)
jmp    1201 <vid_from_reg+0x101>
mov    -0x8(%rbp),%eax
and    $0x10,%eax
cmp    $0x0,%eax
je     11ed <vid_from_reg+0xed>
imul   $0x64,-0x8(%rbp),%ecx
mov    $0x13ec,%eax
sub    %ecx,%eax
mov    %eax,-0x1c(%rbp)
jmp    11fb <vid_from_reg+0xfb>
imul   $0x32,-0x8(%rbp),%ecx
mov    $0x802,%eax
sub    %ecx,%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
mov    %eax,-0x18(%rbp)
mov    -0x18(%rbp),%eax
mov    %eax,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<vid_from_reg>:
lea    -0x5a(%rsi),%eax
cmp    $0x2,%eax
jb     1137 <vid_from_reg+0x37>
cmp    $0x54,%esi
je     1149 <vid_from_reg+0x49>
cmp    $0x55,%esi
jne    114e <vid_from_reg+0x4e>
mov    %edi,%ecx
shl    $0x1b,%ecx
sar    $0x1f,%ecx
and    $0x19,%ecx
and    $0xf,%edi
imul   $0xffffffce,%edi,%eax
lea    0x4e2(%rax),%edx
add    $0x802,%eax
cmp    $0x5,%edi
cmovb  %edx,%eax
add    %ecx,%eax
ret
imul   $0xffffffe7,%edi,%ecx
add    $0x73a,%ecx
xor    %eax,%eax
cmp    $0x1f,%edi
cmovne %ecx,%eax
ret
and    $0xf,%edi
jmp    1155 <vid_from_reg+0x55>
xor    %eax,%eax
cmp    $0x1f,%edi
je     1163 <vid_from_reg+0x63>
test   $0x10,%dil
jne    1164 <vid_from_reg+0x64>
imul   $0xffffffce,%edi,%eax
add    $0x802,%eax
ret
imul   $0xffffff9c,%edi,%eax
add    $0x13ec,%eax
ret

LLVM IR (-O0):
define i32 @vid_from_reg(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
store i32 %0, i32* %4
store i32 %1, i32* %5
%6 = load i32, i32* %5
switch i32 %6, label %36 [
i32 91, label %7
i32 90, label %7
i32 85, label %17
i32 84, label %33
]
7: ; preds = %2, %2
%8 = load i32, i32* %4
%9 = icmp eq i32 %8, 31
br i1 %9, label %10, label %11
10: ; preds = %7
br label %15
11: ; preds = %7
%12 = load i32, i32* %4
%13 = mul nsw i32 %12, 25
%14 = sub nsw i32 1850, %13
br label %15
15: ; preds = %11, %10
%16 = phi i32 [ 0, %10 ], [ %14, %11 ]
store i32 %16, i32* %3
br label %56
17: ; preds = %2
%18 = load i32, i32* %4
%19 = and i32 %18, 16
%20 = icmp ne i32 %19, 0
%21 = zext i1 %20 to i64
%22 = select i1 %20, i32 25, i32 0
%23 = load i32, i32* %4
%24 = and i32 %23, 15
%25 = icmp sgt i32 %24, 4
%26 = zext i1 %25 to i64
%27 = select i1 %25, i32 2050, i32 1250
%28 = add nsw i32 %22, %27
%29 = load i32, i32* %4
%30 = and i32 %29, 15
%31 = mul nsw i32 %30, 50
%32 = sub nsw i32 %28, %31
store i32 %32, i32* %3
br label %56
33: ; preds = %2
%34 = load i32, i32* %4
%35 = and i32 %34, 15
store i32 %35, i32* %4
br label %36
36: ; preds = %2, %33
%37 = load i32, i32* %4
%38 = icmp eq i32 %37, 31
br i1 %38, label %39, label %40
39: ; preds = %36
br label %54
40: ; preds = %36
%41 = load i32, i32* %4
%42 = and i32 %41, 16
%43 = icmp ne i32 %42, 0
br i1 %43, label %44, label %48
44: ; preds = %40
%45 = load i32, i32* %4
%46 = mul nsw i32 %45, 100
%47 = sub nsw i32 5100, %46
br label %52
48: ; preds = %40
%49 = load i32, i32* %4
%50 = mul nsw i32 %49, 50
%51 = sub nsw i32 2050, %50
br label %52
52: ; preds = %48, %44
%53 = phi i32 [ %47, %44 ], [ %51, %48 ]
br label %54
54: ; preds = %52, %39
%55 = phi i32 [ 0, %39 ], [ %53, %52 ]
store i32 %55, i32* %3
br label %56
56: ; preds = %54, %17, %15
%57 = load i32, i32* %3
ret i32 %57
}

LLVM IR (-O2):
define i32 @vid_from_reg(i32 %0, i32 %1) {
switch i32 %1, label %20 [
i32 91, label %3
i32 90, label %3
i32 85, label %8
i32 84, label %18
]
3: ; preds = %2, %2
%4 = icmp eq i32 %0, 31
%5 = mul i32 %0, -25
%6 = add i32 %5, 1850
%7 = select i1 %4, i32 0, i32 %6
br label %32
8: ; preds = %2
%9 = and i32 %0, 16
%10 = icmp eq i32 %9, 0
%11 = select i1 %10, i32 0, i32 25
%12 = and i32 %0, 15
%13 = icmp ugt i32 %12, 4
%14 = select i1 %13, i32 2050, i32 1250
%15 = mul nsw i32 %12, -50
%16 = add nsw i32 %14, %15
%17 = add nuw nsw i32 %16, %11
br label %32
18: ; preds = %2
%19 = and i32 %0, 15
br label %22
20: ; preds = %2
%21 = icmp eq i32 %0, 31
br i1 %21, label %32, label %22
22: ; preds = %18, %20
%23 = phi i32 [ %19, %18 ], [ %0, %20 ]
%24 = and i32 %23, 16
%25 = icmp eq i32 %24, 0
br i1 %25, label %29, label %26
26: ; preds = %22
%27 = mul i32 %23, -100
%28 = add i32 %27, 5100
br label %32
29: ; preds = %22
%30 = mul i32 %23, -50
%31 = add i32 %30, 2050
br label %32
32: ; preds = %20, %29, %26, %8, %3
%33 = phi i32 [ %17, %8 ], [ %7, %3 ], [ 0, %20 ], [ %28, %26 ], [ %31, %29 ]
ret i32 %33
}