int divs100(int n) {
  int q, r;
  n = n + (n >> 31 & 99);
  q = (n >> 1) + (n >> 3) + (n >> 6) - (n >> 10) + (n >> 12) + (n >> 13) -
      (n >> 16);
  q = q + (q >> 20);
  q = q >> 6;
  r = n - q * 100;
  return q + ((r + 28) >> 7);
}


x86 assembly (clang, -O0):
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    -0x4(%rbp),%eax
mov    -0x4(%rbp),%ecx
sar    $0x1f,%ecx
and    $0x63,%ecx
add    %ecx,%eax
mov    %eax,-0x4(%rbp)
mov    -0x4(%rbp),%eax
sar    $0x1,%eax
mov    -0x4(%rbp),%ecx
sar    $0x3,%ecx
add    %ecx,%eax
mov    -0x4(%rbp),%ecx
sar    $0x6,%ecx
add    %ecx,%eax
mov    -0x4(%rbp),%ecx
sar    $0xa,%ecx
sub    %ecx,%eax
mov    -0x4(%rbp),%ecx
sar    $0xc,%ecx
add    %ecx,%eax
mov    -0x4(%rbp),%ecx
sar    $0xd,%ecx
add    %ecx,%eax
mov    -0x4(%rbp),%ecx
sar    $0x10,%ecx
sub    %ecx,%eax
mov    %eax,-0x8(%rbp)
mov    -0x8(%rbp),%eax
mov    -0x8(%rbp),%ecx
sar    $0x14,%ecx
add    %ecx,%eax
mov    %eax,-0x8(%rbp)
mov    -0x8(%rbp),%eax
sar    $0x6,%eax
mov    %eax,-0x8(%rbp)
mov    -0x4(%rbp),%eax
imul   $0x64,-0x8(%rbp),%ecx
sub    %ecx,%eax
mov    %eax,-0xc(%rbp)
mov    -0x8(%rbp),%eax
mov    -0xc(%rbp),%ecx
add    $0x1c,%ecx
sar    $0x7,%ecx
add    %ecx,%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
mov    %edi,%eax
sar    $0x1f,%eax
and    $0x63,%eax
add    %edi,%eax
mov    %eax,%ecx
sar    %ecx
mov    %eax,%edx
sar    $0x3,%edx
add    %ecx,%edx
mov    %eax,%ecx
sar    $0x6,%ecx
add    %edx,%ecx
mov    %eax,%edx
sar    $0xa,%edx
sub    %edx,%ecx
mov    %eax,%edx
sar    $0xc,%edx
add    %ecx,%edx
mov    %eax,%ecx
sar    $0xd,%ecx
add    %edx,%ecx
mov    %eax,%edx
sar    $0x10,%edx
sub    %edx,%ecx
mov    %ecx,%edx
sar    $0x14,%edx
add    %ecx,%edx
sar    $0x6,%edx
imul   $0xffffff9c,%edx,%ecx
add    %ecx,%eax
add    $0x1c,%eax
sar    $0x7,%eax
add    %edx,%eax
ret

LLVM IR (-O0):
define i32 @divs100(i32 %0) {
%2 = alloca i32
%3 = alloca i32
%4 = alloca i32
store i32 %0, i32* %2
%5 = load i32, i32* %2
%6 = load i32, i32* %2
%7 = ashr i32 %6, 31
%8 = and i32 %7, 99
%9 = add nsw i32 %5, %8
store i32 %9, i32* %2
%10 = load i32, i32* %2
%11 = ashr i32 %10, 1
%12 = load i32, i32* %2
%13 = ashr i32 %12, 3
%14 = add nsw i32 %11, %13
%15 = load i32, i32* %2
%16 = ashr i32 %15, 6
%17 = add nsw i32 %14, %16
%18 = load i32, i32* %2
%19 = ashr i32 %18, 10
%20 = sub nsw i32 %17, %19
%21 = load i32, i32* %2
%22 = ashr i32 %21, 12
%23 = add nsw i32 %20, %22
%24 = load i32, i32* %2
%25 = ashr i32 %24, 13
%26 = add nsw i32 %23, %25
%27 = load i32, i32* %2
%28 = ashr i32 %27, 16
%29 = sub nsw i32 %26, %28
store i32 %29, i32* %3
%30 = load i32, i32* %3
%31 = load i32, i32* %3
%32 = ashr i32 %31, 20
%33 = add nsw i32 %30, %32
store i32 %33, i32* %3
%34 = load i32, i32* %3
%35 = ashr i32 %34, 6
store i32 %35, i32* %3
%36 = load i32, i32* %2
%37 = load i32, i32* %3
%38 = mul nsw i32 %37, 100
%39 = sub nsw i32 %36, %38
store i32 %39, i32* %4
%40 = load i32, i32* %3
%41 = load i32, i32* %4
%42 = add nsw i32 %41, 28
%43 = ashr i32 %42, 7
%44 = add nsw i32 %40, %43
ret i32 %44
}

LLVM IR (-O2):
define i32 @divs100(i32 %0) {
%2 = icmp slt i32 %0, 0
%3 = select i1 %2, i32 99, i32 0
%4 = add nsw i32 %3, %0
%5 = ashr i32 %4, 1
%6 = ashr i32 %4, 3
%7 = add nsw i32 %5, %6
%8 = ashr i32 %4, 6
%9 = add nsw i32 %7, %8
%10 = ashr i32 %4, 10
%11 = sub nsw i32 %9, %10
%12 = ashr i32 %4, 12
%13 = add nsw i32 %11, %12
%14 = ashr i32 %4, 13
%15 = add nsw i32 %13, %14
%16 = ashr i32 %4, 16
%17 = sub nsw i32 %15, %16
%18 = ashr i32 %17, 20
%19 = add nsw i32 %18, %17
%20 = ashr i32 %19, 6
%21 = mul i32 %20, -100
%22 = add i32 %4, 28
%23 = add i32 %22, %21
%24 = ashr i32 %23, 7
%25 = add nsw i32 %24, %20
ret i32 %25
}