int test_cc(unsigned int condition, unsigned int flags) {
  int rc = 0;
  switch ((condition & 15) >> 1) {
  case 0:
    rc |= (flags & (1 << 11));
    break;
  case 1:
    rc |= (flags & (1 << 0));
    break;
  case 2:
    rc |= (flags & (1 << 6));
    break;
  case 3:
    rc |= (flags & ((1 << 0) | (1 << 6)));
    break;
  case 4:
    rc |= (flags & (1 << 7));
    break;
  case 5:
    rc |= (flags & (1 << 2));
    break;
  case 7:
    rc |= (flags & (1 << 6));
  case 6:
    rc |= (!(flags & (1 << 7)) != !(flags & (1 << 11)));
    break;
  }
  return (!!rc ^ (condition & 1));
}


x86 assembly (clang, -O0):
<test_cc>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
movl   $0x0,-0xc(%rbp)
mov    -0x4(%rbp),%eax
and    $0xe,%eax
shr    %eax
mov    %eax,%ecx
mov    %rcx,-0x18(%rbp)
sub    $0x7,%eax
ja     11ef <test_cc+0xef>
mov    -0x18(%rbp),%rax
lea    0xecd(%rip),%rcx
movslq (%rcx,%rax,4),%rax
add    %rcx,%rax
jmp    *%rax
mov    -0x8(%rbp),%eax
and    $0x800,%eax
or     -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
jmp    11ef <test_cc+0xef>
mov    -0x8(%rbp),%eax
and    $0x1,%eax
or     -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
jmp    11ef <test_cc+0xef>
mov    -0x8(%rbp),%eax
and    $0x40,%eax
or     -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
jmp    11ef <test_cc+0xef>
mov    -0x8(%rbp),%eax
and    $0x41,%eax
or     -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
jmp    11ef <test_cc+0xef>
mov    -0x8(%rbp),%eax
and    $0x80,%eax
or     -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
jmp    11ef <test_cc+0xef>
mov    -0x8(%rbp),%eax
and    $0x4,%eax
or     -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
jmp    11ef <test_cc+0xef>
mov    -0x8(%rbp),%eax
and    $0x40,%eax
or     -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0x8(%rbp),%eax
and    $0x80,%eax
cmp    $0x0,%eax
setne  %al
xor    $0xff,%al
and    $0x1,%al
movzbl %al,%eax
mov    -0x8(%rbp),%ecx
and    $0x800,%ecx
cmp    $0x0,%ecx
setne  %cl
xor    $0xff,%cl
and    $0x1,%cl
movzbl %cl,%ecx
cmp    %ecx,%eax
setne  %al
and    $0x1,%al
movzbl %al,%eax
or     -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
cmpl   $0x0,-0xc(%rbp)
setne  %al
xor    $0xff,%al
xor    $0xff,%al
and    $0x1,%al
movzbl %al,%eax
mov    -0x4(%rbp),%ecx
and    $0x1,%ecx
xor    %ecx,%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<test_cc>:
mov    %edi,%eax
mov    %edi,%edx
shr    %edx
and    $0x7,%edx
xor    %ecx,%ecx
lea    0xeee(%rip),%rdi
movslq (%rdi,%rdx,4),%rdx
add    %rdi,%rdx
jmp    *%rdx
and    $0x800,%esi
jmp    1153 <test_cc+0x53>
and    $0x1,%esi
jmp    1153 <test_cc+0x53>
and    $0x40,%esi
jmp    1153 <test_cc+0x53>
and    $0x41,%esi
jmp    1153 <test_cc+0x53>
and    $0x80,%esi
jmp    1153 <test_cc+0x53>
and    $0x4,%esi
jmp    1153 <test_cc+0x53>
mov    %esi,%ecx
and    $0x40,%ecx
mov    %esi,%edx
shr    $0x7,%edx
shr    $0xb,%esi
xor    %edx,%esi
and    $0x1,%esi
or     %ecx,%esi
xor    %ecx,%ecx
test   %esi,%esi
setne  %cl
and    $0x1,%eax
xor    %ecx,%eax
ret

LLVM IR (-O0):
define i32 @test_cc(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
store i32 %0, i32* %3
store i32 %1, i32* %4
store i32 0, i32* %5
%6 = load i32, i32* %3
%7 = and i32 %6, 15
%8 = lshr i32 %7, 1
switch i32 %8, label %59 [
i32 0, label %9
i32 1, label %14
i32 2, label %19
i32 3, label %24
i32 4, label %29
i32 5, label %34
i32 7, label %39
i32 6, label %44
]
9: ; preds = %2
%10 = load i32, i32* %4
%11 = and i32 %10, 2048
%12 = load i32, i32* %5
%13 = or i32 %12, %11
store i32 %13, i32* %5
br label %59
14: ; preds = %2
%15 = load i32, i32* %4
%16 = and i32 %15, 1
%17 = load i32, i32* %5
%18 = or i32 %17, %16
store i32 %18, i32* %5
br label %59
19: ; preds = %2
%20 = load i32, i32* %4
%21 = and i32 %20, 64
%22 = load i32, i32* %5
%23 = or i32 %22, %21
store i32 %23, i32* %5
br label %59
24: ; preds = %2
%25 = load i32, i32* %4
%26 = and i32 %25, 65
%27 = load i32, i32* %5
%28 = or i32 %27, %26
store i32 %28, i32* %5
br label %59
29: ; preds = %2
%30 = load i32, i32* %4
%31 = and i32 %30, 128
%32 = load i32, i32* %5
%33 = or i32 %32, %31
store i32 %33, i32* %5
br label %59
34: ; preds = %2
%35 = load i32, i32* %4
%36 = and i32 %35, 4
%37 = load i32, i32* %5
%38 = or i32 %37, %36
store i32 %38, i32* %5
br label %59
39: ; preds = %2
%40 = load i32, i32* %4
%41 = and i32 %40, 64
%42 = load i32, i32* %5
%43 = or i32 %42, %41
store i32 %43, i32* %5
br label %44
44: ; preds = %2, %39
%45 = load i32, i32* %4
%46 = and i32 %45, 128
%47 = icmp ne i32 %46, 0
%48 = xor i1 %47, true
%49 = zext i1 %48 to i32
%50 = load i32, i32* %4
%51 = and i32 %50, 2048
%52 = icmp ne i32 %51, 0
%53 = xor i1 %52, true
%54 = zext i1 %53 to i32
%55 = icmp ne i32 %49, %54
%56 = zext i1 %55 to i32
%57 = load i32, i32* %5
%58 = or i32 %57, %56
store i32 %58, i32* %5
br label %59
59: ; preds = %2, %44, %34, %29, %24, %19, %14, %9
%60 = load i32, i32* %5
%61 = icmp ne i32 %60, 0
%62 = xor i1 %61, true
%63 = xor i1 %62, true
%64 = zext i1 %63 to i32
%65 = load i32, i32* %3
%66 = and i32 %65, 1
%67 = xor i32 %64, %66
ret i32 %67
}

LLVM IR (-O2):
define i32 @test_cc(i32 %0, i32 %1) {
%3 = lshr i32 %0, 1
%4 = and i32 %3, 7
switch i32 %4, label %26 [
i32 0, label %5
i32 1, label %7
i32 2, label %9
i32 3, label %11
i32 4, label %13
i32 5, label %15
i32 7, label %17
i32 6, label %19
]
5: ; preds = %2
%6 = and i32 %1, 2048
br label %27
7: ; preds = %2
%8 = and i32 %1, 1
br label %27
9: ; preds = %2
%10 = and i32 %1, 64
br label %27
11: ; preds = %2
%12 = and i32 %1, 65
br label %27
13: ; preds = %2
%14 = and i32 %1, 128
br label %27
15: ; preds = %2
%16 = and i32 %1, 4
br label %27
17: ; preds = %2
%18 = and i32 %1, 64
br label %19
19: ; preds = %2, %17
%20 = phi i32 [ 0, %2 ], [ %18, %17 ]
%21 = lshr i32 %1, 7
%22 = lshr i32 %1, 11
%23 = xor i32 %21, %22
%24 = and i32 %23, 1
%25 = or i32 %20, %24
br label %27
26: ; preds = %2
unreachable
27: ; preds = %19, %15, %13, %11, %9, %7, %5
%28 = phi i32 [ %25, %19 ], [ %16, %15 ], [ %14, %13 ], [ %12, %11 ], [ %10, %9 ], [ %8, %7 ], [ %6, %5 ]
%29 = icmp ne i32 %28, 0
%30 = zext i1 %29 to i32
%31 = and i32 %0, 1
%32 = xor i32 %31, %30
ret i32 %32
}