int getbits(unsigned char **src, int *bit_data, int *bit_rest, int bits) {
  int __ret;
  while (*bit_rest < 24) {
    *bit_data <<= 8;
    *bit_data |= **src;
    *src = *src + 1;
    *bit_rest += 8;
  }
  __ret = (*bit_data >> (*bit_rest - bits)) & ((1 << bits) - 1);
  *bit_rest -= bits;
  return (__ret);
}


x86 assembly (clang, -O0):
<getbits>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %rdx,-0x18(%rbp)
mov    %ecx,-0x1c(%rbp)
mov    -0x18(%rbp),%rax
cmpl   $0x18,(%rax)
jge    115f <getbits+0x5f>
mov    -0x10(%rbp),%rax
mov    (%rax),%ecx
shl    $0x8,%ecx
mov    %ecx,(%rax)
mov    -0x8(%rbp),%rax
mov    (%rax),%rax
movzbl (%rax),%ecx
mov    -0x10(%rbp),%rax
or     (%rax),%ecx
mov    %ecx,(%rax)
mov    -0x8(%rbp),%rax
mov    (%rax),%rcx
add    $0x1,%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,(%rax)
mov    -0x18(%rbp),%rax
mov    (%rax),%ecx
add    $0x8,%ecx
mov    %ecx,(%rax)
jmp    1113 <getbits+0x13>
mov    -0x10(%rbp),%rax
mov    (%rax),%eax
mov    -0x18(%rbp),%rcx
mov    (%rcx),%ecx
sub    -0x1c(%rbp),%ecx
sar    %cl,%eax
mov    -0x1c(%rbp),%ecx
mov    $0x1,%edx
shl    %cl,%edx
mov    %edx,%ecx
sub    $0x1,%ecx
and    %ecx,%eax
mov    %eax,-0x20(%rbp)
mov    -0x1c(%rbp),%edx
mov    -0x18(%rbp),%rax
mov    (%rax),%ecx
sub    %edx,%ecx
mov    %ecx,(%rax)
mov    -0x20(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<getbits>:
mov    %ecx,%r8d
mov    (%rdx),%r9d
cmp    $0x17,%r9d
jg     1145 <getbits+0x45>
mov    (%rdi),%r10
add    $0x1,%r10
cs nopw 0x0(%rax,%rax,1)
nopl   (%rax)
mov    (%rsi),%ecx
shl    $0x8,%ecx
mov    %ecx,(%rsi)
movzbl -0x1(%r10),%eax
or     %ecx,%eax
mov    %eax,(%rsi)
mov    %r10,(%rdi)
mov    (%rdx),%eax
lea    0x8(%rax),%r9d
mov    %r9d,(%rdx)
add    $0x1,%r10
cmp    $0x10,%eax
jl     1120 <getbits+0x20>
mov    (%rsi),%esi
sub    %r8d,%r9d
mov    %r9d,%ecx
sar    %cl,%esi
mov    $0xffffffff,%eax
mov    %r8d,%ecx
shl    %cl,%eax
not    %eax
and    %esi,%eax
mov    %r9d,(%rdx)
ret

LLVM IR (-O0):
define i32 @getbits(i8** %0, i32* %1, i32* %2, i32 %3) {
%5 = alloca i8**
%6 = alloca i32*
%7 = alloca i32*
%8 = alloca i32
%9 = alloca i32
store i8** %0, i8*** %5
store i32* %1, i32** %6
store i32* %2, i32** %7
store i32 %3, i32* %8
br label %10
10: ; preds = %14, %4
%11 = load i32*, i32** %7
%12 = load i32, i32* %11
%13 = icmp slt i32 %12, 24
br i1 %13, label %14, label %32
14: ; preds = %10
%15 = load i32*, i32** %6
%16 = load i32, i32* %15
%17 = shl i32 %16, 8
store i32 %17, i32* %15
%18 = load i8**, i8*** %5
%19 = load i8*, i8** %18
%20 = load i8, i8* %19
%21 = zext i8 %20 to i32
%22 = load i32*, i32** %6
%23 = load i32, i32* %22
%24 = or i32 %23, %21
store i32 %24, i32* %22
%25 = load i8**, i8*** %5
%26 = load i8*, i8** %25
%27 = getelementptr inbounds i8, i8* %26, i64 1
%28 = load i8**, i8*** %5
store i8* %27, i8** %28
%29 = load i32*, i32** %7
%30 = load i32, i32* %29
%31 = add nsw i32 %30, 8
store i32 %31, i32* %29
br label %10
32: ; preds = %10
%33 = load i32*, i32** %6
%34 = load i32, i32* %33
%35 = load i32*, i32** %7
%36 = load i32, i32* %35
%37 = load i32, i32* %8
%38 = sub nsw i32 %36, %37
%39 = ashr i32 %34, %38
%40 = load i32, i32* %8
%41 = shl i32 1, %40
%42 = sub nsw i32 %41, 1
%43 = and i32 %39, %42
store i32 %43, i32* %9
%44 = load i32, i32* %8
%45 = load i32*, i32** %7
%46 = load i32, i32* %45
%47 = sub nsw i32 %46, %44
store i32 %47, i32* %45
%48 = load i32, i32* %9
ret i32 %48
}

LLVM IR (-O2):
define i32 @getbits(i8** nocapture %0, i32* nocapture %1, i32* nocapture %2, i32 %3) {
%5 = load i32, i32* %2
%6 = icmp slt i32 %5, 24
br i1 %6, label %7, label %20
7: ; preds = %4
%8 = load i8*, i8** %0
br label %9
9: ; preds = %7, %9
%10 = phi i8* [ %8, %7 ], [ %16, %9 ]
%11 = load i32, i32* %1
%12 = shl i32 %11, 8
store i32 %12, i32* %1
%13 = load i8, i8* %10
%14 = zext i8 %13 to i32
%15 = or i32 %12, %14
store i32 %15, i32* %1
%16 = getelementptr inbounds i8, i8* %10, i64 1
store i8* %16, i8** %0
%17 = load i32, i32* %2
%18 = add nsw i32 %17, 8
store i32 %18, i32* %2
%19 = icmp slt i32 %17, 16
br i1 %19, label %9, label %20
20: ; preds = %9, %4
%21 = phi i32 [ %5, %4 ], [ %18, %9 ]
%22 = load i32, i32* %1
%23 = sub nsw i32 %21, %3
%24 = ashr i32 %22, %23
%25 = shl nsw i32 -1, %3
%26 = xor i32 %25, -1
%27 = and i32 %24, %26
store i32 %23, i32* %2
ret i32 %27
}