#define NULL ((void *)0)
typedef unsigned long size_t; // Customize by platform.
typedef long intptr_t;
typedef unsigned long uintptr_t;
typedef long scalar_t__; // Either arithmetic or pointer type.
/* By default, we understand bool (as a convenience). */
typedef int bool;
#define false 0
#define true 1

/* Forward declarations */

/* Type definitions */
typedef int uint32_t;

/* Variables and functions */
int /*<<< orphan*/ ASSERT(int);
void ADCSequenceStepConfigure(uint32_t ui32Base, uint32_t ui32SequenceNum,
                              uint32_t ui32Step, uint32_t ui32Config) {
  uint32_t ui32Temp;
  ASSERT((ui32Base == 0x40038000) || (ui32Base == 0x40039000));
  ASSERT(ui32SequenceNum < 4);
  ASSERT(((ui32SequenceNum == 0) && (ui32Step < 8)) ||
         ((ui32SequenceNum == 1) && (ui32Step < 4)) ||
         ((ui32SequenceNum == 2) && (ui32Step < 4)) ||
         ((ui32SequenceNum == 3) && (ui32Step < 1)));
  ui32Base += (0x00000040) + ((0x00000060 - 0x00000040) * ui32SequenceNum);
  ui32Step *= 4;
  (*((volatile uint32_t *)(ui32Base + (0x00000040 - 0x00000040)))) =
      (((*((volatile uint32_t *)(ui32Base + (0x00000040 - 0x00000040)))) &
        ~(0x0000000f << ui32Step)) |
       ((ui32Config & 0x0f) << ui32Step));
  (*((volatile uint32_t *)(ui32Base + (0x00000058 - 0x00000040)))) =
      (((*((volatile uint32_t *)(ui32Base + (0x00000058 - 0x00000040)))) &
        ~(0x0000000f << ui32Step)) |
       (((ui32Config & 0xf00) >> 8) << ui32Step));
  (*((volatile uint32_t *)(ui32Base + (0x00000044 - 0x00000040)))) =
      (((*((volatile uint32_t *)(ui32Base + (0x00000044 - 0x00000040)))) &
        ~(0x0000000f << ui32Step)) |
       (((ui32Config & 0xf0) >> 4) << ui32Step));
  (*((volatile uint32_t *)(ui32Base + (0x0000005C - 0x00000040)))) =
      (((*((volatile uint32_t *)(ui32Base + (0x0000005C - 0x00000040)))) &
        ~(0x0000000f << ui32Step)) |
       (((ui32Config & 0xf00000) >> 20) << ui32Step));
  if (ui32Config & 0x000F0000) {
    ui32Temp = (*((volatile uint32_t *)(ui32Base + (0x00000054 - 0x00000040))));
    ui32Temp &= ~(0xF << ui32Step);
    ui32Temp |= (((ui32Config & 0x00070000) >> 16) << ui32Step);
    (*((volatile uint32_t *)(ui32Base + (0x00000054 - 0x00000040)))) = ui32Temp;
    (*((volatile uint32_t *)(ui32Base + (0x00000050 - 0x00000040)))) |=
        (1 << ui32Step);
  } else {
    (*((volatile uint32_t *)(ui32Base + (0x00000050 - 0x00000040)))) &=
        ~(1 << ui32Step);
  }
}


x86 assembly (clang, -O0):
<ADCSequenceStepConfigure>:
push   %rbp
mov    %rsp,%rbp
sub    $0x30,%rsp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
mov    %edx,-0xc(%rbp)
mov    %ecx,-0x10(%rbp)
mov    $0x1,%al
cmpl   $0x40038000,-0x4(%rbp)
mov    %al,-0x15(%rbp)
je     1143 <ADCSequenceStepConfigure+0x33>
cmpl   $0x40039000,-0x4(%rbp)
sete   %al
mov    %al,-0x15(%rbp)
mov    -0x15(%rbp),%al
and    $0x1,%al
movzbl %al,%edi
call   1030 <ASSERT@plt>
cmpl   $0x4,-0x8(%rbp)
setl   %al
and    $0x1,%al
movzbl %al,%edi
call   1030 <ASSERT@plt>
cmpl   $0x0,-0x8(%rbp)
jne    117a <ADCSequenceStepConfigure+0x6a>
mov    $0x1,%al
cmpl   $0x8,-0xc(%rbp)
mov    %al,-0x16(%rbp)
jl     11cb <ADCSequenceStepConfigure+0xbb>
cmpl   $0x1,-0x8(%rbp)
jne    1193 <ADCSequenceStepConfigure+0x83>
mov    $0x1,%al
cmpl   $0x4,-0xc(%rbp)
mov    %al,-0x16(%rbp)
jl     11cb <ADCSequenceStepConfigure+0xbb>
cmpl   $0x2,-0x8(%rbp)
jne    11ac <ADCSequenceStepConfigure+0x9c>
mov    $0x1,%al
cmpl   $0x4,-0xc(%rbp)
mov    %al,-0x16(%rbp)
jl     11cb <ADCSequenceStepConfigure+0xbb>
xor    %eax,%eax
cmpl   $0x3,-0x8(%rbp)
mov    %al,-0x17(%rbp)
jne    11c5 <ADCSequenceStepConfigure+0xb5>
cmpl   $0x1,-0xc(%rbp)
setl   %al
mov    %al,-0x17(%rbp)
mov    -0x17(%rbp),%al
mov    %al,-0x16(%rbp)
mov    -0x16(%rbp),%al
and    $0x1,%al
movzbl %al,%edi
call   1030 <ASSERT@plt>
mov    -0x8(%rbp),%eax
shl    $0x5,%eax
add    $0x40,%eax
add    -0x4(%rbp),%eax
mov    %eax,-0x4(%rbp)
mov    -0xc(%rbp),%eax
shl    $0x2,%eax
mov    %eax,-0xc(%rbp)
mov    -0x4(%rbp),%eax
add    $0x0,%eax
cltq
mov    (%rax),%eax
mov    -0xc(%rbp),%ecx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
and    %ecx,%eax
mov    %eax,-0x28(%rbp)
mov    -0x10(%rbp),%eax
and    $0xf,%eax
mov    -0xc(%rbp),%ecx
shl    %cl,%eax
mov    -0x28(%rbp),%ecx
or     %eax,%ecx
mov    -0x4(%rbp),%eax
add    $0x0,%eax
cltq
mov    %ecx,(%rax)
mov    -0x4(%rbp),%eax
add    $0x18,%eax
cltq
mov    (%rax),%eax
mov    -0xc(%rbp),%ecx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
and    %ecx,%eax
mov    %eax,-0x24(%rbp)
mov    -0x10(%rbp),%eax
and    $0xf00,%eax
sar    $0x8,%eax
mov    -0xc(%rbp),%ecx
shl    %cl,%eax
mov    -0x24(%rbp),%ecx
or     %eax,%ecx
mov    -0x4(%rbp),%eax
add    $0x18,%eax
cltq
mov    %ecx,(%rax)
mov    -0x4(%rbp),%eax
add    $0x4,%eax
cltq
mov    (%rax),%eax
mov    -0xc(%rbp),%ecx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
and    %ecx,%eax
mov    %eax,-0x20(%rbp)
mov    -0x10(%rbp),%eax
and    $0xf0,%eax
sar    $0x4,%eax
mov    -0xc(%rbp),%ecx
shl    %cl,%eax
mov    -0x20(%rbp),%ecx
or     %eax,%ecx
mov    -0x4(%rbp),%eax
add    $0x4,%eax
cltq
mov    %ecx,(%rax)
mov    -0x4(%rbp),%eax
add    $0x1c,%eax
cltq
mov    (%rax),%eax
mov    -0xc(%rbp),%ecx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
and    %ecx,%eax
mov    %eax,-0x1c(%rbp)
mov    -0x10(%rbp),%eax
and    $0xf00000,%eax
sar    $0x14,%eax
mov    -0xc(%rbp),%ecx
shl    %cl,%eax
mov    -0x1c(%rbp),%ecx
or     %eax,%ecx
mov    -0x4(%rbp),%eax
add    $0x1c,%eax
cltq
mov    %ecx,(%rax)
mov    -0x10(%rbp),%eax
and    $0xf0000,%eax
cmp    $0x0,%eax
je     1350 <ADCSequenceStepConfigure+0x240>
mov    -0x4(%rbp),%eax
add    $0x14,%eax
cltq
mov    (%rax),%eax
mov    %eax,-0x14(%rbp)
mov    -0xc(%rbp),%ecx
mov    $0xf,%eax
shl    %cl,%eax
xor    $0xffffffff,%eax
and    -0x14(%rbp),%eax
mov    %eax,-0x14(%rbp)
mov    -0x10(%rbp),%eax
and    $0x70000,%eax
sar    $0x10,%eax
mov    -0xc(%rbp),%ecx
shl    %cl,%eax
or     -0x14(%rbp),%eax
mov    %eax,-0x14(%rbp)
mov    -0x14(%rbp),%ecx
mov    -0x4(%rbp),%eax
add    $0x14,%eax
cltq
mov    %ecx,(%rax)
mov    -0xc(%rbp),%ecx
mov    $0x1,%edx
shl    %cl,%edx
mov    -0x4(%rbp),%eax
add    $0x10,%eax
cltq
mov    (%rax),%ecx
or     %edx,%ecx
mov    %ecx,(%rax)
jmp    136b <ADCSequenceStepConfigure+0x25b>
mov    -0xc(%rbp),%ecx
mov    $0x1,%edx
shl    %cl,%edx
xor    $0xffffffff,%edx
mov    -0x4(%rbp),%eax
add    $0x10,%eax
cltq
mov    (%rax),%ecx
and    %edx,%ecx
mov    %ecx,(%rax)
add    $0x30,%rsp
pop    %rbp
ret

x86 assembly (clang, -O2):
<ADCSequenceStepConfigure>:
push   %rbp
push   %r15
push   %r14
push   %rbx
push   %rax
mov    %ecx,%ebx
mov    %edx,%r14d
mov    %esi,%ebp
mov    %edi,%r15d
mov    %edi,%eax
and    $0xffffefff,%eax
xor    %edi,%edi
cmp    $0x40038000,%eax
sete   %dil
call   1030 <ASSERT@plt>
xor    %edi,%edi
cmp    $0x4,%ebp
setl   %dil
call   1030 <ASSERT@plt>
mov    $0x1,%edi
test   %ebp,%ebp
jne    1155 <ADCSequenceStepConfigure+0x45>
cmp    $0x8,%r14d
jl     1174 <ADCSequenceStepConfigure+0x64>
lea    -0x1(%rbp),%eax
cmp    $0x1,%eax
ja     1163 <ADCSequenceStepConfigure+0x53>
cmp    $0x4,%r14d
jl     1174 <ADCSequenceStepConfigure+0x64>
cmp    $0x3,%ebp
sete   %al
test   %r14d,%r14d
setle  %cl
and    %al,%cl
movzbl %cl,%edi
call   1030 <ASSERT@plt>
shl    $0x5,%ebp
lea    (%r15,%rbp,1),%eax
add    $0x40,%eax
shl    $0x2,%r14d
cltq
mov    $0xf,%edx
mov    %r14d,%ecx
shl    %cl,%edx
not    %edx
mov    %ebx,%esi
and    $0xf,%esi
shl    %cl,%esi
mov    (%rax),%ecx
and    %edx,%ecx
or     %ecx,%esi
mov    %esi,(%rax)
mov    0x18(%rax),%esi
and    %edx,%esi
mov    %ebx,%edi
shr    $0x8,%edi
and    $0xf,%edi
mov    %r14d,%ecx
shl    %cl,%edi
or     %esi,%edi
mov    %edi,0x18(%rax)
mov    0x4(%rax),%esi
and    %edx,%esi
mov    %ebx,%edi
shr    $0x4,%edi
and    $0xf,%edi
shl    %cl,%edi
or     %esi,%edi
mov    %edi,0x4(%rax)
mov    0x1c(%rax),%esi
mov    %ebx,%edi
shr    $0x14,%edi
and    $0xf,%edi
shl    %cl,%edi
and    %edx,%esi
or     %esi,%edi
mov    %edi,0x1c(%rax)
test   $0xf0000,%ebx
je     120a <ADCSequenceStepConfigure+0xfa>
and    0x14(%rax),%edx
shr    $0x10,%ebx
and    $0x7,%ebx
mov    %r14d,%ecx
shl    %cl,%ebx
or     %edx,%ebx
mov    $0x1,%edx
shl    %cl,%edx
mov    %ebx,0x14(%rax)
or     %edx,0x10(%rax)
jmp    1217 <ADCSequenceStepConfigure+0x107>
mov    $0xfffffffe,%edx
mov    %r14d,%ecx
rol    %cl,%edx
and    %edx,0x10(%rax)
add    $0x8,%rsp
pop    %rbx
pop    %r14
pop    %r15
pop    %rbp
ret

LLVM IR (-O0):
define void @ADCSequenceStepConfigure(i32 %0, i32 %1, i32 %2, i32 %3) {
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
%8 = alloca i32
%9 = alloca i32
store i32 %0, i32* %5
store i32 %1, i32* %6
store i32 %2, i32* %7
store i32 %3, i32* %8
%10 = load i32, i32* %5
%11 = icmp eq i32 %10, 1073971200
br i1 %11, label %15, label %12
12: ; preds = %4
%13 = load i32, i32* %5
%14 = icmp eq i32 %13, 1073975296
br label %15
15: ; preds = %12, %4
%16 = phi i1 [ true, %4 ], [ %14, %12 ]
%17 = zext i1 %16 to i32
%18 = call i32 @ASSERT(i32 %17)
%19 = load i32, i32* %6
%20 = icmp slt i32 %19, 4
%21 = zext i1 %20 to i32
%22 = call i32 @ASSERT(i32 %21)
%23 = load i32, i32* %6
%24 = icmp eq i32 %23, 0
br i1 %24, label %25, label %28
25: ; preds = %15
%26 = load i32, i32* %7
%27 = icmp slt i32 %26, 8
br i1 %27, label %48, label %28
28: ; preds = %25, %15
%29 = load i32, i32* %6
%30 = icmp eq i32 %29, 1
br i1 %30, label %31, label %34
31: ; preds = %28
%32 = load i32, i32* %7
%33 = icmp slt i32 %32, 4
br i1 %33, label %48, label %34
34: ; preds = %31, %28
%35 = load i32, i32* %6
%36 = icmp eq i32 %35, 2
br i1 %36, label %37, label %40
37: ; preds = %34
%38 = load i32, i32* %7
%39 = icmp slt i32 %38, 4
br i1 %39, label %48, label %40
40: ; preds = %37, %34
%41 = load i32, i32* %6
%42 = icmp eq i32 %41, 3
br i1 %42, label %43, label %46
43: ; preds = %40
%44 = load i32, i32* %7
%45 = icmp slt i32 %44, 1
br label %46
46: ; preds = %43, %40
%47 = phi i1 [ false, %40 ], [ %45, %43 ]
br label %48
48: ; preds = %46, %37, %31, %25
%49 = phi i1 [ true, %37 ], [ true, %31 ], [ true, %25 ], [ %47, %46 ]
%50 = zext i1 %49 to i32
%51 = call i32 @ASSERT(i32 %50)
%52 = load i32, i32* %6
%53 = mul nsw i32 32, %52
%54 = add nsw i32 64, %53
%55 = load i32, i32* %5
%56 = add nsw i32 %55, %54
store i32 %56, i32* %5
%57 = load i32, i32* %7
%58 = mul nsw i32 %57, 4
store i32 %58, i32* %7
%59 = load i32, i32* %5
%60 = add nsw i32 %59, 0
%61 = sext i32 %60 to i64
%62 = inttoptr i64 %61 to i32*
%63 = load volatile i32, i32* %62
%64 = load i32, i32* %7
%65 = shl i32 15, %64
%66 = xor i32 %65, -1
%67 = and i32 %63, %66
%68 = load i32, i32* %8
%69 = and i32 %68, 15
%70 = load i32, i32* %7
%71 = shl i32 %69, %70
%72 = or i32 %67, %71
%73 = load i32, i32* %5
%74 = add nsw i32 %73, 0
%75 = sext i32 %74 to i64
%76 = inttoptr i64 %75 to i32*
store volatile i32 %72, i32* %76
%77 = load i32, i32* %5
%78 = add nsw i32 %77, 24
%79 = sext i32 %78 to i64
%80 = inttoptr i64 %79 to i32*
%81 = load volatile i32, i32* %80
%82 = load i32, i32* %7
%83 = shl i32 15, %82
%84 = xor i32 %83, -1
%85 = and i32 %81, %84
%86 = load i32, i32* %8
%87 = and i32 %86, 3840
%88 = ashr i32 %87, 8
%89 = load i32, i32* %7
%90 = shl i32 %88, %89
%91 = or i32 %85, %90
%92 = load i32, i32* %5
%93 = add nsw i32 %92, 24
%94 = sext i32 %93 to i64
%95 = inttoptr i64 %94 to i32*
store volatile i32 %91, i32* %95
%96 = load i32, i32* %5
%97 = add nsw i32 %96, 4
%98 = sext i32 %97 to i64
%99 = inttoptr i64 %98 to i32*
%100 = load volatile i32, i32* %99
%101 = load i32, i32* %7
%102 = shl i32 15, %101
%103 = xor i32 %102, -1
%104 = and i32 %100, %103
%105 = load i32, i32* %8
%106 = and i32 %105, 240
%107 = ashr i32 %106, 4
%108 = load i32, i32* %7
%109 = shl i32 %107, %108
%110 = or i32 %104, %109
%111 = load i32, i32* %5
%112 = add nsw i32 %111, 4
%113 = sext i32 %112 to i64
%114 = inttoptr i64 %113 to i32*
store volatile i32 %110, i32* %114
%115 = load i32, i32* %5
%116 = add nsw i32 %115, 28
%117 = sext i32 %116 to i64
%118 = inttoptr i64 %117 to i32*
%119 = load volatile i32, i32* %118
%120 = load i32, i32* %7
%121 = shl i32 15, %120
%122 = xor i32 %121, -1
%123 = and i32 %119, %122
%124 = load i32, i32* %8
%125 = and i32 %124, 15728640
%126 = ashr i32 %125, 20
%127 = load i32, i32* %7
%128 = shl i32 %126, %127
%129 = or i32 %123, %128
%130 = load i32, i32* %5
%131 = add nsw i32 %130, 28
%132 = sext i32 %131 to i64
%133 = inttoptr i64 %132 to i32*
store volatile i32 %129, i32* %133
%134 = load i32, i32* %8
%135 = and i32 %134, 983040
%136 = icmp ne i32 %135, 0
br i1 %136, label %137, label %168
137: ; preds = %48
%138 = load i32, i32* %5
%139 = add nsw i32 %138, 20
%140 = sext i32 %139 to i64
%141 = inttoptr i64 %140 to i32*
%142 = load volatile i32, i32* %141
store i32 %142, i32* %9
%143 = load i32, i32* %7
%144 = shl i32 15, %143
%145 = xor i32 %144, -1
%146 = load i32, i32* %9
%147 = and i32 %146, %145
store i32 %147, i32* %9
%148 = load i32, i32* %8
%149 = and i32 %148, 458752
%150 = ashr i32 %149, 16
%151 = load i32, i32* %7
%152 = shl i32 %150, %151
%153 = load i32, i32* %9
%154 = or i32 %153, %152
store i32 %154, i32* %9
%155 = load i32, i32* %9
%156 = load i32, i32* %5
%157 = add nsw i32 %156, 20
%158 = sext i32 %157 to i64
%159 = inttoptr i64 %158 to i32*
store volatile i32 %155, i32* %159
%160 = load i32, i32* %7
%161 = shl i32 1, %160
%162 = load i32, i32* %5
%163 = add nsw i32 %162, 16
%164 = sext i32 %163 to i64
%165 = inttoptr i64 %164 to i32*
%166 = load volatile i32, i32* %165
%167 = or i32 %166, %161
store volatile i32 %167, i32* %165
br label %178
168: ; preds = %48
%169 = load i32, i32* %7
%170 = shl i32 1, %169
%171 = xor i32 %170, -1
%172 = load i32, i32* %5
%173 = add nsw i32 %172, 16
%174 = sext i32 %173 to i64
%175 = inttoptr i64 %174 to i32*
%176 = load volatile i32, i32* %175
%177 = and i32 %176, %171
store volatile i32 %177, i32* %175
br label %178
178: ; preds = %168, %137
ret void
}

LLVM IR (-O2):
define void @ADCSequenceStepConfigure(i32 %0, i32 %1, i32 %2, i32 %3) {
%5 = and i32 %0, -4097
%6 = icmp eq i32 %5, 1073971200
%7 = zext i1 %6 to i32
%8 = tail call i32 @ASSERT(i32 %7)
%9 = icmp slt i32 %1, 4
%10 = zext i1 %9 to i32
%11 = tail call i32 @ASSERT(i32 %10)
%12 = icmp eq i32 %1, 0
%13 = icmp slt i32 %2, 8
%14 = and i1 %12, %13
br i1 %14, label %25, label %15
15: ; preds = %4
%16 = icmp slt i32 %2, 4
%17 = add i32 %1, -1
%18 = icmp ult i32 %17, 2
%19 = and i1 %18, %16
br i1 %19, label %25, label %20
20: ; preds = %15
%21 = icmp eq i32 %1, 3
%22 = icmp slt i32 %2, 1
%23 = and i1 %21, %22
%24 = zext i1 %23 to i32
br label %25
25: ; preds = %15, %4, %20
%26 = phi i32 [ %24, %20 ], [ 1, %4 ], [ 1, %15 ]
%27 = tail call i32 @ASSERT(i32 %26)
%28 = shl nsw i32 %1, 5
%29 = add i32 %0, 64
%30 = add i32 %29, %28
%31 = shl nsw i32 %2, 2
%32 = sext i32 %30 to i64
%33 = inttoptr i64 %32 to i32*
%34 = load volatile i32, i32* %33
%35 = shl i32 15, %31
%36 = xor i32 %35, -1
%37 = and i32 %34, %36
%38 = and i32 %3, 15
%39 = shl i32 %38, %31
%40 = or i32 %37, %39
store volatile i32 %40, i32* %33
%41 = add nsw i32 %30, 24
%42 = sext i32 %41 to i64
%43 = inttoptr i64 %42 to i32*
%44 = load volatile i32, i32* %43
%45 = and i32 %44, %36
%46 = lshr i32 %3, 8
%47 = and i32 %46, 15
%48 = shl i32 %47, %31
%49 = or i32 %45, %48
store volatile i32 %49, i32* %43
%50 = add nsw i32 %30, 4
%51 = sext i32 %50 to i64
%52 = inttoptr i64 %51 to i32*
%53 = load volatile i32, i32* %52
%54 = and i32 %53, %36
%55 = lshr i32 %3, 4
%56 = and i32 %55, 15
%57 = shl i32 %56, %31
%58 = or i32 %54, %57
store volatile i32 %58, i32* %52
%59 = add nsw i32 %30, 28
%60 = sext i32 %59 to i64
%61 = inttoptr i64 %60 to i32*
%62 = load volatile i32, i32* %61
%63 = and i32 %62, %36
%64 = lshr i32 %3, 20
%65 = and i32 %64, 15
%66 = shl i32 %65, %31
%67 = or i32 %63, %66
store volatile i32 %67, i32* %61
%68 = and i32 %3, 983040
%69 = icmp eq i32 %68, 0
br i1 %69, label %86, label %70
70: ; preds = %25
%71 = add nsw i32 %30, 20
%72 = sext i32 %71 to i64
%73 = inttoptr i64 %72 to i32*
%74 = load volatile i32, i32* %73
%75 = and i32 %74, %36
%76 = lshr i32 %3, 16
%77 = and i32 %76, 7
%78 = shl i32 %77, %31
%79 = or i32 %75, %78
store volatile i32 %79, i32* %73
%80 = shl nuw i32 1, %31
%81 = add nsw i32 %30, 16
%82 = sext i32 %81 to i64
%83 = inttoptr i64 %82 to i32*
%84 = load volatile i32, i32* %83
%85 = or i32 %84, %80
store volatile i32 %85, i32* %83
br label %94
86: ; preds = %25
%87 = shl nuw i32 1, %31
%88 = xor i32 %87, -1
%89 = add nsw i32 %30, 16
%90 = sext i32 %89 to i64
%91 = inttoptr i64 %90 to i32*
%92 = load volatile i32, i32* %91
%93 = and i32 %92, %88
store volatile i32 %93, i32* %91
br label %94
94: ; preds = %86, %70
ret void
}