#define NULL ((void *)0)
typedef unsigned long size_t; // Customize by platform.
typedef long intptr_t;
typedef unsigned long uintptr_t;
typedef long scalar_t__; // Either arithmetic or pointer type.
/* By default, we understand bool (as a convenience). */
typedef int bool;
#define false 0
#define true 1

/* Forward declarations */

/* Type definitions */

/* Variables and functions */
int /*<<< orphan*/ DEBUG_ASSERT(int);
void ADCSequenceStepConfigure(unsigned long ulBase, unsigned long ulSequenceNum,
                              unsigned long ulStep, unsigned long ulConfig) {
  unsigned long ulTemp;
  DEBUG_ASSERT((ulBase == 0x40038000) || (ulBase == 0x40039000));
  DEBUG_ASSERT(ulSequenceNum < 4);
  DEBUG_ASSERT(((ulSequenceNum == 0) && (ulStep < 8)) ||
               ((ulSequenceNum == 1) && (ulStep < 4)) ||
               ((ulSequenceNum == 2) && (ulStep < 4)) ||
               ((ulSequenceNum == 3) && (ulStep < 1)));
  ulBase += (0x00000040) + ((0x00000060 - 0x00000040) * ulSequenceNum);
  ulStep *= 4;
  (*((volatile unsigned long *)(ulBase + (0x00000040 - 0x00000040)))) =
      (((*((volatile unsigned long *)(ulBase + (0x00000040 - 0x00000040)))) &
        ~(0x0000000f << ulStep)) |
       ((ulConfig & 0x0f) << ulStep));
  (*((volatile unsigned long *)(ulBase + (0x00000058 - 0x00000040)))) =
      (((*((volatile unsigned long *)(ulBase + (0x00000058 - 0x00000040)))) &
        ~(0x0000000f << ulStep)) |
       (((ulConfig & 0xf00) >> 8) << ulStep));
  (*((volatile unsigned long *)(ulBase + (0x00000044 - 0x00000040)))) =
      (((*((volatile unsigned long *)(ulBase + (0x00000044 - 0x00000040)))) &
        ~(0x0000000f << ulStep)) |
       (((ulConfig & 0xf0) >> 4) << ulStep));
  if (ulConfig & 0x000F0000) {
    ulTemp =
        (*((volatile unsigned long *)(ulBase + (0x00000054 - 0x00000040))));
    ulTemp &= ~(0xF << ulStep);
    ulTemp |= (((ulConfig & 0x00070000) >> 16) << ulStep);
    (*((volatile unsigned long *)(ulBase + (0x00000054 - 0x00000040)))) =
        ulTemp;
    ulTemp =
        (*((volatile unsigned long *)(ulBase + (0x00000050 - 0x00000040))));
    ulTemp |= (1 << ulStep);
    (*((volatile unsigned long *)(ulBase + (0x00000050 - 0x00000040)))) =
        ulTemp;
  } else {
    ulTemp =
        (*((volatile unsigned long *)(ulBase + (0x00000050 - 0x00000040))));
    ulTemp &= ~(1 << ulStep);
    (*((volatile unsigned long *)(ulBase + (0x00000050 - 0x00000040)))) =
        ulTemp;
  }
}


x86 assembly (clang, -O0):
<ADCSequenceStepConfigure>:
push   %rbp
mov    %rsp,%rbp
sub    $0x50,%rsp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %rdx,-0x18(%rbp)
mov    %rcx,-0x20(%rbp)
mov    $0x1,%al
cmpq   $0x40038000,-0x8(%rbp)
40
mov    %al,-0x29(%rbp)
je     1149 <ADCSequenceStepConfigure+0x39>
cmpq   $0x40039000,-0x8(%rbp)
40
sete   %al
mov    %al,-0x29(%rbp)
mov    -0x29(%rbp),%al
and    $0x1,%al
movzbl %al,%edi
call   1030 <DEBUG_ASSERT@plt>
cmpq   $0x4,-0x10(%rbp)
setb   %al
and    $0x1,%al
movzbl %al,%edi
call   1030 <DEBUG_ASSERT@plt>
cmpq   $0x0,-0x10(%rbp)
jne    1183 <ADCSequenceStepConfigure+0x73>
mov    $0x1,%al
cmpq   $0x8,-0x18(%rbp)
mov    %al,-0x2a(%rbp)
jb     11da <ADCSequenceStepConfigure+0xca>
cmpq   $0x1,-0x10(%rbp)
jne    119e <ADCSequenceStepConfigure+0x8e>
mov    $0x1,%al
cmpq   $0x4,-0x18(%rbp)
mov    %al,-0x2a(%rbp)
jb     11da <ADCSequenceStepConfigure+0xca>
cmpq   $0x2,-0x10(%rbp)
jne    11b9 <ADCSequenceStepConfigure+0xa9>
mov    $0x1,%al
cmpq   $0x4,-0x18(%rbp)
mov    %al,-0x2a(%rbp)
jb     11da <ADCSequenceStepConfigure+0xca>
xor    %eax,%eax
cmpq   $0x3,-0x10(%rbp)
mov    %al,-0x2b(%rbp)
jne    11d4 <ADCSequenceStepConfigure+0xc4>
cmpq   $0x1,-0x18(%rbp)
setb   %al
mov    %al,-0x2b(%rbp)
mov    -0x2b(%rbp),%al
mov    %al,-0x2a(%rbp)
mov    -0x2a(%rbp),%al
and    $0x1,%al
movzbl %al,%edi
call   1030 <DEBUG_ASSERT@plt>
mov    -0x10(%rbp),%rax
shl    $0x5,%rax
add    $0x40,%rax
add    -0x8(%rbp),%rax
mov    %rax,-0x8(%rbp)
mov    -0x18(%rbp),%rax
shl    $0x2,%rax
mov    %rax,-0x18(%rbp)
mov    -0x8(%rbp),%rax
mov    (%rax),%rax
mov    -0x18(%rbp),%rcx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
movslq %ecx,%rcx
and    %rcx,%rax
mov    %rax,-0x48(%rbp)
mov    -0x20(%rbp),%rax
and    $0xf,%rax
mov    -0x18(%rbp),%rcx
shl    %cl,%rax
mov    -0x48(%rbp),%rcx
or     %rax,%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,(%rax)
mov    -0x8(%rbp),%rax
mov    0x18(%rax),%rax
mov    -0x18(%rbp),%rcx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
movslq %ecx,%rcx
and    %rcx,%rax
mov    %rax,-0x40(%rbp)
mov    -0x20(%rbp),%rax
and    $0xf00,%rax
shr    $0x8,%rax
mov    -0x18(%rbp),%rcx
shl    %cl,%rax
mov    -0x40(%rbp),%rcx
or     %rax,%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x18(%rax)
mov    -0x8(%rbp),%rax
mov    0x4(%rax),%rax
mov    -0x18(%rbp),%rcx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
movslq %ecx,%rcx
and    %rcx,%rax
mov    %rax,-0x38(%rbp)
mov    -0x20(%rbp),%rax
and    $0xf0,%rax
shr    $0x4,%rax
mov    -0x18(%rbp),%rcx
shl    %cl,%rax
mov    -0x38(%rbp),%rcx
or     %rax,%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x4(%rax)
mov    -0x20(%rbp),%rax
and    $0xf0000,%rax
cmp    $0x0,%rax
je     1368 <ADCSequenceStepConfigure+0x258>
mov    -0x8(%rbp),%rax
mov    0x14(%rax),%rax
mov    %rax,-0x28(%rbp)
mov    -0x18(%rbp),%rax
mov    %eax,%ecx
mov    $0xf,%eax
shl    %cl,%eax
xor    $0xffffffff,%eax
cltq
and    -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x20(%rbp),%rax
and    $0x70000,%rax
shr    $0x10,%rax
mov    -0x18(%rbp),%rcx
shl    %cl,%rax
or     -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x28(%rbp),%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x14(%rax)
mov    -0x8(%rbp),%rax
mov    0x10(%rax),%rax
mov    %rax,-0x28(%rbp)
mov    -0x18(%rbp),%rax
mov    %eax,%ecx
mov    $0x1,%eax
shl    %cl,%eax
cltq
or     -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x28(%rbp),%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x10(%rax)
jmp    139a <ADCSequenceStepConfigure+0x28a>
mov    -0x8(%rbp),%rax
mov    0x10(%rax),%rax
mov    %rax,-0x28(%rbp)
mov    -0x18(%rbp),%rax
mov    %eax,%ecx
mov    $0x1,%eax
shl    %cl,%eax
xor    $0xffffffff,%eax
cltq
and    -0x28(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x28(%rbp),%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x10(%rax)
add    $0x50,%rsp
pop    %rbp
ret

x86 assembly (clang, -O2):
<ADCSequenceStepConfigure>:
push   %r15
push   %r14
push   %r12
push   %rbx
push   %rax
mov    %rcx,%r12
mov    %rdx,%r15
mov    %rsi,%rbx
mov    %rdi,%r14
mov    %rdi,%rax
and    $0xffffffffffffefff,%rax
xor    %edi,%edi
cmp    $0x40038000,%rax
sete   %dil
call   1030 <DEBUG_ASSERT@plt>
xor    %edi,%edi
cmp    $0x4,%rbx
setb   %dil
call   1030 <DEBUG_ASSERT@plt>
mov    $0x1,%edi
test   %rbx,%rbx
jne    115d <ADCSequenceStepConfigure+0x4d>
cmp    $0x8,%r15
jb     117d <ADCSequenceStepConfigure+0x6d>
lea    -0x1(%rbx),%rax
cmp    $0x1,%rax
ja     116d <ADCSequenceStepConfigure+0x5d>
cmp    $0x4,%r15
jb     117d <ADCSequenceStepConfigure+0x6d>
mov    %rbx,%rax
xor    $0x3,%rax
xor    %edi,%edi
or     %r15,%rax
sete   %dil
call   1030 <DEBUG_ASSERT@plt>
shl    $0x5,%rbx
shl    $0x2,%r15
mov    $0xf,%eax
mov    %r15d,%ecx
shl    %cl,%eax
not    %eax
cltq
mov    0x40(%r14,%rbx,1),%rdx
and    %rax,%rdx
mov    %r12d,%esi
and    $0xf,%esi
shl    %cl,%rsi
or     %rdx,%rsi
mov    %rsi,0x40(%r14,%rbx,1)
mov    0x58(%r14,%rbx,1),%rdx
and    %rax,%rdx
mov    %r12d,%esi
shr    $0x8,%esi
and    $0xf,%esi
shl    %cl,%rsi
or     %rdx,%rsi
mov    %rsi,0x58(%r14,%rbx,1)
mov    0x44(%r14,%rbx,1),%rdx
mov    %r12d,%esi
shr    $0x4,%esi
and    $0xf,%esi
shl    %cl,%rsi
and    %rax,%rdx
or     %rdx,%rsi
mov    %rsi,0x44(%r14,%rbx,1)
test   $0xf0000,%r12d
je     121d <ADCSequenceStepConfigure+0x10d>
shr    $0x10,%r12d
and    $0x7,%r12d
mov    %r15d,%ecx
shl    %cl,%r12
and    0x54(%rbx,%r14,1),%rax
or     %rax,%r12
mov    %r12,0x54(%rbx,%r14,1)
mov    $0x1,%eax
shl    %cl,%eax
cltq
or     %rax,0x50(%rbx,%r14,1)
jmp    122e <ADCSequenceStepConfigure+0x11e>
mov    $0xfffffffe,%eax
mov    %r15d,%ecx
rol    %cl,%eax
cltq
and    %rax,0x50(%rbx,%r14,1)
add    $0x8,%rsp
pop    %rbx
pop    %r12
pop    %r14
pop    %r15
ret

LLVM IR (-O0):
define void @ADCSequenceStepConfigure(i64 %0, i64 %1, i64 %2, i64 %3) {
%5 = alloca i64
%6 = alloca i64
%7 = alloca i64
%8 = alloca i64
%9 = alloca i64
store i64 %0, i64* %5
store i64 %1, i64* %6
store i64 %2, i64* %7
store i64 %3, i64* %8
%10 = load i64, i64* %5
%11 = icmp eq i64 %10, 1073971200
br i1 %11, label %15, label %12
12: ; preds = %4
%13 = load i64, i64* %5
%14 = icmp eq i64 %13, 1073975296
br label %15
15: ; preds = %12, %4
%16 = phi i1 [ true, %4 ], [ %14, %12 ]
%17 = zext i1 %16 to i32
%18 = call i32 @DEBUG_ASSERT(i32 %17)
%19 = load i64, i64* %6
%20 = icmp ult i64 %19, 4
%21 = zext i1 %20 to i32
%22 = call i32 @DEBUG_ASSERT(i32 %21)
%23 = load i64, i64* %6
%24 = icmp eq i64 %23, 0
br i1 %24, label %25, label %28
25: ; preds = %15
%26 = load i64, i64* %7
%27 = icmp ult i64 %26, 8
br i1 %27, label %48, label %28
28: ; preds = %25, %15
%29 = load i64, i64* %6
%30 = icmp eq i64 %29, 1
br i1 %30, label %31, label %34
31: ; preds = %28
%32 = load i64, i64* %7
%33 = icmp ult i64 %32, 4
br i1 %33, label %48, label %34
34: ; preds = %31, %28
%35 = load i64, i64* %6
%36 = icmp eq i64 %35, 2
br i1 %36, label %37, label %40
37: ; preds = %34
%38 = load i64, i64* %7
%39 = icmp ult i64 %38, 4
br i1 %39, label %48, label %40
40: ; preds = %37, %34
%41 = load i64, i64* %6
%42 = icmp eq i64 %41, 3
br i1 %42, label %43, label %46
43: ; preds = %40
%44 = load i64, i64* %7
%45 = icmp ult i64 %44, 1
br label %46
46: ; preds = %43, %40
%47 = phi i1 [ false, %40 ], [ %45, %43 ]
br label %48
48: ; preds = %46, %37, %31, %25
%49 = phi i1 [ true, %37 ], [ true, %31 ], [ true, %25 ], [ %47, %46 ]
%50 = zext i1 %49 to i32
%51 = call i32 @DEBUG_ASSERT(i32 %50)
%52 = load i64, i64* %6
%53 = mul i64 32, %52
%54 = add i64 64, %53
%55 = load i64, i64* %5
%56 = add i64 %55, %54
store i64 %56, i64* %5
%57 = load i64, i64* %7
%58 = mul i64 %57, 4
store i64 %58, i64* %7
%59 = load i64, i64* %5
%60 = add i64 %59, 0
%61 = inttoptr i64 %60 to i64*
%62 = load volatile i64, i64* %61
%63 = load i64, i64* %7
%64 = trunc i64 %63 to i32
%65 = shl i32 15, %64
%66 = xor i32 %65, -1
%67 = sext i32 %66 to i64
%68 = and i64 %62, %67
%69 = load i64, i64* %8
%70 = and i64 %69, 15
%71 = load i64, i64* %7
%72 = shl i64 %70, %71
%73 = or i64 %68, %72
%74 = load i64, i64* %5
%75 = add i64 %74, 0
%76 = inttoptr i64 %75 to i64*
store volatile i64 %73, i64* %76
%77 = load i64, i64* %5
%78 = add i64 %77, 24
%79 = inttoptr i64 %78 to i64*
%80 = load volatile i64, i64* %79
%81 = load i64, i64* %7
%82 = trunc i64 %81 to i32
%83 = shl i32 15, %82
%84 = xor i32 %83, -1
%85 = sext i32 %84 to i64
%86 = and i64 %80, %85
%87 = load i64, i64* %8
%88 = and i64 %87, 3840
%89 = lshr i64 %88, 8
%90 = load i64, i64* %7
%91 = shl i64 %89, %90
%92 = or i64 %86, %91
%93 = load i64, i64* %5
%94 = add i64 %93, 24
%95 = inttoptr i64 %94 to i64*
store volatile i64 %92, i64* %95
%96 = load i64, i64* %5
%97 = add i64 %96, 4
%98 = inttoptr i64 %97 to i64*
%99 = load volatile i64, i64* %98
%100 = load i64, i64* %7
%101 = trunc i64 %100 to i32
%102 = shl i32 15, %101
%103 = xor i32 %102, -1
%104 = sext i32 %103 to i64
%105 = and i64 %99, %104
%106 = load i64, i64* %8
%107 = and i64 %106, 240
%108 = lshr i64 %107, 4
%109 = load i64, i64* %7
%110 = shl i64 %108, %109
%111 = or i64 %105, %110
%112 = load i64, i64* %5
%113 = add i64 %112, 4
%114 = inttoptr i64 %113 to i64*
store volatile i64 %111, i64* %114
%115 = load i64, i64* %8
%116 = and i64 %115, 983040
%117 = icmp ne i64 %116, 0
br i1 %117, label %118, label %155
118: ; preds = %48
%119 = load i64, i64* %5
%120 = add i64 %119, 20
%121 = inttoptr i64 %120 to i64*
%122 = load volatile i64, i64* %121
store i64 %122, i64* %9
%123 = load i64, i64* %7
%124 = trunc i64 %123 to i32
%125 = shl i32 15, %124
%126 = xor i32 %125, -1
%127 = sext i32 %126 to i64
%128 = load i64, i64* %9
%129 = and i64 %128, %127
store i64 %129, i64* %9
%130 = load i64, i64* %8
%131 = and i64 %130, 458752
%132 = lshr i64 %131, 16
%133 = load i64, i64* %7
%134 = shl i64 %132, %133
%135 = load i64, i64* %9
%136 = or i64 %135, %134
store i64 %136, i64* %9
%137 = load i64, i64* %9
%138 = load i64, i64* %5
%139 = add i64 %138, 20
%140 = inttoptr i64 %139 to i64*
store volatile i64 %137, i64* %140
%141 = load i64, i64* %5
%142 = add i64 %141, 16
%143 = inttoptr i64 %142 to i64*
%144 = load volatile i64, i64* %143
store i64 %144, i64* %9
%145 = load i64, i64* %7
%146 = trunc i64 %145 to i32
%147 = shl i32 1, %146
%148 = sext i32 %147 to i64
%149 = load i64, i64* %9
%150 = or i64 %149, %148
store i64 %150, i64* %9
%151 = load i64, i64* %9
%152 = load i64, i64* %5
%153 = add i64 %152, 16
%154 = inttoptr i64 %153 to i64*
store volatile i64 %151, i64* %154
br label %171
155: ; preds = %48
%156 = load i64, i64* %5
%157 = add i64 %156, 16
%158 = inttoptr i64 %157 to i64*
%159 = load volatile i64, i64* %158
store i64 %159, i64* %9
%160 = load i64, i64* %7
%161 = trunc i64 %160 to i32
%162 = shl i32 1, %161
%163 = xor i32 %162, -1
%164 = sext i32 %163 to i64
%165 = load i64, i64* %9
%166 = and i64 %165, %164
store i64 %166, i64* %9
%167 = load i64, i64* %9
%168 = load i64, i64* %5
%169 = add i64 %168, 16
%170 = inttoptr i64 %169 to i64*
store volatile i64 %167, i64* %170
br label %171
171: ; preds = %155, %118
ret void
}

LLVM IR (-O2):
define void @ADCSequenceStepConfigure(i64 %0, i64 %1, i64 %2, i64 %3) {
%5 = and i64 %0, -4097
%6 = icmp eq i64 %5, 1073971200
%7 = zext i1 %6 to i32
%8 = tail call i32 @DEBUG_ASSERT(i32 %7)
%9 = icmp ult i64 %1, 4
%10 = zext i1 %9 to i32
%11 = tail call i32 @DEBUG_ASSERT(i32 %10)
%12 = icmp eq i64 %1, 0
%13 = icmp ult i64 %2, 8
%14 = and i1 %12, %13
br i1 %14, label %25, label %15
15: ; preds = %4
%16 = icmp ult i64 %2, 4
%17 = add i64 %1, -1
%18 = icmp ult i64 %17, 2
%19 = and i1 %18, %16
br i1 %19, label %25, label %20
20: ; preds = %15
%21 = icmp eq i64 %1, 3
%22 = icmp eq i64 %2, 0
%23 = and i1 %21, %22
%24 = zext i1 %23 to i32
br label %25
25: ; preds = %15, %4, %20
%26 = phi i32 [ %24, %20 ], [ 1, %4 ], [ 1, %15 ]
%27 = tail call i32 @DEBUG_ASSERT(i32 %26)
%28 = shl i64 %1, 5
%29 = add i64 %0, 64
%30 = add i64 %29, %28
%31 = shl i64 %2, 2
%32 = inttoptr i64 %30 to i64*
%33 = load volatile i64, i64* %32
%34 = trunc i64 %31 to i32
%35 = shl i32 15, %34
%36 = xor i32 %35, -1
%37 = sext i32 %36 to i64
%38 = and i64 %33, %37
%39 = and i64 %3, 15
%40 = shl i64 %39, %31
%41 = or i64 %38, %40
store volatile i64 %41, i64* %32
%42 = add i64 %30, 24
%43 = inttoptr i64 %42 to i64*
%44 = load volatile i64, i64* %43
%45 = and i64 %44, %37
%46 = lshr i64 %3, 8
%47 = and i64 %46, 15
%48 = shl i64 %47, %31
%49 = or i64 %45, %48
store volatile i64 %49, i64* %43
%50 = add i64 %30, 4
%51 = inttoptr i64 %50 to i64*
%52 = load volatile i64, i64* %51
%53 = and i64 %52, %37
%54 = lshr i64 %3, 4
%55 = and i64 %54, 15
%56 = shl i64 %55, %31
%57 = or i64 %53, %56
store volatile i64 %57, i64* %51
%58 = and i64 %3, 983040
%59 = icmp eq i64 %58, 0
br i1 %59, label %75, label %60
60: ; preds = %25
%61 = add i64 %30, 20
%62 = inttoptr i64 %61 to i64*
%63 = load volatile i64, i64* %62
%64 = and i64 %63, %37
%65 = lshr i64 %3, 16
%66 = and i64 %65, 7
%67 = shl i64 %66, %31
%68 = or i64 %64, %67
store volatile i64 %68, i64* %62
%69 = add i64 %30, 16
%70 = inttoptr i64 %69 to i64*
%71 = load volatile i64, i64* %70
%72 = shl nuw i32 1, %34
%73 = sext i32 %72 to i64
%74 = or i64 %71, %73
store volatile i64 %74, i64* %70
br label %83
75: ; preds = %25
%76 = add i64 %30, 16
%77 = inttoptr i64 %76 to i64*
%78 = load volatile i64, i64* %77
%79 = shl nuw i32 1, %34
%80 = xor i32 %79, -1
%81 = sext i32 %80 to i64
%82 = and i64 %78, %81
store volatile i64 %82, i64* %77
br label %83
83: ; preds = %75, %60
ret void
}