void util_format_signed_fetch_texel_rgtc(unsigned srcRowStride,
                                         const signed char *pixdata, unsigned i,
                                         unsigned j, signed char *value,
                                         unsigned comps) {
  signed char decode;
  const signed char *blksrc =
      (pixdata + ((srcRowStride + 3) / 4 * (j / 4) + (i / 4)) * 8 * comps);
  const signed char alpha0 = blksrc[0];
  const signed char alpha1 = blksrc[1];
  const char bit_pos = ((j & 3) * 4 + (i & 3)) * 3;
  const unsigned char acodelow = blksrc[2 + bit_pos / 8];
  const unsigned char acodehigh =
      (3 + bit_pos / 8) < 8 ? blksrc[3 + bit_pos / 8] : 0;
  const unsigned char code =
      (acodelow >> (bit_pos & 0x7) | (acodehigh << (8 - (bit_pos & 0x7)))) &
      0x7;
  if (code == 0)
    decode = alpha0;
  else if (code == 1)
    decode = alpha1;
  else if (alpha0 > alpha1)
    decode = ((alpha0 * (8 - code) + (alpha1 * (code - 1))) / 7);
  else if (code < 6)
    decode = ((alpha0 * (6 - code) + (alpha1 * (code - 1))) / 5);
  else if (code == 6)
    decode = (signed char)-128;
  else
    decode = (signed char)127;
  *value = decode;
}


x86 assembly (clang, -O0):
<util_format_signed_fetch_texel_rgtc>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %edx,-0x14(%rbp)
mov    %ecx,-0x18(%rbp)
mov    %r8,-0x20(%rbp)
mov    %r9d,-0x24(%rbp)
mov    -0x10(%rbp),%rax
mov    -0x4(%rbp),%ecx
add    $0x3,%ecx
shr    $0x2,%ecx
mov    -0x18(%rbp),%edx
shr    $0x2,%edx
imul   %edx,%ecx
mov    -0x14(%rbp),%edx
shr    $0x2,%edx
add    %edx,%ecx
shl    $0x3,%ecx
imul   -0x24(%rbp),%ecx
mov    %ecx,%ecx
add    %rcx,%rax
mov    %rax,-0x30(%rbp)
mov    -0x30(%rbp),%rax
mov    (%rax),%al
mov    %al,-0x31(%rbp)
mov    -0x30(%rbp),%rax
mov    0x1(%rax),%al
mov    %al,-0x32(%rbp)
mov    -0x18(%rbp),%eax
and    $0x3,%eax
shl    $0x2,%eax
mov    -0x14(%rbp),%ecx
and    $0x3,%ecx
add    %ecx,%eax
imul   $0x3,%eax,%eax
mov    %al,-0x33(%rbp)
mov    -0x30(%rbp),%rax
mov    %rax,-0x40(%rbp)
movsbl -0x33(%rbp),%eax
mov    $0x8,%ecx
cltd
idiv   %ecx
mov    %eax,%ecx
mov    -0x40(%rbp),%rax
add    $0x2,%ecx
movslq %ecx,%rcx
mov    (%rax,%rcx,1),%al
mov    %al,-0x34(%rbp)
movsbl -0x33(%rbp),%eax
mov    $0x8,%ecx
cltd
idiv   %ecx
add    $0x3,%eax
cmp    $0x8,%eax
jge    11db <util_format_signed_fetch_texel_rgtc+0xdb>
mov    -0x30(%rbp),%rax
mov    %rax,-0x50(%rbp)
movsbl -0x33(%rbp),%eax
mov    $0x8,%ecx
cltd
idiv   %ecx
mov    %eax,%ecx
mov    -0x50(%rbp),%rax
add    $0x3,%ecx
movslq %ecx,%rcx
movsbl (%rax,%rcx,1),%eax
mov    %eax,-0x44(%rbp)
jmp    11e5 <util_format_signed_fetch_texel_rgtc+0xe5>
xor    %eax,%eax
mov    %eax,-0x44(%rbp)
jmp    11e5 <util_format_signed_fetch_texel_rgtc+0xe5>
mov    -0x44(%rbp),%eax
mov    %al,-0x35(%rbp)
movzbl -0x34(%rbp),%eax
movsbl -0x33(%rbp),%ecx
and    $0x7,%ecx
sar    %cl,%eax
movzbl -0x35(%rbp),%edx
movsbl -0x33(%rbp),%esi
and    $0x7,%esi
mov    $0x8,%ecx
sub    %esi,%ecx
shl    %cl,%edx
mov    %edx,%ecx
or     %ecx,%eax
and    $0x7,%eax
mov    %al,-0x36(%rbp)
movzbl -0x36(%rbp),%eax
cmp    $0x0,%eax
jne    122e <util_format_signed_fetch_texel_rgtc+0x12e>
mov    -0x31(%rbp),%al
mov    %al,-0x25(%rbp)
jmp    12f5 <util_format_signed_fetch_texel_rgtc+0x1f5>
movzbl -0x36(%rbp),%eax
cmp    $0x1,%eax
jne    1246 <util_format_signed_fetch_texel_rgtc+0x146>
mov    -0x32(%rbp),%al
mov    %al,-0x25(%rbp)
jmp    12f0 <util_format_signed_fetch_texel_rgtc+0x1f0>
movsbl -0x31(%rbp),%eax
movsbl -0x32(%rbp),%ecx
cmp    %ecx,%eax
jle    1288 <util_format_signed_fetch_texel_rgtc+0x188>
movsbl -0x31(%rbp),%eax
movzbl -0x36(%rbp),%edx
mov    $0x8,%ecx
sub    %edx,%ecx
imul   %ecx,%eax
movsbl -0x32(%rbp),%ecx
movzbl -0x36(%rbp),%edx
sub    $0x1,%edx
imul   %edx,%ecx
add    %ecx,%eax
mov    $0x7,%ecx
cltd
idiv   %ecx
mov    %al,-0x25(%rbp)
jmp    12eb <util_format_signed_fetch_texel_rgtc+0x1eb>
movzbl -0x36(%rbp),%eax
cmp    $0x6,%eax
jge    12c7 <util_format_signed_fetch_texel_rgtc+0x1c7>
movsbl -0x31(%rbp),%eax
movzbl -0x36(%rbp),%edx
mov    $0x6,%ecx
sub    %edx,%ecx
imul   %ecx,%eax
movsbl -0x32(%rbp),%ecx
movzbl -0x36(%rbp),%edx
sub    $0x1,%edx
imul   %edx,%ecx
add    %ecx,%eax
mov    $0x5,%ecx
cltd
idiv   %ecx
mov    %al,-0x25(%rbp)
jmp    12e6 <util_format_signed_fetch_texel_rgtc+0x1e6>
movzbl -0x36(%rbp),%eax
cmp    $0x6,%eax
jne    12dd <util_format_signed_fetch_texel_rgtc+0x1dd>
movb   $0x80,-0x25(%rbp)
jmp    12e1 <util_format_signed_fetch_texel_rgtc+0x1e1>
movb   $0x7f,-0x25(%rbp)
jmp    12e6 <util_format_signed_fetch_texel_rgtc+0x1e6>
jmp    12eb <util_format_signed_fetch_texel_rgtc+0x1eb>
jmp    12f0 <util_format_signed_fetch_texel_rgtc+0x1f0>
jmp    12f5 <util_format_signed_fetch_texel_rgtc+0x1f5>
mov    -0x25(%rbp),%cl
mov    -0x20(%rbp),%rax
mov    %cl,(%rax)
pop    %rbp
ret

x86 assembly (clang, -O2):
<util_format_signed_fetch_texel_rgtc>:
add    $0x3,%edi
shr    $0x2,%edi
mov    %ecx,%eax
shr    $0x2,%eax
imul   %edi,%eax
mov    %edx,%edi
shr    $0x2,%edi
add    %eax,%edi
imul   %r9d,%edi
shl    $0x3,%edi
lea    (%rsi,%rdi,1),%rax
and    $0x3,%ecx
and    $0x3,%edx
lea    (%rdx,%rcx,4),%ecx
lea    (%rcx,%rcx,2),%ecx
mov    %rcx,%rdx
shr    $0x3,%rdx
mov    0x2(%rdx,%rax,1),%r9b
cmp    $0x27,%ecx
ja     1143 <util_format_signed_fetch_texel_rgtc+0x43>
mov    0x3(%rdx,%rax,1),%al
jmp    1145 <util_format_signed_fetch_texel_rgtc+0x45>
xor    %eax,%eax
mov    (%rsi,%rdi,1),%r10b
movzbl %r9b,%edx
movzbl %al,%eax
shl    $0x8,%eax
or     %edx,%eax
and    $0x7,%cl
shr    %cl,%eax
mov    %eax,%ecx
and    $0x7,%cl
je     11d4 <util_format_signed_fetch_texel_rgtc+0xd4>
mov    0x1(%rsi,%rdi,1),%sil
cmp    $0x1,%cl
jne    1172 <util_format_signed_fetch_texel_rgtc+0x72>
mov    %esi,%r10d
mov    %r10b,(%r8)
ret
movsbl %r10b,%edx
movsbl %sil,%ecx
and    $0x7,%eax
cmp    %cl,%dl
jle    119c <util_format_signed_fetch_texel_rgtc+0x9c>
mov    $0x8,%esi
sub    %eax,%esi
imul   %edx,%esi
add    $0xffffffff,%eax
imul   %ecx,%eax
add    %esi,%eax
imul   $0x4925,%eax,%r10d
jmp    11b9 <util_format_signed_fetch_texel_rgtc+0xb9>
cmp    $0x5,%al
ja     11ca <util_format_signed_fetch_texel_rgtc+0xca>
mov    $0x6,%esi
sub    %eax,%esi
imul   %edx,%esi
add    $0xffffffff,%eax
imul   %ecx,%eax
add    %esi,%eax
imul   $0x6667,%eax,%r10d
mov    %r10d,%eax
shr    $0x1f,%eax
shr    $0x11,%r10d
add    %eax,%r10d
mov    %r10b,(%r8)
ret
cmp    $0x6,%al
sete   %r10b
add    $0x7f,%r10b
mov    %r10b,(%r8)
ret

LLVM IR (-O0):
define void @util_format_signed_fetch_texel_rgtc(i32 %0, i8* %1, i32 %2, i32 %3, i8* %4, i32 %5) {
%7 = alloca i32
%8 = alloca i8*
%9 = alloca i32
%10 = alloca i32
%11 = alloca i8*
%12 = alloca i32
%13 = alloca i8
%14 = alloca i8*
%15 = alloca i8
%16 = alloca i8
%17 = alloca i8
%18 = alloca i8
%19 = alloca i8
%20 = alloca i8
store i32 %0, i32* %7
store i8* %1, i8** %8
store i32 %2, i32* %9
store i32 %3, i32* %10
store i8* %4, i8** %11
store i32 %5, i32* %12
%21 = load i8*, i8** %8
%22 = load i32, i32* %7
%23 = add i32 %22, 3
%24 = udiv i32 %23, 4
%25 = load i32, i32* %10
%26 = udiv i32 %25, 4
%27 = mul i32 %24, %26
%28 = load i32, i32* %9
%29 = udiv i32 %28, 4
%30 = add i32 %27, %29
%31 = mul i32 %30, 8
%32 = load i32, i32* %12
%33 = mul i32 %31, %32
%34 = zext i32 %33 to i64
%35 = getelementptr inbounds i8, i8* %21, i64 %34
store i8* %35, i8** %14
%36 = load i8*, i8** %14
%37 = getelementptr inbounds i8, i8* %36, i64 0
%38 = load i8, i8* %37
store i8 %38, i8* %15
%39 = load i8*, i8** %14
%40 = getelementptr inbounds i8, i8* %39, i64 1
%41 = load i8, i8* %40
store i8 %41, i8* %16
%42 = load i32, i32* %10
%43 = and i32 %42, 3
%44 = mul i32 %43, 4
%45 = load i32, i32* %9
%46 = and i32 %45, 3
%47 = add i32 %44, %46
%48 = mul i32 %47, 3
%49 = trunc i32 %48 to i8
store i8 %49, i8* %17
%50 = load i8*, i8** %14
%51 = load i8, i8* %17
%52 = sext i8 %51 to i32
%53 = sdiv i32 %52, 8
%54 = add nsw i32 2, %53
%55 = sext i32 %54 to i64
%56 = getelementptr inbounds i8, i8* %50, i64 %55
%57 = load i8, i8* %56
store i8 %57, i8* %18
%58 = load i8, i8* %17
%59 = sext i8 %58 to i32
%60 = sdiv i32 %59, 8
%61 = add nsw i32 3, %60
%62 = icmp slt i32 %61, 8
br i1 %62, label %63, label %73
63: ; preds = %6
%64 = load i8*, i8** %14
%65 = load i8, i8* %17
%66 = sext i8 %65 to i32
%67 = sdiv i32 %66, 8
%68 = add nsw i32 3, %67
%69 = sext i32 %68 to i64
%70 = getelementptr inbounds i8, i8* %64, i64 %69
%71 = load i8, i8* %70
%72 = sext i8 %71 to i32
br label %74
73: ; preds = %6
br label %74
74: ; preds = %73, %63
%75 = phi i32 [ %72, %63 ], [ 0, %73 ]
%76 = trunc i32 %75 to i8
store i8 %76, i8* %19
%77 = load i8, i8* %18
%78 = zext i8 %77 to i32
%79 = load i8, i8* %17
%80 = sext i8 %79 to i32
%81 = and i32 %80, 7
%82 = ashr i32 %78, %81
%83 = load i8, i8* %19
%84 = zext i8 %83 to i32
%85 = load i8, i8* %17
%86 = sext i8 %85 to i32
%87 = and i32 %86, 7
%88 = sub nsw i32 8, %87
%89 = shl i32 %84, %88
%90 = or i32 %82, %89
%91 = and i32 %90, 7
%92 = trunc i32 %91 to i8
store i8 %92, i8* %20
%93 = load i8, i8* %20
%94 = zext i8 %93 to i32
%95 = icmp eq i32 %94, 0
br i1 %95, label %96, label %98
96: ; preds = %74
%97 = load i8, i8* %15
store i8 %97, i8* %13
br label %156
98: ; preds = %74
%99 = load i8, i8* %20
%100 = zext i8 %99 to i32
%101 = icmp eq i32 %100, 1
br i1 %101, label %102, label %104
102: ; preds = %98
%103 = load i8, i8* %16
store i8 %103, i8* %13
br label %155
104: ; preds = %98
%105 = load i8, i8* %15
%106 = sext i8 %105 to i32
%107 = load i8, i8* %16
%108 = sext i8 %107 to i32
%109 = icmp sgt i32 %106, %108
br i1 %109, label %110, label %126
110: ; preds = %104
%111 = load i8, i8* %15
%112 = sext i8 %111 to i32
%113 = load i8, i8* %20
%114 = zext i8 %113 to i32
%115 = sub nsw i32 8, %114
%116 = mul nsw i32 %112, %115
%117 = load i8, i8* %16
%118 = sext i8 %117 to i32
%119 = load i8, i8* %20
%120 = zext i8 %119 to i32
%121 = sub nsw i32 %120, 1
%122 = mul nsw i32 %118, %121
%123 = add nsw i32 %116, %122
%124 = sdiv i32 %123, 7
%125 = trunc i32 %124 to i8
store i8 %125, i8* %13
br label %154
126: ; preds = %104
%127 = load i8, i8* %20
%128 = zext i8 %127 to i32
%129 = icmp slt i32 %128, 6
br i1 %129, label %130, label %146
130: ; preds = %126
%131 = load i8, i8* %15
%132 = sext i8 %131 to i32
%133 = load i8, i8* %20
%134 = zext i8 %133 to i32
%135 = sub nsw i32 6, %134
%136 = mul nsw i32 %132, %135
%137 = load i8, i8* %16
%138 = sext i8 %137 to i32
%139 = load i8, i8* %20
%140 = zext i8 %139 to i32
%141 = sub nsw i32 %140, 1
%142 = mul nsw i32 %138, %141
%143 = add nsw i32 %136, %142
%144 = sdiv i32 %143, 5
%145 = trunc i32 %144 to i8
store i8 %145, i8* %13
br label %153
146: ; preds = %126
%147 = load i8, i8* %20
%148 = zext i8 %147 to i32
%149 = icmp eq i32 %148, 6
br i1 %149, label %150, label %151
150: ; preds = %146
store i8 -128, i8* %13
br label %152
151: ; preds = %146
store i8 127, i8* %13
br label %152
152: ; preds = %151, %150
br label %153
153: ; preds = %152, %130
br label %154
154: ; preds = %153, %110
br label %155
155: ; preds = %154, %102
br label %156
156: ; preds = %155, %96
%157 = load i8, i8* %13
%158 = load i8*, i8** %11
store i8 %157, i8* %158
ret void
}

LLVM IR (-O2):
define void @util_format_signed_fetch_texel_rgtc(i32 %0, i8* nocapture %1, i32 %2, i32 %3, i8* nocapture writeonly %4, i32 %5) {
%7 = add i32 %0, 3
%8 = lshr i32 %7, 2
%9 = lshr i32 %3, 2
%10 = mul i32 %9, %8
%11 = lshr i32 %2, 2
%12 = add i32 %10, %11
%13 = shl i32 %5, 3
%14 = mul i32 %13, %12
%15 = zext i32 %14 to i64
%16 = getelementptr inbounds i8, i8* %1, i64 %15
%17 = load i8, i8* %16
%18 = getelementptr inbounds i8, i8* %16, i64 1
%19 = load i8, i8* %18
%20 = shl i32 %3, 2
%21 = and i32 %20, 12
%22 = and i32 %2, 3
%23 = or i32 %21, %22
%24 = mul nuw nsw i32 %23, 3
%25 = lshr i32 %24, 3
%26 = add nuw nsw i32 %25, 2
%27 = zext i32 %26 to i64
%28 = getelementptr inbounds i8, i8* %16, i64 %27
%29 = load i8, i8* %28
%30 = icmp ult i32 %24, 40
br i1 %30, label %31, label %36
31: ; preds = %6
%32 = add nuw nsw i32 %25, 3
%33 = zext i32 %32 to i64
%34 = getelementptr inbounds i8, i8* %16, i64 %33
%35 = load i8, i8* %34
br label %36
36: ; preds = %6, %31
%37 = phi i8 [ %35, %31 ], [ 0, %6 ]
%38 = trunc i32 %24 to i8
%39 = tail call i8 @llvm.fshr.i8(i8 %37, i8 %29, i8 %38)
%40 = and i8 %39, 7
%41 = zext i8 %40 to i32
switch i8 %40, label %43 [
i8 0, label %70
i8 1, label %42
]
42: ; preds = %36
br label %70
43: ; preds = %36
%44 = sext i8 %17 to i32
%45 = sext i8 %19 to i32
%46 = icmp sgt i8 %17, %19
br i1 %46, label %47, label %56
47: ; preds = %43
%48 = sub nuw nsw i32 8, %41
%49 = mul nsw i32 %48, %44
%50 = add nsw i32 %41, -1
%51 = mul nsw i32 %50, %45
%52 = add nsw i32 %49, %51
%53 = trunc i32 %52 to i16
%54 = sdiv i16 %53, 7
%55 = trunc i16 %54 to i8
br label %70
56: ; preds = %43
%57 = icmp ult i8 %40, 6
br i1 %57, label %58, label %67
58: ; preds = %56
%59 = sub nsw i32 6, %41
%60 = mul nsw i32 %59, %44
%61 = add nsw i32 %41, -1
%62 = mul nsw i32 %61, %45
%63 = add nsw i32 %60, %62
%64 = trunc i32 %63 to i16
%65 = sdiv i16 %64, 5
%66 = trunc i16 %65 to i8
br label %70
67: ; preds = %56
%68 = icmp eq i8 %40, 6
%69 = select i1 %68, i8 -128, i8 127
br label %70
70: ; preds = %67, %36, %42, %58, %47
%71 = phi i8 [ %19, %42 ], [ %55, %47 ], [ %66, %58 ], [ %17, %36 ], [ %69, %67 ]
store i8 %71, i8* %4
ret void
}