int __AreAllHVwgtsBelow(int ncon, float alpha, float *vwgt1, float beta,
                        float *vwgt2, float *limit) {
  int i;
  for (i = 0; i < ncon; i++)
    if (alpha * vwgt1[i] + beta * vwgt2[i] > limit[i])
      return 0;
  return 1;
}


x86 assembly (clang, -O0):
<__AreAllHVwgtsBelow>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x8(%rbp)
movss  %xmm0,-0xc(%rbp)
mov    %rsi,-0x18(%rbp)
movss  %xmm1,-0x1c(%rbp)
mov    %rdx,-0x28(%rbp)
mov    %rcx,-0x30(%rbp)
movl   $0x0,-0x34(%rbp)
mov    -0x34(%rbp),%eax
cmp    -0x8(%rbp),%eax
jge    118d <__AreAllHVwgtsBelow+0x8d>
movss  -0xc(%rbp),%xmm0
mov    -0x18(%rbp),%rax
movslq -0x34(%rbp),%rcx
movss  (%rax,%rcx,4),%xmm2
movss  -0x1c(%rbp),%xmm1
mov    -0x28(%rbp),%rax
movslq -0x34(%rbp),%rcx
mulss  (%rax,%rcx,4),%xmm1
mulss  %xmm2,%xmm0
addss  %xmm1,%xmm0
mov    -0x30(%rbp),%rax
movslq -0x34(%rbp),%rcx
ucomiss (%rax,%rcx,4),%xmm0
jbe    117a <__AreAllHVwgtsBelow+0x7a>
movl   $0x0,-0x4(%rbp)
jmp    1194 <__AreAllHVwgtsBelow+0x94>
jmp    117f <__AreAllHVwgtsBelow+0x7f>
mov    -0x34(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x34(%rbp)
jmp    1124 <__AreAllHVwgtsBelow+0x24>
movl   $0x1,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<__AreAllHVwgtsBelow>:
mov    $0x1,%eax
test   %edi,%edi
jle    1135 <__AreAllHVwgtsBelow+0x35>
mov    %edi,%r8d
xor    %edi,%edi
xchg   %ax,%ax
movss  (%rdx,%rdi,4),%xmm2
mulss  %xmm1,%xmm2
movss  (%rsi,%rdi,4),%xmm3
mulss  %xmm0,%xmm3
addss  %xmm2,%xmm3
ucomiss (%rcx,%rdi,4),%xmm3
ja     1136 <__AreAllHVwgtsBelow+0x36>
add    $0x1,%rdi
cmp    %rdi,%r8
jne    1110 <__AreAllHVwgtsBelow+0x10>
ret
xor    %eax,%eax
ret

LLVM IR (-O0):
define i32 @__AreAllHVwgtsBelow(i32 %0, float %1, float* %2, float %3, float* %4, float* %5) {
%7 = alloca i32
%8 = alloca i32
%9 = alloca float
%10 = alloca float*
%11 = alloca float
%12 = alloca float*
%13 = alloca float*
%14 = alloca i32
store i32 %0, i32* %8
store float %1, float* %9
store float* %2, float** %10
store float %3, float* %11
store float* %4, float** %12
store float* %5, float** %13
store i32 0, i32* %14
br label %15
15: ; preds = %42, %6
%16 = load i32, i32* %14
%17 = load i32, i32* %8
%18 = icmp slt i32 %16, %17
br i1 %18, label %19, label %45
19: ; preds = %15
%20 = load float, float* %9
%21 = load float*, float** %10
%22 = load i32, i32* %14
%23 = sext i32 %22 to i64
%24 = getelementptr inbounds float, float* %21, i64 %23
%25 = load float, float* %24
%26 = load float, float* %11
%27 = load float*, float** %12
%28 = load i32, i32* %14
%29 = sext i32 %28 to i64
%30 = getelementptr inbounds float, float* %27, i64 %29
%31 = load float, float* %30
%32 = fmul float %26, %31
%33 = call float @llvm.fmuladd.f32(float %20, float %25, float %32)
%34 = load float*, float** %13
%35 = load i32, i32* %14
%36 = sext i32 %35 to i64
%37 = getelementptr inbounds float, float* %34, i64 %36
%38 = load float, float* %37
%39 = fcmp ogt float %33, %38
br i1 %39, label %40, label %41
40: ; preds = %19
store i32 0, i32* %7
br label %46
41: ; preds = %19
br label %42
42: ; preds = %41
%43 = load i32, i32* %14
%44 = add nsw i32 %43, 1
store i32 %44, i32* %14
br label %15
45: ; preds = %15
store i32 1, i32* %7
br label %46
46: ; preds = %45, %40
%47 = load i32, i32* %7
ret i32 %47
}

LLVM IR (-O2):
define i32 @__AreAllHVwgtsBelow(i32 %0, float %1, float* nocapture %2, float %3, float* nocapture %4, float* nocapture %5) {
%7 = icmp sgt i32 %0, 0
br i1 %7, label %8, label %24
8: ; preds = %6
%9 = zext i32 %0 to i64
br label %12
10: ; preds = %12
%11 = icmp eq i64 %23, %9
br i1 %11, label %24, label %12
12: ; preds = %8, %10
%13 = phi i64 [ 0, %8 ], [ %23, %10 ]
%14 = getelementptr inbounds float, float* %2, i64 %13
%15 = load float, float* %14
%16 = getelementptr inbounds float, float* %4, i64 %13
%17 = load float, float* %16
%18 = fmul float %17, %3
%19 = tail call float @llvm.fmuladd.f32(float %1, float %15, float %18)
%20 = getelementptr inbounds float, float* %5, i64 %13
%21 = load float, float* %20
%22 = fcmp ogt float %19, %21
%23 = add nuw nsw i64 %13, 1
br i1 %22, label %24, label %10
24: ; preds = %12, %10, %6
%25 = phi i32 [ 1, %6 ], [ 1, %10 ], [ 0, %12 ]
ret i32 %25
}