int needwarning(int wt) {
  int ret;
  if (wt < 10)
    ret = 1;
  else if (wt < 60)
    ret = (wt % 15 == 0);
  else if (wt < 180)
    ret = (wt % 30 == 0);
  else
    ret = (wt % 60 == 0);
  return ret;
}


x86 assembly (clang, -O0):
<needwarning>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
cmpl   $0xa,-0x4(%rbp)
jge    111d <needwarning+0x1d>
movl   $0x1,-0x8(%rbp)
jmp    1193 <needwarning+0x93>
cmpl   $0x3c,-0x4(%rbp)
jge    1145 <needwarning+0x45>
mov    -0x4(%rbp),%eax
mov    $0xf,%ecx
cltd
idiv   %ecx
cmp    $0x0,%edx
sete   %al
and    $0x1,%al
movzbl %al,%eax
mov    %eax,-0x8(%rbp)
jmp    118e <needwarning+0x8e>
cmpl   $0xb4,-0x4(%rbp)
jge    1170 <needwarning+0x70>
mov    -0x4(%rbp),%eax
mov    $0x1e,%ecx
cltd
idiv   %ecx
cmp    $0x0,%edx
sete   %al
and    $0x1,%al
movzbl %al,%eax
mov    %eax,-0x8(%rbp)
jmp    1189 <needwarning+0x89>
mov    -0x4(%rbp),%eax
mov    $0x3c,%ecx
cltd
idiv   %ecx
cmp    $0x0,%edx
sete   %al
and    $0x1,%al
movzbl %al,%eax
mov    %eax,-0x8(%rbp)
jmp    118e <needwarning+0x8e>
jmp    1193 <needwarning+0x93>
mov    -0x8(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<needwarning>:
mov    $0x1,%al
cmp    $0xa,%edi
jl     1141 <needwarning+0x41>
cmp    $0x3b,%edi
ja     1119 <needwarning+0x19>
mov    %edi,%eax
shl    $0x4,%eax
add    %edi,%eax
neg    %eax
cmp    $0x12,%al
jmp    113e <needwarning+0x3e>
cmp    $0xb3,%edi
ja     1130 <needwarning+0x30>
mov    %edi,%eax
shl    $0x4,%eax
add    %edi,%eax
neg    %eax
ror    %al
cmp    $0x9,%al
jmp    113e <needwarning+0x3e>
imul   $0xeeeeeeef,%edi,%eax
ror    $0x2,%eax
cmp    $0x4444445,%eax
setb   %al
movzbl %al,%eax
ret

LLVM IR (-O0):
define i32 @needwarning(i32 %0) {
%2 = alloca i32
%3 = alloca i32
store i32 %0, i32* %2
%4 = load i32, i32* %2
%5 = icmp slt i32 %4, 10
br i1 %5, label %6, label %7
6: ; preds = %1
store i32 1, i32* %3
br label %30
7: ; preds = %1
%8 = load i32, i32* %2
%9 = icmp slt i32 %8, 60
br i1 %9, label %10, label %15
10: ; preds = %7
%11 = load i32, i32* %2
%12 = srem i32 %11, 15
%13 = icmp eq i32 %12, 0
%14 = zext i1 %13 to i32
store i32 %14, i32* %3
br label %29
15: ; preds = %7
%16 = load i32, i32* %2
%17 = icmp slt i32 %16, 180
br i1 %17, label %18, label %23
18: ; preds = %15
%19 = load i32, i32* %2
%20 = srem i32 %19, 30
%21 = icmp eq i32 %20, 0
%22 = zext i1 %21 to i32
store i32 %22, i32* %3
br label %28
23: ; preds = %15
%24 = load i32, i32* %2
%25 = srem i32 %24, 60
%26 = icmp eq i32 %25, 0
%27 = zext i1 %26 to i32
store i32 %27, i32* %3
br label %28
28: ; preds = %23, %18
br label %29
29: ; preds = %28, %10
br label %30
30: ; preds = %29, %6
%31 = load i32, i32* %3
ret i32 %31
}

LLVM IR (-O2):
define i32 @needwarning(i32 %0) {
%2 = icmp slt i32 %0, 10
br i1 %2, label %18, label %3
3: ; preds = %1
%4 = icmp ult i32 %0, 60
br i1 %4, label %5, label %9
5: ; preds = %3
%6 = trunc i32 %0 to i8
%7 = urem i8 %6, 15
%8 = icmp eq i8 %7, 0
br label %18
9: ; preds = %3
%10 = icmp ult i32 %0, 180
br i1 %10, label %11, label %15
11: ; preds = %9
%12 = trunc i32 %0 to i8
%13 = urem i8 %12, 30
%14 = icmp eq i8 %13, 0
br label %18
15: ; preds = %9
%16 = urem i32 %0, 60
%17 = icmp eq i32 %16, 0
br label %18
18: ; preds = %1, %5, %15, %11
%19 = phi i1 [ %8, %5 ], [ %14, %11 ], [ %17, %15 ], [ true, %1 ]
%20 = zext i1 %19 to i32
ret i32 %20
}