int agile_bit_get(const unsigned char *bits, int pos) {
  unsigned char mask;
  int i;
  mask = 0x80;
  for (i = 0; i < (pos % 8); ++i)
    mask >>= 1;
  return ((mask & bits[(int)(pos / 8)]) == mask) ? 1 : 0;
}


x86 assembly (clang, -O0):
<agile_bit_get>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %esi,-0xc(%rbp)
movb   $0x80,-0xd(%rbp)
movl   $0x0,-0x14(%rbp)
mov    -0x14(%rbp),%eax
mov    %eax,-0x18(%rbp)
mov    -0xc(%rbp),%eax
mov    $0x8,%ecx
cltd
idiv   %ecx
mov    -0x18(%rbp),%eax
cmp    %edx,%eax
jge    114a <agile_bit_get+0x4a>
movzbl -0xd(%rbp),%eax
sar    $0x1,%eax
mov    %al,-0xd(%rbp)
mov    -0x14(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x14(%rbp)
jmp    1116 <agile_bit_get+0x16>
movzbl -0xd(%rbp),%eax
mov    %eax,-0x24(%rbp)
mov    -0x8(%rbp),%rax
mov    %rax,-0x20(%rbp)
mov    -0xc(%rbp),%eax
mov    $0x8,%ecx
cltd
idiv   %ecx
mov    -0x24(%rbp),%edx
mov    %eax,%ecx
mov    -0x20(%rbp),%rax
movslq %ecx,%rcx
movzbl (%rax,%rcx,1),%eax
and    %eax,%edx
movzbl -0xd(%rbp),%esi
xor    %eax,%eax
mov    $0x1,%ecx
cmp    %esi,%edx
cmove  %ecx,%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<agile_bit_get>:
lea    0x7(%rsi),%eax
test   %esi,%esi
cmovns %esi,%eax
mov    %eax,%ecx
and    $0xfffffff8,%ecx
sub    %ecx,%esi
sar    $0x3,%eax
test   %esi,%esi
jle    113a <agile_bit_get+0x3a>
add    $0xffffffff,%esi
cmp    $0x5,%esi
ja     115d <agile_bit_get+0x5d>
mov    $0x40,%ecx
lea    0xed6(%rip),%rdx
movslq (%rdx,%rsi,4),%rsi
add    %rdx,%rsi
jmp    *%rsi
mov    $0x20,%ecx
jmp    1162 <agile_bit_get+0x62>
mov    $0x80,%ecx
jmp    1162 <agile_bit_get+0x62>
mov    $0x10,%ecx
jmp    1162 <agile_bit_get+0x62>
mov    $0x8,%ecx
jmp    1162 <agile_bit_get+0x62>
mov    $0x4,%ecx
jmp    1162 <agile_bit_get+0x62>
mov    $0x2,%ecx
jmp    1162 <agile_bit_get+0x62>
mov    $0x1,%ecx
cltq
movzbl (%rdi,%rax,1),%edx
not    %edx
xor    %eax,%eax
test   %edx,%ecx
sete   %al
ret

LLVM IR (-O0):
define i32 @agile_bit_get(i8* %0, i32 %1) {
%3 = alloca i8*
%4 = alloca i32
%5 = alloca i8
%6 = alloca i32
store i8* %0, i8** %3
store i32 %1, i32* %4
store i8 -128, i8* %5
store i32 0, i32* %6
br label %7
7: ; preds = %17, %2
%8 = load i32, i32* %6
%9 = load i32, i32* %4
%10 = srem i32 %9, 8
%11 = icmp slt i32 %8, %10
br i1 %11, label %12, label %20
12: ; preds = %7
%13 = load i8, i8* %5
%14 = zext i8 %13 to i32
%15 = ashr i32 %14, 1
%16 = trunc i32 %15 to i8
store i8 %16, i8* %5
br label %17
17: ; preds = %12
%18 = load i32, i32* %6
%19 = add nsw i32 %18, 1
store i32 %19, i32* %6
br label %7
20: ; preds = %7
%21 = load i8, i8* %5
%22 = zext i8 %21 to i32
%23 = load i8*, i8** %3
%24 = load i32, i32* %4
%25 = sdiv i32 %24, 8
%26 = sext i32 %25 to i64
%27 = getelementptr inbounds i8, i8* %23, i64 %26
%28 = load i8, i8* %27
%29 = zext i8 %28 to i32
%30 = and i32 %22, %29
%31 = load i8, i8* %5
%32 = zext i8 %31 to i32
%33 = icmp eq i32 %30, %32
%34 = zext i1 %33 to i64
%35 = select i1 %33, i32 1, i32 0
ret i32 %35
}

LLVM IR (-O2):
define i32 @agile_bit_get(i8* nocapture %0, i32 %1) {
%3 = srem i32 %1, 8
%4 = sdiv i32 %1, 8
%5 = icmp sgt i32 %3, 0
br i1 %5, label %6, label %13
6: ; preds = %2
switch i32 %3, label %7 [
i32 1, label %13
i32 2, label %8
i32 3, label %9
i32 4, label %10
i32 5, label %11
i32 6, label %12
]
7: ; preds = %6
br label %13
8: ; preds = %6
br label %13
9: ; preds = %6
br label %13
10: ; preds = %6
br label %13
11: ; preds = %6
br label %13
12: ; preds = %6
br label %13
13: ; preds = %7, %8, %9, %10, %11, %12, %6, %2
%14 = phi i32 [ 128, %2 ], [ 64, %6 ], [ 1, %7 ], [ 32, %8 ], [ 16, %9 ], [ 8, %10 ], [ 4, %11 ], [ 2, %12 ]
%15 = sext i32 %4 to i64
%16 = getelementptr inbounds i8, i8* %0, i64 %15
%17 = load i8, i8* %16
%18 = zext i8 %17 to i32
%19 = and i32 %14, %18
%20 = icmp eq i32 %19, %14
%21 = zext i1 %20 to i32
ret i32 %21
}