int sync_bnx(unsigned char *buff, unsigned char data) {
  buff[0] = buff[1];
  buff[1] = data;
  return buff[0] == 0xE2 &&
         (buff[1] == 0x00 || buff[1] == 0x01 || buff[1] == 0x02 ||
          buff[1] == 0x03 || buff[1] == 0x7D || buff[1] == 0x7E ||
          buff[1] == 0x7F);
}


x86 assembly (clang, -O0):
<sync_bnx>:
push   %rbp
mov    %rsp,%rbp
mov    %sil,%al
mov    %rdi,-0x8(%rbp)
mov    %al,-0x9(%rbp)
mov    -0x8(%rbp),%rax
mov    0x1(%rax),%cl
mov    -0x8(%rbp),%rax
mov    %cl,(%rax)
mov    -0x9(%rbp),%cl
mov    -0x8(%rbp),%rax
mov    %cl,0x1(%rax)
mov    -0x8(%rbp),%rax
movzbl (%rax),%ecx
xor    %eax,%eax
cmp    $0xe2,%ecx
mov    %al,-0xa(%rbp)
jne    11d8 <sync_bnx+0xd8>
mov    -0x8(%rbp),%rax
movzbl 0x1(%rax),%ecx
mov    $0x1,%al
cmp    $0x0,%ecx
mov    %al,-0xb(%rbp)
je     11d2 <sync_bnx+0xd2>
mov    -0x8(%rbp),%rax
movzbl 0x1(%rax),%ecx
mov    $0x1,%al
cmp    $0x1,%ecx
mov    %al,-0xb(%rbp)
je     11d2 <sync_bnx+0xd2>
mov    -0x8(%rbp),%rax
movzbl 0x1(%rax),%ecx
mov    $0x1,%al
cmp    $0x2,%ecx
mov    %al,-0xb(%rbp)
je     11d2 <sync_bnx+0xd2>
mov    -0x8(%rbp),%rax
movzbl 0x1(%rax),%ecx
mov    $0x1,%al
cmp    $0x3,%ecx
mov    %al,-0xb(%rbp)
je     11d2 <sync_bnx+0xd2>
mov    -0x8(%rbp),%rax
movzbl 0x1(%rax),%ecx
mov    $0x1,%al
cmp    $0x7d,%ecx
mov    %al,-0xb(%rbp)
je     11d2 <sync_bnx+0xd2>
mov    -0x8(%rbp),%rax
movzbl 0x1(%rax),%ecx
mov    $0x1,%al
cmp    $0x7e,%ecx
mov    %al,-0xb(%rbp)
je     11d2 <sync_bnx+0xd2>
mov    -0x8(%rbp),%rax
movzbl 0x1(%rax),%eax
cmp    $0x7f,%eax
sete   %al
mov    %al,-0xb(%rbp)
mov    -0xb(%rbp),%al
mov    %al,-0xa(%rbp)
mov    -0xa(%rbp),%al
and    $0x1,%al
movzbl %al,%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<sync_bnx>:
mov    0x1(%rdi),%cl
mov    %cl,(%rdi)
mov    %sil,0x1(%rdi)
xor    %eax,%eax
cmp    $0xe2,%cl
jne    111b <sync_bnx+0x1b>
mov    $0x1,%eax
cmp    $0x4,%sil
jae    111c <sync_bnx+0x1c>
ret
lea    -0x7d(%rsi),%ecx
cmp    $0x2,%cl
jb     111b <sync_bnx+0x1b>
xor    %eax,%eax
cmp    $0x7f,%sil
sete   %al
ret

LLVM IR (-O0):
define i32 @sync_bnx(i8* %0, i8 zeroext %1) {
%3 = alloca i8*
%4 = alloca i8
store i8* %0, i8** %3
store i8 %1, i8* %4
%5 = load i8*, i8** %3
%6 = getelementptr inbounds i8, i8* %5, i64 1
%7 = load i8, i8* %6
%8 = load i8*, i8** %3
%9 = getelementptr inbounds i8, i8* %8, i64 0
store i8 %7, i8* %9
%10 = load i8, i8* %4
%11 = load i8*, i8** %3
%12 = getelementptr inbounds i8, i8* %11, i64 1
store i8 %10, i8* %12
%13 = load i8*, i8** %3
%14 = getelementptr inbounds i8, i8* %13, i64 0
%15 = load i8, i8* %14
%16 = zext i8 %15 to i32
%17 = icmp eq i32 %16, 226
br i1 %17, label %18, label %62
18: ; preds = %2
%19 = load i8*, i8** %3
%20 = getelementptr inbounds i8, i8* %19, i64 1
%21 = load i8, i8* %20
%22 = zext i8 %21 to i32
%23 = icmp eq i32 %22, 0
br i1 %23, label %60, label %24
24: ; preds = %18
%25 = load i8*, i8** %3
%26 = getelementptr inbounds i8, i8* %25, i64 1
%27 = load i8, i8* %26
%28 = zext i8 %27 to i32
%29 = icmp eq i32 %28, 1
br i1 %29, label %60, label %30
30: ; preds = %24
%31 = load i8*, i8** %3
%32 = getelementptr inbounds i8, i8* %31, i64 1
%33 = load i8, i8* %32
%34 = zext i8 %33 to i32
%35 = icmp eq i32 %34, 2
br i1 %35, label %60, label %36
36: ; preds = %30
%37 = load i8*, i8** %3
%38 = getelementptr inbounds i8, i8* %37, i64 1
%39 = load i8, i8* %38
%40 = zext i8 %39 to i32
%41 = icmp eq i32 %40, 3
br i1 %41, label %60, label %42
42: ; preds = %36
%43 = load i8*, i8** %3
%44 = getelementptr inbounds i8, i8* %43, i64 1
%45 = load i8, i8* %44
%46 = zext i8 %45 to i32
%47 = icmp eq i32 %46, 125
br i1 %47, label %60, label %48
48: ; preds = %42
%49 = load i8*, i8** %3
%50 = getelementptr inbounds i8, i8* %49, i64 1
%51 = load i8, i8* %50
%52 = zext i8 %51 to i32
%53 = icmp eq i32 %52, 126
br i1 %53, label %60, label %54
54: ; preds = %48
%55 = load i8*, i8** %3
%56 = getelementptr inbounds i8, i8* %55, i64 1
%57 = load i8, i8* %56
%58 = zext i8 %57 to i32
%59 = icmp eq i32 %58, 127
br label %60
60: ; preds = %54, %48, %42, %36, %30, %24, %18
%61 = phi i1 [ true, %48 ], [ true, %42 ], [ true, %36 ], [ true, %30 ], [ true, %24 ], [ true, %18 ], [ %59, %54 ]
br label %62
62: ; preds = %60, %2
%63 = phi i1 [ false, %2 ], [ %61, %60 ]
%64 = zext i1 %63 to i32
ret i32 %64
}

LLVM IR (-O2):
define i32 @sync_bnx(i8* nocapture %0, i8 zeroext %1) {
%3 = getelementptr inbounds i8, i8* %0, i64 1
%4 = load i8, i8* %3
store i8 %4, i8* %0
store i8 %1, i8* %3
%5 = icmp eq i8 %4, -30
br i1 %5, label %6, label %10
6: ; preds = %2
switch i8 %1, label %7 [
i8 0, label %10
i8 1, label %10
i8 2, label %10
i8 3, label %10
i8 125, label %10
i8 126, label %10
]
7: ; preds = %6
%8 = icmp eq i8 %1, 127
%9 = zext i1 %8 to i32
br label %10
10: ; preds = %6, %6, %6, %6, %6, %6, %7, %2
%11 = phi i32 [ 0, %2 ], [ 1, %6 ], [ %9, %7 ], [ 1, %6 ], [ 1, %6 ], [ 1, %6 ], [ 1, %6 ], [ 1, %6 ]
ret i32 %11
}