int fixsize(int val) {
  switch (val % 8) {
  case 0:
    return val;
  case 1:
    return val + 7;
  case 2:
    return val + 6;
  case 3:
    return val + 5;
  case 4:
    return val + 4;
  case 5:
    return val + 3;
  case 6:
    return val + 2;
  case 7:
    return val + 1;
  }
  return 0;
}


x86 assembly (clang, -O0):
<fixsize>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x8(%rbp)
mov    -0x8(%rbp),%eax
mov    %eax,%edx
add    $0x7,%edx
test   %eax,%eax
mov    %eax,%ecx
cmovs  %edx,%ecx
and    $0xfffffff8,%ecx
sub    %ecx,%eax
mov    %eax,%ecx
mov    %rcx,-0x10(%rbp)
sub    $0x7,%eax
ja     11ab <fixsize+0xab>
mov    -0x10(%rbp),%rax
lea    0xecb(%rip),%rcx
movslq (%rcx,%rax,4),%rax
add    %rcx,%rax
jmp    *%rax
mov    -0x8(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    11b2 <fixsize+0xb2>
mov    -0x8(%rbp),%eax
add    $0x7,%eax
mov    %eax,-0x4(%rbp)
jmp    11b2 <fixsize+0xb2>
mov    -0x8(%rbp),%eax
add    $0x6,%eax
mov    %eax,-0x4(%rbp)
jmp    11b2 <fixsize+0xb2>
mov    -0x8(%rbp),%eax
add    $0x5,%eax
mov    %eax,-0x4(%rbp)
jmp    11b2 <fixsize+0xb2>
mov    -0x8(%rbp),%eax
add    $0x4,%eax
mov    %eax,-0x4(%rbp)
jmp    11b2 <fixsize+0xb2>
mov    -0x8(%rbp),%eax
add    $0x3,%eax
mov    %eax,-0x4(%rbp)
jmp    11b2 <fixsize+0xb2>
mov    -0x8(%rbp),%eax
add    $0x2,%eax
mov    %eax,-0x4(%rbp)
jmp    11b2 <fixsize+0xb2>
mov    -0x8(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x4(%rbp)
jmp    11b2 <fixsize+0xb2>
movl   $0x0,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<fixsize>:
mov    %edi,%eax
lea    0x7(%rax),%ecx
test   %edi,%edi
mov    %edi,%esi
cmovs  %ecx,%esi
and    $0xfffffff8,%esi
mov    %edi,%edx
sub    %esi,%edx
cmp    $0x7,%edx
ja     112b <fixsize+0x2b>
lea    0xee1(%rip),%rsi
movslq (%rsi,%rdx,4),%rdx
add    %rsi,%rdx
jmp    *%rdx
mov    %ecx,%eax
ret
xor    %eax,%eax
ret
add    $0x6,%eax
ret
add    $0x5,%eax
ret
add    $0x4,%eax
ret
add    $0x3,%eax
ret
add    $0x2,%eax
ret
add    $0x1,%eax
ret

LLVM IR (-O0):
define i32 @fixsize(i32 %0) {
%2 = alloca i32
%3 = alloca i32
store i32 %0, i32* %3
%4 = load i32, i32* %3
%5 = srem i32 %4, 8
switch i32 %5, label %29 [
i32 0, label %6
i32 1, label %8
i32 2, label %11
i32 3, label %14
i32 4, label %17
i32 5, label %20
i32 6, label %23
i32 7, label %26
]
6: ; preds = %1
%7 = load i32, i32* %3
store i32 %7, i32* %2
br label %30
8: ; preds = %1
%9 = load i32, i32* %3
%10 = add nsw i32 %9, 7
store i32 %10, i32* %2
br label %30
11: ; preds = %1
%12 = load i32, i32* %3
%13 = add nsw i32 %12, 6
store i32 %13, i32* %2
br label %30
14: ; preds = %1
%15 = load i32, i32* %3
%16 = add nsw i32 %15, 5
store i32 %16, i32* %2
br label %30
17: ; preds = %1
%18 = load i32, i32* %3
%19 = add nsw i32 %18, 4
store i32 %19, i32* %2
br label %30
20: ; preds = %1
%21 = load i32, i32* %3
%22 = add nsw i32 %21, 3
store i32 %22, i32* %2
br label %30
23: ; preds = %1
%24 = load i32, i32* %3
%25 = add nsw i32 %24, 2
store i32 %25, i32* %2
br label %30
26: ; preds = %1
%27 = load i32, i32* %3
%28 = add nsw i32 %27, 1
store i32 %28, i32* %2
br label %30
29: ; preds = %1
store i32 0, i32* %2
br label %30
30: ; preds = %29, %26, %23, %20, %17, %14, %11, %8, %6
%31 = load i32, i32* %2
ret i32 %31
}

LLVM IR (-O2):
define i32 @fixsize(i32 %0) {
%2 = srem i32 %0, 8
switch i32 %2, label %17 [
i32 0, label %18
i32 1, label %3
i32 2, label %5
i32 3, label %7
i32 4, label %9
i32 5, label %11
i32 6, label %13
i32 7, label %15
]
3: ; preds = %1
%4 = add nsw i32 %0, 7
br label %18
5: ; preds = %1
%6 = add nsw i32 %0, 6
br label %18
7: ; preds = %1
%8 = add nsw i32 %0, 5
br label %18
9: ; preds = %1
%10 = add nsw i32 %0, 4
br label %18
11: ; preds = %1
%12 = add nsw i32 %0, 3
br label %18
13: ; preds = %1
%14 = add nsw i32 %0, 2
br label %18
15: ; preds = %1
%16 = add nsw i32 %0, 1
br label %18
17: ; preds = %1
br label %18
18: ; preds = %1, %17, %15, %13, %11, %9, %7, %5, %3
%19 = phi i32 [ 0, %17 ], [ %16, %15 ], [ %14, %13 ], [ %12, %11 ], [ %10, %9 ], [ %8, %7 ], [ %6, %5 ], [ %4, %3 ], [ %0, %1 ]
ret i32 %19
}