unsigned int create_cond_branch(unsigned long addr, unsigned long target,
                                int flags) {
  unsigned int instruction;
  long offset;
  offset = target;
  if (!(flags & 0x2))
    offset = offset - (unsigned long)addr;
  if (offset < -0x8000 || offset > 0x7FFF || offset & 0x3)
    return 0;
  instruction = 0x40000000 | (flags & 0x3FF0003) | (offset & 0xFFFC);
  return instruction;
}


x86 assembly (clang, -O0):
<create_cond_branch>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x10(%rbp)
mov    %rsi,-0x18(%rbp)
mov    %edx,-0x1c(%rbp)
mov    -0x18(%rbp),%rax
mov    %rax,-0x28(%rbp)
mov    -0x1c(%rbp),%eax
and    $0x2,%eax
cmp    $0x0,%eax
jne    1132 <create_cond_branch+0x32>
mov    -0x28(%rbp),%rax
sub    -0x10(%rbp),%rax
mov    %rax,-0x28(%rbp)
cmpq   $0xffffffffffff8000,-0x28(%rbp)
ff
jl     1160 <create_cond_branch+0x60>
cmpq   $0x7fff,-0x28(%rbp)
jg     1160 <create_cond_branch+0x60>
mov    -0x28(%rbp),%rax
and    $0x3,%rax
cmp    $0x0,%rax
je     116c <create_cond_branch+0x6c>
movl   $0x0,-0x4(%rbp)
jmp    1192 <create_cond_branch+0x92>
mov    -0x1c(%rbp),%eax
and    $0x3ff0003,%eax
or     $0x40000000,%eax
cltq
mov    -0x28(%rbp),%rcx
and    $0xfffc,%rcx
or     %rcx,%rax
mov    %eax,-0x20(%rbp)
mov    -0x20(%rbp),%eax
mov    %eax,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<create_cond_branch>:
xor    %r8d,%r8d
test   $0x2,%dl
cmovne %r8,%rdi
sub    %rdi,%rsi
movswq %si,%rdi
xor    %rsi,%rdi
mov    %esi,%ecx
and    $0x3,%ecx
and    $0x3ff0003,%edx
and    $0xfffc,%esi
lea    (%rdx,%rsi,1),%eax
add    $0x40000000,%eax
or     %rdi,%rcx
cmovne %r8d,%eax
ret

LLVM IR (-O0):
define i32 @create_cond_branch(i64 %0, i64 %1, i32 %2) {
%4 = alloca i32
%5 = alloca i64
%6 = alloca i64
%7 = alloca i32
%8 = alloca i32
%9 = alloca i64
store i64 %0, i64* %5
store i64 %1, i64* %6
store i32 %2, i32* %7
%10 = load i64, i64* %6
store i64 %10, i64* %9
%11 = load i32, i32* %7
%12 = and i32 %11, 2
%13 = icmp ne i32 %12, 0
br i1 %13, label %18, label %14
14: ; preds = %3
%15 = load i64, i64* %9
%16 = load i64, i64* %5
%17 = sub i64 %15, %16
store i64 %17, i64* %9
br label %18
18: ; preds = %14, %3
%19 = load i64, i64* %9
%20 = icmp slt i64 %19, -32768
br i1 %20, label %28, label %21
21: ; preds = %18
%22 = load i64, i64* %9
%23 = icmp sgt i64 %22, 32767
br i1 %23, label %28, label %24
24: ; preds = %21
%25 = load i64, i64* %9
%26 = and i64 %25, 3
%27 = icmp ne i64 %26, 0
br i1 %27, label %28, label %29
28: ; preds = %24, %21, %18
store i32 0, i32* %4
br label %39
29: ; preds = %24
%30 = load i32, i32* %7
%31 = and i32 %30, 67043331
%32 = or i32 1073741824, %31
%33 = sext i32 %32 to i64
%34 = load i64, i64* %9
%35 = and i64 %34, 65532
%36 = or i64 %33, %35
%37 = trunc i64 %36 to i32
store i32 %37, i32* %8
%38 = load i32, i32* %8
store i32 %38, i32* %4
br label %39
39: ; preds = %29, %28
%40 = load i32, i32* %4
ret i32 %40
}

LLVM IR (-O2):
define i32 @create_cond_branch(i64 %0, i64 %1, i32 %2) {
%4 = and i32 %2, 2
%5 = icmp eq i32 %4, 0
%6 = select i1 %5, i64 %0, i64 0
%7 = sub i64 %1, %6
%8 = add i64 %7, 32768
%9 = icmp ult i64 %8, 65536
%10 = and i64 %7, 3
%11 = icmp eq i64 %10, 0
%12 = and i1 %9, %11
%13 = and i32 %2, 67043331
%14 = trunc i64 %7 to i32
%15 = and i32 %14, 65532
%16 = or i32 %13, %15
%17 = or i32 %16, 1073741824
%18 = select i1 %12, i32 %17, i32 0
ret i32 %18
}