unsigned char gen_toc(int mode, int framerate, int bandwidth, int channels) {
  int period;
  unsigned char toc;
  period = 0;
  while (framerate < 400) {
    framerate <<= 1;
    period++;
  }
  if (mode == 1000) {
    toc = (bandwidth - 1101) << 5;
    toc |= (period - 2) << 3;
  } else if (mode == 1002) {
    int tmp = bandwidth - 1102;
    if (tmp < 0)
      tmp = 0;
    toc = 0x80;
    toc |= tmp << 5;
    toc |= period << 3;
  } else {
    toc = 0x60;
    toc |= (bandwidth - 1104) << 4;
    toc |= (period - 2) << 3;
  }
  toc |= (channels == 2) << 2;
  return toc;
}


x86 assembly (clang, -O0):
<gen_toc>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
mov    %edx,-0xc(%rbp)
mov    %ecx,-0x10(%rbp)
movl   $0x0,-0x14(%rbp)
cmpl   $0x190,-0x8(%rbp)
jge    113b <gen_toc+0x3b>
mov    -0x8(%rbp),%eax
shl    $0x1,%eax
mov    %eax,-0x8(%rbp)
mov    -0x14(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x14(%rbp)
jmp    1117 <gen_toc+0x17>
cmpl   $0x3e8,-0x4(%rbp)
jne    116d <gen_toc+0x6d>
mov    -0xc(%rbp),%eax
sub    $0x44d,%eax
shl    $0x5,%eax
mov    %al,-0x15(%rbp)
mov    -0x14(%rbp),%ecx
sub    $0x2,%ecx
shl    $0x3,%ecx
movzbl -0x15(%rbp),%eax
or     %ecx,%eax
mov    %al,-0x15(%rbp)
jmp    11ed <gen_toc+0xed>
cmpl   $0x3ea,-0x4(%rbp)
jne    11bd <gen_toc+0xbd>
mov    -0xc(%rbp),%eax
sub    $0x44e,%eax
mov    %eax,-0x1c(%rbp)
cmpl   $0x0,-0x1c(%rbp)
jge    1196 <gen_toc+0x96>
movl   $0x0,-0x1c(%rbp)
movb   $0x80,-0x15(%rbp)
mov    -0x1c(%rbp),%ecx
shl    $0x5,%ecx
movzbl -0x15(%rbp),%eax
or     %ecx,%eax
mov    %al,-0x15(%rbp)
mov    -0x14(%rbp),%ecx
shl    $0x3,%ecx
movzbl -0x15(%rbp),%eax
or     %ecx,%eax
mov    %al,-0x15(%rbp)
jmp    11e8 <gen_toc+0xe8>
movb   $0x60,-0x15(%rbp)
mov    -0xc(%rbp),%ecx
sub    $0x450,%ecx
shl    $0x4,%ecx
movzbl -0x15(%rbp),%eax
or     %ecx,%eax
mov    %al,-0x15(%rbp)
mov    -0x14(%rbp),%ecx
sub    $0x2,%ecx
shl    $0x3,%ecx
movzbl -0x15(%rbp),%eax
or     %ecx,%eax
mov    %al,-0x15(%rbp)
jmp    11ed <gen_toc+0xed>
cmpl   $0x2,-0x10(%rbp)
sete   %al
and    $0x1,%al
movzbl %al,%ecx
shl    $0x2,%ecx
movzbl -0x15(%rbp),%eax
or     %ecx,%eax
mov    %al,-0x15(%rbp)
movzbl -0x15(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<gen_toc>:
xor    %eax,%eax
cmp    $0x18f,%esi
jg     111d <gen_toc+0x1d>
xor    %eax,%eax
nopl   0x0(%rax)
add    %esi,%esi
add    $0x8,%eax
cmp    $0x190,%esi
jl     1110 <gen_toc+0x10>
cmp    $0x3ea,%edi
je     113d <gen_toc+0x3d>
cmp    $0x3e8,%edi
jne    115f <gen_toc+0x5f>
shl    $0x5,%edx
add    $0x60,%edx
add    $0xfffffff0,%eax
movzbl %dl,%edx
or     %eax,%edx
jmp    116e <gen_toc+0x6e>
cmp    $0x44f,%edx
mov    $0x44e,%esi
cmovge %edx,%esi
shl    $0x5,%esi
add    $0x40,%esi
movzbl %sil,%edx
or     %eax,%edx
or     $0x80,%edx
jmp    116e <gen_toc+0x6e>
shl    $0x4,%edx
add    $0xf0,%eax
or     %edx,%eax
or     $0x60,%eax
mov    %eax,%edx
xor    %eax,%eax
cmp    $0x2,%ecx
sete   %al
shl    $0x2,%eax
or     %edx,%eax
ret

LLVM IR (-O0):
define zeroext i8 @gen_toc(i32 %0, i32 %1, i32 %2, i32 %3) {
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
%8 = alloca i32
%9 = alloca i32
%10 = alloca i8
%11 = alloca i32
store i32 %0, i32* %5
store i32 %1, i32* %6
store i32 %2, i32* %7
store i32 %3, i32* %8
store i32 0, i32* %9
br label %12
12: ; preds = %15, %4
%13 = load i32, i32* %6
%14 = icmp slt i32 %13, 400
br i1 %14, label %15, label %20
15: ; preds = %12
%16 = load i32, i32* %6
%17 = shl i32 %16, 1
store i32 %17, i32* %6
%18 = load i32, i32* %9
%19 = add nsw i32 %18, 1
store i32 %19, i32* %9
br label %12
20: ; preds = %12
%21 = load i32, i32* %5
%22 = icmp eq i32 %21, 1000
br i1 %22, label %23, label %35
23: ; preds = %20
%24 = load i32, i32* %7
%25 = sub nsw i32 %24, 1101
%26 = shl i32 %25, 5
%27 = trunc i32 %26 to i8
store i8 %27, i8* %10
%28 = load i32, i32* %9
%29 = sub nsw i32 %28, 2
%30 = shl i32 %29, 3
%31 = load i8, i8* %10
%32 = zext i8 %31 to i32
%33 = or i32 %32, %30
%34 = trunc i32 %33 to i8
store i8 %34, i8* %10
br label %73
35: ; preds = %20
%36 = load i32, i32* %5
%37 = icmp eq i32 %36, 1002
br i1 %37, label %38, label %57
38: ; preds = %35
%39 = load i32, i32* %7
%40 = sub nsw i32 %39, 1102
store i32 %40, i32* %11
%41 = load i32, i32* %11
%42 = icmp slt i32 %41, 0
br i1 %42, label %43, label %44
43: ; preds = %38
store i32 0, i32* %11
br label %44
44: ; preds = %43, %38
store i8 -128, i8* %10
%45 = load i32, i32* %11
%46 = shl i32 %45, 5
%47 = load i8, i8* %10
%48 = zext i8 %47 to i32
%49 = or i32 %48, %46
%50 = trunc i32 %49 to i8
store i8 %50, i8* %10
%51 = load i32, i32* %9
%52 = shl i32 %51, 3
%53 = load i8, i8* %10
%54 = zext i8 %53 to i32
%55 = or i32 %54, %52
%56 = trunc i32 %55 to i8
store i8 %56, i8* %10
br label %72
57: ; preds = %35
store i8 96, i8* %10
%58 = load i32, i32* %7
%59 = sub nsw i32 %58, 1104
%60 = shl i32 %59, 4
%61 = load i8, i8* %10
%62 = zext i8 %61 to i32
%63 = or i32 %62, %60
%64 = trunc i32 %63 to i8
store i8 %64, i8* %10
%65 = load i32, i32* %9
%66 = sub nsw i32 %65, 2
%67 = shl i32 %66, 3
%68 = load i8, i8* %10
%69 = zext i8 %68 to i32
%70 = or i32 %69, %67
%71 = trunc i32 %70 to i8
store i8 %71, i8* %10
br label %72
72: ; preds = %57, %44
br label %73
73: ; preds = %72, %23
%74 = load i32, i32* %8
%75 = icmp eq i32 %74, 2
%76 = zext i1 %75 to i32
%77 = shl i32 %76, 2
%78 = load i8, i8* %10
%79 = zext i8 %78 to i32
%80 = or i32 %79, %77
%81 = trunc i32 %80 to i8
store i8 %81, i8* %10
%82 = load i8, i8* %10
ret i8 %82
}

LLVM IR (-O2):
define zeroext i8 @gen_toc(i32 %0, i32 %1, i32 %2, i32 %3) {
%5 = icmp slt i32 %1, 400
br i1 %5, label %6, label %14
6: ; preds = %4, %6
%7 = phi i32 [ %9, %6 ], [ %1, %4 ]
%8 = phi i32 [ %10, %6 ], [ 0, %4 ]
%9 = shl i32 %7, 1
%10 = add nuw nsw i32 %8, 1
%11 = icmp slt i32 %9, 400
br i1 %11, label %6, label %12
12: ; preds = %6
%13 = shl i32 %10, 3
br label %14
14: ; preds = %12, %4
%15 = phi i32 [ 0, %4 ], [ %13, %12 ]
switch i32 %0, label %30 [
i32 1000, label %16
i32 1002, label %22
]
16: ; preds = %14
%17 = shl i32 %2, 5
%18 = add i32 %17, 96
%19 = add i32 %15, -16
%20 = and i32 %18, 224
%21 = or i32 %19, %20
br label %35
22: ; preds = %14
%23 = icmp sgt i32 %2, 1102
%24 = select i1 %23, i32 %2, i32 1102
%25 = shl i32 %24, 5
%26 = add i32 %25, 64
%27 = and i32 %26, 96
%28 = or i32 %27, %15
%29 = or i32 %28, 128
br label %35
30: ; preds = %14
%31 = shl i32 %2, 4
%32 = add i32 %15, 240
%33 = or i32 %31, %32
%34 = or i32 %33, 96
br label %35
35: ; preds = %22, %30, %16
%36 = phi i32 [ %21, %16 ], [ %29, %22 ], [ %34, %30 ]
%37 = icmp eq i32 %3, 2
%38 = select i1 %37, i32 4, i32 0
%39 = or i32 %36, %38
%40 = trunc i32 %39 to i8
ret i8 %40
}