int asic_wait(int event) {
  int n = event >> 5;
  unsigned int mask = (1 << (event & 0x1f));
  int i;
  for (i = 0; i < 10000000; i++) {
    if ((*((volatile unsigned long *)((0xA05F6000 + 0x900 + (n << 2))))) &
        mask) {
      return 0;
    }
  }
  return -1;
}


x86 assembly (clang, -O0):
<asic_wait>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x8(%rbp)
mov    -0x8(%rbp),%eax
sar    $0x5,%eax
mov    %eax,-0xc(%rbp)
mov    -0x8(%rbp),%ecx
and    $0x1f,%ecx
mov    $0x1,%eax
shl    %cl,%eax
mov    %eax,-0x10(%rbp)
movl   $0x0,-0x14(%rbp)
cmpl   $0x989680,-0x14(%rbp)
jge    1173 <asic_wait+0x73>
mov    -0xc(%rbp),%eax
shl    $0x2,%eax
add    $0xa05f6900,%eax
mov    %eax,%eax
mov    (%rax),%rax
mov    -0x10(%rbp),%ecx
and    %rcx,%rax
cmp    $0x0,%rax
je     1160 <asic_wait+0x60>
movl   $0x0,-0x4(%rbp)
jmp    117a <asic_wait+0x7a>
jmp    1165 <asic_wait+0x65>
mov    -0x14(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x14(%rbp)
jmp    1127 <asic_wait+0x27>
movl   $0xffffffff,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<asic_wait>:
mov    %edi,%ecx
mov    $0x1,%edx
shl    %cl,%edx
sar    $0x3,%ecx
add    $0xa05f6900,%ecx
and    $0xfffffffc,%ecx
mov    $0x989680,%esi
xor    %eax,%eax
nopl   0x0(%rax)
mov    (%rcx),%rdi
test   %edx,%edi
jne    114d <asic_wait+0x4d>
mov    (%rcx),%rdi
test   %edx,%edi
jne    114d <asic_wait+0x4d>
mov    (%rcx),%rdi
test   %edx,%edi
jne    114d <asic_wait+0x4d>
mov    (%rcx),%rdi
test   %edx,%edi
jne    114d <asic_wait+0x4d>
mov    (%rcx),%rdi
test   %edx,%edi
jne    114d <asic_wait+0x4d>
add    $0xfffffffb,%esi
jne    1120 <asic_wait+0x20>
mov    $0xffffffff,%eax
ret

LLVM IR (-O0):
define i32 @asic_wait(i32 %0) {
%2 = alloca i32
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
store i32 %0, i32* %3
%7 = load i32, i32* %3
%8 = ashr i32 %7, 5
store i32 %8, i32* %4
%9 = load i32, i32* %3
%10 = and i32 %9, 31
%11 = shl i32 1, %10
store i32 %11, i32* %5
store i32 0, i32* %6
br label %12
12: ; preds = %28, %1
%13 = load i32, i32* %6
%14 = icmp slt i32 %13, 10000000
br i1 %14, label %15, label %31
15: ; preds = %12
%16 = load i32, i32* %4
%17 = shl i32 %16, 2
%18 = add i32 -1604359936, %17
%19 = zext i32 %18 to i64
%20 = inttoptr i64 %19 to i64*
%21 = load volatile i64, i64* %20
%22 = load i32, i32* %5
%23 = zext i32 %22 to i64
%24 = and i64 %21, %23
%25 = icmp ne i64 %24, 0
br i1 %25, label %26, label %27
26: ; preds = %15
store i32 0, i32* %2
br label %32
27: ; preds = %15
br label %28
28: ; preds = %27
%29 = load i32, i32* %6
%30 = add nsw i32 %29, 1
store i32 %30, i32* %6
br label %12
31: ; preds = %12
store i32 -1, i32* %2
br label %32
32: ; preds = %31, %26
%33 = load i32, i32* %2
ret i32 %33
}

LLVM IR (-O2):
define i32 @asic_wait(i32 %0) {
%2 = and i32 %0, 31
%3 = shl nuw i32 1, %2
%4 = ashr i32 %0, 3
%5 = add nsw i32 %4, -1604359936
%6 = and i32 %5, -4
%7 = zext i32 %6 to i64
%8 = inttoptr i64 %7 to i64*
%9 = zext i32 %3 to i64
br label %29
10: ; preds = %29
%11 = load volatile i64, i64* %8
%12 = and i64 %11, %9
%13 = icmp eq i64 %12, 0
br i1 %13, label %14, label %34
14: ; preds = %10
%15 = load volatile i64, i64* %8
%16 = and i64 %15, %9
%17 = icmp eq i64 %16, 0
br i1 %17, label %18, label %34
18: ; preds = %14
%19 = load volatile i64, i64* %8
%20 = and i64 %19, %9
%21 = icmp eq i64 %20, 0
br i1 %21, label %22, label %34
22: ; preds = %18
%23 = load volatile i64, i64* %8
%24 = and i64 %23, %9
%25 = icmp eq i64 %24, 0
br i1 %25, label %26, label %34
26: ; preds = %22
%27 = add nuw nsw i32 %30, 5
%28 = icmp eq i32 %27, 10000000
br i1 %28, label %34, label %29
29: ; preds = %26, %1
%30 = phi i32 [ 0, %1 ], [ %27, %26 ]
%31 = load volatile i64, i64* %8
%32 = and i64 %31, %9
%33 = icmp eq i64 %32, 0
br i1 %33, label %10, label %34
34: ; preds = %26, %22, %18, %14, %10, %29
%35 = phi i32 [ 0, %29 ], [ 0, %10 ], [ 0, %14 ], [ 0, %18 ], [ 0, %22 ], [ -1, %26 ]
ret i32 %35
}