void VMS_BTS(s, b, m, n) int *s, b, m, n;
{
  int i, v;
  i = n - m + 1;
  v = 0;
  while (i > 0) {
    v = 2 * v + 1;
    i = i - 1;
  };
  *(s) = ((b & (v << (32 - n))) >> (32 - n));
}


x86 assembly (clang, -O0):
<VMS_BTS>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %esi,-0xc(%rbp)
mov    %edx,-0x10(%rbp)
mov    %ecx,-0x14(%rbp)
mov    -0x14(%rbp),%eax
sub    -0x10(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x18(%rbp)
movl   $0x0,-0x1c(%rbp)
cmpl   $0x0,-0x18(%rbp)
jle    1148 <VMS_BTS+0x48>
mov    -0x1c(%rbp),%eax
shl    $0x1,%eax
add    $0x1,%eax
mov    %eax,-0x1c(%rbp)
mov    -0x18(%rbp),%eax
sub    $0x1,%eax
mov    %eax,-0x18(%rbp)
jmp    1124 <VMS_BTS+0x24>
mov    -0xc(%rbp),%eax
mov    -0x1c(%rbp),%edx
mov    $0x20,%ecx
sub    -0x14(%rbp),%ecx
shl    %cl,%edx
mov    %edx,%ecx
and    %ecx,%eax
mov    $0x20,%ecx
sub    -0x14(%rbp),%ecx
sar    %cl,%eax
mov    %eax,%ecx
mov    -0x8(%rbp),%rax
mov    %ecx,(%rax)
pop    %rbp
ret

x86 assembly (clang, -O2):
<VMS_BTS>:
mov    %ecx,%eax
sub    %edx,%eax
lea    0x1(%rax),%edx
test   %edx,%edx
jle    111b <VMS_BTS+0x1b>
mov    %edx,%r8d
and    $0x7,%r8d
cmp    $0x7,%eax
jae    111f <VMS_BTS+0x1f>
xor    %eax,%eax
jmp    113d <VMS_BTS+0x3d>
xor    %eax,%eax
jmp    115b <VMS_BTS+0x5b>
and    $0xfffffff8,%edx
xor    %eax,%eax
cs nopw 0x0(%rax,%rax,1)
xchg   %ax,%ax
shl    $0x8,%eax
or     $0xff,%eax
add    $0xfffffff8,%edx
jne    1130 <VMS_BTS+0x30>
test   %r8d,%r8d
je     115b <VMS_BTS+0x5b>
cs nopw 0x0(%rax,%rax,1)
nopl   0x0(%rax)
add    %eax,%eax
add    $0x1,%eax
add    $0xffffffff,%r8d
jne    1150 <VMS_BTS+0x50>
neg    %cl
shl    %cl,%eax
and    %esi,%eax
sar    %cl,%eax
mov    %eax,(%rdi)
ret

LLVM IR (-O0):
define void @VMS_BTS(i32* %0, i32 %1, i32 %2, i32 %3) {
%5 = alloca i32*
%6 = alloca i32
%7 = alloca i32
%8 = alloca i32
%9 = alloca i32
%10 = alloca i32
store i32* %0, i32** %5
store i32 %1, i32* %6
store i32 %2, i32* %7
store i32 %3, i32* %8
%11 = load i32, i32* %8
%12 = load i32, i32* %7
%13 = sub nsw i32 %11, %12
%14 = add nsw i32 %13, 1
store i32 %14, i32* %9
store i32 0, i32* %10
br label %15
15: ; preds = %18, %4
%16 = load i32, i32* %9
%17 = icmp sgt i32 %16, 0
br i1 %17, label %18, label %24
18: ; preds = %15
%19 = load i32, i32* %10
%20 = mul nsw i32 2, %19
%21 = add nsw i32 %20, 1
store i32 %21, i32* %10
%22 = load i32, i32* %9
%23 = sub nsw i32 %22, 1
store i32 %23, i32* %9
br label %15
24: ; preds = %15
%25 = load i32, i32* %6
%26 = load i32, i32* %10
%27 = load i32, i32* %8
%28 = sub nsw i32 32, %27
%29 = shl i32 %26, %28
%30 = and i32 %25, %29
%31 = load i32, i32* %8
%32 = sub nsw i32 32, %31
%33 = ashr i32 %30, %32
%34 = load i32*, i32** %5
store i32 %33, i32* %34
ret void
}

LLVM IR (-O2):
define void @VMS_BTS(i32* nocapture writeonly %0, i32 %1, i32 %2, i32 %3) {
%5 = sub i32 1, %2
%6 = add i32 %5, %3
%7 = icmp sgt i32 %6, 0
br i1 %7, label %8, label %32
8: ; preds = %4
%9 = sub i32 %3, %2
%10 = and i32 %6, 7
%11 = icmp ult i32 %9, 7
br i1 %11, label %21, label %12
12: ; preds = %8
%13 = and i32 %6, -8
br label %14
14: ; preds = %14, %12
%15 = phi i32 [ 0, %12 ], [ %18, %14 ]
%16 = phi i32 [ 0, %12 ], [ %19, %14 ]
%17 = shl i32 %15, 8
%18 = or i32 %17, 255
%19 = add i32 %16, 8
%20 = icmp eq i32 %19, %13
br i1 %20, label %21, label %14
21: ; preds = %14, %8
%22 = phi i32 [ undef, %8 ], [ %18, %14 ]
%23 = phi i32 [ 0, %8 ], [ %18, %14 ]
%24 = icmp eq i32 %10, 0
br i1 %24, label %32, label %25
25: ; preds = %21, %25
%26 = phi i32 [ %29, %25 ], [ %23, %21 ]
%27 = phi i32 [ %30, %25 ], [ 0, %21 ]
%28 = shl nsw i32 %26, 1
%29 = or i32 %28, 1
%30 = add i32 %27, 1
%31 = icmp eq i32 %30, %10
br i1 %31, label %32, label %25
32: ; preds = %21, %25, %4
%33 = phi i32 [ 0, %4 ], [ %22, %21 ], [ %29, %25 ]
%34 = sub nsw i32 32, %3
%35 = shl i32 %33, %34
%36 = and i32 %35, %1
%37 = ashr i32 %36, %34
store i32 %37, i32* %0
ret void
}