long switch_eg(long x, long y, long z) {
  long w = 1;
  switch (x) {
  case 1:
    w = y * z;
    break;
  case 2:
    w = y / z;
  case 3:
    w += z;
    break;
  case 5:
  case 6:
    w -= z;
    break;
  default:
    w = 2;
  }
  return w;
}


x86 assembly (clang, -O0):
<switch_eg>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %rdx,-0x18(%rbp)
movq   $0x1,-0x20(%rbp)
mov    -0x8(%rbp),%rax
add    $0xffffffffffffffff,%rax
mov    %rax,-0x28(%rbp)
sub    $0x5,%rax
ja     1187 <switch_eg+0x87>
mov    -0x28(%rbp),%rax
lea    0xec7(%rip),%rcx
movslq (%rcx,%rax,4),%rax
add    %rcx,%rax
jmp    *%rax
mov    -0x10(%rbp),%rax
imul   -0x18(%rbp),%rax
mov    %rax,-0x20(%rbp)
jmp    118f <switch_eg+0x8f>
mov    -0x10(%rbp),%rax
cqto
idivq  -0x18(%rbp)
mov    %rax,-0x20(%rbp)
mov    -0x18(%rbp),%rax
add    -0x20(%rbp),%rax
mov    %rax,-0x20(%rbp)
jmp    118f <switch_eg+0x8f>
mov    -0x18(%rbp),%rcx
mov    -0x20(%rbp),%rax
sub    %rcx,%rax
mov    %rax,-0x20(%rbp)
jmp    118f <switch_eg+0x8f>
movq   $0x2,-0x20(%rbp)
mov    -0x20(%rbp),%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<switch_eg>:
mov    $0x2,%eax
add    $0xffffffffffffffff,%rdi
cmp    $0x5,%rdi
ja     112f <switch_eg+0x2f>
mov    %rdx,%r8
mov    $0x1,%edx
lea    0xee2(%rip),%rcx
movslq (%rcx,%rdi,4),%rdi
add    %rcx,%rdi
jmp    *%rdi
mov    $0x1,%eax
sub    %r8,%rax
ret
imul   %rsi,%r8
mov    %r8,%rax
ret
mov    %rsi,%rax
or     %r8,%rax
shr    $0x20,%rax
je     1151 <switch_eg+0x51>
mov    %rsi,%rax
cqto
idiv   %r8
mov    %rax,%rdx
jmp    115a <switch_eg+0x5a>
mov    %esi,%eax
xor    %edx,%edx
div    %r8d
mov    %eax,%edx
add    %r8,%rdx
mov    %rdx,%rax
ret

LLVM IR (-O0):
define i64 @switch_eg(i64 %0, i64 %1, i64 %2) {
%4 = alloca i64
%5 = alloca i64
%6 = alloca i64
%7 = alloca i64
store i64 %0, i64* %4
store i64 %1, i64* %5
store i64 %2, i64* %6
store i64 1, i64* %7
%8 = load i64, i64* %4
switch i64 %8, label %25 [
i64 1, label %9
i64 2, label %13
i64 3, label %17
i64 5, label %21
i64 6, label %21
]
9: ; preds = %3
%10 = load i64, i64* %5
%11 = load i64, i64* %6
%12 = mul nsw i64 %10, %11
store i64 %12, i64* %7
br label %26
13: ; preds = %3
%14 = load i64, i64* %5
%15 = load i64, i64* %6
%16 = sdiv i64 %14, %15
store i64 %16, i64* %7
br label %17
17: ; preds = %3, %13
%18 = load i64, i64* %6
%19 = load i64, i64* %7
%20 = add nsw i64 %19, %18
store i64 %20, i64* %7
br label %26
21: ; preds = %3, %3
%22 = load i64, i64* %6
%23 = load i64, i64* %7
%24 = sub nsw i64 %23, %22
store i64 %24, i64* %7
br label %26
25: ; preds = %3
store i64 2, i64* %7
br label %26
26: ; preds = %25, %21, %17, %9
%27 = load i64, i64* %7
ret i64 %27
}

LLVM IR (-O2):
define i64 @switch_eg(i64 %0, i64 %1, i64 %2) {
switch i64 %0, label %13 [
i64 1, label %4
i64 2, label %6
i64 3, label %8
i64 5, label %11
i64 6, label %11
]
4: ; preds = %3
%5 = mul nsw i64 %2, %1
br label %13
6: ; preds = %3
%7 = sdiv i64 %1, %2
br label %8
8: ; preds = %3, %6
%9 = phi i64 [ 1, %3 ], [ %7, %6 ]
%10 = add nsw i64 %9, %2
br label %13
11: ; preds = %3, %3
%12 = sub nsw i64 1, %2
br label %13
13: ; preds = %3, %11, %8, %4
%14 = phi i64 [ %12, %11 ], [ %10, %8 ], [ %5, %4 ], [ 2, %3 ]
ret i64 %14
}