unsigned long arm_modulus(unsigned long m, unsigned long p) {
  unsigned long i, t, inc;
  i = p;
  t = 0;
  while (!(i & (1 << 31))) {
    i <<= 1;
    t++;
  }
  t--;
  for (inc = t; inc > 2; inc--) {
    i = p << inc;
    if (i & (1 << 31))
      break;
    while (m >= i) {
      m -= i;
      i <<= 1;
      if (i & (1 << 31))
        break;
      if (i < p)
        break;
    }
  }
  while (m >= p) {
    m -= p;
  }
  return m;
}


x86 assembly (clang, -O0):
<arm_modulus>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    -0x10(%rbp),%rax
mov    %rax,-0x18(%rbp)
movq   $0x0,-0x20(%rbp)
mov    -0x18(%rbp),%rax
and    $0xffffffff80000000,%rax
cmp    $0x0,%rax
setne  %al
xor    $0xff,%al
test   $0x1,%al
jne    113c <arm_modulus+0x3c>
jmp    1159 <arm_modulus+0x59>
mov    -0x18(%rbp),%rax
shl    $0x1,%rax
mov    %rax,-0x18(%rbp)
mov    -0x20(%rbp),%rax
add    $0x1,%rax
mov    %rax,-0x20(%rbp)
jmp    111c <arm_modulus+0x1c>
mov    -0x20(%rbp),%rax
add    $0xffffffffffffffff,%rax
mov    %rax,-0x20(%rbp)
mov    -0x20(%rbp),%rax
mov    %rax,-0x28(%rbp)
cmpq   $0x2,-0x28(%rbp)
jbe    1215 <arm_modulus+0x115>
mov    -0x10(%rbp),%rax
mov    -0x28(%rbp),%rcx
shl    %cl,%rax
mov    %rax,-0x18(%rbp)
mov    -0x18(%rbp),%rax
and    $0xffffffff80000000,%rax
cmp    $0x0,%rax
je     11a0 <arm_modulus+0xa0>
jmp    1215 <arm_modulus+0x115>
jmp    11a5 <arm_modulus+0xa5>
mov    -0x8(%rbp),%rax
cmp    -0x18(%rbp),%rax
jb     11ff <arm_modulus+0xff>
mov    -0x18(%rbp),%rcx
mov    -0x8(%rbp),%rax
sub    %rcx,%rax
mov    %rax,-0x8(%rbp)
mov    -0x18(%rbp),%rax
shl    $0x1,%rax
mov    %rax,-0x18(%rbp)
mov    -0x18(%rbp),%rax
and    $0xffffffff80000000,%rax
cmp    $0x0,%rax
je     11e7 <arm_modulus+0xe7>
jmp    11ff <arm_modulus+0xff>
mov    -0x18(%rbp),%rax
cmp    -0x10(%rbp),%rax
jae    11fa <arm_modulus+0xfa>
jmp    11ff <arm_modulus+0xff>
jmp    11a5 <arm_modulus+0xa5>
jmp    1204 <arm_modulus+0x104>
mov    -0x28(%rbp),%rax
add    $0xffffffffffffffff,%rax
mov    %rax,-0x28(%rbp)
jmp    116d <arm_modulus+0x6d>
jmp    121a <arm_modulus+0x11a>
mov    -0x8(%rbp),%rax
cmp    -0x10(%rbp),%rax
jb     123c <arm_modulus+0x13c>
mov    -0x10(%rbp),%rcx
mov    -0x8(%rbp),%rax
sub    %rcx,%rax
mov    %rax,-0x8(%rbp)
jmp    121a <arm_modulus+0x11a>
mov    -0x8(%rbp),%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<arm_modulus>:
mov    %rdi,%rax
mov    $0xffffffffffffffff,%rcx
cmp    $0x7fffffff,%rsi
ja     1134 <arm_modulus+0x34>
mov    $0xffffffffffffffff,%rcx
mov    %rsi,%rdx
nopl   (%rax)
lea    (%rdx,%rdx,1),%rdi
add    $0x1,%rcx
cmp    $0x40000000,%rdx
mov    %rdi,%rdx
jb     1120 <arm_modulus+0x20>
mov    %rsi,%rdi
shl    %cl,%rdi
cmp    $0x3,%rcx
jb     118e <arm_modulus+0x8e>
mov    $0x80000000,%r8d
jmp    1163 <arm_modulus+0x63>
nopl   0x0(%rax,%rax,1)
mov    %rdx,%rax
add    $0xffffffffffffffff,%rcx
mov    %rsi,%rdi
shl    %cl,%rdi
cmp    $0x3,%rcx
jb     118e <arm_modulus+0x8e>
cmp    %r8,%rdi
jae    118e <arm_modulus+0x8e>
mov    %rax,%rdx
nopl   0x0(%rax,%rax,1)
mov    %rdx,%rax
sub    %rdi,%rdx
jb     1153 <arm_modulus+0x53>
add    %rdi,%rdi
cmp    $0x7fffffff,%rdi
ja     1150 <arm_modulus+0x50>
mov    %rdx,%rax
cmp    %rsi,%rdi
jae    1170 <arm_modulus+0x70>
jmp    1153 <arm_modulus+0x53>
add    %rsi,%rax
cs nopw 0x0(%rax,%rax,1)
nopl   0x0(%rax,%rax,1)
sub    %rsi,%rax
cmp    %rsi,%rax
jae    11a0 <arm_modulus+0xa0>
ret

LLVM IR (-O0):
define i64 @arm_modulus(i64 %0, i64 %1) {
%3 = alloca i64
%4 = alloca i64
%5 = alloca i64
%6 = alloca i64
%7 = alloca i64
store i64 %0, i64* %3
store i64 %1, i64* %4
%8 = load i64, i64* %4
store i64 %8, i64* %5
store i64 0, i64* %6
br label %9
9: ; preds = %14, %2
%10 = load i64, i64* %5
%11 = and i64 %10, -2147483648
%12 = icmp ne i64 %11, 0
%13 = xor i1 %12, true
br i1 %13, label %14, label %19
14: ; preds = %9
%15 = load i64, i64* %5
%16 = shl i64 %15, 1
store i64 %16, i64* %5
%17 = load i64, i64* %6
%18 = add i64 %17, 1
store i64 %18, i64* %6
br label %9
19: ; preds = %9
%20 = load i64, i64* %6
%21 = add i64 %20, -1
store i64 %21, i64* %6
%22 = load i64, i64* %6
store i64 %22, i64* %7
br label %23
23: ; preds = %56, %19
%24 = load i64, i64* %7
%25 = icmp ugt i64 %24, 2
br i1 %25, label %26, label %59
26: ; preds = %23
%27 = load i64, i64* %4
%28 = load i64, i64* %7
%29 = shl i64 %27, %28
store i64 %29, i64* %5
%30 = load i64, i64* %5
%31 = and i64 %30, -2147483648
%32 = icmp ne i64 %31, 0
br i1 %32, label %33, label %34
33: ; preds = %26
br label %59
34: ; preds = %26
br label %35
35: ; preds = %54, %34
%36 = load i64, i64* %3
%37 = load i64, i64* %5
%38 = icmp uge i64 %36, %37
br i1 %38, label %39, label %55
39: ; preds = %35
%40 = load i64, i64* %5
%41 = load i64, i64* %3
%42 = sub i64 %41, %40
store i64 %42, i64* %3
%43 = load i64, i64* %5
%44 = shl i64 %43, 1
store i64 %44, i64* %5
%45 = load i64, i64* %5
%46 = and i64 %45, -2147483648
%47 = icmp ne i64 %46, 0
br i1 %47, label %48, label %49
48: ; preds = %39
br label %55
49: ; preds = %39
%50 = load i64, i64* %5
%51 = load i64, i64* %4
%52 = icmp ult i64 %50, %51
br i1 %52, label %53, label %54
53: ; preds = %49
br label %55
54: ; preds = %49
br label %35
55: ; preds = %53, %48, %35
br label %56
56: ; preds = %55
%57 = load i64, i64* %7
%58 = add i64 %57, -1
store i64 %58, i64* %7
br label %23
59: ; preds = %33, %23
br label %60
60: ; preds = %64, %59
%61 = load i64, i64* %3
%62 = load i64, i64* %4
%63 = icmp uge i64 %61, %62
br i1 %63, label %64, label %68
64: ; preds = %60
%65 = load i64, i64* %4
%66 = load i64, i64* %3
%67 = sub i64 %66, %65
store i64 %67, i64* %3
br label %60
68: ; preds = %60
%69 = load i64, i64* %3
ret i64 %69
}

LLVM IR (-O2):
define i64 @arm_modulus(i64 %0, i64 %1) {
%3 = icmp ult i64 %1, 2147483648
br i1 %3, label %10, label %4
4: ; preds = %10, %2
%5 = phi i64 [ -1, %2 ], [ %11, %10 ]
%6 = icmp ugt i64 %5, 2
%7 = shl i64 %1, %5
%8 = icmp ult i64 %7, 2147483648
%9 = select i1 %6, i1 %8, i1 false
br i1 %9, label %16, label %37
10: ; preds = %2, %10
%11 = phi i64 [ %14, %10 ], [ 0, %2 ]
%12 = phi i64 [ %13, %10 ], [ %1, %2 ]
%13 = shl nuw nsw i64 %12, 1
%14 = add i64 %11, 1
%15 = icmp ult i64 %12, 1073741824
br i1 %15, label %10, label %4
16: ; preds = %4, %30
%17 = phi i64 [ %34, %30 ], [ %7, %4 ]
%18 = phi i64 [ %32, %30 ], [ %5, %4 ]
%19 = phi i64 [ %31, %30 ], [ %0, %4 ]
br label %20
20: ; preds = %16, %24
%21 = phi i64 [ %25, %24 ], [ %19, %16 ]
%22 = phi i64 [ %26, %24 ], [ %17, %16 ]
%23 = icmp ult i64 %21, %22
br i1 %23, label %30, label %24
24: ; preds = %20
%25 = sub i64 %21, %22
%26 = shl i64 %22, 1
%27 = icmp ugt i64 %26, 2147483647
%28 = icmp ult i64 %26, %1
%29 = or i1 %27, %28
br i1 %29, label %30, label %20
30: ; preds = %20, %24
%31 = phi i64 [ %25, %24 ], [ %21, %20 ]
%32 = add i64 %18, -1
%33 = icmp ugt i64 %32, 2
%34 = shl i64 %1, %32
%35 = icmp ult i64 %34, 2147483648
%36 = select i1 %33, i1 %35, i1 false
br i1 %36, label %16, label %37
37: ; preds = %30, %4
%38 = phi i64 [ %0, %4 ], [ %31, %30 ]
br label %39
39: ; preds = %37, %39
%40 = phi i64 [ %42, %39 ], [ %38, %37 ]
%41 = icmp ult i64 %40, %1
%42 = sub i64 %40, %1
br i1 %41, label %43, label %39
43: ; preds = %39
ret i64 %40
}