unsigned long dot_quad_addr(str)
char *str;
{
  int in_run = 0;
  int runs = 0;
  char *cp = str;
  while (*cp) {
    if (*cp == '.') {
      in_run = 0;
    } else if (in_run == 0) {
      in_run = 1;
      runs++;
    }
    cp++;
  }
  return (runs == 4 ? inet_addr(str) : (-1));
}


x86 assembly (clang, -O0):
<dot_quad_addr>:
push   %rbp
mov    %rsp,%rbp
sub    $0x20,%rsp
mov    %rdi,-0x8(%rbp)
movl   $0x0,-0xc(%rbp)
movl   $0x0,-0x10(%rbp)
mov    -0x8(%rbp),%rax
mov    %rax,-0x18(%rbp)
mov    -0x18(%rbp),%rax
cmpb   $0x0,(%rax)
je     118b <dot_quad_addr+0x7b>
mov    -0x18(%rbp),%rax
movsbl (%rax),%eax
cmp    $0x2e,%eax
jne    115b <dot_quad_addr+0x4b>
movl   $0x0,-0xc(%rbp)
jmp    117a <dot_quad_addr+0x6a>
cmpl   $0x0,-0xc(%rbp)
jne    1175 <dot_quad_addr+0x65>
movl   $0x1,-0xc(%rbp)
mov    -0x10(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x10(%rbp)
jmp    117a <dot_quad_addr+0x6a>
mov    -0x18(%rbp),%rax
add    $0x1,%rax
mov    %rax,-0x18(%rbp)
jmp    1132 <dot_quad_addr+0x22>
cmpl   $0x4,-0x10(%rbp)
jne    11a8 <dot_quad_addr+0x98>
mov    -0x8(%rbp),%rdi
mov    $0x0,%al
call   1030 <inet_addr@plt>
mov    %eax,-0x1c(%rbp)
jmp    11b5 <dot_quad_addr+0xa5>
mov    $0xffffffff,%eax
mov    %eax,-0x1c(%rbp)
jmp    11b5 <dot_quad_addr+0xa5>
mov    -0x1c(%rbp),%eax
cltq
add    $0x20,%rsp
pop    %rbp
ret

x86 assembly (clang, -O2):
<dot_quad_addr>:
push   %rax
xor    %edx,%edx
xor    %esi,%esi
mov    %rdi,%rax
jmp    1126 <dot_quad_addr+0x16>
nopw   0x0(%rax,%rax,1)
xor    %edx,%edx
add    $0x1,%rax
movzbl (%rax),%ecx
cmp    $0x2e,%cl
je     1120 <dot_quad_addr+0x10>
test   %cl,%cl
je     1143 <dot_quad_addr+0x33>
cmp    $0x1,%edx
adc    $0x0,%esi
mov    $0x1,%edx
add    $0x1,%rax
jmp    1126 <dot_quad_addr+0x16>
mov    $0xffffffffffffffff,%rax
cmp    $0x4,%esi
jne    1158 <dot_quad_addr+0x48>
xor    %eax,%eax
call   1030 <inet_addr@plt>
cltq
pop    %rcx
ret

LLVM IR (-O0):
define i64 @dot_quad_addr(i8* %0) {
%2 = alloca i8*
%3 = alloca i32
%4 = alloca i32
%5 = alloca i8*
store i8* %0, i8** %2
store i32 0, i32* %3
store i32 0, i32* %4
%6 = load i8*, i8** %2
store i8* %6, i8** %5
br label %7
7: ; preds = %24, %1
%8 = load i8*, i8** %5
%9 = load i8, i8* %8
%10 = icmp ne i8 %9, 0
br i1 %10, label %11, label %27
11: ; preds = %7
%12 = load i8*, i8** %5
%13 = load i8, i8* %12
%14 = sext i8 %13 to i32
%15 = icmp eq i32 %14, 46
br i1 %15, label %16, label %17
16: ; preds = %11
store i32 0, i32* %3
br label %24
17: ; preds = %11
%18 = load i32, i32* %3
%19 = icmp eq i32 %18, 0
br i1 %19, label %20, label %23
20: ; preds = %17
store i32 1, i32* %3
%21 = load i32, i32* %4
%22 = add nsw i32 %21, 1
store i32 %22, i32* %4
br label %23
23: ; preds = %20, %17
br label %24
24: ; preds = %23, %16
%25 = load i8*, i8** %5
%26 = getelementptr inbounds i8, i8* %25, i32 1
store i8* %26, i8** %5
br label %7
27: ; preds = %7
%28 = load i32, i32* %4
%29 = icmp eq i32 %28, 4
br i1 %29, label %30, label %33
30: ; preds = %27
%31 = load i8*, i8** %2
%32 = call i32 (i8*, ...) bitcast (i32 (...)* @inet_addr to i32 (i8*, ...)*)(i8* %31)
br label %34
33: ; preds = %27
br label %34
34: ; preds = %33, %30
%35 = phi i32 [ %32, %30 ], [ -1, %33 ]
%36 = sext i32 %35 to i64
ret i64 %36
}

LLVM IR (-O2):
define i64 @dot_quad_addr(i8* %0) {
br label %2
2: ; preds = %11, %1
%3 = phi i32 [ 0, %1 ], [ %12, %11 ]
%4 = phi i32 [ 0, %1 ], [ %13, %11 ]
%5 = phi i8* [ %0, %1 ], [ %14, %11 ]
%6 = load i8, i8* %5
switch i8 %6, label %7 [
i8 0, label %15
i8 46, label %11
]
7: ; preds = %2
%8 = icmp eq i32 %3, 0
%9 = zext i1 %8 to i32
%10 = add nsw i32 %4, %9
br label %11
11: ; preds = %7, %2
%12 = phi i32 [ 0, %2 ], [ 1, %7 ]
%13 = phi i32 [ %4, %2 ], [ %10, %7 ]
%14 = getelementptr inbounds i8, i8* %5, i64 1
br label %2
15: ; preds = %2
%16 = icmp eq i32 %4, 4
br i1 %16, label %17, label %20
17: ; preds = %15
%18 = tail call i32 (i8*, ...) bitcast (i32 (...)* @inet_addr to i32 (i8*, ...)*)(i8* %0)
%19 = sext i32 %18 to i64
br label %20
20: ; preds = %15, %17
%21 = phi i64 [ %19, %17 ], [ -1, %15 ]
ret i64 %21
}