unsigned long beta(unsigned long da, unsigned long dm) {
  unsigned long d2, d3;
  d2 = dm / 10;
  if (da <= d2)
    return ((1u << 6) / 8);
  d3 = (8 * dm) / 10;
  if (da >= d3 || d3 <= d2)
    return ((1u << 6) / 2);
  return (((1u << 6) / 8) * d3 - ((1u << 6) / 2) * d2 +
          (((1u << 6) / 2) - ((1u << 6) / 8)) * da) /
         (d3 - d2);
}


x86 assembly (clang, -O0):
<beta>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x10(%rbp)
mov    %rsi,-0x18(%rbp)
mov    -0x18(%rbp),%rax
mov    $0xa,%ecx
xor    %edx,%edx
div    %rcx
mov    %rax,-0x20(%rbp)
mov    -0x10(%rbp),%rax
cmp    -0x20(%rbp),%rax
ja     1139 <beta+0x39>
movq   $0x8,-0x8(%rbp)
jmp    11a4 <beta+0xa4>
mov    -0x18(%rbp),%rax
shl    $0x3,%rax
mov    $0xa,%ecx
xor    %edx,%edx
div    %rcx
mov    %rax,-0x28(%rbp)
mov    -0x10(%rbp),%rax
cmp    -0x28(%rbp),%rax
jae    116b <beta+0x6b>
mov    -0x28(%rbp),%rax
cmp    -0x20(%rbp),%rax
ja     1178 <beta+0x78>
movq   $0x20,-0x8(%rbp)
jmp    11a4 <beta+0xa4>
mov    -0x28(%rbp),%rax
shl    $0x3,%rax
mov    -0x20(%rbp),%rcx
shl    $0x5,%rcx
sub    %rcx,%rax
imul   $0x18,-0x10(%rbp),%rcx
add    %rcx,%rax
mov    -0x28(%rbp),%rcx
sub    -0x20(%rbp),%rcx
xor    %edx,%edx
div    %rcx
mov    %rax,-0x8(%rbp)
mov    -0x8(%rbp),%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<beta>:
movabs $0xcccccccccccccccd,%r8
cc cc cc
mov    %rsi,%rax
mul    %r8
mov    %rdx,%rcx
shr    $0x3,%rcx
mov    $0x8,%eax
cmp    %rdi,%rcx
jae    1165 <beta+0x65>
shl    $0x3,%rsi
mov    %rsi,%rax
mul    %r8
shr    $0x3,%rdx
mov    $0x20,%eax
cmp    %rdi,%rdx
jbe    1165 <beta+0x65>
mov    %rdx,%rsi
sub    %rcx,%rsi
jbe    1165 <beta+0x65>
shl    $0x5,%rcx
shl    $0x3,%rdi
lea    (%rdi,%rdi,2),%rax
sub    %rcx,%rax
lea    (%rax,%rdx,8),%rax
mov    %rax,%rcx
or     %rsi,%rcx
shr    $0x20,%rcx
je     1166 <beta+0x66>
xor    %edx,%edx
div    %rsi
ret
xor    %edx,%edx
div    %esi
ret

LLVM IR (-O0):
define i64 @beta(i64 %0, i64 %1) {
%3 = alloca i64
%4 = alloca i64
%5 = alloca i64
%6 = alloca i64
%7 = alloca i64
store i64 %0, i64* %4
store i64 %1, i64* %5
%8 = load i64, i64* %5
%9 = udiv i64 %8, 10
store i64 %9, i64* %6
%10 = load i64, i64* %4
%11 = load i64, i64* %6
%12 = icmp ule i64 %10, %11
br i1 %12, label %13, label %14
13: ; preds = %2
store i64 8, i64* %3
br label %39
14: ; preds = %2
%15 = load i64, i64* %5
%16 = mul i64 8, %15
%17 = udiv i64 %16, 10
store i64 %17, i64* %7
%18 = load i64, i64* %4
%19 = load i64, i64* %7
%20 = icmp uge i64 %18, %19
br i1 %20, label %25, label %21
21: ; preds = %14
%22 = load i64, i64* %7
%23 = load i64, i64* %6
%24 = icmp ule i64 %22, %23
br i1 %24, label %25, label %26
25: ; preds = %21, %14
store i64 32, i64* %3
br label %39
26: ; preds = %21
%27 = load i64, i64* %7
%28 = mul i64 8, %27
%29 = load i64, i64* %6
%30 = mul i64 32, %29
%31 = sub i64 %28, %30
%32 = load i64, i64* %4
%33 = mul i64 24, %32
%34 = add i64 %31, %33
%35 = load i64, i64* %7
%36 = load i64, i64* %6
%37 = sub i64 %35, %36
%38 = udiv i64 %34, %37
store i64 %38, i64* %3
br label %39
39: ; preds = %26, %25, %13
%40 = load i64, i64* %3
ret i64 %40
}

LLVM IR (-O2):
define i64 @beta(i64 %0, i64 %1) {
%3 = udiv i64 %1, 10
%4 = icmp ult i64 %3, %0
br i1 %4, label %5, label %19
5: ; preds = %2
%6 = shl i64 %1, 3
%7 = udiv i64 %6, 10
%8 = icmp ugt i64 %7, %0
%9 = icmp ugt i64 %7, %3
%10 = and i1 %8, %9
br i1 %10, label %11, label %19
11: ; preds = %5
%12 = shl nuw i64 %7, 3
%13 = mul i64 %3, -32
%14 = mul i64 %0, 24
%15 = add i64 %13, %14
%16 = add i64 %15, %12
%17 = sub nsw i64 %7, %3
%18 = udiv i64 %16, %17
br label %19
19: ; preds = %5, %2, %11
%20 = phi i64 [ %18, %11 ], [ 8, %2 ], [ 32, %5 ]
ret i64 %20
}