long long _addsub2(unsigned int src1, unsigned int src2) {
  short s1[2], s2[2], ra[2], rs[2];
  int res_lo;
  int res_hi;
  *((int *)s1) = src1;
  *((int *)s2) = src2;
  ra[0] = s1[0] + s2[0];
  ra[1] = s1[1] + s2[1];
  rs[0] = s1[0] - s2[0];
  rs[1] = s1[1] - s2[1];
  res_hi = *(int *)ra;
  res_lo = *(int *)rs;
  return (((unsigned long long)res_hi) << 32) | ((unsigned int)res_lo);
}


x86 assembly (clang, -O0):
<_addsub2>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
mov    -0x4(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0x8(%rbp),%eax
mov    %eax,-0x10(%rbp)
movswl -0xc(%rbp),%eax
movswl -0x10(%rbp),%ecx
add    %ecx,%eax
mov    %ax,-0x14(%rbp)
movswl -0xa(%rbp),%eax
movswl -0xe(%rbp),%ecx
add    %ecx,%eax
mov    %ax,-0x12(%rbp)
movswl -0xc(%rbp),%eax
movswl -0x10(%rbp),%ecx
sub    %ecx,%eax
mov    %ax,-0x18(%rbp)
movswl -0xa(%rbp),%eax
movswl -0xe(%rbp),%ecx
sub    %ecx,%eax
mov    %ax,-0x16(%rbp)
mov    -0x14(%rbp),%eax
mov    %eax,-0x20(%rbp)
mov    -0x18(%rbp),%eax
mov    %eax,-0x1c(%rbp)
movslq -0x20(%rbp),%rax
shl    $0x20,%rax
mov    -0x1c(%rbp),%ecx
or     %rcx,%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<_addsub2>:
lea    (%rsi,%rdi,1),%eax
mov    %edi,%ecx
sar    $0x10,%ecx
sub    %esi,%edi
sar    $0x10,%esi
lea    (%rsi,%rcx,1),%edx
sub    %esi,%ecx
shl    $0x10,%edx
movzwl %ax,%esi
or     %edx,%esi
shl    $0x10,%ecx
movzwl %di,%eax
or     %ecx,%eax
shl    $0x20,%rsi
or     %rsi,%rax
ret

LLVM IR (-O0):
define i64 @_addsub2(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca [2 x i16]
%6 = alloca [2 x i16]
%7 = alloca [2 x i16]
%8 = alloca [2 x i16]
%9 = alloca i32
%10 = alloca i32
store i32 %0, i32* %3
store i32 %1, i32* %4
%11 = load i32, i32* %3
%12 = getelementptr inbounds [2 x i16], [2 x i16]* %5, i64 0, i64 0
%13 = bitcast i16* %12 to i32*
store i32 %11, i32* %13
%14 = load i32, i32* %4
%15 = getelementptr inbounds [2 x i16], [2 x i16]* %6, i64 0, i64 0
%16 = bitcast i16* %15 to i32*
store i32 %14, i32* %16
%17 = getelementptr inbounds [2 x i16], [2 x i16]* %5, i64 0, i64 0
%18 = load i16, i16* %17
%19 = sext i16 %18 to i32
%20 = getelementptr inbounds [2 x i16], [2 x i16]* %6, i64 0, i64 0
%21 = load i16, i16* %20
%22 = sext i16 %21 to i32
%23 = add nsw i32 %19, %22
%24 = trunc i32 %23 to i16
%25 = getelementptr inbounds [2 x i16], [2 x i16]* %7, i64 0, i64 0
store i16 %24, i16* %25
%26 = getelementptr inbounds [2 x i16], [2 x i16]* %5, i64 0, i64 1
%27 = load i16, i16* %26
%28 = sext i16 %27 to i32
%29 = getelementptr inbounds [2 x i16], [2 x i16]* %6, i64 0, i64 1
%30 = load i16, i16* %29
%31 = sext i16 %30 to i32
%32 = add nsw i32 %28, %31
%33 = trunc i32 %32 to i16
%34 = getelementptr inbounds [2 x i16], [2 x i16]* %7, i64 0, i64 1
store i16 %33, i16* %34
%35 = getelementptr inbounds [2 x i16], [2 x i16]* %5, i64 0, i64 0
%36 = load i16, i16* %35
%37 = sext i16 %36 to i32
%38 = getelementptr inbounds [2 x i16], [2 x i16]* %6, i64 0, i64 0
%39 = load i16, i16* %38
%40 = sext i16 %39 to i32
%41 = sub nsw i32 %37, %40
%42 = trunc i32 %41 to i16
%43 = getelementptr inbounds [2 x i16], [2 x i16]* %8, i64 0, i64 0
store i16 %42, i16* %43
%44 = getelementptr inbounds [2 x i16], [2 x i16]* %5, i64 0, i64 1
%45 = load i16, i16* %44
%46 = sext i16 %45 to i32
%47 = getelementptr inbounds [2 x i16], [2 x i16]* %6, i64 0, i64 1
%48 = load i16, i16* %47
%49 = sext i16 %48 to i32
%50 = sub nsw i32 %46, %49
%51 = trunc i32 %50 to i16
%52 = getelementptr inbounds [2 x i16], [2 x i16]* %8, i64 0, i64 1
store i16 %51, i16* %52
%53 = getelementptr inbounds [2 x i16], [2 x i16]* %7, i64 0, i64 0
%54 = bitcast i16* %53 to i32*
%55 = load i32, i32* %54
store i32 %55, i32* %10
%56 = getelementptr inbounds [2 x i16], [2 x i16]* %8, i64 0, i64 0
%57 = bitcast i16* %56 to i32*
%58 = load i32, i32* %57
store i32 %58, i32* %9
%59 = load i32, i32* %10
%60 = sext i32 %59 to i64
%61 = shl i64 %60, 32
%62 = load i32, i32* %9
%63 = zext i32 %62 to i64
%64 = or i64 %61, %63
ret i64 %64
}

LLVM IR (-O2):
define i64 @_addsub2(i32 %0, i32 %1) {
%3 = add i32 %1, %0
%4 = ashr i32 %0, 16
%5 = ashr i32 %1, 16
%6 = add nsw i32 %5, %4
%7 = sub i32 %0, %1
%8 = sub nsw i32 %4, %5
%9 = shl i32 %6, 16
%10 = and i32 %3, 65535
%11 = or i32 %9, %10
%12 = shl i32 %8, 16
%13 = and i32 %7, 65535
%14 = or i32 %12, %13
%15 = zext i32 %11 to i64
%16 = shl nuw i64 %15, 32
%17 = zext i32 %14 to i64
%18 = or i64 %16, %17
ret i64 %18
}