void TimerOC4Configure(unsigned long ulBase, unsigned long ulOutputMode,
                       unsigned long ulOCompare, unsigned long ulOCCfg,
                       unsigned long ulOCNCfg, unsigned long ulOCIdleCfg) {
  unsigned long ulTempccer = 0, ulTempccmrx = 0, ulTempcr2 = 0;

  ;

  ;
  ;

  ;

  ;

  ;
  (*((volatile unsigned long *)(ulBase + 0x00000020))) &= ~0x00001000;
  ulTempccer = (*((volatile unsigned long *)(ulBase + 0x00000020)));
  ulTempcr2 = (*((volatile unsigned long *)(ulBase + 0x00000004)));
  ulTempccmrx = (*((volatile unsigned long *)(ulBase + 0x0000001C)));
  ulTempccmrx &= ~(0x00007000 | 0x00000300);
  ulTempccmrx |= (ulOutputMode << 8);
  ulTempccer &= ~0x00002000;
  ulTempccer |= ((ulOCCfg << 12) & 0x00002000);
  ulTempccer |= ((ulOCCfg << 12) & 0x00000010);
  if ((ulBase == 0x40012C00) || (ulBase == 0x40013400)) {
    ulTempcr2 &= ~(0x00004000);
    ulTempcr2 |= ((ulOCIdleCfg << 6) & (0x00004000));
  }
  (*((volatile unsigned long *)(ulBase + 0x00000004))) = ulTempcr2;
  (*((volatile unsigned long *)(ulBase + 0x0000001C))) = ulTempccmrx;
  (*((volatile unsigned long *)(ulBase + 0x00000040))) = ulOCompare;
  (*((volatile unsigned long *)(ulBase + 0x00000020))) = ulTempccer;
}


x86 assembly (clang, -O0):
<TimerOC4Configure>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %rdx,-0x18(%rbp)
mov    %rcx,-0x20(%rbp)
mov    %r8,-0x28(%rbp)
mov    %r9,-0x30(%rbp)
movq   $0x0,-0x38(%rbp)
movq   $0x0,-0x40(%rbp)
movq   $0x0,-0x48(%rbp)
mov    -0x8(%rbp),%rax
mov    0x20(%rax),%rcx
and    $0xffffffffffffefff,%rcx
mov    %rcx,0x20(%rax)
mov    -0x8(%rbp),%rax
mov    0x20(%rax),%rax
mov    %rax,-0x38(%rbp)
mov    -0x8(%rbp),%rax
mov    0x4(%rax),%rax
mov    %rax,-0x48(%rbp)
mov    -0x8(%rbp),%rax
mov    0x1c(%rax),%rax
mov    %rax,-0x40(%rbp)
mov    -0x40(%rbp),%rax
and    $0xffffffffffff8cff,%rax
mov    %rax,-0x40(%rbp)
mov    -0x10(%rbp),%rax
shl    $0x8,%rax
or     -0x40(%rbp),%rax
mov    %rax,-0x40(%rbp)
mov    -0x38(%rbp),%rax
and    $0xffffffffffffdfff,%rax
mov    %rax,-0x38(%rbp)
mov    -0x20(%rbp),%rax
shl    $0xc,%rax
and    $0x2000,%rax
or     -0x38(%rbp),%rax
mov    %rax,-0x38(%rbp)
mov    -0x20(%rbp),%rax
shl    $0xc,%rax
and    $0x10,%rax
or     -0x38(%rbp),%rax
mov    %rax,-0x38(%rbp)
cmpq   $0x40012c00,-0x8(%rbp)
40
je     11dd <TimerOC4Configure+0xdd>
cmpq   $0x40013400,-0x8(%rbp)
40
jne    1201 <TimerOC4Configure+0x101>
mov    -0x48(%rbp),%rax
and    $0xffffffffffffbfff,%rax
mov    %rax,-0x48(%rbp)
mov    -0x30(%rbp),%rax
shl    $0x6,%rax
and    $0x4000,%rax
or     -0x48(%rbp),%rax
mov    %rax,-0x48(%rbp)
mov    -0x48(%rbp),%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x4(%rax)
mov    -0x40(%rbp),%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x1c(%rax)
mov    -0x18(%rbp),%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x40(%rax)
mov    -0x38(%rbp),%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x20(%rax)
pop    %rbp
ret

x86 assembly (clang, -O2):
<TimerOC4Configure>:
andq   $0xffffffffffffefff,0x20(%rdi)
ff
mov    0x20(%rdi),%r10
mov    0x4(%rdi),%rax
mov    0x1c(%rdi),%r8
cmp    $0x40013400,%rdi
je     1126 <TimerOC4Configure+0x26>
cmp    $0x40012c00,%rdi
jne    113a <TimerOC4Configure+0x3a>
and    $0xffffffffffffbfff,%rax
shl    $0x6,%r9d
and    $0x4000,%r9d
or     %r9,%rax
and    $0xffffffffffffdfff,%r10
and    $0x2,%ecx
shl    $0xc,%rcx
or     %r10,%rcx
and    $0xffffffffffff8cff,%r8
shl    $0x8,%rsi
or     %r8,%rsi
mov    %rax,0x4(%rdi)
mov    %rsi,0x1c(%rdi)
mov    %rdx,0x40(%rdi)
mov    %rcx,0x20(%rdi)
ret

LLVM IR (-O0):
define void @TimerOC4Configure(i64 %0, i64 %1, i64 %2, i64 %3, i64 %4, i64 %5) {
%7 = alloca i64
%8 = alloca i64
%9 = alloca i64
%10 = alloca i64
%11 = alloca i64
%12 = alloca i64
%13 = alloca i64
%14 = alloca i64
%15 = alloca i64
store i64 %0, i64* %7
store i64 %1, i64* %8
store i64 %2, i64* %9
store i64 %3, i64* %10
store i64 %4, i64* %11
store i64 %5, i64* %12
store i64 0, i64* %13
store i64 0, i64* %14
store i64 0, i64* %15
%16 = load i64, i64* %7
%17 = add i64 %16, 32
%18 = inttoptr i64 %17 to i64*
%19 = load volatile i64, i64* %18
%20 = and i64 %19, -4097
store volatile i64 %20, i64* %18
%21 = load i64, i64* %7
%22 = add i64 %21, 32
%23 = inttoptr i64 %22 to i64*
%24 = load volatile i64, i64* %23
store i64 %24, i64* %13
%25 = load i64, i64* %7
%26 = add i64 %25, 4
%27 = inttoptr i64 %26 to i64*
%28 = load volatile i64, i64* %27
store i64 %28, i64* %15
%29 = load i64, i64* %7
%30 = add i64 %29, 28
%31 = inttoptr i64 %30 to i64*
%32 = load volatile i64, i64* %31
store i64 %32, i64* %14
%33 = load i64, i64* %14
%34 = and i64 %33, -29441
store i64 %34, i64* %14
%35 = load i64, i64* %8
%36 = shl i64 %35, 8
%37 = load i64, i64* %14
%38 = or i64 %37, %36
store i64 %38, i64* %14
%39 = load i64, i64* %13
%40 = and i64 %39, -8193
store i64 %40, i64* %13
%41 = load i64, i64* %10
%42 = shl i64 %41, 12
%43 = and i64 %42, 8192
%44 = load i64, i64* %13
%45 = or i64 %44, %43
store i64 %45, i64* %13
%46 = load i64, i64* %10
%47 = shl i64 %46, 12
%48 = and i64 %47, 16
%49 = load i64, i64* %13
%50 = or i64 %49, %48
store i64 %50, i64* %13
%51 = load i64, i64* %7
%52 = icmp eq i64 %51, 1073818624
br i1 %52, label %56, label %53
53: ; preds = %6
%54 = load i64, i64* %7
%55 = icmp eq i64 %54, 1073820672
br i1 %55, label %56, label %64
56: ; preds = %53, %6
%57 = load i64, i64* %15
%58 = and i64 %57, -16385
store i64 %58, i64* %15
%59 = load i64, i64* %12
%60 = shl i64 %59, 6
%61 = and i64 %60, 16384
%62 = load i64, i64* %15
%63 = or i64 %62, %61
store i64 %63, i64* %15
br label %64
64: ; preds = %56, %53
%65 = load i64, i64* %15
%66 = load i64, i64* %7
%67 = add i64 %66, 4
%68 = inttoptr i64 %67 to i64*
store volatile i64 %65, i64* %68
%69 = load i64, i64* %14
%70 = load i64, i64* %7
%71 = add i64 %70, 28
%72 = inttoptr i64 %71 to i64*
store volatile i64 %69, i64* %72
%73 = load i64, i64* %9
%74 = load i64, i64* %7
%75 = add i64 %74, 64
%76 = inttoptr i64 %75 to i64*
store volatile i64 %73, i64* %76
%77 = load i64, i64* %13
%78 = load i64, i64* %7
%79 = add i64 %78, 32
%80 = inttoptr i64 %79 to i64*
store volatile i64 %77, i64* %80
ret void
}

LLVM IR (-O2):
define void @TimerOC4Configure(i64 %0, i64 %1, i64 %2, i64 %3, i64 %4, i64 %5) {
%7 = add i64 %0, 32
%8 = inttoptr i64 %7 to i64*
%9 = load volatile i64, i64* %8
%10 = and i64 %9, -4097
store volatile i64 %10, i64* %8
%11 = load volatile i64, i64* %8
%12 = add i64 %0, 4
%13 = inttoptr i64 %12 to i64*
%14 = load volatile i64, i64* %13
%15 = add i64 %0, 28
%16 = inttoptr i64 %15 to i64*
%17 = load volatile i64, i64* %16
switch i64 %0, label %23 [
i64 1073820672, label %18
i64 1073818624, label %18
]
18: ; preds = %6, %6
%19 = and i64 %14, -16385
%20 = shl i64 %5, 6
%21 = and i64 %20, 16384
%22 = or i64 %19, %21
br label %23
23: ; preds = %6, %18
%24 = phi i64 [ %22, %18 ], [ %14, %6 ]
%25 = and i64 %11, -8193
%26 = shl i64 %3, 12
%27 = and i64 %26, 8192
%28 = or i64 %25, %27
%29 = and i64 %17, -29441
%30 = shl i64 %1, 8
%31 = or i64 %29, %30
store volatile i64 %24, i64* %13
store volatile i64 %31, i64* %16
%32 = add i64 %0, 64
%33 = inttoptr i64 %32 to i64*
store volatile i64 %2, i64* %33
store volatile i64 %28, i64* %8
ret void
}