#define NULL ((void *)0)
typedef unsigned long size_t; // Customize by platform.
typedef long intptr_t;
typedef unsigned long uintptr_t;
typedef long scalar_t__; // Either arithmetic or pointer type.
/* By default, we understand bool (as a convenience). */
typedef int bool;
#define false 0
#define true 1

/* Forward declarations */

/* Type definitions */

/* Variables and functions */
int /*<<< orphan*/ DEBUG_ASSERT(int);
void ADCSequenceConfigure(unsigned long ulBase, unsigned long ulSequenceNum,
                          unsigned long ulTrigger, unsigned long ulPriority) {
  DEBUG_ASSERT((ulBase == 0x40038000) || (ulBase == 0x40039000));
  DEBUG_ASSERT(ulSequenceNum < 4);
  DEBUG_ASSERT((ulTrigger == 0x00000000) || (ulTrigger == 0x00000001) ||
               (ulTrigger == 0x00000002) || (ulTrigger == 0x00000003) ||
               (ulTrigger == 0x00000004) || (ulTrigger == 0x00000005) ||
               (ulTrigger == 0x00000006) || (ulTrigger == 0x00000007) ||
               (ulTrigger == 0x00000008) || (ulTrigger == 0x00000009) ||
               (ulTrigger == 0x0000000F));
  DEBUG_ASSERT(ulPriority < 4);
  ulSequenceNum *= 4;
  (*((volatile unsigned long *)(ulBase + 0x00000014))) =
      (((*((volatile unsigned long *)(ulBase + 0x00000014))) &
        ~(0xf << ulSequenceNum)) |
       ((ulTrigger & 0xf) << ulSequenceNum));
  (*((volatile unsigned long *)(ulBase + 0x00000020))) =
      (((*((volatile unsigned long *)(ulBase + 0x00000020))) &
        ~(0xf << ulSequenceNum)) |
       ((ulPriority & 0x3) << ulSequenceNum));
}


x86 assembly (clang, -O0):
<ADCSequenceConfigure>:
push   %rbp
mov    %rsp,%rbp
sub    $0x40,%rsp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %rdx,-0x18(%rbp)
mov    %rcx,-0x20(%rbp)
mov    $0x1,%al
cmpq   $0x40038000,-0x8(%rbp)
40
mov    %al,-0x21(%rbp)
je     1149 <ADCSequenceConfigure+0x39>
cmpq   $0x40039000,-0x8(%rbp)
40
sete   %al
mov    %al,-0x21(%rbp)
mov    -0x21(%rbp),%al
and    $0x1,%al
movzbl %al,%edi
call   1030 <DEBUG_ASSERT@plt>
cmpq   $0x4,-0x10(%rbp)
setb   %al
and    $0x1,%al
movzbl %al,%edi
call   1030 <DEBUG_ASSERT@plt>
mov    $0x1,%al
cmpq   $0x0,-0x18(%rbp)
mov    %al,-0x22(%rbp)
je     1213 <ADCSequenceConfigure+0x103>
mov    $0x1,%al
cmpq   $0x1,-0x18(%rbp)
mov    %al,-0x22(%rbp)
je     1213 <ADCSequenceConfigure+0x103>
mov    $0x1,%al
cmpq   $0x2,-0x18(%rbp)
mov    %al,-0x22(%rbp)
je     1213 <ADCSequenceConfigure+0x103>
mov    $0x1,%al
cmpq   $0x3,-0x18(%rbp)
mov    %al,-0x22(%rbp)
je     1213 <ADCSequenceConfigure+0x103>
mov    $0x1,%al
cmpq   $0x4,-0x18(%rbp)
mov    %al,-0x22(%rbp)
je     1213 <ADCSequenceConfigure+0x103>
mov    $0x1,%al
cmpq   $0x5,-0x18(%rbp)
mov    %al,-0x22(%rbp)
je     1213 <ADCSequenceConfigure+0x103>
mov    $0x1,%al
cmpq   $0x6,-0x18(%rbp)
mov    %al,-0x22(%rbp)
je     1213 <ADCSequenceConfigure+0x103>
mov    $0x1,%al
cmpq   $0x7,-0x18(%rbp)
mov    %al,-0x22(%rbp)
je     1213 <ADCSequenceConfigure+0x103>
mov    $0x1,%al
cmpq   $0x8,-0x18(%rbp)
mov    %al,-0x22(%rbp)
je     1213 <ADCSequenceConfigure+0x103>
mov    $0x1,%al
cmpq   $0x9,-0x18(%rbp)
mov    %al,-0x22(%rbp)
je     1213 <ADCSequenceConfigure+0x103>
cmpq   $0xf,-0x18(%rbp)
sete   %al
mov    %al,-0x22(%rbp)
mov    -0x22(%rbp),%al
and    $0x1,%al
movzbl %al,%edi
call   1030 <DEBUG_ASSERT@plt>
cmpq   $0x4,-0x20(%rbp)
setb   %al
and    $0x1,%al
movzbl %al,%edi
call   1030 <DEBUG_ASSERT@plt>
mov    -0x10(%rbp),%rax
shl    $0x2,%rax
mov    %rax,-0x10(%rbp)
mov    -0x8(%rbp),%rax
mov    0x14(%rax),%rax
mov    -0x10(%rbp),%rcx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
movslq %ecx,%rcx
and    %rcx,%rax
mov    %rax,-0x38(%rbp)
mov    -0x18(%rbp),%rax
and    $0xf,%rax
mov    -0x10(%rbp),%rcx
shl    %cl,%rax
mov    -0x38(%rbp),%rcx
or     %rax,%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x14(%rax)
mov    -0x8(%rbp),%rax
mov    0x20(%rax),%rax
mov    -0x10(%rbp),%rcx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
movslq %ecx,%rcx
and    %rcx,%rax
mov    %rax,-0x30(%rbp)
mov    -0x20(%rbp),%rax
and    $0x3,%rax
mov    -0x10(%rbp),%rcx
shl    %cl,%rax
mov    -0x30(%rbp),%rcx
or     %rax,%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x20(%rax)
add    $0x40,%rsp
pop    %rbp
ret

x86 assembly (clang, -O2):
<ADCSequenceConfigure>:
push   %r15
push   %r14
push   %r12
push   %rbx
push   %rax
mov    %rcx,%r12
mov    %rdx,%rbx
mov    %rsi,%r15
mov    %rdi,%r14
mov    %rdi,%rax
and    $0xffffffffffffefff,%rax
xor    %edi,%edi
cmp    $0x40038000,%rax
sete   %dil
call   1030 <DEBUG_ASSERT@plt>
xor    %edi,%edi
cmp    $0x4,%r15
setb   %dil
call   1030 <DEBUG_ASSERT@plt>
cmp    $0xa,%rbx
setb   %al
cmp    $0xf,%rbx
sete   %cl
or     %al,%cl
movzbl %cl,%edi
call   1030 <DEBUG_ASSERT@plt>
xor    %edi,%edi
cmp    $0x4,%r12
setb   %dil
call   1030 <DEBUG_ASSERT@plt>
shl    $0x2,%r15d
mov    $0xf,%eax
mov    %r15d,%ecx
shl    %cl,%eax
not    %eax
cltq
and    $0xf,%ebx
shl    %cl,%rbx
mov    0x14(%r14),%rcx
and    %rax,%rcx
or     %rcx,%rbx
mov    %rbx,0x14(%r14)
and    $0x3,%r12d
mov    %r15d,%ecx
shl    %cl,%r12
and    0x20(%r14),%rax
or     %rax,%r12
mov    %r12,0x20(%r14)
add    $0x8,%rsp
pop    %rbx
pop    %r12
pop    %r14
pop    %r15
ret

LLVM IR (-O0):
define void @ADCSequenceConfigure(i64 %0, i64 %1, i64 %2, i64 %3) {
%5 = alloca i64
%6 = alloca i64
%7 = alloca i64
%8 = alloca i64
store i64 %0, i64* %5
store i64 %1, i64* %6
store i64 %2, i64* %7
store i64 %3, i64* %8
%9 = load i64, i64* %5
%10 = icmp eq i64 %9, 1073971200
br i1 %10, label %14, label %11
11: ; preds = %4
%12 = load i64, i64* %5
%13 = icmp eq i64 %12, 1073975296
br label %14
14: ; preds = %11, %4
%15 = phi i1 [ true, %4 ], [ %13, %11 ]
%16 = zext i1 %15 to i32
%17 = call i32 @DEBUG_ASSERT(i32 %16)
%18 = load i64, i64* %6
%19 = icmp ult i64 %18, 4
%20 = zext i1 %19 to i32
%21 = call i32 @DEBUG_ASSERT(i32 %20)
%22 = load i64, i64* %7
%23 = icmp eq i64 %22, 0
br i1 %23, label %54, label %24
24: ; preds = %14
%25 = load i64, i64* %7
%26 = icmp eq i64 %25, 1
br i1 %26, label %54, label %27
27: ; preds = %24
%28 = load i64, i64* %7
%29 = icmp eq i64 %28, 2
br i1 %29, label %54, label %30
30: ; preds = %27
%31 = load i64, i64* %7
%32 = icmp eq i64 %31, 3
br i1 %32, label %54, label %33
33: ; preds = %30
%34 = load i64, i64* %7
%35 = icmp eq i64 %34, 4
br i1 %35, label %54, label %36
36: ; preds = %33
%37 = load i64, i64* %7
%38 = icmp eq i64 %37, 5
br i1 %38, label %54, label %39
39: ; preds = %36
%40 = load i64, i64* %7
%41 = icmp eq i64 %40, 6
br i1 %41, label %54, label %42
42: ; preds = %39
%43 = load i64, i64* %7
%44 = icmp eq i64 %43, 7
br i1 %44, label %54, label %45
45: ; preds = %42
%46 = load i64, i64* %7
%47 = icmp eq i64 %46, 8
br i1 %47, label %54, label %48
48: ; preds = %45
%49 = load i64, i64* %7
%50 = icmp eq i64 %49, 9
br i1 %50, label %54, label %51
51: ; preds = %48
%52 = load i64, i64* %7
%53 = icmp eq i64 %52, 15
br label %54
54: ; preds = %51, %48, %45, %42, %39, %36, %33, %30, %27, %24, %14
%55 = phi i1 [ true, %48 ], [ true, %45 ], [ true, %42 ], [ true, %39 ], [ true, %36 ], [ true, %33 ], [ true, %30 ], [ true, %27 ], [ true, %24 ], [ true, %14 ], [ %53, %51 ]
%56 = zext i1 %55 to i32
%57 = call i32 @DEBUG_ASSERT(i32 %56)
%58 = load i64, i64* %8
%59 = icmp ult i64 %58, 4
%60 = zext i1 %59 to i32
%61 = call i32 @DEBUG_ASSERT(i32 %60)
%62 = load i64, i64* %6
%63 = mul i64 %62, 4
store i64 %63, i64* %6
%64 = load i64, i64* %5
%65 = add i64 %64, 20
%66 = inttoptr i64 %65 to i64*
%67 = load volatile i64, i64* %66
%68 = load i64, i64* %6
%69 = trunc i64 %68 to i32
%70 = shl i32 15, %69
%71 = xor i32 %70, -1
%72 = sext i32 %71 to i64
%73 = and i64 %67, %72
%74 = load i64, i64* %7
%75 = and i64 %74, 15
%76 = load i64, i64* %6
%77 = shl i64 %75, %76
%78 = or i64 %73, %77
%79 = load i64, i64* %5
%80 = add i64 %79, 20
%81 = inttoptr i64 %80 to i64*
store volatile i64 %78, i64* %81
%82 = load i64, i64* %5
%83 = add i64 %82, 32
%84 = inttoptr i64 %83 to i64*
%85 = load volatile i64, i64* %84
%86 = load i64, i64* %6
%87 = trunc i64 %86 to i32
%88 = shl i32 15, %87
%89 = xor i32 %88, -1
%90 = sext i32 %89 to i64
%91 = and i64 %85, %90
%92 = load i64, i64* %8
%93 = and i64 %92, 3
%94 = load i64, i64* %6
%95 = shl i64 %93, %94
%96 = or i64 %91, %95
%97 = load i64, i64* %5
%98 = add i64 %97, 32
%99 = inttoptr i64 %98 to i64*
store volatile i64 %96, i64* %99
ret void
}

LLVM IR (-O2):
define void @ADCSequenceConfigure(i64 %0, i64 %1, i64 %2, i64 %3) {
%5 = and i64 %0, -4097
%6 = icmp eq i64 %5, 1073971200
%7 = zext i1 %6 to i32
%8 = tail call i32 @DEBUG_ASSERT(i32 %7)
%9 = icmp ult i64 %1, 4
%10 = zext i1 %9 to i32
%11 = tail call i32 @DEBUG_ASSERT(i32 %10)
%12 = icmp ult i64 %2, 10
%13 = icmp eq i64 %2, 15
%14 = or i1 %12, %13
%15 = zext i1 %14 to i32
%16 = tail call i32 @DEBUG_ASSERT(i32 %15)
%17 = icmp ult i64 %3, 4
%18 = zext i1 %17 to i32
%19 = tail call i32 @DEBUG_ASSERT(i32 %18)
%20 = shl i64 %1, 2
%21 = add i64 %0, 20
%22 = inttoptr i64 %21 to i64*
%23 = load volatile i64, i64* %22
%24 = trunc i64 %20 to i32
%25 = shl i32 15, %24
%26 = xor i32 %25, -1
%27 = sext i32 %26 to i64
%28 = and i64 %23, %27
%29 = and i64 %2, 15
%30 = shl i64 %29, %20
%31 = or i64 %28, %30
store volatile i64 %31, i64* %22
%32 = add i64 %0, 32
%33 = inttoptr i64 %32 to i64*
%34 = load volatile i64, i64* %33
%35 = and i64 %34, %27
%36 = and i64 %3, 3
%37 = shl i64 %36, %20
%38 = or i64 %35, %37
store volatile i64 %38, i64* %33
ret void
}