int ffsl(long i) {
  int plus = 0;
  if ((i & 0xffff) == 0) {
    plus += 16;
    i >>= 16;
  }
  if ((i & 0xff) == 0) {
    plus += 8;
    i >>= 8;
  }
  if ((i & 0xf) == 0) {
    plus += 4;
    i >>= 4;
  }
  if (i & 1)
    return plus + 1;
  if (i & 2)
    return plus + 2;
  if (i & 4)
    return plus + 3;
  if (i & 8)
    return plus + 4;
  return 0;
}


x86 assembly (clang, -O0):
<ffsl>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x10(%rbp)
movl   $0x0,-0x14(%rbp)
mov    -0x10(%rbp),%rax
and    $0xffff,%rax
cmp    $0x0,%rax
jne    1138 <ffsl+0x38>
mov    -0x14(%rbp),%eax
add    $0x10,%eax
mov    %eax,-0x14(%rbp)
mov    -0x10(%rbp),%rax
sar    $0x10,%rax
mov    %rax,-0x10(%rbp)
mov    -0x10(%rbp),%rax
and    $0xff,%rax
cmp    $0x0,%rax
jne    1161 <ffsl+0x61>
mov    -0x14(%rbp),%eax
add    $0x8,%eax
mov    %eax,-0x14(%rbp)
mov    -0x10(%rbp),%rax
sar    $0x8,%rax
mov    %rax,-0x10(%rbp)
mov    -0x10(%rbp),%rax
and    $0xf,%rax
cmp    $0x0,%rax
jne    1188 <ffsl+0x88>
mov    -0x14(%rbp),%eax
add    $0x4,%eax
mov    %eax,-0x14(%rbp)
mov    -0x10(%rbp),%rax
sar    $0x4,%rax
mov    %rax,-0x10(%rbp)
mov    -0x10(%rbp),%rax
and    $0x1,%rax
cmp    $0x0,%rax
je     11a8 <ffsl+0xa8>
mov    -0x14(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x4(%rbp)
jmp    120f <ffsl+0x10f>
mov    -0x10(%rbp),%rax
and    $0x2,%rax
cmp    $0x0,%rax
je     11c8 <ffsl+0xc8>
mov    -0x14(%rbp),%eax
add    $0x2,%eax
mov    %eax,-0x4(%rbp)
jmp    120f <ffsl+0x10f>
mov    -0x10(%rbp),%rax
and    $0x4,%rax
cmp    $0x0,%rax
je     11e8 <ffsl+0xe8>
mov    -0x14(%rbp),%eax
add    $0x3,%eax
mov    %eax,-0x4(%rbp)
jmp    120f <ffsl+0x10f>
mov    -0x10(%rbp),%rax
and    $0x8,%rax
cmp    $0x0,%rax
je     1208 <ffsl+0x108>
mov    -0x14(%rbp),%eax
add    $0x4,%eax
mov    %eax,-0x4(%rbp)
jmp    120f <ffsl+0x10f>
movl   $0x0,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<ffsl>:
mov    %rdi,%rax
sar    $0x10,%rax
xor    %ecx,%ecx
test   %di,%di
sete   %cl
cmovne %rdi,%rax
shl    $0x4,%ecx
lea    0x8(%rcx),%edx
mov    %rax,%rsi
sar    $0x8,%rsi
test   %al,%al
cmovne %rax,%rsi
cmovne %ecx,%edx
mov    %rsi,%rcx
sar    $0x4,%rcx
test   $0xf,%sil
cmovne %rsi,%rcx
lea    0x4(%rdx),%eax
cmovne %edx,%eax
test   $0x1,%cl
jne    1159 <ffsl+0x59>
test   $0x2,%cl
jne    115d <ffsl+0x5d>
test   $0x4,%cl
jne    1161 <ffsl+0x61>
add    $0x4,%eax
xor    %edx,%edx
test   $0x8,%cl
cmove  %edx,%eax
ret
or     $0x1,%eax
ret
or     $0x2,%eax
ret
or     $0x3,%eax
ret

LLVM IR (-O0):
define i32 @ffsl(i64 %0) {
%2 = alloca i32
%3 = alloca i64
%4 = alloca i32
store i64 %0, i64* %3
store i32 0, i32* %4
%5 = load i64, i64* %3
%6 = and i64 %5, 65535
%7 = icmp eq i64 %6, 0
br i1 %7, label %8, label %13
8: ; preds = %1
%9 = load i32, i32* %4
%10 = add nsw i32 %9, 16
store i32 %10, i32* %4
%11 = load i64, i64* %3
%12 = ashr i64 %11, 16
store i64 %12, i64* %3
br label %13
13: ; preds = %8, %1
%14 = load i64, i64* %3
%15 = and i64 %14, 255
%16 = icmp eq i64 %15, 0
br i1 %16, label %17, label %22
17: ; preds = %13
%18 = load i32, i32* %4
%19 = add nsw i32 %18, 8
store i32 %19, i32* %4
%20 = load i64, i64* %3
%21 = ashr i64 %20, 8
store i64 %21, i64* %3
br label %22
22: ; preds = %17, %13
%23 = load i64, i64* %3
%24 = and i64 %23, 15
%25 = icmp eq i64 %24, 0
br i1 %25, label %26, label %31
26: ; preds = %22
%27 = load i32, i32* %4
%28 = add nsw i32 %27, 4
store i32 %28, i32* %4
%29 = load i64, i64* %3
%30 = ashr i64 %29, 4
store i64 %30, i64* %3
br label %31
31: ; preds = %26, %22
%32 = load i64, i64* %3
%33 = and i64 %32, 1
%34 = icmp ne i64 %33, 0
br i1 %34, label %35, label %38
35: ; preds = %31
%36 = load i32, i32* %4
%37 = add nsw i32 %36, 1
store i32 %37, i32* %2
br label %60
38: ; preds = %31
%39 = load i64, i64* %3
%40 = and i64 %39, 2
%41 = icmp ne i64 %40, 0
br i1 %41, label %42, label %45
42: ; preds = %38
%43 = load i32, i32* %4
%44 = add nsw i32 %43, 2
store i32 %44, i32* %2
br label %60
45: ; preds = %38
%46 = load i64, i64* %3
%47 = and i64 %46, 4
%48 = icmp ne i64 %47, 0
br i1 %48, label %49, label %52
49: ; preds = %45
%50 = load i32, i32* %4
%51 = add nsw i32 %50, 3
store i32 %51, i32* %2
br label %60
52: ; preds = %45
%53 = load i64, i64* %3
%54 = and i64 %53, 8
%55 = icmp ne i64 %54, 0
br i1 %55, label %56, label %59
56: ; preds = %52
%57 = load i32, i32* %4
%58 = add nsw i32 %57, 4
store i32 %58, i32* %2
br label %60
59: ; preds = %52
store i32 0, i32* %2
br label %60
60: ; preds = %59, %56, %49, %42, %35
%61 = load i32, i32* %2
ret i32 %61
}

LLVM IR (-O2):
define i32 @ffsl(i64 %0) {
%2 = and i64 %0, 65535
%3 = icmp eq i64 %2, 0
%4 = ashr i64 %0, 16
%5 = select i1 %3, i64 %4, i64 %0
%6 = select i1 %3, i32 16, i32 0
%7 = and i64 %5, 255
%8 = icmp eq i64 %7, 0
%9 = or i32 %6, 8
%10 = ashr i64 %5, 8
%11 = select i1 %8, i64 %10, i64 %5
%12 = select i1 %8, i32 %9, i32 %6
%13 = and i64 %11, 15
%14 = icmp eq i64 %13, 0
%15 = or i32 %12, 4
%16 = ashr i64 %11, 4
%17 = select i1 %14, i64 %16, i64 %11
%18 = select i1 %14, i32 %15, i32 %12
%19 = and i64 %17, 1
%20 = icmp eq i64 %19, 0
br i1 %20, label %23, label %21
21: ; preds = %1
%22 = or i32 %18, 1
br label %38
23: ; preds = %1
%24 = and i64 %17, 2
%25 = icmp eq i64 %24, 0
br i1 %25, label %28, label %26
26: ; preds = %23
%27 = or i32 %18, 2
br label %38
28: ; preds = %23
%29 = and i64 %17, 4
%30 = icmp eq i64 %29, 0
br i1 %30, label %33, label %31
31: ; preds = %28
%32 = or i32 %18, 3
br label %38
33: ; preds = %28
%34 = and i64 %17, 8
%35 = icmp eq i64 %34, 0
%36 = add nuw nsw i32 %18, 4
%37 = select i1 %35, i32 0, i32 %36
br label %38
38: ; preds = %33, %31, %26, %21
%39 = phi i32 [ %22, %21 ], [ %27, %26 ], [ %32, %31 ], [ %37, %33 ]
ret i32 %39
}