int update_ACGT_counts(long int *ACGT_low, char ACGT) {
  switch (ACGT) {
  case 'A':
  case 'a':
    ACGT_low[0]++;
    break;
  case 'C':
  case 'c':
    ACGT_low[1]++;
    break;
  case 'G':
  case 'g':
    ACGT_low[2]++;
    break;
  case 'T':
  case 't':
    ACGT_low[3]++;
    break;
  case 'N':
  case 'n':
    ACGT_low[4]++;
    return 1;
    break;
  }
  return 0;
}


x86 assembly (clang, -O0):
<update_ACGT_counts>:
push   %rbp
mov    %rsp,%rbp
mov    %sil,%al
mov    %rdi,-0x10(%rbp)
mov    %al,-0x11(%rbp)
movsbl -0x11(%rbp),%eax
add    $0xffffffbf,%eax
mov    %eax,%ecx
mov    %rcx,-0x20(%rbp)
sub    $0x33,%eax
ja     11a6 <update_ACGT_counts+0xa6>
mov    -0x20(%rbp),%rax
lea    0xed1(%rip),%rcx
movslq (%rcx,%rax,4),%rax
add    %rcx,%rax
jmp    *%rax
mov    -0x10(%rbp),%rax
mov    (%rax),%rcx
add    $0x1,%rcx
mov    %rcx,(%rax)
jmp    11a6 <update_ACGT_counts+0xa6>
mov    -0x10(%rbp),%rax
mov    0x8(%rax),%rcx
add    $0x1,%rcx
mov    %rcx,0x8(%rax)
jmp    11a6 <update_ACGT_counts+0xa6>
mov    -0x10(%rbp),%rax
mov    0x10(%rax),%rcx
add    $0x1,%rcx
mov    %rcx,0x10(%rax)
jmp    11a6 <update_ACGT_counts+0xa6>
mov    -0x10(%rbp),%rax
mov    0x18(%rax),%rcx
add    $0x1,%rcx
mov    %rcx,0x18(%rax)
jmp    11a6 <update_ACGT_counts+0xa6>
mov    -0x10(%rbp),%rax
mov    0x20(%rax),%rcx
add    $0x1,%rcx
mov    %rcx,0x20(%rax)
movl   $0x1,-0x4(%rbp)
jmp    11ad <update_ACGT_counts+0xad>
movl   $0x0,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<update_ACGT_counts>:
xor    %eax,%eax
add    $0xffffffbf,%esi
cmp    $0x33,%esi
ja     1139 <update_ACGT_counts+0x39>
lea    0xeef(%rip),%rcx
movslq (%rcx,%rsi,4),%rdx
add    %rcx,%rdx
jmp    *%rdx
add    $0x8,%rdi
jmp    1135 <update_ACGT_counts+0x35>
add    $0x10,%rdi
jmp    1135 <update_ACGT_counts+0x35>
add    $0x20,%rdi
mov    $0x1,%eax
jmp    1135 <update_ACGT_counts+0x35>
add    $0x18,%rdi
addq   $0x1,(%rdi)
ret

LLVM IR (-O0):
define i32 @update_ACGT_counts(i64* %0, i8 signext %1) {
%3 = alloca i32
%4 = alloca i64*
%5 = alloca i8
store i64* %0, i64** %4
store i8 %1, i8* %5
%6 = load i8, i8* %5
%7 = sext i8 %6 to i32
switch i32 %7, label %33 [
i32 65, label %8
i32 97, label %8
i32 67, label %13
i32 99, label %13
i32 71, label %18
i32 103, label %18
i32 84, label %23
i32 116, label %23
i32 78, label %28
i32 110, label %28
]
8: ; preds = %2, %2
%9 = load i64*, i64** %4
%10 = getelementptr inbounds i64, i64* %9, i64 0
%11 = load i64, i64* %10
%12 = add nsw i64 %11, 1
store i64 %12, i64* %10
br label %33
13: ; preds = %2, %2
%14 = load i64*, i64** %4
%15 = getelementptr inbounds i64, i64* %14, i64 1
%16 = load i64, i64* %15
%17 = add nsw i64 %16, 1
store i64 %17, i64* %15
br label %33
18: ; preds = %2, %2
%19 = load i64*, i64** %4
%20 = getelementptr inbounds i64, i64* %19, i64 2
%21 = load i64, i64* %20
%22 = add nsw i64 %21, 1
store i64 %22, i64* %20
br label %33
23: ; preds = %2, %2
%24 = load i64*, i64** %4
%25 = getelementptr inbounds i64, i64* %24, i64 3
%26 = load i64, i64* %25
%27 = add nsw i64 %26, 1
store i64 %27, i64* %25
br label %33
28: ; preds = %2, %2
%29 = load i64*, i64** %4
%30 = getelementptr inbounds i64, i64* %29, i64 4
%31 = load i64, i64* %30
%32 = add nsw i64 %31, 1
store i64 %32, i64* %30
store i32 1, i32* %3
br label %34
33: ; preds = %2, %23, %18, %13, %8
store i32 0, i32* %3
br label %34
34: ; preds = %33, %28
%35 = load i32, i32* %3
ret i32 %35
}

LLVM IR (-O2):
define i32 @update_ACGT_counts(i64* nocapture %0, i8 signext %1) {
%3 = sext i8 %1 to i32
switch i32 %3, label %17 [
i32 65, label %12
i32 97, label %12
i32 67, label %4
i32 99, label %4
i32 71, label %6
i32 103, label %6
i32 84, label %8
i32 116, label %8
i32 78, label %10
i32 110, label %10
]
4: ; preds = %2, %2
%5 = getelementptr inbounds i64, i64* %0, i64 1
br label %12
6: ; preds = %2, %2
%7 = getelementptr inbounds i64, i64* %0, i64 2
br label %12
8: ; preds = %2, %2
%9 = getelementptr inbounds i64, i64* %0, i64 3
br label %12
10: ; preds = %2, %2
%11 = getelementptr inbounds i64, i64* %0, i64 4
br label %12
12: ; preds = %2, %2, %10, %8, %6, %4
%13 = phi i64* [ %5, %4 ], [ %7, %6 ], [ %9, %8 ], [ %11, %10 ], [ %0, %2 ], [ %0, %2 ]
%14 = phi i32 [ 0, %4 ], [ 0, %6 ], [ 0, %8 ], [ 1, %10 ], [ 0, %2 ], [ 0, %2 ]
%15 = load i64, i64* %13
%16 = add nsw i64 %15, 1
store i64 %16, i64* %13
br label %17
17: ; preds = %12, %2
%18 = phi i32 [ 0, %2 ], [ %14, %12 ]
ret i32 %18
}