int invmod256(int a) {
  int U, t1, t2, b, c;
  t1 = 0;
  c = (a >> 1) & 1;
  t1 += c;
  t1 &= 1;
  t1 = 2 - t1;
  t1 <<= 1;
  U = t1 + 1;
  b = a & 3;
  t1 = U * b;
  t1 >>= 2;
  c = (a >> 2) & 3;
  t2 = (U * c) & 3;
  t1 += t2;
  t1 *= U;
  t1 &= 3;
  t1 = 4 - t1;
  t1 <<= 2;
  U += t1;
  b = a & 15;
  t1 = U * b;
  t1 >>= 4;
  c = (a >> 4) & 15;
  t2 = (U * c) & 15;
  t1 += t2;
  t1 *= U;
  t1 &= 15;
  t1 = 16 - t1;
  t1 <<= 4;
  U += t1;
  return U;
}


x86 assembly (clang, -O0):
<invmod256>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
movl   $0x0,-0xc(%rbp)
mov    -0x4(%rbp),%eax
sar    $0x1,%eax
and    $0x1,%eax
mov    %eax,-0x18(%rbp)
mov    -0x18(%rbp),%eax
add    -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
and    $0x1,%eax
mov    %eax,-0xc(%rbp)
mov    $0x2,%eax
sub    -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
shl    $0x1,%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x8(%rbp)
mov    -0x4(%rbp),%eax
and    $0x3,%eax
mov    %eax,-0x14(%rbp)
mov    -0x8(%rbp),%eax
imul   -0x14(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
sar    $0x2,%eax
mov    %eax,-0xc(%rbp)
mov    -0x4(%rbp),%eax
sar    $0x2,%eax
and    $0x3,%eax
mov    %eax,-0x18(%rbp)
mov    -0x8(%rbp),%eax
imul   -0x18(%rbp),%eax
and    $0x3,%eax
mov    %eax,-0x10(%rbp)
mov    -0x10(%rbp),%eax
add    -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0x8(%rbp),%eax
imul   -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
and    $0x3,%eax
mov    %eax,-0xc(%rbp)
mov    $0x4,%eax
sub    -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
shl    $0x2,%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
add    -0x8(%rbp),%eax
mov    %eax,-0x8(%rbp)
mov    -0x4(%rbp),%eax
and    $0xf,%eax
mov    %eax,-0x14(%rbp)
mov    -0x8(%rbp),%eax
imul   -0x14(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
sar    $0x4,%eax
mov    %eax,-0xc(%rbp)
mov    -0x4(%rbp),%eax
sar    $0x4,%eax
and    $0xf,%eax
mov    %eax,-0x18(%rbp)
mov    -0x8(%rbp),%eax
imul   -0x18(%rbp),%eax
and    $0xf,%eax
mov    %eax,-0x10(%rbp)
mov    -0x10(%rbp),%eax
add    -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0x8(%rbp),%eax
imul   -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
and    $0xf,%eax
mov    %eax,-0xc(%rbp)
mov    $0x10,%eax
sub    -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
shl    $0x4,%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
add    -0x8(%rbp),%eax
mov    %eax,-0x8(%rbp)
mov    -0x8(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<invmod256>:
mov    %edi,%eax
and    $0x2,%eax
mov    $0x5,%ecx
sub    %eax,%ecx
mov    %edi,%edx
and    $0x3,%edx
imul   %ecx,%edx
shr    $0x2,%edx
mov    %edi,%esi
shr    $0x2,%esi
imul   %ecx,%esi
add    %edx,%esi
imul   %ecx,%esi
and    $0x3,%esi
lea    (%rax,%rsi,4),%eax
mov    $0x15,%ecx
sub    %eax,%ecx
mov    %edi,%edx
and    $0xf,%edx
imul   %ecx,%edx
shr    $0x4,%edx
shr    $0x4,%edi
imul   %ecx,%edi
add    %edx,%edi
imul   %ecx,%edi
shl    $0x4,%edi
movzbl %dil,%ecx
or     %eax,%ecx
mov    $0x115,%eax
sub    %ecx,%eax
ret

LLVM IR (-O0):
define i32 @invmod256(i32 %0) {
%2 = alloca i32
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
store i32 %0, i32* %2
store i32 0, i32* %4
%8 = load i32, i32* %2
%9 = ashr i32 %8, 1
%10 = and i32 %9, 1
store i32 %10, i32* %7
%11 = load i32, i32* %7
%12 = load i32, i32* %4
%13 = add nsw i32 %12, %11
store i32 %13, i32* %4
%14 = load i32, i32* %4
%15 = and i32 %14, 1
store i32 %15, i32* %4
%16 = load i32, i32* %4
%17 = sub nsw i32 2, %16
store i32 %17, i32* %4
%18 = load i32, i32* %4
%19 = shl i32 %18, 1
store i32 %19, i32* %4
%20 = load i32, i32* %4
%21 = add nsw i32 %20, 1
store i32 %21, i32* %3
%22 = load i32, i32* %2
%23 = and i32 %22, 3
store i32 %23, i32* %6
%24 = load i32, i32* %3
%25 = load i32, i32* %6
%26 = mul nsw i32 %24, %25
store i32 %26, i32* %4
%27 = load i32, i32* %4
%28 = ashr i32 %27, 2
store i32 %28, i32* %4
%29 = load i32, i32* %2
%30 = ashr i32 %29, 2
%31 = and i32 %30, 3
store i32 %31, i32* %7
%32 = load i32, i32* %3
%33 = load i32, i32* %7
%34 = mul nsw i32 %32, %33
%35 = and i32 %34, 3
store i32 %35, i32* %5
%36 = load i32, i32* %5
%37 = load i32, i32* %4
%38 = add nsw i32 %37, %36
store i32 %38, i32* %4
%39 = load i32, i32* %3
%40 = load i32, i32* %4
%41 = mul nsw i32 %40, %39
store i32 %41, i32* %4
%42 = load i32, i32* %4
%43 = and i32 %42, 3
store i32 %43, i32* %4
%44 = load i32, i32* %4
%45 = sub nsw i32 4, %44
store i32 %45, i32* %4
%46 = load i32, i32* %4
%47 = shl i32 %46, 2
store i32 %47, i32* %4
%48 = load i32, i32* %4
%49 = load i32, i32* %3
%50 = add nsw i32 %49, %48
store i32 %50, i32* %3
%51 = load i32, i32* %2
%52 = and i32 %51, 15
store i32 %52, i32* %6
%53 = load i32, i32* %3
%54 = load i32, i32* %6
%55 = mul nsw i32 %53, %54
store i32 %55, i32* %4
%56 = load i32, i32* %4
%57 = ashr i32 %56, 4
store i32 %57, i32* %4
%58 = load i32, i32* %2
%59 = ashr i32 %58, 4
%60 = and i32 %59, 15
store i32 %60, i32* %7
%61 = load i32, i32* %3
%62 = load i32, i32* %7
%63 = mul nsw i32 %61, %62
%64 = and i32 %63, 15
store i32 %64, i32* %5
%65 = load i32, i32* %5
%66 = load i32, i32* %4
%67 = add nsw i32 %66, %65
store i32 %67, i32* %4
%68 = load i32, i32* %3
%69 = load i32, i32* %4
%70 = mul nsw i32 %69, %68
store i32 %70, i32* %4
%71 = load i32, i32* %4
%72 = and i32 %71, 15
store i32 %72, i32* %4
%73 = load i32, i32* %4
%74 = sub nsw i32 16, %73
store i32 %74, i32* %4
%75 = load i32, i32* %4
%76 = shl i32 %75, 4
store i32 %76, i32* %4
%77 = load i32, i32* %4
%78 = load i32, i32* %3
%79 = add nsw i32 %78, %77
store i32 %79, i32* %3
%80 = load i32, i32* %3
ret i32 %80
}

LLVM IR (-O2):
define i32 @invmod256(i32 %0) {
%2 = and i32 %0, 2
%3 = sub nuw nsw i32 5, %2
%4 = and i32 %0, 3
%5 = mul nuw nsw i32 %3, %4
%6 = lshr i32 %5, 2
%7 = lshr i32 %0, 2
%8 = and i32 %7, 3
%9 = mul nuw nsw i32 %3, %8
%10 = and i32 %9, 3
%11 = add nuw nsw i32 %6, %10
%12 = shl nuw nsw i32 %3, 2
%13 = mul nuw nsw i32 %12, %11
%14 = and i32 %13, 12
%15 = sub nuw nsw i32 16, %14
%16 = add nuw nsw i32 %15, %3
%17 = and i32 %0, 15
%18 = mul nuw nsw i32 %16, %17
%19 = lshr i32 %18, 4
%20 = lshr i32 %0, 4
%21 = and i32 %20, 15
%22 = mul nuw nsw i32 %16, %21
%23 = and i32 %22, 15
%24 = add nuw nsw i32 %19, %23
%25 = shl nuw nsw i32 %16, 4
%26 = mul nuw nsw i32 %25, %24
%27 = and i32 %26, 240
%28 = or i32 %16, 256
%29 = sub nuw nsw i32 %28, %27
ret i32 %29
}