int divs10(long n) {
  long q, r;
  n = n + (n >> 31 & 9);
  q = (n >> 1) + (n >> 2);
  q = q + (q >> 4);
  q = q + (q >> 8);
  q = q + (q >> 16);
  q = q >> 3;
  r = n - q * 10;
  return q + ((r + 6) >> 4);
}


x86 assembly (clang, -O0):
<divs10>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    -0x8(%rbp),%rax
mov    -0x8(%rbp),%rcx
sar    $0x1f,%rcx
and    $0x9,%rcx
add    %rcx,%rax
mov    %rax,-0x8(%rbp)
mov    -0x8(%rbp),%rax
sar    $0x1,%rax
mov    -0x8(%rbp),%rcx
sar    $0x2,%rcx
add    %rcx,%rax
mov    %rax,-0x10(%rbp)
mov    -0x10(%rbp),%rax
mov    -0x10(%rbp),%rcx
sar    $0x4,%rcx
add    %rcx,%rax
mov    %rax,-0x10(%rbp)
mov    -0x10(%rbp),%rax
mov    -0x10(%rbp),%rcx
sar    $0x8,%rcx
add    %rcx,%rax
mov    %rax,-0x10(%rbp)
mov    -0x10(%rbp),%rax
mov    -0x10(%rbp),%rcx
sar    $0x10,%rcx
add    %rcx,%rax
mov    %rax,-0x10(%rbp)
mov    -0x10(%rbp),%rax
sar    $0x3,%rax
mov    %rax,-0x10(%rbp)
mov    -0x8(%rbp),%rax
imul   $0xa,-0x10(%rbp),%rcx
sub    %rcx,%rax
mov    %rax,-0x18(%rbp)
mov    -0x10(%rbp),%rax
mov    -0x18(%rbp),%rcx
add    $0x6,%rcx
sar    $0x4,%rcx
add    %rcx,%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<divs10>:
mov    %rdi,%rax
shr    $0x1f,%rax
and    $0x9,%eax
add    %rdi,%rax
mov    %rax,%rcx
sar    %rcx
mov    %rax,%rdx
sar    $0x2,%rdx
add    %rcx,%rdx
mov    %rdx,%rcx
sar    $0x4,%rcx
add    %rdx,%rcx
mov    %rcx,%rdx
sar    $0x8,%rdx
add    %rcx,%rdx
mov    %rdx,%rcx
sar    $0x10,%rcx
add    %rdx,%rcx
sar    $0x3,%rcx
lea    (%rcx,%rcx,1),%rdx
lea    (%rdx,%rdx,4),%rdx
sub    %rdx,%rax
add    $0x6,%rax
shr    $0x4,%rax
add    %ecx,%eax
ret

LLVM IR (-O0):
define i32 @divs10(i64 %0) {
%2 = alloca i64
%3 = alloca i64
%4 = alloca i64
store i64 %0, i64* %2
%5 = load i64, i64* %2
%6 = load i64, i64* %2
%7 = ashr i64 %6, 31
%8 = and i64 %7, 9
%9 = add nsw i64 %5, %8
store i64 %9, i64* %2
%10 = load i64, i64* %2
%11 = ashr i64 %10, 1
%12 = load i64, i64* %2
%13 = ashr i64 %12, 2
%14 = add nsw i64 %11, %13
store i64 %14, i64* %3
%15 = load i64, i64* %3
%16 = load i64, i64* %3
%17 = ashr i64 %16, 4
%18 = add nsw i64 %15, %17
store i64 %18, i64* %3
%19 = load i64, i64* %3
%20 = load i64, i64* %3
%21 = ashr i64 %20, 8
%22 = add nsw i64 %19, %21
store i64 %22, i64* %3
%23 = load i64, i64* %3
%24 = load i64, i64* %3
%25 = ashr i64 %24, 16
%26 = add nsw i64 %23, %25
store i64 %26, i64* %3
%27 = load i64, i64* %3
%28 = ashr i64 %27, 3
store i64 %28, i64* %3
%29 = load i64, i64* %2
%30 = load i64, i64* %3
%31 = mul nsw i64 %30, 10
%32 = sub nsw i64 %29, %31
store i64 %32, i64* %4
%33 = load i64, i64* %3
%34 = load i64, i64* %4
%35 = add nsw i64 %34, 6
%36 = ashr i64 %35, 4
%37 = add nsw i64 %33, %36
%38 = trunc i64 %37 to i32
ret i32 %38
}

LLVM IR (-O2):
define i32 @divs10(i64 %0) {
%2 = lshr i64 %0, 31
%3 = and i64 %2, 9
%4 = add nsw i64 %3, %0
%5 = ashr i64 %4, 1
%6 = ashr i64 %4, 2
%7 = add nsw i64 %5, %6
%8 = ashr i64 %7, 4
%9 = add nsw i64 %8, %7
%10 = ashr i64 %9, 8
%11 = add nsw i64 %10, %9
%12 = ashr i64 %11, 16
%13 = add nsw i64 %12, %11
%14 = ashr i64 %13, 3
%15 = mul nsw i64 %14, -10
%16 = add i64 %4, 6
%17 = add i64 %16, %15
%18 = lshr i64 %17, 4
%19 = add nsw i64 %18, %14
%20 = trunc i64 %19 to i32
ret i32 %20
}