unsigned long field_width(unsigned long mask, unsigned long shift) {
  unsigned long r = 0;
  unsigned long x = mask >> shift;
  if (0 == mask)
    return 0;
  if (x & 0xffff0000) {
    x >>= 16;
    r += 16;
  }
  if (x & 0x0000ff00) {
    x >>= 8;
    r += 8;
  }
  if (x & 0x000000f0) {
    x >>= 4;
    r += 4;
  }
  if (x & 0x0000000c) {
    x >>= 2;
    r += 2;
  }
  if (x & 0x00000002) {
    r += 1;
  }
  return r + 1;
}


x86 assembly (clang, -O0):
<field_width>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x10(%rbp)
mov    %rsi,-0x18(%rbp)
movq   $0x0,-0x20(%rbp)
mov    -0x10(%rbp),%rax
mov    -0x18(%rbp),%rcx
shr    %cl,%rax
mov    %rax,-0x28(%rbp)
xor    %eax,%eax
cmp    -0x10(%rbp),%rax
jne    113c <field_width+0x3c>
movq   $0x0,-0x8(%rbp)
jmp    1218 <field_width+0x118>
movabs $0xffff0000,%rax
and    -0x28(%rbp),%rax
cmp    $0x0,%rax
je     116c <field_width+0x6c>
mov    -0x28(%rbp),%rax
shr    $0x10,%rax
mov    %rax,-0x28(%rbp)
mov    -0x20(%rbp),%rax
add    $0x10,%rax
mov    %rax,-0x20(%rbp)
mov    -0x28(%rbp),%rax
and    $0xff00,%rax
cmp    $0x0,%rax
je     1198 <field_width+0x98>
mov    -0x28(%rbp),%rax
shr    $0x8,%rax
mov    %rax,-0x28(%rbp)
mov    -0x20(%rbp),%rax
add    $0x8,%rax
mov    %rax,-0x20(%rbp)
mov    -0x28(%rbp),%rax
and    $0xf0,%rax
cmp    $0x0,%rax
je     11c4 <field_width+0xc4>
mov    -0x28(%rbp),%rax
shr    $0x4,%rax
mov    %rax,-0x28(%rbp)
mov    -0x20(%rbp),%rax
add    $0x4,%rax
mov    %rax,-0x20(%rbp)
mov    -0x28(%rbp),%rax
and    $0xc,%rax
cmp    $0x0,%rax
je     11ee <field_width+0xee>
mov    -0x28(%rbp),%rax
shr    $0x2,%rax
mov    %rax,-0x28(%rbp)
mov    -0x20(%rbp),%rax
add    $0x2,%rax
mov    %rax,-0x20(%rbp)
mov    -0x28(%rbp),%rax
and    $0x2,%rax
cmp    $0x0,%rax
je     120c <field_width+0x10c>
mov    -0x20(%rbp),%rax
add    $0x1,%rax
mov    %rax,-0x20(%rbp)
mov    -0x20(%rbp),%rax
add    $0x1,%rax
mov    %rax,-0x8(%rbp)
mov    -0x8(%rbp),%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<field_width>:
mov    %rsi,%rcx
mov    %rdi,%rax
shr    %cl,%rax
test   %rdi,%rdi
je     1175 <field_width+0x75>
mov    %rax,%rcx
shr    $0x10,%rcx
xor    %edx,%edx
test   $0xffff0000,%eax
setne  %dl
cmove  %rax,%rcx
shl    $0x4,%rdx
mov    %rcx,%rax
shr    $0x8,%rax
lea    0x8(%rdx),%rsi
test   $0xff00,%ecx
cmove  %rdx,%rsi
cmove  %rcx,%rax
mov    %rax,%rcx
shr    $0x4,%rcx
lea    0x4(%rsi),%rdx
test   $0xf0,%al
cmove  %rsi,%rdx
cmove  %rax,%rcx
lea    0x2(%rdx),%rax
mov    %ecx,%esi
shr    $0x2,%esi
test   $0xc,%cl
cmove  %rdx,%rax
cmove  %ecx,%esi
shr    %esi
and    $0x1,%esi
add    %rsi,%rax
add    $0x1,%rax
ret
xor    %eax,%eax
ret

LLVM IR (-O0):
define i64 @field_width(i64 %0, i64 %1) {
%3 = alloca i64
%4 = alloca i64
%5 = alloca i64
%6 = alloca i64
%7 = alloca i64
store i64 %0, i64* %4
store i64 %1, i64* %5
store i64 0, i64* %6
%8 = load i64, i64* %4
%9 = load i64, i64* %5
%10 = lshr i64 %8, %9
store i64 %10, i64* %7
%11 = load i64, i64* %4
%12 = icmp eq i64 0, %11
br i1 %12, label %13, label %14
13: ; preds = %2
store i64 0, i64* %3
br label %60
14: ; preds = %2
%15 = load i64, i64* %7
%16 = and i64 %15, 4294901760
%17 = icmp ne i64 %16, 0
br i1 %17, label %18, label %23
18: ; preds = %14
%19 = load i64, i64* %7
%20 = lshr i64 %19, 16
store i64 %20, i64* %7
%21 = load i64, i64* %6
%22 = add i64 %21, 16
store i64 %22, i64* %6
br label %23
23: ; preds = %18, %14
%24 = load i64, i64* %7
%25 = and i64 %24, 65280
%26 = icmp ne i64 %25, 0
br i1 %26, label %27, label %32
27: ; preds = %23
%28 = load i64, i64* %7
%29 = lshr i64 %28, 8
store i64 %29, i64* %7
%30 = load i64, i64* %6
%31 = add i64 %30, 8
store i64 %31, i64* %6
br label %32
32: ; preds = %27, %23
%33 = load i64, i64* %7
%34 = and i64 %33, 240
%35 = icmp ne i64 %34, 0
br i1 %35, label %36, label %41
36: ; preds = %32
%37 = load i64, i64* %7
%38 = lshr i64 %37, 4
store i64 %38, i64* %7
%39 = load i64, i64* %6
%40 = add i64 %39, 4
store i64 %40, i64* %6
br label %41
41: ; preds = %36, %32
%42 = load i64, i64* %7
%43 = and i64 %42, 12
%44 = icmp ne i64 %43, 0
br i1 %44, label %45, label %50
45: ; preds = %41
%46 = load i64, i64* %7
%47 = lshr i64 %46, 2
store i64 %47, i64* %7
%48 = load i64, i64* %6
%49 = add i64 %48, 2
store i64 %49, i64* %6
br label %50
50: ; preds = %45, %41
%51 = load i64, i64* %7
%52 = and i64 %51, 2
%53 = icmp ne i64 %52, 0
br i1 %53, label %54, label %57
54: ; preds = %50
%55 = load i64, i64* %6
%56 = add i64 %55, 1
store i64 %56, i64* %6
br label %57
57: ; preds = %54, %50
%58 = load i64, i64* %6
%59 = add i64 %58, 1
store i64 %59, i64* %3
br label %60
60: ; preds = %57, %13
%61 = load i64, i64* %3
ret i64 %61
}

LLVM IR (-O2):
define i64 @field_width(i64 %0, i64 %1) {
%3 = lshr i64 %0, %1
%4 = icmp eq i64 %0, 0
br i1 %4, label %33, label %5
5: ; preds = %2
%6 = and i64 %3, 4294901760
%7 = icmp eq i64 %6, 0
%8 = lshr i64 %3, 16
%9 = select i1 %7, i64 0, i64 16
%10 = select i1 %7, i64 %3, i64 %8
%11 = and i64 %10, 65280
%12 = icmp eq i64 %11, 0
%13 = lshr i64 %10, 8
%14 = or i64 %9, 8
%15 = select i1 %12, i64 %9, i64 %14
%16 = select i1 %12, i64 %10, i64 %13
%17 = and i64 %16, 240
%18 = icmp eq i64 %17, 0
%19 = lshr i64 %16, 4
%20 = or i64 %15, 4
%21 = select i1 %18, i64 %15, i64 %20
%22 = select i1 %18, i64 %16, i64 %19
%23 = and i64 %22, 12
%24 = icmp eq i64 %23, 0
%25 = lshr i64 %22, 2
%26 = or i64 %21, 2
%27 = select i1 %24, i64 %21, i64 %26
%28 = select i1 %24, i64 %22, i64 %25
%29 = lshr i64 %28, 1
%30 = and i64 %29, 1
%31 = add i64 %27, 1
%32 = add i64 %31, %30
br label %33
33: ; preds = %2, %5
%34 = phi i64 [ %32, %5 ], [ 0, %2 ]
ret i64 %34
}