unsigned int _saddu4(unsigned int src1, unsigned int src2) {
  unsigned int res0, res1, res2, res3;
  unsigned int s1_0 = (src1 & 0xff);
  unsigned int s1_1 = (src1 & 0xff00) >> 8;
  unsigned int s1_2 = (src1 & 0xff0000) >> 16;
  unsigned int s1_3 = (src1 & 0xff000000) >> 24;
  unsigned int s2_0 = (src2 & 0xff);
  unsigned int s2_1 = (src2 & 0xff00) >> 8;
  unsigned int s2_2 = (src2 & 0xff0000) >> 16;
  unsigned int s2_3 = (src2 & 0xff000000) >> 24;
  res0 = s1_0 + s2_0;
  res1 = s1_1 + s2_1;
  res2 = s1_2 + s2_2;
  res3 = s1_3 + s2_3;
  if (res0 >= 0x100)
    res0 = 0xff;
  if (res1 >= 0x100)
    res1 = 0xff;
  if (res2 >= 0x100)
    res2 = 0xff;
  if (res3 >= 0x100)
    res3 = 0xff;
  return (res3 << 24) | (res2 << 16) | (res1 << 8) | res0;
}


x86 assembly (clang, -O0):
<_saddu4>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
mov    -0x4(%rbp),%eax
and    $0xff,%eax
mov    %eax,-0x1c(%rbp)
mov    -0x4(%rbp),%eax
and    $0xff00,%eax
shr    $0x8,%eax
mov    %eax,-0x20(%rbp)
mov    -0x4(%rbp),%eax
and    $0xff0000,%eax
shr    $0x10,%eax
mov    %eax,-0x24(%rbp)
mov    -0x4(%rbp),%eax
and    $0xff000000,%eax
shr    $0x18,%eax
mov    %eax,-0x28(%rbp)
mov    -0x8(%rbp),%eax
and    $0xff,%eax
mov    %eax,-0x2c(%rbp)
mov    -0x8(%rbp),%eax
and    $0xff00,%eax
shr    $0x8,%eax
mov    %eax,-0x30(%rbp)
mov    -0x8(%rbp),%eax
and    $0xff0000,%eax
shr    $0x10,%eax
mov    %eax,-0x34(%rbp)
mov    -0x8(%rbp),%eax
and    $0xff000000,%eax
shr    $0x18,%eax
mov    %eax,-0x38(%rbp)
mov    -0x1c(%rbp),%eax
add    -0x2c(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0x20(%rbp),%eax
add    -0x30(%rbp),%eax
mov    %eax,-0x10(%rbp)
mov    -0x24(%rbp),%eax
add    -0x34(%rbp),%eax
mov    %eax,-0x14(%rbp)
mov    -0x28(%rbp),%eax
add    -0x38(%rbp),%eax
mov    %eax,-0x18(%rbp)
cmpl   $0x100,-0xc(%rbp)
jb     11ac <_saddu4+0xac>
movl   $0xff,-0xc(%rbp)
cmpl   $0x100,-0x10(%rbp)
jb     11c0 <_saddu4+0xc0>
movl   $0xff,-0x10(%rbp)
cmpl   $0x100,-0x14(%rbp)
jb     11d4 <_saddu4+0xd4>
movl   $0xff,-0x14(%rbp)
cmpl   $0x100,-0x18(%rbp)
jb     11e8 <_saddu4+0xe8>
movl   $0xff,-0x18(%rbp)
mov    -0x18(%rbp),%eax
shl    $0x18,%eax
mov    -0x14(%rbp),%ecx
shl    $0x10,%ecx
or     %ecx,%eax
mov    -0x10(%rbp),%ecx
shl    $0x8,%ecx
or     %ecx,%eax
or     -0xc(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<_saddu4>:
push   %rbp
push   %rbx
mov    %esi,%edx
mov    %edi,%ebx
movzbl %bl,%eax
movzbl %bh,%ebp
mov    %edi,%ecx
shr    $0x10,%ecx
movzbl %cl,%edi
shr    $0x18,%ebx
movzbl %dl,%ecx
add    %eax,%ecx
movzbl %dh,%eax
shr    $0x10,%esi
movzbl %sil,%esi
add    %edi,%esi
shr    $0x18,%edx
add    %ebp,%eax
cmp    $0xff,%ecx
mov    $0xff,%edi
cmovae %edi,%ecx
add    %ebx,%edx
cmp    $0xff,%eax
cmovae %edi,%eax
cmp    $0xff,%esi
cmovae %edi,%esi
cmp    $0xff,%edx
cmovb  %edx,%edi
shl    $0x18,%edi
shl    $0x10,%esi
shl    $0x8,%eax
or     %edi,%eax
or     %esi,%eax
or     %ecx,%eax
pop    %rbx
pop    %rbp
ret

LLVM IR (-O0):
define i32 @_saddu4(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
%8 = alloca i32
%9 = alloca i32
%10 = alloca i32
%11 = alloca i32
%12 = alloca i32
%13 = alloca i32
%14 = alloca i32
%15 = alloca i32
%16 = alloca i32
store i32 %0, i32* %3
store i32 %1, i32* %4
%17 = load i32, i32* %3
%18 = and i32 %17, 255
store i32 %18, i32* %9
%19 = load i32, i32* %3
%20 = and i32 %19, 65280
%21 = lshr i32 %20, 8
store i32 %21, i32* %10
%22 = load i32, i32* %3
%23 = and i32 %22, 16711680
%24 = lshr i32 %23, 16
store i32 %24, i32* %11
%25 = load i32, i32* %3
%26 = and i32 %25, -16777216
%27 = lshr i32 %26, 24
store i32 %27, i32* %12
%28 = load i32, i32* %4
%29 = and i32 %28, 255
store i32 %29, i32* %13
%30 = load i32, i32* %4
%31 = and i32 %30, 65280
%32 = lshr i32 %31, 8
store i32 %32, i32* %14
%33 = load i32, i32* %4
%34 = and i32 %33, 16711680
%35 = lshr i32 %34, 16
store i32 %35, i32* %15
%36 = load i32, i32* %4
%37 = and i32 %36, -16777216
%38 = lshr i32 %37, 24
store i32 %38, i32* %16
%39 = load i32, i32* %9
%40 = load i32, i32* %13
%41 = add i32 %39, %40
store i32 %41, i32* %5
%42 = load i32, i32* %10
%43 = load i32, i32* %14
%44 = add i32 %42, %43
store i32 %44, i32* %6
%45 = load i32, i32* %11
%46 = load i32, i32* %15
%47 = add i32 %45, %46
store i32 %47, i32* %7
%48 = load i32, i32* %12
%49 = load i32, i32* %16
%50 = add i32 %48, %49
store i32 %50, i32* %8
%51 = load i32, i32* %5
%52 = icmp uge i32 %51, 256
br i1 %52, label %53, label %54
53: ; preds = %2
store i32 255, i32* %5
br label %54
54: ; preds = %53, %2
%55 = load i32, i32* %6
%56 = icmp uge i32 %55, 256
br i1 %56, label %57, label %58
57: ; preds = %54
store i32 255, i32* %6
br label %58
58: ; preds = %57, %54
%59 = load i32, i32* %7
%60 = icmp uge i32 %59, 256
br i1 %60, label %61, label %62
61: ; preds = %58
store i32 255, i32* %7
br label %62
62: ; preds = %61, %58
%63 = load i32, i32* %8
%64 = icmp uge i32 %63, 256
br i1 %64, label %65, label %66
65: ; preds = %62
store i32 255, i32* %8
br label %66
66: ; preds = %65, %62
%67 = load i32, i32* %8
%68 = shl i32 %67, 24
%69 = load i32, i32* %7
%70 = shl i32 %69, 16
%71 = or i32 %68, %70
%72 = load i32, i32* %6
%73 = shl i32 %72, 8
%74 = or i32 %71, %73
%75 = load i32, i32* %5
%76 = or i32 %74, %75
ret i32 %76
}

LLVM IR (-O2):
define i32 @_saddu4(i32 %0, i32 %1) {
%3 = and i32 %0, 255
%4 = lshr i32 %0, 8
%5 = and i32 %4, 255
%6 = lshr i32 %0, 16
%7 = and i32 %6, 255
%8 = lshr i32 %0, 24
%9 = and i32 %1, 255
%10 = lshr i32 %1, 8
%11 = and i32 %10, 255
%12 = lshr i32 %1, 16
%13 = and i32 %12, 255
%14 = lshr i32 %1, 24
%15 = add nuw nsw i32 %9, %3
%16 = add nuw nsw i32 %11, %5
%17 = add nuw nsw i32 %13, %7
%18 = add nuw nsw i32 %14, %8
%19 = icmp ult i32 %15, 255
%20 = select i1 %19, i32 %15, i32 255
%21 = icmp ult i32 %16, 255
%22 = select i1 %21, i32 %16, i32 255
%23 = icmp ult i32 %17, 255
%24 = select i1 %23, i32 %17, i32 255
%25 = icmp ult i32 %18, 255
%26 = select i1 %25, i32 %18, i32 255
%27 = shl nuw i32 %26, 24
%28 = shl nuw nsw i32 %24, 16
%29 = or i32 %28, %27
%30 = shl nuw nsw i32 %22, 8
%31 = or i32 %29, %30
%32 = or i32 %31, %20
ret i32 %32
}