unsigned long int potencia(unsigned char base, unsigned int expoente) {
  register unsigned long int aux = 1;
  if (!expoente)
    return 1;
  else
    for (; expoente > 0; expoente--)
      aux *= base;
  return aux;
}


x86 assembly (clang, -O0):
<potencia>:
push   %rbp
mov    %rsp,%rbp
mov    %dil,%al
mov    %al,-0x9(%rbp)
mov    %esi,-0x10(%rbp)
movq   $0x1,-0x18(%rbp)
cmpl   $0x0,-0x10(%rbp)
jne    112c <potencia+0x2c>
movq   $0x1,-0x8(%rbp)
jmp    1163 <potencia+0x63>
jmp    1131 <potencia+0x31>
cmpl   $0x0,-0x10(%rbp)
jbe    1156 <potencia+0x56>
movzbl -0x9(%rbp),%eax
imul   -0x18(%rbp),%rax
mov    %rax,-0x18(%rbp)
mov    -0x10(%rbp),%eax
add    $0xffffffff,%eax
mov    %eax,-0x10(%rbp)
jmp    1131 <potencia+0x31>
jmp    115b <potencia+0x5b>
mov    -0x18(%rbp),%rax
mov    %rax,-0x8(%rbp)
mov    -0x8(%rbp),%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<potencia>:
test   %esi,%esi
je     111c <potencia+0x1c>
movzbl %dil,%ecx
lea    -0x1(%rsi),%eax
mov    %esi,%edx
and    $0x7,%edx
cmp    $0x7,%eax
jae    1122 <potencia+0x22>
mov    $0x1,%eax
jmp    1155 <potencia+0x55>
mov    $0x1,%eax
ret
and    $0xfffffff8,%esi
mov    $0x1,%eax
nopw   0x0(%rax,%rax,1)
imul   %rcx,%rax
imul   %rcx,%rax
imul   %rcx,%rax
imul   %rcx,%rax
imul   %rcx,%rax
imul   %rcx,%rax
imul   %rcx,%rax
imul   %rcx,%rax
add    $0xfffffff8,%esi
jne    1130 <potencia+0x30>
test   %edx,%edx
je     1169 <potencia+0x69>
nopl   0x0(%rax)
imul   %rcx,%rax
add    $0xffffffff,%edx
jne    1160 <potencia+0x60>
ret

LLVM IR (-O0):
define i64 @potencia(i8 zeroext %0, i32 %1) {
%3 = alloca i64
%4 = alloca i8
%5 = alloca i32
%6 = alloca i64
store i8 %0, i8* %4
store i32 %1, i32* %5
store i64 1, i64* %6
%7 = load i32, i32* %5
%8 = icmp ne i32 %7, 0
br i1 %8, label %10, label %9
9: ; preds = %2
store i64 1, i64* %3
br label %25
10: ; preds = %2
br label %11
11: ; preds = %19, %10
%12 = load i32, i32* %5
%13 = icmp ugt i32 %12, 0
br i1 %13, label %14, label %22
14: ; preds = %11
%15 = load i8, i8* %4
%16 = zext i8 %15 to i64
%17 = load i64, i64* %6
%18 = mul i64 %17, %16
store i64 %18, i64* %6
br label %19
19: ; preds = %14
%20 = load i32, i32* %5
%21 = add i32 %20, -1
store i32 %21, i32* %5
br label %11
22: ; preds = %11
br label %23
23: ; preds = %22
%24 = load i64, i64* %6
store i64 %24, i64* %3
br label %25
25: ; preds = %23, %9
%26 = load i64, i64* %3
ret i64 %26
}

LLVM IR (-O2):
define i64 @potencia(i8 zeroext %0, i32 %1) {
%3 = icmp eq i32 %1, 0
br i1 %3, label %34, label %4
4: ; preds = %2
%5 = zext i8 %0 to i64
%6 = add i32 %1, -1
%7 = and i32 %1, 7
%8 = icmp ult i32 %6, 7
br i1 %8, label %24, label %9
9: ; preds = %4
%10 = and i32 %1, -8
br label %11
11: ; preds = %11, %9
%12 = phi i64 [ 1, %9 ], [ %21, %11 ]
%13 = phi i32 [ 0, %9 ], [ %22, %11 ]
%14 = mul i64 %12, %5
%15 = mul i64 %14, %5
%16 = mul i64 %15, %5
%17 = mul i64 %16, %5
%18 = mul i64 %17, %5
%19 = mul i64 %18, %5
%20 = mul i64 %19, %5
%21 = mul i64 %20, %5
%22 = add i32 %13, 8
%23 = icmp eq i32 %22, %10
br i1 %23, label %24, label %11
24: ; preds = %11, %4
%25 = phi i64 [ undef, %4 ], [ %21, %11 ]
%26 = phi i64 [ 1, %4 ], [ %21, %11 ]
%27 = icmp eq i32 %7, 0
br i1 %27, label %34, label %28
28: ; preds = %24, %28
%29 = phi i64 [ %31, %28 ], [ %26, %24 ]
%30 = phi i32 [ %32, %28 ], [ 0, %24 ]
%31 = mul i64 %29, %5
%32 = add i32 %30, 1
%33 = icmp eq i32 %32, %7
br i1 %33, label %34, label %28
34: ; preds = %24, %28, %2
%35 = phi i64 [ 1, %2 ], [ %25, %24 ], [ %31, %28 ]
ret i64 %35
}