int br(int v, int ln) {
  int i;
  int r;
  r = 0;
  for (i = 0; i < ln; i++) {
    r <<= 1;
    r |= v & 1;
    v >>= 1;
  }
  return r;
}


x86 assembly (clang, -O0):
<br>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
movl   $0x0,-0x10(%rbp)
movl   $0x0,-0xc(%rbp)
mov    -0xc(%rbp),%eax
cmp    -0x8(%rbp),%eax
jge    1150 <br+0x50>
mov    -0x10(%rbp),%eax
shl    $0x1,%eax
mov    %eax,-0x10(%rbp)
mov    -0x4(%rbp),%eax
and    $0x1,%eax
or     -0x10(%rbp),%eax
mov    %eax,-0x10(%rbp)
mov    -0x4(%rbp),%eax
sar    $0x1,%eax
mov    %eax,-0x4(%rbp)
mov    -0xc(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0xc(%rbp)
jmp    1118 <br+0x18>
mov    -0x10(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<br>:
test   %esi,%esi
jle    1115 <br+0x15>
lea    -0x1(%rsi),%eax
mov    %esi,%ecx
and    $0x3,%ecx
cmp    $0x3,%eax
jae    1118 <br+0x18>
xor    %eax,%eax
jmp    114f <br+0x4f>
xor    %eax,%eax
ret
and    $0xfffffffc,%esi
xor    %eax,%eax
nopl   (%rax)
mov    %edi,%edx
and    $0x1,%edx
shl    $0x2,%edx
lea    (%rdx,%rax,8),%eax
mov    %edi,%edx
and    $0x2,%edx
or     %eax,%edx
mov    %edi,%eax
shr    $0x2,%eax
and    $0x1,%eax
or     %edx,%eax
mov    %edi,%edx
shr    $0x3,%edx
and    $0x1,%edx
lea    (%rdx,%rax,2),%eax
sar    $0x4,%edi
add    $0xfffffffc,%esi
jne    1120 <br+0x20>
test   %ecx,%ecx
je     116f <br+0x6f>
cs nopw 0x0(%rax,%rax,1)
nopl   (%rax)
mov    %edi,%edx
and    $0x1,%edx
lea    (%rdx,%rax,2),%eax
sar    %edi
add    $0xffffffff,%ecx
jne    1160 <br+0x60>
ret

LLVM IR (-O0):
define i32 @br(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
store i32 %0, i32* %3
store i32 %1, i32* %4
store i32 0, i32* %6
store i32 0, i32* %5
br label %7
7: ; preds = %20, %2
%8 = load i32, i32* %5
%9 = load i32, i32* %4
%10 = icmp slt i32 %8, %9
br i1 %10, label %11, label %23
11: ; preds = %7
%12 = load i32, i32* %6
%13 = shl i32 %12, 1
store i32 %13, i32* %6
%14 = load i32, i32* %3
%15 = and i32 %14, 1
%16 = load i32, i32* %6
%17 = or i32 %16, %15
store i32 %17, i32* %6
%18 = load i32, i32* %3
%19 = ashr i32 %18, 1
store i32 %19, i32* %3
br label %20
20: ; preds = %11
%21 = load i32, i32* %5
%22 = add nsw i32 %21, 1
store i32 %22, i32* %5
br label %7
23: ; preds = %7
%24 = load i32, i32* %6
ret i32 %24
}

LLVM IR (-O2):
define i32 @br(i32 %0, i32 %1) {
%3 = icmp sgt i32 %1, 0
br i1 %3, label %4, label %45
4: ; preds = %2
%5 = add i32 %1, -1
%6 = and i32 %1, 3
%7 = icmp ult i32 %5, 3
br i1 %7, label %30, label %8
8: ; preds = %4
%9 = and i32 %1, -4
br label %10
10: ; preds = %10, %8
%11 = phi i32 [ 0, %8 ], [ %26, %10 ]
%12 = phi i32 [ %0, %8 ], [ %27, %10 ]
%13 = phi i32 [ 0, %8 ], [ %28, %10 ]
%14 = shl i32 %11, 3
%15 = shl i32 %12, 2
%16 = and i32 %15, 4
%17 = or i32 %14, %16
%18 = and i32 %12, 2
%19 = or i32 %17, %18
%20 = lshr i32 %12, 2
%21 = and i32 %20, 1
%22 = or i32 %19, %21
%23 = lshr i32 %12, 3
%24 = shl i32 %22, 1
%25 = and i32 %23, 1
%26 = or i32 %24, %25
%27 = ashr i32 %12, 4
%28 = add i32 %13, 4
%29 = icmp eq i32 %28, %9
br i1 %29, label %30, label %10
30: ; preds = %10, %4
%31 = phi i32 [ undef, %4 ], [ %26, %10 ]
%32 = phi i32 [ 0, %4 ], [ %26, %10 ]
%33 = phi i32 [ %0, %4 ], [ %27, %10 ]
%34 = icmp eq i32 %6, 0
br i1 %34, label %45, label %35
35: ; preds = %30, %35
%36 = phi i32 [ %41, %35 ], [ %32, %30 ]
%37 = phi i32 [ %42, %35 ], [ %33, %30 ]
%38 = phi i32 [ %43, %35 ], [ 0, %30 ]
%39 = shl i32 %36, 1
%40 = and i32 %37, 1
%41 = or i32 %39, %40
%42 = ashr i32 %37, 1
%43 = add i32 %38, 1
%44 = icmp eq i32 %43, %6
br i1 %44, label %45, label %35
45: ; preds = %30, %35, %2
%46 = phi i32 [ 0, %2 ], [ %31, %30 ], [ %41, %35 ]
ret i32 %46
}