int DVisdescending(int n, double dvec[]) {
  if (n <= 0) {
    return (0);
  } else if (n == 1) {
    return (1);
  } else {
    int i;
    for (i = 1; i < n; i++) {
      if (dvec[i - 1] < dvec[i]) {
        return (0);
      }
    }
    return (1);
  }
}


x86 assembly (clang, -O0):
<DVisdescending>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
cmpl   $0x0,-0x8(%rbp)
jg     1121 <DVisdescending+0x21>
movl   $0x0,-0x4(%rbp)
jmp    1199 <DVisdescending+0x99>
cmpl   $0x1,-0x8(%rbp)
jne    1137 <DVisdescending+0x37>
movl   $0x1,-0x4(%rbp)
jmp    1199 <DVisdescending+0x99>
movl   $0x1,-0x14(%rbp)
mov    -0x14(%rbp),%eax
cmp    -0x8(%rbp),%eax
jge    1192 <DVisdescending+0x92>
mov    -0x10(%rbp),%rax
mov    -0x14(%rbp),%ecx
sub    $0x1,%ecx
movslq %ecx,%rcx
movsd  (%rax,%rcx,8),%xmm1
mov    -0x10(%rbp),%rax
movslq -0x14(%rbp),%rcx
movsd  (%rax,%rcx,8),%xmm0
ucomisd %xmm1,%xmm0
jbe    117f <DVisdescending+0x7f>
movl   $0x0,-0x4(%rbp)
jmp    1199 <DVisdescending+0x99>
jmp    1184 <DVisdescending+0x84>
mov    -0x14(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x14(%rbp)
jmp    113e <DVisdescending+0x3e>
movl   $0x1,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<DVisdescending>:
xor    %eax,%eax
test   %edi,%edi
jle    113d <DVisdescending+0x3d>
cmp    $0x1,%edi
jne    1111 <DVisdescending+0x11>
mov    $0x1,%eax
ret
mov    %edi,%ecx
movsd  (%rsi),%xmm0
mov    $0x1,%edx
nopl   0x0(%rax)
movapd %xmm0,%xmm1
movsd  (%rsi,%rdx,8),%xmm0
ucomisd %xmm1,%xmm0
ja     113d <DVisdescending+0x3d>
add    $0x1,%rdx
cmp    %rdx,%rcx
jne    1120 <DVisdescending+0x20>
mov    $0x1,%eax
ret

LLVM IR (-O0):
define i32 @DVisdescending(i32 %0, double* %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca double*
%6 = alloca i32
store i32 %0, i32* %4
store double* %1, double** %5
%7 = load i32, i32* %4
%8 = icmp sle i32 %7, 0
br i1 %8, label %9, label %10
9: ; preds = %2
store i32 0, i32* %3
br label %38
10: ; preds = %2
%11 = load i32, i32* %4
%12 = icmp eq i32 %11, 1
br i1 %12, label %13, label %14
13: ; preds = %10
store i32 1, i32* %3
br label %38
14: ; preds = %10
store i32 1, i32* %6
br label %15
15: ; preds = %34, %14
%16 = load i32, i32* %6
%17 = load i32, i32* %4
%18 = icmp slt i32 %16, %17
br i1 %18, label %19, label %37
19: ; preds = %15
%20 = load double*, double** %5
%21 = load i32, i32* %6
%22 = sub nsw i32 %21, 1
%23 = sext i32 %22 to i64
%24 = getelementptr inbounds double, double* %20, i64 %23
%25 = load double, double* %24
%26 = load double*, double** %5
%27 = load i32, i32* %6
%28 = sext i32 %27 to i64
%29 = getelementptr inbounds double, double* %26, i64 %28
%30 = load double, double* %29
%31 = fcmp olt double %25, %30
br i1 %31, label %32, label %33
32: ; preds = %19
store i32 0, i32* %3
br label %38
33: ; preds = %19
br label %34
34: ; preds = %33
%35 = load i32, i32* %6
%36 = add nsw i32 %35, 1
store i32 %36, i32* %6
br label %15
37: ; preds = %15
store i32 1, i32* %3
br label %38
38: ; preds = %37, %32, %13, %9
%39 = load i32, i32* %3
ret i32 %39
}

LLVM IR (-O2):
define i32 @DVisdescending(i32 %0, double* nocapture %1) {
%3 = icmp slt i32 %0, 1
br i1 %3, label %18, label %4
4: ; preds = %2
%5 = icmp eq i32 %0, 1
br i1 %5, label %18, label %6
6: ; preds = %4
%7 = zext i32 %0 to i64
%8 = load double, double* %1
br label %11
9: ; preds = %11
%10 = icmp eq i64 %17, %7
br i1 %10, label %18, label %11
11: ; preds = %6, %9
%12 = phi double [ %8, %6 ], [ %15, %9 ]
%13 = phi i64 [ 1, %6 ], [ %17, %9 ]
%14 = getelementptr inbounds double, double* %1, i64 %13
%15 = load double, double* %14
%16 = fcmp olt double %12, %15
%17 = add nuw nsw i64 %13, 1
br i1 %16, label %18, label %9
18: ; preds = %9, %11, %4, %2
%19 = phi i32 [ 0, %2 ], [ 1, %4 ], [ 1, %9 ], [ 0, %11 ]
ret i32 %19
}