void aes_rcon_prev(unsigned char *rcon, int key_len) {
  unsigned char rcon_tmp;
  if (*rcon) {
    rcon_tmp = *rcon;
    *rcon = 0x0;
    *rcon |= (((rcon_tmp >> 1) & 0x1) ^ ((rcon_tmp >> 0) & 0x1)) << 0;
    *rcon |= (((rcon_tmp >> 2) & 0x1)) << 1;
    *rcon |= (((rcon_tmp >> 3) & 0x1) ^ ((rcon_tmp >> 0) & 0x1)) << 2;
    *rcon |= (((rcon_tmp >> 4) & 0x1) ^ ((rcon_tmp >> 0) & 0x1)) << 3;
    *rcon |= (((rcon_tmp >> 5) & 0x1)) << 4;
    *rcon |= (((rcon_tmp >> 6) & 0x1)) << 5;
    *rcon |= (((rcon_tmp >> 7) & 0x1)) << 6;
    *rcon |= (((rcon_tmp >> 0) & 0x1)) << 7;
  } else {
    if (key_len == 16) {
      *rcon = 0x36;
    } else if (key_len == 24) {
      *rcon = 0x80;
    } else {
      *rcon = 0x40;
    }
  }
  return;
}


x86 assembly (clang, -O0):
<aes_rcon_prev>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %esi,-0xc(%rbp)
mov    -0x8(%rbp),%rax
cmpb   $0x0,(%rax)
je     1211 <aes_rcon_prev+0x111>
mov    -0x8(%rbp),%rax
mov    (%rax),%al
mov    %al,-0xd(%rbp)
mov    -0x8(%rbp),%rax
movb   $0x0,(%rax)
movzbl -0xd(%rbp),%edx
sar    $0x1,%edx
and    $0x1,%edx
movzbl -0xd(%rbp),%eax
sar    $0x0,%eax
and    $0x1,%eax
xor    %eax,%edx
shl    $0x0,%edx
mov    -0x8(%rbp),%rax
movzbl (%rax),%ecx
or     %edx,%ecx
mov    %cl,(%rax)
movzbl -0xd(%rbp),%edx
sar    $0x2,%edx
and    $0x1,%edx
shl    $0x1,%edx
mov    -0x8(%rbp),%rax
movzbl (%rax),%ecx
or     %edx,%ecx
mov    %cl,(%rax)
movzbl -0xd(%rbp),%edx
sar    $0x3,%edx
and    $0x1,%edx
movzbl -0xd(%rbp),%eax
sar    $0x0,%eax
and    $0x1,%eax
xor    %eax,%edx
shl    $0x2,%edx
mov    -0x8(%rbp),%rax
movzbl (%rax),%ecx
or     %edx,%ecx
mov    %cl,(%rax)
movzbl -0xd(%rbp),%edx
sar    $0x4,%edx
and    $0x1,%edx
movzbl -0xd(%rbp),%eax
sar    $0x0,%eax
and    $0x1,%eax
xor    %eax,%edx
shl    $0x3,%edx
mov    -0x8(%rbp),%rax
movzbl (%rax),%ecx
or     %edx,%ecx
mov    %cl,(%rax)
movzbl -0xd(%rbp),%edx
sar    $0x5,%edx
and    $0x1,%edx
shl    $0x4,%edx
mov    -0x8(%rbp),%rax
movzbl (%rax),%ecx
or     %edx,%ecx
mov    %cl,(%rax)
movzbl -0xd(%rbp),%edx
sar    $0x6,%edx
and    $0x1,%edx
shl    $0x5,%edx
mov    -0x8(%rbp),%rax
movzbl (%rax),%ecx
or     %edx,%ecx
mov    %cl,(%rax)
movzbl -0xd(%rbp),%edx
sar    $0x7,%edx
and    $0x1,%edx
shl    $0x6,%edx
mov    -0x8(%rbp),%rax
movzbl (%rax),%ecx
or     %edx,%ecx
mov    %cl,(%rax)
movzbl -0xd(%rbp),%edx
sar    $0x0,%edx
and    $0x1,%edx
shl    $0x7,%edx
mov    -0x8(%rbp),%rax
movzbl (%rax),%ecx
or     %edx,%ecx
mov    %cl,(%rax)
jmp    124e <aes_rcon_prev+0x14e>
cmpl   $0x10,-0xc(%rbp)
jne    1227 <aes_rcon_prev+0x127>
mov    -0x8(%rbp),%rax
movb   $0x36,(%rax)
jmp    1249 <aes_rcon_prev+0x149>
cmpl   $0x18,-0xc(%rbp)
jne    123d <aes_rcon_prev+0x13d>
mov    -0x8(%rbp),%rax
movb   $0x80,(%rax)
jmp    1244 <aes_rcon_prev+0x144>
mov    -0x8(%rbp),%rax
movb   $0x40,(%rax)
jmp    1249 <aes_rcon_prev+0x149>
jmp    124e <aes_rcon_prev+0x14e>
pop    %rbp
ret

x86 assembly (clang, -O2):
<aes_rcon_prev>:
movzbl (%rdi),%eax
test   %eax,%eax
je     1158 <aes_rcon_prev+0x58>
mov    %eax,%ecx
shr    %ecx
mov    %ecx,%edx
and    $0x1,%edx
mov    %eax,%r8d
and    $0x1,%r8d
xor    %r8d,%edx
mov    %ecx,%esi
and    $0x2,%esi
or     %edx,%esi
mov    %eax,%edx
shr    $0x3,%edx
and    $0x1,%edx
xor    %r8d,%edx
lea    (%rsi,%rdx,4),%edx
mov    %eax,%esi
shr    $0x4,%esi
and    $0x1,%esi
xor    %r8d,%esi
lea    (%rdx,%rsi,8),%edx
mov    %ecx,%esi
and    $0x10,%esi
or     %edx,%esi
mov    %ecx,%edx
and    $0x20,%edx
or     %esi,%edx
and    $0xffffffc0,%ecx
shl    $0x7,%eax
or     %ecx,%eax
or     %edx,%eax
mov    %al,(%rdi)
ret
cmp    $0x18,%esi
mov    $0x80,%eax
mov    $0x40,%ecx
cmove  %eax,%ecx
cmp    $0x10,%esi
mov    $0x36,%eax
cmovne %ecx,%eax
mov    %al,(%rdi)
ret

LLVM IR (-O0):
define void @aes_rcon_prev(i8* %0, i32 %1) {
%3 = alloca i8*
%4 = alloca i32
%5 = alloca i8
store i8* %0, i8** %3
store i32 %1, i32* %4
%6 = load i8*, i8** %3
%7 = load i8, i8* %6
%8 = icmp ne i8 %7, 0
br i1 %8, label %9, label %108
9: ; preds = %2
%10 = load i8*, i8** %3
%11 = load i8, i8* %10
store i8 %11, i8* %5
%12 = load i8*, i8** %3
store i8 0, i8* %12
%13 = load i8, i8* %5
%14 = zext i8 %13 to i32
%15 = ashr i32 %14, 1
%16 = and i32 %15, 1
%17 = load i8, i8* %5
%18 = zext i8 %17 to i32
%19 = ashr i32 %18, 0
%20 = and i32 %19, 1
%21 = xor i32 %16, %20
%22 = shl i32 %21, 0
%23 = load i8*, i8** %3
%24 = load i8, i8* %23
%25 = zext i8 %24 to i32
%26 = or i32 %25, %22
%27 = trunc i32 %26 to i8
store i8 %27, i8* %23
%28 = load i8, i8* %5
%29 = zext i8 %28 to i32
%30 = ashr i32 %29, 2
%31 = and i32 %30, 1
%32 = shl i32 %31, 1
%33 = load i8*, i8** %3
%34 = load i8, i8* %33
%35 = zext i8 %34 to i32
%36 = or i32 %35, %32
%37 = trunc i32 %36 to i8
store i8 %37, i8* %33
%38 = load i8, i8* %5
%39 = zext i8 %38 to i32
%40 = ashr i32 %39, 3
%41 = and i32 %40, 1
%42 = load i8, i8* %5
%43 = zext i8 %42 to i32
%44 = ashr i32 %43, 0
%45 = and i32 %44, 1
%46 = xor i32 %41, %45
%47 = shl i32 %46, 2
%48 = load i8*, i8** %3
%49 = load i8, i8* %48
%50 = zext i8 %49 to i32
%51 = or i32 %50, %47
%52 = trunc i32 %51 to i8
store i8 %52, i8* %48
%53 = load i8, i8* %5
%54 = zext i8 %53 to i32
%55 = ashr i32 %54, 4
%56 = and i32 %55, 1
%57 = load i8, i8* %5
%58 = zext i8 %57 to i32
%59 = ashr i32 %58, 0
%60 = and i32 %59, 1
%61 = xor i32 %56, %60
%62 = shl i32 %61, 3
%63 = load i8*, i8** %3
%64 = load i8, i8* %63
%65 = zext i8 %64 to i32
%66 = or i32 %65, %62
%67 = trunc i32 %66 to i8
store i8 %67, i8* %63
%68 = load i8, i8* %5
%69 = zext i8 %68 to i32
%70 = ashr i32 %69, 5
%71 = and i32 %70, 1
%72 = shl i32 %71, 4
%73 = load i8*, i8** %3
%74 = load i8, i8* %73
%75 = zext i8 %74 to i32
%76 = or i32 %75, %72
%77 = trunc i32 %76 to i8
store i8 %77, i8* %73
%78 = load i8, i8* %5
%79 = zext i8 %78 to i32
%80 = ashr i32 %79, 6
%81 = and i32 %80, 1
%82 = shl i32 %81, 5
%83 = load i8*, i8** %3
%84 = load i8, i8* %83
%85 = zext i8 %84 to i32
%86 = or i32 %85, %82
%87 = trunc i32 %86 to i8
store i8 %87, i8* %83
%88 = load i8, i8* %5
%89 = zext i8 %88 to i32
%90 = ashr i32 %89, 7
%91 = and i32 %90, 1
%92 = shl i32 %91, 6
%93 = load i8*, i8** %3
%94 = load i8, i8* %93
%95 = zext i8 %94 to i32
%96 = or i32 %95, %92
%97 = trunc i32 %96 to i8
store i8 %97, i8* %93
%98 = load i8, i8* %5
%99 = zext i8 %98 to i32
%100 = ashr i32 %99, 0
%101 = and i32 %100, 1
%102 = shl i32 %101, 7
%103 = load i8*, i8** %3
%104 = load i8, i8* %103
%105 = zext i8 %104 to i32
%106 = or i32 %105, %102
%107 = trunc i32 %106 to i8
store i8 %107, i8* %103
br label %122
108: ; preds = %2
%109 = load i32, i32* %4
%110 = icmp eq i32 %109, 16
br i1 %110, label %111, label %113
111: ; preds = %108
%112 = load i8*, i8** %3
store i8 54, i8* %112
br label %121
113: ; preds = %108
%114 = load i32, i32* %4
%115 = icmp eq i32 %114, 24
br i1 %115, label %116, label %118
116: ; preds = %113
%117 = load i8*, i8** %3
store i8 -128, i8* %117
br label %120
118: ; preds = %113
%119 = load i8*, i8** %3
store i8 64, i8* %119
br label %120
120: ; preds = %118, %116
br label %121
121: ; preds = %120, %111
br label %122
122: ; preds = %121, %9
ret void
}

LLVM IR (-O2):
define void @aes_rcon_prev(i8* nocapture %0, i32 %1) {
%3 = load i8, i8* %0
%4 = icmp eq i8 %3, 0
br i1 %4, label %32, label %5
5: ; preds = %2
%6 = zext i8 %3 to i32
%7 = lshr i32 %6, 1
%8 = and i32 %7, 1
%9 = and i32 %6, 1
%10 = xor i32 %8, %9
%11 = and i32 %7, 2
%12 = or i32 %11, %10
%13 = lshr i32 %6, 3
%14 = and i32 %13, 1
%15 = xor i32 %14, %9
%16 = shl nuw nsw i32 %15, 2
%17 = or i32 %12, %16
%18 = lshr i32 %6, 4
%19 = and i32 %18, 1
%20 = xor i32 %19, %9
%21 = shl nuw nsw i32 %20, 3
%22 = or i32 %17, %21
%23 = and i32 %7, 16
%24 = or i32 %22, %23
%25 = and i32 %7, 32
%26 = and i32 %7, 64
%27 = shl nuw nsw i32 %6, 7
%28 = or i32 %24, %25
%29 = or i32 %26, %27
%30 = or i32 %29, %28
%31 = trunc i32 %30 to i8
br label %37
32: ; preds = %2
%33 = icmp eq i32 %1, 24
%34 = select i1 %33, i8 -128, i8 64
%35 = icmp eq i32 %1, 16
%36 = select i1 %35, i8 54, i8 %34
br label %37
37: ; preds = %32, %5
%38 = phi i8 [ %31, %5 ], [ %36, %32 ]
store i8 %38, i8* %0
ret void
}