unsigned int CalculateLog2Max65536(unsigned int n) {
  unsigned int shift = (((n >> 8) + 0xFF) & 0x100) >> 5;
  unsigned bits = n >> shift;
  unsigned char nibble_shift = (((bits >> 4) + 0xF) & 0x10) >> 2;
  shift += nibble_shift;
  bits >>= nibble_shift;
  unsigned char pair_shift = (((bits >> 2) + 0x3) & 0x4) >> 1;
  shift += pair_shift;
  bits >>= pair_shift;
  shift += bits >> 1;
  shift += (n & 0x100) >> 5;
  return shift;
}


x86 assembly (clang, -O0):
<CalculateLog2Max65536>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    -0x4(%rbp),%eax
shr    $0x8,%eax
add    $0xff,%eax
and    $0x100,%eax
shr    $0x5,%eax
mov    %eax,-0x8(%rbp)
mov    -0x4(%rbp),%eax
mov    -0x8(%rbp),%ecx
shr    %cl,%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
shr    $0x4,%eax
add    $0xf,%eax
and    $0x10,%eax
shr    $0x2,%eax
mov    %al,-0xd(%rbp)
movzbl -0xd(%rbp),%eax
add    -0x8(%rbp),%eax
mov    %eax,-0x8(%rbp)
movzbl -0xd(%rbp),%ecx
mov    -0xc(%rbp),%eax
shr    %cl,%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
shr    $0x2,%eax
add    $0x3,%eax
and    $0x4,%eax
shr    $0x1,%eax
mov    %al,-0xe(%rbp)
movzbl -0xe(%rbp),%eax
add    -0x8(%rbp),%eax
mov    %eax,-0x8(%rbp)
movzbl -0xe(%rbp),%ecx
mov    -0xc(%rbp),%eax
shr    %cl,%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
shr    $0x1,%eax
add    -0x8(%rbp),%eax
mov    %eax,-0x8(%rbp)
mov    -0x4(%rbp),%eax
and    $0x100,%eax
shr    $0x5,%eax
add    -0x8(%rbp),%eax
mov    %eax,-0x8(%rbp)
mov    -0x8(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<CalculateLog2Max65536>:
mov    %edi,%eax
shr    $0x8,%eax
add    $0xff,%eax
shr    $0x5,%eax
and    $0x8,%eax
mov    %edi,%esi
mov    %eax,%ecx
shr    %cl,%esi
mov    %esi,%edx
shr    $0x4,%edx
add    $0xf,%edx
shr    $0x2,%edx
and    $0x4,%edx
mov    %edx,%ecx
shr    %cl,%esi
mov    %esi,%ecx
shr    $0x2,%cl
add    $0x3,%cl
shr    %cl
and    $0x2,%cl
movzbl %cl,%ecx
shr    %cl,%esi
or     %edx,%eax
shr    %esi
shr    $0x5,%edi
and    $0x8,%edi
add    %edi,%eax
or     %ecx,%eax
add    %esi,%eax
ret

LLVM IR (-O0):
define i32 @CalculateLog2Max65536(i32 %0) {
%2 = alloca i32
%3 = alloca i32
%4 = alloca i32
%5 = alloca i8
%6 = alloca i8
store i32 %0, i32* %2
%7 = load i32, i32* %2
%8 = lshr i32 %7, 8
%9 = add i32 %8, 255
%10 = and i32 %9, 256
%11 = lshr i32 %10, 5
store i32 %11, i32* %3
%12 = load i32, i32* %2
%13 = load i32, i32* %3
%14 = lshr i32 %12, %13
store i32 %14, i32* %4
%15 = load i32, i32* %4
%16 = lshr i32 %15, 4
%17 = add i32 %16, 15
%18 = and i32 %17, 16
%19 = lshr i32 %18, 2
%20 = trunc i32 %19 to i8
store i8 %20, i8* %5
%21 = load i8, i8* %5
%22 = zext i8 %21 to i32
%23 = load i32, i32* %3
%24 = add i32 %23, %22
store i32 %24, i32* %3
%25 = load i8, i8* %5
%26 = zext i8 %25 to i32
%27 = load i32, i32* %4
%28 = lshr i32 %27, %26
store i32 %28, i32* %4
%29 = load i32, i32* %4
%30 = lshr i32 %29, 2
%31 = add i32 %30, 3
%32 = and i32 %31, 4
%33 = lshr i32 %32, 1
%34 = trunc i32 %33 to i8
store i8 %34, i8* %6
%35 = load i8, i8* %6
%36 = zext i8 %35 to i32
%37 = load i32, i32* %3
%38 = add i32 %37, %36
store i32 %38, i32* %3
%39 = load i8, i8* %6
%40 = zext i8 %39 to i32
%41 = load i32, i32* %4
%42 = lshr i32 %41, %40
store i32 %42, i32* %4
%43 = load i32, i32* %4
%44 = lshr i32 %43, 1
%45 = load i32, i32* %3
%46 = add i32 %45, %44
store i32 %46, i32* %3
%47 = load i32, i32* %2
%48 = and i32 %47, 256
%49 = lshr i32 %48, 5
%50 = load i32, i32* %3
%51 = add i32 %50, %49
store i32 %51, i32* %3
%52 = load i32, i32* %3
ret i32 %52
}

LLVM IR (-O2):
define i32 @CalculateLog2Max65536(i32 %0) {
%2 = lshr i32 %0, 8
%3 = add nuw nsw i32 %2, 255
%4 = lshr i32 %3, 5
%5 = and i32 %4, 8
%6 = lshr i32 %0, %5
%7 = lshr i32 %6, 4
%8 = add nuw nsw i32 %7, 15
%9 = lshr i32 %8, 2
%10 = and i32 %9, 4
%11 = or i32 %5, %10
%12 = lshr i32 %6, %10
%13 = trunc i32 %12 to i8
%14 = lshr i8 %13, 2
%15 = add nuw nsw i8 %14, 3
%16 = lshr i8 %15, 1
%17 = and i8 %16, 2
%18 = zext i8 %17 to i32
%19 = lshr i32 %12, %18
%20 = lshr i32 %19, 1
%21 = lshr i32 %0, 5
%22 = and i32 %21, 8
%23 = add nuw nsw i32 %11, %22
%24 = or i32 %23, %18
%25 = add nuw i32 %24, %20
ret i32 %25
}