long long _shfl3(unsigned int src1, unsigned int src2) {
  unsigned short lo = src2;
  unsigned short hi = src1 >> 16;
  unsigned short mid = src1;
  unsigned long long result = 0;
  int i;
  for (i = 0; i < 32; i += 2) {
    result >>= 1;
    result |= ((unsigned long long)(lo & 0x1)) << 47;
    lo >>= 1;
    result >>= 1;
    result |= ((unsigned long long)(mid & 0x1)) << 47;
    mid >>= 1;
    result >>= 1;
    result |= ((unsigned long long)(hi & 0x1)) << 47;
    hi >>= 1;
  }
  return result;
}


x86 assembly (clang, -O0):
<_shfl3>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
mov    -0x8(%rbp),%eax
mov    %ax,-0xa(%rbp)
mov    -0x4(%rbp),%eax
shr    $0x10,%eax
mov    %ax,-0xc(%rbp)
mov    -0x4(%rbp),%eax
mov    %ax,-0xe(%rbp)
movq   $0x0,-0x18(%rbp)
movl   $0x0,-0x1c(%rbp)
cmpl   $0x20,-0x1c(%rbp)
jge    11cd <_shfl3+0xcd>
mov    -0x18(%rbp),%rax
shr    $0x1,%rax
mov    %rax,-0x18(%rbp)
movzwl -0xa(%rbp),%eax
and    $0x1,%eax
cltq
shl    $0x2f,%rax
or     -0x18(%rbp),%rax
mov    %rax,-0x18(%rbp)
movzwl -0xa(%rbp),%eax
sar    $0x1,%eax
mov    %ax,-0xa(%rbp)
mov    -0x18(%rbp),%rax
shr    $0x1,%rax
mov    %rax,-0x18(%rbp)
movzwl -0xe(%rbp),%eax
and    $0x1,%eax
cltq
shl    $0x2f,%rax
or     -0x18(%rbp),%rax
mov    %rax,-0x18(%rbp)
movzwl -0xe(%rbp),%eax
sar    $0x1,%eax
mov    %ax,-0xe(%rbp)
mov    -0x18(%rbp),%rax
shr    $0x1,%rax
mov    %rax,-0x18(%rbp)
movzwl -0xc(%rbp),%eax
and    $0x1,%eax
cltq
shl    $0x2f,%rax
or     -0x18(%rbp),%rax
mov    %rax,-0x18(%rbp)
movzwl -0xc(%rbp),%eax
sar    $0x1,%eax
mov    %ax,-0xc(%rbp)
mov    -0x1c(%rbp),%eax
add    $0x2,%eax
mov    %eax,-0x1c(%rbp)
jmp    1131 <_shfl3+0x31>
mov    -0x18(%rbp),%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<_shfl3>:
mov    %edi,%r8d
shr    $0x10,%r8d
mov    $0xfffffffe,%r9d
xor    %eax,%eax
nop
shr    $0x3,%rax
mov    %esi,%ecx
and    $0x1,%ecx
shl    $0x2d,%rcx
or     %rax,%rcx
shr    %esi
and    $0x7fff,%esi
mov    %edi,%edx
and    $0x1,%edx
shl    $0x2e,%rdx
shr    %edi
and    $0x7fff,%edi
mov    %r8d,%eax
and    $0x1,%eax
shl    $0x2f,%rax
or     %rdx,%rax
or     %rcx,%rax
shr    %r8d
add    $0x2,%r9d
cmp    $0x1e,%r9d
jb     1110 <_shfl3+0x10>
ret

LLVM IR (-O0):
define i64 @_shfl3(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca i16
%6 = alloca i16
%7 = alloca i16
%8 = alloca i64
%9 = alloca i32
store i32 %0, i32* %3
store i32 %1, i32* %4
%10 = load i32, i32* %4
%11 = trunc i32 %10 to i16
store i16 %11, i16* %5
%12 = load i32, i32* %3
%13 = lshr i32 %12, 16
%14 = trunc i32 %13 to i16
store i16 %14, i16* %6
%15 = load i32, i32* %3
%16 = trunc i32 %15 to i16
store i16 %16, i16* %7
store i64 0, i64* %8
store i32 0, i32* %9
br label %17
17: ; preds = %60, %2
%18 = load i32, i32* %9
%19 = icmp slt i32 %18, 32
br i1 %19, label %20, label %63
20: ; preds = %17
%21 = load i64, i64* %8
%22 = lshr i64 %21, 1
store i64 %22, i64* %8
%23 = load i16, i16* %5
%24 = zext i16 %23 to i32
%25 = and i32 %24, 1
%26 = sext i32 %25 to i64
%27 = shl i64 %26, 47
%28 = load i64, i64* %8
%29 = or i64 %28, %27
store i64 %29, i64* %8
%30 = load i16, i16* %5
%31 = zext i16 %30 to i32
%32 = ashr i32 %31, 1
%33 = trunc i32 %32 to i16
store i16 %33, i16* %5
%34 = load i64, i64* %8
%35 = lshr i64 %34, 1
store i64 %35, i64* %8
%36 = load i16, i16* %7
%37 = zext i16 %36 to i32
%38 = and i32 %37, 1
%39 = sext i32 %38 to i64
%40 = shl i64 %39, 47
%41 = load i64, i64* %8
%42 = or i64 %41, %40
store i64 %42, i64* %8
%43 = load i16, i16* %7
%44 = zext i16 %43 to i32
%45 = ashr i32 %44, 1
%46 = trunc i32 %45 to i16
store i16 %46, i16* %7
%47 = load i64, i64* %8
%48 = lshr i64 %47, 1
store i64 %48, i64* %8
%49 = load i16, i16* %6
%50 = zext i16 %49 to i32
%51 = and i32 %50, 1
%52 = sext i32 %51 to i64
%53 = shl i64 %52, 47
%54 = load i64, i64* %8
%55 = or i64 %54, %53
store i64 %55, i64* %8
%56 = load i16, i16* %6
%57 = zext i16 %56 to i32
%58 = ashr i32 %57, 1
%59 = trunc i32 %58 to i16
store i16 %59, i16* %6
br label %60
60: ; preds = %20
%61 = load i32, i32* %9
%62 = add nsw i32 %61, 2
store i32 %62, i32* %9
br label %17
63: ; preds = %17
%64 = load i64, i64* %8
ret i64 %64
}

LLVM IR (-O2):
define i64 @_shfl3(i32 %0, i32 %1) {
%3 = lshr i32 %0, 16
br label %4
4: ; preds = %2, %4
%5 = phi i32 [ 0, %2 ], [ %28, %4 ]
%6 = phi i64 [ 0, %2 ], [ %26, %4 ]
%7 = phi i32 [ %0, %2 ], [ %21, %4 ]
%8 = phi i32 [ %3, %2 ], [ %27, %4 ]
%9 = phi i32 [ %1, %2 ], [ %16, %4 ]
%10 = lshr i64 %6, 3
%11 = and i32 %9, 1
%12 = zext i32 %11 to i64
%13 = shl nuw nsw i64 %12, 45
%14 = or i64 %10, %13
%15 = lshr i32 %9, 1
%16 = and i32 %15, 32767
%17 = and i32 %7, 1
%18 = zext i32 %17 to i64
%19 = shl nuw nsw i64 %18, 46
%20 = lshr i32 %7, 1
%21 = and i32 %20, 32767
%22 = and i32 %8, 1
%23 = zext i32 %22 to i64
%24 = shl nuw nsw i64 %23, 47
%25 = or i64 %14, %24
%26 = or i64 %25, %19
%27 = lshr i32 %8, 1
%28 = add nuw nsw i32 %5, 2
%29 = icmp ult i32 %5, 30
br i1 %29, label %4, label %30
30: ; preds = %4
ret i64 %26
}