void ADCSequenceStepConfigure(unsigned long ulBase, unsigned long ulSequenceNum,
                              unsigned long ulStep, unsigned long ulConfig) {
  ;
  ;

  ;
  ulBase += (0x00000040) + ((0x00000060 - 0x00000040) * ulSequenceNum);
  ulStep *= 4;
  (*((volatile unsigned long *)(ulBase + (0x00000040 - 0x00000040)))) =
      (((*((volatile unsigned long *)(ulBase + (0x00000040 - 0x00000040)))) &
        ~(0x0000000f << ulStep)) |
       ((ulConfig & 0x0f) << ulStep));
  (*((volatile unsigned long *)(ulBase + (0x00000044 - 0x00000040)))) =
      (((*((volatile unsigned long *)(ulBase + (0x00000044 - 0x00000040)))) &
        ~(0x0000000f << ulStep)) |
       (((ulConfig & 0xf0) >> 4) << ulStep));
}


x86 assembly (clang, -O0):
<ADCSequenceStepConfigure>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %rdx,-0x18(%rbp)
mov    %rcx,-0x20(%rbp)
mov    -0x10(%rbp),%rax
shl    $0x5,%rax
add    $0x40,%rax
add    -0x8(%rbp),%rax
mov    %rax,-0x8(%rbp)
mov    -0x18(%rbp),%rax
shl    $0x2,%rax
mov    %rax,-0x18(%rbp)
mov    -0x8(%rbp),%rax
mov    (%rax),%rax
mov    -0x18(%rbp),%rcx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
movslq %ecx,%rcx
and    %rcx,%rax
mov    %rax,-0x30(%rbp)
mov    -0x20(%rbp),%rax
and    $0xf,%rax
mov    -0x18(%rbp),%rcx
shl    %cl,%rax
mov    -0x30(%rbp),%rcx
or     %rax,%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,(%rax)
mov    -0x8(%rbp),%rax
mov    0x4(%rax),%rax
mov    -0x18(%rbp),%rcx
mov    $0xf,%edx
shl    %cl,%edx
mov    %edx,%ecx
xor    $0xffffffff,%ecx
movslq %ecx,%rcx
and    %rcx,%rax
mov    %rax,-0x28(%rbp)
mov    -0x20(%rbp),%rax
and    $0xf0,%rax
shr    $0x4,%rax
mov    -0x18(%rbp),%rcx
shl    %cl,%rax
mov    -0x28(%rbp),%rcx
or     %rax,%rcx
mov    -0x8(%rbp),%rax
mov    %rcx,0x4(%rax)
pop    %rbp
ret

x86 assembly (clang, -O2):
<ADCSequenceStepConfigure>:
mov    %rcx,%r9
lea    0x0(,%rdx,4),%ecx
mov    $0xf,%edx
shl    %cl,%edx
shl    $0x5,%rsi
not    %edx
movslq %edx,%r8
mov    0x40(%rdi,%rsi,1),%rdx
mov    %r9d,%eax
and    $0xf,%eax
shl    %cl,%rax
and    %r8,%rdx
or     %rdx,%rax
mov    %rax,0x40(%rdi,%rsi,1)
shr    $0x4,%r9d
and    $0xf,%r9d
shl    %cl,%r9
and    0x44(%rdi,%rsi,1),%r8
or     %r8,%r9
mov    %r9,0x44(%rdi,%rsi,1)
ret

LLVM IR (-O0):
define void @ADCSequenceStepConfigure(i64 %0, i64 %1, i64 %2, i64 %3) {
%5 = alloca i64
%6 = alloca i64
%7 = alloca i64
%8 = alloca i64
store i64 %0, i64* %5
store i64 %1, i64* %6
store i64 %2, i64* %7
store i64 %3, i64* %8
%9 = load i64, i64* %6
%10 = mul i64 32, %9
%11 = add i64 64, %10
%12 = load i64, i64* %5
%13 = add i64 %12, %11
store i64 %13, i64* %5
%14 = load i64, i64* %7
%15 = mul i64 %14, 4
store i64 %15, i64* %7
%16 = load i64, i64* %5
%17 = add i64 %16, 0
%18 = inttoptr i64 %17 to i64*
%19 = load volatile i64, i64* %18
%20 = load i64, i64* %7
%21 = trunc i64 %20 to i32
%22 = shl i32 15, %21
%23 = xor i32 %22, -1
%24 = sext i32 %23 to i64
%25 = and i64 %19, %24
%26 = load i64, i64* %8
%27 = and i64 %26, 15
%28 = load i64, i64* %7
%29 = shl i64 %27, %28
%30 = or i64 %25, %29
%31 = load i64, i64* %5
%32 = add i64 %31, 0
%33 = inttoptr i64 %32 to i64*
store volatile i64 %30, i64* %33
%34 = load i64, i64* %5
%35 = add i64 %34, 4
%36 = inttoptr i64 %35 to i64*
%37 = load volatile i64, i64* %36
%38 = load i64, i64* %7
%39 = trunc i64 %38 to i32
%40 = shl i32 15, %39
%41 = xor i32 %40, -1
%42 = sext i32 %41 to i64
%43 = and i64 %37, %42
%44 = load i64, i64* %8
%45 = and i64 %44, 240
%46 = lshr i64 %45, 4
%47 = load i64, i64* %7
%48 = shl i64 %46, %47
%49 = or i64 %43, %48
%50 = load i64, i64* %5
%51 = add i64 %50, 4
%52 = inttoptr i64 %51 to i64*
store volatile i64 %49, i64* %52
ret void
}

LLVM IR (-O2):
define void @ADCSequenceStepConfigure(i64 %0, i64 %1, i64 %2, i64 %3) {
%5 = shl i64 %1, 5
%6 = add i64 %0, 64
%7 = add i64 %6, %5
%8 = shl i64 %2, 2
%9 = inttoptr i64 %7 to i64*
%10 = load volatile i64, i64* %9
%11 = trunc i64 %8 to i32
%12 = shl i32 15, %11
%13 = xor i32 %12, -1
%14 = sext i32 %13 to i64
%15 = and i64 %10, %14
%16 = and i64 %3, 15
%17 = shl i64 %16, %8
%18 = or i64 %15, %17
store volatile i64 %18, i64* %9
%19 = add i64 %7, 4
%20 = inttoptr i64 %19 to i64*
%21 = load volatile i64, i64* %20
%22 = and i64 %21, %14
%23 = lshr i64 %3, 4
%24 = and i64 %23, 15
%25 = shl i64 %24, %8
%26 = or i64 %22, %25
store volatile i64 %26, i64* %20
ret void
}