int my_ffsl(unsigned long x) {
  int i;
  if (x == 0)
    return 0;
  for (i = 0; i < 8 * sizeof(unsigned long); i++)
    if (x & ((unsigned long)1 << i))
      break;
  return i + 1;
}


x86 assembly (clang, -O0):
<my_ffsl>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x10(%rbp)
cmpq   $0x0,-0x10(%rbp)
jne    111f <my_ffsl+0x1f>
movl   $0x0,-0x4(%rbp)
jmp    1174 <my_ffsl+0x74>
movl   $0x0,-0x14(%rbp)
movslq -0x14(%rbp),%rax
cmp    $0x40,%rax
jae    116b <my_ffsl+0x6b>
mov    -0x10(%rbp),%rax
mov    -0x14(%rbp),%ecx
mov    $0x1,%edx
shl    %cl,%rdx
mov    %rdx,%rcx
and    %rcx,%rax
cmp    $0x0,%rax
je     1158 <my_ffsl+0x58>
jmp    116b <my_ffsl+0x6b>
jmp    115d <my_ffsl+0x5d>
mov    -0x14(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x14(%rbp)
jmp    1126 <my_ffsl+0x26>
mov    -0x14(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<my_ffsl>:
xor    %eax,%eax
test   %rdi,%rdi
je     115d <my_ffsl+0x5d>
nopw   0x0(%rax,%rax,1)
bt     %rax,%rdi
jb     115a <my_ffsl+0x5a>
lea    0x1(%rax),%ecx
movzbl %cl,%ecx
bt     %rcx,%rdi
jb     114a <my_ffsl+0x4a>
lea    0x2(%rax),%ecx
movzbl %cl,%ecx
bt     %rcx,%rdi
jb     1150 <my_ffsl+0x50>
lea    0x3(%rax),%ecx
movzbl %cl,%ecx
bt     %rcx,%rdi
jb     1156 <my_ffsl+0x56>
add    $0x4,%rax
cmp    $0x40,%rax
jne    1110 <my_ffsl+0x10>
mov    $0x41,%eax
ret
add    $0x1,%rax
jmp    115a <my_ffsl+0x5a>
add    $0x2,%rax
jmp    115a <my_ffsl+0x5a>
add    $0x3,%rax
add    $0x1,%eax
ret

LLVM IR (-O0):
define i32 @my_ffsl(i64 %0) {
%2 = alloca i32
%3 = alloca i64
%4 = alloca i32
store i64 %0, i64* %3
%5 = load i64, i64* %3
%6 = icmp eq i64 %5, 0
br i1 %6, label %7, label %8
7: ; preds = %1
store i32 0, i32* %2
br label %28
8: ; preds = %1
store i32 0, i32* %4
br label %9
9: ; preds = %22, %8
%10 = load i32, i32* %4
%11 = sext i32 %10 to i64
%12 = icmp ult i64 %11, 64
br i1 %12, label %13, label %25
13: ; preds = %9
%14 = load i64, i64* %3
%15 = load i32, i32* %4
%16 = zext i32 %15 to i64
%17 = shl i64 1, %16
%18 = and i64 %14, %17
%19 = icmp ne i64 %18, 0
br i1 %19, label %20, label %21
20: ; preds = %13
br label %25
21: ; preds = %13
br label %22
22: ; preds = %21
%23 = load i32, i32* %4
%24 = add nsw i32 %23, 1
store i32 %24, i32* %4
br label %9
25: ; preds = %20, %9
%26 = load i32, i32* %4
%27 = add nsw i32 %26, 1
store i32 %27, i32* %2
br label %28
28: ; preds = %25, %7
%29 = load i32, i32* %2
ret i32 %29
}

LLVM IR (-O2):
define i32 @my_ffsl(i64 %0) {
%2 = icmp eq i64 %0, 0
br i1 %2, label %30, label %3
3: ; preds = %1, %23
%4 = phi i64 [ %24, %23 ], [ 0, %1 ]
%5 = shl nuw i64 1, %4
%6 = and i64 %5, %0
%7 = icmp eq i64 %6, 0
br i1 %7, label %8, label %26
8: ; preds = %3
%9 = or i64 %4, 1
%10 = shl nuw i64 1, %9
%11 = and i64 %10, %0
%12 = icmp eq i64 %11, 0
br i1 %12, label %13, label %26
13: ; preds = %8
%14 = or i64 %4, 2
%15 = shl nuw i64 1, %14
%16 = and i64 %15, %0
%17 = icmp eq i64 %16, 0
br i1 %17, label %18, label %26
18: ; preds = %13
%19 = or i64 %4, 3
%20 = shl nuw i64 1, %19
%21 = and i64 %20, %0
%22 = icmp eq i64 %21, 0
br i1 %22, label %23, label %26
23: ; preds = %18
%24 = add nuw nsw i64 %4, 4
%25 = icmp eq i64 %24, 64
br i1 %25, label %30, label %3
26: ; preds = %18, %13, %8, %3
%27 = phi i64 [ %4, %3 ], [ %9, %8 ], [ %14, %13 ], [ %19, %18 ]
%28 = trunc i64 %27 to i32
%29 = add i32 %28, 1
br label %30
30: ; preds = %23, %26, %1
%31 = phi i32 [ 0, %1 ], [ %29, %26 ], [ 65, %23 ]
ret i32 %31
}