int jiecheng(int n) {
  if (n < 1)
    return 1;
  else {
    int i, m = 1;
    for (i = 1; i <= n; i++) {
      m *= i;
    }
    return m;
  }
}


x86 assembly (clang, -O0):
<jiecheng>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x8(%rbp)
cmpl   $0x1,-0x8(%rbp)
jge    111d <jiecheng+0x1d>
movl   $0x1,-0x4(%rbp)
jmp    1155 <jiecheng+0x55>
movl   $0x1,-0x10(%rbp)
movl   $0x1,-0xc(%rbp)
mov    -0xc(%rbp),%eax
cmp    -0x8(%rbp),%eax
jg     114f <jiecheng+0x4f>
mov    -0xc(%rbp),%eax
imul   -0x10(%rbp),%eax
mov    %eax,-0x10(%rbp)
mov    -0xc(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0xc(%rbp)
jmp    112b <jiecheng+0x2b>
mov    -0x10(%rbp),%eax
mov    %eax,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<jiecheng>:
mov    $0x1,%eax
test   %edi,%edi
jle    134a <jiecheng+0x24a>
mov    $0x1,%ecx
cmp    $0x8,%edi
jb     1334 <jiecheng+0x234>
mov    %edi,%ecx
and    $0xfffffff8,%ecx
lea    -0x8(%rcx),%esi
mov    %esi,%edx
shr    $0x3,%edx
add    $0x1,%edx
mov    %edx,%eax
and    $0x3,%eax
cmp    $0x18,%esi
jae    114e <jiecheng+0x4e>
movdqa 0xec3(%rip),%xmm0
movdqa 0xecb(%rip),%xmm1
movdqa %xmm1,%xmm2
jmp    1291 <jiecheng+0x191>
and    $0xfffffffc,%edx
movdqa 0xea7(%rip),%xmm0
movdqa 0xeaf(%rip),%xmm1
movdqa 0xec6(%rip),%xmm9
movdqa 0xecd(%rip),%xmm10
movdqa 0xed4(%rip),%xmm11
movdqa 0xedb(%rip),%xmm12
movdqa 0xee2(%rip),%xmm13
movdqa 0xee9(%rip),%xmm14
movdqa 0xef0(%rip),%xmm15
movdqa %xmm1,%xmm2
cs nopw 0x0(%rax,%rax,1)
xchg   %ax,%ax
movdqa %xmm0,%xmm6
paddd  0xe64(%rip),%xmm6
pshufd $0xf5,%xmm0,%xmm7
pshufd $0xf5,%xmm1,%xmm3
pmuludq %xmm7,%xmm3
pmuludq %xmm0,%xmm1
pshufd $0xf5,%xmm2,%xmm7
pshufd $0xf5,%xmm6,%xmm4
pmuludq %xmm7,%xmm4
pmuludq %xmm2,%xmm6
movdqa %xmm0,%xmm2
paddd  %xmm9,%xmm2
movdqa %xmm0,%xmm7
paddd  %xmm10,%xmm7
pmuludq %xmm2,%xmm1
pshufd $0xf5,%xmm2,%xmm2
pmuludq %xmm3,%xmm2
pmuludq %xmm7,%xmm6
pshufd $0xf5,%xmm7,%xmm3
pmuludq %xmm4,%xmm3
movdqa %xmm0,%xmm4
paddd  %xmm11,%xmm4
movdqa %xmm0,%xmm7
paddd  %xmm12,%xmm7
pshufd $0xf5,%xmm4,%xmm5
pmuludq %xmm2,%xmm5
pmuludq %xmm1,%xmm4
pshufd $0xf5,%xmm7,%xmm8
pmuludq %xmm3,%xmm8
pmuludq %xmm6,%xmm7
movdqa %xmm0,%xmm2
paddd  %xmm13,%xmm2
movdqa %xmm0,%xmm3
paddd  %xmm14,%xmm3
pmuludq %xmm2,%xmm4
pshufd $0xe8,%xmm4,%xmm1
pshufd $0xf5,%xmm2,%xmm2
pmuludq %xmm5,%xmm2
pshufd $0xe8,%xmm2,%xmm2
punpckldq %xmm2,%xmm1
pmuludq %xmm3,%xmm7
pshufd $0xe8,%xmm7,%xmm2
pshufd $0xf5,%xmm3,%xmm3
pmuludq %xmm8,%xmm3
pshufd $0xe8,%xmm3,%xmm3
punpckldq %xmm3,%xmm2
paddd  %xmm15,%xmm0
add    $0xfffffffc,%edx
jne    11b0 <jiecheng+0xb0>
test   %eax,%eax
je     1301 <jiecheng+0x201>
movdqa 0xd83(%rip),%xmm3
movdqa 0xd8b(%rip),%xmm4
cs nopw 0x0(%rax,%rax,1)
nop
movdqa %xmm0,%xmm5
paddd  %xmm3,%xmm5
pshufd $0xf5,%xmm1,%xmm6
pmuludq %xmm0,%xmm1
pshufd $0xe8,%xmm1,%xmm1
pshufd $0xf5,%xmm0,%xmm7
pmuludq %xmm6,%xmm7
pshufd $0xe8,%xmm7,%xmm6
punpckldq %xmm6,%xmm1
pshufd $0xf5,%xmm2,%xmm6
pmuludq %xmm5,%xmm2
pshufd $0xe8,%xmm2,%xmm2
pshufd $0xf5,%xmm5,%xmm5
pmuludq %xmm6,%xmm5
pshufd $0xe8,%xmm5,%xmm5
punpckldq %xmm5,%xmm2
paddd  %xmm4,%xmm0
add    $0xffffffff,%eax
jne    12b0 <jiecheng+0x1b0>
pshufd $0xf5,%xmm1,%xmm0
pshufd $0xf5,%xmm2,%xmm3
pmuludq %xmm0,%xmm3
pmuludq %xmm1,%xmm2
pshufd $0xee,%xmm2,%xmm0
pmuludq %xmm2,%xmm0
pshufd $0xaa,%xmm3,%xmm1
pmuludq %xmm3,%xmm1
pmuludq %xmm0,%xmm1
movd   %xmm1,%eax
cmp    %edi,%ecx
je     134a <jiecheng+0x24a>
or     $0x1,%ecx
add    $0x1,%edi
nopw   0x0(%rax,%rax,1)
imul   %ecx,%eax
add    $0x1,%ecx
cmp    %ecx,%edi
jne    1340 <jiecheng+0x240>
ret

LLVM IR (-O0):
define i32 @jiecheng(i32 %0) {
%2 = alloca i32
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
store i32 %0, i32* %3
%6 = load i32, i32* %3
%7 = icmp slt i32 %6, 1
br i1 %7, label %8, label %9
8: ; preds = %1
store i32 1, i32* %2
br label %23
9: ; preds = %1
store i32 1, i32* %5
store i32 1, i32* %4
br label %10
10: ; preds = %18, %9
%11 = load i32, i32* %4
%12 = load i32, i32* %3
%13 = icmp sle i32 %11, %12
br i1 %13, label %14, label %21
14: ; preds = %10
%15 = load i32, i32* %4
%16 = load i32, i32* %5
%17 = mul nsw i32 %16, %15
store i32 %17, i32* %5
br label %18
18: ; preds = %14
%19 = load i32, i32* %4
%20 = add nsw i32 %19, 1
store i32 %20, i32* %4
br label %10
21: ; preds = %10
%22 = load i32, i32* %5
store i32 %22, i32* %2
br label %23
23: ; preds = %21, %8
%24 = load i32, i32* %2
ret i32 %24
}

LLVM IR (-O2):
define i32 @jiecheng(i32 %0) {
%2 = icmp slt i32 %0, 1
br i1 %2, label %71, label %3
3: ; preds = %1
%4 = icmp ult i32 %0, 8
br i1 %4, label %62, label %5
5: ; preds = %3
%6 = and i32 %0, -8
%7 = or i32 %6, 1
%8 = add i32 %6, -8
%9 = lshr exact i32 %8, 3
%10 = add nuw nsw i32 %9, 1
%11 = and i32 %10, 3
%12 = icmp ult i32 %8, 24
br i1 %12, label %38, label %13
13: ; preds = %5
%14 = and i32 %10, 1073741820
br label %15
15: ; preds = %15, %13
%16 = phi <4 x i32> [ <i32 1, i32 1, i32 1, i32 1>, %13 ], [ %33, %15 ]
%17 = phi <4 x i32> [ <i32 1, i32 1, i32 1, i32 1>, %13 ], [ %34, %15 ]
%18 = phi <4 x i32> [ <i32 1, i32 2, i32 3, i32 4>, %13 ], [ %35, %15 ]
%19 = phi i32 [ 0, %13 ], [ %36, %15 ]
%20 = add <4 x i32> %18, <i32 4, i32 4, i32 4, i32 4>
%21 = mul <4 x i32> %16, %18
%22 = mul <4 x i32> %17, %20
%23 = add <4 x i32> %18, <i32 8, i32 8, i32 8, i32 8>
%24 = add <4 x i32> %18, <i32 12, i32 12, i32 12, i32 12>
%25 = mul <4 x i32> %21, %23
%26 = mul <4 x i32> %22, %24
%27 = add <4 x i32> %18, <i32 16, i32 16, i32 16, i32 16>
%28 = add <4 x i32> %18, <i32 20, i32 20, i32 20, i32 20>
%29 = mul <4 x i32> %25, %27
%30 = mul <4 x i32> %26, %28
%31 = add <4 x i32> %18, <i32 24, i32 24, i32 24, i32 24>
%32 = add <4 x i32> %18, <i32 28, i32 28, i32 28, i32 28>
%33 = mul <4 x i32> %29, %31
%34 = mul <4 x i32> %30, %32
%35 = add <4 x i32> %18, <i32 32, i32 32, i32 32, i32 32>
%36 = add i32 %19, 4
%37 = icmp eq i32 %36, %14
br i1 %37, label %38, label %15
38: ; preds = %15, %5
%39 = phi <4 x i32> [ undef, %5 ], [ %33, %15 ]
%40 = phi <4 x i32> [ undef, %5 ], [ %34, %15 ]
%41 = phi <4 x i32> [ <i32 1, i32 1, i32 1, i32 1>, %5 ], [ %33, %15 ]
%42 = phi <4 x i32> [ <i32 1, i32 1, i32 1, i32 1>, %5 ], [ %34, %15 ]
%43 = phi <4 x i32> [ <i32 1, i32 2, i32 3, i32 4>, %5 ], [ %35, %15 ]
%44 = icmp eq i32 %11, 0
br i1 %44, label %56, label %45
45: ; preds = %38, %45
%46 = phi <4 x i32> [ %51, %45 ], [ %41, %38 ]
%47 = phi <4 x i32> [ %52, %45 ], [ %42, %38 ]
%48 = phi <4 x i32> [ %53, %45 ], [ %43, %38 ]
%49 = phi i32 [ %54, %45 ], [ 0, %38 ]
%50 = add <4 x i32> %48, <i32 4, i32 4, i32 4, i32 4>
%51 = mul <4 x i32> %46, %48
%52 = mul <4 x i32> %47, %50
%53 = add <4 x i32> %48, <i32 8, i32 8, i32 8, i32 8>
%54 = add i32 %49, 1
%55 = icmp eq i32 %54, %11
br i1 %55, label %56, label %45
56: ; preds = %45, %38
%57 = phi <4 x i32> [ %39, %38 ], [ %51, %45 ]
%58 = phi <4 x i32> [ %40, %38 ], [ %52, %45 ]
%59 = mul <4 x i32> %58, %57
%60 = call i32 @llvm.vector.reduce.mul.v4i32(<4 x i32> %59)
%61 = icmp eq i32 %6, %0
br i1 %61, label %71, label %62
62: ; preds = %3, %56
%63 = phi i32 [ 1, %3 ], [ %60, %56 ]
%64 = phi i32 [ 1, %3 ], [ %7, %56 ]
br label %65
65: ; preds = %62, %65
%66 = phi i32 [ %68, %65 ], [ %63, %62 ]
%67 = phi i32 [ %69, %65 ], [ %64, %62 ]
%68 = mul nsw i32 %66, %67
%69 = add nuw i32 %67, 1
%70 = icmp eq i32 %67, %0
br i1 %70, label %71, label %65
71: ; preds = %65, %56, %1
%72 = phi i32 [ 1, %1 ], [ %60, %56 ], [ %68, %65 ]
ret i32 %72
}