int rdp_orders_convert_color(int in_bpp, int out_bpp, int in_color,
                             int *palette) {
  int pixel;
  int red;
  int green;
  int blue;
  if ((in_bpp == 8) && (out_bpp == 8)) {
    pixel = palette[in_color];
    {
      red = ((pixel) >> 16) & 0xff;
      green = ((pixel) >> 8) & 0xff;
      blue = (pixel)&0xff;
    };
    pixel =
        ((((red) >> 5) << 0) | (((green) >> 5) << 3) | (((blue) >> 6) << 6));
    return pixel;
  }
  if ((in_bpp == 8) && (out_bpp == 16)) {
    pixel = palette[in_color];
    {
      red = ((pixel) >> 16) & 0xff;
      green = ((pixel) >> 8) & 0xff;
      blue = (pixel)&0xff;
    };
    pixel = ((((red) >> 3) << 11) | (((green) >> 2) << 5) | ((blue) >> 3));
    return pixel;
  }
  if ((in_bpp == 8) && (out_bpp == 24)) {
    pixel = palette[in_color];
    {
      red = ((pixel) >> 16) & 0xff;
      green = ((pixel) >> 8) & 0xff;
      blue = (pixel)&0xff;
    };
    pixel = (((blue) << 16) | ((green) << 8) | (red));
    return pixel;
  }
  if ((in_bpp == 15) && (out_bpp == 16)) {
    pixel = in_color;
    {
      red = (((pixel) >> 7) & 0xf8) | (((pixel) >> 12) & 0x7);
      green = (((pixel) >> 2) & 0xf8) | (((pixel) >> 8) & 0x7);
      blue = (((pixel) << 3) & 0xf8) | (((pixel) >> 2) & 0x7);
    };
    pixel = ((((red) >> 3) << 11) | (((green) >> 2) << 5) | ((blue) >> 3));
    return pixel;
  }
  if ((in_bpp == 15) && (out_bpp == 24)) {
    pixel = in_color;
    {
      red = (((pixel) >> 7) & 0xf8) | (((pixel) >> 12) & 0x7);
      green = (((pixel) >> 2) & 0xf8) | (((pixel) >> 8) & 0x7);
      blue = (((pixel) << 3) & 0xf8) | (((pixel) >> 2) & 0x7);
    };
    pixel = (((blue) << 16) | ((green) << 8) | (red));
    return pixel;
  }
  if ((in_bpp == 16) && (out_bpp == 16)) {
    return in_color;
  }
  if ((in_bpp == 16) && (out_bpp == 24)) {
    pixel = in_color;
    {
      red = (((pixel) >> 8) & 0xf8) | (((pixel) >> 13) & 0x7);
      green = (((pixel) >> 3) & 0xfc) | (((pixel) >> 9) & 0x3);
      blue = (((pixel) << 3) & 0xf8) | (((pixel) >> 2) & 0x7);
    };
    pixel = (((blue) << 16) | ((green) << 8) | (red));
    return pixel;
  }
  if ((in_bpp == 24) && (out_bpp == 24)) {
    return in_color;
  }
  return 0;
}


x86 assembly (clang, -O0):
<rdp_orders_convert_color>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x8(%rbp)
mov    %esi,-0xc(%rbp)
mov    %edx,-0x10(%rbp)
mov    %rcx,-0x18(%rbp)
cmpl   $0x8,-0x8(%rbp)
jne    1187 <rdp_orders_convert_color+0x87>
cmpl   $0x8,-0xc(%rbp)
jne    1187 <rdp_orders_convert_color+0x87>
mov    -0x18(%rbp),%rax
movslq -0x10(%rbp),%rcx
mov    (%rax,%rcx,4),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
sar    $0x10,%eax
and    $0xff,%eax
mov    %eax,-0x20(%rbp)
mov    -0x1c(%rbp),%eax
sar    $0x8,%eax
and    $0xff,%eax
mov    %eax,-0x24(%rbp)
mov    -0x1c(%rbp),%eax
and    $0xff,%eax
mov    %eax,-0x28(%rbp)
mov    -0x20(%rbp),%eax
sar    $0x5,%eax
shl    $0x0,%eax
mov    -0x24(%rbp),%ecx
sar    $0x5,%ecx
shl    $0x3,%ecx
or     %ecx,%eax
mov    -0x28(%rbp),%ecx
sar    $0x6,%ecx
shl    $0x6,%ecx
or     %ecx,%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    143e <rdp_orders_convert_color+0x33e>
cmpl   $0x8,-0x8(%rbp)
jne    11fa <rdp_orders_convert_color+0xfa>
cmpl   $0x10,-0xc(%rbp)
jne    11fa <rdp_orders_convert_color+0xfa>
mov    -0x18(%rbp),%rax
movslq -0x10(%rbp),%rcx
mov    (%rax,%rcx,4),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
sar    $0x10,%eax
and    $0xff,%eax
mov    %eax,-0x20(%rbp)
mov    -0x1c(%rbp),%eax
sar    $0x8,%eax
and    $0xff,%eax
mov    %eax,-0x24(%rbp)
mov    -0x1c(%rbp),%eax
and    $0xff,%eax
mov    %eax,-0x28(%rbp)
mov    -0x20(%rbp),%eax
sar    $0x3,%eax
shl    $0xb,%eax
mov    -0x24(%rbp),%ecx
sar    $0x2,%ecx
shl    $0x5,%ecx
or     %ecx,%eax
mov    -0x28(%rbp),%ecx
sar    $0x3,%ecx
or     %ecx,%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    143e <rdp_orders_convert_color+0x33e>
cmpl   $0x8,-0x8(%rbp)
jne    1262 <rdp_orders_convert_color+0x162>
cmpl   $0x18,-0xc(%rbp)
jne    1262 <rdp_orders_convert_color+0x162>
mov    -0x18(%rbp),%rax
movslq -0x10(%rbp),%rcx
mov    (%rax,%rcx,4),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
sar    $0x10,%eax
and    $0xff,%eax
mov    %eax,-0x20(%rbp)
mov    -0x1c(%rbp),%eax
sar    $0x8,%eax
and    $0xff,%eax
mov    %eax,-0x24(%rbp)
mov    -0x1c(%rbp),%eax
and    $0xff,%eax
mov    %eax,-0x28(%rbp)
mov    -0x28(%rbp),%eax
shl    $0x10,%eax
mov    -0x24(%rbp),%ecx
shl    $0x8,%ecx
or     %ecx,%eax
or     -0x20(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    143e <rdp_orders_convert_color+0x33e>
cmpl   $0xf,-0x8(%rbp)
jne    12f1 <rdp_orders_convert_color+0x1f1>
cmpl   $0x10,-0xc(%rbp)
jne    12f1 <rdp_orders_convert_color+0x1f1>
mov    -0x10(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
sar    $0x7,%eax
and    $0xf8,%eax
mov    -0x1c(%rbp),%ecx
sar    $0xc,%ecx
and    $0x7,%ecx
or     %ecx,%eax
mov    %eax,-0x20(%rbp)
mov    -0x1c(%rbp),%eax
sar    $0x2,%eax
and    $0xf8,%eax
mov    -0x1c(%rbp),%ecx
sar    $0x8,%ecx
and    $0x7,%ecx
or     %ecx,%eax
mov    %eax,-0x24(%rbp)
mov    -0x1c(%rbp),%eax
shl    $0x3,%eax
and    $0xf8,%eax
mov    -0x1c(%rbp),%ecx
sar    $0x2,%ecx
and    $0x7,%ecx
or     %ecx,%eax
mov    %eax,-0x28(%rbp)
mov    -0x20(%rbp),%eax
sar    $0x3,%eax
shl    $0xb,%eax
mov    -0x24(%rbp),%ecx
sar    $0x2,%ecx
shl    $0x5,%ecx
or     %ecx,%eax
mov    -0x28(%rbp),%ecx
sar    $0x3,%ecx
or     %ecx,%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    143e <rdp_orders_convert_color+0x33e>
cmpl   $0xf,-0x8(%rbp)
jne    1375 <rdp_orders_convert_color+0x275>
cmpl   $0x18,-0xc(%rbp)
jne    1375 <rdp_orders_convert_color+0x275>
mov    -0x10(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
sar    $0x7,%eax
and    $0xf8,%eax
mov    -0x1c(%rbp),%ecx
sar    $0xc,%ecx
and    $0x7,%ecx
or     %ecx,%eax
mov    %eax,-0x20(%rbp)
mov    -0x1c(%rbp),%eax
sar    $0x2,%eax
and    $0xf8,%eax
mov    -0x1c(%rbp),%ecx
sar    $0x8,%ecx
and    $0x7,%ecx
or     %ecx,%eax
mov    %eax,-0x24(%rbp)
mov    -0x1c(%rbp),%eax
shl    $0x3,%eax
and    $0xf8,%eax
mov    -0x1c(%rbp),%ecx
sar    $0x2,%ecx
and    $0x7,%ecx
or     %ecx,%eax
mov    %eax,-0x28(%rbp)
mov    -0x28(%rbp),%eax
shl    $0x10,%eax
mov    -0x24(%rbp),%ecx
shl    $0x8,%ecx
or     %ecx,%eax
or     -0x20(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    143e <rdp_orders_convert_color+0x33e>
cmpl   $0x10,-0x8(%rbp)
jne    1394 <rdp_orders_convert_color+0x294>
cmpl   $0x10,-0xc(%rbp)
jne    1394 <rdp_orders_convert_color+0x294>
mov    -0x10(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    143e <rdp_orders_convert_color+0x33e>
cmpl   $0x10,-0x8(%rbp)
jne    1418 <rdp_orders_convert_color+0x318>
cmpl   $0x18,-0xc(%rbp)
jne    1418 <rdp_orders_convert_color+0x318>
mov    -0x10(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
sar    $0x8,%eax
and    $0xf8,%eax
mov    -0x1c(%rbp),%ecx
sar    $0xd,%ecx
and    $0x7,%ecx
or     %ecx,%eax
mov    %eax,-0x20(%rbp)
mov    -0x1c(%rbp),%eax
sar    $0x3,%eax
and    $0xfc,%eax
mov    -0x1c(%rbp),%ecx
sar    $0x9,%ecx
and    $0x3,%ecx
or     %ecx,%eax
mov    %eax,-0x24(%rbp)
mov    -0x1c(%rbp),%eax
shl    $0x3,%eax
and    $0xf8,%eax
mov    -0x1c(%rbp),%ecx
sar    $0x2,%ecx
and    $0x7,%ecx
or     %ecx,%eax
mov    %eax,-0x28(%rbp)
mov    -0x28(%rbp),%eax
shl    $0x10,%eax
mov    -0x24(%rbp),%ecx
shl    $0x8,%ecx
or     %ecx,%eax
or     -0x20(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    143e <rdp_orders_convert_color+0x33e>
cmpl   $0x18,-0x8(%rbp)
jne    1437 <rdp_orders_convert_color+0x337>
cmpl   $0x18,-0xc(%rbp)
jne    1437 <rdp_orders_convert_color+0x337>
mov    -0x10(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    143e <rdp_orders_convert_color+0x33e>
movl   $0x0,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<rdp_orders_convert_color>:
mov    %edx,%eax
cmp    $0x8,%edi
jne    112b <rdp_orders_convert_color+0x2b>
cmp    $0x8,%esi
jne    112b <rdp_orders_convert_color+0x2b>
cltq
mov    (%rcx,%rax,4),%eax
mov    %eax,%ecx
shr    $0x15,%ecx
and    $0x7,%ecx
mov    %eax,%edx
shr    $0xa,%edx
and    $0x38,%edx
and    $0xc0,%eax
or     %edx,%eax
or     %ecx,%eax
ret
cmp    $0x8,%edi
jne    115b <rdp_orders_convert_color+0x5b>
cmp    $0x10,%esi
jne    115b <rdp_orders_convert_color+0x5b>
cltq
mov    (%rcx,%rax,4),%eax
mov    %eax,%ecx
shr    $0x8,%ecx
and    $0xf800,%ecx
mov    %eax,%edx
shr    $0x5,%edx
and    $0x7e0,%edx
or     %ecx,%edx
shr    $0x3,%eax
and    $0x1f,%eax
or     %edx,%eax
ret
cmp    $0x8,%edi
jne    1180 <rdp_orders_convert_color+0x80>
cmp    $0x18,%esi
jne    1180 <rdp_orders_convert_color+0x80>
cltq
mov    (%rcx,%rax,4),%ecx
mov    %ecx,%edx
movzbl %cl,%eax
shr    $0x10,%ecx
movzbl %cl,%ecx
and    $0xff00,%edx
shl    $0x10,%eax
jmp    1126 <rdp_orders_convert_color+0x26>
cmp    $0xf,%edi
jne    11b1 <rdp_orders_convert_color+0xb1>
cmp    $0x10,%esi
jne    11b1 <rdp_orders_convert_color+0xb1>
mov    %eax,%ecx
shr    $0x2,%ecx
and    $0xf8,%ecx
mov    %eax,%edx
shr    $0x8,%edx
and    $0x4,%edx
or     %ecx,%edx
mov    %eax,%ecx
and    $0x1f,%ecx
and    $0x7c00,%eax
add    %eax,%eax
lea    (%rax,%rdx,8),%eax
or     %ecx,%eax
ret
cmp    $0xf,%edi
jne    11fa <rdp_orders_convert_color+0xfa>
cmp    $0x18,%esi
jne    11fa <rdp_orders_convert_color+0xfa>
mov    %eax,%ecx
shr    $0x7,%ecx
and    $0xf8,%ecx
mov    %eax,%edx
shr    $0xc,%edx
and    $0x7,%edx
or     %ecx,%edx
mov    %eax,%ecx
sar    $0x2,%ecx
mov    %eax,%esi
and    $0x1f,%esi
mov    %ecx,%edi
and    $0x7,%edi
lea    (%rdi,%rsi,8),%esi
shl    $0x10,%esi
shl    $0x8,%ecx
and    $0xf800,%ecx
and    $0x700,%eax
or     %ecx,%eax
or     %esi,%eax
or     %edx,%eax
ret
cmp    $0x10,%edi
jne    1204 <rdp_orders_convert_color+0x104>
cmp    $0x10,%esi
je     1260 <rdp_orders_convert_color+0x160>
cmp    $0x10,%edi
jne    1253 <rdp_orders_convert_color+0x153>
cmp    $0x18,%esi
jne    1253 <rdp_orders_convert_color+0x153>
mov    %eax,%edx
shr    $0x8,%edx
and    $0xf8,%edx
mov    %eax,%ecx
shr    $0xd,%ecx
and    $0x7,%ecx
or     %edx,%ecx
mov    %eax,%edx
shr    $0x3,%edx
and    $0xfc,%edx
mov    %eax,%esi
shr    $0x9,%esi
and    $0x3,%esi
or     %edx,%esi
mov    %eax,%edx
and    $0x1f,%edx
shr    $0x2,%eax
and    $0x7,%eax
lea    (%rax,%rdx,8),%eax
shl    $0x10,%eax
shl    $0x8,%esi
or     %eax,%esi
or     %ecx,%esi
mov    %esi,%eax
ret
xor    $0x18,%esi
xor    $0x18,%edi
xor    %ecx,%ecx
or     %esi,%edi
cmovne %ecx,%eax
ret

LLVM IR (-O0):
define i32 @rdp_orders_convert_color(i32 %0, i32 %1, i32 %2, i32* %3) {
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
%8 = alloca i32
%9 = alloca i32*
%10 = alloca i32
%11 = alloca i32
%12 = alloca i32
%13 = alloca i32
store i32 %0, i32* %6
store i32 %1, i32* %7
store i32 %2, i32* %8
store i32* %3, i32** %9
%14 = load i32, i32* %6
%15 = icmp eq i32 %14, 8
br i1 %15, label %16, label %45
16: ; preds = %4
%17 = load i32, i32* %7
%18 = icmp eq i32 %17, 8
br i1 %18, label %19, label %45
19: ; preds = %16
%20 = load i32*, i32** %9
%21 = load i32, i32* %8
%22 = sext i32 %21 to i64
%23 = getelementptr inbounds i32, i32* %20, i64 %22
%24 = load i32, i32* %23
store i32 %24, i32* %10
%25 = load i32, i32* %10
%26 = ashr i32 %25, 16
%27 = and i32 %26, 255
store i32 %27, i32* %11
%28 = load i32, i32* %10
%29 = ashr i32 %28, 8
%30 = and i32 %29, 255
store i32 %30, i32* %12
%31 = load i32, i32* %10
%32 = and i32 %31, 255
store i32 %32, i32* %13
%33 = load i32, i32* %11
%34 = ashr i32 %33, 5
%35 = shl i32 %34, 0
%36 = load i32, i32* %12
%37 = ashr i32 %36, 5
%38 = shl i32 %37, 3
%39 = or i32 %35, %38
%40 = load i32, i32* %13
%41 = ashr i32 %40, 6
%42 = shl i32 %41, 6
%43 = or i32 %39, %42
store i32 %43, i32* %10
%44 = load i32, i32* %10
store i32 %44, i32* %5
br label %235
45: ; preds = %16, %4
%46 = load i32, i32* %6
%47 = icmp eq i32 %46, 8
br i1 %47, label %48, label %76
48: ; preds = %45
%49 = load i32, i32* %7
%50 = icmp eq i32 %49, 16
br i1 %50, label %51, label %76
51: ; preds = %48
%52 = load i32*, i32** %9
%53 = load i32, i32* %8
%54 = sext i32 %53 to i64
%55 = getelementptr inbounds i32, i32* %52, i64 %54
%56 = load i32, i32* %55
store i32 %56, i32* %10
%57 = load i32, i32* %10
%58 = ashr i32 %57, 16
%59 = and i32 %58, 255
store i32 %59, i32* %11
%60 = load i32, i32* %10
%61 = ashr i32 %60, 8
%62 = and i32 %61, 255
store i32 %62, i32* %12
%63 = load i32, i32* %10
%64 = and i32 %63, 255
store i32 %64, i32* %13
%65 = load i32, i32* %11
%66 = ashr i32 %65, 3
%67 = shl i32 %66, 11
%68 = load i32, i32* %12
%69 = ashr i32 %68, 2
%70 = shl i32 %69, 5
%71 = or i32 %67, %70
%72 = load i32, i32* %13
%73 = ashr i32 %72, 3
%74 = or i32 %71, %73
store i32 %74, i32* %10
%75 = load i32, i32* %10
store i32 %75, i32* %5
br label %235
76: ; preds = %48, %45
%77 = load i32, i32* %6
%78 = icmp eq i32 %77, 8
br i1 %78, label %79, label %104
79: ; preds = %76
%80 = load i32, i32* %7
%81 = icmp eq i32 %80, 24
br i1 %81, label %82, label %104
82: ; preds = %79
%83 = load i32*, i32** %9
%84 = load i32, i32* %8
%85 = sext i32 %84 to i64
%86 = getelementptr inbounds i32, i32* %83, i64 %85
%87 = load i32, i32* %86
store i32 %87, i32* %10
%88 = load i32, i32* %10
%89 = ashr i32 %88, 16
%90 = and i32 %89, 255
store i32 %90, i32* %11
%91 = load i32, i32* %10
%92 = ashr i32 %91, 8
%93 = and i32 %92, 255
store i32 %93, i32* %12
%94 = load i32, i32* %10
%95 = and i32 %94, 255
store i32 %95, i32* %13
%96 = load i32, i32* %13
%97 = shl i32 %96, 16
%98 = load i32, i32* %12
%99 = shl i32 %98, 8
%100 = or i32 %97, %99
%101 = load i32, i32* %11
%102 = or i32 %100, %101
store i32 %102, i32* %10
%103 = load i32, i32* %10
store i32 %103, i32* %5
br label %235
104: ; preds = %79, %76
%105 = load i32, i32* %6
%106 = icmp eq i32 %105, 15
br i1 %106, label %107, label %144
107: ; preds = %104
%108 = load i32, i32* %7
%109 = icmp eq i32 %108, 16
br i1 %109, label %110, label %144
110: ; preds = %107
%111 = load i32, i32* %8
store i32 %111, i32* %10
%112 = load i32, i32* %10
%113 = ashr i32 %112, 7
%114 = and i32 %113, 248
%115 = load i32, i32* %10
%116 = ashr i32 %115, 12
%117 = and i32 %116, 7
%118 = or i32 %114, %117
store i32 %118, i32* %11
%119 = load i32, i32* %10
%120 = ashr i32 %119, 2
%121 = and i32 %120, 248
%122 = load i32, i32* %10
%123 = ashr i32 %122, 8
%124 = and i32 %123, 7
%125 = or i32 %121, %124
store i32 %125, i32* %12
%126 = load i32, i32* %10
%127 = shl i32 %126, 3
%128 = and i32 %127, 248
%129 = load i32, i32* %10
%130 = ashr i32 %129, 2
%131 = and i32 %130, 7
%132 = or i32 %128, %131
store i32 %132, i32* %13
%133 = load i32, i32* %11
%134 = ashr i32 %133, 3
%135 = shl i32 %134, 11
%136 = load i32, i32* %12
%137 = ashr i32 %136, 2
%138 = shl i32 %137, 5
%139 = or i32 %135, %138
%140 = load i32, i32* %13
%141 = ashr i32 %140, 3
%142 = or i32 %139, %141
store i32 %142, i32* %10
%143 = load i32, i32* %10
store i32 %143, i32* %5
br label %235
144: ; preds = %107, %104
%145 = load i32, i32* %6
%146 = icmp eq i32 %145, 15
br i1 %146, label %147, label %181
147: ; preds = %144
%148 = load i32, i32* %7
%149 = icmp eq i32 %148, 24
br i1 %149, label %150, label %181
150: ; preds = %147
%151 = load i32, i32* %8
store i32 %151, i32* %10
%152 = load i32, i32* %10
%153 = ashr i32 %152, 7
%154 = and i32 %153, 248
%155 = load i32, i32* %10
%156 = ashr i32 %155, 12
%157 = and i32 %156, 7
%158 = or i32 %154, %157
store i32 %158, i32* %11
%159 = load i32, i32* %10
%160 = ashr i32 %159, 2
%161 = and i32 %160, 248
%162 = load i32, i32* %10
%163 = ashr i32 %162, 8
%164 = and i32 %163, 7
%165 = or i32 %161, %164
store i32 %165, i32* %12
%166 = load i32, i32* %10
%167 = shl i32 %166, 3
%168 = and i32 %167, 248
%169 = load i32, i32* %10
%170 = ashr i32 %169, 2
%171 = and i32 %170, 7
%172 = or i32 %168, %171
store i32 %172, i32* %13
%173 = load i32, i32* %13
%174 = shl i32 %173, 16
%175 = load i32, i32* %12
%176 = shl i32 %175, 8
%177 = or i32 %174, %176
%178 = load i32, i32* %11
%179 = or i32 %177, %178
store i32 %179, i32* %10
%180 = load i32, i32* %10
store i32 %180, i32* %5
br label %235
181: ; preds = %147, %144
%182 = load i32, i32* %6
%183 = icmp eq i32 %182, 16
br i1 %183, label %184, label %189
184: ; preds = %181
%185 = load i32, i32* %7
%186 = icmp eq i32 %185, 16
br i1 %186, label %187, label %189
187: ; preds = %184
%188 = load i32, i32* %8
store i32 %188, i32* %5
br label %235
189: ; preds = %184, %181
%190 = load i32, i32* %6
%191 = icmp eq i32 %190, 16
br i1 %191, label %192, label %226
192: ; preds = %189
%193 = load i32, i32* %7
%194 = icmp eq i32 %193, 24
br i1 %194, label %195, label %226
195: ; preds = %192
%196 = load i32, i32* %8
store i32 %196, i32* %10
%197 = load i32, i32* %10
%198 = ashr i32 %197, 8
%199 = and i32 %198, 248
%200 = load i32, i32* %10
%201 = ashr i32 %200, 13
%202 = and i32 %201, 7
%203 = or i32 %199, %202
store i32 %203, i32* %11
%204 = load i32, i32* %10
%205 = ashr i32 %204, 3
%206 = and i32 %205, 252
%207 = load i32, i32* %10
%208 = ashr i32 %207, 9
%209 = and i32 %208, 3
%210 = or i32 %206, %209
store i32 %210, i32* %12
%211 = load i32, i32* %10
%212 = shl i32 %211, 3
%213 = and i32 %212, 248
%214 = load i32, i32* %10
%215 = ashr i32 %214, 2
%216 = and i32 %215, 7
%217 = or i32 %213, %216
store i32 %217, i32* %13
%218 = load i32, i32* %13
%219 = shl i32 %218, 16
%220 = load i32, i32* %12
%221 = shl i32 %220, 8
%222 = or i32 %219, %221
%223 = load i32, i32* %11
%224 = or i32 %222, %223
store i32 %224, i32* %10
%225 = load i32, i32* %10
store i32 %225, i32* %5
br label %235
226: ; preds = %192, %189
%227 = load i32, i32* %6
%228 = icmp eq i32 %227, 24
br i1 %228, label %229, label %234
229: ; preds = %226
%230 = load i32, i32* %7
%231 = icmp eq i32 %230, 24
br i1 %231, label %232, label %234
232: ; preds = %229
%233 = load i32, i32* %8
store i32 %233, i32* %5
br label %235
234: ; preds = %229, %226
store i32 0, i32* %5
br label %235
235: ; preds = %234, %232, %195, %187, %150, %110, %82, %51, %19
%236 = load i32, i32* %5
ret i32 %236
}

LLVM IR (-O2):
define i32 @rdp_orders_convert_color(i32 %0, i32 %1, i32 %2, i32* nocapture %3) {
%5 = icmp eq i32 %0, 8
%6 = icmp eq i32 %1, 8
%7 = and i1 %5, %6
br i1 %7, label %8, label %19
8: ; preds = %4
%9 = sext i32 %2 to i64
%10 = getelementptr inbounds i32, i32* %3, i64 %9
%11 = load i32, i32* %10
%12 = lshr i32 %11, 21
%13 = and i32 %12, 7
%14 = lshr i32 %11, 10
%15 = and i32 %14, 56
%16 = and i32 %11, 192
%17 = or i32 %15, %16
%18 = or i32 %17, %13
br label %112
19: ; preds = %4
%20 = icmp eq i32 %1, 16
%21 = and i1 %5, %20
br i1 %21, label %22, label %34
22: ; preds = %19
%23 = sext i32 %2 to i64
%24 = getelementptr inbounds i32, i32* %3, i64 %23
%25 = load i32, i32* %24
%26 = lshr i32 %25, 8
%27 = and i32 %26, 63488
%28 = lshr i32 %25, 5
%29 = and i32 %28, 2016
%30 = or i32 %27, %29
%31 = lshr i32 %25, 3
%32 = and i32 %31, 31
%33 = or i32 %30, %32
br label %112
34: ; preds = %19
%35 = icmp eq i32 %1, 24
%36 = and i1 %5, %35
br i1 %36, label %37, label %48
37: ; preds = %34
%38 = sext i32 %2 to i64
%39 = getelementptr inbounds i32, i32* %3, i64 %38
%40 = load i32, i32* %39
%41 = lshr i32 %40, 16
%42 = and i32 %41, 255
%43 = and i32 %40, 65280
%44 = shl i32 %40, 16
%45 = and i32 %44, 16711680
%46 = or i32 %45, %43
%47 = or i32 %46, %42
br label %112
48: ; preds = %34
%49 = icmp eq i32 %0, 15
%50 = and i1 %49, %20
br i1 %50, label %51, label %63
51: ; preds = %48
%52 = lshr i32 %2, 2
%53 = and i32 %52, 248
%54 = lshr i32 %2, 8
%55 = and i32 %54, 4
%56 = or i32 %53, %55
%57 = and i32 %2, 31
%58 = shl i32 %2, 1
%59 = and i32 %58, 63488
%60 = shl nuw nsw i32 %56, 3
%61 = or i32 %60, %59
%62 = or i32 %61, %57
br label %112
63: ; preds = %48
%64 = and i1 %49, %35
br i1 %64, label %65, label %83
65: ; preds = %63
%66 = lshr i32 %2, 7
%67 = and i32 %66, 248
%68 = lshr i32 %2, 12
%69 = and i32 %68, 7
%70 = or i32 %67, %69
%71 = ashr i32 %2, 2
%72 = shl i32 %2, 3
%73 = and i32 %72, 248
%74 = and i32 %71, 7
%75 = or i32 %73, %74
%76 = shl nuw nsw i32 %75, 16
%77 = shl i32 %71, 8
%78 = and i32 %77, 63488
%79 = and i32 %2, 1792
%80 = or i32 %79, %78
%81 = or i32 %76, %80
%82 = or i32 %81, %70
br label %112
83: ; preds = %63
%84 = icmp eq i32 %0, 16
%85 = and i1 %84, %20
br i1 %85, label %112, label %86
86: ; preds = %83
%87 = and i1 %84, %35
br i1 %87, label %88, label %108
88: ; preds = %86
%89 = lshr i32 %2, 8
%90 = and i32 %89, 248
%91 = lshr i32 %2, 13
%92 = and i32 %91, 7
%93 = or i32 %90, %92
%94 = lshr i32 %2, 3
%95 = and i32 %94, 252
%96 = lshr i32 %2, 9
%97 = and i32 %96, 3
%98 = or i32 %95, %97
%99 = shl i32 %2, 3
%100 = and i32 %99, 248
%101 = lshr i32 %2, 2
%102 = and i32 %101, 7
%103 = or i32 %100, %102
%104 = shl nuw nsw i32 %103, 16
%105 = shl nuw nsw i32 %98, 8
%106 = or i32 %104, %105
%107 = or i32 %106, %93
br label %112
108: ; preds = %86
%109 = icmp eq i32 %0, 24
%110 = and i1 %109, %35
%111 = select i1 %110, i32 %2, i32 0
br label %112
112: ; preds = %108, %83, %88, %65, %51, %37, %22, %8
%113 = phi i32 [ %18, %8 ], [ %33, %22 ], [ %47, %37 ], [ %62, %51 ], [ %82, %65 ], [ %107, %88 ], [ %2, %83 ], [ %111, %108 ]
ret i32 %113
}