long long _mpyu4ll(unsigned int src1, unsigned int src2) {
  unsigned short res0, res1, res2, res3;
  unsigned char s1_0 = (src1 & 0xff);
  unsigned char s1_1 = (src1 & 0xff00) >> 8;
  unsigned char s1_2 = (src1 & 0xff0000) >> 16;
  unsigned char s1_3 = (src1 & 0xff000000) >> 24;
  unsigned short s2_0 = (src2 & 0xff);
  unsigned short s2_1 = (src2 & 0xff00) >> 8;
  unsigned short s2_2 = (src2 & 0xff0000) >> 16;
  unsigned short s2_3 = (src2 & 0xff000000) >> 24;
  res0 = s1_0 * s2_0;
  res1 = s1_1 * s2_1;
  res2 = s1_2 * s2_2;
  res3 = s1_3 * s2_3;
  return (((unsigned long long)res3) << 48) |
         (((unsigned long long)res2) << 32) |
         (((unsigned long long)res1) << 16) | res0;
}


x86 assembly (clang, -O0):
<_mpyu4ll>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
mov    -0x4(%rbp),%eax
and    $0xff,%eax
mov    %al,-0x11(%rbp)
mov    -0x4(%rbp),%eax
and    $0xff00,%eax
shr    $0x8,%eax
mov    %al,-0x12(%rbp)
mov    -0x4(%rbp),%eax
and    $0xff0000,%eax
shr    $0x10,%eax
mov    %al,-0x13(%rbp)
mov    -0x4(%rbp),%eax
and    $0xff000000,%eax
shr    $0x18,%eax
mov    %al,-0x14(%rbp)
mov    -0x8(%rbp),%eax
and    $0xff,%eax
mov    %ax,-0x16(%rbp)
mov    -0x8(%rbp),%eax
and    $0xff00,%eax
shr    $0x8,%eax
mov    %ax,-0x18(%rbp)
mov    -0x8(%rbp),%eax
and    $0xff0000,%eax
shr    $0x10,%eax
mov    %ax,-0x1a(%rbp)
mov    -0x8(%rbp),%eax
and    $0xff000000,%eax
shr    $0x18,%eax
mov    %ax,-0x1c(%rbp)
movzbl -0x11(%rbp),%eax
movzwl -0x16(%rbp),%ecx
imul   %ecx,%eax
mov    %ax,-0xa(%rbp)
movzbl -0x12(%rbp),%eax
movzwl -0x18(%rbp),%ecx
imul   %ecx,%eax
mov    %ax,-0xc(%rbp)
movzbl -0x13(%rbp),%eax
movzwl -0x1a(%rbp),%ecx
imul   %ecx,%eax
mov    %ax,-0xe(%rbp)
movzbl -0x14(%rbp),%eax
movzwl -0x1c(%rbp),%ecx
imul   %ecx,%eax
mov    %ax,-0x10(%rbp)
movzwl -0x10(%rbp),%eax
shl    $0x30,%rax
movzwl -0xe(%rbp),%ecx
shl    $0x20,%rcx
or     %rcx,%rax
movzwl -0xc(%rbp),%ecx
shl    $0x10,%rcx
or     %rcx,%rax
movzwl -0xa(%rbp),%ecx
or     %rcx,%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<_mpyu4ll>:
mov    %esi,%ecx
movzbl %cl,%r8d
movzbl %ch,%eax
mov    %edi,%r9d
shr    $0x10,%r9d
mov    %edi,%edx
shr    $0x18,%edx
shr    $0x10,%ecx
movzbl %cl,%r10d
shr    $0x18,%esi
imul   %edx,%esi
movzbl %dil,%edx
imul   %r8d,%edx
movzbl %r9b,%ecx
imul   %r10d,%ecx
shl    $0x30,%rsi
shl    $0x20,%rcx
or     %rsi,%rcx
shl    $0x8,%edi
and    $0xff0000,%edi
imul   %edi,%eax
or     %rcx,%rax
or     %rdx,%rax
ret

LLVM IR (-O0):
define i64 @_mpyu4ll(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca i16
%6 = alloca i16
%7 = alloca i16
%8 = alloca i16
%9 = alloca i8
%10 = alloca i8
%11 = alloca i8
%12 = alloca i8
%13 = alloca i16
%14 = alloca i16
%15 = alloca i16
%16 = alloca i16
store i32 %0, i32* %3
store i32 %1, i32* %4
%17 = load i32, i32* %3
%18 = and i32 %17, 255
%19 = trunc i32 %18 to i8
store i8 %19, i8* %9
%20 = load i32, i32* %3
%21 = and i32 %20, 65280
%22 = lshr i32 %21, 8
%23 = trunc i32 %22 to i8
store i8 %23, i8* %10
%24 = load i32, i32* %3
%25 = and i32 %24, 16711680
%26 = lshr i32 %25, 16
%27 = trunc i32 %26 to i8
store i8 %27, i8* %11
%28 = load i32, i32* %3
%29 = and i32 %28, -16777216
%30 = lshr i32 %29, 24
%31 = trunc i32 %30 to i8
store i8 %31, i8* %12
%32 = load i32, i32* %4
%33 = and i32 %32, 255
%34 = trunc i32 %33 to i16
store i16 %34, i16* %13
%35 = load i32, i32* %4
%36 = and i32 %35, 65280
%37 = lshr i32 %36, 8
%38 = trunc i32 %37 to i16
store i16 %38, i16* %14
%39 = load i32, i32* %4
%40 = and i32 %39, 16711680
%41 = lshr i32 %40, 16
%42 = trunc i32 %41 to i16
store i16 %42, i16* %15
%43 = load i32, i32* %4
%44 = and i32 %43, -16777216
%45 = lshr i32 %44, 24
%46 = trunc i32 %45 to i16
store i16 %46, i16* %16
%47 = load i8, i8* %9
%48 = zext i8 %47 to i32
%49 = load i16, i16* %13
%50 = zext i16 %49 to i32
%51 = mul nsw i32 %48, %50
%52 = trunc i32 %51 to i16
store i16 %52, i16* %5
%53 = load i8, i8* %10
%54 = zext i8 %53 to i32
%55 = load i16, i16* %14
%56 = zext i16 %55 to i32
%57 = mul nsw i32 %54, %56
%58 = trunc i32 %57 to i16
store i16 %58, i16* %6
%59 = load i8, i8* %11
%60 = zext i8 %59 to i32
%61 = load i16, i16* %15
%62 = zext i16 %61 to i32
%63 = mul nsw i32 %60, %62
%64 = trunc i32 %63 to i16
store i16 %64, i16* %7
%65 = load i8, i8* %12
%66 = zext i8 %65 to i32
%67 = load i16, i16* %16
%68 = zext i16 %67 to i32
%69 = mul nsw i32 %66, %68
%70 = trunc i32 %69 to i16
store i16 %70, i16* %8
%71 = load i16, i16* %8
%72 = zext i16 %71 to i64
%73 = shl i64 %72, 48
%74 = load i16, i16* %7
%75 = zext i16 %74 to i64
%76 = shl i64 %75, 32
%77 = or i64 %73, %76
%78 = load i16, i16* %6
%79 = zext i16 %78 to i64
%80 = shl i64 %79, 16
%81 = or i64 %77, %80
%82 = load i16, i16* %5
%83 = zext i16 %82 to i64
%84 = or i64 %81, %83
ret i64 %84
}

LLVM IR (-O2):
define i64 @_mpyu4ll(i32 %0, i32 %1) {
%3 = lshr i32 %0, 16
%4 = lshr i32 %0, 24
%5 = and i32 %1, 255
%6 = lshr i32 %1, 8
%7 = lshr i32 %1, 16
%8 = and i32 %7, 255
%9 = lshr i32 %1, 24
%10 = and i32 %0, 255
%11 = mul nuw nsw i32 %5, %10
%12 = zext i32 %11 to i64
%13 = and i32 %6, 255
%14 = and i32 %3, 255
%15 = mul nuw nsw i32 %8, %14
%16 = zext i32 %15 to i64
%17 = mul nuw nsw i32 %9, %4
%18 = zext i32 %17 to i64
%19 = shl nuw i64 %18, 48
%20 = shl nuw nsw i64 %16, 32
%21 = or i64 %20, %19
%22 = shl i32 %0, 8
%23 = and i32 %22, 16711680
%24 = mul nuw i32 %23, %13
%25 = zext i32 %24 to i64
%26 = or i64 %21, %25
%27 = or i64 %26, %12
ret i64 %27
}