int isSwitchOn(int input, int s_port) {
  if (input < 1 || input > 3)
    return -1;
  if (input == 1) {
    if (!(s_port & 0x10))
      return 1;
  } else if (input = 2) {
    if (!(s_port & 0x20))
      return 1;
  } else if (input == 3) {
    if (!(s_port & 0x40))
      return 1;
  }
  return 0;
}


x86 assembly (clang, -O0):
<isSwitchOn>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x8(%rbp)
mov    %esi,-0xc(%rbp)
cmpl   $0x1,-0x8(%rbp)
jl     111e <isSwitchOn+0x1e>
cmpl   $0x3,-0x8(%rbp)
jle    112a <isSwitchOn+0x2a>
movl   $0xffffffff,-0x4(%rbp)
jmp    11c5 <isSwitchOn+0xc5>
cmpl   $0x1,-0x8(%rbp)
jne    1154 <isSwitchOn+0x54>
mov    -0xc(%rbp),%eax
and    $0x10,%eax
cmp    $0x0,%eax
jne    114f <isSwitchOn+0x4f>
movl   $0x1,-0x4(%rbp)
jmp    11c5 <isSwitchOn+0xc5>
jmp    11be <isSwitchOn+0xbe>
movl   $0x2,-0x8(%rbp)
mov    $0x1,%al
test   $0x1,%al
jne    116a <isSwitchOn+0x6a>
jmp    118a <isSwitchOn+0x8a>
mov    -0xc(%rbp),%eax
and    $0x20,%eax
cmp    $0x0,%eax
jne    1185 <isSwitchOn+0x85>
movl   $0x1,-0x4(%rbp)
jmp    11c5 <isSwitchOn+0xc5>
jmp    11b9 <isSwitchOn+0xb9>
cmpl   $0x3,-0x8(%rbp)
jne    11b4 <isSwitchOn+0xb4>
mov    -0xc(%rbp),%eax
and    $0x40,%eax
cmp    $0x0,%eax
jne    11af <isSwitchOn+0xaf>
movl   $0x1,-0x4(%rbp)
jmp    11c5 <isSwitchOn+0xc5>
jmp    11b4 <isSwitchOn+0xb4>
jmp    11b9 <isSwitchOn+0xb9>
jmp    11be <isSwitchOn+0xbe>
movl   $0x0,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<isSwitchOn>:
lea    -0x4(%rdi),%ecx
mov    $0xffffffff,%eax
cmp    $0xfffffffd,%ecx
jb     1127 <isSwitchOn+0x27>
mov    $0x1,%eax
cmp    $0x1,%edi
jne    111f <isSwitchOn+0x1f>
test   $0x10,%sil
jne    1125 <isSwitchOn+0x25>
jmp    1127 <isSwitchOn+0x27>
test   $0x20,%sil
je     1127 <isSwitchOn+0x27>
xor    %eax,%eax
ret

LLVM IR (-O0):
define i32 @isSwitchOn(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
store i32 %0, i32* %4
store i32 %1, i32* %5
%6 = load i32, i32* %4
%7 = icmp slt i32 %6, 1
br i1 %7, label %11, label %8
8: ; preds = %2
%9 = load i32, i32* %4
%10 = icmp sgt i32 %9, 3
br i1 %10, label %11, label %12
11: ; preds = %8, %2
store i32 -1, i32* %3
br label %40
12: ; preds = %8
%13 = load i32, i32* %4
%14 = icmp eq i32 %13, 1
br i1 %14, label %15, label %21
15: ; preds = %12
%16 = load i32, i32* %5
%17 = and i32 %16, 16
%18 = icmp ne i32 %17, 0
br i1 %18, label %20, label %19
19: ; preds = %15
store i32 1, i32* %3
br label %40
20: ; preds = %15
br label %39
21: ; preds = %12
store i32 2, i32* %4
br i1 true, label %22, label %28
22: ; preds = %21
%23 = load i32, i32* %5
%24 = and i32 %23, 32
%25 = icmp ne i32 %24, 0
br i1 %25, label %27, label %26
26: ; preds = %22
store i32 1, i32* %3
br label %40
27: ; preds = %22
br label %38
28: ; preds = %21
%29 = load i32, i32* %4
%30 = icmp eq i32 %29, 3
br i1 %30, label %31, label %37
31: ; preds = %28
%32 = load i32, i32* %5
%33 = and i32 %32, 64
%34 = icmp ne i32 %33, 0
br i1 %34, label %36, label %35
35: ; preds = %31
store i32 1, i32* %3
br label %40
36: ; preds = %31
br label %37
37: ; preds = %36, %28
br label %38
38: ; preds = %37, %27
br label %39
39: ; preds = %38, %20
store i32 0, i32* %3
br label %40
40: ; preds = %39, %35, %26, %19, %11
%41 = load i32, i32* %3
ret i32 %41
}

LLVM IR (-O2):
define i32 @isSwitchOn(i32 %0, i32 %1) {
%3 = add i32 %0, -4
%4 = icmp ult i32 %3, -3
br i1 %4, label %14, label %5
5: ; preds = %2
%6 = icmp eq i32 %0, 1
br i1 %6, label %7, label %10
7: ; preds = %5
%8 = and i32 %1, 16
%9 = icmp eq i32 %8, 0
br i1 %9, label %14, label %13
10: ; preds = %5
%11 = and i32 %1, 32
%12 = icmp eq i32 %11, 0
br i1 %12, label %14, label %13
13: ; preds = %10, %7
br label %14
14: ; preds = %10, %7, %2, %13
%15 = phi i32 [ 0, %13 ], [ -1, %2 ], [ 1, %7 ], [ 1, %10 ]
ret i32 %15
}