char ip_1(char charmeleon) {
  char c = 0;
  c |= (charmeleon << 3) & 0x80;
  c |= (charmeleon >> 1) & 0x40;
  c |= (charmeleon)&0x20;
  c |= (charmeleon << 1) & 0x10;
  c |= (charmeleon << 2) & 0x08;
  c |= (charmeleon >> 4) & 0x04;
  c |= (charmeleon << 1) & 0x02;
  c |= (charmeleon >> 2) & 0x01;
  return c;
}


x86 assembly (clang, -O0):
<ip_1>:
push   %rbp
mov    %rsp,%rbp
mov    %dil,%al
mov    %al,-0x1(%rbp)
movb   $0x0,-0x2(%rbp)
movsbl -0x1(%rbp),%ecx
shl    $0x3,%ecx
and    $0x80,%ecx
movsbl -0x2(%rbp),%eax
or     %ecx,%eax
mov    %al,-0x2(%rbp)
movsbl -0x1(%rbp),%ecx
sar    $0x1,%ecx
and    $0x40,%ecx
movsbl -0x2(%rbp),%eax
or     %ecx,%eax
mov    %al,-0x2(%rbp)
movsbl -0x1(%rbp),%ecx
and    $0x20,%ecx
movsbl -0x2(%rbp),%eax
or     %ecx,%eax
mov    %al,-0x2(%rbp)
movsbl -0x1(%rbp),%ecx
shl    $0x1,%ecx
and    $0x10,%ecx
movsbl -0x2(%rbp),%eax
or     %ecx,%eax
mov    %al,-0x2(%rbp)
movsbl -0x1(%rbp),%ecx
shl    $0x2,%ecx
and    $0x8,%ecx
movsbl -0x2(%rbp),%eax
or     %ecx,%eax
mov    %al,-0x2(%rbp)
movsbl -0x1(%rbp),%ecx
sar    $0x4,%ecx
and    $0x4,%ecx
movsbl -0x2(%rbp),%eax
or     %ecx,%eax
mov    %al,-0x2(%rbp)
movsbl -0x1(%rbp),%ecx
shl    $0x1,%ecx
and    $0x2,%ecx
movsbl -0x2(%rbp),%eax
or     %ecx,%eax
mov    %al,-0x2(%rbp)
movsbl -0x1(%rbp),%ecx
sar    $0x2,%ecx
and    $0x1,%ecx
movsbl -0x2(%rbp),%eax
or     %ecx,%eax
mov    %al,-0x2(%rbp)
movsbl -0x2(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<ip_1>:
lea    0x0(,%rdi,8),%eax
and    $0x80,%al
mov    %edi,%ecx
shr    %cl
and    $0x40,%cl
mov    %edi,%edx
and    $0x20,%dl
or     %al,%dl
or     %cl,%dl
lea    (%rdi,%rdi,1),%eax
mov    %eax,%ecx
and    $0x10,%cl
or     %dl,%cl
lea    0x0(,%rdi,4),%edx
and    $0x8,%dl
or     %cl,%dl
mov    %edi,%ecx
shr    $0x4,%cl
and    $0x4,%cl
or     %dl,%cl
and    $0x2,%al
or     %cl,%al
shr    $0x2,%dil
and    $0x1,%dil
or     %dil,%al
ret

LLVM IR (-O0):
define signext i8 @ip_1(i8 signext %0) {
%2 = alloca i8
%3 = alloca i8
store i8 %0, i8* %2
store i8 0, i8* %3
%4 = load i8, i8* %2
%5 = sext i8 %4 to i32
%6 = shl i32 %5, 3
%7 = and i32 %6, 128
%8 = load i8, i8* %3
%9 = sext i8 %8 to i32
%10 = or i32 %9, %7
%11 = trunc i32 %10 to i8
store i8 %11, i8* %3
%12 = load i8, i8* %2
%13 = sext i8 %12 to i32
%14 = ashr i32 %13, 1
%15 = and i32 %14, 64
%16 = load i8, i8* %3
%17 = sext i8 %16 to i32
%18 = or i32 %17, %15
%19 = trunc i32 %18 to i8
store i8 %19, i8* %3
%20 = load i8, i8* %2
%21 = sext i8 %20 to i32
%22 = and i32 %21, 32
%23 = load i8, i8* %3
%24 = sext i8 %23 to i32
%25 = or i32 %24, %22
%26 = trunc i32 %25 to i8
store i8 %26, i8* %3
%27 = load i8, i8* %2
%28 = sext i8 %27 to i32
%29 = shl i32 %28, 1
%30 = and i32 %29, 16
%31 = load i8, i8* %3
%32 = sext i8 %31 to i32
%33 = or i32 %32, %30
%34 = trunc i32 %33 to i8
store i8 %34, i8* %3
%35 = load i8, i8* %2
%36 = sext i8 %35 to i32
%37 = shl i32 %36, 2
%38 = and i32 %37, 8
%39 = load i8, i8* %3
%40 = sext i8 %39 to i32
%41 = or i32 %40, %38
%42 = trunc i32 %41 to i8
store i8 %42, i8* %3
%43 = load i8, i8* %2
%44 = sext i8 %43 to i32
%45 = ashr i32 %44, 4
%46 = and i32 %45, 4
%47 = load i8, i8* %3
%48 = sext i8 %47 to i32
%49 = or i32 %48, %46
%50 = trunc i32 %49 to i8
store i8 %50, i8* %3
%51 = load i8, i8* %2
%52 = sext i8 %51 to i32
%53 = shl i32 %52, 1
%54 = and i32 %53, 2
%55 = load i8, i8* %3
%56 = sext i8 %55 to i32
%57 = or i32 %56, %54
%58 = trunc i32 %57 to i8
store i8 %58, i8* %3
%59 = load i8, i8* %2
%60 = sext i8 %59 to i32
%61 = ashr i32 %60, 2
%62 = and i32 %61, 1
%63 = load i8, i8* %3
%64 = sext i8 %63 to i32
%65 = or i32 %64, %62
%66 = trunc i32 %65 to i8
store i8 %66, i8* %3
%67 = load i8, i8* %3
ret i8 %67
}

LLVM IR (-O2):
define signext i8 @ip_1(i8 signext %0) {
%2 = shl i8 %0, 3
%3 = and i8 %2, -128
%4 = lshr i8 %0, 1
%5 = and i8 %4, 64
%6 = and i8 %0, 32
%7 = shl i8 %0, 1
%8 = and i8 %7, 16
%9 = shl i8 %0, 2
%10 = and i8 %9, 8
%11 = lshr i8 %0, 4
%12 = and i8 %11, 4
%13 = and i8 %7, 2
%14 = lshr i8 %0, 2
%15 = and i8 %14, 1
%16 = or i8 %3, %6
%17 = or i8 %16, %5
%18 = or i8 %17, %8
%19 = or i8 %18, %10
%20 = or i8 %19, %12
%21 = or i8 %20, %13
%22 = or i8 %21, %15
ret i8 %22
}