int switch4(int a, int b) {
  switch (a) {
  case 1 ... 11:
    return a;
  case 12 ... 22:
    return b;
  case 23 ... 33:
    return a;
  case 34 ... 44:
    return b;
  default:
    return 12345;
  }
}


x86 assembly (clang, -O0):
<switch4>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x8(%rbp)
mov    %esi,-0xc(%rbp)
mov    -0x8(%rbp),%eax
add    $0xffffffff,%eax
mov    %eax,%ecx
mov    %rcx,-0x18(%rbp)
sub    $0x2b,%eax
ja     115f <switch4+0x5f>
mov    -0x18(%rbp),%rax
lea    0xed6(%rip),%rcx
movslq (%rcx,%rax,4),%rax
add    %rcx,%rax
jmp    *%rax
mov    -0x8(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    1166 <switch4+0x66>
mov    -0xc(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    1166 <switch4+0x66>
mov    -0x8(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    1166 <switch4+0x66>
mov    -0xc(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    1166 <switch4+0x66>
movl   $0x3039,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<switch4>:
cmp    $0x2c,%edi
ja     113a <switch4+0x3a>
mov    %edi,%eax
mov    %edi,%ecx
movabs $0x3ff800ffe,%rdx
bt     %rcx,%rdx
jb     1136 <switch4+0x36>
mov    $0x7ff000,%eax
bt     %rcx,%rax
jb     1137 <switch4+0x37>
movabs $0x1ffc00000000,%rax
bt     %rcx,%rax
mov    %esi,%eax
jae    113a <switch4+0x3a>
ret
mov    %esi,%eax
ret
mov    $0x3039,%eax
ret

LLVM IR (-O0):
define i32 @switch4(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
store i32 %0, i32* %4
store i32 %1, i32* %5
%6 = load i32, i32* %4
switch i32 %6, label %15 [
i32 1, label %7
i32 2, label %7
i32 3, label %7
i32 4, label %7
i32 5, label %7
i32 6, label %7
i32 7, label %7
i32 8, label %7
i32 9, label %7
i32 10, label %7
i32 11, label %7
i32 12, label %9
i32 13, label %9
i32 14, label %9
i32 15, label %9
i32 16, label %9
i32 17, label %9
i32 18, label %9
i32 19, label %9
i32 20, label %9
i32 21, label %9
i32 22, label %9
i32 23, label %11
i32 24, label %11
i32 25, label %11
i32 26, label %11
i32 27, label %11
i32 28, label %11
i32 29, label %11
i32 30, label %11
i32 31, label %11
i32 32, label %11
i32 33, label %11
i32 34, label %13
i32 35, label %13
i32 36, label %13
i32 37, label %13
i32 38, label %13
i32 39, label %13
i32 40, label %13
i32 41, label %13
i32 42, label %13
i32 43, label %13
i32 44, label %13
]
7: ; preds = %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2
%8 = load i32, i32* %4
store i32 %8, i32* %3
br label %16
9: ; preds = %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2
%10 = load i32, i32* %5
store i32 %10, i32* %3
br label %16
11: ; preds = %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2
%12 = load i32, i32* %4
store i32 %12, i32* %3
br label %16
13: ; preds = %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2
%14 = load i32, i32* %5
store i32 %14, i32* %3
br label %16
15: ; preds = %2
store i32 12345, i32* %3
br label %16
16: ; preds = %15, %13, %11, %9, %7
%17 = load i32, i32* %3
ret i32 %17
}

LLVM IR (-O2):
define i32 @switch4(i32 %0, i32 %1) {
switch i32 %0, label %5 [
i32 1, label %6
i32 2, label %6
i32 3, label %6
i32 4, label %6
i32 5, label %6
i32 6, label %6
i32 7, label %6
i32 8, label %6
i32 9, label %6
i32 10, label %6
i32 11, label %6
i32 12, label %3
i32 13, label %3
i32 14, label %3
i32 15, label %3
i32 16, label %3
i32 17, label %3
i32 18, label %3
i32 19, label %3
i32 20, label %3
i32 21, label %3
i32 22, label %3
i32 23, label %6
i32 24, label %6
i32 25, label %6
i32 26, label %6
i32 27, label %6
i32 28, label %6
i32 29, label %6
i32 30, label %6
i32 31, label %6
i32 32, label %6
i32 33, label %6
i32 34, label %4
i32 35, label %4
i32 36, label %4
i32 37, label %4
i32 38, label %4
i32 39, label %4
i32 40, label %4
i32 41, label %4
i32 42, label %4
i32 43, label %4
i32 44, label %4
]
3: ; preds = %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2
br label %6
4: ; preds = %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2
br label %6
5: ; preds = %2
br label %6
6: ; preds = %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %2, %5, %4, %3
%7 = phi i32 [ 12345, %5 ], [ %1, %4 ], [ %1, %3 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ], [ %0, %2 ]
ret i32 %7
}