unsigned edge_index(const unsigned x) {
  const unsigned y = ~((x >> 1) | x);
  const unsigned RTSR =
      ((x >> 1) & 1u) | ((x >> 2) & 2u) | ((x >> 3) & 4u) | ((x << 2) & 8u);
  const unsigned re = RTSR >> 1;
  const unsigned se = 4u | RTSR >> 2;
  const unsigned te = 8u | (RTSR & 3u);
  return ((0u - (y & 1u)) & re) | ((0u - ((y >> 2) & 1u)) & se) |
         ((0u - ((y >> 4) & 1u)) & te);
}


x86 assembly (clang, -O0):
<edge_index>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    -0x4(%rbp),%eax
shr    $0x1,%eax
or     -0x4(%rbp),%eax
xor    $0xffffffff,%eax
mov    %eax,-0x8(%rbp)
mov    -0x4(%rbp),%eax
shr    $0x1,%eax
and    $0x1,%eax
mov    -0x4(%rbp),%ecx
shr    $0x2,%ecx
and    $0x2,%ecx
or     %ecx,%eax
mov    -0x4(%rbp),%ecx
shr    $0x3,%ecx
and    $0x4,%ecx
or     %ecx,%eax
mov    -0x4(%rbp),%ecx
shl    $0x2,%ecx
and    $0x8,%ecx
or     %ecx,%eax
mov    %eax,-0xc(%rbp)
mov    -0xc(%rbp),%eax
shr    $0x1,%eax
mov    %eax,-0x10(%rbp)
mov    -0xc(%rbp),%eax
shr    $0x2,%eax
or     $0x4,%eax
mov    %eax,-0x14(%rbp)
mov    -0xc(%rbp),%eax
and    $0x3,%eax
or     $0x8,%eax
mov    %eax,-0x18(%rbp)
mov    -0x8(%rbp),%ecx
and    $0x1,%ecx
xor    %eax,%eax
sub    %ecx,%eax
and    -0x10(%rbp),%eax
mov    -0x8(%rbp),%edx
shr    $0x2,%edx
and    $0x1,%edx
xor    %ecx,%ecx
sub    %edx,%ecx
and    -0x14(%rbp),%ecx
or     %ecx,%eax
mov    -0x8(%rbp),%edx
shr    $0x4,%edx
and    $0x1,%edx
xor    %ecx,%ecx
sub    %edx,%ecx
and    -0x18(%rbp),%ecx
or     %ecx,%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<edge_index>:
mov    %edi,%ecx
shr    %ecx
mov    %ecx,%eax
or     %edi,%eax
not    %eax
and    $0x1,%ecx
mov    %edi,%edx
shr    $0x2,%edx
and    $0x2,%edx
mov    %edi,%esi
shr    $0x3,%esi
and    $0x4,%esi
and    $0x2,%edi
lea    (%rsi,%rdi,4),%esi
lea    (%rsi,%rdx,1),%edi
shr    %edi
shr    $0x2,%esi
or     $0x4,%esi
add    %edx,%ecx
add    $0x8,%ecx
mov    %eax,%edx
and    $0x1,%edx
neg    %edx
and    %edi,%edx
mov    %eax,%edi
shr    $0x2,%edi
and    $0x1,%edi
neg    %edi
and    %esi,%edi
shr    $0x4,%eax
and    $0x1,%eax
neg    %eax
and    %ecx,%eax
or     %edx,%eax
or     %edi,%eax
ret

LLVM IR (-O0):
define i32 @edge_index(i32 %0) {
%2 = alloca i32
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
store i32 %0, i32* %2
%8 = load i32, i32* %2
%9 = lshr i32 %8, 1
%10 = load i32, i32* %2
%11 = or i32 %9, %10
%12 = xor i32 %11, -1
store i32 %12, i32* %3
%13 = load i32, i32* %2
%14 = lshr i32 %13, 1
%15 = and i32 %14, 1
%16 = load i32, i32* %2
%17 = lshr i32 %16, 2
%18 = and i32 %17, 2
%19 = or i32 %15, %18
%20 = load i32, i32* %2
%21 = lshr i32 %20, 3
%22 = and i32 %21, 4
%23 = or i32 %19, %22
%24 = load i32, i32* %2
%25 = shl i32 %24, 2
%26 = and i32 %25, 8
%27 = or i32 %23, %26
store i32 %27, i32* %4
%28 = load i32, i32* %4
%29 = lshr i32 %28, 1
store i32 %29, i32* %5
%30 = load i32, i32* %4
%31 = lshr i32 %30, 2
%32 = or i32 4, %31
store i32 %32, i32* %6
%33 = load i32, i32* %4
%34 = and i32 %33, 3
%35 = or i32 8, %34
store i32 %35, i32* %7
%36 = load i32, i32* %3
%37 = and i32 %36, 1
%38 = sub i32 0, %37
%39 = load i32, i32* %5
%40 = and i32 %38, %39
%41 = load i32, i32* %3
%42 = lshr i32 %41, 2
%43 = and i32 %42, 1
%44 = sub i32 0, %43
%45 = load i32, i32* %6
%46 = and i32 %44, %45
%47 = or i32 %40, %46
%48 = load i32, i32* %3
%49 = lshr i32 %48, 4
%50 = and i32 %49, 1
%51 = sub i32 0, %50
%52 = load i32, i32* %7
%53 = and i32 %51, %52
%54 = or i32 %47, %53
ret i32 %54
}

LLVM IR (-O2):
define i32 @edge_index(i32 %0) {
%2 = lshr i32 %0, 1
%3 = or i32 %2, %0
%4 = xor i32 %3, -1
%5 = and i32 %2, 1
%6 = lshr i32 %0, 2
%7 = and i32 %6, 2
%8 = or i32 %5, %7
%9 = lshr i32 %0, 3
%10 = and i32 %9, 4
%11 = shl i32 %0, 2
%12 = and i32 %11, 8
%13 = or i32 %12, %10
%14 = or i32 %13, %7
%15 = lshr exact i32 %14, 1
%16 = lshr exact i32 %13, 2
%17 = or i32 %16, 4
%18 = or i32 %8, 8
%19 = and i32 %4, 1
%20 = sub nsw i32 0, %19
%21 = and i32 %15, %20
%22 = lshr i32 %4, 2
%23 = and i32 %22, 1
%24 = sub nsw i32 0, %23
%25 = and i32 %17, %24
%26 = lshr i32 %4, 4
%27 = and i32 %26, 1
%28 = sub nsw i32 0, %27
%29 = and i32 %18, %28
%30 = or i32 %21, %29
%31 = or i32 %30, %25
ret i32 %31
}