void blit_4_8_czt_rev(unsigned char pattern0, unsigned char pattern1,
                      unsigned char pattern2, unsigned char pattern3,
                      unsigned char count, unsigned char skip,
                      const unsigned char *colors, unsigned char *vbp) {
  unsigned char pixel;
  int i;
  pattern0 >>= skip;
  pattern1 >>= skip;
  pattern2 >>= skip;
  pattern3 >>= skip;
  for (i = 0; i < count; i++) {
    pixel = ((pattern0 & 0x01) << 3) | ((pattern1 & 0x01) << 2) |
            ((pattern2 & 0x01) << 1) | (pattern3 & 0x01);
    if (pixel)
      *vbp = colors[pixel];
    vbp++;
    pattern0 >>= 1;
    pattern1 >>= 1;
    pattern2 >>= 1;
    pattern3 >>= 1;
  }
}


x86 assembly (clang, -O0):
<blit_4_8_czt_rev>:
push   %rbp
mov    %rsp,%rbp
mov    %r8d,-0x1c(%rbp)
mov    %ecx,%eax
mov    -0x1c(%rbp),%ecx
mov    %eax,-0x18(%rbp)
mov    %edx,%eax
mov    -0x18(%rbp),%edx
mov    %eax,-0x14(%rbp)
mov    %esi,%eax
mov    -0x14(%rbp),%esi
mov    %eax,-0x10(%rbp)
mov    %edi,%r8d
mov    -0x10(%rbp),%edi
mov    %r9b,%al
mov    0x18(%rbp),%r9
mov    0x10(%rbp),%r9
mov    %r8b,-0x1(%rbp)
mov    %dil,-0x2(%rbp)
mov    %sil,-0x3(%rbp)
mov    %dl,-0x4(%rbp)
mov    %cl,-0x5(%rbp)
mov    %al,-0x6(%rbp)
movzbl -0x6(%rbp),%ecx
movzbl -0x1(%rbp),%eax
sar    %cl,%eax
mov    %al,-0x1(%rbp)
movzbl -0x6(%rbp),%ecx
movzbl -0x2(%rbp),%eax
sar    %cl,%eax
mov    %al,-0x2(%rbp)
movzbl -0x6(%rbp),%ecx
movzbl -0x3(%rbp),%eax
sar    %cl,%eax
mov    %al,-0x3(%rbp)
movzbl -0x6(%rbp),%ecx
movzbl -0x4(%rbp),%eax
sar    %cl,%eax
mov    %al,-0x4(%rbp)
movl   $0x0,-0xc(%rbp)
mov    -0xc(%rbp),%eax
movzbl -0x5(%rbp),%ecx
cmp    %ecx,%eax
jge    121b <blit_4_8_czt_rev+0x11b>
movzbl -0x1(%rbp),%eax
and    $0x1,%eax
shl    $0x3,%eax
movzbl -0x2(%rbp),%ecx
and    $0x1,%ecx
shl    $0x2,%ecx
or     %ecx,%eax
movzbl -0x3(%rbp),%ecx
and    $0x1,%ecx
shl    $0x1,%ecx
or     %ecx,%eax
movzbl -0x4(%rbp),%ecx
and    $0x1,%ecx
or     %ecx,%eax
mov    %al,-0x7(%rbp)
cmpb   $0x0,-0x7(%rbp)
je     11d9 <blit_4_8_czt_rev+0xd9>
mov    0x10(%rbp),%rax
movzbl -0x7(%rbp),%ecx
mov    (%rax,%rcx,1),%cl
mov    0x18(%rbp),%rax
mov    %cl,(%rax)
mov    0x18(%rbp),%rax
add    $0x1,%rax
mov    %rax,0x18(%rbp)
movzbl -0x1(%rbp),%eax
sar    $0x1,%eax
mov    %al,-0x1(%rbp)
movzbl -0x2(%rbp),%eax
sar    $0x1,%eax
mov    %al,-0x2(%rbp)
movzbl -0x3(%rbp),%eax
sar    $0x1,%eax
mov    %al,-0x3(%rbp)
movzbl -0x4(%rbp),%eax
sar    $0x1,%eax
mov    %al,-0x4(%rbp)
mov    -0xc(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0xc(%rbp)
jmp    1181 <blit_4_8_czt_rev+0x81>
pop    %rbp
ret

x86 assembly (clang, -O2):
<blit_4_8_czt_rev>:
push   %r15
push   %r14
push   %rbx
test   %r8d,%r8d
je     118f <blit_4_8_czt_rev+0x8f>
movzbl %cl,%eax
mov    %r9d,%ecx
shr    %cl,%eax
movzbl %dl,%edx
shr    %cl,%edx
movzbl %sil,%esi
shr    %cl,%esi
movzbl %dil,%edi
shr    %cl,%edi
mov    0x28(%rsp),%r9
mov    0x20(%rsp),%r10
movzbl %r8b,%r8d
xor    %r11d,%r11d
jmp    115d <blit_4_8_czt_rev+0x5d>
nopw   0x0(%rax,%rax,1)
shr    %edi
and    $0x7f,%edi
shr    %esi
and    $0x7f,%esi
shr    %edx
and    $0x7f,%edx
shr    %eax
and    $0x7f,%eax
add    $0x1,%r11
cmp    %r11d,%r8d
je     118f <blit_4_8_czt_rev+0x8f>
mov    %edi,%r14d
and    $0x1,%r14d
mov    %esi,%r15d
and    $0x1,%r15d
mov    %edx,%ecx
and    $0x1,%ecx
mov    %eax,%ebx
and    $0x1,%ebx
lea    (%rbx,%rcx,2),%ecx
lea    (%rcx,%r15,4),%ecx
lea    (%rcx,%r14,8),%ecx
test   %ecx,%ecx
je     1140 <blit_4_8_czt_rev+0x40>
movzbl (%r10,%rcx,1),%ecx
mov    %cl,(%r9,%r11,1)
jmp    1140 <blit_4_8_czt_rev+0x40>
pop    %rbx
pop    %r14
pop    %r15
ret

LLVM IR (-O0):
define void @blit_4_8_czt_rev(i8 zeroext %0, i8 zeroext %1, i8 zeroext %2, i8 zeroext %3, i8 zeroext %4, i8 zeroext %5, i8* %6, i8* %7) {
%9 = alloca i8
%10 = alloca i8
%11 = alloca i8
%12 = alloca i8
%13 = alloca i8
%14 = alloca i8
%15 = alloca i8*
%16 = alloca i8*
%17 = alloca i8
%18 = alloca i32
store i8 %0, i8* %9
store i8 %1, i8* %10
store i8 %2, i8* %11
store i8 %3, i8* %12
store i8 %4, i8* %13
store i8 %5, i8* %14
store i8* %6, i8** %15
store i8* %7, i8** %16
%19 = load i8, i8* %14
%20 = zext i8 %19 to i32
%21 = load i8, i8* %9
%22 = zext i8 %21 to i32
%23 = ashr i32 %22, %20
%24 = trunc i32 %23 to i8
store i8 %24, i8* %9
%25 = load i8, i8* %14
%26 = zext i8 %25 to i32
%27 = load i8, i8* %10
%28 = zext i8 %27 to i32
%29 = ashr i32 %28, %26
%30 = trunc i32 %29 to i8
store i8 %30, i8* %10
%31 = load i8, i8* %14
%32 = zext i8 %31 to i32
%33 = load i8, i8* %11
%34 = zext i8 %33 to i32
%35 = ashr i32 %34, %32
%36 = trunc i32 %35 to i8
store i8 %36, i8* %11
%37 = load i8, i8* %14
%38 = zext i8 %37 to i32
%39 = load i8, i8* %12
%40 = zext i8 %39 to i32
%41 = ashr i32 %40, %38
%42 = trunc i32 %41 to i8
store i8 %42, i8* %12
store i32 0, i32* %18
br label %43
43: ; preds = %96, %8
%44 = load i32, i32* %18
%45 = load i8, i8* %13
%46 = zext i8 %45 to i32
%47 = icmp slt i32 %44, %46
br i1 %47, label %48, label %99
48: ; preds = %43
%49 = load i8, i8* %9
%50 = zext i8 %49 to i32
%51 = and i32 %50, 1
%52 = shl i32 %51, 3
%53 = load i8, i8* %10
%54 = zext i8 %53 to i32
%55 = and i32 %54, 1
%56 = shl i32 %55, 2
%57 = or i32 %52, %56
%58 = load i8, i8* %11
%59 = zext i8 %58 to i32
%60 = and i32 %59, 1
%61 = shl i32 %60, 1
%62 = or i32 %57, %61
%63 = load i8, i8* %12
%64 = zext i8 %63 to i32
%65 = and i32 %64, 1
%66 = or i32 %62, %65
%67 = trunc i32 %66 to i8
store i8 %67, i8* %17
%68 = load i8, i8* %17
%69 = icmp ne i8 %68, 0
br i1 %69, label %70, label %77
70: ; preds = %48
%71 = load i8*, i8** %15
%72 = load i8, i8* %17
%73 = zext i8 %72 to i64
%74 = getelementptr inbounds i8, i8* %71, i64 %73
%75 = load i8, i8* %74
%76 = load i8*, i8** %16
store i8 %75, i8* %76
br label %77
77: ; preds = %70, %48
%78 = load i8*, i8** %16
%79 = getelementptr inbounds i8, i8* %78, i32 1
store i8* %79, i8** %16
%80 = load i8, i8* %9
%81 = zext i8 %80 to i32
%82 = ashr i32 %81, 1
%83 = trunc i32 %82 to i8
store i8 %83, i8* %9
%84 = load i8, i8* %10
%85 = zext i8 %84 to i32
%86 = ashr i32 %85, 1
%87 = trunc i32 %86 to i8
store i8 %87, i8* %10
%88 = load i8, i8* %11
%89 = zext i8 %88 to i32
%90 = ashr i32 %89, 1
%91 = trunc i32 %90 to i8
store i8 %91, i8* %11
%92 = load i8, i8* %12
%93 = zext i8 %92 to i32
%94 = ashr i32 %93, 1
%95 = trunc i32 %94 to i8
store i8 %95, i8* %12
br label %96
96: ; preds = %77
%97 = load i32, i32* %18
%98 = add nsw i32 %97, 1
store i32 %98, i32* %18
br label %43
99: ; preds = %43
ret void
}

LLVM IR (-O2):
define void @blit_4_8_czt_rev(i8 zeroext %0, i8 zeroext %1, i8 zeroext %2, i8 zeroext %3, i8 zeroext %4, i8 zeroext %5, i8* nocapture %6, i8* nocapture writeonly %7) {
%9 = zext i8 %5 to i32
%10 = zext i8 %4 to i32
%11 = icmp eq i8 %4, 0
br i1 %11, label %55, label %12
12: ; preds = %8
%13 = zext i8 %3 to i32
%14 = lshr i32 %13, %9
%15 = zext i8 %2 to i32
%16 = lshr i32 %15, %9
%17 = zext i8 %1 to i32
%18 = lshr i32 %17, %9
%19 = zext i8 %0 to i32
%20 = lshr i32 %19, %9
br label %21
21: ; preds = %12, %43
%22 = phi i32 [ %53, %43 ], [ 0, %12 ]
%23 = phi i32 [ %46, %43 ], [ %20, %12 ]
%24 = phi i8* [ %44, %43 ], [ %7, %12 ]
%25 = phi i32 [ %48, %43 ], [ %18, %12 ]
%26 = phi i32 [ %50, %43 ], [ %16, %12 ]
%27 = phi i32 [ %52, %43 ], [ %14, %12 ]
%28 = shl i32 %23, 3
%29 = and i32 %28, 8
%30 = shl i32 %25, 2
%31 = and i32 %30, 4
%32 = shl i32 %26, 1
%33 = and i32 %32, 2
%34 = and i32 %27, 1
%35 = or i32 %33, %34
%36 = or i32 %35, %31
%37 = or i32 %36, %29
%38 = icmp eq i32 %37, 0
br i1 %38, label %43, label %39
39: ; preds = %21
%40 = zext i32 %37 to i64
%41 = getelementptr inbounds i8, i8* %6, i64 %40
%42 = load i8, i8* %41
store i8 %42, i8* %24
br label %43
43: ; preds = %39, %21
%44 = getelementptr inbounds i8, i8* %24, i64 1
%45 = lshr i32 %23, 1
%46 = and i32 %45, 127
%47 = lshr i32 %25, 1
%48 = and i32 %47, 127
%49 = lshr i32 %26, 1
%50 = and i32 %49, 127
%51 = lshr i32 %27, 1
%52 = and i32 %51, 127
%53 = add nuw nsw i32 %22, 1
%54 = icmp eq i32 %53, %10
br i1 %54, label %55, label %21
55: ; preds = %43, %8
ret void
}