long ADCSequenceDataGet(unsigned long ulBase, unsigned long ulSequenceNum,
                        unsigned long *pulBuffer) {
  unsigned long ulCount;
  ;
  ;
  ulBase += (0x00000040) + ((0x00000060 - 0x00000040) * ulSequenceNum);
  ulCount = 0;
  while (!((*((volatile unsigned long *)(ulBase + (0x0000004C - 0x00000040)))) &
           0x00000100) &&
         (ulCount < 8)) {
    *pulBuffer++ =
        (*((volatile unsigned long *)(ulBase + (0x00000048 - 0x00000040))));
    ulCount++;
  }
  return (ulCount);
}


x86 assembly (clang, -O0):
<ADCSequenceDataGet>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %rdx,-0x18(%rbp)
mov    -0x10(%rbp),%rax
shl    $0x5,%rax
add    $0x40,%rax
add    -0x8(%rbp),%rax
mov    %rax,-0x8(%rbp)
movq   $0x0,-0x20(%rbp)
mov    -0x8(%rbp),%rax
mov    0xc(%rax),%rcx
and    $0x100,%rcx
xor    %eax,%eax
cmp    $0x0,%rcx
mov    %al,-0x21(%rbp)
jne    1155 <ADCSequenceDataGet+0x55>
cmpq   $0x8,-0x20(%rbp)
setb   %al
mov    %al,-0x21(%rbp)
mov    -0x21(%rbp),%al
test   $0x1,%al
jne    1165 <ADCSequenceDataGet+0x65>
jmp    1190 <ADCSequenceDataGet+0x90>
mov    -0x8(%rbp),%rax
mov    0x8(%rax),%rcx
mov    -0x18(%rbp),%rax
mov    %rax,%rdx
add    $0x8,%rdx
mov    %rdx,-0x18(%rbp)
mov    %rcx,(%rax)
mov    -0x20(%rbp),%rax
add    $0x1,%rax
mov    %rax,-0x20(%rbp)
jmp    112c <ADCSequenceDataGet+0x2c>
mov    -0x20(%rbp),%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<ADCSequenceDataGet>:
shl    $0x5,%rsi
testq  $0x100,0x4c(%rdi,%rsi,1)
jne    11dd <ADCSequenceDataGet+0xdd>
mov    0x48(%rsi,%rdi,1),%rax
mov    %rax,(%rdx)
mov    $0x1,%eax
testq  $0x100,0x4c(%rsi,%rdi,1)
jne    11dc <ADCSequenceDataGet+0xdc>
mov    0x48(%rsi,%rdi,1),%rax
mov    %rax,0x8(%rdx)
mov    $0x2,%eax
testq  $0x100,0x4c(%rsi,%rdi,1)
jne    11dc <ADCSequenceDataGet+0xdc>
mov    0x48(%rsi,%rdi,1),%rax
mov    %rax,0x10(%rdx)
mov    $0x3,%eax
testq  $0x100,0x4c(%rsi,%rdi,1)
jne    11dc <ADCSequenceDataGet+0xdc>
mov    0x48(%rsi,%rdi,1),%rax
mov    %rax,0x18(%rdx)
mov    $0x4,%eax
testq  $0x100,0x4c(%rsi,%rdi,1)
jne    11dc <ADCSequenceDataGet+0xdc>
mov    0x48(%rsi,%rdi,1),%rax
mov    %rax,0x20(%rdx)
mov    $0x5,%eax
testq  $0x100,0x4c(%rsi,%rdi,1)
jne    11dc <ADCSequenceDataGet+0xdc>
mov    0x48(%rsi,%rdi,1),%rax
mov    %rax,0x28(%rdx)
mov    $0x6,%eax
testq  $0x100,0x4c(%rsi,%rdi,1)
jne    11dc <ADCSequenceDataGet+0xdc>
mov    0x48(%rsi,%rdi,1),%rax
mov    %rax,0x30(%rdx)
mov    $0x7,%eax
testq  $0x100,0x4c(%rsi,%rdi,1)
jne    11dc <ADCSequenceDataGet+0xdc>
mov    0x48(%rsi,%rdi,1),%rax
mov    %rax,0x38(%rdx)
mov    0x4c(%rsi,%rdi,1),%rax
mov    $0x8,%eax
ret
xor    %eax,%eax
ret

LLVM IR (-O0):
define i64 @ADCSequenceDataGet(i64 %0, i64 %1, i64* %2) {
%4 = alloca i64
%5 = alloca i64
%6 = alloca i64*
%7 = alloca i64
store i64 %0, i64* %4
store i64 %1, i64* %5
store i64* %2, i64** %6
%8 = load i64, i64* %5
%9 = mul i64 32, %8
%10 = add i64 64, %9
%11 = load i64, i64* %4
%12 = add i64 %11, %10
store i64 %12, i64* %4
store i64 0, i64* %7
br label %13
13: ; preds = %25, %3
%14 = load i64, i64* %4
%15 = add i64 %14, 12
%16 = inttoptr i64 %15 to i64*
%17 = load volatile i64, i64* %16
%18 = and i64 %17, 256
%19 = icmp ne i64 %18, 0
br i1 %19, label %23, label %20
20: ; preds = %13
%21 = load i64, i64* %7
%22 = icmp ult i64 %21, 8
br label %23
23: ; preds = %20, %13
%24 = phi i1 [ false, %13 ], [ %22, %20 ]
br i1 %24, label %25, label %34
25: ; preds = %23
%26 = load i64, i64* %4
%27 = add i64 %26, 8
%28 = inttoptr i64 %27 to i64*
%29 = load volatile i64, i64* %28
%30 = load i64*, i64** %6
%31 = getelementptr inbounds i64, i64* %30, i32 1
store i64* %31, i64** %6
store i64 %29, i64* %30
%32 = load i64, i64* %7
%33 = add i64 %32, 1
store i64 %33, i64* %7
br label %13
34: ; preds = %23
%35 = load i64, i64* %7
ret i64 %35
}

LLVM IR (-O2):
define i64 @ADCSequenceDataGet(i64 %0, i64 %1, i64* nocapture writeonly %2) {
%4 = shl i64 %1, 5
%5 = add i64 %0, 64
%6 = add i64 %5, %4
%7 = add i64 %6, 12
%8 = inttoptr i64 %7 to i64*
%9 = load volatile i64, i64* %8
%10 = and i64 %9, 256
%11 = icmp eq i64 %10, 0
br i1 %11, label %12, label %59
12: ; preds = %3
%13 = add i64 %6, 8
%14 = inttoptr i64 %13 to i64*
%15 = load volatile i64, i64* %14
store i64 %15, i64* %2
%16 = load volatile i64, i64* %8
%17 = and i64 %16, 256
%18 = icmp eq i64 %17, 0
br i1 %18, label %19, label %59
19: ; preds = %12
%20 = getelementptr inbounds i64, i64* %2, i64 1
%21 = load volatile i64, i64* %14
store i64 %21, i64* %20
%22 = load volatile i64, i64* %8
%23 = and i64 %22, 256
%24 = icmp eq i64 %23, 0
br i1 %24, label %25, label %59
25: ; preds = %19
%26 = getelementptr inbounds i64, i64* %2, i64 2
%27 = load volatile i64, i64* %14
store i64 %27, i64* %26
%28 = load volatile i64, i64* %8
%29 = and i64 %28, 256
%30 = icmp eq i64 %29, 0
br i1 %30, label %31, label %59
31: ; preds = %25
%32 = getelementptr inbounds i64, i64* %2, i64 3
%33 = load volatile i64, i64* %14
store i64 %33, i64* %32
%34 = load volatile i64, i64* %8
%35 = and i64 %34, 256
%36 = icmp eq i64 %35, 0
br i1 %36, label %37, label %59
37: ; preds = %31
%38 = getelementptr inbounds i64, i64* %2, i64 4
%39 = load volatile i64, i64* %14
store i64 %39, i64* %38
%40 = load volatile i64, i64* %8
%41 = and i64 %40, 256
%42 = icmp eq i64 %41, 0
br i1 %42, label %43, label %59
43: ; preds = %37
%44 = getelementptr inbounds i64, i64* %2, i64 5
%45 = load volatile i64, i64* %14
store i64 %45, i64* %44
%46 = load volatile i64, i64* %8
%47 = and i64 %46, 256
%48 = icmp eq i64 %47, 0
br i1 %48, label %49, label %59
49: ; preds = %43
%50 = getelementptr inbounds i64, i64* %2, i64 6
%51 = load volatile i64, i64* %14
store i64 %51, i64* %50
%52 = load volatile i64, i64* %8
%53 = and i64 %52, 256
%54 = icmp eq i64 %53, 0
br i1 %54, label %55, label %59
55: ; preds = %49
%56 = getelementptr inbounds i64, i64* %2, i64 7
%57 = load volatile i64, i64* %14
store i64 %57, i64* %56
%58 = load volatile i64, i64* %8
br label %59
59: ; preds = %12, %19, %25, %31, %37, %43, %49, %55, %3
%60 = phi i64 [ 0, %3 ], [ 1, %12 ], [ 2, %19 ], [ 3, %25 ], [ 4, %31 ], [ 5, %37 ], [ 6, %43 ], [ 7, %49 ], [ 8, %55 ]
ret i64 %60
}