char set_reg(unsigned int addr, unsigned int value, int size, int flag) {
  static unsigned char *temp_8;
  static unsigned short *temp_16;
  static unsigned int *temp_32;
  static char sel = 0;
  static unsigned int temp_value;
  switch (size) {
  case 8:
    temp_8 = (unsigned char *)(addr);
    temp_value = (unsigned char)*temp_8;
    sel = 8;
    break;
  case 16:
    temp_16 = (unsigned short *)(addr);
    temp_value = (unsigned int)*temp_16;
    sel = 16;
    break;
  case 32:
    temp_32 = (unsigned int *)(addr);
    temp_value = *temp_32;
    sel = 32;
    break;
  default:
    return 0;
  }
  switch (sel) {
  case 8:
    switch (flag) {
    case 0:
      *temp_8 = (unsigned char)value;
      if (*temp_8 != (unsigned char)value)
        return 0;
      return 1;
    case 1:
      *temp_8 |= (unsigned char)value;
      if (*temp_8 != (unsigned char)(temp_value | value))
        return 0;
      return 1;
    case 2:
      *temp_8 &= (unsigned char)value;
      if (*temp_8 != (unsigned char)(temp_value & value))
        return 0;
      return 1;
    default:
      *temp_8 = (unsigned char)value;
      if (*temp_8 != (unsigned char)value)
        return 0;
      return 1;
    }
  case 16:
    switch (flag) {
    case 0:
      *temp_16 = (unsigned short)value;
      if (*temp_16 != (unsigned short)value)
        return 0;
      return 1;
    case 1:
      *temp_16 |= (unsigned short)value;
      if (*temp_16 != (unsigned short)(temp_value | value))
        return 0;
      return 1;
    case 2:
      *temp_16 &= (unsigned short)value;
      if (*temp_16 != (unsigned short)(temp_value & value))
        return 0;
      return 1;
    default:
      *temp_16 = (unsigned short)value;
      if (*temp_16 != (unsigned short)value)
        return 0;
      return 1;
    }
  case 32:
    switch (flag) {
    case 0:
      *temp_32 = value;
      if (*temp_32 != value)
        return 0;
      return 1;
    case 1:
      *temp_32 |= value;
      if (*temp_32 != (temp_value | value))
        return 0;
      return 1;
    case 2:
      *temp_32 &= value;
      if (*temp_32 != (temp_value & value))
        return 0;
      return 1;
    default:
      *temp_32 = value;
      if (*temp_32 != value)
        return 0;
      return 1;
    }
  default:
    return 0;
  }
}


x86 assembly (clang, -O0):
<set_reg>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x8(%rbp)
mov    %esi,-0xc(%rbp)
mov    %edx,-0x10(%rbp)
mov    %ecx,-0x14(%rbp)
mov    -0x10(%rbp),%eax
mov    %eax,-0x18(%rbp)
sub    $0x8,%eax
je     1146 <set_reg+0x46>
jmp    1124 <set_reg+0x24>
mov    -0x18(%rbp),%eax
sub    $0x10,%eax
je     116c <set_reg+0x6c>
jmp    1135 <set_reg+0x35>
mov    -0x18(%rbp),%eax
sub    $0x20,%eax
je     1192 <set_reg+0x92>
jmp    11b7 <set_reg+0xb7>
mov    -0x8(%rbp),%eax
mov    %rax,0x2ed8(%rip)
mov    0x2ed1(%rip),%rax
movzbl (%rax),%eax
mov    %eax,0x2ee4(%rip)
movb   $0x8,0x2ed9(%rip)
jmp    11c0 <set_reg+0xc0>
mov    -0x8(%rbp),%eax
mov    %rax,0x2eba(%rip)
mov    0x2eb3(%rip),%rax
movzwl (%rax),%eax
mov    %eax,0x2ebe(%rip)
movb   $0x10,0x2eb3(%rip)
jmp    11c0 <set_reg+0xc0>
mov    -0x8(%rbp),%eax
mov    %rax,0x2e9c(%rip)
mov    0x2e95(%rip),%rax
mov    (%rax),%eax
mov    %eax,0x2e99(%rip)
movb   $0x20,0x2e8e(%rip)
jmp    11c0 <set_reg+0xc0>
movb   $0x0,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
movsbl 0x2e79(%rip),%eax
mov    %eax,-0x1c(%rbp)
sub    $0x8,%eax
je     11fa <set_reg+0xfa>
jmp    11d8 <set_reg+0xd8>
mov    -0x1c(%rbp),%eax
sub    $0x10,%eax
je     1327 <set_reg+0x227>
jmp    11e9 <set_reg+0xe9>
mov    -0x1c(%rbp),%eax
sub    $0x20,%eax
je     145a <set_reg+0x35a>
jmp    1563 <set_reg+0x463>
mov    -0x14(%rbp),%eax
mov    %eax,-0x20(%rbp)
test   %eax,%eax
je     122f <set_reg+0x12f>
jmp    120d <set_reg+0x10d>
mov    -0x20(%rbp),%eax
sub    $0x1,%eax
je     1267 <set_reg+0x167>
jmp    121e <set_reg+0x11e>
mov    -0x20(%rbp),%eax
sub    $0x2,%eax
je     12ab <set_reg+0x1ab>
jmp    12ef <set_reg+0x1ef>
mov    -0xc(%rbp),%eax
mov    %al,%cl
mov    0x2ded(%rip),%rax
mov    %cl,(%rax)
mov    0x2de4(%rip),%rax
movzbl (%rax),%eax
mov    -0xc(%rbp),%ecx
movzbl %cl,%ecx
cmp    %ecx,%eax
je     125e <set_reg+0x15e>
movb   $0x0,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
movb   $0x1,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
mov    -0xc(%rbp),%eax
movzbl %al,%edx
mov    0x2db4(%rip),%rax
movzbl (%rax),%ecx
or     %edx,%ecx
mov    %cl,(%rax)
mov    0x2da6(%rip),%rax
movzbl (%rax),%eax
mov    0x2db9(%rip),%ecx
or     -0xc(%rbp),%ecx
movzbl %cl,%ecx
cmp    %ecx,%eax
je     12a2 <set_reg+0x1a2>
movb   $0x0,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
movb   $0x1,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
mov    -0xc(%rbp),%eax
movzbl %al,%edx
mov    0x2d70(%rip),%rax
movzbl (%rax),%ecx
and    %edx,%ecx
mov    %cl,(%rax)
mov    0x2d62(%rip),%rax
movzbl (%rax),%eax
mov    0x2d75(%rip),%ecx
and    -0xc(%rbp),%ecx
movzbl %cl,%ecx
cmp    %ecx,%eax
je     12e6 <set_reg+0x1e6>
movb   $0x0,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
movb   $0x1,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
mov    -0xc(%rbp),%eax
mov    %al,%cl
mov    0x2d2d(%rip),%rax
mov    %cl,(%rax)
mov    0x2d24(%rip),%rax
movzbl (%rax),%eax
mov    -0xc(%rbp),%ecx
movzbl %cl,%ecx
cmp    %ecx,%eax
je     131e <set_reg+0x21e>
movb   $0x0,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
movb   $0x1,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
mov    -0x14(%rbp),%eax
mov    %eax,-0x24(%rbp)
test   %eax,%eax
je     135c <set_reg+0x25c>
jmp    133a <set_reg+0x23a>
mov    -0x24(%rbp),%eax
sub    $0x1,%eax
je     1396 <set_reg+0x296>
jmp    134b <set_reg+0x24b>
mov    -0x24(%rbp),%eax
sub    $0x2,%eax
je     13db <set_reg+0x2db>
jmp    1420 <set_reg+0x320>
mov    -0xc(%rbp),%eax
mov    %ax,%cx
mov    0x2cc7(%rip),%rax
mov    %cx,(%rax)
mov    0x2cbd(%rip),%rax
movzwl (%rax),%eax
mov    -0xc(%rbp),%ecx
movzwl %cx,%ecx
cmp    %ecx,%eax
je     138d <set_reg+0x28d>
movb   $0x0,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
movb   $0x1,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
mov    -0xc(%rbp),%eax
movzwl %ax,%edx
mov    0x2c8d(%rip),%rax
movzwl (%rax),%ecx
or     %edx,%ecx
mov    %cx,(%rax)
mov    0x2c7e(%rip),%rax
movzwl (%rax),%eax
mov    0x2c89(%rip),%ecx
or     -0xc(%rbp),%ecx
movzwl %cx,%ecx
cmp    %ecx,%eax
je     13d2 <set_reg+0x2d2>
movb   $0x0,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
movb   $0x1,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
mov    -0xc(%rbp),%eax
movzwl %ax,%edx
mov    0x2c48(%rip),%rax
movzwl (%rax),%ecx
and    %edx,%ecx
mov    %cx,(%rax)
mov    0x2c39(%rip),%rax
movzwl (%rax),%eax
mov    0x2c44(%rip),%ecx
and    -0xc(%rbp),%ecx
movzwl %cx,%ecx
cmp    %ecx,%eax
je     1417 <set_reg+0x317>
movb   $0x0,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
movb   $0x1,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
mov    -0xc(%rbp),%eax
mov    %ax,%cx
mov    0x2c03(%rip),%rax
mov    %cx,(%rax)
mov    0x2bf9(%rip),%rax
movzwl (%rax),%eax
mov    -0xc(%rbp),%ecx
movzwl %cx,%ecx
cmp    %ecx,%eax
je     1451 <set_reg+0x351>
movb   $0x0,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
movb   $0x1,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
mov    -0x14(%rbp),%eax
mov    %eax,-0x28(%rbp)
test   %eax,%eax
je     148f <set_reg+0x38f>
jmp    146d <set_reg+0x36d>
mov    -0x28(%rbp),%eax
sub    $0x1,%eax
je     14bf <set_reg+0x3bf>
jmp    147e <set_reg+0x37e>
mov    -0x28(%rbp),%eax
sub    $0x2,%eax
je     14f9 <set_reg+0x3f9>
jmp    1533 <set_reg+0x433>
mov    -0xc(%rbp),%ecx
mov    0x2b9f(%rip),%rax
mov    %ecx,(%rax)
mov    0x2b96(%rip),%rax
mov    (%rax),%eax
cmp    -0xc(%rbp),%eax
je     14b6 <set_reg+0x3b6>
movb   $0x0,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
movb   $0x1,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
mov    -0xc(%rbp),%ecx
mov    0x2b6f(%rip),%rax
or     (%rax),%ecx
mov    %ecx,(%rax)
mov    0x2b64(%rip),%rax
mov    (%rax),%eax
mov    0x2b68(%rip),%ecx
or     -0xc(%rbp),%ecx
cmp    %ecx,%eax
je     14f0 <set_reg+0x3f0>
movb   $0x0,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
movb   $0x1,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
mov    -0xc(%rbp),%ecx
mov    0x2b35(%rip),%rax
and    (%rax),%ecx
mov    %ecx,(%rax)
mov    0x2b2a(%rip),%rax
mov    (%rax),%eax
mov    0x2b2e(%rip),%ecx
and    -0xc(%rbp),%ecx
cmp    %ecx,%eax
je     152a <set_reg+0x42a>
movb   $0x0,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
movb   $0x1,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
mov    -0xc(%rbp),%ecx
mov    0x2afb(%rip),%rax
mov    %ecx,(%rax)
mov    0x2af2(%rip),%rax
mov    (%rax),%eax
cmp    -0xc(%rbp),%eax
je     155a <set_reg+0x45a>
movb   $0x0,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
movb   $0x1,-0x1(%rbp)
jmp    1567 <set_reg+0x467>
movb   $0x0,-0x1(%rbp)
movsbl -0x1(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<set_reg>:
movl   $0x0,-0x4(%rsp)
cmp    $0x20,%edx
je     1132 <set_reg+0x32>
cmp    $0x10,%edx
je     114b <set_reg+0x4b>
cmp    $0x8,%edx
jne    1162 <set_reg+0x62>
mov    %edi,%eax
movzbl (%rax),%edx
mov    %edx,-0x4(%rsp)
cmp    $0x2,%ecx
je     119a <set_reg+0x9a>
cmp    $0x1,%ecx
je     1165 <set_reg+0x65>
test   %ecx,%ecx
mov    %sil,(%rax)
mov    $0x1,%al
ret
mov    %edi,%eax
mov    (%rax),%edx
mov    %edx,-0x4(%rsp)
cmp    $0x2,%ecx
je     1172 <set_reg+0x72>
cmp    $0x1,%ecx
je     117e <set_reg+0x7e>
test   %ecx,%ecx
mov    %esi,(%rax)
mov    $0x1,%al
ret
mov    %edi,%eax
movzwl (%rax),%edx
mov    %edx,-0x4(%rsp)
cmp    $0x2,%ecx
je     118e <set_reg+0x8e>
cmp    $0x1,%ecx
je     1192 <set_reg+0x92>
test   %ecx,%ecx
jmp    1194 <set_reg+0x94>
xor    %eax,%eax
ret
mov    (%rax),%cl
or     %sil,%cl
mov    %cl,(%rax)
or     -0x4(%rsp),%esi
jmp    11a5 <set_reg+0xa5>
mov    (%rax),%ecx
and    %esi,%ecx
mov    %ecx,(%rax)
and    -0x4(%rsp),%esi
jmp    1188 <set_reg+0x88>
mov    (%rax),%ecx
or     %esi,%ecx
mov    %ecx,(%rax)
or     -0x4(%rsp),%esi
cmp    %esi,%ecx
sete   %al
ret
and    %edx,%esi
jmp    1194 <set_reg+0x94>
or     %edx,%esi
mov    %si,(%rax)
mov    $0x1,%al
ret
mov    (%rax),%cl
and    %sil,%cl
mov    %cl,(%rax)
and    -0x4(%rsp),%esi
cmp    %sil,%cl
sete   %al
ret

LLVM IR (-O0):
@set_reg.temp_8 = internal global i8* null
@set_reg.temp_16 = internal global i16* null
@set_reg.temp_32 = internal global i32* null
@set_reg.sel = internal global i8 0
@set_reg.temp_value = internal global i32 0
define signext i8 @set_reg(i32 %0, i32 %1, i32 %2, i32 %3) {
%5 = alloca i8
%6 = alloca i32
%7 = alloca i32
%8 = alloca i32
%9 = alloca i32
store i32 %0, i32* %6
store i32 %1, i32* %7
store i32 %2, i32* %8
store i32 %3, i32* %9
%10 = load i32, i32* %8
switch i32 %10, label %31 [
i32 8, label %11
i32 16, label %18
i32 32, label %25
]
11: ; preds = %4
%12 = load i32, i32* %6
%13 = zext i32 %12 to i64
%14 = inttoptr i64 %13 to i8*
store i8* %14, i8** @set_reg.temp_8
%15 = load i8*, i8** @set_reg.temp_8
%16 = load i8, i8* %15
%17 = zext i8 %16 to i32
store i32 %17, i32* @set_reg.temp_value
store i8 8, i8* @set_reg.sel
br label %32
18: ; preds = %4
%19 = load i32, i32* %6
%20 = zext i32 %19 to i64
%21 = inttoptr i64 %20 to i16*
store i16* %21, i16** @set_reg.temp_16
%22 = load i16*, i16** @set_reg.temp_16
%23 = load i16, i16* %22
%24 = zext i16 %23 to i32
store i32 %24, i32* @set_reg.temp_value
store i8 16, i8* @set_reg.sel
br label %32
25: ; preds = %4
%26 = load i32, i32* %6
%27 = zext i32 %26 to i64
%28 = inttoptr i64 %27 to i32*
store i32* %28, i32** @set_reg.temp_32
%29 = load i32*, i32** @set_reg.temp_32
%30 = load i32, i32* %29
store i32 %30, i32* @set_reg.temp_value
store i8 32, i8* @set_reg.sel
br label %32
31: ; preds = %4
store i8 0, i8* %5
br label %218
32: ; preds = %25, %18, %11
%33 = load i8, i8* @set_reg.sel
%34 = sext i8 %33 to i32
switch i32 %34, label %217 [
i32 8, label %35
i32 16, label %103
i32 32, label %171
]
35: ; preds = %32
%36 = load i32, i32* %9
switch i32 %36, label %90 [
i32 0, label %37
i32 1, label %50
i32 2, label %70
]
37: ; preds = %35
%38 = load i32, i32* %7
%39 = trunc i32 %38 to i8
%40 = load i8*, i8** @set_reg.temp_8
store i8 %39, i8* %40
%41 = load i8*, i8** @set_reg.temp_8
%42 = load i8, i8* %41
%43 = zext i8 %42 to i32
%44 = load i32, i32* %7
%45 = trunc i32 %44 to i8
%46 = zext i8 %45 to i32
%47 = icmp ne i32 %43, %46
br i1 %47, label %48, label %49
48: ; preds = %37
store i8 0, i8* %5
br label %218
49: ; preds = %37
store i8 1, i8* %5
br label %218
50: ; preds = %35
%51 = load i32, i32* %7
%52 = trunc i32 %51 to i8
%53 = zext i8 %52 to i32
%54 = load i8*, i8** @set_reg.temp_8
%55 = load i8, i8* %54
%56 = zext i8 %55 to i32
%57 = or i32 %56, %53
%58 = trunc i32 %57 to i8
store i8 %58, i8* %54
%59 = load i8*, i8** @set_reg.temp_8
%60 = load i8, i8* %59
%61 = zext i8 %60 to i32
%62 = load i32, i32* @set_reg.temp_value
%63 = load i32, i32* %7
%64 = or i32 %62, %63
%65 = trunc i32 %64 to i8
%66 = zext i8 %65 to i32
%67 = icmp ne i32 %61, %66
br i1 %67, label %68, label %69
68: ; preds = %50
store i8 0, i8* %5
br label %218
69: ; preds = %50
store i8 1, i8* %5
br label %218
70: ; preds = %35
%71 = load i32, i32* %7
%72 = trunc i32 %71 to i8
%73 = zext i8 %72 to i32
%74 = load i8*, i8** @set_reg.temp_8
%75 = load i8, i8* %74
%76 = zext i8 %75 to i32
%77 = and i32 %76, %73
%78 = trunc i32 %77 to i8
store i8 %78, i8* %74
%79 = load i8*, i8** @set_reg.temp_8
%80 = load i8, i8* %79
%81 = zext i8 %80 to i32
%82 = load i32, i32* @set_reg.temp_value
%83 = load i32, i32* %7
%84 = and i32 %82, %83
%85 = trunc i32 %84 to i8
%86 = zext i8 %85 to i32
%87 = icmp ne i32 %81, %86
br i1 %87, label %88, label %89
88: ; preds = %70
store i8 0, i8* %5
br label %218
89: ; preds = %70
store i8 1, i8* %5
br label %218
90: ; preds = %35
%91 = load i32, i32* %7
%92 = trunc i32 %91 to i8
%93 = load i8*, i8** @set_reg.temp_8
store i8 %92, i8* %93
%94 = load i8*, i8** @set_reg.temp_8
%95 = load i8, i8* %94
%96 = zext i8 %95 to i32
%97 = load i32, i32* %7
%98 = trunc i32 %97 to i8
%99 = zext i8 %98 to i32
%100 = icmp ne i32 %96, %99
br i1 %100, label %101, label %102
101: ; preds = %90
store i8 0, i8* %5
br label %218
102: ; preds = %90
store i8 1, i8* %5
br label %218
103: ; preds = %32
%104 = load i32, i32* %9
switch i32 %104, label %158 [
i32 0, label %105
i32 1, label %118
i32 2, label %138
]
105: ; preds = %103
%106 = load i32, i32* %7
%107 = trunc i32 %106 to i16
%108 = load i16*, i16** @set_reg.temp_16
store i16 %107, i16* %108
%109 = load i16*, i16** @set_reg.temp_16
%110 = load i16, i16* %109
%111 = zext i16 %110 to i32
%112 = load i32, i32* %7
%113 = trunc i32 %112 to i16
%114 = zext i16 %113 to i32
%115 = icmp ne i32 %111, %114
br i1 %115, label %116, label %117
116: ; preds = %105
store i8 0, i8* %5
br label %218
117: ; preds = %105
store i8 1, i8* %5
br label %218
118: ; preds = %103
%119 = load i32, i32* %7
%120 = trunc i32 %119 to i16
%121 = zext i16 %120 to i32
%122 = load i16*, i16** @set_reg.temp_16
%123 = load i16, i16* %122
%124 = zext i16 %123 to i32
%125 = or i32 %124, %121
%126 = trunc i32 %125 to i16
store i16 %126, i16* %122
%127 = load i16*, i16** @set_reg.temp_16
%128 = load i16, i16* %127
%129 = zext i16 %128 to i32
%130 = load i32, i32* @set_reg.temp_value
%131 = load i32, i32* %7
%132 = or i32 %130, %131
%133 = trunc i32 %132 to i16
%134 = zext i16 %133 to i32
%135 = icmp ne i32 %129, %134
br i1 %135, label %136, label %137
136: ; preds = %118
store i8 0, i8* %5
br label %218
137: ; preds = %118
store i8 1, i8* %5
br label %218
138: ; preds = %103
%139 = load i32, i32* %7
%140 = trunc i32 %139 to i16
%141 = zext i16 %140 to i32
%142 = load i16*, i16** @set_reg.temp_16
%143 = load i16, i16* %142
%144 = zext i16 %143 to i32
%145 = and i32 %144, %141
%146 = trunc i32 %145 to i16
store i16 %146, i16* %142
%147 = load i16*, i16** @set_reg.temp_16
%148 = load i16, i16* %147
%149 = zext i16 %148 to i32
%150 = load i32, i32* @set_reg.temp_value
%151 = load i32, i32* %7
%152 = and i32 %150, %151
%153 = trunc i32 %152 to i16
%154 = zext i16 %153 to i32
%155 = icmp ne i32 %149, %154
br i1 %155, label %156, label %157
156: ; preds = %138
store i8 0, i8* %5
br label %218
157: ; preds = %138
store i8 1, i8* %5
br label %218
158: ; preds = %103
%159 = load i32, i32* %7
%160 = trunc i32 %159 to i16
%161 = load i16*, i16** @set_reg.temp_16
store i16 %160, i16* %161
%162 = load i16*, i16** @set_reg.temp_16
%163 = load i16, i16* %162
%164 = zext i16 %163 to i32
%165 = load i32, i32* %7
%166 = trunc i32 %165 to i16
%167 = zext i16 %166 to i32
%168 = icmp ne i32 %164, %167
br i1 %168, label %169, label %170
169: ; preds = %158
store i8 0, i8* %5
br label %218
170: ; preds = %158
store i8 1, i8* %5
br label %218
171: ; preds = %32
%172 = load i32, i32* %9
switch i32 %172, label %208 [
i32 0, label %173
i32 1, label %182
i32 2, label %195
]
173: ; preds = %171
%174 = load i32, i32* %7
%175 = load i32*, i32** @set_reg.temp_32
store i32 %174, i32* %175
%176 = load i32*, i32** @set_reg.temp_32
%177 = load i32, i32* %176
%178 = load i32, i32* %7
%179 = icmp ne i32 %177, %178
br i1 %179, label %180, label %181
180: ; preds = %173
store i8 0, i8* %5
br label %218
181: ; preds = %173
store i8 1, i8* %5
br label %218
182: ; preds = %171
%183 = load i32, i32* %7
%184 = load i32*, i32** @set_reg.temp_32
%185 = load i32, i32* %184
%186 = or i32 %185, %183
store i32 %186, i32* %184
%187 = load i32*, i32** @set_reg.temp_32
%188 = load i32, i32* %187
%189 = load i32, i32* @set_reg.temp_value
%190 = load i32, i32* %7
%191 = or i32 %189, %190
%192 = icmp ne i32 %188, %191
br i1 %192, label %193, label %194
193: ; preds = %182
store i8 0, i8* %5
br label %218
194: ; preds = %182
store i8 1, i8* %5
br label %218
195: ; preds = %171
%196 = load i32, i32* %7
%197 = load i32*, i32** @set_reg.temp_32
%198 = load i32, i32* %197
%199 = and i32 %198, %196
store i32 %199, i32* %197
%200 = load i32*, i32** @set_reg.temp_32
%201 = load i32, i32* %200
%202 = load i32, i32* @set_reg.temp_value
%203 = load i32, i32* %7
%204 = and i32 %202, %203
%205 = icmp ne i32 %201, %204
br i1 %205, label %206, label %207
206: ; preds = %195
store i8 0, i8* %5
br label %218
207: ; preds = %195
store i8 1, i8* %5
br label %218
208: ; preds = %171
%209 = load i32, i32* %7
%210 = load i32*, i32** @set_reg.temp_32
store i32 %209, i32* %210
%211 = load i32*, i32** @set_reg.temp_32
%212 = load i32, i32* %211
%213 = load i32, i32* %7
%214 = icmp ne i32 %212, %213
br i1 %214, label %215, label %216
215: ; preds = %208
store i8 0, i8* %5
br label %218
216: ; preds = %208
store i8 1, i8* %5
br label %218
217: ; preds = %32
store i8 0, i8* %5
br label %218
218: ; preds = %217, %216, %215, %207, %206, %194, %193, %181, %180, %170, %169, %157, %156, %137, %136, %117, %116, %102, %101, %89, %88, %69, %68, %49, %48, %31
%219 = load i8, i8* %5
ret i8 %219
}

LLVM IR (-O2):
define signext i8 @set_reg(i32 %0, i32 %1, i32 %2, i32 %3) {
%5 = alloca i32
store i32 0, i32* %5
switch i32 %2, label %70 [
i32 8, label %6
i32 16, label %31
i32 32, label %52
]
6: ; preds = %4
%7 = zext i32 %0 to i64
%8 = inttoptr i64 %7 to i8*
%9 = load i8, i8* %8
%10 = zext i8 %9 to i32
store i32 %10, i32* %5
switch i32 %3, label %29 [
i32 0, label %11
i32 1, label %13
i32 2, label %21
]
11: ; preds = %6
%12 = trunc i32 %1 to i8
store i8 %12, i8* %8
br label %70
13: ; preds = %6
%14 = load i8, i8* %8
%15 = trunc i32 %1 to i8
%16 = or i8 %14, %15
store i8 %16, i8* %8
%17 = load i32, i32* %5
%18 = or i32 %17, %1
%19 = trunc i32 %18 to i8
%20 = icmp eq i8 %16, %19
br label %70
21: ; preds = %6
%22 = load i8, i8* %8
%23 = trunc i32 %1 to i8
%24 = and i8 %22, %23
store i8 %24, i8* %8
%25 = load i32, i32* %5
%26 = and i32 %25, %1
%27 = trunc i32 %26 to i8
%28 = icmp eq i8 %24, %27
br label %70
29: ; preds = %6
%30 = trunc i32 %1 to i8
store i8 %30, i8* %8
br label %70
31: ; preds = %4
%32 = zext i32 %0 to i64
%33 = inttoptr i64 %32 to i16*
%34 = load i16, i16* %33
%35 = zext i16 %34 to i32
store i32 %35, i32* %5
switch i32 %3, label %50 [
i32 0, label %36
i32 1, label %38
i32 2, label %44
]
36: ; preds = %31
%37 = trunc i32 %1 to i16
store i16 %37, i16* %33
br label %70
38: ; preds = %31
%39 = trunc i32 %1 to i16
%40 = or i16 %34, %39
store i16 %40, i16* %33
%41 = trunc i32 %1 to i16
%42 = or i16 %34, %41
%43 = icmp eq i16 %40, %42
br label %70
44: ; preds = %31
%45 = trunc i32 %1 to i16
%46 = and i16 %34, %45
store i16 %46, i16* %33
%47 = trunc i32 %1 to i16
%48 = and i16 %34, %47
%49 = icmp eq i16 %46, %48
br label %70
50: ; preds = %31
%51 = trunc i32 %1 to i16
store i16 %51, i16* %33
br label %70
52: ; preds = %4
%53 = zext i32 %0 to i64
%54 = inttoptr i64 %53 to i32*
%55 = load i32, i32* %54
store i32 %55, i32* %5
switch i32 %3, label %69 [
i32 0, label %56
i32 1, label %57
i32 2, label %63
]
56: ; preds = %52
store i32 %1, i32* %54
br label %70
57: ; preds = %52
%58 = load i32, i32* %54
%59 = or i32 %58, %1
store i32 %59, i32* %54
%60 = load i32, i32* %5
%61 = or i32 %60, %1
%62 = icmp eq i32 %59, %61
br label %70
63: ; preds = %52
%64 = load i32, i32* %54
%65 = and i32 %64, %1
store i32 %65, i32* %54
%66 = load i32, i32* %5
%67 = and i32 %66, %1
%68 = icmp eq i32 %65, %67
br label %70
69: ; preds = %52
store i32 %1, i32* %54
br label %70
70: ; preds = %63, %57, %44, %38, %29, %21, %13, %11, %4, %69, %56, %50, %36
%71 = phi i1 [ true, %69 ], [ true, %56 ], [ true, %50 ], [ true, %36 ], [ false, %4 ], [ true, %11 ], [ %20, %13 ], [ %28, %21 ], [ true, %29 ], [ %43, %38 ], [ %49, %44 ], [ %62, %57 ], [ %68, %63 ]
%72 = zext i1 %71 to i8
ret i8 %72
}