#define NULL ((void *)0)
typedef unsigned long size_t; // Customize by platform.
typedef long intptr_t;
typedef unsigned long uintptr_t;
typedef long scalar_t__; // Either arithmetic or pointer type.
/* By default, we understand bool (as a convenience). */
typedef int bool;
#define false 0
#define true 1

/* Forward declarations */

/* Type definitions */

/* Variables and functions */
void neuralops_rect_fwd(size_t batch_sz, size_t dim, const float *in_buf,
                        float *out_buf) {
#pragma omp parallel for
  for (size_t p = 0; p < batch_sz * dim; p += 1) {
    float x = in_buf[p];
    out_buf[p] = x * (x > 0.0f);
  }
}


x86 assembly (clang, -O0):
<neuralops_rect_fwd>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %rdx,-0x18(%rbp)
mov    %rcx,-0x20(%rbp)
movq   $0x0,-0x28(%rbp)
mov    -0x28(%rbp),%rax
mov    -0x8(%rbp),%rcx
imul   -0x10(%rbp),%rcx
cmp    %rcx,%rax
jae    1182 <neuralops_rect_fwd+0x82>
mov    -0x18(%rbp),%rax
mov    -0x28(%rbp),%rcx
movss  (%rax,%rcx,4),%xmm0
movss  %xmm0,-0x2c(%rbp)
movss  -0x2c(%rbp),%xmm0
movss  -0x2c(%rbp),%xmm1
xorps  %xmm2,%xmm2
ucomiss %xmm2,%xmm1
seta   %al
and    $0x1,%al
movzbl %al,%eax
cvtsi2ss %eax,%xmm1
mulss  %xmm1,%xmm0
mov    -0x20(%rbp),%rax
mov    -0x28(%rbp),%rcx
movss  %xmm0,(%rax,%rcx,4)
mov    -0x28(%rbp),%rax
add    $0x1,%rax
mov    %rax,-0x28(%rbp)
jmp    111c <neuralops_rect_fwd+0x1c>
pop    %rbp
ret

x86 assembly (clang, -O2):
<neuralops_rect_fwd>:
imul   %rsi,%rdi
test   %rdi,%rdi
je     12a6 <neuralops_rect_fwd+0x1a6>
cmp    $0x8,%rdi
jb     112d <neuralops_rect_fwd+0x2d>
lea    (%rdx,%rdi,4),%rax
cmp    %rcx,%rax
jbe    11c2 <neuralops_rect_fwd+0xc2>
lea    (%rcx,%rdi,4),%rax
cmp    %rdx,%rax
jbe    11c2 <neuralops_rect_fwd+0xc2>
xor    %eax,%eax
mov    %rax,%rsi
or     $0x1,%rsi
test   $0x1,%dil
je     1160 <neuralops_rect_fwd+0x60>
movss  (%rdx,%rax,4),%xmm0
xorps  %xmm1,%xmm1
cmpltss %xmm0,%xmm1
movss  0xebf(%rip),%xmm2
andps  %xmm1,%xmm2
mulss  %xmm0,%xmm2
movss  %xmm2,(%rcx,%rax,4)
mov    %rsi,%rax
cmp    %rsi,%rdi
je     12a6 <neuralops_rect_fwd+0x1a6>
movss  0xe9f(%rip),%xmm0
cs nopw 0x0(%rax,%rax,1)
nopl   0x0(%rax,%rax,1)
movss  (%rdx,%rax,4),%xmm1
xorps  %xmm2,%xmm2
cmpltss %xmm1,%xmm2
andps  %xmm0,%xmm2
mulss  %xmm1,%xmm2
movss  %xmm2,(%rcx,%rax,4)
movss  0x4(%rdx,%rax,4),%xmm1
xorps  %xmm2,%xmm2
cmpltss %xmm1,%xmm2
andps  %xmm0,%xmm2
mulss  %xmm1,%xmm2
movss  %xmm2,0x4(%rcx,%rax,4)
add    $0x2,%rax
cmp    %rax,%rdi
jne    1180 <neuralops_rect_fwd+0x80>
jmp    12a6 <neuralops_rect_fwd+0x1a6>
mov    %rdi,%rax
and    $0xfffffffffffffff8,%rax
lea    -0x8(%rax),%rsi
mov    %rsi,%r8
shr    $0x3,%r8
add    $0x1,%r8
test   %rsi,%rsi
je     12a7 <neuralops_rect_fwd+0x1a7>
mov    %r8,%r9
and    $0xfffffffffffffffe,%r9
xor    %esi,%esi
movaps 0xe0f(%rip),%xmm0
cs nopw 0x0(%rax,%rax,1)
nopl   0x0(%rax,%rax,1)
movups (%rdx,%rsi,4),%xmm1
movups 0x10(%rdx,%rsi,4),%xmm2
xorps  %xmm3,%xmm3
cmpltps %xmm1,%xmm3
andps  %xmm0,%xmm3
xorps  %xmm4,%xmm4
cmpltps %xmm2,%xmm4
andps  %xmm0,%xmm4
mulps  %xmm1,%xmm3
mulps  %xmm2,%xmm4
movups %xmm3,(%rcx,%rsi,4)
movups %xmm4,0x10(%rcx,%rsi,4)
movups 0x20(%rdx,%rsi,4),%xmm1
movups 0x30(%rdx,%rsi,4),%xmm2
xorps  %xmm3,%xmm3
cmpltps %xmm1,%xmm3
andps  %xmm0,%xmm3
xorps  %xmm4,%xmm4
cmpltps %xmm2,%xmm4
andps  %xmm0,%xmm4
mulps  %xmm1,%xmm3
mulps  %xmm2,%xmm4
movups %xmm3,0x20(%rcx,%rsi,4)
movups %xmm4,0x30(%rcx,%rsi,4)
add    $0x10,%rsi
add    $0xfffffffffffffffe,%r9
jne    1200 <neuralops_rect_fwd+0x100>
test   $0x1,%r8b
je     129d <neuralops_rect_fwd+0x19d>
movups (%rdx,%rsi,4),%xmm0
movups 0x10(%rdx,%rsi,4),%xmm1
xorps  %xmm2,%xmm2
xorps  %xmm3,%xmm3
cmpltps %xmm0,%xmm3
movaps 0xd7c(%rip),%xmm4
andps  %xmm4,%xmm3
cmpltps %xmm1,%xmm2
andps  %xmm4,%xmm2
mulps  %xmm0,%xmm3
mulps  %xmm1,%xmm2
movups %xmm3,(%rcx,%rsi,4)
movups %xmm2,0x10(%rcx,%rsi,4)
cmp    %rax,%rdi
jne    112f <neuralops_rect_fwd+0x2f>
ret
xor    %esi,%esi
test   $0x1,%r8b
jne    126a <neuralops_rect_fwd+0x16a>
jmp    129d <neuralops_rect_fwd+0x19d>

LLVM IR (-O0):
define void @neuralops_rect_fwd(i64 %0, i64 %1, float* %2, float* %3) {
%5 = alloca i64
%6 = alloca i64
%7 = alloca float*
%8 = alloca float*
%9 = alloca i64
%10 = alloca float
store i64 %0, i64* %5
store i64 %1, i64* %6
store float* %2, float** %7
store float* %3, float** %8
store i64 0, i64* %9
br label %11
11: ; preds = %31, %4
%12 = load i64, i64* %9
%13 = load i64, i64* %5
%14 = load i64, i64* %6
%15 = mul i64 %13, %14
%16 = icmp ult i64 %12, %15
br i1 %16, label %17, label %34
17: ; preds = %11
%18 = load float*, float** %7
%19 = load i64, i64* %9
%20 = getelementptr inbounds float, float* %18, i64 %19
%21 = load float, float* %20
store float %21, float* %10
%22 = load float, float* %10
%23 = load float, float* %10
%24 = fcmp ogt float %23, 0.000000e+00
%25 = zext i1 %24 to i32
%26 = sitofp i32 %25 to float
%27 = fmul float %22, %26
%28 = load float*, float** %8
%29 = load i64, i64* %9
%30 = getelementptr inbounds float, float* %28, i64 %29
store float %27, float* %30
br label %31
31: ; preds = %17
%32 = load i64, i64* %9
%33 = add i64 %32, 1
store i64 %33, i64* %9
br label %11
34: ; preds = %11
ret void
}

LLVM IR (-O2):
define void @neuralops_rect_fwd(i64 %0, i64 %1, float* nocapture %2, float* nocapture writeonly %3) {
%5 = mul i64 %1, %0
%6 = icmp eq i64 %5, 0
br i1 %6, label %101, label %7
7: ; preds = %4
%8 = icmp ult i64 %5, 8
br i1 %8, label %85, label %9
9: ; preds = %7
%10 = getelementptr float, float* %3, i64 %5
%11 = getelementptr float, float* %2, i64 %5
%12 = icmp ugt float* %11, %3
%13 = icmp ugt float* %10, %2
%14 = and i1 %12, %13
br i1 %14, label %85, label %15
15: ; preds = %9
%16 = and i64 %5, -8
%17 = add i64 %16, -8
%18 = lshr exact i64 %17, 3
%19 = add nuw nsw i64 %18, 1
%20 = and i64 %19, 1
%21 = icmp eq i64 %17, 0
br i1 %21, label %63, label %22
22: ; preds = %15
%23 = and i64 %19, 4611686018427387902
br label %24
24: ; preds = %24, %22
%25 = phi i64 [ 0, %22 ], [ %60, %24 ]
%26 = phi i64 [ 0, %22 ], [ %61, %24 ]
%27 = getelementptr inbounds float, float* %2, i64 %25
%28 = bitcast float* %27 to <4 x float>*
%29 = load <4 x float>, <4 x float>* %28
%30 = getelementptr inbounds float, float* %27, i64 4
%31 = bitcast float* %30 to <4 x float>*
%32 = load <4 x float>, <4 x float>* %31
%33 = fcmp ogt <4 x float> %29, zeroinitializer
%34 = fcmp ogt <4 x float> %32, zeroinitializer
%35 = uitofp <4 x i1> %33 to <4 x float>
%36 = uitofp <4 x i1> %34 to <4 x float>
%37 = fmul <4 x float> %29, %35
%38 = fmul <4 x float> %32, %36
%39 = getelementptr inbounds float, float* %3, i64 %25
%40 = bitcast float* %39 to <4 x float>*
store <4 x float> %37, <4 x float>* %40
%41 = getelementptr inbounds float, float* %39, i64 4
%42 = bitcast float* %41 to <4 x float>*
store <4 x float> %38, <4 x float>* %42
%43 = or i64 %25, 8
%44 = getelementptr inbounds float, float* %2, i64 %43
%45 = bitcast float* %44 to <4 x float>*
%46 = load <4 x float>, <4 x float>* %45
%47 = getelementptr inbounds float, float* %44, i64 4
%48 = bitcast float* %47 to <4 x float>*
%49 = load <4 x float>, <4 x float>* %48
%50 = fcmp ogt <4 x float> %46, zeroinitializer
%51 = fcmp ogt <4 x float> %49, zeroinitializer
%52 = uitofp <4 x i1> %50 to <4 x float>
%53 = uitofp <4 x i1> %51 to <4 x float>
%54 = fmul <4 x float> %46, %52
%55 = fmul <4 x float> %49, %53
%56 = getelementptr inbounds float, float* %3, i64 %43
%57 = bitcast float* %56 to <4 x float>*
store <4 x float> %54, <4 x float>* %57
%58 = getelementptr inbounds float, float* %56, i64 4
%59 = bitcast float* %58 to <4 x float>*
store <4 x float> %55, <4 x float>* %59
%60 = add nuw i64 %25, 16
%61 = add i64 %26, 2
%62 = icmp eq i64 %61, %23
br i1 %62, label %63, label %24
63: ; preds = %24, %15
%64 = phi i64 [ 0, %15 ], [ %60, %24 ]
%65 = icmp eq i64 %20, 0
br i1 %65, label %83, label %66
66: ; preds = %63
%67 = getelementptr inbounds float, float* %2, i64 %64
%68 = bitcast float* %67 to <4 x float>*
%69 = load <4 x float>, <4 x float>* %68
%70 = getelementptr inbounds float, float* %67, i64 4
%71 = bitcast float* %70 to <4 x float>*
%72 = load <4 x float>, <4 x float>* %71
%73 = fcmp ogt <4 x float> %69, zeroinitializer
%74 = fcmp ogt <4 x float> %72, zeroinitializer
%75 = uitofp <4 x i1> %73 to <4 x float>
%76 = uitofp <4 x i1> %74 to <4 x float>
%77 = fmul <4 x float> %69, %75
%78 = fmul <4 x float> %72, %76
%79 = getelementptr inbounds float, float* %3, i64 %64
%80 = bitcast float* %79 to <4 x float>*
store <4 x float> %77, <4 x float>* %80
%81 = getelementptr inbounds float, float* %79, i64 4
%82 = bitcast float* %81 to <4 x float>*
store <4 x float> %78, <4 x float>* %82
br label %83
83: ; preds = %63, %66
%84 = icmp eq i64 %5, %16
br i1 %84, label %101, label %85
85: ; preds = %9, %7, %83
%86 = phi i64 [ 0, %9 ], [ 0, %7 ], [ %16, %83 ]
%87 = or i64 %86, 1
%88 = and i64 %5, 1
%89 = icmp eq i64 %88, 0
br i1 %89, label %98, label %90
90: ; preds = %85
%91 = getelementptr inbounds float, float* %2, i64 %86
%92 = load float, float* %91
%93 = fcmp ogt float %92, 0.000000e+00
%94 = uitofp i1 %93 to float
%95 = fmul float %92, %94
%96 = getelementptr inbounds float, float* %3, i64 %86
store float %95, float* %96
%97 = or i64 %86, 1
br label %98
98: ; preds = %90, %85
%99 = phi i64 [ %86, %85 ], [ %97, %90 ]
%100 = icmp eq i64 %5, %87
br i1 %100, label %101, label %102
101: ; preds = %98, %102, %83, %4
ret void
102: ; preds = %98, %102
%103 = phi i64 [ %117, %102 ], [ %99, %98 ]
%104 = getelementptr inbounds float, float* %2, i64 %103
%105 = load float, float* %104
%106 = fcmp ogt float %105, 0.000000e+00
%107 = uitofp i1 %106 to float
%108 = fmul float %105, %107
%109 = getelementptr inbounds float, float* %3, i64 %103
store float %108, float* %109
%110 = add nuw i64 %103, 1
%111 = getelementptr inbounds float, float* %2, i64 %110
%112 = load float, float* %111
%113 = fcmp ogt float %112, 0.000000e+00
%114 = uitofp i1 %113 to float
%115 = fmul float %112, %114
%116 = getelementptr inbounds float, float* %3, i64 %110
store float %115, float* %116
%117 = add nuw i64 %103, 2
%118 = icmp eq i64 %117, %5
br i1 %118, label %101, label %102
}