int trivial_zero_6j(int two_j1, int two_j2, int two_j3, int two_j4, int two_j5,
                    int two_j6) {
  int collect_sign = 0;
  int collect_odd = 0;
  do {
    collect_sign |= (two_j1) | (two_j2) | (two_j3);
  } while (0);
  do {
    collect_sign |= (two_j4) | (two_j5) | (two_j6);
  } while (0);
  do {
    collect_odd |= (two_j1) + (two_j2) + (two_j3);
    collect_sign |= (((two_j2) + (two_j3)) - (two_j1));
    collect_sign |= ((two_j1) - ((two_j2) - (two_j3)));
    collect_sign |= ((two_j1) - ((two_j3) - (two_j2)));
  } while (0);
  do {
    collect_odd |= (two_j1) + (two_j5) + (two_j6);
    collect_sign |= (((two_j5) + (two_j6)) - (two_j1));
    collect_sign |= ((two_j1) - ((two_j5) - (two_j6)));
    collect_sign |= ((two_j1) - ((two_j6) - (two_j5)));
  } while (0);
  do {
    collect_odd |= (two_j4) + (two_j2) + (two_j6);
    collect_sign |= (((two_j2) + (two_j6)) - (two_j4));
    collect_sign |= ((two_j4) - ((two_j2) - (two_j6)));
    collect_sign |= ((two_j4) - ((two_j6) - (two_j2)));
  } while (0);
  do {
    collect_odd |= (two_j4) + (two_j5) + (two_j3);
    collect_sign |= (((two_j5) + (two_j3)) - (two_j4));
    collect_sign |= ((two_j4) - ((two_j5) - (two_j3)));
    collect_sign |= ((two_j4) - ((two_j3) - (two_j5)));
  } while (0);
  return ((collect_sign & (1 << (sizeof(int) * 8 - 1))) | (collect_odd & 1));
}


x86 assembly (clang, -O0):
<trivial_zero_6j>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
mov    %edx,-0xc(%rbp)
mov    %ecx,-0x10(%rbp)
mov    %r8d,-0x14(%rbp)
mov    %r9d,-0x18(%rbp)
movl   $0x0,-0x1c(%rbp)
movl   $0x0,-0x20(%rbp)
mov    -0x4(%rbp),%eax
or     -0x8(%rbp),%eax
or     -0xc(%rbp),%eax
or     -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
jmp    113a <trivial_zero_6j+0x3a>
mov    -0x10(%rbp),%eax
or     -0x14(%rbp),%eax
or     -0x18(%rbp),%eax
or     -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
jmp    114e <trivial_zero_6j+0x4e>
mov    -0x4(%rbp),%eax
add    -0x8(%rbp),%eax
add    -0xc(%rbp),%eax
or     -0x20(%rbp),%eax
mov    %eax,-0x20(%rbp)
mov    -0x8(%rbp),%eax
add    -0xc(%rbp),%eax
sub    -0x4(%rbp),%eax
or     -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x4(%rbp),%eax
mov    -0x8(%rbp),%ecx
sub    -0xc(%rbp),%ecx
sub    %ecx,%eax
or     -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x4(%rbp),%eax
mov    -0xc(%rbp),%ecx
sub    -0x8(%rbp),%ecx
sub    %ecx,%eax
or     -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
jmp    1193 <trivial_zero_6j+0x93>
mov    -0x4(%rbp),%eax
add    -0x14(%rbp),%eax
add    -0x18(%rbp),%eax
or     -0x20(%rbp),%eax
mov    %eax,-0x20(%rbp)
mov    -0x14(%rbp),%eax
add    -0x18(%rbp),%eax
sub    -0x4(%rbp),%eax
or     -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x4(%rbp),%eax
mov    -0x14(%rbp),%ecx
sub    -0x18(%rbp),%ecx
sub    %ecx,%eax
or     -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x4(%rbp),%eax
mov    -0x18(%rbp),%ecx
sub    -0x14(%rbp),%ecx
sub    %ecx,%eax
or     -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
jmp    11d8 <trivial_zero_6j+0xd8>
mov    -0x10(%rbp),%eax
add    -0x8(%rbp),%eax
add    -0x18(%rbp),%eax
or     -0x20(%rbp),%eax
mov    %eax,-0x20(%rbp)
mov    -0x8(%rbp),%eax
add    -0x18(%rbp),%eax
sub    -0x10(%rbp),%eax
or     -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x10(%rbp),%eax
mov    -0x8(%rbp),%ecx
sub    -0x18(%rbp),%ecx
sub    %ecx,%eax
or     -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x10(%rbp),%eax
mov    -0x18(%rbp),%ecx
sub    -0x8(%rbp),%ecx
sub    %ecx,%eax
or     -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
jmp    121d <trivial_zero_6j+0x11d>
mov    -0x10(%rbp),%eax
add    -0x14(%rbp),%eax
add    -0xc(%rbp),%eax
or     -0x20(%rbp),%eax
mov    %eax,-0x20(%rbp)
mov    -0x14(%rbp),%eax
add    -0xc(%rbp),%eax
sub    -0x10(%rbp),%eax
or     -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x10(%rbp),%eax
mov    -0x14(%rbp),%ecx
sub    -0xc(%rbp),%ecx
sub    %ecx,%eax
or     -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x10(%rbp),%eax
mov    -0xc(%rbp),%ecx
sub    -0x14(%rbp),%ecx
sub    %ecx,%eax
or     -0x1c(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
and    $0x80000000,%eax
mov    -0x20(%rbp),%ecx
and    $0x1,%ecx
or     %ecx,%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<trivial_zero_6j>:
push   %rbp
push   %r15
push   %r14
push   %r13
push   %r12
push   %rbx
lea    (%rdx,%rsi,1),%ebp
lea    (%rdi,%rbp,1),%eax
sub    %edi,%ebp
mov    %edi,%r10d
sub    %esi,%r10d
add    %edx,%r10d
or     %ebp,%r10d
lea    (%rsi,%rdi,1),%r11d
sub    %edx,%r11d
lea    (%r8,%rdi,1),%ebp
sub    %r9d,%ebp
lea    (%r9,%rsi,1),%ebx
lea    (%rbx,%rcx,1),%r14d
or     %eax,%r14d
sub    %ecx,%ebx
or     %ebp,%ebx
lea    (%rcx,%rsi,1),%r12d
lea    (%r8,%rdx,1),%r15d
lea    (%r15,%rcx,1),%eax
sub    %ecx,%r15d
lea    (%rcx,%rdx,1),%r13d
mov    %ecx,%ebp
sub    %edx,%ebp
or     %ecx,%edx
sub    %esi,%ecx
add    %r9d,%ecx
or     %ebx,%ecx
lea    (%r9,%r8,1),%ebx
sub    %r9d,%r12d
or     %ecx,%r12d
lea    (%rbx,%rdi,1),%ecx
sub    %edi,%ebx
or     %edi,%esi
sub    %r8d,%edi
add    %r9d,%edi
or     %ecx,%eax
or     %r14d,%eax
sub    %r8d,%r13d
add    %r8d,%ebp
or     %r13d,%ebp
or     %ebx,%ebp
or     %edi,%ebp
or     %esi,%edx
or     %r8d,%edx
or     %edx,%r10d
or     %r9d,%r11d
or     %r15d,%r11d
or     %r10d,%r11d
or     %ebp,%r11d
or     %r12d,%r11d
and    $0x80000000,%r11d
and    $0x1,%eax
or     %r11d,%eax
pop    %rbx
pop    %r12
pop    %r13
pop    %r14
pop    %r15
pop    %rbp
ret

LLVM IR (-O0):
define i32 @trivial_zero_6j(i32 %0, i32 %1, i32 %2, i32 %3, i32 %4, i32 %5) {
%7 = alloca i32
%8 = alloca i32
%9 = alloca i32
%10 = alloca i32
%11 = alloca i32
%12 = alloca i32
%13 = alloca i32
%14 = alloca i32
store i32 %0, i32* %7
store i32 %1, i32* %8
store i32 %2, i32* %9
store i32 %3, i32* %10
store i32 %4, i32* %11
store i32 %5, i32* %12
store i32 0, i32* %13
store i32 0, i32* %14
br label %15
15: ; preds = %6
%16 = load i32, i32* %7
%17 = load i32, i32* %8
%18 = or i32 %16, %17
%19 = load i32, i32* %9
%20 = or i32 %18, %19
%21 = load i32, i32* %13
%22 = or i32 %21, %20
store i32 %22, i32* %13
br label %23
23: ; preds = %15
br label %24
24: ; preds = %23
%25 = load i32, i32* %10
%26 = load i32, i32* %11
%27 = or i32 %25, %26
%28 = load i32, i32* %12
%29 = or i32 %27, %28
%30 = load i32, i32* %13
%31 = or i32 %30, %29
store i32 %31, i32* %13
br label %32
32: ; preds = %24
br label %33
33: ; preds = %32
%34 = load i32, i32* %7
%35 = load i32, i32* %8
%36 = add nsw i32 %34, %35
%37 = load i32, i32* %9
%38 = add nsw i32 %36, %37
%39 = load i32, i32* %14
%40 = or i32 %39, %38
store i32 %40, i32* %14
%41 = load i32, i32* %8
%42 = load i32, i32* %9
%43 = add nsw i32 %41, %42
%44 = load i32, i32* %7
%45 = sub nsw i32 %43, %44
%46 = load i32, i32* %13
%47 = or i32 %46, %45
store i32 %47, i32* %13
%48 = load i32, i32* %7
%49 = load i32, i32* %8
%50 = load i32, i32* %9
%51 = sub nsw i32 %49, %50
%52 = sub nsw i32 %48, %51
%53 = load i32, i32* %13
%54 = or i32 %53, %52
store i32 %54, i32* %13
%55 = load i32, i32* %7
%56 = load i32, i32* %9
%57 = load i32, i32* %8
%58 = sub nsw i32 %56, %57
%59 = sub nsw i32 %55, %58
%60 = load i32, i32* %13
%61 = or i32 %60, %59
store i32 %61, i32* %13
br label %62
62: ; preds = %33
br label %63
63: ; preds = %62
%64 = load i32, i32* %7
%65 = load i32, i32* %11
%66 = add nsw i32 %64, %65
%67 = load i32, i32* %12
%68 = add nsw i32 %66, %67
%69 = load i32, i32* %14
%70 = or i32 %69, %68
store i32 %70, i32* %14
%71 = load i32, i32* %11
%72 = load i32, i32* %12
%73 = add nsw i32 %71, %72
%74 = load i32, i32* %7
%75 = sub nsw i32 %73, %74
%76 = load i32, i32* %13
%77 = or i32 %76, %75
store i32 %77, i32* %13
%78 = load i32, i32* %7
%79 = load i32, i32* %11
%80 = load i32, i32* %12
%81 = sub nsw i32 %79, %80
%82 = sub nsw i32 %78, %81
%83 = load i32, i32* %13
%84 = or i32 %83, %82
store i32 %84, i32* %13
%85 = load i32, i32* %7
%86 = load i32, i32* %12
%87 = load i32, i32* %11
%88 = sub nsw i32 %86, %87
%89 = sub nsw i32 %85, %88
%90 = load i32, i32* %13
%91 = or i32 %90, %89
store i32 %91, i32* %13
br label %92
92: ; preds = %63
br label %93
93: ; preds = %92
%94 = load i32, i32* %10
%95 = load i32, i32* %8
%96 = add nsw i32 %94, %95
%97 = load i32, i32* %12
%98 = add nsw i32 %96, %97
%99 = load i32, i32* %14
%100 = or i32 %99, %98
store i32 %100, i32* %14
%101 = load i32, i32* %8
%102 = load i32, i32* %12
%103 = add nsw i32 %101, %102
%104 = load i32, i32* %10
%105 = sub nsw i32 %103, %104
%106 = load i32, i32* %13
%107 = or i32 %106, %105
store i32 %107, i32* %13
%108 = load i32, i32* %10
%109 = load i32, i32* %8
%110 = load i32, i32* %12
%111 = sub nsw i32 %109, %110
%112 = sub nsw i32 %108, %111
%113 = load i32, i32* %13
%114 = or i32 %113, %112
store i32 %114, i32* %13
%115 = load i32, i32* %10
%116 = load i32, i32* %12
%117 = load i32, i32* %8
%118 = sub nsw i32 %116, %117
%119 = sub nsw i32 %115, %118
%120 = load i32, i32* %13
%121 = or i32 %120, %119
store i32 %121, i32* %13
br label %122
122: ; preds = %93
br label %123
123: ; preds = %122
%124 = load i32, i32* %10
%125 = load i32, i32* %11
%126 = add nsw i32 %124, %125
%127 = load i32, i32* %9
%128 = add nsw i32 %126, %127
%129 = load i32, i32* %14
%130 = or i32 %129, %128
store i32 %130, i32* %14
%131 = load i32, i32* %11
%132 = load i32, i32* %9
%133 = add nsw i32 %131, %132
%134 = load i32, i32* %10
%135 = sub nsw i32 %133, %134
%136 = load i32, i32* %13
%137 = or i32 %136, %135
store i32 %137, i32* %13
%138 = load i32, i32* %10
%139 = load i32, i32* %11
%140 = load i32, i32* %9
%141 = sub nsw i32 %139, %140
%142 = sub nsw i32 %138, %141
%143 = load i32, i32* %13
%144 = or i32 %143, %142
store i32 %144, i32* %13
%145 = load i32, i32* %10
%146 = load i32, i32* %9
%147 = load i32, i32* %11
%148 = sub nsw i32 %146, %147
%149 = sub nsw i32 %145, %148
%150 = load i32, i32* %13
%151 = or i32 %150, %149
store i32 %151, i32* %13
br label %152
152: ; preds = %123
%153 = load i32, i32* %13
%154 = and i32 %153, -2147483648
%155 = load i32, i32* %14
%156 = and i32 %155, 1
%157 = or i32 %154, %156
ret i32 %157
}

LLVM IR (-O2):
define i32 @trivial_zero_6j(i32 %0, i32 %1, i32 %2, i32 %3, i32 %4, i32 %5) {
%7 = add i32 %2, %1
%8 = add i32 %7, %0
%9 = sub i32 %7, %0
%10 = sub i32 %0, %1
%11 = add i32 %10, %2
%12 = add i32 %1, %0
%13 = sub i32 %12, %2
%14 = add i32 %5, %4
%15 = add i32 %14, %0
%16 = sub i32 %14, %0
%17 = sub i32 %0, %4
%18 = add i32 %17, %5
%19 = add i32 %4, %0
%20 = sub i32 %19, %5
%21 = add i32 %5, %1
%22 = add i32 %21, %3
%23 = sub i32 %21, %3
%24 = sub i32 %3, %1
%25 = add i32 %24, %5
%26 = add i32 %3, %1
%27 = sub i32 %26, %5
%28 = add i32 %4, %2
%29 = add i32 %28, %3
%30 = or i32 %22, %8
%31 = or i32 %30, %15
%32 = or i32 %31, %29
%33 = sub i32 %28, %3
%34 = add i32 %3, %2
%35 = sub i32 %34, %4
%36 = sub i32 %3, %2
%37 = add i32 %36, %4
%38 = or i32 %1, %0
%39 = or i32 %38, %2
%40 = or i32 %39, %3
%41 = or i32 %40, %4
%42 = or i32 %41, %9
%43 = or i32 %42, %11
%44 = or i32 %43, %13
%45 = or i32 %44, %5
%46 = or i32 %45, %33
%47 = or i32 %46, %35
%48 = or i32 %47, %37
%49 = or i32 %48, %16
%50 = or i32 %49, %18
%51 = or i32 %50, %20
%52 = or i32 %51, %23
%53 = or i32 %52, %25
%54 = or i32 %53, %27
%55 = and i32 %54, -2147483648
%56 = and i32 %32, 1
%57 = or i32 %55, %56
ret i32 %57
}