unsigned long int Index(char m, char s, char f) {
  unsigned long int temp;
  temp = (((m >> 4) * 10) + (m & 0xf)) * 60;
  temp = (temp + (((s >> 4) * 10) + (s & 0xf))) * 75;
  temp = temp + (((f >> 4) * 10) + (f & 0xf));
  return temp;
}


x86 assembly (clang, -O0):
<Index>:
push   %rbp
mov    %rsp,%rbp
mov    %dl,%al
mov    %sil,%cl
mov    %dil,%dl
mov    %dl,-0x1(%rbp)
mov    %cl,-0x2(%rbp)
mov    %al,-0x3(%rbp)
movsbl -0x1(%rbp),%eax
sar    $0x4,%eax
imul   $0xa,%eax,%eax
movsbl -0x1(%rbp),%ecx
and    $0xf,%ecx
add    %ecx,%eax
imul   $0x3c,%eax,%eax
cltq
mov    %rax,-0x10(%rbp)
mov    -0x10(%rbp),%rax
movsbl -0x2(%rbp),%ecx
sar    $0x4,%ecx
imul   $0xa,%ecx,%ecx
movsbl -0x2(%rbp),%edx
and    $0xf,%edx
add    %edx,%ecx
movslq %ecx,%rcx
add    %rcx,%rax
imul   $0x4b,%rax,%rax
mov    %rax,-0x10(%rbp)
mov    -0x10(%rbp),%rax
movsbl -0x3(%rbp),%ecx
sar    $0x4,%ecx
imul   $0xa,%ecx,%ecx
movsbl -0x3(%rbp),%edx
and    $0xf,%edx
add    %edx,%ecx
movslq %ecx,%rcx
add    %rcx,%rax
mov    %rax,-0x10(%rbp)
mov    -0x10(%rbp),%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<Index>:
mov    %edi,%eax
sar    $0x4,%eax
lea    (%rax,%rax,4),%eax
and    $0xf,%edi
lea    (%rdi,%rax,2),%eax
imul   $0x3c,%eax,%eax
mov    %esi,%ecx
sar    $0x4,%ecx
lea    (%rcx,%rcx,4),%ecx
and    $0xf,%esi
lea    (%rsi,%rcx,2),%ecx
add    %eax,%ecx
imul   $0x4b,%ecx,%eax
movslq %eax,%rcx
mov    %edx,%eax
sar    $0x4,%eax
lea    (%rax,%rax,4),%eax
and    $0xf,%edx
lea    (%rdx,%rax,2),%eax
cltq
add    %rcx,%rax
ret

LLVM IR (-O0):
define i64 @Index(i8 signext %0, i8 signext %1, i8 signext %2) {
%4 = alloca i8
%5 = alloca i8
%6 = alloca i8
%7 = alloca i64
store i8 %0, i8* %4
store i8 %1, i8* %5
store i8 %2, i8* %6
%8 = load i8, i8* %4
%9 = sext i8 %8 to i32
%10 = ashr i32 %9, 4
%11 = mul nsw i32 %10, 10
%12 = load i8, i8* %4
%13 = sext i8 %12 to i32
%14 = and i32 %13, 15
%15 = add nsw i32 %11, %14
%16 = mul nsw i32 %15, 60
%17 = sext i32 %16 to i64
store i64 %17, i64* %7
%18 = load i64, i64* %7
%19 = load i8, i8* %5
%20 = sext i8 %19 to i32
%21 = ashr i32 %20, 4
%22 = mul nsw i32 %21, 10
%23 = load i8, i8* %5
%24 = sext i8 %23 to i32
%25 = and i32 %24, 15
%26 = add nsw i32 %22, %25
%27 = sext i32 %26 to i64
%28 = add i64 %18, %27
%29 = mul i64 %28, 75
store i64 %29, i64* %7
%30 = load i64, i64* %7
%31 = load i8, i8* %6
%32 = sext i8 %31 to i32
%33 = ashr i32 %32, 4
%34 = mul nsw i32 %33, 10
%35 = load i8, i8* %6
%36 = sext i8 %35 to i32
%37 = and i32 %36, 15
%38 = add nsw i32 %34, %37
%39 = sext i32 %38 to i64
%40 = add i64 %30, %39
store i64 %40, i64* %7
%41 = load i64, i64* %7
ret i64 %41
}

LLVM IR (-O2):
define i64 @Index(i8 signext %0, i8 signext %1, i8 signext %2) {
%4 = sext i8 %0 to i32
%5 = ashr i32 %4, 4
%6 = mul nsw i32 %5, 10
%7 = and i32 %4, 15
%8 = add nsw i32 %6, %7
%9 = mul nsw i32 %8, 60
%10 = sext i8 %1 to i32
%11 = ashr i32 %10, 4
%12 = mul nsw i32 %11, 10
%13 = and i32 %10, 15
%14 = add nsw i32 %12, %13
%15 = add nsw i32 %14, %9
%16 = mul nsw i32 %15, 75
%17 = sext i32 %16 to i64
%18 = sext i8 %2 to i32
%19 = ashr i32 %18, 4
%20 = mul nsw i32 %19, 10
%21 = and i32 %18, 15
%22 = add nsw i32 %20, %21
%23 = sext i32 %22 to i64
%24 = add nsw i64 %17, %23
ret i64 %24
}