int asic_wait2(int event1, int event2) {
  int n1 = event1 >> 5;
  int n2 = event2 >> 5;
  unsigned int mask1 = (1 << (event1 & 0x1f));
  unsigned int mask2 = (1 << (event2 & 0x1f));
  int i;
  for (i = 0; i < 10000000; i++) {
    if ((*((volatile unsigned long *)((0xA05F6000 + 0x900 + (n1 << 2))))) &
        mask1) {
      return event1;
    }
    if ((*((volatile unsigned long *)((0xA05F6000 + 0x900 + (n2 << 2))))) &
        mask2) {
      return event2;
    }
  }
  return -1;
}


x86 assembly (clang, -O0):
<asic_wait2>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x8(%rbp)
mov    %esi,-0xc(%rbp)
mov    -0x8(%rbp),%eax
sar    $0x5,%eax
mov    %eax,-0x10(%rbp)
mov    -0xc(%rbp),%eax
sar    $0x5,%eax
mov    %eax,-0x14(%rbp)
mov    -0x8(%rbp),%ecx
and    $0x1f,%ecx
mov    $0x1,%eax
shl    %cl,%eax
mov    %eax,-0x18(%rbp)
mov    -0xc(%rbp),%ecx
and    $0x1f,%ecx
mov    $0x1,%eax
shl    %cl,%eax
mov    %eax,-0x1c(%rbp)
movl   $0x0,-0x20(%rbp)
cmpl   $0x989680,-0x20(%rbp)
jge    11b9 <asic_wait2+0xb9>
mov    -0x10(%rbp),%eax
shl    $0x2,%eax
add    $0xa05f6900,%eax
mov    %eax,%eax
mov    (%rax),%rax
mov    -0x18(%rbp),%ecx
and    %rcx,%rax
cmp    $0x0,%rax
je     117b <asic_wait2+0x7b>
mov    -0x8(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    11c0 <asic_wait2+0xc0>
mov    -0x14(%rbp),%eax
shl    $0x2,%eax
add    $0xa05f6900,%eax
mov    %eax,%eax
mov    (%rax),%rax
mov    -0x1c(%rbp),%ecx
and    %rcx,%rax
cmp    $0x0,%rax
je     11a6 <asic_wait2+0xa6>
mov    -0xc(%rbp),%eax
mov    %eax,-0x4(%rbp)
jmp    11c0 <asic_wait2+0xc0>
jmp    11ab <asic_wait2+0xab>
mov    -0x20(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x20(%rbp)
jmp    1143 <asic_wait2+0x43>
movl   $0xffffffff,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<asic_wait2>:
mov    %esi,%r8d
mov    %edi,%eax
mov    $0x1,%r10d
mov    %eax,%ecx
shl    %cl,%r10d
mov    $0x1,%r9d
mov    %r8d,%ecx
shl    %cl,%r9d
mov    %edi,%ecx
sar    $0x3,%ecx
add    $0xa05f6900,%ecx
and    $0xfffffffc,%ecx
sar    $0x3,%esi
add    $0xa05f6900,%esi
and    $0xfffffffc,%esi
mov    $0x989680,%edi
nopl   0x0(%rax,%rax,1)
mov    (%rcx),%rdx
test   %r10d,%edx
jne    116e <asic_wait2+0x6e>
mov    (%rsi),%rdx
test   %r9d,%edx
jne    116b <asic_wait2+0x6b>
mov    (%rcx),%rdx
test   %r10d,%edx
jne    116e <asic_wait2+0x6e>
mov    (%rsi),%rdx
test   %r9d,%edx
jne    116b <asic_wait2+0x6b>
add    $0xfffffffe,%edi
jne    1140 <asic_wait2+0x40>
mov    $0xffffffff,%eax
ret
mov    %r8d,%eax
ret

LLVM IR (-O0):
define i32 @asic_wait2(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
%8 = alloca i32
%9 = alloca i32
%10 = alloca i32
store i32 %0, i32* %4
store i32 %1, i32* %5
%11 = load i32, i32* %4
%12 = ashr i32 %11, 5
store i32 %12, i32* %6
%13 = load i32, i32* %5
%14 = ashr i32 %13, 5
store i32 %14, i32* %7
%15 = load i32, i32* %4
%16 = and i32 %15, 31
%17 = shl i32 1, %16
store i32 %17, i32* %8
%18 = load i32, i32* %5
%19 = and i32 %18, 31
%20 = shl i32 1, %19
store i32 %20, i32* %9
store i32 0, i32* %10
br label %21
21: ; preds = %51, %2
%22 = load i32, i32* %10
%23 = icmp slt i32 %22, 10000000
br i1 %23, label %24, label %54
24: ; preds = %21
%25 = load i32, i32* %6
%26 = shl i32 %25, 2
%27 = add i32 -1604359936, %26
%28 = zext i32 %27 to i64
%29 = inttoptr i64 %28 to i64*
%30 = load volatile i64, i64* %29
%31 = load i32, i32* %8
%32 = zext i32 %31 to i64
%33 = and i64 %30, %32
%34 = icmp ne i64 %33, 0
br i1 %34, label %35, label %37
35: ; preds = %24
%36 = load i32, i32* %4
store i32 %36, i32* %3
br label %55
37: ; preds = %24
%38 = load i32, i32* %7
%39 = shl i32 %38, 2
%40 = add i32 -1604359936, %39
%41 = zext i32 %40 to i64
%42 = inttoptr i64 %41 to i64*
%43 = load volatile i64, i64* %42
%44 = load i32, i32* %9
%45 = zext i32 %44 to i64
%46 = and i64 %43, %45
%47 = icmp ne i64 %46, 0
br i1 %47, label %48, label %50
48: ; preds = %37
%49 = load i32, i32* %5
store i32 %49, i32* %3
br label %55
50: ; preds = %37
br label %51
51: ; preds = %50
%52 = load i32, i32* %10
%53 = add nsw i32 %52, 1
store i32 %53, i32* %10
br label %21
54: ; preds = %21
store i32 -1, i32* %3
br label %55
55: ; preds = %54, %48, %35
%56 = load i32, i32* %3
ret i32 %56
}

LLVM IR (-O2):
define i32 @asic_wait2(i32 %0, i32 %1) {
%3 = and i32 %0, 31
%4 = shl nuw i32 1, %3
%5 = and i32 %1, 31
%6 = shl nuw i32 1, %5
%7 = ashr i32 %0, 3
%8 = add nsw i32 %7, -1604359936
%9 = and i32 %8, -4
%10 = zext i32 %9 to i64
%11 = inttoptr i64 %10 to i64*
%12 = ashr i32 %1, 3
%13 = add nsw i32 %12, -1604359936
%14 = and i32 %13, -4
%15 = zext i32 %14 to i64
%16 = inttoptr i64 %15 to i64*
%17 = zext i32 %4 to i64
%18 = zext i32 %6 to i64
br label %30
19: ; preds = %35
%20 = load volatile i64, i64* %11
%21 = and i64 %20, %17
%22 = icmp eq i64 %21, 0
br i1 %22, label %23, label %39
23: ; preds = %19
%24 = load volatile i64, i64* %16
%25 = and i64 %24, %18
%26 = icmp eq i64 %25, 0
br i1 %26, label %27, label %39
27: ; preds = %23
%28 = add nuw nsw i32 %31, 2
%29 = icmp eq i32 %28, 10000000
br i1 %29, label %39, label %30
30: ; preds = %27, %2
%31 = phi i32 [ 0, %2 ], [ %28, %27 ]
%32 = load volatile i64, i64* %11
%33 = and i64 %32, %17
%34 = icmp eq i64 %33, 0
br i1 %34, label %35, label %39
35: ; preds = %30
%36 = load volatile i64, i64* %16
%37 = and i64 %36, %18
%38 = icmp eq i64 %37, 0
br i1 %38, label %19, label %39
39: ; preds = %27, %23, %19, %35, %30
%40 = phi i32 [ %0, %30 ], [ %1, %35 ], [ %0, %19 ], [ %1, %23 ], [ -1, %27 ]
ret i32 %40
}