int debug_instruction_size(const unsigned char instruction) {
  switch (instruction) {
  case 0x01:
  case 0x02:
  case 0x03:
  case 0x04:
  case 0x05:
  case 0x12:
  case 0x13:
  case 0x14:
  case 0x15:
  case 0x11:
  case 0x40:
  case 0x07:
  case 0x09:
  case 0x0B:
    return 3;
  case 0x10:
  case 0x06:
  case 0x0D:
  case 0x0E:
  case 0x0F:
  case 0x41:
  case 0x08:
  case 0x0A:
  case 0x0C:
    return 6;
  case 0x20:
  case 0x21:
  case 0x22:
  case 0x23:
  case 0x30:
  case 0x34:
    return 5;
  case 0x31:
  case 0x80:
  case 0x90:
    return 1;
  case 0x32:
  case 0x33:
    return 2;
  }
  return -1;
}


x86 assembly (clang, -O0):
<debug_instruction_size>:
push   %rbp
mov    %rsp,%rbp
mov    %dil,%al
mov    %al,-0x5(%rbp)
movzbl -0x5(%rbp),%eax
add    $0xffffffff,%eax
mov    %eax,%ecx
mov    %rcx,-0x10(%rbp)
sub    $0x8f,%eax
ja     1172 <debug_instruction_size+0x72>
mov    -0x10(%rbp),%rax
lea    0xed3(%rip),%rcx
movslq (%rcx,%rax,4),%rax
add    %rcx,%rax
jmp    *%rax
movl   $0x3,-0x4(%rbp)
jmp    1179 <debug_instruction_size+0x79>
movl   $0x6,-0x4(%rbp)
jmp    1179 <debug_instruction_size+0x79>
movl   $0x5,-0x4(%rbp)
jmp    1179 <debug_instruction_size+0x79>
movl   $0x1,-0x4(%rbp)
jmp    1179 <debug_instruction_size+0x79>
movl   $0x2,-0x4(%rbp)
jmp    1179 <debug_instruction_size+0x79>
movl   $0xffffffff,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<debug_instruction_size>:
add    $0x80,%dil
cmp    $0xc1,%dil
ja     113c <debug_instruction_size+0x3c>
mov    $0x3,%eax
movzbl %dil,%ecx
lea    0xee6(%rip),%rdx
movslq (%rdx,%rcx,4),%rcx
add    %rdx,%rcx
jmp    *%rcx
ret
mov    $0x6,%eax
ret
mov    $0x5,%eax
ret
mov    $0x1,%eax
ret
mov    $0x2,%eax
ret
mov    $0xffffffff,%eax
ret

LLVM IR (-O0):
define i32 @debug_instruction_size(i8 zeroext %0) {
%2 = alloca i32
%3 = alloca i8
store i8 %0, i8* %3
%4 = load i8, i8* %3
%5 = zext i8 %4 to i32
switch i32 %5, label %11 [
i32 1, label %6
i32 2, label %6
i32 3, label %6
i32 4, label %6
i32 5, label %6
i32 18, label %6
i32 19, label %6
i32 20, label %6
i32 21, label %6
i32 17, label %6
i32 64, label %6
i32 7, label %6
i32 9, label %6
i32 11, label %6
i32 16, label %7
i32 6, label %7
i32 13, label %7
i32 14, label %7
i32 15, label %7
i32 65, label %7
i32 8, label %7
i32 10, label %7
i32 12, label %7
i32 32, label %8
i32 33, label %8
i32 34, label %8
i32 35, label %8
i32 48, label %8
i32 52, label %8
i32 49, label %9
i32 128, label %9
i32 144, label %9
i32 50, label %10
i32 51, label %10
]
6: ; preds = %1, %1, %1, %1, %1, %1, %1, %1, %1, %1, %1, %1, %1, %1
store i32 3, i32* %2
br label %12
7: ; preds = %1, %1, %1, %1, %1, %1, %1, %1, %1
store i32 6, i32* %2
br label %12
8: ; preds = %1, %1, %1, %1, %1, %1
store i32 5, i32* %2
br label %12
9: ; preds = %1, %1, %1
store i32 1, i32* %2
br label %12
10: ; preds = %1, %1
store i32 2, i32* %2
br label %12
11: ; preds = %1
store i32 -1, i32* %2
br label %12
12: ; preds = %11, %10, %9, %8, %7, %6
%13 = load i32, i32* %2
ret i32 %13
}

LLVM IR (-O2):
define i32 @debug_instruction_size(i8 zeroext %0) {
switch i8 %0, label %6 [
i8 1, label %7
i8 2, label %7
i8 3, label %7
i8 4, label %7
i8 5, label %7
i8 18, label %7
i8 19, label %7
i8 20, label %7
i8 21, label %7
i8 17, label %7
i8 64, label %7
i8 7, label %7
i8 9, label %7
i8 11, label %7
i8 16, label %2
i8 6, label %2
i8 13, label %2
i8 14, label %2
i8 15, label %2
i8 65, label %2
i8 8, label %2
i8 10, label %2
i8 12, label %2
i8 32, label %3
i8 33, label %3
i8 34, label %3
i8 35, label %3
i8 48, label %3
i8 52, label %3
i8 49, label %4
i8 -128, label %4
i8 -112, label %4
i8 50, label %5
i8 51, label %5
]
2: ; preds = %1, %1, %1, %1, %1, %1, %1, %1, %1
br label %7
3: ; preds = %1, %1, %1, %1, %1, %1
br label %7
4: ; preds = %1, %1, %1
br label %7
5: ; preds = %1, %1
br label %7
6: ; preds = %1
br label %7
7: ; preds = %1, %1, %1, %1, %1, %1, %1, %1, %1, %1, %1, %1, %1, %1, %6, %5, %4, %3, %2
%8 = phi i32 [ -1, %6 ], [ 2, %5 ], [ 1, %4 ], [ 5, %3 ], [ 6, %2 ], [ 3, %1 ], [ 3, %1 ], [ 3, %1 ], [ 3, %1 ], [ 3, %1 ], [ 3, %1 ], [ 3, %1 ], [ 3, %1 ], [ 3, %1 ], [ 3, %1 ], [ 3, %1 ], [ 3, %1 ], [ 3, %1 ], [ 3, %1 ]
ret i32 %8
}