int __nv_ffsll(long long a) {
  int i = 0;
  while (i < 64) {
    if (a & (1ull << i))
      break;
    i++;
  }
  if (i == 64)
    return 0;
  return i + 1;
}


x86 assembly (clang, -O0):
<__nv_ffsll>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x10(%rbp)
movl   $0x0,-0x14(%rbp)
cmpl   $0x40,-0x14(%rbp)
jge    114b <__nv_ffsll+0x4b>
mov    -0x10(%rbp),%rax
mov    -0x14(%rbp),%ecx
mov    $0x1,%edx
shl    %cl,%rdx
mov    %rdx,%rcx
and    %rcx,%rax
cmp    $0x0,%rax
je     113d <__nv_ffsll+0x3d>
jmp    114b <__nv_ffsll+0x4b>
mov    -0x14(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x14(%rbp)
jmp    110f <__nv_ffsll+0xf>
cmpl   $0x40,-0x14(%rbp)
jne    1161 <__nv_ffsll+0x61>
movl   $0x0,-0x4(%rbp)
jmp    116a <__nv_ffsll+0x6a>
mov    -0x14(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<__nv_ffsll>:
xor    %eax,%eax
cs nopw 0x0(%rax,%rax,1)
nopl   0x0(%rax)
bt     %rax,%rdi
jb     1155 <__nv_ffsll+0x55>
lea    0x1(%rax),%ecx
movzbl %cl,%ecx
bt     %rcx,%rdi
jb     1146 <__nv_ffsll+0x46>
lea    0x2(%rax),%ecx
movzbl %cl,%ecx
bt     %rcx,%rdi
jb     1151 <__nv_ffsll+0x51>
lea    0x3(%rax),%ecx
movzbl %cl,%ecx
bt     %rcx,%rdi
jb     115d <__nv_ffsll+0x5d>
add    $0x4,%rax
cmp    $0x40,%rax
jne    1110 <__nv_ffsll+0x10>
jmp    115a <__nv_ffsll+0x5a>
add    $0x1,%rax
cmp    $0x40,%eax
je     115a <__nv_ffsll+0x5a>
jmp    1166 <__nv_ffsll+0x66>
add    $0x2,%rax
cmp    $0x40,%eax
jne    1166 <__nv_ffsll+0x66>
xor    %eax,%eax
ret
add    $0x3,%rax
cmp    $0x40,%eax
je     115a <__nv_ffsll+0x5a>
add    $0x1,%eax
ret

LLVM IR (-O0):
define i32 @__nv_ffsll(i64 %0) {
%2 = alloca i32
%3 = alloca i64
%4 = alloca i32
store i64 %0, i64* %3
store i32 0, i32* %4
br label %5
5: ; preds = %16, %1
%6 = load i32, i32* %4
%7 = icmp slt i32 %6, 64
br i1 %7, label %8, label %19
8: ; preds = %5
%9 = load i64, i64* %3
%10 = load i32, i32* %4
%11 = zext i32 %10 to i64
%12 = shl i64 1, %11
%13 = and i64 %9, %12
%14 = icmp ne i64 %13, 0
br i1 %14, label %15, label %16
15: ; preds = %8
br label %19
16: ; preds = %8
%17 = load i32, i32* %4
%18 = add nsw i32 %17, 1
store i32 %18, i32* %4
br label %5
19: ; preds = %15, %5
%20 = load i32, i32* %4
%21 = icmp eq i32 %20, 64
br i1 %21, label %22, label %23
22: ; preds = %19
store i32 0, i32* %2
br label %26
23: ; preds = %19
%24 = load i32, i32* %4
%25 = add nsw i32 %24, 1
store i32 %25, i32* %2
br label %26
26: ; preds = %23, %22
%27 = load i32, i32* %2
ret i32 %27
}

LLVM IR (-O2):
define i32 @__nv_ffsll(i64 %0) {
br label %2
2: ; preds = %22, %1
%3 = phi i64 [ 0, %1 ], [ %23, %22 ]
%4 = shl nuw i64 1, %3
%5 = and i64 %4, %0
%6 = icmp eq i64 %5, 0
br i1 %6, label %7, label %25
7: ; preds = %2
%8 = or i64 %3, 1
%9 = shl nuw i64 1, %8
%10 = and i64 %9, %0
%11 = icmp eq i64 %10, 0
br i1 %11, label %12, label %25
12: ; preds = %7
%13 = or i64 %3, 2
%14 = shl nuw i64 1, %13
%15 = and i64 %14, %0
%16 = icmp eq i64 %15, 0
br i1 %16, label %17, label %25
17: ; preds = %12
%18 = or i64 %3, 3
%19 = shl nuw i64 1, %18
%20 = and i64 %19, %0
%21 = icmp eq i64 %20, 0
br i1 %21, label %22, label %25
22: ; preds = %17
%23 = add nuw nsw i64 %3, 4
%24 = icmp eq i64 %23, 64
br i1 %24, label %30, label %2
25: ; preds = %17, %12, %7, %2
%26 = phi i64 [ %3, %2 ], [ %8, %7 ], [ %13, %12 ], [ %18, %17 ]
%27 = trunc i64 %26 to i32
%28 = icmp eq i32 %27, 64
%29 = add nuw nsw i32 %27, 1
br i1 %28, label %30, label %31
30: ; preds = %22, %25
br label %31
31: ; preds = %25, %30
%32 = phi i32 [ 0, %30 ], [ %29, %25 ]
ret i32 %32
}