void ADCIntDisable(unsigned long ulBase, unsigned long ulIntFlags) {
  ;

  ;
  if (ulIntFlags & 0x00000002) {
    (*((volatile unsigned long *)(ulBase + 0x00000004))) &= ~0x00000020;
  }
  if (ulIntFlags & 0x00000004) {
    (*((volatile unsigned long *)(ulBase + 0x00000004))) &= ~0x00000080;
  }
  if (ulIntFlags & 0x00000001) {
    (*((volatile unsigned long *)(ulBase + 0x00000004))) &= ~0x00000040;
  }
}


x86 assembly (clang, -O0):
<ADCIntDisable>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    -0x10(%rbp),%rax
and    $0x2,%rax
cmp    $0x0,%rax
je     112e <ADCIntDisable+0x2e>
mov    -0x8(%rbp),%rax
mov    0x4(%rax),%rcx
and    $0xffffffffffffffdf,%rcx
mov    %rcx,0x4(%rax)
mov    -0x10(%rbp),%rax
and    $0x4,%rax
cmp    $0x0,%rax
je     1153 <ADCIntDisable+0x53>
mov    -0x8(%rbp),%rax
mov    0x4(%rax),%rcx
and    $0xffffffffffffff7f,%rcx
mov    %rcx,0x4(%rax)
mov    -0x10(%rbp),%rax
and    $0x1,%rax
cmp    $0x0,%rax
je     1175 <ADCIntDisable+0x75>
mov    -0x8(%rbp),%rax
mov    0x4(%rax),%rcx
and    $0xffffffffffffffbf,%rcx
mov    %rcx,0x4(%rax)
pop    %rbp
ret

x86 assembly (clang, -O2):
<ADCIntDisable>:
test   $0x2,%sil
jne    1113 <ADCIntDisable+0x13>
test   $0x4,%sil
jne    111e <ADCIntDisable+0x1e>
test   $0x1,%sil
jne    112c <ADCIntDisable+0x2c>
ret
andq   $0xffffffffffffffdf,0x4(%rdi)
test   $0x4,%sil
je     110c <ADCIntDisable+0xc>
andq   $0xffffffffffffff7f,0x4(%rdi)
ff
test   $0x1,%sil
je     1112 <ADCIntDisable+0x12>
andq   $0xffffffffffffffbf,0x4(%rdi)
ret

LLVM IR (-O0):
define void @ADCIntDisable(i64 %0, i64 %1) {
%3 = alloca i64
%4 = alloca i64
store i64 %0, i64* %3
store i64 %1, i64* %4
%5 = load i64, i64* %4
%6 = and i64 %5, 2
%7 = icmp ne i64 %6, 0
br i1 %7, label %8, label %14
8: ; preds = %2
%9 = load i64, i64* %3
%10 = add i64 %9, 4
%11 = inttoptr i64 %10 to i64*
%12 = load volatile i64, i64* %11
%13 = and i64 %12, -33
store volatile i64 %13, i64* %11
br label %14
14: ; preds = %8, %2
%15 = load i64, i64* %4
%16 = and i64 %15, 4
%17 = icmp ne i64 %16, 0
br i1 %17, label %18, label %24
18: ; preds = %14
%19 = load i64, i64* %3
%20 = add i64 %19, 4
%21 = inttoptr i64 %20 to i64*
%22 = load volatile i64, i64* %21
%23 = and i64 %22, -129
store volatile i64 %23, i64* %21
br label %24
24: ; preds = %18, %14
%25 = load i64, i64* %4
%26 = and i64 %25, 1
%27 = icmp ne i64 %26, 0
br i1 %27, label %28, label %34
28: ; preds = %24
%29 = load i64, i64* %3
%30 = add i64 %29, 4
%31 = inttoptr i64 %30 to i64*
%32 = load volatile i64, i64* %31
%33 = and i64 %32, -65
store volatile i64 %33, i64* %31
br label %34
34: ; preds = %28, %24
ret void
}

LLVM IR (-O2):
define void @ADCIntDisable(i64 %0, i64 %1) {
%3 = and i64 %1, 2
%4 = icmp eq i64 %3, 0
br i1 %4, label %10, label %5
5: ; preds = %2
%6 = add i64 %0, 4
%7 = inttoptr i64 %6 to i64*
%8 = load volatile i64, i64* %7
%9 = and i64 %8, -33
store volatile i64 %9, i64* %7
br label %10
10: ; preds = %5, %2
%11 = and i64 %1, 4
%12 = icmp eq i64 %11, 0
br i1 %12, label %18, label %13
13: ; preds = %10
%14 = add i64 %0, 4
%15 = inttoptr i64 %14 to i64*
%16 = load volatile i64, i64* %15
%17 = and i64 %16, -129
store volatile i64 %17, i64* %15
br label %18
18: ; preds = %13, %10
%19 = and i64 %1, 1
%20 = icmp eq i64 %19, 0
br i1 %20, label %26, label %21
21: ; preds = %18
%22 = add i64 %0, 4
%23 = inttoptr i64 %22 to i64*
%24 = load volatile i64, i64* %23
%25 = and i64 %24, -65
store volatile i64 %25, i64* %23
br label %26
26: ; preds = %21, %18
ret void
}