int BTIC4B_Pred_Paeth(int a, int b, int c) {
  int p, pa, pb, pc;
  int ma, mb, mc;
  p = a + b - c;
  pa = p - a;
  pb = p - b;
  pc = p - c;
  pa = pa ^ (pa >> 31);
  pb = pb ^ (pb >> 31);
  pc = pc ^ (pc >> 31);
  ma = ((pb - pa) >> 31);
  mb = ((pc - pb) >> 31);
  mc = ((pc - pa) >> 31);
  p = (ma & ((mb & c) | ((~mb) & b))) | ((~ma) & ((mc & c) | ((~mc) & a)));
  return (p);
}


x86 assembly (clang, -O0):
<BTIC4B_Pred_Paeth>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
mov    %edx,-0xc(%rbp)
mov    -0x4(%rbp),%eax
add    -0x8(%rbp),%eax
sub    -0xc(%rbp),%eax
mov    %eax,-0x10(%rbp)
mov    -0x10(%rbp),%eax
sub    -0x4(%rbp),%eax
mov    %eax,-0x14(%rbp)
mov    -0x10(%rbp),%eax
sub    -0x8(%rbp),%eax
mov    %eax,-0x18(%rbp)
mov    -0x10(%rbp),%eax
sub    -0xc(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x14(%rbp),%eax
mov    -0x14(%rbp),%ecx
sar    $0x1f,%ecx
xor    %ecx,%eax
mov    %eax,-0x14(%rbp)
mov    -0x18(%rbp),%eax
mov    -0x18(%rbp),%ecx
sar    $0x1f,%ecx
xor    %ecx,%eax
mov    %eax,-0x18(%rbp)
mov    -0x1c(%rbp),%eax
mov    -0x1c(%rbp),%ecx
sar    $0x1f,%ecx
xor    %ecx,%eax
mov    %eax,-0x1c(%rbp)
mov    -0x18(%rbp),%eax
sub    -0x14(%rbp),%eax
sar    $0x1f,%eax
mov    %eax,-0x20(%rbp)
mov    -0x1c(%rbp),%eax
sub    -0x18(%rbp),%eax
sar    $0x1f,%eax
mov    %eax,-0x24(%rbp)
mov    -0x1c(%rbp),%eax
sub    -0x14(%rbp),%eax
sar    $0x1f,%eax
mov    %eax,-0x28(%rbp)
mov    -0x20(%rbp),%eax
mov    -0x24(%rbp),%ecx
and    -0xc(%rbp),%ecx
mov    -0x24(%rbp),%edx
xor    $0xffffffff,%edx
and    -0x8(%rbp),%edx
or     %edx,%ecx
and    %ecx,%eax
mov    -0x20(%rbp),%ecx
xor    $0xffffffff,%ecx
mov    -0x28(%rbp),%edx
and    -0xc(%rbp),%edx
mov    -0x28(%rbp),%esi
xor    $0xffffffff,%esi
and    -0x4(%rbp),%esi
or     %esi,%edx
and    %edx,%ecx
or     %ecx,%eax
mov    %eax,-0x10(%rbp)
mov    -0x10(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<BTIC4B_Pred_Paeth>:
mov    %edi,%eax
lea    (%rsi,%rax,1),%edi
sub    %edx,%edi
mov    %edi,%r9d
sub    %eax,%r9d
mov    %edi,%r8d
sub    %esi,%r8d
sub    %edx,%edi
mov    %r9d,%r10d
sar    $0x1f,%r10d
xor    %r9d,%r10d
mov    %r8d,%r9d
sar    $0x1f,%r9d
xor    %r8d,%r9d
mov    %edi,%ecx
sar    $0x1f,%ecx
xor    %edi,%ecx
cmp    %r9d,%ecx
cmovl  %edx,%esi
cmp    %r10d,%ecx
cmovl  %edx,%eax
cmp    %r10d,%r9d
cmovl  %esi,%eax
ret

LLVM IR (-O0):
define i32 @BTIC4B_Pred_Paeth(i32 %0, i32 %1, i32 %2) {
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
%8 = alloca i32
%9 = alloca i32
%10 = alloca i32
%11 = alloca i32
%12 = alloca i32
%13 = alloca i32
store i32 %0, i32* %4
store i32 %1, i32* %5
store i32 %2, i32* %6
%14 = load i32, i32* %4
%15 = load i32, i32* %5
%16 = add nsw i32 %14, %15
%17 = load i32, i32* %6
%18 = sub nsw i32 %16, %17
store i32 %18, i32* %7
%19 = load i32, i32* %7
%20 = load i32, i32* %4
%21 = sub nsw i32 %19, %20
store i32 %21, i32* %8
%22 = load i32, i32* %7
%23 = load i32, i32* %5
%24 = sub nsw i32 %22, %23
store i32 %24, i32* %9
%25 = load i32, i32* %7
%26 = load i32, i32* %6
%27 = sub nsw i32 %25, %26
store i32 %27, i32* %10
%28 = load i32, i32* %8
%29 = load i32, i32* %8
%30 = ashr i32 %29, 31
%31 = xor i32 %28, %30
store i32 %31, i32* %8
%32 = load i32, i32* %9
%33 = load i32, i32* %9
%34 = ashr i32 %33, 31
%35 = xor i32 %32, %34
store i32 %35, i32* %9
%36 = load i32, i32* %10
%37 = load i32, i32* %10
%38 = ashr i32 %37, 31
%39 = xor i32 %36, %38
store i32 %39, i32* %10
%40 = load i32, i32* %9
%41 = load i32, i32* %8
%42 = sub nsw i32 %40, %41
%43 = ashr i32 %42, 31
store i32 %43, i32* %11
%44 = load i32, i32* %10
%45 = load i32, i32* %9
%46 = sub nsw i32 %44, %45
%47 = ashr i32 %46, 31
store i32 %47, i32* %12
%48 = load i32, i32* %10
%49 = load i32, i32* %8
%50 = sub nsw i32 %48, %49
%51 = ashr i32 %50, 31
store i32 %51, i32* %13
%52 = load i32, i32* %11
%53 = load i32, i32* %12
%54 = load i32, i32* %6
%55 = and i32 %53, %54
%56 = load i32, i32* %12
%57 = xor i32 %56, -1
%58 = load i32, i32* %5
%59 = and i32 %57, %58
%60 = or i32 %55, %59
%61 = and i32 %52, %60
%62 = load i32, i32* %11
%63 = xor i32 %62, -1
%64 = load i32, i32* %13
%65 = load i32, i32* %6
%66 = and i32 %64, %65
%67 = load i32, i32* %13
%68 = xor i32 %67, -1
%69 = load i32, i32* %4
%70 = and i32 %68, %69
%71 = or i32 %66, %70
%72 = and i32 %63, %71
%73 = or i32 %61, %72
store i32 %73, i32* %7
%74 = load i32, i32* %7
ret i32 %74
}

LLVM IR (-O2):
define i32 @BTIC4B_Pred_Paeth(i32 %0, i32 %1, i32 %2) {
%4 = add nsw i32 %1, %0
%5 = sub i32 %4, %2
%6 = sub nsw i32 %5, %0
%7 = sub nsw i32 %5, %1
%8 = sub nsw i32 %5, %2
%9 = ashr i32 %6, 31
%10 = xor i32 %9, %6
%11 = ashr i32 %7, 31
%12 = xor i32 %11, %7
%13 = ashr i32 %8, 31
%14 = xor i32 %13, %8
%15 = icmp slt i32 %12, %10
%16 = icmp slt i32 %14, %12
%17 = icmp slt i32 %14, %10
%18 = select i1 %16, i32 %2, i32 %1
%19 = select i1 %17, i32 %2, i32 %0
%20 = select i1 %15, i32 %18, i32 %19
ret i32 %20
}