int power(int a, int b) {
  int pow = 1, i;
  for (i = 0; i < b; i++) {
    pow *= a;
  }
  return pow;
}


x86 assembly (clang, -O0):
<power>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
movl   $0x1,-0xc(%rbp)
movl   $0x0,-0x10(%rbp)
mov    -0x10(%rbp),%eax
cmp    -0x8(%rbp),%eax
jge    113c <power+0x3c>
mov    -0x4(%rbp),%eax
imul   -0xc(%rbp),%eax
mov    %eax,-0xc(%rbp)
mov    -0x10(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x10(%rbp)
jmp    1118 <power+0x18>
mov    -0xc(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<power>:
test   %esi,%esi
jle    1116 <power+0x16>
cmp    $0x8,%esi
jae    111c <power+0x1c>
mov    $0x1,%eax
xor    %r8d,%r8d
jmp    129c <power+0x19c>
mov    $0x1,%eax
ret
mov    %esi,%r8d
and    $0xfffffff8,%r8d
movd   %edi,%xmm0
pshufd $0x0,%xmm0,%xmm0
lea    -0x8(%r8),%ecx
mov    %ecx,%edx
shr    $0x3,%edx
add    $0x1,%edx
mov    %edx,%eax
and    $0x7,%eax
pshufd $0xf5,%xmm0,%xmm2
cmp    $0x38,%ecx
jae    1158 <power+0x58>
movdqa 0xeb1(%rip),%xmm1
movdqa %xmm1,%xmm3
jmp    121f <power+0x11f>
and    $0xfffffff8,%edx
movdqa 0xe9d(%rip),%xmm1
movdqa %xmm1,%xmm3
nopw   0x0(%rax,%rax,1)
pshufd $0xf5,%xmm1,%xmm5
pmuludq %xmm2,%xmm5
pmuludq %xmm0,%xmm1
pshufd $0xf5,%xmm3,%xmm4
pmuludq %xmm2,%xmm4
pmuludq %xmm0,%xmm3
pmuludq %xmm0,%xmm1
pmuludq %xmm2,%xmm5
pmuludq %xmm0,%xmm3
pmuludq %xmm2,%xmm4
pmuludq %xmm2,%xmm5
pmuludq %xmm0,%xmm1
pmuludq %xmm2,%xmm4
pmuludq %xmm0,%xmm3
pmuludq %xmm0,%xmm1
pmuludq %xmm2,%xmm5
pmuludq %xmm0,%xmm3
pmuludq %xmm2,%xmm4
pmuludq %xmm2,%xmm5
pmuludq %xmm0,%xmm1
pmuludq %xmm2,%xmm4
pmuludq %xmm0,%xmm3
pmuludq %xmm0,%xmm1
pmuludq %xmm2,%xmm5
pmuludq %xmm0,%xmm3
pmuludq %xmm2,%xmm4
pmuludq %xmm2,%xmm5
pmuludq %xmm0,%xmm1
pmuludq %xmm2,%xmm4
pmuludq %xmm0,%xmm3
pmuludq %xmm0,%xmm1
pshufd $0xe8,%xmm1,%xmm1
pmuludq %xmm2,%xmm5
pshufd $0xe8,%xmm5,%xmm5
punpckldq %xmm5,%xmm1
pmuludq %xmm0,%xmm3
pshufd $0xe8,%xmm3,%xmm3
pmuludq %xmm2,%xmm4
pshufd $0xe8,%xmm4,%xmm4
punpckldq %xmm4,%xmm3
add    $0xfffffff8,%edx
jne    1170 <power+0x70>
test   %eax,%eax
je     126b <power+0x16b>
cs nopw 0x0(%rax,%rax,1)
nopl   (%rax)
pshufd $0xf5,%xmm1,%xmm4
pmuludq %xmm0,%xmm1
pshufd $0xe8,%xmm1,%xmm1
pmuludq %xmm2,%xmm4
pshufd $0xe8,%xmm4,%xmm4
punpckldq %xmm4,%xmm1
pshufd $0xf5,%xmm3,%xmm4
pmuludq %xmm0,%xmm3
pshufd $0xe8,%xmm3,%xmm3
pmuludq %xmm2,%xmm4
pshufd $0xe8,%xmm4,%xmm4
punpckldq %xmm4,%xmm3
add    $0xffffffff,%eax
jne    1230 <power+0x130>
pshufd $0xf5,%xmm1,%xmm0
pshufd $0xf5,%xmm3,%xmm2
pmuludq %xmm0,%xmm2
pmuludq %xmm1,%xmm3
pshufd $0xee,%xmm3,%xmm0
pmuludq %xmm3,%xmm0
pshufd $0xaa,%xmm2,%xmm1
pmuludq %xmm2,%xmm1
pmuludq %xmm0,%xmm1
movd   %xmm1,%eax
cmp    %esi,%r8d
je     12a8 <power+0x1a8>
sub    %r8d,%esi
nop
imul   %edi,%eax
add    $0xffffffff,%esi
jne    12a0 <power+0x1a0>
ret

LLVM IR (-O0):
define i32 @power(i32 %0, i32 %1) {
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
store i32 %0, i32* %3
store i32 %1, i32* %4
store i32 1, i32* %5
store i32 0, i32* %6
br label %7
7: ; preds = %15, %2
%8 = load i32, i32* %6
%9 = load i32, i32* %4
%10 = icmp slt i32 %8, %9
br i1 %10, label %11, label %18
11: ; preds = %7
%12 = load i32, i32* %3
%13 = load i32, i32* %5
%14 = mul nsw i32 %13, %12
store i32 %14, i32* %5
br label %15
15: ; preds = %11
%16 = load i32, i32* %6
%17 = add nsw i32 %16, 1
store i32 %17, i32* %6
br label %7
18: ; preds = %7
%19 = load i32, i32* %5
ret i32 %19
}

LLVM IR (-O2):
define i32 @power(i32 %0, i32 %1) {
%3 = icmp sgt i32 %1, 0
br i1 %3, label %4, label %70
4: ; preds = %2
%5 = icmp ult i32 %1, 8
br i1 %5, label %61, label %6
6: ; preds = %4
%7 = and i32 %1, -8
%8 = insertelement <4 x i32> poison, i32 %0, i64 0
%9 = shufflevector <4 x i32> %8, <4 x i32> poison, <4 x i32> zeroinitializer
%10 = insertelement <4 x i32> poison, i32 %0, i64 0
%11 = shufflevector <4 x i32> %10, <4 x i32> poison, <4 x i32> zeroinitializer
%12 = add i32 %7, -8
%13 = lshr exact i32 %12, 3
%14 = add nuw nsw i32 %13, 1
%15 = and i32 %14, 7
%16 = icmp ult i32 %12, 56
br i1 %16, label %41, label %17
17: ; preds = %6
%18 = and i32 %14, 1073741816
br label %19
19: ; preds = %19, %17
%20 = phi <4 x i32> [ <i32 1, i32 1, i32 1, i32 1>, %17 ], [ %37, %19 ]
%21 = phi <4 x i32> [ <i32 1, i32 1, i32 1, i32 1>, %17 ], [ %38, %19 ]
%22 = phi i32 [ 0, %17 ], [ %39, %19 ]
%23 = mul <4 x i32> %20, %9
%24 = mul <4 x i32> %21, %11
%25 = mul <4 x i32> %23, %9
%26 = mul <4 x i32> %24, %11
%27 = mul <4 x i32> %25, %9
%28 = mul <4 x i32> %26, %11
%29 = mul <4 x i32> %27, %9
%30 = mul <4 x i32> %28, %11
%31 = mul <4 x i32> %29, %9
%32 = mul <4 x i32> %30, %11
%33 = mul <4 x i32> %31, %9
%34 = mul <4 x i32> %32, %11
%35 = mul <4 x i32> %33, %9
%36 = mul <4 x i32> %34, %11
%37 = mul <4 x i32> %35, %9
%38 = mul <4 x i32> %36, %11
%39 = add nuw i32 %22, 8
%40 = icmp eq i32 %39, %18
br i1 %40, label %41, label %19
41: ; preds = %19, %6
%42 = phi <4 x i32> [ undef, %6 ], [ %37, %19 ]
%43 = phi <4 x i32> [ undef, %6 ], [ %38, %19 ]
%44 = phi <4 x i32> [ <i32 1, i32 1, i32 1, i32 1>, %6 ], [ %37, %19 ]
%45 = phi <4 x i32> [ <i32 1, i32 1, i32 1, i32 1>, %6 ], [ %38, %19 ]
%46 = icmp eq i32 %15, 0
br i1 %46, label %55, label %47
47: ; preds = %41, %47
%48 = phi <4 x i32> [ %51, %47 ], [ %44, %41 ]
%49 = phi <4 x i32> [ %52, %47 ], [ %45, %41 ]
%50 = phi i32 [ %53, %47 ], [ 0, %41 ]
%51 = mul <4 x i32> %48, %9
%52 = mul <4 x i32> %49, %11
%53 = add i32 %50, 1
%54 = icmp eq i32 %53, %15
br i1 %54, label %55, label %47
55: ; preds = %47, %41
%56 = phi <4 x i32> [ %42, %41 ], [ %51, %47 ]
%57 = phi <4 x i32> [ %43, %41 ], [ %52, %47 ]
%58 = mul <4 x i32> %57, %56
%59 = call i32 @llvm.vector.reduce.mul.v4i32(<4 x i32> %58)
%60 = icmp eq i32 %7, %1
br i1 %60, label %70, label %61
61: ; preds = %4, %55
%62 = phi i32 [ 0, %4 ], [ %7, %55 ]
%63 = phi i32 [ 1, %4 ], [ %59, %55 ]
br label %64
64: ; preds = %61, %64
%65 = phi i32 [ %68, %64 ], [ %62, %61 ]
%66 = phi i32 [ %67, %64 ], [ %63, %61 ]
%67 = mul nsw i32 %66, %0
%68 = add nuw nsw i32 %65, 1
%69 = icmp eq i32 %68, %1
br i1 %69, label %70, label %64
70: ; preds = %64, %55, %2
%71 = phi i32 [ 1, %2 ], [ %59, %55 ], [ %67, %64 ]
ret i32 %71
}