unsigned short gen_web_stream_plus(unsigned short stream, int pos, int len) {
  unsigned short web = 0;
  int i;
  web |= 0x1 << pos;
  for (i = pos - 1; i >= 0; i--) {
    if (stream & (0x1 << i)) {
      web |= 0x1 << i;
      break;
    } else
      web |= 0x1 << i;
  }
  for (i = pos + 1; i < len; i++) {
    if (stream & (0x1 << i)) {
      web |= 0x1 << i;
      break;
    } else
      web |= 0x1 << i;
  }
  return web;
}


x86 assembly (clang, -O0):
<gen_web_stream_plus>:
push   %rbp
mov    %rsp,%rbp
mov    %di,%ax
mov    %ax,-0x2(%rbp)
mov    %esi,-0x8(%rbp)
mov    %edx,-0xc(%rbp)
movw   $0x0,-0xe(%rbp)
mov    -0x8(%rbp),%ecx
mov    $0x1,%eax
shl    %cl,%eax
mov    %eax,%ecx
movzwl -0xe(%rbp),%eax
or     %ecx,%eax
mov    %ax,-0xe(%rbp)
mov    -0x8(%rbp),%eax
sub    $0x1,%eax
mov    %eax,-0x14(%rbp)
cmpl   $0x0,-0x14(%rbp)
jl     119f <gen_web_stream_plus+0x9f>
movzwl -0x2(%rbp),%eax
mov    -0x14(%rbp),%ecx
mov    $0x1,%edx
shl    %cl,%edx
mov    %edx,%ecx
and    %ecx,%eax
cmp    $0x0,%eax
je     1176 <gen_web_stream_plus+0x76>
mov    -0x14(%rbp),%ecx
mov    $0x1,%eax
shl    %cl,%eax
mov    %eax,%ecx
movzwl -0xe(%rbp),%eax
or     %ecx,%eax
mov    %ax,-0xe(%rbp)
jmp    119f <gen_web_stream_plus+0x9f>
mov    -0x14(%rbp),%ecx
mov    $0x1,%eax
shl    %cl,%eax
mov    %eax,%ecx
movzwl -0xe(%rbp),%eax
or     %ecx,%eax
mov    %ax,-0xe(%rbp)
jmp    1191 <gen_web_stream_plus+0x91>
mov    -0x14(%rbp),%eax
add    $0xffffffff,%eax
mov    %eax,-0x14(%rbp)
jmp    1136 <gen_web_stream_plus+0x36>
mov    -0x8(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x14(%rbp)
mov    -0x14(%rbp),%eax
cmp    -0xc(%rbp),%eax
jge    1213 <gen_web_stream_plus+0x113>
movzwl -0x2(%rbp),%eax
mov    -0x14(%rbp),%ecx
mov    $0x1,%edx
shl    %cl,%edx
mov    %edx,%ecx
and    %ecx,%eax
cmp    $0x0,%eax
je     11ea <gen_web_stream_plus+0xea>
mov    -0x14(%rbp),%ecx
mov    $0x1,%eax
shl    %cl,%eax
mov    %eax,%ecx
movzwl -0xe(%rbp),%eax
or     %ecx,%eax
mov    %ax,-0xe(%rbp)
jmp    1213 <gen_web_stream_plus+0x113>
mov    -0x14(%rbp),%ecx
mov    $0x1,%eax
shl    %cl,%eax
mov    %eax,%ecx
movzwl -0xe(%rbp),%eax
or     %ecx,%eax
mov    %ax,-0xe(%rbp)
jmp    1205 <gen_web_stream_plus+0x105>
mov    -0x14(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x14(%rbp)
jmp    11a8 <gen_web_stream_plus+0xa8>
movzwl -0xe(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<gen_web_stream_plus>:
mov    $0x1,%r8d
mov    %esi,%ecx
shl    %cl,%r8d
movzwl %di,%r9d
test   %esi,%esi
jle    1146 <gen_web_stream_plus+0x46>
lea    0x1(%rsi),%edi
cs nopw 0x0(%rax,%rax,1)
lea    -0x2(%rdi),%ecx
mov    $0x1,%eax
shl    %cl,%eax
movzbl %cl,%ecx
bt     %ecx,%r9d
jb     114b <gen_web_stream_plus+0x4b>
movzwl %r8w,%ecx
or     %ecx,%eax
add    $0xffffffff,%edi
mov    %eax,%r8d
cmp    $0x1,%edi
ja     1120 <gen_web_stream_plus+0x20>
jmp    114e <gen_web_stream_plus+0x4e>
mov    %r8d,%eax
jmp    114e <gen_web_stream_plus+0x4e>
or     %r8d,%eax
add    $0x1,%esi
cmp    %edx,%esi
jge    1174 <gen_web_stream_plus+0x74>
mov    $0x2,%ecx
sub    %edx,%ecx
nopl   0x0(%rax)
bts    %esi,%eax
bt     %esi,%r9d
jb     1174 <gen_web_stream_plus+0x74>
lea    (%rcx,%rsi,1),%edx
add    $0x1,%esi
cmp    $0x1,%edx
jne    1160 <gen_web_stream_plus+0x60>
ret

LLVM IR (-O0):
define zeroext i16 @gen_web_stream_plus(i16 zeroext %0, i32 %1, i32 %2) {
%4 = alloca i16
%5 = alloca i32
%6 = alloca i32
%7 = alloca i16
%8 = alloca i32
store i16 %0, i16* %4
store i32 %1, i32* %5
store i32 %2, i32* %6
store i16 0, i16* %7
%9 = load i32, i32* %5
%10 = shl i32 1, %9
%11 = load i16, i16* %7
%12 = zext i16 %11 to i32
%13 = or i32 %12, %10
%14 = trunc i32 %13 to i16
store i16 %14, i16* %7
%15 = load i32, i32* %5
%16 = sub nsw i32 %15, 1
store i32 %16, i32* %8
br label %17
17: ; preds = %42, %3
%18 = load i32, i32* %8
%19 = icmp sge i32 %18, 0
br i1 %19, label %20, label %45
20: ; preds = %17
%21 = load i16, i16* %4
%22 = zext i16 %21 to i32
%23 = load i32, i32* %8
%24 = shl i32 1, %23
%25 = and i32 %22, %24
%26 = icmp ne i32 %25, 0
br i1 %26, label %27, label %34
27: ; preds = %20
%28 = load i32, i32* %8
%29 = shl i32 1, %28
%30 = load i16, i16* %7
%31 = zext i16 %30 to i32
%32 = or i32 %31, %29
%33 = trunc i32 %32 to i16
store i16 %33, i16* %7
br label %45
34: ; preds = %20
%35 = load i32, i32* %8
%36 = shl i32 1, %35
%37 = load i16, i16* %7
%38 = zext i16 %37 to i32
%39 = or i32 %38, %36
%40 = trunc i32 %39 to i16
store i16 %40, i16* %7
br label %41
41: ; preds = %34
br label %42
42: ; preds = %41
%43 = load i32, i32* %8
%44 = add nsw i32 %43, -1
store i32 %44, i32* %8
br label %17
45: ; preds = %27, %17
%46 = load i32, i32* %5
%47 = add nsw i32 %46, 1
store i32 %47, i32* %8
br label %48
48: ; preds = %74, %45
%49 = load i32, i32* %8
%50 = load i32, i32* %6
%51 = icmp slt i32 %49, %50
br i1 %51, label %52, label %77
52: ; preds = %48
%53 = load i16, i16* %4
%54 = zext i16 %53 to i32
%55 = load i32, i32* %8
%56 = shl i32 1, %55
%57 = and i32 %54, %56
%58 = icmp ne i32 %57, 0
br i1 %58, label %59, label %66
59: ; preds = %52
%60 = load i32, i32* %8
%61 = shl i32 1, %60
%62 = load i16, i16* %7
%63 = zext i16 %62 to i32
%64 = or i32 %63, %61
%65 = trunc i32 %64 to i16
store i16 %65, i16* %7
br label %77
66: ; preds = %52
%67 = load i32, i32* %8
%68 = shl i32 1, %67
%69 = load i16, i16* %7
%70 = zext i16 %69 to i32
%71 = or i32 %70, %68
%72 = trunc i32 %71 to i16
store i16 %72, i16* %7
br label %73
73: ; preds = %66
br label %74
74: ; preds = %73
%75 = load i32, i32* %8
%76 = add nsw i32 %75, 1
store i32 %76, i32* %8
br label %48
77: ; preds = %59, %48
%78 = load i16, i16* %7
ret i16 %78
}

LLVM IR (-O2):
define zeroext i16 @gen_web_stream_plus(i16 zeroext %0, i32 %1, i32 %2) {
%4 = shl nuw i32 1, %1
%5 = icmp sgt i32 %1, 0
br i1 %5, label %6, label %21
6: ; preds = %3
%7 = zext i16 %0 to i32
br label %8
8: ; preds = %6, %17
%9 = phi i32 [ %1, %6 ], [ %11, %17 ]
%10 = phi i32 [ %4, %6 ], [ %19, %17 ]
%11 = add nsw i32 %9, -1
%12 = shl nuw i32 1, %11
%13 = and i32 %12, %7
%14 = icmp eq i32 %13, 0
br i1 %14, label %17, label %15
15: ; preds = %8
%16 = or i32 %12, %10
br label %21
17: ; preds = %8
%18 = and i32 %10, 65535
%19 = or i32 %12, %18
%20 = icmp ugt i32 %9, 1
br i1 %20, label %8, label %21
21: ; preds = %17, %3, %15
%22 = phi i32 [ %16, %15 ], [ %4, %3 ], [ %19, %17 ]
%23 = trunc i32 %22 to i16
%24 = add nsw i32 %1, 1
%25 = icmp slt i32 %24, %2
br i1 %25, label %26, label %39
26: ; preds = %21
%27 = zext i16 %0 to i32
br label %28
28: ; preds = %28, %26
%29 = phi i32 [ %24, %26 ], [ %36, %28 ]
%30 = phi i16 [ %23, %26 ], [ %35, %28 ]
%31 = shl nuw i32 1, %29
%32 = and i32 %31, %27
%33 = icmp ne i32 %32, 0
%34 = trunc i32 %31 to i16
%35 = or i16 %30, %34
%36 = add i32 %29, 1
%37 = icmp eq i32 %36, %2
%38 = select i1 %33, i1 true, i1 %37
br i1 %38, label %39, label %28
39: ; preds = %28, %21
%40 = phi i16 [ %23, %21 ], [ %35, %28 ]
ret i16 %40
}