long vitrans(long B, long xf[20], int xl) {
  int t = xf[xl], i;
  for (i = xl - 1; i >= 0; i--) {
    t = t * B + xf[i];
  }
  return t;
}


x86 assembly (clang, -O0):
<vitrans>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    %edx,-0x14(%rbp)
mov    -0x10(%rbp),%rax
movslq -0x14(%rbp),%rcx
mov    (%rax,%rcx,8),%rax
mov    %eax,-0x18(%rbp)
mov    -0x14(%rbp),%eax
sub    $0x1,%eax
mov    %eax,-0x1c(%rbp)
cmpl   $0x0,-0x1c(%rbp)
jl     1157 <vitrans+0x57>
movslq -0x18(%rbp),%rax
imul   -0x8(%rbp),%rax
mov    -0x10(%rbp),%rcx
movslq -0x1c(%rbp),%rdx
add    (%rcx,%rdx,8),%rax
mov    %eax,-0x18(%rbp)
mov    -0x1c(%rbp),%eax
add    $0xffffffff,%eax
mov    %eax,-0x1c(%rbp)
jmp    1127 <vitrans+0x27>
movslq -0x18(%rbp),%rax
pop    %rbp
ret

x86 assembly (clang, -O2):
<vitrans>:
movslq %edx,%rcx
mov    (%rsi,%rcx,8),%rax
test   %ecx,%ecx
jle    1153 <vitrans+0x53>
mov    %edx,%r8d
test   $0x1,%r8b
je     1125 <vitrans+0x25>
add    $0xffffffffffffffff,%r8
cltq
imul   %rdi,%rax
mov    %r8d,%ecx
add    (%rsi,%rcx,8),%rax
cmp    $0x1,%edx
je     1153 <vitrans+0x53>
add    $0xfffffffffffffffe,%r8
xchg   %ax,%ax
lea    0x1(%r8),%rcx
imul   %edi,%eax
mov    %ecx,%edx
add    (%rsi,%rdx,8),%eax
cltq
imul   %rdi,%rax
mov    %r8d,%edx
add    (%rsi,%rdx,8),%rax
add    $0xfffffffffffffffe,%r8
cmp    $0x1,%rcx
ja     1130 <vitrans+0x30>
cltq
ret

LLVM IR (-O0):
define i64 @vitrans(i64 %0, i64* %1, i32 %2) {
%4 = alloca i64
%5 = alloca i64*
%6 = alloca i32
%7 = alloca i32
%8 = alloca i32
store i64 %0, i64* %4
store i64* %1, i64** %5
store i32 %2, i32* %6
%9 = load i64*, i64** %5
%10 = load i32, i32* %6
%11 = sext i32 %10 to i64
%12 = getelementptr inbounds i64, i64* %9, i64 %11
%13 = load i64, i64* %12
%14 = trunc i64 %13 to i32
store i32 %14, i32* %7
%15 = load i32, i32* %6
%16 = sub nsw i32 %15, 1
store i32 %16, i32* %8
br label %17
17: ; preds = %32, %3
%18 = load i32, i32* %8
%19 = icmp sge i32 %18, 0
br i1 %19, label %20, label %35
20: ; preds = %17
%21 = load i32, i32* %7
%22 = sext i32 %21 to i64
%23 = load i64, i64* %4
%24 = mul nsw i64 %22, %23
%25 = load i64*, i64** %5
%26 = load i32, i32* %8
%27 = sext i32 %26 to i64
%28 = getelementptr inbounds i64, i64* %25, i64 %27
%29 = load i64, i64* %28
%30 = add nsw i64 %24, %29
%31 = trunc i64 %30 to i32
store i32 %31, i32* %7
br label %32
32: ; preds = %20
%33 = load i32, i32* %8
%34 = add nsw i32 %33, -1
store i32 %34, i32* %8
br label %17
35: ; preds = %17
%36 = load i32, i32* %7
%37 = sext i32 %36 to i64
ret i64 %37
}

LLVM IR (-O2):
define i64 @vitrans(i64 %0, i64* nocapture %1, i32 %2) {
%4 = sext i32 %2 to i64
%5 = getelementptr inbounds i64, i64* %1, i64 %4
%6 = load i64, i64* %5
%7 = icmp sgt i32 %2, 0
br i1 %7, label %8, label %46
8: ; preds = %3
%9 = zext i32 %2 to i64
%10 = and i64 %9, 1
%11 = icmp eq i64 %10, 0
br i1 %11, label %21, label %12
12: ; preds = %8
%13 = add nsw i64 %9, -1
%14 = shl i64 %6, 32
%15 = ashr exact i64 %14, 32
%16 = mul nsw i64 %15, %0
%17 = and i64 %13, 4294967295
%18 = getelementptr inbounds i64, i64* %1, i64 %17
%19 = load i64, i64* %18
%20 = add nsw i64 %19, %16
br label %21
21: ; preds = %12, %8
%22 = phi i64 [ %9, %8 ], [ %13, %12 ]
%23 = phi i64 [ %6, %8 ], [ %20, %12 ]
%24 = phi i64 [ undef, %8 ], [ %20, %12 ]
%25 = icmp eq i32 %2, 1
br i1 %25, label %46, label %26
26: ; preds = %21, %26
%27 = phi i64 [ %37, %26 ], [ %22, %21 ]
%28 = phi i64 [ %44, %26 ], [ %23, %21 ]
%29 = add nsw i64 %27, -1
%30 = shl i64 %28, 32
%31 = ashr exact i64 %30, 32
%32 = mul nsw i64 %31, %0
%33 = and i64 %29, 4294967295
%34 = getelementptr inbounds i64, i64* %1, i64 %33
%35 = load i64, i64* %34
%36 = add nsw i64 %35, %32
%37 = add nsw i64 %27, -2
%38 = shl i64 %36, 32
%39 = ashr exact i64 %38, 32
%40 = mul nsw i64 %39, %0
%41 = and i64 %37, 4294967295
%42 = getelementptr inbounds i64, i64* %1, i64 %41
%43 = load i64, i64* %42
%44 = add nsw i64 %43, %40
%45 = icmp ugt i64 %29, 1
br i1 %45, label %26, label %46
46: ; preds = %21, %26, %3
%47 = phi i64 [ %6, %3 ], [ %24, %21 ], [ %44, %26 ]
%48 = shl i64 %47, 32
%49 = ashr exact i64 %48, 32
ret i64 %49
}