long long unsigned int factoriel(int n) {
  if (n <= 0) {
    return 1;
  } else {
    return n * factoriel(n - 1);
  }
}


x86 assembly (clang, -O0):
<factoriel>:
push   %rbp
mov    %rsp,%rbp
sub    $0x20,%rsp
mov    %edi,-0xc(%rbp)
cmpl   $0x0,-0xc(%rbp)
jg     1132 <factoriel+0x22>
movq   $0x1,-0x8(%rbp)
jmp    1154 <factoriel+0x44>
movslq -0xc(%rbp),%rax
mov    %rax,-0x18(%rbp)
mov    -0xc(%rbp),%edi
sub    $0x1,%edi
call   1030 <factoriel@plt>
mov    %rax,%rcx
mov    -0x18(%rbp),%rax
imul   %rcx,%rax
mov    %rax,-0x8(%rbp)
mov    -0x8(%rbp),%rax
add    $0x20,%rsp
pop    %rbp
ret

x86 assembly (clang, -O2):
<factoriel>:
test   %edi,%edi
jle    112a <factoriel+0x2a>
mov    %edi,%ecx
lea    -0x1(%rcx),%rax
mov    %ecx,%r9d
and    $0x7,%r9d
cmp    $0x7,%rax
jae    1130 <factoriel+0x30>
mov    $0x1,%eax
test   %r9,%r9
jne    11c0 <factoriel+0xc0>
jmp    11ce <factoriel+0xce>
mov    $0x1,%eax
ret
mov    %ecx,%r8d
and    $0xfffffff8,%r8d
neg    %r8
mov    $0x1,%eax
xor    %edi,%edi
cs nopw 0x0(%rax,%rax,1)
nopl   0x0(%rax,%rax,1)
lea    (%rcx,%rdi,1),%rsi
imul   %rax,%rsi
lea    (%rcx,%rdi,1),%rax
add    $0xffffffffffffffff,%rax
lea    (%rcx,%rdi,1),%rdx
add    $0xfffffffffffffffe,%rdx
imul   %rax,%rdx
imul   %rsi,%rdx
lea    (%rcx,%rdi,1),%rsi
add    $0xfffffffffffffffd,%rsi
lea    (%rcx,%rdi,1),%rax
add    $0xfffffffffffffffc,%rax
imul   %rsi,%rax
lea    (%rcx,%rdi,1),%rsi
add    $0xfffffffffffffffb,%rsi
imul   %rax,%rsi
imul   %rdx,%rsi
lea    (%rcx,%rdi,1),%rdx
add    $0xfffffffffffffffa,%rdx
lea    (%rcx,%rdi,1),%rax
add    $0xfffffffffffffff9,%rax
imul   %rdx,%rax
imul   %rsi,%rax
add    $0xfffffffffffffff8,%rdi
cmp    %rdi,%r8
jne    1150 <factoriel+0x50>
add    %rdi,%rcx
test   %r9,%r9
je     11ce <factoriel+0xce>
nopl   (%rax)
imul   %rcx,%rax
add    $0xffffffffffffffff,%rcx
add    $0xffffffffffffffff,%r9
jne    11c0 <factoriel+0xc0>
ret

LLVM IR (-O0):
define i64 @factoriel(i32 %0) {
%2 = alloca i64
%3 = alloca i32
store i32 %0, i32* %3
%4 = load i32, i32* %3
%5 = icmp sle i32 %4, 0
br i1 %5, label %6, label %7
6: ; preds = %1
store i64 1, i64* %2
br label %14
7: ; preds = %1
%8 = load i32, i32* %3
%9 = sext i32 %8 to i64
%10 = load i32, i32* %3
%11 = sub nsw i32 %10, 1
%12 = call i64 @factoriel(i32 %11)
%13 = mul i64 %9, %12
store i64 %13, i64* %2
br label %14
14: ; preds = %7, %6
%15 = load i64, i64* %2
ret i64 %15
}

LLVM IR (-O2):
define i64 @factoriel(i32 %0) {
%2 = icmp slt i32 %0, 1
br i1 %2, label %45, label %3
3: ; preds = %1
%4 = zext i32 %0 to i64
%5 = add nsw i64 %4, -1
%6 = and i64 %4, 7
%7 = icmp ult i64 %5, 7
br i1 %7, label %32, label %8
8: ; preds = %3
%9 = and i64 %4, 4294967288
br label %10
10: ; preds = %10, %8
%11 = phi i64 [ %4, %8 ], [ %28, %10 ]
%12 = phi i64 [ 1, %8 ], [ %29, %10 ]
%13 = phi i64 [ 0, %8 ], [ %30, %10 ]
%14 = add nsw i64 %11, -1
%15 = mul i64 %12, %11
%16 = add nsw i64 %11, -2
%17 = mul i64 %15, %14
%18 = add nsw i64 %11, -3
%19 = mul i64 %17, %16
%20 = add nsw i64 %11, -4
%21 = mul i64 %19, %18
%22 = add nsw i64 %11, -5
%23 = mul i64 %21, %20
%24 = add nsw i64 %11, -6
%25 = mul i64 %23, %22
%26 = add nsw i64 %11, -7
%27 = mul i64 %25, %24
%28 = add nsw i64 %11, -8
%29 = mul i64 %27, %26
%30 = add i64 %13, 8
%31 = icmp eq i64 %30, %9
br i1 %31, label %32, label %10
32: ; preds = %10, %3
%33 = phi i64 [ undef, %3 ], [ %29, %10 ]
%34 = phi i64 [ %4, %3 ], [ %28, %10 ]
%35 = phi i64 [ 1, %3 ], [ %29, %10 ]
%36 = icmp eq i64 %6, 0
br i1 %36, label %45, label %37
37: ; preds = %32, %37
%38 = phi i64 [ %41, %37 ], [ %34, %32 ]
%39 = phi i64 [ %42, %37 ], [ %35, %32 ]
%40 = phi i64 [ %43, %37 ], [ 0, %32 ]
%41 = add nsw i64 %38, -1
%42 = mul i64 %39, %38
%43 = add i64 %40, 1
%44 = icmp eq i64 %43, %6
br i1 %44, label %45, label %37
45: ; preds = %32, %37, %1
%46 = phi i64 [ 1, %1 ], [ %33, %32 ], [ %42, %37 ]
ret i64 %46
}