int divs1000(int n) {
  int q, r, t;
  n = n + (n >> 31 & 999);
  t = (n >> 7) + (n >> 8) + (n >> 12);
  q = (n >> 1) + t + (n >> 15) + (t >> 11) + (t >> 14) + (n >> 26) + (t >> 21);
  q = q >> 9;
  r = n - q * 1000;
  return q + ((r + 24) >> 10);
}


x86 assembly (clang, -O0):
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    -0x4(%rbp),%eax
mov    -0x4(%rbp),%ecx
sar    $0x1f,%ecx
and    $0x3e7,%ecx
add    %ecx,%eax
mov    %eax,-0x4(%rbp)
mov    -0x4(%rbp),%eax
sar    $0x7,%eax
mov    -0x4(%rbp),%ecx
sar    $0x8,%ecx
add    %ecx,%eax
mov    -0x4(%rbp),%ecx
sar    $0xc,%ecx
add    %ecx,%eax
mov    %eax,-0x10(%rbp)
mov    -0x4(%rbp),%eax
sar    $0x1,%eax
add    -0x10(%rbp),%eax
mov    -0x4(%rbp),%ecx
sar    $0xf,%ecx
add    %ecx,%eax
mov    -0x10(%rbp),%ecx
sar    $0xb,%ecx
add    %ecx,%eax
mov    -0x10(%rbp),%ecx
sar    $0xe,%ecx
add    %ecx,%eax
mov    -0x4(%rbp),%ecx
sar    $0x1a,%ecx
add    %ecx,%eax
mov    -0x10(%rbp),%ecx
sar    $0x15,%ecx
add    %ecx,%eax
mov    %eax,-0x8(%rbp)
mov    -0x8(%rbp),%eax
sar    $0x9,%eax
mov    %eax,-0x8(%rbp)
mov    -0x4(%rbp),%eax
imul   $0x3e8,-0x8(%rbp),%ecx
sub    %ecx,%eax
mov    %eax,-0xc(%rbp)
mov    -0x8(%rbp),%eax
mov    -0xc(%rbp),%ecx
add    $0x18,%ecx
sar    $0xa,%ecx
add    %ecx,%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
mov    %edi,%eax
sar    $0x1f,%eax
and    $0x3e7,%eax
add    %edi,%eax
mov    %eax,%ecx
sar    $0x7,%ecx
mov    %eax,%edx
sar    $0x8,%edx
add    %ecx,%edx
mov    %eax,%ecx
sar    $0xc,%ecx
add    %edx,%ecx
mov    %eax,%edx
sar    %edx
mov    %eax,%esi
sar    $0xf,%esi
add    %edx,%esi
mov    %ecx,%r8d
sar    $0xb,%r8d
mov    %ecx,%edi
sar    $0xe,%edi
mov    %eax,%edx
sar    $0x1a,%edx
add    %esi,%edx
add    %ecx,%edx
sar    $0x15,%ecx
add    %r8d,%edx
add    %edi,%edx
add    %ecx,%edx
sar    $0x9,%edx
imul   $0xfffffc18,%edx,%ecx
add    %ecx,%eax
add    $0x18,%eax
sar    $0xa,%eax
add    %edx,%eax
ret

LLVM IR (-O0):
define i32 @divs1000(i32 %0) {
%2 = alloca i32
%3 = alloca i32
%4 = alloca i32
%5 = alloca i32
store i32 %0, i32* %2
%6 = load i32, i32* %2
%7 = load i32, i32* %2
%8 = ashr i32 %7, 31
%9 = and i32 %8, 999
%10 = add nsw i32 %6, %9
store i32 %10, i32* %2
%11 = load i32, i32* %2
%12 = ashr i32 %11, 7
%13 = load i32, i32* %2
%14 = ashr i32 %13, 8
%15 = add nsw i32 %12, %14
%16 = load i32, i32* %2
%17 = ashr i32 %16, 12
%18 = add nsw i32 %15, %17
store i32 %18, i32* %5
%19 = load i32, i32* %2
%20 = ashr i32 %19, 1
%21 = load i32, i32* %5
%22 = add nsw i32 %20, %21
%23 = load i32, i32* %2
%24 = ashr i32 %23, 15
%25 = add nsw i32 %22, %24
%26 = load i32, i32* %5
%27 = ashr i32 %26, 11
%28 = add nsw i32 %25, %27
%29 = load i32, i32* %5
%30 = ashr i32 %29, 14
%31 = add nsw i32 %28, %30
%32 = load i32, i32* %2
%33 = ashr i32 %32, 26
%34 = add nsw i32 %31, %33
%35 = load i32, i32* %5
%36 = ashr i32 %35, 21
%37 = add nsw i32 %34, %36
store i32 %37, i32* %3
%38 = load i32, i32* %3
%39 = ashr i32 %38, 9
store i32 %39, i32* %3
%40 = load i32, i32* %2
%41 = load i32, i32* %3
%42 = mul nsw i32 %41, 1000
%43 = sub nsw i32 %40, %42
store i32 %43, i32* %4
%44 = load i32, i32* %3
%45 = load i32, i32* %4
%46 = add nsw i32 %45, 24
%47 = ashr i32 %46, 10
%48 = add nsw i32 %44, %47
ret i32 %48
}

LLVM IR (-O2):
define i32 @divs1000(i32 %0) {
%2 = icmp slt i32 %0, 0
%3 = select i1 %2, i32 999, i32 0
%4 = add nsw i32 %3, %0
%5 = ashr i32 %4, 7
%6 = ashr i32 %4, 8
%7 = add nsw i32 %5, %6
%8 = ashr i32 %4, 12
%9 = add nsw i32 %7, %8
%10 = ashr i32 %4, 1
%11 = ashr i32 %4, 15
%12 = ashr i32 %9, 11
%13 = ashr i32 %9, 14
%14 = ashr i32 %4, 26
%15 = ashr i32 %9, 21
%16 = add nsw i32 %11, %10
%17 = add nsw i32 %16, %14
%18 = add nsw i32 %17, %9
%19 = add nsw i32 %18, %12
%20 = add nsw i32 %19, %13
%21 = add nsw i32 %20, %15
%22 = ashr i32 %21, 9
%23 = mul i32 %22, -1000
%24 = add i32 %4, 24
%25 = add i32 %24, %23
%26 = ashr i32 %25, 10
%27 = add nsw i32 %26, %22
ret i32 %27
}