char identify_instruction_type(int instruction_opcode) {
  char result;
  if (instruction_opcode == 0x23 || instruction_opcode == 0x2b ||
      instruction_opcode == 0x2a || instruction_opcode == 0x08 ||
      instruction_opcode == 0x10 || instruction_opcode == 0x0c ||
      instruction_opcode == 0x13 || instruction_opcode == 0x04 ||
      instruction_opcode == 0x05) {
    result = 'i';
  } else if (instruction_opcode == 0x00) {
    result = 'r';
  } else if (instruction_opcode == 0x02 || instruction_opcode == 0x3e ||
             instruction_opcode == 0x3f) {
    result = 'j';
  } else {
    result = 'e';
  }
  return result;
}


x86 assembly (clang, -O0):
<identify_instruction_type>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
cmpl   $0x23,-0x4(%rbp)
je     1161 <identify_instruction_type+0x61>
cmpl   $0x2b,-0x4(%rbp)
je     1161 <identify_instruction_type+0x61>
cmpl   $0x2a,-0x4(%rbp)
je     1161 <identify_instruction_type+0x61>
cmpl   $0x8,-0x4(%rbp)
je     1161 <identify_instruction_type+0x61>
cmpl   $0x10,-0x4(%rbp)
je     1161 <identify_instruction_type+0x61>
cmpl   $0xc,-0x4(%rbp)
je     1161 <identify_instruction_type+0x61>
cmpl   $0x13,-0x4(%rbp)
je     1161 <identify_instruction_type+0x61>
cmpl   $0x4,-0x4(%rbp)
je     1161 <identify_instruction_type+0x61>
cmpl   $0x5,-0x4(%rbp)
jne    116a <identify_instruction_type+0x6a>
movb   $0x69,-0x5(%rbp)
jmp    11b2 <identify_instruction_type+0xb2>
cmpl   $0x0,-0x4(%rbp)
jne    117d <identify_instruction_type+0x7d>
movb   $0x72,-0x5(%rbp)
jmp    11ad <identify_instruction_type+0xad>
cmpl   $0x2,-0x4(%rbp)
je     119b <identify_instruction_type+0x9b>
cmpl   $0x3e,-0x4(%rbp)
je     119b <identify_instruction_type+0x9b>
cmpl   $0x3f,-0x4(%rbp)
jne    11a4 <identify_instruction_type+0xa4>
movb   $0x6a,-0x5(%rbp)
jmp    11a8 <identify_instruction_type+0xa8>
movb   $0x65,-0x5(%rbp)
jmp    11ad <identify_instruction_type+0xad>
jmp    11b2 <identify_instruction_type+0xb2>
movsbl -0x5(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<identify_instruction_type>:
cmp    $0x3f,%edi
ja     1135 <identify_instruction_type+0x35>
mov    $0x69,%al
mov    %edi,%ecx
movabs $0xc0800091130,%rdx
bt     %rcx,%rdx
jae    111a <identify_instruction_type+0x1a>
ret
movabs $0xc000000000000004,%rax
bt     %rcx,%rax
jae    112d <identify_instruction_type+0x2d>
mov    $0x6a,%al
ret
test   %rcx,%rcx
jne    1135 <identify_instruction_type+0x35>
mov    $0x72,%al
ret
mov    $0x65,%al
ret

LLVM IR (-O0):
define signext i8 @identify_instruction_type(i32 %0) {
%2 = alloca i32
%3 = alloca i8
store i32 %0, i32* %2
%4 = load i32, i32* %2
%5 = icmp eq i32 %4, 35
br i1 %5, label %30, label %6
6: ; preds = %1
%7 = load i32, i32* %2
%8 = icmp eq i32 %7, 43
br i1 %8, label %30, label %9
9: ; preds = %6
%10 = load i32, i32* %2
%11 = icmp eq i32 %10, 42
br i1 %11, label %30, label %12
12: ; preds = %9
%13 = load i32, i32* %2
%14 = icmp eq i32 %13, 8
br i1 %14, label %30, label %15
15: ; preds = %12
%16 = load i32, i32* %2
%17 = icmp eq i32 %16, 16
br i1 %17, label %30, label %18
18: ; preds = %15
%19 = load i32, i32* %2
%20 = icmp eq i32 %19, 12
br i1 %20, label %30, label %21
21: ; preds = %18
%22 = load i32, i32* %2
%23 = icmp eq i32 %22, 19
br i1 %23, label %30, label %24
24: ; preds = %21
%25 = load i32, i32* %2
%26 = icmp eq i32 %25, 4
br i1 %26, label %30, label %27
27: ; preds = %24
%28 = load i32, i32* %2
%29 = icmp eq i32 %28, 5
br i1 %29, label %30, label %31
30: ; preds = %27, %24, %21, %18, %15, %12, %9, %6, %1
store i8 105, i8* %3
br label %48
31: ; preds = %27
%32 = load i32, i32* %2
%33 = icmp eq i32 %32, 0
br i1 %33, label %34, label %35
34: ; preds = %31
store i8 114, i8* %3
br label %47
35: ; preds = %31
%36 = load i32, i32* %2
%37 = icmp eq i32 %36, 2
br i1 %37, label %44, label %38
38: ; preds = %35
%39 = load i32, i32* %2
%40 = icmp eq i32 %39, 62
br i1 %40, label %44, label %41
41: ; preds = %38
%42 = load i32, i32* %2
%43 = icmp eq i32 %42, 63
br i1 %43, label %44, label %45
44: ; preds = %41, %38, %35
store i8 106, i8* %3
br label %46
45: ; preds = %41
store i8 101, i8* %3
br label %46
46: ; preds = %45, %44
br label %47
47: ; preds = %46, %34
br label %48
48: ; preds = %47, %30
%49 = load i8, i8* %3
ret i8 %49
}

LLVM IR (-O2):
define signext i8 @identify_instruction_type(i32 %0) {
switch i32 %0, label %3 [
i32 43, label %5
i32 42, label %5
i32 35, label %5
i32 19, label %5
i32 16, label %5
i32 12, label %5
i32 8, label %5
i32 5, label %5
i32 4, label %5
i32 0, label %2
i32 63, label %4
i32 62, label %4
i32 2, label %4
]
2: ; preds = %1
br label %5
3: ; preds = %1
br label %5
4: ; preds = %1, %1, %1
br label %5
5: ; preds = %1, %1, %1, %1, %1, %1, %1, %1, %1, %4, %2, %3
%6 = phi i8 [ 114, %2 ], [ 101, %3 ], [ 105, %1 ], [ 105, %1 ], [ 105, %1 ], [ 105, %1 ], [ 105, %1 ], [ 105, %1 ], [ 105, %1 ], [ 105, %1 ], [ 105, %1 ], [ 106, %4 ]
ret i8 %6
}