unsigned int MaverickCache2Config(int decoder, int interleave, int bypass,
                                  int burst, int merge, int mapType,
                                  int wayshape) {
  unsigned int cacheConfig = 0;
  if (decoder) {
    if (mapType == 0) {
      if (!interleave)
        burst = 0;
      wayshape = 15;
      if (merge == 1)
        merge = 3;
      if ((merge == 1) && (burst))
        burst = 0;
    } else {
      if (merge == 1)
        merge = 3;
    }
  } else {
    if (mapType == 0) {
      wayshape = 15;
      if ((merge == 1) && (burst))
        burst = 0;
    } else {
      if (merge == 1)
        merge = 3;
    }
  }
  cacheConfig = (merge & 0x3) << 9;
  cacheConfig = cacheConfig | ((wayshape & 0xf) << 5);
  cacheConfig = cacheConfig | ((burst & 0x1) << 3);
  cacheConfig = cacheConfig | (bypass & 0x3);
  if (mapType != 0)
    cacheConfig = cacheConfig | 0x00000004;
  return cacheConfig;
}


x86 assembly (clang, -O0):
<MaverickCache2Config>:
push   %rbp
mov    %rsp,%rbp
mov    0x10(%rbp),%eax
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
mov    %edx,-0xc(%rbp)
mov    %ecx,-0x10(%rbp)
mov    %r8d,-0x14(%rbp)
mov    %r9d,-0x18(%rbp)
movl   $0x0,-0x1c(%rbp)
cmpl   $0x0,-0x4(%rbp)
je     119a <MaverickCache2Config+0x9a>
cmpl   $0x0,-0x18(%rbp)
jne    117f <MaverickCache2Config+0x7f>
cmpl   $0x0,-0x8(%rbp)
jne    1147 <MaverickCache2Config+0x47>
movl   $0x0,-0x10(%rbp)
movl   $0xf,0x10(%rbp)
cmpl   $0x1,-0x14(%rbp)
jne    115f <MaverickCache2Config+0x5f>
movl   $0x3,-0x14(%rbp)
cmpl   $0x1,-0x14(%rbp)
jne    117a <MaverickCache2Config+0x7a>
cmpl   $0x0,-0x10(%rbp)
je     117a <MaverickCache2Config+0x7a>
movl   $0x0,-0x10(%rbp)
jmp    1195 <MaverickCache2Config+0x95>
cmpl   $0x1,-0x14(%rbp)
jne    1190 <MaverickCache2Config+0x90>
movl   $0x3,-0x14(%rbp)
jmp    1195 <MaverickCache2Config+0x95>
jmp    11e6 <MaverickCache2Config+0xe6>
cmpl   $0x0,-0x18(%rbp)
jne    11cb <MaverickCache2Config+0xcb>
movl   $0xf,0x10(%rbp)
cmpl   $0x1,-0x14(%rbp)
jne    11c6 <MaverickCache2Config+0xc6>
cmpl   $0x0,-0x10(%rbp)
je     11c6 <MaverickCache2Config+0xc6>
movl   $0x0,-0x10(%rbp)
jmp    11e1 <MaverickCache2Config+0xe1>
cmpl   $0x1,-0x14(%rbp)
jne    11dc <MaverickCache2Config+0xdc>
movl   $0x3,-0x14(%rbp)
jmp    11e1 <MaverickCache2Config+0xe1>
jmp    11e6 <MaverickCache2Config+0xe6>
mov    -0x14(%rbp),%eax
and    $0x3,%eax
shl    $0x9,%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
mov    0x10(%rbp),%ecx
and    $0xf,%ecx
shl    $0x5,%ecx
or     %ecx,%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
mov    -0x10(%rbp),%ecx
and    $0x1,%ecx
shl    $0x3,%ecx
or     %ecx,%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
mov    -0xc(%rbp),%ecx
and    $0x3,%ecx
or     %ecx,%eax
mov    %eax,-0x1c(%rbp)
cmpl   $0x0,-0x18(%rbp)
je     1235 <MaverickCache2Config+0x135>
mov    -0x1c(%rbp),%eax
or     $0x4,%eax
mov    %eax,-0x1c(%rbp)
mov    -0x1c(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<MaverickCache2Config>:
mov    0x8(%rsp),%eax
test   %edi,%edi
je     1126 <MaverickCache2Config+0x26>
test   %r9d,%r9d
jne    112b <MaverickCache2Config+0x2b>
test   %esi,%esi
cmove  %esi,%ecx
cmp    $0x1,%r8d
mov    $0x3,%eax
cmove  %eax,%r8d
mov    $0xf,%eax
jmp    1138 <MaverickCache2Config+0x38>
test   %r9d,%r9d
je     1160 <MaverickCache2Config+0x60>
cmp    $0x1,%r8d
mov    $0x3,%esi
cmove  %esi,%r8d
and    $0x3,%r8d
shl    $0x9,%r8d
and    $0xf,%eax
shl    $0x5,%eax
and    $0x1,%ecx
and    $0x3,%edx
or     %r8d,%edx
lea    (%rdx,%rcx,8),%ecx
lea    (%rcx,%rax,1),%edx
test   %r9d,%r9d
lea    0x4(%rax,%rcx,1),%eax
cmove  %edx,%eax
ret
xor    %esi,%esi
cmp    $0x1,%r8d
cmovne %ecx,%esi
test   %ecx,%ecx
cmove  %ecx,%esi
mov    $0xf,%eax
mov    %esi,%ecx
jmp    1138 <MaverickCache2Config+0x38>

LLVM IR (-O0):
define i32 @MaverickCache2Config(i32 %0, i32 %1, i32 %2, i32 %3, i32 %4, i32 %5, i32 %6) {
%8 = alloca i32
%9 = alloca i32
%10 = alloca i32
%11 = alloca i32
%12 = alloca i32
%13 = alloca i32
%14 = alloca i32
%15 = alloca i32
store i32 %0, i32* %8
store i32 %1, i32* %9
store i32 %2, i32* %10
store i32 %3, i32* %11
store i32 %4, i32* %12
store i32 %5, i32* %13
store i32 %6, i32* %14
store i32 0, i32* %15
%16 = load i32, i32* %8
%17 = icmp ne i32 %16, 0
br i1 %17, label %18, label %43
18: ; preds = %7
%19 = load i32, i32* %13
%20 = icmp eq i32 %19, 0
br i1 %20, label %21, label %37
21: ; preds = %18
%22 = load i32, i32* %9
%23 = icmp ne i32 %22, 0
br i1 %23, label %25, label %24
24: ; preds = %21
store i32 0, i32* %11
br label %25
25: ; preds = %24, %21
store i32 15, i32* %14
%26 = load i32, i32* %12
%27 = icmp eq i32 %26, 1
br i1 %27, label %28, label %29
28: ; preds = %25
store i32 3, i32* %12
br label %29
29: ; preds = %28, %25
%30 = load i32, i32* %12
%31 = icmp eq i32 %30, 1
br i1 %31, label %32, label %36
32: ; preds = %29
%33 = load i32, i32* %11
%34 = icmp ne i32 %33, 0
br i1 %34, label %35, label %36
35: ; preds = %32
store i32 0, i32* %11
br label %36
36: ; preds = %35, %32, %29
br label %42
37: ; preds = %18
%38 = load i32, i32* %12
%39 = icmp eq i32 %38, 1
br i1 %39, label %40, label %41
40: ; preds = %37
store i32 3, i32* %12
br label %41
41: ; preds = %40, %37
br label %42
42: ; preds = %41, %36
br label %60
43: ; preds = %7
%44 = load i32, i32* %13
%45 = icmp eq i32 %44, 0
br i1 %45, label %46, label %54
46: ; preds = %43
store i32 15, i32* %14
%47 = load i32, i32* %12
%48 = icmp eq i32 %47, 1
br i1 %48, label %49, label %53
49: ; preds = %46
%50 = load i32, i32* %11
%51 = icmp ne i32 %50, 0
br i1 %51, label %52, label %53
52: ; preds = %49
store i32 0, i32* %11
br label %53
53: ; preds = %52, %49, %46
br label %59
54: ; preds = %43
%55 = load i32, i32* %12
%56 = icmp eq i32 %55, 1
br i1 %56, label %57, label %58
57: ; preds = %54
store i32 3, i32* %12
br label %58
58: ; preds = %57, %54
br label %59
59: ; preds = %58, %53
br label %60
60: ; preds = %59, %42
%61 = load i32, i32* %12
%62 = and i32 %61, 3
%63 = shl i32 %62, 9
store i32 %63, i32* %15
%64 = load i32, i32* %15
%65 = load i32, i32* %14
%66 = and i32 %65, 15
%67 = shl i32 %66, 5
%68 = or i32 %64, %67
store i32 %68, i32* %15
%69 = load i32, i32* %15
%70 = load i32, i32* %11
%71 = and i32 %70, 1
%72 = shl i32 %71, 3
%73 = or i32 %69, %72
store i32 %73, i32* %15
%74 = load i32, i32* %15
%75 = load i32, i32* %10
%76 = and i32 %75, 3
%77 = or i32 %74, %76
store i32 %77, i32* %15
%78 = load i32, i32* %13
%79 = icmp ne i32 %78, 0
br i1 %79, label %80, label %83
80: ; preds = %60
%81 = load i32, i32* %15
%82 = or i32 %81, 4
store i32 %82, i32* %15
br label %83
83: ; preds = %80, %60
%84 = load i32, i32* %15
ret i32 %84
}

LLVM IR (-O2):
define i32 @MaverickCache2Config(i32 %0, i32 %1, i32 %2, i32 %3, i32 %4, i32 %5, i32 %6) {
%8 = icmp eq i32 %0, 0
%9 = icmp eq i32 %5, 0
br i1 %8, label %19, label %10
10: ; preds = %7
br i1 %9, label %11, label %16
11: ; preds = %10
%12 = icmp eq i32 %1, 0
%13 = select i1 %12, i32 0, i32 %3
%14 = icmp eq i32 %4, 1
%15 = select i1 %14, i32 3, i32 %4
br label %27
16: ; preds = %10
%17 = icmp eq i32 %4, 1
%18 = select i1 %17, i32 3, i32 %4
br label %27
19: ; preds = %7
%20 = icmp eq i32 %4, 1
br i1 %9, label %21, label %25
21: ; preds = %19
%22 = icmp ne i32 %3, 0
%23 = and i1 %22, %20
%24 = select i1 %23, i32 0, i32 %3
br label %27
25: ; preds = %19
%26 = select i1 %20, i32 3, i32 %4
br label %27
27: ; preds = %21, %11, %25, %16
%28 = phi i32 [ %15, %11 ], [ %18, %16 ], [ %4, %21 ], [ %26, %25 ]
%29 = phi i32 [ %13, %11 ], [ %3, %16 ], [ %24, %21 ], [ %3, %25 ]
%30 = phi i32 [ 15, %11 ], [ %6, %16 ], [ 15, %21 ], [ %6, %25 ]
%31 = shl i32 %28, 9
%32 = and i32 %31, 1536
%33 = shl i32 %30, 5
%34 = and i32 %33, 480
%35 = shl i32 %29, 3
%36 = and i32 %35, 8
%37 = and i32 %2, 3
%38 = or i32 %32, %37
%39 = or i32 %38, %36
%40 = or i32 %39, %34
%41 = icmp eq i32 %5, 0
%42 = or i32 %40, 4
%43 = select i1 %41, i32 %40, i32 %42
ret i32 %43
}