#define NULL ((void *)0)
typedef unsigned long size_t; // Customize by platform.
typedef long intptr_t;
typedef unsigned long uintptr_t;
typedef long scalar_t__; // Either arithmetic or pointer type.
/* By default, we understand bool (as a convenience). */
typedef int bool;
#define false 0
#define true 1

/* Forward declarations */

/* Type definitions */
typedef int uint8_t;
typedef int uint64_t;
typedef int uint32_t;

/* Variables and functions */
uint64_t ux00ddr_phy_fixup(size_t ahbregaddr) {
  size_t ddrphyreg = ahbregaddr + 0x2000;
  uint64_t fails = 0;
  uint32_t slicebase = 0;
  uint32_t dq = 0;
  for (uint32_t slice = 0; slice < 8; slice++) {
    uint32_t regbase = slicebase + 34;
    for (uint32_t reg = 0; reg < 4; reg++) {
      uint32_t updownreg =
          (*(volatile uint32_t *)(((regbase + reg) << 2) + (ddrphyreg)));
      for (uint32_t bit = 0; bit < 2; bit++) {
        uint32_t phy_rx_cal_dqn_0_offset;
        if (bit == 0) {
          phy_rx_cal_dqn_0_offset = 0;
        } else {
          phy_rx_cal_dqn_0_offset = 16;
        }
        uint32_t down = (updownreg >> phy_rx_cal_dqn_0_offset) & 0x3F;
        uint32_t up = (updownreg >> (phy_rx_cal_dqn_0_offset + 6)) & 0x3F;
        uint8_t failc0 = ((down == 0) && (up == 0x3F));
        uint8_t failc1 = ((up == 0) && (down == 0x3F));
        if (failc0 || failc1) {
          fails |= (1 << dq);
          char slicelsc = '0';
          char slicemsc = '0';
          slicelsc += (dq % 10);
          slicemsc += (dq / 10);
        }
        dq++;
      }
    }
    slicebase += 128;
  }
  return (0);
}


x86 assembly (clang, -O0):
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    -0x8(%rbp),%rax
add    $0x2000,%rax
mov    %rax,-0x10(%rbp)
movl   $0x0,-0x14(%rbp)
movl   $0x0,-0x18(%rbp)
movl   $0x0,-0x1c(%rbp)
movl   $0x0,-0x20(%rbp)
cmpl   $0x8,-0x20(%rbp)
jge    1298 <ux00ddr_phy_fixup+0x198>
mov    -0x18(%rbp),%eax
add    $0x22,%eax
mov    %eax,-0x24(%rbp)
movl   $0x0,-0x28(%rbp)
cmpl   $0x4,-0x28(%rbp)
jge    127f <ux00ddr_phy_fixup+0x17f>
mov    -0x24(%rbp),%eax
add    -0x28(%rbp),%eax
shl    $0x2,%eax
cltq
add    -0x10(%rbp),%rax
mov    (%rax),%eax
mov    %eax,-0x2c(%rbp)
movl   $0x0,-0x30(%rbp)
cmpl   $0x2,-0x30(%rbp)
jge    126c <ux00ddr_phy_fixup+0x16c>
cmpl   $0x0,-0x30(%rbp)
jne    1191 <ux00ddr_phy_fixup+0x91>
movl   $0x0,-0x34(%rbp)
jmp    1198 <ux00ddr_phy_fixup+0x98>
movl   $0x10,-0x34(%rbp)
mov    -0x2c(%rbp),%eax
mov    -0x34(%rbp),%ecx
sar    %cl,%eax
and    $0x3f,%eax
mov    %eax,-0x38(%rbp)
mov    -0x2c(%rbp),%eax
mov    -0x34(%rbp),%ecx
add    $0x6,%ecx
sar    %cl,%eax
and    $0x3f,%eax
mov    %eax,-0x3c(%rbp)
xor    %eax,%eax
cmpl   $0x0,-0x38(%rbp)
mov    %al,-0x47(%rbp)
jne    11d0 <ux00ddr_phy_fixup+0xd0>
cmpl   $0x3f,-0x3c(%rbp)
sete   %al
mov    %al,-0x47(%rbp)
mov    -0x47(%rbp),%al
and    $0x1,%al
movzbl %al,%eax
mov    %eax,-0x40(%rbp)
xor    %eax,%eax
cmpl   $0x0,-0x3c(%rbp)
mov    %al,-0x48(%rbp)
jne    11f4 <ux00ddr_phy_fixup+0xf4>
cmpl   $0x3f,-0x38(%rbp)
sete   %al
mov    %al,-0x48(%rbp)
mov    -0x48(%rbp),%al
and    $0x1,%al
movzbl %al,%eax
mov    %eax,-0x44(%rbp)
cmpl   $0x0,-0x40(%rbp)
jne    1213 <ux00ddr_phy_fixup+0x113>
cmpl   $0x0,-0x44(%rbp)
je     1255 <ux00ddr_phy_fixup+0x155>
mov    -0x1c(%rbp),%ecx
mov    $0x1,%eax
shl    %cl,%eax
or     -0x14(%rbp),%eax
mov    %eax,-0x14(%rbp)
movb   $0x30,-0x45(%rbp)
movb   $0x30,-0x46(%rbp)
mov    -0x1c(%rbp),%eax
mov    $0xa,%ecx
cltd
idiv   %ecx
movsbl -0x45(%rbp),%eax
add    %edx,%eax
mov    %al,-0x45(%rbp)
mov    -0x1c(%rbp),%eax
mov    $0xa,%ecx
cltd
idiv   %ecx
mov    %eax,%ecx
movsbl -0x46(%rbp),%eax
add    %ecx,%eax
mov    %al,-0x46(%rbp)
mov    -0x1c(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x1c(%rbp)
mov    -0x30(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x30(%rbp)
jmp    1171 <ux00ddr_phy_fixup+0x71>
jmp    1271 <ux00ddr_phy_fixup+0x171>
mov    -0x28(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x28(%rbp)
jmp    114c <ux00ddr_phy_fixup+0x4c>
mov    -0x18(%rbp),%eax
add    $0x80,%eax
mov    %eax,-0x18(%rbp)
mov    -0x20(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x20(%rbp)
jmp    1132 <ux00ddr_phy_fixup+0x32>
xor    %eax,%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
mov    0x2088(%rdi),%eax
mov    0x208c(%rdi),%eax
mov    0x2090(%rdi),%eax
mov    0x2094(%rdi),%eax
mov    0x2288(%rdi),%eax
mov    0x228c(%rdi),%eax
mov    0x2290(%rdi),%eax
mov    0x2294(%rdi),%eax
mov    0x2488(%rdi),%eax
mov    0x248c(%rdi),%eax
mov    0x2490(%rdi),%eax
mov    0x2494(%rdi),%eax
mov    0x2688(%rdi),%eax
mov    0x268c(%rdi),%eax
mov    0x2690(%rdi),%eax
mov    0x2694(%rdi),%eax
mov    0x2888(%rdi),%eax
mov    0x288c(%rdi),%eax
mov    0x2890(%rdi),%eax
mov    0x2894(%rdi),%eax
mov    0x2a88(%rdi),%eax
mov    0x2a8c(%rdi),%eax
mov    0x2a90(%rdi),%eax
mov    0x2a94(%rdi),%eax
mov    0x2c88(%rdi),%eax
mov    0x2c8c(%rdi),%eax
mov    0x2c90(%rdi),%eax
mov    0x2c94(%rdi),%eax
mov    0x2e88(%rdi),%eax
mov    0x2e8c(%rdi),%eax
mov    0x2e90(%rdi),%eax
mov    0x2e94(%rdi),%eax
xor    %eax,%eax
ret

LLVM IR (-O0):
define i32 @ux00ddr_phy_fixup(i64 %0) {
%2 = alloca i64
%3 = alloca i64
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
%8 = alloca i32
%9 = alloca i32
%10 = alloca i32
%11 = alloca i32
%12 = alloca i32
%13 = alloca i32
%14 = alloca i32
%15 = alloca i32
%16 = alloca i32
%17 = alloca i8
%18 = alloca i8
store i64 %0, i64* %2
%19 = load i64, i64* %2
%20 = add i64 %19, 8192
store i64 %20, i64* %3
store i32 0, i32* %4
store i32 0, i32* %5
store i32 0, i32* %6
store i32 0, i32* %7
br label %21
21: ; preds = %109, %1
%22 = load i32, i32* %7
%23 = icmp slt i32 %22, 8
br i1 %23, label %24, label %112
24: ; preds = %21
%25 = load i32, i32* %5
%26 = add nsw i32 %25, 34
store i32 %26, i32* %8
store i32 0, i32* %9
br label %27
27: ; preds = %103, %24
%28 = load i32, i32* %9
%29 = icmp slt i32 %28, 4
br i1 %29, label %30, label %106
30: ; preds = %27
%31 = load i32, i32* %8
%32 = load i32, i32* %9
%33 = add nsw i32 %31, %32
%34 = shl i32 %33, 2
%35 = sext i32 %34 to i64
%36 = load i64, i64* %3
%37 = add i64 %35, %36
%38 = inttoptr i64 %37 to i32*
%39 = load volatile i32, i32* %38
store i32 %39, i32* %10
store i32 0, i32* %11
br label %40
40: ; preds = %99, %30
%41 = load i32, i32* %11
%42 = icmp slt i32 %41, 2
br i1 %42, label %43, label %102
43: ; preds = %40
%44 = load i32, i32* %11
%45 = icmp eq i32 %44, 0
br i1 %45, label %46, label %47
46: ; preds = %43
store i32 0, i32* %12
br label %48
47: ; preds = %43
store i32 16, i32* %12
br label %48
48: ; preds = %47, %46
%49 = load i32, i32* %10
%50 = load i32, i32* %12
%51 = ashr i32 %49, %50
%52 = and i32 %51, 63
store i32 %52, i32* %13
%53 = load i32, i32* %10
%54 = load i32, i32* %12
%55 = add nsw i32 %54, 6
%56 = ashr i32 %53, %55
%57 = and i32 %56, 63
store i32 %57, i32* %14
%58 = load i32, i32* %13
%59 = icmp eq i32 %58, 0
br i1 %59, label %60, label %63
60: ; preds = %48
%61 = load i32, i32* %14
%62 = icmp eq i32 %61, 63
br label %63
63: ; preds = %60, %48
%64 = phi i1 [ false, %48 ], [ %62, %60 ]
%65 = zext i1 %64 to i32
store i32 %65, i32* %15
%66 = load i32, i32* %14
%67 = icmp eq i32 %66, 0
br i1 %67, label %68, label %71
68: ; preds = %63
%69 = load i32, i32* %13
%70 = icmp eq i32 %69, 63
br label %71
71: ; preds = %68, %63
%72 = phi i1 [ false, %63 ], [ %70, %68 ]
%73 = zext i1 %72 to i32
store i32 %73, i32* %16
%74 = load i32, i32* %15
%75 = icmp ne i32 %74, 0
br i1 %75, label %79, label %76
76: ; preds = %71
%77 = load i32, i32* %16
%78 = icmp ne i32 %77, 0
br i1 %78, label %79, label %96
79: ; preds = %76, %71
%80 = load i32, i32* %6
%81 = shl i32 1, %80
%82 = load i32, i32* %4
%83 = or i32 %82, %81
store i32 %83, i32* %4
store i8 48, i8* %17
store i8 48, i8* %18
%84 = load i32, i32* %6
%85 = srem i32 %84, 10
%86 = load i8, i8* %17
%87 = sext i8 %86 to i32
%88 = add nsw i32 %87, %85
%89 = trunc i32 %88 to i8
store i8 %89, i8* %17
%90 = load i32, i32* %6
%91 = sdiv i32 %90, 10
%92 = load i8, i8* %18
%93 = sext i8 %92 to i32
%94 = add nsw i32 %93, %91
%95 = trunc i32 %94 to i8
store i8 %95, i8* %18
br label %96
96: ; preds = %79, %76
%97 = load i32, i32* %6
%98 = add nsw i32 %97, 1
store i32 %98, i32* %6
br label %99
99: ; preds = %96
%100 = load i32, i32* %11
%101 = add nsw i32 %100, 1
store i32 %101, i32* %11
br label %40
102: ; preds = %40
br label %103
103: ; preds = %102
%104 = load i32, i32* %9
%105 = add nsw i32 %104, 1
store i32 %105, i32* %9
br label %27
106: ; preds = %27
%107 = load i32, i32* %5
%108 = add nsw i32 %107, 128
store i32 %108, i32* %5
br label %109
109: ; preds = %106
%110 = load i32, i32* %7
%111 = add nsw i32 %110, 1
store i32 %111, i32* %7
br label %21
112: ; preds = %21
ret i32 0
}

LLVM IR (-O2):
define i32 @ux00ddr_phy_fixup(i64 %0) {
%2 = add i64 %0, 8328
%3 = inttoptr i64 %2 to i32*
%4 = load volatile i32, i32* %3
%5 = add i64 %0, 8332
%6 = inttoptr i64 %5 to i32*
%7 = load volatile i32, i32* %6
%8 = add i64 %0, 8336
%9 = inttoptr i64 %8 to i32*
%10 = load volatile i32, i32* %9
%11 = add i64 %0, 8340
%12 = inttoptr i64 %11 to i32*
%13 = load volatile i32, i32* %12
%14 = add i64 %0, 8840
%15 = inttoptr i64 %14 to i32*
%16 = load volatile i32, i32* %15
%17 = add i64 %0, 8844
%18 = inttoptr i64 %17 to i32*
%19 = load volatile i32, i32* %18
%20 = add i64 %0, 8848
%21 = inttoptr i64 %20 to i32*
%22 = load volatile i32, i32* %21
%23 = add i64 %0, 8852
%24 = inttoptr i64 %23 to i32*
%25 = load volatile i32, i32* %24
%26 = add i64 %0, 9352
%27 = inttoptr i64 %26 to i32*
%28 = load volatile i32, i32* %27
%29 = add i64 %0, 9356
%30 = inttoptr i64 %29 to i32*
%31 = load volatile i32, i32* %30
%32 = add i64 %0, 9360
%33 = inttoptr i64 %32 to i32*
%34 = load volatile i32, i32* %33
%35 = add i64 %0, 9364
%36 = inttoptr i64 %35 to i32*
%37 = load volatile i32, i32* %36
%38 = add i64 %0, 9864
%39 = inttoptr i64 %38 to i32*
%40 = load volatile i32, i32* %39
%41 = add i64 %0, 9868
%42 = inttoptr i64 %41 to i32*
%43 = load volatile i32, i32* %42
%44 = add i64 %0, 9872
%45 = inttoptr i64 %44 to i32*
%46 = load volatile i32, i32* %45
%47 = add i64 %0, 9876
%48 = inttoptr i64 %47 to i32*
%49 = load volatile i32, i32* %48
%50 = add i64 %0, 10376
%51 = inttoptr i64 %50 to i32*
%52 = load volatile i32, i32* %51
%53 = add i64 %0, 10380
%54 = inttoptr i64 %53 to i32*
%55 = load volatile i32, i32* %54
%56 = add i64 %0, 10384
%57 = inttoptr i64 %56 to i32*
%58 = load volatile i32, i32* %57
%59 = add i64 %0, 10388
%60 = inttoptr i64 %59 to i32*
%61 = load volatile i32, i32* %60
%62 = add i64 %0, 10888
%63 = inttoptr i64 %62 to i32*
%64 = load volatile i32, i32* %63
%65 = add i64 %0, 10892
%66 = inttoptr i64 %65 to i32*
%67 = load volatile i32, i32* %66
%68 = add i64 %0, 10896
%69 = inttoptr i64 %68 to i32*
%70 = load volatile i32, i32* %69
%71 = add i64 %0, 10900
%72 = inttoptr i64 %71 to i32*
%73 = load volatile i32, i32* %72
%74 = add i64 %0, 11400
%75 = inttoptr i64 %74 to i32*
%76 = load volatile i32, i32* %75
%77 = add i64 %0, 11404
%78 = inttoptr i64 %77 to i32*
%79 = load volatile i32, i32* %78
%80 = add i64 %0, 11408
%81 = inttoptr i64 %80 to i32*
%82 = load volatile i32, i32* %81
%83 = add i64 %0, 11412
%84 = inttoptr i64 %83 to i32*
%85 = load volatile i32, i32* %84
%86 = add i64 %0, 11912
%87 = inttoptr i64 %86 to i32*
%88 = load volatile i32, i32* %87
%89 = add i64 %0, 11916
%90 = inttoptr i64 %89 to i32*
%91 = load volatile i32, i32* %90
%92 = add i64 %0, 11920
%93 = inttoptr i64 %92 to i32*
%94 = load volatile i32, i32* %93
%95 = add i64 %0, 11924
%96 = inttoptr i64 %95 to i32*
%97 = load volatile i32, i32* %96
ret i32 0
}