int acertos(const unsigned long long int hash_sorteado,
            const unsigned long long int hash_aposta) {
  const unsigned long long int conjuncao = hash_sorteado & hash_aposta;
  int i, qtd = 0;
  unsigned long long int binario = 1;
  for (i = 0; i < 60; i++, binario *= 2)
    if (binario & conjuncao)
      qtd++;
  return qtd;
}


x86 assembly (clang, -O0):
<acertos>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x8(%rbp)
mov    %rsi,-0x10(%rbp)
mov    -0x8(%rbp),%rax
and    -0x10(%rbp),%rax
mov    %rax,-0x18(%rbp)
movl   $0x0,-0x20(%rbp)
movq   $0x1,-0x28(%rbp)
movl   $0x0,-0x1c(%rbp)
cmpl   $0x3c,-0x1c(%rbp)
jge    1172 <acertos+0x72>
mov    -0x28(%rbp),%rax
and    -0x18(%rbp),%rax
cmp    $0x0,%rax
je     1153 <acertos+0x53>
mov    -0x20(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x20(%rbp)
jmp    1158 <acertos+0x58>
mov    -0x1c(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x1c(%rbp)
mov    -0x28(%rbp),%rax
shl    $0x1,%rax
mov    %rax,-0x28(%rbp)
jmp    112e <acertos+0x2e>
mov    -0x20(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<acertos>:
and    %rsi,%rdi
xor    %eax,%eax
mov    $0x1,%ecx
mov    $0x3c,%edx
nop
mov    %rdi,%rsi
and    %rcx,%rsi
cmp    $0x1,%rsi
sbb    $0xffffffff,%eax
lea    (%rcx,%rcx,1),%rsi
and    %rdi,%rsi
cmp    $0x1,%rsi
sbb    $0xffffffff,%eax
lea    0x0(,%rcx,4),%rsi
and    %rdi,%rsi
cmp    $0x1,%rsi
sbb    $0xffffffff,%eax
lea    0x0(,%rcx,8),%rsi
and    %rdi,%rsi
cmp    $0x1,%rsi
sbb    $0xffffffff,%eax
shl    $0x4,%rcx
add    $0xfffffffc,%edx
jne    1110 <acertos+0x10>
ret

LLVM IR (-O0):
define i32 @acertos(i64 %0, i64 %1) {
%3 = alloca i64
%4 = alloca i64
%5 = alloca i64
%6 = alloca i32
%7 = alloca i32
%8 = alloca i64
store i64 %0, i64* %3
store i64 %1, i64* %4
%9 = load i64, i64* %3
%10 = load i64, i64* %4
%11 = and i64 %9, %10
store i64 %11, i64* %5
store i32 0, i32* %7
store i64 1, i64* %8
store i32 0, i32* %6
br label %12
12: ; preds = %24, %2
%13 = load i32, i32* %6
%14 = icmp slt i32 %13, 60
br i1 %14, label %15, label %29
15: ; preds = %12
%16 = load i64, i64* %8
%17 = load i64, i64* %5
%18 = and i64 %16, %17
%19 = icmp ne i64 %18, 0
br i1 %19, label %20, label %23
20: ; preds = %15
%21 = load i32, i32* %7
%22 = add nsw i32 %21, 1
store i32 %22, i32* %7
br label %23
23: ; preds = %20, %15
br label %24
24: ; preds = %23
%25 = load i32, i32* %6
%26 = add nsw i32 %25, 1
store i32 %26, i32* %6
%27 = load i64, i64* %8
%28 = mul i64 %27, 2
store i64 %28, i64* %8
br label %12
29: ; preds = %12
%30 = load i32, i32* %7
ret i32 %30
}

LLVM IR (-O2):
define i32 @acertos(i64 %0, i64 %1) {
%3 = and i64 %1, %0
br label %4
4: ; preds = %4, %2
%5 = phi i64 [ 1, %2 ], [ %28, %4 ]
%6 = phi i32 [ 0, %2 ], [ %26, %4 ]
%7 = phi i32 [ 0, %2 ], [ %27, %4 ]
%8 = and i64 %3, %5
%9 = icmp ne i64 %8, 0
%10 = zext i1 %9 to i32
%11 = add nuw nsw i32 %6, %10
%12 = shl i64 %5, 1
%13 = and i64 %3, %12
%14 = icmp ne i64 %13, 0
%15 = zext i1 %14 to i32
%16 = add nuw nsw i32 %11, %15
%17 = shl i64 %5, 2
%18 = and i64 %3, %17
%19 = icmp ne i64 %18, 0
%20 = zext i1 %19 to i32
%21 = add nuw nsw i32 %16, %20
%22 = shl i64 %5, 3
%23 = and i64 %3, %22
%24 = icmp ne i64 %23, 0
%25 = zext i1 %24 to i32
%26 = add nuw nsw i32 %21, %25
%27 = add nuw nsw i32 %7, 4
%28 = shl i64 %5, 4
%29 = icmp eq i32 %27, 60
br i1 %29, label %30, label %4
30: ; preds = %4
ret i32 %26
}