float ssim_end1(int s1, int s2, int ss, int s12) {
  static const int ssim_c1 =
      (int)(.01 * .01 * ((1 << 8) - 1) * ((1 << 8) - 1) * 64 + .5);
  static const int ssim_c2 =
      (int)(.03 * .03 * ((1 << 8) - 1) * ((1 << 8) - 1) * 64 * 63 + .5);
  int fs1 = s1;
  int fs2 = s2;
  int fss = ss;
  int fs12 = s12;
  int vars = fss * 64 - fs1 * fs1 - fs2 * fs2;
  int covar = fs12 * 64 - fs1 * fs2;
  return (float)(2 * fs1 * fs2 + ssim_c1) * (float)(2 * covar + ssim_c2) /
         ((float)(fs1 * fs1 + fs2 * fs2 + ssim_c1) * (float)(vars + ssim_c2));
}


x86 assembly (clang, -O0):
<ssim_end1>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
mov    %edx,-0xc(%rbp)
mov    %ecx,-0x10(%rbp)
mov    -0x4(%rbp),%eax
mov    %eax,-0x14(%rbp)
mov    -0x8(%rbp),%eax
mov    %eax,-0x18(%rbp)
mov    -0xc(%rbp),%eax
mov    %eax,-0x1c(%rbp)
mov    -0x10(%rbp),%eax
mov    %eax,-0x20(%rbp)
mov    -0x1c(%rbp),%eax
shl    $0x6,%eax
mov    -0x14(%rbp),%ecx
imul   -0x14(%rbp),%ecx
sub    %ecx,%eax
mov    -0x18(%rbp),%ecx
imul   -0x18(%rbp),%ecx
sub    %ecx,%eax
mov    %eax,-0x24(%rbp)
mov    -0x20(%rbp),%eax
shl    $0x6,%eax
mov    -0x14(%rbp),%ecx
imul   -0x18(%rbp),%ecx
sub    %ecx,%eax
mov    %eax,-0x28(%rbp)
mov    -0x14(%rbp),%eax
shl    $0x1,%eax
imul   -0x18(%rbp),%eax
add    $0x1a0,%eax
cvtsi2ss %eax,%xmm0
mov    -0x28(%rbp),%eax
shl    $0x1,%eax
add    $0x399bb,%eax
cvtsi2ss %eax,%xmm1
mulss  %xmm1,%xmm0
mov    -0x14(%rbp),%eax
imul   -0x14(%rbp),%eax
mov    -0x18(%rbp),%ecx
imul   -0x18(%rbp),%ecx
add    %ecx,%eax
add    $0x1a0,%eax
cvtsi2ss %eax,%xmm1
mov    -0x24(%rbp),%eax
add    $0x399bb,%eax
cvtsi2ss %eax,%xmm2
mulss  %xmm2,%xmm1
divss  %xmm1,%xmm0
pop    %rbp
ret

x86 assembly (clang, -O2):
<ssim_end1>:
shl    $0x6,%edx
mov    %esi,%r8d
imul   %edi,%esi
imul   %edi,%edi
imul   %r8d,%r8d
sub    %r8d,%edx
sub    %edi,%edx
shl    $0x6,%ecx
sub    %esi,%ecx
lea    (%rsi,%rsi,1),%eax
add    $0x1a0,%eax
cvtsi2ss %eax,%xmm1
lea    0x399bb(%rcx,%rcx,1),%eax
cvtsi2ss %eax,%xmm0
lea    (%r8,%rdi,1),%eax
add    $0x1a0,%eax
cvtsi2ss %eax,%xmm2
add    $0x399bb,%edx
cvtsi2ss %edx,%xmm3
mulss  %xmm1,%xmm0
mulss  %xmm2,%xmm3
divss  %xmm3,%xmm0
ret

LLVM IR (-O0):
@ssim_end1.ssim_c1 = internal constant i32 416
@ssim_end1.ssim_c2 = internal constant i32 235963
define float @ssim_end1(i32 %0, i32 %1, i32 %2, i32 %3) {
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
%8 = alloca i32
%9 = alloca i32
%10 = alloca i32
%11 = alloca i32
%12 = alloca i32
%13 = alloca i32
%14 = alloca i32
store i32 %0, i32* %5
store i32 %1, i32* %6
store i32 %2, i32* %7
store i32 %3, i32* %8
%15 = load i32, i32* %5
store i32 %15, i32* %9
%16 = load i32, i32* %6
store i32 %16, i32* %10
%17 = load i32, i32* %7
store i32 %17, i32* %11
%18 = load i32, i32* %8
store i32 %18, i32* %12
%19 = load i32, i32* %11
%20 = mul nsw i32 %19, 64
%21 = load i32, i32* %9
%22 = load i32, i32* %9
%23 = mul nsw i32 %21, %22
%24 = sub nsw i32 %20, %23
%25 = load i32, i32* %10
%26 = load i32, i32* %10
%27 = mul nsw i32 %25, %26
%28 = sub nsw i32 %24, %27
store i32 %28, i32* %13
%29 = load i32, i32* %12
%30 = mul nsw i32 %29, 64
%31 = load i32, i32* %9
%32 = load i32, i32* %10
%33 = mul nsw i32 %31, %32
%34 = sub nsw i32 %30, %33
store i32 %34, i32* %14
%35 = load i32, i32* %9
%36 = mul nsw i32 2, %35
%37 = load i32, i32* %10
%38 = mul nsw i32 %36, %37
%39 = add nsw i32 %38, 416
%40 = sitofp i32 %39 to float
%41 = load i32, i32* %14
%42 = mul nsw i32 2, %41
%43 = add nsw i32 %42, 235963
%44 = sitofp i32 %43 to float
%45 = fmul float %40, %44
%46 = load i32, i32* %9
%47 = load i32, i32* %9
%48 = mul nsw i32 %46, %47
%49 = load i32, i32* %10
%50 = load i32, i32* %10
%51 = mul nsw i32 %49, %50
%52 = add nsw i32 %48, %51
%53 = add nsw i32 %52, 416
%54 = sitofp i32 %53 to float
%55 = load i32, i32* %13
%56 = add nsw i32 %55, 235963
%57 = sitofp i32 %56 to float
%58 = fmul float %54, %57
%59 = fdiv float %45, %58
ret float %59
}

LLVM IR (-O2):
define float @ssim_end1(i32 %0, i32 %1, i32 %2, i32 %3) {
%5 = shl nsw i32 %2, 6
%6 = mul nsw i32 %0, %0
%7 = mul nsw i32 %1, %1
%8 = add nuw i32 %7, %6
%9 = shl nsw i32 %3, 6
%10 = mul nsw i32 %1, %0
%11 = sub nsw i32 %9, %10
%12 = shl nsw i32 %0, 1
%13 = mul nsw i32 %12, %1
%14 = add nsw i32 %13, 416
%15 = sitofp i32 %14 to float
%16 = shl nsw i32 %11, 1
%17 = add nsw i32 %16, 235963
%18 = sitofp i32 %17 to float
%19 = fmul float %15, %18
%20 = add nuw nsw i32 %8, 416
%21 = sitofp i32 %20 to float
%22 = sub i32 235963, %8
%23 = add i32 %22, %5
%24 = sitofp i32 %23 to float
%25 = fmul float %21, %24
%26 = fdiv float %19, %25
ret float %26
}