int fsel_register(int gpio_number) {
  int fsel_register;
  if (0 <= gpio_number && gpio_number < 10) {
    fsel_register = 0;
  } else if (10 <= gpio_number && gpio_number < 20) {
    fsel_register = 1;
  } else if (20 <= gpio_number && gpio_number < 30) {
    fsel_register = 2;
  } else if (30 <= gpio_number && gpio_number < 40) {
    fsel_register = 3;
  } else if (40 <= gpio_number && gpio_number < 50) {
    fsel_register = 4;
  } else if (50 <= gpio_number && gpio_number < 60) {
    fsel_register = 5;
  }
  return fsel_register;
}


x86 assembly (clang, -O0):
<fsel_register>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
xor    %eax,%eax
cmp    -0x4(%rbp),%eax
jg     1128 <fsel_register+0x28>
cmpl   $0xa,-0x4(%rbp)
jge    1128 <fsel_register+0x28>
movl   $0x0,-0x8(%rbp)
jmp    11f0 <fsel_register+0xf0>
mov    $0xa,%eax
cmp    -0x4(%rbp),%eax
jg     114c <fsel_register+0x4c>
cmpl   $0x14,-0x4(%rbp)
jge    114c <fsel_register+0x4c>
movl   $0x1,-0x8(%rbp)
jmp    11eb <fsel_register+0xeb>
mov    $0x14,%eax
cmp    -0x4(%rbp),%eax
jg     1170 <fsel_register+0x70>
cmpl   $0x1e,-0x4(%rbp)
jge    1170 <fsel_register+0x70>
movl   $0x2,-0x8(%rbp)
jmp    11e6 <fsel_register+0xe6>
mov    $0x1e,%eax
cmp    -0x4(%rbp),%eax
jg     1194 <fsel_register+0x94>
cmpl   $0x28,-0x4(%rbp)
jge    1194 <fsel_register+0x94>
movl   $0x3,-0x8(%rbp)
jmp    11e1 <fsel_register+0xe1>
mov    $0x28,%eax
cmp    -0x4(%rbp),%eax
jg     11b8 <fsel_register+0xb8>
cmpl   $0x32,-0x4(%rbp)
jge    11b8 <fsel_register+0xb8>
movl   $0x4,-0x8(%rbp)
jmp    11dc <fsel_register+0xdc>
mov    $0x32,%eax
cmp    -0x4(%rbp),%eax
jg     11d7 <fsel_register+0xd7>
cmpl   $0x3c,-0x4(%rbp)
jge    11d7 <fsel_register+0xd7>
movl   $0x5,-0x8(%rbp)
jmp    11dc <fsel_register+0xdc>
jmp    11e1 <fsel_register+0xe1>
jmp    11e6 <fsel_register+0xe6>
jmp    11eb <fsel_register+0xeb>
jmp    11f0 <fsel_register+0xf0>
mov    -0x8(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<fsel_register>:
xor    %eax,%eax
cmp    $0xa,%edi
jb     113c <fsel_register+0x3c>
lea    -0xa(%rdi),%ecx
mov    $0x1,%eax
cmp    $0xa,%ecx
jb     113c <fsel_register+0x3c>
lea    -0x14(%rdi),%ecx
mov    $0x2,%eax
cmp    $0xa,%ecx
jb     113c <fsel_register+0x3c>
lea    -0x1e(%rdi),%ecx
mov    $0x3,%eax
cmp    $0xa,%ecx
jb     113c <fsel_register+0x3c>
add    $0xffffffd8,%edi
cmp    $0xa,%edi
mov    $0x5,%eax
sbb    $0x0,%eax
ret

LLVM IR (-O0):
define i32 @fsel_register(i32 %0) {
%2 = alloca i32
%3 = alloca i32
store i32 %0, i32* %2
%4 = load i32, i32* %2
%5 = icmp sle i32 0, %4
br i1 %5, label %6, label %10
6: ; preds = %1
%7 = load i32, i32* %2
%8 = icmp slt i32 %7, 10
br i1 %8, label %9, label %10
9: ; preds = %6
store i32 0, i32* %3
br label %50
10: ; preds = %6, %1
%11 = load i32, i32* %2
%12 = icmp sle i32 10, %11
br i1 %12, label %13, label %17
13: ; preds = %10
%14 = load i32, i32* %2
%15 = icmp slt i32 %14, 20
br i1 %15, label %16, label %17
16: ; preds = %13
store i32 1, i32* %3
br label %49
17: ; preds = %13, %10
%18 = load i32, i32* %2
%19 = icmp sle i32 20, %18
br i1 %19, label %20, label %24
20: ; preds = %17
%21 = load i32, i32* %2
%22 = icmp slt i32 %21, 30
br i1 %22, label %23, label %24
23: ; preds = %20
store i32 2, i32* %3
br label %48
24: ; preds = %20, %17
%25 = load i32, i32* %2
%26 = icmp sle i32 30, %25
br i1 %26, label %27, label %31
27: ; preds = %24
%28 = load i32, i32* %2
%29 = icmp slt i32 %28, 40
br i1 %29, label %30, label %31
30: ; preds = %27
store i32 3, i32* %3
br label %47
31: ; preds = %27, %24
%32 = load i32, i32* %2
%33 = icmp sle i32 40, %32
br i1 %33, label %34, label %38
34: ; preds = %31
%35 = load i32, i32* %2
%36 = icmp slt i32 %35, 50
br i1 %36, label %37, label %38
37: ; preds = %34
store i32 4, i32* %3
br label %46
38: ; preds = %34, %31
%39 = load i32, i32* %2
%40 = icmp sle i32 50, %39
br i1 %40, label %41, label %45
41: ; preds = %38
%42 = load i32, i32* %2
%43 = icmp slt i32 %42, 60
br i1 %43, label %44, label %45
44: ; preds = %41
store i32 5, i32* %3
br label %45
45: ; preds = %44, %41, %38
br label %46
46: ; preds = %45, %37
br label %47
47: ; preds = %46, %30
br label %48
48: ; preds = %47, %23
br label %49
49: ; preds = %48, %16
br label %50
50: ; preds = %49, %9
%51 = load i32, i32* %3
ret i32 %51
}

LLVM IR (-O2):
define i32 @fsel_register(i32 %0) {
%2 = icmp ult i32 %0, 10
br i1 %2, label %16, label %3
3: ; preds = %1
%4 = add i32 %0, -10
%5 = icmp ult i32 %4, 10
br i1 %5, label %16, label %6
6: ; preds = %3
%7 = add i32 %0, -20
%8 = icmp ult i32 %7, 10
br i1 %8, label %16, label %9
9: ; preds = %6
%10 = add i32 %0, -30
%11 = icmp ult i32 %10, 10
br i1 %11, label %16, label %12
12: ; preds = %9
%13 = add i32 %0, -40
%14 = icmp ult i32 %13, 10
%15 = select i1 %14, i32 4, i32 5
br label %16
16: ; preds = %12, %9, %6, %3, %1
%17 = phi i32 [ 0, %1 ], [ 1, %3 ], [ 2, %6 ], [ 3, %9 ], [ %15, %12 ]
ret i32 %17
}