int divide_evenly(long dividend) {
  for (int i = 1; i <= 20; i++) {
    if (dividend % i != 0)
      return 0;
  }
  return dividend;
}


x86 assembly (clang, -O0):
<divide_evenly>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x10(%rbp)
movl   $0x1,-0x14(%rbp)
cmpl   $0x14,-0x14(%rbp)
jg     114f <divide_evenly+0x4f>
mov    -0x10(%rbp),%rax
movslq -0x14(%rbp),%rcx
cqto
idiv   %rcx
cmp    $0x0,%rdx
je     113c <divide_evenly+0x3c>
movl   $0x0,-0x4(%rbp)
jmp    1156 <divide_evenly+0x56>
jmp    1141 <divide_evenly+0x41>
mov    -0x14(%rbp),%eax
add    $0x1,%eax
mov    %eax,-0x14(%rbp)
jmp    110f <divide_evenly+0xf>
mov    -0x10(%rbp),%rax
mov    %eax,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<divide_evenly>:
push   %r15
push   %r14
push   %r12
push   %rbx
mov    %rdi,%rbx
and    $0x1,%edi
movabs $0x5555555555555556,%rdx
55 55 55
mov    %rbx,%rax
imul   %rdx
mov    %rdx,%rax
shr    $0x3f,%rax
add    %rdx,%rax
lea    (%rax,%rax,2),%rax
mov    %rbx,%rdx
sub    %rax,%rdx
mov    %ebx,%esi
and    $0x3,%esi
or     %rdi,%rsi
or     %rdx,%rsi
movabs $0x6666666666666667,%rdx
66 66 66
mov    %rbx,%rax
imul   %rdx
mov    %rdx,%r8
mov    %rdx,%rax
sar    %rax
mov    %rdx,%r9
shr    $0x3f,%r9
add    %r9,%rax
lea    (%rax,%rax,4),%rax
mov    %rbx,%rcx
sub    %rax,%rcx
movabs $0x2aaaaaaaaaaaaaab,%rdx
aa aa 2a
mov    %rbx,%rax
imul   %rdx
mov    %rdx,%r12
or     %rsi,%rcx
mov    %rdx,%r11
shr    $0x3f,%r11
lea    (%rdx,%r11,1),%rax
add    %rax,%rax
lea    (%rax,%rax,2),%rsi
mov    %rbx,%r15
movabs $0x4924924924924925,%rdx
92 24 49
mov    %rbx,%rax
imul   %rdx
mov    %rdx,%r14
sub    %rsi,%r15
mov    %rdx,%rsi
sar    %rsi
mov    %rdx,%r10
shr    $0x3f,%r10
add    %r10,%rsi
lea    0x0(,%rsi,8),%rax
sub    %rax,%rsi
add    %rbx,%rsi
or     %r15,%rsi
or     %rcx,%rsi
mov    %ebx,%ecx
movabs $0x1c71c71c71c71c72,%rdx
c7 71 1c
mov    %rbx,%rax
imul   %rdx
and    $0x7,%ecx
mov    %rdx,%rax
shr    $0x3f,%rax
add    %rdx,%rax
lea    (%rax,%rax,8),%rax
mov    %rbx,%rdx
sub    %rax,%rdx
or     %rcx,%rdx
mov    %r8,%rax
sar    $0x2,%rax
add    %r9,%rax
add    %rax,%rax
lea    (%rax,%rax,4),%rax
mov    %rbx,%rdi
sub    %rax,%rdi
or     %rdx,%rdi
movabs $0x2e8ba2e8ba2e8ba3,%rdx
a2 8b 2e
mov    %rbx,%rax
imul   %rdx
mov    %rdx,%rax
shr    $0x3f,%rax
sar    %rdx
add    %rax,%rdx
lea    (%rdx,%rdx,4),%rax
lea    (%rdx,%rax,2),%rax
mov    %rbx,%rcx
sub    %rax,%rcx
or     %rdi,%rcx
or     %rsi,%rcx
shr    %r12
add    %r11,%r12
shl    $0x2,%r12
lea    (%r12,%r12,2),%rax
mov    %rbx,%rsi
sub    %rax,%rsi
movabs $0x4ec4ec4ec4ec4ec5,%rdx
ec c4 4e
mov    %rbx,%rax
imul   %rdx
mov    %rdx,%rax
shr    $0x3f,%rax
sar    $0x2,%rdx
add    %rax,%rdx
lea    (%rdx,%rdx,2),%rax
lea    (%rdx,%rax,4),%rax
mov    %rbx,%rdx
sub    %rax,%rdx
or     %rsi,%rdx
sar    $0x2,%r14
add    %r10,%r14
mov    %r14,%rax
shl    $0x4,%rax
mov    %r14,%rdi
sub    %rax,%rdi
add    %r14,%rdi
add    %rbx,%rdi
or     %rdx,%rdi
movabs $0x8888888888888889,%rdx
88 88 88
mov    %rbx,%rax
imul   %rdx
add    %rbx,%rdx
mov    %rdx,%rax
shr    $0x3f,%rax
sar    $0x3,%rdx
add    %rax,%rdx
lea    (%rdx,%rdx,4),%rax
lea    (%rax,%rax,2),%rax
mov    %rbx,%rsi
sub    %rax,%rsi
or     %rdi,%rsi
or     %rcx,%rsi
mov    %ebx,%edi
movabs $0x7878787878787879,%rdx
78 78 78
mov    %rbx,%rax
imul   %rdx
and    $0xf,%edi
mov    %rdx,%rax
shr    $0x3f,%rax
sar    $0x3,%rdx
add    %rax,%rdx
mov    %rdx,%rax
shl    $0x4,%rax
add    %rdx,%rax
mov    %rbx,%rcx
sub    %rax,%rcx
or     %rdi,%rcx
movabs $0xe38e38e38e38e39,%rdx
e3 38 0e
mov    %rbx,%rax
imul   %rdx
mov    %rdx,%rax
shr    $0x3f,%rax
add    %rdx,%rax
add    %rax,%rax
lea    (%rax,%rax,8),%rax
mov    %rbx,%rdi
sub    %rax,%rdi
or     %rcx,%rdi
movabs $0xd79435e50d79436,%rcx
43 79 0d
mov    %rbx,%rax
imul   %rcx
mov    %rdx,%rax
shr    $0x3f,%rax
add    %rdx,%rax
lea    (%rax,%rax,8),%rcx
lea    (%rax,%rcx,2),%rax
mov    %rbx,%rcx
sub    %rax,%rcx
or     %rdi,%rcx
or     %rsi,%rcx
sar    $0x3,%r8
add    %r9,%r8
shl    $0x2,%r8
lea    (%r8,%r8,4),%rax
mov    %rbx,%rdx
sub    %rax,%rdx
xor    %eax,%eax
or     %rcx,%rdx
cmove  %ebx,%eax
pop    %rbx
pop    %r12
pop    %r14
pop    %r15
ret

LLVM IR (-O0):
define i32 @divide_evenly(i64 %0) {
%2 = alloca i32
%3 = alloca i64
%4 = alloca i32
store i64 %0, i64* %3
store i32 1, i32* %4
br label %5
5: ; preds = %16, %1
%6 = load i32, i32* %4
%7 = icmp sle i32 %6, 20
br i1 %7, label %8, label %19
8: ; preds = %5
%9 = load i64, i64* %3
%10 = load i32, i32* %4
%11 = sext i32 %10 to i64
%12 = srem i64 %9, %11
%13 = icmp ne i64 %12, 0
br i1 %13, label %14, label %15
14: ; preds = %8
store i32 0, i32* %2
br label %22
15: ; preds = %8
br label %16
16: ; preds = %15
%17 = load i32, i32* %4
%18 = add nsw i32 %17, 1
store i32 %18, i32* %4
br label %5
19: ; preds = %5
%20 = load i64, i64* %3
%21 = trunc i64 %20 to i32
store i32 %21, i32* %2
br label %22
22: ; preds = %19, %14
%23 = load i32, i32* %2
ret i32 %23
}

LLVM IR (-O2):
define i32 @divide_evenly(i64 %0) {
%2 = and i64 %0, 1
%3 = icmp eq i64 %2, 0
%4 = srem i64 %0, 3
%5 = icmp eq i64 %4, 0
%6 = and i1 %3, %5
%7 = and i64 %0, 3
%8 = icmp eq i64 %7, 0
%9 = and i1 %6, %8
%10 = srem i64 %0, 5
%11 = icmp eq i64 %10, 0
%12 = and i1 %9, %11
%13 = srem i64 %0, 6
%14 = icmp eq i64 %13, 0
%15 = and i1 %12, %14
%16 = srem i64 %0, 7
%17 = icmp eq i64 %16, 0
%18 = and i1 %15, %17
%19 = and i64 %0, 7
%20 = icmp eq i64 %19, 0
%21 = and i1 %18, %20
%22 = srem i64 %0, 9
%23 = icmp eq i64 %22, 0
%24 = and i1 %21, %23
%25 = srem i64 %0, 10
%26 = icmp eq i64 %25, 0
%27 = and i1 %24, %26
%28 = srem i64 %0, 11
%29 = icmp eq i64 %28, 0
%30 = and i1 %27, %29
%31 = srem i64 %0, 12
%32 = icmp eq i64 %31, 0
%33 = and i1 %30, %32
%34 = srem i64 %0, 13
%35 = icmp eq i64 %34, 0
%36 = and i1 %33, %35
%37 = srem i64 %0, 14
%38 = icmp eq i64 %37, 0
%39 = and i1 %36, %38
%40 = srem i64 %0, 15
%41 = icmp eq i64 %40, 0
%42 = and i1 %39, %41
%43 = and i64 %0, 15
%44 = icmp eq i64 %43, 0
%45 = and i1 %42, %44
%46 = srem i64 %0, 17
%47 = icmp eq i64 %46, 0
%48 = and i1 %45, %47
%49 = srem i64 %0, 18
%50 = icmp eq i64 %49, 0
%51 = and i1 %48, %50
%52 = srem i64 %0, 19
%53 = icmp eq i64 %52, 0
%54 = and i1 %51, %53
%55 = srem i64 %0, 20
%56 = icmp eq i64 %55, 0
%57 = and i1 %54, %56
%58 = select i1 %57, i1 false, i1 true
%59 = trunc i64 %0 to i32
%60 = select i1 %58, i32 0, i32 %59
ret i32 %60
}