int isValidVCFBase(char input) {
  if (input == 'A' || input == 'C' || input == 'G' || input == 'T' ||
      input == 'N' || input == 'a' || input == 'c' || input == 'g' ||
      input == 't' || input == 'n' || input == '.')
    return 1;
  return 0;
}


x86 assembly (clang, -O0):
<isValidVCFBase>:
push   %rbp
mov    %rsp,%rbp
mov    %dil,%al
mov    %al,-0x5(%rbp)
movsbl -0x5(%rbp),%eax
cmp    $0x41,%eax
je     1199 <isValidVCFBase+0x99>
movsbl -0x5(%rbp),%eax
cmp    $0x43,%eax
je     1199 <isValidVCFBase+0x99>
movsbl -0x5(%rbp),%eax
cmp    $0x47,%eax
je     1199 <isValidVCFBase+0x99>
movsbl -0x5(%rbp),%eax
cmp    $0x54,%eax
je     1199 <isValidVCFBase+0x99>
movsbl -0x5(%rbp),%eax
cmp    $0x4e,%eax
je     1199 <isValidVCFBase+0x99>
movsbl -0x5(%rbp),%eax
cmp    $0x61,%eax
je     1199 <isValidVCFBase+0x99>
movsbl -0x5(%rbp),%eax
cmp    $0x63,%eax
je     1199 <isValidVCFBase+0x99>
movsbl -0x5(%rbp),%eax
cmp    $0x67,%eax
je     1199 <isValidVCFBase+0x99>
movsbl -0x5(%rbp),%eax
cmp    $0x74,%eax
je     1199 <isValidVCFBase+0x99>
movsbl -0x5(%rbp),%eax
cmp    $0x6e,%eax
je     1199 <isValidVCFBase+0x99>
movsbl -0x5(%rbp),%eax
cmp    $0x2e,%eax
jne    11a5 <isValidVCFBase+0xa5>
movl   $0x1,-0x4(%rbp)
jmp    11ac <isValidVCFBase+0xac>
movl   $0x0,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<isValidVCFBase>:
add    $0xd2,%dil
cmp    $0x46,%dil
ja     1124 <isValidVCFBase+0x24>
mov    $0x1,%eax
movzbl %dil,%ecx
lea    0xee6(%rip),%rdx
movslq (%rdx,%rcx,4),%rcx
add    %rdx,%rcx
jmp    *%rcx
ret
xor    %eax,%eax
ret

LLVM IR (-O0):
define i32 @isValidVCFBase(i8 signext %0) {
%2 = alloca i32
%3 = alloca i8
store i8 %0, i8* %3
%4 = load i8, i8* %3
%5 = sext i8 %4 to i32
%6 = icmp eq i32 %5, 65
br i1 %6, label %47, label %7
7: ; preds = %1
%8 = load i8, i8* %3
%9 = sext i8 %8 to i32
%10 = icmp eq i32 %9, 67
br i1 %10, label %47, label %11
11: ; preds = %7
%12 = load i8, i8* %3
%13 = sext i8 %12 to i32
%14 = icmp eq i32 %13, 71
br i1 %14, label %47, label %15
15: ; preds = %11
%16 = load i8, i8* %3
%17 = sext i8 %16 to i32
%18 = icmp eq i32 %17, 84
br i1 %18, label %47, label %19
19: ; preds = %15
%20 = load i8, i8* %3
%21 = sext i8 %20 to i32
%22 = icmp eq i32 %21, 78
br i1 %22, label %47, label %23
23: ; preds = %19
%24 = load i8, i8* %3
%25 = sext i8 %24 to i32
%26 = icmp eq i32 %25, 97
br i1 %26, label %47, label %27
27: ; preds = %23
%28 = load i8, i8* %3
%29 = sext i8 %28 to i32
%30 = icmp eq i32 %29, 99
br i1 %30, label %47, label %31
31: ; preds = %27
%32 = load i8, i8* %3
%33 = sext i8 %32 to i32
%34 = icmp eq i32 %33, 103
br i1 %34, label %47, label %35
35: ; preds = %31
%36 = load i8, i8* %3
%37 = sext i8 %36 to i32
%38 = icmp eq i32 %37, 116
br i1 %38, label %47, label %39
39: ; preds = %35
%40 = load i8, i8* %3
%41 = sext i8 %40 to i32
%42 = icmp eq i32 %41, 110
br i1 %42, label %47, label %43
43: ; preds = %39
%44 = load i8, i8* %3
%45 = sext i8 %44 to i32
%46 = icmp eq i32 %45, 46
br i1 %46, label %47, label %48
47: ; preds = %43, %39, %35, %31, %27, %23, %19, %15, %11, %7, %1
store i32 1, i32* %2
br label %49
48: ; preds = %43
store i32 0, i32* %2
br label %49
49: ; preds = %48, %47
%50 = load i32, i32* %2
ret i32 %50
}

LLVM IR (-O2):
define i32 @isValidVCFBase(i8 signext %0) {
switch i8 %0, label %2 [
i8 116, label %3
i8 110, label %3
i8 103, label %3
i8 99, label %3
i8 97, label %3
i8 84, label %3
i8 78, label %3
i8 71, label %3
i8 67, label %3
i8 65, label %3
i8 46, label %3
]
2: ; preds = %1
br label %3
3: ; preds = %1, %1, %1, %1, %1, %1, %1, %1, %1, %1, %1, %2
%4 = phi i32 [ 0, %2 ], [ 1, %1 ], [ 1, %1 ], [ 1, %1 ], [ 1, %1 ], [ 1, %1 ], [ 1, %1 ], [ 1, %1 ], [ 1, %1 ], [ 1, %1 ], [ 1, %1 ], [ 1, %1 ]
ret i32 %4
}