int is_branch_reg_cond(const char *cond) {
  if ((cond[0] == 'n' || cond[0] == 'l') && cond[1] == 'z' && cond[2] == '\0')
    return 1;
  if (cond[0] == 'z' && cond[1] == '\0')
    return 1;
  if ((cond[0] == 'g' || cond[0] == 'l') && cond[1] == 'e' && cond[2] == 'z' &&
      cond[3] == '\0')
    return 1;
  if (cond[0] == 'g' && cond[1] == 'z' && cond[2] == '\0')
    return 1;
  return 0;
}


x86 assembly (clang, -O0):
<is_branch_reg_cond>:
push   %rbp
mov    %rsp,%rbp
mov    %rdi,-0x10(%rbp)
mov    -0x10(%rbp),%rax
movsbl (%rax),%eax
cmp    $0x6e,%eax
je     1128 <is_branch_reg_cond+0x28>
mov    -0x10(%rbp),%rax
movsbl (%rax),%eax
cmp    $0x6c,%eax
jne    1156 <is_branch_reg_cond+0x56>
mov    -0x10(%rbp),%rax
movsbl 0x1(%rax),%eax
cmp    $0x7a,%eax
jne    1156 <is_branch_reg_cond+0x56>
mov    -0x10(%rbp),%rax
movsbl 0x2(%rax),%eax
cmp    $0x0,%eax
jne    1156 <is_branch_reg_cond+0x56>
movl   $0x1,-0x4(%rbp)
jmp    1227 <is_branch_reg_cond+0x127>
mov    -0x10(%rbp),%rax
movsbl (%rax),%eax
cmp    $0x7a,%eax
jne    1183 <is_branch_reg_cond+0x83>
mov    -0x10(%rbp),%rax
movsbl 0x1(%rax),%eax
cmp    $0x0,%eax
jne    1183 <is_branch_reg_cond+0x83>
movl   $0x1,-0x4(%rbp)
jmp    1227 <is_branch_reg_cond+0x127>
mov    -0x10(%rbp),%rax
movsbl (%rax),%eax
cmp    $0x67,%eax
je     11a3 <is_branch_reg_cond+0xa3>
mov    -0x10(%rbp),%rax
movsbl (%rax),%eax
cmp    $0x6c,%eax
jne    11e2 <is_branch_reg_cond+0xe2>
mov    -0x10(%rbp),%rax
movsbl 0x1(%rax),%eax
cmp    $0x65,%eax
jne    11e2 <is_branch_reg_cond+0xe2>
mov    -0x10(%rbp),%rax
movsbl 0x2(%rax),%eax
cmp    $0x7a,%eax
jne    11e2 <is_branch_reg_cond+0xe2>
mov    -0x10(%rbp),%rax
movsbl 0x3(%rax),%eax
cmp    $0x0,%eax
jne    11e2 <is_branch_reg_cond+0xe2>
movl   $0x1,-0x4(%rbp)
jmp    1227 <is_branch_reg_cond+0x127>
mov    -0x10(%rbp),%rax
movsbl (%rax),%eax
cmp    $0x67,%eax
jne    1220 <is_branch_reg_cond+0x120>
mov    -0x10(%rbp),%rax
movsbl 0x1(%rax),%eax
cmp    $0x7a,%eax
jne    1220 <is_branch_reg_cond+0x120>
mov    -0x10(%rbp),%rax
movsbl 0x2(%rax),%eax
cmp    $0x0,%eax
jne    1220 <is_branch_reg_cond+0x120>
movl   $0x1,-0x4(%rbp)
jmp    1227 <is_branch_reg_cond+0x127>
movl   $0x0,-0x4(%rbp)
mov    -0x4(%rbp),%eax
pop    %rbp
ret

x86 assembly (clang, -O2):
<is_branch_reg_cond>:
mov    (%rdi),%al
lea    -0x67(%rax),%ecx
cmp    $0x13,%cl
ja     1165 <is_branch_reg_cond+0x65>
movzbl %cl,%ecx
lea    0xeec(%rip),%rdx
movslq (%rdx,%rcx,4),%rcx
add    %rdx,%rcx
jmp    *%rcx
mov    0x1(%rdi),%cl
cmp    $0x7a,%cl
jne    112b <is_branch_reg_cond+0x2b>
cmpb   $0x0,0x2(%rdi)
je     1159 <is_branch_reg_cond+0x59>
cmp    $0x6c,%al
jne    1165 <is_branch_reg_cond+0x65>
cmp    $0x65,%cl
je     113e <is_branch_reg_cond+0x3e>
jmp    114a <is_branch_reg_cond+0x4a>
mov    0x1(%rdi),%cl
cmp    $0x65,%cl
jne    114a <is_branch_reg_cond+0x4a>
cmpb   $0x7a,0x2(%rdi)
jne    114a <is_branch_reg_cond+0x4a>
cmpb   $0x0,0x3(%rdi)
je     1159 <is_branch_reg_cond+0x59>
cmp    $0x67,%al
jne    1165 <is_branch_reg_cond+0x65>
cmp    $0x7a,%cl
jne    1165 <is_branch_reg_cond+0x65>
cmpb   $0x0,0x2(%rdi)
jne    1165 <is_branch_reg_cond+0x65>
mov    $0x1,%eax
ret
cmpb   $0x0,0x1(%rdi)
je     1159 <is_branch_reg_cond+0x59>
xor    %eax,%eax
ret

LLVM IR (-O0):
define i32 @is_branch_reg_cond(i8* %0) {
%2 = alloca i32
%3 = alloca i8*
store i8* %0, i8** %3
%4 = load i8*, i8** %3
%5 = getelementptr inbounds i8, i8* %4, i64 0
%6 = load i8, i8* %5
%7 = sext i8 %6 to i32
%8 = icmp eq i32 %7, 110
br i1 %8, label %15, label %9
9: ; preds = %1
%10 = load i8*, i8** %3
%11 = getelementptr inbounds i8, i8* %10, i64 0
%12 = load i8, i8* %11
%13 = sext i8 %12 to i32
%14 = icmp eq i32 %13, 108
br i1 %14, label %15, label %28
15: ; preds = %9, %1
%16 = load i8*, i8** %3
%17 = getelementptr inbounds i8, i8* %16, i64 1
%18 = load i8, i8* %17
%19 = sext i8 %18 to i32
%20 = icmp eq i32 %19, 122
br i1 %20, label %21, label %28
21: ; preds = %15
%22 = load i8*, i8** %3
%23 = getelementptr inbounds i8, i8* %22, i64 2
%24 = load i8, i8* %23
%25 = sext i8 %24 to i32
%26 = icmp eq i32 %25, 0
br i1 %26, label %27, label %28
27: ; preds = %21
store i32 1, i32* %2
br label %92
28: ; preds = %21, %15, %9
%29 = load i8*, i8** %3
%30 = getelementptr inbounds i8, i8* %29, i64 0
%31 = load i8, i8* %30
%32 = sext i8 %31 to i32
%33 = icmp eq i32 %32, 122
br i1 %33, label %34, label %41
34: ; preds = %28
%35 = load i8*, i8** %3
%36 = getelementptr inbounds i8, i8* %35, i64 1
%37 = load i8, i8* %36
%38 = sext i8 %37 to i32
%39 = icmp eq i32 %38, 0
br i1 %39, label %40, label %41
40: ; preds = %34
store i32 1, i32* %2
br label %92
41: ; preds = %34, %28
%42 = load i8*, i8** %3
%43 = getelementptr inbounds i8, i8* %42, i64 0
%44 = load i8, i8* %43
%45 = sext i8 %44 to i32
%46 = icmp eq i32 %45, 103
br i1 %46, label %53, label %47
47: ; preds = %41
%48 = load i8*, i8** %3
%49 = getelementptr inbounds i8, i8* %48, i64 0
%50 = load i8, i8* %49
%51 = sext i8 %50 to i32
%52 = icmp eq i32 %51, 108
br i1 %52, label %53, label %72
53: ; preds = %47, %41
%54 = load i8*, i8** %3
%55 = getelementptr inbounds i8, i8* %54, i64 1
%56 = load i8, i8* %55
%57 = sext i8 %56 to i32
%58 = icmp eq i32 %57, 101
br i1 %58, label %59, label %72
59: ; preds = %53
%60 = load i8*, i8** %3
%61 = getelementptr inbounds i8, i8* %60, i64 2
%62 = load i8, i8* %61
%63 = sext i8 %62 to i32
%64 = icmp eq i32 %63, 122
br i1 %64, label %65, label %72
65: ; preds = %59
%66 = load i8*, i8** %3
%67 = getelementptr inbounds i8, i8* %66, i64 3
%68 = load i8, i8* %67
%69 = sext i8 %68 to i32
%70 = icmp eq i32 %69, 0
br i1 %70, label %71, label %72
71: ; preds = %65
store i32 1, i32* %2
br label %92
72: ; preds = %65, %59, %53, %47
%73 = load i8*, i8** %3
%74 = getelementptr inbounds i8, i8* %73, i64 0
%75 = load i8, i8* %74
%76 = sext i8 %75 to i32
%77 = icmp eq i32 %76, 103
br i1 %77, label %78, label %91
78: ; preds = %72
%79 = load i8*, i8** %3
%80 = getelementptr inbounds i8, i8* %79, i64 1
%81 = load i8, i8* %80
%82 = sext i8 %81 to i32
%83 = icmp eq i32 %82, 122
br i1 %83, label %84, label %91
84: ; preds = %78
%85 = load i8*, i8** %3
%86 = getelementptr inbounds i8, i8* %85, i64 2
%87 = load i8, i8* %86
%88 = sext i8 %87 to i32
%89 = icmp eq i32 %88, 0
br i1 %89, label %90, label %91
90: ; preds = %84
store i32 1, i32* %2
br label %92
91: ; preds = %84, %78, %72
store i32 0, i32* %2
br label %92
92: ; preds = %91, %90, %71, %40, %27
%93 = load i32, i32* %2
ret i32 %93
}

LLVM IR (-O2):
define i32 @is_branch_reg_cond(i8* nocapture %0) {
%2 = load i8, i8* %0
switch i8 %2, label %39 [
i8 110, label %6
i8 108, label %6
i8 122, label %14
i8 103, label %3
]
3: ; preds = %1
%4 = getelementptr inbounds i8, i8* %0, i64 1
%5 = load i8, i8* %4
br label %20
6: ; preds = %1, %1
%7 = getelementptr inbounds i8, i8* %0, i64 1
%8 = load i8, i8* %7
%9 = icmp eq i8 %8, 122
br i1 %9, label %10, label %18
10: ; preds = %6
%11 = getelementptr inbounds i8, i8* %0, i64 2
%12 = load i8, i8* %11
%13 = icmp eq i8 %12, 0
br i1 %13, label %40, label %18
14: ; preds = %1
%15 = getelementptr inbounds i8, i8* %0, i64 1
%16 = load i8, i8* %15
%17 = icmp eq i8 %16, 0
br i1 %17, label %40, label %39
18: ; preds = %6, %10
%19 = icmp eq i8 %2, 108
br i1 %19, label %20, label %39
20: ; preds = %18, %3
%21 = phi i8 [ %5, %3 ], [ %8, %18 ]
%22 = icmp eq i8 %21, 101
br i1 %22, label %23, label %31
23: ; preds = %20
%24 = getelementptr inbounds i8, i8* %0, i64 2
%25 = load i8, i8* %24
%26 = icmp eq i8 %25, 122
br i1 %26, label %27, label %31
27: ; preds = %23
%28 = getelementptr inbounds i8, i8* %0, i64 3
%29 = load i8, i8* %28
%30 = icmp eq i8 %29, 0
br i1 %30, label %40, label %31
31: ; preds = %27, %23, %20
%32 = icmp eq i8 %2, 103
%33 = icmp eq i8 %21, 122
%34 = select i1 %32, i1 %33, i1 false
br i1 %34, label %35, label %39
35: ; preds = %31
%36 = getelementptr inbounds i8, i8* %0, i64 2
%37 = load i8, i8* %36
%38 = icmp eq i8 %37, 0
br i1 %38, label %40, label %39
39: ; preds = %18, %1, %14, %35, %31
br label %40
40: ; preds = %35, %27, %14, %10, %39
%41 = phi i32 [ 0, %39 ], [ 1, %10 ], [ 1, %14 ], [ 1, %27 ], [ 1, %35 ]
ret i32 %41
}