unsigned long YUV_to_BGR(int y, int u, int v) {
  int r, g, b;
  y = 1164 * (y - 16);
  u -= 128;
  v -= 128;
  r = (y + 1596 * v) / 1000;
  g = (y - 813 * v - 392 * u) / 1000;
  b = (y + 2017 * u) / 1000;
  if (r < 0)
    r = 0;
  if (r > 255)
    r = 255;
  if (g < 0)
    g = 0;
  if (g > 255)
    g = 255;
  if (b < 0)
    b = 0;
  if (b > 255)
    b = 255;
  return b | (g << 8) | (r << 16);
}


x86 assembly (clang, -O0):
<YUV_to_BGR>:
push   %rbp
mov    %rsp,%rbp
mov    %edi,-0x4(%rbp)
mov    %esi,-0x8(%rbp)
mov    %edx,-0xc(%rbp)
mov    -0x4(%rbp),%eax
sub    $0x10,%eax
imul   $0x48c,%eax,%eax
mov    %eax,-0x4(%rbp)
mov    -0x8(%rbp),%eax
sub    $0x80,%eax
mov    %eax,-0x8(%rbp)
mov    -0xc(%rbp),%eax
sub    $0x80,%eax
mov    %eax,-0xc(%rbp)
mov    -0x4(%rbp),%eax
imul   $0x63c,-0xc(%rbp),%ecx
add    %ecx,%eax
mov    $0x3e8,%ecx
cltd
idiv   %ecx
mov    %eax,-0x10(%rbp)
mov    -0x4(%rbp),%eax
imul   $0x32d,-0xc(%rbp),%ecx
sub    %ecx,%eax
imul   $0x188,-0x8(%rbp),%ecx
sub    %ecx,%eax
mov    $0x3e8,%ecx
cltd
idiv   %ecx
mov    %eax,-0x14(%rbp)
mov    -0x4(%rbp),%eax
imul   $0x7e1,-0x8(%rbp),%ecx
add    %ecx,%eax
mov    $0x3e8,%ecx
cltd
idiv   %ecx
mov    %eax,-0x18(%rbp)
cmpl   $0x0,-0x10(%rbp)
jge    1191 <YUV_to_BGR+0x91>
movl   $0x0,-0x10(%rbp)
cmpl   $0xff,-0x10(%rbp)
jle    11a5 <YUV_to_BGR+0xa5>
movl   $0xff,-0x10(%rbp)
cmpl   $0x0,-0x14(%rbp)
jge    11b6 <YUV_to_BGR+0xb6>
movl   $0x0,-0x14(%rbp)
cmpl   $0xff,-0x14(%rbp)
jle    11ca <YUV_to_BGR+0xca>
movl   $0xff,-0x14(%rbp)
cmpl   $0x0,-0x18(%rbp)
jge    11db <YUV_to_BGR+0xdb>
movl   $0x0,-0x18(%rbp)
cmpl   $0xff,-0x18(%rbp)
jle    11ef <YUV_to_BGR+0xef>
movl   $0xff,-0x18(%rbp)
mov    -0x18(%rbp),%eax
mov    -0x14(%rbp),%ecx
shl    $0x8,%ecx
or     %ecx,%eax
mov    -0x10(%rbp),%ecx
shl    $0x10,%ecx
or     %ecx,%eax
cltq
pop    %rbp
ret

x86 assembly (clang, -O2):
<YUV_to_BGR>:
imul   $0x48c,%edi,%edi
add    $0xffffff80,%esi
add    $0xffffff80,%edx
imul   $0x63c,%edx,%eax
add    %edi,%eax
add    $0xffffb740,%eax
cltq
imul   $0x10624dd3,%rax,%rax
mov    %rax,%rcx
shr    $0x3f,%rcx
sar    $0x26,%rax
add    %ecx,%eax
imul   $0xfffffcd3,%edx,%ecx
imul   $0xfffffe78,%esi,%edx
add    %edi,%edx
add    $0xffffb740,%edx
add    %ecx,%edx
movslq %edx,%rcx
imul   $0x10624dd3,%rcx,%rcx
mov    %rcx,%rdx
shr    $0x3f,%rdx
sar    $0x26,%rcx
add    %edx,%ecx
imul   $0x7e1,%esi,%edx
add    %edi,%edx
add    $0xffffb740,%edx
movslq %edx,%rdx
imul   $0x10624dd3,%rdx,%rdx
mov    %rdx,%rsi
shr    $0x3f,%rsi
sar    $0x26,%rdx
add    %esi,%edx
xor    %esi,%esi
test   %eax,%eax
cmovs  %esi,%eax
cmp    $0xff,%eax
mov    $0xff,%edi
cmovae %edi,%eax
test   %ecx,%ecx
cmovs  %esi,%ecx
cmp    $0xff,%ecx
cmovae %edi,%ecx
test   %edx,%edx
cmovs  %esi,%edx
cmp    $0xff,%edx
cmovae %edi,%edx
shl    $0x8,%ecx
shl    $0x10,%eax
or     %edx,%eax
or     %ecx,%eax
ret

LLVM IR (-O0):
define i64 @YUV_to_BGR(i32 %0, i32 %1, i32 %2) {
%4 = alloca i32
%5 = alloca i32
%6 = alloca i32
%7 = alloca i32
%8 = alloca i32
%9 = alloca i32
store i32 %0, i32* %4
store i32 %1, i32* %5
store i32 %2, i32* %6
%10 = load i32, i32* %4
%11 = sub nsw i32 %10, 16
%12 = mul nsw i32 1164, %11
store i32 %12, i32* %4
%13 = load i32, i32* %5
%14 = sub nsw i32 %13, 128
store i32 %14, i32* %5
%15 = load i32, i32* %6
%16 = sub nsw i32 %15, 128
store i32 %16, i32* %6
%17 = load i32, i32* %4
%18 = load i32, i32* %6
%19 = mul nsw i32 1596, %18
%20 = add nsw i32 %17, %19
%21 = sdiv i32 %20, 1000
store i32 %21, i32* %7
%22 = load i32, i32* %4
%23 = load i32, i32* %6
%24 = mul nsw i32 813, %23
%25 = sub nsw i32 %22, %24
%26 = load i32, i32* %5
%27 = mul nsw i32 392, %26
%28 = sub nsw i32 %25, %27
%29 = sdiv i32 %28, 1000
store i32 %29, i32* %8
%30 = load i32, i32* %4
%31 = load i32, i32* %5
%32 = mul nsw i32 2017, %31
%33 = add nsw i32 %30, %32
%34 = sdiv i32 %33, 1000
store i32 %34, i32* %9
%35 = load i32, i32* %7
%36 = icmp slt i32 %35, 0
br i1 %36, label %37, label %38
37: ; preds = %3
store i32 0, i32* %7
br label %38
38: ; preds = %37, %3
%39 = load i32, i32* %7
%40 = icmp sgt i32 %39, 255
br i1 %40, label %41, label %42
41: ; preds = %38
store i32 255, i32* %7
br label %42
42: ; preds = %41, %38
%43 = load i32, i32* %8
%44 = icmp slt i32 %43, 0
br i1 %44, label %45, label %46
45: ; preds = %42
store i32 0, i32* %8
br label %46
46: ; preds = %45, %42
%47 = load i32, i32* %8
%48 = icmp sgt i32 %47, 255
br i1 %48, label %49, label %50
49: ; preds = %46
store i32 255, i32* %8
br label %50
50: ; preds = %49, %46
%51 = load i32, i32* %9
%52 = icmp slt i32 %51, 0
br i1 %52, label %53, label %54
53: ; preds = %50
store i32 0, i32* %9
br label %54
54: ; preds = %53, %50
%55 = load i32, i32* %9
%56 = icmp sgt i32 %55, 255
br i1 %56, label %57, label %58
57: ; preds = %54
store i32 255, i32* %9
br label %58
58: ; preds = %57, %54
%59 = load i32, i32* %9
%60 = load i32, i32* %8
%61 = shl i32 %60, 8
%62 = or i32 %59, %61
%63 = load i32, i32* %7
%64 = shl i32 %63, 16
%65 = or i32 %62, %64
%66 = sext i32 %65 to i64
ret i64 %66
}

LLVM IR (-O2):
define i64 @YUV_to_BGR(i32 %0, i32 %1, i32 %2) {
%4 = mul i32 %0, 1164
%5 = add i32 %4, -18624
%6 = add nsw i32 %1, -128
%7 = add nsw i32 %2, -128
%8 = mul nsw i32 %7, 1596
%9 = add nsw i32 %8, %5
%10 = sdiv i32 %9, 1000
%11 = mul i32 %7, -813
%12 = mul i32 %6, -392
%13 = add i32 %12, %5
%14 = add i32 %13, %11
%15 = sdiv i32 %14, 1000
%16 = mul nsw i32 %6, 2017
%17 = add nsw i32 %16, %5
%18 = sdiv i32 %17, 1000
%19 = icmp sgt i32 %10, 0
%20 = select i1 %19, i32 %10, i32 0
%21 = icmp ult i32 %20, 255
%22 = select i1 %21, i32 %20, i32 255
%23 = icmp sgt i32 %15, 0
%24 = select i1 %23, i32 %15, i32 0
%25 = icmp ult i32 %24, 255
%26 = select i1 %25, i32 %24, i32 255
%27 = icmp sgt i32 %18, 0
%28 = select i1 %27, i32 %18, i32 0
%29 = icmp ult i32 %28, 255
%30 = select i1 %29, i32 %28, i32 255
%31 = shl nuw nsw i32 %26, 8
%32 = or i32 %31, %30
%33 = shl nuw nsw i32 %22, 16
%34 = or i32 %32, %33
%35 = zext i32 %34 to i64
ret i64 %35
}