北京市高级人民法院行 政 判 决 书（2019）京行终6号上诉人（原审原告）：苏州壹世通科技有限公司，住所地江苏省苏州市苏州工业园区娄葑星湖街999号99幢707室。法定代表人：胡英，总经理。委托诉讼代理人：张俊杰，北京允天律师事务所律师。委托诉讼代理人：王萌，北京允天律师事务所律师。被上诉人（原审被告）：国家知识产权局，住所地北京市海淀区蓟门桥西土城路6号。法定代表人：申长雨，局长。委托诉讼代理人：刘静，国家知识产权局审查员。委托诉讼代理人：谭颖，国家知识产权局审查员。原审第三人：美光半导体销售（上海）有限公司，住所地中国（上海）自由贸易试验区。法定代表人:凯·斯托贝克，董事长。委托代理人:吕良，北京迎硕知识产权代理事务所（普通合伙）专利代理人。委托诉讼代理人：冯斐斐，北京市寅嘉律师事务所律师。上诉人苏州壹世通科技有限公司（简称壹世通公司）因发明专利权无效行政纠纷一案，不服北京知识产权法院（2018）京73行初463号行政判决，向本院提起上诉。本院于2019年1月11日受理本案后,依法组成合议庭，于2019年3月5日公开开庭进行了审理，上诉人壹世通公司的委托代理人王萌、张俊杰，被上诉人国家知识产权局的委托代理人刘静、谭颖、原审第三人美光半导体销售（上海）有限公司（简称美光公司）的委托代理人吕良、冯斐斐到庭参加诉讼。本案现已审理终结。北京知识产权法院查明：本案涉及国家知识产权局于2010年7月28日授权公告的专利号为200710171787.8，名称为“一种闪存阵列装置”的发明专利权（即本专利），申请日为2007年12月5日，本专利的专利权人为壹世通公司。本专利授权公告时的权利要求书如下：“1.一种闪存阵列装置，包括：物理输入/输出接口，与外界进行数据传输；多个闪存模块组成的闪存阵列，其中该些闪存模块是并列的；闪存阵列控制器，设置在该物理输入/输出接口和该闪存阵列之间，进一步包括：块映射单元，在该物理输入/输出接口与外界之间数据传输的逻辑地址、该物理输入/输出接口与该闪存阵列之间数据传输的物理地址之间进行地址映射，是通过将该些闪存模块组成的阵列作为线性的可寻址块的独立阵列来映射地址的。2.根据权利要求1所述的闪存阵列装置，其特征在于，该物理输入/输出接口包括USB接口、SATA接口、eSATA接口、ATA接口其中之一。3.根据权利要求1所述的闪存阵列装置，其特征在于，该装置还包括容纳该闪存阵列控制器的印刷电路板。4.根据权利要求1所述的闪存阵列装置，其特征在于，该装置还包括一外壳。5.一种闪存阵列装置，包括：物理输入/输出接口，与外界进行数据传输；多个闪存模块组成的闪存阵列，其中该些闪存模块是并列的；闪存阵列控制器，设置在该物理输入/输出接口和该闪存阵列之间，进一步包括：块映射单元，在该物理输入/输出接口与外界之间数据传输的逻辑地址、该物理输入/输出接口与该闪存阵列之间数据传输的物理地址之间进行地址映射，是通过平行存取该些闪存模块来映射地址的。6.根据权利要求5所述的闪存阵列装置，其特征在于，该物理输入/输出接口包括USB接口、SATA接口、eSATA接口、ATA接口其中之一。7.根据权利要求5所述的闪存阵列装置，其特征在于，该装置还包括容纳该闪存阵列控制器的印刷电路板。8.根据权利要求5所述的闪存阵列装置，其特征在于，该装置还包括一外壳。”2017年3月15日，针对上述专利权，美光公司向原国家知识产权局专利复审委员会（简称专利复审委员会）提出了无效宣告请求，其理由是：权利要求1-8不符合《中华人民共和国专利法》（简称专利法）第二十二条第二款关于新颖性的规定，权利要求1-8不符合专利法第二十二条第三款关于创造性的规定，请求宣告本专利权利要求1-8全部无效，同时提交了如下证据作为对比文件：对比文件1：公开号为CN1918552A的中国发明专利申请公布说明书，公开日期为2007年2月21日；对比文件2：公开号为US2006/0203595A1的美国发明专利申请公开说明书及其部分中文译文，公开日期为2006年9月14日；对比文件3：公开号为US2005/0144357A1的美国发明专利申请公开说明书及其部分中文译文，公开日期为2005年6月30日；对比文件4：公开号为CN101030440A的中国发明专利申请公布说明书，公开日期为2007年9月5日。2017年3月15日，经形式审查合格，专利复审委员会受理了上述无效宣告请求并将无效宣告请求书及证据副本转给了壹世通公司，同时成立合议组对本案进行审查。2017年4月13日，美光公司提交了补充意见陈述书，其中补充认为，说明书不符合专利法第二十六条第三款的规定，权利要求1-8不符合专利法第二十六条第四款的规定。2017年8月29日，专利复审委员会举行口头审理。在口头审理过程中明确了如下事项：（1）双方当事人对合议组成员和书记员无回避请求，对合议组变更无异议；（2）美光公司当庭表示无效理由以2017年4月13日提交的意见陈述书中的无效理由为准，并明确独立权利要求1、5的创造性证据组合方式为：权利要求1相对于对比文件1和公知常识的结合，或者对比文件2和公知常识的结合不具备创造性；权利要求5相对于对比文件1和公知常识的结合，或者对比文件3和公知常识的结合不具备创造性；（3）壹世通公司对对比文件1-4的真实性、公开时间以及译文准确性均无异议。专利复审委员会于2017年9月28日作出的第33553号无效宣告请求审查决定（简称被诉决定），该决定认定：一、审查基础被诉决定是在本专利授权公告文本的基础上作出的。二、证据认定对比文件1-2、4均为专利文献，壹世通公司未对上述证据的真实性、公开时间以及对比文件2的译文准确性提出异议，专利复审委员会经核实也未发现影响其真实性的明显瑕疵，因此专利复审委员会对上述证据的真实性、公开日期以及对比文件2的译文准确性予以认可，且其公开日期均在本专利申请日之前，可以作为现有技术评价本专利权利要求的创造性。三、关于创造性（一）权利要求1不具备专利法第二十二条第三款规定的创造性权利要求1请求保护一种闪存阵列装置，对比文件2公开了一种多存储器管理设备，并具体公开了以下内容：存储器设备100包括数据输入和输出缓冲电路160，以便通过多个数据连接162与控制器110进行双向数据通信（0018段及图1）（相当于权利要求1中的物理输入/输出接口，与外界进行数据传输）；尽管对本发明的实施例的后续讨论涉及闪存，但是可以使用具有类似特性的任何类型的存储器设备（0014段），存储器设备包括存储器阵列130，并且存储器阵列130被安排为数行和数列存储体（0016段）（相当于权利要求1中多个闪存模块组成的闪存阵列，其中这些闪存模块是并列的）；如图1所示，命令控制电路170、地址缓冲电路140、芯片选择生成器125和感测/锁存电路150设置于存储器设备100中，控制对存储器阵列130的操作，包括数据及地址的控制（0015-0021段，图1）（相当于权利要求1中闪存阵列控制器，设置在物理输入/输出接口和闪存阵列之间）；如果电子系统具有两个64MB的闪速RAM设备，那么其物理地址范围220可能与逻辑地址范围210不同，对于这两个闪速RAM，电子系统可能将单个闪存地址范围200分成两个逻辑地址子范围201和203，然后可以将每个逻辑地址子范围201和203分别映射到不同的物理地址范围205和207上（0026段）；如图2所示，逻辑地址201从0000H到0FFFFH，203从10000H到1FFFFH，分别映射到物理地址205从0000H到0FFFFH，207从30000H到3FFFFH，物理地址范围205和207可以是连续的或不连续的（相当于权利要求1中在物理输入/输出接口与外界之间数据传输的逻辑地址、该物理输入/输出接口与该闪存阵列之间数据传输的物理地址之间进行地址映射，是通过将该些闪存模块组成的阵列作为线性的可寻址块的独立阵列来映射地址的）。由此可知，权利要求1与对比文件2相比区别技术特征在于：权利要求1中具有独立的块映射单元，而对比文件2中公开了所述块映射单元的功能，但是未公开具有独立的块映射单元。然而，对于本领域的技术人员而言，可以根据需要利用独立部件来完成单一功能或者集成部件来完成所有功能，是本领域的常用技术手段。因此，在对比文件2的基础上结合本领域的常用技术手段来获得权利要求1的技术方案对于本领域的技术人员而言是显而易见的，权利要求1相对于对比文件2和本领域的常用技术手段的结合不具备突出的实质性特点和显著进步，因而不具备专利法第二十二条第三款规定的创造性。（二）权利要求2-4不具备专利法第二十二条第三款规定的创造性权利要求2-4引用权利要求1。对比文件4公开了一种确保数据安全性的微型闪存盘，并具体公开了以下内容：微型闪存盘18……包括有一壳体20（相当于权利要求4中的外壳），壳体20内部设有控制芯片22，以及与控制芯片22相连接的连接埠24与二连接单元26、26’。其中，连接埠24可为整合式磁盘电子(IDE)接口、通用序列总线(USB)接口、小型计算机系统接口(SCSI)接口、序列进阶技术接附(SATA)接口或ATA接口，以作为对外的连接接口，供安装至一电子设备或主机端。二连接单元26、26’具有相同的进阶技术接附(ATA)接口、通用序列总线(USB)接口、序列进阶技术接附(SATA)接口、ATA接口或小型计算机系统接口(SCSI)接口规格，并可各自安装一第一闪存装置28及一第二闪存装置28’。如图所示，微型闪存盘30的控制芯片32、IDE接口34与二ATA接口36、36’整合设置在一电路板38上（相当于权利要求3中的印刷电路板），且电路板38上已设有相关电子元件(图中未示)，并放置于壳体40内。由此可知，对比文件4公开了权利要求3、4的附加技术特征，以及权利要求2的部分附加技术特征，并且其作用与其在本专利中所起的作用相同。另外，尽管对比文件4未公开eSATA接口，但是对于本领域的技术人员而言，上述接口为本领域的公知常识。因此，在引用的权利要求1不具备创造性的情况下，权利要求2-4也不具备创造性。（三）权利要求5不具备专利法第二十二条第三款规定的创造性权利要求5请求保护一种闪存阵列装置，对比文件1公开了一种非易失性存储系统，并具体公开了以下内容：如图2所示，控制器121与主机接口相连接（相当于权利要求5中的物理输入/输出接口，与外界进行数据传输）；由复数个快闪存储装置127构成的快闪存储单元（相当于权利要求5中多个闪存模块组成的闪存阵列，其中该些闪存模块是并列的）；控制器集成电路芯片121，设置于接口和快闪存储装置之间，总线124允许在控制器121与存储芯片127之间传送命令、地址和数据，相当于权利要求5中闪存阵列控制器，设置在该物理输入/输出接口和该闪存阵列之间；控制器可通过来自主机的写入命令中指定的具有连续逻辑地址的数据扇区的数目来确定将数据编程到存储器中的并行程度。并行程度代表可同时编程或读取的页的数目。并行程度越大，可同时操作的数据越多。对于四个平面，可同时写入多达四页，从而存储器的操作比每次仅可将数据写入一个扇区的存储器快达约四倍，存储器的此组织可称为并行映射，在此情况下，此为“逐四”或“X4”或“4X”交错。根据上述公开内容可以确定，对比文件1隐含公开了对逻辑地址与物理地址进行映射，相当于权利要求5中在物理输入/输出接口与外界之间数据传输的逻辑地址、该物理输入/输出接口与该闪存阵列之间数据传输的物理地址之间进行地址映射，是通过平行存取该些闪存模块来映射地址的。由此可知，权利要求5与对比文件1相比区别技术特征在于：权利要求5中具有独立的块映射单元。而对比文件1中公开了所述块映射单元的功能，但是未公开具有独立的块映射单元。然而，对于本领域的技术人员而言，可以根据需要利用独立部件来完成单一功能或者集成部件来完成所有功能，是本领域的常用技术手段。因此，在对比文件1的基础上结合本领域的常用技术手段来获得权利要求5的技术方案对于本领域的技术人员而言是显而易见的，权利要求5相对于对比文件1和公知常识的结合不具备突出的实质性特点和显著进步，因而不具备专利法第二十二条第三款规定的创造性。（四）权利要求6-8不具备专利法第二十二条第三款规定的创造性权利要求6-8引用权利要求5。权利要求6-8的附加技术特征分别与权利要求2-4的附加技术特征相同，基于上述相同的理由，在权利要求5不具备创造性的情况下，权利要求6-8也不具备专利法第二十二条第三款规定的创造性。四、针对壹世通公司的意见专利复审委员会认为：（1）权利要求1请求保护一种闪存阵列装置，并限定了具有与外界进行数据传输的物理输入/输出接口，但是未具体限定数据流向，对比文件2已公开了上述物理输入/输出接口，并且就物理输入/输出接口而言，一般都是进行双向传输的；（2）权利要求1中限定了“块映射单元，是通过将该些闪存模块组成的阵列作为线性的可寻址块的独立阵列来映射地址的”，而对比文件2公开了“逻辑地址201从0000H到0FFFFH，203从10000H到1FFFFH，分别映射到物理地址205从0000H到0FFFFH，207从30000H到3FFFFH”，即公开了“块映射单元”的相关概念。（3）对比文件1中控制器121与主机接口连接，势必存在独立设置并存在的物理接口器件，即公开了权利要求1中的“物理输入/输出接口”；（4）本专利权利要求和说明书中均未具体限定闪存模块的类型，而闪存模块是何种擦除操作对权利要求的技术方案也没有影响，对比文件1公开了由复数个快闪存储装置127构成的快闪存储单元、对比文件2公开了涉及闪存的存储器阵列130，因此均公开了本专利中的闪存模块组成的闪存阵列；（5）本领域的技术人员熟知，逻辑地址和物理地址之间的映射即为双向，壹世通公司在意见陈述书中也认为“逻辑地址和物理地址之间的转换是可逆的”。因此，壹世通公司的上述意见专利复审委员会不予支持。综上所述，本专利权利要求1-8均不具备专利法第二十二条第三款规定的创造性，鉴于已经得出如上结论，专利复审委员会对美光公司的其它无效理由和证据不再予以评述，据此，专利复审委员会作出决定：宣告本专利权全部无效。北京知识产权法院认为：对比文件2实质上公开了权利要求1中的“物理输入输出接口”以及“闪存阵列控制器”。本专利所述闪存模块和对比文件2中的闪存存储器设备之间在名称和功能上并没有实质性的不同，对比文件2实质上公开了权利要求1中的“闪存阵列”。对比文件2实质上公开了权利要求1中“块映射单元”的功能。另外，根据需要利用独立部件来完成单一功能或者集成部件来完成所有功能，是本领域常用技术手段。综上，在专利复审委员会已对公知常识及现有技术所存在的结合启示等问题进行说明的情况下，其关于权利要求1不具备创造性的认定结论正确，依法应予支持。二、关于本专利权利要求5对比文件1实质上隐含公开了控制器具有“物理输入/输出接口”。权利要求5所述由多个闪存模块构成的闪存阵列与对比文件1中的复数个快闪存储器装置127构成快闪存储单元阵列之间并无实质性的区别，即对比文件1实质上公开了权利要求5中的“多个闪存模块组成的闪存阵列”。权利要求5中的“控制器”与对比文件1中的控制器121并未构成实质性的区别。权利要求5所述“通过平行存取该些闪存模块来映射地址”与对比文件1中的“并行程度”工作模式上并无实质性的区别。综上，专利复审委员会关于对比文件5不具备创造性的认定，结论正确，依法应予支持。另外，壹世通公司主张因独立权利要求1、5具备创造性，故从属于权利要求1的权利要求2-4以及从属于权利要求5的权利要求6-8具备创造性。鉴于法院已认定权利要求1、5不具备创造性，在此基础上，壹世通公司关于权利要求2-4以及权利要求6-8具备创造性的主张，缺乏事实和法律依据。依照《中华人民共和国行政诉讼法》第六十九条之规定，判决：驳回壹世通公司的诉讼请求。壹世通公司不服原审判决，向本院提起上诉，请求：撤销原审判决及被诉裁定。其主要上诉理由是：一、被诉决定及一审判决认定权利要求1相对于对比文件2不具备创造性是错误的。1、被诉决定及一审判决认定对比文件2的数据输入和输出缓冲电路160相当于权利要求1的物理输入输出接口（与外界传输数据）是错误的。对比文件2的上述技术特征不能传输地址信息和控制命令，而权利要求1的技术特征要求可以传输上述信息，因此，两者的功能不同。2、被诉决定及一审判决认定对比文件2公开了所有与闪存具有类似特性的全部类型的存储设备，即存储器阵列130相当于权利要求1的闪存阵列属于认定事实错误。存储设备与存储器模块是不同层级的概念。3、对比文件2中的命令控制电路170、地址缓冲电路140、芯片选择生成器125和感测/锁存电路150并不相当于权利要求1的闪存阵列控制器。4、权利要求1中的双向地址映射是由闪存阵列控制器完成的，对比文件2中的地址映射是由外部控制器110（计算机CPU）控制完成的。5、被诉决定认定利用独立部件完成单一功能或集成部件完成所有功能是本领域的惯用技术手段，但美光公司未提交证据加以证明。二、被诉决定及一审判决认定本专利权利要求5相对于证据1不具备创造性是错误的。1、权利要求5的物理输入/输出接口是可以脱离主机而使用的，对比文件1中的I/O是计算机主机的输入/输出接口，两者位置不同，功能不同。2、对比文件1中的快闪存存储装置本质是闪存设备，与本专利权利要求5中的闪存阵列（闪存模块）不同。3、对比文件1中控制器121只能与计算机主机接口连接，需要依赖于计算机主机的CPU进行控制和双向地址映射，而权利要求5中，闪存控制器可以自行进行双向地址映射和控制。4、对比文件1的并行是在同一个闪存的不同平面中进行存储，而本专利权利要求5是在闪存模块阵列中进行并行存储，两者区别较大。三、一审判决存在程序违法的问题。一审判决认定“本领域技术人员知悉其必然存在相应的物理输入/输出接口以完成上述数据信息在存储设备与外界之间的交互”“基于本领域通常理解，本专利中的闪存模块和对比文件2中的闪存存储设备都是由存储器芯片构成的存储部件，之间并没有明确的高低层级概念之分”等属于主动引入公知常识，程序违法。一审法院对壹世通公司提交的用以证明闪存模块与闪存芯片是公知常识的证据未予质证采纳，构成程序违法。四、被诉决定及一审判决对独立权利要求1、5不具备创造性的认定错误，因此，对从属权利要求2-4,6-8不具备创造性的认定也是错误的。国家知识产权局、美光公司服从原审判决。本案审理查明，原审判决已查明的事实属实，有本专利授权公告文本、对比文件1-2及当事人陈述等证据在案佐证，本院予以确认。在二审审理过程中，壹世通公司向本院提交了如下公知常识性证据：1、《CMOS数字集成电路分析与设计》《计算机系统构架网络方法》《当代汉语新词词典》《汉语新词新语年编》《基于ARMD的嵌入式系统开发与应用》《计算机组成原理》、《可编程器件应用导论》、《嵌入式系统固件揭秘》、《数字电路》、《微机系统与接口技术》《微机组装与维护技术》，上述证据主要用以证明只读存储器（ROM）与随机存储器（RAM）不同；2、本专利的审查档案，用以证明在专利授权过程中，壹世通公司对闪存模块进行了限定，其中壹世通公司强调闪存模块是可插拔的，其中一个模块坏了不影响其他模块使用。壹世通公司据此主张闪存模块是NAND闪存，不同于NOR闪存。另查，根据中央改革部署，原专利复审委员会的职能由国家知识产权局承担。上述事实有壹世通公司提交的证据材料以及当事人陈述等证据在案佐证。本院认为，根据专利法第二十二条第三款规定，创造性，是指同申请日以前已有的技术相比，该发明有突出的实质性特点和显著的进步，该实用新型有实质性特点和进步。发明实质性特点，是指对所属领域的技术人员来说，发明相对于现有技术是非显而易见的。发明有进步，是指发明与现有技术相比能够产生有益的技术效果。在判断一项权利要求的创造性时，如果该权利要求的技术方案和最接近的现有技术相比存在区别技术特征，而现有技术中给出了将上述区别技术特征应用到该最接近的现有技术以解决其存在的技术问题的技术启示，则该权利要求的技术方案不具备创造性。一、本专利权利要求1是否具备创造性一审判决及被诉决定认定，本专利权利要求1请求保护一种闪存阵列装置，对比文件2公开了一种多存储器管理设备。被诉决定认定权利要求1相对于对比文件2的区别特征为：权利要求1中具有独立的块映射单元，而对比文件2中公开了所述块映射单元的功能，未公开具有独立的块映射单元。壹世通公司主张本专利权利要求1相对于对比文件2还存在如下区别技术特征：“物理输入/输出接口”“闪存阵列”“闪存阵列控制器”“块映射单元功能”。对此，本院分述如下：关于“物理输入/输出接口”，被诉决定认定对比文件2的数据输入和输出缓冲电路160，相当于权利要求1的物理输入/输出接口。壹世通公司主张对比文件2的缓冲电路160不能传输地址信息和控制命令，因此，与本专利权利要求1的物理输入/输出接口不同。但本专利权利要求1记载物理输入/输出接口，与外界进行数据传输，本专利权利要求1并未限定物理输入/输出接口进行地址信息和控制命令的传输，壹世通公司据此主张被诉决定及一审判决对区别技术特征认定错误的上诉理由不能成立。关于“闪存阵列”，被诉决定认定，对比文件2中的存储器阵列130相当于本专利权利要求1中的多个闪存模块组成的闪存阵列。壹世通公司主张并非任何类型的存储设备都属于本专利权利要求记载的存储器模块，对比文件2的存储器单元，容量小，不同于本专利权利要求1的存储器模块。壹世通公司向本院提交了多份公知常识性证据，用以证明其主张。但其提交的证据主要介绍了闪存的发展和类型，但根据上述证据难以认定在该技术领域中，存储器单元与存储器模块已明确指向不同类型的特定存储器。因此，上述证据不足以证明对比文件2公开的存储器单元与本专利公开的存储器模块是不同层级的存储设备。壹世通公司虽然提交本专利的审查档案，但根据该审查档案，在授权过程中壹世通公司亦未作出明确排除的意思表示，而专利权的保护范围应当以专利权利要求的记载确定，在本专利权利要求未作出明确限定的情况下，难以认定本专利权利要求1的存储模块仅指是NAND闪存。而且对比文件2的说明书已经公开了“尽管对本发明的实施例的后续讨论涉及闪存，但是可以使用具有类似特性的任何类型的存储器设备，例如，可以使用非易失性RAM（NOVRAM）或电可擦除可编程只读存储器”。因此，被诉决定以及一审判决认定对比文件2中的存储器阵列130相当于本专利权利要求1中的多个闪存模块组成的闪存阵列并无不当。关于“闪存阵列控制器”，被诉决定认定，命令控制电路170、地址缓冲电路140、芯片选择生成器125和感测/锁存电路150相当于本专利权利要求1中闪存阵列控制器，壹世通公司主张，命令控制电路170、地址缓冲电路140、芯片选择生成器125和感测/锁存电路150并不位于数据输入和输出缓冲电路160与存储器阵列130之间，控制器电路110处理的已经是物理地址信息，因此，不存在逻辑地址转化为物理地址的必要性。对比文件2地址缓冲电路140不具备将逻辑地址转换为物理地址的功能，而本专利权利要求1中闪存阵列控制器的块映射单元，完成的是物理地址和逻辑地址之间的转换。但根据对比文件2说明书的记载命令控制电路170、地址缓冲电路140、芯片选择生成器125和感测/锁存电路150分散设置在输入/输出接口与存储器阵列之间，上述部件共同完成对输入/输出接口与存储器阵列之间的数据交互。因此，壹世通公司关于上述部件的位置与本专利权利要求中闪存阵列控制器不同的主张不能成立。根据对比文件2说明书及附图5的记载，设备管理器500能够实现逻辑地址和物理地址的转换，而设备管理器500包含了控制电路170以及芯片选择生成器125。因此，对比文件2的命令控制电路170、地址缓冲电路140、芯片选择生成器125和感测/锁存电路150具有逻辑地址与物理地址转换的功能，被诉决定及一审判决认定上述部件相当于本专利对比文件1的闪存阵列控制器并无不当。关于“块映射单元功能”，对比文件2公开了两个闪速RAM设备，因此，必然存在不同的物理地址范围，单个闪存的地址范围分成两个逻辑地址子范围，进而分别映射到不同的物理地址范围。因此，对比文件2公开了本专利权利要求1的块映射单元的功能。综上，被诉决定以及一审判决关于本专利权利要求1与对比文件2的区别技术特征认定正确。对于本领域技术人员，根据需要利用独立部件完成单一功能是常规技术手段，对此，被诉决定已进行充分说明，壹世通公司关于美光公司未提交证据加以证明的上诉理由不能成立。本专利权利要求1相对于对比文件2不具备创造性，独立权利要求1的从属权利要求2-4也不具备创造性。壹世通公司的相关上诉理由不能成立。二、本专利权利要求5是否具备创造性本专利权利要求5请求保护一种闪存阵列装置，对比文件1公开了一种非易失性存储系统。被诉决定认定权利要求5相对于对比文件1的区别特征为：权利要求5具有独立的块映射单元，而对比文件1公开了所述块映射单元的功能，未公开具有独立的块映射单元。壹世通公司主张本专利权利要求1相对于对比文件2还存在如下区别技术特征：“物理输入/输出接口”“闪存阵列”“闪存阵列控制器”“平行存取”。对此，本院分述如下：关于“物理输入/输出接口”，被诉决定认定对比文件1的控制器121相当于本专利权利要求5的“物理输入/输出接口”。壹世通公司主张对比文件1的控制器121在计算机主机内部，而本专利权利要求5的“物理输入/输出接口”在闪存阵列装置内部，可以脱离主机使用。但本专利权利要求5记载物理输入/输出接口，与外界进行数据传输，并未限定设置位置，壹世通公司据此主张被诉决定及一审判决对区别技术特征认定错误的上诉理由不能成立。关于“闪存阵列”，被诉决定认定复数个快闪存储装置127构成的快闪存储单元相当于本专利权利要求5的快闪阵列，壹世通公司主张两者是不同层级的概念，但根据在案证据不能认定在相关技术领域中，闪存模块与闪存设备明确指向不同类型的特定存储设备。因此，壹世通公司关于对比文件1公开的闪存单元与本专利公开的闪存器模块是不同层级的存储设备的主张不能成立。关于“闪存阵列控制器”。被诉决定认定控制器集成电路芯片121，设置于接口和快闪存储装置之间，总线124允许在控制器121与存储芯片127之间传送命令、地址和数据，相当于权利要求5中闪存阵列控制器，壹世通公司主张对比文件1的控制器集成电路芯片121只能与计算机主机接口连接，需要依赖计算机主机实现控制和双向地址映射，但根据本专利权利要求5的记载，对闪存阵列控制器的限定为设置在该物理输入/输出接口和闪存阵列之间。而对比文件1已经公开了集成电路芯片121设置于接口和快闪存储装置之间，因此，被诉决定及一审判决认定控制器集成电路芯片121相当于闪存阵列控制器并无不当。关于“平行存取”，壹世通公司主张本专利权利要求5的平行存取是闪存模块阵列中的平行存取，而对比文件1的并行存取是平面中不同区域的平行存取。但本专利说明书记载平行存储闪存模块式通过块映射单元完成，且该映射技术已经在硬盘中使用。而对比文件1公开了通过并行映射实现平行存储的技术方案，在对比文件1已经公开了闪存模块阵列的情况下，被诉决定及一审判决认定本专利权利要求5的该技术特征被对比文件1公开并无不当。综上，被诉决定以及一审判决关于本专利权利要求5与对比文件1的区别技术特征认定正确。对于本领域技术人员，根据需要利用独立部件完成单一功能是常规技术手段，对此，被诉决定已进行充分说明，壹世通公司关于美光公司未提交证据加以证明的上诉理由不能成立。因此，本专利权利要求5相对于对比文件1不具备创造性，独立权利要求1的从属权利要求6-8也不具备创造性。壹世通公司的相关上诉理由不能成立。三、一审判决是否存在程序违法的问题对诉争专利进行创造性评价，应当以本领域技术人员的认知水平判断诉争专利相对于现有技术是否具有突出的实质性特点和显著的技术进步。本领域技术人员是假设的“人”，具有一定的知识水平和常规实验手段能力。本案中，一审判决认定“本领域技术人员知悉其必然存在相应的物理输入/输出接口以完成上述数据信息在存储设备与外界之间的交互”“基于本领域通常理解，本专利中的闪存模块和对比文件2中的闪存存储设备都是由存储器芯片构成的存储部件，之间并没有明确的高低层级概念之分”，是基于其对本领域技术人员认知水平进行创造性评价的过程，并非主动引入公知常识。壹世通公司未提交相反证据证明本领域技术人员的认知能力，仅据此主张一审判决程序违法，本院不予支持。壹世通公司主张一审法院未对其提交的证据质证，但并未提交证据加以证明，且未证明其实体权益因此受到损害，因此，对其此项上诉理由，本院不予支持。综上，一审判决认定事实清楚，适用法律正确，程序合法，本院予以维持。上诉人壹世通公司的上诉理由缺乏事实和法律依据，对其上诉请求本院不予支持。依照《中华人民共和国行政诉讼法》第八十九条第一款第（一）项之规定，判决如下：驳回上诉，维持原判。一、二审案件受理费各一百元，均由苏州壹世通科技有限公司负担（均已交纳）。本判决为终审判决。审判长  戴怡婷审判员  王东勇审判员  吴 斌二〇二〇年七月十日书记员  季依欣