北京知识产权法院行 政 判 决 书（2018）京73行初463号原告苏州壹世通科技有限公司，住所地江苏省苏州市苏州工业园区娄葑星湖街999号99幢707室。法定代表人胡英，总经理。委托代理人王萌，北京市集佳律师事务所律师。委托代理人范相玉，北京市集佳律师事务所律师。被告国家知识产权局专利复审委员会，住所地北京市海淀区北四环西路9号银谷大厦10-12层。法定代表人葛树，副主任。委托代理人刘静，国家知识产权局专利复审委员会审查员。委托代理人谭颖，国家知识产权局专利复审委员会审查员。第三人美光半导体销售（上海）有限公司，住所地中国（上海）自由贸易试验区。法定代表人凯·斯托贝克，董事长。委托代理人吕良，北京迎硕知识产权代理事务所（普通合伙）专利代理人。委托代理人冯斐斐，北京市德君律师事务所律师。原告苏州壹世通科技有限公司（简称壹世通公司）因发明专利权无效行政纠纷一案，不服被告国家知识产权局专利复审委员会（简称专利复审委员会）于2017年9月28日作出的第33553号无效宣告请求审查决定（简称被诉决定），在法定期限内向本院提起行政诉讼。本院于2018年1月11日受理后，依法组成合议庭，指派技术调查官郭强参加诉讼，并通知被诉决定的利害关系人美光半导体销售（上海）有限公司（简称美光公司）作为本案第三人参加诉讼。2018年5月21日，本院依法公开开庭进行了审理。原告壹世通公司的委托代理人王萌、范相玉，被告专利复审委员会的委托代理人刘静、谭颖，第三人美光公司的委托代理人吕良、冯斐斐到庭参加了诉讼。本案现已审理终结。被诉决定系专利复审委员会针对美光公司就壹世通公司拥有的专利号为200710171787.8、名称为“一种闪存阵列装置”的发明专利（简称本专利）提出的无效宣告请求所作出的。专利复审委员会在被诉决定中认定：一、审查基础被诉决定是在本专利授权公告文本的基础上作出的。二、证据认定对比文件1-2、4均为专利文献，壹世通公司未对上述证据的真实性、公开时间以及对比文件2的译文准确性提出异议，专利复审委员会经核实也未发现影响其真实性的明显瑕疵，因此专利复审委员会对上述证据的真实性、公开日期以及对比文件2的译文准确性予以认可，且其公开日期均在本专利申请日之前，可以作为现有技术评价本专利权利要求的创造性。三、关于创造性（一）权利要求1不具备《中华人民共和国专利法》（简称专利法）第二十二条第三款规定的创造性权利要求1请求保护一种闪存阵列装置，对比文件2公开了一种多存储器管理设备，并具体公开了以下内容：存储器设备100包括数据输入和输出缓冲电路160，以便通过多个数据连接162与控制器110进行双向数据通信（0018段及图1）（相当于权利要求1中的物理输入/输出接口，与外界进行数据传输）；尽管对本发明的实施例的后续讨论涉及闪存，但是可以使用具有类似特性的任何类型的存储器设备（0014段），存储器设备包括存储器阵列130，并且存储器阵列130被安排为数行和数列存储体（0016段）（相当于权利要求1中多个闪存模块组成的闪存阵列，其中这些闪存模块是并列的）；如图1所示，命令控制电路170、地址缓冲电路140、芯片选择生成器125和感测/锁存电路150设置于存储器设备100中，控制对存储器阵列130的操作，包括数据及地址的控制（0015-0021段，图1）（相当于权利要求1中闪存阵列控制器，设置在物理输入/输出接口和闪存阵列之间）；如果电子系统具有两个64MB的闪速RAM设备，那么其物理地址范围220可能与逻辑地址范围210不同，对于这两个闪速RAM，电子系统可能将单个闪存地址范围200分成两个逻辑地址子范围201和203，然后可以将每个逻辑地址子范围201和203分别映射到不同的物理地址范围205和207上（0026段）；如图2所示，逻辑地址201从0000H到0FFFFH，203从10000H到1FFFFH，分别映射到物理地址205从0000H到0FFFFH，207从30000H到3FFFFH，物理地址范围205和207可以是连续的或不连续的（相当于权利要求1中在物理输入/输出接口与外界之间数据传输的逻辑地址、该物理输入/输出接口与该闪存阵列之间数据传输的物理地址之间进行地址映射，是通过将该些闪存模块组成的阵列作为线性的可寻址块的独立阵列来映射地址的）。由此可知，权利要求1与对比文件2相比区别技术特征在于：权利要求1中具有独立的块映射单元，而对比文件2中公开了所述块映射单元的功能，但是未公开具有独立的块映射单元。然而，对于本领域的技术人员而言，可以根据需要利用独立部件来完成单一功能或者集成部件来完成所有功能，是本领域的常用技术手段。因此，在对比文件2的基础上结合本领域的常用技术手段来获得权利要求1的技术方案对于本领域的技术人员而言是显而易见的，权利要求1相对于对比文件2和本领域的常用技术手段的结合不具备突出的实质性特点和显著进步，因而不具备专利法第二十二条第三款规定的创造性。（二）权利要求2-4不具备专利法第二十二条第三款规定的创造性权利要求2-4引用权利要求1。对比文件4公开了一种确保数据安全性的微型闪存盘，并具体公开了以下内容：微型闪存盘18……包括有一壳体20（相当于权利要求4中的外壳），壳体20内部设有控制芯片22，以及与控制芯片22相连接的连接埠24与二连接单元26、26’。其中，连接埠24可为整合式磁盘电子(IDE)接口、通用序列总线(USB)接口、小型计算机系统接口(SCSI)接口、序列进阶技术接附(SATA)接口或ATA接口，以作为对外的连接接口，供安装至一电子设备或主机端。二连接单元26、26’具有相同的进阶技术接附(ATA)接口、通用序列总线(USB)接口、序列进阶技术接附(SATA)接口、ATA接口或小型计算机系统接口(SCSI)接口规格，并可各自安装一第一闪存装置28及一第二闪存装置28’。如图所示，微型闪存盘30的控制芯片32、IDE接口34与二ATA接口36、36’整合设置在一电路板38上（相当于权利要求3中的印刷电路板），且电路板38上已设有相关电子元件(图中未示)，并放置于壳体40内。由此可知，对比文件4公开了权利要求3、4的附加技术特征，以及权利要求2的部分附加技术特征，并且其作用与其在本专利中所起的作用相同。另外，尽管对比文件4未公开eSATA接口，但是对于本领域的技术人员而言，上述接口为本领域的公知常识。因此，在引用的权利要求1不具备创造性的情况下，权利要求2-4也不具备创造性。（三）权利要求5不具备专利法第二十二条第三款规定的创造性权利要求5请求保护一种闪存阵列装置，对比文件1公开了一种非易失性存储系统，并具体公开了以下内容：如图2所示，控制器121与主机接口相连接（相当于权利要求5中的物理输入/输出接口，与外界进行数据传输）；由复数个快闪存储装置127构成的快闪存储单元（相当于权利要求5中多个闪存模块组成的闪存阵列，其中该些闪存模块是并列的）；控制器集成电路芯片121，设置于接口和快闪存储装置之间，总线124允许在控制器121与存储芯片127之间传送命令、地址和数据，相当于权利要求5中闪存阵列控制器，设置在该物理输入/输出接口和该闪存阵列之间；控制器可通过来自主机的写入命令中指定的具有连续逻辑地址的数据扇区的数目来确定将数据编程到存储器中的并行程度。并行程度代表可同时编程或读取的页的数目。并行程度越大，可同时操作的数据越多。对于四个平面，可同时写入多达四页，从而存储器的操作比每次仅可将数据写入一个扇区的存储器快达约四倍，存储器的此组织可称为并行映射，在此情况下，此为“逐四”或“X4”或“4X”交错。根据上述公开内容可以确定，对比文件1隐含公开了对逻辑地址与物理地址进行映射，相当于权利要求5中在物理输入/输出接口与外界之间数据传输的逻辑地址、该物理输入/输出接口与该闪存阵列之间数据传输的物理地址之间进行地址映射，是通过平行存取该些闪存模块来映射地址的。由此可知，权利要求5与对比文件1相比区别技术特征在于：权利要求5中具有独立的块映射单元。而对比文件1中公开了所述块映射单元的功能，但是未公开具有独立的块映射单元。然而，对于本领域的技术人员而言，可以根据需要利用独立部件来完成单一功能或者集成部件来完成所有功能，是本领域的常用技术手段。因此，在对比文件1的基础上结合本领域的常用技术手段来获得权利要求5的技术方案对于本领域的技术人员而言是显而易见的，权利要求5相对于对比文件1和公知常识的结合不具备突出的实质性特点和显著进步，因而不具备专利法第二十二条第三款规定的创造性。（四）权利要求6-8不具备专利法第二十二条第三款规定的创造性权利要求6-8引用权利要求5。权利要求6-8的附加技术特征分别与权利要求2-4的附加技术特征相同，基于上述相同的理由，在权利要求5不具备创造性的情况下，权利要求6-8也不具备专利法第二十二条第三款规定的创造性。四、针对壹世通公司的意见专利复审委员会认为：（1）权利要求1请求保护一种闪存阵列装置，并限定了具有与外界进行数据传输的物理输入/输出接口，但是未具体限定数据流向，对比文件2已公开了上述物理输入/输出接口，并且就物理输入/输出接口而言，一般都是进行双向传输的；（2）权利要求1中限定了“块映射单元，是通过将该些闪存模块组成的阵列作为线性的可寻址块的独立阵列来映射地址的”，而对比文件2公开了“逻辑地址201从0000H到0FFFFH，203从10000H到1FFFFH，分别映射到物理地址205从0000H到0FFFFH，207从30000H到3FFFFH”，即公开了“块映射单元”的相关概念。（3）对比文件1中控制器121与主机接口连接，势必存在独立设置并存在的物理接口器件，即公开了权利要求1中的“物理输入/输出接口”；（4）本专利权利要求和说明书中均未具体限定闪存模块的类型，而闪存模块是何种擦除操作对权利要求的技术方案也没有影响，对比文件1公开了由复数个快闪存储装置127构成的快闪存储单元、对比文件2公开了涉及闪存的存储器阵列130，因此均公开了本专利中的闪存模块组成的闪存阵列；（5）本领域的技术人员熟知，逻辑地址和物理地址之间的映射即为双向，壹世通公司在意见陈述书中也认为“逻辑地址和物理地址之间的转换是可逆的”。因此，壹世通公司的上述意见专利复审委员会不予支持。综上所述，本专利权利要求1-8均不具备专利法第二十二条第三款规定的创造性，鉴于已经得出如上结论，专利复审委员会对美光公司的其它无效理由和证据不再予以评述，据此，专利复审委员会作出决定：宣告本专利权全部无效。原告壹世通公司诉称：一、关于本专利权利要求1。对比文件2公开的“数据输入和输出缓冲电路160”不相当于权利要求1中的“物理输入/输出接口”。对比文件2公开的存储器设备（存储器阵列130）不相当于权利要求1中的闪存阵列。对比文件2中的命令控制电路170、地址缓冲电路140、芯片选择生成器125和感测/锁存电路150（控制对存储器阵列130的操作）不相当于权利要求1中的闪存阵列控制器。对比文件2公开的多存储器设备不具有双向地址转换功能，权利要求1由闪存阵列控制器完成双向地址转换功能。被诉决定关于权利要求1相对于对比文件2的区别仅在于独立块状映射单元的认定错误，且被告在认定区别时对引入的公知常识未举证证明。二、关于本专利权利要求5。对比文件1中的主机接口不相当于本专利权利要求5中的物理输入/输出接口。对比文件1公开的复数个快闪存储装置127构成的快闪单元不相当于本专利中的闪存阵列。对比文件1公开的“控制器集成电路芯片121”只能与计算机主机接口连接，需要依赖计算机CPU进行控制和双向地址映射，而权利要求5中的闪存阵列控制器可以自行进行双向地址映射和控制，两者不相当。对比文件1公开的并行度与本专利权利要求5中的平行存取差别明显。三、关于其他权利要求，基于独立权利要求1、5具备创造性，从属于独立权利要求1的权利要求2-4、从属于独立权利要求5的权利要求6-8也具备创造性。综上，原告请求法院判决撤销被诉决定，并判令被告重新作出决定。被告专利复审委员会辩称：坚持被诉决定中的意见，认为被诉决定认定事实清楚，适用法律正确，审理程序合法，审查结论正确，原告的诉讼理由不能成立，请求法院判决驳回原告的诉讼请求。第三人美光公司述称：同意被告意见，第三人请求法院判决驳回原告的诉讼请求。本院经审理查明：本案涉及国家知识产权局于2010年7月28日授权公告的专利号为200710171787.8，名称为“一种闪存阵列装置”的发明专利权（即本专利），申请日为2007年12月5日，本专利的专利权人为壹世通公司。本专利授权公告时的权利要求书如下：“1.一种闪存阵列装置，包括：物理输入/输出接口，与外界进行数据传输；多个闪存模块组成的闪存阵列，其中该些闪存模块是并列的；闪存阵列控制器，设置在该物理输入/输出接口和该闪存阵列之间，进一步包括：块映射单元，在该物理输入/输出接口与外界之间数据传输的逻辑地址、该物理输入/输出接口与该闪存阵列之间数据传输的物理地址之间进行地址映射，是通过将该些闪存模块组成的阵列作为线性的可寻址块的独立阵列来映射地址的。2.根据权利要求1所述的闪存阵列装置，其特征在于，该物理输入/输出接口包括USB接口、SATA接口、eSATA接口、ATA接口其中之一。3.根据权利要求1所述的闪存阵列装置，其特征在于，该装置还包括容纳该闪存阵列控制器的印刷电路板。4.根据权利要求1所述的闪存阵列装置，其特征在于，该装置还包括一外壳。5.一种闪存阵列装置，包括：物理输入/输出接口，与外界进行数据传输；多个闪存模块组成的闪存阵列，其中该些闪存模块是并列的；闪存阵列控制器，设置在该物理输入/输出接口和该闪存阵列之间，进一步包括：块映射单元，在该物理输入/输出接口与外界之间数据传输的逻辑地址、该物理输入/输出接口与该闪存阵列之间数据传输的物理地址之间进行地址映射，是通过平行存取该些闪存模块来映射地址的。6.根据权利要求5所述的闪存阵列装置，其特征在于，该物理输入/输出接口包括USB接口、SATA接口、eSATA接口、ATA接口其中之一。7.根据权利要求5所述的闪存阵列装置，其特征在于，该装置还包括容纳该闪存阵列控制器的印刷电路板。8.根据权利要求5所述的闪存阵列装置，其特征在于，该装置还包括一外壳。”2017年3月15日，针对上述专利权，美光公司向专利复审委员会提出了无效宣告请求，其理由是：权利要求1-8不符合专利法第二十二条第二款关于新颖性的规定，权利要求1-8不符合专利法第二十二条第三款关于创造性的规定，请求宣告本专利权利要求1-8全部无效，同时提交了如下证据作为对比文件：对比文件1：公开号为CN1918552A的中国发明专利申请公布说明书，公开日期为2007年2月21日；对比文件2：公开号为US2006/0203595A1的美国发明专利申请公开说明书及其部分中文译文，公开日期为2006年9月14日；对比文件3：公开号为US2005/0144357A1的美国发明专利申请公开说明书及其部分中文译文，公开日期为2005年6月30日；对比文件4：公开号为CN101030440A的中国发明专利申请公布说明书，公开日期为2007年9月5日。2017年3月15日，经形式审查合格，专利复审委员会受理了上述无效宣告请求并将无效宣告请求书及证据副本转给了壹世通公司，同时成立合议组对本案进行审查。2017年4月13日，美光公司提交了补充意见陈述书，其中补充认为，说明书不符合专利法第二十六条第三款的规定，权利要求1-8不符合专利法第二十六条第四款的规定。2017年8月29日，专利复审委员会举行口头审理。在口头审理过程中明确了如下事项：（1）双方当事人对合议组成员和书记员无回避请求，对合议组变更无异议；（2）美光公司当庭表示无效理由以2017年4月13日提交的意见陈述书中的无效理由为准，并明确独立权利要求1、5的创造性证据组合方式为：权利要求1相对于对比文件1和公知常识的结合，或者对比文件2和公知常识的结合不具备创造性；权利要求5相对于对比文件1和公知常识的结合，或者对比文件3和公知常识的结合不具备创造性；（3）壹世通公司对对比文件1-4的真实性、公开时间以及译文准确性均无异议。2017年9月28日，专利复审委员会作出被诉决定，并于2017年10月10日发文。在本案开庭审理过程中，壹世通公司表示对被诉决定关于证据认定及对比文件公开内容的记载不持异议。以上事实，有本专利授权公告文本、对比文件1-2及当事人陈述等在案佐证。本院认为：根据各方当事人的诉辩主张，本案争议焦点为本专利权利要求1、5是否符合专利法第二十二条第三款的规定。专利法第二十二条第三款规定：“创造性，是指与现有技术相比，该发明具有突出的实质性特点和显著的进步，该实用新型具有实质性特点和进步。”一、关于本专利权利要求1本专利权利要求1请求保护一种闪存阵列装置，对比文件2公开了一种多存储器管理设备。被诉决定认定权利要求1相对于对比文件2的区别特征为：权利要求1中具有独立的块映射单元，而对比文件2中公开了所述块映射单元的功能，未公开具有独立的块映射单元。原告主张，对比文件2未公开本专利权利要求1中的“物理输入/输出接口”、“闪存阵列”、“闪存阵列控制器”，对比文件2中未公开权利要求1所述块映射单元的功能。对此，本院认为，首先，虽然对比文件2中“数据输入和输出缓冲电路160”的作用是进行数据传输，但对比文件2也公开了存储器设备100通过其控制电路170、地址电路140、I/O电路160与控制器110进行控制信息、地址信息和存储/读取信息的交互，本领域技术人员知悉其必然存在相应的物理输入/输出接口以完成上述数据信息在存储设备与外界之间的交互。关于权利要求1所述闪存阵列控制器，被诉决定明确是将“命令控制电路170、地址缓冲电路140，芯片选择生成器125和感测/锁存电路150”相当于权利要求1的闪存阵列控制器，而权利要求1所述“物理输入/输出接口，与外界进行数据传输”并不涉及闪存阵列控制器，被告也并非认为对比文件2中的“控制器110”即相当于权利要求1所述“闪存控制阵列”，故对比文件2实质上公开了权利要求1中的“物理输入输出接口”以及“闪存阵列控制器”。其次，基于本领域的通常理解，本专利中的闪存模块和对比文件2中闪存存储器设备都是由存储器芯片构成的存储部件，之间并没有明确的高低层级概念之分。本专利是将多个闪存模块并列成一个闪存阵列，由此具有多个物理地址范围，需要进行逻辑地址和物理地址的映射。对比文件2也明确公开了系统具有两个64MB的闪存RAM设备，具有两个物理地址范围，也要进行逻辑地址和物理地址的映射。因此，本专利所述闪存模块和对比文件2中的闪存存储器设备之间在名称和功能上并没有实质性的不同，对比文件2实质上公开了权利要求1中的“闪存阵列”。再次，在对块映射单元的具体描述上，本专利权利要求1只是描述了在“逻辑地址”和“物理地址”之间进行映射，没有对映射的含义作进一步的限定，而对比文件2已公开了将逻辑地址范围映射到物理地址范围。此外，对比文件2的数据传输既包括写入也包括读取，而进行数据读取时，本领域技术人员知悉其必然需要将数据在存储器中的物理地址转换成数据输出的逻辑地址，即对比文件2中的逻辑地址和物理地址之间也同样是双向相互映射的关系，故对比文件2实质上公开了权利要求1中“块映射单元”的功能。另外，根据需要利用独立部件来完成单一功能或者集成部件来完成所有功能，是本领域常用技术手段。综上，在被告已对公知常识及现有技术所存在的结合启示等问题进行说明的情况下，其关于权利要求1不具备创造性的认定结论正确，依法应予支持。二、关于本专利权利要求5本专利权利要求5请求保护一种闪存阵列装置，对比文件1公开了一种非易失性存储系统。被诉决定认定权利要求5相对于对比文件1的区别特征为：权利要求5具有独立的块映射单元，而对比文件1公开了所述块映射单元的功能，未公开具有独立的块映射单元。原告主张，对比文件1未公开本专利权利要求5中的“物理输入/输出接口”、“由多个并列的闪存模块组成的闪存阵列”、“闪存阵列控制器”，对比文件1公开的并行度并不相当于权利要求5中的平行存取。对此，本院认为，首先，关于“物理输入/输出接口”，对比文件1公开了控制器121与主机接口连接，而在控制器上必然存在用于与主机进行数据通信连接的物理接口器件，因此，对比文件1实质上隐含公开了控制器具有“物理输入/输出接口”。其次，基于本领域中的通常理解，闪存模块和快闪存储器装置都是由存储器芯片构成的存储部件，之间并没有明确的高低层级含义区别。即使按原告所称，存储系统结构层级最高给出的也是芯片，且胞元是指存储1字节的最小存储单元，故在对比文件1中明确公开了由复数个快闪存储器装置127构成快闪存储单元阵列，而快闪存储器装置127显然不是原告所声称的存储胞元，因此，权利要求5所述由多个闪存模块构成的闪存阵列与对比文件1中的复数个快闪存储器装置127构成快闪存储单元阵列之间并无实质性的区别，即对比文件1实质上公开了权利要求5中的“多个闪存模块组成的闪存阵列”。再次，本专利权利要求5并未对闪存阵列控制器可以自行进行双向地址映射和控制的具体限定。并且，根据本专利说明书中的记载，当装置通计算机连接时，接口10与主机的物理存储总线相互作用，把主机的输入/输出请求转换成逻辑的读写命令。可见，在用于与计算机连接时，本专利中的控制器也要受计算机主机的控制。因此，权利要求5中的“控制器”与对比文件1中的控制器121并未构成实质性的区别。最后，对比文件1在说明书第7页第2段公开了阵列包括两个集成电路快闪0和快闪1，根据存储容量，可使用一个或三个以上的装置，第3段公开了在高并行程度下，控制器进行逻辑地址到物理地址的转换以使得一次访问多个平面中的多个页。虽然对比文件1没有提及对多个快闪装置中的页进行并行处理，但是对于本领域技术人员而言，通过控制器进行逻辑地址到物理地址的转换，对比文件1中的并行程度可以选择同一个快闪装置的不同平面，同样也可以选择不同的快闪装置中的平面中的页进行访问，即对比文件1中的并行程度同样也可以应用于对快闪装置的并行。因此，权利要求5所述“通过平行存取该些闪存模块来映射地址”与对比文件1中的“并行程度”工作模式上并无实质性的区别。综上，被告关于对比文件5不具备创造性的认定，结论正确，依法应予支持。另外，原告主张因独立权利要求1、5具备创造性，故从属于权利要求1的权利要求2-4以及从属于权利要求5的权利要求6-8具备创造性。鉴于本院已认定权利要求1、5不具备创造性，在此基础上，原告关于权利要求2-4以及权利要求6-8具备创造性的主张，缺乏事实和法律依据，本院不予支持。综上所述，被告作出的被诉决定认定事实清楚，适用法律正确，符合法定程序，依法应予支持。依照《中华人民共和国行政诉讼法》第六十九条之规定，本院判决如下：驳回原告苏州壹世通科技有限公司的诉讼请求。案件受理费一百元，由原告苏州壹世通科技有限公司负担（已交纳）。如不服本判决，各方当事人可于本判决书送达之日起十五日内，向本院提交上诉状及其副本，并交纳上诉案件受理费一百元，上诉于北京市高级人民法院。审 判 长 陈 勇人民陪审员 王 鹏人民陪审员 李淑云二〇一八年八月七日书 记 员 王丹妮