Merhaba, Buradaki zybo kartı ile yapabileceğim proje fikri arıyorum. Çok zorlayıcı verilog kodu gerektirmeyen bir proje arıyorum çünkü dersin amacı verilogdan ziyade vivado bilgisi. nerileriniz varsa alabilirim.

Hocam sayısal tasarım dersinde yaptığın rnekleri yap mesela. Verilog ile d-flip flop up-down counter senin kartta 7 seg. disp. varsa saat yapabilirsin mesela. Clock divider. toplayıcı çıkarıcı.. vs. vs. Bu imzayı her grdüğünüzde 4gb kotanızın 0,00000358559191226959228515625 azalmaktadır. Bilerek ve istenerek bu imza yapılmıştır. Amaç kotanızı smürmektir