Xeon
Xeon(ジーオン)は、インテルがサーバあるいはワークステーション向けに製造販売している、x86命令セットを持つCPU用のマイクロプロセッサのブランド名である。日本語での呼称は「ジーオン」「ゼオン」「キセオン」「クセオン」「エキシオン」などが存在する。Intelの公式Twitterアカウントは2017年に日本語での呼称は「インテル ジーオン プロセッサー」になる、と回答しているが、多方2006年出願の登録商標では「ゼオン・キセオン・クセオン」が称呼として定められている。
1995年に登場したPentium ProのP6マイクロアーキテクチャをベースとして開発され、その後もNetBurstマイクロアーキテクチャ、Coreマイクロアーキテクチャ、Nehalemマイクロアーキテクチャ、Sandy Bridgeマイクロアーキテクチャ、Ivy Bridgeマイクロアーキテクチャなどを用い製品展開している。
Xeonは、いわゆる一般向けパーソナルコンピュータ(デスクトップPC)に使われる、Pentium Pro以降のPentium系の製品と(x86系という点で)系統は同じものであるが、性能技術面で先行した機能を搭載している。2007年時点で標準的となったマルチコア化などもXeonが先行、またPentium系と比較しプロセッサ以外の周辺アーキテクチャも先行しているため、一般向け製品とXeonの性能差は1〜3年分程度ある。結果的な性能だけを見れば、PentiumとCeleronの性能差関係をXeonとPentiumとの関係に当てはめることができ、x86系のプロセッサでは最高の処理能力・処理速度を有し最上位に位置する製品となる。但し、Core iシリーズが登場した頃からは一般向け製品とXeonの性能差が縮まっている。
Xeonの製品呼称において、マルチプロセッサ環境(4個以上の複数CPU)をサポートする製品には、multi-processorを意味する「MP」がXeonの後ろに付されている。ただし、プロセッサー・ナンバーを製品名として採用した製品以降では「MP」の呼称は用いなくなっている。デュアルプロセッサ(2-way)対応のXeonについては、dual-processorを意味する「DP」が付される場合があるが、インテルの公式な名称ではなくXeon MP(4-way以上)ではないことを明示する便宜的なものである。さらに、これらとは別にユニプロセッサとしてしか動作しないXeonも存在するが、プロセッサー・ナンバー導入以降に登場しているので区別は容易である。
自作パソコン市場へも流通しており、主にハイエンドマシンの自作に使われることもある。但し、サーバあるいはワークステーション向けに設計、製造しており、ゲームなどで求められる瞬間最大性能よりも、長期安定稼働のための冗長化や可用性の確保に比重が置かれているため、一部のモデルを除きオーバークロックには対応していない。
(Core i7, i5, i3 のように)3つのバリエーションに分かれている。
E7, 7000系 - ハイエンドサーバー向け。4, 8ソケット中心。Xeon MP
E5, 5000系 - ミドルレンジサーバー向け。2ソケット中心。HPCでもこのレンジのCPUでクラスタリングを組まれることが多い。Xeon DPと呼ばれていたこともある。
E3, 3000系 - エントリーサーバー、ワークステーション向け。1ソケット中心。
Xeonスケーラブル・プロセッサーからは4つのバリエーションに変更となった。
Platinum系 - 最大8ソケットをサポート。
Gold系 - 最大2 または 4ソケットをサポート(グレードにより異なる)。
Silver系 - 最大2ソケットをサポート。最大ソケット数が一部Gold系と同じだが、コア数がGoldは最大28コアに対してSilverは最大16コアと少なくなっている。
Bronze系 - 最大2ソケットをサポート。最大ソケット数はSilver系と同じだが、コア数がSilverは最大16コアに対してBronzeは最大8コアと少なくなっている。
Xeon第一世代“DS2P"。Pentium II第二世代の“デシューツ"(Deschutes)をベースに等速(従来のPentium IIでは汎用のSRAMが使われていたが、Xeonでは専用設計のC-SRAMと呼ばれるものが使われていた)と大容量 (512KB,1MB,2MB) のL2キャッシュメモリを実装し4CPU迄のSMPをサポートしたサーバ向けプロセッサである。Pentium IIを縦に2倍したROMカートリッジ状のパッケージに封入され、SC330(旧称Slot 2)という専用のコネクタ形状を使用する。コードネームの「DS2P」は、「Deschutes Slot 2 Processor」の略である。
PSE36(36bit Page Size Extension)に初めて対応した。
Xeon第二世代“タナー"(Tanner)。Pentium III第一世代の“カトマイ"(Katmai)をベースに、等速、大容量(512KB,1MB,2MB)のL2キャッシュメモリを実装し4CPU迄のSMPをサポートしたサーバ向けプロセッサ。
Xeon第三世代 “カスケイズ"(Cascades)。Pentium III第二世代の“カッパーマイン"(Coppermine)と同等の機能と性能を持つワークステーション向けプロセッサである。Pentium IIIとの差異は、コネクタ形状がSC242(旧称Slot 1)からSC330(旧称Slot 2)に変わっているという点だけであり、Pentium IIIと同じく2CPU迄のSMPしかサポートしていない。
マルチプロセッサ向けのカスケイズ、“カスケイズMP"(Cascades-MP)。Pentium III Xeonを改良し、4から8CPU迄のSMPをサポートしたサーバ向けプロセッサである。1MB、または2MBの2次キャッシュメモリをCPUダイ上に実装している。
Socket 8、Slot 1、Slot 2、Socket 370は形状など違いはあるが電気的にほぼ互換性があり、Slot 1 → Socket 8、Slot 1 → Socket 370、Slot 2 → Slot 1、Socket 8 → Socket 370、Slot 2 → Socket 370への変換基板が販売されていた。
Pentium 4世代(NetBurstマイクロアーキテクチャ世代)以降、Pentium IIやPentium IIIといったベースとなったCPUの名称は外され、名称は単にXeonとなった。Xeonの名称は「インテル製デュアルプロセッサ対応CPU」と同義であったが、2006年9月にConroeコアのシングルプロセッサ版であるXeon 3000番台が発表されたため、複数プロセッサをサポートする製品という括りは消滅し、以降はIntelのx86系のサーバ・ワークステーション向けプロセッサの総称となっている。なお前述のとおり、マルチプロセッサ向けのXeon MP(4-way以上)と区別する場合にXeon DP(2-way)、Xeon UP(1-way)と呼ぶ場合があるが、これは俗称である。
Pentium 4第一世代の“ウィラメット"(Willamette)をベースに、2CPU迄のSMPをサポートしたワークステーション向けプロセッサである。Socket 603に合致する。
2CPU迄のSMPをサポートしたサーバ・ワークステーション向けプロセッサ。ごく初期のPrestoniaを除き、1個のCPUで2個相当のCPUとして利用が出来るハイパースレッディング・テクノロジー(HTT)が利用できるようになった。つまり2CPU構成の場合では合計4CPU相応になる。プレストニアと同世代のXeon MPにあたるギャラティンの相違点は、3次キャッシュメモリの有無である。2003年下半期から、上位のXeon MP向けに開発されたギャラティン(Gallatin)を流用した3次キャッシュメモリを装備した製品(次節参照)が販売された。Socket 603またはSocket 604に合致する。サポートするFSBは533MHz。2次キャッシュメモリは512KB、3次キャッシュメモリは持たない。
競合企業であるAMDの製品性能の向上により、Xeon MP用として発売していた3次キャッシュメモリを実装するギャラティン(Gallatin)を流用して性能の向上を狙った製品である。3次キャッシュメモリは1MBおよび2MBを実装している。
製造プロセスルールは90nm、2CPU迄のSMPをサポートしたサーバ・ワークステーション向けプロセッサである。AMD64を踏襲した64ビット拡張“Intel 64"(x64)が採用され、動作クロックとコア電圧を変更する“拡張版SpeedStep"を搭載している。サポートするFSBは533/800MHz。2次キャッシュメモリは1MBまで対応。対応するチップセットはIntel E7525、E7520など。なおその他機能として、SSE3、Hyper-Threadingなどの機能もサポートする。トランジスタ数は1億2500万。ラインナップは2.8GHz〜3.6GHzまで。
製造プロセスルールは90nm、Noconaの後継、サーバ・ワークステーション向けプロセッサである。Nocona同様Intel 64に対応するほか、SpeedStepのサーバ向け拡張機能である「Demand Based Switching(DBS)」にも対応している。動作周波数は3.6GHz、3.4GHz、3.2GHz、3.0GHz、2005年9月27日には3.8GHz、2.8GHzがリリースされた。L2キャッシュメモリは2MB。
Pentium 4のTejasを開発中止したことにより、Tejasと同じ基幹技術を採用するはずだったこの製品もまた開発中止となった。
最初のデュアルプロセッサ向けのデュアルコアXeonは、当初デンプシーをベースにする予定であったが、デンプシーの開発遅れにより急遽マルチプロセッサ向けのパックスビルMPにデュアルプロセッサ向けの変更を加えて発売された。プロセッサ周波数表示として「A、B、C、D、E(例:2.8BGHzなど)」が製品名に付与された。ラインナップは、電圧、サポートするFSB(533/800)、キャッシュメモリの量(512KB/1MB/2MB)などによって区分されていた。5000系のプロセッサに移行するまでの数か月程度の販売期間だったため、流通量はかなり少ない。FSB800MHzのデュアルコアのXeonと考えればよい。
2006年第2四半期に発表されたPresler(65nmプロセス製造のPentium D)をベースにしたワークステーション、サーバ向けプロセッサである。デュアルプロセッサ向けのXeonで初めてプロセッサナンバーが与えられた。Xeonには5000番台が与えられていて、5000番台の最初の製品であることからこのプロセッサの総称としてDual-Core Xeon 5000あるいは50x0と呼ばれる。L2キャッシュメモリは各コアごとに2MB、合計で4MBとなる。
Pentium 4第一世代の“ウィラメット"(Willamette)をベースに、HTテクノロジ、大容量3次キャッシュメモリ(512KB、1MB)を搭載し、4CPU迄のSMPをサポートしたサーバ向けプロセッサである。
Pentium 4第二世代の“ノースウッド"(Northwood)をベースに、HTテクノロジ、大容量3次キャッシュメモリ(1MB、2MB、4MB)を搭載し、4CPU迄のSMPをサポートしたサーバ向けプロセッサである。また、このCPUからSMP機能を削除したPentium 4 Extreme Edition が派生開発された。
後述のポトマックの開発の遅れのため、ノコーナにマルチプロセッサ向けの改良を加えて発売したプロセッサ。ノコーナと同じコアであるため、3次キャッシュメモリを搭載しない。ポトマック用に開発された「Intel E8500」チップセットがサポートする、667MHzのFSBに対応する。
2005年前半発売の、Pentium 4第三世代の“プレスコット"(Prescott)をベースにしたサーバ向けプロセッサである。最大8MBの3次キャッシュメモリを搭載し、対応するFSBクロックが667MHzに高速化されている。
2005年11月1日付けで発表された、4ウェイ以上のプロセッサ向けのデュアルコアXeon。第一世代Pentium D“スミスフィールド"をベースにしたサーバ向けCPUである。Paxvilleでは当初予定されていなかったXeon DPタイプが発売されることになり、本来のPaxvilleはPaxville-MPと名称が改められた。Xeonで初めてプロセッサナンバーが付され、7000番台を名乗る。一般的に信号線の動作クロックが速くなるにつれてノイズが増えるなど障害も増える。そのため、複数のCPUでバスを共有する構成を取っていたXeonでは、マルチプロセッサはユニプロセッサのPentium 4に比べてFSBの動作クロックを低くせざるを得ない。逆にクロックを高くするとCPUの個数に制限が生じ、FSBが800MHzの状態では1本のFSBに3ノード(2個のCPUとチップセット)しか接続することができない。つまりPentium Dと同様のMCM形式でデュアルコア製品を製造した場合、既存のFSBでは動作クロックを引き下げる必要があり、性能の低下が避けられない。そこでPaxvilleでは内部の2個CPUコアのバスインターフェースを統合することでCPU全体で1ノードとすることで、FSBの動作クロックの低下やマルチプロセッサへの対応を柔軟なものとしている。
2006年8月29日に発表されたマルチプロセッサ向けXeonである。プロセッサナンバーは7100番台。各コアに1MBの2次キャッシュメモリとともにコア間で共有された16MBの共有3次キャッシュメモリを搭載する。Netburstマイクロアーキテクチャ採用製品では最終となるため、同アーキテクチャ採用製品のうち最も性能が優れている。また各種の省電力機能も実装され、巨大なダイサイズの割には消費電力は少ない。FSB 667MHzと800MHzの2種類が販売された。
YonahことCore Duoがベースのデュアルコアプロセッサである。製品名はXeon LV。低消費電力、低発熱が売り。ただしハイパースレッディング・テクノロジーとIntel 64には未対応。65nmプロセスルールで製造。一時期2.00GHzと1.66GHzのリテール品も出荷されていたが、その後はバルクのトレイ出荷のみとなっており、ブレードサーバや組込機器用途に供給された。
2006年9月に発売されたプロセッサである。ハードウェアとしてはデスクトップ向けCore 2 Duoとほぼ同等。また、豊富なCore 2 Duo用マザーボードの流用を前提としており、FSBは1,066MHzで後に1,333MHz製品が追加された。パッケージもLGA775と、ConroeのCore 2 Duoと相違がない。L2キャッシュメモリは3040/3050が2MB、それ以外は4MBである。
2007年1月7日に発表された。デスクトップ向けCore 2 Quadとほぼ同等。Clovertownと同様に65nmプロセスルールで設計・製造され、L2キャッシュメモリは同ダイ上のコア間で共有するごとに4MBあり、合計で8MBとなっている。
Conroeの後継製品である。2008年1月7日に発表され、26日より出荷が開始された。45nmプロセスルールで製造された。L2キャッシュメモリは6MB。
E3110は、ほぼ同等品にあたるCore 2 Duo E8400が発売当初極端な品薄になった際、代替品として広く流通した。
Core 2 Duo/Celeronで存在したConroe-CLの後継製品である。45nmプロセスルールで製造された。L2キャッシュメモリは3MB/6MB。
LGA771であることと、末尾が3ないし4であるためLGA775版との判別は容易である。
L3014はLGA771のCPUで唯一VT-xを搭載しない。
i5100チップセットを採用したシングルソケットのLGA771サーバに組み込まれ使用された。
Kentsfieldの後継製品である。2008年1月7日に発表され、同年3月24日より供給が開始された。45nmプロセスルールで製造された。
クアッドコアプロセッサであり45nmプロセスルールで製造された製品である。L2キャッシュメモリは6/12MB。
他のCL系同様LGA771であることと、末尾が3であるためLGA775版との判別は容易である。
i5100チップセットを採用したシングルソケットのLGA771サーバに組み込まれ使用された。
2006年6月26日発表のワークステーション・サーバ向けデュアルコアプロセッサ。シリーズ全体の商品総称としてはDual-Core Xeon 5100と呼ばれる。65nmプロセスルールで製造されており、ダイサイズは142平方mm、インテル Core マイクロアーキテクチャーをベースにサーバ・ワークステーション向けに設計されている。
Intel 64に対応、ハイパースレッディング・テクノロジには対応していない。L2キャッシュメモリはDempseyがコアごとに2MBの合計4MBであるのに対し、Woodcrestは4MBを2つのコアで共有し、状況によりコアごとの使用率を変化させる。上位製品にはCPU使用率などに応じて動作周波数と動作電圧を変化させる省電力機能Demand Based Switchingを持つ。FSBは1,333MHz/1,066MHz/800MHz。熱設計電力は5160の初期フォトマスクのみ80Wで、それ以降は65W製品と低電圧版の40Wと35W製品が用意されている。総トランジスタ数は2億9,100万個、各コアのパイプライン段数は14段で、SSSE3、インテル アドバンスド・スマートキャッシュ、インテル スマート・メモリー・アクセス、バーチャライゼーション・テクノロジ、デマンド・ベース・スイッチングなどの機能を搭載している。
2006年11月14日に発表された、クアッドコアプロセッサである。65nmプロセスルールで製造された。商品名はQuad-Core Xeon 5300。TDPは80W。またTDPを50Wに抑えたXeon L5300系とTDPを120Wに拡張したXeon X5300系を発売した。
トランジスタ数は5億8200万、ダイサイズは143平方mm×2、2個のWoodcrestのダイを一つパッケージに入れたデュアル・ダイ(Pentium Dと同じ構成)のプロセッサである。L2キャッシュメモリは同ダイ上のコア間で共有する4Mバイトが2個あり、合計で8Mバイト。Intelは以前から半導体ダイのバリエーションを増やすことに消極的であること、クアッドコア製品をAMD社のOpteronに先駆けて投入すると明言しており、デュアル・ダイは双方に利点がある。また、1ダイでのクアッド・コアよりも不良率が約2割ほど低下するとしている。1ダイでのクアッド・コア製品は45nmプロセスルールで投入の予定。一部、X5365のTDP150W版製品を搭載したコンピュータも存在したが、CPU単体でのリテール販売はなかった。
Woodcrestの後継製品である。2007年11月12日に発表されたがE5205を除き、バルク品のトレイ出荷以外の供給は開始されていない。
45nmプロセスルールで製造された。L2キャッシュは6MB。
2007年11月12日に発表された。Clovertownの後継のPenryn世代のプロセッサで、45nmプロセスルールで製造された。キャッシュ12MB、トランジスタ数は8億2,000万、ダイサイズは107mm2×2。45nmプロセスルールではHigh-k(高誘電率)ゲート絶縁膜とメタルゲートを採用。また、Half Clock Dividerによって0.5刻みの倍率でプロセッサを動作させることにより大幅なクロックアップを実現した。
※FSB1600MHz製品はバルク品のトレイ供給のみとなっている。
2007年投入予定で、65nmプロセスルールで製造するXeon MPである。将来のItanium 2と同じCPUバスを採用するとされていた。しかしItanium 2の開発が遅れており、AMDの激しい追い上げから営業的判断で次世代Xeonの延期は認められず、Itanium 2の開発進捗と歩調をとるWhitefieldの開発は中止もしくは延期された。その一方でホワイトフィールド自体の開発遅れも開発中止になった要因であることが報道されている。1ダイでのクァッドコアとして開発されていたが、Coreマイクロアーキテクチャ最初の製品が1ダイでのデュアルコアまでを念頭に開発されていた為、大幅な改良を要すこととなり現実的な時間内での完成が見込めなかったからとされる。その代替としてItanium 2と共有しないタイガートンが改めて計画された。
2007年9月5日に発表された製品である。開発中止されたホワイトフィールドの代替として、Xeon MPとして初めてCoreマイクロアーキテクチャを採用した。
ホワイトフィールドの計画中止により、当初の予定から性能は大幅に後退し、同世代のデュアルプロセッサXeonとほぼ同じである。プロセッサナンバーはクァッドコアのTigerton-QCが7300番台、デュアルコアのTigarton-DCが7200番台。
Tigerton-QC
Tigarton-DC
2008年9月16日に発表された、タイガートンの後継製品である。IA-32初の6コアのプロセッサ。ヘキサコア(6コア)製品とクアッドコア製品が用意された。先行発表されたヘキサコアのダイ写真によると、1つのダイにデュアルコアであるPenryn-3Mを3個配置、合計で6コアとなっている。ダイのPenryn-3Mで埋まらない部分をL3キャッシュとI/Oエリアで埋めている、複数コアを実装しながらコンポーネント配置が点対称でも線対称でもない珍しいプロセッサである。
Dunnington-hexa
Dunnington-QC
2009年3月30日に発表された製品である。Core i7 のbloomfieldと同じ基本構造だが、Core i7と異なりECCメモリに対応している。CPUにメモリコントローラを内蔵し、メモリとの同期クロック周波数は1333/1066MHzの2つに応じる。ただしメモリスロットへのモジュール装着個数によって同期クロックは変化し、例えば6個装着時は1066MHzと、装着個数が増えると同期可能なクロックは低下する。この制限はメモリジュールの実装着数(実搭載数)に依存するが、メモリスロットの実装数(マザーボードにメモリスロットが空きを含めて総数何列有るか)とは無関係。同様に、メモリ総量とも無関係(モジュールあたりの容量が少ないメモリを多数装着した場合でも同期クロック低下をきたす)。
モデルナンバーは3500番台、対応チップセットはX58。
2009年9月6日(米国時間)に発表された、メインストリーム向けNehalemとなる。
45nmプロセスルールで製造され、ノースブリッジ機能をCPUに完全に統合したクアッドコアプロセッサである。CPUとPCH(Platform Control Hub)の、Foxhollow(フォックスホロー)と呼ばれる2チップ構成のプラットフォームになるとされ、CPUはECCおよびデュアルチャネルDDR3メモリをサポートすると共にPCI-Express Gen2を16レーン接続できる。レーン構成はSKUによってx16 1本かx8 2本のいずれかを選択可能。PCHとは、従来MCHとICHとの接続に使われていたDMIで接続される。ソケットはLGA 1156。対応チップセットはi3400, i3420, i3450。
2009年9月6日(米国時間)に発表された、エントリー向けNehalemとなる。
32nmプロセスルールで製造され、ノースブリッジ機能をCPUに完全に統合したデュアルコアプロセッサである。CPUとPCH(Platform Control Hub)の、Foxhollow(フォックスホロー)と呼ばれる2チップ構成プラットフォームになるとされ、CPUはECCおよびデュアルチャネルDDR3メモリをサポートすると共にPCI-Express Gen2を16レーン接続可能である。レーン構成はSKUによってx16 1本かx8 2本のいずれかを選択可能。PCHとは(過去の3チップ構成時代にノースブリッジとサウスブリッジ間の接続に使われていた)DMIを4レーン用いて接続する。ソケットはLGA 1156。対応チップセットはi3400, i3420, i3450。
2009年3月30日に発表された製品である。以前の開発コードネームGainestown-DP(ゲインズタウン-DP)と呼ばれ、デュアルコア製品はDC、クアッドコア製品にはQCと派生コードが与えられていたが、開発コードネームはNehalem-EPに変更統一された。
CPUに3チャンネルのメモリコントローラを内蔵し、メモリとの同期クロックに1333/1066/800(MHz)の3つのグレードが用意されている。ただしメモリスロットの実装本数によって同期クロックは変化し、1333MHz対応製品でも12本実装時は1066MHz、それ以上(14〜18本)実装時は800MHzと実装本数が増える毎に同期クロックは低下する。
ソケットはLGA1366、モデルナンバーは5500番台、対応チップセットはi5520およびi5500。また、X58チップセット上でユニプロセッサとして稼働可能である。
なお、モデルナンバーの前につくアルファベットは
W=TDP130W, X=TDP95W, E=TDP80W, L=低電力モデルを表す。
2010年2月12日に発表された、リンフィールドをベースとしたストレージ/組込機器向けDP/UP Xeonである。ソケットはLGA1366だが、リンフィールド同様I/Oコントローラも統合されているため、Intel 3400チップセットが必要となる。
2010年3月31日に発表された、ダニントンの後継製品である。
以前はベクトン(Beckton)と呼ばれたNehalemマイクロアーキテクチャに基づく製品である。キャンセルされたホワイトフィールドの目的であったItanium 2とのCPUバスの共通化を果たすとされている。しかしバスの信号レベルでの互換性にとどまり、マザーボードの共有はさらに将来の製品で実現するとして延期された。ソケットはLGA1567。
2010年3月16日に発表された、ネハレム WSの後継製品である。
32nmプロセスルールで製造され、CPU1個につき6コア12スレッドまでの処理が可能。ソケットはLGA1366。
2010年3月16日に発表された、ネハレム EPの後継製品である。
32nmプロセスルールで製造され、CPU1個につき6コア12スレッドまでの処理が可能。最上位のX5698ではコア数が減るものの、クロック周波数が4GHzを超える。ソケットはLGA1366で、i5520およびi5500のTylersburg(タイラズバーグ)プラットフォームとの互換性を持つ。
2011年4月6日に発表された。ネハレム EXの後継製品である。32nmプロセスルールで製造され、CPU1個につき最大10コア20スレッドまでの処理が可能。パッケージは LGA1567。
サンディーブリッジ(Sandy Bridge)世代の製品である。コンシューマ向けパソコン用CPUでは、第2世代Intel Coreプロセッサに相当する。全プロセッサが、Intel Virtualization Technology (VT-x)、Intel Virtualization Technology for Directed I/O (VT-d)、Intel Trusted Execution Technology (TXT)、Intel AES New Instructionsに対応する。