Document ID: /fineweb-2-swissfilter-quality_10-filterrobots/filtered/03307.jsonl.gz/2014

Der Prozessorbus
Als Prozessorbus werden alle Signale zusammengenommen, die zur Ansteuerung von externen Bausteinen notwendig sind. Es wird unterschieden zwischen Daten-, Adress- und Steuerbus, wobei letzterer je nach CPU unterschiedlich sein kann. Es wird nur ein einfacher Bus ohne DMA (Direct Memory Access) und Sondersignalen betrachtet.
Adressleitungen A0 - An
Mit dem Adressbus wird festgelegt, worauf zugegriffen werden soll. Dies können RAM, ROM oder Peripheriezugriffe sein. Die höchste erreichbare Adresse entspricht dem Adressraum der CPU, z.B. 4 Gbyte. Dieser Adressraum wird nur vom Anwender mit Hilfe einer Chip-Select-Logik aufgeteilt in RAM-Bereich, ROM-Bereich und Peripheriebereich. (Das Signal /CS wird aus den Adressleitungen gewonnen). Datenleitungen
Wie der Name sagt, werden mit den Datenleitungen die Daten ausgetauscht. Die Anzahl der Datenleitungen entspricht der Busbreite der CPU, je nach Prozessor gibt es 4,8, 16 oder 32 Bit. Steuersignale
Mit den Steuersignalen wird die Synchronisation mit der Peripherie erzeugt. In unserer Betrachtung ist die CPU immer der Cher, sie sagt der Peripherie was zu tun ist (CPU ist Busmaster). ___ WE Write. Wenn dieses Signal low ist, wird ein Datum an die Datenleitungen angelegt, das von einem anderen Chip am Bus gelesen wird.
___ RD Read. Wenn dieses Signal low ist, wird ein Datum an den Datenleitungen gelesen, das vom selektierten Chip auf den Bus geschieben wurde.
___ IRQ Interrupt. Dieses Signal wird von einem Peripheriebaustein gesetzt, um die CPU von einem speziellen Ereignis zu unterrichten. Was die CPU damit macht, wird im Programmcode festgelegt.
Es existieren noch viel mehr Steuersignale, besonders für spezielle Timings. Der Übersichtlichkeit halber wurden nur die wichtigsten aufgeführt.