Document ID: /fineweb-2-swissfilter-quality_10-filterrobots/filtered/07059.jsonl.gz/968

Des circuits numériques contiennent des signaux et de séquences de signal composites qui doivent être exactement synchronisés les uns aux autres. Des temps de propagation de signal internes et câblés et des fréquences d'horloge dans une conception compliquent une prédiction manuelle du timing. TimingDesigner est un outil d'analyse qui permet d'afficher et d'analyser clairement dans des diagrammes temporels des timing critiques d'une conception. La tolérence des signaux peut être très petite, particulièrement dans les circuits qui comportent plusieurs composants tels que contrôleur, mémoire et FPGAs, et doit être prévue précisément.
Dans des séquences de signal interdépendantes une analyse temporelle statique peut aider dans la spécification, l'analyse et la réalisation de la synchronisation. Avec TimingDesigner des séquences de signal alternatives peuvent être comparées rapidement et à l'aide d'analyses "worst-case" des solutions optimales peuvent être élaborées. Les spécifications intuitivement déterminées peuvent être documentées clairement sous forme de grilles et de diagrammes.
Des violations du timing sont difficile à localiser. Dans le logiciel des mécanismes de "Cause" et "Effect" sont intégrés qui montrent des conclusions sur les causes des points problematiques et qui permettent une optimisation ciblées du timing.
Les nouvelles les plus importantes en bref: