Document ID: /fineweb-2-swissfilter-quality_10-filterrobots/filtered/07197.jsonl.gz/507

Acquisition à haute performance pour un capteur à ultrason
Le laboratoire d'essais non destructifs (END) utilise des capteurs à ultrasons pour détecter la présence d'imperfections dans une pièce. Pour ce faire, une onde ultrason est générée via le capteur et un pulseur. Celle-ci va être réfléchie par toutes irrégularités ou défauts dans la matière. Cette onde réfléchie est captée par le capteur équivalent à un micro pour le son. Pour déterminer avec précision la position du défaut, il faut connaître avec précision l'instant de temps et l'amplitude de l'onde réfléchie. De ce fait, la fréquence d'échantillonnage de ce signal détermine la résolution de la mesure. Le laboratoire END utilise une table qui déplace le capteur sur un plan X/Y afin de pouvoir mesurer une pièce.
Actuellement, le système utilisé est capable de gérer toute la mesure, y compris le déplacement du capteur. Cependant, le nombre d'échantillons est limité à 640. La fréquence d'échantillonnage dépend donc de l'épaisseur de la zone mesurée.
L'objectif final de ce projet est de créer un système qui gère l'entier de la mesure avec une fréquence d'échantillonnage maximum et indépendante de l'épaisseur. L'institut REDS a développé, dans le projet EASY-PHI, une carte d'acquisition avec une FPGA-SOC Arria-10. Cette carte dispose d'un ADC à 160 Msample/s qui est connecté au SOC Arria-10 avec le protocole JESD204B. Dès lors, l'ensemble du système d'acquisition serait intégré comprenant : la commande du pulser pour faire un tir (mesure), réceptionner les acquisitions, traiter celle-ci et les envoyer à un ordinateur.
Le but du projet est d'intégrer l'IP qui gère le JESD dans le SOC Arria-10. Cela implique de réaliser la configuration des horloges et de l'ADC via SPI. La configuration des horloges a pu être réalisée et testée. La configuration de l'ADC a été développée sur une carte de développement mais elle n'est pas fonctionelle. L'implémentation de l'IP JESD a été réalisée mais elle n'a pas pu être testée car la configuration de l'ADC n'est pas fonctionnelle.
Etudiant: Olivier Morel
Année: 2023
Département: TIN
Filière: Génie électrique avec orientation en Electronique embarquée et mécatronique
Type de formation: Plein temps