Document ID: /fineweb-2-swissfilter-quality_10-filterrobots/filtered/03503.jsonl.gz/303

HPs Weg zu fehlertoleranten Chips
HP hat zwar die Itanium-Entwicklung ganz an Intel abgegeben, in Palo Alto scheinen sich aber noch immer HP-Forscher mit künftigen Halbleiter-Technologien zu befassen. Jetzt hat der Hardwarehersteller eine fehlertolerante Chiparchitektur vorgestellt, die auf einer Verbindung der Codierungstheorie mit der vor einem Jahr vorgestellten sogenannten Crossbar-Switch-Technik beruht.
HPs Crossbar-Switch-Technik ist eine Alternative zur heutigen Transistortechnik. Dabei werden zwei senkrecht zueinander stehende Lagen von parallelen, ultra-dünnen Drähten durch einzelne Moleküle verbunden, die als Schalter wirken und so 0/1-Informationen speichern oder verrechnen können. Diese Technologie will HP nun mit der Codierungstheorie vermählen, um fehlertolerante Chips zu bauen und so vor allem den Anteil an Produktionsausschuss zu senken. Denn je kleiner die Strukturen auf den Chips werden, desto fehleranfälliger werden die Herstellungsverfahren.
Die Codierungstheorie, mit
deren Hilfe HP seine Crossbar-Switch-Technik fehlertolerant machen will, dient heute als Grundlage
dafür, dass die Datenübermittlung trotz einzelner Übertragungsfehler zuverlässig ist. Konkret erhöht
HP in seinem Chipdesign ganz einfach die Anzahl der Drähte in
den zwei Schichten um 50 Prozent. Mit Hilfe dieser Redundanz
sollen praktisch 100-prozentige Produktionsausbeuten möglich werden.