Document ID: /fineweb-2-swissfilter-quality_10-filterrobots/filtered/03431.jsonl.gz/44

Simulink Design Verifier
Simulink Design Verifier nutzt Verfahren der formalen Analyse, die vom Prover Plug-In von Prover Technology und der Polyspace-Engine für die formale Analyse von MathWorks bereitgestellt werden. Diese Verfahren basieren auf streng mathematischen Prozeduren, um die möglichen Ausführungspfade Ihres Modells für Testfälle und Gegenbeispiele zu durchsuchen. Im Gegensatz zu herkömmlichen Testmethoden, bei denen Testszenarien und erwartete Ergebnisse in konkreten Datenwerten ausgedrückt werden, können Sie bei formalen Analysetechniken mit Modellen des Systemverhaltens statt mit konkreten Datenwerten arbeiten. Ein Modell des Systemverhaltens kann Modelle von Testszenarien und Verifizierungszielen umfassen, die gewünschte bzw. unerwünschte Systemverhaltensweisen beschreiben. Die mit solchen Modellen durchgeführte formale Analyse ergänzt die Simulation und bietet ein tieferes Verständnis Ihres Entwurfs.