Document ID: /fineweb-2-swissfilter-quality_10-filterrobots/filtered/03304.jsonl.gz/16

Schwachstellen in DRAM-Speichern
Problem ungelöst
«Dies ist eine unvermeidbare Folge der ständig wachsenden Dichte elektronischer Bauteile auf den DRAM-Chips», sagt Patrick Jattke, ein Doktorand in Razavis Arbeitsgruppe am Departement für Informationstechnologie und Elektrotechnik. Diese hohe Dichte führt dazu, dass ein Angreifer durch wiederholtes Aktivieren – oder «Hämmern» – einer Speicherreihe (der «Aggressor») in einer benachbarten Reihe, auch «Opfer-Reihe» genannt, Bit-Fehler herbeiführen kann.
Dieser Bit-Fehler kann dann im Prinzip dazu ausgenutzt werden, um Zugriff auf abgeschirmte Bereiche innerhalb des Computersystems zu erhalten – ohne dafür irgendeine Software-Sicherheitslücke zu benötigen.
«Nachdem Rowhammer vor etwa zehn Jahren zuerst entdeckt worden war, bauten Chiphersteller Abwehrmassnahmen in die DRAM-Speicherbausteine ein, um so das Problem zu lösen», sagt Razavi: «Leider ist das Problem damit aber immer noch nicht beseitigt.»
Die Target Row Refresh (TRR)-Abwehrmethode, auf die Razavi sich hier bezieht, besteht aus verschiedenen direkt in die Datenspeicher eingebauten Schaltkreisen, die ungewöhnlich hohe Aktivierungsfrequenzen bestimmter Speicherreihen aufspüren und so abschätzen können, wo gerade ein Angriff im Gange ist. Als Gegenmassnahme frischt ein Kontrollschaltkreis dann die vermeintliche Opfer-Reihe vorzeitig auf und kommt damit möglichen Bit-Fehlern zuvor.
Autor(in) Oliver Morsch, ETH News