Document ID: /fineweb-2-swissfilter-quality_10-filterrobots/filtered/03259.jsonl.gz/2011

Komplette Systeme simulieren
Das neue Release 17.4 der PCB-Design-Tools von Cadence adressiert die thermischen Herausforderungen auf zwei Weisen: einerseits mit einer Lösung für den Leiterplatten-Layouter, die es ihm ermöglicht, sein Layout robuster auszulegen und lokale Hotspots zu vermeiden. Andererseits lassen sich entsprechend dem Trend komplexe Systeme als Ganzes erfassen, analysieren und zuverlässig designen.
Erwärmung durch Strom
Bereits 1840 hat der britische Bierbrauer und Naturwissenschaftler James Prescott Joule in seinem ersten jouleschen Gesetz, dem Stromwärmegesetz, beschrieben, dass ein elektrischer Strom in einem elektrischen Leiter Wärmeenergie erzeugt. Ihm zu Ehren wurde die SI-Einheit der Energie «Joule» genannt. Sein Gesetz beschreibt den transienten Vorgang der ohmschen Verluste, dass sich durch den Stromfluss durch einen elektrischen Leiter dieser erwärmt, dabei kontinuierlich seinen ohmschen Widerstand ändert und damit wiederum die Stromdichte so lange beeinflusst, bis sich ein Gleichgewicht eingestellt hat. Das gilt nicht nur für Gleichstrom, sondern auch für sich ändernde Stromdichten, wie sie heute auf Leiterplatten vorkommen. Auf PCB mit ihren komplexeren geometrischen Leitern und stromführenden Flächen mit nicht gleichmässiger Stromverteilung muss diese z. B. mittels Finite-Elemente-Methode berechnet werden, um die Verlustleistung und den Widerstand der Leiterbahnen / Versorgungsflächen mit Aussparungen bestimmen zu können.
Die Erwärmung der Leiterplatte ist ein zunehmend störender Effekt, der zu lokalen Überlastungen an den Hotspots führen kann und Zuverlässigkeit und Funktion der Schaltung beeinflusst. Da Halbleiterhersteller die Versorgungsspannungen der Bauteile für den Massenmarkt absenken, um höhere Übertragungsraten und mehr batteriebetriebene Geräte zu ermöglichen, steigen die Ströme im Stromversorgungssystem der elektrischen Schaltungen. Diese höheren Ströme in den Leitern der Leiterplatte führen zu deren Eigenerwärmung.
Simulation der Leiterplatte ohne Modelle
Bei der thermischen Lösung für PCB-Designer «PowerDC» handelt es sich um eine Gleichspannungssimulation, bei der der Sigrity-Field-Solver von Cadence verwendet wird, um die komplexen Strukturen der elektrischen Leiter, Isolatoren, Induktivitäten und Kapazitäten zu einem Rechenmodell zu extrahieren. Im OrCAD / Allegro Release 17.4 ist das jetzt ein integrierter Flow, der das Aufsetzen der Simulation weiter vereinfacht. Die Lösung ist des Weiteren offen für Designs aus anderen PCB-Layoutsystemen, die Daten mittels ODB++ bzw. IPC-2581-Schnittstelle exportieren können. In wenigen Minuten ist die Simulation, bestehend aus Lagenaufbau, Spannungsversorgungen (VRM) und den massgeblichen Verbrauchern, aufgesetzt und liegen die Ergebnisse der thermischen Analyse vor.
In der Simulation werden die Ströme auf den Leitern und Flächen sowie die Rückströme im Ground-System berechnet. Dabei wird die Überlagerung des Rückstroms von verschiedenen Verbrauchern mit unterschiedlichen Versorgungsspannungen berücksichtigt. Solch komplexe Situationen lassen sich auch mit viel Erfahrung nicht mehr abschätzen. Die nicht mehr idealen Verhältnisse, die z. B. durch Aussparungen, Durchkontaktierungen und parallel geschaltete Ground-Lagen entstehen, werden durch Field-Solver berechnet.
Die Ergebnisse sind sehr einfach zu interpretieren, sodass Layouter die Erkenntnisse sofort in eine Verbesserung des Designs einfliessen lassen können. Thermische Hotspots, die allein durch die Geometrie des Layouts entstehen, sind durch die farbliche Kennzeichnung leicht zu erkennen. Diese lokalen jouleschen Erwärmungen sind von der Stromdichte abhängig. Dabei kann es sich z. B. um für den hohen Strom zu schmal ausgelegte Leiterbahnen handeln. Ein Problem ist, dass der Versorgungsstromkreislauf (Power Loop) über mehrere Lagen mit Durchkontaktierungen realisiert wurde. Wenn diese ungünstig für die überlagerte Stromdichteverteilung platziert sind, wird der Strom nicht gleichmässig auf die elektrisch parallel geschalteten Vias verteilt, da der ohmsche Widerstand der Kupferstrecken auch hier den Spannungsteiler vorgibt. Bei ungleicher Stromverteilung werden einzelne Durchkontaktierungen überlastet und «brennen» ggf. in längerem Betrieb durch.
Thermische Simulation von Via-Feldern
Unterschiedliche und immer niedrigere Versorgungsspannungen für Prozessoren und FPGA führen zu neuen Herausforderungen beim PCB-Design. Niedrige Spannungen bei leistungsstarken Bauteilen bringen höhere Ströme auf den Versorgungsleitungen in der Grössenordnung von mehreren Ampere mit sich. Bei nur einer Versorgungsspannung konnte ein Power / Ground-Paar mit zwei dafür reservierten Lagen umgesetzt werden. Wenn es verschiedene Versorgungspotenziale auf einer Leiterplatte gibt, ist das nicht mehr möglich. Vielmehr müssen die Versorgungsspannungen als breite Leitungen oder Kupferflächen auf einer Lage vom Stecker bis an den Verbraucher geführt werden. Hier muss der Leitungsquerschnitt beachtet werden, der sich aus der Kupferdicke von ca. 35 µm und der Breite der Leitung ergibt.
Die zweite neue Herausforderung ist die Auslegung der Ground-Lage. Der Rückstrompfad berechnet sich aus der Summe der Einzelströme jedes GND-Pins und der Summe der unterschiedlichen Versorgungsspannungen, die sich ein GND-System teilen. Auch hier fliesst der Strom, und die Verluste führen zur Erwärmung der Leiterplatte. Die Auswertung ist sehr einfach, da die Vias in einer Ansicht farblich eingefärbt werden (rot = heiss; blau = kalt), sich aber auch in einer Tabellenform mit Zahlenwerten sortiert anzeigen lassen und so gezielt die Hotspots im Layout dargestellt werden. Für den Layouter sind solche Hinweise schnell zu verstehen, und durch Umplatzieren der Durchkontaktierungen oder weitere Vias lassen sich die Probleme entschärfen.
Versteckter Designfehler
Im Beispiel (Bild 1) war geplant, den Strom von 10 A gleichmässig durch eine 3 × 3-Via-Matrix-Anordnung von neun Durchkontaktierungen von einer Lage in die nächste zu führen. Die Ströme variieren jedoch von 0,104 A bis 2,3 A für die blaue und die rote Durchkontaktierung. Das Fehlerbild sieht häufig so aus, dass im Betrieb die Micro-Vias von einer der beiden Lagen abreissen. Dann liegt schnell der Verdacht beim Leiterplattenhersteller, den Micro-Via-Prozess nicht im Griff zu haben. Wenn die Vias dann nach dem Wechsel zu einem anderen Leiterplattenhersteller erneut abreissen, traut man der Technologie insgesamt nicht mehr und platziert THT-Durchkontaktierung mit mehr Platzbedarf und ungenutzten Stubs. Eine thermische Untersuchung zeigt jedoch, dass die Ströme nicht gleichmässig verteilt sind.
Der Stromunterschied führt zu einer Überlastung des ersten Vias, das durch die thermische Belastung abreisst oder ausglüht. Wenn das erste Via ausgefallen ist und nicht mehr leitet, steigt der Strom in den restlichen acht Vias an, und wiederum durch die ungleiche Stromverteilung werden die nächsten Vias übermässig gestresst. Das geht so lange weiter, bis das ganze Via-Feld abgerissen ist. Da der zeitliche Ablauf nicht sichtbar ist und bei der Analyse nur zu sehen ist, dass alle Vias abgerissen sind, liegt die Vermutung eines Produktionsfehlers nahe, obwohl ein Designfehler des Versorgungssystems die Ursache war. Thermischer Stress von einzelnen Micro-Vias auf Innenlagen kann mit keiner Wärmebildkamera erfasst werden.
Versorgungssystem als Fehlerquelle
Mit Sigrity PowerDC können die Vias zwischen zwei Simulationen leicht neu angeordnet, kopiert oder gelöscht werden. So bekommt man schnell ein Gefühl für die Geometrien auf den beiden zu verbindenden Lagen und kann eine Optimierung der Kupferflächen mit Vias durchführen, damit sich der Strom möglichst gleichmässig aufteilt und alle Vias gleich belastet. Die Stromdichte kann für einen beziehungsweise überlagert für mehrere Stromkreise analysiert und angezeigt werden. In der Vergangenheit konnten die Versorgungssysteme meist vernachlässigt werden, aber höhere Ströme, verschiedene Versorgungsspannungen und Miniaturisierung erfordern heute für die meisten Leiterplatten eine genauere Betrachtung. Erfahrungswerte zeigen, dass viele thermische und EMV-Probleme aus einem ungeeigneten Spannungsversorgungssystem herrühren.
Transiente Simulation
Mit dem Tool «Celsius» hat Cadence ein neues Produkt und eine neue Simulationsmethode für thermisch-elektrische Systeme vorgestellt. «Celsius» ist ein thermischer Field-Solver, der die Methoden für Finite-Elemente und Computational Fluid Dynamics in einem Tool kombiniert. Gemeinsam mit Clarity, Voltus und Allegro / Sigrity lassen sich komplexe Systeme aus Leiterplatten mit Bauteilen (IC und Package) sowie Gehäusen und Lüftern im Hinblick auf elektrische und thermische Eigenschaften simulieren. Die Wechselwirkung zwischen Strom und Erwärmung wird realistisch abgebildet. Dabei können sowohl statische (steady-state) als auch zeitlich dynamische (transiente) Veränderungen in einer elektrisch-thermischen Co-Simulation selbst für komplexe Systeme durchgeführt werden.
Der thermische Solver «Celsius» baut auf einer neuartigen Architektur auf, die eine Parallelisierung ermöglicht und so die mit steigender Komplexität auch steigende Rechenzeit minimiert. Die Parallelisierung kann von einem normalen Rechner mit Standard-CPU und 16 GB RAM in die Cloud ausgelagert werden. Das ermöglicht es Firmen, die Simulationen zu sehr günstigen Hardware-Kosten durchzuführen. Mit dieser Architektur lässt sich die Rechengeschwindigkeit massiv und dabei fast linear steigern, da auf beliebig viele Rechner zugegriffen werden kann. Dadurch reduzieren sich die Gesamtkosten und die Rechenzeiten für eine transiente, detaillierte elektro-thermische Simulation eines komplexen Systems deutlich und werden für viele Anwender schlagartig interessant.
Die reduzierten Rechenzeiten ermöglichen es, ein System am virtuellen Prototypen im Hinblick auf thermische Stabilität und EMV-Abschirmung zu optimieren. Gehäuseöffnungen lassen sich z. B. so dimensionieren, dass die Wärme abgeführt wird und trotzdem eine EMV-Schirmung gegeben ist, ohne die Kosten in die Höhe zu treiben. Der thermische Solver verfügt über eine mechanische 3-D-Bearbeitung, in die Daten aus gängigen mCAD-Systemen eingelesen werden können. Entwickler sind damit in der Lage, Systeme zu spezifizieren und zu simulieren, die in der Genauigkeit Strukturgrössen von integrierten Schaltkreisen verarbeiten und zugleich die Gesamtgrössen der Simulation bis zum kompletten System mit Gehäusen erlauben.
flowcad.de