Document ID: /fineweb-2-swissfilter-quality_10-filterrobots/filtered/03345.jsonl.gz/1307

Datenblätter:
Downloads
Bevor noch die erste Zeile Code programmiert wird, können sich 3 Experten (FPGA,
Stromlaufplan und Layout) an einen Tisch setzen und das Layout grob vorplanen.
Da auf der Zeichenfläche die physikalischen Abmessungen der FPGAs angezeigt
werden, kann ein Placement des FPGAs und der angeschlossenen großen Bauteilen
durchgeführt werden. Durch einfache Zuweisung von Schnittstellen (z.B. DDR2, PCI
Express) können sehr viele Signale vergeben werden und eine Teilnetzliste
erstellt werden.
Im Allegro FPGA System Planner sind für jedes FPGA Modelle hinterlegt, wie die interne Pinbeschaltung ist und welche Eigenschaften jeder Pin hat. Mit diesen Informationen kann jetzt eine Optimierungs-Synthese der Pinbelegung so durchgeführt werden, dass es zu möglichst wenig Kreuzungen der Netzlistenverbindungen kommt. Wenn jetzt der FPGA-Programmierer diese sinnvolle Pinbelegung verwendet, ist dies ein enormer Vorteil, der zu einfacheren Designs und ggf. zu weniger Lagen im PCB-Lagenaufbau führt. Als zusätzlichen Nutzen erhält der Stromlaufplan-Entwickler einen Stromlaufplan im OrCAD/Allegro-Format (inkl. Schaltplansymbolen) und der Layouter ein Placement (.brd) mit den Footprints und Luftlinien (rats).