Document ID: /fineweb-2-swissfilter-quality_10-filterrobots/filtered/03148.jsonl.gz/2193

Arbeitsspeichermedien
Neben der eigentlichen Speichermatrix enthält ein
Speicherbaustein noch (siehe Umdruck):
- Zeilen-Adressdecoder (Wort-Decoder) und -Register
- Spalten-Adressdecoder und -Register
- Dateneingang und Datenausgang
- Lese-/Schreib-Steuersignale
- Chip-Select-Signal (Chip Enable)
- Leseverstärker
- Spaltenschalter
Das Adressregister dient als Zwischenspeicher für die gewünschte Adresse. Über den Adressdecoder wird eine einzelne Speicherzelle (Bit oder Speicherwort) ausgewählt. Lese- und Schreibregister bilden die Schnittstelle zur CPU oder zum Datenbus. Da die Wortbreite gegenüber der Anzahl der Speicherworte sehr klein ist, würde sich bei der vollständigen Decodierung der Adresse eine ungünstige Topologie des Speichers ergeben. Deshalb teilt man die Adressbits und ordnet die Speicherzellen (bzw. Speicherworte) in einer annähernd quadratischen Matrix an. Der Decoder wird so auch in einen Zeilen- und Spaltendecoder aufgeteilt.
Vor allem sehr hoch integrierte Halbleiterspeicher sind bitorganisiert, d. h. die Wortbreite ist 1 Bit. Es gibt aber auch Speicherbausteine, die selbst schon wortorganisiert sind (meist 4 oder 8 Bit). Heute werden im Arbeitsspeicher - bis auf wenige Ausnahmen - Halbleiterspeicher eingesetzt.
Vorteile der Halbleiter-Speicher:
Nachteil der Halbleiterspeicher:
- größere Speicherdichte
- Ein- und Ausgänge direkt kompatible mit den übrigen
Bauteilen eines DVS (TTL-Pegel); keine Interface-Schaltungen notwendig
- Geringer Platzbedarf, einfache Anwendbarkeit als "Bauteil"
- Kostengünstiger (Preis/Bit) als Kernspeicher
- Schneller (bestimmte Realisierungen von Halbleiterspeichern
weisen um den Faktor 10 - 50 kürzere Zugriffszeiten auf)
- Geringer Energiebedarf
- flüchtige Speicher (volatile). Beim Abschalten der
Energiezufuhr geht die Info im Speicher verloren.
- Eine Ausnahme bilden hier batteriegepufferte RAMS, PROMS oder
EEPROMS (siehe später).
Halbleiter-Schreib-Lese-Speicher
Nach der Art des Speicherverfahrens unterscheidet man statische
und dynamische RAMs (RAM = Random Access Memory):
Statische Halbleiterspeicher (SRAM)
Das Speicherelement ist ein Flip-Flop. Solange die Energieversorgung anliegt,
bleibt die gespeicherte Info erhalten ( statisch).
Realisierung sowohl in bipolarer Technologie (TTL, ECL) als auch in MOS-(FET-)
Technologie.
Transistor-Zelle (bipolar):
Das Speicher-FF besteht aus 2 MultiEmitter-Transistoren
schneller, höherer Leistungsbedarf.
Ruhezustand (Zelle nicht angewählt):
Wortleitung auf 0-Potential; beide Datenleitungen auf
1-Potential. Je nach Info ist T1 oder T2 leitend, sein Emitterstrom
fließt über WL.
Lesen:
Wortleitung auf 1-Potential; beide Datenleitungen auf
0-Potential; Emitterstrom beider Transistoren fließt
über zugeordnete DL. Der in beiden DL fließende Strom
wird über einen Differenzverstärker ausgewertet.
Schreiben:
Wortleitung auf 1-Potential. Setzen des FF durch eine
Datenleitung auf "0" und andere Datenleitung auf "1".
"1": D = 1 T2 leitend, T1 gesperrt
"0": D = 0 T1 leitend, T2 gesperrt
CMOS-Zelle:
Speicher-FF besteht aus 2 CMOS-Invertern.
Extrem geringe Rest-Verlustleistung.
Ruhezustand (Zelle nicht angewählt):
Wortleitung auf 0-Potential; T1 & T6 sperren. Datenleitungen
sind abgekoppelt.
Lesen:
Wortleitung auf 1-Potential --> T1 & T6 leitend. Die
beiden Datenleitungen der gew. Speicherstelle werden auf einen
Differenzverstärker geschaltet. Alle anderen Datenleitungen
sind inaktiv (Spaltenwahl). Potentialdifferenz wird ausgewertet.
Schreiben:
Wortleitung auf 1-Potential. Setzen des FF durch eine
Datenleitung auf "0" und andere Datenleitung auf "1" (bei CMOS
abgeschaltet).
"0": D = 0 T3, T4 leitend, T2, T5 gesperrt
"1": D = 1 T2, T5 leitend, T3, T4 gesperrt
Die Verbindung der einzelnen Speicherelemente an Eingangs- und
Ausgangsverstärker sowie die Zeilen- und Spaltenauswahl sind -
je nach Technologie - Transistoren oder FETs. Im Beispiel oben haben
alle Spalten den gleichen Leseverstärker.
Es gibt auch Realisierungen mit je einem Leseverstärker pro
Spalte - deren Ausgänge liegen dann am gemeinsamen "Data
Sense Bus". Mit dem Spaltenauswahl-Signal wird dann auch der
entsprechende Verstärker auf den Ausgangspuffer geschaltet.
Über das WE-Signal wird zwischen Schreiben und Lesen
umgeschaltet. Das CS (Chip Select)-Signal erlaubt die Aktivierung
des Bausteins. Ein nicht aktivierter Baustein verhält sich in
der Schaltung passiv Zusammenschalten mehrerer Bausteine zur
Erweiterung der Kapazität möglich.
Dynamische Halbleiterspeicher
Das Speicherelement ist hier eine Kapazität, die
Information wird also als Ladung gespeichert. Wegen der
unvermeidlichen Leckströme gibt es ständige
Ladungsverluste, was ein periodisches Auffrischen der Info
erforderlich macht ("refresh", typische Periode 2ms)
dynamische Speicher). Eigenschaften:
Realisierung nur in MOS-Technologie. Wegen des geringen
Platzbedarfs verwenden Speicher höherer Kapazität (ab ca.
16 KBit) ausschließlich die 1-Transistor-Zelle, die hier
genauer betrachtet werden soll. Die reale Zelle wird mit einem Kondensator
und einem Transistor aufgebaut. Im Ruhezustand liegt die Wortleitung auf
0-Pegel, T1 und T3 sperren und C ist von der Datenleitung abgekoppelt.
- hohe Integrationsdichte (einfacherer Aufbau der Speicherzelle)
- billiger als statisches RAM gleicher Kapazität
- geringerer Leistungsbedarf
- komplizierter in der Anwendung (wegen Refresh)
Schreiben:
Die Schreibauswahlleitung liegt auf 1-Potential, T3 leitet und C lädt
sich auf das Potential der Datenleitung (0 oder 1) auf.
Lesen:
Die Datenleitung liegt auf 1-Potential, wodurch die
Leitungskapazität Cl auf 1-Potential geladen wird
("Precharge"). Die Leseauswahlleitung liegt ebenfalls auf
1-Potential, T2 leitet und es erfolgt ein Ladungsaustausch zwischen
C und Cl. War C auf 0-Potential, wird Cl teilweise entladen und
es erfolgt eine Potentialänderung auf der Datenleitung. War C
auf 1-Potential, wird Cl nicht entladen und es gibt keine
Potentialänderung auf der Datenleitung.
Die Ladung in C wird durch das Lesen zerstört. Daher ist
nach jedem Lesezugriff ein erneutes Einschreiben der Info notwendig.
Besonderheiten der DRAM-Bausteine:
Im allgemeinen ein Leseverstärker pro Spalte. Es wird immer
eine ganze Zeile gelesen (auch beim Schreibzugriff) und in einem
Register zwischengespeichert. Hier erfolgt dann die Bit-Auswahl
gemäß der Spaltenadresse. Beim Schreiben wird das
entsprechende Bit geändert, beim Lesen ausgegeben.
Anschließend wird der Registerinhalt in die Zeile
zurückgespeichert.
Um Bauteileanschlüsse zu sparen, wird ab 16 KBit-Baustein
die Adresse im Multiplex zugeführt gleiche
Anschlüsse für Spalten- und Zeilenadresse. Es wird zuerst
die Zeilenadresse und danach die Spaltenadresse zugeführt.
Statt eines CS- (Chip Select) Anschlusses gibt es nun RAS (Row
Address Strobe) und CAS (Column Address Strobe).
Zusätzlich ist eine Auffrisch-Logik erforderlich, da der Speicherkondensator
durch Leckströme an Ladung verliert. Das
Auffrischen kann so organisiert werden, dass es den normalen
Betrieb nicht behindert. Teilweise ist eine externe Auffrischlogik
notwendig, bei manchen Speichern ist sie bereits in den Baustein
integriert quasistatische RAMs. In der Regel ist für jede
Spalte ein Leseverstärker vorhanden und es kann gleichzeitig
eine ganze Zeile zwischengespeichert werden. Damit ist zeilenweises
Auffrischen möglich (nur RAS-Signal).
Die Steuerlogik bewirkt, dass ein Auffrischzyklus nicht
während eines normalen Speicherzugriffs anläuft und der
Speicherbaustein während eines Auffrischzyklus für
Schreiben und Lesen gesperrt ist.