RISC-V
Chú thích

↑  Asanović, Krste; Patterson, David A. (6 tháng 8 năm 2014). Instruction Sets Should Be Free: The Case For RISC-V (PDF). EECS Department, University of California, Berkeley. UCB/EECS-2014-146.
1 2 3  Waterman, Andrew; Asanović, Krste biên tập (tháng 12 năm 2019). “The RISC-V Instruction Set Manual, Volume I: User-Level ISA, Document Version 20191213” (PDF). RISC-V Foundation. Truy cập ngày 5 tháng 11 năm 2021.
↑  Waterman, Andrew; Asanović, Krste (3 tháng 12 năm 2021). “The RISC-V Instruction Set Manual Volume II: Privileged Architecture Document Version 20211203” (PDF). RISC-V International. Truy cập ngày 5 tháng 11 năm 2021.
↑  Urquhart, Roddy (29 tháng 3 năm 2021). “What Does RISC-V Stand For? A brief history of the open ISA”. Systems & Design: Opinion. Semiconductor Engineering.
1 2  “Contributors”. riscv.org. Regents of the University of California. Bản gốc lưu trữ ngày 13 tháng 6 năm 2018. Truy cập ngày 25 tháng 8 năm 2014.
↑  “About RISC-V”. RISC-V International.
↑  “RISC-V To Move HQ to Switzerland Amid Trade War Concerns”. EE Times Europe. 28 tháng 11 năm 2019.
↑  “Frequently Asked Questions (FAQ) – RISC-V International” (bằng tiếng Anh). Truy cập ngày 20 tháng 8 năm 2024.
1 2 3 4 5 6 7 8 9 10 11 12 13  Waterman, Andrew; Asanović, Krste. “The RISC-V Instruction Set Manual, Volume I: Base User-Level ISA version 2.2”. University of California, Berkeley. EECS-2016-118. Truy cập ngày 25 tháng 5 năm 2017.
↑  “Linux 5.17 Adds Support For "The First Usable, Low-Cost RISC-V Platform" | Michael Larabel, Phoronix – RISC-V International” (bằng tiếng Anh). 2022. Truy cập ngày 20 tháng 8 năm 2024.
↑  “RISC-V - Debian Wiki”. wiki.debian.org. Truy cập ngày 13 tháng 8 năm 2024.
↑  “riscv64 is now an official architecture”. lists.debian.org. Truy cập ngày 13 tháng 8 năm 2024.
↑  “RISC-V - Debian Wiki”. wiki.debian.org. Truy cập ngày 13 tháng 8 năm 2024.
↑  “Project:RISC-V - Gentoo wiki”. wiki.gentoo.org. Truy cập ngày 11 tháng 2 năm 2025.
↑  Hanlon, Neil (19 tháng 2 năm 2025). “RISC-V and Fedora: All Aboard!”. Fedora Magazine (bằng tiếng Anh). Truy cập ngày 21 tháng 2 năm 2025.
↑  “Architectures - Fedora Project Wiki”. fedoraproject.org. Truy cập ngày 21 tháng 2 năm 2025.
↑  “openSUSE Project Wiki”. opensuse.org. Truy cập ngày 25 tháng 2 năm 2025.
↑  Anton Shilov (20 tháng 3 năm 2024). “Alibaba claims it will launch a server-grade RISC-V processor this year”. Tom's Hardware (bằng tiếng Anh). Truy cập ngày 19 tháng 8 năm 2024.
↑  Connatser, Matthew (13 tháng 8 năm 2024). “Akeana debuts RISC-V CPU designs on $100M budget, longs for an Arm wrestle”. The Register. Truy cập ngày 19 tháng 8 năm 2024.
↑  Connatser, Matthew. “World's first RISC-V laptop with Ubuntu preloaded touts AI smarts and octa-core chip”. The Register. Truy cập ngày 19 tháng 8 năm 2024.
↑  Demerjian, Chuck (ngày 7 tháng 8 năm 2013). “A long look at how ARM licenses chips: Part 1”. SemiAccurate. Bản gốc lưu trữ ngày 24 tháng 10 năm 2022. Truy cập ngày 6 tháng 8 năm 2019.
↑  Demerjian, Chuck (ngày 8 tháng 8 năm 2013). “How ARM licenses its IP for production: Part 2”. SemiAccurate. Bản gốc lưu trữ ngày 25 tháng 10 năm 2022. Truy cập ngày 6 tháng 8 năm 2019.
1 2 3 4 5  Asanović, Krste. “Instruction Sets Should be Free” (PDF). U.C. Berkeley Technical Reports. Regents of the University of California. Truy cập ngày 15 tháng 11 năm 2016.
↑  “Rocket Core Generator”. RISC-V. Regents of the University of California. Bản gốc lưu trữ ngày 26 tháng 9 năm 2014. Truy cập ngày 1 tháng 10 năm 2014.
↑  Celio, Christopher; Love, Eric. “ucb-bar/riscv-sodor”. GitHub Inc. Regents of the University of California. Truy cập ngày 12 tháng 2 năm 2015.
1 2  “SHAKTI Processor Project”. Indian Institute of Technology Madras. Bản gốc lưu trữ ngày 21 tháng 8 năm 2017. Truy cập ngày 15 tháng 9 năm 2014.
↑  Celio, Christopher. “CS 152 Laboratory Exercise 3” (PDF). UC Berkeley. Regents of the University of California. Truy cập ngày 12 tháng 2 năm 2015.
↑  Patterson, David A.; Ditzel, David R. (tháng 10 năm 1980). “The Case for the Reduced Instruction Set Computer”. ACM SIGARCH Computer Architecture News. 8 (6): 25. doi:10.1145/641914.641917.
↑  “Amber ARM-compatible core”. OpenCores. Truy cập ngày 26 tháng 8 năm 2014.
↑  “ARM4U”. OpenCores. OpenCores. Truy cập ngày 26 tháng 8 năm 2014.
↑  “CPU Architectures — The Linux Kernel documentation”. docs.kernel.org. Truy cập ngày 20 tháng 8 năm 2024.
↑  Aleksandar Kostovic (12 tháng 7 năm 2021). “Libre-SOC Releases First Non-IBM OpenPOWER Chip in Decade”. Tom's Hardware (bằng tiếng Anh). Truy cập ngày 20 tháng 8 năm 2024.
↑  Nguyen, Phuc-Vinh; Tran, Thi-Thu-Trang; Diep, Phuoc-Loc; Le, Duc-Hung (tháng 9 năm 2018). “A Low-Power ASIC Implementation of Multi-Core OpenSPARC T1 Processor on 90nm CMOS Process”. 2018 IEEE 12th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC). IEEE. tr. 95–100. doi:10.1109/MCSoC2018.2018.00027. ISBN 978-1-5386-6689-0.
↑  Asanović, Krste. “Instruction Sets Should be Free” (PDF). U.C. Berkeley Technical Reports. Regents of the University of California. Truy cập ngày 15 tháng 11 năm 2016.
↑  Bản mẫu:Cite tech report
↑  Bản mẫu:Cite tech report
↑  Bản mẫu:Cite tech report
↑  Asanović, Krste. “The RISC-V Instruction Set Manual, Volume I: Base User-Level ISA” (PDF). U.C. Berkeley Technical Reports. Regents of the University of California. Truy cập ngày 13 tháng 5 năm 2011.
↑  Hruska, Joel (21 tháng 8 năm 2014). “RISC rides again: New RISC-V architecture hopes to battle ARM and x86 by being totally open source”. ExtremeTech.
↑  “RISC-V History”. Truy cập ngày 28 tháng 1 năm 2023.
↑  “A new blueprint for microprocessors challenges the industry's giants”. The Economist. 3 tháng 10 năm 2019. ISSN 0013-0613. Truy cập ngày 10 tháng 11 năm 2019.
1 2  “RISC-V Foundation”. RISC-V Foundation. Truy cập ngày 15 tháng 3 năm 2019.
↑  “Design Automation Conference”. dac.com. Truy cập ngày 6 tháng 2 năm 2021.
↑  “Members”. RISC-V International (bằng tiếng Anh). Truy cập ngày 1 tháng 8 năm 2023.
↑  “U.S.-based chip-tech group moving to Switzerland over trade curb fears”. Reuters (bằng tiếng Anh). 26 tháng 11 năm 2019. Truy cập ngày 26 tháng 11 năm 2019.
↑  Cheung, Sunny (15 tháng 12 năm 2023). “Examining China's Grand Strategy For RISC-V”. China Brief (bằng tiếng Anh). Jamestown Foundation. Truy cập ngày 18 tháng 12 năm 2023.
↑  “RISC-V History - RISC-V International”. RISC-V International. Truy cập ngày 14 tháng 5 năm 2020.
↑  “Branding Guidelines – RISC-V International” (bằng tiếng Anh). Truy cập ngày 23 tháng 6 năm 2024.
↑  Lardinois, Frederic (31 tháng 5 năm 2023). “The Linux Foundation Europe launches RISE, the RISC-V Software Ecosystem project”. TechCrunch (bằng tiếng Anh). Truy cập ngày 13 tháng 12 năm 2024.
↑  “The Linley Group Announces Winners of Annual Analysts' Choice Awards” (Thông cáo báo chí). The Linley Group. ngày 12 tháng 1 năm 2017. Truy cập ngày 21 tháng 1 năm 2018.
↑  Wolf, Clifford. “Alternative proposal for instruction length encoding”. Cliffords Subversion Servier. Clifford Wolf. Bản gốc lưu trữ ngày 26 tháng 4 năm 2019. Truy cập ngày 24 tháng 4 năm 2019.
1 2  Waterman, Andrew; Lee, Yunsup; Avizienas, Rimas; Patterson, David; Asanović, Krste. “Draft Privileged ISA Specification 1.9”. RISC-V. RISC-V Foundation. Bản gốc lưu trữ ngày 26 tháng 8 năm 2018. Truy cập ngày 30 tháng 8 năm 2016.
↑  “RISC-V The Free and Open Instruction Set”. RISC-V Foundation. Truy cập ngày 11 tháng 11 năm 2016.
↑  Celio, Christopher. “riscv-boom”. GitHub. Regents of the University of California. Truy cập ngày 11 tháng 11 năm 2016.
↑  Asanović, Krste;  và đồng nghiệp. “rocket-chip”. GitHub. The RISC-V Foundation. Truy cập ngày 11 tháng 11 năm 2016.
↑  Celio, Christopher. “riscv-sodor”. GitHub. Regents of the University of California. Truy cập ngày 11 tháng 11 năm 2016.
↑  Traber, Andreas;  và đồng nghiệp. “PULP: Parallel Ultra Low Power”. ETH Zurich, University of Bologna. Truy cập ngày 5 tháng 8 năm 2016.
↑  “Chisel: Constructing Hardware in a Scala Embedded Language”. UC Berkeley. Regents of the University of California. Truy cập ngày 12 tháng 2 năm 2015.
↑  “FreeBSD Wiki: RISC-V”.
1 2  “FreeBSD Foundation: Initial FreeBSD RISC-V Architecture Port Committed”.
↑  Montezelo, Manuel. “Debian GNU/Linux port for RISC-V 64”. Google Groups. Truy cập ngày 19 tháng 7 năm 2018.
↑  “Architectures/RISC-V”. Fedora Wiki. Red Hat. Truy cập ngày 26 tháng 9 năm 2016.
↑  Begari, Padmarao. “U-Boot port on RISC-V 32-bit is available”. Google Groups. Microsemi. Truy cập ngày 15 tháng 2 năm 2017.
↑  RiscVEdk2 trên GitHub
↑  Almatary, Hesham. “RISC-V, seL4”. seL4 Documentation. Commonwealth Scientific and Industrial Research Organisation (CSIRO). Truy cập ngày 13 tháng 7 năm 2018.
↑  Almatary, Hesham. “heshamelmatary”. GitHub. Truy cập ngày 13 tháng 7 năm 2018.
↑  “ANGEL is a Javascript RISC-V ISA (RV64) Simulator that runs riscv-linux with BusyBox”. RISCV.org. Bản gốc lưu trữ ngày 11 tháng 11 năm 2018. Truy cập ngày 6 tháng 8 năm 2019.
↑  “MultiZone Secure IoT Stack, the First Secure IoT Stack for RISC-V”. Hex Five Security. Hex Five Security, Inc. Bản gốc lưu trữ ngày 30 tháng 11 năm 2020. Truy cập ngày 3 tháng 3 năm 2019.
↑  “HiFive1”. SiFive. Bản gốc lưu trữ ngày 26 tháng 2 năm 2017. Truy cập ngày 10 tháng 7 năm 2018.
↑  SiFive. “Hi-Five1: Open-source Arduino-Compatible Development Kit”. Crowd Supply. Truy cập ngày 2 tháng 12 năm 2016.
↑  “FU540 SoC CPU”. SiFive. Truy cập ngày 24 tháng 10 năm 2018.
↑  “Syntacore”. Truy cập ngày 11 tháng 12 năm 2018.
↑  “SCR1, open-source RISC-V core”. Truy cập ngày 11 tháng 12 năm 2018.
↑  “RISC-V workshop proceedings”. Bản gốc lưu trữ ngày 15 tháng 12 năm 2018. Truy cập ngày 11 tháng 12 năm 2018.
↑  “Andes Technology”. RISC-V Foundation. Bản gốc lưu trữ ngày 13 tháng 5 năm 2020. Truy cập ngày 10 tháng 7 năm 2018.
↑  Manners, David. “Codasip and UltraSoC Combine on RISC-V”. Electronics Weekly. Metropolis International Group, Ltd. Truy cập ngày 23 tháng 11 năm 2016.
↑  “GreenWaves GAP8 is a Low Power RISC-V IoT Processor Optimized for Artificial Intelligence Applications”. CNXSoft: Embedded Systems News. Truy cập ngày 4 tháng 3 năm 2018.
↑  Yoshida, Junko (ngày 26 tháng 2 năm 2018). “AI Comes to Sensing Devices”. EE Times. Truy cập ngày 10 tháng 7 năm 2018.
↑  “GreenWaves Technologies Announces Availability of GAP8 Software Development Kit and GAPuino Development Board” (Thông cáo báo chí). ngày 22 tháng 5 năm 2018.
↑  “Hex Five Security Adds MultiZone Trusted Execution Environment to the SiFive Software Ecosystem”. Hex Five Security. Truy cập ngày 13 tháng 9 năm 2018.
↑  “CloudBEAR”. Truy cập ngày 16 tháng 10 năm 2018.
↑  Shilov, Anton. “Western Digital Reveals SweRV RISC-V Core, Cache Coherency over Ethernet Initiative”. www.anandtech.com. Truy cập ngày 23 tháng 5 năm 2019.
↑  “China's Alibaba is making a 16-core, 2.5 GHz RISC-V processor”. www.techspot.com. Truy cập ngày 30 tháng 7 năm 2019.
↑  “C-DAC announces Tech Conclave 2019 - Times of India”. The Times of India. Truy cập ngày 12 tháng 4 năm 2019.
↑  “IIT Madras Open Source Processor Project”. Rapid IO. IIT Madras. Bản gốc lưu trữ ngày 14 tháng 9 năm 2014. Truy cập ngày 13 tháng 9 năm 2014.
↑  Xie, Joe (tháng 7 năm 2016). NVIDIA RISC V Evaluation Story. Youtube.
↑  “Re: [isa-dev] RISC V ISA for embedded systems” (Danh sách thư).
↑  “lowRISC website”. Truy cập ngày 10 tháng 5 năm 2015.
↑  “PULPino GitHub project”. GitHub. Truy cập ngày 2 tháng 2 năm 2018.
↑  “PULP Platform”. PULP Platform. Truy cập ngày 2 tháng 2 năm 2018.
↑  “Esperanto exits stealth mode, aims at AI with a 4,096 core 7nm RISC-V monster”. wikichip.org (bằng tiếng Anh). Truy cập ngày 2 tháng 1 năm 2018.
↑  Lee, Ruby; Huck, Jerry (ngày 25 tháng 2 năm 1996). “64-bit and Multimedia Extensions in the PA-RISC 2.0 Architecture”. Proceedings of Compcon 96: 152–160. Truy cập ngày 21 tháng 9 năm 2014.
↑  Lee, Ruby B. (tháng 4 năm 1995). “Accelerating Multimedia with Enhanced Microprocessors” (PDF). IEEE Micro. 15 (2): 22–32. CiteSeerX 10.1.1.74.1688. doi:10.1109/40.372347. Truy cập ngày 21 tháng 9 năm 2014.
1 2 3 4 5 6 7 8  Schmidt, Colin; Ou, Albert; Lee, Yunsup; Asanović, Krste. “RISC-V Vector Extension Proposal” (PDF). RISC-V. Regents of the University of California. Truy cập ngày 14 tháng 3 năm 2016.
↑  Ou, Albert; Nguyen, Quan; Lee, Yunsup; Asanović, Krste. “A Case for MVPs: Mixed-Precision Vector Processors” (PDF). UC Berkeley EECS. Regents of the University of California. Bản gốc (PDF) lưu trữ ngày 15 tháng 3 năm 2016. Truy cập ngày 14 tháng 3 năm 2016.
↑  Lee, Yunsup; Grover, Vinod; Krashinsky, Ronny; Stephenson, Mark; Keckler, Stephen W.; Asanović, Krste. “Exploring the Design Space of SPMD Divergence Management on Data-Parallel Architectures” (PDF). Berkeley's EECS Site. Regents of the University of California. Bản gốc (PDF) lưu trữ ngày 14 tháng 11 năm 2014. Truy cập ngày 14 tháng 3 năm 2016.
1 2 3 4 5  Bradbury, Alex; Wallentowitz, Stefan. “RISC-V Run Control Debug”. Google Docs. RISC-V Foundation. Truy cập ngày 20 tháng 1 năm 2017.
↑  Newsome, Tim. “RISC-V Debug Group > poll results”. Google Groups, RISC-V Debug Group. RISC-V Foundation. Truy cập ngày 20 tháng 1 năm 2017.
Waterman, Andrew;  và đồng nghiệp. “The RISC-V Compressed Instruction Set Manual Version 1.9 (draft)” (PDF). RISC-V. Truy cập ngày 18 tháng 7 năm 2016.
Waterman, Andrew (ngày 13 tháng 5 năm 2011). Improving Energy Efficiency and Reducing Code Size with RISC-V Compressed. U.C. Berkeley: Regents of the University of California. tr. 32. Truy cập ngày 25 tháng 8 năm 2014.
Nguyên mẫu bộ xử lý RISC-V, tháng 1 năm 2013
Raven1 đầu tiên giới thiệu ST28nm tại Berkeley Wireless Research Center (BWRC) vào tháng 6 năm 2012