stanford-oval/wikipedia huggingface dataset:
Spermacoce dibrachiata

| Spermacoce dibrachiata> Phân loại khoa học |
| --- | --- |
Giới (regnum): Plantae
(không phân hạng): Angiospermae
(không phân hạng): Eudicots
Bộ (ordo): Gentianales
Họ (familia): Rubiaceae
Chi (genus): Spermacoce
Loài (species): S. dibrachiata
Danh pháp hai phần
Spermacoce dibrachiata Oliv. 
Spermacoce dibrachiata là một loài thực vật có hoa trong họ Thiến thảo. Loài này được Oliv. miêu tả khoa học đầu tiên năm 1873.
Chú thích

↑  The Plant List (2010). “Spermacoce dibrachiata”. Truy cập ngày 3 tháng 6 năm 2013.
David Bushnell

David Bushnell (1742 - 1824) của Saybrook, Connecticut, là một nhà phát minh người Mỹ trong Chiến tranh giành độc lập của Mỹ. Ông là người phát minh ra chiếc tàu ngầm đầu tiên sử dụng trong chiến đấu, tàu này có tên Turtle. Ý tưởng về việc sử dụng nước để làm chìm tàu và nâng tàu ngầm của ông nên vẫn được sử dụng hiện nay, cũng như các chân vịt được sử dụng đầu tiên trong tàu Turtle.
Khi ở Yale, ông đã chứng minh rằng thuốc súng nổ được dưới nước. Với ý tưởng này ông đã tạo ra hàng rào mìn phòng ngự vào năm 1777. Ông cũng là người đầu tiên phát minh ra bom hẹn giờ.
Bushnell sau đó đến Pháp và định cư ở Warrenton, Georgia, ông sống ở đó khoảng 30 năm dưới tên giả để giảng dạy và nghiên cứu. Ông chết năm 1824
Kiểu tàu ngầm của David Bushnell vẫn được trưng bày ở Groton, Connecticut.
Calomicrus warchalowskii

| Calomicrus warchalowskii> Phân loại khoa học |
| --- | --- |
Giới (regnum): Animalia
Ngành (phylum): Arthropoda
Lớp (class): Insecta
Bộ (ordo): Coleoptera
Họ (familia): Chrysomelidae
Chi (genus): Calomicrus
Loài (species): C. warchalowskii
Danh pháp hai phần
Calomicrus warchalowskii Lopatin, 2005 
Calomicrus warchalowskii là một loài bọ cánh cứng trong họ Chrysomelidae. Loài này được Lopatin miêu tả khoa học năm 2005.
Chú thích

↑  Chrysomelidae in Synopsis of the described Coleoptera of the World ngày 13 tháng 12 năm 2008
Soko G-4 Super Galeb

| G-4 Super Galeb |
| --- | --- |

Kiểu: Máy bay tiêm kích ném bom
Hãng sản xuất: SOKO/Lola Utva
Chuyến bay đầu tiên: 17 tháng 7 năm 1978
Được giới thiệu: 1983
Khách hàng chính:  Không quân Serbia    Không quân Myanmar    Không quân Cộng hòa Srpska
Số lượng sản xuất: 100+
Chi phí máy bay: 4 triệu USD/chiếc
G-4 Super Galeb là một máy bay phản lực huấn luyện/tấn công hạng nhẹ của Nam Tư/Serbia. Máy bay bay lần đầu tiên vào ngày 17 tháng 7 năm 1978 và bắt đầu sản xuất hàng loạt vào năm 1983. Nó được chế tạo để thay thế cho loại máy bay G-2 Galeb và Lockheed T-33 trong Không quân Nam Tư. G-4 Super Galeb không phải là một cải tiến của G-2 Galeb như trong một số sách đã nêu, đây là một thiết kế hoàn toàn mới.
Phát triển

Vào đầu thập niên 1990, G-4 đã thất bại trong cuộc cạnh tranh với các loại máy bay khác thuộc chương trình Hệ thống máy bay huấn luyện sơ cấp liên hợp ở Hoa Kỳ, nhưng nó lại được các phi công lái máy bay thử nghiệm của Mỹ đánh giá cao. Trong cuộc đua này người thắng cuộc là Raytheon/Pilatus với mẫu máy bay T-6 Texan II.
Có một thiết kế cho phiên bản một chỗ của G-4 có lẽ gọi là G-5, nó có khả năng tấn công lớn hơn bao gồm cả một radar. Dự án G-5 đã phải dừng lại khi Liên bang Cộng hòa Xã hội Chủ nghĩa Nam Tư tan rã.
Phát triển > G-4M Super Galeb

Phiên bản mới nhất của G-4 là G-4M, hiện nay nó đang được thử nghiệm cấp cao, nó được thiết kế bởi Lola Utva và kiểm tra nghiên cứu bởi Trung tâm thử nghiệm bay Batajnica. So sánh với nguyên bản G-4, thì G-4M có thể mang trọng lượng lớn hơn, có hệ thống điện tử hàng không tiên tiến hơn, một hệ thống dẫn đường/tấn công tích hợp, và hệ thống hiển thị trước mặt phi công HUD, thích ứng với yêu cầu của hệ thống HOTAS, và có thể mang tên lửa điều khiển không đối không và không đối đất. Serbia đã lập kế hoạch để nâng cấp mọi chiếc G-4 của mình thành G-4M.
Quá trình hoạt động

G-4 được tham chiến rộng rãi trong cả Chiến tranh Bosnia và Chiến tranh Kosovo, trong các cuộc chiến này chung thường được sử dụng trong vai trò tấn công mặt đất.
Trong suốt thời gian xảy ra Chiến tranh Bosnia, lực lượng của quân đội Cộng hòa Srpska (VRS) đã gián tiếp sử dụng những chiếc G-4 Super Galeb. Không quân Hoa Kỳ cho là đã bắn hạ vài chiếc Super Galeb, nhưng những tuyên bố này đã được rút lại khi những tổn thất chính thức của VRS được công bố gồm có 6 J-21 Jastreb và 2 J-22 Orao, những chiếc máy bay này bị rơi do cả từ quân địch lẫn tai nạn. Sau chiến trang chỉ có 1 chiếc G-4 Super Galeb được giữ lại trong Không quân Cộng hòa Srpska, còn lại những chiếc khác đã bay đến Serbia.
Các nước sử dụng > Hiện nay

Không quân Serbia - sử dụng 25 chiếc G-4, đang nâng cấp thành G-4M.
Không quân Cộng hòa Srpska - sử dụng 1 chiếc G-4.
Không quân Myanmar - sử dụng 12 chiếc G-4.
Không quân Montenegro - 9 chiếc G-4 nhưng không hoạt động thường xuyên.
Các nước sử dụng > Trước đây

Không quân Nam Tư - sử dụng 60 chiếc
Không quân Cộng hòa Liên bang Nam Tư / Serbia và Montenegro - sử dụng 40 chiếc
Thông số kỹ thuật (G-4) > Đặc điểm riêng

Phi đoàn: 2
Chiều dài: 11.86 m (38 ft 11 in)
Sải cánh: 9.88 m (32 ft 5 in)
Chiều cao: 4.28 m (14 ft ½ in)
Diện tích cánh: 19.5 m² (209.90 ft²)
Trọng lượng rỗng: 3.134 kg (6.909 lb)
Trọng lượng cất cánh: 4.800 kg ()
Trọng lượng cất cánh tối đa: 6.300 kg (13.889 lb)
Động cơ: 1× Rolls-Royce Viper 632-46, lực đẩy 17.8 kN (4.000 lbf)
Thông số kỹ thuật (G-4) > Hiệu suất bay

Vận tốc cực đại: Mach 0.86 (901 km/h / 560 mph)
Tầm bay: 600 km (373 miles)
Trần bay: 15.000 m (49.212 ft)
Vận tốc lên cao: 1.800 m/phút (5.905 ft/phút)
Lực nâng của cánh: n/a
Lực đẩy/trọng lượng: n/a
Thông số kỹ thuật (G-4) > Vũ khí

1x pháo 23 mm
Mang được 1200 kg vũ khí bao gồm tên lửa, bom
Rhode magnifica

| Rhode magnifica> Phân loại khoa học |
| --- | --- |
Giới (regnum): Animalia
Ngành (phylum): Arthropoda
Phân ngành (subphylum): Chelicerata
(không phân hạng): Arachnomorpha
Lớp (class): Arachnida
Bộ (ordo): Araneae
Họ (familia): Dysderidae
Chi (genus): Rhode
Loài (species): R. magnifica
Danh pháp hai phần
Rhode magnifica Deeleman-Reinhold, 1978 
Rhode magnifica là một loài nhện trong họ Dysderidae.
Loài này thuộc chi Rhode. Rhode magnifica được Christa Deeleman-Reinhold miêu tả năm 1978.
Chú thích

↑  Platnick, Norman I. (2010): The world spider catalog, version 10.5. American Museum of Natural History.
Hednota atacta

| Hednota atacta> Phân loại khoa học |
| --- | --- |
Giới (regnum): Animalia
Ngành (phylum): Arthropoda
Lớp (class): Insecta
Bộ (ordo): Lepidoptera
Họ (familia): Crambidae
Chi (genus): Hednota
Loài (species): H. atacta
Danh pháp hai phần
Hednota atacta
Hednota atacta là một loài bướm đêm trong họ Crambidae.
Chú thích

↑  Bisby, F.A.; Roskov, Y.R.; Orrell, T.M.; Nicolson, D.; Paglinawan, L.E.; Bailly, N.; Kirk, P.M.; Bourgoin, T.; Baillargeon, G.; Ouvrard, D. (2011). “Species 2000 & ITIS Catalogue of Life: 2011 Annual Checklist”. Species 2000: Reading, UK. Truy cập ngày 19 tháng 6 năm 2014.
↑  Beccaloni, G. W., Scoble, M. J., Robinson, G. S. & Pitkin, B. (Editors). (2003) The Global Lepidoptera Names Index (LepIndex). (Geraadpleegd maart 2013).
Các kiểu bộ nhớ
Bộ nhớ đệm nhanh > Ánh xạ bộ nhớ đệm nhanh

Bộ nhớ đệm nhanh lưu trữ những dữ liệu có ích tuy nhiên nó sẽ trở thành vô ích nếu CPU không tìm thấy nó. Khi truy cập vào dữ liệu hoặc các tập lệnh, CPU lần đầu tiên tạo ra một địa chỉ bộ nhớ chính. Nếu dữ liệu đã được sao chép vào bộ nhớ cache, các địa chỉ của dữ liệu trong bộ nhớ cache không giống như là địa chỉ chính của bộ nhớ.
Ví dụ: dữ liệu được cấp phát tại địa chỉ trong bộ nhớ chính là 2E3 có thể được cấp phát rất sớm trong bộ nhớ đệm. Làm thế nào CPU tìm ra dữ liệu khi nó đã được sao chép vào bộ nhớ đệm? CPU sử dụng một chương trình ánh xạ "chuyển đổi" các địa chỉ của bộ nhớ chính vào một vị trí bộ nhớ cache.
Việc chuyển đổi đia chỉ được thực hiện bằng cách vào trong các bit trong bộ nhớ địa chỉ chính. Chúng tôi chia các bit ra làm hai phần riêng biệt gọi là các trường. Tùy thuộc vào chương trình ánh xạ, chúng tôi có thể có hai hoặc ba trường. Làm thế nào chúng tôi sử dụng các trường này phụ thuộc vào chương trình ánh xạ đang được sử dụng. Các chương trình ánh xạ xác định nơi mà các dữ liệu được đặt ban đầu khi nó được sao chép vào bộ nhớ cache và cũng có thể cung cấp một phương pháp cho CPU để tìm kiếm trước đó đã sao chép dữ liệu khi tìm kiếm bộ nhớ đệm.
Làm thế nào để chúng ta sử dụng được các trường trong bộ nhớ địa chỉ chính. Một trường trong bộ nhớ địa chỉ chính chỉ ra cho ta thấy cái dữ liệu ở bên trong nếu nó ở trong bộ nhớ cache goi là cache hit nếu không gọi là cache miss. Các khối đệm tham chiếu được kiểm tra nếu nó hợp lệ. Kết thúc nó sẽ đưa ra các bít tương ứng với mỗi khối đệm. Giá trị Bit không nghĩa là khối đệm đó không hợp lệ, và phải truy cập bộ nhớ chính. Bit một có nghĩa là hợp lệ. Sau đó chúng ta so sánh thẻ trong khối đệm tới các thẻ của địa chỉ. Nếu các thẻ giống nhau ta có thể tìm ra khối bộ đệm mong muốn (chúng tôi có một bộ nhớ cache hit). Lúc này chúng ta cần xác định từ mong muốn của khối. Tất cả các chương trình ánh xạ đều yêu cầu trường từ.
Ba chương trình ánh xạ bộ nhớ chính:
Cache ánh xạ trực tiếp
Bộ nhớ đệm nhanh kết hợp hoàn toàn (Fully Associative Cache)
Tạo bộ nhớ đệm nhanh tương ứng
Bộ nhớ đệm nhanh > Chính sách thay thế

Trong bộ đệm ánh xạ trực tiếp nếu có sự bất đồng giữa các khối đệm mà chỉ có một hành động có thể thực hiện. Khối đã tồn tại trong bộ đệm sẽ bị cho ra ngoài cache để tạo phòng cho khối mới. Tiến trình đó là sự thay thế. Với ánh xạ trực tiếp không cần chính sách thay thế vì việc cấp phát mỗi khối mới là xác định lại. Tuy nhiên với fully associative và tạo bộ đệm tương ứng thì cần có giả thuật thay thế để xác định khối bị loại khỏi cache.
Bộ nhớ đệm nhanh > Thời gian truy cập hiệu quả

Hành động phân cấp bộ nhớ được tính bằng thời gian truy cập hiệu quả (EAT).
VD: thời gian truy cập cache là 10ns, và bộ nhớ chính là 200ns độ cache hit là 99%.
Công thức tính EAT:
H: cache access hit
AccessC: cache access time
AccessMM: main memory access time
Công thức này có thể mở rộng ra để áp dụng ở bộ nhớ tầng ba, tầng bốn.
Bộ nhớ đệm nhanh > Khi nào bộ đệm bị hỏng

Khi có nhiều chương trình được thực thi thì bộ đệm sẽ làm việc rất tốt, tuy nhiên nếu có nhiều chương trình thực thi lỗi được chạy thì bộ đệm bị hỏng và việc phân cấp bộ nhớ rất chậm.
Bộ nhớ đệm nhanh > Chính sách ghi bộ đệm

Để xác định khối để thay thế người thiết kề phải quyết định làm gì với những khối bẩn của bộ nhớ đệm hoặc là khối bị sửa. Khi tiến trình ghi tới bộ nhớ chính, dữ liệu có thể ghi vào bộ nhớ đệm Có hai chính sách ghi cơ bản: 
• Write-through: cập nhật cả bộ nhớ đệm và bộ nhớ chính mỗi lần ghi. Ghi chậm hơn write-back nhưng đảm bảo bộ đệm phù hợp với bộ chính không thuận lợi là phải truy cập tới bộ nhớ chính 
• Write- back: cập nhật những khối trong bộ nhớ chính khi những khối trong bộ nhớ đệm bị loại khỏi cache. Nhanh hơn write-throught do không tốn thời gian ghi ra bộ nhớ đệm. Không thuận lợi vì dữ liệu bộ đệm và bộ nhớ chính có thể không cùng giá trị khi một tiến trình bị hỏng trước khi ghi tới bộ nhớ chính thực thi xong, dữ liệu ở bộ đệm bị mất.
Bộ nhớ ảo

Bộ nhớ ảo là bộ đệm trong máy tính giúp máy tính chạy nhanh hơn giống như bộ đệm. Nhờ bộ nhớ ảo mà RAM có thể sử dụng tốt hơn, chạy ứng dụng nặng. Phân trang trên 1 vùng đĩa cứng để lưu dữ liệu đã xử lý, giảm gánh nặng cho RAM. Ghi nhớ rằng địa chỉ của các thanh ghi phải được chuyển qua bộ đệm để CPU xử lý.
Một số thuật ngữ:
Địa chỉ Ảo: Địa chỉ logic mà tiến trình dùng.
Địa chỉ Vật lý: Địa chỉ thật sự trên RAM.
Ánh xạ: Chuyển từ những địa chỉ ảo sang địa chỉ thật, gần giống với ánh xạ bộ nhớ đệm.
Khung phân trang: Những trang kích thước bằng nhau được chia ra từ bộ nhớ chính.
Trang: Những đoạn nhớ trong bộ nhớ ảo lưu trên đĩa cứng.
Phân Trang: Tiến trình sao lưu trang ảo từ đĩa cứng vào khung trang trong bộ nhớ chính.
Phân mảnh: Bộ nhớ trở nên không cần thiết.
Sai sót trang: 1 sự kiện xảy ra khi trang yêu cầu không có trong bộ nhớ chính và phải copy từ đĩa cứng vào bộ nhớ chính.
Bộ nhớ ảo > Phân Trang

Ý tưởng khá đơn giản: Khởi tạo vùng nhớ trên bộ nhớ vật lý để xử lý, lưu giữ thông tin trong một bảng. Mỗi tiến trình đều có một bảng riêng gồm N dòng, N là số trang ảo mà tiến trình cần. Mỗi trang có 2 thuộc tính: bit và số trang. Trang ảo cùng kích cỡ với trang vật lý. Bộ nhớ tiến trình được chia thành những trang cùng kích cỡ cố định lưu giữ thông tin tiến trình để xử lý.
 
Các bước truy cập địa chỉ ảo:
Trích số trang, offset từ địa chỉ ảo. Dịch số trang sang bộ nhớ thực bằng cách truy suất bảng trang.
Tìm kiếm số trang trong bảng trang.
Kiểm tra bit của trang đó. Nếu bit = 0, hệ thống tự sinh ra 1 trang lỗi và hệ điều hành phải tìm được trang được đề nghị trên đĩa tron cây khung trang.
Sao lưu và cập nhật lại bảng trang trong bộ nhớ chính.
Nếu bit=1 tức là trang trong bộ nhớ chính.
Thay thế số trang ảo bằng số trang thực.
Truy xuất dữ liệu ở trang vậy lý thực và điền vào trang ảo Địa chỉ ảo gồm 8 bit và chia thành 2 trường. Bộ nhớ chính có 4 trang, bộ nhớ ảo ánh xạ lên bộ nhớ chính.
Các trang trong bảng trang được đánh dấu trong khung trang theo bit mà bộ nhớ ảo ánh xạ vào.
Bảng trang lưu khung trang được ánh xạ từ các bít địa chỉ từ bộ nhớ ảo sang bộ nhớ chính:
vd trang 0 ánh xạ sang trang 2,bit trong bảng trang là 1 (do trên bộ nhớ vật lý). Ánh xạ thanh ghi 4 bits từ bộ nhớ ảo sang bộ nhớ chính.
Bộ nhớ ảo > Thời gian truy xuất phân trang

EAT = Effective Access Time. Chúng ta cần thanh ghi EAT khi sử dụng bộ nhớ ảo. Khi 2 vùng nhớ vật lý được truy suất, 1 tham chiếu tới bảng trang, 1 tham chiếu đến dữ liệu mong muốn. Giả sử bộ nhớ chính truy suất cần 200ns và tỷ lệ lỗi khung trang là 1%, 99% còn lại ta tìm được trang cần trong bộ nhớ. Cần 10ms để truy suất 1 trang không có trong bộ nhớ bao gồm chuyển trang, cập nhật trang và truy suất dữ liệu. EAT =.99(200ns + 200ns) +.01(10ms) = 13.960ns. Thậm chí nếu 100% trang ở trong bộ nhớ chính thì: EAT = 1.00(200ns + 200ns) = 400ns.
Truy xuất bảng trang phải chi phí thời gian truy suất bộ nhớ chính vì nó được lưu trên bộ nhớ chính Có thể làm tăng tốc độ nhờ tìm kiếm bảng trang nhờ bộ đệm chuyển đổi translation look-aside buffer – bộ đệm chuyển đổi.
Các bước là: tìm số trang, offset từ địa chỉ ảo, tìm số trang ảo trong TLB, nếu thấy thì điền offset vào khung trang vật lý và truy suất vùng nhớ. Nếu không thấy thì qua bảng trang tìm kiếm trong bộ nhớ chính, nếu không có trong bộ nhớ chính tạo trang lỗi và khởi động lại khi trang đó được tìm thấy.
Bộ nhớ ảo > Kết hợp bộ đệm, tìm kiếm bộ đệm, phân trang

Bởi vì một bảng tìm kiếm bộ đệm có thể gây lẫn lộn, đưa nhiều thông tin gây nhầm lẫn. Giải pháp là tập hợp tất cả các phương pháp lại. Khi CPU tạo ra 1 địa chỉ nó là địa chỉ chương trình hoặc là địa chỉ ảo, địa chỉ ảo này phải được chuyển thành địa chỉ thật trước khi nó được sử dụng. Có 2 cách: sử dụng bảng dịch tìm kiếm bộ đệm để tìm khung trang mới được lưu trữ bao gồm số trang, khung trang. Nếu khung trang bị bỏ lỡ thì có thể dùng bảng trang để tìm khung trang tương ứng trong bộ nhớ chính. Số khung trang này sau đó sẽ được kết hợp với offset trong địa chỉ ảo để tạo ra địa chỉ thật.
Có hai khả năng để lấy dữ liệu:
Tìm kiếm để xem có bộ nhớ cache dữ liệu.
Trên một bộ nhớ cache bỏ lỡ, hãy vào phần chính của bộ nhớ vị trí khác để lấy lại dữ liệu (thường bộ nhớ đệm được cập nhật vào thời điểm này là tốt nhất).
Bộ nhớ ảo > Thuận lợi, khó khăn của phân trang, bộ nhớ ảo

Trong Phần "Thời gian truy suất phân trang", chúng tôi đã thảo luận cách thức triển khai thực hiện thông qua bộ phân trang. Cho biết thêm một tham chiếu bộ nhớ khi truy cập vào dữ liệu. Tuy nhiên, ngay cả với một tỉ lệ cao nhấn trong bộ đệm chuyển đổi, quá trình này vẫn còn dịch phí.

Bất lợi khác của bộ nhớ ảo và phân trang là tiêu tốn tài nguyên hơn (bộ nhớ để lưu trữ trên trang bảng). Trong trường hợp (nhiều chương trình chạy 1 lúc), các bảng trang có thể mất một phần của bộ nhớ vật lý. Bộ nhớ ảo yêu cầu phần cứng và hệ điều hành hỗ trợ.
Lợi ích của sử dụng bộ nhớ ảo phải lớn hơn bất lợi trong việc sử dụng hệ thống máy tính.
Đơn giản là chương trình không còn bị giới hạn bởi các số lượng bộ nhớ vật lý có sẵn. Bộ nhớ ảo cho phép chúng ta chạy các chương trình cá nhân thứ mà địa chỉ ảo lớn hơn địa chỉ vật lý (Trong thực tế, một trong những quá trình này cho phép chia sẻ bộ nhớ vật lý với chính nó). Làm cho nó dễ dàng hơn nhiều để viết các chương trình do các lập trình viên không còn có thể lo lắng về các địa chỉ vật lý không gian hạn chế.
Bởi vì mỗi chương trình đòi hỏi ít bộ nhớ vật lý, bộ nhớ ảo cũng cho phép các chương trình cùng một lúc. Điều này cho phép chúng ta chia sẻ các máy tính trong quá trình có tổng số địa chỉ không gian kích thước vượt quá kích thước bộ nhớ vật lý, dẫn đến tăng sử dụng CPU và hệ thống thông qua bộ nhớ ảo.
Bộ nhớ ảo > Phân đoạn

Phân trang là phương thức quản lý bộ nhớ phổ biến nhất nhưng vẫn còn các cách khác, tiêu biểu là phân đoạn. Thay vì chia địa chỉ ảo thành những trang kích thước bằng nhau, địa chỉ thật thành những khung trang, địa chỉ ảo được chia thành luận lý, đơn vị độ dài hoặc các đoạn.

Bộ nhớ vật lý không thật sự phân chia hoặc phân vùng. Khi 1 đoạn cần được đưa vào vùng nhớ chính, hệ điều hành sẽ tìm kiếm vùng nhớ trống đủ lớn để lưu thông tin phân đoạn đó. Mỗi phân đoạn có địa chỉ cơ sở, được tạo trong bộ nhớ, giới hạn kích cỡ.

Mỗi chương trình có thể có nhiều phân đoạn, bây giờ được kết hợp thành bảng phân đoạn thay bảng trang. Bảng phân đoạn đơn giản là tập hợp những cặp cơ sở cho mỗi phân đoạn. Bộ nhớ có thể truy xuất và phiên dịch bằng cách cung cấp một số vùng nhớ và offset trong phân đoạn. Kiểm tra lỗi được tổ chức để chắc chắn rằng Offset đảm bảo các giá trị ràng buộc. Nếu có, thì giá trị cơ sở cho phân đoạn
(được tìm thấy trong bảng phân đoạn) sẽ được điền vào phần bù, nhường cho địa chỉ vật lý thật.
Giống như phân trang, phân đoạn cũng có những vùng nhớ phân mảng. Phân trang tạo ra những vùng nhớ đó vì khung trang có thể khởi tạo 1 tiến trình mà không cần những thuộc tính của khung trang. Phân đoạn lại khác, chứa những phân mảnh ở ngoài. Những phân đoạn được tạo và hủy, những vùng nhớ được giải phóng và chuẩn hóa lại dẫn đến lỗi trong bộ nhớ. Thực tế có rất nhiều vùng nhớ nhỏ nhưng không đủ lớn để lưu các thuộc tính của phân đoạn.
Sự khác biệt giữa phân mảnh trong và ngoài là với phân mảng ngoài, có đủ không gian nhớ để lưu trữ cho tiến trình, nhưng không gian này không liền kề nhau mà là số lượng lớn của nhiều không gian nhỏ, những lỗ hổng không được sử dụng. Với phân mảnh trong, bộ nhớ đơn giản là không tồn tại bởi vì hệ thống đã khởi tạo quá nhiều vùng nhớ cho 1 tiến trình mà nó không cần thiết. Để loại bỏ phân mảnh ngoài, hệ thống sử dụng bộ thu dọn rác. Tiến trình này đơn giản loại bỏ những vùng nhớ chiếm đóng để chúng nhỏ hơn, phân mảnh lại thành lớn hơn và có tác dụng hơn.
Sự kết hợp giữa phân đoạn và phân trang rất tiện ích bởi vì nó cho phép các phân đoạn từ phía người dùng và phân trang từ phía hệ thống.
Bộ nhớ ảo > Tổng quan bộ nhớ ảo

Bộ nhớ bao gồm: bộ đệm, bộ nhớ chính và bộ nhớ ảo trên đĩa cứng. Bộ đệm lưu trữ những thông tin thường xuyên sử dụng của vùng nhớ chính để CPU xử lý. Bộ đệm có thể dùng nhiều cách ánh xạ, theo cơ chế FIFO, LRU(rất tốt cho ứng dụng nhưng khó bổ sung). Một biện pháp thành công khác là dùng bộ nhớ ảo, bộ nhớ ảo cho phép chạy những chương trình mà địa chỉ ảo cần thiết lớn hơn địa chỉ thật. Cho phép nhiều tiến trình chạy cùng 1 lúc. Trong đó TLB được dùng để lưu trữ những cặp địa chỉ ảo/thật được sử dụng. Bộ nhớ ảo chuyển đổi từ địa chỉ ảo sang địa chỉ thật, xử lý những trang lỗi trên đĩa thay vì bộ nhớ chính. 

Mối quan hệ giữa bộ nhớ chính và bộ nhớ ảo gần giống với quan hệ giữa bộ nhớ chính và bộ đệm. Thực tế TLB là bộ đệm. Một điều quan trọng để nhận thấy là địa chỉ ảo phải được chuyển dịch sang địa chỉ vật lý trước khi làm bất cứ việc gì và đó là việc mà TLB làm. Mặc dù bộ đệm và phân trang vùng nhớ gần giống nhau nhưng các đối tượng lại khác nhau. Bộ đệm tăng khả năng truy suất bộ nhớ chính trong khi đó bộ nhớ ngoài tăng kích cỡ bộ nhớ chính.
Một ví dụ thực tế về quản lý bộ nhớ

Bởi vì Pentium thể hiện những đặc điểm tiêu biểu của quản lý bộ nhớ hiện đại, chúng ta sẽ trình bày một cái nhìn khai quát về cách mà bộ xử lý giải quyết với bộ nhớ, Kiến trúc Pentium cho phép 32 bit địa chỉ ảo và 32 bit địa chỉ vật lý. Nó dùng hoặc 4 KB hoặc 4 MB kích thước trang khi sử dụng phân trang. Phân trang và phân khúc (segmentation) có thể áp dụng trong các kết hợp khác nhau, bao gồm unsegmented, paged memory; segmented, unpaged memory. Pentium có 2 cache L1 và L2, kích cỡ 32 byte. L1 ngay cạnh bộ xử lý, L2 thì giữa bộ xử lý và bộ nhớ. L1 cache thậm chí là 2 cache, Pentium chia L1 cache thành các cache nhỏ hơn được dùng để tổ chức lệnh (I-cache) và một cái để tổ chức dữ liệu (D-cache). Cả hai L1-cache sử dụng bit LRU cho các thoả thuận với khối thay thế. Mỗi L1 cache có 1 TLB(translation look-aside buffer – bộ đệm chuyển đổi - Phương thức tăng tốc độ tra cứu page table bằng cách lưu lại hầu hết giá trị tra cứu trang gần đây trong page table cache): D-cache TLB có 64 mục còn I-cache có 32 mục. Cả hai TLB đều có 4 cách cài đặt và sử dụng 1 LRU giả tạo thay thế. Cả hai L1 cache đều sử dụng 2 cách để thiết lập ánh xạ. Để quản lý truy cập tới bộ nhớ, I-cache và L2 cache sử dụng giao thức MESI. Mỗi dòng cache có 2 bit để lưu các trạng thái của MESI: M: modified thay đổi (cache khác với bộ nhớ chính), E: exclusive không chấp nhận(cache không bị thay đổi và giống bộ nhớ), S: shared (line/block có thể chia sẻ với line/block cache khác), I: invalid (line/block không có trong cache).
Tổng kết

Bộ nhớ được sắp xếp theo kiểu phân cấp với bộ nhớ lớn hơn trở nên rẻ hơn, chậm hơn, bộ nhớ nhỏ hơn thì nhanh hơn, đắt hơn. Trong 1 bộ nhớ phân cấp đặc trưng ta có thể thấy 1 cache, bộ nhớ chính, bộ nhớ phụ(thường là ổ đĩa). Điều này giúp các lập trình viên cảm thấy ấn tượng với bộ nhớ lớn và nhanh mà không cần quan tâm thông tin truyền giữa các cấp độ khác nhau của hệ thống này.
Cache hoạt động như 1 bộ nhớ đệm. Để giữ các khối được sử dụng thường xuyên của bộ nhớ chính và ở gần CPU. Một mục tiêu của bộ nhớ phân cấp là giúp cho các bộ xử lý cảm thấy thời gian truy cập hiệu quả gần như thời gian truy cập cache. Mục tiệu này phụ thuộc vào các chương trình đang được thực hiện, kích cỡ và tổ chức của cache và các chính sách thay thế. Bộ xử lý liên quan được tìm thấy trong cache được gọi là cache hit(lượt truy cập), ngược lại cache miss. Trên một miss, dữ liệu bị mất được lấy lại từ bộ nhớ chính và toàn bộ khối có chứa dữ liệu sẽ được tải vào cache.
Tổ chức của cache quyết định phương thức CPU dùng để tìm kiếm cache cho nhiều địa chỉ bộ nhớ khác nhau. Cache được tổ chức theo nhiều cách: ánh xạ trực tiếp, kết hợp hoàn toàn, thiết lập kết hợp. Ánh xạ trực tiếp cache không cần thuật toán thay thế, tuy nhiên kết hợp hoàn toàn và thiết lập kết hợp phải sử dụng FIFO, LRU và các chính sách thay thế khác để quyết định khối nào bị xoá khỏi cache để có chỗ trống cho một khối mới, nếu như cache bị full. LRU cho khả năng hiệu quả cao nhưng khó thực thi.
Một mục tiêu khác của bộ nhớ phân cấp là mở rộng bộ nhớ chính bằng cách sử dụng đĩa cứng, gọi là bộ nhớ ảo. Bộ nhớ ảo cho phép chạy các chương trình trên các bộ nhớ địa chỉ ảo lớn hơn bộ nhớ vật lý. Nó cũng cho phép nhiều quá trình chạy đồng thời. Nhược điểm của bộ nhớ ảo với phân trang(bộ nhớ đệm) bao gồm tiêu tốn nhiều tài nguyên hơn(lưu trữ các bảng page) và truy cập bộ nhớ nhiều hơn(để truy cập đến bảng page). Bộ nhớ ảo cũng gánh thêm chức năng biên dịch để chuyển đổi địa chỉ ảo sang địa chỉ vật lý. Quan hệ giữa bộ nhớ ảo và bộ nhớ chính tương tự như quan hệ giữa bộ nhớ chính và cache. Khái niệm về bộ nhớ cache và TLB thường gây nhầm lẫn. Trong thực tế, TLB là một cache. Điều đó rất quan trọng để nhận ra rằng địa chỉ ảo phải được biên dịch sang địa chỉ vật lý trước khi thực hiện những việc khác, và đó chính là những gì TLB thực hiện. Cho dù cache và paged memory có vẻ giống nhau, nhưng vẫn có sự khác biệt: cache tăng hiệu quả thời gian truy cập tới bộ nhớ chính trong khi đó phân trang lại tăng kích cỡ bộ nhớ chính.