Pci-e
Fiziksel katman

Elektriksel seviyede her geçit iki adet 2,5 Gbit/s hızında tek yönlü düşük voltaj türevsel imleşim “low voltage differential signaling” (LVDS) çifti kullanır. Gönderme alma birbirinden farklı türevsel çiftlerdir, geçit başına 4 adet veri kablosu bulunur. 
DFI'ın LanParty nF4 Ultra-D'sinde görüldüğü gibi geleneksel bir 32 bit PCI yuvası (alt) ile karşılaştırıldığında PCI Express'in yuvaları (yukarıdan aşağıya: x4, x16, x1 ve x16'dır).
XFX marka Nvidia GeForce 6600GT PCI-Express video adaptör kartı
Herhangi iki PCIe cihazı arasındaki bağlantı bir “link” olarak tanımlanır ve 1 veya daha fazla geçidin bir araya gelmesiyle oluşur. Kullanılan tüm cihazlar en azından tek geçitli (x1) linkini destekleyebiliyor olmalıdır. Cihazlar tercihe bağlı olarak; 2, 4, 8, 12, 16 veya 32 geçitli linkleri destekleyebilir. Bu sayede her iki yönde de çok iyi uyumluluk elde edilir. Bir PCIe kartı en azından kendisi kadar büyük olan herhangi bir yuvaya fiziksel olarak uyar (ve düzgün biçimde çalışır) (örneğin bir x1 kartı x4 veya x16 yuvasına rahatça takılabilir) ve fiziksel olarak daha büyük olan bir yuvaya (örneğin x16) daha az sayıdaki geçitle elektriksel olarak kablolanabilir (örneğin x1 veya x8, fakat yine de daha büyük fiziksel yuvanın gerektirdiği güç ve topraklama bağlantılarını sağlıyor olması gerekir). Her iki durumda da PCIe linki desteklenen en yüksek geçit sayısı üzerinden iletişim kuracaktır. Buna karşın herhangi bir cihazın fiziksel olarak kendinden daha küçük bir yuvada çalışmasına imkân yoktur (örneğin bir x4 kartı bir x1 yuvasına fiziksel olarak yerleştirilemez – buna rağmen sadece tek geçit kablolanararak bir x4 yuvasında çalıştırılabilir).
PCIe duraklamalar da dahil olmak üzere bütün mesajları veri için kullanılan aynı link üzerinden gönderir. Seri protokol hiçbir zaman bloke edilemez, böylece PCI ile kıyaslanabilecek bir bekleme süresi (PCI'ın adanmış duraklama hatları vardır) elde edilir. 
Çoklu geçit linkleri üzerinden gönderilen verinin serpiştirilmiş özelliği vardır. Bunun anlamı her ardışık baytın yine ardışık geçitten gönderileceğidir. PCIe spesifikasyonu bu serpiştirme özelliğinden “ veri ayıklama “ (data striping) olarak söz eder. Gelen ayıklanmış verinin senkronize edilmesi (veya kayıklığını giderme) için önemli ölçüde karmaşık donanım gerekmesine rağmen ayıklama işlemi sonuç olarak linkten alınan iş miktarını önemli ölçüde yükseltir. Dolgu gereksinimlerine bağlı olarak, ayıklama işlemi link üzerindeki küçük veri paketlerinin bekleme süresinde kısalmaya neden olmaz.
Saat besleme bilgisinin bütün yüksek hızlı veri iletişim protokollerinde olduğu gibi sinyalin içerisine gömülü halde olması gerekir. Fiziksel seviyede PCI Express birbirini takip eden birler veya birbirini takip eden sıfırlar dizilerinin uzunluklarının sınırlandırılabilmesi için ortak bir 8B/10B encoding veri tanımlaması kullanır, böylece alıcı bit kenarlarının nerede olduğu bilgisini takip edebilir. Bu kodlama tanımlaması 8 adet kodlanmamış (yük) bit veriyi gönderilen verinin 10 adet kodlanmış bit verisiyle değiştirir, bu arada elektriksel bant genişliğinin %20'sini kullanır. 
(SONET gibi) diğer bazı protokoller saat besleme bilgisini veri akışına eklemek için çırpma "scrambling" adı verilen farklı bir şifreleme biçimi kullanırlar. PCI Express spesifikasyonu da bir scrambling algoritmasına sahip olmasına rağmen gerçekleştirdiği scrambling SONET içerisindeki scrambling ile birbirine karıştırılmamalıdır. PCI içerisindeki scrambling, saat bilgisini gömmek yerine gönderilen veri dizisi içerisinde RF yayım doruklarına neden olan tekrarlayan veri düzenlerini engellemeye yönelik olarak tasarlanmıştır. 
PCIe'nin birinci jenerasyonu 2,5 Gbit/s hızda tekli bir işaretleşme hızı ile kısıtlanmış durumdaydı. PCI Özel İlgi Grubu “Special Interest Group” (muhtelif PCI standartlarını geliştiren ve sahibi olan endüstriyel bir organizasyon) ileride çıkartacakları versiyonların hızlarının 5 ve 10 Gbit/s olmasını planlıyor.