블랙핀
아키텍처

블랙핀 프로세서(Blackfin Processor)는 SIMD 아키텍처에 기반한 32비트 마이크로콘트롤러 유닛(MCU) 프로그래밍 모델을 사용한다. 이는 인텔, 아날로그 디바이시즈, MSA(Micro Signal Architecture 마이크로 시그날 아키텍처[*]) 사가 공동 개발했다.
블랙핀 프로세서 아키텍처는 2000년 12월에 발표되었다. 2001년 6월에 임베디드 시스템즈 콘퍼런스(Embedded Systems Conference)에서 시연되었다.
블랙핀 아키텍처는 아날로그 디바이시즈(ADI) 사의 SHARC 아키텍처와, 인텔의 Xscale 아키텍처의 장점을 취합하여 싱글 코어에 집어 넣은 것이라 말할 수 있다. 또한 DSP와 마이크로콘트롤러 기능도 함께 내장한다. 코어 아키텍처 중 블랙핀/MSA과 Xscale/ARM 혹은 SHARC 사이에는 많은 차이가 존재하기는 하나, 이 조합은 예전의 DSP 혹은 RISC 아키텍처 디자인보다 성능, 프로그램 가능성(programmability) 및 전력 소모 등의 면에 있어서 더 나은 것으로 알려져 있다.
블랙핀 아키텍처에 해당하는 CPU 모델은 꽤 많이 존재한다. 특수한 응용(목적)에 사용되는 변종이 많다. 요약하면 다음과 같다:
아날로그 디바이시즈 사는 제품 목록을 다음 웹페이지에 나열하고 있다:
| 프로세서 ADSP- | 최대 클럭 (MHz) | 코어 개수 | 인스트럭션 L1 SRAM/ (캐시) (KB) | 데이터 L1 SRAM/ (캐시) 스크래치 (KB) | L2 SRAM (KB) | 온- 칩 플래시 | 호스트 포트 | 코드 시큐리티 | 이더 - 넷  MAC | SD/ SDIO | 16-bit PPIs | 18/24-bit PPIs | SDR SDRAM | USB | ATAPI | CAN | I²C (TWI) | SPI | UART | SPORT | GPIO | MXVR |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| BF542 | 600 | 1 | 64 (16) | 64 (32) 4 | - | - | - | 예 | - | 1 | 1 | 0 | DDR x16 | 1 | 1 | 1 | 1 | 2 | 3 | 3 | 152 핀 | - |
| BF544 | 533 | 1 | 64  (16) | 64 (32) 4 | 64 | - | 예 | 예 | - | - | 1 | 1 | DDR x16 | - | - | 2 | 2 | 2 | 3 | 3 | 152 핀 | - |
| BF548 | 600 | 1 | 64  (16) | 64 (32) 4 | 128 | - | 예 | 예 | - | 1 | 1 | 1 | DDR x16 | 2.0 OTG | 1 | 2 | 2 | 3 | 4 | 4 | 152 핀 | - |
| BF549 | 533 | 1 | 64  (16) | 64 (32) 4 | 128 | - | 예 | 예 | - | 1 | 1 | 1 | DDR x16 | 2.0 OTG | 1 | 2 | 2 | 3 | 4 | 4 | 152 핀 | 1 |
| BF531 | 400 | 1 | 32  (16) | 16 (16) 4 | - | - | - | - | - | - | 1 | - | SDR x16 | - | - | - | - | 1 | 1 | 2 | 16 | - |
| BF532 | 400 | 1 | 48  (16) | 32 (32) 4 | - | - | - | - | - | - | 1 | - | SDR x16 | - | - | - | - | 1 | 1 | 2 | 16 | - |
| BF533 | 600 | 1 | 80  (16) | 64 (32) 4 | - | - | - | - | - | - | 1 | - | SDR x16 | - | - | - | - | 1 | 1 | 2 | 16 | - |
| BF534 | 500 | 1 | 64  (16) | 64 (32) 4 | - | - | - | - | - | - | 1 | - | SDR x16 | - | - | 1 | 1 | 1 | 1 | 2 | 48 | - |
| BF536 | 500 | 1 | 64  (16) | 32 (32) 4 | - | - | - | - | 1 | - | 1 | - | SDR x16 | - | - | 1 | 1 | 1 | 1 | 2 | 48 | - |
| BF537 | 600 | 1 | 64  (16) | 64 (32) 4 | - | - | - | - | 1 | - | 1 | - | SDR x16 | - | - | 1 | 1 | 1 | 1 | 2 | 48 | - |
| BF538 | 500 | 1 | 80  (16) | 64 (32) 4 | - | - | - | - | - | - | 1 | - | SDR x16 | - | - | 1 | 2 | 3 | 3 | 4 | 54 | - |
| BF538F | 500 | 1 | 80  (16) | 64 (32) 4 | - | 512 1024 | - | - | - | - | 1 | - | SDR x16 | - | - | 1 | 2 | 3 | 3 | 4 | 54 | - |
| BF539 | 500 | 1 | 80  (16) | 64 (32) 4 | - | - | - | - | - | - | 1 | - | SDR x16 | - | - | 1 | 2 | 3 | 3 | 4 | 38 | 1 |
| BF539F | 500 | 1 | 80  (16) | 64 (32) 4 | - | 512 1024 | - | - | - | - | 1 | - | SDR x16 | - | - | 1 | 2 | 3 | 3 | 4 | 38 | 1 |
| BF561 | 600 | 2 | 64  (16) (코어 당) | 64 (32) 4 (코어 당) | 128 | - | - | - | - | - | 2 | - | SDR x32 | - | - | - | - | 1 | 1 | 2 | 48 | - |
| BF535 | 350 | 1 | 16 | 32 4 | 256 | - | - | - | - | - | - | - | SDR x16 | 1.1 | - | - | - | 2 | 2 | 2 | 16 | - |

위의 표에 나온 특징 외에도, 모든 블랙핀 프로세서는 다음과 같은 장치를 포함한다:
인-시스템 디버깅을 위한 디버그/JTAG 인터페이스
리얼 타임 클럭
인터널 코어 전압 스위칭 레귤레이터
와치독 타이머(Watchdog timer)
타이머(들)/PWM 출력(들)/PWM 캡처 포트(들)
코어 타이머(core timer, 코어 클럭 스피드와 동일한 클럭으로 작동)