모바일 DDR
LPDDR2

새로운 JEDEC 표준 JESD209-2E 은 저전력 DDR 인터페이스에 더 큰 변화를 정의했다. 이것은 DDR1이나 DDR2와는 호환되지 않는 규격이지만 아래와 같은 메모리와 호환된다.:
LPDDR2-S2: 2n prefetch 메모리 (DDR1과 같은 종류),
LPDDR2-S4: 4n prefetch 메모리 (DDR2와 같은 종류), 또는
LPDDR2-N: 비휘발성 (NAND 플래시) 메모리.
저전력 상태는 기본적인 LPDDR와 비슷하며, 일부 메모리 열만 재충전할 수 있는 약간의 기능 추가가 이루어졌다.
타이밍 변수는 LPDDR-200에서 LPDDR-1066까지 정의된다. (즉 동작 클럭은 100에서 533 MHz에 이른다.)
1.2V에서 동작하며 LPDDR2는 동작 배선과 주소 배선을 10비트 더블 데이터 레이트 CA 버스에 통합한다. 명령어는 예비충전과 최대속도전송(Burst) 정지 코드의 재배열을 제외하고 일반적인 SDRAM 명령어와 유사하다.
| CK | CA0 (RAS) | CA1 (CAS) | CA2 (WE) | CA3 | CA4 | CA5 | CA6 | CA7 | CA8 | CA9 | 동작 |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| ↑ | H | H | H | — | — | — | — | — | — | — | NOP |
| ↓ | — | — | — | — | — | — | — | — | — | — | NOP |
| ↑ | H | H | L | H | H | — | — | — | — | — | 모든 뱅크 사전충전 |
| ↓ | — | — | — | — | — | — | — | — | — | — | 모든 뱅크 사전충전 |
| ↑ | H | H | L | H | L | — | — | BA2 | BA1 | BA0 | 한 뱅크 사전충전 |
| ↓ | — | — | — | — | — | — | — | — | — | — | 한 뱅크 사전충전 |
| ↑ | H | H | L | H | A30 | A31 | A32 | BA2 | BA1 | BA0 | 사전활성화 (LPDDR2-N only) |
| ↓ | A20 | A21 | A22 | A23 | A24 | A25 | A26 | A27 | A28 | A29 | 사전활성화 (LPDDR2-N only) |
| ↑ | H | H | L | L | — | — | — | — | — | — | 최고속도전송 종료 |
| ↓ | — | — | — | — | — | — | — | — | — | — | 최고속도전송 종료 |
| ↑ | H | L | H | 예약됨 | 예약됨 | C1 | C2 | BA2 | BA1 | BA0 | 읽기 (AP=자동 사전충전) |
| ↓ | AP | C3 | C4 | C5 | C6 | C7 | C8 | C9 | C10 | C11 | 읽기 (AP=자동 사전충전) |
| ↑ | H | L | L | 예약됨 | 예약됨 | C1 | C2 | BA2 | BA1 | BA0 | 쓰기 (AP=자동 사전충전) |
| ↓ | AP | C3 | C4 | C5 | C6 | C7 | C8 | C9 | C10 | C11 | 쓰기 (AP=자동 사전충전) |
| ↑ | L | H | R8 | R9 | R10 | R11 | R12 | BA2 | BA1 | BA0 | 활성 (R0–14=행 주소) |
| ↓ | R0 | R1 | R2 | R3 | R4 | R5 | R6 | R7 | R13 | R14 | 활성 (R0–14=행 주소) |
| ↑ | L | H | A15 | A16 | A17 | A18 | A19 | BA2 | BA1 | BA0 | 활성화 (LPDDR2-N only) |
| ↓ | A5 | A6 | A7 | A8 | A9 | A10 | A11 | A12 | A13 | A14 | 활성화 (LPDDR2-N only) |
| ↑ | L | L | H | H | — | — | — | — | — | — | 모든 뱅크 재충전 (LPDDR2-Sx only) |
| ↓ | — | — | — | — | — | — | — | — | — | — | 모든 뱅크 재충전 (LPDDR2-Sx only) |
| ↑ | L | L | H | L | — | — | — | — | — | — | 한 뱅크 재충전 (Round-robin addressing) |
| ↓ | — | — | — | — | — | — | — | — | — | — | 한 뱅크 재충전 (Round-robin addressing) |
| ↑ | L | L | L | H | MA0 | MA1 | MA2 | MA3 | MA4 | MA5 | Mode register read (MA0–7=Address) |
| ↓ | MA6 | MA7 | — | — | — | — | — | — | — | — | Mode register read (MA0–7=Address) |
| ↑ | L | L | L | L | MA0 | MA1 | MA2 | MA3 | MA4 | MA5 | Mode register write (OP0–7=Data) |
| ↓ | MA6 | MA7 | OP0 | OP1 | OP2 | OP3 | OP4 | OP5 | OP6 | OP7 | Mode register write (OP0–7=Data) |
행 주소 비트 C0는 절대 전송되지 않으며 0으로 취급된다. 최고 속도 전송 (Burst transfer)은 항상 짝수 주소에서 시작한다.
상태 레지스터들은 옛날의 SDRAM과 비교해서 크게 확장되어 8비트 주소 공간을 가지며 이전의 주소를 읽어낼 수 있는 능력을 가진다. 이 레지스터들은 SPD EEPROM보다 작으면서도 그것이 불필요할 만큼 충분한 정보를 포함한다.
S2 장치들은 4기가비트보다 작고 S4 장치들은 1기가비트보다 작은 단 4개의 뱅크를 가진다. 이것들은 BA2 신호를 무시하며 뱅크 개별의 재충전을 지원하지 않는다.
비휘발성 메모리 장치는 재충전 명령이 필요하지 않으므로 사용하지 않으며, 사전충전 명령을 A20이상의 주소 비트를 전송하는 데 이용한다. 낮은 순위 비트(A19이하)들은 뒤이은 활성 명령에 의해서 전송된다. 이 경우 메모리 배열에서 선택된 행은 그것들이 읽기 명령에 의해 읽을 수 있는 4 또는 8 행 데이터 버퍼(BA비트로 선택된)로 전송한다. DRAM과는 달리 뱅크 주소 비트는 메모리 주소의 일부가 아니며 어떤 주소든 모든 행 데이터 버퍼로 전송가능하다. 행 데이터 버퍼는 메모리 종류에 따라 32에서 4096바이트의 길이를 가진다. 32바이트보다 큰 행은 활성화 명령시 몇몇 낮은 순위의 주소비트를 무시한다. 4096바이트보다 작은 행은 읽기 명령시 몇몇 높은 순위의 데이터 비트를 무시한다.
비휘발성 메모리는 열 데이터 버퍼의 쓰기 명령어를 지원하지 않는다. 대신 특수 주소 구역의 순차적인 제어 레지스터가 읽기/쓰기 명령어를 지원하며 이것으로 메모리 열의 삭제와 프로그램이 가능하다.