Intel Celeron
デスクトップ向けラインナップ > P6 世代

Pentium ProからPentium IIIまで採用されたP6マイクロアーキテクチャを採用したもので、原則としてPentium IIおよびPentium IIIと同じSlot 1およびSocket 370のプラットフォームを用いる。
Covingtonは 0.25μm版プロセスの最初のCeleronで、L2キャッシュメモリを持たない。実態は同世代のDeschutesのコア部分である。パッケージは、Pentium IIのカートリッジから基板のみを取り出したS.E.P.P.形状を採用。製造原価を抑えるためL2キャッシュを取り除いたために、L2キャッシュに依存するアプリケーションではPentium IIと比べ処理性能が低下したため、発表当初は不評だった。急きょ投入が決まった急造品の性格が強く、次期のCeleronの発売が行われたことから2製品を投入するのみに留まった。
日本のマニアユーザーにより、CPU本体のパッケージから出ている「とあるピン」との結線を切断しジャンパを1本飛ばすだけで、Pentium II同様に2CPUでのSMPが可能であることが発見され、安価なCeleronでのデュアルプロセッサブームの基となった。
また、L2キャッシュを持たないため、L2キャッシュが原因で動作クロックを上げられないPentium IIと比べ、オーバークロックして動作させる余地が大きい。オーバークロックを行った場合、L2キャッシュが効果を発揮しにくい用途においては、本来Pentium IIの廉価版であるはずのCeleronの方が、処理速度が速くしかも安価なシステムを構築できることがマニアユーザーの間で注目され、以降のCeleronブームと、オーバークロックブームの火付け役となった。
対応ソケット: Slot 1
| ブランド | CPU> コア数 （スレッド数） | CPU> クロック (GHz) | CPU> L2キャッシュ (MB) | TDP (W) | FSB (MHz) |
| --- | --- | --- | --- | --- | --- |
| Celeron | 1 (1) | 0.3 | N/A | 18.5 | 66 |
| Celeron | 1 (1) | 0.26 | N/A | 16.6 | 66 |
Mendocinoは0.25μm版プロセスで製造されたL2キャッシュ統合型Celeronで、128KBのL2キャッシュをコア内に内蔵する。Dixonと呼ばれるMobile Pentium IIがベースになっている。L2キャッシュはコアの1/2の速度で動作するPentium IIとは異なり、コアと等速で動作しライトスルー動作となっている。Covingtonに比べ処理性能的に同程度の動作クロックのPentium IIにそれほど劣らない。
L2キャッシュがCPUコアに内蔵された結果、マザーボードの製造原価を押し上げているSlot 1である必然性がなくなり、製造費用削減を重視したSocket 370版も登場した。やがてSocket 370対応マザーボードや、従来のSlot 1にSocket 370版Celeronを取り付ける変換アダプタの普及に伴ってSocket 370版が主流となり、466MHz以降ではSlot 1版がラインナップから消えた。Covingtonと同じく細工をすることでSMP機能を復活することが可能で、Socket 370版ではCPU本体に細工を加えずにSMP動作させることも可能となっていた。これを受けて、台湾の各マザーボードメーカーがSocket 370版のCeleronをSlot 1に装着する変換ボードには、軒並みSMP動作可能な設定を行うジャンパを追加して発売されるようになった。中でもAbit社からSocket 370版のMendocino以外では使用できないデュアルプロセッサのマザーボードBP6が発売されるなど、Dual Celeronブームが起こった。Covington同様、CPUを細工することで容易にオーバークロックが出来たため、引き続きオーバークロックに挑む人が増えた。
対応ソケット: Slot 1
| ブランド | CPU> コア数 （スレッド数） | CPU> クロック (GHz) | CPU> L2キャッシュ (MB) | TDP (W) | FSB (MHz) |
| --- | --- | --- | --- | --- | --- |
| Celeron | 1 (1) | 0.43 | 0.125 | 24.1 | 66 |
| Celeron | 1 (1) | 0.4 | 0.125 | 23.7 | 66 |
| Celeron | 1 (1) | 0.36 | 0.125 | 21.7 | 66 |
| Celeron | 1 (1) | 0.33 | 0.125 | 19.7 | 66 |
| Celeron | 1 (1) | 0.3 | 0.125 | 17.8 | 66 |
対応ソケット: Socket 370
| ブランド | CPU> コア数 （スレッド数） | CPU> クロック (GHz) | CPU> L2キャッシュ (MB) | TDP (W) | FSB (MHz) |
| --- | --- | --- | --- | --- | --- |
| Celeron | 1 (1) | 0.53 | 0.125 | 28.3 | 66 |
| Celeron | 1 (1) | 0.5 | 0.125 | 27 | 66 |
| Celeron | 1 (1) | 0.46 | 0.125 | 25.7 | 66 |
| Celeron | 1 (1) | 0.43 | 0.125 | 24.1 | 66 |
| Celeron | 1 (1) | 0.4 | 0.125 | 23.7 | 66 |
| Celeron | 1 (1) | 0.36 | 0.125 | 21.7 | 66 |
| Celeron | 1 (1) | 0.33 | 0.125 | 19.7 | 66 |
| Celeron | 1 (1) | 0.3 | 0.125 | 17.8 | 66 |
Coppermine-128Kは0.18μm版Celeronで、128KBのL2キャッシュをコア内に内蔵する。実態は第二世代Pentium IIIであるCoppermineのL2キャッシュを半減し、デバイスに対してデータ転送などを要求してからその結果が返送されるまでの遅延時間（レイテンシ）を意図的に高くしたものである。Pentium IIIをベースとすることでCeleronでもSSE命令セットに対応するようになった。Pentium IIIには存在していたSlot 1版は発売されず、全製品がSocket 370版である。
この製品以降のCPUは、対称型マルチプロセッサ（Symmetric Multi Processor：SMP）動作機能が最初から不可能になっている。Coppermineのうち、初期のPentium III自体に本来備わっているはずのSMP機能が実装されていなかった。また、Coppermineの構造上、CPUコアが剥き出しのため、自作ユーザーの間でヒートシンクなどの装着時、コアの四隅に過大な力が加わり、コア自体を破壊してしまう「コア欠け」になる被害報告が続出した。ユーザーの過失による物理的破損となるため、初期不良保証や製品保証を受けることが出来なかった。この問題を受け、末期ロットのCoppermineコア以降、モバイル向けを除くCPUの構造ではヒートスプレッダが多く採用されることになった。
対応ソケット: Socket 370
| ブランド | CPU> コア数 （スレッド数） | CPU> クロック (GHz) | CPU> L2キャッシュ (MB) | TDP (W) | FSB (MHz) |
| --- | --- | --- | --- | --- | --- |
| Celeron | 1 (1) | 1.1 | 0.125 | 33 | 100 |
| Celeron | 1 (1) | 1.0 | 0.125 | 29 | 100 |
| Celeron | 1 (1) | 0.95 | 0.125 | 28 | 100 |
| Celeron | 1 (1) | 0.9 | 0.125 | 26.7 | 100 |
| Celeron | 1 (1) | 0.85 | 0.125 | 25.7 | 100 |
| Celeron | 1 (1) | 0.8 | 0.125 | 20.8 | 100 |
| Celeron | 1 (1) | 0.76 | 0.125 | 20 | 66 |
| Celeron | 1 (1) | 0.73 | 0.125 | 23.6 | 66 |
| Celeron | 1 (1) | 0.7 | 0.125 | 18.3 | 66 |
| Celeron | 1 (1) | 0.66 | 0.125 | 17.5 | 66 |
| Celeron | 1 (1) | 0.63 | 0.125 | 16.5 | 66 |
| Celeron | 1 (1) | 0.6 | 0.125 | 15.8 | 66 |
| Celeron | 1 (1) | 0.56 | 0.125 | 19.2 | 66 |
| Celeron | 1 (1) | 0.53 | 0.125 | 14 | 66 |
競合企業の低価格市場向け製品の成功により、Intelはより低価格なCeleronの発売企画を計画し、Coppermineを基本設計にメモリコントローラなどを統合したプロセッサTimnaおよびグラフィックス統合版Timna+を開発した。しかしTimnaに統合したメモリコントローラで利用できるメモリはDirect RDRAMのみであり、Direct RDRAMのメモリモジュール自体の発売価格がインテルの予想に反し安くならなかったことから、Timnaは低価格帯パソコンには不適合と判断され計画自体は中止された。0.25μm版MMX Pentium (Tilamook) の後にTimnaとTimna+の設計を担当することで経験を積んだIntelのイスラエルの開発チームは、後のPentium Mとそれに続くCoreマイクロアーキテクチャの開発を担当することとなった。
Tualatin-256Kは0.13μm版Celeronで、256KBのL2キャッシュをコア内に内蔵する。第三世代Pentium IIIであるTualatinと実質同じものであるが、FSBは100MHzに抑えることでL2キャッシュのデバイスに対してデータ転送などを要求してからその結果が返送されるまでの遅延時間（レイテンシ）も大きく設定されている。SMP動作は無効になっている。
対応ソケット: Socket 370
| ブランド | CPU> コア数 （スレッド数） | CPU> クロック (GHz) | CPU> L2キャッシュ (MB) | TDP (W) | FSB (MHz) |
| --- | --- | --- | --- | --- | --- |
| Celeron | 1 (1) | 1.5 | 0.25 |  | 100 |
| Celeron | 1 (1) | 1.4 | 0.25 | 34.8 | 100 |
| Celeron | 1 (1) | 1.3 | 0.25 | 33.4 | 100 |
| Celeron | 1 (1) | 1.2 | 0.25 | 32.1 | 100 |
| Celeron | 1 (1) | 1.1 | 0.25 | 28.9 | 100 |
| Celeron | 1 (1) | 1.0 | 0.25 | 27.8 | 100 |
| Celeron | 1 (1) | 0.9 | 0.25 | 34.8 | 100 |