stanford-oval/wikipedia huggingface dataset:
データゼネラルNova
技術的な説明 > 命令セット > 算術命令

すべての算術命令はアキュムレータ間で動作する。 2つのオペランドを必要とする演算では、1つはソース・アキュムレータから、もう1つはディスティネーション・アキュムレータから取り出され、結果はディスティネーション・アキュムレータに格納された。 単一オペランド演算では、オペランドはソース・レジスタから取り出され、結果はデスティネーション・レジスタに置き換わった。 すべての単一オペランド演算では、ソース・アキュムレータとディスティネーション・アキュムレータが同じであることは許容され、演算は期待どおりに機能した。
すべての算術命令には「ノーロード(no-load)」ビットが含まれており、これがセットされると、結果がディスティネーション・レジスタに転送されるのを抑制した。これは、ディスティネーション・レジスタの既存の内容を失うことなくテストを実行するために、テストオプションと組み合わせて使用された。 アセンブリ言語では、オペコードに '＃' を追加すると、ノーロード・ビットが設定される。
CPUには、キャリービットと呼ばれる1ビットレジスタがあり、このレジスタは、算術演算の後に最上位ビットのキャリーアウト(桁あふれ)を格納する。 キャリービットは、命令内の2ビットフィールドを使用して演算を実行する前に、必要な値に設定することができる。 ビットは、命令を実行する前にセット、クリア、または補完することができる。 アセンブリ言語では、これらのオプションは、オペコードに文字を追加することによって指定される。 'O' - キャリービットをセット、'Z' - キャリービットをクリア、'C' - キャリービットを補完、何もなし - キャリービットをそのままにする。 ノーロード・ビットも指定された場合、指定したキャリー値が計算に使用されるが、実際のキャリーレジスタは変更されない。
すべての算術命令には、シフトオプションを指定するために使用できる2ビットのフィールドが含まれており、これは結果がディスティネーション・レジスタにロードされる前に適用される。 1ビットの左または右シフトを指定したり、結果の2バイトを入れ替えたりすることができる。 シフトは17ビットの循環で、キャリービットは最上位ビットの「左側」にある。 言い換えれば、左シフトが実行されると、結果の最上位ビットがキャリービットにシフトされ、キャリービットの以前の内容が結果の最下位ビットにシフトされる。 バイトスワップはキャリービットに影響を与えない。 アセンブリ言語では、これらのオプションは、オペコードに文字を追加することによって指定された。 'L' - 左シフト、 'R' - 右シフト、 'S' - バイトスワップ、何もなし - シフトまたはスワップを実行しない。
すべての算術命令には、演算の結果に適用されるテストを指定できる3ビットのフィールドが含まれていた。 テストが真と評価された場合、次の命令はスキップされる。 アセンブリ言語では、テストオプションは命令の第3オペランドとして指定される。 利用可能なテストは次のとおりである:
SZR - 結果がゼロの場合にスキップ
SNR - 非ゼロの結果をスキップ
SZC - ゼロキャリーでスキップ
SNC - ゼロ以外のキャリーでスキップ
SBN - キャリーと結果の両方がゼロ以外の場合はスキップ
SEZ - キャリーまたは結果のどちらか、または両方がゼロの場合はスキップ
SKP - 常にスキップ
何もなし - 決してスキップしない
実際の算術命令は次のようなものである:
MOV - ソース・アキュムレータの内容をディスティネーション・アキュムレータに移動
COM - ソース・アキュムレータのビット単位の補数をディスティネーション・アキュムレータに移動
ADD - ソース・アキュムレータをディスティネーション・アキュムレータに加算
ADC - ソース・アキュムレータのビット単位の補数を取り、デスティネーション・アキュムレータに加算
NEG - ソース・アキュムレータの負値をディスティネーション・アキュムレータに移動
SUB - デスティネーション・アキュムレータからコンテンツ・ソース・アキュムレータを減算
INC - ソース・アキュムレータの内容に1を加算し、デスティネーション・アキュムレータに移動
AND - 2つのアキュムレータのビットごとのANDを実行し、結果をディスティネーション・アキュムレータに配置
すべてのオプションを利用した算術命令の例は次のとおり:
ADDZR＃ 0,2,SNC
これは次のようにデコードされている。キャリービットをクリアし、 AC2（アキュムレータ2）の内容をAC0 に追加し、結果を1ビット右に循環シフトし、結果をテストしてキャリービットが設定されているかどうかを確認し、設定されている場合は次の命令をスキップする。 テストを実行した後、結果を破棄する。 実際には、これは2つの数値を加算し、結果が奇数か偶数かをテストする。
技術的な説明 > 命令セット > メモリ参照命令

Nova命令セットには、メモリの内容をアキュムレータに転送する命令とその逆の命令のペア、2つの制御転送命令、およびメモリ・ロケーションの内容をテストする2つの命令が含まれている。 すべてのメモリ参照命令には、8ビットのアドレス・フィールドと、メモリ・アドレッシングのモードを指定する2ビットのフィールドが含まれていた。 4つのモードは次のとおりである:
Mode 0 - 絶対アドレッシング。 命令のアドレス・フィールドの内容は左側がゼロで埋められ、ターゲット・アドレスとして使用されます。
Mode 1 - 相対アドレッシング。 命令のアドレス・フィールドの内容は、左に符号拡張され、プログラムカウンタの現在値（命令が実行されるまでに次の命令を指します）に加算する。 その結果がターゲット・アドレスとして使用される。
Mode 2 - インデックス・アドレッシング。 命令のアドレス・フィールドの内容が、左に符号拡張され、アキュムレータ2の現在値に加算される。その結果がターゲット・アドレスとして使用される。
Mode 3 - インデックス・アドレッシング。 命令のアドレス・フィールドの内容が、左に符号拡張され、アキュムレータ3の現在値に加算される。 その結果がターゲット・アドレスとして使用される。
明らかに、Mode 0は、8ビットのアドレス・フィールドがあるため、最初の256メモリ語だけをアドレス指定できた。 メモリのこの部分は「ページ・ゼロ」と呼ばれていた。 ページ・ゼロのメモリ・ワードは、利用可能な数が少ないため、Novaのアセンブリ言語プログラマにとって貴重なものと考えられていた。ページ・ゼロの場所だけが、インデックスレジスタとして使用するためにアキュムレータ2や3を縛る必要のあるインデックスアドレスに頼ることなく、プログラムのどこからでもアドレスを指定することができた。アセンブリ言語では、".ZREL" ディレクティブにより、アセンブラはそれに続く命令とデータ語をページ・ゼロに配置し、".NREL" ディレクティブにより、それに続く命令とデータ語を「通常の」メモリに配置した。後のNovaモデルでは、アドレス・フィールドを拡張した命令が追加され、この問題を克服した(性能的にはペナルティがある)。
アセンブラは、Mode 1の相対オフセットを自動的に計算するが、ソースに明示的に書き込むことも可能であった。 メモリ参照命令が .NREL 空間のメモリアドレスを参照しているがモード指定子がない場合、Mode 1が想定され、アセンブラは現在の命令と参照されている位置との間のオフセットを計算し、これを命令のアドレス・フィールドに配置した（結果として得られる値が8ビットフィールドに収まる場合）。
2つのロードおよびストア命令は次のとおりである:
LDA - メモリ位置の内容を指定されたアキュムレータにロードする
STA - 指定されたアキュムレータの内容をメモリ位置に格納する
これらの命令には両方とも「間接(indirect)」ビットが含まれていた。 このビットがセットされている場合（アセンブリ言語ではオペコードに '@'を追加することで行われる）、ターゲット・アドレスの内容はメモリ・アドレスそのものであると仮定され、ロードまたはストアを行うためにそのアドレスが参照される。
2つの制御転送命令は次のとおりである:
JMP - 指定されたメモリ位置に制御を移す
JSR（"jump subroutine"）- JMP命令と同じであるが、ジャンプする前にリターン・アドレス（JSR命令に続く命令）を追加でアキュムレータ3にロードする
ロードおよびストア命令と同様に、ジャンプ命令には間接ビットが含まれており、同様にアセンブリでは '@' 文字で指定されている。 間接ジャンプの場合、プロセッサはジャンプ先の内容を取得し、その値をジャンプ先のメモリアドレスとして使用する。 ただし、ロードおよびストア命令とは異なり、間接アドレスに最上位ビットがセットされている場合は、さらに1サイクルの間接ジャンプが実行される。 Nova 3より前のNovaシリーズプロセッサでは、間接アドレスの回数に制限はなかった。自分自身を参照する間接アドレスは、命令が完了することなく、無限に間接アドレッシングループが発生する。 (この状態では、フロントパネルのSTOPスイッチを押しても何もしないので、ユーザにとっては不安になるかもしれなかった。ループを解除するには、機械をリセットする必要があった。)
2つのメモリテスト命令は次のとおりである:
ISZ - メモリ位置をインクリメントし、結果がゼロの場合は次の命令をスキップする
DSZ - メモリ位置をデクリメントし、結果がゼロの場合は次の命令をスキップする
ロードおよびストア命令の場合と同様に、1レベルの間接アドレス指定を実行する間接ビットがあった。 これらの命令は、磁気コアメモリを搭載したNovaでは、メモリ基板自体の内で命令が実行されるという点で奇妙なものだった。 当時のメモリ基板には、磁気コアメモリに内在する破壊的な読み出し問題を解決するための「ライトバック」回路が搭載されていた。 しかし、ライトバック機構には、ミニ演算ユニットも含まれており、これはプロセッサがいくつかの目的で使用していた。 ISZ命令とDSZ命令では、読み取られたメモリ位置からライトバックが行われるまでの間にインクリメントまたはデクリメントが行われ、CPUは単に結果がゼロか非ゼロかの通知を待つだけであった。 これらの命令は、アキュムレータを拘束することなくメモリ位置をループカウンタとして使用できるため便利であったが、同等の算術命令よりも処理速度が遅くなった。
メモリ参照命令の例：
LDA 1,COUNT
COUNTというラベルのメモリ・ロケーションの内容をアキュムレータ1に転送する。 COUNTが .NREL 空間にあると仮定すると、この命令は次のようになる: LDA 1,1,(COUNT-(.+1))
ここで、'.' はLDA命令の位置を表す。
JSR@ 0,17
ページ・ゼロ空間のロケーション17の内容で指定されたメモリアドレスに間接的にジャンプし、リターンアドレスをアキュムレータ3に格納する。 これは、初期のNovaモデルでRDOSシステムコールを行うための標準的な方法で、アセンブリ言語のニーモニック ".SYSTM" はこれに変換される。
JMP 0,3
アキュムレータ3にアドレスが格納されているメモリ位置にジャンプする。 JSR命令はリターンアドレスをアキュムレーター3に残しているので、これは関数やサブルーチン呼び出しから戻るための一般的な方法であった。
STA 0,3,-1
アキュムレータ0の内容を、アキュムレータ3に含まれるアドレスより1つ少ない位置に格納する。
DSZ COUNT
COUNTというラベルの場所の値をデクリメントし、結果がゼロの場合は次の命令をスキップする。上記の場合と同様に、COUNTが .NREL 空間にあると仮定すると以下のようになる: DSZ 1,(COUNT-(.+1))
技術的な説明 > 命令セット > I/O命令

Novaは、I/Oデバイスとのインターフェースのためのチャネル化モデルを実装した。 このモデルでは、各I/Oデバイスは、"Busy" および "Done" と呼ばれる2つのフラグと、A, B, Cと呼ばれる3つのデータと制御レジスタを実装することが期待されていた。 I/O命令は、レジスタを読み書きし、"start", "clear", "pulse" と呼ばれる3つの信号のうちの1つをデバイスに送信するために利用可能である。一般的に start 信号を送ると、A/B/Cレジスタに値をロードすることで設定されたI/O動作が開始される。clear 信号はI/O動作を停止し、発生した割り込みをクリアする。pulse 信号は、ディスクドライブのシーク操作など、複雑なサブシステムの付帯操作を開始するために使用された。ポーリングされたデバイスは通常、デバイスとAレジスタの間で直接データを移動した。 DMAデバイスは一般的に、メモリアドレスを指定するためにAレジスタを使用し、転送するワード数を指定するためにBレジスタを使用し、制御フラグをセットするためにCレジスタを使用していた。 チャネル63はCPU自体を参照し、さまざまな特殊機能に使用された。
各I/O命令には、6ビットのチャネル番号フィールド、どのレジスタを読み書きするかを指定する4ビット、どの信号を送信するかを指定する2ビットのフィールドが含まれた。 アセンブリ言語では、信号はオペコードに文字を追加することによって指定された。'S' は start、'C' は clear、'P' は pluse 、信号がない場合は何も指定しない。 オペコードは次のとおりである:
DIA - デバイスのAレジスタの内容を指定されたアキュムレータに移動
DOA - 指定されたチャネルのデバイスのAレジスタに指定されたアキュムレータの内容を送信
DIB - デバイスのBレジスタの内容を指定されたアキュムレータに移動
DOB - 指定されたチャネルのデバイスのBレジスタに指定されたアキュムレータの内容を送信
DIC - デバイスのCレジスタの内容を指定されたアキュムレータに移動
DOC - 指定されたチャネルのデバイスのCレジスタに指定されたアキュムレータの内容を送信
NIO - "no I/O" の誤記。 この命令は、レジスタ転送を行わずにデバイスに信号を送信するために使用された。
さらに、デバイスの状態をテストするための4つの命令が用意されていた:
SKPBN - デバイスのBusyフラグが設定されている場合、次の命令をスキップ
SKPBZ - デバイスのBusyフラグがクリアされている場合、次の命令をスキップ
SKPDN - デバイスのDoneフラグが設定されている場合、次の命令をスキップ
SKPDZ - デバイスのDoneフラグがクリアされている場合、次の命令をスキップ
デバイスを起動すると、Busyフラグが設定される。 要求された操作が完了すると、従来はデバイスは Busyフラグをクリアして Doneフラグを設定していたが、ほとんどのデバイスでは、割り込み要求メカニズムが Doneフラグに接続されていたため、Doneフラグを設定すると割り込みが発生する（割り込みが有効でデバイスがマスクされていない場合）。
技術的な説明 > 命令セット > 特殊な命令

これらの命令は、さまざまなCPU制御およびステータス機能を実行した。 これらの命令はすべて、実際にはCPUの自己参照I/Oチャネルであるチャネル63のI/O命令の略記ニーモニックであった。
INTA - 割り込みアクノリッジ(確認)。 割り込みデバイスのチャネル番号を指定されたアキュムレータに転送
INTDS - すべての割り込みを無効化
INTEN - すべての割り込みを有効化
IORST - I/Oリセット。 I/Oバス上でリセット信号を送信し、すべてのI/Oを停止し、割り込みを無効化し、保留中のすべての割り込みをクリア
MSKO - マスクアウト。 指定されたアキュムレータの内容を使用して割り込みマスクを設定。 マスクがどのように解釈されるかは、各I/Oデバイスの実装に依存する。 一部のデバイスはマスクできなかった。
READS - フロントパネルの16個のデータスイッチの内容を指定されたアキュムレータに転送
HALT - CPUを停止。 一度停止したCPUはフロントパネルで手動で介入することによってのみ再起動させることができた。
技術的な説明 > 割り込みと割り込み処理

ハードウェアの観点から見ると、割り込み機構は比較的単純であったが、現在のCPUアーキテクチャに比べると柔軟性に欠けるものであった。 バックプレーンは、1本の割り込み要求ラインをサポートしており、割り込み要求が可能なデバイスはすべてこのラインに接続されていた。 デバイスが割り込みを要求する必要がある場合は、デバイスはこのラインを立ち上げた。 CPUは、現在の命令を完了するとすぐに割り込みを実行する。 上記のように、デバイスが割り込みを要求した場合は"done"のI/Oフラグを立てることになっており、CPUがそのデバイスのチャネルでI/Oクリア命令を実行すると、デバイスは割り込み要求をクリアすることになっていた。
CPUは、オペレーティングシステムが割り込みサービスルーチンのアドレスをメモリアドレス1に格納することを期待していた。 デバイスが割り込みを行うと、CPUはアドレス1を介して間接的にジャンプし、戻りアドレスをメモリアドレス0に配置して、それ以上の割り込みを無効にした。 次に、割り込みハンドラはINTA命令を実行して、割り込みデバイスのチャネル番号を検出する。 これはバックプレーン上の「アクノリッジ」信号を立ち上げることで動作する。 アクノリッジ信号は、バックプレーン上でデイジーチェーン形式で配線されており、バス上の各基板をループしている。 割り込みを要求するデバイスは、アクノリッジ信号がバスへ伝播するのをブロックして、2つ以上のデバイスが同時に保留中の割り込みを持っていた場合、最初のデバイスだけがアクノリッジ信号を受け取ることができるようにする必要がある。 そのデバイスは、そのチャネル番号をバス上のデータラインに設定することで応答する。 つまり、同時割り込み要求があった場合は、カードケージ内のCPUに物理的に最も近いデバイスが優先されることになる。
割り込みが処理され、サービスルーチンがデバイスにI/Oクリアを送信した後、割り込みを有効にし、メモリアドレス0を介して間接ジャンプして戻ることで、通常の処理を再開した。 リターンジャンプの直前に保留中の割り込みが発生しないように（リターンアドレスが上書きされてしまう）、INTEN命令には1命令サイクルの遅延があった。 これを実行すると、JMP@0命令であるはずの次の命令が実行されるまで割り込みが有効にならなかった。
次に、オペレーティングシステムの割り込みサービスルーチンは、通常、受信したチャネル番号を使用してインデックス・ジャンプを実行し、そのデバイスの特定の割り込み処理ルーチンにジャンプする。 特にCPUの電源障害検出回路のように、INTA命令に反応しないデバイスもあった。 INTAがゼロの結果を返した場合、割り込みサービスルーチンは、どのデバイスが割り込みを行ったかを確認するためにSKPDZ / SKPDN命令を使用してINTAに応答しないデバイスをすべてポーリングしなければならなかった。
オペレーティングシステムは、MSKO命令を使用して割り込みマスクを設定することで、割り込みの順序をある程度管理することができる。 これは、ある特定の時間にどのデバイスが割り込みを許可されているかをオペレーティングシステムが判断できるようにするためのものである。 この命令が発行されると、バックプレーン上のすべてのデバイスに16ビットの割り込みマスクが送信された。 マスクが実際に何を意味するかを決定するのはデバイス次第であった。慣例により、マスクアウトされたデバイスは割り込みラインを立ち上げてはいけないとされていたが、CPUはこれを強制する手段を持っていなかった。 マスク可能なデバイスの多くは、基板上のジャンパーでマスクビットを選択できるようになっていた。 マスクを完全に無視するデバイスもあった。
磁気コアメモリ（電源がなくても内容を保持する）を備えたシステムでは、電源障害からの回復が可能であった。 コンピュータの主電源の喪失を検出すると、CPU内の停電検出回路が割り込みを発行し、その時点から電源装置のコンデンサが充電されなくなってCPUへの電力供給が停止するまでにCPUには少し時間があった。 これは、IORST命令を発行して進行中のI/Oを停止し、4つのアキュムレータの内容とキャリービットをメモリに保存するのに十分な時間であった。 電源が回復したときに、CPUのフロントパネルのキースイッチがLOCK位置にあれば、CPUは起動してメモリアドレス2を経由して間接ジャンプを行う。 これは、アキュムレータとキャリービットを再ロードし、その後、通常の処理を再開するオペレーティングシステムのサービスルーチンのアドレスであると予想されていた。 電源障害によって中断されたI/O操作をどのようにして再開するかは、サービスルーチンにかかっていた。
技術的な説明 > フロントパネルのレイアウト

当時の慣習として、ほとんどのNovaモデルには、CPU機能を制御したり監視するためのフロントパネルコンソールが装備されていた。 Nova 3より前のモデルでは、上記のNova 840パネル写真のような標準的なフロントパネルレイアウトが採用されていた。 このレイアウトには、キー付き電源スイッチ、2列のアドレスランプとデータ表示ランプ、1列のデータ入力スイッチ、および押すとさまざまなCPU機能を作動させるファンクションスイッチが含まれていた。 アドレスランプは常にプログラムカウンタの現在値をバイナリで表示していた。 データ表示ランプは、その時点でどのCPU機能が作動しているかによってさまざまな値を表示していた。 一番左のデータランプの左側には、キャリービットの現在値を表示するランプが追加されていた。 ほとんどのモデルでは、ランプは白熱電球で、パネルボードにはんだ付けされていた。切れたランプを交換することは、データゼネラルのフィールドサービスエンジニアにとって悩みの種であった。
各データスイッチは16ビット値の1ビットの値を制御し、データゼネラルの慣習に従って、左から右へ0〜15の番号が付けられていた。 データスイッチは、さまざまな機能のためのCPUに入力を提供し、READSアセンブリ言語命令を使用して実行中のプログラムから読み出すこともできる。 パネルの乱雑さを減らしてコスト削減のために、ファンクションスイッチは双方向のモーメンタリスイッチとして実装された。 ファンクションスイッチのレバーを上げると、パネル上のスイッチの上に記載されている名前の機能が作動し、レバーを押し下げると、スイッチの下に表示されている名前の機能が作動する。 スイッチレバーを離すと中立位置に戻った。
Nova 840の写真を参照すると、左から最初の4つのスイッチが4つのアキュムレータのEXAMINEとDEPOSIT機能を実行する。 これらのうちの1つでEXAMINEを押すと、アキュムレータの現在値がデータランプに二進数で表示された。 DEPOSITを押すと、データスイッチに現在設定された二進数値がアキュムレータに転送された。
右に進むと、次のスイッチはRESET/STOPスイッチであった。 STOPを押すと、CPUは現在の命令の完了後に停止する。 RESETを押すと、CPUは直ちに停止し、CPU内部レジスタをいくつかクリアし、接続されているすべてのデバイスにI/Oリセット信号を送信する。 その右側のスイッチがSTART/CONTINUEスイッチである。 CONTINUEを押すと、CPUは現在プログラムカウンタが指し示している命令の実行を再開する。 STARTを押すと、現在データスイッチ1〜15に設定されている値がプログラムカウンタに転送され、そこから実行が開始された。
次の2つのスイッチは、フロントパネルからのメモリの読み出しと書き込みを行う。 EXAMINEを押すと、データスイッチ1〜15に設定されている値がプログラムカウンタに転送され、対応するメモリに値が取り込まれ、その値がデータランプに表示される。 EXAMINE NEXTを押すと、プログラムカウンタの値がインクリメントされ、そのメモリ位置の検査操作が行われ、ユーザーは一連のメモリ位置をステップ実行できる。 DEPOSITを押すと、データスイッチに含まれている値がプログラムカウンタが指すメモリ位置に書き込まれる。 DEPOSIT NEXTを押すと、最初にプログラムカウンタがインクリメントされ、次にポイントされたメモリ位置に書き込まれた。
INST STEP機能により、CPUは現在のプログラムカウンタの位置で1つの命令を実行した後、停止した。 プログラムカウンタは命令実行の一部としてインクリメントされるため、これにより、ユーザはプログラムをシングルステップで実行することができた。 MEMORY STEPは誤記で、CPUは1クロックサイクルを実行して停止した。 これはユーザにとってはほとんど意味がなく、通常はフィールドサービス担当者が診断のためにのみ使用した。
PROGRAM LOADは、通常Novaの起動に使用されるメカニズムであった。 このスイッチがトリガーされると、32語のブートROMがメモリの最初の32語にマッピングされ、プログラムカウンタを0に設定して、CPUを起動した。 ブートROMには、選択されたI/Oデバイスから256語（512バイト）のコードをメモリに読み出し、次に読み出したコードに制御を移すコードが含まれていた。 データスイッチ8〜15は、ブートROMにどのI/Oチャネルからブートするかを指示するために使用された。 スイッチ0がオフの場合、ブートROMはデバイスをポーリングされたデバイス（たとえば、紙テープリーダー）であるとみなし、512バイトが読み込まれるまでポーリングされた入力ループを実行した。 スイッチ0がオンの場合、ブートROMはデバイスがDMA対応デバイスであると仮定し、DMAデータ転送を開始した。 ブートROMは、転送を開始する前にデバイスを配置するのに十分な賢さを持っていなかった。 これは、クラッシュ後の再起動時に問題となった。ブートデバイスがディスクドライブの場合、そのヘッドがランダムなシリンダーに残されていた可能性があった。 ブートシーケンスを動作させるには、RDOSが第1レベルのブートブロックを書き込んだシリンダ0に再配置する必要があった。 従来は、ドライブのロードシーケンスを循環させることで行われていたが、待ち時間（ドライブのモデルによっては最大5分）に不満を感じていたユーザは、フロントパネルからドライブの「再調整」I/Oコードを入力し、それをCPUにシングルステップで実行させる方法を学んだ。これは、経験豊富なユーザが数秒で完了した操作である。
電源スイッチは、OFF、ON、LOCKと書かれた3方向キースイッチであった。 OFFポジションでは、CPUからすべての電源が遮断されていた。 キーをONにすると、CPUに電源が供給された。 ただし、現在のCPUとは異なり、電源投入時にCPUが自動的に起動するわけではなく、ユーザは、PROGRAM LOADまたはその他の方法を使用してCPUを起動し、ブートシーケンスを開始する必要があった。 スイッチをLOCKにすると、フロントパネルのファンクションスイッチが無効になるため、スイッチをLOCKにしてキーを外すことで、CPUを改ざんされにくい状態にすることができた。また、磁気コアメモリを搭載しているシステムでは、LOCK状態にすることで自動停電復旧電機能が有効になった。 キーは OFFまたはLOCKポジションで取り外すことができた。
技術的な説明 > 性能

Nova 1200は、コアメモリアクセス命令（LDAおよびSTA）を2.55マイクロ秒（μs）で実行した。 リード・オンリー・メモリーを使用することで0.4μsを節約した。 アキュムレータ命令（ADD、SUB、COM、NEGなど）は1.55μs、MUL 2.55μs、DIV 3.75μs、ISZ 3.15-4.5μsであった。 後期のEclipse MV/6000では、LDAとSTAは0.44μs、ADDなどは0.33μs、MUL 2.2μs、DIV 3.19μs、ISZ 1.32μs、FAD 5.17μs、FMMD 11.66μsであった。
アセンブリ言語の例 > Hello world プログラム

これは、Novaアセンブリ言語による最小限のプログラミング例である。 RDOSで実行するように設計されており、コンソールに "Hello, world." という文字列を出力する。
; a "hello, world" program for Nova running RDOS
  ; uses PCHAR system call
  .titl hello
  .nrel
  .ent start

 start:
 dochar:
  lda  0,@pmsg ; load ac0 with next character,
  mov#  0,0,snr ; test ac0; skip if nonzero (don't load result)
  jmp  done
  .systm
  .pchar     ; print first
  jmp  er    ; skipped if OK
  movs  0,0   ; swap bytes
  .systm
  .pchar     ; print second
  jmp  er    ; skipped if OK
  isz  pmsg   ; point to next character
  jmp  dochar  ; go around again

 done:
  .systm     ; normal exit
  .rtn
 er:
  .systm     ; error exit
  .ertn
  halt

 pmsg:
  .+1       ; pointer to first character of string
          ; note bytes are packed right-to-left by default
          ; <15><12> denotes a CR LF pair.
  .txt /Hello, world.<15><12>/
  0        ; flag word to end string

  .end start
アセンブリ言語の例 > 16ビット乗算

Novaの基本モデルには、価格競争力を維持するためにハードウェアの乗算/除算機能が内蔵されていなかった。 次のルーチンは、2つの16ビット語を乗算して 16ビット語の結果を生成する（オーバーフローは無視される）。 これは、ALU 命令の shift および test（スキップ）を組み合わせて使用していることを示している。 このルーチンが jsr によって呼び出された場合、AC3はリターン・アドレス（英語版）を保持していることに注意すること。 これはリターン命令 jmp 0,3 によって使用される。 アキュムレータをクリアする慣用的な方法は sub 0,0 である。 他の単一命令は、有用な定数の特定のセット（たとえば、-2、-1、または+1）をロードするように配置することができる。
mpy:	; multiply AC0 <- AC1 * AC2, by Toby Thain

 	sub 0,0		; clear result
 mbit:	movzr 1,1,szc	; shift multiplier, test lsb
 	add 2,0		; 1: add multiplicand
 	movzl 2,2,szr	; shift and test for zero
 	jmp mbit	; not zero, do another bit
 	jmp 0,3		; return
アセンブリ言語の例 > 2進印刷演算器

次のルーチンは、16桁の2進数としてAC1の値をRDOSコンソールに出力する。 これは、Nova命令セットのさらなる奇抜さを明らかにしている。 たとえば、任意の「即時」値("immediate value")をアキュムレータにロードする命令はない（ただし、メモリ参照命令はそのような値をエンコードして実効アドレスを形成する）。 アキュムレータは一般に、初期化されたメモリ位置（例： n16 ）からロードしなければならない。 PDP-11などの他の最新のマシンや、事実上のすべての最新アーキテクチャでは、即時ロードが可能であるが、 ARMなどの多くのマシンでは、即時ロードできる値の範囲が制限されている。
RDOSの .systm 呼び出しマクロは jsr を実装しているため、AC3は .pchar 関数の戻りアドレスで上書きされる。 したがって、この関数の呼び出し元の戻りアドレスを保持するための一時的な場所が必要になる。 再帰的なルーチンや再入可能なルーチンの場合は、スタック、利用可能な場合はハードウェア、利用できない場合はソフトウェアを代わりに使用しなければならない。 リターン命令は jmp @ retrn となり、Novaの間接アドレッシングモードを利用してリターンPCをロードする。
末尾の定数定義では、2つのアセンブラ機能を示している。アセンブラの基数はデフォルトで8進数 （ 20 = 10進数の16）で、文字定数は "0" などのようにエンコードすることができる 。
pbin: ; print AC1 on console as 16 binary digits, by Toby Thain

    sta   3,retrn   ; save return addr
    lda   2,n16    ; set up bit counter
 loop: lda   0,chr0   ; load ASCII '0'
    movzl  1,1,szc   ; get next bit in carry
    inc   0,0     ; bump to '1'
    .systm
    .pchar       ; AC0-2 preserved
    jmp   err     ; if error
    inc   2,2,szr   ; bump counter
    jmp   loop    ; loop again if not zero
    lda   0,spc    ; output a space
    .systm
    .pchar
    jmp   err     ; if error
    jmp   @retrn

 spc:  " ;that's a space
 chr0: "0
 n16:  -20
 retrn: 0
事実

モントリオールのカナダ放送協会では、1980年代後半までチャンネル再生の自動化にNova 1200を使用していた。 その後、改装されたNova 4ユニットに置き換えられ、1990年代半ばまで使用されていた。
関連

フェアチャイルド9440（英語版） - Nova 2と3の1チップ実装
National Semiconductor IMP-16 - オリジナルのNovaの5チップp-mos実装
ナショナルセミコンダクターPACE（英語版）とINS8900（英語版） - 単純化された命令セットを備えた1チップ実装
実行中の Nova 840（フロントパネルは1220のものに置き換えられた）
データゼネラル Nova 3
Nova 1200 CPU プリント回路基板
データゼネラルのソフトウェアのパンチテープ
細野恭平

細野 恭平(ほその きょうへい、1973年4月21日)は、日本の経営コンサルタント、実業家。国際協力銀行を経て、ドリームインキュベータの代表取締役COO。
ベトナム駐在時代は、投資先のベトナムの上場会社の社長を務め、瀕死の企業の再生という修羅場をくぐった経験を持つアジア通。
略歴[編集]

1973年 - 岐阜県生まれ。
1992年4月～1996年3月、東京大学スラブ語スラブ文学科
1998年8月～1999年8月、サンクトペテルブルク大学留学
1999年8月～2000年6月、米国ミシガン大学公共政策大学院（Master of Public Policy）
1996年4月～2005年6月、海外経済協力基金（のちに国際協力銀行）
旧ソ連の中央アジア（ウズベキスタン、カザフスタン、キルギス等）を担当。キルギスのアカエフ大統領（当時）をはじめとする中央アジアの閣僚クラスとの親交を深める。
債務リスケジュール（パリクラブ）交渉を担当していた時代は、インドネシアやミャンマー等のアジア諸国との債務リスケジュール交渉を担当。
2005年10月から現在、ドリームインキュベータ（DI）
2005～2010年、日本国内で大企業向けのコンサルティング、ベンチャー投資。
2010～2017年、DIベトナム社長
2018～、日本に帰任。投資チーム担当の執行役員
2019年6月、取締役就任
2020年6月、代表取締役COO就任
第47回日米学生会議の実行委員長。日米学生会議時代には、宮澤喜一元首相、岡本行夫氏、日米の学生約50名と共に、硫黄島を訪問する。
ベトナムの医療機器卸の上場会社の社長（2015年）
ドリームインキュベータが運営するDIアジア産業ファンドの投資先であるJapan Vietnam Medical Instruments社のベトナム人社長が急遽公安に逮捕されたため、当時、DIベトナムの社長だった細野が急遽ピンチヒッターとして同社の社長に就任。ベトナムの上場会社の社長をつとめた唯一の日本人となる。その後、社長は退くが、DIベトナムのベトナム人社員を同社の再生のために送り込み、瀕死の状態だった同社の経営を再建する。
主な連載
細野 恭平のプロフィール | JBpress（Japan Business Press） (ismedia.jp)
ダブリン・コノリー駅

| コノリー駅 |
| --- | --- |
 ダブリン・コノリー駅（2016年）
 Conghaile   Connolly  
 ja
所在地:   アイルランド ダブリン1区
所属事業者:  アイルランド国鉄（駅詳細） ルアス（駅詳細）
テンプレートを表示
ダブリン・コノリー駅（ダブリン・コノリーえき、愛: Baile Átha Cliath Stáisiún Uí Chonghaile、英: Dublin Connolly Station）は、アイルランドの首都ダブリン1区アミアン通りにある、アイルランド国鉄、ルアスの駅である。通称はコノリー駅（愛: Stáisiún Uí Chonghaile、英: Connolly Station）であり、単に「コノリー」と呼ばれる場合もある。
概要

ダブリンの主要ターミナル駅のひとつである。1844年にダブリン駅として開業した。1日平均乗降者数は38,804人（2018年のアイルランド国鉄）とアイルランドで利用者数の最も多い鉄道駅であり、アイルランドの鉄道路線網の中心である。北方面のドロヘダ、ダンドークや南のウェックスフォード、ロスレア（英語版）へ向かう長距離列車のインターシティや、コミューター（ダブリン通勤列車）、ダブリン高速輸送（DART）などの近郊列車が多く運行されているほか、イギリスの北アイルランドのベルファストへ向かう国際列車のエンタープライズも当駅から発車されている。
DARTを含むダブリン郊外のすべての列車は、当駅にある列車集中制御装置（CTC）施設によって管理されている。ほとんどが自動化されており、信号装置に2人、踏切に1人、電気制御に1人、電源装置と全体的な監督に1人配置している。CTCには常時、担当者が配置されているが、深刻な問題が発生した場合には運行を継続できる緊急制御室もある。
またイタリア風建築をもつ駅舎は、アイルランド国鉄の本社でもある。
2004年からは、ルアスのレッドラインの終着停留場が開業した。
歴史

ダブリン・コノリー駅は1844年11月29日にダブリン - ドロヘダ鉄道によってダブリン駅として開業したが、10年後の1854年には、駅の所在地からアミアン・ストリート駅と改称された。当初はドロヘダへの単一の路線のみを運行していたが、1853年にイギリスの北アイルランドのベルファストへの運行を開始した。1891年にダブリン市・ジャンクション鉄道が当駅から南方面にあるウェストランド・ロウ駅（現在のダブリン・ピアース駅）に接続した。ダブリン市・ジャンクション鉄道には、現在の5・6・7番線からなる、アミアン・ストリート・ジャンクション駅があり、別の出入り口があった。1950年代の終わりにグレートノーザン鉄道（アイルランド）が合併した後、アミアン・ストリート・ジャンクション駅はアミアン・ストリート駅の一部となり、アミアン・ストリート・ジャンクション駅の出入り口は封鎖された。ダブリン市・ジャンクション鉄道は、アミアン・ストリート駅からウェストランド・ロウ駅、ロスレア駅など、南東方面への運行をしていた。スライゴへの運行は、1937年にウエストランド・ロウ駅に移管され、アイルランド交通システム（CIÉ）によってブロードストーン駅も閉鎖された。ゴールウェイとメイヨーへの運行もウェストランド・ロウ駅を起点としていたが、1970年代からキングスブリッジ駅（現在のダブリン・ヒューストン駅）から運行するようになった。日曜日のコーク、リムリック、ウォーターフォード方面の列車は、1960年代当時、利用客が少なかったため、アミアン・ストリート駅の5・6・7番線から運行し、キングスブリッジ駅の営業コストを回避した。
イースター蜂起の50周年目である1966年に、アイルランドの革命家で社会主義者のジェームズ・コノリーにちなんで、「ダブリン・コノリー駅」に改称された。
1984年7月23日のダブリン高速輸送（DART）開業時にダブリン市・ジャンクション鉄道の出入り口が改修され、第2コンコースが建設された。これが、DARTコノリー駅となり、1・2番線（ダブリン・コノリー駅の現6・7番線）と振られた。
1999年に駅が大幅改修され、部分的に再建された。1・2・3・4番線の屋根が交換され、メインコンコース、カフェ、売店などが駅構内に新設された。1984年に建設された、DART専用の出入り口（ダブリン市・ジャンクション鉄道の出入り口）と第2コンコースは再び閉鎖された。同時に、DARTコノリー駅はダブリン・コノリー駅の一部となり、DARTコノリー駅の旧1・2番線は、現6・7番線と振り戻され、4番線からのアクセス通路が建設された。
2004年9月26日には、ルアスレッドラインのコノリー停留場がアイルランド国鉄駅前に開業した。
2007年3月12日にドックランズ駅が開業したことで、一部の路線に変化がなされた。M3パークウェイ方面の列車がドックランズ駅を起点とする、ダブリン通勤列車西部線のドックランズ支線が開業した。この路線は起点駅が異なる以外、西部線の市内支線と大きく変わらないが、起点駅付近は路線が違うため、唯一停車しない中間駅がドラムコンドラ駅である。また、必要に応じて西部線の市内支線の代替駅としても利用される。
歴史 > 年表

以下の年表は上記を簡潔にまとめたものである。
1844年11月29日：ダブリン - ドロヘダ鉄道によってダブリン駅が開業。
1853年：イギリス北アイルランドのベルファストへの運行を開始。
1854年：駅の所在地から「アミアン・ストリート駅」に改称。
1891年：ダブリン市・ジャンクション鉄道が、ウェストランド・ロウ駅（現在のダブリン・ピアース駅）に接続。
1937年：スライゴ線がウエストランド・ロウ駅に移管。ブロードストーン駅、閉鎖。
1966年：アイルランドの革命家で社会主義者のジェームズ・コノリーにちなんで、「ダブリン・コノリー駅」に改称。
1984年7月23日：DART専用のDARTコノリー駅、及び同駅の第2コンコースが開業。
1999年：大幅な改装工事。1・2・3・4番線の屋根交換、コンコース、カフェ、売店などが新設され、DARTコノリー駅がダブリン・コノリー駅と合併。合併に伴い、4番線から旧DARTコノリー駅への通路が建設され、第2コンコースが閉鎖。
2004年9月26日：ダブリン・コノリー駅前にルアスレッドラインのコノリー停留場が開業。
2007年3月12日：ドックランズ駅開業に伴い、同駅がダブリン通勤列車西部線の市内支線の代替駅となる。
駅構造 > アイルランド国鉄

| アイルランド国鉄 コノリー駅 |
| --- | --- |
 ダブリン・コノリー駅4番線（2009年8月）
 Stáisiún Uí Chonghaile   Connolly Station  
所在地:  ダブリン1区アミアン通り北緯53度21分05.2秒 西経6度14分58.1秒﻿ / ﻿北緯53.351444度 西経6.249472度﻿ / 53.351444; -6.249472﻿ (アイルランド国鉄 コノリー駅)
所属事業者:  アイルランド国鉄
電報略号:  CNLLY
駅構造:  高架駅
ホーム:  4面7線
乗車人員 -統計年度-:  19,425人/日（降車客含まず） -2018年-
乗降人員 -統計年度-:  38,804人/日 -2018年-
開業年月日:  1844年11月29日
乗入路線 8 路線
所属路線:  ■エンタープライズ
 ◄ドロヘダ・マクブライド 
所属路線:  ■インターシティ スライゴ線
 ◄ドラムコンドラ 
所属路線:  ■インターシティ ロスレア線
  タラ・ストリート►
所属路線:  ■コミューター 南東部線
  タラ・ストリート►
所属路線:  ■コミューター 北部線
 ◄ホウス・ジャンクション＆ドナミード   タラ・ストリート►
所属路線:  ■コミューター 西部線 市内支線
 ◄ドラムコンドラ   タラ・ストリート►
所属路線:  ■コミューター 南西部線
 ◄ドラムコンドラ   タラ・ストリート►
所属路線:  ■ダブリン高速輸送（DART）
 ◄クロンターフ・ロード   タラ・ストリート►
備考:  1854年 ダブリン駅からアミアン・ストリート駅に改称  1966年 アミアン・ストリート駅から本駅名に改称  1999年 DARTコノリー駅が本駅と合併
テンプレートを表示
終端屋内ホームに島式3面4線、中間屋外ホームに島式2面2線の計4面7線のホームを持つ高架駅である。そのうち、1面は屋内ホームと屋外ホームを共有しているものの、柵で仕切っている。また、屋内でも1面は柵で仕切っている。
すべての営業列車が停車するアイルランド国鉄の主要駅であり、一部の列車にとっては終端駅でもある。
構内には車両基地であるダブリン・コノリー検車区があり、当駅を発着する列車が多く設定されている。
改札口は2階にあり、地上との間にはエスカレーターとエレベーターが設置されている。出入り口は計4つのうち、2つは全プラットホーム用、1つは5・6番線ホーム専用、もう1つは7番線ホーム専用となる。トイレ（車椅子対応）はメインコンコースにあり、無料のWi-Fiスポットも利用できる。発車標はメインコンコースに設置されているほか、各プラットホームにも設置されている。
駅構内にはスターバックスを含むカフェが4店、レストランが1店、新聞販売店が2店、簡易薬局が1店、自動販売機が設置されている。また、メインコンコースにはピアノも設置されており、NHK BS1の「駅ピアノ・空港ピアノ・街角ピアノ」にも放送されている。
ダブリン・コノリー駅正面口（2006年8月6日）
メインコンコースの改札口と発車標（2015年6月17日）
7番線ホームの発車標（2011年1月17日）
改札口方面のメインコンコース（2007年8月）
出入り口方面のメインコンコース（2009年3月3日）
屋外中間プラットホームへの通路（2014年7月12日）
駅構造 > アイルランド国鉄 > プラットホーム > 終端ホーム（1 - 4番線）

頭端式の3面4線の屋内高架ホームで、東側から1・2・3・4番線と振られている。2番線は、国際列車線専用のため、柵で他のプラットホームと仕切っている。また、4番線と中間ホームである5番線は、壁で仕切られているほか、屋外では柵で仕切られている。2020年現在、4番線のみが電化されている。1・2・3・4番線用の出入り口は、ルアスの停留場前、またはアミアン通りにあり、必ずメインコンコースを経由する。
1・2番線ホームの屋外（2004年8月27日）
2番線ホーム（2006年11月30日）
2番線と3番線の間にある柵（2009年8月2日）
3番線ホーム（2009年3月3日）
現4番線ホームである旧3番線ホーム（1975年4月19日）
4番線ホーム（2009年10月28日）
4番線ホーム（2006年9月2日）
駅構造 > アイルランド国鉄 > プラットホーム > 中間ホーム（5 - 7番線）

島式の2面3線の屋外高架ホームであり、すべて電化されている。ホームがカーブしているため、乗降の際は足元に注意が必要である。旧アミアン・ストリート・ジャンクション駅のプラットホームだったが、1950年代の終わり頃にコノリー駅の一部となった。1984年7月23日にDARTが運行開始したため、DARTコノリー駅が現6・7番線（DARTコノリー駅の旧1・2番線）を使用し、ダブリン・コノリー駅とは別となった。しかし、1999年に行われた大幅な改修工事により、ダブリン・コノリー駅と一体化となり、4番線からのアクセス通路が建設された。メインコンコースの出入り口のほか、5番線専用の出入り口と6・7番線専用の出入り口もある。
旧DARTコノリー駅2番線ホーム（1994年8月29日）
5・6番線ホーム（2011年1月17日）
6番線ホーム（2012年3月26日）
6・7番線ホーム（2011年1月17日）
駅構造 > アイルランド国鉄 > プラットホーム > のりば

以上のように、屋内、屋外の全ホームを合わせて4面7線のホームがあり、アイルランド国鉄の駅では2番目に多いホーム数である。
| 番線 | 路線 | 方向 | 行先 | 備考 |
| --- | --- | --- | --- | --- |
終端屋内ホーム
| 1 | ■ インターシティ | - | - | スライゴ方面からの到着列車専用ホーム |
| 2 | ■ エンタープライズ | 北行 | ドロヘダ、ダンドーク、ニューリー、ポータダウン、リスバーン、ベルファスト方面 | 北アイルランド方面国際列車専用ホーム |
| 3 | ■ インターシティ | 北行 | メイヌース、スライゴ方面 |  |
| 4 | ■ インターシティ | 北行 | スライゴ方面 |  |
| 4 | ■ コミューター北部線 | 北行 | メイヌース、ドロヘダ方面 |  |
| 4 | ■ コミューター西部線 市内支線 | 西行 | - |  |
| 4 | ■ DART | - | - | 一部のDARTは当駅を終点とする |
中間屋外ホーム
| 5 | ■ インターシティ | 南行 | ロスレア方面 |  |
| 5 | ■ コミューター北部線 | 南行 | ダブリン・ピアース方面 |  |
| 5 | ■ コミューター南東部線 | 南行 | ブレイ方面 |  |
| 5 | ■ コミューター南西部線 | 南行 | グランド・カナル・ドック方面 |  |
| 5 | ■ DART | 南行 | ダン・レアリー、ブレイ、グレイストーンズ方面 |  |
| 6 | ■ インターシティ | - | - | ロスレア方面からの到着ホーム |
| 6 | ■ コミューター南西部線 | 南行 | ダブリン・ピアース、グランド・カナル・ドック方面 | ドロヘダ方面からの到着ホームとしても扱われる |
| 6 | ■ DART | 北行 | ホウス、マラハイド方面 |  |
| 7 | ■ インターシティ | 北行 | スライゴ方面 | ロスレア方面からの到着ホームでもる |
| 7 | ■ コミューター西部線 市内支線 | 西行 | メイヌース方面 |  |
| 7 | ■ コミューター南西部線 | 西行 | ヘーゼルハッチ＆セルブリッジ、ニューブリッジ方面 |  |
当駅を終点とする列車は必ずしも終端屋内ホームに到着せず、中間屋外ホームを経由し、ダブリン・ピアース検車区に移動することもある。
2番線は、国際列車エンタープライズ専用ホームである。
駅構造 > ルアス

| ルアス コノリー停留場 |
| --- | --- |
 コノリー停留所（2019年6月）
 Conghaile   Connolly  
  ブサラス（バスターミナル）►
所在地:  ダブリン1区アミアン通り北緯53度21分03.2秒 西経6度14分59.9秒﻿ / ﻿北緯53.350889度 西経6.249972度﻿ / 53.350889; -6.249972﻿ (ルアス コノリー停留場)
所属事業者:  ルアス
所属路線:  ■レッドライン
駅構造:  地上駅
ホーム:  2面2線
開業年月日:  2004年9月26日
テンプレートを表示
アイルランド国鉄の駅舎の南に設置されている、レッドラインの北部の終着点のひとつ。配線は相対式ホーム2面2線で、タラ方面、サガート方面のレッドラインが乗り入れている。ホームの先にはシーサスポイントがある。
2004年の開業前は、当停留場はバスの終着点として使用されていた。
ルアスのプラットホームからエスカレーター、エレベーターで、アイルランド国鉄の駅舎へ直通できる。
駅構造 > ルアス > のりば

| プラットホーム | 路線 | 方向 | 行先 |
| --- | --- | --- | --- |
| 東 | ■レッドライン | 南行 | タラ方面 |
| 西 | ■レッドライン | 南行 | サガート方面 |
コノリー停留場（2009年6月29日）
アイルランド国鉄駅の階段から見たルアス停留場（2005年10月28日）
アイルランド国鉄駅方面への階段から見たルアス停留場（2017年6月22日）
利用状況

早朝は、ダブリン近郊からの通勤・通学客の利用が多い。夕方になると、ダブリン近郊への通勤・通学客の利用が多くなる。当駅でアイルランド国鉄路線からダブリンバスの路線でユニバーシティ・カレッジ・ダブリン（アイルランド国立大学ダブリン校）、アイルランド国立学院、マリノ継続教育学院などへの通学生やダブリンのもうひとつのターミナル駅であるダブリン・ヒューストン駅へ向かうため、ルアスレッドラインに乗り換える乗客もいる。
アイルランド国鉄 - 2018年度の1日平均乗降人員は38,804人である。これは、アイルランド国鉄の駅では最も多い。
利用状況 > 年度別1日平均乗降人員

各年度の1日平均乗降人員は下表の通りである（アイルランド国鉄のみ）。
| 年度 | 1日平均 乗者人員 | 1日平均 降車人員 | 1日平均 乗降人員 | 増加率 | 出典 |
| --- | --- | --- | --- | --- | --- |
| 2012 | 13,477 | 14,128 | 27,605 | - |  |
| 2013 | 12,512 | 13,311 | 25,823 | −6.9% |  |
| 2014 | 12,053 | 12,944 | 24,997 | −3.2% |  |
| 2015 | 14,763 | 14,992 | 28,506 | 12.3% |  |
| 2016 | 14,857 | 14,857 | 30,966 | 7.9% |  |
| 2017 | 18,062 | 18,927 | 36,989 | 16.3% |  |
| 2018 | 19,425 | 19,379 | 38,804 | 4.7% |  |
利用状況 > 駅周辺

駅の南側にはバスターミナルがあり、長距離バスなどが発着する。
駅の所在地がのダブリン市の中心部にあるため、税関ビル、中央郵便局などの行政機関があり、EPICアイルランド移民博物館、ジーニー・ジョンストン号のレプリカなどの19世紀のアイルランド移民に関する施設もある。また、クローク・パークの最寄り駅でもある。