stanford-oval/wikipedia huggingface dataset:
魚崎駅
阪神電気鉄道

| 阪神 魚崎駅 |
| --- | --- |
 駅舎
  うおざき  Uozaki  
 ◄HS 22 青木 (1.2 km) (0.8 km) 住吉 HS 24►
所在地:  神戸市東灘区魚崎中町四丁目7番1号北緯34度42分45.31秒 東経135度16分9.33秒﻿ / ﻿北緯34.7125861度 東経135.2692583度﻿ / 34.7125861; 135.2692583﻿ (阪神 魚崎駅)座標: 北緯34度42分45.31秒 東経135度16分9.33秒﻿ / ﻿北緯34.7125861度 東経135.2692583度﻿ / 34.7125861; 135.2692583﻿ (阪神 魚崎駅)
駅番号:  HS23
所属事業者:  阪神電気鉄道
所属路線:  本線
キロ程:  23.8 km（大阪梅田起点）
駅構造:  地上駅（橋上駅）
ホーム:  2面2線
乗車人員 -統計年度-:  14,329人/日（降車客含まず） -2022年-
乗降人員 -統計年次-:  29,528人/日 -2023年-
開業年月日:  1905年（明治38年）4月12日
テンプレートを表示
阪神の駅は、東灘区魚崎中町四丁目に相対式ホーム2面2線を有する。六甲ライナー開業に合わせて駅舎が改築され、阪神の駅では唯一の橋上駅となった。全営業列車が停車するが、分岐器や絶対信号機を持たないため、停留所に分類される。
改札口は1か所のみで、南北双方に出入口がある（六甲ライナーは北側の通路で接続）。ホームへの階段は上下線とも各1か所であり、その階段下に待合室がある。改札口と出入口およびホームをそれぞれ連絡するエスカレーター（上りのみ）とエレベーターが設置されている。ただし、北出口にはエレベーターは設置されておらず、南出口のエレベーターで地階まで降りた後、ホーム下の通路とスロープを経由して駅北側へ出る道程となる。
ホーム有効長は元々19m級の阪神車両6両編成対応だったが、2008年にホームを大阪側に延伸する工事が実施され、21m級の近鉄車両6両編成にも対応する130m程度となった。2020年3月からの土曜・休日の本線での快速急行の8両編成運行開始に伴い、2019年から2020年3月にかけてさらに大阪側に40mほど延伸して170m程度となり、近鉄車両8両編成にも対応できるようになった。なお、新たに延伸した部分には屋根は設けられていないため、ホームに屋根があるのは神戸側の6両分のみである。
阪神電気鉄道 > のりば

| 番線 | 路線 | 方向 | 行先 |
| --- | --- | --- | --- |
| 1 | ■■■本線 | 上り | 尼崎・大阪（梅田）・難波・奈良方面 |
| 2 | ■■■本線 | 下り | 神戸（三宮）・明石・姫路方面 |
2008年10月下旬までは、直通特急停車駅にもかかわらず構内アナウンスは小駅用の固定音声タイプのままであったが、LED式案内表示装置（後述）の使用開始に合わせて構内アナウンスが芦屋駅と同じスタイルの詳細放送に更新されている。
長らくのりば番号標は設置されていなかったが、2008年10月23日にのりば番号入りの案内表示装置が設置され、同年10月30日に供用を開始した。これに伴い、阪神本線の特急停車駅のすべてに案内表示装置が設置された。
阪神魚崎駅ホーム
大阪側のホーム延伸部分
阪神電気鉄道 > 利用状況

2023年11月の1日平均乗降人員は29,528人。阪神電気鉄道の駅では野田駅に次いで第10位。周辺駅と異なり利用客は長期にわたり増加傾向にある。2001年には直通特急が、2009年には難波・奈良方面との快速急行が、それぞれ停車を開始した。
1日の乗降客数の推移
1991年：16,544人
1992年：17,573人
1993年：17,654人
1994年：16,963人
1995年：17,515人
1996年：19,338人
1997年：18,120人
1998年：17,629人
1999年：18,032人
2000年：18,238人
2001年：19,988人
2002年：20,550人
2003年：20,929人
2004年：21,699人
2005年：21,102人
2006年：21,317人
2007年：22,128人
2014年：26,865人
2015年：27,563人
2016年：27,604人
2017年：28,670人
2018年：29,732人
2019年：30,120人
2023年：29,528人
神戸新交通

| 神戸新交通 魚崎駅 |
| --- | --- |
 出入口
  うおざき  Uozaki  
 ◄R01 住吉 (1.2 km) (0.8 km) 南魚崎 R03►
所在地:  神戸市東灘区魚崎西町四丁目北緯34度42分49.37秒 東経135度16分6.89秒﻿ / ﻿北緯34.7137139度 東経135.2685806度﻿ / 34.7137139; 135.2685806﻿ (神戸新交通 魚崎駅)
駅番号:   R02 
所属事業者:  神戸新交通
所属路線:  ■六甲アイランド線（六甲ライナー）
キロ程:  1.2 km（住吉起点）
駅構造:  高架駅
ホーム:  2面2線（ホームドア有り）
乗車人員 -統計年度-:  5,041人/日（降車客含まず） -2022年-
開業年月日:  1990年（平成2年）2月21日
テンプレートを表示
神戸新交通の駅は、東灘区魚崎西町四丁目に相対式ホーム（六甲ライナーでは唯一）2面2線を有する高架駅。
改札口・コンコースは2階、ホームは3階にある。改札口は1か所のみ。阪神魚崎駅の橋上駅舎と当駅の2階は、改札外の連絡通路で直結しているが、100mほどの距離がある。
神戸新交通 > のりば

| 番線 | 路線 | 行先 |
| --- | --- | --- |
| 1 | ■六甲ライナー | マリンパーク方面 |
| 2 | ■六甲ライナー | 住吉方面 |
出入口
改札口
1番線ホーム
2番線ホーム
駅名標
シンボルマーク
駅周辺

住吉川 - 阪神の駅は住吉川の左岸（東側）に、六甲ライナーの駅は右岸（西側）にあり、連絡通路は川を渡る歩道橋となっている。また固定電話の市内局番の境界ともなっており、左岸は頭が「4」、右岸（六甲アイランドを含む）は「8」である。
住吉川公園
倚松庵（谷崎潤一郎旧邸） - 神戸新交通の駅を建設する際に150m北へ移設した。
菊正宗酒造記念館
浜福鶴吟醸工房
櫻正宗記念館 櫻宴
神戸魚崎郵便局
魚崎地域福祉センター
東灘区民センター小ホール（会議室・ホール）
神戸市立魚崎小学校
灘中学校・高等学校
コープミニ魚崎
トーホーストア魚崎南店
マックスバリュエクスプレス魚崎店
ホームセンターコーナン魚崎店
ロイヤルホームセンター東灘魚崎店
住吉川は天井川であり、阪神魚崎駅のホームは地上部にあるものの阪神住吉駅側の高架橋とほぼ同じ高さである。さらに上を六甲ライナーが走るため、当駅周辺の連続立体交差化事業は、住吉川の両岸にある道路を地下化することで実施された。
また、上を走る六甲ライナーも、阪神本線の南側にある阪神高速3号神戸線の高架をくぐるために、全線最急の58パーミルの勾配となっている。3号神戸線の高架も六甲ライナー部分だけ多少切り欠いてある。
ストリーミングSIMD拡張命令

ストリーミングSIMD拡張命令（英: Streaming SIMD Extensions、略称:SSE）は、インテルが開発したCPUのSIMD拡張命令セット、およびその拡張版の総称である。後継の Advanced Vector Extensions (AVX) と Advanced Matrix Extensions (AMX) についても本項で記載する。
概要

SSEは、x86アーキテクチャに8本の128ビットレジスタを新設し、浮動小数点演算のSIMD処理を実現したものである。AMDのK6-2に実装されたSIMD拡張命令3DNow!に対抗する形でPentium IIIから実装された。4個の32ビット単精度浮動小数点データを一本のレジスタに格納し、同一の命令を一括処理することができる。拡張命令であるため、その機能を使用するためにはSSEに対応したソースコードを作成し、プログラムをコンパイルする必要がある。伝統的なベクトル型CPUと比較したときにいくつかの仕様が欠落（例えば可変長ベクトルが扱えない，疎行列に弱いなど）しているものの、ベクトル計算をサポートする機能ではある。x86アーキテクチャのCPUは本質的にはスカラー計算機であるが、SSEやAVXの使用により簡易的なベクトル計算機として機能するようになる。SSEやAVXを用いて並列化を行うことをベクトル化と呼ぶ。
Core Duoまでのインテル製CPU、K8までのAMD製CPUでは、64ビット幅の演算器を用いて128ビット演算命令を2クロックかけて実行するという実装であったため、128ビット演算命令を用いても実質的なスループットはクロックあたり64ビットであった。そのため従来から存在するMMX命令やAMDの3DNow!命令に対する性能面でのアドバンテージは128ビット幅のレジスタを使えるという点以外では小さく、むしろ並列度が上がった分だけ最適化も煩雑になるという欠点が目立った。また当時のRISC系CPUに搭載されているSIMD命令では128ビット演算命令を1クロックで実行できるものがあり、これらに対する性能的なディスアドバンテージは小さくなかった。最終的にはCoreマイクロアーキテクチャ/AMD K10より128ビット演算命令も1クロック処理が可能な形態へと改良され、SSE命令の実用性は大幅に向上した。
元々はインターネット・ストリーミングSIMD拡張命令（英: Internet Streaming SIMD Extensions、ISSE）と呼ばれていたが 、命令内容そのものはインターネットとは直接関係が無くマーケティング的な要素が強かったため、現在ではインターネットの文言が外され単にSSEと呼ばれるようになっている。
SSEの機能を強化したものにSSE2やSSE3、SSSE3（Supplemental/補足的なSSE3）、SSE4がある。また、SSEは他社製品にも採用されている。SSEの後継はAVXである。
後述するが、SIMD命令の実行は追加の演算回路を動かす関係で並列計算と消費電力増加がセットで起きるため、むやみにSSEやAVXを使用するべきではない（ループ処理があるからといって反射的にベクトル化を行うことは大幅な非効率化を招く）。まずは常時動作しているALUの動作（つまり一般的な命令を使う）だけでも十分かどうか入念に検討し、ALUだけで処理速度を稼げる（無駄な処理を削減する）ように工夫する必要がある。SSEやAVXの回路規模が大きくなるにつれて消費電力増加のペナルティは増えているため、最高速度を目指す必要がない場合には、SIMD命令を一律排除して消費電力の削減を行うことも有効である。プログラマが全体最適を意識して手書きでアセンブラを書くことは非常に難しいため、コードの規模がある程度以上大きくなる場合には高級言語を使い、コンパイラ最適化に頼ることも必要になる。
概要 > 実際の利用方法

SSEやAVXでは128bit，256bit，512bitなどの長いレジスタを扱えるようになるが、マルチコアによる並列化と比較すればSSEやAVXを用いたベクトル化は地味な効果しか得られないことが普通である。であるにもかかわらず、アセンブラを手書きして性能を引き出すためには高度な（世界トップクラスのプログラマですら習得が困難な）プログラミング技術が要求されるため、一般的にはコンパイラの自動ベクトル化機能を介して利用することになる。あくまでもCPUに内蔵される補助的なベクトル計算機能に過ぎないため、性能向上は30%程度（例外的にFFmpegで数十倍の高速化事例あり（後述））の高速化が上限であり、並列度を大幅に上げて膨大なデータを処理する場合はGPGPUに移行する必要がある。ただし、CPUに内蔵される機能であるため、追加の演算装置が必要ないことや、GPGPUと比較した場合にレイテンシが少ないという利点はある。SIMD命令の実行によって同時に複数の演算回路が動くとCPUの消費電力は大幅に増える（レジスタ長が長いほど問題が大きくなる）ため、僅かな性能向上しか達成できない場合は全く使用しない（コンパイラに与えるフラグで無効化する）という割り切りも必要である。計算速度を最優先とする高性能計算（HPC）の分野を除けば、消費電力の増加を回避するため、SSEやAVXの使用を見送って基本となるALUの範囲で無駄を省いて高速化を行ったアプリケーションは数多く存在し、それでも必要十分なパフォーマンスを得られることが実証されている。最優先で行うべきことは、SIMD命令の導入ではなく、常時動作しているALUを高効率で動作させた（つまり一般的な命令の使い方を最適化する）だけでも十分かどうか検討することである。
概要 > 実際の利用方法 > 導入書籍

低レベルプログラミングは、x86/x64アーキテクチャのアセンブラについて初歩から記載した導入書籍である。下記の公式マニュアルと併せて利用すること。アセンブラを扱う開発者が少ない関係で、情報が古いことも多いため、検索エンジンを用いて命令の記述を検索することは避けるべきである。
概要 > 実際の利用方法 > 公式マニュアル

下記の公式マニュアルにSSEとAVXを含めたx86/x64アーキテクチャについての全ての仕様が網羅されているため、実際の開発においては下記を参照すること。下記は唯一かつ確実な情報源である。x86/x64アーキテクチャの全ての仕様を網羅した上でのアセンブラの取り扱いは一般的にはコンパイラが行うようなことであるため、本格的なソフトウェア開発においてはインテルコンパイラの導入も検討すること。
Intel® 64 and IA-32 Architectures Software Developer Manualsに、アセンブラについての全ての仕様が記載されている。
Intel® 64 and IA-32 Architectures Optimizationには、あらゆる命令を使用したベクトル化を含む最適化方法が記載されている。
沿革

1999年 2月: インテルがSSE搭載のPentium IIIプロセッサを発表。
2000年 3月: インテルがSSE搭載のCeleronプロセッサを発表。
2000年 11月: インテルがSSE2搭載のPentium 4プロセッサを発表。
2002年 5月: インテルがSSE2搭載のCeleronプロセッサを発表。
2003年 3月: インテルがSSE2搭載のPentium Mプロセッサを発表。
2004年 1月: インテルがSSE2搭載のCeleron Mプロセッサを発表。
2004年 2月: インテルがSSE3搭載のPentium 4プロセッサを発表。
2004年 6月: インテルがSSE3搭載のCeleron Dプロセッサを発表。
2006年 1月: インテルがSSE3搭載のIntel Coreプロセッサを発表。
2006年 6月: インテルがSSSE3搭載のXeon 5100プロセッサを発表。
2006年 7月: インテルがSSSE3搭載のIntel Core 2プロセッサを発表。
2007年 8月: AMDがSSE5を発表。
2007年 11月: インテルがSSE4.1搭載のIntel Core 2プロセッサを発表。
2007年 11月: AMDがSSE4a搭載のPhenomを発表。
2008年 11月: インテルがSSE4.2搭載の第一世代Intel Core i7プロセッサを発表。
2011年 1月: インテルがAVX搭載の第二世代Intel Core i7プロセッサを発表。
2011年 10月: AMDがFMA搭載のAMD FXプロセッサを発表。
2013年 6月: インテルがAVX2搭載の第四世代Intel Core i7プロセッサを発表。
2016年 6月: インテルがAVX-512搭載の第二世代Intel Xeon Phiコプロセッサを発表。
2023年 1月: インテルがAMX搭載の第四世代Intel Xeon SPを発表。
SSE

Pentium IIIにはじめて実装された。追加された命令数は70。Pentium IIIの開発コードネームがKatmaiであったことから、KNI (Katmai New Instructions) やMMX2 とも呼ばれていた。廉価製品のCeleronにおいても、その第三世代製品 Coppermine-128k よりSSEに対応している。
AMDによるSIMD拡張命令セット3DNow! Professionalは、SSEと互換性がある。
SSE2

SSE2は従来のSSEに144個の新たな命令が加えられた。具体的には64ビットの倍精度浮動小数点演算のサポートおよびMMXを128ビット幅に拡張する整数演算命令の追加、キャッシュの制御機能の強化がなされた。
SSE2はPentium 4で初めて実装された。AMDのAMD64アーキテクチャでは、浮動小数点演算に従来のx87命令ではなくSSE/SSE2のスカラ演算命令を用いることを標準としたため、拡張命令ではなく基本命令としてSSE、SSE2が取り込まれている。
SSE3

SSE3はSSE2に13個の新たな命令が加えられた。具体的にはメモリアクセスおよび複素数計算の高速化、仮想CPUのスレッドの動作制御などの機能が搭載され、主に動画圧縮の処理が向上した。
SSE3の名称が発表される前はPNI (Prescott New Instructions) と呼ばれていた。Pentium 4のPrescottコア（2004年 -）で初めて実装された。
SSSE3

SSSE3 (Supplemental SSE3) はSSE3に32個の新たな命令が加えられた。
CoreマイクロアーキテクチャベースのマイクロプロセッサIntel Core 2 (Conroe) / Intel Xeon (Woodcrest) で初めて実装された。
SSSE3と名付けられる前はMNI (Merom New Instructions; 旧称Tejas New Instructions) という名称があった。登場当初はSSE4と呼ばれると一般的には思われていた。
SSE4 > SSE4.1

45nm世代のCore 2のPenrynで搭載。47個の命令が追加になる。
SSE4 > SSE4.2

Nehalemマイクロアーキテクチャの第1世代Intel Core iで初めて実装された。7個の命令を追加。SSE 4.2の追加命令は以下の通り。
String & Text New Instructions (STTNI)
PCMPESTRI
PCMPESTRM
PCMPISTRI
PCMPISTRM
PCMPGTQ
Application Targeted Accelerators (ATA)
CRC-32
POPCNT - ビットが立っている数を数える
SSE4a

AMD Phenomで搭載。
キャッシュ関連や挿入、展開の4命令が追加。インテルのSSE4とは名前は似ているが互換性は無い。
FMA

x86プロセッサにおいて融合積和演算を実現するための拡張命令がFused Multiply-Add (FMA)である。2007年にAMDがSSE5命令の一部として、2008年にインテルがAVX命令のサブセットとして採用を発表したが、両者の仕様は異なるものであった。その後、インテルは2009年初頭にFMA命令の仕様を変更し、4オペランド (FMA4) をやめ3オペランド形式 (FMA3) とした。2009年5月にはAMDがSSE5命令の採用を取りやめ、AVXのサポートを表明したため、仕様の統一が図られたかと思われたが、FMA命令に関してはインテルが仕様を変更する前の4オペランド版FMAを採用したため、FMA4とFMA3という二系統のFMA命令が混在していた。その後、AMDがZenマイクロアーキテクチャでFMA4の削除およびサポートの打ち切りを表明したことで、FMA命令についても仕様の統一が図られた。
FMA命令では±(A×B)±Cの形で表現される単精度/倍精度の浮動小数点演算を1命令で実行できる。乗算結果の符号を反転するか、乗算後に加算を行うか減算を行うかによって以下の4つのバリエーションがある。
いずれの命令も単精度/倍精度、スカラ/ベクタを問わず全てのタイプの演算に適用可能である。他にもベクタ専用のMADDSUB命令が存在し、1,3,5...番目の要素にMADDを、0,2,4...番目の要素にMSUBを行うという命令になっている。
FMA命令に対応した演算器においては、上記の浮動小数点演算を1クロックサイクルのスループットで実行可能で、加算のみ、乗算のみを実行できる演算器と比較すると理論FLOPSを倍にすることができる。また、乗算の結果に対しては丸めを行わず、加算を行った後に一度だけ丸めを行うため、乗算と加算を独立して実行するのと比較して丸め誤差を小さくできるという利点もある。実装としてはAMDではBulldozerマイクロアーキテクチャでサポートされたのが最初で、モジュールあたり2つの128ビットFMA演算器を搭載している。インテルはHaswellマイクロアーキテクチャで初めてサポートしており、コアあたり2つの256ビットFMA演算器を搭載している。
FMA > FMA4

インテルが2008年に発表した時点でのFMA命令セット。完全な4オペランドを実現しており、3つのソースオペランドとディスティネーションオペランドを独立に指定できる。その後インテルは仕様を変更したために採用を取りやめたが、AMDはBulldozerマイクロアーキテクチャにおいてこの命令セットをサポートし続けていた。その後AMDが発表したZenマイクロアーキテクチャで削除されることとなった。
FMA > FMA3

インテルが2009年に仕様を変更し、現在使われているFMA命令セット（FMA instruction set）。4オペランド方式をやめ、3つのソースオペランドのうち任意の1つを破壊することにより3オペランドでFMAを実現している。インテルはHaswellマイクロアーキテクチャ以降で、AMDはBulldozerマイクロアーキテクチャのPiledriverコア以降でサポートしている。なお、AMDが当初SSE5において採用したFMA命令も同じ3オペランド方式であった。
ベーシックなmm256_fmadd_ps命令の場合、Intel CPUで1サイクルあたり16個の単精度FMA演算を実行する (256 [bit/inst.] ÷ 32 [bit/fp32FMA] ÷ 0.5 [CPI=cycle/inst.])。例えば3GHzで動作するプロセッサであれば1コア当たり 48 GMAC/s (=96 GFLOPS) のピーク性能を可能にする（参考: FLOPS#代表的なハードウェアの浮動小数点数演算能力）。
FMA4と比べるとレジスタの退避を行う必要がある場合に不利であるが、命令長を1バイト短くすることができるため、デコーダの実装や命令キャッシュのフットプリントでは有利である。インテルのIvy Bridgeマイクロアーキテクチャ以降やAMDのBulldozerマイクロアーキテクチャでは、レジスタ・リネーミングによってレジスタ間のmov命令をゼロレイテンシで実行できるため、これと組み合わせればレジスタ退避のペナルティは軽減できる。
インテルのマイクロプロセッサにおいてはAVX2命令と同時に採用されたため、AVX2命令の一部であると誤解されることがある。しかし、両者のCPUIDフラグは独立に設けられており、必ずしも両者が同時にサポートされているとは限らない（例えば、FMA3をサポートするAMDのPiledriverコアではAVX2命令はサポートしていない）。
Intel AVX

MMX/SSE後継のSIMD拡張命令セットで、呼称がIntel Advanced Vector Extensionsとなった。Sandy Bridgeマイクロアーキテクチャ（2011年 -）で初めて搭載された。浮動小数点演算の演算幅がSSEの2倍の256ビットとなり、1命令で8つの単精度浮動小数点演算もしくは4つの倍精度浮動小数点演算を実行することができる。また、命令デコード性能向上のため、新しい命令フォーマット（VEXエンコーディング）が採用されている。3 or 4オペランドの非破壊型命令もサポートするため、レジスタ退避・復元処理の記述を省くことができる。この非破壊型の命令フォーマットに関しては従来の128ビット幅のSSE命令にも使うことができるため、AVXに対応したプロセッサでは新規に導入された256ビット命令を使わなくてもSIMD演算の性能が向上する可能性がある。
SSEが導入された際には専用の128ビットレジスタが新設されたが、AVXの256ビットレジスタは下位の128ビットを既存のSSEレジスタと共有している。そのためSSE命令とAVX命令の間でのデータ交換は容易である。ただし、256ビットのAVX命令と既存のSSE命令を混在させると、SSE命令を実行する際にAVXレジスタの上位128ビットを退避するというペナルティが発生するため、パフォーマンスが落ちる。これを避けるためには、256ビット命令の実行後にVZEROUPPER/VZEROALL命令を実行して明示的にAVXレジスタの上位128ビットをクリアするか、SSE命令をVEXエンコーディングを使ったものに置き換える必要がある。VEXエンコーディングの128ビット命令はAVXレジスタの上位128ビットを保持せずにゼロクリアするという挙動になっており、AVXレジスタの部分的な書き換えが発生しないためである。
Sandy Bridgeでは当初のSSEの実装のように既存の128ビットの演算器を使って2サイクルで実行するようなことはせず、素直に乗算器や加算器などの演算器が256ビット幅に拡張されている。これによって、実質的なピーク浮動小数点演算性能がNehalem世代の2倍となっている。
AMDはBulldozer世代向けに当初予定していたSSE5拡張命令をキャンセルし、AMD FXではAVXがサポートされることになった。ただし、256ビット命令に関しては128ビット幅の演算器を2つ使って実行しており、スループットは従来のSSE命令と変わらない。
Intel AVX2

AVX2はAVXの後続となる256ビットレジスタ対象の拡張命令セットである。
Intel AVX2 > 命令

256ビットレジスタ上の整数ベクトルに対する算術 (add, sub, mul, madd, abs, sad, sign)、比較（eq, gt）、統計 (ave, min, max)、論理 (and, or, xor, andnot) 、シフト (sll, sra, srl, alignr)、変換 (convert)、要素操作/swizzle (permute, shuffle, broadcast, insert, blend, unpack, pack, extract) をサポートする。また整数ベクトルの入出力 (stream load, masked load/store)、マスク生成 (movemask) も追加されている。シフト命令は要素ごとに独立したシフト量を設定できる。
浮動小数点ベクトルにも影響する命令としてはgather命令（非連続なデータを並べ替えながらロード）が導入されている。
Intel AVX2 > 対応

インテルはHaswellマイクロアーキテクチャから搭載している。AMDはExcavatorアーキテクチャからAVX2を実装している。ただし、SIMD演算ユニット自体はZen+まで128bit幅に留まっていたため、AVX2命令を多用する処理はあまり高速化されていなかった。Zen2世代からは256bit幅になり処理速度が改善されている。
実装としてIntel CPUではベクトルレジスタとベクトル用実行ユニットを用いて計算される。例としてint8積和演算（VNNI等価）では"Vec Mul"および"Vec ALU"実行ユニットが典型的に利用される（下表）。
| μarch | 実行ユニット> VPMADDUBSW, VPMADDWD | 実行ユニット> VPADDD |
| --- | --- | --- |
| Haswell | "SIMD Misc" x1 | "SIMD ALU" x2 (Port 1, 5) |
| Skylake | "Vec Mul" x2 (Port 0, 1) | "Vec ALU" x3 (Port 0, 1, 5) |
| Sunny Cove | "Vec Mul" x2 | "Vec ALU" x3 (Port 0, 1, 5) |
| Golden Cove（英語版） | "Vec Mul/FMA" x2 (Port 0, 1) | "Vec ALU" x3 (Port 0, 1, 5) |
Gracemont（英語版）:
Intel AVX2 > AVX2 VNNI

Intel AVX2 Vector Neural Network Instructions (AVX2 VNNI) は整数積和演算の効率化を目的とした拡張命令セットである。AVX-512のサブセットとして導入されたAVX-512 VNNIをAVX2 (整数ベクトルレジスタ) へバックポートしている。[int8 | int16]・[非飽和 | 飽和] の組み合わせに対応した4種の整数積和演算（vpdp[bu|ws]sd[|s]）からなり、組み込み関数/intrinsicsとしては[XMM (_mm_) | YMM (_mm256_) ] およびAVX512 VNNIとの区別（_avx）をさらに組み合わせた計16個が定義されている。
Intel CPUでは第12世代Intel Core（Alder Lake）から対応している。int8の場合FMAと同じ256bitレジスタを用いて4倍の要素を積和できるため、命令スループットが同等ならFMA比4倍の演算スループットを得られる。
Intel AVX-512

2013年に製品への搭載が開始された。ZMMレジスタを512ビット長とし、レジスタ数も16から32に増やした。
発表されている命令群には、扱うデータや処理の差によって、AVX512F, AVX512CD, AVX512DQ, AVX512PF, AVX512ER, AVX512VL, AVX512BW, AVX512IFMA, AVX512VBMI, AVX512VBMI2, AVX512VAES, AVX512BITALG, AVX5124FMAPS, AVX512VPCLMULQDQ, AVX512GFNI, AVX512_VNNI, AVX5124VNNIW, AVX512VPOPCNTDQ, AVX512_BF16といった分類がされる命令群があり、どれをどこまで実装しているかは、製品によって異なる。一部は命令の仕様だけ公開されていてまだ製品に実装されていないものもある。このように実装レベルが異なるものが複数存在していることもあり、AVX-512に対応しているといっても、何をどこまで実装されているのか確認が必要な状況になっている（詳細は下記のAVX-512を実装したCPUを参照のこと）。こういった仕様の差異は対象とするCPUに合わせてコードの書き分けが必要になるなどするため、利用者においては混乱の元となっている。膨大な命令が存在することから、アセンブラを手書きして性能を引き出すためにはそれだけ高度な知識が必要となる。
Intel AVX-512 > 一般的なアプリケーションにおける有用性の低さについて

AVX-512については有用性について批判が提出されており、業務用の高性能計算（HPC）を除いてほとんど役に立たないとも言われているのに対して、コンシューマー向けも含む幅広い製品に搭載されてしまっている現状がある。512bitという長いレジスタを操作することで消費電力も大幅に増える傾向があり、簡単にAVX-512を使用することができない状況が生じている。インテル自身も2022年以降に出荷されるコンシューマー向けのCPUでAVX-512の無効化に踏み切るなど、様々な意味で難しい立場に置かれている命令セットである。上記の特殊性により、AVX-512コードを記述できる開発者の数は非常に少ない現状がある。
2013年に高性能計算（HPC）の製品（Xeon Phi x200）で初めて搭載されたが、長らく一般的なアプリケーションでの活用方法が見出されていない命令セットになってしまっている。世界トップクラスのプログラマでさえ扱いに困る難解な命令セットで、特殊な条件下のみで有効であるため努力に対する見返りは少ない。当然のことながら、習得難易度は人間が読みやすいように設計された高級言語のみを扱う一般的なプログラマにとっては手の届かないほど高い水準にある（アセンブラの基本となるALUの命令の習得が難しく、発展形となるSIMD命令の習得は更に敷居が高くなるため）。現状では、AVX2を利用したアプリケーションと比較して劇的な性能向上が達成されているわけではない。膨大な命令群を使いこなす必要があることからアセンブラを手書きする方法は難易度が相応に高いため、全てをコンパイラに任せ、自動ベクトル化により程々の性能向上を達成することがほとんどではある。しかし、僅かながら手書きで入念に最適化したアセンブラで劇的な性能向上を達成した事例もあり、ごく一部のプロジェクトでは最大限の性能を発揮させるべく目下研究開発が続けられている状況にある。
Intel AVX-512 > 一般的なアプリケーションにおける有用性の低さについて > 高速化に成功した一般向けアプリケーション

2022年の時点では、SIMD命令を活用する代表的なアプリケーションである動画エンコードでは、x265をAVX-512を利用してエンコードを行ってもエンコード時間は7%しか短縮できず、一方で消費電力は29%も増大するという、非効率極まりない状況にあった。しかし、2024年11月2日に、FFmpeg開発者が手書きのAVX-512コードで通常のC言語コードと比較して最大94倍の性能向上を達成したとの報告を行っており、この成果はFFmpegに実装されインターネットを通して広く配布されている。動画エンコードは今後の開発が望まれるアプリケーションになっている。
最も効果を発揮するアプリケーションの1つにRPCS3と呼ばれるPlayStation3エミュレータがあり、AVX2では190FPSで動作するゲームが、AVX-512を有効化すると235FPSで動作するようになり、約23%高いパフォーマンスを発揮するようになったとの報告がある。
上記のように、AVX-512の利用方法を発見する作業自体が高度な研究開発になるため、製品への初搭載から10年以上経った今でも活用が遅々として進んでいない現状がある。そもそもアセンブラを理解できるプログラマが極めて少ない昨今では、AVX-512をアセンブラレベルで直接扱うことができるのは世界でも極々一部のプログラマのみである。
従って、AVX-512は特殊な条件下でのみ有効に機能すると結論付けられる。次世代の命令セットであるAVX10ではAVX-512の有用性に関わる様々な問題が部分的に解決される見通しであるが、やはり高度なSIMD命令である以上、特殊な条件下でのみ有効であることは変わらないと予想できる。
Intel AVX-512 > 沿革

2016年、第2世代Xeon Phiに初めて搭載（第1世代Xeon PhiはAVX-512と互換性のない拡張命令セット、Intel IMCIを採用）。
2017年、第1世代Xeon SPプロセッサ（Skylakeマイクロアーキテクチャ）から一部の命令を搭載した。
2018年、AVX-512 VNNI(AVX-512 Vector Neural Network Instructions)が機能拡張としてIntel, IEEE Hot Chips 30 Symposium (HCS) 2018で発表した。第2世代Xeon SP（Cascade Lakeマイクロアーキテクチャ）にて実装。
2019年、Intelの10nm世代CPUの第10世代Intel Core（Ice Lakeマイクロアーキテクチャ）にて AVX-512 を標準搭載とした。
2020年、第3世代Xeon SP（Cooper Lakeマイクロアーキテクチャ）にて、bfloat16（AVX512_BF16）に対応した。
2021年、IntelのCPUでは、AVX-512はサーバー向けのIntel Xeon SPのみのサポートとなり、パソコン用では第12世代Intel Core（Alder Lakeマイクロプロセッサ）以降は非対応になり、次はAVX10.2での対応となった。パソコン用がAVX2に後退したため、AVX2にVNNIなどの機能追加が行われるようになる。
2022年、Intelとは逆にAMDはZen 4コアでのAVX-512対応を表明した。
Intel AVX-512 > Alder Lake以降での無効化

第12世代Intel Core（Alder Lakeマイクロプロセッサ）以降のパソコン向けでは基本的にAVX-512が利用不可になった。Alder Lakeでは2種類のコアを搭載している。PコアのみAVX-512命令セットが実行可能となっており、Gracemontアーキテクチャに基づくEコアでは非対応である。一部のマザーボードではBIOSバージョンとリビジョンの組み合わせにより、Eコアを無効化することでAVX-512を有効化できる。Intelは最新リビジョンのAlder LakeではAVX-512命令のサポートをシリコンレベルで打ち切っている。
Intel AVX-512 > AVX-512 VNNI

AVX-512 Vector Neural Network instructions (AVX-512 VNNI) は畳み込みニューラルネットワークの整数演算（int8, int16）の効率を目的としたAVX-512のサブセットである。AVXでは高効率のINT8積和演算として VPMADDUBSW/VPMADDWD/VPADDD の3連続命令が利用されている（AVX2なら4要素積和演算を8レーン同時に実行可能）。VNNIはこれを VPDPBUSD 命令のみでおこなうものである。
Intel AVX-512 > 批判

Linux開発者のリーナス・トーバルズは下記のように批判している。下記引用文の原文は Alder Lake and AVX-512 にある。
AVX512が苦しんで死ぬことを望んでいる。そして、Intelは、魔法のような命令セットを作り、よく見えるベンチマークを出そうと試みるのではなく、実際の問題を修正すべきだ
Intelは基本に帰って、自社のプロセスがちゃんと機能するようにすべきだ。そして、HPC（高性能コンピュータ）など意味のない特別なケースではなく、通常のコードにもっと集中すべきだ
通常の整数コードでパワーの限界に到達したい。動作周波数（memcpyを使うことになる）やコア（使えないゴミはスペースを占有する）を取り除いてしまうAVX-512のようなパワーウイルスではなく
Intel AVX10

2023年7月に AVX-512 の後継の AVX10 をインテルは発表した。AVX10 は AVX2 と AVX-512 の統合ベクトル命令セットアーキテクチャ（converged vector ISA）である。また、AVX-512は様々なサポート状況のフラグで管理するのが複雑だったため、AVX10はAVX10.1、AVX10.2とバージョン番号で管理する相対的にシンプルな仕組みとなった。
Intel AVX10 > AVX10.1

AVX10.1はPコアのみのIntel Xeon 6（Granite Rapids マイクロアーキテクチャ）から対応。XeonのPコアのみ対応する。概ねAVX-512をそのまま引き継いだものである。
Intel AVX10 > AVX10.2

AVX10.2からは、ARM64のScalable Vector Extensionと似た手法を採用し、128, 256, 512ビットレジスタどれであっても動作するようにして、パソコン用を含め、PコアでもEコアでも動作するようになる。インテルのパソコン向けCPUはかつてはAVX-512に対応していたが、Eコアを導入してから、Eコアで512ビットレジスタに対応できないため、AVX2に後退していた。
Intel AMX

Intel Advanced Matrix Extensions (AMX) はインテルが2020年にAVX-512 VNNIの拡張として発表した（2次元）行列を計算するために設計された拡張命令。今までのは（1次元）ベクトル計算だった。
2023年1月10日発売の第4世代Intel Xeon SP（Sapphire Rapidsマイクロアーキテクチャ）から搭載されている。基礎となるAMX-TILEの命令群と、8bit整数の行列を扱うAMX-INT8の命令群と、bfloat16の行列を扱うAMX-BF16の命令群から構成されている。Sapphire RapidsマイクロアーキテクチャではTMUL（Tile Matrix Multiply、タイル行列積）が実装されている。
タイル行列積の1コアあたりの命令数/サイクル
Intel AMX-INT8: 2048 (=16 * 64 * 2)
Intel AMX-BF16: 1024 (=16 * 32 * 2)
AVX-512はINT8で256op/cycleだったため、8倍高速化した。
Intel Xeon 6（Granite Rapids マイクロアーキテクチャ）からAMX-FP16を実装。
未だ開発が継続されている命令群であり、さらなる拡張が予定されている。
栃木県

栃木県（とちぎけん）は、日本の関東地方に位置する県。県庁所在地は宇都宮市。
旧国名は下野国（しもつけのくに）。 県北部に日光国立公園があり、国際観光都市として名高い日光や那須が知られる。
概要

北関東の中央部に位置する県で、人口は約192.3万人（2021年現在）。境界部に海岸線を有しない内陸県である。県内の地域区分は概ね県中部の宇都宮市・鹿沼市・真岡市から県南部の小山市や栃木市、県南西部両毛線沿線の佐野市・足利市など茨城・群馬両県と繋がりが深い県南と那須野が原に広がる那須塩原市や観光地那須町、県北西部を占める日光市を中心とする県北に分類される。
地勢は、北部から北西部にかけて奥羽山脈、日光連山、足尾山地が連なり、標高1500m - 2500m程の急峻な山岳が連なっている。これらの山々から流れ出る鬼怒川、那珂川、渡良瀬川など諸河川が関東平野の北端を形成し、更に北に進むと那須野が原に至り、県北の町並みが広がる。
県土のほぼ中央に県庁所在地の宇都宮市が立地している。人口は県全体の4分の1に当たる約50万人が集中しており、単独都市としては北関東最大の人口を有する都市である。人口10万人以上の市として、県南の小山・栃木・足利・佐野の各市、県北の那須塩原市があり、宇都宮線・両毛線の沿線に人口の多い市が連なっている。そのほか、地域の行政中心地として、鹿沼・真岡・大田原・矢板の各市がある。
産業は、農業、工業、商業、観光業のバランスがとれ、それぞれ盛んである。
農業は、平野部が米や麦の産地、那須野が原などの高原部（那須高原）が酪農地、畜産地となっているほか、いちごやかんぴょうなどの特産物も生産されている。
工業は、東北自動車道・国道4号と北関東自動車道・国道50号を軸とする地域に、北関東工業地域、及び、関東内陸工業地域（本県の場合は両者の定義に当てはまる）が広がり、第二次世界大戦中に軍需産業が集積した宇都宮市では、機械工業や金属工業、食品・飲料工業が、真岡市、上三川町、芳賀町では自動車関連産業（日産自動車系、本田技研工業系）が、那須塩原市、大田原市ではタイヤ製造や精密機械工業（医療機器、写真用レンズ製造）がそれぞれ発達している。また、県南では、食品・飲料工業や機械工業、益子焼の生産、機械・自動車部品などの中小規模の工場が広く立地するほか、伝統的に繊維産業が盛んである（結城紬、足利銘仙）。
商業は、宇都宮市における小売業が発達し、ほか工業地域では卸売業も盛んである。
観光業は、日光・鬼怒川エリアや、那須・塩原エリアで盛んである。日光市の鬼怒川温泉、川治温泉、湯西川温泉、日光湯元温泉、那須町、那須塩原市の那須温泉郷、塩原温泉郷などは、飛鳥時代や奈良時代からの古い歴史を持つ名湯。東照宮・日光二荒山神社・輪王寺の二社一寺で構成される世界遺産、日光の社寺。いろは坂に華厳滝、中禅寺湖や戦場ヶ原など、風光明媚な奥日光の景勝地。自然豊かで、別荘地・牧場・温泉地が広がり、那須岳、殺生石、皇室の御用邸などもある那須高原。これらの地域は日光国立公園の指定地域内にあり、自然保護などの施策も執られている。日光市の一部には尾瀬国立公園に指定された地域も存在する。
名称

明治時代には「栃木」の表記に揺れがあった。「栃」は「櫔」（lì）を簡略化したと考えられ、「櫔木」の表記もあった。また、1871年の廃藩置県の後は「橡木」の表記が使われる例もあったが、「杤木」の表記が主であった。旁の「万」は、下側を「力」とつくる例もあった。1881年（明治14年）ごろより、「栃木」の表記が見られるが、旁は「櫔」に従って「厂」の中に「万」が主である。「厂」の中の「万」の部分は下側を「力」とつくる例や「丂」とつくる例もあった。「厂」の1画目を右から書く字形が生まれたのは昭和中期以降である。なお、中国語の文書で「櫪」や「枥」を使う例もみられるが、主に飼い葉桶を意味する字であり、誤りである。
地理

日本、関東地方、首都圏
隣接県: 福島県 - 茨城県 - 群馬県 - 埼玉県
茨城県や群馬県と共に北関東を構成する。
人口は、約192万人で全国第19位（本県に近い人口規模の県としては、岐阜県の約197万人、群馬県の約192万人、福島県の約181万人、岡山県の約187万人などが挙げることができる）。面積は6,408.28km2で全国第20位（関東地方最大の面積）、東西約84km・南北約98km。県庁所在地の宇都宮市は、東京から約100km、JR東北新幹線で約50分強の位置にあり、中核市の指定を受けている。
地形的には東部の八溝山地、北部から西部にかけての那須連山・下野山地（高原山・日光連山・帝釈山地）・足尾山地の山岳地帯と、県中央部の那珂川・鬼怒川・渡良瀬川の沿岸平野部の3地域に大別される。
東部の八溝山地は標高600 - 1,000mの阿武隈高地に続く比較的なだらかな山地が連なる。
北部から西部にかけての山岳地帯は日光国立公園、尾瀬国立公園（帝釈山、田代山湿原周辺）に指定されており、日光・鬼怒川・川治・塩原・那須などの観光地がある。北部には奥羽山脈（那須火山帯）に連なる那須連山・高原・男体・日光白根山などの諸火山がある。日光連山他の険しい山岳地帯は、標高2,000m以上の山脈が関東の北限を形成し、瀑布や湖沼が点在している。また、諸河川の源にもなっており、鬼怒川は中央部を、渡良瀬川は群馬県との県境を流れ利根川に合流し、那珂川は八溝地域から東折し茨城県に入り、ともに太平洋に注いでいる。
南部・東部は、そのほとんどが関東平野の一端で、首都圏の一角として市街化が進んでいる。
群馬県や茨城県、福島県の隣接自治体と深いつながりを持つ県内市町がある一方で、埼玉県との隣接に関しては、渡良瀬遊水地により飛地になっている栃木市藤岡町下宮地区とのみ、自動車用道路で往来可能である。事実上、自動車や鉄道で埼玉県に入る場合、群馬県か茨城県を経由しなければならない。栃木県と埼玉県を結ぶ主要幹線の国道4号、東北本線、東北新幹線は茨城県、同じく東北自動車道、東武伊勢崎線、東武日光線は群馬県を経由して埼玉県に入る。
なお、この地区は全国でもまれな、栃木県・群馬県・埼玉県の3県境が田畑の中に存在し、看板が設置されている。
地理 > 地形

中南部地域は関東平野の中北部に立地し、南端部には渡良瀬川と思川、利根川、また田川と鬼怒川のそれぞれ合流点があり、茨城県、群馬県、埼玉県と境界を接している。一方、県北西部地域は奥羽山脈の南端部に位置し、山岳地域となっている。北東部は低山地で那珂川が縦断して開析が進んだ八溝山地とともに茨城県境を形成している。北西部は関東地方屈指の山岳地帯であり、標高2,000メートル以上の山並みが続き群馬県および福島県との境界を形成している。特に日光連山は標高2,300メートル以上の峻険な独立峰を複数有し、空気の澄んだ日には関東南部からも遠望できる。この日光連山と八溝山地の北部接点付近に立地する那須岳は関東の最北端であり、福島県との境を成す。
関東平野
那須野が原（扇状地）
宇都宮丘陵
塩那丘陵
宝木台地
鬼怒川左岸台地
奥羽山脈（那須火山帯）
那須岳（那須連山）
下野山地
大佐飛山地 - 大佐飛山、日留賀岳
高原山 - 鶏頂山
塩谷山地
帝釈山地 - 帝釈山、田代山
八溝山地
八溝山
日光連山（日光火山群）
男体山
大真名子山
小真名子山
帝釈山
女峰山
赤薙山
太郎山
白根山
足尾山地
皇海山
袈裟丸山
庚申山
篠井富屋連峰
羽黒山
太平山
那珂川
箒川
蛇尾川
荒川
内川
江川
鬼怒川
大谷川
田川
釜川
小貝川
渡良瀬川
思川
姿川
新川
中禅寺湖
湯の湖
鬼怒沼
五色沼
大沼
渡良瀬遊水地
西ノ湖
切込・刈込湖
多田羅沼
那須高原
沼ッ原湿原
戦場ヶ原
小田代原
霧降高原
八方ヶ原
鬼怒川高原
鬼怒沼
井戸湿原
古峰ヶ原湿原
都沢湿原
渡良瀬遊水地
金精峠
山王峠
細尾峠
境明神峠
大峠
仏ノ山峠
粕尾峠
地理 > ギャラリー

関東平野。奥に男体山と日光連山。
那珂川と那須野が原。（解説画像）
高原山と奥男体山、女峰山。（解説画像）
那須岳と那須高原。
手前鬼怒川。奥に羽黒山、男体山。
関東平野と渡良瀬遊水地、渡良瀬川。
地理 > 自然公園

国立公園
日光国立公園、尾瀬国立公園（帝釈山、田代山湿原周辺）
県立自然公園
益子県立自然公園、太平山県立自然公園、唐沢山県立自然公園、前日光県立自然公園、足利県立自然公園、宇都宮県立自然公園、那珂川県立自然公園、八溝県立自然公園
地理 > 気候

気候は太平洋側気候を呈し、山間部では冬季の降雪、また平地部では同じく冬季の乾燥と夏季の雷を特徴とする。全県で夏季多雨多湿、冬季少雨乾燥を呈し、年間降水量は山間部で多く奥日光では2,000mmを超すが、平地部では少なく県南部では1,200mm程度である。
栃木県は地理的に日本の太平洋側に位置し、その気候は全県下で太平洋側気候の特徴を呈する。栃木県内各地の気象庁気象統計を見ると、栃木県内全域が内陸部に位置することから内陸性気候（日較差大、年較差大）、また山岳部については山岳気候（冷涼）、より日本海に近い山間部では日本海側気候（冬に積雪）の特性を呈する地区もあるが、何れの地域も日本の太平洋側地域の共通の特徴である、夏多雨多湿、冬少雨乾燥（太平洋側気候）の特性が強く、周囲の山岳によって年間通して降水量が少なく低湿である中央高地式気候の特性は見られない。
ケッペンの気候区分では、おおむね平野部が温暖湿潤気候に属し、中北部が温帯夏雨気候、北部山地部が西岸海洋性気候、北西部山岳部が亜寒帯冬季少雨気候に属する。この北西部山岳部は豪雪地帯に指定されている地域もあるが、こうした地域でも夏季は高温多雨多湿となり植物が繁茂する。冬季に豪雪（積雪として30-70cm程度）となる山間部の通年居住人口は極めて少なく、住民のほとんどは平野部に居住している。
栃木県の冬は、冬型の気圧配置が強まると「二荒おろし」や「男体おろし」や北東部では「那須おろし」などと呼ばれる非常に冷たく乾燥した強風、からっ風が吹き少雨低湿となる。このため冬は晴天となる日が多く、年間のうち日照時間が最も長い季節となっている。冬の晴天日には放射冷却の影響を強く受け、日の出前後に氷点下となり、温暖な県中南部の平地でも-5度を下回ることも多い。一方、日中は晴れれば5-10度まで、暖かい日は平野部では15度程度まで上がることもあるなど、日較差が非常に大きい。
夏は、太平洋高気圧が吹き出す高温多湿な南風の影響を強く受け、全県下で高温多湿となる。この南風が山地部で積乱雲（雷雲）を発生させるため栃木県は雷が多い地域となっており、宇都宮では平均年間雷日数24.0日のうち夏季（5、6、7、8、9月）の雷日数が20日を越え、関東地方内では突出して多く、雷都と呼ばれる所以となっている[要出典]。
以下の表は栃木県下の気象庁観測点の統計値である。これによると、県内全体が共通して夏季多雨、冬季少雨となっており、ケッペンの気候区分の基準に外挿すると、土呂部と奥日光が亜寒帯冬季少雨気候、五十里と那須が西岸海洋性気候、黒磯、大田原、今市（日光）、塩谷、鹿沼が温帯夏雨気候、ほかは温暖湿潤気候に類される。
| 平年値 （月単位） | 平年値 （月単位） | 北西部山岳部> 土呂部 | 北西部山岳部> 奥日光 | 北部> 五十里 | 北部> 那須 | 北部> 黒磯 | 北部> 大田原 | 中部> 今市（日光） | 中部> 塩谷 | 中部> 鹿沼 | 中部> 宇都宮 | 中部> 真岡 | 東部> 烏山 | 南部> 小山 | 南部> 佐野 |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| 平均 気温 (℃) | 最暖月 | 19.8 (8月) | 18.5 (8月) | 21.7 (8月) | 20.8 (8月) | 23.2 (8月) | 24.0 (8月) | 22.9 (8月) | 23.9 (8月) | 24.2 (8月) | 25.3 (8月) | 24.9 (8月) | 24.3 (8月) | 25.5 (8月) | 25.4 (8月) |
| 平均 気温 (℃) | 最寒月 | -4.1 (1月) | -4.2 (2月) | -1.9 (1月) | -1.8 (2月) | 0.6 (1月) | 1.5 (1月) | 0.4 (1月) | 0.8 (1月) | 1.2 (1月) | 2.1 (1月) | 1.3 (1月) | 1.7 (1月) | 2.4 (1月) | 2.7 (1月) |
| 降水量 (mm) | 最多月 | 272.4 (8月) | 393.9 (8月) | 258.9 (9月) | 324.5 (8月) | 244.5 (8月) | 239.5 (8月) | 305.3 (8月) | 274.0 (8月) | 242.6 (9月) | 234.5 (9月) | 202.8 (9月) | 215.0 (9月) | 190.6 (9月) | 189.6 (9月) |
| 降水量 (mm) | 最少月 | 45.0 (12月) | 36.0 (12月) | 39.9 (12月) | 41.0 (12月) | 24.0 (12月) | 22.6 (12月) | 24.5 (12月) | 22.2 (12月) | 22.5 (12月) | 25.5 (12月) | 25.5 (12月) | 25.4 (12月) | 22.9 (12月) | 19.1 (12月) |