磁気コアメモリ
日本における磁気コアメモリの歴史

1954年、東京大学理学部高橋秀俊研究室の学生であった後藤英一がパラメトロン素子を発明する。同年7月、後藤がパラメトロン素子を日本電信電話公社（現・NTT）電気通信技術委員会研究専門委員会の電子計算機研究専門委員会において発表したところ、これが高く評価され、日本の各所でパラメトロン方式の計算機の開発が始まった。一方同時期、電子計算機研究専門委員会において米国のI.R.E誌（現・IEEE誌）の計算機特集を各委員で手分けして子細に検討していたところ、1954年2月、後藤と高橋は同誌に掲載されていた前述のRCA社のジャン・A・ライクマンの論文を知る。これがたまたまパラメトロンと同じく磁心（フェライトコア）を利用する物であったことと、パラメトロンの高い信頼性に釣り合うメモリと言うことから、高橋はパラメトロン方式の計算機に使用されるメモリとして磁気コアメモリ（当時の日本語では「磁心記憶装置」）を使用することに決定した。このように、日本で磁気コアメモリが次世代メモリの本命とされ、研究開発が開始されたのはかなり早い。当時の電電公社は製造部門を持たなかったため、技術開発はメーカーとの共同によってなされていた。
ただし、パラメトロン方式の計算機では交流が使われるため、直流を用いた米国の磁気コアメモリの方式をそのまま使うことができなかった。そのため、後藤はパラメトロンに適した磁気コアメモリである「二周波メモリ」を発明し、1955年4月に特許を出願し、1956年2月に電子計算機研究専門委員会で発表した。この「二周波メモリ」が1950年代後半の日本のパラメトロン方式の計算機で使われている磁気コアメモリの方式である。パラメトロン方式の計算機で磁気コアメモリが採用されたのは、当時の日本では技術やコストの制約で水銀遅延線や静電記憶管のような既存の装置を開発するのは困難だという消極的な理由もあったが、後藤ら開発者がその可能性を正しく評価できたことと、東京電気化学工業（TDK）の協力が得られたことが大きな理由である。
後藤はフェライトコアの制作をTDKに依頼した。後藤によると、パラメトロン用のフェライトコアの制作に関しては、最初に作った銅・亜鉛系のコアがたまたまパラメトロンに最適な物で、ラッキーだったが、磁気コアメモリ用のフェライトコアの制作に関してはものすごく苦労したとのこと。これが取り付けられたパラメトロン計算機PC-1が日本初の磁気コアメモリを採用した計算機となるはずであったが、東京大学高橋研究室によるPC-1本体の開発は難航し、稼働したのは1958年3月となった。結局、後藤のアイデアに基づいて電電公社の電気通信研究所（通研、現・NTT武蔵野研究開発センタ）が後から開発し、1957年3月に稼働したパラメトロン式計算機MUSASINO-1が最も早かった。ただし、MUSASINO-1の当初のコアメモリの記憶容量はたった32ワード（1280ビット）であり、1958年3月に256ワード（10,240ビット）に拡張されてようやく実用的になった。
電電公社の主導するパラメトロン計算機の流れは続かず、日本メーカー各社は1950年代後半より米国メーカーと提携して、米国より日本に計算機の技術移転が開始される。
日本が「世界の工場」として海外向けの磁気コアメモリを作っていた歴史は前記を参照。ただし、単に米国メーカーの技術をベースに安価なコアメモリを提供するだけだったわけではなく、TDKや日立など日本メーカーの独自の発明もいくつかなされており、米国特許も取得している。当時生産された物のいくつかは産業遺産として保存されており、例えば日立製作所が1964年にHITAC 5020用に制作した4Kの磁心記憶装置が日立製作所に所蔵されているほか、NTT技術史料館に所蔵されているMUSASINO-1にも磁心記憶装置が搭載されている。4Kのコアメモリで1ユニット当たり4096個、64K（8K*8K）の物で65536個も搭載されたフェライトコアは、全て顕微鏡を見ながらドーナツ状のフェライト磁石（リングコア）に銅線を1本ずつ手で通したものである。
なお、コアメモリは人件費の安い日本の工場で製造することで低価格化を図り、メインメモリとして磁気ドラム装置などに代わって広く普及させることに成功したが、それでも高価であることには変わりなかった。特に日本国内の組織が自前でコンピュータを作る際はTDKや日立に高い金を払ってコアメモリを購入することになるため、例えば電電公社・日本電気（NEC）・日立製作所・富士通の4社共同で1968年より開発が開始された電電公社のDIPS-1（主記憶16MB）では、磁気コアメモリがそのセンタコストの約3割を占めたという。そのため、DIPS-1では後にコアメモリより安くて大容量な磁気ドラム装置を用いた仮想記憶システムが搭載された。磁気ドラム装置は安価で大容量と言う点を生かし、1960年代以降には補助記憶として利用されるようになったが、メインメモリのコアメモリと比べると1000倍程度遅く、1970年当時には主記憶と補助記憶のあまりに大きすぎる性能差が問題となっていた。電電公社のシステムでは従来の固定ヘッドに代わって浮動ヘッド方式を採用することで10倍の高速化を成し遂げたが、それでも遅かった。
日本メーカーが半導体メモリの量産を開始するのは、Intelの2年後となる1973年頃からである。NEC（半導体事業部、後に日立の半導体事業部と合併、現・マイクロンメモリジャパン）の開発したSRAMは1973年にDIPS-1に搭載された（NECは1968年に144bitのSRAMを開発していたという説がある）。また、日立製作所（半導体事業部、現・マイクロンメモリジャパン）も1973年に日立初の半導体メモリとなるHM3503シリーズ（1,024ビット、Intel1103シリーズ相当品）の量産を開始する。コアメモリは信頼性、コスト、電源を切っても記憶内容が消失しないなど、1973年の時点でも半導体メモリに対する利点は依然として大きく、メインメモリ以外の分野ではしばらくはコアメモリを置き換えることは無いだろうというのが業界の予想であり、日立の社内誌である『日立評論』においても1973年以後もいくつかコアメモリの高性能化に向けた論文が発表されているが、一方で、大容量、速度、コストの面から今後の半導体メモリの市場性が高いことに日立は気づいていた。日立は1952年にRCA社と技術提携し、日立製作所茂原工場（現・ジャパンディスプレイ）にRCA社の技術導入を行った際「欧米との20年の技術的な隔たり」があると語ったが、20年後の1972年の時点では世界の半導体ビッグスリーの一角を占めるまでになっていた。
なお、国際電信電話（KDD、現・KDDI）の大島信太郎らが、RCA社のライクマンの特許をベースにパラメトロン用の磁性薄膜メモリを1960年頃に開発している。大島らの開発した磁性薄膜メモリの方式は、電着法によって銅線表面に磁性合金膜を析出した磁性線（ワイヤ）を記憶素子として利用した、織成形ワイヤメモリの一種である。「磁性薄膜メモリ」とは、磁性薄膜を平板（プレート）もしくは磁性線（ワイヤ）にめっき、電着、蒸着などの方式で形成して記憶素子としたもので、コアメモリと同等の特性を持ちながら、コアを人の手で編組しているコアメモリと比較して量産性・高密度性・高速性に優れていると考えられており、1950年代後半より各所で試作されていたが、1960年代以降のコアメモリの（依然として人の手で編組しているにもかかわらず）想像以上の微細化・高速化・低価格化・大容量化と、薄膜の不安定さなど技術開発の困難さにより、学術機関や軍関係など特殊な機関における採用に留まり、米国においても商用化はなされていなかった。しかし大島らはこれらの問題を解決する「ファインストライプトメモリ」を開発（これにより1971年度の電子通信学会業績賞を受賞）。コアメモリは1960年代後半ごろにはフェライトコアの微細化の限界に由来する問題から、1966年に直径14ミル（0.35 mm）に到達して以来微細化がストップしていたため、いよいよ「機は熟した」ということで、「ファインストライプトメモリ」の技術はコアメモリに代わる次世代メモリとして日本の主要メーカー13社に技術指導がなされ、1970年頃には東光（現・埼玉村田製作所）が量産化にまでこぎつけたが、この後すぐに半導体メモリの量産が開始されたためにあまり生産されなかった。なおフェライトの微細化に関しては、HITAC 5020を開発した日立の村田健郎によると、「女工さんの目が潰れるので、これ以上は無理」だったとのこと（図書館情報大学教授時代の村田が、教え子である阪口哲男に語ったところによる）。
TDKは2020年現在もまだフェライトコアを作っている。リングコアを自力で編組することで磁気コアメモリの自作も可能。2021年現在、数寄者が製作したarduino用のコアメモリモジュール（容量:32ビット）が市販されている。