سیماس چندآستانه‌ای
پیاده‌سازی

رایج ترین پیاده‌سازی اِم‌تی‌سیماس برای کاهش توان ، استفاده از ترانزیستورهای خواب است. منطق توسط یک خط تغذیه مجازی تامین می شود. در منطقی که سرعت سوئیچینگ سریع مهم است از افزاره های کم Vth استفاده می شود. افزاره‌هایی با Vth بالا که خط‌های تغذیه و خط تغذیه مجازی را به هم متصل می‌کنند در حالت فعال و در حالت خواب خاموش هستند. افزاره هایی با Vth بالا  به عنوان ترانزیستور خواب برای کاهش توان نشتی استاتیک استفاده می شوند.
طراحی سوئیچ تغذیه که منبع تغذیه  را مطابق گیت های منطقی روشن و خاموش می کند برای فنون‌های مدار کم ولتاژ و سرعت بالا مانند اِم‌تی‌سیماس ضروری است. سرعت، مساحت و توان یک مدار منطقی تحت تأثیر مشخصه‌های کلید تغذیه است.
در یک رویکرد "درشت‌دانه" (به انگلیسی: coarse-grained)، ترانزیستورهای خواب (به انگلیسی: sleep transistors) با Vth بالا توان را به کل بلوک های منطقی می دهند.  سیگنال خواب در حالت فعال خاموش می شود و باعث می شود ترانزیستور روشن شود و تغذیه مجازی (زمین) را به منطق Vth پایین ارائه دهد. سیگنال خواب در حالت خواب اعلام می شود و باعث می شود ترانزیستور خاموش شود و تغذیه (زمین) را از منطق Vth پایین قطع کند. اشکالات این روش عبارتند از:
بلوک های منطقی باید بخش‌بندی شوند تا مشخص شود چه زمانی یک بلوک ممکن است به طور ایمن خاموش شود (روشن)
ترانزیستورهای خواب بزرگ هستند و باید به دقت اندازه‌گیری شوند تا جریان مورد نیاز بلوک مدار تامین شود
یک مدار مدیریت انرژی همیشه فعال (هرگز در حالت خواب نمی‌رود) باید اضافه شود
در یک رویکرد "ریزدانه" (به انگلیسی: fine-grained)، ترانزیستورهای خواب با V‌th بالا در هر گیت گنجانده شده اند. ترانزیستورهای ولتاژ پایین برای شبکه های بالاکِش و پایین‌کِش استفاده می شوند و ترانزیستور با Vth بالا برای گیت با جریان نشتی بین دو شبکه استفاده می شود. این رویکرد مشکلات بخش‌بندی بلوک منطقی و اندازه ترانزیستور خواب را حذف می کند. با این حال، هم به دلیل گنجاندن ترانزیستورهای اضافی در هر گیت بولی و هم در ایجاد درخت توزیع سیگنال خواب، مقدار زیادی از ناحیه سربار اضافه می شود.
یک رویکرد میانی این است که ترانزیستورهای خواب با Vth بالا را در گیت های آستانه با عملکرد پیچیده تر ترکیب کنیم. از آنجایی که برای اجرای هر تابع دلخواه در مقایسه با گیت های بولی، از آنجایی که کمتر چنین گیت های آستانه‌ای مورد نیاز است، تلفیق‌سازی اِم‌تی‌سیماس به هر گیت به ناحیه سربار کمتری نیاز دارد. نمونه‌هایی از گیت‌های آستانه‌ای که عملکرد پیچیده‌تری دارند با منطق همایش پوچ (NCL)  و منطق همایش خواب (SCL) یافت می‌شوند.   برخی از هنرها برای پیاده‌سازی اِم‌تی‌سیماس بدون ایجاد نقص‌های فنی یا مشکلات دیگر مورد نیاز است.
.mw-parser-output .reflist{margin-bottom:0.5em;list-style-type:decimal}@media screen{.mw-parser-output .reflist{font-size:90%}}.mw-parser-output .reflist .references{font-size:100%;margin-bottom:0;list-style-type:inherit}.mw-parser-output .reflist-columns-2{column-width:30em}.mw-parser-output .reflist-columns-3{column-width:25em}.mw-parser-output .reflist-columns{margin-top:0.3em}.mw-parser-output .reflist-columns ol{margin-top:0}.mw-parser-output .reflist-columns li{page-break-inside:avoid;break-inside:avoid-column}.mw-parser-output .reflist-upper-alpha{list-style-type:upper-alpha}.mw-parser-output .reflist-upper-roman{list-style-type:upper-roman}.mw-parser-output .reflist-lower-alpha{list-style-type:lower-alpha}.mw-parser-output .reflist-lower-greek{list-style-type:lower-greek}.mw-parser-output .reflist-lower-roman{list-style-type:lower-roman}