집적 회로 패키징

섬네일|이중 직렬 패키지의 단면. 이 패키지는 작은 반도체 다이를 수용하며, 미세한 와이어가 다이를 리드 프레임에 연결하여 PCB에 전기적 연결을 가능하게 한다.
섬네일|접점이 있는 이중 직렬 (DIP) 집적 회로 금속 리드 프레임 테이프

집적 회로 패키징(integrated circuit packaging)은 반도체 소자 제조의 최종 단계로, 물리적 손상과 부식을 방지하는 지지 케이스에 다이를 캡슐화하는 과정이다. "패키지"라고 알려진 이 케이스는 장치를 회로 기판에 연결하는 전기 접점을 지지한다.

패키징 단계 다음에는 집적 회로 테스트가 이어진다.

 설계 고려 사항 
섬네일|right|다양한 IC 패키지 (왼쪽에서 오른쪽으로): TSSOP-32, TQFP-100, SO-20, SO-14, SSOP-28, SSOP-16, SO-8, QFN-28

 전기적 특성 
다이에서 패키지를 거쳐 인쇄 회로 기판(PCB)으로 나가는 전류 전달 트레이스는 온칩 신호와는 매우 다른 전기적 특성을 가진다. 이들은 특별한 설계 기술이 필요하며, 칩 자체에 한정된 신호보다 훨씬 많은 전력이 필요하다. 따라서 전기 접점으로 사용되는 재료는 낮은 저항, 낮은 커패시턴스, 낮은 인덕턴스와 같은 특성을 보여야 한다. 구조와 재료 모두 신호 전송 특성을 최우선으로 고려해야 하며, 신호에 부정적인 영향을 미칠 수 있는 기생 요소를 최소화해야 한다.

이러한 특성 제어는 기술의 발전 속도가 빨라지면서 점점 더 중요해지고 있다. 패키징 지연은 고성능 컴퓨터 지연의 거의 절반을 차지할 수 있으며, 이러한 속도 병목 현상은 더욱 증가할 것으로 예상된다.

 기계적 및 열적 특성 
집적 회로 패키지는 물리적 파손에 저항하고, 습기를 막으며, 칩에서 발생하는 열을 효과적으로 방출해야 한다. 또한 RF 애플리케이션의 경우, 패키지는 회로 성능을 저하시키거나 인접 회로에 악영향을 미칠 수 있는 전자파장애를 차폐해야 하는 경우가 많다. 마지막으로, 패키지는 칩을 PCB에 상호 연결할 수 있어야 한다. 패키지의 재료는 플라스틱 (열경화성 플라스틱 또는 열가소성 플라스틱), 금속(일반적으로 코바르) 또는 세라믹이다. 흔히 사용되는 플라스틱은 에폭시-크레졸-노볼락(ECN)이다. 이 세 가지 재료 유형은 모두 사용 가능한 기계적 강도, 습기 및 내열성을 제공한다. 그럼에도 불구하고, 고급 장치의 경우 더 높은 강도(더 많은 핀 수 설계도 지원함), 열 방출, 밀봉 성능 또는 기타 이유로 인해 금속 및 세라믹 패키지가 일반적으로 선호된다. 일반적으로 세라믹 패키지는 유사한 플라스틱 패키지보다 더 비싸다.

일부 패키지에는 열 전달을 향상시키기 위한 금속 핀이 있지만, 이는 공간을 차지한다. 더 큰 패키지는 더 많은 상호 연결 핀을 허용한다.

 경제적 특성 
집적 회로 패키징 선택 시 비용은 중요한 요소이다. 일반적으로 저렴한 플라스틱 패키지는 최대 2W의 열을 방출할 수 있으며, 이는 많은 간단한 응용 분야에 충분하지만, 동일한 시나리오에서 유사한 세라믹 패키지는 최대 50W까지 방출할 수 있다. 패키지 내부의 칩이 작아지고 빨라질수록 더 뜨거워지는 경향이 있다. 결과적으로 더 효과적인 열 방출의 필요성이 증가함에 따라 패키징 비용도 함께 상승한다. 일반적으로 패키지가 작고 복잡할수록 제조 비용이 더 많이 든다. 플립칩과 같은 기술 대신 와이어 본딩을 사용하여 비용을 줄일 수 있다.

 역사 
섬네일|소형 외곽 집적 회로. 이 패키지는 두 개의 긴 면에서 돌출된 16개의 "갈매기 날개" 리드와 0.050인치의 리드 간격을 가지고 있다.
초기 집적 회로는 세라믹 플랫팩에 패키징되었으며, 군대에서는 신뢰성과 작은 크기 때문에 수년 동안 사용했다. 1970년대에 사용된 다른 유형의 패키징은 ICP(Integrated Circuit Package)라고 불렸는데, 이는 트랜지스터 패키지와 마찬가지로 리드가 한쪽에 동축으로 위치한 세라믹 패키지(때로는 둥근 모양)였다.

상업용 회로 패키징은 빠르게 이중 직렬 패키지(DIP)로 전환되었으며, 처음에는 세라믹으로, 나중에는 플라스틱으로 만들어졌다. 1980년대에는 VLSI 핀 수가 DIP 패키징의 실용적인 한계를 초과하여 핀 그리드 배열(PGA) 및 리드리스 칩 캐리어(LCC) 패키지로 이어졌다. 표면 실장 패키징은 1980년대 초에 등장하여 1980년대 후반에 인기를 얻었으며, 갈매기 날개 또는 J-리드 형태의 더 미세한 리드 피치를 사용했다. 예를 들어, 소형 외곽 집적 회로는 동등한 DIP보다 약 30~50% 적은 면적을 차지하고 일반적인 두께는 70% 더 얇다.right|섬네일|초기 소련제 집적 회로. 작은 반도체 물질 블록("다이")이 둥근 금속 케이스("패키지") 안에 들어 있다.다음으로 큰 혁신은 패키지의 표면 전체에 상호 연결 단자를 배치하여 이전 패키지 유형(외부 둘레만 사용)보다 더 많은 연결을 제공하는 면적 배열 패키지였다. 최초의 면적 배열 패키지는 세라믹 핀 그리드 배열 패키지였다. 얼마 지나지 않아 또 다른 유형의 면적 배열 패키지인 플라스틱 볼 그리드 배열(BGA)은 가장 일반적으로 사용되는 패키징 기술 중 하나가 되었다.

1990년대 후반에는 플라스틱 쿼드 플랫팩(PQFP)과 박형 소형 외곽 패키지(TSOP)가 고핀 수 장치에 가장 흔하게 사용되는 PGA 패키지를 대체했지만, PGA 패키지는 여전히 마이크로프로세서에 자주 사용된다. 그러나 업계 선두 주자인 인텔과 AMD는 2000년대에 PGA 패키지에서 랜드 그리드 배열(LGA) 패키지로 전환했다.

볼 그리드 배열(BGA) 패키지는 1970년대부터 존재했지만, 1990년대에 플립칩 볼 그리드 배열(FCBGA) 패키지로 발전했다. FCBGA 패키지는 기존의 어떤 패키지 유형보다 훨씬 높은 핀 수를 허용한다. FCBGA 패키지에서 다이는 거꾸로(뒤집어서) 장착되며, 와이어가 아닌 인쇄 회로 기판과 유사한 기판을 통해 패키지 볼에 연결된다. FCBGA 패키지는 입력/출력 신호 배열(Area-I/O라고 함)이 다이 주변부에 한정되지 않고 다이 전체 표면에 분포될 수 있도록 한다. BGA용 세라믹 기판은 유기 기판으로 대체되어 비용을 절감하고 기존 PCB 제조 기술을 사용하여 제조 과정에서 더 큰 PCB 패널을 사용함으로써 한 번에 더 많은 패키지를 생산할 수 있게 되었다.

다이에서 패키지를 거쳐 인쇄 회로 기판으로 나가는 트레이스는 온칩 신호와는 매우 다른 전기적 특성을 가진다. 이들은 특별한 설계 기술이 필요하며, 칩 자체에 한정된 신호보다 훨씬 많은 전력이 필요하다.

최근 개발은 SiP(시스템 인 패키지) 또는 3차원 집적 회로라고 불리는 단일 패키지에 여러 다이를 적층하는 것으로 구성된다. 종종 세라믹인 작은 기판에 여러 다이를 결합하는 것을 MCM 또는 멀티칩 모듈이라고 한다. 큰 MCM과 작은 인쇄 회로 기판 사이의 경계는 때때로 모호하다.

 일반적인 패키지 유형 

 스루홀 기술
 표면 실장 기술
 칩 캐리어
 핀 그리드 배열
 플랫 패키지
 소형 외곽 집적 회로
 칩 스케일 패키지
 볼 그리드 배열
 트랜지스터, 다이오드, 소형 핀 수 IC 패키지
 멀티칩 패키지

 작동 
전통적인 IC의 경우, 웨이퍼 다이싱 후 진공 팁 또는 흡입 컵을 사용하여 다이싱된 웨이퍼에서 다이를 집어 올리고 다이 접착 과정을 거친다. 다이 접착은 다이를 패키지 또는 지지 구조(헤더)에 장착하고 고정하는 단계이다. 고전력 응용 분야에서는 다이가 일반적으로 예를 들어 금-주석 또는 금-실리콘 땜납을 사용하여 (우수한 열 전도) 패키지에 공융 결합된다. 저비용, 저전력 응용 분야에서는 다이가 에폭시 접착제를 사용하여 기판(예: 인쇄 회로 기판)에 직접 접착되는 경우가 많다.
대안으로 다이는 땜납을 사용하여 부착할 수 있다. 이러한 기술은 일반적으로 다이가 와이어 본딩될 때 사용되며, 플립칩 기술이 적용된 다이는 이러한 부착 기술을 사용하지 않는다.

IC 본딩은 다이 본딩, 다이 어태치, 다이 마운트라고도 불린다.

다음 작업은 패키징 단계에서 본딩, 캡슐화, 웨이퍼 본딩 단계로 나뉘어 수행된다. 이 목록은 포괄적이지 않으며, 모든 패키지에 대해 모든 작업이 수행되는 것은 아니다. 이 과정은 패키지 유형에 따라 크게 달라지기 때문이다.
 IC 본딩
 와이어 본딩
 열음향 본딩
다운 본딩
 테이프 자동 본딩
 플립칩
퀼트 패키징
필름 부착
스페이서 부착
소결 다이 어태치
IC 캡슐화
 베이킹
 도금
레이저 마킹
트림 및 폼
 웨이퍼 본딩

소결 다이 어태치는 반도체 다이를 기판 위에 놓고 제어된 환경에서 고온 및 고압에 노출시키는 공정이다.

 같이 보기 
 첨단 패키징 (반도체)
 전자 부품 패키징 유형 목록
 전자 패키지 치수 목록
 금-알루미늄 금속간 화합물 "퍼플 플레이그"
 공소성 세라믹
 B-스테이징
 팟팅 (전자공학)
 퀼트 패키징
 전자 패키징
 디캐핑

 각주 

분류:반도체 제조
분류:칩 패키지