shopkeeper/kowiki-cleaned-020126 huggingface dataset:
지포스 8000 시리즈 칩셋

지포스 8000 시리즈 칩셋(GeForce 8000-series chipsets)은 엔비디아의 AMD의 CPU를 사용하는 홈 시어터 PC 및 게임 PC 솔루션을 목표로 하는 칩셋 시리즈이다 (인텔 CPU의 동등한 칩셋은 지포스 9300 또는 지포스 9400 칩셋을 참조). 이 칩셋은 대부분의 처리가 추가 비디오 카드를 필요로 하지 않고 마더보드에 통합된 칩셋에 의해 이루어지므로, 완전한 1080p 블루레이 및 HD DVD 재생이 가능하다.

 사양 

 사용 가능한 마더보드 

 같이 보기 
 엔비디아 칩셋 비교

 각주 

 외부 링크 
 사용 가능한 더 많은 보드에 대한 초기 정보
 기타 NVIDIA 지포스 마더보드 GPU
 NVIDIA의 윈도우 7 호환 MCP 제품 목록, 최종 업데이트 2010년 4월 15일

분류:엔비디아 칩셋
엔비디아 GRID

섬네일|이 GRID K1 GPU는 각각 4GB의 그래픽 메모리를 가진 4개의 독립적인 GK107 GPU를 사용하여 4개의 좌석에 VDI를 제공한다.

엔비디아 GRID(Nvidia GRID)는 엔비디아가 2008년에 선보인 그래픽 처리 장치(GPU) 제품군으로, GPU 가상화 및 클라우드 게임에 특화되어 있다. 엔비디아 GRID는 그래픽 처리와 비디오 인코딩을 하나의 장치에 통합하여 클라우드 기반 비디오 게임 스트리밍의 입력-디스플레이 지연 시간을 줄일 수 있다. 이전에 엔비디아의 유료 클라우드 게임 서비스인 지포스 나우에서 사용되었다.

엔비디아의 많은 카드들이 게이밍으로 알려져 있지만, 최근에는 GPU 가속을 사용하는 비즈니스 애플리케이션의 성장이 있었다. 엔비디아 GRID K1 및 K2는 슈퍼마이크로 서버 클러스터와 통합되어 그래픽 및 컴퓨터 지원 설계(CAD)와 같은 3D 집중 애플리케이션에 사용되고 있다. 2015년, 마이크로소프트는 엔지니어, 디자이너, 연구원과 같은 전문가를 대상으로 하는 애저 엔터프라이즈 클라우드 플랫폼의 일부로 엔비디아 GRID를 포함하기 시작했다.

 각주 

분류:엔비디아의 그래픽 처리 장치
엔비디아 쿼드로 플렉스

엔비디아 쿼드로 플렉스(Nvidia Quadro Plex)는 대규모 3D 시각화를 위해 설계된 외장 그래픽 처리 장치 (비주얼 컴퓨팅 시스템)이다. 이 시스템은 다양한 외부 비디오 커넥터를 갖춘 고성능 엔비디아 쿼드로 그래픽 카드 한 쌍이 들어있는 상자로 구성된다. 호스트 컴퓨터에는 특수 PCI 익스프레스 카드가 설치되며, 이 둘은 VHDCI 케이블로 연결된다.

 사양 
엔비디아 쿼드로 플렉스 시스템은 유닛당 최대 4개의 GPU를 지원한다. 호스트에 연결된 소형 PCI 익스프레스 카드와 엔비디아 쿼드로 플렉스 인터커넥트 케이블을 통해 호스트 PC에 연결된다. 시스템은 높이 약 9.49인치, 폭 5.94인치, 깊이 20.55인치이며 무게는 약 19파운드의 외부 케이스에 수용된다. 이 시스템은 엔비디아의 SLI 기술에 크게 의존한다.

 대상 고객 

플렉스는 CGI 애니메이션 기업, 예를 들어 픽사나 드림웍스 애니메이션을 대상으로 한다. 이 제품은 ATI의 FireGL 및 매트록스의 전문가용 그래픽 카드와 함께 오늘날 시장에 나와 있는 여러 전문 그래픽 솔루션 중 하나이다.

 같이 보기 
 Sun Visualization System - 3D 렌더링 및 그래픽 가속을 위해 엔비디아 쿼드로 플렉스 사용
 SGI Virtu VS 제품군 - 쿼드로 플렉스 지원

 외부 링크 
 Nvidia.com Quadro Plex VCS
 Quadro Plex 비교 차트
 RTX 3090 - NVIDIA GeForce Graphics

쿼드로 플렉스에 대한 서드파티 정보:
 기즈모도: 엔비디아, 전문가용 몬스터 그래픽스 쿼드로 플렉스 발표

분류:그래픽 하드웨어
분류:시각 효과
분류:엔비디아의 그래픽 처리 장치
유유헬스케어

주식회사 유유헬스케어는 대한민국의 건강기능식품 기업으로, 유유제약의 자회사이다.

 판매 상품 

 각주 

 더 읽어보기 

 

 외부 링크 
 

분류:대한민국의 건강기능식품 기업
분류:대한민국의 제조 기업
분류:2002년 설립된 제조 기업
분류:강원특별자치도의 기업
분류:횡성군의 기업
HLSL2GLSL

HLSL2GLSL은 Direct3D 9용 고수준 셰이더 언어 (HLSL)로 작성된 셰이더를 OpenGL 셰이딩 언어 (GLSL)로 번역하는 명령 줄 도구이자 라이브러리이다.

HLSL2GLSL은 원래 ATI 테크놀로지스에서 BSD 라이선스로 출시했다. 마지막 릴리스는 2006년의 v0.9였다. HLSL2GLSL은 GPUOpen의 일부가 아니다.

이 프로젝트는 2010년에 문제 해결 및 OpenGL ES 지원과 같은 기능 추가를 위해 포크되었다. 현재는 유니티와 OGRE에서 모바일 플랫폼용 Cg/HLSL 셰이더를 GLSL로 번역하는 데 사용된다.

이 프로젝트는 품질이 낮고 부풀려진 코드를 생성한다는 비판을 받아왔다. XDC2014에서 맷 터너는 메사의 shader-db에 있는 많은 벤치마크 예제가 변환에 의해 생성되었으며 품질이 좋지 않다고 지적했다.

 각주 

 외부 링크 
 HLSL2GLSL 프로젝트 페이지
 HLSL2GLSL 포크 프로젝트 페이지

분류:ATI 테크놀로지스
분류:셰이딩
분류:BSD 라이선스 소프트웨어
분류:AMD 소프트웨어
AMD APP SDK

섬네일|VCE ASIC의 엔트로피 인코딩은 AMD APP SDK의 도움으로 활용할 수 있다.
AMD APP SDK는 "가속 병렬 처리"(APP)를 위한 AMD의 소프트웨어 개발 키트이다. AMD APP SDK는 이기종 시스템 아키텍처를 목표로 한다(GPU만 해당되지 않음).

AMD APP SDK는 마이크로소프트 윈도우와 리눅스의 32비트 및 64비트 버전에서 사용할 수 있었지만, AMD 공식 웹사이트에서 제거되었다. 한 개발자는 포럼 게시물에서 필요한 라이브러리가 이제 드라이버에 포함되어 있기 때문에 SDK가 단종되었다고 밝혔다.

AMD는 개발자들이 AMD APP SDK를 사용하여 비디오 코딩 엔진 하이브리드 모드를 활용해 사용자 지정 모션 예측, 역 이산 코사인 변환 및 모션 보상을 하드웨어 엔트로피 인코딩과 결합하여 실시간보다 빠르게 인코딩하는 하이브리드 인코더를 만들도록 의도한다.

AMD APP SDK v3.0은 OpenCL 2.0 및 Catalyst Omega 15.7 드라이버를 지원하며, OpenCL 샘플뿐만 아니라 볼트 (오픈 소스 C++ 템플릿 라이브러리) 및 OpenCL 가속 OpenCV (Open Computer Vision) 라이브러리와 같은 가속 라이브러리도 포함한다. 이 마지막 버전은 스택 오버플로우의 도움을 받아 다운로드할 수 있다.

 역사 
AMD APP SDK는 AMD 스트림 SDK(이전 이름 ATI 스트림 SDK)를 대체했다. AMD CAL (Compute Abstraction Layer) SDK는 ATI 스트림 SDK로 대체되었으며, 마이크로소프트 윈도우와 리눅스, 32비트 및 64비트에서 사용할 수 있었다. 2021년 2월 현재, AMD 공식 웹사이트에는 AMD APP SDK가 존재했다는 흔적이 거의 없다.

 각주 

 외부 링크 
 비공식 윈도우 미러
 비공식 리눅스 미러
 ROCm - 라데온 오픈 컴퓨트, AMD APP SDK의 후속작으로 설계됨

분류:GPGPU 라이브러리
분류:이기종 시스템 아키텍처
분류:AMD 소프트웨어
비바도

비바도(Vivado) 또는 비바도 디자인 스위트(Vivado Design Suite)는 하드웨어 기술 언어(HDL) 설계를 합성하고 분석하기 위한 소프트웨어 제품군으로, 자일링스 ISE를 대체하며 시스템 온 칩 개발 및 고수준 합성 (HLS)을 위한 추가 기능을 제공한다. 비바도는 (ISE와 비교하여) 전체 설계 흐름을 처음부터 다시 작성하고 재고한 결과물이다.

ISE의 이후 버전과 마찬가지로 비바도에는 내장된 논리 시뮬레이터가 포함되어 있다. 비바도는 또한 C 코드를 프로그래밍 가능한 논리로 변환하는 툴체인을 통해 고수준 합성을 도입했다.

15년 된 ISE를 비바도 디자인 스위트로 교체하는 데 1000의 시간의 공수와 2억 달러의 비용이 들었다.

 기능 
비바도는 2012년 4월에 출시되었으며, 공유 가능한 데이터 모델과 공통 디버그 환경을 기반으로 구축된 시스템-IC 수준 도구를 갖춘 통합 설계 환경(IDE)이다. 비바도에는 C 기반 알고리즘 IP를 합성하고 검증하기 위한 ESL(Electronic System Level) 설계 도구, 재사용을 위한 알고리즘 및 RTL IP의 표준 기반 패키징, 모든 유형의 시스템 구성 요소에 대한 표준 기반 IP 스티칭 및 시스템 통합, 블록 및 시스템 검증 기능이 포함되어 있다. 비바도의 무료 버전인 WebPACK 에디션은 제한된 설계 환경을 제공한다.

 구성 요소 
비바도 고수준 합성 컴파일러를 사용하면 C, C++ 및 SystemC 프로그램을 수동으로 RTL을 만들 필요 없이 자일링스 장치에 직접 타겟팅할 수 있다. 비바도 HLS는 개발자 생산성을 높이는 것으로 널리 검토되었으며, C++ 클래스, 템플릿, 함수 및 연산자 오버로딩을 지원하는 것으로 확인되었다. 비바도 2014.1은 OpenCL 커널을 자일링스 장치용 IP로 자동 변환하는 기능을 도입했다. OpenCL 커널은 다양한 CPU, GPU 및 FPGA 플랫폼에서 실행되는 프로그램이다.

비바도 시뮬레이터는 비바도 디자인 스위트의 구성 요소이다. 혼합 언어, Tcl 스크립트, 암호화된 IP 및 향상된 검증을 지원하는 컴파일된 언어 시뮬레이터이다.

비바도 IP 통합기는 엔지니어가 대규모 자일링스 IP 라이브러리에서 IP를 빠르게 통합하고 구성할 수 있도록 한다. 통합기는 또한 자일링스의 시스템 제너레이터 및 비바도 고수준 합성을 사용하여 구축된 매스웍스 시뮬링크 설정을 위해 조정되었다.

비바도 Tcl 스토어는 비바도용 애드온을 개발하기 위한 스크립팅 시스템이며, 비바도의 기능을 추가하고 수정하는 데 사용될 수 있다. Tcl은 비바도 자체의 기반이 되는 스크립팅 언어이다. 비바도의 모든 기본 기능은 Tcl 스크립트를 통해 호출하고 제어할 수 있다.

 장치 지원 
비바도는 자일링스의 7-시리즈 및 모든 최신 장치(울트라스케일 및 울트라스케일+ 시리즈)를 지원한다. 이전 자일링스 장치 및 CPLD를 대상으로 하는 개발에는 이미 단종된 자일링스 ISE를 사용해야 한다.

 같이 보기 
 자일링스 ISE
 인텔 쿼터스 프라임
 모델심

 각주 

분류:디지털 전자공학
분류:컴퓨터 지원 설계 소프트웨어
분류:EDA 소프트웨어
분류:AMD 소프트웨어
자일링스 ISE

자일링스 ISE(Xilinx ISE)(Integrated Synthesis Environment의 약자)는 자일링스의 단종된 소프트웨어 도구로, 주로 자일링스 FPGA 및 CPLD 집적 회로 (IC) 제품군의 임베디드 펌웨어 개발을 목표로 하는 HDL 설계의 합성 및 분석을 위한 것이다. 이는 자일링스 비바도로 계승되었다. 2013년 10월에 출시된 마지막 버전은 구형 FPGA 및 CPLD를 포함하는 레거시 하드웨어 설계의 인 시스템 프로그래밍을 위해 계속 사용되고 있으며, 이는 대체 설계 도구인 비바도 디자인 스위트에 의해 고아화되지 않는 한 사용된다.

ISE는 개발자가 설계를 합성("컴파일")하고, 타이밍 분석을 수행하며, 레지스터 전송 수준(RTL) 다이어그램을 검사하고, 다른 자극에 대한 설계의 반응을 시뮬레이션하며, 프로그래머로 대상 장치를 구성할 수 있게 한다. 자일링스 ISE와 함께 제공되는 다른 구성 요소로는 임베디드 개발 키트(EDK), 소프트웨어 개발 키트(SDK) 및 칩스코프 프로(ChipScope Pro)가 있다. 자일링스 ISE는 주로 회로 합성 및 설계를 위해 사용되며, ISIM 또는 ModelSim 논리 시뮬레이터는 시스템 수준 테스트에 사용된다.

상업용 전자 설계 자동화 분야에서 일반적으로 사용되는 관행과 마찬가지로, 자일링스 ISE는 자일링스 자체 칩의 아키텍처(내부 구조가 매우 독점적임)와 밀접하게 결합되어 있으며 다른 공급업체의 FPGA 제품과 함께 사용할 수 없다. 자일링스 하드웨어 제품 라인의 매우 독점적인 특성을 고려할 때, 자일링스에서 직접 제공하는 도구에 대한 오픈 소스 대안을 사용하는 것은 거의 불가능하지만, 2020년 현재 일부 탐색적 시도가 이루어지고 있다.

레거시 상태
2012년부터 자일링스 ISE는 비바도 디자인 스위트를 위해 단종되었으며, 비바도 디자인 스위트는 ISE와 동일한 역할을 수행하며 시스템 온 칩 개발을 위한 추가 기능을 제공한다.
자일링스는 2013년 10월에 ISE의 마지막 버전(버전 14.7)을 출시했으며, "ISE는 제품 수명 주기의 유지 보수 단계에 들어섰으며, 더 이상 ISE 출시 계획이 없다"고 밝혔다.

사용자 인터페이스
ISE의 주요 사용자 인터페이스는 프로젝트 내비게이터로, 설계 계층 구조(Sources), 소스 코드 편집기(Workplace), 출력 콘솔(Transcript), 프로세스 트리(Processes)를 포함한다.

설계 계층 구조는 설계 파일(모듈)로 구성되며, 이들의 종속성은 ISE에 의해 해석되어 트리 구조로 표시된다. 단일 칩 설계의 경우 C++ 프로그램의 main() 서브루틴과 유사하게 다른 모듈을 포함하는 하나의 주 모듈이 있을 수 있다. 설계 제약 조건은 핀 구성 및 매핑을 포함하는 모듈에 지정된다.

프로세스 계층 구조는 ISE가 현재 활성화된 모듈에 대해 수행할 작업을 설명한다. 이 계층 구조는 컴파일 함수, 그 종속 함수 및 기타 유틸리티를 포함한다. 이 창은 또한 각 함수에서 발생하는 문제나 오류를 표시한다.

트랜스크립트 창은 현재 실행 중인 작업의 상태를 제공하며, 엔지니어에게 설계 문제에 대해 알려준다. 이러한 문제는 경고, 오류 또는 둘 다를 표시하도록 필터링될 수 있다.

시뮬레이션
시스템 수준 테스트는 ISIM 또는 ModelSim 논리 시뮬레이터로 수행될 수 있으며, 이러한 테스트 프로그램도 HDL 언어로 작성되어야 한다. 테스트 벤치 프로그램에는 시뮬레이션된 입력 신호 파형 또는 테스트 대상 장치의 출력을 관찰하고 검증하는 모니터가 포함될 수 있다.

ModelSim 또는 ISIM은 다음 유형의 시뮬레이션을 수행하는 데 사용될 수 있다.
논리적 검증: 모듈이 예상 결과를 생성하는지 확인
행동적 검증: 논리적 및 타이밍 문제 검증
배치 및 라우팅 후 시뮬레이션: FPGA의 재구성 가능 논리 내에서 모듈 배치 후 행동 검증

합성
자일링스의 특허받은 합성 알고리즘은 경쟁 프로그램보다 최대 30% 더 빠른 속도로 설계를 실행할 수 있게 하며, 더 높은 논리 밀도를 허용하여 프로젝트 시간과 비용을 줄여준다.

또한, 메모리 블록 및 I/O 블록을 포함한 FPGA 패브릭의 복잡성 증가로 인해 관련 없는 모듈을 슬라이스로 분리하여 배치 후 오류를 줄이는 더 복잡한 합성 알고리즘이 개발되었다.

IP 코어는 DSP, 버스 인터페이스, 네트워킹 프로토콜, 영상 처리, 임베디드 프로세서 및 주변 장치와 같은 시스템 수준 기능을 구현하기 위해 자일링스 및 기타 제3자 공급업체에서 제공한다. 자일링스는 ASIC 기반 구현에서 FPGA 기반 구현으로 설계를 전환하는 데 중요한 역할을 했다.

에디션
서브스크립션 에디션(Subscription Edition)은 자일링스 ISE의 라이선스 버전이며, 무료 평가판을 다운로드할 수 있다.

웹 에디션(Web Edition)은 자일링스 ISE의 무료 버전으로, 무료로 다운로드하여 사용할 수 있다. 제한된 수의 자일링스 장치에 대한 합성 및 프로그래밍을 제공한다. 특히, 많은 수의 I/O 핀과 대형 게이트 매트릭스를 가진 장치는 비활성화된다.

저가형 스파르탄 계열의 FPGA와 CPLD 계열은 이 에디션에서 완벽하게 지원되므로, 소규모 개발자 및 교육 기관은 개발 소프트웨어 비용에 대한 추가 비용이 없다.

자일링스 ISE 웹 에디션을 사용하려면 라이선스 등록이 필요하며, 이는 무료이며 무제한으로 갱신할 수 있다.

 같이 보기 
 자일링스 비바도
 인텔 쿼터스 프라임
 ModelSim

 각주 

 외부 링크 
 자일링스 - ISE 웹페이지

분류:디지털 전자공학
분류:컴퓨터 지원 설계 소프트웨어
분류:EDA 소프트웨어
분류:AMD 소프트웨어
적응형 스케일러블 텍스처 압축

적응형 스케일러블 텍스처 압축(Adaptive scalable texture compression, ASTC)은 ARM과 AMD의 요른 니스타드(Jørn Nystad) 등이 개발한 손실 블록 기반의 텍스처 압축 알고리즘이다.

ASTC의 전체적인 세부 사항은 하이 퍼포먼스 그래픽스 2012(High Performance Graphics 2012) 컨퍼런스에서 올슨(Olson) 등이 "Adaptive Scalable Texture Compression"이라는 제목의 논문에서 처음 공개되었다.

ASTC는 2012년 8월 6일 크로노스 그룹에 의해 OpenGL과 OpenGL ES의 공식 확장 기능으로 채택되었다.

 하드웨어 지원 

리눅스에서는 모든 Gallium 3D 드라이버에 2018년부터 소프트웨어 대체 기능이 있어, 모든 AMD 라데온 GPU에서 ASTC를 사용할 수 있다.

 개요 

섬네일|right|압축 전 예시 이미지섬네일|right|압축 후 8, 3.56, 2bpp의 예시 이미지 세부 사항압축 방식은 컬러 셀 압축의 진화형으로, 여러 개의 밀접하게 분포된 소수 비트레이트, 다양한 색상 형식, 고동적 범위(HDR) 텍스처 지원, 실제 3D 텍스처 지원 등의 특징을 포함한다.

ASTC의 주요 설계 목표는 콘텐츠 개발자가 모든 손실 압축 방식에 내재된 공간/품질 절충에 대해 더 잘 제어할 수 있도록 하는 것이다. ASTC를 사용하면 인접 비트레이트 간의 비율이 약 25%이므로 특정 텍스처의 품질을 높이는 데 드는 비용이 저렴하다.

다양한 에셋을 인코딩하려면 종종 다른 색상 형식이 필요하다. ASTC는 루미넌스 전용, 루미넌스-알파, RGB, RGBA 및 표면 노멀에 최적화된 모드를 포함하여 다양한 입력 형식을 허용한다. 따라서 설계자는 여러 가지 다른 압축 방식을 지원할 필요 없이 최적의 형식을 선택할 수 있다.

비트레이트와 색상 형식의 선택은 서로를 제약하지 않으므로, 많은 조합 중에서 선택할 수 있다.

이러한 유연성에도 불구하고, ASTC는 2 및 3.56 비트/텍셀에서 측정할 때 PVRTC, S3TC, 그리고 ETC2보다 더 나은 최대 신호 대 잡음비를 달성한다. HDR 텍스처의 경우, 텍셀당 8비트에서 BC6H와 유사한 결과를 생성한다.

 지원되는 색상 형식 

ASTC는 1채널에서 4채널까지 지원한다. 2~4채널 모드에서는 채널 중 하나를 "비상관"으로 처리하고 예측을 위해 별도의 기울기를 부여할 수 있다. 어떤 경우든, 데이터는 RGBA로 디코딩된다.

이들 각각은 저동적 범위 또는 고동적 범위로 인코딩될 수 있다. 인코더는 이미지의 각 블록에 대해 색상 형식을 독립적으로 선택한다.

실제로 ASTC는 색상 이외의 데이터를 표현하는 데 사용될 수 있다. 예를 들어, L+A 형식은 비상관 구성 요소가 있는 노멀 맵인 "X+Y"를 표현하는 데 사용될 수 있으며, "RG+B" 형식은 XY+Z를 표현하는 데 사용될 수 있다. ARM에서 제공하는 소프트웨어는 옵션으로 "X+Y" 생성을 지원한다. 셰이더는 디코딩된 출력을 swizzled texture로 처리해야 한다.

 2D 블록 풋프린트와 비트레이트 

ASTC 텍스처는 128비트의 고정 블록 크기를 사용하여 압축되지만, 4×4 텍셀에서 12×12 텍셀에 이르는 가변 블록 풋프린트를 사용한다. 따라서 사용 가능한 비트레이트는 텍셀당 8비트에서 0.89비트까지 미세한 단계로 변화한다.

위 표에서 "증가율" 열은 다음으로 작은 비트레이트에 비해 이 비트레이트를 사용하여 텍스처를 저장하는 데 필요한 추가 저장 공간을 보여준다. 블록 풋프린트는 너비 × 높이로 표시된다.

 3D 블록 풋프린트와 비트레이트 

ASTC 3D 텍스처는 2D와 마찬가지로 128비트의 고정 블록 크기를 사용하여 압축되지만, 3×3×3 텍셀에서 6×6×6 텍셀에 이르는 가변 블록 풋프린트를 사용한다. 따라서 사용 가능한 비트레이트는 텍셀당 4.74비트에서 0.59비트까지 미세한 단계로 변화한다.

블록 풋프린트는 너비 × 높이 × 깊이로 표시된다.

 유니버설 ASTC 
UASTC(Universal ASTC)는 Binomial이 지정한 ASTC의 하위 집합이다. 이 형식은 자사의 Basis Universal "초압축" GPU 텍스처 형식에 사용되며, UASTC 및 ETC1S와 같은 압축된 텍스처 형식에 추가 압축을 더하고 UASTC/ETC1S에서 GPU에서 직접 사용할 수 있는 압축된 텍스처 형식으로 효율적인 변환을 허용한다. UASTC는 Basis Universal의 일부로 KTX(Khronos Texture) 파일 형식의 일부이다.

 같이 보기 
 3Dc

 각주 

 외부 링크 
 High Performance Graphics 2012
 ASTC 텍스처 압축: ARM, 그래픽 기술의 한계를 뛰어넘다
 ARM, HPG 컨퍼런스에서 ASTC 텍스처 압축 세부 정보 공개
 ARM의 ASTC 평가 코덱
 크로노스 ASTC 전체 프로필 확장 사양

분류:데이터 압축
분류:손실 압축 알고리즘
분류:AMD 기술
F16C

F16C(이전/비공식적으로 CVT16으로 알려짐) 명령어 집합은 반정밀도와 표준 IEEE 단정밀도 부동소수점 형식 간의 변환을 지원하는 X86 명령어 집합 확장이다.

 역사 
2009년 5월 1일 AMD가 발표한 CVT16 명령어 집합은 X86 및 AMD64 명령어 집합의 128비트 스트리밍 SIMD 확장 코어 명령어의 확장이다.

CVT16은 2007년 8월 30일에 발표된 SSE5 명령어 집합 제안의 일부를 수정한 것으로, XOP 명령어 집합 및 FMA 명령어 집합으로 보완된다. 이 수정은 제안된 새 명령어의 이진 코딩을 인텔의 고급 벡터 확장 명령어 확장과 더 호환되도록 만들었으며, 명령어의 기능은 변경되지 않았다.

최근 문서에서는 인텔과 AMD의 X86-64 아키텍처 사양 모두에서 F16C라는 이름이 공식적으로 사용된다.

기술 정보
XMM 레지스터의 4개 부동소수점 값 또는 YMM 레지스터의 8개 부동소수점 값을 변환하는 변형이 있다.

이 명령어는 "팩 반정밀도를 팩 단정밀도로 벡터 변환"과 그 반대의 약어이다.

 VCVTPH2PS xmmreg,xmmrm64 메모리 또는 XMM 레지스터의 하위 절반에 있는 4개의 반정밀도 부동소수점 값을 XMM 레지스터의 4개 단정밀도 부동소수점 값으로 변환한다.
 VCVTPH2PS ymmreg,xmmrm128 메모리 또는 XMM 레지스터(YMM 레지스터의 하위 절반)에 있는 8개의 반정밀도 부동소수점 값을 YMM 레지스터의 8개 단정밀도 부동소수점 값으로 변환한다.
 VCVTPS2PH xmmrm64,xmmreg,imm8 XMM 레지스터의 4개 단정밀도 부동소수점 값을 메모리 또는 XMM 레지스터의 하위 절반에 있는 반정밀도 부동소수점 값으로 변환한다.
 VCVTPS2PH xmmrm128,ymmreg,imm8 YMM 레지스터의 8개 단정밀도 부동소수점 값을 메모리 또는 XMM 레지스터에 있는 반정밀도 부동소수점 값으로 변환한다.

VCVTPS2PH의 8비트 즉시 인수는 반올림 모드를 선택한다. 값 0-4는 가장 가까운 값, 내림, 올림, 잘라내기, MXCSR.RC에 설정된 모드를 선택한다.

이 명령어에 대한 지원은 CPUID (EAX=1) 후 ECX의 비트 29로 표시된다.

 F16C를 지원하는 CPU 

 AMD:
 재규어 (마이크로아키텍처)-기반 프로세서
 푸마 (마이크로아키텍처)-기반 프로세서
 "헤비 이큅먼트" 프로세서
 파일드라이버 (마이크로아키텍처)-기반 프로세서, 2012년 4분기
 스팀롤러 (마이크로아키텍처)-기반 프로세서, 2014년 1분기
 엑스카베이터 (마이크로아키텍처)-기반 프로세서, 2015년 2분기
 젠 (마이크로아키텍처)-기반 프로세서, 2017년 1분기 및 이후
 인텔:
 아이비브리지 (마이크로아키텍처) 프로세서 및 이후

 각주 

 외부 링크 
 New Bulldozer and Piledriver Instructions 
 DirectX math F16C and FMA 
 AMD64 Architecture Programmer's Manual Volume 1 
 AMD64 Architecture Programmer's Manual Volume 2 
 AMD64 Architecture Programmer's Manual Volume 3 
 AMD64 Architecture Programmer's Manual Volume 4 
 AMD64 Architecture Programmer's Manual Volume 5 
 IA32 Architectures Software Developer Manual 

분류:X86 명령어
분류:AMD 기술
터보 버튼

섬네일|right|터보 버튼을 포함한 케이스 버튼
섬네일|인텔 80486 기반 컴퓨터의 MHz 단위 CPU 클럭 속도를 보여주는 LED 디스플레이. 터보 버튼은 세그먼트 디스플레이 아래의 작은 버튼이며, 위의 황색 불빛은 터보 버튼 상태의 보조 표시기이다.

IBM PC 호환기종 컴퓨터에서 터보 버튼(Turbo button)은 두 가지 실행 상태 중 하나를 선택한다. 기본 "터보" 속도 또는 인텔 8086 CPU에 가까운 감소된 속도이다. 이 버튼은 1980년대 중반부터 1990년대 중반까지 인텔 80286, 80386 및 80486 프로세서를 사용하는 컴퓨터에서 비교적 흔했다. 이 이름은 엔진의 출력과 효율성을 높이는 장치인 터보차저에서 영감을 받았다. "터보" 버튼을 누르면 컴퓨터가 설계된 최고 속도로 실행되도록 의도되었다.

 목적 

IBM PC에 사용된 원래 4.77 MHz 인텔 8088보다 빠르게 실행되는 CPU가 도입되면서, CPU 주파수에 의존하는 프로그램들은 의도보다 빠르게 실행되었다. 특히 게임은 빨라진 게임 이벤트에 반응할 시간이 줄어들어 플레이하기 어려워지는 경우가 많았다. 이러한 호환성을 회복하기 위해 "터보" 버튼이 추가되었다. 터보 모드를 비활성화하면 시스템 속도가 원래의 8086/8088 칩과 호환되는 상태로 느려진다.

 전환 

대부분의 시스템에서 터보 모드는 버튼이 눌러진 상태였지만, 버튼을 양방향으로 연결할 수 있었기 때문에 일부 시스템에서는 반대였다. 터보 버튼은 시스템 케이스의 터보 LED 또는 두 자리 세그먼트 디스플레이에 연결될 수 있었지만, 일부 경우에는 표시된 주파수(MHz 단위)가 실제 프로세서 클럭의 측정이 아니라 메인보드의 점퍼로 설정된 두 가지 "빠른" 및 "느린" 디스플레이 옵션이었다.

일부 시스템은 팩커드 벨 486ES 3x3 (4x4 및 MT 모델은 전용 터보 버튼이 있었음)처럼 터보 모드를 켜고 끄기 위한 -- 및 -- 키 조합도 지원했다. 터보 버튼이 있거나 없는 모든 486ES 모델에서 전원 표시등은 일반("터보") 모드에서는 녹색을, 느린 모드에서는 주황색을 나타냈다. ITT Xtra는 --를 사용하여 전환했다.

일부 키보드에는 오른쪽 Shift 근처에 터보 버튼도 있었다. 컴퓨터 케이스에 흔히 있던 터보 버튼과 달리 키보드의 터보 버튼은 CPU의 클럭 속도를 제어하지 않았다. 대신 키보드 반복 속도를 제어했다.

 터보 디스플레이 

터보 디스플레이는 CPU의 현재 주파수(MHz) 속도를 표시하는 데 사용되며, 일반적으로 두 자리 또는 세 자리 디지털 LED 디스플레이로 이루어진다. 표시되는 속도는 CPU 주파수와 컴퓨터 설정에 따라 달라질 수 있지만, CPU의 주파수를 측정하는 것이 아니라 터보가 켜지거나 꺼졌을 때 미리 설정된 숫자를 표시하며, 이 숫자들은 디스플레이 뒷면에 있는 두(또는 세) 개의 점퍼 뱅크로 변경할 수 있는데, 각 뱅크는 각 자리를 변경하며, 그 목적은 디스플레이의 LED를 전원에 연결(또는 분리)하는 것이다. 뱅크의 배치는 다를 수 있다.

 사용 

이 기능은 286에서 486 CPU를 실행하는 시스템에서 비교적 흔했으며, 펜티엄 시대 컴퓨터에서는 덜 흔했다. 대부분의 시스템에 두 자리 디스플레이만 있었기 때문에 CPU 속도가 100 MHz에 도달하면서 주파수 디스플레이는 대부분 사라지거나 "HI"/"LO", "99"를 표시하도록 재프로그래밍되거나 세 자리 디스플레이로 대체되었다.

새로운 컴퓨터가 계속해서 빨라지고 다양한 속도를 지원함에 따라 소프트웨어가 특정 CPU 속도에 의존하는 것은 불가능해졌다. 소프트웨어가 다른 타이밍 방법에 의존하기 시작하면서 터보 기능은 새로운 프로그램에 거의 무관해졌다.

 소프트웨어 구현 

현대 컴퓨터에서 실제 하드웨어 터보 버튼의 구현은 사라졌지만, 소프트웨어 개발자들은 소프트웨어 대체품으로 이를 보완했다. 한 예로 조절 가능한 에뮬레이션 속도를 제공하는 도스박스가 있다. ACPI 전원 관리를 지원하는 최신 PC는 ACPI 성능 상태 또는 기타 CPU 스로틀링 모드를 전환하기 위한 소프트웨어 제어를 제공할 수 있다. 이는 호환성보다는 절전 또는 CPU 과열 방지를 위해 사용되는데, 현대 응용 프로그램은 타이밍을 위해 CPU 클럭 대신 실시간 시계를 사용하기 때문이다.

 반대 방향 버튼 동작 

일부 컴퓨터는 터보 버튼이 눌러지면 컴퓨터가 더 느린 속도로 실행되도록 연결되었다. 터보 버튼을 이런 식으로 구성할 수 있지만, 이는 버튼의 의도된 사용 방식이 아니다. 버튼이 눌러졌을 때 컴퓨터가 최고 속도로 실행되도록 의도되었기 때문이다. 이로 인해 레트로 컴퓨터 포럼과 커뮤니티에서 버튼의 목적과 명칭에 대한 많은 혼란과 오해가 발생했다. 이 문제는 디스플레이 또는 컴퓨터의 메인보드에서 와이어를 올바른 방식으로 다시 연결하여 해결할 수 있다. 터보 LED가 켜져 있으면 스위치가 어떻게 연결되었든 항상 CPU가 최고 속도로 실행되고 있음을 의미한다.

 각주 

Turbo PC by Complete Business Systems, @1991 - 1994, Ira Kleiner

분류:컴퓨터 키
분류:컴퓨터 입력 장치
AGESA

AGESA, 즉 AMD 제네릭 캡슐화 소프트웨어 아키텍처(AMD Generic Encapsulated Software Architecture)는 AMD가 개발한 절차 라이브러리로, AMD64 아키텍처를 사용하는 메인보드에서 플랫폼 초기화 (PI)를 수행하는 데 사용된다. 이러한 메인보드의 바이오스의 일부인 AGESA는 CPU 코어, 칩셋, 주 메모리 및 하이퍼트랜스포트 컨트롤러의 초기화를 담당한다.

역사
AGESA는 PC의 독점 바이오스를 대체하려는 프로젝트인 코어부트 개발을 돕기 위해 2011년 초에 오픈 소스로 공개되었다. 그러나 이러한 릴리스는 이후 중단되면서 AMD의 패밀리 15h를 넘어 코어부트 개발의 기반이 되지 못했다.

AGESA는 AMD가 미래를 대비하여 설계한 AM4 플랫폼과 특히 관련성이 높아졌으며, 2019년 5월 현재 젠 아키텍처 기반의 세 가지 다른 세대의 CPU의 기반이 되었다. 이들 각 세대마다 AGESA 코드의 새로운 브랜치가 출시되었다. AGESA 버전 관리는 이 세 가지 릴리스 각각에 대해 별도로 실행되는 경우가 많으므로, 한 세대에서 다음 세대로 넘어갈 때 버전 번호의 퇴행이 발생할 수밖에 없다.

"서밋 PI"라는 이름의 첫 번째 버전은 2017년 2월에 출시되었다. 이 버전은 1세대 젠 칩을 대상으로 했으며, 버전 1.0.0.4로 시작했다. 2017년 10월, 서밋 PI가 버전 1.0.0.7에 도달했을 때, 이 브랜치는 "레이븐 PI"로 이름이 변경되었고(버전 번호는 초기화되지 않았다), 레이븐 릿지 APU를 지원하는 AGESA의 첫 번째 버전으로 출시되었다.

젠+으로 알려진 젠의 2세대를 지원하는 두 번째 버전은 라이젠 프로세서의 코드명인 피나클 릿지를 따서 "피나클 PI"라고 명명되었다. 이 버전은 2018년 2월에 초기 버전 1.0.0.0a로 출시되었다.

그리고 2019년 3월, "콤보AM4 PI"라는 이름의 세 번째 AGESA 버전이 버전 0.0.7.0으로 출시되어 젠 2 기반 프로세서에 대한 지원을 도입했다.

"ComboAM4v2"는 젠 3 기반 프로세서를 지원하며, "ComboAM5PI"는 AM5 메인보드에서 젠 4 기반 프로세서를 지원한다.

sWRX8 플랫폼용 "ChagallWS PI"는 차갈 아키텍처 기반의 스레드리퍼 프로 프로세서를 지원한다.

2023년 4월, AMD는 노후화된 AGESA 코드베이스를 새로운 오픈 소스 펌웨어인 "AMD openSIL"로 교체할 계획을 발표했다. 새 펌웨어는 2026년까지 준비될 것으로 예상된다.

 버전 역사 

 같이 보기 
 부트스트래핑 (컴퓨팅)
 코어부트
 메모리 레퍼런스 코드

 각주 

 외부 링크 
 AMD의 사양 문서 (2008)
 ThomasNet 제너럴 소프트웨어, AMD 바르셀로나를 지원하는 첫 번째 바이오스 공급업체
 coreboot LinuxBIOS 활성화 전략 @AMD & AGESA 정보 (PDF)
 AGESA 소스 코드 coreboot의 AGESA 소스 코드 링크. 저장소 기록에는 이전에 지원되던 플랫폼의 AGESA 소스 코드가 포함되어 있다.

분류:바이오스
분류:AMD 기술
커먼 플래시 메모리 인터페이스

커먼 플래시 메모리 인터페이스(Common Flash Memory Interface, CFI)는 AMD, 인텔, 샤프, 후지쯔가 공동으로 개발한 공개 표준이다. 모든 플래시 메모리 공급업체에서 구현할 수 있으며, JEDEC의 비휘발성 메모리 소위원회에서 승인했다. 이 사양의 목표는 서로 다른 공급업체에서 제공하는 플래시 메모리 장치의 호환성이다. 개발자는 플래시 칩에서 식별 정보를 읽어 다양한 플래시 제품에 하나의 드라이버를 사용할 수 있다.

각 플래시 메모리 장치에는 메모리 크기, 바이트 및 워드 구성, 블록 구성, 전압 및 타이밍 데이터와 같은 정보가 포함된다.

이 사양은 여러 가지 이점을 제공한다. 플래시 장치에 대한 정보는 시스템 소프트웨어 내 테이블에 거의 또는 전혀 저장될 필요가 없다. 더 저렴한 플래시 메모리 장치를 사용할 수 있게 되면 시스템 소프트웨어를 다시 작성할 필요 없이 사용할 수 있다. 현재 소프트웨어 시스템을 이전보다 더 쉽고 빠르게 적용할 수 있다.

CFI 지원은 FreeBSD에 구현되어 있다.

 같이 보기 
 오픈 낸드 플래시 인터페이스 사양 (ONFi)

 각주 

 외부 링크 
JEDEC - 무료 문서는 등록 필요
 JEDEC - Common Flash Interface (CFI) Specification, JESD68.01, September 2003.
 JEDEC - CFI ID Codes, JEP137B, May 2004
 JEDEC - Standard Manufacturers ID Code, JEP106AC, August 2010
인피니언/사이프러스 (구 스팬션)
 Common Flash Interface Publication 100 (CFI Vendor & Device ID Code Assignments), 2001. (Original link)
 Spansion - App Note - CFI Spec, 2008. (Original link)
 Spansion - App Note - Using CFI to Read and Debug Systems, 2007. (Original link)
 Infineon/Cypress (formerly Spansion) - Quick Guide to Common Flash Interface, 2008, updated 2017.
AMD
 Common Flash Memory Interface Specification and Publication 100

분류:비휘발성 메모리
분류:AMD 기술
AMD 플랫폼 시큐리티 프로세서

섬네일|UEFI 구성 화면의 AMD 플랫폼 시큐리티 프로세서 설정.
AMD 플랫폼 시큐리티 프로세서(AMD Platform Security Processor, PSP), 공식 명칭 AMD 시큐어 테크놀로지는 AMD 마이크로프로세서에 약 2013년부터 통합된 신뢰 실행 환경 서브시스템이다. AMD 개발자 가이드에 따르면, 이 서브시스템은 "보안 환경을 생성, 모니터링 및 유지 관리하는 역할"을 하며, "그 기능에는 부팅 프로세스 관리, 다양한 보안 관련 메커니즘 초기화, 의심스러운 활동이나 이벤트에 대한 시스템 모니터링 및 적절한 대응 구현이 포함된다"고 명시되어 있다. 비평가들은 이것이 백도어로 사용될 수 있고 보안 문제의 소지가 있다고 우려한다. AMD는 PSP에서 실행되는 코드를 오픈 소스로 공개하라는 요청을 거부했다.

상세 정보
PSP 자체는 TrustZone 확장이 적용된 ARM 코어(ARM Cortex-A5)로, 메인 CPU 다이에 코프로세서로 삽입된다. PSP는 온칩 펌웨어를 포함하며, 이는 SPI ROM을 검증하고 오프칩 펌웨어를 로드하는 역할을 한다. 2019년, 베를린 기반의 보안 그룹은 일반적인 UEFI 이미지 파일(운영 체제를 부팅하는 코드)에서 오프칩 펌웨어를 발견했는데, 이는 쉽게 분석될 수 있다는 것을 의미했다. 몇몇 직접 작성한 파이썬 기반 도구를 사용하여, 그들은 SPI ROM의 오프칩 펌웨어가 전체 마이크로 운영 체제와 유사한 애플리케이션을 포함하고 있음을 발견했다. 레노버 씽크패드 A285 노트북의 마더보드 플래시 칩(UEFI 펌웨어 저장)을 조사한 결과, PSP 코어 자체(장치로서)가 메인 CPU보다 먼저 실행되며, 펌웨어 부트스트랩 프로세스가 기본 UEFI가 로드되기 직전에 시작된다는 것이 밝혀졌다. 그들은 펌웨어가 사용자 애플리케이션이 실행되는 동일한 시스템 메모리 공간에서 실행되며, MMIO를 포함하여 해당 공간에 대한 무제한 접근 권한을 가지고 있어 데이터 안전성에 대한 우려를 제기한다는 것을 발견했다. PSP는 x86 코어의 실행 여부를 결정하는 칩이기 때문에 하드웨어 다운코어링을 구현하는 데 사용되며, 시스템의 특정 코어는 제조 과정에서 영구적으로 접근할 수 없도록 만들 수 있다. 또한 PSP는 RDRAND 명령을 위한 무작위 숫자 생성기를 제공하며 TPM 서비스를 제공한다.

부팅 과정
PSP는 부팅 과정의 필수적인 부분이며, PSP 없이는 x86 코어가 활성화되지 않는다.
 온칩 단계 PSP 칩에 직접 위치한 펌웨어는 ARM CPU를 설정하고, SPI ROM의 무결성을 검증하며, 다양한 데이터 구조를 사용하여 SPI ROM에서 오프칩 펌웨어(AGESA)를 찾아 내부 PSP 메모리로 복사한다.
 오프칩 단계 로드된 오프칩 모듈은 DRAM을 초기화하고 플랫폼 초기화를 수행한다. 이전 데이터 구조를 사용하여 오프칩 펌웨어는 SPI ROM 내에서 UEFI 펌웨어를 찾아 DRAM으로 복사하며, 추가 검증 단계를 수행할 수 있고 시스템이 안전하다고 판단되면 x86 코어를 리셋 상태에서 해제하여 UEFI 펌웨어를 시작한다.

보고된 취약점
2017년 9월, 구글 보안 연구원 크피르 코헨(Cfir Cohen)은 공격자가 암호, 인증서 및 기타 민감한 정보에 접근할 수 있게 하는 PSP 서브시스템의 취약점을 AMD에 보고했으며; 2017년 12월에 벤더들에게 패치가 제공될 것이라는 소문이 돌았다.

2018년 3월, 이스라엘의 IT 보안 회사는 AMD의 젠 아키텍처 CPU(EPYC, 라이젠, 라이젠 프로, 라이젠 모바일)에 있는 PSP와 관련된 몇 가지 심각한 결함을 보고했는데, 이는 악성 소프트웨어가 실행되어 민감한 정보에 접근할 수 있게 할 수 있다고 주장되었다. AMD는 이러한 결함을 처리하기 위한 펌웨어 업데이트를 발표했다. CTS 랩스(CTS Labs)가 주장한 높은 위험성은 일축되었지만, 독립적인 보안 전문가들이 공개된 내용을 검토한 결과 기술적인 관점에서 그 유효성은 인정되었고, 이는 해당 결함이 시장 조작을 목적으로 공개되었다는 주장을 낳았다.

 같이 보기 
 인텔 관리 엔진

 각주 

 외부 링크 
 AMD Pro 보안 AMD 공식 웹사이트

분류:펌웨어
분류:바이오스
분류:원격 관리 소프트웨어
분류:AMD
ARM Cortex-A5

ARM Cortex-A5는 2009년에 발표된 ARM 홀딩스가 라이선스하는 32비트 프로세서 코어로 ARMv7-A 아키텍처를 구현한다.

개요

Cortex-A5는 저가 장치에 사용되는 ARM9 및 ARM11 코어를 대체하기 위한 것이다. Cortex-A5는 VFPv4 및 NEON 고급 SIMD와 같은 인터넷 애플리케이션에 중점을 둔 ARMv7 아키텍처의 기능을 제공한다.

Cortex-A5 코어의 주요 기능은 다음과 같다:
 단일 명령, 순차적 마이크로아키텍처(8단계 파이프라인 포함)
 NEON SIMD 명령어 집합 확장 (선택 사항)
 VFPv4 부동소수점 장치 (선택 사항)
 Thumb-2 명령어 집합 인코딩
 Jazelle RCT
 1.57 DMIPS / MHz

칩
다음과 같은 여러 시스템 온 칩 (SoC)이 Cortex-A5 코어를 구현했다:
 Actions Semiconductor ATM7029 (gs702a)는 쿼드 코어 Cortex-A5 구성이다.
 AMD APU에는 보안 공동 프로세서로 Cortex-A5가 포함된다.
 암로직 S805, M805 및 A111
 아날로그 디바이스 ADSP-SC57x, ADSP-SC58x 시리즈 ARM Cortex-A5 + SHARC+ 멀티코어 DSP
 아트멜 SAMA5Dxx
 프리스케일 Vybrid Series
 NTC 모듈 1879VM8Ya (펜타 코어 Cortex-A5, 최대 800 MHz)
 퀄컴 스냅드래곤 S1 MSM7x25A / MSM7x27A (최대 1.0GHz + 아드레노 200)
 퀄컴 스냅드래곤 S4 플레이
 삼성 삼성 엑시노스 7420 (오디오 DSP로서의 Cortex-A5)
 Spreadtrum SC8810 (단일 코어 A5 1 GHz + Mali400 GPU)
 AMD의 모든 젠 마이크로아키텍처 이후의 AMD CPU는 플랫폼 보안 프로세서로 Cortex-A5를 포함한다.

 같이 보기 

 ARM 아키텍처
 ARMv7-A 마이크로아키텍처 비교
 JTAG
 ARM 마이크로아키텍처 응용 프로그램 목록
 ARM 마이크로아키텍처 목록

 각주 

 외부 링크 
ARM 홀딩스
 
 ARM Cortex-A5 기술 참조 설명서

분류:ARM 마이크로프로세서
오두베르

오두베르는 다음을 가리킨다.
 다니엘 오두베르 키로스(, 1921~1991) - 코스타리카의 정치인.
 (, 1925~2015) - 코스타리카의 음악가. 다니엘 오두베르 키로스의 부인.
 - 코스타리카의 공항.

 같이 보기 
 
 오뒤버르()
 오도베르()
후지쯔 A64FX

후지쯔 A64FX(Fujitsu A64FX)는 후지쯔가 설계한 64비트 ARM 아키텍처 마이크로프로세서이다. 이 프로세서는 후지쯔의 슈퍼컴퓨터 애플리케이션용 프로세서로서 SPARC64 V를 대체한다. 이 프로세서는 후가쿠 슈퍼컴퓨터에 전력을 공급하는데, 후가쿠는 2020년 6월부터 TOP500에서 세계에서 가장 빠른 슈퍼컴퓨터로 순위를 매겼다가 2022년 6월 프론티어에 이어 2위로 떨어졌다.

디자인
후지쯔는 ARM과 협력하여 이 프로세서를 개발했는데, 512비트 벡터 구현과 함께 ARMv8.2-A 스케일러블 벡터 확장(Scalable Vector Extension) SIMD 명령어 집합을 사용하는 최초의 프로세서이다.

이 프로세서는 "접두사 명령을 사용한 4-피연산자 FMA"를 가지고 있는데, 즉 MOVPRFX 명령 다음에 3-피연산자 FMA 연산이 뒤따르며 (ARM은 일반적으로 RISC와 마찬가지로 3-피연산자 머신으로, 4개의 피연산자를 위한 공간이 없다), 이는 파이프라인에서 단일 연산으로 묶인다. 프로세서에 대해 설계자는 "(D|S|H)GEMM 및 INT16/8 스칼라곱에서 >90% 실행 효율성"을 주장한다.

이 프로세서는 초당 1TB의 대역폭을 가진 32기가바이트의 HBM2 메모리를 사용한다. 이 프로세서에는 가속기(예: GPGPU 및 FPGA)에 연결하기 위한 16개의 PCI 익스프레스 3세대 레인이 포함되어 있다. 이 프로세서는 또한 클러스터에서 여러 노드를 연결하기 위해 20개의 고속 28Gbit/s 레인으로 구현된 10개의 포트가 있는 TofuD 패브릭 컨트롤러를 통합한다. 보고된 트랜지스터 수는 약 88억 개이다.

각 A64FX 프로세서는 4개의 NUMA 노드를 가지며, 각 NUMA 노드는 12개의 컴퓨팅 코어를 가지고 있어 프로세서당 총 48개의 코어를 제공한다. 각 NUMA 노드에는 자체 레벨 2 캐시, HBM2 메모리 및 비계산 목적으로 사용되는 보조 코어가 있다.

후지쯔는 보조 코어를 줄인 낮은 사양의 기계를 생산할 계획이다. 신뢰성, 가용성, 편리성(RAS) 기능이 주장되는데, 즉 총 약 128,400개의 오류 검사기가 있다.

2020년 6월, 이 프로세서를 사용하는 후가쿠 슈퍼컴퓨터는 442페타플롭스를 달성하고 세계에서 가장 빠른 슈퍼컴퓨터가 되었다.

구현
후지쯔는 후가쿠를 위해 A64FX를 설계했다. 후가쿠는 TOP500 순위에서 세계에서 가장 빠른 슈퍼컴퓨터의 자리를 차지했다. 후지쯔는 A64FX 프로세서가 장착된 소형 기계를 판매할 계획이다. 아난드테크는 2020년 6월에 두 개의 A64FX 노드를 포함하는 PRIMEHPC FX700 서버의 비용이 4155330 엔(약 39000 달러)이라고 보도했다.

크레이는 A64FX를 사용하는 슈퍼컴퓨터를 개발 중이다. 영국의 브리스틀 대학교와 영국 기상청이 이끄는 컨소시엄을 위해 후지쯔 프로세서를 사용하여 슈퍼컴퓨터가 구축되고 있다. 이는 또 다른 ARM 아키텍처 마이크로프로세서인 마블 ThunderX2로 구축된 이삼바드 슈퍼컴퓨터의 업그레이드이다.

Ookami는 스토니브룩 대학교와 버펄로 대학교가 운영하는 NSF 지원의 오픈 테스트베드 시스템으로, 연구원들에게 A64FX 프로세서에 대한 접근을 제공한다.

 같이 보기 
 ARM 마이크로아키텍처 목록
 SPARC64 V
 ThunderX2

 각주 

분류:ARM 마이크로프로세서