교차 결합 LC 발진기

섬네일|차동 트랜스컨덕터로 n-MOSFET(M1 및 M2)를 사용하는 교차 결합 LC 발진기의 회로도
교차 결합 LC 발진기()는 한 쌍의 교차 결합 능동 전자 장치(일반적으로 금속 산화물 반도체 전계효과 트랜지스터(MOSFET) 또는 접합형 트랜지스터(BJT))와 공진 LC 필터를 사용하는 전자 발진기의 한 종류로, 일반적으로 탱크라고 불리며 유도자와 축전기 사이에 에너지를 저장하고 교환한다. 교차 결합된 장치는 LC 네트워크의 손실을 보상하고 자율적인 발진을 유지하기 위해 차동 트랜스컨덕터 역할을 한다.

이 토폴로지는 차동 출력 신호를 제공하며, 수백 메가헤르츠에서 수백 기가헤르츠에 이르는 무선주파수(RF) 범위에서 정현파 신호를 생성하는 데 널리 사용되며, 특히 전체 주파수 신시사이저, 송신기 또는 수신기를 단일 반도체 다이에 구현하는 집적 회로(IC)에서 특히 그렇다. 고전적인 교차 결합 설계(오른쪽 그림)는 낮은 위상 잡음과 낮은 전력 소모가 특징이지만 주파수 범위가 제한적이다. (약 20%)

 작동 원리 
병렬 LC 회로는 공명 주파수에서 자연스럽게 정현파 신호를 생성할 수 있다.
 

이상적인 무손실의 경우, 발진은 무한정 지속될 것이다. 그러나 실제로는 반응성 요소의 기생 저항이 주기마다 에너지를 소산시켜 진폭이 감쇠하고 결국 발진이 멈추게 된다. 이러한 손실은 LC 네트워크와 병렬로 배치된 등가 저항 으로 나타낼 수 있다. 시간적으로 안정적인 발진을 유지하려면 이러한 손실을 상쇄하기 위해 공진기에 에너지를 공급해야 한다. 일반적인 접근 방식은 양성 피드백 구성에 트랜스컨덕턴스 요소를 배치하는 것이다. 이 토폴로지에서 트랜스컨덕터는 공진기 양단의 순간 전압을 감지하고 트랜스컨덕턴스 Gm에 비례하는 전류를 생성하여 탱크로 에너지를 다시 주입한다.섬네일|LC 발진기의 피드백 모델지속적인 발진이 발생하려면 두 가지 근본적인 조건이 충족되어야 하는데, 이는 일반적으로 바르크하우젠 기준이라고 불리며 다음 조건으로 이어진다:
 
 

이러한 조건은 신호가 각 주기마다 건설적으로 재생성되도록 보장한다. 시작 단계에서는 루프 이득이 1보다 엄격히 커야 열잡음과 같은 작은 교란이 증폭될 수 있다. 발진이 시작되면 능동 소자의 비선형성이 유효 이득을 1로 감소시켜 진폭을 안정적인 값으로 유지한다.

 MOSFET 및 바이폴라 기반 트랜스컨덕터 
left|섬네일|361x361px|MOSFET(왼쪽) 및 BJT(오른쪽) 기반 트랜스컨덕터를 사용한 전류 바이어스 교차 결합 LC 발진기

집적 회로에서 트랜스컨덕턴스 단을 구현하는 데 가장 일반적으로 사용되는 능동 소자는 MOSFET과 BJT이다. 교차 결합 발진기에서는 최소 두 개의 트랜지스터가 교차 결합 구성으로 연결되어 양성 피드백을 설정하며, 이는 탱크 손실을 보상하는 부저항을 효과적으로 생성한다. 시작 시의 등가 트랜스컨덕턴스는 gm/2와 같으며, 여기서 gm은 각 트랜지스터의 트랜스컨덕턴스이다. MOSFET 기반 트랜스컨덕터의 경우 이며, 여기서 Ibias는 바이어스 전류, Vgs는 게이트와 소스 사이의 전압, Vt는 MOSFET의 문턱 전압이다. 바이폴라 기반 트랜스컨덕터의 경우 이며, 여기서 Ibias는 바이어스 전류이고 Vthermal은 열전압이다.

 위상 잡음 
LC 발진기의 위상 잡음은 리슨이 처음 제안한 이론적 모델로 설명할 수 있다.
 
여기서 k는 볼츠만 상수, T는 켈빈 단위의 절대 온도, A0는 탱크 양단의 차동 발진 진폭, R0은 탱크 손실을 모델링하고, C는 탱크 커패시턴스, ωm은 주파수 오프셋이다. 초과 잡음 계수(F)는 트랜스컨덕턴스 단에서 발생하는 위상 잡음을 설명하며 사용된 특정 토폴로지와 기술에 따라 달라진다.

리슨의 모델은 유용한 결과를 제공하지만 트랜지스터 전자 잡음이 위상 잡음으로 변환되는 메커니즘을 포착하지 못한다. 이를 설명하기 위해서는 임펄스 감도 함수(ISF) 방법과 같이 발진기의 시간 가변적 특성을 고려하는 접근 방식을 채택해야 한다.

 성능 지표 및 효율 
위상 잡음은 LC 발진기에서 유일한 관심 지표가 아니다. 주어진 위상 잡음 수준을 달성하는 데 필요한 전력 소비도 중요한 매개변수이다. 일반적으로 사용되는 성능 지표(FoM)는 이러한 트레이드오프를 포착하며 다음과 같이 표현된다.
 
여기서 은 오프셋 주파수 ωm에서의 위상 잡음을 나타내고, PDC는 전력 소비이며, ω0는 발진 주파수이다. 이 식을 재배열하면 성능 지표는 탱크의 Q 인자 Q, 초과 잡음 계수 F, 효율 η와 같은 주요 발진기 설계 매개변수 측면에서도 작성될 수 있다.

전체 효율 η는 전류 효율 ηI와 전압 효율 ηV의 곱으로 표현할 수 있다. 전류 효율 ηI는 발진 주파수에서 탱크에 주입되는 전류와 공급으로부터 인출되는 총 전류 사이의 비율로 정의된다. 전압 효율 ηV는 단일 종단 발진 진폭(예: A0/2)과 공급 전압 사이의 비율로 정의된다. F와 η는 모두 사용되는 교차 결합 발진기의 기술과 특정 토폴로지에 따라 달라진다.

 CMOS 교차 결합 발진기 
CMOS 기술에서 가장 일반적인 교차 결합 LC 발진기 토폴로지는 발진을 유지하는 데 필요한 부저항을 제공하기 위해 단일 또는 이중 트랜스컨덕터를 사용한다. 단일 트랜스컨덕터 구성에서는 한 쌍의 MOSFET이 발진 주기 중 절반 동안만 탱크에 전류를 주입한다. 이러한 종류의 동작을 일반적으로 클래스 B라고 한다. 이중 트랜스컨덕터 구성—종종 상보형 클래스 B라고 불림—에서는 nMOS 및 pMOS 트랜지스터가 대칭적으로 배열되어 번갈아 전류를 공급하고 싱크하여 차동 구형파 전류를 생성한다.
섬네일|nmos 트랜지스터를 사용하는 단일 트랜스컨덕터 교차 결합 LC 발진기(왼쪽)와 nmos 및 pmos 트랜지스터를 사용하는 상보형 트랜스컨덕터 교차 결합 LC 발진기(오른쪽). 두 토폴로지 모두 nmos 전류 바이어스를 갖는다.

단일 트랜스컨덕터 구성에서 전류 효율은 ηI = 2/π ≈ 0.64이다. 상보형 트랜스컨덕터 덕분에 상보형 구성에서 로 증가한다.

전압 효율 ηV는 바이어스 트랜지스터에 필요한 전압 헤드룸에 의해 제한된다. 단일 nMOS 구성에서는 ηV가 일반적으로 최대 0.66에 도달하는 반면, 상보형 구성에서는 상보형 구조에 필요한 전압 헤드룸 때문에 약 0.4로 감소한다. 전체 효율 η는 상보형 구성에서 약 0.5인 반면, 단일 트랜스컨덕터 구성에서는 약 0.42로 약간 낮다.

단일 및 상보형 트랜스컨덕터의 초과 잡음 계수는 다음과 같다.
 
 
여기서 는 단일 트랜스컨덕터 토폴로지의 초과 잡음 계수이고, 는 상보형 트랜스컨덕터 토폴로지의 초과 잡음 계수이며, 는 MOSFET의 동작 영역에 따라 달라지는 매개변수(일반적으로 2 미만)이고 는 전류 생성기 트랜스컨덕턴스이다.

 고급 토폴로지 
발진기의 위상 잡음 성능과 전체 성능 지표를 개선하기 위해 초과 잡음 계수를 줄이거나 발진기 효율을 높이는 다양한 기술을 사용할 수 있다.

 LC 테일 필터링 
섬네일|LC 테일 필터링 및 바이어스 트랜지스터용 필터 커패시턴스를 갖춘 단일(왼쪽) 및 상보형(오른쪽) 트랜스컨덕터 교차 결합 LC 발진기
LC 테일 필터링은 단일 및 상보형 트랜스컨덕터 발진기 토폴로지 모두에 사용되는 기술이다. 이는 트랜지스터의 소스 전압을 공급 장치에서 분리하여 전압 효율을 향상시킨다. 또한 전류원으로부터 주입되는 잡음을 필터링하기 위해 커패시터를 삽입할 수 있어 초과 잡음 계수를 줄일 수 있다.

상보형 토폴로지에서 이 접근 방식은 테일 필터링이 없는 구성의 약 0.5에 비해 전체 효율을 약 0.8까지 높일 수 있다.

 클래스 C CMOS 발진기 
클래스 C 발진기에서 트랜지스터는 포화 상태로 작동하며(예: nMOS의 경우 드레인-소스 전압이 게이트-소스 전압 마이너스 문턱 전압보다 높음), 전류원과 병렬로 커패시터가 배치되어 탱크로 더 효과적인 전류 주입이 가능하다. 이는 단일 트랜스컨덕터 토폴로지에서 전류 효율 ηI가 1에 가까워지게 한다. 그러나 포화 상태에서의 작동은 최대 달성 가능한 발진 진폭, 즉 전압 효율을 제한한다. 이러한 제한에도 불구하고 전체 효율은 약 0.77에 도달할 수 있다.

 클래스 D CMOS 발진기 
클래스 D 발진기에서 트랜지스터는 스위치로 작동하며, CMOS 기술 스케일링의 장점을 활용한다. 이 작동 모드는 단일 종단 발진 진폭이 공급 전압의 약 3배를 초과할 수 있도록 하여 전압 효율 ηV가 약 3이 된다. 결과적으로 전체 효율은 약 0.82에 도달할 수 있다.

 변압기 기반 CMOS 발진기 
클래스 C 발진기에서 처음 도입된 변압기 사용은 CMOS 기술로 구현된 교차 결합 발진기에서 트랜지스터의 드레인 및 게이트 노드 사이에 이득을 도입할 수 있도록 한다. 적절하게 설계된 변압기는 1차측(트랜지스터의 드레인에 연결됨)과 2차측(게이트에 연결됨) 사이에 1보다 큰 전압 이득을 제공할 수 있다. 결과적으로 게이트 파형이 증폭되어 트랜지스터로부터의 노이즈 주입이 감소한다. 이 기술은 트랜스컨덕터로 인한 초과 노이즈 계수를 이러한 노드 사이에 도입된 이득과 거의 같은 비율로 줄이는 것으로 나타났다.

 같이 보기 
 클랩 발진기
 콜피츠 발진기
 링 발진기
 전압 제어 발진기
 위상동기회로
 주파수 신시사이저

 각주 

 출처 
 

 더 읽어보기 
 
 
 
 

 외부 링크 
 Tutorial on RF harmonic oscillators in silicon technologies

분류:회로 설계