극점 분할

극점 분할()은 일부 주파수 보상 방식에서 활용되는 현상으로, 전자 증폭기에 사용된다. 증폭기의 입력과 출력 사이에 축전기를 도입하여 가장 낮은 주파수의 극점(일반적으로 입력 극점)을 더 낮은 주파수로 이동시키려는 의도로 사용될 때, 극점 분할은 다음 주파수 극점(일반적으로 출력 극점)을 더 높은 주파수로 이동시킨다. 이러한 극점 이동은 증폭기의 안정성을 증가시키고, 속도 감소를 대가로 스텝 응답을 개선한다.

 극점 분할의 예시 
thumbnail|250px|그림 1: 입력과 출력 사이에 보상 커패시터 CC가 있는 연산 증폭기; 증폭기는 입력 임피던스 Ri와 출력 임피던스 Ro를 모두 가진다. (수정: 이 그림은 +와 - 부호가 바뀌어야 하므로 잘못되었다. 음의 피드백이 필요하다.)
thumbnail|250px|그림 2: 밀러의 정리를 사용하여 보상 축전기를 입력의 밀러 축전기와 출력의 주파수 의존 전류원으로 변환한 연산 증폭기. (수정: 이 그림은 +와 - 부호가 바뀌어야 하므로 잘못되었다. 음의 피드백이 필요하다.)

이 예시는 그림 1의 증폭기에 축전기 CC를 도입하면 두 가지 결과가 있음을 보여준다. 첫째, 증폭기의 가장 낮은 주파수 극점이 더 낮은 주파수로 이동하고, 둘째, 더 높은 극점이 더 높은 주파수로 이동한다. 이 증폭기는 추가된 입력 저항 Ri와 커패시턴스 Ci로 인해 낮은 주파수 극점을 가지며, 시간 상수는 Ci ( RA || Ri )이다. 이 극점은 밀러 효과에 의해 주파수가 낮아진다. 증폭기는 부하 저항 RL과 커패시턴스 CL의 추가로 높은 주파수 출력 극점을 가지며, 시간 상수는 CL ( Ro || RL )이다. 고주파 극점의 상승은 밀러 효과에 의해 증폭된 보상 축전기 CC가 출력 전압 분배기의 주파수 의존성을 변화시키기 때문에 발생한다.

가장 낮은 극점이 주파수에서 감소함을 보여주는 첫 번째 목표는 밀러 효과 문서와 동일한 접근 방식으로 설정된다. 해당 절차에 따라 그림 1은 그림 2의 전기적 등가 회로로 변환된다. 그림 2의 입력 측에 키르히호프의 전류 법칙을 적용하면 이상적인 연산 증폭기에 대한 입력 전압 가 인가된 신호 전압 의 함수로 결정된다.

이는 f1에서 시작하는 주파수 롤오프를 나타내며, 여기서

이는 가장 낮은 극점의 시간 상수 에 대한 표기법을 도입한다. 이 주파수는 증폭기의 초기 낮은 주파수보다 낮으며, CC = 0 F일 때 이다.

두 번째 목표인 더 높은 극점이 주파수에서 증가함을 보여주기 위해 회로의 출력 측을 고려하면, 이는 전체 이득에 두 번째 인자를 기여하고 추가적인 주파수 의존성을 제공한다. 전압 는 증폭기 내부의 이상적인 연산 증폭기의 이득에 의해 결정된다.

이 관계를 사용하여 회로의 출력 측에 키르히호프의 전류 법칙을 적용하면 이상적인 연산 증폭기의 입력 전압 의 함수로 부하 전압 이 결정된다.

이 표현은 회로의 입력 측에서 이전에 찾은 이득 인자와 결합되어 전체 이득을 얻는다.

이 이득 공식은 두 개의 시간 상수를 가진 간단한 2극 응답을 보여주는 것처럼 보인다. 또한 분자에 영점을 나타내지만, 증폭기 이득 Av가 크다고 가정하면 이 영점은 이 논의에서 중요하지 않은 너무 높은 주파수에서만 중요하므로 분자는 1로 근사할 수 있다. 그러나 증폭기는 2극 동작을 나타내지만, 두 시간 상수는 위의 표현이 시사하는 것보다 더 복잡하다. 왜냐하면 밀러 커패시턴스에는 저주파에서는 중요하지 않지만 고주파에서는 상당한 영향을 미 미치는 숨겨진 주파수 의존성이 포함되어 있기 때문이다. 즉, 출력 R-C 곱인 CL ( Ro || RL )이 저주파 극점보다 훨씬 높은 주파수에 해당한다고 가정하면, 밀러 근사 대신 정확한 형태의 밀러 커패시턴스를 사용해야 한다. 밀러 효과 문서에 따르면 밀러 커패시턴스는 다음과 같이 주어진다.

양의 밀러 커패시턴스에 대해 Av는 음수이다. 이 결과를 이득 표현에 대입하고 항을 정리하면 이득은 다음과 같이 다시 쓰여진다.

여기서 Dω는 ω에 대한 이차식으로 주어지며, 즉:

 

모든 이차식은 두 개의 인수를 가지며, 이 표현은 다음과 같이 단순화된다.

여기서 과 는 Dω 공식에 있는 커패시턴스와 저항의 조합이다. 이들은 증폭기의 두 극점의 시간 상수에 해당한다. 둘 중 하나가 가장 긴 시간 상수이다. 이 가장 긴 시간 상수이고 가장 낮은 극점에 해당한다고 가정하고, >> 라고 가정한다. (좋은 스텝 응답을 위해서는 >> 가 필요하다. 아래의 CC의 선택을 참조하라.)

이 증폭기의 가장 낮은 극점 근처의 저주파에서는 일반적으로 ω의 선형 항이 이차 항보다 중요하므로, Dω의 저주파 동작은 다음과 같다.

여기서 CM은 밀러 근사를 사용하여 다음과 같이 재정의된다.

이는 저주파에서 평가된 이전 밀러 커패시턴스이다. 이를 바탕으로 이 결정된다 (단, >> ). CM이 크기 때문에, 시간 상수 은 원래 값인 Ci ( RA || Ri )보다 훨씬 크다.

고주파에서는 이차 항이 중요해진다. 에 대한 위의 결과가 유효하다고 가정하면, 두 번째 시간 상수(고주파 극점의 위치)는 Dω의 이차 항에서 다음과 같이 찾아진다.

이 표현에 곱 에 해당하는 이차 계수를 의 추정치와 함께 대입하면 두 번째 극점의 위치에 대한 추정치를 얻을 수 있다.

그리고 CM이 크기 때문에 는 원래 값인 CL ( Ro || RL )보다 작아지는 것처럼 보인다. 즉, 고주파 극점은 CC 때문에 주파수에서 더 높아졌다.

요약하자면, 축전기 CC를 도입하면 낮은 극점은 낮아지고 높은 극점은 높아졌다. 따라서 극점 분할이라는 용어가 적절한 설명인 것 같다.

 CC의 선택 
thumbnail|300px|그림 3: 2극 증폭기 설계의 이상화된 보드 선도 진폭 플롯. 이득은 첫 번째 극점 f1에서 20dB/decade로 떨어지다가 두 번째 극점 f2에서 기울기가 40dB/decade로 증가한다.
CC에 대한 좋은 값은 무엇인가? 일반적인 사용을 위해, 전통적인 설계(종종 지배극점 또는 단일극점 보상이라고 불림)는 증폭기 이득이 코너 주파수에서 0dB 이득 또는 그 이하까지 20dB/decade로 떨어지도록 요구한다. 이 설계로 증폭기는 안정적이며 단위 이득 전압 버퍼로 사용될 때도 거의 최적의 스텝 응답을 보인다. 더 공격적인 기술은 2극 보상이다.

설계를 얻기 위해 f2를 배치하는 방법은 그림 3에 나와 있다. 가장 낮은 극점 f1에서 보드 이득 플롯은 20dB/decade로 떨어지는 기울기로 꺾인다. 목표는 20dB/decade 기울기를 0dB까지 유지하는 것이며, 원하는 이득 감소(dB)인 20 log10 Av와 필요한 주파수 변화(로그 주파수 스케일에서)인 ( log10 f2  − log10 f1 ) = log10 ( f2 / f1 )의 비율을 취하면 f1과 f2 사이의 구간 기울기는 다음과 같다.

주파수 십진 당 기울기 

이는 f2 = Av f1일 때 20dB/decade이다. f2가 이만큼 크지 않으면, 두 번째 극점에서 발생하는 보드 플롯의 두 번째 꺾임이 이득이 0dB로 떨어지기 전에 플롯을 중단시켜 안정성을 저하시키고 스텝 응답을 악화시킨다.

그림 3은 주파수에 대한 올바른 이득 의존성을 얻으려면 두 번째 극점이 첫 번째 극점보다 최소한 Av배 높은 주파수에 있어야 함을 보여준다. 증폭기의 입력과 출력의 전압 분배기에 의해 이득이 약간 감소하므로, 입력과 출력의 전압 분배기에 대한 Av 보정을 적용하면 좋은 스텝 응답을 위한 극점-비율 조건은 다음과 같다.

thumbnail|350px|그림 4: Excel을 사용하여 이득의 함수로 나타낸 저주파 밀러 커패시턴스 CM(상단) 및 보상 커패시터 CC(하단). 커패시턴스 단위는 pF이다.

위에서 개발된 시간 상수에 대한 근사를 사용하면,

또는

 

이는 CC에 대한 적절한 값을 결정하는 이차 방정식을 제공한다. 그림 4는 이 방정식을 사용한 예시를 보여준다. 낮은 이득 값에서는 이 예시 증폭기가 보상 없이 극점-비율 조건을 만족하지만 (즉, 그림 4에서 보상 축전기 CC는 낮은 이득에서 작다), 이득이 증가함에 따라 필요한 극점 비율이 이득에 따라 증가하므로 보상 축전기가 빠르게 필요하게 된다 (즉, 그림 4에서 보상 축전기 CC는 이득에 따라 빠르게 증가한다). 더 큰 이득에서는, CC의 밀러 증폭(이득에 따라 증가한다, 밀러 방정식 참조) 때문에 필요한 CC가 이득 증가에 따라 감소하여 CC의 작은 값을 허용한다.

설계 불확실성에 대한 더 많은 안전 마진을 제공하기 위해, 종종 Av는 이 방정식의 오른쪽에서 Av의 두세 배로 증가된다. Sansen 또는 Huijsing과 스텝 응답에 대한 문서를 참조하라.

 슬루율 
위는 소신호 분석이다. 그러나 큰 신호가 사용될 때, 보상 축전기를 충전하고 방전해야 할 필요성이 증폭기 슬루율에 불리하게 영향을 미친다. 특히, 입력 램프 신호에 대한 응답은 CC를 충전해야 할 필요성에 의해 제한된다.

 같이 보기 
 주파수 보상
 밀러 효과
 공통 소스
 보드 선도
 스텝 응답
 CMOS 증폭기

 각주 

 외부 링크 
 Bode Plots in the Circuit Theory Wikibook
 Bode Plots in the Control Systems Wikibook

분류:회로 설계
분류:아날로그 회로