풀업 저항

섬네일|풀업(PU) 및 풀다운(PD) 저항을 보여주는 회로도. 스위치가 열려 있으면 PU/PD는 디지털 입력 전압을 각각 Vcc 또는 Vss로 당긴다. 스위치가 닫혀 있으면 디지털 입력은 낮은 임피던스 구동 소스에 연결되며, 이는 회로에 PU 또는 PD가 있는지 여부와 관계없이 로직 로우 또는 하이 레벨일 수 있다.

전자 논리 회로에서 풀업 저항, 풀업 레지스터(pull-up resistor, PU) 또는 풀다운 저항, 풀다운 레지스터(pull-down resistor, PD)는 신호의 알려진 상태를 보장하는 데 사용되는 저항기이다. 더 구체적으로, 풀업 저항 또는 풀다운 저항은 구동 신호가 없을 때 와이어가 각각 높은 논리 레벨 또는 낮은 논리 레벨을 갖도록 보장한다. 일반적으로 개폐기, 트랜지스터 및 전기 단자와 같은 구성 요소와 함께 사용되어 다른 구성 요소의 연결을 접지, 양극 공급 전압 (VCC) 또는 능동적으로 구동되는 논리 회로 출력과 같은 낮은 임피던스 논리 레벨 소스에 물리적으로 또는 전기적으로 방해하여 해당 구성 요소의 입력이 떠다니게 (즉, 불확정적인 전압을 갖게) 만드는 데 사용된다. 이는 예측 불가능하고 잠재적으로 손상적인 회로 동작을 초래할 수 있다.

예를 들어, 닫혔을 때 회로를 접지 또는 양극 공급 전압에 연결하는 개폐기의 경우, PU 또는 PD가 없으면 개폐기가 열렸을 때 회로가 떠다니게 된다. 풀업 또는 풀다운 저항을 구현하면 회로의 안정적이고 신뢰할 수 있으며 안전한 작동이 보장된다.

 원리 
개방된 스위치가 있는 회로에서는 해당 분기를 통해 전류가 흐르지 않는다. 이 때문에 키르히호프의 전기회로 법칙은 개방된 스위치를 가로지르는 전압을 지정하지 않는다. 전압은 주변 전기 노이즈, 누설 전류, 기생 용량으로 인해 예측 불가능하게 변동할 수 있다. 추가 소스나 경계 조건이 없으면 전압은 불확정적이며, 결과적으로 연결된 구성 요소의 전압도 정의되지 않는다.

풀업(또는 풀다운) 저항은 스위치가 열려 있을 때 전류가 전압 소스로 흐르는 정의된 경로를 제공한다. 이는 연결된 노드의 전압이 알려진 레벨, 일반적으로 논리 하이(또는 로우)로 설정되도록 보장한다. 이렇게 함으로써 개방된 스위치로 인한 불확정성을 제거하고, 키르히호프의 법칙이 전압을 안정적으로 결정하도록 허용한다.

 최적 저항 
풀업 저항이 오직 이 한 가지 목적만을 수행하고 다른 방식으로 회로에 간섭하지 않으려면 적절한 저항을 가진 저항기를 사용해야 한다. 이를 위해, 중요한 구성 요소들이 무한하거나 충분히 높은 온저항을 가지고 있다고 가정하며, 이는 예를 들어 FET로 만들어진 논리 게이트에서 보장된다. 이 경우, 스위치가 열려 있을 때 풀업 저항(충분히 낮은 임피던스)을 가로지르는 전압 강하는 실질적으로 사라지고, 회로는 양극 공급 전압에 직접 연결된 전선처럼 보인다. 반면에 스위치가 닫혔을 때 풀업 저항은 닫힌 스위치에 비해 충분히 높은 임피던스를 가져야 접지에 대한 연결에 영향을 미치지 않는다. 이 두 가지 조건을 함께 사용하여 풀업 저항의 임피던스에 대한 적절한 값을 도출할 수 있다. 그러나 일반적으로 중요한 구성 요소가 실제로 무한한 임피던스를 가지고 있다고 가정하여 하한만 도출된다.

비교적 낮은 저항(회로 내 다른 부분에 비해)을 가진 저항기는 종종 "강한" 풀업 또는 풀다운이라고 불린다. 회로가 열려 있을 때 출력은 매우 빠르게 높거나 낮아지지만(마치 RC 회로에서 전압이 변하는 것과 같이), 더 많은 전류를 소모한다. 비교적 높은 저항을 가진 저항기는 "약한" 풀업 또는 풀다운이라고 불린다. 회로가 열려 있을 때 출력은 더 느리게 높거나 낮아지지만, 더 적은 전류를 소모한다. 본질적으로 낭비되는 이 전류는 스위치가 닫혔을 때만 흐르며, 기술적으로는 스위치가 열린 후 회로에 축적된 전하가 접지로 방전될 때까지 짧은 시간 동안 흐른다.

 응용 
섬네일|수커넥터와 암커넥터가 있는 풀업(PU) 및 풀다운(PD) 저항의 일반적인 사용. 커넥터가 분리되면 PD는 이 상태를 나타내기 위해 "connected"를 로직 로우로 유지하고, "app_signal"은 PU에 의해 원하는 기본 상태(이 경우 로직 하이)로 유지된다. 커넥터가 결합되면 "connected"는 Vcc에 의해 로직 하이로 구동되어 양호한 연결을 나타내고, "app_signal"은 논리 버퍼에 의해 결정된 대로 로직 로우 또는 하이로 능동적으로 구동된다.

풀업 저항은 논리 게이트를 입력에 연결할 때 사용될 수 있다. 예를 들어, 입력 신호는 저항에 의해 풀업될 수 있으며, 그 다음 스위치 또는 점퍼 스트랩을 사용하여 해당 입력을 접지에 연결할 수 있다. 이는 구성 정보, 옵션 선택 또는 장치 문제 해결에 사용될 수 있다. 회로를 접지에 연결하는 데 사용되는 스위치의 경우, 풀업 저항(회로와 VCC 사이에 연결됨)은 스위치가 열려 있을 때 잘 정의된 전압(즉, VCC)을 보장한다. 회로를 VCC에 연결하는 데 사용되는 스위치의 경우(예: 스위치가 닫혔을 때 "하이" 신호를 전송하는 데 사용되는 경우), 회로와 접지 사이에 연결된 풀다운 저항은 스위치가 열려 있을 때 회로의 나머지 부분에 걸쳐 잘 정의된 접지 전압(즉, 논리 로우)을 보장한다.

풀업 저항은 개방 컬렉터 TTL 논리 장치와 같이 논리 장치가 전류를 공급할 수 없는 논리 출력에 사용될 수 있다. 이러한 출력은 외부 장치 구동, 조합 논리에서 유선-OR 기능, 또는 여러 장치가 연결된 논리 버스를 구동하는 간단한 방법에 사용된다.

풀업 저항은 논리 장치와 동일한 회로 기판에 장착된 개별 장치일 수 있다. 임베디드 제어 응용 프로그램을 위한 많은 마이크로컨트롤러는 논리 입력을 위한 내부, 프로그래밍 가능한 풀업 저항을 가지고 있어 많은 외부 구성 요소가 필요하지 않다.

풀다운 저항은 입력이 전압 제어 방식이므로 CMOS 논리 게이트와 함께 안전하게 사용될 수 있다. 연결되지 않은 TTL 논리 입력은 본질적으로 하이로 떠다니며, 입력을 로우로 강제하기 위해 훨씬 낮은 값의 풀다운 저항이 필요하다. 논리 "1"의 표준 TTL 입력은 일반적으로 40 µA의 소스 전류와 2.4 V 이상의 전압 레벨을 가정하여 작동하며, 50 k옴 이하의 풀업 저항을 허용한다. 반면에 논리 "0"의 TTL 입력은 0.8 V 미만의 전압에서 1.6 mA를 싱크해야 하므로 500 옴 미만의 풀다운 저항이 필요하다. 사용하지 않는 TTL 입력을 로우로 유지하면 더 많은 전류가 소모된다. 이러한 이유로 TTL 회로에서는 풀업 저항이 선호된다.

5 VDC에서 작동하는 접합형 트랜지스터 논리 제품군에서, 일반적인 풀업 저항 값은 전체 작동 온도 및 공급 전압 범위에서 필요한 논리 레벨 전류를 제공해야 하는 요구 사항에 따라 1000-5000 Ω이 될 것이다. CMOS 및 MOS 논리의 경우, 논리 입력에 필요한 누설 전류가 작기 때문에 수천에서 백만 옴에 이르는 훨씬 더 높은 값의 저항기를 사용할 수 있다.

 단점 
풀업 저항의 몇 가지 단점은 저항을 통해 전류가 흐를 때 소비되는 추가 전력과 능동 전류 소스에 비해 풀업의 속도 감소이다. 특정 논리 제품군은 풀업 저항을 통해 논리 입력에 유입되는 전원 공급 장치 과도 현상에 취약하며, 이는 풀업에 별도의 필터링된 전원 소스를 사용해야 할 수도 있다.

 같이 보기 
 Rp (USB) - USB-C 커넥터의 특정 유형의 풀업 저항
 Rd (USB), Ra (USB) - USB-C 커넥터의 특정 유형의 풀다운 저항
 세-상태

 더 읽어보기 
 폴 호로비츠 및 윈필드 힐, The Art of Electronics, 2판, 케임브리지 대학교 출판부, 캠브리지, 잉글랜드, 1989, 

 각주 

분류:전자 회로