shopkeeper/korean_wiki_content_only_120125 huggingface dataset:
주요 명소는 한때 노바라의 비안드라테 백작의 소유였던 성이다.
산 조르조 근처 산 주스토에는 피닌파리나 공장이 있었다.
비안드라테의 조르조의 시신은 마을 교회에 안장되어 있다.
산조르조카나베세에는 피닌파리나 자동차 공장이 있었다. 이 공장은 페라리 테스타로사와 푸조 406 쿠페를 포함한 여러 자동차 모델을 생산했다.
산조르조카나베세는 다음 도시와 자매 결연을 맺고 있다.
산마우리치오도파글리오(San Maurizio d'Opaglio)는 피에몬테 이탈리아 지방의 노바라도에 있는 코무네이다. 토리노에서 북동쪽으로 약 , 노바라에서 북서쪽으로 약 떨어져 있다.
산마우리치오도파글리오는 다음 지방 자치 단체와 접경한다: 고차노 (피에몬테주), 마돈나델사소 (이탈리아), 오르타산줄리오, 펠라 (피에몬테주), 그리고 포뇨.
산세콘도디피네롤로(San Secondo di Pinerolo, 피에몬테어: 산 세콘드, , )는 이탈리아 피에몬테주 토리노 광역시에 있는 코무네로, 토리노에서 남서쪽으로 약 떨어져 있다.
산세콘도디피네롤로는 다음 코무네들과 경계를 이룬다: 피네롤로, 산제르마노키소네, 포르테, 프라로스티노, 오사스코, 브리케라시오. 주요 볼거리는 키소네천 근처의 신고딕 양식 빌라인 미라돌로 성이다.
산자노(Sangiano)는 이탈리아 롬바르디아주 바레세도에 있는 코무네(지방 자치체)로, 밀라노에서 북서쪽으로 약 떨어져 있고 바레세에서 북서쪽으로 약 떨어져 있다. 2004년 12월 31일 기준으로 인구는 1,345명이고 면적은 이다.
산자노는 다음 코무네와 접한다: 베소초, 카라바테, 라베노-몸벨로, 레지우노.
산자노 지역에는 고정 볼트와 벨레이로 스포츠 클라이밍을 위해 준비된 "팔레시아 델 피쿠즈"라고 불리는 석회암 암벽이 있다.
산토스테파노로디자노(Santo Stefano Lodigiano, 로디자노: )는 이탈리아 롬바르디아주 로디도에 있는 코무네(지자체)로, 밀라노에서 남동쪽으로 약 떨어져 있으며 로디에서 남동쪽으로 약 떨어져 있다.
산토스테파노로디자노는 다음 지자체들과 접해 있다: 말레오, 코르노조비네, 코르노조비네, 폼비오, 산피오라노, 카셀레란디, 피아첸차, 피아첸차, 산로코알포르토.
이 지자체에는 1,700개 이상의 품목을 소장한 아기 &amp; 장난감 박물관이 있다.
소토일몬테(Sotto il Monte, ; "산 아래"), 공식 명칭 소토일몬테조반니크시이(소토일몬테 조반니 23세, Sotto il Monte Giovanni XXIII)는 이탈리아 북부의 코무네이다. 롬바르디아주 베르가모도에 위치한 이 마을의 공식 명칭은 리에세피오데치모(리에세 피오 10세)의 경우처럼 마을에서 가장 유명한 인물인 나중에 교황 요한 23세()가 된 안젤로 주세페 론칼리를 기념한다.
소토일몬테조반니크시이는 다음 도시와 자매 결연을 맺었다.
스트람비노(Strambino)는 이탈리아 피에몬테주의 토리노 광역시에 있는 코무네로, 토리노 북동쪽으로 약 떨어져 있다. 2021년 12월 1일 기준 인구는 6,132명이며 면적은 이다.
스트람비노는 다음 코무네들과 경계를 이룬다: 이브레아, 로마노카나베세, 카라비노, 베스티녜, 메르체나스코, 비스케, 칸디아카나베세.
이 코무네는 4개의 프라치오네로 구성된다: 체로네, 크로테, 카로네, 레알리치오.
타바냐스코(Tavagnasco)는 토리노 광역시의 코무네이자 이탈리아 피에몬테주의 코무네로, 토리노에서 북쪽으로 약 떨어져 있다.
타바냐스코는 세티모비토네, 퀸치네토, 트라베르셀라, 브로소, 콰솔로와 접한다.
토라차피에몬테(Torrazza Piemonte)는 이탈리아 피에몬테주 토리노 광역시에 있는 코무네로, 토리노 북동쪽으로 약 떨어져 있다.
트라나(Trana)는 이탈리아 북부 피에몬테주의 토리노 광역시에 있는 코무네로, 토리노 서쪽으로 약 떨어져 있다.
발델라토레(Val della Torre)는 이탈리아 피에몬테주 토리노 광역시에 있는 코무네로, 토리노 북서쪽 약 지점에 위치한다.
이곳은 그라이안알프스산맥에 위치한다. 몬테 콜롬바노의 정상은 자치체 영토 내에 있다.
발페르가(Valperga)는 이탈리아의 피에몬테주 토리노 광역시에 있는 코무네로, 토리노 북쪽으로 약 떨어진 카나베세 역사 지역에 있다.
이곳에는 순례와 예배 장소로 유명한 벨몬테의 사크로 몬테가 있다. 이 사크로 몬테는 1712년 프란치스코회 미켈란젤로 다 몬틸리오의 주도로 지어졌다. 2003년, 이 성소는 유네스코에 의해 세계유산 목록에 등재되었다. 발페르가 성 또한 이 도시에 위치한다.
2,3-다이하이드로싸이오펜(2,3-Dihydrothiophene)은 화학식 SC4H6의 헤테로고리 화합물이자 유기황 화합물이다. 이것은 더 대칭적인 2,5-다이하이드로싸이오펜과 이성질체 관계이다. 다이하이드로싸이오펜의 두 이성질체는 싸이오에터와 같은 냄새를 가진 무색 액체이다. 반응성 측면에서 두 이성질체는 알켄과 싸이오에터의 특성을 모두 나타내며, 탄소에서 첨가 반응을, 황에서 산화 반응을 겪는다. 반대로, 싸이오펜은 이 두 반응을 모두 하지 않는다.
자연에서의 다이하이드로싸이오펜.
다이하이드로싸이오펜은 흰 서양송로의 향기에 기여한다. 주요 성분은 3-메틸-4,5-다이하이드로싸이오펜(대체 이름: 4-메틸-2,3-다이하이드로싸이오펜)으로, 서양송로의 자실체에 있는 박테리아 군락에 의해 생성된다.
다이하이드로싸이오펜(Dihydrothiophene)은 헤테로고리 유기황 화합물이다. 모체 C4H6S에 대해 두 가지 이성질체가 가능하다.
치환기에 따라 일부 다이하이드로싸이오펜은 4,5-다이하이드로싸이오펜이라고 불린다.
2,3-다이하이드록시신남산(2,3-Dihydroxycinnamic_acid)은 하이드록시신남산이다. 커피산의 이성질체이다.
인간의 소변에서 발견되는 대사물질이다.
2,3-다이메틸뷰테인(2,3-Dimethylbutane)은 헥세인의 이성질체이다. 화학식은 (CH3)2CHCH(CH3)2이다. 57.9 °C에서 끓는 무색 액체이다.
2,4,6-트라이브로모페놀(2,4,6-Tribromophenol, TBP)은 브로민화된 페놀 유도체이다. 살진균제, 목재 방부제, 난연제 제조의 중간체로 사용된다.
해양 퇴적물에서 해양 동물의 대사산물로 자연 TBP가 확인되었지만, 상업용 제품은 산업적으로 준비된다. 2001년 TBP의 생산량은 일본에서 2500톤/년, 전 세계적으로 9500톤/년으로 추정되었다. TBP는 원소 브로민과 페놀의 제어된 반응을 통해 제조될 수 있다.
TBP의 주요 용도는 브로민화된 에폭시 수지와 같은 난연제 제조의 중간체로 사용된다. TBP는 수산화 나트륨과 반응하여 나트륨 염을 형성하며, 이는 살진균제 및 목재 방부제로 사용된다.
비스무트 염.
비스무트 염은 제로폼 드레싱의 활성 성분이다.
TBP로 처리된 제품의 미생물 대사는 곰팡이 냄새가 나는 2,4,6-트라이브로모아니솔 (TBA)을 생성하는 것으로 알려져 있다. 2010년과 2011년, 화이자와 존슨앤드존슨은 TBP로 처리된 목재 팔레트에서 나는 TBA 냄새 때문에 일부 제품을 자발적으로 리콜했다.
아래는 다양한 금속 산화물 반도체 전계효과 트랜지스터 (MOSFET, 또는 MOS 트랜지스터) 반도체 제조 공정 노드에 대한 많은 반도체 스케일 예시를 나열한 것이다.
MOSFET 시연 타임라인.
&lt;section begin="Demonstrations"/&gt;
기타 유형의 MOSFET.
&lt;section end="Demonstrations"/&gt;
트랜지스터 카운트(transistor count)는 전자 장치(일반적으로 단일 기판 또는 실리콘 다이)에 있는 트랜지스터 수이다. 이는 집적 회로 복잡성의 가장 일반적인 측정값이다(현대 마이크로프로세서의 대부분의 트랜지스터는 캐시 메모리에 포함되어 있지만, 캐시 메모리는 대부분 동일한 메모리 셀 회로를 여러 번 복제하여 구성된다). MOS 트랜지스터 수의 증가율은 일반적으로 약 2년마다 트랜지스터 수가 두 배로 증가한다는 무어의 법칙을 따른다. 그러나 다이 면적에 직접 비례하므로 트랜지스터 수는 해당 제조 기술의 발전도를 나타내지 않는다. 이에 대한 더 나은 지표는 반도체의 트랜지스터 수를 다이 면적으로 나눈 값인 트랜지스터 밀도이다.
, 플래시 메모리에서 가장 높은 트랜지스터 수는 마이크론의 2테라바이트 (3D-스택) 16개 다이, 232층 V-NAND 플래시 메모리 칩으로, 5.3조 개의 플로팅 게이트 MOSFET을 가지고 있다(트랜지스터당 3비트).
기준으로 단일 칩 프로세서에서 가장 높은 트랜지스터 수는 세레브라스의 딥 러닝 프로세서 웨이퍼 스케일 엔진 2이다. 이 프로세서는 TSMC의 7 nm 공정 핀펫 공정으로 제조된 웨이퍼에 84개의 노출된 필드(다이)에 2.6조 개의 MOSFET이 들어있다.
, 가장 높은 트랜지스터 수를 가진 그래픽 처리 장치는 엔비디아의 블랙웰 기반 B100 가속기로, TSMC의 맞춤형 4NP 공정 노드로 제작되었으며 총 2080억 개의 MOSFET을 포함한다.
기준으로 소비자 마이크로프로세서에서 가장 높은 트랜지스터 수는 애플의 ARM 아키텍처 기반 듀얼 다이 M3 울트라 SoC에 있는 1840억 개의 트랜지스터이며, 이는 TSMC의 3 nm 반도체 제조 공정으로 제조된다.
수많은 집적 회로로 구성된 컴퓨터 시스템 측면에서, 가장 많은 트랜지스터 수를 가진 슈퍼컴퓨터는 중국이 설계한 선웨이 타이후라이트였는데, 이 슈퍼컴퓨터는 모든 CPU/노드를 합쳐 "하드웨어 처리 부분에 약 400조 개의 트랜지스터"를 가지고 있었고, "DRAM에는 약 12경 개의 트랜지스터가 포함되어 있으며, 이는 전체 트랜지스터의 약 97%에 해당한다." 비교하자면, 쌀알보다 훨씬 작은 가장 작은 컴퓨터는 약 10만 개의 트랜지스터를 가지고 있었다. 초기 실험적인 고체 컴퓨터는 130개 정도의 트랜지스터를 가졌지만 많은 양의 다이오드 논리를 사용했다. 최초의 탄소 나노튜브 컴퓨터는 178개의 트랜지스터를 가졌고 1비트 단일 명령어 집합 컴퓨터였으며, 이후의 컴퓨터는 16비트이다(그 명령어 집합은 32비트 RISC-V이지만).
이온 트랜지스터 칩("물 기반" 아날로그 제한 프로세서)은 최대 수백 개의 트랜지스터를 가지고 있다.
제조된 총 트랜지스터 수 추정치:
마이크로프로세서는 컴퓨터의 중앙 처리 장치 기능을 단일 집적 회로에 통합한다. 이는 디지털 데이터를 입력으로 받아 메모리에 저장된 지침에 따라 처리하고 결과를 출력으로 제공하는 다목적 프로그래밍 가능 장치이다.
1960년대의 MOS 집적회로 기술 개발은 최초의 마이크로프로세서 개발로 이어졌다. 1970년 미국 해군의 F-14 톰캣 전투기를 위해 개럿 에어리서치가 개발한 20비트 MP944는 디자이너 레이 홀트에 의해 최초의 마이크로프로세서로 여겨진다. 이는 6개의 MOS 칩으로 제작된 다중 칩 마이크로프로세서였다. 그러나 1998년까지 해군에 의해 기밀로 분류되었다. 1971년에 출시된 4비트 인텔 4004는 최초의 단일 칩 마이크로프로세서였다.
현대 마이크로프로세서는 일반적으로 온칩 캐시 메모리를 포함한다. 이러한 캐시 메모리에 사용되는 트랜지스터 수는 일반적으로 마이크로프로세서의 논리(즉, 캐시 제외)를 구현하는 데 사용되는 트랜지스터 수를 훨씬 초과한다. 예를 들어, 마지막 DEC 알파 칩은 트랜지스터의 90%를 캐시에 사용한다.
그래픽 처리 장치 (GPU)는 디스플레이로 출력하기 위한 프레임 버퍼에 이미지를 구축하는 속도를 높이기 위해 메모리를 빠르게 조작하고 변경하도록 설계된 특수 전자 회로이다.
설계자는 엔비디아 및 AMD와 같은 기술 기업을 의미하며, 집적 회로 칩의 논리를 설계한다. 제조사("Fab.")는 TSMC 및 삼성 반도체와 같은 파운드리에서 반도체 제조 공정을 사용하여 칩을 제작하는 반도체 회사를 의미한다. 칩의 트랜지스터 수는 제조사의 제조 공정에 따라 달라지며, 더 작은 반도체 노드는 일반적으로 더 높은 트랜지스터 밀도를 가능하게 하여 더 높은 트랜지스터 수를 허용한다.
GPU와 함께 제공되는 램 (VRAM, SGRAM 또는 HBM 등)은 총 트랜지스터 수를 크게 증가시키며, 메모리는 일반적으로 그래픽 카드의 트랜지스터 대부분을 차지한다. 예를 들어, 엔비디아의 테슬라 P100은 16 GB의 HBM2 메모리 외에 GPU에 150억 개의 핀펫 (16 nm)이 있어 그래픽 카드에 총 약 1500억 개의 MOSFET이 있다. 다음 표에는 메모리가 포함되지 않는다. 메모리 트랜지스터 수는 아래 메모리 섹션을 참조하십시오.
FPGA.
FPGA는 제조 후 고객 또는 설계자가 구성하도록 설계된 집적 회로이다.
반도체 메모리는 일반적으로 컴퓨터 메모리로 사용되는 집적 회로에 구현된 전자 데이터 저장 장치이다. 1970년대 이후 거의 모든 반도체 메모리는 접합형 트랜지스터를 대체하여 MOSFET(MOS 트랜지스터)을 사용했다. 반도체 메모리에는 크게 두 가지 유형이 있다. 랜덤 액세스 메모리(RAM)와 비휘발성 메모리(NVM)가 있다. RAM 유형에는 동적 램(DRAM)과 정적 램(SRAM)이 있으며, NVM 유형에는 플래시 메모리와 고정 기억 장치(ROM)가 있다.
일반적인 CMOS SRAM은 셀당 6개의 트랜지스터로 구성된다. DRAM의 경우 1T1C, 즉 하나의 트랜지스터와 하나의 커패시터 구조가 일반적이다. 충전 여부에 따라 1 또는 0을 저장하는 데 사용된다. 플래시 메모리에서는 데이터가 플로팅 게이트에 저장되며, 트랜지스터의 저항을 감지하여 저장된 데이터를 해석한다. 저항을 얼마나 미세하게 분리할 수 있는지에 따라 하나의 트랜지스터는 최대 3비트를 저장할 수 있으며, 이는 트랜지스터당 8개의 고유한 저항 수준이 가능하다는 의미이다. 그러나 미세한 규모는 반복성 문제와 그로 인한 신뢰성 문제를 수반한다. 일반적으로 낮은 등급의 2비트 MLC 플래시는 플래시 드라이브에 사용되므로 16 GB 플래시 드라이브에는 약 640억 개의 트랜지스터가 포함된다.
SRAM 칩의 경우 6개 트랜지스터 셀(비트당 6개 트랜지스터)이 표준이었다. 1970년대 초 DRAM 칩은 3개 트랜지스터 셀(비트당 3개 트랜지스터)을 사용했지만, 1970년대 중반 4Kb DRAM 시대부터 단일 트랜지스터 셀(비트당 1개 트랜지스터)이 표준이 되었다. 단일 레벨 플래시 메모리에서는 각 셀에 하나의 플로팅 게이트 MOSFET(비트당 하나의 트랜지스터)이 포함되어 있으며, 반면 멀티 레벨 플래시에는 트랜지스터당 2, 3 또는 4비트가 포함된다.
플래시 메모리 칩은 일반적으로 최대 128층으로 적층되어 생산되며, 136층은 관리되고, 최종 사용자 장치에는 제조업체로부터 최대 69층까지 제공된다.
트랜지스터 컴퓨터.
트랜지스터가 발명되기 전에는 상업용 천공 카드 기계와 실험용 초기 컴퓨터에 전자계전기가 사용되었다. 세계 최초의 작동 가능한 프로그래밍 가능하고 완전 자동 디지털 컴퓨터인 1941년 Z3 22-비트 워드 길이 컴퓨터는 2,600개의 릴레이를 가지고 있었고 약 4–5 Hz의 클럭 속도로 작동했다. 1940년 복소수 컴퓨터(Complex Number Computer, 나중에 Model 1로 개명)는 500개 미만의 릴레이를 가지고 있었지만, 완전한 프로그래밍이 불가능했다. 초기 실용 컴퓨터는 진공관과 솔리드 스테이트 다이오드 논리를 사용했다. 에니악은 18,000개의 진공관, 7,200개의 크리스털 다이오드, 1,500개의 릴레이를 가지고 있었고, 많은 진공관에는 두 개의 3극 진공관 요소가 포함되어 있었다.
2세대 컴퓨터는 개별 트랜지스터, 솔리드 스테이트 다이오드 및 자기 메모리 코어로 채워진 보드를 특징으로 하는 트랜지스터 컴퓨터였다. 맨체스터 대학교에서 개발된 실험적인 1953년 48비트 트랜지스터 컴퓨터는 전 세계에서 처음으로 작동한 트랜지스터 컴퓨터로 널리 알려져 있다(프로토타입은 92개의 점 접촉 트랜지스터와 550개의 다이오드를 가지고 있었다). 이후 1955년 버전은 총 250개의 접합형 트랜지스터와 1,300개의 점 접촉 다이오드를 사용했다. 이 컴퓨터는 또한 클럭 생성기에 소수의 진공관을 사용했기 때문에 최초의 "완전" 트랜지스터화된 컴퓨터는 아니었다. 일본전기시험소에서 1956년에 개발된 ETL Mark III는 프로그램 내장 방식을 사용한 최초의 트랜지스터 기반 전자 컴퓨터였을 수 있다. 이 컴퓨터는 "약 130개의 점 접촉 트랜지스터와 약 1,800개의 저마늄 다이오드가 논리 요소로 사용되었으며, 이들은 꽂고 뺄 수 있는 300개의 플러그인 패키지에 보관되었다." 1958년 십진 아키텍처 IBM 7070은 완전한 프로그래밍이 가능한 최초의 트랜지스터 컴퓨터였다. 이 컴퓨터는 약 14,000개의 표준 모듈형 시스템(SMS) 카드에 약 30,000개의 합금 접합 저마늄 트랜지스터와 22,000개의 저마늄 다이오드를 가지고 있었다. 1959년 "MOBIle DIgital Computer"의 약자인 MOBIDIC은 12,000파운드(약 5,443kg)의 무게로 세미 트레일러 트럭의 트레일러에 장착되었으며, 전장 데이터용 트랜지스터 컴퓨터였다.
3세대 컴퓨터는 집적 회로(IC)를 사용했다. 1962년 15비트 (패리티 포함 16비트) 아폴로 가이던스 컴퓨터는 약 12,000개의 트랜지스터와 32,000개의 저항을 위해 "약 4,000개의 '타입-G'(3입력 NOR 게이트) 회로"를 사용했다.
1964년 출시된 IBM 시스템/360은 하이브리드 회로 팩에 개별 트랜지스터를 사용했다. 1965년 12비트 PDP-8 CPU는 많은 카드에 1409개의 개별 트랜지스터와 10,000개 이상의 다이오드를 가지고 있었다. 1968년 PDP-8/I부터 시작된 이후 버전은 집적 회로를 사용했다. PDP-8은 나중에 마이크로프로세서인 인터실 6100으로 재구현되었다(아래 참조).
다음 세대 컴퓨터는 1971년 인텔 4004를 시작으로 MOS 트랜지스터를 사용한 마이크로컴퓨터였다. 이들은 가정용 컴퓨터 또는 개인용 컴퓨터(PC)에 사용되었다.
이 목록에는 1950년대와 1960년대의 초기 트랜지스터 컴퓨터(2세대) 및 IC 기반 컴퓨터(3세대)가 포함된다.
논리 함수.
일반적인 논리 함수의 트랜지스터 개수는 정적 CMOS 구현을 기준으로 한다.
병렬 시스템.
역사적으로 초기 병렬 시스템의 각 처리 요소는 —당시 모든 CPU와 마찬가지로— 여러 칩으로 구성된 직렬 컴퓨터였다. 칩당 트랜지스터 개수가 증가함에 따라 각 처리 요소는 더 적은 수의 칩으로 구성될 수 있었고, 나중에는 각 멀티 코어 칩에 더 많은 처리 요소가 포함될 수 있었다.
굿이어 MPP: (1983?) 칩당 8개의 픽셀 프로세서, 칩당 3,000 ~ 8,000개의 트랜지스터.
브루넬 대학교 스케이프 (단일 칩 어레이 처리 요소): (1983) 칩당 256개의 픽셀 프로세서, 칩당 120,000 ~ 140,000개의 트랜지스터.
셀 브로드밴드 엔진: (2006) 칩당 9개의 코어를 가졌고, 칩당 2억 3,400만 개의 트랜지스터를 가졌다.
트랜지스터 밀도.
트랜지스터 밀도는 단위 면적당 제조되는 트랜지스터의 수로, 일반적으로 제곱 밀리미터(mm2)당 트랜지스터 수로 측정된다. 트랜지스터 밀도는 일반적으로 게이트 길이에 비례하며, 반도체 공정(반도체 제조 공정이라고도 함)은 일반적으로 나노미터(nm) 단위로 측정된다. 2019년 10월 기준, 가장 높은 트랜지스터 밀도를 가진 반도체 공정은 TSMC의 5나노미터 공정으로, 제곱 밀리미터당 1억 7,130만 개의 트랜지스터를 가지고 있다(이는 트랜지스터 간 거리가 76.4 nm임을 의미하며, 상대적으로 무의미한 "5nm"보다 훨씬 크다).
게이트 수.
특정 응용 분야에서는 트랜지스터 수 대신 게이트 수라는 용어가 선호된다. 이는 설계를 구현하는 데 필요한 트랜지스터 및 기타 전자 장치로 구성된 논리 회로의 수를 나타낸다.
닮은모래가는납작벌레 ()는 아프로-동양구가 원 서식지이며 전 세계 여러 곳으로 유입된 가는납작벌레과의 곤충이다.
닮은모래가는납작벌레는 아시아 지역의 경우 인도, 스리랑카, 네팔, 부탄, 일본, 말레이시아에 서식하는 것으로 기록되어 있나. 파푸아 뉴기니와 오스트레일리아에도 분포한다는 일부 보고가 있다. 아프리카의 경우, 탄자니아, 우간다, 남아프리카공화국, 마다가스카르, 모리셔스, 레위니옹에서 발견된다. 그보다 멀리 떨어져 있는 브라질과 이탈리아에서도 발견된다. 2021~2024년 사이에 진행된 조사에 따르면, 대한민국의 제주도에서 미기록종으로 발견되었다.
평균 몸길이는 약 2.23~2.96mm이다. 딱지 날개 위에서 발견되는 길다란 봉합점이 있다. 앞가슴은 다른 근연종들과 비교해 볼 때 가로 폭이 덜하다. 앞가슴 기부 앞에 있는 가로 함몰 부위는 뚜렷하지 않다. 양 옆의 이는 넓다. 수컷의 경우, 수컷 생식기는 끝을 향해 있는 가운데 엽이 점점 좁아진다. 딱지날개에 있는 구멍 줄은 좁게 나 있다. 제9배판은 Y자형으로 뻗어 있으며 길쭉하다. 양 옆의 경판은 길쭉하고 막질이다.
성충은 보통 썩어가는 식물 기질·건초더미·메마른 자른 풀·잎 잔해에서 발견된다. 빛에 쉽게 이끌리는 성향이 있다.
도파민 β-하이드록실화효소(, DBH) ()는 사람에서 DBH 유전자에 의해 부호화되는 효소이다. 도파민 β-일산소화효소()라고도 한다. 도파민 β-하이드록실화효소는 도파민을 노르에피네프린으로 전환하는 과정을 촉매한다.
도파민 β-하이드록실화효소의 세 가지 기질은 도파민, 비타민 C(아스코르브산), O2이고, 생성물은 노르에피네프린, 디하이드로아스코르브산, H2O이다.
도파민 β-하이드록실화효소는 4개의 동일한 소단위체로 구성된 290 kDa의 구리 함유 산소화효소이며, 활성 시에는 보조 인자로 아스코르브산을 필요로 한다.
도파민 β-하이드록실화효소는 막에 결합된 저분자 신경전달물질의 합성에 관여하는 유일한 효소로, 소포 내부에서 합성되는 유일한 신경전달물질로 알려진 노르에피네프린을 만든다. 도파민 β-하이드록실화효소는 중추신경계의 노르아드레날린작동성 뉴런(청색반점)과 말초신경계(교감 신경절)에서 발현되며, 부신속질의 크롬친화성세포에서도 발현된다.
일렉트로닉스에서 단채널 효과(short-channel effect, 쇼트 채널 이펙트)는 채널 길이가 소스 및 드레인 접합부의 공핍층 너비와 비슷한 MOSFET에서 발생한다. 이러한 효과에는 특히 드레인 유기 장벽 저하, 속도 포화, 양자 구속 및 고온 캐리어 열화가 포함된다.
기후변화 시나리오(climate change scenario)는 "주요 동인의 집합"을 기반으로 한 가상의 미래이다. 시나리오는 기후변화 완화와 기후변화 적응의 장기적인 효과를 탐구한다.
시나리오는 미래가 어떻게 전개될지 이해하는 데 도움이 된다. 시나리오는 어떤 결정이 기후변화 완화와 기후변화 적응에 가장 의미 있는 영향을 미칠지 보여줄 수 있다.
기후변화 시나리오와 밀접하게 관련된 것은 더 구체적이고 행동 지향적인 경로이다. 그러나 문헌에서는 시나리오와 경로라는 용어가 종종 혼용된다.
많은 변수가 기후변화 시나리오에 영향을 미친다. 세 가지 중요한 변수는 인구 수(및 인구 증가), 경제 활동, 새로운 기술이다. 경제 모형 및 에너지 모델 (예: World3 및 POLES)은 이러한 변수의 효과를 정량화한다.
기후변화 시나리오는 국가, 지역 또는 전 세계적 규모로 존재한다. 각국은 결정을 더 잘 이해하기 위해 시나리오 연구를 사용한다. 이는 적응 계획 또는 국가별 결정 기여를 개발할 때 유용하다. 파리 협정과 같은 기후변화 완화를 위한 국제 목표는 이러한 시나리오 연구를 기반으로 한다. 예를 들어, IPCC의 지구 온난화 1.5°C 특별 보고서는 2018년 유엔 기후변화 회의에 "핵심적인 과학적 입력"이었다. 이 보고서에서는 지구 온난화 완화를 위한 시나리오를 설명하는 다양한 경로가 고려된다. 경로는 예를 들어 에너지 공급 및 이산화 탄소 제거 포트폴리오를 포함한다.
IPCC 제6차 평가 보고서는 시나리오를 다음과 같이 정의한다: "주요 동인과 관계에 대한 일련의 가정에 기반하여 미래가 어떻게 발전할 수 있는지에 대한 그럴듯한 설명." 일련의 시나리오는 가능한 미래의 범위를 보여준다.
시나리오는 예측이 아니다. 시나리오는 의사 결정자가 특정 결정의 효과가 무엇인지 이해하는 데 도움이 된다.
경로의 개념은 밀접하게 관련되어 있다. 경로의 공식적인 정의는 다음과 같다: "미래 상태를 향한 자연 및 인간 시스템의 시간적 진화. [...] 경로 접근 방식은 [...] 다양한 규모에 걸쳐 다양한 역학, 목표 및 행위자를 포함한다."
즉, 경로는 시나리오를 현실로 만들기 위해 취해야 할 행동을 나열한 로드맵이다. 의사 결정자는 경로를 사용하여 예를 들어 화석연료의 단계적 폐지 시기 또는 화석 연료 보조금 감소와 관련하여 계획을 세울 수 있다.
경로는 시나리오에 비해 더 구체적이고 행동 지향적이다. 목표하는 기후 목표를 달성하기 위한 로드맵을 제공한다. 미래에 동일한 시나리오 종점을 달성하기 위한 여러 경로가 있을 수 있다.
문헌에서는 시나리오와 경로라는 용어가 종종 혼용된다. IPCC의 물리 과학적 기반에 대한 출판물은 시나리오를 더 많이 사용하는 경향이 있는 반면, 완화에 대한 출판물은 모델링된 배출 및 완화 경로를 용어로 사용하는 경향이 있다.
다음과 같은 유형의 시나리오가 있다:
기준 시나리오는 대안 시나리오, 예를 들어 완화 시나리오와 비교하기 위한 참조로 사용된다. 온실 기체 배출의 광범위한 정량적 예측이 도출되었다. "SRES" 시나리오는 "기준" 배출 시나리오(즉, 배출을 제한하려는 미래 노력이 이루어지지 않는다고 가정)이며, 과학 문헌에서 자주 사용되었다(자세한 내용은 배출 시나리오에 관한 특별 보고서 참조).
기후변화 시나리오는 가능한 미래의 이야기로 생각할 수 있다. 이는 거버넌스, 사회 구조 및 제도와 같이 정량화하기 어려운 요소를 설명할 수 있게 해준다. 시나리오에는 지속 가능한 발전의 변형부터 사회, 경제, 환경 시스템의 붕괴에 이르기까지 상당한 다양성이 있다.
미래 온실가스 배출에 영향을 미치는 요인.
다음 매개변수는 시나리오의 모습을 결정하는 데 영향을 미친다: 미래 인구 수준, 경제 활동, 거버넌스 구조, 사회적 가치 및 기술 변화 패턴. 경제 활동과 온실 가스 배출량 간의 관계에서는 강력한 패턴이 발견되지 않았다. 경제 성장은 온실 가스 배출량 증가 또는 감소와 양립할 수 있는 것으로 나타났다. 후자의 경우, 배출량 증가는 에너지 효율 증가, 비-화석연료 에너지원으로의 전환 및 탈산업 3차 산업 경제로의 전환에 의해 중재된다.
배출량 예측에 영향을 미치는 요인은 다음과 같다.
시나리오를 생성할 때 중요한 고려 사항은 개발도상국에서 사회 및 경제 발전이 어떻게 진행될 것인가 하는 점이다. 예를 들어, 개발도상국이 현재의 산업 국가와 유사한 개발 경로를 따른다면, 배출량이 매우 크게 증가할 수 있다. 배출량은 경제 성장률에만 의존하지 않는다. 다른 요인으로는 생산 시스템의 구조적 변화, 에너지와 같은 부문의 기술 패턴, 인간 정착지 및 도시 구조의 지리적 분포(예: 교통 요구 사항에 영향), 소비 패턴(예: 주거 패턴, 여가 활동 등), 그리고 보호무역의 정도와 지역 무역 블록의 형성이 기술 가용성에 영향을 미칠 수 있다.
대부분의 연구에서 다음 관계가 발견되었다(그러나 인과 관계의 증거는 아니다):
온실 가스 배출량 예측 추세는 다양한 형식으로 표시된다.
완화 시나리오.
기후변화 완화 시나리오는 화석 연료 이외의 에너지원으로의 포괄적인 전환과 같은 의도적인 조치를 통해 지구 온난화를 줄이는 가능한 미래를 의미한다. 이는 기후변화의 부정적인 결과를 제한하는 수준으로 대기 중 온실 가스 농도를 안정화하기 위해 배출량을 최소화하는 조치이다. 이러한 시나리오를 사용하여 다양한 수준의 전 세계적 열망 틀 내에서 경제에 미치는 다양한 탄소 가격의 영향을 검토할 수 있다.
파리 협정은 기후변화의 영향을 줄이기 위해 지구 온도 상승을 산업화 이전 수준보다 2°C 미만, 가급적 1.5°C 미만으로 유지하는 것을 목표로 한다. 일반적인 완화 시나리오는 이산화 탄소()의 목표 대기 농도와 같은 장기 목표를 선택하고, 그 목표에 맞춰 조치를 조정함으로써 구성된다. 예를 들어, 전 세계 및 국가별 온실 기체 순배출량에 상한선을 설정하는 방식이다.
농도 시나리오.
지구를 냉각시키거나 따뜻하게 하는 기후변화에 대한 기여는 종종 복사강제력 또는 행성의 에너지 수지에 도입하는 불균형으로 설명된다. 현재와 미래에 인위적인 이산화 탄소는 이 강제력의 주요 구성 요소로 여겨지며, 다른 구성 요소의 기여는 종종 "백만분율 CO2e" (ppm CO2e) 또는 동일한 규모의 복사 강제력을 생성할 이산화 탄소 농도의 증감량으로 정량화된다.
450 ppm.
IEA의 2008년 에너지 기술 전망 간행물에 나오는 BLUE 시나리오는 장기적으로 450ppm 농도에 도달하는 경로를 설명한다. 조지프 롬은 14가지 쐐기를 적용하여 이 목표를 달성하는 방법을 스케치했다.
위에서 언급된 2008년 세계 에너지 전망은 또한 "450 정책 시나리오"를 설명한다. 이 시나리오에서는 2030년까지 추가 에너지 투자가 기준 시나리오보다 미국 달러$9.3조 달러에 달한다. 이 시나리오는 또한 2020년 이후 OECD 및 유럽 연합 국가에서 처음 운영되는 전 세계 탄소 배출권 거래제에 중국 및 인도와 같은 주요 경제국들이 참여하는 것을 특징으로 한다. 또한 덜 보수적인 450ppm 시나리오는 광범위한 음의 배출, 즉 대기에서 를 제거하는 것을 요구한다. 국제 에너지 기구(IEA)와 OECD에 따르면, "더 낮은 농도 목표(450ppm) 달성은 BECCS 사용에 크게 의존한다."
550 ppm.
이것은 스턴 보고서에서 (상한선으로) 주장된 목표이다. 산업화 이전 시대에 비해 수준이 약 두 배가 되는 것은 기후 민감도의 통상적인 추정치에 따르면 약 3도 정도의 온도 상승을 의미한다. 파칼라와 소콜로프는 15개의 "쐐기"를 나열했는데, 이 중 7개만 조합해도 수준을 550ppm 미만으로 유지하기에 충분할 것이다.
국제 에너지 기구의 2008년 세계 에너지 전망 보고서는 세계 에너지 미래에 대한 "2008년 중반까지 이미 채택된 정부 정책 외에 새로운 정책이 없다고 가정하는" "기준 시나리오"와, 그 다음 "탄소 배출권 거래제도", 부문별 협정 및 국가적 조치의 혼합인 추가 정책이 채택되는 "550 정책 시나리오"를 설명한다. 기준 시나리오에서는 2006년에서 2030년 사이에 세계가 에너지 공급 인프라에 26.3조 달러를 투자한다. 550 정책 시나리오에서는 이 기간 동안 추가로 4.1조 달러가 투자되며, 대부분 효율성 증가에 사용되어 7조 달러 이상의 연료비 절감 효과를 가져온다.
일반적으로 사용되는 경로 설명.
기후변화 시나리오와 밀접하게 관련된 것은 더 구체적이고 행동 지향적인 경로이다.
IPCC 평가 보고서는 다음 유형의 경로에 대해 언급한다:
국가 기후 (변화) 예측.
광범위한 그럴듯한 기후 결과를 탐색하고 예측에 대한 신뢰도를 높이기 위해 국가 기후변화 예측은 종종 여러 대기 대순환 모형(GCM)에서 생성된다. 이러한 기후 앙상블은 교란 물리 앙상블(PPE), 다중 모델 앙상블(MME) 또는 초기 조건 앙상블(ICE)의 형태를 취할 수 있다. 기본 GCM의 공간 해상도는 일반적으로 상당히 거칠기 때문에, 예측은 지역 기후 모델(RCM)을 사용하여 동적으로 다운스케일링되거나 통계적으로 다운스케일링되는 경우가 많다. 일부 예측에는 국가 경계보다 큰 지역의 데이터가 포함되는데, 예를 들어 집수 구역의 초국경 하천을 더 완전히 평가하기 위함이다.
다양한 국가들은 이해관계자들과의 피드백 및 상호 작용을 통해 국가 기후 예측을 생산했다. 이러한 참여 노력은 지역 난방일수와 같은 부문별 기후 지표 제공을 포함하여 이해관계자의 요구에 맞춰 기후 정보를 맞춤화하는 데 도움이 되었다.
30개 이상의 국가가 기후변화에 관한 유엔 기본 협약에 가장 최근 제출한 자료에서 국가 기후 예측/시나리오를 보고했다. 많은 유럽 정부 또한 기후변화에 대한 국가 정보 포털에 자금을 지원했다.
자체 기후변화 예측을 개발할 자원이 부족한 국가를 위해 UNDP 또는 FAO와 같은 조직은 예측 및 국가 적응 프로그램(NAPA) 개발을 지원했다.
심각한 불확실성 하에서의 의사결정과 같은 의사결정 과정은 여러 기후 시나리오를 사용하여 다양한 잠재적 미래에서 취약성과 행동 기능을 평가할 수 있다.
비르트의 법칙(Wirth's law)은 컴퓨터 성능에 대한 격언으로, 소프트웨어가 하드웨어가 빨라지는 것보다 더 빠르게 느려진다는 것을 말한다.
이 격언은 1995년 논문 "A Plea for Lean Software"에서 이 격언을 논의한 컴퓨터 과학자 니클라우스 비르트의 이름을 따서 명명되었다.
비르트는 이 말을 마르틴 라이저에게 돌렸는데, 라이저는 자신의 오베론 시스템에 대한 책 서문에서 다음과 같이 썼다. "하드웨어의 발전이 모든 소프트웨어 문제를 해결할 것이라는 희망이 있다. 그러나 비판적인 관찰자는 소프트웨어가 크기와 느려짐에서 하드웨어를 능가한다는 것을 관찰할 수 있다." 다른 관찰자들은 한동안 이 점을 주목했다. 실제로 이러한 추세는 1987년 일찍부터 명확해지고 있었다.
그는 끊임없이 성장하는 소프트웨어의 수용에 기여하는 두 가지 요인으로 "급속히 성장하는 하드웨어 성능"과 "필수적인 기능과 있으면 좋은 기능에 대한 고객의 무지"를 들었다. 사용자 편의성과 기능성 향상이 소프트웨어의 크기 증가를 정당화한다고 하지만, 비르트는 사람들이 복잡성을 정교함으로 오해하는 경향이 있으며, "이러한 세부 사항들은 보기에는 좋지만 필수적이지 않으며, 숨겨진 비용이 따른다"고 주장한다. 그 결과, 그는 "더 날씬한" 소프트웨어 개발을 촉구했으며, 하드웨어만을 기반으로 1986년에서 1989년 사이에 개발된 소프트웨어 시스템인 오베론의 개발을 선도했다. 그의 주요 목표는 유연성, 기능성 또는 사용자 편의성을 희생하지 않고 일반적으로 요구되는 메모리 용량과 프로세서 성능의 일부만으로 소프트웨어를 개발할 수 있음을 보여주는 것이었다.
이 법칙은 2009년에 재정립되어 구글 공동 창립자 래리 페이지에게 귀속되었다. 이를 페이지의 법칙이라고 부른다. 이 이름의 첫 사용은 2009년 구글 I/O 콘퍼런스에서 구글 공동 창립자 세르게이 브린에게 귀속된다.
다른 일반적인 형태로는 1990년대 주요 하드웨어 및 소프트웨어 회사인 인텔과 마이크로소프트 또는 그 CEO인 앤디 그로브와 빌 게이츠의 이름을 사용한다. 예를 들어 "인텔이 준 것을 마이크로소프트가 빼앗는다"와 앤디와 빌의 법칙: "앤디가 준 것을 빌이 빼앗는다"가 있다.
게이츠의 법칙("소프트웨어의 속도는 18개월마다 절반으로 줄어든다")은 익명으로 만들어진 비르트의 법칙 변형으로, 그 이름은 마이크로소프트의 공동 창립자인 빌 게이츠를 지칭한다. 이는 상용 소프트웨어의 속도가 일반적으로 18개월마다 50% 느려져 무어의 법칙의 모든 이점을 상쇄한다는 관찰이다. 이는 다양한 이유로 발생할 수 있다. 피처 크리프, 코드 크러프트, 개발자의 게으름, 자금 부족, 강제 업데이트, 강제 포팅(더 새로운 OS 또는 새로운 기술 지원), 또는 이전 관리자의 설계 철학과 일치하지 않는 경영진 교체 등이 그 원인이다.
데이비드 메이의 이름을 딴 메이의 법칙은 "소프트웨어 효율성은 18개월마다 절반으로 줄어들어 무어의 법칙을 상쇄한다"고 명시하는 변형이다.
1080은 1000~1999의 범위에 있는 자연수의 하나다.
그 밖에도, 1080은 여러 뜻이 있다.
그래핀 나노리본(graphene nanoribbon, GNRs, 나노그래핀 리본 또는 나노흑연 리본)은 너비가 100 nm 미만인 그래핀 스트립이다. 그래핀 리본은 후지타 미쓰타카와 공동 저자들이 그래핀의 가장자리 및 나노스케일 크기 효과를 조사하기 위한 이론적 모델로 도입되었다. 합성 금속 분야의 전도성 중합체 영역 내에서 흑연 리본에 대한 일부 초기 연구에는 다나카 가즈요시, 야마베 도키오 및 공동 저자, 스티븐 키벨슨 및 더글러스 J. 클라인의 연구가 포함된다. 다나카, 야마베, 키벨슨은 흑연의 소위 지그재그 및 암체어 가장자리를 연구한 반면, 클라인은 종종 수염 가장자리(bearded edge)라고 불리는 다른 가장자리 기하학을 도입했다.
나노절개술.
대량의 너비 제어 GNR은 흑연 나노절개술을 통해 생산될 수 있다. 여기서 흑연에 날카로운 다이아몬드 칼을 적용하면 흑연 나노블록이 생성되며, 이는 비카스 베리가 보여주듯이 박리되어 GNR을 생성할 수 있다. GNR은 나노튜브를 "압축 해제(unzipping)"하거나 축 방향으로 절단하여도 생산할 수 있다. 한 가지 방법에서는 다중벽 탄소 나노튜브가 과망가니즈산 칼륨과 황산의 작용으로 용액에서 압축 해제되었다. 또 다른 방법에서는 중합체 필름에 부분적으로 내장된 나노튜브를 플라즈마 식각하여 GNR을 생산했다. 최근에는 이온 주입 후 진공 또는 레이저 어닐링을 사용하여 탄화 규소 (SiC) 기판 위에 그래핀 나노리본이 성장되었다. 후자의 기술은 5 nm 정밀도로 SiC 기판에 어떤 패턴이든 쓸 수 있도록 한다.
에피택시.
GNR은 탄화규소 웨이퍼에 식각된 3차원 구조의 가장자리에 성장되었다. 웨이퍼가 약 로 가열되면, 실리콘이 가장자리를 따라 우선적으로 제거되어 3차원 표면의 패턴에 따라 구조가 결정되는 나노리본을 형성한다. 이 리본들은 제작 공정에 의해 완벽하게 매끄러운 가장자리를 가졌다. 100만 이상을 초과하는 전자 이동도 측정값은 2차원 그래핀보다 두 자릿수 낮은 시트 저항 1 옴/제곱에 해당한다.
저마늄 웨이퍼에 성장된 10 nm 미만의 나노리본은 반도체처럼 작동하여 띠틈을 나타낸다. 반응 챔버 내에서 화학기상증착을 사용하여 메탄을 웨이퍼 표면에 탄화수소를 증착하는 데 사용하며, 이들은 서로 반응하여 길고 매끄러운 가장자리를 가진 리본을 생성한다. 이 리본은 시제품 트랜지스터를 만드는 데 사용되었다. 매우 느린 성장 속도에서 그래핀 결정은 특정 저마늄 결정면에 길고 가는 나노리본 형태로 자연스럽게 성장한다. 연구원들은 성장 속도와 성장 시간을 제어하여 나노리본 너비를 제어하는 데 성공했다.
최근 중국과학원 산하 상하이 마이크로시스템 정보 기술 연구소(SIMIT) 연구원들은 유전체 육방정계 질화 붕소(h-BN) 기판에 제어된 너비와 매끄러운 가장자리를 가진 그래핀 나노리본을 직접 성장시키는 전략을 보고했다. 이 팀은 니켈 나노입자를 사용하여 h-BN에 단층 깊이의 나노미터 너비 트렌치를 식각하고, 이어서 화학기상증착을 사용하여 그래핀으로 채웠다. 식각 매개변수를 수정하여 트렌치 너비를 10 nm 미만으로 조절할 수 있으며, 결과적으로 10 nm 미만의 리본은 거의 0.5 eV의 띠틈을 나타낸다. 이러한 나노리본을 전계효과 트랜지스터 장치에 통합하면 실온에서 104보다 큰 온-오프 비율과 약 750 cm2 V−1 s−1의 높은 전하 캐리어 이동도를 보여준다.
다단계 나노리본 합성.
상향식 접근법이 연구되었다. 2017년에는 건식 접촉 전달 방법을 사용하여 수소로 비활성화된 Si(100) 표면에 원자적으로 정밀한 그래핀 나노리본 분말이 코팅된 유리섬유 어플리케이터를 진공 상태에서 눌렀다. 115개의 GNR 중 80개가 평균 0.30 nm의 겉보기 높이로 기판 격자를 가시적으로 가렸다. GNR은 Si 격자와 정렬되지 않아 약한 결합을 나타낸다. 21개 GNR의 평균 띠틈은 2.85 eV였고 표준 편차는 0.13 eV였다.
이 방법은 의도치 않게 일부 나노리본을 겹치게 하여 다층 GNR 연구를 가능하게 했다. 이러한 겹침은 주사 터널링 현미경을 통한 조작으로 의도적으로 형성될 수 있다. 수소 비활성화는 띠틈을 남기지 않았다. Si 표면과 GNR 간의 공유 결합은 금속성 거동으로 이어진다. Si 표면 원자는 바깥쪽으로 이동하고, GNR은 평평한 상태에서 왜곡된 상태로 변형되며, 일부 C 원자는 Si 표면으로 이동한다.
GNR의 전자 상태는 가장자리 구조(암체어 또는 지그재그)에 크게 의존한다. 지그재그 가장자리에서는 각 연속적인 가장자리 세그먼트가 이전 세그먼트와 반대 각도를 이룬다. 암체어 가장자리에서는 각 쌍의 세그먼트가 이전 쌍의 120/-120도 회전이다. 아래 애니메이션은 둘 다를 시각적으로 설명한다. 지그재그 가장자리는 페르미 에너지 근처에 비결합 분자 궤도를 가진 가장자리 국소화 상태를 제공한다. 이들은 양자화로 인해 광학적 및 전자적 특성에 큰 변화가 있을 것으로 예상된다.
밀접 결합 근사 이론에 기반한 계산에 따르면 지그재그 GNR은 항상 금속성이지만 암체어 GNR은 너비에 따라 금속성 또는 반도체성이 될 수 있다. 그러나 밀도범함수 이론(DFT) 계산에 따르면 암체어 나노리본은 GNR 너비의 역수에 따라 스케일링되는 에너지 갭을 가진 반도체이다. 실험을 통해 에너지 갭이 GNR 너비가 감소함에 따라 증가한다는 것이 확인되었다. 제어된 가장자리 방향을 가진 그래핀 나노리본은 주사 터널링 현미경(STM) 리소그래피로 제작되었다. 2.5 nm 너비의 암체어 리본에서 최대 0.5 eV의 에너지 갭이 보고되었다.
암체어 나노리본은 금속성 또는 반도체성으로 스핀 분극된 가장자리를 나타낸다. 이들의 띠틈은 반대쪽 가장자리 탄소 원자의 자기 모멘트 사이의 특이한 반강자성 결합 덕분에 열린다. 이 띠틈 크기는 리본 너비에 반비례하며 그 동작은 가장자리 상태 파동 함수의 공간 분포 특성과 스핀 분극을 유발하는 교환 상호 작용의 주로 국소적 특성으로 거슬러 올라갈 수 있다. 따라서 지그재그 GNR의 양자 제한, 가장자리 간 초교환, 가장자리 내 직접 교환 상호 작용은 자기 및 띠틈에 중요하다. 지그재그 GNR의 가장자리 자기 모멘트와 띠틈은 전자/홀 농도에 역비례하며 알칼리 흡착원자에 의해 제어될 수 있다.
그들의 2D 구조, 높은 전기 및 열전도율 및 낮은 노이즈는 또한 GNR을 집적회로 상호연결을 위한 구리의 가능한 대안으로 만든다. 연구는 리본을 따라 특정 지점에서 GNR의 너비를 변경하여 양자 구속을 생성함으로써 양자점을 만드는 것을 탐구하고 있다. 단일 그래핀 나노리본 내부에 이종접합이 구현되었으며, 이들 중 터널 장벽으로 기능하는 것으로 밝혀진 구조도 있다.
그래핀 나노리본은 반도체 특성을 가지며, 실리콘 반도체의 기술적 대안이 될 수 있으며 1 THz에 가까운 클럭 속도를 유지할 수 있다. 10 nm 미만의 전계효과 트랜지스터는 GNR을 이용하여 – "GNRFET" – 실온에서 106 이상의 Ion/Ioff 비율로 제작되었다.
외부 필드에서의 전자 구조.
정전기장이나 자기장과 같은 외부 필드에서의 전자적 특성은 광범위하게 연구되어 왔다. 이러한 연구를 위해 다양한 수준의 밀접 결합 모델뿐만 아니라 제일 원리 계산이 사용되었다.
지그재그 나노리본의 경우 외부 전기장 하에서 가장 흥미로운 효과는 반금속성 유도이다. 간단한 밀접 결합 모델에서 리본 너비에 걸쳐 적용되는 외부 면내 필드의 효과는 가장자리 상태 사이의 띠틈 개방이다. 그러나 제일 원리 스핀-분극 계산은 스핀 업 및 다운 종이 다르게 행동한다는 것을 보여준다. 한 스핀 투영은 띠틈을 닫는 반면 다른 하나는 증가시킨다. 결과적으로 특정 임계 필드 값에서 리본은 한 스핀 투영(업 또는 다운)에 대해 금속성이 되고 다른 스핀(다운 또는 업)에 대해 절연성이 된다. 이러한 방식으로 스핀트로닉스 응용에 유용할 수 있는 반금속성이 유도된다.
암체어 리본은 지그재그 형제들과는 다르게 행동한다. 일반적으로 외부 면내 전기장 하에서 닫히는 띠틈을 특징으로 한다. 필드의 특정 임계값에서 띠틈은 완전히 닫히고 디랙 콘 선형 교차를 형성한다 (참고의 그림 9d 참조). 이 흥미로운 결과는 밀도 범함수 이론 계산에 의해 입증되었고 단순화된 밀접 결합 모델에서 설명되었다. 이는 리본 가장자리의 화학적 조성에 의존하지 않으며, 예를 들어 일반적인 수소 대신 불소 및 염소 원자를 리본 가장자리 부동태화에 사용할 수 있다. 또한 이 효과는 화학적 공동 도핑, 즉 리본의 반대쪽에 질소 및 붕소 원자를 배치함으로써 유도될 수 있다. 모델적으로 이 효과는 리본 너비에 해당하는 거리에 배치되고 다른 게이트 전위가 가해지는 한 쌍의 시스-폴리아세틸렌 사슬로 설명할 수 있다.
클라인형 가장자리를 가진 수염 리본은 밀접 결합 모델 근사에서 지그재그 리본과 유사하게 행동한다. 즉, 가장자리 상태 사이에 띠틈이 열린다. 이러한 유형의 가장자리 구성은 화학적 불안정성으로 인해 일반적으로 간행물에서 제외된다. 지그재그 나노리본과 유사하게 외부 면내 필드에서 반금속성을 이론적으로라도 나타낼 수 있는지는 아직 명확하지 않다.
두 가장자리가 모두 유사한 위 리본들의 방대한 사촌군은 단일 리본에 비등가 가장자리 기하학을 결합하는 리본 종류이다. 가장 간단한 예 중 하나는 반수염 나노리본일 수 있다. 이러한 리본은 원칙적으로 두 수염 가장자리를 가진 나노리본보다 더 안정적일 수 있는데, 이는 지그재그 리본의 비대칭 수소화를 통해 구현될 수 있기 때문이다. 가장 가까운 이웃 밀접 결합 모델 및 비스핀 분극 밀도 범함수 이론 계산에서 이러한 리본은 카이랄 이상 구조를 나타낸다. 면내 외부 전기장을 받는 순수 반수염 나노리본의 완전 평탄 띠는 두 디랙 점 주변에서 반대 방향의 그룹 속도를 가진 단방향 선형 분산을 나타낸다. 고필드에서는 디랙 점 주변의 선형 띠가 물결 모양의 3차 함수와 같은 분산으로 변환된다. 이 비자명한 행동은 필드 조정 가능한 비소산 수송에 유리하다. 완전 평탄에서 선형, 그리고 3차 함수와 같은 띠로의 극적인 변환은 디랙 방정식을 기반으로 하는 연속체 formula_1 모델 설명을 가능하게 한다. 적절한 경계 조건(반전/거울 대칭을 깨뜨리는)과 단일 필드 강도 매개변수가 보완된 디랙 방정식은 에어리(Airy) 함수와 같은 특수 함수를 사용하여 해석적 해를 허용한다.
나노미터 스케일의 제한된 해상도로 인해 정확한 기하학적 구조를 가진 그래핀 나노리본을 준비하여 실제 인장 시험을 수행하기는 어렵지만, 가장 일반적인 두 가지 그래핀 나노리본(지그재그 및 암체어)의 기계적 특성은 밀도범함수 이론, 분자동역학 및 유한요소법을 사용한 전산 모델링으로 연구되었다. 강한 결합을 가진 2차원 그래핀 시트는 가장 단단한 재료 중 하나로 알려져 있으므로, 그래핀 나노리본의 영률 또한 1 TPa 이상의 값을 가진다.
그래핀 나노리본의 영률, 층밀림 탄성률 및 푸아송 비는 다양한 크기(길이와 너비가 다름)와 모양에 따라 달라진다. 이러한 기계적 특성은 이방성이며, 일반적으로 1차원 주기 방향에 평행하고 수직인 두 개의 면내 방향에서 논의된다. 여기에서 기계적 특성은 특히 그래핀 나노리본의 가장자리에서 독특한 기하학적 구조, 결합 길이 및 결합 강도 때문에 2차원 그래핀 시트와 약간 다를 것이다. 그래핀 나노리본 가장자리의 결합 환경을 변경하기 위해 추가적인 화학적 도핑을 통해 이러한 나노기계적 특성을 조절하는 것이 가능하다. 그래핀 나노리본의 너비가 증가함에 따라 기계적 특성은 그래핀 시트에서 측정된 값으로 수렴할 것이다.
한 분석에서는 분자동역학 방법을 통해 암체어 그래핀 나노리본의 높은 영률이 약 1.24 TPa에 달할 것으로 예측했다. 또한 변형력-변형 곡선에서 고차 항이 있는 비선형 탄성 거동을 보였다. 고변형률 영역에서는 비선형 거동을 완전히 설명하기 위해 훨씬 더 높은 차수(&gt;3)가 필요할 것이다. 다른 과학자들도 유한요소법을 통해 비선형 탄성을 보고했으며, 암체어 그래핀 나노리본의 영률, 인장 강도 및 연성이 모두 지그재그 그래핀 나노리본보다 크다는 것을 발견했다. 또 다른 보고서에서는 밀도범함수 이론 모델을 통해 지그재그 그래핀 나노리본에 대해 -0.02에서 0.02 사이의 변형률에 대한 선형 탄성을 예측했다. 선형 영역 내에서는 전자적 특성이 약간 변화하는 기하학적 구조에도 불구하고 상대적으로 안정적일 것이다. 에너지 갭은 -0.02에서 0.02 사이의 변형률에 대해 -0.02 eV에서 0.02 eV로 증가하며, 이는 미래 공학 응용을 위한 가능성을 제공한다.
암체어 그래핀 나노리본의 인장 강도는 175 GPa이며, 30.26%의 높은 파괴 변형률을 가진다. 이는 단층 그래핀에서 실험적으로 측정된 130 GPa 및 25%의 값과 비교하여 더 우수한 기계적 특성을 보여준다. 예상대로, 더 작은 너비의 그래핀 나노리본은 더 빠르게 완전히 파손될 것인데, 이는 약한 가장자리 결합의 비율이 증가했기 때문이다. 그래핀 나노리본에 가해지는 인장 변형이 최대에 도달하면 C-C 결합이 끊어지기 시작하고 훨씬 더 큰 고리를 형성하여 파괴될 때까지 재료를 약하게 만든다.
그래핀 나노리본의 광학적 특성에 대한 가장 초기 수치 결과는 2000년에 린과 쉬에 의해 얻어졌다. 암체어 및 지그재그 가장자리를 가진 그래핀 나노리본에서 광학 전이에 대한 서로 다른 선택 규칙이 보고되었다. 이러한 결과는 2007년 쉬와 라이클의 지그재그 나노리본과 단일벽 암체어 탄소 나노튜브에 대한 비교 연구로 보완되었다. 지그재그 리본의 선택 규칙이 탄소 나노튜브와 다르며, 지그재그 리본의 고유 상태는 대칭 또는 비대칭으로 분류될 수 있음이 입증되었다. 또한 가장자리 상태가 지그재그 나노리본의 광학 흡수에 중요한 역할을 할 것으로 예측되었다. 가장자리와 벌크 상태 사이의 광학 전이는 강한 흡수 피크에 의해 흡수 스펙트럼의 저에너지 영역(formula_2 eV)을 풍부하게 해야 한다. 수치적으로 얻어진 선택 규칙의 분석적 유도는 2011년에 제시되었다. 지그재그 리본 축에 평행하게(종방향으로) 분극된 입사광에 대한 선택 규칙은 formula_3이 홀수라는 것이며, 여기서 formula_4과 formula_5는 에너지 밴드를 열거한다. 반면 수직 분극의 경우 formula_6는 짝수이다. 전도 또는 원자가 하위 밴드 사이의 인트라밴드(인터서브밴드) 전이 또한 formula_6가 짝수이면 평행 분극에서 허용된다. 수직 분극의 경우 전도 또는 원자가 하위 밴드 사이의 인트라밴드 전이는 formula_6가 홀수일 때 허용된다.