shopkeeper/korean_wiki_content_only_120125 huggingface dataset:
이 브랜드는 2007년 RV650 칩을 기반으로 한 새로운 통합 셰이더와 배정밀도 지원을 갖춘 2세대 스트림 프로세서와 함께 AMD 파이어스트림이 되었다. 비동기식 DMA도 CPU의 도움 없이 더 큰 메모리 풀을 허용하여 성능을 향상시켰다. 9170이라는 한 모델이 초기 가격 1999달러에 출시되었다. 2008년까지 노트북 컴퓨팅을 위한 MXM 모듈에 스트림 프로세서를 개발하는 계획이 포함되었지만, 결코 출시되지 않았다.
3세대는 2008년에 RV770 코어의 엄청난 성능 향상과 함께 빠르게 이어졌다. 9250은 9170의 거의 두 배에 달하는 성능을 보였고, 가격은 1000달러 미만으로 떨어졌음에도 불구하고 최초의 단일 칩 테라플롭스 프로세서가 되었다. 더 빠른 모델인 9270은 곧 1999달러에 출시되었다.
2010년에는 마지막 세대의 파이어스트림인 9350 및 9370 카드가 HD 5800에 탑재된 Cypress 칩을 기반으로 출시되었다. 이 세대는 이전 세대에 비해 성능을 다시 두 배로 높여 9350은 2 테라플롭스, 9370은 2.6 테라플롭스를 달성했으며, OpenCL을 위해 처음부터 완전히 설계된 유일한 제품이었다. 이 세대는 또한 완전히 수동 냉각을 특징으로 한 유일한 제품이었으며, 능동 냉각은 제공되지 않았다.
Northern 및 Southern Islands 세대는 건너뛰었으며, 2012년 AMD는 새로운 그래픽스 코어 넥스트 아키텍처를 기반으로 하는 새로운 FirePro W(워크스테이션) 및 S(서버) 시리즈가 파이어스트림 카드를 대체할 것이라고 발표했다.
AMD 파이어스트림은 광범위한 소프트웨어 플랫폼 지원과 함께 출시되었다. 지원하는 회사 중 하나는 2007년 6월 구글에 인수된 PeakStream으로, CTM 및 AMD 파이어스트림뿐만 아니라 x86 및 셀(셀 브로드밴드 엔진) 프로세서를 지원하는 소프트웨어의 오픈 베타 버전을 최초로 제공했다. 파이어스트림은 PeakStream의 소프트웨어를 실행한 후 일반 CPU보다 일반적인 응용 프로그램에서 20배 더 빠르다고 주장되었다. RapidMind도 ATI 및 엔비디아와 함께 셀 프로세서와 호환되는 스트림 처리 소프트웨어를 제공했다.
잠시 사용된 클로즈 투 메탈 API를 포기한 후, AMD는 OpenCL에 집중했다. AMD는 2007년 12월 AMD EULA에 따라 윈도우 XP에서 실행되는 스트림 컴퓨팅 SDK (v1.0)를 처음 출시했다. SDK에는 스탠포드 대학교에서 개발한 Brook 언어의 AMD 하드웨어 최적화 버전인 "Brook+"가 포함되어 있으며, 이는 ANSI C (C 언어)의 변형으로, 오픈 소스이며 스트림 컴퓨팅에 최적화되어 있다. AMD 파이어스트림에 최적화된 AMD 코어 수학 라이브러리 (ACML) 및 AMD 성능 라이브러리 (APL)와 비디오 트랜스코딩 가속을 위한 COBRA 비디오 라이브러리 (나중에 "가속 비디오 트랜스코딩" 또는 AVT로 이름 변경)도 포함될 예정이다. SDK의 또 다른 중요한 부분인 CAL(Compute Abstraction Layer)은 CTM 하드웨어 인터페이스를 통해 GPU 아키텍처에 대한 저수준 액세스를 목표로 하는 소프트웨어 개발 레이어로, 다양한 고급 프로그래밍 언어로 작성된 소프트웨어의 성능 튜닝을 위한 것이다.
2011년 8월, AMD는 ATI APP 소프트웨어 개발 키트 버전 2.5를 출시했으며, 여기에는 크로노스 그룹이 개발한 병렬 컴퓨팅 언어인 OpenCL 1.1 지원이 포함된다. 마이크로소프트의 차세대 API인 DirectX 11에 있는 공식적으로 DirectCompute라고 불리는 컴퓨트 셰이더 개념은 이미 DirectX 11을 지원하는 그래픽 드라이버에 포함되어 있다.
두 개의 듀얼 코어 AMD 옵테론 프로세서와 마이크로소프트 윈도우 XP 프로페셔널에서 실행되는 두 개의 라데온 R600 GPU 코어를 사용한 AMD 시연 시스템에 따르면, 범용 MADD 계산을 통해 1 테라플롭 (TFLOP)을 달성할 수 있다. 이에 비해 당시 인텔 코어 2 쿼드 Q9650 3.0 GHz 프로세서는 48 GFLOPS를 달성할 수 있었다.
2007년 AMD 스트림 프로세서에 최적화된 카스퍼스키 세이프스트림 바이러스 검사 시연에서는 R670 기반 가속을 통해 옵테론에서 완전히 실행되는 검색보다 21배 빠른 검사를 할 수 있었다.
비바도(Vivado) 또는 비바도 디자인 스위트(Vivado Design Suite)는 하드웨어 기술 언어(HDL) 설계를 합성하고 분석하기 위한 소프트웨어 제품군으로, 자일링스 ISE를 대체하며 시스템 온 칩 개발 및 고수준 합성 (HLS)을 위한 추가 기능을 제공한다. 비바도는 (ISE와 비교하여) 전체 설계 흐름을 처음부터 다시 작성하고 재고한 결과물이다.
ISE의 이후 버전과 마찬가지로 비바도에는 내장된 논리 시뮬레이터가 포함되어 있다. 비바도는 또한 C 코드를 프로그래밍 가능한 논리로 변환하는 툴체인을 통해 고수준 합성을 도입했다.
15년 된 ISE를 비바도 디자인 스위트로 교체하는 데 1000의 시간의 공수와 2억 달러의 비용이 들었다.
비바도는 2012년 4월에 출시되었으며, 공유 가능한 데이터 모델과 공통 디버그 환경을 기반으로 구축된 시스템-IC 수준 도구를 갖춘 통합 설계 환경(IDE)이다. 비바도에는 C 기반 알고리즘 IP를 합성하고 검증하기 위한 ESL(Electronic System Level) 설계 도구, 재사용을 위한 알고리즘 및 RTL IP의 표준 기반 패키징, 모든 유형의 시스템 구성 요소에 대한 표준 기반 IP 스티칭 및 시스템 통합, 블록 및 시스템 검증 기능이 포함되어 있다. 비바도의 무료 버전인 WebPACK 에디션은 제한된 설계 환경을 제공한다.
비바도 고수준 합성 컴파일러를 사용하면 C, C++ 및 SystemC 프로그램을 수동으로 RTL을 만들 필요 없이 자일링스 장치에 직접 타겟팅할 수 있다. 비바도 HLS는 개발자 생산성을 높이는 것으로 널리 검토되었으며, C++ 클래스, 템플릿, 함수 및 연산자 오버로딩을 지원하는 것으로 확인되었다. 비바도 2014.1은 OpenCL 커널을 자일링스 장치용 IP로 자동 변환하는 기능을 도입했다. OpenCL 커널은 다양한 CPU, GPU 및 FPGA 플랫폼에서 실행되는 프로그램이다.
비바도 시뮬레이터는 비바도 디자인 스위트의 구성 요소이다. 혼합 언어, Tcl 스크립트, 암호화된 IP 및 향상된 검증을 지원하는 컴파일된 언어 시뮬레이터이다.
비바도 IP 통합기는 엔지니어가 대규모 자일링스 IP 라이브러리에서 IP를 빠르게 통합하고 구성할 수 있도록 한다. 통합기는 또한 자일링스의 시스템 제너레이터 및 비바도 고수준 합성을 사용하여 구축된 매스웍스 시뮬링크 설정을 위해 조정되었다.
비바도 Tcl 스토어는 비바도용 애드온을 개발하기 위한 스크립팅 시스템이며, 비바도의 기능을 추가하고 수정하는 데 사용될 수 있다. Tcl은 비바도 자체의 기반이 되는 스크립팅 언어이다. 비바도의 모든 기본 기능은 Tcl 스크립트를 통해 호출하고 제어할 수 있다.
비바도는 자일링스의 7-시리즈 및 모든 최신 장치(울트라스케일 및 울트라스케일+ 시리즈)를 지원한다. 이전 자일링스 장치 및 CPLD를 대상으로 하는 개발에는 이미 단종된 자일링스 ISE를 사용해야 한다.
자일링스 ISE(Xilinx ISE)(Integrated Synthesis Environment의 약자)는 자일링스의 단종된 소프트웨어 도구로, 주로 자일링스 FPGA 및 CPLD 집적 회로 (IC) 제품군의 임베디드 펌웨어 개발을 목표로 하는 HDL 설계의 합성 및 분석을 위한 것이다. 이는 자일링스 비바도로 계승되었다. 2013년 10월에 출시된 마지막 버전은 구형 FPGA 및 CPLD를 포함하는 레거시 하드웨어 설계의 인 시스템 프로그래밍을 위해 계속 사용되고 있으며, 이는 대체 설계 도구인 비바도 디자인 스위트에 의해 고아화되지 않는 한 사용된다.
ISE는 개발자가 설계를 합성("컴파일")하고, 타이밍 분석을 수행하며, 레지스터 전송 수준(RTL) 다이어그램을 검사하고, 다른 자극에 대한 설계의 반응을 시뮬레이션하며, 프로그래머로 대상 장치를 구성할 수 있게 한다. 자일링스 ISE와 함께 제공되는 다른 구성 요소로는 임베디드 개발 키트(EDK), 소프트웨어 개발 키트(SDK) 및 칩스코프 프로(ChipScope Pro)가 있다. 자일링스 ISE는 주로 회로 합성 및 설계를 위해 사용되며, ISIM 또는 ModelSim 논리 시뮬레이터는 시스템 수준 테스트에 사용된다.
상업용 전자 설계 자동화 분야에서 일반적으로 사용되는 관행과 마찬가지로, 자일링스 ISE는 자일링스 자체 칩의 아키텍처(내부 구조가 매우 독점적임)와 밀접하게 결합되어 있으며 다른 공급업체의 FPGA 제품과 함께 사용할 수 없다. 자일링스 하드웨어 제품 라인의 매우 독점적인 특성을 고려할 때, 자일링스에서 직접 제공하는 도구에 대한 오픈 소스 대안을 사용하는 것은 거의 불가능하지만, 2020년 현재 일부 탐색적 시도가 이루어지고 있다.
레거시 상태.
2012년부터 자일링스 ISE는 비바도 디자인 스위트를 위해 단종되었으며, 비바도 디자인 스위트는 ISE와 동일한 역할을 수행하며 시스템 온 칩 개발을 위한 추가 기능을 제공한다.
자일링스는 2013년 10월에 ISE의 마지막 버전(버전 14.7)을 출시했으며, "ISE는 제품 수명 주기의 유지 보수 단계에 들어섰으며, 더 이상 ISE 출시 계획이 없다"고 밝혔다.
ISE의 주요 사용자 인터페이스는 프로젝트 내비게이터로, 설계 계층 구조(Sources), 소스 코드 편집기(Workplace), 출력 콘솔(Transcript), 프로세스 트리(Processes)를 포함한다.
설계 계층 구조는 설계 파일(모듈)로 구성되며, 이들의 종속성은 ISE에 의해 해석되어 트리 구조로 표시된다. 단일 칩 설계의 경우 C++ 프로그램의 codice_1 서브루틴과 유사하게 다른 모듈을 포함하는 하나의 주 모듈이 있을 수 있다. 설계 제약 조건은 핀 구성 및 매핑을 포함하는 모듈에 지정된다.
프로세스 계층 구조는 ISE가 현재 활성화된 모듈에 대해 수행할 작업을 설명한다. 이 계층 구조는 컴파일 함수, 그 종속 함수 및 기타 유틸리티를 포함한다. 이 창은 또한 각 함수에서 발생하는 문제나 오류를 표시한다.
트랜스크립트 창은 현재 실행 중인 작업의 상태를 제공하며, 엔지니어에게 설계 문제에 대해 알려준다. 이러한 문제는 경고, 오류 또는 둘 다를 표시하도록 필터링될 수 있다.
시스템 수준 테스트는 ISIM 또는 ModelSim 논리 시뮬레이터로 수행될 수 있으며, 이러한 테스트 프로그램도 HDL 언어로 작성되어야 한다. 테스트 벤치 프로그램에는 시뮬레이션된 입력 신호 파형 또는 테스트 대상 장치의 출력을 관찰하고 검증하는 모니터가 포함될 수 있다.
ModelSim 또는 ISIM은 다음 유형의 시뮬레이션을 수행하는 데 사용될 수 있다.
자일링스의 특허받은 합성 알고리즘은 경쟁 프로그램보다 최대 30% 더 빠른 속도로 설계를 실행할 수 있게 하며, 더 높은 논리 밀도를 허용하여 프로젝트 시간과 비용을 줄여준다.
또한, 메모리 블록 및 I/O 블록을 포함한 FPGA 패브릭의 복잡성 증가로 인해 관련 없는 모듈을 슬라이스로 분리하여 배치 후 오류를 줄이는 더 복잡한 합성 알고리즘이 개발되었다.
IP 코어는 DSP, 버스 인터페이스, 네트워킹 프로토콜, 영상 처리, 임베디드 프로세서 및 주변 장치와 같은 시스템 수준 기능을 구현하기 위해 자일링스 및 기타 제3자 공급업체에서 제공한다. 자일링스는 ASIC 기반 구현에서 FPGA 기반 구현으로 설계를 전환하는 데 중요한 역할을 했다.
서브스크립션 에디션(Subscription Edition)은 자일링스 ISE의 라이선스 버전이며, 무료 평가판을 다운로드할 수 있다.
웹 에디션(Web Edition)은 자일링스 ISE의 무료 버전으로, 무료로 다운로드하여 사용할 수 있다. 제한된 수의 자일링스 장치에 대한 합성 및 프로그래밍을 제공한다. 특히, 많은 수의 I/O 핀과 대형 게이트 매트릭스를 가진 장치는 비활성화된다.
저가형 스파르탄 계열의 FPGA와 CPLD 계열은 이 에디션에서 완벽하게 지원되므로, 소규모 개발자 및 교육 기관은 개발 소프트웨어 비용에 대한 추가 비용이 없다.
자일링스 ISE 웹 에디션을 사용하려면 라이선스 등록이 필요하며, 이는 무료이며 무제한으로 갱신할 수 있다.
적응형 스케일러블 텍스처 압축(Adaptive scalable texture compression, ASTC)은 ARM과 AMD의 요른 니스타드(Jørn Nystad) 등이 개발한 손실 블록 기반의 텍스처 압축 알고리즘이다.
ASTC의 전체적인 세부 사항은 하이 퍼포먼스 그래픽스 2012(High Performance Graphics 2012) 컨퍼런스에서 올슨(Olson) 등이 "Adaptive Scalable Texture Compression"이라는 제목의 논문에서 처음 공개되었다.
ASTC는 2012년 8월 6일 크로노스 그룹에 의해 OpenGL과 OpenGL ES의 공식 확장 기능으로 채택되었다.
리눅스에서는 모든 Gallium 3D 드라이버에 2018년부터 소프트웨어 대체 기능이 있어, 모든 AMD 라데온 GPU에서 ASTC를 사용할 수 있다.
압축 방식은 컬러 셀 압축의 진화형으로, 여러 개의 밀접하게 분포된 소수 비트레이트, 다양한 색상 형식, 고동적 범위(HDR) 텍스처 지원, 실제 3D 텍스처 지원 등의 특징을 포함한다.
ASTC의 주요 설계 목표는 콘텐츠 개발자가 모든 손실 압축 방식에 내재된 공간/품질 절충에 대해 더 잘 제어할 수 있도록 하는 것이다. ASTC를 사용하면 인접 비트레이트 간의 비율이 약 25%이므로 특정 텍스처의 품질을 높이는 데 드는 비용이 저렴하다.
다양한 에셋을 인코딩하려면 종종 다른 색상 형식이 필요하다. ASTC는 루미넌스 전용, 루미넌스-알파, RGB, RGBA 및 표면 노멀에 최적화된 모드를 포함하여 다양한 입력 형식을 허용한다. 따라서 설계자는 여러 가지 다른 압축 방식을 지원할 필요 없이 최적의 형식을 선택할 수 있다.
비트레이트와 색상 형식의 선택은 서로를 제약하지 않으므로, 많은 조합 중에서 선택할 수 있다.
이러한 유연성에도 불구하고, ASTC는 2 및 3.56 비트/텍셀에서 측정할 때 PVRTC, S3TC, 그리고 ETC2보다 더 나은 최대 신호 대 잡음비를 달성한다. HDR 텍스처의 경우, 텍셀당 8비트에서 BC6H와 유사한 결과를 생성한다.
지원되는 색상 형식.
ASTC는 1채널에서 4채널까지 지원한다. 2~4채널 모드에서는 채널 중 하나를 "비상관"으로 처리하고 예측을 위해 별도의 기울기를 부여할 수 있다. 어떤 경우든, 데이터는 RGBA로 디코딩된다.
이들 각각은 저동적 범위 또는 고동적 범위로 인코딩될 수 있다. 인코더는 이미지의 각 블록에 대해 색상 형식을 독립적으로 선택한다.
실제로 ASTC는 색상 이외의 데이터를 표현하는 데 사용될 수 있다. 예를 들어, L+A 형식은 비상관 구성 요소가 있는 노멀 맵인 "X+Y"를 표현하는 데 사용될 수 있으며, "RG+B" 형식은 XY+Z를 표현하는 데 사용될 수 있다. ARM에서 제공하는 소프트웨어는 옵션으로 "X+Y" 생성을 지원한다. 셰이더는 디코딩된 출력을 swizzled texture로 처리해야 한다.
2D 블록 풋프린트와 비트레이트.
ASTC 텍스처는 128비트의 고정 블록 크기를 사용하여 압축되지만, 4×4 텍셀에서 12×12 텍셀에 이르는 가변 블록 풋프린트를 사용한다. 따라서 사용 가능한 비트레이트는 텍셀당 8비트에서 0.89비트까지 미세한 단계로 변화한다.
위 표에서 "증가율" 열은 다음으로 작은 비트레이트에 비해 이 비트레이트를 사용하여 텍스처를 저장하는 데 필요한 추가 저장 공간을 보여준다. 블록 풋프린트는 너비 × 높이로 표시된다.
3D 블록 풋프린트와 비트레이트.
ASTC 3D 텍스처는 2D와 마찬가지로 128비트의 고정 블록 크기를 사용하여 압축되지만, 3×3×3 텍셀에서 6×6×6 텍셀에 이르는 가변 블록 풋프린트를 사용한다. 따라서 사용 가능한 비트레이트는 텍셀당 4.74비트에서 0.59비트까지 미세한 단계로 변화한다.
블록 풋프린트는 너비 × 높이 × 깊이로 표시된다.
유니버설 ASTC.
UASTC(Universal ASTC)는 Binomial이 지정한 ASTC의 하위 집합이다. 이 형식은 자사의 Basis Universal "초압축" GPU 텍스처 형식에 사용되며, UASTC 및 ETC1S와 같은 압축된 텍스처 형식에 추가 압축을 더하고 UASTC/ETC1S에서 GPU에서 직접 사용할 수 있는 압축된 텍스처 형식으로 효율적인 변환을 허용한다. UASTC는 Basis Universal의 일부로 KTX(Khronos Texture) 파일 형식의 일부이다.
ASTC는 아래 뜻을 함의한다.
텍스처 압축(Texture compression)은 3차원 컴퓨터 그래픽스 렌더링 시스템에서 텍스처 매핑을 저장하기 위해 설계된 이미지 압축의 특수 형태이다. 기존의 이미지 압축 알고리즘과 달리 텍스처 압축 알고리즘은 임의 접근에 최적화되어 있다.
텍스처 압축은 런타임에 메모리 사용량을 줄이는 데 적용될 수 있다. 텍스처 데이터는 종종 모바일 애플리케이션에서 가장 큰 메모리 사용의 원인이 된다.
텍스처 압축에 대한 그들의 획기적인 논문에서, 앤드루 비어스, 마니쉬 아그라왈라, 나빈 차다흐는 다른 이미지 압축 기술과 텍스처 압축을 구별하는 네 가지 특징을 나열한다. 이 특징들은 다음과 같다.
위의 내용을 고려할 때, 대부분의 텍스처 압축 알고리즘은 때때로 추가적인 전처리 및 후처리 단계를 포함하여, 작은 고정 크기 픽셀 블록을 작은 고정 크기 코딩 비트 블록으로 손실 벡터 양자화하는 형태를 포함한다. 블록 절단 부호화는 이 계열의 알고리즘 중 매우 간단한 예시이다.
데이터 접근 패턴이 잘 정의되어 있기 때문에, 텍스처 압축 해제는 렌더링 중에 전체 그래픽스 파이프라인의 일부로 실시간으로 실행될 수 있으며, 그래픽 시스템 전체의 대역폭 및 저장 요구 사항을 줄인다. 텍스처 맵뿐만 아니라 텍스처 압축은 범프 맵 및 표면 법선 맵을 포함한 다른 종류의 렌더링 맵을 인코딩하는 데 사용될 수도 있다. 텍스처 압축은 밉맵 및 비등방성 필터링과 같은 다른 형태의 맵 처리와 함께 사용될 수도 있다.
실용적인 텍스처 압축 시스템의 예로는 S3 텍스처 압축 (S3TC), PVRTC, 에릭슨 텍스처 압축 (ETC) 및 적응형 확장 가능한 텍스처 압축 (ASTC)이 있으며, 이들은 최신 그래픽스 처리 장치의 특수 기능 유닛에 의해 지원될 수 있다.
많은 비디오 가속 카드 및 모바일 GPU에 구현된 OpenGL 및 OpenGL ES는 일반적으로 벤더 확장을 통해 여러 일반적인 종류의 텍스처 압축을 지원할 수 있다.
슈퍼 압축.
압축된 텍스처는 "슈퍼 압축"이라고 불리는 방식으로 추가로 압축될 수 있다. 고정 속도 텍스처 압축 형식은 임의 접근에 최적화되어 있으며 PNG와 같은 이미지 형식에 비해 훨씬 효율성이 떨어진다. 추가 압축을 통해 프로그래머는 효율성 격차를 줄일 수 있다. 추가 계층은 CPU에 의해 압축 해제되어 GPU가 일반 압축 텍스처를 받도록 할 수 있으며, 또는 새로운 방법에서는 GPU 자체에 의해 압축 해제될 수 있다. 슈퍼 압축은 일반 텍스처 압축과 동일한 양의 VRAM을 절약하지만, 디스크 공간 및 다운로드 크기를 더 많이 절약한다.
신경망 텍스처 압축.
재료 텍스처의 임의 접근 신경망 압축(Neural Texture Compression)은 엔비디아의 기술로, 기존 텍스처 압축 방법과 유사한 저장 공간 요구 사항을 유지하면서 두 가지 추가 세부 수준(16배 더 많은 텍셀, 즉 4배 더 높은 해상도)을 가능하게 한다.
핵심 아이디어는 여러 재료 텍스처와 그 밉맵 체인을 함께 압축하고, 각 재료에 최적화된 작은 인공 신경망을 사용하여 압축을 해제하는 것이다.
F16C(이전/비공식적으로 CVT16으로 알려짐) 명령어 집합은 반정밀도와 표준 IEEE 단정밀도 부동소수점 형식 간의 변환을 지원하는 X86 명령어 집합 확장이다.
2009년 5월 1일 AMD가 발표한 CVT16 명령어 집합은 X86 및 AMD64 명령어 집합의 128비트 스트리밍 SIMD 확장 코어 명령어의 확장이다.
CVT16은 2007년 8월 30일에 발표된 SSE5 명령어 집합 제안의 일부를 수정한 것으로, XOP 명령어 집합 및 FMA 명령어 집합으로 보완된다. 이 수정은 제안된 새 명령어의 이진 코딩을 인텔의 고급 벡터 확장 명령어 확장과 더 호환되도록 만들었으며, 명령어의 기능은 변경되지 않았다.
최근 문서에서는 인텔과 AMD의 X86-64 아키텍처 사양 모두에서 F16C라는 이름이 공식적으로 사용된다.
XMM 레지스터의 4개 부동소수점 값 또는 YMM 레지스터의 8개 부동소수점 값을 변환하는 변형이 있다.
이 명령어는 "팩 반정밀도를 팩 단정밀도로 벡터 변환"과 그 반대의 약어이다.
codice_5의 8비트 즉시 인수는 반올림 모드를 선택한다. 값 0-4는 가장 가까운 값, 내림, 올림, 잘라내기, codice_6에 설정된 모드를 선택한다.
이 명령어에 대한 지원은 후 ECX의 비트 29로 표시된다.
SSE5(Streaming SIMD Extensions version 5, 스트리밍 SIMD 확장 버전 5의 줄임말)는 2007년 8월 30일 AMD가 AMD64 아키텍처의 128비트 SSE 코어 명령어의 보완으로 제안한 SIMD 명령어 집합 확장이다.
AMD는 처음에 제안된 SSE5를 구현하지 않기로 결정했다. 2009년 5월, AMD는 SSE5를 XOP, FMA4, F16C라는 세 가지 더 작은 명령어 집합 확장으로 대체했는데, 이들은 SSE5의 제안된 기능을 유지하지만, 인텔이 제안한 AVX 명령어 집합과의 더 나은 호환성을 위해 명령어를 다르게 인코딩한다.
세 가지 SSE5 파생 명령어 집합은 2011년 10월 32 nm 공정으로 출시된 불도저 프로세서 코어에 도입되었다.
AMD의 SSE5 확장 번들은 인텔의 SSE4 명령어 전체를 포함하지 않으므로, SSE4의 후속이라기보다는 경쟁자에 가깝다.
SSE5 개선 사항.
제안된 SSE5 명령어 집합은 170개의 명령어(46개의 기본 명령어 포함)로 구성되었으며, 이들 중 다수는 단일 스레드 성능을 향상시키기 위해 설계되었다. 일부 SSE5 명령어는 3-피연산자 명령어이며, 이를 사용하면 X86 코드에서 달성할 수 있는 평균 클럭당 명령어 처리 횟수가 증가한다. 선택된 새로운 명령어는 다음과 같다:
AMD는 SSE5가 특히 HPC, 멀티미디어, 컴퓨터 보안 애플리케이션에서 극적인 성능 향상을 제공할 것이라고 주장했으며, AES 암호화에서 5배, 비디오 처리 등에 사용되는 이산 코사인 변환 (DCT)에서 30%의 성능 향상을 예상했다.
2009년 개정.
SSE5 사양에는 명령어가 두 개 이상의 피연산자를 가질 수 있도록 X86 명령어의 일반 코딩 스키마에 대한 제안된 확장이 포함되었다. 2008년, 인텔은 두 개 이상의 피연산자를 가진 명령어를 코딩하는 다른 방법을 제안하는 계획된 AVX 명령어 집합을 발표했다. SSE5와 AVX라는 두 가지 제안된 코딩 스키마는 상호 비호환적이지만, AVX 스키마는 SSE5 스키마에 비해 특정 장점이 있다. 가장 중요한 것은 AVX가 더 큰 벡터 크기를 포함하여 미래 확장을 위한 충분한 공간을 가지고 있다는 점이다.
2009년 5월, AMD는 계획된 미래 명령어에 대한 개정된 사양을 발표했다. 이 개정판은 코딩 스키마를 AVX 스키마와 호환되도록 변경했지만, AMD가 도입한 명령어와 인텔이 도입한 명령어 사이의 중복을 피하기 위해 접두사 바이트를 다르게 사용했다.
개정된 명령어 집합은 더 이상 오해의 소지가 있다는 비판을 받은 SSE5라는 이름을 사용하지 않지만, 새로운 개정판의 대부분의 명령어는 원래 SSE5 사양과 기능적으로 동일하며, 단지 명령어가 코딩되는 방식만 다르다. AMD 명령어 집합에 대한 계획된 추가 사항은 세 가지 하위 집합으로 구성된다.
XOP와 FMA4는 젠 마이크로아키텍처를 사용하는 최신 AMD 프로세서에서는 제거되었다.
AMD 터보 코어(AMD Turbo Core, AMD 코어 퍼포먼스 부스트 (CPB)라고도 함)는 AMD가 구현한 동적 주파수 스케일링 기술로, 특정 버전의 프로세서에서 프로세서의 작동 주파수를 동적으로 조정하고 제어하여 필요할 때 성능을 향상시키면서 정상 작동 시 낮은 전력 및 열 매개변수를 유지한다. AMD 터보 코어 기술은 AMD K10 마이크로아키텍처를 기반으로 하는 페넘 II X6 마이크로프로세서부터 구현되었다. AMD 터보 코어는 일부 AMD A-시리즈 가속 처리 장치에서 사용할 수 있다.
AMD 터보 코어는 성능 향상을 위해 사용되는 또 다른 동적 프로세서 주파수 조정 기술인 인텔 터보 부스트와 유사하며, 전력 소비를 줄이고(배터리 수명 절약), 발열을 줄이고, 소음을 줄이기 위해 노트북 프로세서의 작동 주파수를 동적으로 조정하는 데 사용되는 AMD 파워나우!와도 유사하다. AMD 파워나우!는 프로세서 주파수를 줄이는 데 사용되는 반면, AMD 터보 코어는 프로세서 주파수를 늘리는 데 사용된다.
프로세서의 클럭 속도를 결정하기 위해 프로세서는 스트레스 테스트를 거쳐 최대 허용 전력량에 도달하기 전에 프로세서가 실행할 수 있는 최대 속도를 결정하는데, 이를 열 설계 전력 또는 TDP라고 한다. 고객들이 프로세서가 정격 TDP를 거의 소모하지 않는다고 불평했으며, 이는 대부분의 소비자들이 최대 스트레스 테스트 중에 소모되는 전력에 근접하지 못했음을 의미한다고 보고되었다. 이러한 문제를 해결하기 위해 평균 CPU 전력(ACP)이라는 매개변수가 사용된다. ACP는 일반적인 사용 시 예상되는 평균 전력을 정의하는 반면, TDP는 최대 소모 전력을 나타낸다. 전력 소모는 열 한계를 고려하고 CPU 전력 손실을 결정할 때 중요한 요소이다.
AMD 터보 코어 및 유사한 동적 프로세서 주파수 조정 기술은 평균 전력 소모가 최대 설계 한계보다 낮다는 점을 활용하여 설계 한계를 초과하지 않고도 짧은 시간 동안 주파수(및 이에 수반되는 전력 및 발열)를 높일 수 있다.
AMD 터보 코어의 장점은 다음과 같다:
라이젠 프로세서와 함께 AMD는 추가 자동 오버클럭 기능을 도입했다:
IBM PC 호환기종 컴퓨터에서 터보 버튼(Turbo button)은 두 가지 실행 상태 중 하나를 선택한다. 기본 "터보" 속도 또는 인텔 8086 CPU에 가까운 감소된 속도이다. 이 버튼은 1980년대 중반부터 1990년대 중반까지 인텔 80286, 80386 및 80486 프로세서를 사용하는 컴퓨터에서 비교적 흔했다. 이 이름은 엔진의 출력과 효율성을 높이는 장치인 터보차저에서 영감을 받았다. "터보" 버튼을 누르면 컴퓨터가 설계된 최고 속도로 실행되도록 의도되었다.
IBM PC에 사용된 원래 4.77 MHz 인텔 8088보다 빠르게 실행되는 CPU가 도입되면서, CPU 주파수에 의존하는 프로그램들은 의도보다 빠르게 실행되었다. 특히 게임은 빨라진 게임 이벤트에 반응할 시간이 줄어들어 플레이하기 어려워지는 경우가 많았다. 이러한 호환성을 회복하기 위해 "터보" 버튼이 추가되었다. 터보 모드를 비활성화하면 시스템 속도가 원래의 8086/8088 칩과 호환되는 상태로 느려진다.
대부분의 시스템에서 터보 모드는 버튼이 눌러진 상태였지만, 버튼을 양방향으로 연결할 수 있었기 때문에 일부 시스템에서는 반대였다. 터보 버튼은 시스템 케이스의 터보 LED 또는 두 자리 세그먼트 디스플레이에 연결될 수 있었지만, 일부 경우에는 표시된 주파수(MHz 단위)가 실제 프로세서 클럭의 측정이 아니라 메인보드의 점퍼로 설정된 두 가지 "빠른" 및 "느린" 디스플레이 옵션이었다.
일부 시스템은 팩커드 벨 486ES 3x3 (4x4 및 MT 모델은 전용 터보 버튼이 있었음)처럼 터보 모드를 켜고 끄기 위한 -- 및 -- 키 조합도 지원했다. 터보 버튼이 있거나 없는 모든 486ES 모델에서 전원 표시등은 일반("터보") 모드에서는 녹색을, 느린 모드에서는 주황색을 나타냈다. ITT Xtra는 --를 사용하여 전환했다.
일부 키보드에는 오른쪽 Shift 근처에 터보 버튼도 있었다. 컴퓨터 케이스에 흔히 있던 터보 버튼과 달리 키보드의 터보 버튼은 CPU의 클럭 속도를 제어하지 않았다. 대신 키보드 반복 속도를 제어했다.
터보 디스플레이.
터보 디스플레이는 CPU의 현재 주파수(MHz) 속도를 표시하는 데 사용되며, 일반적으로 두 자리 또는 세 자리 디지털 LED 디스플레이로 이루어진다. 표시되는 속도는 CPU 주파수와 컴퓨터 설정에 따라 달라질 수 있지만, CPU의 주파수를 측정하는 것이 아니라 터보가 켜지거나 꺼졌을 때 미리 설정된 숫자를 표시하며, 이 숫자들은 디스플레이 뒷면에 있는 두(또는 세) 개의 점퍼 뱅크로 변경할 수 있는데, 각 뱅크는 각 자리를 변경하며, 그 목적은 디스플레이의 LED를 전원에 연결(또는 분리)하는 것이다. 뱅크의 배치는 다를 수 있다.
이 기능은 286에서 486 CPU를 실행하는 시스템에서 비교적 흔했으며, 펜티엄 시대 컴퓨터에서는 덜 흔했다. 대부분의 시스템에 두 자리 디스플레이만 있었기 때문에 CPU 속도가 100 MHz에 도달하면서 주파수 디스플레이는 대부분 사라지거나 "HI"/"LO", "99"를 표시하도록 재프로그래밍되거나 세 자리 디스플레이로 대체되었다.
새로운 컴퓨터가 계속해서 빨라지고 다양한 속도를 지원함에 따라 소프트웨어가 특정 CPU 속도에 의존하는 것은 불가능해졌다. 소프트웨어가 다른 타이밍 방법에 의존하기 시작하면서 터보 기능은 새로운 프로그램에 거의 무관해졌다.
현대 컴퓨터에서 실제 하드웨어 터보 버튼의 구현은 사라졌지만, 소프트웨어 개발자들은 소프트웨어 대체품으로 이를 보완했다. 한 예로 조절 가능한 에뮬레이션 속도를 제공하는 도스박스가 있다. ACPI 전원 관리를 지원하는 최신 PC는 ACPI 성능 상태 또는 기타 CPU 스로틀링 모드를 전환하기 위한 소프트웨어 제어를 제공할 수 있다. 이는 호환성보다는 절전 또는 CPU 과열 방지를 위해 사용되는데, 현대 응용 프로그램은 타이밍을 위해 CPU 클럭 대신 실시간 시계를 사용하기 때문이다.
반대 방향 버튼 동작.
일부 컴퓨터는 터보 버튼이 눌러지면 컴퓨터가 더 느린 속도로 실행되도록 연결되었다. 터보 버튼을 이런 식으로 구성할 수 있지만, 이는 버튼의 의도된 사용 방식이 아니다. 버튼이 눌러졌을 때 컴퓨터가 최고 속도로 실행되도록 의도되었기 때문이다. 이로 인해 레트로 컴퓨터 포럼과 커뮤니티에서 버튼의 목적과 명칭에 대한 많은 혼란과 오해가 발생했다. 이 문제는 디스플레이 또는 컴퓨터의 메인보드에서 와이어를 올바른 방식으로 다시 연결하여 해결할 수 있다. 터보 LED가 켜져 있으면 스위치가 어떻게 연결되었든 항상 CPU가 최고 속도로 실행되고 있음을 의미한다.
AGESA, 즉 AMD 제네릭 캡슐화 소프트웨어 아키텍처(AMD Generic Encapsulated Software Architecture)는 AMD가 개발한 절차 라이브러리로, AMD64 아키텍처를 사용하는 메인보드에서 플랫폼 초기화 (PI)를 수행하는 데 사용된다. 이러한 메인보드의 바이오스의 일부인 AGESA는 CPU 코어, 칩셋, 주 메모리 및 하이퍼트랜스포트 컨트롤러의 초기화를 담당한다.
AGESA는 PC의 독점 바이오스를 대체하려는 프로젝트인 코어부트 개발을 돕기 위해 2011년 초에 오픈 소스로 공개되었다. 그러나 이러한 릴리스는 이후 중단되면서 AMD의 패밀리 15h를 넘어 코어부트 개발의 기반이 되지 못했다.
AGESA는 AMD가 미래를 대비하여 설계한 AM4 플랫폼과 특히 관련성이 높아졌으며, 2019년 5월 현재 젠 아키텍처 기반의 세 가지 다른 세대의 CPU의 기반이 되었다. 이들 각 세대마다 AGESA 코드의 새로운 브랜치가 출시되었다. AGESA 버전 관리는 이 세 가지 릴리스 각각에 대해 별도로 실행되는 경우가 많으므로, 한 세대에서 다음 세대로 넘어갈 때 버전 번호의 퇴행이 발생할 수밖에 없다.
"서밋 PI"라는 이름의 첫 번째 버전은 2017년 2월에 출시되었다. 이 버전은 1세대 젠 칩을 대상으로 했으며, 버전 1.0.0.4로 시작했다. 2017년 10월, 서밋 PI가 버전 1.0.0.7에 도달했을 때, 이 브랜치는 "레이븐 PI"로 이름이 변경되었고(버전 번호는 초기화되지 않았다), 레이븐 릿지 APU를 지원하는 AGESA의 첫 번째 버전으로 출시되었다.
젠+으로 알려진 젠의 2세대를 지원하는 두 번째 버전은 라이젠 프로세서의 코드명인 피나클 릿지를 따서 "피나클 PI"라고 명명되었다. 이 버전은 2018년 2월에 초기 버전 1.0.0.0a로 출시되었다.
그리고 2019년 3월, "콤보AM4 PI"라는 이름의 세 번째 AGESA 버전이 버전 0.0.7.0으로 출시되어 젠 2 기반 프로세서에 대한 지원을 도입했다.
"ComboAM4v2"는 젠 3 기반 프로세서를 지원하며, "ComboAM5PI"는 AM5 메인보드에서 젠 4 기반 프로세서를 지원한다.
sWRX8 플랫폼용 "ChagallWS PI"는 차갈 아키텍처 기반의 스레드리퍼 프로 프로세서를 지원한다.
2023년 4월, AMD는 노후화된 AGESA 코드베이스를 새로운 오픈 소스 펌웨어인 "AMD openSIL"로 교체할 계획을 발표했다. 새 펌웨어는 2026년까지 준비될 것으로 예상된다.
커먼 플래시 메모리 인터페이스(Common Flash Memory Interface, CFI)는 AMD, 인텔, 샤프, 후지쯔가 공동으로 개발한 공개 표준이다. 모든 플래시 메모리 공급업체에서 구현할 수 있으며, JEDEC의 비휘발성 메모리 소위원회에서 승인했다. 이 사양의 목표는 서로 다른 공급업체에서 제공하는 플래시 메모리 장치의 호환성이다. 개발자는 플래시 칩에서 식별 정보를 읽어 다양한 플래시 제품에 하나의 드라이버를 사용할 수 있다.
각 플래시 메모리 장치에는 메모리 크기, 바이트 및 워드 구성, 블록 구성, 전압 및 타이밍 데이터와 같은 정보가 포함된다.
이 사양은 여러 가지 이점을 제공한다. 플래시 장치에 대한 정보는 시스템 소프트웨어 내 테이블에 거의 또는 전혀 저장될 필요가 없다. 더 저렴한 플래시 메모리 장치를 사용할 수 있게 되면 시스템 소프트웨어를 다시 작성할 필요 없이 사용할 수 있다. 현재 소프트웨어 시스템을 이전보다 더 쉽고 빠르게 적용할 수 있다.
CFI 지원은 FreeBSD에 구현되어 있다.
JEDEC - 무료 문서는 등록 필요
인피니언/사이프러스 (구 스팬션)
CFI는 아래 뜻을 함의한다.
컬러 렌더링(Color rendering) 또는 연색성은 광원이 다양한 물체의 색을 충실하게 나타내는 능력(즉, 이상적인 광원이나 자연광과 비교하여 조명 이색성을 생성하는 능력)을 말한다. 색 렌더링이 좋은 광원은 신생아 치료 및 미술 복원과 같이 색에 민감한 응용 분야에서 바람직하다. 국제 조명 위원회(CIE)는 이를 다음과 같이 정의한다.
기준 조명 아래에서의 물체의 색상과 의식적 또는 무의식적 비교를 통해 물체의 색상에 미치는 조명의 영향.
광원의 컬러 렌더링을 인간의 눈이나 카메라로 측정하기 위해 다양한 정량적 측정법이 고안되었다. 주요 측정법은 다음과 같다.
연구자들은 전기 조명의 색 렌더링을 비교하기 위한 기준으로 햇빛을 사용했다. 1948년, 햇빛은 "다양한 색상을 (1) 보여주고, (2) 미세한 색상 차이를 구별하기 쉽게 하며, (3) 주변 사물의 색상이 명확히 자연스러워 보이기" 때문에 좋은 색 렌더링을 위한 이상적인 조명원으로 묘사되었다.
20세기 중반 무렵, 색상 과학자들은 인공 조명이 색상을 정확하게 재현하는 능력을 평가하는 데 관심을 가졌다. 유럽 연구자들은 "대표적인" 스펙트럼 대역에서 스펙트럼 파워 분포(SPD)를 측정하여 조명을 설명하려고 시도한 반면, 북미 연구자들은 기준 물체에 대한 조명의 색채학적 효과를 연구했다.
연색 지수.
1974년의 연색 지수(CRI)는 색상 렌더링에 대한 CIE 위원회 연구의 결과물이다. 이는 분광광도법을 요구하는 대신 인간 피험자 패널을 사용하여 미국 색채학적 접근 방식을 사용한다. 다양한 색조의 8개 샘플을 두 조명으로 번갈아 비추고 색상 모양을 비교한다. 당시에는 색상 모양 모델이 존재하지 않았기 때문에 적합한 색 공간인 CIEUVW에서 색상 차이를 기반으로 평가하기로 결정했다. 색도 잔차는 기준 조명과 비교하기 전에 색적응 변환으로 해결된다. 각 색상 차이는 하위 점수로 변환되었고, 8개의 하위 점수가 평균화되어 최종 점수인 Ra를 산출한다.
텔레비전 조명 일관성 지수.
일찍이 1971년에 BBC 연구원들은 텔레비전을 위한 CRI의 아날로그를 고안했다. 당시에는 광원의 비교적 넓은 대역폭 특성으로 인해 CRI가 텔레비전 카메라의 색상 렌더링을 여전히 근사화했지만, LED 조명의 출현으로 이러한 가정이 빠르게 무너졌다. 그 결과, 유럽 방송 연맹은 2012년에 텔레비전 조명 일관성 지수(TLCI) 개념을 재도입했으며, 2013년에는 혼합 조명을 위한 텔레비전 조명기 매칭 계수(TLMF)를 도입했다.
TLCI를 계산하기 위해서는 먼저 광원의 스펙트럼 파워 분포(SPD) 전체를 측정한다. 이 SPD에서 상관 색온도(CCT)를 찾아 기준 조명을 제공한다. 테스트 및 기준 조명 아래에서 컬러 체커 이미지는 알려진 반사율과 평균 HDTV 카메라 및 디스플레이의 색상 곡선을 사용하여 시뮬레이션된다. 차이점은 CIEDE2000에서 계산된다. TLMF에서는 CCT로 기준이 지정되는 것이 아니라 사용자가 직접 지정한다.
스펙트럼 유사성 지수.
2016년의 스펙트럼 유사성 지수(SSI)는 색상 샘플 비교를 완전히 포기하고 대신 한 광원의 SPD를 기준과 직접 비교하는 척도이다. 개발자들은 카메라 간의 차이로 인해 TLCI는 3칩 텔레비전 카메라만 설명할 수 있으며, 단일 칩 디지털 시네마, 스틸 카메라 또는 필름의 더 다양한 스펙트럼 민감도를 설명할 수 없다고 주장한다. (이론적으로 색상 젤 또한 TLCI로 포착하기 어려운 변형을 야기한다.)
SSI는 375~675 nm 범위의 5nm 간격으로 두 개의 통합 정규화된 SPD를 취하고 그들 사이의 가중 상대 차이를 찾아 계산한다. 이 가중 상대 차이는 컨볼루션되고, 결과의 크기는 100점 값으로 변환된다. 낮은 SSI는 잠재적인 색상 렌더링 문제에 대한 경고일 뿐, 문제의 존재를 확인하거나 어떤 오류가 발생할 가능성이 있는지 나타내지 않는다.
TM-30.
TM-30은 현재(2021년 기준) CIE가 인간이 인지하는 색상 렌더링에 대해 권장하는 측정법이다. 이는 전체 충실도 지수(Rf), 채도 변화에 대한 전체 색역 지수(Rg), 색역 모양 그래프, 16개 색조 범위 각각에 대한 채도, 색조, 색상 충실도에 대한 상세 값, 그리고 99개 샘플 색상 각각에 대한 색상 충실도 점수를 포함한 대규모 출력 세트를 생성한다. CAM02-UCS 색 공간을 사용한다. Rf는 CIE에 의해 CIE 224:2017 "색상 충실도 지수"(CFI)로 채택되었다.
다른 새로운 척도와 마찬가지로, TM-30은 동일한 CCT의 SPD를 참조하여 SPD로부터 계산된다. TM-30의 독특한 점은 색상 재현의 충실도(정확성)를 넘어 색상 렌더링의 다른 측면을 설명한다는 것이다. 이 추가 정보는 예를 들어 특정 디자인 기준 하에서 피부 톤의 선명도를 위해 충실도를 희생할 수 있게 한다. TM-30 부록 E에는 세 가지 참조 디자인 의도와 우선순위 수준이 정의되어 있다.
기타 척도.
앞서 언급된 척도들이 CRI를 대체하기 위해 고안되기 전에, 다른 여러 측정법이 제안되었다. 그러나 이들 중 어느 것도 널리 사용되지는 않았다.
AMD 플랫폼 시큐리티 프로세서(AMD Platform Security Processor, PSP), 공식 명칭 AMD 시큐어 테크놀로지는 AMD 마이크로프로세서에 약 2013년부터 통합된 신뢰 실행 환경 서브시스템이다. AMD 개발자 가이드에 따르면, 이 서브시스템은 "보안 환경을 생성, 모니터링 및 유지 관리하는 역할"을 하며, "그 기능에는 부팅 프로세스 관리, 다양한 보안 관련 메커니즘 초기화, 의심스러운 활동이나 이벤트에 대한 시스템 모니터링 및 적절한 대응 구현이 포함된다"고 명시되어 있다. 비평가들은 이것이 백도어로 사용될 수 있고 보안 문제의 소지가 있다고 우려한다. AMD는 PSP에서 실행되는 코드를 오픈 소스로 공개하라는 요청을 거부했다.
PSP 자체는 TrustZone 확장이 적용된 ARM 코어(ARM Cortex-A5)로, 메인 CPU 다이에 코프로세서로 삽입된다. PSP는 온칩 펌웨어를 포함하며, 이는 SPI ROM을 검증하고 오프칩 펌웨어를 로드하는 역할을 한다. 2019년, 베를린 기반의 보안 그룹은 일반적인 UEFI 이미지 파일(운영 체제를 부팅하는 코드)에서 오프칩 펌웨어를 발견했는데, 이는 쉽게 분석될 수 있다는 것을 의미했다. 몇몇 직접 작성한 파이썬 기반 도구를 사용하여, 그들은 SPI ROM의 오프칩 펌웨어가 전체 마이크로 운영 체제와 유사한 애플리케이션을 포함하고 있음을 발견했다. 레노버 씽크패드 A285 노트북의 마더보드 플래시 칩(UEFI 펌웨어 저장)을 조사한 결과, PSP 코어 자체(장치로서)가 메인 CPU보다 먼저 실행되며, 펌웨어 부트스트랩 프로세스가 기본 UEFI가 로드되기 직전에 시작된다는 것이 밝혀졌다. 그들은 펌웨어가 사용자 애플리케이션이 실행되는 동일한 시스템 메모리 공간에서 실행되며, MMIO를 포함하여 해당 공간에 대한 무제한 접근 권한을 가지고 있어 데이터 안전성에 대한 우려를 제기한다는 것을 발견했다. PSP는 x86 코어의 실행 여부를 결정하는 칩이기 때문에 하드웨어 다운코어링을 구현하는 데 사용되며, 시스템의 특정 코어는 제조 과정에서 영구적으로 접근할 수 없도록 만들 수 있다. 또한 PSP는 RDRAND 명령을 위한 무작위 숫자 생성기를 제공하며 TPM 서비스를 제공한다.
PSP는 부팅 과정의 필수적인 부분이며, PSP 없이는 x86 코어가 활성화되지 않는다.
보고된 취약점.
2017년 9월, 구글 보안 연구원 크피르 코헨(Cfir Cohen)은 공격자가 암호, 인증서 및 기타 민감한 정보에 접근할 수 있게 하는 PSP 서브시스템의 취약점을 AMD에 보고했으며; 2017년 12월에 벤더들에게 패치가 제공될 것이라는 소문이 돌았다.
2018년 3월, 이스라엘의 IT 보안 회사는 AMD의 젠 아키텍처 CPU(EPYC, 라이젠, 라이젠 프로, 라이젠 모바일)에 있는 PSP와 관련된 몇 가지 심각한 결함을 보고했는데, 이는 악성 소프트웨어가 실행되어 민감한 정보에 접근할 수 있게 할 수 있다고 주장되었다. AMD는 이러한 결함을 처리하기 위한 펌웨어 업데이트를 발표했다. CTS 랩스(CTS Labs)가 주장한 높은 위험성은 일축되었지만, 독립적인 보안 전문가들이 공개된 내용을 검토한 결과 기술적인 관점에서 그 유효성은 인정되었고, 이는 해당 결함이 시장 조작을 목적으로 공개되었다는 주장을 낳았다.
ARM Cortex-A5는 2009년에 발표된 ARM 홀딩스가 라이선스하는 32비트 프로세서 코어로 ARMv7-A 아키텍처를 구현한다.
Cortex-A5는 저가 장치에 사용되는 ARM9 및 ARM11 코어를 대체하기 위한 것이다. Cortex-A5는 VFPv4 및 NEON 고급 SIMD와 같은 인터넷 애플리케이션에 중점을 둔 ARMv7 아키텍처의 기능을 제공한다.
Cortex-A5 코어의 주요 기능은 다음과 같다:
다음과 같은 여러 시스템 온 칩 (SoC)이 Cortex-A5 코어를 구현했다:
스콜피언(Scorpion)은 퀄컴이 스냅드래곤 모바일 SoC에 사용하기 위해 설계한 중앙 처리 장치 (CPU) 코어이다. 2008년에 출시되었다. 사내에서 설계되었지만, ARM Cortex-A8 및 Cortex-A9 CPU 코어와 많은 아키텍처적 유사성을 가지고 있다.
퀄컴 크라이오(Qualcomm Kryo)는 스냅드래곤 SoC 라인업에 포함된 맞춤형 또는 세미 맞춤형 ARM 기반 CPU 시리즈이다.
이 CPU들은 ARM 64비트 명령어 세트를 구현하며 이전 32비트 크레이트 CPU의 후속작이다. 2015년 스냅드래곤 820에서 처음 도입되었다. 2017년 퀄컴은 최초의 미드레인지 크라이오 SoC인 스냅드래곤 636과 스냅드래곤 660을 출시했다. 2018년에는 크라이오 아키텍처를 적용한 최초의 보급형 SoC인 스냅드래곤 632가 출시되었다.
크라이오 (오리지널).
2015년 9월에 처음 발표되었으며 스냅드래곤 820 SoC에 사용되었다. 오리지널 크라이오 코어는 Big.LITTLE 구성의 양쪽 부분에 모두 사용될 수 있는데, 스냅드래곤 820 및 821의 경우 두 개의 듀얼 코어 클러스터가 스냅드래곤 615에서 두 Cortex-A53 클러스터가 작동하는 방식과 유사하게 다른 클럭 주파수로 실행된다.
820/821의 크라이오는 ARM 코어텍스 디자인에 기반하지 않은 인하우스 맞춤형 ARMv8.0-A (AArch64/AArch32) 디자인이다.
크라이오 200 시리즈.
크라이오 200 시리즈 CPU는 오리지널 크라이오 마이크로아키텍처의 파생물이 아니라, ARM의 ARM 코어텍스 기술 기반 (BoC) 라이선스로 허가된 세미 맞춤형 디자인이다. 크라이오 200 시리즈 CPU는 ARM의 Cortex-A73 (성능/골드 클러스터)과 Cortex-A53 (효율/실버 클러스터)의 Big.LITTLE 배열 파생물이다.
크라이오 280.
크라이오 280 CPU는 2016년 11월 스냅드래곤 835 모바일 플랫폼과 함께 발표되었다. 오리지널 크라이오에 비해 새로운 크라이오 280 코어는 정수 클럭당 명령어 처리 성능이 향상되었지만 부동소수점 클럭당 명령어 처리 성능은 낮아졌다. 그러나 전반적으로 835는 CPU 스케줄링 및 DVFS 시스템 개선 덕분에 820 및 엑시노스 8895에 비해 상당한 성능 및 효율성 이점을 제공하여 검토자들로부터 호평을 받았다.
크라이오 265.
크라이오 265 CPU는 2021년 10월 스냅드래곤 680 모바일 플랫폼과 함께 발표되었다.
크라이오 260.
크라이오 260 CPU는 2017년 5월 중급형 스마트폰용 스냅드래곤 660 모바일 플랫폼과 함께 발표되었다. 크라이오 260 코어는 스냅드래곤 636, 스냅드래곤 665, 스냅드래곤 662에도 사용된다.
크라이오 250.
크라이오 250 CPU는 2018년 6월 발표된 스냅드래곤 632 모바일 플랫폼에 도입되었다. 14 nm 공정으로 제작되었으며, L2 캐시 크기에 약간의 차이가 있지만 크라이오 260과 유사하다. 퀄컴은 스냅드래곤 632가 Cortex-A53 코어만 사용하는 스냅드래곤 625/450에 비해 40% 향상된 성능을 제공한다고 주장한다. 크라이오 250은 또한 보급형 플랫폼에 사용된 최초의 시리즈이다.
크라이오 240.
크라이오 240 CPU는 2020년 초에 발표된 스냅드래곤 460 모바일 플랫폼에 도입되었다. 11 nm 공정으로 제작되었으며, Big.LITTLE 아키텍처를 사용하는 Cortex-A73 및 Cortex-A53 코어를 사용한다. 퀄컴은 이 CPU가 Cortex-A53 코어만 사용하는 이전 세대(스냅드래곤 450)에 비해 70% 향상된 성능을 제공한다고 주장한다. 크라이오 240은 보급형 플랫폼에 사용될 예정이다.
크라이오 300 시리즈.
크라이오 300 시리즈 CPU는 ARM의 Cortex-A75와 Cortex-A55의 파생물인 세미 맞춤형 골드 및 실버 코어를 특징으로 하며, DynamIQ와 함께 구성된다. 이들은 ARMv8.2-A 및 DynamIQ를 지원하는 퀄컴의 첫 CPU이다. DynamIQ는 각 CPU 클러스터의 코어/캐시 양을 포함하여 CPU 구성에 더 많은 유연성을 제공한다.
크라이오 385.
크라이오 385 코어는 2017년 12월 스냅드래곤 845의 일부로 발표되었다. 퀄컴은 고성능 코어에서 실행되는 작업의 성능이 스냅드래곤 835에 비해 25~30% 증가하고, 효율성 코어에서는 15% 증가할 것으로 예상했다. 테스트 결과 엑시노스 8895 및 9810에 비해 성능 및 효율성에서 상당한 이점이 발견되었다. 크라이오 385는 스냅드래곤 850에도 사용된다.
크라이오 360.
크라이오 360은 퀄컴의 상위 미드레인지 세미 맞춤형 코어이다. 2018년 5월에 발표된 스냅드래곤 710에 도입되었다. 크라이오 360은 스냅드래곤 670 및 712에도 사용된다.
크라이오 400 시리즈.
크라이오 400 시리즈 CPU는 ARM의 Cortex-A76 및 Cortex-A55의 파생물인 세미 맞춤형 골드 프라임/골드 및 실버 코어를 특징으로 하며, DynamIQ와 함께 구성된다. 퀄컴은 자사의 세미 맞춤형 Cortex-A76이 더 큰 비순차 실행 창(리오더 버퍼)과 부동소수점 워크로드에 더 최적화된 데이터 프리페처를 가지고 있다고 밝혔다.
크라이오 495.
크라이오 495 CPU는 2018년 12월 6일 스냅드래곤 8cx와 함께 발표되었다. 퀄컴은 8cx가 스냅드래곤 850보다 60% 더 효율적이라고 주장한다.
크라이오 490.
크라이오 490 CPU는 2019년 12월 5일 스냅드래곤 8c와 함께 발표되었다.
크라이오 485.
크라이오 485 CPU는 2018년 12월 5일 스냅드래곤 855와 함께 발표되었다. 퀄컴은 845의 크라이오 385에 비해 성능이 최대 45% 향상되었다고 주장한다. 테스트 결과 855는 SPECint2006에서 845보다 51%, SPECfp2006에서 61%, 전력 효율에서 39% 더 뛰어난 성능을 보였다. 855는 엑시노스 9820보다도 훨씬 효율적이다.
크라이오 475.
크라이오 475 CPU는 퀄컴의 상위 미드레인지 세미 맞춤형 코어이다. 2019년 12월 4일 스냅드래곤 765 및 765G에, 2020년 5월 스냅드래곤 768G에 도입되었다.
크라이오 470.