SystemVerilog has its own assertion specification language, similar to Property Specification Language.
SystemVerilog は表明記述言語を内包しており、Property Specification Language に似ている。