The PLL generates the internal clock signal from an external 3.68 MHz clock signal.
PLLは外部から供給される3.68MHzのクロック信号から内部クロック信号を生成する。