SystemVerilog attempts to combine HDL and HVL constructs into a single standard.
Η SystemVerilog προσπαθεί να συνδυάσει δομές HDL και HVL σε ένα ενιαίο πρότυπο.