Initially, Verilog and VHDL were used to document and simulate circuit designs already captured and described in another form (such as schematic files).
Αρχικά η Verilog και η VHDL χρησιμοποιούνταν για την τεκμηρίωση και την προσομοίωση σχεδιάσεων κυκλωμάτων που υπήρχαν ήδη σε άλλη μορφή (όπως ένα αρχείο σχηματικού διαγράμματος).