**提示**：此条目的主题不是**VHD**。 

一个有符号的加法器的VHDL源代码。
**VHDL**，全称**超高速集成电路硬件描述语言**（英語：），在基于複雜可程式邏輯裝置、现场可编程逻辑门阵列和特殊應用積體電路的数字系统设计中有着广泛的应用。

VHDL语言诞生于1983年，1987年被美国国防部和IEEE确定为标准的硬件描述语言。自从IEEE发布了VHDL的第一个标准版本IEEE 1076-1987后，各大EDA公司都先后推出了自己支援VHDL的EDA工具。VHDL在电子设计行业得到了广泛的认同。此后IEEE又先后发布了IEEE 1076-1993和IEEE 1076-2000版本。

程式語言
----

注：VHDL不区分大小写；

```
library ieee;--库声明，声明工程中用到的库，这里声明的是IEEE库
use ieee.std\_logic\_1164.all;--包声明，声明工程中用到的包，这里声明的是IEEE的STD\_LOGIC\_1164包

```

### 單體（entity）

它負責宣告一個硬體的外部輸入與輸出，一個簡單的範例（尖括號内為必填，方括號内為可選）：

```
 entity <實體名稱> is
 port(
 a : IN STD\_LOGIC;
 b : OUT STD\_LOGIC
 );
 end [實體名稱];

```

### 架構（architecture）

它負責實現內部的硬體電路。

```
architecture <架構名稱> of <實體名稱> is
begin
  --此處可編寫架構內部操作
end [架構名稱];

```

### 組態（configuration）

配置用来描述各种层与层的连接关系以及实体与结构体之间的关系，此处不赘述

VHDL编写触发器简例：

```
library ieee; --库声明
use ieee.std\_logic\_1164.all; --包声明
entity test is --实体定义
 port(
 d : in std\_logic;
 clk : in std\_logic;
 q : out std\_logic);
end test;
architecture trigger of test is --结构体定义
 signal q\_temp:std\_logic;
begin
 q<=q\_temp;
 process(clk)
 begin
 if clk'event and clk='1' then
 q\_temp<=d;
 end if;
 end process;
end trigger;
configuration d\_trigger of test is--配置，将结构体配置给实体，配置名为d\_trigger
 for trigger
 end for;
end d\_trigger;

```

参见
--

* 硬件描述语言


|  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| 

| * 
* 论
* 编
数字电路 |
| --- |
|  |
| 概念 | 
* 数字信号
* 布尔代数
* 開關
* 组合逻辑电路
* 时序逻辑电路
	+ 同步
	+ 異步
* 真值表
* 卡诺图
* 有限状态机
	+ 米利机
	+ 摩尔机

 |
|  |
| 硬件模块 | 
* 邏輯閘
	+ 与
	+ 或
	+ 非
	+ 同
	+ 与非
	+ 或非
	+ 异或
	+ 同或
	+ 蘊含
* TTL
	+ 74190
* CMOS
* 加法器
* 乘法器
* 编码器
* 译码器
* 数据选择器
* 锁存器
* 寄存器
* 触发器
	+ RS
	+ D
	+ JK
	+ T
* 儲存裝置
	+ ROM
	+ RAM
* 類比數位轉換器
* 數位類比轉換器

 |
|  |
| IC、VLSI | 
* 定制程度（半、全）
* PLD
	+ PAL
	+ PLA
	+ GAL
	+ CPLD
	+ FPGA
* ASIC
* 设计
* 验证
* 电子设计自动化（EDA）
* 硬件描述语言
	+ Verilog
	+ VHDL
* 逻辑综合
* 硬件验证语言
	+ SystemVerilog

 |

 |

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| 

| * 
* 论
* 编
可编程逻辑 |
| --- |
|  |
| 概念 | 
* ASIC
* SoC
* FPGA
	+ Logic block
* CPLD
* EPLD
* PLA
* PAL
* GAL
* PSoC
* 可重組計算
	+ Xputer
* 软核微处理器
* Circuit underutilization
* 高级综合
* 硬件加速

 |
|  |
| 硬件描述语言 | 
* Verilog
	+ A
	+ AMS
* VHDL
	+ AMS
	+ VITAL
* SystemVerilog
	+ DPI
* SystemC
* AHDL
* Handel-C
* PSL
* UPF
* PALASM
* ABEL
* CUPL
* OpenVera
* C to HDL
* Flow to HDL
* MyHDL
* JHDL
* ELLA

 |
|  |
| 公司 | 
* Accellera
* Actel
* Achronix
* AMD
* Aldec
* Atmel
* Cadence
* Cypress
* Duolog
* Forte
* Intel
	+ Altera
* Lattice
* National
* Mentor Graphics
* Microsemi
* Signetics
* Synopsys
	+ Magma
	+ Virage Logic
* Texas Instruments
* Tabula
* Xilinx

 |
|  |
| 产品 | 

|  |  |
| --- | --- |
| 硬件 | 
* iCE
* Stratix
* Virtex

 |
|  |
| 软件 | 
* Intel Quartus Prime
* Xilinx ISE
* Xilinx Vivado
* ModelSim
* VTR
* Simulators

 |
|  |
| IP | 

|  |  |
| --- | --- |
| 专有 | 
* ARC
* ARM Cortex-M
* LEON
* LatticeMico8
* MicroBlaze
* PicoBlaze
* Nios
* Nios II

 |
|  |
| 开源 | 
* JOP
* LatticeMico32
* OpenCores
* OpenRISC
	+ 1200
* RISC-V
* Zet

 |

 |

 |

 |

1. ↑  David R. Coelho.. Springer Science & Business Media. 30 June 1989  [2021-02-13]. ISBN 978-0-7923-9031-2. （原始内容存档于2021-07-10）.