**IA-64** (còn được gọi là **kiến trúc** **Intel Itanium**) là kiến ​​trúc tập lệnh (ISA) của của họ vi xử lý Intel 64 bit Itanium. Đặc tả kỹ thuật cơ bản của ISA bắt nguồn từ Hewlett-Packard (HP), và được phát triển và sau đó được Intel triển khai trong một kiến ​​trúc vi xử lý mới với sự hợp tác và chuyên môn liên tục của HP về các khái niệm thiết kế EPIC cơ bản. Để thiết lập hệ thống ISA mới đầu tiên của họ sau 20 năm và đưa dòng sản phẩm hoàn toàn mới ra thị trường, Intel đã đầu tư lớn vào định nghĩa sản phẩm, thiết kế, công cụ phát triển phần mềm, hệ điều hành, quan hệ đối tác trong ngành phần mềm và tiếp thị. Để hỗ trợ nỗ lực này, Intel đã tạo ra nhóm thiết kế lớn nhất trong lịch sử của họ và một nhóm tiếp thị và công nghiệp mới cho phép tách biệt hoàn toàn với x86. Bộ xử lý Itanium đầu tiên, có tên mã *Merced*, được phát hành vào năm 2001.

Kiến trúc Itanium dựa trên mức lệnh cơ sở song song rõ ràng, trong đó trình biên dịch quyết định các lệnh nào được thực thi song song. Điều này trái ngược với các kiến ​​trúc siêu khối khác, phụ thuộc vào bộ xử lý để quản lý các phụ thuộc lệnh khi chạy.Trong tất cả các mô hình Itanium, tối đa và bao gồm *Tukwila*, các lõi thực hiện tối đa sáu lệnh trên mỗi chu kỳ đồng hồ.

Tính đến năm 2008[cập nhật], Itanium là kiến trúc vi xử lý được triển khai nhiều thứ tư cho các hệ thống cấp doanh nghiệp, sau x86-64, Power Architecture, và SPARC.[*Cần cập nhật*]

Lịch sử
-------

### Phát triển 1989-2000

Kiến trúc Intel Itanium
Năm 1989, HP bắt đầu trở nên lo ngại rằng các kiến ​​trúc điện toán tập lệnh rút gọn (RISC) đã đạt đến giới hạn xử lý tại một lệnh trong mỗi chu kỳ. Các nhà nghiên cứu của cả Intel và HP đã khám phá các tùy chọn kiến ​​trúc máy tính cho các thiết kế trong tương lai và riêng biệt bắt đầu nghiên cứu một khái niệm mới được gọi là từ hướng dẫn rất dài (very long instruction word - VLIW) được đưa ra từ nghiên cứu của Đại học Yale vào đầu những năm 1980. VLIW là một khái niệm kiến ​​trúc máy tính (giống với RISC và CISC) trong đó một từ lệnh duy nhất chứa nhiều lệnh được mã hóa trong một từ lệnh rất dài để tạo điều kiện cho bộ xử lý thực hiện nhiều lệnh trong mỗi chu kỳ đồng hồ. Việc triển khai VLIW điển hình phụ thuộc nhiều vào các trình biên dịch tinh vi để xác định tại thời điểm biên dịch các lệnh nào có thể được thực thi cùng lúc và lập lịch trình thích hợp cho các hướng dẫn này để thực hiện và cũng để giúp dự đoán hướng hoạt động của chi nhánh. Giá trị của phương pháp này là thực hiện nhiều công việc hữu ích hơn trong ít chu kỳ xung nhịp hơn và đơn giản hóa các yêu cầu phần cứng lập lịch hướng dẫn và dự đoán chi nhánh, về mặt lý thuyết giảm độ phức tạp và chi phí của bộ xử lý, cũng như tiêu thụ năng lượng.

Trong thời gian này, HP đã bắt đầu tin rằng nó không còn hiệu quả về mặt chi phí đối với các công ty hệ thống doanh nghiệp cá nhân như chính họ để phát triển bộ vi xử lý độc quyền. Intel cũng đã nghiên cứu một số tùy chọn kiến ​​trúc để vượt ra ngoài x86 ISA để giải quyết các yêu cầu máy chủ doanh nghiệp cao cấp và tính toán hiệu năng cao (HPC). Do đó, Intel và HP đã hợp tác vào năm 1994 để phát triển ISA IA-64, sử dụng một biến thể của các khái niệm thiết kế VLIW mà Intel đặt tên rõ ràng là tính toán lệnh song song (EPIC). Mục tiêu của Intel là thúc đẩy chuyên môn mà HP đã phát triển trong công việc VLIW đầu tiên của họ cùng với việc phát triển dòng sản phẩm khối lượng nhắm vào các máy chủ cấp doanh nghiệp cao cấp và hệ thống máy tính hiệu năng cao (HPC) có thể bán cho tất cả các nhà sản xuất thiết bị gốc (OEM) trong khi HP mong muốn có thể mua bộ xử lý ngoài luồng được xây dựng bằng công nghệ sản xuất số lượng lớn và quy trình cạnh hàng đầu của Intel có hiệu suất cao hơn và hiệu quả hơn về chi phí so với bộ xử lý PA-RISC hiện tại của họ. Bởi vì các sản phẩm tạo ra sẽ là của Intel HP sẽ là một trong nhiều khách hàng) và để đạt được khối lượng cần thiết cho một dòng sản phẩm thành công, các sản phẩm Itanium sẽ được yêu cầu đáp ứng nhu cầu của cơ sở khách hàng rộng hơn và các phần mềm ứng dụng, hệ điều hành và các công cụ phát triển có sẵn cho những khách hàng này. Điều này đòi hỏi các sản phẩm của Itanium phải được thiết kế, ghi lại và sản xuất và có chất lượng cũng như hỗ trợ phù hợp với các sản phẩm còn lại của Intel. Do đó, Intel dẫn đầu về thiết kế kiến ​​trúc vi mô, sản xuất (đóng gói, kiểm tra và tất cả các bước khác), cho phép phần mềm và hệ điều hành công nghiệp (Linux và Windows NT) và tiếp thị. Là một phần của quy trình tiếp thị và định nghĩa của Intel, họ đã tham gia nhiều nhà cung cấp OEM, phần mềm và hệ điều hành doanh nghiệp, cũng như khách hàng cuối để hiểu các yêu cầu của họ và đảm bảo họ được phản ánh trong họ sản phẩm để đáp ứng nhu cầu của nhiều khách hàng và người dùng cuối. HP đã đóng góp đáng kể cho định nghĩa của ISA kiến trúc vi mô Merced/Itanium và Itanium 2, nhưng trách nhiệm sản xuất là của Intel. Mục tiêu ban đầu để cung cấp sản phẩm gia đình Itanium đầu tiên (tên mã Merced) là năm 1998.

Các nhà phân tích ngành công nghiệp dự đoán rằng IA-64 sẽ chiếm ưu thế trong các máy chủ, máy trạm và máy tính để bàn cao cấp, và cuối cùng thay thế các kiến trúc RISC và cấu trúc điện toán tập lệnh phức tạp (CISC) cho tất cả các ứng dụng cho mục đích chung. Compaq và Silicon Graphics đã quyết định từ bỏ phát triển hơn nữa các kiến trúc Alpha và MIPStương ứng để chuyển sang IA-64.

Đến năm 1997, rõ ràng kiến trúc IA-64 và trình biên dịch khó thực hiện hơn nhiều so với suy nghĩ ban đầu và việc giao Itanium bắt đầu trượt dốc. Vì Itanium là bộ xử lý EPIC đầu tiên, nên nỗ lực phát triển gặp phải nhiều vấn đề không lường trước được hơn so với nhóm đã quen. Ngoài ra, khái niệm EPIC phụ thuộc vào các khả năng của trình biên dịch chưa từng được thực hiện trước đây, vì vậy cần nhiều nghiên cứu hơn.

Một số nhóm phát triển hệ điều hành cho kiến trúc, bao gồm Microsoft Windows, Unix và các hệ thống tương tự Unix như Linux, HP-UX, FreeBSD, Solaris, Tru64 UNIX, và Monterey/64 (ba tên cuối đã bị hủy bỏ trước khi tiếp cận thị trường). Năm 1999,đã lãnh đạo việc thành lập một consortium công nghiệp nguồn mở để port Linux sang IA-64 mà họ đặt tên là "Trillium" (và sau đó đổi tên thành "Trillian" do vấn đề thương hiệu) do Intel dẫn đầu và bao gồm Caldera Systems, CERN, Cygnus Solutions, Hewlett-Packard, IBM, Red Hat, SGI, SuSE, TurboLinux và VA Linux Systems. Do đó, một IA-64 Linux đang hoạt động đã được giới thiệu trước thời hạn và là hệ điều hành đầu tiên chạy trên bộ xử lý Itanium mới.

Intel đã công bố tên chính thức của bộ xử lý, *Itanium*, vào ngày 4 tháng 10 năm 1999. Trong vài giờ, cái tên *Itanic* đã được đặt trên một nhóm tin Usenet như một cách chơi chữ với tên *Titanic*, tàu biển "không thể chìm" bị chìm trong chuyến đi đầu tiên của nó năm 1912.

### Itanium (Merced): 2001

Vào thời điểm Itanium được phát hành vào tháng 6 năm 2001, hiệu suất của nó không vượt trội so với các bộ xử lý RISC và CISC cạnh tranh.

Nhận thấy rằng việc thiếu phần mềm có thể là một vấn đề nghiêm trọng trong tương lai, Intel đã cung cấp hàng ngàn hệ thống ban đầu này cho các nhà cung cấp phần mềm độc lập (ISV) để kích thích phát triển. HP và Intel đã mang bộ vi xử lý Itanium 2 thế hệ tiếp theo ra thị trường một năm sau đó.

### Itanium 2: 2002–2010

Itanium 2 năm 2003
Bộ xử lý **Itanium 2** được phát hành vào năm 2002. Nó đã giải quyết được nhiều vấn đề về hiệu năng của bộ xử lý Itanium ban đầu, phần lớn là do hệ thống con bộ nhớ không hiệu quả.

Năm 2003, AMD đã phát hành Opteron, công ty đã triển khai kiến trúc 64 bit của riêng mình (x86-64). Opteron đã đạt được sự chấp nhận nhanh chóng trong không gian máy chủ doanh nghiệp vì nó cung cấp một bản nâng cấp dễ dàng từ x86. Intel đã trả lời bằng cách triển khai x86-64 trong bộ vi xử lý Xeon của mình vào năm 2004.

Vào tháng 11 năm 2005, các nhà sản xuất máy chủ Itanium lớn đã hợp tác với Intel và một số nhà cung cấp phần mềm để thành lậpItanium Solutions Alliance để thúc đẩy kiến trúc và tăng tốc chuyển phần mềm.

Vào năm 2006, Intel đã cung cấp *Montecito* (được bán trên thị trường là dòng **Itanium 2 9000**), bộ xử lý lõi kép có hiệu năng gần gấp đôi và giảm mức tiêu thụ năng lượng khoảng 20%.

### Itanium 9300 (Tukwila): 2010

Bộ xử lý **Itanium 9300**, có tên mã *Tukwila*, được phát hành vào ngày 8 tháng 2 năm 2010 với hiệu năng và dung lượng bộ nhớ lớn hơn. Tukwila ban đầu được dự kiến ​​phát hành vào năm 2007.

Thiết bị sử dụng quy trình 65 nm, bao gồm hai đến bốn lõi, bộ nhớ đệm tối đa đến 24 MB, công nghệ Hyper-Threading và bộ điều khiển bộ nhớ tích hợp. Nó thực hiện chỉnh sửa dữ liệu thiết bị kép (DDDC), giúp khắc phục lỗi bộ nhớ. Tukwila cũng triển khai Intel QuickPath Interconnect (QPI) để thay thế kiến ​​trúc dựa trên bus Itanium. Nó có băng thông bộ xử lý tối đa 96GB/s và băng thông bộ nhớ tối đa 34GB/s. Với QuickPath, bộ xử lý đã tích hợp bộ điều khiển bộ nhớ và giao tiếp bộ nhớ trực tiếp, sử dụng giao diện QPI để kết nối trực tiếp với các bộ xử lý và trung tâm I/O khác. QuickPath cũng được sử dụng trên các bộ xử lý Intel sử dụng vi kiến ​​trúc Nehalem, khiến Tukwila và Nehalem có thể sử dụng cùng một chipset. Tukwila kết hợp bốn bộ điều khiển bộ nhớ, mỗi bộ điều khiển hỗ trợ nhiều DIMM DDR3 thông qua bộ điều khiển bộ nhớ riêng, giống như bộ xử lý Xeon dựa trên Nehalem có tên mã *Beckton*.

### Itanium 9500 (Poulson): 2012

Bộ xử lý Itanium 9500, có tên mã *Poulson*, là bộ xử lý tiếp theo của Tukwila có tám lõi, có kiến ​​trúc issue rộng 12,cải tiến đa luồng và hướng dẫn mới để tận dụng song song, đặc biệt là ảo hóa. Kích thước bộ đệm Poulson L3 là 32 MB. Kích thước bộ đệm L2 là 6 MB, 512 I KB, 256 D KB mỗi lõi. Kích thước khuôn là 544 mm², ít hơn so với người tiền nhiệm Tukwila (698,75 mm²).

Tại ISSCC 2011, Intel đã trình bày một bài báo có tên 2011, Intel đã trình bày một bài báo có tên, "*A 32nm 3.1 Billion Transistor 12-Wide-Issue Itanium Processor for Mission Critical Servers*." Với lịch sử tiết lộ chi tiết về bộ vi xử lý Itanium của Intel tại ISSCC, bài viết này rất có thể đề cập đến Poulson. Nhà phân tích David Kanter suy đoán rằng Poulson sẽ sử dụng một kiến trúc vi mô mới, với một hình thức đa luồng tiên tiến hơn, sử dụng nhiều như hai luồng, để cải thiện hiệu suất cho khối lượng công việc đơn luồng và đa luồng. Một số thông tin mới được phát hành tại hội nghị Hotchips. Thông tin mới trình bày các cải tiến về đa luồng, cải thiện khả năng phục hồi (RAS Replay RAS) và một vài hướng dẫn mới (ưu tiên luồng, hướng dẫn số nguyên, tìm nạp trước bộ đệm, gợi ý truy cập dữ liệu).

### Itanium 9700 (Kittson): 2017

Kittson có vẻ giống với 9500 Poulson, nhưng xung nhịp cao hơn một chút

Xem thêm
--------

* Kiến trúc x86
* Kiến trúc x86-64

Chú thích
---------

1. ↑  Morgan, Timothy (ngày 27 tháng 5 năm 2008). "The Server Biz Enjoys the X64 Upgrade Cycle in Q1". *IT Jungle*. Truy cập ngày 29 tháng 10 năm 2008.
2. 1 2  "Inventing Itanium: How HP Labs Helped Create the Next-Generation Chip Architecture". *HP Labs*. tháng 6 năm 2001. Bản gốc lưu trữ ngày 4 tháng 3 năm 2012. Truy cập ngày 23 tháng 3 năm 2007.
3. ↑  Fisher, Joseph A. (1983). "Very Long Instruction Word architectures and the ELI-512" (PDF). *Proceedings of the 10th annual international symposium on Computer architecture*. International Symposium on Computer Architecture. New York, NY, USA: Association for Computing Machinery (ACM). tr. 140–150. doi:10.1145/800046.801649. ISBN 0-89791-101-6. Truy cập ngày 27 tháng 4 năm 2009.
4. ↑  De Gelas, Johan (ngày 9 tháng 11 năm 2005). "Itanium–Is there light at the end of the tunnel?". *AnandTech*. Truy cập ngày 23 tháng 3 năm 2007.
5. ↑  Takahashi, Dean (ngày 8 tháng 5 năm 2009). "Exit interview: Retiring Intel chairman Craig Barrett on the industry's unfinished business". *VentureBeat*. Truy cập ngày 17 tháng 5 năm 2009.
6. 1 2 3  "Itanium: A cautionary tale". *Tech News on ZDNet*. ngày 7 tháng 12 năm 2005. Bản gốc lưu trữ ngày 9 tháng 2 năm 2008. Truy cập ngày 1 tháng 11 năm 2007.
7. ↑  Shankland, Stephen (ngày 8 tháng 7 năm 1999). "Intel's Merced chip may slip further". *CNET News*. Truy cập ngày 16 tháng 10 năm 2008.
8. ↑  "Microprocessors - VLIW, The Past" (PDF). *NY University*. ngày 18 tháng 4 năm 2002. Truy cập ngày 26 tháng 6 năm 2018.
9. ↑  Vijayan, Jaikumar (ngày 16 tháng 7 năm 1999). "ComputerWorld: Solaris for IA-64 coming this fall". *Linuxtoday*. Bản gốc lưu trữ ngày 13 tháng 2 năm 2009. Truy cập ngày 16 tháng 10 năm 2008.
10. ↑  Wolfe, Alexander (ngày 2 tháng 9 năm 1999). "Core-logic efforts under way for Merced". *EE Times*. Truy cập ngày 27 tháng 2 năm 2016.
11. ↑  "Sun Introduces Solaris Developer Kit for Intel to Speed Development of Applications On Solaris; Award-winning Sun Tools Help ISVs Easily Develop for Solaris on Intel Today". *Business Wire*. ngày 10 tháng 3 năm 1998. Bản gốc lưu trữ ngày 20 tháng 9 năm 2004. Truy cập ngày 16 tháng 10 năm 2008.
12. ↑  "Next-generation chip passes key milestone". *CNET News.com*. ngày 17 tháng 9 năm 1999. Bản gốc lưu trữ ngày 9 tháng 8 năm 2011. Truy cập ngày 1 tháng 11 năm 2007.
13. ↑  Kanellos, Michael (ngày 4 tháng 10 năm 1999). "Intel names Merced chip Itanium". *CNET News.com*. Truy cập ngày 30 tháng 4 năm 2007.
14. ↑  Finstad, Kraig (ngày 4 tháng 10 năm 1999). "Re:Itanium". *USENET group comp.sys.mac.advocacy*. Truy cập ngày 19 tháng 12 năm 2013.
15. ↑  Linley Gwennap (ngày 4 tháng 6 năm 2001). "Itanium era dawns". *EE Times*. Bản gốc lưu trữ ngày 7 tháng 1 năm 2010. Truy cập ngày 17 tháng 2 năm 2009.
16. ↑  "Itanium Solutions Alliance". *ISA web site*. Bản gốc lưu trữ ngày 8 tháng 9 năm 2008. Truy cập ngày 16 tháng 5 năm 2007.
17. ↑  Niccolai, James (ngày 20 tháng 5 năm 2008). "'Tukwila' Itanium servers due early next year, Intel says". *ComputerWorld*. Bản gốc lưu trữ ngày 8 tháng 2 năm 2009. Truy cập ngày 16 tháng 10 năm 2008.
18. ↑  New Intel Itanium Offers Greater Performance, Memory Capacity[*liên kết hỏng*], By: Jeffrey Burt, 2010-02-08, eWeek
19. ↑  Merritt, Rick (ngày 2 tháng 3 năm 2005). "Intel preps HyperTransport competitor for Xeon, Itanium CPUs". *EE Times*. Truy cập ngày 30 tháng 11 năm 2018.
20. 1 2  Tan, Aaron (ngày 15 tháng 6 năm 2007). "Intel updates Itanium line with 'Kittson'". *ZDNet Asia*. Bản gốc lưu trữ ngày 25 tháng 1 năm 2012. Truy cập ngày 15 tháng 6 năm 2007.
21. ↑  Stokes, Jon (ngày 5 tháng 2 năm 2009). "Intel delays quad Itanium to boost platform memory capacity". *ars technica*. Truy cập ngày 5 tháng 2 năm 2009.
22. ↑  Ng, Jansen (ngày 10 tháng 2 năm 2009). "Intel Aims for Efficiency With New Server Roadmap". DailyTech. Bản gốc lưu trữ ngày 13 tháng 2 năm 2009. Truy cập ngày 10 tháng 2 năm 2009.
23. ↑  "Poulson: The Future of Itanium Servers". realworldtech.com. ngày 18 tháng 5 năm 2011. Truy cập ngày 24 tháng 5 năm 2011.
24. ↑  "Hot Chips Poulson Disclosure Factsheet" (PDF). *Intel press release*. ngày 19 tháng 8 năm 2011. Bản gốc (PDF) lưu trữ ngày 24 tháng 3 năm 2012. Truy cập ngày 19 tháng 8 năm 2011.
25. 1 2  "A 32nm 3.1 billion transistor 12-wide-issue Itanium® processor for mission-critical servers" (PDF). ngày 24 tháng 2 năm 2011. Truy cập ngày 23 tháng 1 năm 2012.
26. ↑  "Researchers carve CPU into plastic foil". Eetimes.com. Truy cập ngày 19 tháng 12 năm 2010.
27. ↑  "www.engadget.com". www.engadget.com. Truy cập ngày 30 tháng 4 năm 2012.
28. ↑  "ISSCC 2011" (PDF). Bản gốc (PDF) lưu trữ ngày 2 tháng 3 năm 2012. Truy cập ngày 20 tháng 11 năm 2011.
29. ↑  Kanter, David (ngày 17 tháng 11 năm 2010). "Preparing for Tukwila: The Next Generation of Intel's Itanium Processor Family". *Real World Tech*. Truy cập ngày 17 tháng 11 năm 2010.
30. ↑  "Itanium Poulson Update - Greater Parallelism, New Instruction Replay & More: Catch the details from Hotchips!". ngày 19 tháng 8 năm 2011. Bản gốc lưu trữ ngày 11 tháng 2 năm 2012. Truy cập ngày 23 tháng 1 năm 2012.
31. ↑  "Intel Itanium Hotchips 2011 Overview". Truy cập ngày 23 tháng 1 năm 2012.

Liên kết ngoài
--------------

* Intel Itanium Home Page
* Hewlett Packard Enterprise Integrity Servers Home Page
* Intel Itanium Specifications
* Some undocumented Itanium 2 microarchitectural information Lưu trữ 2007-02-23 tại Wayback Machine
* IA-64 tutorial, including code examples
* Itanium Docs at HP

| * x
* t
* s
Bộ xử lý Intel |
| --- |
| 

| Ngừng sản xuất |
| --- |
| BCD oriented (4-bit) | 
* 4004 (1971)
* 4040 (1974)

 |
| pre-x86 (8-bit) | 
* 8008 (1972)
* 8080 (1974)
* 8085 (1977)

 |
| x86 (16-bit) | 
* 8086 (1978)
* 8088 (1979)
* 80186 (1982)
* 80188 (1982)
* 80286 (1982)

 |
| x87 (FPUs) | 
8/16-bit bus dữ liệu
8087 (1980)
16-bit bus dữ liệu
80187
80287
80387SX
32-bit bus dữ liệu
80387DX
80487
 |
| IA-32 (32-bit) | 
* 80386
	+ SX
	+ 376
	+ EX
* 80486
	+ SX
	+ DX2
	+ DX4
	+ SL
	+ RapidCAD
	+ OverDrive
* A100/A110
* Celeron (1998)
	+ M
	+ D (2004)
* Pentium
	+ Original P5
	+ OverDrive
	+ Pro
	+ II
	+ II OverDrive
	+ III
	+ 4
	+ M
	+ Dual-Core
* some Core
	+ Solo
	+ Duo
* Tolapai

 |
| x86-64 (64-bit) | 
* Celeron
	+ D
	+ Dual-Core
* Pentium
	+ 4
	+ D
	+ Extreme
	+ Dual-Core
* some Core
	+ 2
	+ some i7

 |
| Khác | 
CISC
iAPX 432
EPIC
Itanium
RISC
i860
i960
StrongARM
XScale
 |

 |
| 

| Hiện tại |
| --- |
| IA-32 (32-bit) | 
* Atom
	+ CE
	+ SoC
* Quark

 |
| x86-64 (64-bit) | 
* Atom
	+ CE
	+ SoC
* Celeron
* Pentium
* Core
	+ i3
	+ i5
	+ i7
	+ i9
	+ M
* Xeon
	+ E3
	+ E5
	+ E7
	+ D
	+ Phi

 |

 |
| 

| Danh sách |
| --- |
| 
* Celeron
* Pentium
	+ Pro
	+ II
	+ III
	+ 4
	+ D
	+ M
* Core
	+ Core
	+ 2
	+ i3
	+ i5
	+ i7
	+ i9
	+ M
* Atom
* Xeon
* Itanium

 |

 |
| 

| Có liên quan |
| --- |
| 
* Tick–tock model
* Chipsets
* GPUs
* GMA
* HD và Iris Graphics
* PCHs
* SCHs
* ICHs
* PIIXs
* Stratix
* Mã nền tảng

 |

 |
| 

| Kiến trúc tập lệnh |
| --- |
| x86 | 

|  |  |
| --- | --- |
| P5 | 
800 nm
P5
600 nm
P54C
350 nm
P54CS
P55C
250 nm
Tillamook
 |
| P6, Pentium M,Enhanced Pentium M | 
500 nm
P6
350 nm
P6
Klamath
250 nm
Mendocino
Dixon
Tonga
Covington
Deschutes
Katmai
Drake
Tanner
180 nm
Coppermine
Coppermine T
Timna
Cascades
130 nm
Tualatin
Banias
90 nm
Dothan
Stealey
Tolapai
Canmore
65 nm
Yonah
Sossaman
 |
| NetBurst | 
180 nm
Willamette
Foster
130 nm
Northwood
Gallatin
Prestonia
90 nm
Tejas and Jayhawk
Prescott
Smithfield
Nocona
Irwindale
Cranford
Potomac
Paxville
65 nm
Cedar Mill
Presler
Dempsey
Tulsa
 |
| Core | 
65 nm
Merom-L
Merom
Conroe-L
Allendale
Conroe
Kentsfield
Woodcrest
Clovertown
Tigerton
45 nm
Penryn
Penryn-QC
Wolfdale
Yorkfield
Wolfdale-DP
Harpertown
Dunnington
 |
| Nehalem | 
45 nm
Auburndale
Beckton (Nehalem-EX)
Bloomfield
Clarksfield
Gainestown (Nehalem-EP)
Havendale
Jasper Forest
Lynnfield
32 nm
Arrandale
Clarkdale
Gulftown (Westmere-EP)
Westmere-EX
 |
| Sandy Bridge | 
32 nm
Sandy Bridge
Sandy Bridge-E
Gladden
22 nm
Ivy Bridge
Ivy Bridge-EP
Ivy Bridge-EX
 |
| Haswell | 
22 nm
Haswell
14 nm
Broadwell
 |
| Skylake | 
14 nm
Skylake
Kaby Lake (Amber Lake)
Coffee Lake (Whiskey Lake)
Cascade Lake
Comet Lake
Cooper Lake
 |
| Palm Cove | 
10 nm
Cannon Lake
 |
| Sunny Cove | 
10 nm
Ice Lake
 |
| Willow Cove | 
14 nm
Rocket Lake
10 nm
Tiger Lake
Sapphire Rapids
 |
| Golden Cove | 
10 nm
Alder Lake
7 nm
Granite Rapids
 |
| Redwood Cove | 
7 nm
Meteor Lake
 |

 |
| Atom | 

|  |  |
| --- | --- |
| BonnellSaltwell | 
45 nm
Silverthorne
Diamondville
Pineview
Lincroft
Tunnel Creek
Stellarton
Sodaville
Groveland
32 nm
Cedarview
Penwell
Cloverview
Berryville
Centerton
 |
| SilvermontAirmont | 
22 nm
Valleyview
Tangier
Anniedale
14 nm
Cherryview
 |
| Goldmont | 
14 nm
Goldmont
Goldmont Plus
 |
| Tremont | 
10 nm
Tremont
Gracemont
 |

 |

 |