Bloková schéma architektúry (anglicky)
**Nehalem** je kódové označenie pre mikroarchitektúru procesorov, ktorú vyvinul Intel. Procesory postavené na architektúre Nehalem boli vydané vo štvrtom štvrťroku (2008) v high-end verziách, bežné verzie až v treťom štvrťroku roku nasledujúceho. Nehalem je nástupca staršej mikroarchitektúry Core.

Nehalem používa 45nm výrobný proces z predchádzajúcej generácie a uplatňuje ho pre novú architektúru. Neskôr v roku 2010 sa začali vyrábať slabšie modely aj 32nm technologickým procesom. Pracovný systém s dvoma procesormi Nehalem bol uvedený na Intel Developer Fóre na jeseň 2007.

Táto architektúra je pomenovaná po rieke Nehalem v severozápadnom Oregone, ktorá je zase pomenovaná po pokolení rodených Američanov v Oregone. Kódové meno bolo zobrazené na konci niekoľkých vývojových máp spoločnosti už v roku 2000. V tej dobe to mal byť posledný vývoj architektúry NetBurst. Vzhľadom na to, že architektúra NetBurst bola opustená, kódové meno bolo použité znovu pre úplne iný projekt.

Technológia
-----------

Išlo o jednu z najväčších revolúcií x86 architektúry od doby vydania Pentia Pro v roku 1995. Nehalem je vysoko škálovateľný s rôznymi komponentmi pre rôzne úlohy. Nehalem má nasledujúcu špecifikáciu:

* Dvoj, štvor a osem jadrové varianty
* Integrovaný pamäťový radič podporujúci DDR3 SDRAM a 1 až 6 pamäťových kanálov
* 45nm a 32nm výrobný proces
* Low-end varianty budú mať integrovaný grafický procesor (IGP) umiestnený mimo čip, ale v rovnakom puzdre
* Používa nové point-to-point prepojenie procesorov nazývané Intel QuickPath Interconnect, ktoré nahradí zastaralú front-side bus
* Hyper-threading, ktorý nebol prítomný na bežných procesoroch od Intelu od roku 2006
* Natívne (monolitické, t.j. všetky procesorové jadrá na jedinom čipe) štvor a osem jadrové procesory
* 731 miliónov tranzistorov pri štvorjadrovom variante
* 32 KB L1 inštrukčnú a 32 KB L1 dátovú cache na jedno jadro
* 256 KB L2 cache na jadro
* 8 MB L3 cache zdieľanej medzi všetkými jadrami
* O 33% efektívnejšie v mikro-ops operáciách ako Core
* 2. úroveň radu prediktora a 2. úroveň Translation Lookaside Buffer
* Modulárne bloky komponentov, ako sú jadrá, môžu byť pridané alebo odstránené pre rôzne segmenty trhu

Cache pamäť
-----------

Hlavnou novinkou bola ďalšia úroveň cache pamäte. Oproti mikroarchitektúre Core bola pridaná ďalšia úroveň pamäte a to L3.
L1 cache má veľkosť 64 KB a je rozdelená na dátovú (32KB) a inštrukčnú (32KB). Pamäť L1 je samostatná pre každé jadro a jej rýchlosť sú 4 cykly. Nad ňou sa nachádza L2 pamäť, ktorá je opäť samostatná pre každé jadro. Jej veľkosť je 256 KB a rýchlosť je 10 cyklov. Pamäť L3 je už však zdieľaná medzi všetkými jadrami a má veľkosť 8 MB (Lynnfield, Bloomfield). Rýchlosť je 40 cyklov. Z toho dôvodu sa stáva synchronizácia medzi jadrami pomerne pomalá, ak porovnáme rýchlosť L1 a L2 pamäte s L3.

Integrovaný pamäťový radič
--------------------------

Ďalšia zmena oproti predchádzajúcim architektúram Intelu bol pamäťový radič, ktorý je už umiestnený v procesore. Predtým bol umiestnený v severnom mostíku, takže keď procesor potreboval pristupovať k RAM pamäti, tak musel ísť cez severný mostík.

To, že sa radič pamätí premiestnil do procesora, má za následok značné zrýchlenie prístupu k RAM pamäti (zníženie latencie). Integrovaný pamäťový radič je najviac trojkanálový (3×64bit) a na každý kanál je možné pripojiť dva DIMM moduly, to znamená, že je možnosť celkovo pripojiť až 6 pamäťových modulov. Tieto pamäťové moduly sú typu DDR3 na frekvenciách 800 MHz, 1066 MHz a 1333 MHz. Sloty s pamäťou môžeme osadiť rôzne veľkými modulmi. Radič vie niekoľko módov, ako s nimi pracovať a to asymetrický dual-channel či asymetrický triple-channel. Najlepší výkon ale dosiahneme, ak osadíme pamäťové moduly rovnakej kapacity.

QuickPath Interconnect (QPI)
----------------------------

Novinkou bola tiež QPI zbernica nahrádzajúca starú FSB zbernicu sa skladá z dvoch 20-pinových spojov (full duplex), to znamená 20 pre prichádzajúcu komunikáciu a 20 pre odchádzajúcu. Z týchto 20 spojov je ich 16 určených pre komunikáciu a 4 zostávajúce pre riadenie prevádzky a detekciu chýb.

QPI zbernica pracuje na frekvenciách 2,4 GHz, 2,93 GHz alebo 3,2 GHz. Jej celková maximálna priepustnosť je 12,8 GB/s jednom smere, takže v oboch smeroch môže prepúšťať až 25,6 GB/s. Hlavné použitie je predovšetkým v prepojení procesora a čipsetu, alebo pre prepojenie procesorov medzi sebou, čo je uplatňované pri serveroch.

Turbo Boost
-----------

Hlavné použitie má v prípade, keď procesor má vyťažené jedno jadro, niektorou aplikáciou používajúcou jedno jadro. V takom prípade je možné automaticky zdvihnúť frekvenciu využívaného jadra a to tak, že zdvihneme násobič až o 5, avšak za podmienky, že ostatné jadrá majú minimálne vyťaženie. Hlavným dôvodom tohto pravidla je to, že nesmieme prekročiť odporúčanú pracovnú teplotu procesora a maximálnu spotrebu, oboje by mohlo spôsobiť nestabilitu z dôvodu prehriatia CPU alebo napájacích obvodov.

Ak sú 2 jadrá plne vyťažené a zvyšné dve sú v minimálnom zaťažení, potom je možné zdvihnúť násobič o 2-3. Ak sú všetky jadrá maximálne zaťažené, potom možno zdvihnúť násobič o 1-2.

Referencie
----------

1. Core i7 800 a Core i5 700 - Nehalem už tiež v strednej triede
2. Nehalem - nové revolučné platformy
3. Architektúra procesorov Nehalem
4. Rodina procesorov Intel Nehalem - Petr Havíček Archivované 2014-12-29 na Wayback Machine

* *Tento článok je čiastočný alebo úplný preklad článku Nehalem na českej Wikipédii.*

Externé odkazy
--------------

* Pretaktovanie mikroprocesorov Intel Core i7 Archivované 2009-10-16 na Wayback Machine
* Opísané rozdiely Nehalem architektúry proti starsi
* Procesory Core 2 vystrieda Core i7, i5 a i3 zmizne aj Centrino - vieme, čo chystá intel

| * z
* d
* u
Zoznam procesorov Intel |
| --- |
| Procesory mimo x86 | 
* 4004
* 4040
* 8008
* 8080
* 8085
* iAPX 432
* i860
* i960

 |
| Procesory x86 a x86-64 | 
* 8086
* 8088
* 80186
* 80188
* 80286
* 80386
* 80486
* Pentium
* Pentium Pro
* Pentium MMX
* Pentium II
* Celeron
* Pentium III
* Pentium 4
* Pentium M
* Pentium D
* Celeron M
* Atom
* Core
* Xeon

 |
| Mikroarchitektúry x86 a x86-64 | 
* P5
* P6
* Intel Core
* Nehalem
* Sandy Bridge
* Ivy Bridge
* Haswell
* Broadwell
* Skylake
* Kaby Lake
* Coffee Lake
* Cannonlake
* Icelake
* Tigerlake

 |
| Procesory IA-64 | 
* Itanium
* Itanium 2

 |
| Mikrokontroléry | 

|  |  |
| --- | --- |
| MCS-48 | 
* 8020
* 8021
* 8022
* 8031
* 8035
* 8039
* 8040
* 8041
* 8042
* 8044
* 8048
* 8049
* 8050
* 8242
* 8243
* 8344
* 8641
* 8741
* 8742
* 8744
* 8748
* 8749

 |
| MCS-51 | 
* 8031
* 8032
* 8051
* 8052
* 8054
* 8058
* 8351
* 8352
* 8354
* 8358
* 8751
* 8752
* 8754
* 8758
* 80151
* 80152
* 80251
* 83151
* 83152
* 83251
* 87151
* 87152
* 87251

 |
| MCS-96 | 
* 8094
* 8095
* 8096
* 8098
* 8394
* 8395
* 8396
* 8397
* 8398
* 8794
* 8795
* 8796
* 8797
* 8798
* 80296
* 83196
* 87196

 |

 |