**PA-7100LC** (kodenavn: PCX-L og «Hummingbird») er en tidligere 32-biter RISC mikroprosessor som ble utviklet av Hewlett-Packard (HP). Den ble lansert tidlig i januar 1994, og var en implementasjon av instruksjonssettet PA-RISC 1.1.

PA-7100LC var konstruert primært som en lavkostnads mikroprosessor for mindre kostbare systemer. De første mikroprosessorene kjørte i 60 og 80 MHz; en utgave i 100 MHz ble lansert i juni 1994. PA-7100LC var den første mikroprosessoren som implementerte instrukjonssettet MAX-1, et SIMD-instruksjonssett for dekoding av MPEG-komprimert video

PA-7100LC var en videreutvikling av PA-7100. Forbedringene inkluderte instruksjonsettet MAX-1, forbedret superskalær utførelse gjennom en ekstra heltallsenhet, minne-sider som ikke ble lagret i hurtigminnet og støtte for *bi-endian*. To heltallsenheter og to load-store enheter, eller en heltallsenhet og en load-store enhet, kan utføres i én enkelt syklus i tillegg til den eksisterende instruksjonskombinasjon som støttes av PA-7100.

Flyttalsenhetens multiplikator var modifisert for å oppta et mindre område ved å halvere treet av *carry-save adders* som summerte delproduktene av mantissen. Forandringen ga ingen latens i enkelt-presisjons flyttallsformat (to sykluser), men økte latensen ved dobbelt-presisjon til tre sykluser. Ytelsestapet ble ansett som akseptabelt fordi PA-7100 var konstruert for multimediaarbeidsstasjoner hvor singel-presisjonsbereninger ikke var fremhevede.

Mikroprosessoren hadde en integrert minnehåndterer som støttet opp til 2 Gb RAM og en I/O-kontroller. De store eksterne hurtigminnebrikkene for instruksjoner og data var erstattet av et integrert hurtigminne på 1 KB og et eksternt hurtigminne på mellom 8 KB og 2 MB. Det eksterne hurtigminne var delt på instruksjoner og data.

PA-7100LC bestod av 900 000 transistorer og målte 14,2 x 14,2 mm eller 201,64 mm². Den ble fabrikkert i en CMOS26B-prosess, med 0.8 µm CMOS-transistorer. Den var pakket i et 432-pinners pin grid array av keramikk.

PA-7300LC
---------

En PA-7300LC mikroprosessor.
PA-7300LC var en videre utvikling. Den ble introdusert i midten av 1996 som en mikroprosessor for den lave og midlere enden, som komplementerte PA-8000 arbeidsstasjoner og tjenere i den høye enden.

PA-7300LC var en forbedret utgave av PA-7100LC, med et 64 KB delt hurtigminne for instruksjoner og data, nivå-2 hurtigminne kontroller, minnehåndterer og GSC-buss-kontroller integrert på en enkelt brikke. Den var den første PA-RISC mikroprosessor som hadde en betydelig mengde hurtigminne integrert. Nivå-2 hurtigminne var valgfritt og kunne beskyttes av paritet. Det kunne bygges av register-til-register, flow-through eller asynkron SRAM.
PA-7300LC bestod av 9,2 millioner transistorer, av hvilke 1,2 millioner ble brukt til logikk og 8 millioner ble brukt i hurtigminne; den målte 15,3 x 17,0 mm eller 260,1 mm². Den ble fabrikkert i en CMOS14C prosess, med 0,5 µm CMOS-transistorer og 3,3 V spenning. Den var pakket i et 432-pinners pin grid array av keramikk.

Litteratur
----------

* Gwennap, Linley (24 January 1994). "New PA-RISC Processor Decodes MPEG Video". *Microprocessor Report*. pp. 16–17.
* Gwennap, Linley (13 November 1995). "Integrated PA-7300LC Powers HP Midrange". *Microprocessor Report*.
* Hollenbeck, D. et al. (1996). "PA7300LC integrates cache for cost/performance". *COMPCON '96 Digest of Technical Papers*.
* Josephson, D.; Storey, M.; Dixon, D. (1995). "Microprocessor IDDQ testing: a case study". *IEEE Design & Test of Computers*.
* Josephson, D.D.; Dixon D.J.; Arnold B.J. (1993). "Test features of HP PA7100LC processor". *Proceedings of IEEE International Test Conference*.
* Kever, W. et al. (1997). "A 200 MHz RISC microprocessor with 128 kB on-chip caches". *ISSCC Digest of Technical Papers*.
* Knebel, P. et al. (1993). "HP's PA7100LC: a low-cost superscalar PA-RISC processor". *COMPCON Spring '93 Digest of Papers*.
* Knebel, P. et al. (1995). "The PA 7100LC Microprocessor: A Case Study of IC Design Decisions in a Competitive Environment". *hpjournal Apr 1995".*
* Lee, R.B. (1995). "Realtime MPEG video via software decomposition on a PA-RISC processor".
* Lee, R.B. (April 1995). "Accelerating multimedia with enhanced microprocessors". *IEEE Micro*.
* Meneghini, T.; Josephson, D. (1997). "IDDQ testing of a 180 MHz HP PA-RISC microprocessor with redundancy programmed caches". *IEEE International Workshop on IDDQ Digest of Technical Papers*.
* Undy, S. et al. (April 1994). "A low-cost graphics and multimedia workstation chip set". *IEEE Micro*.
* PA-7100LC PA-RISC Processor *OpenPA.net*
* PA-7300LC PA-RISC Processor *OpenPA.net*