**SPARC 64 III**, også kalt **SPARC64 GP** (produktkode: Fujitsu SFCB81147), var en 64-bit mikroprosessor som ble utviklet av Fujitsu og HAL Computer Systems og som var basert på spesifikasjonen SPARC Versjon 9. SPARC 64 III ble første gang annonsert den 11. april 1998, produksjonen startet i juli 1997, og prosessoren ble lansert i desember 1998 i klokkefrekvenser på 225 og 250 MHz. En versjon i 275 Mhz ble lansert i mars 1999.

SPARC64 III var en videreutvikling av SPARC64 II i form av en tredje generasjons SPARC64 prosessor, og var kjent under navnet SPARC64 III før den ble lansert. Den var den første mikroprosessoren fra HAL som støttet symmetrisk multiprosessering.

Mikroprosessoren ble benyttet i serverne Fujitsu GP7000F og PrimePower, og dens største konkurrenter var HP PA-8500, IBM POWER3 og Sun Microsystems UltraSPARC II.

SPARC64 III bestod av 17.6 millioner transistorer, hvorav 6 millioner ble benyttet til logiske kretser og 11.6 millioner ble benyttet til cache-RAM og *Translation Lookaside Buffers*. Størrelsen var 210 mm². Prosessoren ble fabrikkert av Fujitsu ved å ta i bruk deres CS-70 prosess, en 240 nanometers, 5-lags CMOS-prosess.

Den ble pakket inn i en 957-pinners LGA med en størrelse på 42.5 x 42.5 mm. 552 av pinnene ble benyttet til signaler, mens 405 pinner sørget for strømtilførsel og jording. Den interne spenningen var 2.5 Volt, mens den eksterne spenningen var 3.3 Volt.

I forhold til SPARC64 II ble mikroarkitekturen forbedret gjennom bedre *branch prediction*, en ekstra *pipe* under *pipelining* for å muliggjøre høyere klokkefrekvenser, og en ekstra desimaltallsenhet for addering og subtrahering. Den første desimaltallsenheten ble også erstattet av en enhet med mindre funksjonalitet for å begrense brikkens størrelse. Den andre var bare halvparten så stor som den første.

SPARC64 III integrerte på én brikke de funksjonene som på SPARC64 II var blitt implementert i tre brikker: Mikroprosessoren, MMU og Cache-RAM.

Den komplekse MMU i SPARC64 II ble erstattet av en enklere enhet, for å gjøre SPARC64 III kompatibel med operativsystemet Solaris. SPARC64 og SPARC64 II hadde benyttet en egen avart av SunOS og Solaris, kalt SPARC64/OS, som var blitt utviklet av HAL.

Størrelsen på nivå-1 cache RAM ble halvert fra 128 Kb til 64 Kb, også for å redusere størrelsen. Til gjengjeld ble størrelsen på den eksterne nivå-2 cache RAM økt til en kapasitet på fra 1 til 16 Mb. SPARC64 III kommuniserte med nivå-2 cache gjennom en egen dedikert 128-bit buss som opererte i det hele eller halve av prosessorens klokkefrekvens.

Det proprietære system-grensesnittet i SPARC64 II ble videre erstattet av et nytt som var kompatibelt med Ultra Port Architecture. Dette gjorde det mulig for SPARC64 III å benytte brikkesett som var utviklet av Sun Microelectronics. Systembussen opererte med det halve, en tredjedel, en fjerdedel eller en femtedel av mikroprosessorens hastighet, og hadde en maksimal hastighet på 150 MHz.

Referanser
----------

1. 1 2 3 4 5  Peter Song: *HAL Packs SPARC64; onto Single Chip*, Microprocessor Report, 8. desember 1997

| * v
* d
* r
SPARC mikroprosessorer |
| --- |
| SPARC versjon 732-bit | SPARC |
| SPARC versjon 832-bit | SPARCLite **·** microSPARC **·** microSPARC II **·** SuperSPARC **·** SuperSPARC II **·** hyperSPARC **·** TurboSPARC **·** LEON |
| SPARC versjon 964-bit | UltraSPARC **·** UltraSPARC II **·** UltraSPARC IIe  **·** UltraSPARC IIi  **·** UltraSPARC IIe+ **·** UltraSPARC III **·** UltraSPARC III Cu  **·** UltraSPARC IIIi  **·** UltraSPARC IV **·** UltraSPARC T1 **·** UltraSPARC T2 **·** SPARC T3 **·** SPARC T4 **·** SPARC T5 **·** SPARC T6 **·** SPARC T7 **·** SPARC T8 **·** SPARC M5 **·** SPARC M6 **·** SPARC M7 **·** SPARC M8 **·** SPARC64 **·** SPARC64 II **·** SPARC64 III **·** SPARC64 IV **·** SPARC64 V **·** SPARC64 VI **·** SPARC64 VII **·** SPARC64 VIIIfx **·** SPARC64 IXfx **·** SPARC64 X |
| – |