एक इंटेल 80486DX2 सीपीयू , जैसा कि ऊपर से देखा।
एक इंटेल 80486DX2 के नीचे की ओर , इसका पिन दिखा।
एक **सेंट्रल प्रोसेसिंग यूनिट** (सीपीयू ) बुनियादी गणित, तार्किक , नियंत्रण और इनपुट / आउटपुट ( आई / ओ) के संचालन के निर्देश के द्वारा निर्दिष्ट प्रदर्शन से एक कंप्यूटर प्रोग्राम के निर्देशों से बाहर किया जाता है कि एक कंप्यूटर के भीतर इलेक्ट्रॉनिक विद्युत्-परिपथ तंत्र है। अवधि कम से कम १९६० के दशक के बाद से कंप्यूटर उद्योग में इस्तेमाल किया गया है। परंपरागत रूप से, शब्द "सीपीयू "एक प्रोसेसर के लिए , और अधिक विशेष रूप से अपने प्रसंस्करण इकाई और नियंत्रण इकाई (मुद्रा) को संदर्भित करता है, इस तरह के मुख्य स्मृति और मैं / हे विद्युत्-परिपथ तंत्र के रूप में बाह्य घटकों से एक कंप्यूटर के इन मूल तत्वों भेद|

रूप, डिज़ाइन और सीपीयू के कार्यान्वयन के अपने इतिहास के पाठ्यक्रम में बदल गया है , लेकिन उनके मौलिक ऑपरेशन लगभग अपरिवर्तित बनी हुई है। एक सीपीयू के प्रमुख घटक अंकगणितीय तर्क इकाई (ALU) कि गणित और तर्क संचालन करता है शामिल हैं , प्रोसेसर रजिस्टरों कि ALU के लिए आपूर्ति ऑपरेंड और ALU आपरेशन के परिणामों , और एक नियंत्रण इकाई है कि स्मृति से निर्देश मिलता है और "कार्यान्वित "उन्हें स्टोर ALU, रजिस्टरों और अन्य घटकों के समन्वित संचालन निर्देशन द्वारा।

अधिकांश आधुनिक सीपीयू माइक्रोप्रोसेसरों हैं, जिसका अर्थ है कि वे एक एकल एकीकृत परिपथ (आईसी) चिप पर समाहित कर रहे हैं। एक आईसी कि एक सीपीयू भी स्मृति, परिधीय इंटरफेस है, और एक कंप्यूटर के अन्य घटकों को शामिल कर सकते हैं शामिल हैं, इस तरह के एकीकृत उपकरणों विभिन्न एक चिप (समाज) पर माइक्रोकंट्रोलर या सिस्टम कहा जाता है। कुछ कंप्यूटर एक मल्टी कोर प्रोसेसर है, जो दो या अधिक सीपीयू "कोर "कहा जाता है , जिसमें एक चिप है रोजगार ; इस संदर्भ में , एकल चिप्स कभी कभी "कुर्सियां ​​" के रूप में करने के लिए भेजा जाता है। ऐरे प्रोसेसर या वेक्टर प्रोसेसर एकाधिक प्रोसेसर है कि कोई इकाई केंद्रीय माना के साथ समानांतर में काम करते हैं, लोगों की है।

इतिहास
------

एडवैक,पहले संग्रहीत कार्यक्रम कंप्यूटर में से एक
इस तरह ENIAC के रूप में कंप्यूटर शारीरिक रूप से विभिन्न कार्यों , जिसके कारण इन मशीनों "तय कार्यक्रम कंप्यूटर" के नाम से जाना प्रदर्शन करने के लिए बिजली के नये तार लगाना किया जाना था। चूंकि शब्द "सीपीयू "आम तौर पर सॉफ्टवेयर ( कंप्यूटर प्रोग्राम ) के निष्पादन के लिए एक उपकरण के रूप में परिभाषित किया गया है , जल्द से जल्द उपकरणों है कि ठीक ही सीपीयू कहा जा सकता है संग्रहित -प्रोग्राम कंप्यूटर के आगमन के साथ आया था।

एक संग्रहीत -प्रोग्राम कंप्यूटर के विचार पहले से ही जे प्रेस्पर एकर्ट और जॉन विलियम मौछ्ल्य् के ENIAC के डिजाइन में मौजूद था , लेकिन शुरू में छोड़ा गया था इतना है कि यह जल्दी ही समाप्त हो सकता है। ३० जून , १९४५ को, पहले ENIAC बनाया गया था, गणितज्ञ जॉन वॉन नुमन्न् कागज एडवैक पर एक रिपोर्ट का पहला मसौदा हकदार वितरित की। यह एक संग्रहीत -प्रोग्राम कंप्यूटर की रूपरेखा है कि अंततः अगस्त १९४९ में पूरा कर लिया जाएगा था। एडवैक निर्देश (या संचालन) विभिन्न प्रकार की एक निश्चित संख्या में प्रदर्शन करने के लिए डिजाइन किया गया था। गौरतलब है कि एडवैक के लिए लिखा कार्यक्रमों के बजाय उच्च गति कंप्यूटर स्मृति में संग्रहीत करने के लिए कंप्यूटर के भौतिक तारों द्वारा निर्दिष्ट किया गया। इस ENIAC की एक गंभीर सीमा है, जो काफी समय और प्रयास एक नए कार्य को करने के लिए कंप्यूटर फिर विन्यस्त करें करने के लिए आवश्यक था पर काबू पाने। वॉन न्यूमैन के डिजाइन के साथ, प्रोग्राम है कि एडवैक दौड़ा स्मृति की सामग्री को बदल कर बस को बदला जा सकता है। एडवैक , हालांकि, पहले संग्रहीत -प्रोग्राम कंप्यूटर नहीं था; मैनचेस्टर छोटे पैमाने पर प्रायोगिक मशीन , एक छोटे से प्रोटोटाइप संग्रहीत -प्रोग्राम कंप्यूटर जून १९४८ को २१ इसके पहले कार्यक्रम में भाग गया और मैनचेस्टर मार्क १ १६-१७ की रात के दौरान अपनी पहली कार्यक्रम में भाग गया जून १९४९|

प्रारंभिक सीपीयू एक बड़ा और कभी कभी विशिष्ट कंप्यूटर के हिस्से के रूप में इस्तेमाल किया कस्टम डिजाइन थे। हालांकि, एक विशेष आवेदन के लिए कस्टम सीपीयू डिजाइनिंग की इस पद्धति काफी हद तक बड़ी मात्रा में उत्पादन बहुउद्देश्यीय प्रोसेसर के विकास के लिए रास्ता दिया है। इस मानकीकरण असतत ट्रांजिस्टर अधिसंसाधित्र और अधिग्रहण के युग में शुरू हुआ और तेजी से एकीकृत सर्किट (आईसी) को लोकप्रिय बनाने के साथ तेजी आई है। आईसी अनुमति दी गई है तेजी से जटिल सीपीयू नैनोमीटर के आदेश पर बनाया गया है और निर्मित किया जा करने के लिए सहनशीलता करने के लिए। दोनों लघुरूपण और सीपीयू के मानकीकरण दूर समर्पित कंप्यूटिंग मशीनों की सीमित आवेदन परे आधुनिक जीवन में डिजिटल उपकरणों की उपस्थिति में वृद्धि हुई है। आधुनिक माइक्रोप्रोसेसरों इलेक्ट्रॉनिक उपकरणों ऑटोमोबाइल से सेलफोन के लिए और कभी कभी भी खिलौनों में लेकर में दिखाई देते हैं।

वॉन नुमन्न् सबसे अधिक बार क्योंकि एडवैक के अपने डिजाइन की संग्रहीत -प्रोग्राम कंप्यूटर के डिजाइन के साथ श्रेय दिया जाता है , और डिजाइन वॉन नुमन्न् वास्तुकला के रूप में जाना गया है, जबकि उसे पहले दूसरों , ऐसे कोन्रद ज़ुसे के रूप में सुझाव दिया है और इसी तरह के विचारों को लागू किया था। हार्वर्ड मार्क मैं , जो एडवैक से पहले पूरा कर लिया गया की तथाकथित हार्वर्ड वास्तुकला,भी इलेक्ट्रॉनिक स्मृति छिद्रित कागज टेप के बजाय का उपयोग कर एक संग्रहीत - प्रोग्राम डिजाइन का उपयोग किया। वॉन नुमन्न् और हार्वर्ड आर्किटेक्चर के बीच मुख्य अंतर यह है कि बाद पूर्व दोनों के लिए एक ही स्मृति अंतरिक्ष का उपयोग करता है, जबकि , भंडारण और सीपीयू निर्देश और डेटा का उपचार अलग करती है। अधिकांश आधुनिक सीपीयू मुख्य रूप से डिजाइन में वॉन नुमन्न् हैं, लेकिन हार्वर्ड वास्तुकला के साथ सीपीयू विशेष रूप से एम्बेडेड अनुप्रयोगों के रूप में अच्छी तरह देखा जाता है ; उदाहरण के लिए , अत्मेल् AVR माइक्रोकंट्रोलर हार्वर्ड वास्तुकला प्रोसेसर हैं।

रिले और वैक्यूम ट्यूब ( थर्मिओनिक ट्यूब) आमतौर पर स्विचन तत्वों को एक उपयोगी कंप्यूटर हजारों या स्विचन उपकरणों के हजारों के दसियों की आवश्यकता के रूप में इस्तेमाल किया गया। एक प्रणाली के समग्र गति स्विच की गति पर निर्भर है। एडवैक तरह ट्यूब कंप्यूटर, असफलताओं के बीच आठ घंटे औसत हो जाती थी जैसे रिले कंप्यूटर जबकि ( धीमी है, लेकिन पहले) हार्वर्ड मार्क मैं बहुत मुश्किल से ही विफल रहे। अंत में, ट्यूब आधारित सीपीयू प्रमुख क्योंकि महत्वपूर्ण गति लाभ आम तौर पर बर्दाश्त विश्वसनीयता समस्याओं पल्ला झुकना बन गया। इन जल्दी तुल्यकालिक सीपीयू के सबसे आधुनिक शास्त्रीय डिजाइन की तुलना में कम घड़ी दरों पर भाग गया। घड़ी संकेत १०० किलोहर्ट्ज़ से 4 मेगाहर्ट्ज से लेकर आवृत्तियों इस समय में बहुत आम थे, स्विचिंग उपकरणों के साथ वे बनाए गए थे की गति से काफी हद तक सीमित कर दिया। 

### ट्रांजिस्टर सीपीयू

CPU की डिजाइन जटिलता में वृद्धि हुई है के रूप में विभिन्न प्रौद्योगिकियों के छोटे और अधिक विश्वसनीय इलेक्ट्रॉनिक उपकरणों के निर्माण में मदद की। पहले इस तरह के सुधार ट्रांजिस्टर के आगमन के साथ आया था। १९५० के दशक और १९६० के दशक के दौरान ट्रांजिस्टर सीपीयू नहीं रह वैक्यूम ट्यूब और रिले की तरह , भारी अविश्वसनीय , और नाजुक स्विचिंग तत्वों के बाहर का निर्माण किया जाना था। इस सुधार के और अधिक जटिल और विश्वसनीय सीपीयू एक या कई मुद्रित सर्किट असतत (व्यक्ति) घटकों से युक्त बोर्डों पर बनाया गया था के साथ।

Fujitsu मुख्यालय में प्रदर्शन पर SPARC64 VIIIfx प्रोसेसर के साथ बोर्ड
१९६४ में, आईबीएम अपने सिस्टम / ३६० कंप्यूटर वास्तुकला है कि अलग अलग गति और प्रदर्शन के साथ ही कार्यक्रम चलाने में सक्षम कंप्यूटर की एक श्रृंखला में इस्तेमाल किया गया था की शुरुआत की। जब ज्यादातर इलेक्ट्रॉनिक कंप्यूटर एक दूसरे , यहां तक ​​कि एक ही निर्माता द्वारा बनाई गई उन के साथ असंगत थे यह एक समय में महत्वपूर्ण था। इस सुधार की सुविधा के लिए , आईबीएम एक माइक्रो प्रोग्राम (अक्सर "माइक्रोकोड "कहा जाता है) , जो अभी भी आधुनिक CPUs में बड़े पैमाने पर उपयोग में देखता है कि अवधारणा का उपयोग किया। सिस्टम / 360 वास्तुकला इतना लोकप्रिय है कि दशकों के लिए मेनफ्रेम कंप्यूटर बाजार पर हावी है और एक विरासत है कि अभी भी आईबीएम ज़-शृंखला की तरह समान आधुनिक कंप्यूटर द्वारा जारी रखा है छोड़ दिया था। १९६५ में, डिजिटल उपकरण निगम (डीईसी) वैज्ञानिक और अनुसंधान बाजारों के उद्देश्य से एक और प्रभावशाली कंप्यूटर पेश किया, पीडीपी -८|

ट्रांजिस्टर आधारित कंप्यूटरों उनके पूर्ववर्तियों पर कई विशिष्ट लाभ के लिए किया था। वृद्धि की विश्वसनीयता और कम बिजली की खपत को सुविधाजनक बनाने के अलावा, ट्रांजिस्टर भी सीपीयू एक ट्यूब या रिले की तुलना में एक ट्रांजिस्टर से कम स्विचिंग समय की वजह से बहुत अधिक गति से संचालित करने की अनुमति दी। दोनों वृद्धि की विश्वसनीयता के साथ ही स्विचिंग तत्वों के नाटकीय रूप से वृद्धि की गति (जो लगभग विशेष रूप से थे इस समय तक ट्रांजिस्टर) के लिए धन्यवाद, मेगाहर्ट्ज़ के दसियों में CPU घड़ी दरों में इस अवधि के दौरान प्राप्त किया गया। इसके अतिरिक्त , जबकि असतत ट्रांजिस्टर और आईसी सीपीयू भारी प्रयोग में थे, SIMD जैसे नए उच्च प्रदर्शन डिजाइन ( एकल निर्देश एकाधिक डेटा ) वेक्टर प्रोसेसर प्रकट करने के लिए शुरू किया। ये जल्दी प्रयोगात्मक डिजाइन बाद में क्रे इंक और फ्जित्सु लिमिटेड द्वारा किए गए उन लोगों की तरह विशेष सुपर कंप्यूटर के युग को जन्म दिया।

### छोटे पैमाने पर एकीकरण सीपीयू

इस अवधि के दौरान , एक कॉम्पैक्ट अंतरिक्ष में कई परस्पर ट्रांजिस्टर के निर्माण की एक विधि विकसित किया गया था। एकीकृत सर्किट (आईसी ) की अनुमति ट्रांजिस्टर की एक बड़ी संख्या के लिए एक एकल अर्धचालक पदार्थ आधारित मर जाते हैं, या "चिप" पर निर्मित किया जाएगा। पहले ही बहुत बुनियादी गैर विशेष डिजिटल जैसे न ही सर्किट फाटकों पर आईसीएस में छोटी थे। इन "इमारत ब्लॉक" आईसीएस पर आधारित सीपीयू आम तौर पर "छोटे पैमाने पर एकीकरण "( एसएसआई) उपकरणों के रूप में करने के लिए भेजा जाता है। अपोलो मार्गदर्शन कंप्यूटर में इस्तेमाल लोगों के रूप में लघु उद्योग आईसीएस , आम तौर पर कुछ स्कोर ट्रांजिस्टर करने के लिए निहित। एसएसआई आईसीएस के बाहर एक पूरे सीपीयू बनाने के लिए आवश्यक व्यक्तिगत चिप्स के हजारों है, लेकिन अभी भी बहुत कम जगह और पहले असतत ट्रांजिस्टर डिजाइन की तुलना में बिजली की खपत है।

आईबीएम के सिस्टम / ३७० फॉलो ऑन सिस्टम / ३६० के लिए लघु उद्योग आईसीएस के बजाय ठोस तर्क प्रौद्योगिकी असतत -ट्रांजिस्टर मॉड्यूल का इस्तेमाल किया। डीईसी के पीडीपी -८ / मैं और KI10 पीडीपी -१० भी व्यक्ति पीडीपी -८ और पीडीपी -१० लघु उद्योग आईसीएस करने के लिए , और उनके बेहद लोकप्रिय पीडीपी -११ लाइन द्वारा इस्तेमाल के लिए मूल रूप से लघु उद्योग आईसीएस के साथ बनाया गया था ट्रांजिस्टर से बंद है, लेकिन अंततः के साथ लागू किया गया था इन एक बार LSI घटक व्यावहारिक बन गया।

### बड़े पैमाने पर एकीकरण सीपीयू

ली बोय्सेल् प्रकाशित एक १९६७ "घोषणापत्र ", जो कि कैसे बड़े पैमाने पर एकीकरण सर्किट की एक अपेक्षाकृत छोटी संख्या (LSI) से एक ३२-बिट मेनफ्रेम कंप्यूटर के बराबर का निर्माण करने के लिए वर्णित सहित प्रभावशाली लेख| समय, LSI चिप्स, जो एक सौ या अधिक फाटक के साथ चिप्स का निर्माण करने का एक ही तरीका है , एक राज्यमंत्री प्रक्रिया है (यानी , PMOS तर्क, NMOS तर्क , या CMOS तर्क ) का उपयोग कर उन्हें बनाने के लिए किया गया था। हालांकि, कुछ कंपनियों द्विध्रुवी चिप्स के बाहर प्रोसेसर का निर्माण करने के लिए है क्योंकि द्विध्रुवी जंक्शन ट्रांजिस्टर इतना राज्यमंत्री चिप्स की तुलना में तेजी थे जारी रखा; उदाहरण के लिए, डाटापॉइंट १९८० के दशक तक टीटीएल चिप्स के बाहर प्रोसेसर का निर्माण किया।

उच्च गति कंप्यूटर के निर्माण के लोग चाहते थे , उन्हें तेजी से हो तो १९७० के दशक में वे छोटे पैमाने पर एकीकरण (एसएसआई) और मध्यम पैमाने पर एकीकरण (एमएसआई) ७४०० श्रृंखला टीटीएल फाटक से सीपीयू का निर्माण किया। समय, राज्यमंत्री आईसीएस इतनी धीमी है कि वे केवल कुछ आला अनुप्रयोगों है कि कम बिजली की आवश्यकता में उपयोगी माना गया था।

शास्त्रीय प्रौद्योगिकी उन्नत, ट्रांजिस्टर की संख्या बढ़ रही आईसीएस पर रखा गया है, व्यक्ति एक पूरा सीपीयू के लिए आवश्यक आईसीएस की मात्रा कम हो। एमएसआई और LSI आईसीएस सैकड़ों करने के लिए मायने रखता है ट्रांजिस्टर वृद्धि हुई है, और फिर हजारों। १९६८ तक , एक पूरा सीपीयू बनाने के लिए आवश्यक आईसीएस की संख्या आठ विभिन्न प्रकार के २४ आईसीएस, प्रत्येक आईसी के साथ मोटे तौर पर १००० MOSFETs युक्त करने के लिए कम कर दिया गया था। अपने लघु उद्योग और MSI पूर्ववर्तियों के साथ विपरीत में, पीडीपी -११ के पहले LSI कार्यान्वयन केवल चार LSI एकीकृत सर्किट से बना एक सीपीयू निहित।

एक बुनियादी प्रोसेसर सीपीयू कंप्यूटर के ब्लॉक आरेख काले लाइनों, डाटा प्रवाह से संकेत मिलता है जबकि लाल लाइनों नियंत्रण प्रवाह संकेत मिलता है; तीर प्रवाह दिशाओं से संकेत मिलता है।
### माइक्रोप्रोसेसर

१९७० के दशक में (अपनी नई यादृच्छिक तर्क डिजाइन पद्धति के साथ-साथ आत्म गठबंधन फाटक के साथ सिलिकॉन गेट राज्यमंत्री आईसीएस) मौलिक आविष्कारों फेडरिको फग्गिन् से हमेशा के लिए डिजाइन और सीपीयू के कार्यान्वयन के लिए बदल दिया। पहली व्यावसायिक रूप से उपलब्ध माइक्रोप्रोसेसर १९७० में इंटेल ( ४००४ ) , और पहली बार व्यापक रूप से इस्तेमाल माइक्रोप्रोसेसर १९७४ में इंटेल ( ८०८० ) की शुरूआत के बाद से , सीपीयू के इस वर्ग के लगभग पूरी तरह से अन्य सभी सेंट्रल प्रोसेसिंग यूनिट कार्यान्वयन के तरीकों से आगे निकल गया है। समय की मेनफ्रेम और मिनी कंप्यूटर निर्माताओं मालिकाना आईसी विकास कार्यक्रमों का शुभारंभ किया अपने पुराने कंप्यूटर आर्किटेक्चर के उन्नयन के लिए , और अंत में उत्पादित अनुदेश संगत माइक्रोप्रोसेसरों है कि उनके पुराने हार्डवेयर और सॉफ्टवेयर के साथ पिछड़े संगत कर रहे थे निर्धारित किया है। आगमन और सर्वव्यापी पर्सनल कंप्यूटर के अंतिम सफलता के साथ संयुक्त, अवधि सीपीयू अब माइक्रोप्रोसेसरों के लिए लगभग विशेष रूप से लागू किया जाता है। कई सीपीयू ( चिह्नित कोर) एक एकल प्रसंस्करण चिप में जोड़ा जा सकता है।

CPU की पिछली पीढ़ियों के लिए एक या अधिक सर्किट बोर्डों पर असतत घटकों और कई छोटे एकीकृत सर्किट (आईसीएस ) के रूप में लागू किया गया। माइक्रोप्रोसेसरों , दूसरे हाथ पर , आईसीएस की एक बहुत छोटी संख्या पर निर्मित सीपीयू कर रहे हैं आमतौर पर सिर्फ एक। कुल मिलाकर छोटे सीपीयू आकार, एक ही मरने पर लागू किया जा रहा का एक परिणाम के रूप में, क्योंकि भौतिक कारकों में तेजी से कमी आई है स्विचिंग समय गेट परजीवी समाई तरह मतलब है। इस तुल्यकालिक माइक्रोप्रोसेसरों अनुमति दी गई है घड़ी मेगाहर्ट्ज़ के दसियों से कई गीगाहर्ट्ज़ को लेकर दर है। इसके अतिरिक्त , के रूप में एक आईसी पर बेहद छोटे ट्रांजिस्टर का निर्माण करने की क्षमता में वृद्धि हुई है , जटिलता और एक एकल CPU में ट्रांजिस्टर की संख्या कई गुना बढ़ गई है। यह व्यापक रूप से मनाया प्रवृत्ति मूर के कानून है, जो सीपीयू के विकास (और अन्य आईसी) जटिलता के एक काफी सटीक कारक साबित हो गया है द्वारा वर्णित है।

जटिलता , आकार , निर्माण, और सामान्य सीपीयू के रूप १९५० के बाद से काफी बदल दिया है , वहीं यह है कि बुनियादी डिजाइन और समारोह में सभी ज्यादा नहीं बदला है उल्लेखनीय है।लगभग सभी आम सीपीयू आज बहुत सही वॉन नुमन्न् संग्रहीत कार्यक्रम मशीनों के रूप में वर्णित किया जा सकता है। ऊपर उल्लिखित मूर के नियम सही पकड़ जारी है, चिंताओं एकीकृत परिपथ ट्रांजिस्टर प्रौद्योगिकी की सीमाओं के बारे में पैदा हुई है। इलेक्ट्रॉनिक फाटक के चरम लघुरूपण इलेक्ट्रोमाइग्रेशन और उपडेवढ़ी रिसाव की तरह घटना का प्रभाव बहुत अधिक महत्वपूर्ण बनने के लिए पैदा कर रहा है। इन नए चिंताओं शोधकर्ताओं जैसे क्वांटम कंप्यूटर के रूप में कंप्यूटिंग के नए तरीकों , साथ ही समानता और अन्य तरीकों कि शास्त्रीय वॉन नुमन्न् मॉडल की उपयोगिता का विस्तार के उपयोग का विस्तार करने की जांच करने के लिए कारण कई कारकों में से एक हैं।

ऑपरेशन
------

सबसे CPU की मौलिक आपरेशन, भौतिक रूप से वे लेने के बावजूद , संग्रहीत निर्देश है कि एक कार्यक्रम में कहा जाता है के एक दृश्य पर अमल करने के लिए है। निर्देश क्रियान्वित किया जा करने के लिए कंप्यूटर स्मृति के कुछ प्रकार में रखा जाता है। लगभग सभी सीपीयू उनके संचालन में लाने, व्याख्या करना और निष्पादित कदम है, जो सामूहिक रूप से अनुदेश चक्र के रूप में जाना जाता है का पालन करें।

एक निर्देश के निष्पादन के बाद , पूरी प्रक्रिया को अगले निर्देश चक्र सामान्य रूप से कार्यक्रम काउंटर में वृद्धि होती मूल्य की वजह से अगले -इन- अनुक्रम अनुदेश दिलकश साथ दोहराता है। अगर एक कूद अनुदेश मार डाला गया था , इस कार्यक्रम के काउंटर निर्देश है कि करने के लिए कूद गया था और कार्यक्रम के क्रियान्वयन सामान्य रूप से जारी की पते को रोकने के लिए संशोधित किया जाएगा। और अधिक जटिल CPUs में , कई निर्देश दिलवाया जा सकता है, डीकोड , और एक साथ मार डाला। यह खंड वर्णन करता है जो आम तौर पर "क्लासिक RISC पाइपलाइन" है, जो सरल कई इलेक्ट्रॉनिक उपकरणों में इस्तेमाल किया सीपीयू के बीच काफी आम है, के रूप में जाना जाता है। यह काफी हद तक सीपीयू कैश की महत्वपूर्ण भूमिका है, और इसलिए पाइपलाइन का उपयोग चरण ध्यान नहीं देता।

कुछ निर्देश बजाय परिणाम डेटा सीधे उत्पादन से कार्यक्रम काउंटर में हेरफेर ; इस तरह के निर्देश आम तौर पर "कूदता" कहा जाता है और छोरों, सशर्त कार्यक्रम के क्रियान्वयन ( एक सशर्त कूद के उपयोग के माध्यम से) जैसे कार्यक्रम व्यवहार की सुविधा है, और कार्यों का अस्तित्व। कुछ प्रोसेसर में, कुछ अन्य निर्देश एक "झंडे" रजिस्टर में बिट्स के राज्य बदल जाते हैं। ये झंडे , प्रभावित करने के लिए कैसे एक कार्यक्रम में व्यवहार करता है इस्तेमाल किया जा सकता है, क्योंकि वे अक्सर विभिन्न कार्यों के परिणाम से संकेत मिलता है। उदाहरण के लिए, इस तरह के प्रोसेसर में एक "की तुलना" अनुदेश दो मूल्यों और सेट का मूल्यांकन करता है या साफ करता है झंडे में बिट्स संकेत मिलता है जो एक अधिक से अधिक या कि क्या वे बराबर हैं रजिस्टर; इन झंडों से एक तो एक बाद में कूद अनुदेश द्वारा इस्तेमाल किया जा सकता कार्यक्रम प्रवाह निर्धारित करने के लिए।

### लाना

पहला कदम है, लाने, एक अनुदेश कार्यक्रम स्मृति से (जो एक नंबर या संख्या के अनुक्रम का प्रतिनिधित्व करती है ) को पुन: प्राप्त करना शामिल है। कार्यक्रम की स्मृति में शिक्षा का स्थान (पता) एक कार्यक्रम काउंटर (पीसी) है, जो एक संख्या है कि अगले निर्देश का पता पहचानती दिलवाया जा दुकानों से निर्धारित होता है। बाद एक निर्देश दिलवाया है , पीसी निर्देश की लंबाई से वृद्धि होती है तो यह है कि यह क्रम में अगले निर्देश का पता शामिल होंगे। अक्सर, कौड़ी होना करने के लिए अनुदेश अपेक्षाकृत धीमी गति से स्मृति से प्राप्त किया जाता है , जबकि शिक्षा के लिए इंतजार कर लौट जा स्टाल करने के लिए सीपीयू के कारण। यह समस्या काफी हद तक कैश और पाइपलाइन आर्किटेक्चर (देखें नीचे) द्वारा आधुनिक प्रोसेसर में संबोधित किया है।

### व्याख्या करना

अनुदेश कि सीपीयू स्मृति से लाना निर्धारित करता है जो सीपीयू करना होगा। व्याख्या करना कदम, शिक्षा डिकोडर के रूप में जाना विद्युत्-परिपथ तंत्रद्वारा किया जाता है, शिक्षा का संकेत है कि सीपीयू के अन्य भागों पर नियंत्रण में बदल जाती है।

रास्ते में जो शिक्षा व्याख्या की है सीपीयू अनुदेश सेट वास्तुकला (आईएसए) द्वारा परिभाषित किया गया है। अक्सर , बिट्स (जो है, एक "क्षेत्र ") अनुदेश के भीतर के एक समूह , सेशनकोड कहा जाता है, जो इंगित करता है ऑपरेशन , प्रदर्शन किया जा रहा है, जबकि शेष क्षेत्रों आमतौर पर इस तरह ऑपरेंड के रूप में संचालन के लिए आवश्यक पूरक जानकारी प्रदान करते हैं। उन ऑपरेंड एक निरंतर मूल्य ( एक तत्काल मूल्य कहा जाता है) के रूप में निर्दिष्ट किया जा सकता है, या एक मूल्य के एक प्रोसेसर रजिस्टर या स्मृति पता हो सकता है, जैसा कि कुछ संबोधित मोड द्वारा निर्धारित के स्थान के रूप में।

कुछ CPU में डिजाइन अनुदेश डिकोडर एक यंत्रस्थ , अपरिवर्तनीय सर्किट के रूप में कार्यान्वित किया जाता है। अन्य लोगों में, एक माइक्रो प्रोग्राम सीपीयू विन्यास संकेतों के सेट है कि कई घड़ी दालों के ऊपर क्रमिक रूप से लागू कर रहे हैं में दिए गए निर्देशों का अनुवाद करने के लिए प्रयोग किया जाता है। कुछ मामलों में स्मृति है कि माइक्रो प्रोग्राम दुकानों यह तरीका है जिसमें सीपीयू निर्देश डीकोड बदलने के लिए संभव बनाने रीराइटेबल है।

### निष्पादित

लाने के लिए और समझाना कदम के बाद, निष्पादित कदम किया जाता है। सीपीयू वास्तुकला के आधार पर, यह एक एकल कार्रवाई या कार्रवाई के एक दृश्य से मिलकर कर सकते। प्रत्येक कार्य के दौरान, सीपीयू के विभिन्न भागों तो वे सब या आम तौर पर एक घड़ी नाड़ी के जवाब में प्रदर्शन कर सकते हैं वांछित ऑपरेशन का हिस्सा है और फिर कार्रवाई पूरा हो गया है , विद्युत जुड़े हुए हैं। बहुत बार परिणाम बाद के निर्देश के द्वारा त्वरित पहुँच के लिए एक आंतरिक सीपीयू रजिस्टर करने के लिए लिखा जाता है। अन्य मामलों में परिणाम धीमी है, लेकिन कम खर्चीला है और उच्च क्षमता के मुख्य स्मृति के लिए लिखा जा सकता है।

उदाहरण के लिए, यदि एक अतिरिक्त अनुदेश क्रियान्वित किया जा रहा है, अंकगणितीय तर्क इकाई (ALU ) आदानों (संख्या अभिव्यक्त किया जा सकता है) संकार्य सूत्रों की एक जोड़ी से जुड़े हैं, ALU एक अतिरिक्त कार्रवाई करने के लिए कॉन्फ़िगर किया गया है , इसलिए है कि योग के अपने संकार्य आदानों अपने उत्पादन में दिखाई देगा, और ALU उत्पादन है कि राशि प्राप्त होगा भंडारण (जैसे, एक रजिस्टर या स्मृति ) से जुड़ा है। जब घड़ी नाड़ी होती है , योग भंडारण करने के लिए स्थानांतरित कर दिया जाएगा और , अगर परिणामस्वरूप योग है (यानी, यह ALU के उत्पादन शब्द आकार से बड़ा है ) बहुत बड़ी है, एक अंकगणितीय ओवरफ्लो ध्वज स्थापित किया जाएगा।

संरचना और कार्यान्वयन
---------------------

एक सीपीयू के विद्युत्-परिपथ तंत्र में यंत्रस्थ बुनियादी कार्यों प्रदर्शन कर सकते हैं का एक सेट है , एक अनुदेश सेट बुलाया। इस तरह के आपरेशनों उदाहरण के लिए शामिल हो सकता है , जोड़ने या दो नंबर घटाकर दो नंबरों की तुलना, या एक कार्यक्रम के एक अलग हिस्से के लिए कूद। प्रत्येक बुनियादी आपरेशन बिट्स, मशीन भाषा सेशनकोड के रूप में जाना एक विशेष संयोजन का प्रतिनिधित्व करती है ; एक मशीन भाषा कार्यक्रम में दिए गए निर्देशों को क्रियान्वित करते हुए , सीपीयू जो आपरेशन द्वारा ' डिकोडिंग "सेशनकोड प्रदर्शन करने का फैसला किया। एक पूरी मशीन भाषा अनुदेश एक सेशनकोड के होते हैं और कई मामलों में , अतिरिक्त बिट्स कि ऑपरेशन के लिए तर्क निर्दिष्ट (उदाहरण के लिए , संख्या एक अतिरिक्त ऑपरेशन के मामले में अभिव्यक्त किया जा सकता है)। जटिलता पैमाने ऊपर जा रहे हैं , एक मशीन भाषा प्रोग्राम है कि सीपीयू कार्यान्वित मशीन भाषा निर्देशों का एक संग्रह है।

प्रत्येक शिक्षा के लिए वास्तविक गणितीय आपरेशन अंकगणितीय तर्क इकाई या ALU रूप में जाना जाता है सीपीयू प्रोसेसर के भीतर एक संयोजन तर्क सर्किट द्वारा किया जाता है। सामान्य तौर पर, एक सीपीयू स्मृति से यह दिलकश , इसके ALU का उपयोग कर एक कार्रवाई करने के लिए , और फिर स्मृति के लिए परिणाम भंडारण के द्वारा एक निर्देश कार्यान्वित। ऐसे सीपीयू चल बिन्दु इकाई द्वारा किया जाता चल बिन्दु संख्या पर स्मृति और इसे वापस भंडारण, संचालन शाखाओं में बंटी , और गणितीय कार्य से डेटा लोड के लिए उन लोगों के रूप में पूर्णांक गणित और तर्क संचालन , विभिन्न अन्य मशीन निर्देश मौजूद हैं, के लिए निर्देश ( FPU के अलावा )।

### नियंत्रण विभाग

सीपीयू के नियंत्रण इकाई विद्युत्-परिपथ तंत्र विद्युत संकेतों का उपयोग करता है कि पूरे कंप्यूटर प्रणाली को निर्देशित करने के लिए संग्रहीत कार्यक्रम निर्देश बाहर ले जाने के लिए होता है। नियंत्रण इकाई कार्यक्रम निर्देशों पर अमल नहीं करता है; दरअसल, यह प्रणाली के अन्य भागों का निर्देशन ऐसा करने के लिए। नियंत्रण इकाई दोनों ALU और स्मृति के साथ संचार।

### अंकगणितीय तर्क इकाई

अंकगणितीय तर्क इकाई (ALU) प्रोसेसर है कि पूर्णांक गणित और तर्क बिटवाइज़ संचालन करता है के भीतर एक डिजिटल सर्किट है। ALU को जानकारी डेटा शब्दों पर (बुलाया ऑपरेंड ) संचालित करने के लिए , पिछले परिचालन से स्थिति की जानकारी , और यह दर्शाता है जो कार्रवाई करने के लिए नियंत्रण इकाई से एक कूट रहे हैं। अनुदेश निष्पादित किया जा रहा है पर निर्भर करता है, ऑपरेंड आंतरिक सीपीयू रजिस्टर या बाह्य स्मृति से आ सकती है , या वे ALU खुद के द्वारा उत्पन्न स्थिरांक हो सकता है।

जब सभी इनपुट संकेतों बसे और ALU विद्युत्-परिपथ तंत्र के माध्यम से प्रचारित किया है , प्रदर्शन के आपरेशन के परिणाम ALU के उत्पादन पर प्रकट होता है। परिणाम दोनों एक डेटा शब्द है, जो एक रजिस्टर या स्मृति में संग्रहित किया जा सकता है, और स्थिति की जानकारी है कि आम तौर पर एक विशेष, आंतरिक सीपीयू रजिस्टर इस उद्देश्य के लिए आरक्षित में संग्रहित किया जाता है के होते हैं।

### स्मृति प्रबंधन इकाई

सबसे उच्च अंत माइक्रोप्रोसेसरों (डेस्कटॉप , लैपटॉप, कंप्यूटर सर्वर में ) एक स्मृति प्रबंधन इकाई है , भौतिक RAM पतों में तार्किक पतों के अनुवाद स्मृति संरक्षण और पेजिंग क्षमताओं, आभासी स्मृति के लिए उपयोगी प्रदान करते हैं। सरल प्रोसेसर, विशेष रूप से माइक्रोकंट्रोलर आमतौर पर एक MMU शामिल नहीं हैं।

### पूर्णांक रेंज

हर सीपीयू एक विशिष्ट तरीके से संख्यात्मक मूल्यों का प्रतिनिधित्व करता है। उदाहरण के लिए, कुछ जल्दी डिजिटल कंप्यूटर संख्या के रूप में परिचित दशमलव (आधार 10) अंक प्रणाली मूल्यों का प्रतिनिधित्व किया, और दूसरों को इस तरह के त्रिगुट (तीन आधार) के रूप में अधिक असामान्य अभ्यावेदन कार्यरत है। लगभग सभी आधुनिक CPUs इस तरह के एक "उच्च" या "कम" वोल्टेज के रूप में द्विआधारी के रूप में संख्या, प्रत्येक अंक के साथ कुछ दो महत्वपूर्ण भौतिक मात्रा द्वारा प्रतिनिधित्व किया जा रहा प्रतिनिधित्व करते हैं।

संख्यात्मक प्रतिनिधित्व करने के लिए संबंधित आकार और पूर्णांक संख्या है कि एक सीपीयू का प्रतिनिधित्व कर सकते हैं कि सटीक है। एक बाइनरी सीपीयू के मामले में, इस बिट्स ( एक द्विआधारी इनकोडिंग पूर्णांक के महत्वपूर्ण अंक ) कि सीपीयू एक ऑपरेशन , जो आमतौर पर "शब्द का आकार" , "थोड़ा चौड़ाई ", "डाटा कहा जाता है में प्रक्रिया कर सकते हैं की संख्या से मापा जाता है, पथ चौड़ाई "," पूर्णांक परिशुद्धता ", या" पूर्णांक आकार "। एक सीपीयू के पूर्णांक आकार निर्धारित पूर्णांक की सीमा मूल्यों यह सीधे पर काम कर सकते हैं।
उदाहरण के लिए, एक ८ बिट सीपीयू सीधे आठ बिट्स, जो २५६ असतत पूर्णांक मूल्यों की एक श्रृंखला है द्वारा प्रतिनिधित्व पूर्णांकों हेरफेर कर सकते हैं। पूर्णांक रेंज भी स्मृति स्थानों सीपीयू सीधे संबोधित कर सकते हैं कि संख्या ( एक पते में एक विशिष्ट स्थान स्मृति का प्रतिनिधित्व करने वाले एक पूर्णांक मान है ) को प्रभावित कर सकते हैं। उदाहरण के लिए, एक द्विआधारी सीपीयू ३२ बिट का उपयोग करता है, तो एक स्मृति पते का प्रतिनिधित्व करने के लिए तो यह सीधे २^३२ स्मृति स्थानों को संबोधित कर सकते हैं। इस सीमा को नाकाम करने के लिए और विभिन्न अन्य कारणों के लिए , कुछ सीपीयू उपयोग तंत्र (जैसे बैंक स्विचिंग के रूप में) है कि अतिरिक्त स्मृति की अनुमति देने को संबोधित करने की।

बड़ा शब्द आकार के साथ सीपीयू अधिक विद्युत्-परिपथ तंत्र की आवश्यकता होती है और इसके परिणामस्वरूप, शारीरिक रूप से बड़े होते हैं अधिक लागत, और अधिक बिजली की खपत (और इसलिए अधिक गर्मी उत्पन्न)। नतीजतन, छोटे ४ या ८ बिट माइक्रोकंट्रोलर सामान्यतः आधुनिक अनुप्रयोगों में इस्तेमाल किया जाता है , भले ही बहुत बड़ा शब्द आकार के साथ सीपीयू (जैसे १६, ३२ , ६४, यहां तक ​​कि १२८- बिट ) उपलब्ध हैं। जब उच्च प्रदर्शन की आवश्यकता है, हालांकि, एक बड़ा शब्द आकार (बड़ा डेटा पर्वतमाला और पते के रिक्त स्थान) के लाभों को नुकसान पल्ला झुकना सकता है। एक सीपीयू आंतरिक डेटा रास्तों शब्द आकार की तुलना में कम आकार और लागत कम करने के लिए हो सकता है। उदाहरण के लिए, भले ही IBM प्रणाली / ३६० अनुदेश सेट एक ३२-बिट अनुदेश सेट, सिस्टम / ३६० मॉडल ३० और मॉडल ४० गणित तार्किक इकाई में ८ बिट डेटा रास्तों था, इसलिए है कि एक ३२- बिट जोड़ने के लिए आवश्यक चार था चक्र, ऑपरेंड से प्रत्येक ८ बिट के लिए एक, और , भले ही मोटोरोला ६८क् अनुदेश सेट एक ३२-बिट अनुदेश सेट, मोटोरोला ६८००० और मोटोरोला था ६८०१० , गणित तार्किक इकाई में १६-बिट डेटा रास्तों था तो एक ३२ कि बिट दो चक्रों आवश्यक जोड़ें।

फायदे के दोनों कम और उच्च बिट लंबाई द्वारा बर्दाश्त के कुछ हासिल करने के लिए, कई निर्देश सेट पूर्णांक और चल बिन्दु डेटा के लिए अलग सा चौड़ाई, कि शिक्षा डिवाइस के विभिन्न भागों के लिए अलग सा चौड़ाई करने के लिए सेट को लागू करने सीपीयू की इजाजत दी है। उदाहरण के लिए, IBM प्रणाली / ३६० अनुदेश सेट मुख्य रूप से ३२ सा हो गया था , लेकिन अधिक से अधिक सटीकता और चल बिन्दु संख्या में सीमा की सुविधा के लिए ६४-बिट चल बिन्दु मूल्यों का समर्थन किया। सिस्टम / ३६० मॉडल ६५ दशमलव और अचल बिंदु द्विआधारी अंकगणितीय के लिए एक ८ बिट योजक और चल बिन्दु गणित के लिए एक ६०-बिट योजक था। कई बाद सीपीयू डिजाइन समान मिश्रित थोड़ा चौड़ाई का उपयोग करें, विशेष रूप से जब प्रोसेसर सामान्य प्रयोजन के उपयोग जहां पूर्णांक और चल बिन्दु क्षमता का एक उचित संतुलन की आवश्यकता है के लिए है।

### घड़ी की दर

अधिकांश सीपीयू तुल्यकालिक सर्किट, जो वे एक घड़ी संकेत रोजगार उनकी अनुक्रमिक संचालन गति का मतलब कर रहे हैं। घड़ी संकेत एक बाहरी थरथरानवाला सर्किट है कि दालों एक आवधिक वर्ग तरंग के रूप में एक दूसरे के अनुरूप एक संख्या उत्पन्न द्वारा निर्मित है। घड़ी दालों की आवृत्ति दर है जिस पर एक सीपीयू निर्देश निष्पादित और इसके परिणामस्वरूप, तेजी से घड़ी , और अधिक निर्देश सीपीयू एक दूसरे पर अमल करेंगे निर्धारित करता है।

सीपीयू के समुचित संचालन को सुनिश्चित करने के लिए, घड़ी की अवधि के माध्यम से सीपीयू (चाल ) प्रचार करने के लिए सभी संकेतों के लिए आवश्यक अधिक से अधिक समय से अधिक है। अच्छी तरह से ऊपर सबसे ज्यादा मामले प्रचार में देरी एक मूल्य के लिए घड़ी की अवधि स्थापित करने में, यह पूरी तरह से सीपीयू और उसके चारों ओर बढ़ती है और गिरने घड़ी संकेत के "किनारों "डेटा चालें डिजाइन करने के लिए संभव है। यह दोनों एक डिजाइन परिप्रेक्ष्य और एक घटक गिनती के नजरिए से , सीपीयू काफी सरल बनाने का लाभ दिया है। हालांकि, यह भी नुकसान यह है कि पूरे सीपीयू अपनी धीमी तत्वों पर इंतजार करना होगा वहन करती है, भले ही इसके बारे में कुछ भागों में बहुत तेजी से कर रहे हैं। यह सीमा काफी हद तक बढ़ सीपीयू समानता के विभिन्न तरीकों के लिए मुआवजा दिया गया है

हालांकि, वास्तु सुधार अकेले विश्व स्तर पर तुल्यकालिक CPU की कमियों के सभी का समाधान नहीं है। उदाहरण के लिए, एक घड़ी संकेत किसी अन्य बिजली के संकेत की देरी के अधीन है। तेजी से जटिल सीपीयू में उच्च घड़ी दरों इसे और अधिक कठिन पूरी यूनिट भर चरण ( सिंक्रनाइज़) में घड़ी संकेत रखने के लिए बनाते हैं। यह कई आधुनिक CPUs कई समान घड़ी का संकेत है कि आवश्यकता के लिए प्रेरित किया एक भी संकेत काफी खराबी के सीपीयू पैदा करने के लिए पर्याप्त देरी से बचने के लिए प्रदान किया जा सके। एक अन्य प्रमुख मुद्दा है, घड़ी दरों नाटकीय रूप से वृद्धि के रूप में , गर्मी की राशि है कि सीपीयू द्वारा छितराया हुआ है। लगातार बदलते घड़ी है कि क्या वे उस समय इस्तेमाल किया जा रहा है कि परवाह किए बिना स्विच करने के लिए कई घटकों का कारण बनता है। सामान्य तौर पर, एक घटक है कि स्विच कर रहा है एक स्थिर राज्य में एक तत्व की तुलना में अधिक ऊर्जा का उपयोग करता है। इसलिए, घड़ी की दर बढ़ जाती है, ताकि ऊर्जा की खपत करता है , सीपीयू ठंडा समाधान के रूप में अधिक गर्मी लंपटता की आवश्यकता के लिए सीपीयू के कारण।

अनावश्यक घटकों की स्विचिंग के साथ काम करने की एक विधि घड़ी गट है, जो अनावश्यक घटकों ( प्रभावी ढंग से उन्हें अक्षम ) के लिए घड़ी संकेत बंद मोड़ शामिल है कहा जाता है। हालांकि, इस बार लागू करना मुश्किल माना जाता है और इसलिए बहुत कम बिजली डिजाइन के बाहर आम उपयोग में नहीं देखा है है। एक उल्लेखनीय हाल सीपीयू डिजाइन व्यापक घड़ी गट का उपयोग करता है कि आईबीएम पोवेर पि सी आधारित क्सीनन एक्सबॉक्स ३६० में प्रयोग किया जाता है ; इस तरह, एक्सबॉक्स ३६० की बिजली की आवश्यकताओं को बहुत कम हो जाता है। एक वैश्विक घड़ी संकेत के साथ समस्याओं में से कुछ को संबोधित करने का एक और तरीका है घड़ी संकेत को हटाने की पूरी तरह है। जबकि वैश्विक घड़ी संकेत हटाने कई मायनों में डिजाइन की प्रक्रिया में काफी अधिक जटिल बना देता है, अतुल्यकालिक डिजाइन समान तुल्यकालिक डिजाइन के साथ तुलना में बिजली की खपत और गर्मी लंपटता में लाभ चिह्नित ले। जबकि कुछ असामान्य , पूरे अतुल्यकालिक सीपीयू एक वैश्विक घड़ी संकेत के उपयोग के बिना बनाया गया है। इस के दो उल्लेखनीय उदाहरण एआरएम से शिकायत ताबीज और मइपस् र३००० संगत मिनि मइपस् हैं।

बल्कि पूरी तरह से घड़ी संकेत को हटाने की तुलना में , कुछ सीपीयू डिजाइन डिवाइस के कुछ भागों अतुल्यकालिक हो सकता है, इस तरह के सुपेर अदिश पाइपलाइनिंग के साथ संयोजन के रूप में अतुल्यकालिक ALUs का उपयोग कर कुछ गणित प्रदर्शन लाभ प्राप्त करने के लिए के रूप में अनुमति देते हैं। हालांकि यह पूरी तरह स्पष्ट नहीं है कि पूरी तरह से अतुल्यकालिक डिजाइन उनके तुल्यकालिक समकक्षों की तुलना में एक तुलनीय या बेहतर स्तर पर प्रदर्शन कर सकते हैं नहीं है, यह है कि वे कम से कम सरल गणित संचालन में उत्कृष्टता प्राप्त कर स्पष्ट है। यह उनके उत्कृष्ट बिजली की खपत और गर्मी लंपटता गुणों के साथ संयुक्त, उन्हें एम्बेडेड कंप्यूटर के लिए बहुत उपयुक्त बनाता है।

### समानता

एक सीपीयू पिछले अनुभाग में की पेशकश की बुनियादी आपरेशन का विवरण सरलतम रूप है कि एक सीपीयू ले जा सकते हैं वर्णन करता है। सीपीयू के इस प्रकार, आमतौर पर के रूप में उप अदिश के लिए भेजा, पर चल रही है और एक समय में डेटा के एक या दो टुकड़े पर एक निर्देश कार्यान्वित, कि घड़ी चक्र के अनुसार कम से कम एक निर्देश है (आईपीसी < १)।

इस प्रक्रिया उपअदिश सीपीयू में एक अंतर्निहित अक्षमता को जन्म देता है। के बाद से ही एक निर्देश एक समय में मार डाला है , पूरे सीपीयू अगले निर्देश के लिए आगे बढ़ने से पहले पूरा करने के लिए है कि शिक्षा के लिए इंतज़ार करना होगा। नतीजतन, उपअदिश सीपीयू निर्देश जो निष्पादन पूरा करने के लिए एक से अधिक घड़ी चक्र लेने पर "लटका "हो जाता है। यहां तक ​​कि एक दूसरे निष्पादन इकाई जोड़ने ( देखें नीचे ) के प्रदर्शन में ज्यादा सुधार नहीं करता है ; के बजाय एक मार्ग लटका दिया जा रहा है, अब दो रास्ते रख दिया जाता है और अप्रयुक्त ट्रांजिस्टर की संख्या में वृद्धि हुई है। इस डिजाइन, जिसमें सीपीयू के निष्पादन संसाधनों एक समय में केवल एक निर्देश पर काम कर सकते हैं , केवल संभवतः अदिश प्रदर्शन (घड़ी चक्र के अनुसार एक निर्देश , आईपीसी = १) पहुँच सकते हैं। हालांकि, प्रदर्शन लगभग हमेशा उपअदिश है (घड़ी चक्र के अनुसार कम से कम एक अनुदेश , आईपीसी < १)।

प्रयास अदिश और बेहतर प्रदर्शन को प्राप्त करने के डिजाइन के तरीके है कि CPU कम रैखिक व्यवहार करते हैं और समानांतर में और अधिक करने के लिए पैदा की एक किस्म में हुई है। जब सीपीयू में समानता की चर्चा करते हुए , दो शब्दों आम तौर पर इन डिजाइन तकनीकों वर्गीकृत करने के लिए इस्तेमाल कर रहे हैं:

* शिक्षा स्तर समानता (आईएलपी) है, जो दर है जिस पर दिए गए निर्देशों का एक सीपीयू के भीतर क्रियान्वित कर रहे हैं बढ़ाने के लिए करना चाहता है (जो है, पर मर निष्पादन संसाधनों के उपयोग को बढ़ाने के लिए)
* कार्य - स्तर समानता (TLP) है, जो प्रयोजनों के धागे या प्रक्रियाओं है कि एक सीपीयू एक साथ निष्पादित कर सकते हैं कि संख्या में वृद्धि करने के लिए।

प्रत्येक पद्धति दोनों तरीके जिसमें वे लागू कर रहे हैं , साथ ही रिश्तेदार प्रभावशीलता वे एक आवेदन के लिए CPU के प्रदर्शन को बढ़ाने में खर्च में अलग है।

प्रदर्शन
--------

प्रदर्शन या एक प्रोसेसर की गति पर निर्भर करता है कई अन्य कारकों के अलावा, घड़ी दर (आम तौर पर हर्ट्ज के गुणकों में दी गई है) और घड़ी (आईपीसी) प्रति निर्देश है, जो एक साथ प्रति सेकंड (आईपीएस) के निर्देश के कारक हैं कि सीपीयू प्रदर्शन कर सकते हैं।

कई सूचना दी आईपीएस मूल्यों कुछ शाखाओं के साथ कृत्रिम अनुदेश दृश्यों पर "पीक" निष्पादन दरों का प्रतिनिधित्व किया है , जबकि यथार्थवादी वर्कलोड निर्देश और अनुप्रयोगों , जिनमें से कुछ में लंबा समय लग दूसरों की तुलना में निष्पादित करने के लिए की एक मिश्रण से मिलकर बनता है। स्मृति पदानुक्रम का प्रदर्शन भी बहुत प्रोसेसर प्रदर्शन , मुश्किल से मइपस् गणना में माना जाता है एक मुद्दा प्रभावित करता है। क्योंकि इन समस्याओं के विभिन्न मानकीकृत परीक्षण , अक्सर कहा जाता है इस तरह के रूप में इस स्पेचइन्त् उद्देश्य के लिए "मानक "आमतौर पर इस्तेमाल किया अनुप्रयोगों में वास्तविक प्रभावी प्रदर्शन को मापने के लिए प्रयास करने के लिए विकसित किया गया है।

कंप्यूटर के प्रसंस्करण के प्रदर्शन मल्टी कोर प्रोसेसर है, जो अनिवार्य रूप से एक एकीकृत सर्किट में दो या दो से अधिक व्यक्ति प्रोसेसर ( इस अर्थ में कोर कहा जाता है) प्लग है का उपयोग कर की वृद्धि हुई है। आदर्श रूप में, एक दोहरे कोर प्रोसेसर लगभग दो बार के रूप में एक सिंगल कोर प्रोसेसर के रूप में शक्तिशाली होगा। अभ्यास में, प्रदर्शन लाभ अब तक छोटे , अपूर्ण सॉफ्टवेयर एल्गोरिदम और कार्यान्वयन की वजह से है के बारे में केवल 50%। एक प्रोसेसर में कोर की संख्या बढ़ाने से (अर्थात् दोहरे कोर , क्वाड-कोर , आदि) काम का बोझ है कि नियंत्रित किया जा सकता बढ़ जाती है। इसका मतलब यह है कि प्रोसेसर अब कई अतुल्यकालिक घटनाओं, के बीच में आता है, आदि जब अभिभूत जो सीपीयू पर एक टोल ले जा सकते हैं संभाल कर सकते हैं। इन कोर हर मंजिल एक अलग काम संभालने के साथ , एक प्रसंस्करण संयंत्र के रूप में अलग-अलग मंजिलों के बारे में सोचा जा सकता है। कभी कभी, इन कोर उन्हें आसन्न कोर के रूप में एक ही कार्य संभाल लेंगे अगर एक सिंगल कोर जानकारी को संभालने के लिए पर्याप्त नहीं है।

ऐसी हाइपर-थ्रेडिंग और उन कोर के रूप में आधुनिक सीपीयू, है, जो वास्तविक CPU संसाधनों के बंटवारे को शामिल करते हुए , बढ़ उपयोग पर निशाना प्रदर्शन के स्तर और हार्डवेयर के उपयोग की निगरानी की विशेष क्षमताओं के कारण धीरे-धीरे एक अधिक जटिल काम बन गया। एक प्रतिक्रिया के रूप में, कुछ सीपीयू अतिरिक्त हार्डवेयर तर्क है कि एक सीपीयू के विभिन्न भागों की वास्तविक उपयोग पर नजर रखता है और सॉफ्टवेयर के लिए सुलभ विभिन्न काउंटरों प्रदान करता है को लागू; एक उदाहरण इंटेल के प्रदर्शन काउंटर मॉनिटर तकनीक है।

सन्दर्भ
-------



1. ↑  "संग्रहीत प्रति". मूल से 22 फ़रवरी 2017 को पुरालेखित. अभिगमन तिथि 5 नवंबर 2016.
2. ↑  "संग्रहीत प्रति" (PDF). मूल (PDF) से 1 अक्तूबर 2016 को पुरालेखित. अभिगमन तिथि 5 नवंबर 2016.
3. ↑  "संग्रहीत प्रति". मूल से 22 नवंबर 2016 को पुरालेखित. अभिगमन तिथि 5 नवंबर 2016.
4. ↑  "संग्रहीत प्रति". मूल से 23 सितंबर 2015 को पुरालेखित. अभिगमन तिथि 5 नवंबर 2016.