تی‌اس‌وی‌ های مورد استفاده توسط دای دی‌رَم پشته‌شده در ترکیب با میانجی حافظهٔ پهنای‌باند بالا (HBM)
در مهندسی الکترونیک ، یک **میان‌راه ازمیان-سیلیکون** (به انگلیسی: through-silicon via) (اختصاری تی‌اس‌وی) یا **میان‌راه ازمیان-تراشه** (به انگلیسی: through-chip via) یک اتصال‌دهنده الکتریکی عمودی ( میان‌راه ) است که به طور کامل ازمیان یک ویفر یا دای سیلیکونی عبور می کند. تی‌اس‌وی‌ها فنون میان‌هابند با کارایی-بالا هستند که به عنوان جایگزینی برای بندزنی سیمی و تراشه برگردان ها برای ایجاد بسته‌های سه‌بُعدی و مدارهای مجتمع سه‌بُعدی استفاده می شوند. در مقایسه با جایگزین هایی مانند بسته-روی- بسته ، تراکم میان‌هابند و افزاره به طور چشمگیری بالاتر است و طول اتصالات کوتاه تر می شود.

طبقه‌بندی
---------

 تجسم تی‌اس‌وی‌ های میان‌راه-نخست، میان‌راه-میانی و میان‌راه-آخرین
بر اساس فرآیند تولید، سه نوع مختلف تی‌اس‌وی‌ وجود دارد: *تی‌اس‌وی‌های میان‌راه-نخست* قبل از الگوبرداری ازاجزای منفرد ( ترانزیستورها ، خازن‌ها ، مقاومت‌ها و غیره) ( مرحله‌ پیشین خط (اف‌ئی‌او‌ال)) برساخته می‌شوند، *تی‌اس‌وی‌های میان‌راه-میانی* پس از الگوبرداری تک تک اجزا، اما قبل از لایه‌های فلزی (مرحله پسین خط (بی‌ئی‌ال‌او)) برساخته می‌شوند و *تی‌اس‌وی‌های میان‌راه-آخرین* پس از (یا در طول) فرآیند بی‌ئی‌ال‌او برساخته می‌شوند.  تی‌اس‌وی‌ های *میان‌راه-میانی* در حال حاضر یک گزینه محبوب برای آی‌سی‌های ۳بعدی پیشرفته و همچنین برای پشته های میان‌نهادنده هستند.  

تی‌اس‌وی‌ ها از طریق مرحله پیشین خط (اف‌ئی‌او‌ال) باید در مراحل ئی‌دی‌ای و ساخت به دقت در نظر گرفته شوند. این به این دلیل است که تی‌اس‌وی‌ ها تنش حرارتی-مکانیکی را در لایه اف‌ئی‌او‌ال القا می کنند و در نتیجه بر رفتار ترانزیستور تأثیر می گذارند.

کاربردها
--------

### حسگرهای تصویر

حسگرهای تصویر سیماس (CIS) جزو اولین کاربردهایی بودند که تی‌اس‌وی‌(ها) را در تولید حجمی به کار گرفتند. در کاربردهای اولیه سی‌آی‌اس، تی‌اس‌وی‌ها در قسمت‌پشتی ویفر حسگر تصویر برای ایجاد میان‌هابندها، حذف پیوندهای سیمی، و امکان کاهش ضریب شکل و میان‌هابندها با چگالی بالاتر شکل می‌گرفتند. پشته‌سازی تراشه تنها با ظهور سی‌آی‌اس با روشنایی پشتی (BSI) به وجود آمد و شامل تغییر ترتیب لنز، مدار و فتودیود از روشنایی-جلویی سنتی بود، به طوری که نوری که از لنز عبور می کند ابتدا به دیود نوری و سپس مدارات برخورد کند. این کار با چرخاندن ویفر فوتودیود، نازک‌سازی قسمت‌پشتی و سپس چسباندن آن در بالای لایه بازخوانی با استفاده از یک پیوند اکسیدی مستقیم، با تی‌اس‌وی‌ ها به صورت میان‌هابندها در اطراف انجام شد.

### بسته‌های سه‌بُعدی

یک بسته سه بعدی ( سامانه در یک بسته ، تراشه پشته‌ای ام‌سی‌ام ، و غیره) شامل دو یا چند تراشه ( مدارهای مجتمع ) است که به صورت عمودی روی هم چیده شده اند تا فضای کمتری اشغال کنند و/یا اتصال‏‌دهندگی بیشتری داشته باشند. یک نوع جایگزین از بسته سه‌بُعدی را می توان در فناوری بسته‌بندی جا سیلیکونی IBM یافت، که در آن آی سی ها روی هم چیده نمی شوند، اما یک زیرلایه حامل حاوی تی‌اس‌وی‌ برای اتصال چندین آی سی به یکدیگر در یک بسته استفاده می شود. در اکثر بسته های سه بعدی، تراشه های پشته‌شده در امتداد لبه های خود به هم متصل می شوند. این سیم‌کشی لبه‌ای کمی طول و عرض بسته را افزایش می دهد و معمولاً به یک لایه "میان‌نهادنده" اضافی بین تراشه ها نیاز دارد. در برخی بسته های سه بعدی جدید، تی‌اس‌وی‌ ها با ایجاد اتصالات عمودی از طریق بدنه تراشه ها، سیم‌کشی لبه‌ای را جایگزین می کنند. بسته به دست آمده طول یا عرض اضافه‌ای ندارد. از آنجایی که نیازی به میان‌نهادنده نیست، یک بسته تی‌اس‌وی‌ سه بُعدی نیز می‌تواند مسطح‌تر از بسته‌های سه بعدی سیم‌دار-لبه‌ای باشد. این فنّ تی‌اس‌وی‌ گاهی به عنوان تی‌اس‌اس (به انگلیسی: Through-Silicon Stacking) نیز شناخته می شود

### مدارهای مجتمع سه بعدی

مدار مجتمع سه‌بُعدی (آی‌سی سه‌بُعدی) یک مدار مجتمع تکی است که با چیدن ویفرها و/یا دای‌های سیلیکونی و اتصال عمودی آنها به یکدیگر ساخته می شود تا مانند یک افزاره واحد عمل کنند. با استفاده از فناوری تی‌اس‌وی‌، آی‌سی‌های سه بعدی می‌توانند مقدار زیادی از عملکرد را در یک «ردپایه» کوچک قرار دهند. افزاره های مختلف در این پشته ممکن است ناهمگن باشند، به عنوان مثال ترکیب مدار منطقی سیماس ، دی‌رَم و مواد III-V در یک آی‌سی تک. علاوه بر این، مسیرهای الکتریکی حیاتی از طریق افزاره را می توان به شدت کوتاه کرد که منجر به عملکرد سریعتر می شود. استاندارد حافظه دی‌رَمدی‌رَم سه بعدی با ورودی/خروجی پهن ( جدک JESD229) شامل تی‌اس‌وی‌ در طراحی می شود.

تاریخ
-----

خاستگاه مفهوم تی‌اس‌وی‌ را می توان به حق اختراع ویلیام شاکلی "ویفر نیم‌رسانشی و روش ساخت یکسان" جستجو کرد که در سال 1958 ثبت شد و در سال 1962 اعطا شد،   که توسط محققان آی‌بی‌ام مرلین اسمیت و امانوئل استرن با حق اختراع خود "روش های ایجاد میان-اتصالات در ویفرهای نیم‌رسانا" در سال 1964 ثبت شد و در سال 1967 اعطا شد،  دومی روشی را برای زُدایش یک سوراخ ازمیان سیلیکون توصیف می کند، توسعه داده شد. تی‌اس‌وی‌ در ابتدا برای یکپارچه‌سازی سه بعدی طراحی نشده بود، اما اولین تراشه های سه بعدی مبتنی بر تی‌اس‌وی‌ بعداً در دهه 1980 اختراع شدند.

اولین تراشه های پشته‌شده مدار مجتمع سه بعدی (آی‌سی سه‌بُعدی) برساخته با فرآیند تی‌اس‌وی‌ در دهه 1980 ژاپن اختراع شد. هیتاچی در سال 1983 یک حق‌اختراع ژاپنی به ثبت رساند و پس از آن فوجیتسو در سال 1984 ثبت کرد. در سال 1986، فوجیتسو یک حق اختراع ژاپنی را ثبت کرد که در آن ساختار تراشه پشته‌شده با استفاده از تی‌اس‌وی‌ توضیح داده شد. در سال 1989، میتسوماسا کویوناگی از دانشگاه توهوکو ، پیشگام فنّ پیوندزنی ویفر-به-ویفر با تی‌اس‌وی‌ بود که از آن برای برساخت یک تراشه ال‌اس‌آی سه بعدی در سال 1989 استفاده کرد.    در سال 1999، انجمن فناوری‌های الکترونیک اَبَر-پیشرفته (ASET) در ژاپن شروع به تأمین مالی توسعه تراشه‌های آی سی سه بعدی با استفاده از فناوری تی‌اس‌وی‌ کرد که پروژه «تحقیق و توسعه در فناوری یکپارچه‌سازی سامانه الکترونیکی با چگالی بالا» نامیده می‌شود.   گروه کویوناگی در دانشگاه توهوکو از فناوری تی‌اس‌وی‌ برای برساخت یک تراشه حسگر تصویر پشته‌شده سه‌لایه در سال 1999، یک تراشه حافظه سه‌لایه در سال 2000، یک تراشه شبکیه مصنوعی سه‌لایه در سال 2001، یک ریزپردازنده سه‌لایه در سال 2002 و یک تراشه حافظه ده‌لایه در سال 2005، استفاده کرد. 

روش میان‌راه میان‌تراشه‌ای (ICV) در سال 1997 توسط یک تیم تحقیقاتی فراونهوفر – زیمنس شامل پیتر رام، دی. بولمان، آر. براون، آر. بوشنر، یو. کائو مین، مانفرد انگلهارت و آرمین کلمپ توسعه یافت.  این نوعی از فرآیند تی‌اس‌وی‌ بود و بعدها فناوری اس‌ال‌آی‌دی (فناوری میان-پخشی مایع جامد) نامیده شد. 

اصطلاح "میان‌راه ازمیان‌سیلیکون" (تی‌اس‌وی‌) توسط محققین ترو-اس‌آی تکنولوجیس سرگئی ساواستیوک، اُو سینیگوین و ئی کورچینسکی ابداع شد که در سال 2000 یک روش تی‌اس‌وی‌ را برای راه‌حل بسته‌بندی در سطح ویفر (WLP) سه بعدی ارائه کردند.

حسگرهای تصویری سیماس با استفاده از تی‌اس‌وی‌ توسط شرکت هایی از جمله توشیبا ، آپتینا و اس‌تی‌میکروالکترونیکس طی سال های 2007 – 2008 تجاری شدند و توشیبا نام فناوری آنها را "میان‌راه ازمیان‌سیلیکون" (تی‌اس‌وی‌) گذاشت. حافظه دسترسی-تصادفی (RAM) پشته‌شدهٔ سه‌بعدی توسط الپیدا مموری تجاری‌سازی شد که اولین تراشه دی‌رَم 8 گیگابایتی (همراه با چهار دای اس‌دی‌رَم دی‌دی‌آر۳ پشته‌شده ) را در سپتامبر 2009 توسعه داد، و آن را در ژوئن 2011 منتشر کرد. تی‌اس‌ام‌سی برنامه های خود را برای تولید آی‌سی سه‌بعدی با فناوری تی‌اس‌وی‌ در ژانویه 2010 اعلام کرد. در سال 2011، اس‌کی هاینیکس ۱۶ گیگابایتی اس‌دی‌رَم دی‌دی‌آر۳ (کلاس 40 نانومتری) با استفاده از فناوری تی‌اس‌وی را معرفی کرد‌، سامسونگ الکترونیکس دی‌دی‌آر۳ ۳۲ گیگابایتی پشته‌شده 3بُعدی (کلاس ۳۰ نانومتر ) را بر اساس تی‌اس‌وی‌ در ماه سپتامبر معرفی کرد و سپس سامسونگ و میکرون تکنولوژی فناوری مکعب حافظه ترکیبی (HMC) مبتنی‌بر تی‌اس‌وی‌ را در ماه اکتبر اعلام کردند.  اس‌کی هاینیکس اولین تراشه حافظه با پهنای‌باند بالا (HBM) را بر اساس فناوری تی‌اس‌وی‌ در سال 2013 تولید کرد.  فناوری میان‌راه میانی توسط ایمک تحت نظر *اریک بین* توسعه داده شد. میان‌راه میانی بهترین بده‌بستان را از نظر هزینه و تراکم میان‌هابند ارائه کرد. این کار توسط کوالکام پشتیبانی شد، و سپس ان‌ویدیا، زیلینک و آلترا، که به دنبال راه‌هایی برای شکست دادن اینتل در بازی خود - افزایش حافظه روی تراشه بودند، اما درآن زمان با پشته‌سازی، به جای مقیاس‌‌بندی.

منابع
-----

1. ↑  *2009 International Technology Roadmap for Semiconductors (ITRS)*. 5 September 2009. pp. 4–5.
2. 1 2  Knechtel, Johann; Sinanoglu, Ozgur; Elfadel, Ibrahim (Abe) M.; Lienig, Jens; Sze, Cliff C. N. (2017). "Large-Scale 3D Chips: Challenges and Solutions for Design Automation, Testing, and Trustworthy Integration". *IPSJ Transactions on System LSI Design Methodology*. **10**: 45–62. doi:10.2197/ipsjtsldm.10.45.
3. ↑  Beyne, Eric (June 2016). "The 3-D Interconnect Technology Landscape". *IEEE Design & Test*. **33** (3): 8–20. doi:10.1109/mdat.2016.2544837.
4. ↑  Lim, Sung Kyu (2013). *Design for High Performance, Low Power, and Reliable 3D Integrated Circuits*. doi:10.1007/978-1-4419-9542-1. ISBN 978-1-4419-9541-4.
5. ↑  von Trapp, Francoise (2014-09-15). "The Future of Image Sensors is Chip Stacking". *3D InCites*.
6. ↑  Desjardins, E. "JEDEC Publishes Breakthrough Standard for Wide I/O Mobile DRAM". *JEDEC*. Retrieved 1 December 2014.
7. ↑  von Trapp, Francoise (2010-04-24). "Who Invented the TSV and When?". *3D InCites*.
8. ↑  U.S. Patent ۳٬۰۴۴٬۹۰۹
9. ↑  Kada, Morihiro (2015). "Research and Development History of Three-Dimensional Integration Technology". *Three-Dimensional Integration of Semiconductors*. pp. 1–23. doi:10.1007/978-3-319-18675-7\_1. ISBN 978-3-319-18674-0.
10. ↑  U.S. Patent ۳٬۳۴۳٬۲۵۶
11. ↑  Pavlidis, Vasilis F.; Savidis, Ioannis; Friedman, Eby G. (2017). *Three-Dimensional Integrated Circuit Design*. Newnes. p. 68. ISBN 978-0-12-410484-6.
12. ↑  Lau, John H. (2010). *Reliability of RoHS-Compliant 2D and 3D IC Interconnects*. McGraw Hill Professional. p. 1. ISBN 978-0-07-175380-7. TSV is the heart of 3-D IC/Si integration and is a more-than-26-year-old technology. Even the TSV (for electrical feed-through) was invented by William Shockley in 1962 (the patent was filed on October 23, 1958), but it was not originally designed for 3-D integration.
13. ↑  Kada, Morihiro (2015). "Research and Development History of Three-Dimensional Integration Technology". *Three-Dimensional Integration of Semiconductors: Processing, Materials, and Applications*. Springer. pp. 8–9. ISBN 978-3-319-18675-7.
14. 1 2   `{{cite book}}`: Empty citation (help)
15. 1 2  Fukushima, T.; Tanaka, T.; Koyanagi, Mitsumasa (2007). "Thermal Issues of 3D ICs" (PDF). *SEMATECH*. Tohoku University. Archived from the original (PDF) on 16 May 2017. Retrieved 16 May 2017.
16. ↑  Tanaka, Tetsu; Lee, Kang Wook; Fukushima, Takafumi; Koyanagi, Mitsumasa (2011). 3D Integration Technology and Heterogeneous Integration (Report). S2CID 62780117.
17. ↑  Takahashi, Kenji; Tanida, Kazumasa (2011). "Vertical Interconnection by ASET". *Handbook of 3D Integration*. Vol. 1: Technology and Applications of 3D Integrated Circuits. John Wiley & Sons. p. 339. ISBN 978-3-527-62306-8.
18. ↑  Ramm, P.; Bollmann, D.; Braun, R.; Buchner, R.; Cao-Minh, U.; Engelhardt, M.; Errmann, G.; Graßl, T.; Hieber, K. (November 1997). "Three dimensional metallization for vertically integrated circuits". *Microelectronic Engineering*. 37–38: 39–47. doi:10.1016/S0167-9317(97)00092-0. `{{cite journal}}`: Unknown parameter `|displayauthors=` ignored (`|display-authors=` suggested) (help)
19. ↑  Macchiolo, A.; Andricek, L.; Moser, H. G.; Nisius, R.; Richter, R. H.; Weigell, P. (1 January 2012). "SLID-ICV Vertical Integration Technology for the ATLAS Pixel Upgrades". *Physics Procedia*. **37**: 1009–1015. arXiv:1202.6497. Bibcode:2012PhPro..37.1009M. doi:10.1016/j.phpro.2012.02.444.
20. ↑  Savastionk, S.; Siniaguine, O.; Korczynski, E. (2000). "Thru-silicon vias for 3D WLP". *Proceedings International Symposium on Advanced Packaging Materials Processes, Properties and Interfaces (Cat. No.00TH8507)*. pp. 206–207. doi:10.1109/ISAPM.2000.869271. ISBN 0-930815-59-9. S2CID 110397071.
21. ↑  Kada, Morihiro (2015). "Research and Development History of Three-Dimensional Integration Technology". *Three-Dimensional Integration of Semiconductors: Processing, Materials, and Applications*. Springer. pp. 15–8. ISBN 978-3-319-18675-7.
22. ↑  "History: 2010s". *SK Hynix*. Archived from the original on 17 May 2021. Retrieved 19 July 2019.
23. ↑   `{{cite book}}`: Empty citation (help)
24. ↑  "History: 2010s". *SK Hynix*. Archived from the original on 17 May 2021. Retrieved 19 July 2019.

لینک های خارجی
--------------

* "3D Integration: A Revolution in Design". *Real World Tech*. 2007-05-02.
* U.S. Patent ۷٬۶۸۳٬۴۵۹
* U.S. Patent ۷٬۶۳۳٬۱۶۵