**Kolmemõõtmeline integraallülitus** (inglise keeles *Three-Dimensional Integrated Circuit*, **3D-IC**) on mikrokiip, mida toodetakse ladudes ränist valmistatud pooljuhtplaate ja/või kive üksteise peale, mis on ühendatud vertikaalselt läbi-räni viikude (inglise keeles *Through-Silicon Via*, edaspidi TSV) abil, moodustates ühe seadme. Sellise meetodiga saavutatakse täiendatud jõudlus väiksema voolutarbe ja jalajäljega võrreldes hariliku, kahemõõtmelise integraallülitusega. 3D-IC-d on osa kolmemõõtmelisest integratsioonist, mis kasutab vertikaaltasandit parema elektrilise jõudluse saavutamiseks. 3D-IC-sid saab liigitada ühenduste hierarhia kaudu globaalsel (ehk kiibikorpuse), vahepealsel (ehk ühenduspadja) ja lokaalsel (ehk transistori) tasemel.

Kolmemõõtmeline integratsioon hõlmab tehnoloogiaid nagu ruumiline pooljuhtplaadi tasemel pakendamine (inglise keeles *3D wafer-level packaging*); poolruumiline ja ruumiline interposeerija põhine integratsioon (inglise keeles *2.5D and 3D interposer-based integration*); ruumiliselt laotud mikrokiibid (inglise keeles *3D-SICs*), monoliitsed 3D-IC-d; ruumiline heterogeenne integratsioon; ja ruumiliste süsteemide integratsioon.
Rahvusvahelised organisatsioonid nagu Jisso Technology Roadmap Committee (JIC) ja International Technology Roadmap for Semiconductors (ITRS) on tegutsenud, et liigitada mitmeid kolmemõõtmelisi integratsioonitehnoloogiaid ja edendada kolmemõõtmelise integratsiooni standardeid ja tegevuskavu.

Erinevused kolmemõõtmeliste integraallülituste ja kolmemõõtmeliste kiipide vahel
--------------------------------------------------------------------------------

Üks ülem kivi ja kolm alluv kivi
Kolmemõõtmeline kiip (inglise keeles *3D Packaging*) võimaldab laduda eraldi kivi, et luua terviklik süsteem ühes kiibikorpuses(inglise keeles *System in Package*, SiP) või mitmekiibiline moodul (inglise keeles *Multi-chip Module*, MCM). Kuigi kiibid asetsevad ühes korpuses, ei moodusta individuaalsed integraallülitused ühte tervikut. Kiipide vaheline andmevahetuse kiirus ei suurene.

3D-IC aga moodustab ühe terviku, mis võimaldab komponentidel üksteisega suhelda terves integraallülituses, olenevalt sellest, kuidas see on kavandatud vetrikaal- ja horisontaaltasandil. 3D-IC-d saad jaotada 3D laotud IC-deks (inglise keeles *3D Stacked ICs*, 3D SIC), mis on mikrokiibi kivid laotud virna ja ühendatud TSV-de abil ning monoliitsed 3D-IC-d, kus kolmemõõtmelised ühendused luuakse vertikaaltasandil 3D-IC kihtide vahele.

Kolmemõõtmeliste integraallülituste tootmistehnoloogiad
-------------------------------------------------------

Alates aastast 2014 on välja lastud mitmeid mälutooteid nagu High Bandwidth Memory (HBM) ja Hybrid Memory Cube (HMC), mis kasutavad 3D-IC-sid koos TSV-dega. Kasutatakse ja uuritakse mitmeid valmistamisviise. Nendeks on näiteks kivi-kivile (inglise keeles *die-to-die*), kivi-pooljuhtplaadile (inglise keeles *die-to-wafer*) ja pooljuhtplaat-pooljuhtplaadile (inglise keeles *wafer-to-wafer*). Arenemisjärgus on ka monoliitsed 3D-IC-d.

Kolmemõõtmeliste integraallülituste valmistamisviisid:

Kivi-kivileElektroonilised komponendid valmistatakse mitmetele kividele, mis hiljem joondatakse ja seotakse sideainega. Õhendamist ja TSV-de valmistamist võidakse teha enne või pärast sidumist. Kivi-kivile üheks eeliseks on võimalus testida igat kivi eraldi, vältimaks terve virna rikkumist ühe kivi tõttu. Lisaks on eelnevalt võimalik igat kivi 3D-IC-s rühmitada, et optimeerida voolutarvet ja jõudlust.
Kivi-pooljuhtplaadileElektroonilised komponendid valmistatakse kahele pooljuhtplaadile. Üks pooljuhtplaat tükeldatakse kivideks, mis joondatakse ja seotakse sideainega kivide asukohtadega teisel pooljuhtplaadil. Õhendamist ja TSV-de valmistamist võidakse teha enne või pärast sidumist. Täiendavaid kive võidakse lisada virnadele enne lõplikku tükeldamist.
Pooljuhtplaat-pooljuhtplaadileElektroonilised komponendid valmistatakse kahele või enamale pooljuhtplaadile, mis joondatakse, seotakse sideainega ja tükeldatakse 3D-IC-deks. Igat pooljuhtplaati võidakse õhendada enne või pärast sidumist. Vertikaalsed ühendused valmistatakse TSV-de abil pooljuhtplaatidesse enne sidumist või tervesse virna pärast sidumist. Pooljuhtplaat-pooljuhtplaadile sidumine võib vähendada tootlikkust, sest juhul kui 1 kivi 3D-IC-s on vigane, on terve integraallülitus vigane. Lisaks peavad kõik pooljuhtplaadid olema samade mõõtmetega.
Monoliitsed 3D-IC-dElektroonilised komponendid ja nende ühendusjuhtmed valmistatakse kihiti ühele pooljuhtplaadile, mis hiljem tükeldatakse 3D-IC-deks. Kuna protsess toimub ühel pooljuhtplaadil, ei ole vaja kihte joondada, õhendada, siduda ega ühendada TSV-dega.

Kolmemõõtmeliste integraallülituste eelised
-------------------------------------------

Kuigi traditsioonilised CMOS-i skaleerumisprotsessid muudavad signaali levimiskiiruse paremaks, on praegused tootmis- ja kiipide disaini tehnoloogiad muutumas vaevarikkamaks ja kulukamaks. Osaliselt on selle põhjuseks jõudluse ja tiheduse piirangud, ja osaliselt transistoride kiiruse suurenemine samal ajal kui ühenduste kiirused mikrokiipides ei suurene. 3D-IC-d lahendavad skaleerumise probleemi, võimaldades kahemõõtmelisi kive laduda virna ning ühendada neid vertikaaltasandil. See võimaldab kiirendada infovahetust virna laotud kiipide vahel, võrreldes tasandiliselt paigutatud kiipidega. 3D-IC-d võimaldavad mitmeid eeliseid:

JalajälgRohkem funktsioone on võimalik mahutada väiksemasse alasse. See laiendab Moore'i seadust ning võimaldab areneda uuel seadmete põlvkonnal, mis on väiksed kuid võimsad.
Heterogeenne integratsioonIntegraallülituste kihid võidakse valmistada erinevatel viisidel või erinevat tüüpi pooljuhtplaatidel. See võimaldab paremat komponentide optimeerimist võrreldes ühele pooljuhtplaadile ehitatud komponentidega.
Lühemad ühendusedKeskmine ühenduse pikkus väheneb.
VõimsusKui hoida signaali kiibil, on võimalik vähendada voolutarvet 10 kuni 100 korda. Väiksem voolutarve vähendab soojuse teket ja käitamiskulusid.
Turvalisus3D-IC-de ehitus raskendab integraallülituse pöördprojekteerimist. Integraallülitusi on võimalik jagada mitme kihi peale nii, et iga kihi funktsioon üksikuna on hägus.
ÜlekandekiirusKolmemõõtmeline integratsioon võimaldab kasutada laiemaid andmesiine funktsionaalsete plokkide vahel, mis asetsevad erinevatel kihtidel.

Kolmemõõtmeliste integraallülituste raskused
--------------------------------------------

Tehnoloogia uudsuse tõttu esineb raskusi ja uusi katsumusi:

TootlikkusIga tootmisprotsessi etapp sisaldab tõenäosust, et tekivad defektid, mis on parandatavad või lubatavad. Defektide esinemissagedus ei võimalda veel 3D-IC-sid kaubanduslikul eesmärgil toota.
SoojusSoojus, mis tekib virnas tuleb hajutada. 3D-IC elektrilised omadused sõltuvad soojusest, seetõttu tuleb jälgida soojuse levikut virnas.
KavandamineKolmemõõtmelise integratsiooni kõikide eeliste kasutamiseks on tarvis kõrgtasemelisi kavandamis tehnoloogiaid ja uusi raalprojekteerimis tööriistu.
TSV-de üldkuludTSV-de suuruste tõttu väheneb 3D-IC-l pindala, mida saaks kasutada loogikaväravate jaoks.
Heterogeense integratsiooni tarneahelKui heterogeense süsteemi üks osa hilineb tarnega, saab süsteem hiljem valmis.

Kavandamislaadid
----------------

3D-IC-des on võimalik funktsionaalsete plokkide põhjal eristada kahte kavandamislaadi: värava-tasemel ja plokk-tasemel integratsioon.

Värava-tasemel integratsioonSee laad jaotab funktsionaalse ploki mitme kihi vahel. Antud integratsioonilaad pakub võimalust vähendada ühendusjuhtmeid ja paremat paindlikkust. Lühemad ühendused on võimalikud ainult juhul, kui funktsionaalne plokk ei lange alla teatud suuruse. Ühendusjuhtmete vähendamine toob kaasa suurema vajaduse ühendada kihid TSV-dega, mis omakorda vähendavad kihtidel kasutatavat pindala ja muudavad kavandamise keerukamaks. Funktsionaalse ploki jaotamine kihtide vahel ei võimalda kontrollida integraallülituse töökindlust enne kihtide ladumist ja sidumist. Peale kihtide kokkusidumist võib muuta üks vigane kiht terve 3D-IC kõlbmatuks.
Plokk-tasemel integratsioonSee laad paigutab ühe funktsionaalse ploki ühe kihi peale. Funktsionaalse ploki ühendused püsivad ühel kihil ja ühendused luuakse kihtide vahel teise plokkidega suhtlemiseks. Sellega vähendatakse TSV-de hulka kihtidel. Plokk tasemel integratsioon on vajalik kolmemõõtmeliste integratsioonide lookiseks, kuna see võimaldab ühendada kokku kihte, mis vajavad kindlat tootmisprotsessi. Antud integratsioonilaad võimaldab kontrollida integraallülituse töökindlust enne kihtide ladumist ja kokkusidumist.

Simulaatorid
------------

IntSim on avatud lähtekoodiga raalprojekteerimistarkvara, millega on võimalik simuleerida 2D ja 3D-IC-sid. IntSim v1.0 arendas 2007. aastal Deepak Sekar, Georgia Tehnoloogiainstituudis. IntSim v1.0 on MATLABi-põhine 2D-IC simulaator. IntSim v2.0 tarkvara arendas 2011. aastal Monolithic 3D Inc. IntSim v2.0 on Java-põhine 2D ja 3D-IC simulaator, mis võimaldab uurida kiibi suurust, voolutarvet ja skaleerumise arengusuunda.

Viited
------

1. ↑  ""3D Integration: A Progress Report"" (PDF) (inglise). Semiconductor Equipment and Materials International. Originaali (PDF) arhiivikoopia seisuga 4. juuli 2014. Vaadatud 01.05.2016.
2. ↑  ""What is 3D Integration?"" (inglise). Vaadatud 01.05.2016.
3. ↑  "International Technology Roadmap for Semiconductors 2011 Edition" (PDF) (inglise). Originaali (PDF) arhiivikoopia seisuga 30. detsember 2014. Vaadatud 01.05.2016.
4. ↑  Euronymous (02.05.2007). "3D Integration: A Revolution in Design" (inglise). Real World Tech. Vaadatud 01.05.2016.
5. ↑  Developer Shed (20.09.2005). ""3D Processors, Stacking Cores"". *Dev Hardware* (inglise). Developer Shed. Lk 1–2. Originaali arhiivikoopia seisuga 16.03.2012. Vaadatud 01.05.2016.
6. ↑  James Jian-Qiang Lu, Ken Rose, Susan Vitkavage (09.07.2007). ""3D Integration: Why, What, Who, When?"". *Future Fab International* (inglise). Originaali arhiivikoopia seisuga 2. mai 2013. Vaadatud 01.05.2016.`{{netiviide}}`: CS1 hooldus: mitu nime: autorite loend (link)
7. ↑  William J. Dally (07.12.2006). "Future Directions for On-Chip Interconnection Networks" (PDF) (inglise). Stanford University. Vaadatud 01.05.2016.
8. ↑  Robert Patti (09.07.2007). "Impact of Wafer-Level 3D Stacking on the Yield of ICs". *Future Fab International* (inglise). Originaali arhiivikoopia seisuga 17. mai 2014. Vaadatud 01.05.2016.
9. ↑  "IntSim" (inglise). MonolithIC 3D Inc. Vaadatud 01.05.2016.
10. ↑  Peter Clarke (08.06.2011). "Monolithic 3D offers IC power simulator". *EE Times* (inglise). UBM Advanced Manufacturing Group. Vaadatud 01.05.2016.