**DRAMi kondensaator** (ingl. k. > *DRAM capacitor*) on dünaamilise muutmälu üks põhi osiseid transistori kõrval. Mälu ühe infobiti kahele loogilisele olekule vastavad laetud ja laadimata kondensaator. DRAMis kasutatav kondensaator on enamasti plaatkondensaatori tüüpi. Rahvusvaheline pooljuhttööstuse teekaart (ingl. k. > *ITRS-* ) on juba aastaid toonud välja järgmiste põlvkondade DRAMi kondensaatorite parameetrite nõutavad väärtused. Neid väärtusi võetakse kui eesmärke DRAMi arendustöös. Kuivõrd Moore seaduse (ingl. k. > ) järgi üldine trend elektroonikatööstuses on üha vähenevad seadiste mõõtmed, vajatakse ka DRAM kondensaatorite puhul üha uusi lahendusi mõõtmete vähendamiseks ilma, et olulised parameetrid halveneksid. Olulisemad parameetrid on (sulgudes ITRS nõuded aastaks 2017): 

Planaarse DRAMi kondensaatori skeem
"Peale" ehitatud DRAMi kondensaatori skeem
"Auku" ehitatud DRAMi kondensaatori skeem
Erinevate materjalide kõrge dielektrilise läbitavuse saavutamiseks vajalik lõõmutustemperatuur
Erinevate dielektrikmaterjalide keelutsooni laius ja dielektriline läbitavus
DRAMi kondensaatori materjalide, struktuuri, noodi ja bititiheduse muutumine läbi DRAMi ajaloo
Torntüüpi DRAMi kondensaatori SEM pilt
(a) suur mahtuvustihedus (≥ 25 fF/mälurakk) 

(b) kõrge dielektriline läbitavus (≥ 60) 

(c) väikesed mäluraku mõõtmed (≤ 0,0024 µm2/mälurakk) 

(d) suhteliselt madal valmistamisprotsessi temperatuur (≤ 650 ˚C)

(e) väikesed lekkevoolud (≤ 107,9 nA/cm2)

(f) väike kondensaatori dielektrikkihi paksus (≤ 7 nm)

(g) väike CET (ingl. k. > *Capacitance effective thickness*) (≤ 0,45 nm)

Nõuded DRAM kondensaatorile ning kasutatavad mäluraku struktuurid
-----------------------------------------------------------------

Kondensaatori mahtuvus on võrdelises seoses tema pindala ja dielektrilise läbitavusega ning pöördvõrdelises seoses dielektrikkihi paksusega. Mahtuvuse suurendamiseks on seega võimalik suurendada kondensaatori pindala/dielektrilist läbitavust ja/või vähendada dielektrikkihi paksust. Kuivõrd trendiks on vähenevad mäluraku mõõtmed, ei saa planaarselt suurendada kondensaatori pindala. Pindala suurendamiseks on kasutusel peamiselt kaht tüüpi lahendusi: kondensaatori ehitamine "auku" (ingl. k. > *trench*) või kondensaatori ehitamine "peale" (ingl. k. > *stack*) ehk ka nn tornkondensaator. Need on nn 3D-struktuuriga kondensaatorid. *Trenchide* ja *stackide* läbimõõdu-sügavuse suhe (ingl. k. > *aspect ratio*) on enamasti vahemikus 1:10 kuni 1:60. Tööstuses on eelistatud *stack* tüüpi kondensaatorid, sest need valmistatakse CMOS-tehnoloogias peale transistori ning erinevalt *trench* tüüpi struktuurist ei pea need taluma transistori lõõmutamiseks vajalikku kõrget temperatuuri.

Mahtuvus suureneb dielektrikkihi paksuse vähenemisega, seega võiks lõpmata väikese kihi paksusega saada lõpmata suuri mahtuvusi. Praktikas aga tuleb siinkohal silmas pidada ka kondensaatori lekkevoolusid, mis väga õhukeste dielektrikkilede korral (alla paari nm) on enamasti liiga suured. Seetõttu tuleb vaadata materjale, mis ka piisavalt suure paksuse korral (10 nm) annaks suuri mahtuvusi: suure dielektrilise läbitavusega (ingl. k. > *High-κ dielectric*) materjalid. Mitmesuguste metallide oksiidid omavad kõrget dielektrilist läbitavust, mis võimaldavad saavutada suuri mahtuvusi, madalate lekkevoolude seisukohalt on oluline aga lai keelutsoon. Paraku on aga dielektriline läbitavus ja keelutsooni laius teineteisega põhimõtteliselt pöördvõrdelises seoses, "materjalide maailmas" ühe suurenedes teine väheneb. Kuna DRAMide puhul on pigem nõutav suur mahtuvustihedus ja keskmisel tasemel lekkevoolud, kasutataksegi pigem suure dielektrilise läbitavuse aga pigem pooljuhtidele omase keelutsooni laiusega materjale. Näiteks välkmälude korral on see dielektrikkihi materjali valik pigem DRAMile vastupidine: nõutav on lai keelutsoon ja keskmine dielektriline läbitavus.

Sõltuvalt DRAMi raku valmistamise protseduurist saab tihti piiravaks faktoriks temperatuur. Dielektrikkihi kõrgema dielektrilise läbitavuse saavutamiseks (tihti seega materjali kristallisatsiooniks) on vajalik struktuuri lõõmutamine kõrgel temperatuuril (T ˃ 800 ˚C). Selline kõrge temperatuur mõjub aga tihti hävitavalt mõnele teisele DRAM struktuuri osale, näiteks kondensaatori elektroodile või transistorile. Seega tuleb DRAMi kondensaatorites kasutada pigem materjale, mis kõrge dielektrilise konstandiga struktuuri saavutamiseks nii kõrget temperatuuri ei vaja.

Madalate lekivoolude saavutamiseks on võimalik kasutada metallelektroode, mis on suure väljumistööga ja/või dielektrikkihi lisandamist (0,1–2% Al, Co jt). Lisandamine aitab põhimaterjali kristallisatsiooni hoida mõõdukal tasemel, misläbi tekib oluliselt vähem kogu kilet läbivaid kristalliitide piirpindu, mis tihti ongi lekivoolude aluseks.

Kasutatavad materjalid
----------------------

Dielektrikmaterjalid:

**TiO2** – valmistatakse peamiselt ALD-meetodil, rutiili kristallfaasis väga kõrge dielektriline läbitavus (kuni 180), kitsas keelutsoon (3,2 eV). ITRSi järgi järgmise põlvkonna (noodi suurus alla 20 nm) DRAM kondensaatorite dielektrikmaterjal. Epitaksiaalne kasv rutiili faasis RuO2 elektroodidele ka juba madalatel temperatuuridel (100 ˚C).

**SrTiO3** – valmistatakse peamiselt tolmustamismeetodil, väga kõrge dielektriline läbitavus (isegi üle 200). ALD-meetodil kindla stöhhiomeetriaga kilede valmistamine on keeruline. Tõenäoliselt kaugema tuleviku DRAM kondensaatorite dielektrikmaterjal.

**Ta2O3** – valmistatakse peamiselt MO-CVD-meetodil, dielektriline läbitavus on mõõdukas (25), keelutsoon aga kitsas (4,4 eV). Suhteliselt reaktiive oksiid, eriti selliste metallelektroodidega nagu TiN.

**HfO2** – valmistatakse peamiselt ALD-meetodil, dielektriline läbitavus on mõõdukas (21), keelutsoon samuti mõõdukas (6). Probleemid kristallfaasi stabiilsusega ja sobivusega CMOS-tehnoloogiasse.

**Al2O3** – valmistatakse peamiselt ALD-meetodil, dielektriline läbitavus on väike (9), keelutsoon aga lai (8,8 eV). Väga vähe reaktiive ning valmistatakse amorfses faasis, mistõttu on see sile ja lekkekanaliteta. Hea difusioonibarjäär.

**SiO2** – "vanema põlvkonna" dielektrikmaterjal, stabiilne oksiid, madal dielektriline läbitavus (3,9), aga lai keelutsoon (9 eV).

Elektroodmaterjalid: **Pt, Ru, RuO2, TiN, TaN, Ir**.

DRAM kondensaatori ehituse evolutsioon
--------------------------------------

Viimase 30 aasta jooksul on tehnika areng võimaldanud DRAMi raku mõõtmetes jõuda alla 100 nm piiri.

Aastatel 1982–1985 kasvas DRAMi tihedus 64 Kb-lt 1 Mb-ni , kasutati planaarseid (2D) kondensaatoreid. Algse PIS (poly-insulator-silicon) struktuuri asemel hakati kondensaatoritel kasutama PIP (poly-insulator-poly) struktuuri. *Stack* ehk pealeehitatud tüüpi kondensaatoreid DRAM rakenduses tutvustas maailmale esmakordselt Koyanagi aastal 1978 , kuid tööstuslikku 1 Mb DRAMi jõudsid need alles 1985. aastal .

Ajavahemikul 1986–1990 kasvas DRAMi tihedus 1 Mb-lt 16 Mb-ni, noodi ehk sisuliselt paisukanali pikkus muutus 800 nm-lt 400 nm-ni. Need mälurakud olid juba 3D-ülesehitusega ja kasutasid SiO2/Si3N4 dielektrikuid ehk nn ON (oxide-nitride) või ONO (oxide-nitride-oxide) ülesehitust.

Aastatel 1991–2000 arenes DRAMi tihedus 64 Mb-lt juba ligi 1 Gb-ni. Nood CMOS-tehnoloogias muutus 400 nm-lt 160 nm-ni. 3D-kondensaatori struktuur ei olnud enam piisav vajaliku mahtuvuse saavutamiseks, optimeeriti Si3N4 valmistamist nii, et see annaks piisavalt suure mahtuvuse ja piisavalt madala lekkevoolu. Dielektriku valmistamise protsessis hakati kasutama madalamaid temperatuure kohandumaks CMOS-platvormidega. Kasutusele võeti poolkerakujuliste teradega (ingl. k. > *HSG- Hemi-spherical grained*) polüräni elektroodid, noodi suurus seejuures oli 180 nm ja 150 nm. HSG elektroodidega saavutati suurem DRAMi kondensaatori tööpind.

2001. aastal loobuti Si3N4 kasutamisest dielektrikkihina, seda eelkõige selle materjalikihi valmistamisel vajatava kõrgetemperatuurilise lõõmutuse tõttu. Räninitriidi asemel hakati DRAMi kondensaatorite dielektrikuna kasutama 1 Gb kiipides Ta2O5  ja 4 Gb kiipides Al2O3. Tehnoloogia nood kahanes tolleks hetkeks juba 100 nm-ni. Peamiseks elektroodi materjaliks oli TiN, samas jätkusid uurimistööd suurema väljumistööga ja oksüdeerumiskindlamate, WN  ja Ru , elektroodide kasutamiseks. Sarnase ehitusega mälurakkudega alistati ka 100 nm CMOS-tehnoloogia piir.

2005. aastal lisandusid DRAMi kondensaatorite tööstuses kasutatavate dielektrikmaterjalide hulka ZrO2 ja HfO2. Usutakse, et koos Ta2O5-ga suudavad need materjalid rahuldada nõutavad dielektrikkihi parameetrid kuni 20 nm noodiga CMOS-tehnoloogiani (ITRSi järgi aastani 2017). Noodi kahanemisega alla 20 nm on aga nõuded dielektrikule karmimad ja dielektriline läbitavus peab sellest piirist allpool olema üle 60 ning CET alla 0,45 nm.

Suund on võetud MIM (ingl. k. > *Metal-Insulator-Metal*) struktuuridele ja dielektrikmaterjalina plaanitakse alates 2017. aastast kasutada Ti baseeruvaid ühendeid nagu TiO2 (kõige tõenäolisem), SrTiO3 ja BaSrTiO3, elektroodidena Ru, TiN või RuO2.

DRAM kondensaatorite valmistamise meetodid
------------------------------------------

Planaarse disainiga kondensaatori korral võib põhimõtteliselt kasutada palju erinevaid õhukeste kilede sadestusmeetodeid, kuid tänapäevaste, 3D-struktuuriga kondensaatorite korral on praktiliselt ainuvõimalikuks meetodiks ALD. ALD võimaldab saada konformaalseid ja kontrollitava paksusega üliõhukesi materjalikihte. Tänu iseküllastuvatele pinnareaktsioonidele (tegemist on keemilise sadestusmeetodiga) toimub ühtlane kile kasv ka geomeetrilise varju piirkonnas ehk siis *trench*- ja *stack*-tüüpi struktuuridel. ALD-le tüüpiline aeglane kile sadestuskiirus ei ole ka siinkohal probleemiks, sest vajataksegi üliõhukesi kihte.

Viited
------

1. ↑
2. ↑  Sunami H, Asai S. Trends in megabit DRAMs. VLSI Tech Dig 1985:4.
3. ↑  Koyanagi M, Sunami H, Hashimoto N, Ashikawa M. Novel high density, stacked capacitor MOS RAM. IEDM Tech Dig 1978:348.
4. ↑  Takemae Y, Ema T, Nakano M, Baba F, Yabu T, Miyasaka K, et al. A 1-Mb DRAM with 3-dimensional stacked capacitor cells. ISSCCTech Dig 1985:250.
5. ↑  Sakao M, Kasai N, Ishijima T, Ikawa E, Watanabe H, Terada K, et al. A capacitor-over-bit-line (COB) cell with a hemispherical-grain storage node for 64 Mb DRAMs. IEDM Tech Dig 1990:655.
6. ↑  Won SJ, Hyung YW, Nam KJ, Kim YD, Park KY, Park YW, et al. Inner cylinder Ta2O5 capacitor process for l Gb DRAM and beyond. VLSI Tech Dig 1999:97.
7. ↑  Jeong HS, Yang WS, Hwang YS, Cho CH, Park S, Ahn SJ, et al. Highly manufacturable 4 Gb DRAM using 0.11 lm DRAM technology. IEDM Tech Dig 2000:353.
8. ↑  Kamiyama S, Drynan JM, Takaishi Y, Koyama K. Highly reliable MIM capacitor technology using low pressure CVD-WN cylinder storage-node for 0.12 mm-scale embedded DRAM. VLSI Tech Dig 1999:39.
9. ↑  Won S-J, Kim W-D, Yoo C-Y, Kim S-T, Park Y-W, Moon J-T, et al. Conformal CVD-ruthenium process for MIM capacitor in giga-bit, DRAMs. IEDM Tech Dig 2000:789.
10. ↑  D.-S.Kil,H.-S.Song,K.-J.Lee,K.Hong,J.-H.Kim,K.-S..Park,S.-J. Yeom, J.-S.Roh,N.-J.Kwak,H.-C.Sohn,J.-W..Kim,S.-W.Park, Symposium onVLSITechnologyDigestofTechnicalPapers,(2006).