A System Verilog Primer