rafalposwiata/plsc huggingface dataset:
Badanie dokładności pozycjonowania i diagnostyka tokarki CNC

Celem badań było przeprowadzenie pomiarów dokładności pozycjonowania i diagnostyki tokarki sterowanej numerycznie CTX 410 Gildemeister. Do pomiarów dokładności pozycjonowania wykorzystano Interferometr Laserowy XL-80, a do diagnostyki „Szybki Test” Ballbar QC-10. Analiza uzyskanych pomiarów wykazała, że wartości mierzone nie mieściły się w tolerancji wartości dopuszczalnych dla tej obrabiarki.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Kosynteza systemów dynamicznie rekonfigurowalnych reprezentowanych przez warunkowe grafy zadań

W pracy zaprezentowany jest rafinacyjny algorytm kosyntezy wieloprocesorowych, dynamicznie rekonfigurowalnych systemów wbudowanych. Jest to pierwszy algorytm wykorzystujący informacje o zadaniach wzajemnie się wykluczających (ZWW) do optymalizacji systemów dynamicznie rekonfigurowalnych. Specyfikacja takich zadań jest możliwa przy pomocy warunkowych grafów zadań. Wykorzystując dynamiczną rekonfigurację systemu możliwe jest przyporządkowanie zadań ZWW do tych samych zasobów sprzętowych. W ten sposób można zmniejszyć powierzchnię, a w wolnej przestrzeni alokować inne zadania sprzętowe, co również może prowadzić do zwiększenia szybkości systemu.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Weryfikacja reguł bezpieczeństwa wspomagana mechanizmami pamięci podręcznej w sprzętowej implementacji systemu bezpieczeństwa typu firewall

W niniejszym artykule autorzy dokonują przeglądu istniejących algorytmów klasyfikacji pakietów celem adaptacji najodpowiedniejszego spośród nich dla potrzeb budowanego systemu zabezpieczeń sieciowych klasy Firewall. Równocześnie prezentują koncepcje zwiększenia całkowitej wydajności proponowanego rozwiązania poprzez zastosowanie dodatkowych mechanizmów wykorzystujących m.in. pamięci podręczne, potokowość oraz zrównoleglenie przetwarzania danych.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Generator opisów VHDL bloków operacyjnych działających w arytmetyce ułamkowej

W niniejszej pracy przedstawiono generator opisów VHDL potokowych bloków operacyjnych działających w arytmetyce ułamkowej (RFA) i przeznaczonych do implementacji w nowoczesnych układach FPGA, mających wbudowane bloki mnożące i/lub DSP. Badania autorów świadczą o mniejszej złożoności sprzętowej jednostek arytmetycznych RFA, wykonujących operacje dodawania i/lub mnożenia i/lub dzielenia w porównaniu z analogicznymi jednostkami operującymi na liczbach stałoprzecinkowych (przy zachowaniu wymaganej dokładności i wydajności obliczeń). Podstawowymi parametrami generatora są: rodzaj operacji arytmetycznej, szerokość danych wejściowych i wyjściowych oraz liczba stopni w potoku.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Realizacja dekodera adresów z zastosowaniem w pełni określonych funkcji boolowskich

Prezentujemy efektywną metodę syntezy w pełni określonych funkcji boolowskich charakteryzujących się dużą dysproporcją występującą na wyjściu. Opisywane funkcje zawierają jedynie mały podzbiór słów dla których wartość jest równa 1. Opracowano specjalny algorytm selekcji takich wektorów. Badania zostały wykonane na układach programowalnych FPGA Stratix firmy Altera. W porównaniu do klasycznych metod syntezy osiągnęliśmy, przy porównywalnym użyciu wbudowanych bloków pamięciowych EMB, redukcję zasobów logicznych LUT - średnio do 95%.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Architektura dekodera wideo MPEG-2 dla wymagań HDTV

Wdrożenie standardu kompresji wideo H.264/AVC wiąże się z koniecznością zapewnienia konwersji informacji ze standardu MPEG-2. W ramach prac nad sprzętowym transkoderem H.264/AVC na MPEG-2 został wykonany dekoder MPEG-2, spełniający wymagania dla standardu HDTV. Dekoder realizuje dekompresję strumienia wideo, w wyniku czego rekonstruowane są kolejne ramki zakodowanej sekwencji. Ze względu na wysokie wymagania na przepustowość, architektura stosuje blokową organizację dostępu do pamięci zewnętrznej. Wykorzystując tryb sekwencyjnego dostępu ciągłego do pamięci dynamicznej dla bloków 8x8 uzyskana została duża wydajność transferu danych. W szczególności oznacza to rezygnację z sekwencyjnego zapisu kolejnych linii obrazu. Wyniki syntezy i analizy czasowej wykonanej w programie Quartus II pokazują, że cały układ może pracować przy częstotliwości 133 MHz w oparciu o układy FPGA Stratix II.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Porównanie wybranych algorytmów steganografii cyfrowej

W artykule opisano techniki steganografii cyfrowej służące do ukrywania informacji w plikach obrazowych i dźwiękowych. Porównano najważniejsze cechy wpływające na bezpieczeństwo oraz praktyczne wykorzystanie tych metod. Przedstawione algorytmy znajdują zastosowanie przede wszystkim w tajnej komunikacji. Wskazano jednak na potencjał łączenia steganografii z kryptografią i innymi metodami ochrony danych.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Implementacja w układach FPGA dekompresji danych zgodnie ze standardem Deflate

Otwarty standard kompresji danych, Deflate, jest szeroko stosowanym standardem w plikach .gz / .zip i stanowi kombinację kompresji metodą LZ77 / LZSS oraz kodowania Huffmana. Niniejszy artykuł opisuje implementację w układach FPGA dekompresji danych według tego standardu. Niniejszy moduł jest w stanie dokonać dekompresji co najmniej 1B na takt zegara, co przy zegarze 100MHz daje 100MB/s. Aby zwiększyć szybkość, możliwa jest praca wielu równoległych modułów dla różnych strumieni danych wejściowych.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Implementacja ułamkowego rachunku różniczkowego do identyfikacji modeli systemów ułamkowych

W artykule omówiono podstawowe pojęcia związane z ułamkowym rachunkiem różniczkowym jak uogólnione definicje całki i pochodnej rzędu ułamkowego oraz właściwości przekształceń z nimi związanych. Pokazano przekształcenia i możliwości wykorzystania ułamkowego rachunku różniczkowego na bazie identyfikacji parametrów przetwornika PVDF i modyfikowanego tlenku bizmutu Bi<sub>2</sub>O<sub>3</sub>, pozwalające na wyliczenie funkcji oryginalnej.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Zastosowanie grafu niezgodności i dopełnień w procesie kodowania automatów asynchronicznych

W artykule przedstawiono przykład zastosowania nowego rodzaj grafu - grafu niezgodności i dopełnień. Specyficzną cechą tego grafu jest to, że zawiera on dwa rodzaje krawędzi: krawędzie skojarzone z relacjami niezgodności oraz krawędzie skojarzone z relacjami dopełniania. Graf może być wykorzystywany w szeregu problemów optymalizacyjnych, w których rozważane są relacje niegodności i dopełniania wzorców bitowych. W artykule zaprezentowano wykorzystanie grafu w procesie kodowania stanów asynchronicznych układów sekwencyjnych. Przedstawiono też odpowiednie algorytmy tworzenia grafu i kolorowania jego wierzchołków.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Dekompozycja funkcjonalna z wbudowanym kodowaniem wejść dla układów FPGA opartych o komórki LUT

W pracy przedstawiona jest metoda symbolicznej dekompozycji funkcji z wielowartościowymi wejściami. Poprzez zastosowanie funkcjonalnej dekompozycji symbolicznej, proces kodowania binarnego wartości wejść jest zintegrowany z dekompozycją. Algorytmy optymalizacji stosowane w metodzie mają na celu minimalizację kosztu implementacji funkcji w układach FPGA. Wyniki wykonanych eksperymentów wykazują dużą efektywność opracowanej metody, dla większości benchmarków uzyskano znacznie lepsze wyniki niż w dotychczas stosowanych metodach.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Zastosowanie gradientowo-iteracyjnej metody optymalizacji na przykładzie belki wspornikowej

W pracy przedstawiono gradientowo-iteracyjną metodę optymalizacji konstrukcji. Zostały opisane podstawowe założenia metody. Dodatkowo na przykładzie belki wspornikowej pokazano jej zastosowanie. Dokonano porównania z metodą opartą na teorii optymalnego sterowania. Przeprowadzona analiza porównawcza dowodzi skuteczności metody gradientowo-iteracyjnej w zadaniach optymalizacji konstrukcji.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Badania algorytmów kodowania stanów wewnętrznych automatu skończonego zorientowanych na minimalizację poboru mocy

Kodowanie stanów wewnętrznych automatu skończonego jest jednym z ważniejszych procesów podczas syntezy automatu. W artykule skoncentrowano się na algorytmach minimalizujących pobór mocy. Przeprowadzono badania algorytmu kodowania kolumnowego oraz dwóch algorytmów opracowanych przez autorów: sekwencyjnego oraz iteracyjnego. Wyniki badań wykazują znaczące zmniejszenie poboru mocy układów zakodowanych z wykorzystaniem algorytmu sekwencyjnego w porównaniu z algorytmem kodowania kolumnowego (średnio o 12%), natomiast zastosowanie algorytmu iteracyjnego pozwoliło na obniżenie mocy średnio o kolejne 2% (w porównaniu do algorytmu sekwencyjnego).

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Dekompozycja zespołu funkcji wykorzystująca elementy XOR

W artykule przedstawiono koncepcję syntezy logicznej dla matrycowych struktur CPLD. Rdzeniem układów CPLD jest blok logiczny typu PAL zawierający element XOR. Celem pracy jest zaprezentowanie metody syntezy, która umożliwia realizację zespołu funkcji za pomocą bloków logicznych typu PAL, zawierających określoną liczbę iloczynów i bramkę logiczną XOR.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Wykorzystanie pseudo-MTBDD w dekompozycji zespołu funkcji

W obliczu coraz większej złożoności projektów kluczową rolę odgrywają efektywne algorytmy i struktury danych używane w procesie syntezy. W artykule przedstawiona jest koncepcja reprezentacji liści diagramów o wielu liściach (MTBDD) za pomocą diagramów BDD z wprowadzonymi dodatkowymi zmiennymi. Zabieg taki upraszcza algorytmy dekompozycji prowadzone dla odpowiednich zespołów funkcji.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Rozproszona architektura systemu pomiarowo - sterującego opartego na układach FPGA dla eksperymentu FLASH

Rosnące możliwości i dostępność układów FPGA na rynku elektronicznym sprawiają, że coraz częściej są one używane w aplikacjach wymagających dużych, równoległych mocy obliczeniowych oraz opóźnień rzędu kilkudziesięciu nanosekund. Systemy pomiarowo - sterujące w eksperymentach fizyki wysokich energii coraz częściej oparte są na systemach elektronicznych z tymi układami. Pełnią one nie tylko funkcje obliczeniowe i integrujące uruchamiane algorytmy, ale także umożliwiają łatwe użycie dostępnych urządzeń zewnętrznych. Oprócz dużej mocy obliczeniowej, aplikacje te wymagają również użycia kilkudziesięciu kanałów analogowych. Z tego powodu nie jest możliwe zintegrowanie kompletnego systemu na jednej płycie drukowanej (PCB). Prezentowany artykuł opisuje architekturę skalowalnego, rozproszonego systemu pomiarowo-sterującego opartego na układach FPGA, który wyposażony jest w kilkadziesiąt kanałów analogowych. Komunikacja między poszczególnymi elementami tego systemu wykorzystuje optyczne łącza światłowodowe. Został on przetestowany oraz użyty w akceleratorze liniowym będącym częścią lasera nadfioletowego FLASH (Free Electron Laser in Hamburg) jako szkielet sterownika LLRF (Low Level Radio Frequency) dla 24 wnęk nadprzewodzących.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Algorytmiczne podejście do projektowania logiki zależnościowej w systemach sterowania ruchem kolejowym

W artykule przedstawiono propozycję formalnej metody specyfikacji złożonych funkcji zależnościowych w systemach srk. Opisana metoda opiera się na podejściu geograficznym, umożliwiającym wykorzystanie zbudowanych elementów dla dowolnego układu torowego. Zastosowanie algorytmów do opisu działania pozwala na intuicyjne przejście od elementarnych warunków, opisanych w języku naturalnym, do zapisu formalnego oraz kodu języka VHDL. Zaprezentowane zostały również możliwości weryfikacji otrzymanych algorytmów.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Elektromagnetyczny system do nawigacji medycznej o poprawionych właściwościach metrologicznych i użytkowych

Przedstawiono projekt, którego głównym celem jest opracowanie systemu do określania położenia i orientacji przestrzennej narzędzi medycznych z wykorzystaniem pola magnetycznego m.cz., który w przyszłości mógłby być przygotowany do wdrożenia. Cele pośrednie: opracowanie modeli 3D pola magnetycznego, zbadanie niepożądanych wpływów przedmiotów deformujących rozkład pola magnetycznego oraz budowa stanowiska do badań doświadczalnych systemu. W stosunku do znanych rozwiązań system zawiera szereg usprawnień.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Realizacja szybkiego wyszukiwania wzorców w układach FPGA

Niniejszy artykuł prezentuje sprzętową realizację filtracji Bloom'a w układach FPGA. Implementacja ta służy do szybkiego wyszukiwania wielu wzorców binarnych bądź znakowych w dużym zbiorze danych. Podczas filtracji Bloom'a sekwencyjnie podawane dane wejściowe są haszowane, a następnie obliczony hash jest porównywany w pamięci z podanymi wzorcami. Proces haszowania ciągu wejściowego jak i porównywanie z wzorcami odbywa się potokowo. Zaproponowana implementacja równoległa w jednym takcie zegara porównuje 16-bajtowy fragment ciągu wejściowego ze wszystkimi wzorcami. Przy uzyskanej szybkości zegara 100 MHz, szybkość przeszukiwania danych wejściowych wynosi 1.6 GB/s.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Przetwarzanie sygnału w kamerze termowizyjnej z zastosowaniem układu programowalnego

W artykule przedstawiono system do cyfrowej analizy i przetwarzania obrazu zastosowany w kamerze termowizyjnej. Zaprojektowany system realizuje szereg czynność, do których należą: sterowanie układem matrycy mikrobolometrycznej, wykonanie korekcji niejednorodności detektorów matrycy, wyznaczenie wartości sygnału dla uszkodzonych detektorów, sterowanie wyświetlaniem obrazu termowizyjnego. System został tak zaprojektowany, że algorytmy przetwarzania danych niezbędne do konkretnego zastosowania mogą zostać zaimplementowane w systemie bez ingerencji w elementy sprzętowe. Zostało to uzyskane przez zastosowanie układu programowalnego FPGA oraz układu mikroprocesorowego, które mogą być programowane w systemie.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Rozpoznawanie wzorców cyfrowych za pomocą robota edukacyjnego

Artykuł przedstawia system rozpoznający liczby rzymskie przy użyciu edukacyjnego zestawu Mindstorms NXT. Algorytm OCR wybrany do rozpoznania znaków został oparty na klasyfikacji cech. Zaadaptowana wersja algorytmu Region of Interest ROI i klasyfikacja cech są głównymi atutami tej pracy. System został skutecznie przetestowany pod wieloma względami. Powstała konstrukcja umożliwiająca skanowanie kartki formatu A4, a obsługujący ją program umożliwia prawidłową interpretację zeskanowanych liczb rzymskich.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Implementacja algorytmu szyfrującego AES-128 w układzie FPGA Spartan 3E z procesorami PicoBlaze

W artykule przedstawiono wyniki badań dotyczących implementacji algorytmu szyfrującego AES-128 (Advanced Encryption Standard) w układzie FPGA (Field Programmable Gate Array) Spartan 3E. Podano opis kompletnego systemu cyfrowego, który umożliwia odbiór strumienia danych przez złącze szeregowe i ich szyfrowanie. W projekcie w istotny sposób zredukowano koszt i pobór mocy mikrosystemu dzięki zastosowa-niu układu Spartan 3E z dwoma procesorami PicoBlaze. Przedstawiono wyniki badań eksperymentalnych zaimplementowanego algorytmu pod kątem szybkości przetwarzania strumienia danych.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Implementacja regulatora PID w strukturze FPGA

W pracy przedstawiono sposób realizacji regulatora PID na matrycy FPGA. Omówiono implementację, wyniki symulacji stworzonego teoretycznego projektu oraz sposób jego fizycznej realizacji. Przedmiotem zainteresowania są możliwości wykonania w postaci cyfrowej jednego z typowych układów regulujących procesami, które dostosowują sygnał sterujący urządzeniem na podstawie aktualnej wartości wyjściowej obiektu. Zastosowana matryca jest rekonfigurowalnym układem ogólnego przeznaczenia, który po zaprogramowaniu pozwoli użytkownikowi wykorzystywanie jej jako regulatora PID bez konieczności nabywania specjalizowanego urządzenia.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Dekompozycja systemów dyskretnych poprzez zastosowanie hierarchicznej redukcji krawędzi hipergrafów

W artykule zaproponowana zostanie metoda podziału systemu dyskretnego z wykorzystaniem teorii hipergrafów. System dyskretny reprezentowany jest poprzez hipergraf. Poszczególne moduły odzwierciedlane są poprzez wierzchołki, natomiast połączenia pomiędzy modułami - poprzez hiperkrawędzie. Tak określony system dyskretny może zostać poddany procesowi dekompozycji z wykorzystaniem teorii hipergrafów. Metoda podziału systemów dyskretnych z wykorzystaniem hipergrafów zostanie zilustrowana przykładem. Szczegółowo przedstawione zostaną wszystkie kroki, jakie są niezbędne do wykonania procesu dekompozycji hipergrafów.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Implementacja procesu klasyfikacji danych z użyciem układów reprogramowalnych

W artykule opisano różne problemy klasyfikacji danych oraz podano dziedziny w których mają one zastosowanie. Następnie przedstawiono architekturę systemu, w którym będzie możliwe zaimplementowanie podanych wcześniej przez innych autorów, sprawdzonych już algorytmów klasyfikacji danych i wsparcie ich działania poprzez specjalizowane układy sprzętowe.  Podano wyniki (w postaci skuteczności klasyfikacji oraz zużycia zasobów) przykładowych modułów sprzętowych. Przedstawiony został również proces tworzenia modułu sprzętowego - od danych wejściowych poprzez wygenerowany kod źródłowy w języku opisu sprzętu, aż po konfigurację układu reprogramowalnego.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Analiza możliwości sprzętowej kryptoanalizy szyfrów opartych na krzywych eliptycznych

Artykuł opisuje jednostkę sprzętową służącą do efektywnego rozwiązywania zagadnienia logarytmu dyskretnego na krzywej eliptycznych zdefiniowanej nad ciałem GF(2n) za pomocą równoległej wersji algorytmu rho Pollard'a. Układ zawiera moduł sumatora punktów na krzywej eliptycznej wykorzystujący do przeprowadzania operacji w ciele bazowym podmoduł korzystający z właściwości baz normalnych. Artykuł opisuje także genera-tor kodu VHDL pozwalający na uogólnienie rozwiązania na dowolne ciała charakterystyki dwa dla których występuje gaussowska baza normalna. Analizy efektywności działania układu pozwoliły na oszacowanie czasu potrzebnego na kryptoanalizę krzywych z listy wyzwań firmy Certicom.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Implementacja algorytmu korekcji niejednorodności odpowiedzi matrycy mikrobolometrycznej w układzie programowalnym

W artykule jest przedstawiony algorytm korekcji niejednorodności odpowiedzi matrycy mikrobolometrycznej oraz jego implementacja w układzie programowalnym FPGA. Algorytm NUC (nonuniformity correction) łączy właściwości korekcji jednopunktowej i korekcji dwupunktowej, które są stosowane do kompensacji niejednorodności odpowiedzi matrycy detektorów podczerwieni. Podstawowa różnica między zaproponowanym algorytmem NUC a standardowym algorytmem korekcji dwupunktowej jest w sposobie wyznaczania współczynników korekcji przesunięć charakterystyk poszczególnych mikrobolometrów w matrycy. Pozwala to zredukować liczbę operacji matematycznych wykonywanych sprzętowo podczas korekcji do jednego mnożenia i dwóch operacji dodawania. Wszystkie moduły cyfrowe użyte do przetwarzania sygnału wyjściowego z matrycy, zbierania danych i wyświetlania obrazu zostały zaprojektowane za pomocą zestawu laboratoryjego Altera DSP Development Kit Stratix II Edition. Zaproponowany algorytm NUC był testowany z matrycą mikrobolometryczną 384´288 pikseli o rozmiarze detektora 35 žm firmy ULIS (Francja). Podczas badań uzyskano niejednorodność odpowiedzi matrycy mikrobolometrycznej po korekcji NUC poniżej 0,16 % (std dev/mean) dla zakresu temperatury ciała czarnego od 20 °C do 50 °C i zmiany temperatury otoczenia š2.5 °C. Niejednorodność odpowiedzi matrycy bez korekcji wynosiła 8,1 %.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Zastosowanie języka VHDL do badania złożonych sieci zestykowych

W artykule przedstawiono zagadnienia zastosowania języka opisu sprzętu VHDL do analizy obwodów przekaźnikowych stosowanych w sterowaniu ruchem kolejowym. Przedstawiona metoda modelowania sieci zestykowych pozwala na analizę hazardu statycznego i dynamicznego występujących w rzeczywistych obwodach przekaźnikowych. Po zamodelowaniu poszczególnych elementów tworzony jest model całej sieci zestykowej blokady samoczynnej, który następnie jest badany z wykorzystaniem symulatorów logicznych.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika
Automatyczne zrównoleglenie pętli, efektywność zrównoleglonego kodu

Artykuł przedstawia wyniki badań efektywności kodu pętli zrównoleglonego metodą hiperpłaszczyzn w odniesieniu do kodu pętli zrównoleglonego innymi metodami. Celem przeprowadzonych badań było określenie efektywności kodu zrównoleglonego różnymi metodami oraz obszaru, w jakim zrównoleglony kod efektywnie wykorzystuje zasoby systemu wieloprocesorowego z uwzględnieniem procesorów wielordzeniowych.

Czasopismo: Pomiary Automatyka Kontrola
Dziedziny: nauki inżynieryjno-techniczne
Dyscypliny: automatyka, elektronika i elektrotechnika