Ved introduksjonen av intels P5 mikroarkitektur ble mikroprosessorene også superskalare, dvs. de kunne utføre mer en en instruksjon per klokke-syklus. Dette ble oppnådd ved at man brøt opp komplekse CISC instruksjoner til mikrooperasjoner som minner om RISC instruksjoner for så å utføre dem ut av rekkefølge i en dobbel pipeline.