SPARC64 IV var en videre utvikling av SPARC64 III og ble lansert i 400 og 450 MHz den 1. august 2000. Den integrerte nivå-1 cache ble doblet fra 2 x 64 KB til 2 x 128 KB for henholdsvis data og instruksjoner. Nivå-2 cache ble bygd med DDR SRAM . Branch prediction ved betingede hopp ble forbedret ved å utvide til å omfatte 16,384 «innganger» til forskjellige utfall av betingelser. I tillegg hadde prosessoren støtte for Visual Instruction Set, som Sun Microsystems lanserte i UltraSPARC.