Konstruksjon består av to deler: skjema-/nettlisteutvikling og utlegg. Nettlisteutvikling av digitale deler gjøres gjerne i et høynivåspråk som VHDL eller Verilog og verifiseres på FPGAer. For å utvikle analoge kretser brukes kretsskjemaverktøy og kretssimulatorer. Konstruktøren vil ta utgangspunkt i et bibliotek av celler (kretsmoduler) og modifisere dem ved behov. Ofte vil det være nødvendig å modifisere cellene nærmest sensorene for å kunne oppnå optimale signalforhold. Utlegg innebærer å bestemme den fysiske plasseringen av elementene. Utleggfasen avsluttes med at det genereres en datafil (GDSII-format) som sendes til prosesshuset (produksjonsfabrikken). Hvis en digital krets er utviklet i et høynivåspråk som VHDL eller Verilog, vil synteseverktøy kunne utvikle utlegget i løpet av noen timer. Ved utlegg av analoge kretser vil verktøy som plasserer og forbinder elementene automatisk kunne gi stor tidsbesparelse.