РАДИОЛИНИЯ С ПСЕВДОСЛУЧАЙНОЙ ПЕРЕСТРОЙКОЙ РАБОЧЕЙ ЧАСТОТЫ

1. Радиолиния с псевдослучайной перестройкой рабочей частоты, состоящая из приемной и передающей частей, при этом передающая часть содержит блок синхронизации передающей части радиолинии, выход которого соединен с входом генератора псевдослучайной последовательности и синхровходом преобразователя псевдослучайной последовательности передающей части радиолинии, информационный вход которого соединен с выходом генератора псевдослучайной последовательности, блок управления, вход которого соединен с выходом преобразователя псевдослучайной последовательности передающей части радиолинии, а выход с входом синтезатора частот, выход которого соединен с модулирующим входом модулятора, информационный вход которого соединен с выходом кодера, причем вход кодера является входом радиолинии, выход модулятора соединен с входом усилителя мощности, выход которого подключен к передающей антенне, а приемная часть содержит декодер, выход которого является выходом радиолинии, а вход подключен к выходу решающего устройства и входу блока синхронизации приемной части радиолинии, управляющий вход решающего устройства подключен к первому управляющему выходу блока управления, а информационный вход к первому информационному выходу детектора, второй информационный выход которого подключен к входу блока автоматической регулировки усиления, вход детектора подключен к выходу смесителя-гетеродина, информационный и управляющий входы которого подключены соответственно к выходу входного усилителя и второму управляющему выходу блока управления, информационный вход которого подключен к выходу блока автоматической регулировки усиления и к управляющему входу входного усилителя, информационный вход которого подключен к выходу приемной антенны, управляющий вход блока управления подключен к выходу преобразователя псевдослучайной последовательности приемной части радиолинии, синхро и информационный входы которого подключены соответственно к выходу блока синхронизации приемной части радиолинии и выходу генератора псевдослучайной последовательности, а выход блока синхронизации приемной части радиолинии подключен к входу генератора псевдослучайной последовательности, отличающаяся тем, что в передающей части дополнительно введен радиоприемник канала обратной связи, вход которого подключен к приемной антенне, а выход к управляющему входу преобразователя псевдослучайной последовательности передающей части радиолинии, а в приемной части дополнительно введены анализатор помех, делитель, блок вычисления минимального уровня помехи и сигнала, вычислитель, передатчик канала обратной связи, выход которого подключен к передающей антенне, вход делителя подключен к выходу блока синхронизации приемной части радиолинии, а первый и второй синхровыходы подключены соответственно к первым и вторым синхровходам анализатора помех и блока вычисления минимального уровня помехи и сигнала, второй синхровыход делителя подключен к первому синхровходу вычислителя, второй синхровход которого подключен к третьему синхровыходу делителя, управляющий вход анализатора помех подключен к выходу преобразователя псевдослучайной последовательности приемной части радиолинии, а первый и второй информационные входы анализатора помех подключены соответственно к выходу входного усилителя и первому информационному выходу блока вычисления минимального уровня помехи и сигнала, второй информационный выход которого подключен к первому информационному входу вычислителя, N информационных и N управляющих выходов анализатора помех, где N≥2, подключены соответственно к N информационным и N управляющим входам блока вычисления минимального уровня помехи и сигнала, а первая и вторая группы по N информационных выходов блока вычисления минимального уровня помехи и сигнала подключены соответственно к N информационным входам анализатора помех и N информационным входам вычислителя, управляющий и второй информационный входы которого подключены соответственно к выходам блока автоматической регулировки усиления и анализатора помех, информационный и управляющий выходы вычислителя подключены соответственно к входу передатчика канала обратной связи и управляющему входу преобразователя псевдослучайной последовательности приемной части радиолинии.
2. Радиолиния по п.1, отличающаяся тем, что анализатор помех состоит из N смеситель-гетеродинов, N детекторов, N измерителей, N интеграторов, первого сумматора, вычитателя, N постоянно запоминающих устройств, N блоков сравнения, N элементов переключения, второго сумматора, информационные входы N смесителей-гетеродинов объединены и являются первым информационным входом анализатора помех, управляющий вход i-гo смесителя-гетеродина соединен с выходом i-гo постоянно запоминающего устройства и с входом i-гo блока сравнения, управляющие входы N блоков сравнения объединены и являются управляющим входом анализатора помех, выход i-гo блока сравнения соединен с информационным входом i-гo элемента переключения, синхровходы N элементов переключения, N измерителей и N интеграторов объединены и являются первым синхровходом анализатора помех, управляющие выходы N элементов переключения и информационные выходы N измерителей являются соответственно N управляющими и N информационными выходами анализатора помех, информационные входы N интеграторов подключены к информационным выходам соответствующих N измерителей, выход i-гo смесителя-гетеродина соединен с входом i-гo детектора, информационный вход i-гo измерителя соединен с выходом i-гo детектора, выходы N интеграторов объединены с входами соответствующих N информационных входов первого сумматора, синхровход первого сумматора, вычитателя и синхровходы N интеграторов объединены и являются вторым синхровходом анализатора помех, информационный выход первого сумматора соединен с первым информационным входом вычитателя, второй информационный вход которого является вторым информационным входом анализатора помех, а третий информационный вход вычитателя подключен к выходу второго сумматора, выход вычитателя является выходом анализатора помех, N информационных входов второго сумматора являются соответствующими N информационными входами анализатора помех.
3. Радиолиния по п.1, отличающаяся тем, что делитель состоит из первого делителя частоты, второго делителя частоты и линии задержки, причем синхровход первого делителя частоты, второй синхровход второго делителя частоты и второй синхровход линии задержки объединены и являются синхровходом делителя, первые синхровыходы первого и второго делителей частоты, а так же синхровход линии задержки являются соответственно первым, вторым и третьим синхровходами делителя, второй синхровыход первого делителя частоты подключен к первому синхровходу второго делителя частоты, второй синхровыход которого подключен к первому синхровходу линии задержки.
4. Радиолиния по п.1, отличающаяся тем, что блок вычисления минимального уровня помехи и сигнала состоит из переключателя входов, N первых компараторов, N первых регистров хранения, N вторых компараторов, N вторых регистров хранения, N счетчиков, N вычитателей и сумматора, причем N информационных входов переключателя входов является N информационными входами блока вычисления минимального уровня помехи и сигнала, входы N счетчиков соединены с соответствующими N управляющими входами переключателя входов и являются N управляющими входами блока вычисления минимального уровня помехи и сигнала, синхровходы N счетчиков, N первых и N вторых регистров хранения объединены и являются вторым синхровходом блока вычисления минимального уровня помехи и сигнала, синхровходы N первых и N вторых компараторов объединены и являются первым синхровходом блока вычисления минимального уровня помехи и сигнала, выходы N счетчиков соединены с состветствующими N управляющими входами сумматора, вторые информационные выходы N первых регистров хранения соединены со вторыми информационными входами соответствующих N вторых регистров хранения, первыми информационными входами N вычитателей и являются соответствующими информационными выходами в первой и второй группах информационных выходов блока вычисления минимального уровня помехи и сигнала, первые информационные входы N первых компараторов подключены к соответствующим N информационным выходам первой группы N информационных выходов переключателя входов, первые информационные входы N вторых компараторов подключены к соответствующим информационным выходам второй группы из N информационных выходов переключателя входов, вторые информационные входы N первых компараторов подключены к соответствующим первым информационным выходам N первых регистров хранения, вторые информационные входы N вторых компараторов подключены к соответствующим первым информационным выходам N вторых регистров хранения, N информационных выходов первого компаратора подключены к соответствующим N информационным входам N первого регистра хранения, информационные выходы N вторых компараторов подключены к соответствующим первым информационным входам N вторых регистров хранения, вторые информационные выходы N вторых регистров хранения подключены к вторым информационным входам соответствующих N вычитателей, выходы N вычитателей соединены с соответствующими N информационными входами сумматора, информационный выход которого является первым и вторым информационными выходами блока вычисления минимального уровня помехи и сигнала.
5. Радиолиния по п.1, отличающаяся тем, что вычислитель состоит из компаратора, первого делителя, первого постоянно запоминающего устройства, N умножителей, второго постоянно запоминающего устройства, второго делителя, дешифратора, первого регистра хранения, второго регистра хранения, причем управляющий вход компаратора является управляющим входом вычислителя, выход компаратора подключен к управляющему входу первого делителя, первый и второй информационные входы которого являются соответственно вторым и первым информационным входами вычислителя, второй информационный вход первого делителя подключен к информационному входу второго делителя, выход первого постоянно запоминающего устройства подключен к третьему информационному входу первого делителя, вторые информационные входы N умножителей являются соответствующими N информационными входами вычислителя, первые информационные входы N умножителей объединены и подключены к выходу второго постоянно запоминающего устройства, выходы N умножителей подключены к соответствующим N информационным входам второго делителя, N информационных выходов которого соединены с соответствующими N информационными входами дешифратора, дополнительный информационный вход которого подключен к выходу первого делителя, N выходов дешифратора подключены к соответствующим N входам первого регистра хранения, выход которого подключен к информационному входу второго регистра хранения и является информационным выходом вычислителя, синхровходы первого и второго регистров хранения являются соответственно первым и вторым синхровходами вычислителя, причем выход второго регистра хранения является управляющим выходом вычислителя.