Оконечное устройство бортовой сети реального времени

Полезная модель относится к области вычислительной техники и может быть использована при построении структуры устройств бортового оборудования авионики, осуществляющих прием/передачу информации по дуплексной коммутируемой бортовой сети Ethernet в соответствии со стандартом ARINC 664.
Из уровня техники известно устройство «Модуль оконечной системы сети AFDX» (Патент РФ №103641 с приоритетом от 23.11.2010), который содержит ОЗУ, Flash-память, первый и второй приемопередатчики физического уровня, системную шину PCI, EEPROM, выполненное в виде последовательного конфигурационного ППЗУ для хранения конфигурационной информации управляющего контроллера, выполненного в виде программируемой логической интегральной схемы (ПЛИС) со встроенным процессорным ядром, при этом управляющий контроллер осуществляет прием/передачу информации по дуплексной коммутируемой бортовой сети Ethernet в соответствии со стандартом ARINC 664.
Недостатком указанного аналога является низкое быстродействие устройства для обмена данными, что приводит к увеличению времени задержки на обработку запросов от авиационных систем.
Также известен аналог (прототип) - оконечное устройство AXC-FDX-2 производителя AIM (https://www.aim-online.com/wp-content/uploads/2019/09/aim-ds-axc-fdx-2-08-190823-u.pdf). Устройство содержит ПЛИС, микросхемы физического уровня, последовательную конфигурационную память (Flash-память), внешнюю память (оперативное запоминающее устройство (ОЗУ)), системную шину PCI-e (PCI Express).
К недостаткам указанного аналога можно отнести низкую скорость обработки входящих запросов, что приводит к увеличению времени работы устройства и, следовательно, к увеличению времени отправки пакета (сообщения).
Технический результат, обеспечиваемый при реализации предлагаемого технического решения, заключается в повышении скорости передачи данных, что приводит к сокращению временных задержек на обработку данных по дуплексной коммутируемой бортовой сети Ethernet в соответствии со стандартом ARINC 664.
Указанный технический результат достигается за счет того, что оконечное устройство бортовой сети реального времени, содержащее ПЛИС, микросхемы физического уровня, ОЗУ, системную шину PCI Express, отличается тем, что дополнительно содержит параллельную конфигурационную память, разъемы PC/104 и 8P8C, при этом упомянутая ПЛИС содержит IP-ядро ARINC 664, причем входы-выходы ПЛИС, содержащей IP-ядро ARINC 664, соединены с соответствующими входами-выходами разъема PC/104, параллельной конфигурационной памяти, ОЗУ, микросхемами физического уровня, выходы которых соединены с разъемом  8P8C.
Предлагаемая полезная модель поясняется следующим чертежом.
Фиг. - структурная схема оконечного устройства бортовой сети реального времени, где:
X1 – разъем PC/104 (StackPC), который содержит интерфейсы для взаимодействия с внешней сетью и управляющим HOST-процессором;
X2, X3 – разъем 8P8C, по которому производится прием и передача сигналов стандарта ARINC 664;
1 – программируемая логическая интегральная схема (ПЛИС), содержащая IP-ядро ARINC 664, которое реализует основной функционал и является основным элементом оконечного устройства;
2 – параллельная конфигурационная память, содержит данные, необходимые для работы оконечного устройства;
3 – ОЗУ, которая предназначена для хранения пакетов, которые были приняты или пакетов, которые необходимо отправить, статистических данных и часть данных дублирующие конфигурационную память.
4, 5 – микросхемы физического уровня – предназначены для кодирования сигнала и придания им необходимого уровня напряжения.
Предлагаемая полезная модель осуществляется следующим образом.
После подачи питания на оконечное устройство бортовой сети реального времени, ПЛИС 1 получает информационные сигналы из параллельной конфигурационной памяти 2.  В конфигурационной памяти 2 может храниться информация, содержащая несколько таблиц конфигурации. Номер основной таблицы указывается при помощи переключателей (на фиг. не показаны) или при помощи дополнительного программного обеспечения, реализованного в HOST-процессоре/ПЛИС 1. На основе конфигурационной информации в ПЛИС 1 происходит инициализация, настройка устройства. Далее в ПЛИС 1 определяется количество задействованных виртуальных каналов, портов, их характеристики.
После инициализации оконечное устройство бортовой сети реального времени всегда работает на приём и передачу информационных сигналов стандарта ARINC 664, содержащих пакеты (сообщения). Принимаемые из бортовой сети информационные сигналы  поступают на разъем 8P8C - X2, X3, далее на микросхемы физического уровня 4, 5 после чего в микросхеме физического уровня 4, 5 осуществляется декодирование поступивших данных. С микросхемы физического уровня 4, 5 информационные сигналы передаются в ПЛИС 1, где проводится анализ и проверка данных в соответствии с требованиями стандарта ARINC 664. В случае успешной проверки поступивших данных, они записываются во внешнюю память (ОЗУ) 3. В случае неудачной проверки данных, последние отбрасываются, а информация о нем записывается в статистику, которая также хранится в ОЗУ 3.
Оконечным устройством бортовой сети реального времени управляет HOST-процессор по внешней системной шине PCI Express (на фиг. не показана), контроллер которой является частью ПЛИС. Управление происходит за счёт передач команд. Команды от HOST-процессора поступают напрямую в ПЛИС 2 через разъем PC104 – X1. Разъем PC104 полностью совместим с системной шиной PCI Express.
В случае приема данных от оконечного устройства, HOST-процессор посылает запрос, который содержит идентификатор пакета. При помощи идентификатора, оконечное устройство находит необходимый пакет и сообщает адрес, по которому он расположен, HOST-процессору.
В случае передачи данных HOST-процессор передает данные во внешнюю память – ОЗУ 3 и посылает оконечному устройству указатель (адрес) места, где находится пакет. Оконечное устройство производит инкапсуляцию полученного пакета в ПЛИС 1 согласно протоколу ARINC 664. После этого информационные сигналы, содержание данные, передаются в микросхемы физического уровня 4,5, в которых происходит кодирование поступивших сигналов. Затем данные поступают на разъем 8P8C и передаются в бортовую сеть.
Использования ПЛИС с IP-ядром ARINC 664 обусловлено тем, что большинство известных оконечных устройств содержит микропроцессор, который необходим для реализации алгоритмов и расчёта времени. В IP-ядре ARINC664, которое содержится в ПЛИС, все функции и алгоритмы реализованы аппаратно – без использования процессора. Благодаря такой реализации существенно повышается быстродействие системы, за счет того, что аппаратная реализация выполняет поступающие команды параллельно.
Также применение в предлагаемой полезной модели параллельной конфигурационной памяти приводит к увеличению быстродействия полезной модели в целом, поскольку оконечное устройство во время работы часто обращается к таблице конфигурации. Чем быстрее эта связь осуществляется, тем быстрее срабатывает устройство и тем быстрее пакет передается дальше.
Применение разъема 8P8C повышает быстродействие оконечного устройство, так как данные приходят из внешней сети напрямую в оконечное устройство, без задействования разъема крейта, объединительной платы и платы вычислителя (носителя мезонина), как это реализуются у аналогов с использованием разъемов XMC.
Таким образом, использование ПЛИС, содержащей IP-ядро ARINC664, разъема 8P8C, параллельной конфигурационной памяти приводит к повышению скорости передачи данных, что приводит к  сокращению временных задержек на обработку данных по дуплексной коммутируемой бортовой сети Ethernet в соответствии со стандартом ARINC 664.