ИНТЕГРАЛЬНАЯ СХЕМА, ВКЛЮЧАЮЩАЯ В СЕБЯ ПРОГРАММИРУЕМЫЙ ЛОГИЧЕСКИЙ АНАЛИЗАТОР С РАСШИРЕННЫМИ ВОЗМОЖНОСТЯМИ АНАЛИЗА И ОТЛАДКИ, И СПОСОБ ИХ ВЫПОЛНЕНИЯ

1. Устройство, содержащее:
интегральную схему, содержащую:
схему логического анализатора, имеющую первый вход, принимающий множество сигналов, и первый выход для обеспечения выбранных выборок сигналов, поступающих на первый вход, и
первый блок, имеющий первый вход, подключенный к схеме логического анализатора для приема одного или более сигналов, поступающих на его первый вход, и выход, подключенный к схеме логического анализатора для непосредственной подачи на него отдельного набора из одного или более сигналов, которые основаны на одном или более сигналах на первом входе первого блока, согласно заранее определенной функции, причем заранее определенная функция является конфигурируемой.
2. Устройство по п.1, в котором схема логического анализатора включает в себя второй выход для обеспечения индикации обнаружения схемой логического анализатора по меньшей мере одного запускающего события, причем первый блок включает в себя второй вход, подключенный ко второму выходу схемы логического анализатора, и выходной сигнал первого блока избирательно основан на сигналах, принятых на его первом и втором входах.
3. Устройство по п.2, в котором первый блок выполнен с возможностью конфигурирования в качестве накопителя, причем накопитель включается с помощью второго выхода схемы логического анализатора.
4. Устройство по п.2, в котором первый блок выполнен с возможностью конфигурирования для осуществления функции, которая задействуется с помощью второго выхода схемы логического анализатора.
5. Устройство по п.1, в котором схема логического анализатора содержит блок мультиплексора, подключенный к первому входу схемы логического анализатора, и блок запускающих событий, подключенный к выходу блока входного мультиплексора для обнаружения по меньшей мере одного запускающего события, причем отдельный набор из одного или более сигналов подан на вход блока запускающих событий.
6. Устройство по п.1, в котором схема логического анализатора содержит блок управления выводом для осуществления избирательной выборки сигналов, поступающих на первый вход схемы логического анализатора и на выход первого блока.
7. Устройство по п.1, в котором первый блок содержит программируемую пользователем схему.
8. Устройство по п.1, в котором схема логического анализатора содержит блок входного мультиплексора, имеющий первый вход, подключенный к первому входу схемы логического анализатора, и второй вход, подключенный к первому выходу первого блока.
9. Устройство по п.1, в котором отдельный набор из одного или более сигналов, поданных на схему логического анализатора первым блоком, применим для по меньшей мере одного из осуществления избирательной выборки и избирательного обнаружения запускающего события схемой логического анализатора.
10. Интегральная схема, содержащая:
схему логического анализатора, имеющую первый вход, принимающий множество сигналов, и первый выход для обеспечения выбранных выборок сигналов, поступающих на первый вход, и
первый блок, имеющий первый вход, подключенный к схеме логического анализатора для приема одного или более сигналов, поступающих на его первый вход, и выход, подключенный к схеме логического анализатора для непосредственной подачи на него отдельного набора из одного или более сигналов, которые основаны на одном или более сигналах на первом входе первого блока, согласно заранее определенной функции, причем заранее определенная функция является конфигурируемой.
11. Интегральная схема по п.10, в которой схема логического анализатора включает в себя второй выход для обеспечения индикации обнаружения, схемой логического анализатора, по меньшей мере одного запускающего события, причем первый блок включает в себя второй вход, подключенный ко второму выходу схемы логического анализатора, и выходной сигнал первого блока избирательно основан на сигналах, принятых на его первом и втором входах.
12. Интегральная схема по п.11, в которой первый блок выполнен с возможностью конфигурирования для осуществления функции, которая задействуется с помощью второго выхода схемы логического анализатора.
13. Интегральная схема по п.10, в которой первый блок содержит программируемую пользователем схему.
14. Интегральная схема по п.10, дополнительно содержащая интерфейс для конфигурирования заранее определенной функции первого блока.
15. Интегральная схема по п.10, в которой схема логического анализатора содержит блок мультиплексора, подключенный к первому входу схемы логического анализатора, и блок запускающих событий, подключенный к выходу блока входного мультиплексора для обнаружения по меньшей мере одного запускающего события, причем отдельный набор из одного или более сигналов поступает на вход блока запускающих событий.
16. Интегральная схема по п.10, в которой схема логического анализатора содержит блок управления выводом для осуществления избирательной выборки сигналов, поступающих на первый вход схемы логического анализатора и на выход первого блока.
17. Интегральная схема по п.10, в которой отдельный набор из одного или более сигналов, поданных на схему логического анализатора первым блоком, применим для по меньшей мере одного из осуществления избирательной выборки и избирательного обнаружения запускающего события логическим анализатором.
18. Система, содержащая
интегральную схему, содержащую:
встроенный блок логического анализатора, имеющий вход для приема множества сигналов, и блок запускающих событий для обнаружения наступления события, частично на основании множества сигналов,
блок, подключенный к встроенному блоку логического анализатора и имеющий выходной сигнал, который основан на обнаружении наступления события, причем выходной сигнал поступает на встроенный блок логического анализатора для выборки или сохранения в нем.
19. Система по п.18, в которой блок выполнен с возможностью конфигурирования для осуществления функции, которая задействуется частично на основании обнаружения наступления события.
20. Система по п.18, в которой выходной сигнал частично основан на по меньшей мере одном из множества сигналов, поступающих на вход встроенного блока логического анализатора.