УСТРОЙСТВО ФОРМИРОВАНИЯ ИНТЕГРАЛЬНОГО СИГНАЛА УПРАВЛЕНИЯ ДЛЯ СИСТЕМ АВТОМАТИЧЕСКОГО РЕГУЛИРОВАНИЯ

Полезная модель относится к системам автоматического управления или регулирования линейных или угловых скоростей и может быть использована в системах автоматического регулирования различных объектов.
Известны технические решения, в которых применяется процесс интегрирования для достижения требуемого астатизма в системах автоматического управления летательными аппаратами (САУ ЛА).
Основу таких решений составляет воздействие на сигнал управления интегрирующего звена или на компоненты этого сигнала, например, рассогласование между заданным и реализованным значением контролируемой величины (для ЛА этой величиной может быть рассогласование по тангажу, курсу, крену, высоте). В замкнутом контуре регулирования обеспечивается при этом сведение к нулю сигнала на входе интегрирующего звена. Таким образом, при регулировании с интегральным законом по рассогласованию достигается астатизм I-го порядка, установившееся значение регулируемой координаты равно задающему воздействию, рассогласование системы сводится к нулю.
Наиболее близким известным техническим решением (прототипом) является устройство интегрирования сигнала управления для астатических систем управления летательными аппаратами по авторскому свидетельствованию [1]. Это устройство содержит задатчик сигнала интегрирования и последовательно соединенные сумматор, усилительно - интегрирующее звено, выход которого соединен с выходом устройства, инвертирующий усилитель и первый ключ, выход которого соединен с первым входом сумматора, последовательно соединенные блок умножения, первый и второй входы которого соединены соответственно с выходом задатчика сигнала интегрирования и выходом устройства, и релейный элемент, выход которого соединен со вторым входом первого ключа, и задатчик порогового сигнала.
Существенными признаками прототипа, совпадающими с существенными признаками предлагаемого технического решения являются следующие признаки: предлагаемое Устройство формирования интегрального сигнала управления для систем автоматического регулирования содержит задатчик сигнала управления, последовательно соединенные сумматор, интегрирующий усилитель, инвертирующий усилитель и ключ, выход которого соединен со вторым входом сумматора, и последовательно соединенные блок умножения, первый вход которого соединен с выходом задатчика сигнала управления, а второй вход - с выходом интегрирующего усилителя, и релейный элемент, выход которого подсоединен ко второму входу ключа, а также задатчик порогового сигнала.
Недостатками известного решения являются невысокая динамическая точность при отработке сигналов с изменяющейся полярностью, обусловленная затянутостью процесса списывания интегрального сигнала предшествующей полярности, так как при смене знака сигнала на входе устройства сигнал на его выходе не изменит знак, пока наинтегрированный ранее сигнал не спишется до нуля.
Технической задачей, решаемой в предлагаемой полезной модели, является повышение динамической точности и расширение функциональных возможностей системы автоматического регулирования.
y
Указанный технический результат достигается тем, что в известное устройство интегрирования сигнала управления для астатических систем управления, содержащее задатчик сигнала интегрирования и последовательно соединенные сумматор, усилительно - интегрирующее звено, выход которого соединен с выходом устройства, инвертирующий усилитель и первый ключ, выход которого соединен с первым входом сумматора, последовательно соединенные блок умножения, первый и второй входы которого соединены соответственно с выходом задатчика сигнала интегрирования и выходом устройства, и релейный элемент, выход которого соединен со вторым входом первого ключа, и задатчик опорного сигнала, дополнительно введены второй ключ, первый вход которого соединен с выходом задатчика сигнала интегрирования, а выход - со вторым входом сумматора, последовательно соединенные блок выделения модуля, вход которого соединен с выходом устройства, элемент вычитания, второй вход которого соединен с выходом задатчика порогового сигнала, и логический элемент, второй вход которого соединен с выходом блока умножения, а выход - со вторым входом второго ключа, при этом коэффициент усиления инвертирующего усилителя в цепи обратной связи K составляет
yu
0
где K - коэффициент усиления суммарного сигнала в прямой цепи. Т - заданная постоянная времени процесса списывания выходного сигнала.
y
Отличительными признаками предлагаемого технического решения - устройства формирования интегрального сигнала управления для систем автоматического регулирования - является то, что устройство содержит второй ключ, первый вход которого соединен с выходом задатчика сигнала интегрирования, а выход - со вторым входом сумматора, последовательно соединенные блок выделения модуля, вход которого соединен с выходом устройства, элемент вычитания, второй вход которого соединен с выходом задатчика порогового сигнала, и логический элемент, второй вход которого соединен с выходом блока умножения, а выход - со вторым входом второго ключа, при этом коэффициент усиления инвертирующего усилителя в цепи обратной связи K составляет
yu
0
где K - коэффициент усиления суммарного сигнала в прямой цепи, T - заданная постоянная времени процесса списывания выходного сигнала.
Предложенное устройство формирования сигнала управления для систем автоматического регулирования, как показывает проведенное математическое моделирование, позволяет расширить функциональные возможности управления (т.е. дает возможность отрабатывать интенсивные быстро меняющиеся сигналы управления) и повысить при этом точность управления. По существу, в нем сформированы четыре взаимосвязанных канала, обеспечивающие в целом достаточно точное управление быстро меняющимися процессами.
Устройство формирования сигнала управления для систем автоматического регулирования может найти применение, например, в системах управления маневренными летательными аппаратами, к которым одновременно предъявляются достаточно высокие требования по точности управления и по быстродействию.
На чертеже представлена блок-схема устройства формирования интегрального сигнала управления для систем автоматического регулирования.
Устройство формирования интегрального сигнала управления для систем автоматического регулирования содержит задатчик сигнала интегрирования 1, последовательно соединенные сумматор 2, усилительно-интегрирующее звено 3, выход которого соединен с выходом устройства, инвертирующий усилитель 4 и первый ключ 5, выход которого соединен с первым входом сумматора, последовательно соединенные блок умножения 6, первый и второй входы которого соединены соответственно с выходом задатчика сигнала интегрирования 1 и выходом устройства, и релейный элемент 7, выход которого соединен со вторым входом первого ключа 5, второй ключ 8, первый вход которого соединен с выходом задатчика сигнала интегрирования 1, а выход - со вторым входом сумматора 2, задатчик порогового сигнала 9 и последовательно соединенные блок выделения модуля 10, вход которого соединен с выходом устройства, элемент вычитания 11, второй вход которого соединен с выходом задатчика порогового сигнала 9, и логический элемент 12, второй вход которого соединен с выходом блока умножения 6, а выход - со вторым входом второго ключа 8.
Устройство формирования интегрального сигнала управления для систем автоматического регулирования работает следующим образом.
В устройстве сформированы четыре канала:
- прямой интегральный канал управления, включающий задатчик сигнала интегрирования 1, сумматор 2 и усилительно-интегрирующее звено 3;
- канал обратной связи, состоящий из инвертирующего усилителя 4, вход которого соединен с выходом усилительно-интегрирующего звена 3, и первого ключа 5, выход которого соединен с первым входом сумматора 2. Канал обеспечивает введение обратной связи к прямому каналу для ускоренного списывания наинтегрированного сигнала при смене полярности входного сигнала;
- логический канал, управляющий работой устройства по подключению и отключению обратной связи через ключ 5. Он включает в себя блок умножения 6 и релейный элемент 7;
- канал, обеспечивающий ограничение выходного интегрированного сигнала и управляющий корректным выходом на ограничение и "сходом" с ограничения этого сигнала. Этот канал включает в себя второй ключ 8, первый вход которого соединен с выходом задатчика сигнала интегрирования 1, а выход - со вторым входом сумматора 2, задатчик порогового сигнала 9 и последовательно соединенные блок выделения модуля 10, вход которого соединен с выходом устройства, элемент вычитания 11, второй вход которого соединен с выходом задатчика порогового сигнала 9, и логический элемент 12, второй вход которого соединен с выходом блока умножения 6, а выход - со вторым входом второго ключа 8.
вх
При включении устройства и начале его работы с нуля, т.е. при выходном сигнале блока 1 (входном сигнале устройства) х=0, сигналы на выходах сумматора 2, усилительно - интегрирующего звена 3 и инвертирующего усилителя 4 равны 0. Ключи 5 и 8 нормально замкнуты.
вх
Рассмотрим работу системы при задании сигнала блоком 1 х>0. Второй ключ 8 замкнут, так как:
вых
- на выходе усилительно-интегрирующего звена 3 имеем сигнал у=0;
вых
- на выходе блока 10 сигнал |у|=0;
- на выходе элемента 11 сигнал равен
1
и Δу<0, т.к. выходной сигнал задатчика порогового сигнала с=const>0.
1
На входах логического элемента 12 один входной сигнал Δу<0, второй входной сигнал f с выхода блока умножения 6
3
Следовательно, выходной сигнал этого элемента f=0, т.к. логика функционирования этого звена имеет вид
вх
вых
1
вх
вых
Таким образом, на рассматриваемой фазе процесса сигнал на входе сумматора х=х. Сигнал х, проходя через сумматор и усилительно-интегрирующее звено, определяет появление выходного сигнала у>0. Сигнал f=х·у>0 с выхода блока умножения 6 поступает на вход релейного элемента 7, статическая характеристика которого определена в виде:
2
2
ос
вых
где f - сигнал на выходе релейного элемента 7; поскольку в данном случае имеем f=1, ключ 5 размыкается, и сигнал обратной связи х=0. Устройство в целом начинает работать в режиме прямого интегрирования входного сигнала. Выходной сигнал у формируется в виде:
уи
где К - коэффициент усиления блока 3,
Δx - сигнал на выходе сумматора 2:
ос
Сигнал обратной связи х, коммутируемый первым ключом 5, определяется:
у
где К - передаточный коэффициент инвертирующего усилителя 4, определяемый из соотношения
0
где Т - постоянная времени желаемого экспоненциального закона списывания наинтегрированного сигнала.
вх
Процесс прямого интегрирования сигнала х>0 продолжается
вх
- либо до смены знака сигнала х,
вых
1
- либо до достижения выходным сигналом у заданной величины с, определенной в задатчике порогового сигнала 9.
Рассмотрим эти варианты.
вых
1
вх
1
2
вых
0
вых
зад
вых
1
2
зад
В первом случае выходной сигнал устройства у не достиг ограничения с, а задающий сигнал сменил полярность, т.е. х<0. При этом подключится канал обратной связи, состоящий из блоков 4 и 5, так как на выходе блока умножения 6 сигнал f станет отрицательным, сигнал f в соответствии с (4) примет значение 0, и первый ключ 5 замкнет канал обратной связи. В соответствии с (6), (7) будет обеспечено ускоренное списывание положительного выходного сигнала у с постоянной времени не более Т. Одновременно в соответствии с (5) усилительно - интегрирующее звено 3 интегрирует сигнал новой - отрицательной - полярности, и сигнал у достигает отрицательных значений. С этого момента, поскольку х<0 и у<0, f>0, f=1, ключ 5 размыкается и начинается процесс прямого интегрирования отрицательного входного сигнала х=х<0.
зад
вых
1
зад
вых
1
3
Во втором случае при х>0 сигнал у достигает величины с. На выходе элемента вычитания 11 в соответствии с (1) получаем Δу≥0. Поскольку при х>0 и у>0 на выходе блока умножения 6 имеем сигнал f>0, на выходе логического элемента 12 в соответствии с (3) имеем f=1.
зад
вых
вых
1
При этом ключ 8 размыкается, сигнал х становится равным нулю, а поскольку ключ 5 при х>0 и у>0 также разомкнут, на входе усилительно - интегрирующего звена 3 имеем Δх=0, и процесс интегрирования останавливается, причем выходной сигнал у равен заданному ограничению с.
зад
1
вых
0
Ключ 8 замкнется вновь, как только сменится знак х, так как сигнал на выходе блока умножения f станет отрицательным; при этом разомкнется ключ 5, и будет обеспечено ускоренное списывание положительного выходного сигнала у с постоянной времени не более Т.
зад
зад
Логика протекания процессов в устройстве при отрицательном значении заданного сигнала х аналогична описанной выше для х>0, что обеспечивается наличием блока выделения модуля 10.
Все звенья для реализации устройства могут быть реализованы на современных элементах автоматики и вычислительной техники, например, по [2, стр.103], а также программно-алгоритмически.
Источники информации.
1. Способ формирования интегрального сигнала управления для астатических систем управления ЛА и устройство для его осуществления. Патент РФ №2275675, G06F 7/38, G05B 13/00, 2006 г.
2. А.У.Ялышев, О.И.Разоренов. Многофункциональные аналоговые регулирующие устройства автоматики. М.: Машиностроение, 1981.