СИНТЕЗАТОР СЕТКИ ЧАСТОТ

Полезная модель относится к области радиоэлектроники и предназначена для использования в технике синтеза частот и сигналов.
Известен «Синтезатор частот с использованием цифрового вычислительного синтезатора частот» [RU128045, опубликовано 10.05.2013, МПК H03L7/16 (2006.01)], содержащий цифровой вычислительный синтезатор частот (ЦВС), первый фильтр и первую схему фазовой автоподстройки частоты (ФАГТЧ), состоящую из последовательно соединенных фазового детектора (ФД), фильтра и генератора, управляемого напряжением (ГУН), выход которого является выходом первой схемы ФАПЧ и через делитель соединен с входом ФД. Введены вторая, третья и четвертая схемы ФАПЧ, аналогичные первой ФАПЧ, причем выход второй схемы ФАПЧ соединен с входом ЦВС, выходы третьей и четвертой схем ФАПЧ соединены с соответствующими входами коммутационного устройства, выход которого соединен с соответствующим входом смесителя, выход которого является выходом синтезатора, при этом выход первой схемы ФАПЧ через второй фильтр соединен с другим входом смесителя, кроме того, входы второй, третьей и четвертой схемы ФАПЧ соединены и являются входом для сигнала опорного генератора.
Известен «Формирователь сигналов с автокомпенсатором фазовых искажений и регулированием по отклонению» [RU186742, опубликовано 31.01.2019, МПК H03L7/00 (2006.01)], содержащий последовательно соединенные: опорный генератор, первый умножитель частоты на основе петли фазовой автоподстройки частоты, цифровой вычислительный синтезатор, управляемый фазовращатель, который выполнен с возможностью поступления на второй вход управляющего сигнала с сумматора автокомпенсатора фазовых искажений, фильтр нижних частот и второй умножитель частоты на основе петли фазовой автоподстройки частоты. Каждая петля фазовой автоподстройки частоты содержит следующие последовательно соединенные блоки: фазовый детектор, фильтр нижних частот и генератор, управляемый напряжением, а также делитель частоты в петле обратной связи; автокомпенсатор фазовых искажений, состоящий из опорного тракта, содержащего Т-триггер и информационного тракта, содержащего последовательно соединенные дифференцирующую цепь, двухполупериодный выпрямитель и Т-триггер. При этом опорный тракт выполнен с возможностью подачи на вход сигнала с выхода генератора, управляемого напряжением первой петли фазовой автоподстройки частоты, информационный тракт - с возможностью подачи на вход сигнала с выхода управляемого фазовращателя, причем выходные сигналы обоих трактов подаются на фазовый детектор автокомпенсатора фазовых искажений, выходной сигнал которого поступает последовательно на первый фильтр нижних частот автокомпенсатора фазовых искажений, первый усилитель и сумматор, второй вход которого выполнен с возможностью поступления сигнала с выхода фазового детектора второй петли фазовой автоподстройки частоты, прошедший последовательно через второй фильтр нижних частот автокомпенсатора фазовых искажений и второй усилитель.
Недостатками указанных решений являются низкая скорость переключения выходных частот формирователя сигналов и узкий диапазон рабочих частот.
Наиболее близким по технической сущности является «Синтезатор сетки частот» [RU195894, опубликовано 07.02.2020, МПК H03L 7/00], содержащий цифровой вычислительный синтезатор, первый делитель частоты, фильтр нижних частот, первый делитель мощности, второй делитель мощности, третий делитель мощности, второй делитель частоты, первый смеситель, второй смеситель, третий смеситель, первый полосовой фильтр, второй полосовой фильтр, первый усилительный тракт, второй усилительный тракт, третий усилительный тракт, четвертый усилительный тракт, пятый усилительный тракт, причем каждый из усилительных трактов состоит из последовательно соединенных входного полосового фильтра, вход которого является внешним входом каждого усилительного тракта, входного фильтра нижних частот, усилителя, выходного фильтра нижних частот, выходного полосового фильтра, выход которого является внешним выходом каждого усилительного тракта. Кроме того, синтезатор сетки частот содержит первый расширитель диапазона частот, второй расширитель диапазона частот, причем каждый из расширителей диапазона частот состоит из входного делителя мощности, делителя частоты, фильтра нижних частот, смесителя. Вход делителя мощности является первым внешним входом каждого из расширителей диапазона частот, а второй вход делителя частоты является вторым внешним входом расширителя диапазона частот, первый выход делителя мощности подключен к первому входу делителя частоты, выход которого подключен к входу фильтра нижних частот. Выход фильтра нижних частот соединен с первым входом смесителя, второй вход смесителя подключен ко второму выходу делителя мощности, выход смесителя является внешним выходом расширителя диапазона частот, также вход первого делителя мощности является первым внешним входом синтезатора сетки частот. Первый выход первого делителя мощности соединен с первым входом первого делителя частоты, выход которого подключен к входу фильтра нижних частот, выход фильтра нижних частот подключен к первому входу первого смесителя, выход которого подключен к входу первого усилительного тракта, выход которого подключен к первому входу цифрового вычислительного синтезатора, второй выход первого делителя мощности подключен к входу второго делителя мощности, первый выход которого подключен ко второму входу первого смесителя, а второй выход соединен с входом третьего делителя мощности. Выход цифрового вычислительного синтезатора подключен к входу первого полосового фильтра, выход которого соединен с первым входом второго смесителя, выход второго смесителя подключен к входу второго усилительного тракта, выход которого подключен к первому входу второго делителя частоты, выход которого подключен к входу второго полосового фильтра. Выход второго полосового фильтра соединен с первым входом третьего смесителя, первый выход третьего делителя мощности соединен со вторым входом второго смесителя, а второй выход третьего делителя мощности соединен со вторым входом третьего смесителя, выход которого подключен к входу третьего усилительного тракта, выход которого подключен к первому входу первого расширителя диапазона частот. Выход первого расширителя диапазона частот соединен с входом четвертого усилительного тракта, выход которого подключен к первому входу второго расширителя диапазона частот, выход второго расширителя диапазона частот соединен с входом пятого усилительного тракта, выход которого является внешним выходом синтезатора сетки частот, вторые входы цифрового вычислительного синтезатора, первого делителя частоты, второго делителя частоты, первого расширителя диапазона частот, второго расширителя диапазона частот подключены к управляющей шине, являющейся вторым внешним входом синтезатора сетки частот.
Указанный синтезатор формирует требуемое выходное значение частоты последовательным поднятием частоты опорного входного сигнала. Каждое последующее поднятие частоты увеличивает количество и амплитуду паразитных составляющих. Таким образом, недостатком указанного решения является высокий уровень паразитных дискретных составляющих в выходном сигнале.
Технический результат предлагаемой полезной модели заключается в снижении уровня паразитных дискретных составляющих синтезируемого сигнала с обеспечением широкого диапазона частот выходного сигнала.
Сущность предлагаемой полезной модели заключатся в том, что синтезатор сетки частот содержит цифровой вычислительный синтезатор, первый делитель частоты, второй делитель частоты, первый делитель мощности, второй делитель мощности, первый фильтр нижних частот, первый смеситель, второй смеситель, третий смеситель, первый усилительный тракт, второй усилительный тракт, третий усилительный тракт, четвертый усилительный тракт, пятый усилительный тракт, причем каждый из усилительных трактов состоит из последовательно соединенных входного полосового фильтра, вход которого является внешним входом каждого усилительного тракта, входного фильтра нижних частот, усилителя, выходного фильтра нижних частот, выходного полосового фильтра, выход которого является внешним выходом каждого усилительного тракта, причем вход первого делителя мощности является первым внешним входом синтезатора сетки частот, первый выход первого делителя мощности соединен с первым входом первого делителя частоты, выход которого подключен к входу первого фильтра нижних частот, выход первого фильтра нижних частот подключен к первому входу первого смесителя, выход которого подключен к входу первого усилительного тракта, вторые входы цифрового вычислительного синтезатора, первого делителя частоты, второго делителя частоты, подключены к управляющей шине, являющейся вторым внешним входом синтезатора сетки частот.
Новым является то, что дополнительно введены ответвитель, третий делитель частоты, первый делитель частоты с фиксированным коэффициентом деления, второй делитель частоты с фиксированным коэффициентом деления, второй фильтр нижних частот, третий фильтр нижних частот, четвертый фильтр нижних частот, пятый фильтр нижних частот, четвертый смеситель, пятый смеситель, шестой смеситель, шестой усилительный тракт, усилитель, первый коммутатор, второй коммутатор. Второй выход первого делителя мощности соединен со вторым входом первого смесителя. Вход ответвителя является третьим внешним входом синтезатора сетки частот. Первый выход ответвителя соединен с первым входом второго делителя частоты, выход которого подключен к входу второго фильтра нижних частот, выход которого подключен к первому входу второго смесителя, а к его второму входу подключен выход первого усилительного тракта. Выход второго смесителя соединен с входом второго усилительного тракта, третий выход ответвителя подключен к первому входу цифрового вычислительного синтезатора, выход которого подключен к входу третьего фильтра нижних частот, выход которого подключен к первому входу третьего смесителя, второй вход которого подключен ко второму выходу ответвителя. Выход третьего смесителя соединен с входом третьего усилительного тракта, выход которого подключен к первому входу третьего делителя частоты, выход третьего делителя частоты подключен к входу четвертого фильтра нижних частот, выход которого подключен к первому входу четвертого смесителя, второй вход которого подключен к выходу второго усилительного тракта. Выход четвертого смесителя соединен с входом четвертого усилительного тракта, выход которого соединен с входом второго делителя мощности, первый выход второго делителя мощности подключен к входу пятого фильтра нижних частот, выход которого соединен с входом первого делителя частоты с фиксированным коэффициентом деления, выход которого соединен с первым входом пятого смесителя, второй вход которого подключен к второму выходу второго делителя мощности. Выход пятого смесителя соединен с входом пятого усилительного тракта, выход которого подключен к первому входу первого коммутатора, четвертый выход ответвителя подключен к входу второго делителя частоты с фиксированным коэффициентом деления, выход которого подключен к первому входу шестого смесителя, второй вход которого подключен ко второму выходу первого коммутатора. Выход шестого смесителя соединен с входом шестого усилительного тракта, выход которого подключен к первому входу второго коммутатора, второй вход которого подключен к первому выходу первого коммутатора, выход второго коммутатора подключен к входу усилителя, выход которого является внешним выходом синтезатора сетки частот, кроме того второй вход третьего делителя частоты, второй вход первого коммутатора и третий вход второго коммутатора подключены к управляющей шине.
На Фигуре 1 изображена структурная схема синтезатора сетки частот.
На Фигуре 2 изображена структурная схема усилительного тракта.
На Фигуре 3 изображена структурная схема примера выполнения ответвителя.
Синтезатор сетки частот содержит ответвитель (1), первый делитель мощности (2), второй делитель мощности (19), цифровой вычислительный синтезатор (ЦВС) (11), первый делитель частоты (3), второй делитель частоты (7), третий делитель частоты (15), первый фильтр нижних частот (ФНЧ) (4), второй ФНЧ (8), третий ФНЧ (12), четвертый ФНЧ (16), пятый ФНЧ (20), первый смеситель (5), второй смеситель (9), третий смеситель (13), четвертый смеситель (17), пятый смеситель (22), шестой смеситель (26), первый усилительный тракт (6), второй усилительный тракт (10), третий усилительный тракт (14), четвертый усилительный тракт (18), пятый усилительный тракт (23), шестой усилительный тракт (27), первый делитель частоты с фиксированным коэффициентом деления (ФКД) (21), второй делитель частоты с фиксированным коэффициентом деления (25), первый коммутатор (24), второй коммутатор (28), усилитель (29).
Вход первого делителя мощности (2) является первым внешним входом синтезатора сетки частот, первый выход первого делителя мощности (2) соединен с первым входом первого делителя частоты (3), выход которого подключен к входу первого ФНЧ (4). Выход первого ФНЧ (4) подключен к первому входу первого смесителя (5), выход которого подключен к входу первого усилительного тракта (6). Второй выход первого делителя мощности (2) подключен ко второму входу первого смесителя (5). Вход ответвителя (1) является третьим внешним входом синтезатора сетки частот. Первый выход ответвителя (1) подключен к первому входу второго делителя частоты (7), выход которого подключен к входу второго ФНЧ (8). Выход второго ФНЧ (8) соединен с первым входом второго смесителя (9), второй вход которого подключен к выходу первого усилительного тракта (6). Выход второго смесителя (9) подключен к входу второго усилительного тракта (10). Третий выход ответвителя (1) подключен к первому входу цифрового вычислительного синтезатора (11), выход которого подключен к входу третьего ФНЧ (12). Выход третьего ФНЧ (12) подключен к первому входу третьего смесителя (13), а его второй вход соединен со вторым выходом ответвителя (2). Выход третьего смесителя (13) подключен к входу третьего усилительного тракта (14). Выход третьего усилительного тракта (14) подключен к первому входу третьего делителя частоты (15), выход которого соединен с входом четвертого ФНЧ (16). Выход четвертого ФНЧ (16) подключен к первому входу четвертого смесителя (17), а его второй вход подключен к выходу второго усилительного тракта (10). Выход четвертого смесителя (17) соединен с входом четвертого усилительного тракта (18), выход которого подключен к входу второго делителя мощности (19). Первый выход второго делителя мощности (19) соединен входом пятого ФНЧ (20), выход которого подключен к входу первого делителя частоты с фиксированным коэффициентом деления (21). Выход первого делителя частоты с фиксированным коэффициентом деления (21) соединен с первым входом пятого смесителя (22), а его второй вход подключен ко второму выходу второго делителя мощности (19). Выход пятого смесителя (22) подключен к входу пятого усилительного тракта (23), выход которого подключен к первому входу первого коммутатора (24). Четвертый выход ответвителя (1) соединен с входом второго делителя частоты с фиксированным коэффициентом деления (25), выход которого подключен к первому входу шестого смесителя (26), второй вход которого подключен ко второму выходу первого коммутатора (24). Выход шестого смесителя (26) подключен к входу шестого усилительного тракта (27), выход которого соединен с первым входом второго коммутатора (28), ко второму входу которого подключен первый выход первого коммутатора (24). Выход второго коммутатора (28) подключен к входу усилителя (29), выход которого является внешним выходом синтезатора сетки частот.
Вторые входы ЦВС (11), первого делителя частоты (3), второго делителя частоты (7), третьего делителя частоты (15), первого коммутатора (24) и третий вход второго коммутатора (28) подключены к управляющей шине, являющейся вторым внешним входом синтезатора сетки частот.
Усилительный тракт состоит из последовательно соединенных входного полосового фильтра (ПФ) (30), вход которого является внешним входом каждого усилительного тракта, входного ФНЧ (31), усилителя (32), выходного ФНЧ (33), выходного ПФ (34), выход которого является внешним выходом каждого усилительного тракта.
Ответвитель (1) состоит из последовательно соединенных усилителя мощности (35) и делителя мощности (36). Вход усилителя мощности (35) является внешним входом ответвителя (1), а первый, второй, третий, четвертый выходы делителя мощности (36), являются соответственно первым, вторым, третьим и четвертым выходами ответвителя (1).
Синтезатор сетки частот работает следующим образом. На первый и третий внешние входы синтезатора сетки частот поступают первый и второй опорные сигналы от внешних генераторов, например высокостабильных кварцевых генераторов. Значения частот опорных сигналов подбираются, исходя из требуемого выходного диапазона значений частот синтезатора.
На вход первого делителя мощности (2), являющийся первым внешним входом синтезатора сетки частот, поступает первый опорный сигнал. В первом делителе мощности (2) происходит разделение сигнала на гетеродинный и преобразуемый сигналы. С первого выхода первого делителя мощности (2) ответвленный преобразуемый сигнал поступает на вход первого делителя частоты (3). После операции деления на выходе первого делителя частоты (3) сигнал фильтруется первым ФНЧ (4) и далее поступает на первый вход первого смесителя (5), второй (гетеродинный) вход которого подключен ко второму выходу первого делителя мощности (2). Из спектральных составляющих сигнала, полученного после преобразования частоты вверх, поступающих с выхода первого смесителя (5) выделяется и усиливается полезный сигнал, в первом усилительном тракте (6), построение которого приведено на Фиг. 2. Для этого входной полосовой фильтр (30) осуществляет фильтрацию поступающего на его вход сигнала. Далее сигнал поступает на входной ФНЧ (31), с выхода которого подается на вход усилителя (32). Усиленный сигнал поступает на вход выходного ФНЧ (33). Входной и выходной ФНЧ (31) и (33) располагаются у входа и выхода усилителя (32), тем самым обеспечивая устранение паразитного возбуждения усилителя (32) из-за резонанса, возникающего во входном и выходном полосовых фильтрах (30), (34). Выходной полосовой фильтр (34) осуществляет выделение полезного сигнала от составляющих, возникших в нелинейных элементах усилителя (32). Таким образом, формируется сигнал с частотой необходимой для гетеродинирования второго смесителя (9).
Второй опорный сигнал поступает на ответвитель (1). Поскольку ответвитель (1) разделяет сигнал на четыре выхода, то при слабом уровне входного сигнала может возникнуть необходимость в его усилении. Для этого на Фиг. 3 приведен пример ответвителя (1) с усилителем мощности (35), в котором сигнал усиливается. Усиленный опорный сигнала делится на четыре сигнала в делителе мощности (36) ответвителя (1). С первого выхода ответвителя (1) сигнал поступает на первый вход второго делителя частоты (7). После операции деления, сигнал выделяется вторым ФНЧ (8) и поступает на первый вход второго смесителя (9). Второй смеситель (9) осуществляет перенос частоты вверх. Полученный сигнал выделяется и усиливается вторым усилительным трактом (10). Полученный сигнал формируется в широком диапазоне (шириной несколько десятков мегагерц) на частоте порядка единиц гигагерц с крупным шагом (так называемая «крупная сетка частот»), в соответствии с командами, содержащими коэффициенты деления, поступающими по управляющей шине с внешнего управляющего блока (синхронизатора) на вторые (управляющие) входы первого и второго делителей частоты (3), (7).
Сигнал с третьего выхода ответвителя (1) поступает на первый вход ЦВС (11). ЦВС (11) формирует сигнал на частоте, заданной командой управления, поступающей по управляющей шине с внешнего управляющего блока на второй внешний вход синтезатора сетки частот. После формирования выходного сигнала ЦВС (11), он выделяется третьим ФНЧ (12), и поступает на первый вход третьего смесителя (13). Его второй (гетеродинный) вход соединен со вторым выходом ответвителя (1). После переноса частоты вверх полезный сигнал выделяется и усиливается третьим усилительным трактом (14) и поступает на первый вход третьего делителя частоты (15). После деления частоты сигнала четвертый ФНЧ (16), выделяет полезный сигнал. Полученный полезный сигнал формируется в узком диапазоне (единицы мегагерц) на частоте порядка десятков мегагерц с малым шагом («мелкая сетка частот»).
Далее осуществляется комбинирование сигналов из диапазонов «крупной сетки частот» и «мелкой сетки частот» следующим образом.
Сигнал с выхода четвертого ФНЧ (16) (сигнал «мелкой сетки частот») приходит на первый вход четвертого смесителя (17), где смешивается с сигналом, приходящим с выхода второго усилительного тракта (10) (сигнал «крупной сетки частот») на второй (гетеродинный) вход данного смесителя (17). В четвертом смесителе (17) осуществляется смешение сигналов «крупной сетки» и «мелкой сетки». Далее полезный сигнал выделяется и усиливается четвертым усилительным трактом (18). Затем для получения конкретного требуемого значения частоты сигнала на выходе синтезатора сетки частот, сигнал с выхода четвертого усилительного тракта (18) корректируется. Для этого он подается на второй делитель мощности (19). Сигнал с его первого выхода выделяется на пятом ФНЧ (20) и попадает на вход первого делителя частоты с фиксированным коэффициентом деления (21). Далее полезный сигнал поступает на первый вход пятого смесителя (22), второй (гетеродинный) вход которого соединен со вторым выходом третьего делителя мощности (19). В пятом смесителе (22) осуществляется повышение частоты сигнала до заданного значения. Далее полезный сигнал усиливается и выделяется пятым усилительным трактом (23). Таким образом, формируется сигнал из первого поддиапазона выходного диапазона синтезатора сетки частот.
Далее сигнал через коммутаторы (24) и (28) поступает на выход синтезатора сетки частот. Для этого с выхода пятого усилительного тракта (23) полезный сигнал поступает на первый вход первого коммутатора (24). Первый коммутатор (24) по команде, поступающей по управляющей шине на его второй вход, переключается на первый выход. Далее с первого выхода коммутатора (24) сигнал поступает на второй вход второго коммутатора (28), который по команде, поступающей по управляющей шине на его третий вход, переключает сигнал со второго входа на выход. После этого полезный сигнал усиливается вторым усилителем (29) и поступает на внешний выход синтезатора сетки частот. Таким образом, на выходе синтезатора сетки частот формируется сигнал с низким уровнем дискретных спектральных составляющих из первого поддиапазона выходного диапазона синтезатора сетки частот.
Для формирования требуемого сигнала из второго поддиапазона синтезатора сетки частот, коммутатор (24) переключает сигнал, поступающий на его первый вход, на свой второй выход, а коммутатор (28) подключает к своему выходу сигнал, поступающий на его первый вход. В результате с четвертого выхода ответвителя (1) второй опорный сигнал поступает на вход второго делителя частоты с ФКД (25), в котором осуществляется деление частоты сигнала. После этого сигнал поступает на первый вход шестого смесителя (26). На второй (гетеродинный) вход шестого смесителя (26) через коммутатор (24) поступает соответствующий сигнал из первого поддиапазона синтезатора сетки частот с выхода пятого усилительного тракта (23). Коэффициент деления второго делителя частоты с ФКД (25) подобран таким образом, что в результате смешения сигнала с его выхода с сигналом из первого поддиапазона синтезатора сетки частот формируется необходимый сигнал из второго поддиапазона синтезатора сетки частот.
Далее полученный полезный сигнал выделяется и усиливается шестым усилительным трактом (27) и попадает на первый вход второго коммутатора (28), после чего полезный сигнал усиливается усилителем (29) и поступает на внешний выход синтезатора сетки частот. Таким образом, на выходе синтезатора сетки частот формируется сигнал с низким уровнем дискретных спектральных составляющих из второго поддиапазона выходного диапазона синтезатора сетки частот.
Требуемое значение частоты выходного сигнала синтезатора сетки частот определяется ЦВС (11), делителями частоты (3), (7), (15), коммутаторами (24), (28). Для этого для заранее заданного набора выходных частот во внешнем управляющем блоке задан соответствующий набор команд управления, которые подаются на второй вход синтезатора сетки частот по управляющей шине, например шине стандарта передачи данных LVDS. Команды управления содержат коды частоты для ЦВС (11), коды коэффициентов деления для делителей частоты (3), (7), (15) в комбинации необходимой для формирования сигнала требуемой частоты и коды управления (задания положения) для первого и второго коммутаторов (24), (28). Переключение между значениями частоты выходного сигнала синтезатора сетки частот осуществляется подачей соответствующих команд его второй вход. По управляющей шине команды поступают на управляющие входы ЦВС (11), делителей частоты (3), (7), (15) и коммутаторов (24), (28) и после этого на выходе синтезатора сетки частот формируется сигнал с другим значением частоты.
Таким образом, формирование двух сигналов разных сеток частот из двух опорных сигналов с их последующим смешением обеспечивает синтезирование выходных сигналов с низким уровнем паразитных дискретных составляющих в широком диапазоне частот.