ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С МАЛЫМ НАПРЯЖЕНИЕМ СМЕЩЕНИЯ НУЛЯ
DIFFERENTIAL AMPLIFIER WITH LOW VOLTAGE OF ZERO SHIFT

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления сигналов постоянного тока, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных операционных усилителях (ОУ) с малыми значениями э.д.с. смещения нуля).
В современной радиоэлектронной аппаратуре находят применение дифференциальные усилители (ДУ) с существенными различными параметрами. Особое место занимают ДУ с простейшей двухкаскадной архитектурой, содержащие входные составные транзисторы - так называемые каскады Дарлингтона. На их основе выполняются, например, различные классы селективных цепей, где число маломощных усилителей может измеряться десятками единиц. Предлагаемое изобретение относится к данному типу ДУ.
Наиболее близким по сущности к заявляемому техническому решению является классическая схема ДУ на основе входных составных транзисторов фиг.1, представленная в патенте фирмы National Semiconductor (США) №5.537.081, которая также присутствует в большом числе других патентов [1-22].
см
Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U), зависящей от свойств его архитектуры.
см
Основная цель предлагаемого изобретения состоит в уменьшении систематической составляющей абсолютного значения U и величины его температурного дрейфа.
Поставленная цель достигается тем, что в дифференциальном усилителе фиг.1, содержащем первый 1 и второй 2 входные транзисторы, эмиттеры которых соединены с соответствующими первым 3 и вторым 4 выходными транзисторами, источник опорного тока 5, связанный с эмиттерами первого 3 и второго 4 выходных транзисторов, токовое зеркало 6, вход которого соединен с коллектором первого 3 выходного транзистора, а выход подключен ко второму 4 выходному транзистору и входу 7 буферного усилителя 8 на входном транзисторе 9, тип проводимости которого совпадает с типом проводимости первого 3 и второго 4 выходных транзисторов, предусмотрены новые элементы и связи - коллекторы первого 1 и второго 2 входных транзисторов связаны по переменному току с коллектором первого 3 выходного транзистора.
Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 и п.2 формулы изобретения.
На фиг.3 показана схема заявляемого устройства в соответствии с п.3 формулы изобретения.
На фиг.4 представлена схема дифференциального усилителя-прототипа в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НЛП «Пульсар».
На фиг.5 и фиг.6 представлены схемы заявляемых ДУ фиг.2 и фиг.3 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».
На фиг.7 приведены температурные зависимости напряжения смещения нуля схем фиг.4, фиг.5 и фиг.6.
Дифференциальный усилитель фиг.2 содержит первый 1 и второй 2 входные транзисторы, эмиттеры которых соединены с соответствующими первым 3 и вторым 4 выходными транзисторами, источник опорного тока 5, связанный с эмиттерами первого 3 и второго 4 выходных транзисторов, токовое зеркало 6, вход которого соединен с коллектором первого 3 выходного транзистора, а выход подключен ко второму 4 выходному транзистору и входу 7 буферного усилителя 8 на входном транзисторе 9, тип проводимости которого совпадает с типом проводимости первого 3 и второго 4 выходных транзисторов. Коллекторы первого 1 и второго 2 входных транзисторов связаны по переменному току с коллектором первого 3 выходного транзистора.
На фиг.2, в соответствии с п.2 формулы изобретения, коллектор первого 3 выходного транзистора связан со входом токового зеркала 6 через первую цепь согласования потенциалов 10. Буферный усилитель 8 реализован на основе цепи смещения 11 и двухполюснике 12.
На фиг.3, в соответствии с п.3 формулы изобретения, ко входу 7 буферного усилителя 8 подключены коллекторы первого 13 и второго 14 дополнительных транзисторов терморадиационной компенсации.
i12
В качестве токового зеркала 6 авторы рекомендуют использовать классические токовые зеркала (например, схему Вильсона), обладающие единичным коэффициентом передачи тока K=-1.
см
Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U в схеме фиг.2, т.е. зависящие от схемотехники ДУ.
5
0
Если ток общей эмиттерной цепи 5 (I) равен величине 2I, то коллекторные токи транзисторов 1, 2, 3, 4:
б.р
э.i
i
где I=I/β - ток базы транзисторов 3 и 4 при эмиттерном токе;
э.i
0
I=I;
i
β - коэффициент усиления по току базы транзисторов 3 и 4.
вх.6
вых.6
i6
Поэтому входной (I), а также выходной (I) токи токового зеркала 6, имеющего коэффициент передачи по току K=-1:
Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину
БУ
б.р
где I=2I - ток базы транзистора 9 буферного усилителя 8.
БУ
см.1
Подставляя I в (6), находим, что разностный ток, определяющий U
р
см.1
р
Как следствие, при I=0 не требуется смещения нуля ДУ фиг.2 на величину U, подача которого на его входы Вх.1, Вх.2 компенсирует разностный ток I в узле «А».
см.1
см.1
р
см.1
вх
Таким образом, в заявляемом устройстве уменьшается систематическая составляющая U, обусловленная конечной величиной β транзисторов 3, 4, 9 и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U, так как разностный ток I в узле «A» создает U, зависящее от крутизны преобразования входного дифференциального напряжения u ДУ в выходной ток узла «A»:
э3
э4
где r=r - сопротивления эмиттерных переходов входных транзисторов 3 и 4 дифференциального каскада.
Поэтому для схем фиг.1-фиг.2
т
где φ=26 мВ - температурный потенциал.
р
БУ
б.р
см.1
см.1
см.1
В ДУ-прототипе фиг.1 I=I=2I, поэтому здесь систематическая составляющая U получается на два порядка больше (U=2,4 мВ), чем в заявляемой схеме (U=14 мкВ).
см.2
см.2
Кроме этого в схеме фиг.2 величина второй составляющей U, обусловленной внутренней обратной связью в транзисторах 3 и 4, также существенно уменьшается. При этом условие минимизации этой составляющей (U) определяется формулой:
3
4
где U, U - статические напряжения на коллекторах транзисторов 3 и 4.
Для обеспечения равенства (10) в схему вводится первая цепь смещения потенциалов 10.
Компьютерное моделирование схем фиг.3 и фиг.4 подтверждает (фиг.7) данные теоретические выводы.
Если необходимо обеспечить симметрию амплитуд положительных и отрицательных полуволн выходного напряжения ДУ фиг.2, то следует ввести вторую цепь смещения потенциалов 11 в структуру буферного усилителя 8.
см.1
см
Для минимизации U при повышенных температурах (t>80°C) в схеме фиг.3 предусмотрены транзисторы 13 и 14, которые находятся в закрытом состоянии. Однако токи через их р-n-переходы на подложку, которые существенно возрастают на высоких температурах (или при радиационных воздействиях), компенсируют соответствующие токи на подложку через p-n-переходы транзисторов 1 и 2. Это существенно уменьшает производную dU/dT при t>80°C (фиг.7).
Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Интегральные микросхемы. Операционные усилители [Текст]: справочник. - М., Издательский дом «Додэка-XXI», 2001. - С.159, операционные усилители 574УД3.
2. Интегральные микросхемы. Операционные усилители [Текст]: справочник. - М., Издательский дом «Додэка-XXI», 2001. - С.30, рис.34а.
3. Патент США №3.936.731.
4. Патент США №4.109.215.
5. Патент США №3.482.177.
6. Патент США №3.262.064.
7. Патент США №3.491.307.
8. Патент США №5.537.081, fig.3.
9. Патент США №5.327.099, fig.1.
10. Патент США №5.872.811, fig.3.
11. Патент США №3.435.365.
12. Патент США №3.936.731, fig.13.
13. Патент США №3.444.472.
14. Патент США №4.293.824, fig.1.
15. Патент Англии 1366538.
16. Патент ФРГ 2055939.
17. Патент ФРГ 2032630.
18. Ав. свид. СССР 532957.
19. Ав. свид. СССР 269220.
20. Ав. свид. СССР 291308.
21. Ав. свид. СССР 336765.
22. Ав. свид. СССР 985933.