УСТРОЙСТВО ПАМЯТИ С ОБНАРУЖЕНИЕМ ОШИБОК

Полезная модель устройства памяти с обнаружением ошибок относится к вычислительной технике и может быть использована для повышения достоверности функционирования работы, устройств хранения и передачи информации.
Известно дублированное устройство памяти [1], содержащее исходный узел памяти, дублирующий узел памяти, входы исходного и дублирующего узлов памяти соединены с одинаковыми информационными входами, выходы исходного узла памяти являются информационными выходами устройства и, кроме этого, подключены к первым входам блока сравнения, вторые входы которого подключены к выходам дублирующего узла памяти, при несовпадении выходной информации с его выхода снимается сигнал "ошибка".
Недостатком устройства является большая аппаратурная избыточность.
Наиболее близким по техническому решению является устройство памяти с контролем на четность [2], содержащее узел памяти, входной блок формирования дополнительного разряда проверки на четность, выходной блок формирования дополнительного разряда проверки на четность, элемент неравнозначности, информационные входы устройства подключены к узлу памяти и к входам входного блока формирования дополнительного разряда проверки на четность, выходы узла памяти являются информационными выходами устройства и подключены к входам выходного блока формирования дополнительного разряда проверки на четность, выход которого подключен к первому входу
элемента неравнозначности, второй вход элемента неравнозначности соединен с выходом входного блока формирования дополнительного разряда проверки на четность, и с его выхода снимается сигнал "ошибка".
Недостатком устройства является низкая достоверность функционирования устройства, так как обнаруживаются только одиночные (нечетные) ошибки.
Целью изобретения является повышение достоверности функционирования устройства за счет обнаружения двойных (четных) ошибок при минимальных временных и аппаратурных затратах.
Поставленная цель достигается тем, что устройство, содержащее узел памяти, элемент неравнозначности, дополнительно содержит входной блок кодирования, выходной блок кодирования, блок элементов И, элемент И, вход установки устройства в нулевое состояние, вход записи, вход считывания, адресные входы, информационные входы, вход синхронизации, информационные выходы, выход сигнала «ошибка», причем вход установки в нулевое состояние, вход записи, вход считывания, адресные входы, подключены соответственно к первому, второму, третьему и четвертому входам узла памяти, информационные входы подключены к пятым входам узла памяти и к входам входного блока кодирования, выход которого подключен к шестым входам узла памяти, вход синхронизации подключен к седьмому входу узла памяти и к первым входам блока элементов И и элемента И, первые выходы узла памяти подключены к входам выходного блока кодирования и к вторым входам блока элементов И, выходы выходного блока кодирования подключены к первому входу элемента неравнозначности, к второму входу которого подключен
второй выход узла памяти, а выход подключен к второму входу элемента И, выходы блока элементов И являются информационными выходами устройства, выход элемента И является выходом сигнала «ошибка».
На фиг.1 представлена блок-схема Полезной модели. Полезная модель содержит: узел 1 памяти, входной блок 2 кодирования, выходной блок 3 кодирования, элемент 4 неравнозначности, блок 5 элементов И, элемент 6 И, вход 7 установки в нулевое состояние, вход 8 записи, вход 9 считывания, адресные входы 10, информационные входы 11, вход 12 синхронизации, информационные выходы 13, выход 14 сигнала "ошибка".
Вход 7 установки в нулевое состояние, вход 8 записи, вход 9 считывания, адресные входы 10, подключены соответственно к первому, второму, третьему и четвертому входам узла 1 памяти, информационные входы 11 подключены к пятым входам узла 1 памяти и к входам входного блока 2 кодирования, выходы которого подключены к шестым входам узла 1 памяти, вход 12 синхронизации подключен к седьмому входу узла 1 памяти и к первым входам блока 5 элементов И и элемента 6 И, первые выходы узла 1 памяти подключены к входам выходного блока 3 кодирования и к вторым входам блока 5 элементов И, выход выходного блока 3 кодирования подключен к первому входу элемента 4 неравнозначности, к второму входу которого подключен второй выход узла 1 памяти, а выход подключен к второму входу элемента 6 И, выходы блока 5 элементов И являются информационными выходами 13 устройства, выход элемента 6 И является выходом 14 сигнала «ошибка».
К
1
2
3
1
2
3
1
2
3
1
2
3
Узел 1 памяти, в данном случае, представляет собой статическое полупроводниковое оперативное устройство памяти и предназначен для хранения кодовых наборов: У=хххууу r полученных при кодировании исходных двоичных наборов: У=х,х,х,у,у,у.
Входной блок 2 кодирования предназначен для формирования значения контрольного разряда r, путем сложения по mod2 информационных символов в соответствии с правилом:
П
iC
Выходной блок 3 кодирования предназначен для формирования значений проверочных контрольных разрядов r, путем сложения по mod2 информационных символов (х,), полученных при считывании информации с узла 1 памяти в соответствии с правилом:
C
П
Элемент 4 неравнозначности предназначен для обнаружения ошибки в кодовом наборе при считывании информации с узла 1 памяти путем сложения по mod2 значений контрольного разряда r, считываемого с второго выхода узла 1 памяти с значениями контрольных разрядов r сформированного на выходах выходного блока 3 кодирования
Нулевой результат суммы свидетельствует об отсутствии ошибки и ее наличии в противном случае.
Значение сигнала на выходе λ элемента 4 неравнозначности поступает на второй вход элемента 6 И.
Считывание выходной информации с выходов полезной модели проводится при поступлении сигнала с входа 12 синхронизации на первые входы блока 5 элементов И и элемента 6 И.
Полезная модель работает следующим образом. Перед началом работы устройства на вход 7 "установки в нулевое состояние" подается единичный сигнал, который переводит полезную модель в нулевое состояние.
При записи информации в узел 1 памяти, подаются единичные сигналы на вход 12 синхронизации, вход 8 записи, адресные входы 10 и информационные входы 11.
Например, на информационные входы поступает кодовая комбинация, соответствующая значению - 0001.
В этом случае входной блок 2 кодирования формирует вектор
Соответственно в узел 1 памяти запишется информация: 00011.
П
C
При считывании информации на вход 9 полезной модели подается сигнал, разрешающий считывание информации с узла 1 памяти. Если ошибки нет, то выходной блок 3 кодирования относительно информационных разрядов формирует значения: r=1, которое равно значению r, поэтому на выходе элемента 4 неравнозначности имеем значения: λ=0.
*
П
П
С
Допустим произошла ошибка во втором информационном разряде: 010 11. В этом случае на выходах выходного блока 3 кодирования получим значения сигналов: r=0. Так как значение r≠r (0≠1), то на выходе элемента 4 неравнозначности получим значения сигнала: λ=1, которое при поступлении сигнала с входа 12 синхронизации поступит на выход элемента 6 И, что
свидетельствует о возникновении ошибки. Аналогичным образом полезная модель работает при появлении других ошибок.
Таким образом, предлагаемый метод обнаружения ошибок, по сравнению с методом контроля на четность, помимо обнаружения нечетных ошибок, позволят обнаруживать четные ошибки при одинаковых временных и аппаратурных затратах.
Приложение
Эффективность автоматизированных систем управления, информационных комплексов, средств вычислительной и измерительной техники, устройств хранения и передачи информации в значительной степени определяется достоверностью информации, которая обрабатывается в данных системах [1].
В свою очередь, достоверность функционирования цифровых устройств существенно зависит от выбранного метода обнаружения ошибок (обнаруживающей способности выбранного метода контроля информации и аппаратурных затрат необходимых для реализации данного метода). В настоящее время для этой цели наиболее широко используется метод контроля на четность, который требует минимальных аппаратурных затрат для обнаружения ошибок двоичного набора. Недостатком данного метода является низкая обнаруживающая способность, так как обнаруживаются только нечетные ошибки. В то же время опыт эксплуатации дискретных устройств показывает, что вероятным событием является возникновение как нечетных, так и четных ошибок [1], т.е. основным недостатком метода контроля на четность является невозможность обнаружения четных ошибок.
Гораздо большую обнаруживающую способность имеет метод контроля информации по mod3, однако реализация данного метода
требует больших аппаратурных затрат на построение схем сверток и временных затрат, связанных с задержкой прохождения сигнала.
В связи с этим, возникает необходимость в разработке метода контроля информации, обнаруживающего четные и нечетные ошибки без увеличения числа контрольных разрядов и при минимальных аппаратурных и временных затратах (соизмеримых с затратами на метод контроля на четность).
Обоснование метода кодирования информации
Пусть исходный двоичный набор представлен тремя информационными разрядами:
Осуществим кодирование исходной информации по правилу:
т.е. при формировании контрольного разряда:
1
не используется значение первого информационного разряда x.
Таким образом, кодовый набор представляется в виде:
П
При считывании информации с устройства хранения (передачи) информации, относительно значений информационных разрядов производится повторное формирование значения контрольного разряда r:
Полученное значение контрольного разряда сравнивается с значением считанного (переданного) контрольного разряда:
при этом, результат сравнения является признаком ошибки.
Устройство содержит ошибку, если λ=1, ошибки нет, если: λ=0.
K
В Табл.1 представлена обнаруживающая способность полученного кода относительно безошибочного семиразрядного кодового набора: Y=000 000 0.
Таблица 1.
№ п/п
Безошибочный кодовый набор 00000
Признак обнаружения ошибки
№ п/п
Безошибочный кодовый набор 00000
Признак обнаружения ошибки
Ошибочные кодовые наборы
λ
Ошибочные кодовые наборы
λ
1
00001
*
16
<u>10000</u>
-
2
00010
*
17
<b><i>10001</i></b>
*
3
<i>00011</i>
-
18
<b><i>10010</i></b>
*
4
00100
*
19
10011
-
5
<i>00101</i>
-
20
<b><i>10100</i></b>
*
6
<i>00110</i>
-
21
10101
-
7
00111
*
22
10110
-
8
01000
*
23
<b><i>10111</i></b>
*
9
<i>01001</i>
-
24
<b><i>11000</i></b>
*
10
<i>01010</i>
-
25
11001
-
11
01011
*
26
11010
-
12
<i>01100</i>
-
27
<b><i>11011</i></b>
*
13
01101
*
28
11100
-
14
01110
*
29
<b><i>11101</i></b>
*
15
<i>01111</i>
-
30
<b><i>11110</i></b>
*
31
11111
-
Примечание: Символом "*" обозначен признак обнаруживаемой ошибки, символом "-" - не обнаруживаемой; наклонным шрифтом представлены четные ошибки, при этом жирным наклонным шрифтом выделены обнаруживаемые четные ошибки; подчеркнутым шрифтом выделена не обнаруживаемая одиночная ошибка.
Анализ Табл.1 позволяет выявить следующие свойства предлагаемого метода кодирования информации:
N
Свойство 1. Из 2-1 ошибочных[ кодовых наборов обнаруживается 50% ошибочных наборов, т.е. предлагаемый метод имеет одинаковую обнаруживающую способность с методом контроля на четность.
Свойство 2. Предлагаемый метод позволяет обнаруживать 50% нечетных ошибок (для рассматриваемого примера из 16 нечетных ошибок обнаруживается 8).
Свойство 3. Предлагаемый метод позволяет обнаруживать 50% четных ошибок (для рассматриваемого примера из 15 четных ошибок обнаруживается 8).
1
Свойство 4. Не обнаруживается одиночная ошибка первого информационного разряда x, который не участвует в формировании контрольного разряда.
Таким образом, предлагаемый метод имеет такую же обнаруживающую способность, как и метод контроля на четность, но позволяет обнаруживать четные ошибки. Данный метод целесообразно использовать, когда существует повышенная вероятность появления двойных (четных) ошибок.
ИСТОЧНИКИ ИНФОРМАЦИИ
1. Б.М.Коган, И.Б.Мкртумян Основы эксплуатации ЭВМ. М: Энергоатомиздат, 1988, 430 с., рис.4.17.
2. Щербаков Н.С. Самокорректирующиеся дискретные устройства. М: Машиностроение, 1975, 216 с., рис.28, 224 с. рис.39, рис.44.