НЕПРЕРЫВНЫЙ СТАБИЛИЗАТОР ОТРИЦАТЕЛЬНОГО НАПРЯЖЕНИЯ
CONTINUOUS STABILISER OF NEGATIVE VOLTAGE

Изобретение относится к области источников электропитания и может быть использовано в структуре СФ-блоков.
В современной микроэлектронике широко применяются стабилизаторы отрицательного напряжения (СН), имеющие специфическую архитектуру, основанную на «обязательном» применении, одного или нескольких p-n-p транзисторов. Авторам не известны стабилизаторы отрицательного напряжения, реализованные только на n-p-n транзисторах. В то же время ряд новых технологических процессов, например SGB25VD, внедряемых в России, не обеспечивают p-n-p транзисторами различные аналоговые устройства.
Наиболее близким по технической сущности к заявляемому устройству является микросхема стабилизатора напряжения LM120, описанная в монографии Полянина К.П. «Интегральные стабилизаторы напряжения». - М., Энергия, 1979, с.142, рис.5-12. Аналогично устроены многие другие микросхемы ведущих зарубежных фирм [1-10]. Кроме этого различные модификации данной схемы отрицательного стабилизатора напряжения приведены в [11, 12].
Существенный недостаток известного СН состоит в том, что он содержит p-n-p транзисторы. Это не позволяет на его основе создавать непрерывные СН по многим перспективным технологическим процессам, например SGB25VD. В тех случаях, когда применение p-n-p транзисторов допускается (например, техпроцесс АБМК_1_3 НПО «Интеграл»), ряд параметров СН, например радиационная стойкость, ухудшаются из-за «плохих» характеристик этих транзисторов.
Основная задача предлагаемого изобретения состоит в том, чтобы исключить из структуры СH p-n-p транзисторы. Это позволяет создавать в одном кристалле в рамках перспективных технологических процессов не только аналоговые функциональные узлы на n-p-n транзисторах, но цепи стабилизации их напряжений питания.
Поставленная задача решается тем, что в непрерывном стабилизаторе отрицательного напряжения фиг.1, содержащем первый 1 и второй 2 входные транзисторы, коллекторы которых связаны с общей шиной 3, источник опорного напряжения 4, включенный между общей шиной 3 и базой первого 1 входного транзистора, делитель выходного напряжения 5, общий вывод которого соединен с общей шиной 3 источника питания, вход соединен с выходом 6 устройства, а выход подключен к базе второго 2 выходного транзистора, токовое зеркало 7, регулирующий элемент стабилизатора 8, эмиттер которого связан с источником входного нестабильного напряжения 9, а коллекторный выход подключен к выходу 6 устройства, предусмотрены новые элементы и связи - в схему введен дополнительный эмиттерный повторитель 10, вход которого соединен с выходом токового зеркала 7, а выход подключен к общему эмиттерному выходу токового зеркала 7 и базе регулирующего элемента 8, причем вход токового зеркала 7 соединен с эмиттером первого 1 входного транзистора через первый 11 дополнительный резистор, а выход токового зеркала 7 связан с эмиттером второго 2 входного транзистора через второй 12 дополнительный резистор.
На фиг.1 показана схема СН-прототипа.
Схема заявляемого устройства, соответствующего формуле изобретения, показана на фиг.2.
На фиг.3 представлена схема заявляемого устройства в среде PSpice на моделях интегральнык транзисторов НПО «Интеграл» (г.Минск).
На фиг.4 показана зависимость выходного напряжения стабилизатора от тока нагрузки. Из данных графиков следует, что при изменении тока нагрузки на 100 мА выходное напряжение заявляемого СН изменяется на 2 мВ.
Непрерывный стабилизатор отрицательного напряжения содержит первый 1 и второй 2 входные транзисторы, коллекторы которых связаны с общей шиной 3, источник опорного напряжения 4, включенный между общей шиной 3 и базой первого 1 входного транзистора, делитель выходного напряжения 5, общий вывод которого соединен с общей шиной 3 источника питания, вход соединен с выходом 6 устройства, а выход подключен к базе второго 2 выходного транзистора, токовое зеркало 7, регулирующий элемент стабилизатора 8, эмиттер которого связан с источником входного нестабильного напряжения 9, а коллекторный выход подключен к выходу 6 устройства. В схему введен дополнительный эмиттерный повторитель 10, вход которого соединен с выходом токового зеркала 7, а выход подключен к общему эмиттерному выходу токового зеркала 7 и базе регулирующего элемента 8, причем вход токового зеркала 7 соединен с эмиттером первого 1 входного транзистора через первый 11 дополнительный резистор, а выход токового зеркала 7 связан с эмиттером второго 2 входного транзистора через второй 12 дополнительный резистор. В частном случае дополнительный эмиттерный повторитель 10 реализован на транзисторе 13 и двухполюснике 14, а регулирующий элемент включает составной транзистор Дарлингтона (элементы 17 и 18). Делитель выходного напряжения 5 содержит традиционные резисторы 15 и 16.
Рассмотрим работу СН фиг.2.
0
11
При изменении опорного напряжения 4 на величину u появляется приращение эмиттерного тока транзистора 1 (i), определяемое по формуле
где  - коэффициент усиления по напряжению между базой транзистора 1 и эмиттером транзистора 13.
С другой стороны, приращение напряжения в узле «А»
i12.1
где K=-1 - коэффициент усиления но току токового зеркала 7.
Из последнего уравнения можно найти, что
Таким образом, коэффициент усиления по напряжению
12
11
y
Если выбрать R=R, то K>>1.
Аналогично можно показать, что коэффициент усиления от цепи базы транзистора 2 в цепь эмиттера транзистора 13 гораздо больше единицы .
Таким образом, петлевое усиление (Т), определяющее погрешности стабилизации выходного напряжения СН
где  - коэффициент усиления входного каскада;
н
- коэффициент усиления каскада с общим эмиттером 8 образованного регулирующим элементом 8 и резистором нагрузки R;
- коэффициент передачи делителя напряжения 5.
н
Высокие значения Т обеспечивают малое выходное сопротивление СН и высокую стабильность U при изменении тока нагрузки в широких пределах (фиг.4).
Таким образом, предлагаемый стабилизатор отрицательного напряжения реализуется только на n-p-n транзисторах и имеет достаточно высокие качественные показатели.
Источники информации