УСТРОЙСТВО ВОССТАНОВЛЕНИЯ РАБОТОСПОСОБНОСТИ СИСТЕМЫ, РЕЗЕРВИРОВАННОЙ С ПОМОЩЬЮ МАЖОРИТАРНЫХ ЭЛЕМЕНТОВ

Устройство восстановления работоспособности системы, резервированной с помощью мажоритарных элементов, содержащее блок управления (БУ), к первому, второму и третьему входам которого подключены выходы первого, второго и третьего компараторов (К) соответственно, а к первому, второму и третьему выходам подключены соответственно первые входы первого, второго и третьего электронных ключей (ЭК), ко вторым входам которых подсоединены первые входы первого и второго вычитающих устройств (ВУ), вторые входы первого и третьего ВУ, второй вход второго ВУ и первый вход третьего ВУ соответственно, причем к выходу каждого ВУ подключен соответствующий К, при этом входы рабочего элемента (РЭ) и двух элементов сравнения (ЭС) (резервных элементов) соединены вместе и являются входом устройства, а выходы трех ЭК, соединенные вместе, являются выходом устройства, отличающееся тем, что в него дополнительно введены третий ЭС, три ЭК, два логических элемента ИЛИ, три логических элемента НЕ, переключатель электронных ключей (ПЭК), четыре логических элемента И и три триггера, причем к первым входам четвертого, пятого и шестого ЭК подсоединены РЭ, первый ЭС и второй ЭС соответственно, причем вторые входы этих ЭК соединены с выходом третьего ЭС, вход которого подключен к входу РЭ, причем выходы первого, второго и третьего К соединены с входом первого логического элемента НЕ и первым входом первого логического элемента ИЛИ, с входом второго логического элемента НЕ и вторым входом первого логического элемента ИЛИ, с входом третьего логического элемента НЕ и третьим входом первого логического элемента ИЛИ соответственно, при этом выходы первого, второго и третьего логических элементов НЕ соединены соответственно с первым входом второго логического элемента ИЛИ и первым входом первого логического элемента И, вторым входом второго логического элемента ИЛИ и вторым входом первого логического элемента И, третьим входом второго логического элемента ИЛИ и третьим входом первого логического элемента И, выход которого соединен с первым входом ПЭК, первый, второй и третий выходы которого соединены соответственно с третьим входом четвертого ЭК, первым входом второго логического элемента И, выходом первого триггера, третьим входом пятого ЭК, первым входом третьего логического элемента И, выходом второго триггера, третьим входом шестого ЭК, первым входом четвертого логического элемента И и выходом третьего триггера, причем выход первого логического элемента ИЛИ соединен с вторыми входами второго, третьего и четвертого логических элементов И, а выход второго логического элемента ИЛИ соединен с вторыми входами первого, второго и третьего триггеров, первые входы которых соединены с выходами второго, третьего и четвертого логических элементов И соответственно.