ПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Программируемое постоянное запоминающее устройство.
Изобретение относится к запоминающим устройствам статического типа и может использоваться в приборостроении, автоматике и др. отраслях для формирования импульсов микрокомандного управления, например, таймера, контроллера, делителя частоты с переменным коэффициентом деления и т.п. устройств.
Известны программируемые постоянные запоминающие устройства (ППЗУ) выполненные в виде интегральных микросхем с различной емкостью памяти от 256 х 4 разрядных слов до 32768 х 8 разрядных слов и быстродействием от 20нс до нескольких микросекунд (см. например, справочник А.В. Нефедов, A.M. Савченко и Ю.Ф, Феоктистов, Зарубежные интегральные микросхемы для промыщленной электронной аппаратуры; М, Энергоатомиздат, 1989, с.236-245).
Основная часть из упомянутых интегральных микросхем ППЗУ выполнена по технологии транзисторно-транзисторной логики с диодами Шоттки (ТТЛШ). Данный класс ППЗУ обладает высоким быстродействием (до 20нс), но отличается при этом значительным потреблением мощности (до 1 Вт).
Часть известных интегральных микросхем ППЗУ выполняется по комплементарной технологии металл-окисел-полупроводник (КМОП). Эти ППЗУ характеризуются малой потребляемой мощностью (до 50мВт) и достаточно высоким быстродействием (до 35нс). В случае необходимости работа таких интегральных микросхем управляется соответствующими схемами управления, команды с которых поступают на ячейки матрицы. Все известные матрицы обладают достаточно большой емкостью памяти (содержат
G11C17/06
не менее 256 слов). В результате использование таких ППЗУ в приборах, не требующих значительной емкости памяти, например, в бытовой технике (системах управления работой стиральной машины и т.п. устройствах) приводит к необоснованному увеличению энергопотребления, габаритов и массы .
ППЗУ разработаны и производятся в отечественной промышленности и за рубежом. Следует отметить, что применение зарубежных ППЗУ в гражданском отечественом приборостроении, особенно в бытовой технике, сдерживается их сравнительно высокой стоимостью.
Среди известных различных отечественных интегральных микросхем ППЗУ (см. Каталог интегральных микросхем. Приборы общетехнического назначения, ЦКБ Дейтон, ред. 1990г.). также неизвестны интегральные микросхемы с числом слов менее 256.
При этом у всех известных отечественных и зарубежных интегральных микросхем число слов в матрице ППЗУ значительно превосходит число выходных разрядов.
Между тем в настоящее время для эффективного решения целого ряда задач требуется применение быстродействующих ППЗУ с небольшой емкостью памяти (малым количеством слов) и одновременно с достаточно большим количеством выходных разрядов. При построении таких ППЗУ на основе известных интегральных микросхем неизбежно возникают проблемы:
а)наличие избыточной памяти и снижение быстродействия из-за избыточного количества лишних ячеек ППЗУ;
б)излишнего усложнения устройства, что в свою очередь приводит к повышению энергопотребления, габаритов, массы и повышает его стоимость.
Наиболее близкой к предлагаемому ППЗУ с точки зрения простоты, сравнительно малой емкости памяти относительно невысокой стоимости при достаточно высоком быстродействии является интегральная микросхема ППЗУ К556РТ4, выполненная на основе электрически программируемой матрицы содержащей двести пятьдесят шесть четырехразрядных слов, изготовленной по технологии ТТЛШ. Указанная матрица имеет вход для выбора состояния матрицы, соответствующего записи или считыванию информации, и 4 выхода в соответствии с числом разрядов. Данная интегральная микросхема принята за прототип (см. Каталог Интегральные микросхемы. Приборы общетехнического назначения, часть З.1., ЦКБ Дейтон, ред. 1990г., стр.360).
Недостатком этой интегральной микросхемы в свсте выщеупомянутых задач являстся значительное энергопотребление (до 140мА), малое количество выходных разрядов (4), избыточное количество слов (256) и недостаточная функциональная гибкость. Функциональные возможности указанной интегральной микросхемы ППЗУ могут быть расширены только при использовании дополнительных интегральных микросхем управления, что приведст к дополнительному энергопотреблению и увеличению габаритов и массы.
Настоящее изобрстение решает задачу создания простого, экономичного и вместе с тем функционально гибкого и достаточно быстродействующего ППЗУ в сочстании с небольшими габаритами, массой и невысокой стоимостью.
Для решения этой задачи в известном ППЗУ, выполненном в виде интегральной микросхемы, содержащей программируемую матрицу, состоящую из п ш - разрядных слов и имеющую вход для выбора состояния матрицы, соответствующего записи или считыванию информации и ш - выходов, в интегральную микросхему введены последовательно соединенные дешифратор с входами адреса выбираемого слова и устройство выбора слов и циклов с двумя тактовыми входами, п выходами, соединенными с соответствующими п - словами матрицы, и управляющим выходом, соединенным с первым тактовым входом устройства выбора слов и циклов, а также т согласующих элементов, установленных по одному на каждом из т - выходов матрицы для предотвращения выбросов и просечек при переключении слов в процессе формирования выходного сигнала, соответствующего состоянию логического нуля или логической единицы, причем каждый согласующий элемент снабжен двумя входами для записи состояния логического нуля или логической единицы в ссоответствующий разряд матрицы и подключен к входу для выбора состояния матрицы.
Изобретение поясняется чертежами, где на фиг. 1 представлена блок-схема предлагаемого ППЗУ, на фиг.2 - диаграмма выходных потенциалов с каждого выхода ППЗУ (на примере использования матрицы содержащей 16 слов по 24 разряда в каждом слове).
Предлагаемое ППЗУ содержит матрицу 1 из п ш разрядных слов, имеющую вход WR для выбора состояния матрицы, соответствующего записи или считыванию информации, выполненные с матрицей 1 в единой интегральной микросхеме последовательно соединенные дешифратор 2 с входами адреса выбираемого слова А1...Ак, где  п, и устройство выбора слов и циклов 3 с п выходами, подключенными к соответствующим п словам матрицы 1, двумя тактовыми входами Bxxi и Вхт2 и управляющим выходом, соединенным с первым тактовым входом устройство выбора слов и циклов 3. ППЗУ имеет т выходов Д1...Дт в соответствии с числом разрядов матрицы l.Ha каждом
из m выходов матрицы 1 установлен согласующий элемент 4i...4m, предотвращающий выбросы и просечки. Для осуществления записи в каждый разряд матрицы состояния логического нуля или логической единицы каждый из т согласующих элементов, входящих в блок согласующих элементов 4, имеет два соответствующих входа - вход WR1 и вход WRO и подключен ко входу для выбора состояния матрицы WR. Все т согласующих элементов также выполнены в единой интегральной микросхеме с матрицей 1, дешифратором 2 и устройством выбора слов и циклов 3. Второй тактовый вход (Вхт2) устройства выбора слов и циклов 3 служит для подачи на него импульса смены слова.
Программирование устройства может осуществляется различными способами, например, электрически. Для этого на вход WR матрицы 1 ППЗУ подается сигнал, соответствующий состоянию записи информации, затем через входы WRO и WR1 происходит запись в каждую ячейку матрицы 1 логического О или логической 1 в зависимости от конкретной задачи. Порядковый номер слова в режиме записи устанавливается входным кодом на входах адреса дешифратора А1...Ак. При электрическом способе программирования, запись осуществляется электрическим пробоем сверхтонкого диэлектрика путем подачи на выходы Д1...Дт пачек соответствующих импульсов.
В соответствии с конкретной задачей выбирается количество слов, необходимых для получения на выходах Д1 ...Дт необходимых импульсных диаграмм. Для этого на управляющих входах адреса AI...AK дешифратора 2 в двоичном коде устанавливают количество слов в цикле от 2 до п(Таблица 1). Подавая на выходные выводы Д1...Дт интегральной микросхемы импульсы напряжения определенной амплитуды и длительности, (при электрическом программировании) с помощью входов WR1 и WRO записывают в
Таблица
Таблица 2
ячейки матрицы логический ноль или логическую единицу. На этом процесс программирования заканчивается. Состояние выходов Д1...Дт после программирования иллюстрируются таблицей 2 (на примере матрицы содержащей 16 слов по 24 разряда).
Запрограммированное устройство работает следующим образом.
При подаче на второй тактовый вход (Bxri) импульса смены слова на выходах (разрядах) ППЗУ будет сохраняться или происходить изменение потенциала в соответствии с состоянием, записанным в ячейку ППЗУ (см.фиг.2 и таблицу 2).
Для предотвращения появления в выходных сигналах выбросов и просечек, возникающих при переключении слов, а именно:
а)при сохранении в последующем слове состояния логического нуля появляется выброс ;
б)при сохранении в последующем слове состояния логической единицы появляется просечка ; в предложенном авторами ППЗУ использованы согласующие элементы, уровень срабатывания которых заведомо выше потенциалов выбросов и просечек.
За счет подключения управляющего выхода устройства выбора слов и циклов 3 к его первому тактовому входу обеспечивается циклическая последовательность считывания выбранного количества слов.
Наличие в интегральной микросхеме последовательно соединенных дешифратора с входами адреса выбираемого слова и устройства выбора слов и циклов позволяет устанавливать произвольное количество слов в каждом цикле (не обязательно равное количеству ячеек в матрице), что в сочетании с циклической последовательностью считывания, организованной указанным способом, позволяет при использовании ограниченной памяти полу-1 чить разнообразные импульсные последовательности на выходах Д1...Дт ППЗУ.
Таким образом достигаются достаточно широкие функциональные возможности ППЗУ и при этом сохраняются высокое быстродействие и небольшая потребляемая мощность.
Выполнение дешифратора, устройства выбора слов и циклов и согласующих элементов в единой интегральной микросхеме с матрицей позволяет получить ППЗУ с малыми габаритами и массой.
Стоимость предложенного многофункционального ППЗУ также невелика ввиду его простоты и относительно небольшой емкости памяти.
Были изготовлены и испытаны экспериментальные интегральные микросхемы предлагаемого ППЗУ.
Интегральная микросхема выполнялась в условном микрокорпусе и содержала матрицу ППЗУ из 16-ти 24-разрядных слов. Дешифратор выполнялся на диодах по стандартной схемотехнике, устройство выбора слов и циклов выполнялось в виде регистра сдвига на триггерах. Согласующие элементы также выполнялись в виде триггеров. Все перечисленные элементы интегральной микросхемы изготавливались по КМОП/КНС технологии.
Были измерены электрические параметры полученых экспериментальных образцов. Результаты измерений показали, что предлагаемое ППЗУ имеет следующие электрические параметры:
-ток потребления статический- типовое значение 0,83мА;
-ток потребления динамический- типовое значение 3,0 мА;
-выходное напряжение низкого уровня (уровень логического нуля) - типовое значение 0,1 В;
-время задержки распространения- типовое значение 96 не;
-потребляемая мощность - типовое значение 20,0 мВт. Таким образом, предлагаемое изобретение позволяет создать
простое, экономичное, быстродействующее и вместе с тем функционально гибкое ППЗУ, позволяющее получить большое разнообразие импульсных диаграмм при ограниченной емкости памяти.
Технический директорл
ГУП НПО Орион M Yl И.И.Таубкин