Расчет вероятности безотказной работы бортовых модулярных специализированных вычислителей и систем со структурно-временным резервированием

Системы управления,связи и безопасности №4. 2019

Systems of Control, Communication and Security ISSN 2410-9916

УДК 681.3

Расчет вероятности безотказной работы бортовых модулярных специализированных вычислителей и систем со структурно-временным

резервированием

Захаров И. Л., Финько О. А.

Постановка задачи: результативность применения беспилотной авиации напрямую связана с ростом требований к количеству и сложности решаемых задач, в частности, по обработке потоков видовых данных и их передаче по радиоканалам связи, а также увеличением сроков автономного функционирования. Возрастает количество и увеличивается разнообразие датчиков многопоточного приема разведывательной информации (в оптическом, инфракрасном, дециметровом и др. диапазонах волн). Для ее обработки реализуются алгоритмы сжатия, распознавания и фильтрации изображений и сигналов. Все это приводит к возрастанию требований не только к производительности бортовых вычислительных средств обработки информации, но и к уровню их энергопотребления и надежности. Это должно достигаться с одной стороны - высоким уровнем параллелизма обработки информации, реализуемым бортовой вычислительной системой, а с другой - развитыми методами обеспечения отказоустойчивости при жестких ограничениях на уровень энергопотребления. Решение поставленных задач применением только различных методов резервирования (дублирования, троирования) не позволяет обеспечить уровень энергопотребления, который бы, в свою очередь, соответствовал необходимым требованиям, предъявляемым к срокам автономного функционирования перспективных беспилотных летательных аппаратов (БЛА). Цель статьи - обеспечение требуемого уровня надежности бортовой высокопроизводительной системы специализированных вычислителей (СВ) БЛА с ограниченными аппаратурными затратами. Используемые методы: предполагается, что для реализации алгоритмов цифровой обработки изображений и сигналов используются методы многомодульных теоретико-числовых преобразований, а также методы построения отказоустойчивых вычислительных структур со структурно-временным резервированием. Методы избыточной модулярной арифметики позволяют реализовать эффект скользящего резервирования (резервирования замещением) без использования коммутационных устройств. Новизна: сочетание структурного и временного резервирования позволяет достичь рационального состава аппаратных средств (и уменьшения энергопотребления СВ по сравнению с традиционными методами обеспечения надежности) за счет обеспечения более точного соответствия структуры СВ БЛА модели отказов. Пропорции и показатели структурной и временной избыточности определяются с учетом статистических особенностей долговременных и кратковременных отказов (сбоев). Для организации структурно-временного резервирования модулярных СВ (МСВ) разработана модель универсального процессорного элемента, осуществляющего вычисления по различным заранее заданным модулям. В основе его построения лежит представление многозначных логических функций в виде модулярных форм арифметических полиномов. Результаты: 1) структурно-функциональная модель МСВ со структурно-временным резервированием, позволяющая осуществлять высокопроизводительные вычисления по параллельным вычислительным каналам (ВК) и обладающая сравнительно наибольшей отказоустойчивостью; 2) структурная модель бортовой системы СВ со скользящим резервированием, составной частью которой являются однородные МСВ со структурно-временным резервированием;

3) структурная модель процессорного элемента, осуществляющего вычисления по произвольному модулю;

4) методика расчета вероятности безотказной работы (ВБР) МСВ со структурно-временным резервированием. Показано, что для системы, состоящей из пяти 64-разрядных СВ, преимущество разработанного решения в сокращении аппаратурных затрат по сравнению с традиционными составило 2,4 раза; средняя наработка на отказ возросла в 3,071 раза. Практическая значимость: полученные результаты позволяют создавать бортовые системы СВ БЛА с заранее заданными показателями надежности при ограничениях на объем аппаратурных затрат и энергопотребление. Это, в свою очередь, должно обеспечить работоспособное состояние бортовой системы СВ БЛА как на срок автономного функционирования (время целевого вылета), так и на общий период эксплуатации (увеличенный ресурс).

Ключевые слова: бортовой специализированный вычислитель, система остаточных классов, модулярная арифметика, беспилотный летательный аппарат, робототехнический комплекс, надежность вычислительных устройств и систем.

Библиографическая ссылка на статью:

Захаров И. Л., Финько О. А. Расчет вероятности безотказной работы бортовых модулярных специализированных вычислителей и систем со структурно-временным резервированием // Системы управления, связи и безопасности. 2019. № 4. С. 342-380. DOI: 10.24411/2410-9916-2019-10414. Reference for citation:

Zakharov I. L. Finko O. A. A reliability function calculation of onboard modular specialized computers and structural and time redundancy systems. Systems of Control, Communication and Security, 2019, no. 4, pp. 342-380. DOI: 10.24411/2410-9916-2019-10414 (in Russian).

DOI: 10.24411/2410-9916-2019-10414

Системы управления,связи и безопасности №4. 2019

Systems of Control, Communication and Security ISSN 2410-9916

Введение

В настоящее время в интересах различных структур и государственных организаций беспилотные летательные аппараты (БЛА) используются при решении задач в условиях, когда применение пилотируемой авиации невозможно или нецелесообразно. В состав бортового оборудования БЛА в качестве обязательного элемента входят специализированные средства цифровой обработки информации (ЦОИ), содержащие один или несколько специализированных вычислителей (СВ) [1]. В настоящее время большое внимание при ЦОИ уделяется параллельным методам реализации ее алгоритмов [2, 3]. Распараллеливание выполнения арифметических операций направлено, прежде всего, на достижение требуемой производительности, обеспечивающей возможность обработки информации в реальном масштабе времени (выполнение одной итерации алгоритма в течение периода дискретизации обрабатываемых сигналов). При разработке различных систем БЛА, в частности - вычислительных, учитывается сочетание: «аппаратурные затраты / надежность».

Современные СВ БЛА соответствуют предъявляемым заказчиками тактико-техническим требованиям. В свою очередь, при разработке перспективных образцов БЛА и их вычислительной составляющей, требуется учитывать тенденцию к многофункциональности (увеличивающемуся количеству одновременно решаемых задач на борту) и возрастающему объему обрабатываемой в режиме реального времени информации, что неизбежно приводит к увеличению количества СВ или вычислительных ядер. Обеспечение требуемой надежности таких систем СВ на борту БЛА традиционными способами (дублирование, мажорирование) [4, 5] приводит к недопустимым аппаратурным затратам. Это вызывает необходимость разработки новых решений, обеспечивающих требуемую надежность системы бортовых СВ перспективных БЛА в условиях ограничения на допустимую массу и энергопотребление.

Обоснование выбора используемого в решении метода

Существуют традиционные способы повышения надежности вычислительных систем, такие как: дублирование, мажорирование (например «2 из 3»), скользящее резервирование. Недостаток дублирования и мажорирования состоит в том, что часть оборудования простаивает или дублирует работу вплоть до отказа одного из компонентов (высокие аппаратурные затраты), а скользящее резервирование требует обеспечения однородности элементов системы. В то же время, важным преимуществом скользящего резервирования являются существенно меньшие аппаратурные затраты [6].

Недостатков традиционных способов можно избежать, внедрив средства повышения надежности в системах бортовых СВ БЛА на уровне архитектуры. Предлагается использовать математический аппарат модулярной арифметики (МА), что должно позволить существенно повысить отказоустойчивость и уменьшить аппаратурные затраты при проектировании СВ по сравнению с традиционными способами.

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

Чешский ученый М. Валах в 1955 году предложил для кодирования целых чисел в вычислительной технике использовать кольцо вычетов по составному модулю с попарно взаимно простыми основаниями. После первых публикаций эта идея была с энтузиазмом подхвачена мировой научной общественностью в области компьютерных технологий. В Советском Союзе первые открытые публикации по модулярной арифметике начали появляться начиная с 1964 г. Затем эти труды и монография Акушского И. Я. и Юдицкого Д. И. [7] стимулировали независимые исследования в конце 60-х годов. Наиболее значимый вклад в разработку высоконадежных модулярных вычислительных структур в СССР внесли: Торгашев В. А. [8], Амербаев В. М. [9], Краснобаев В. А. [10], Червяков Н. И. [11, 12] и др. На сегодняшний день применение МА в вычислительных системах для высокоскоростной, надежной и высокоточной обработки информации в качестве предмета исследования до сих пор остается актуальным для зарубежных и отечественных исследователей [13-20].

В МА числа представляются в базисе попарно взаимно простых чисел, называемых модулями: р1, р2,..., рк; (р1, р ) = 1; I, ] = 1,..., к для IФ }. Прок

изведение всех модулей Р = ^ р. называется динамическим числовым (ин-

I=1

формационным) диапазоном системы. Любое целое число 0 £ X < Р может быть единственным образом представлено в МА в виде вектора

[г2 ... гк], где = \х\ - наименьший неотрицательный вычет от X по

1 р.

модулю р1 для I = 1,..., к [21].

Типовая структура МСВ [22] представлена на рис. 1.

Команды управления реконфигурацией

Рис. 1. Типовая структура МСВ с контролем (коррекцией) ошибок вычислений

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

Операнды подаются одновременно на все входные преобразователи по соответствующему модулю [23]. В соответствующих ВК выполняются необходимые преобразования (по модулю) и вычисленные значения в соответствующих полях подаются на обратный преобразователь в позиционную систему счисления (ПСС).

Обратный преобразователь в ПСС необходим для выполнения [21]: к .

Y _

_ p

i

лю p

i_l

где Pi _ p. Элемент

i Pi

zP

ii

Pi

P-

- мультипликативный обратный для p по моду-

Такая структура позволяет:

- осуществлять высокопроизводительные вычисления благодаря параллельной природе операционных устройств;

- обеспечить процесс обнаружения и коррекции ошибок благодаря отсутствию зависимости между арифметическими блоками;

- введя сравнительно малое количество резервных ВК, повысить устойчивость к сбоям и отказам благодаря корректирующим свойствам кода МА.

Следует различать режимы функционирования МСВ:

1) режим обнаружения и коррекции ошибок вычислений, вызванных сбоями аппаратуры;

2) режим реконфигурации оборудования МСВ.

В режиме обнаружения и коррекции ошибок вычислений используются свойства избыточного кода МА [7]. В режиме реконфигурации оборудования МСВ предполагается, что обнаружение и локализация места отказа может быть осуществлено с помощью следующих возможностей: свойств избыточного кода МА (многократное повторение ошибки вычислений), методов тестового периодического диагностирования, дополнительными средствами встроенного контроля.

Таким образом, в МСВ реализован эффект скользящего резервирования в силу однородности своей структуры.

p

Особенности резервирования МСВ

В МСВ возможно совместить различные виды резервирования.

1. Структурное резервирование (рис. 2).

Благодаря резервным ВК и корректирующим свойствам МА схема контроля (коррекции) и реконфигурации позволяет обнаруживать и исправлять однократные и многократные сбои, в том числе наступившие вследствие отказа одного или нескольких ВК (в том числе и резервных).

Особенности расчёта ВБР МСВ со структурным резервированием заключаются в следующем. Вычисления осуществляются по т + г ВК МСВ. Устано-

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

вим, что каждый из них является - разрядным, где: п - разрядность рабочего

динамического диапазона; т - количество основных ВК; г - количество резервных ВК.

Г

CQ

.О I m

0

1 о О

<

ч.

Этап функционирования ВК 1

Этап функционирования ВК 2

Этап функционирования ВК m

Этап функционирования резервного ВК ^+1)

Этап функционирования резервного ВК ^+г)

Рис. 2. Диаграмма работы МСВ со структурным резервированием каналов

Вывод формулы для расчета надежности основывается на следующих допущениях:

- отказ аппаратуры любого разряда в ВК приводит к отказу всего ВК и, как следствие - к его долговременному (постоянному) недостоверному функционированию;

- сбой аппаратуры любого разряда в ВК приводит к сбою всего ВК и, как следствие - к его кратковременному недостоверному функционированию;

- полная ВБР (ПВБР) МСВ - вероятность того, что число каналов, в которых единовременно произошел отказ или сбой не превышает г -1.

Так как сбои в вычислительных системах случаются в десятки и сотни раз чаще, чем долговременные отказы, то при расчете искомой ПВБР перед вводимой интенсивностью отказов 1 ставится множитель, например - 100.

Для вывода формулы ПВБР вводятся следующие допущения:

- ВБР - частный случай возникновения долговременных отказов (ВБоР) аппаратуры одного разряда ВК, описывается законом экспоненциального распределения:

а = е'1,

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

где Л - интенсивность отказов аппаратуры одного разряда; г - время (в часах);

- ВБР - как вероятность бессбойной работы (ВБсР) аппаратуры одного разряда ВК, описывается законом экспоненциального распределения:

Ь = е~100Л.

ПВБР одного ВК - это вероятность того, что в нем не произойдет ни од-

п

ного сбоя и ни одного отказа. Она рассчитывается по выражению: (аЬ)т. Следовательно, вероятность отказа (сбоя) одного ВК равна: 1 -(аЬ)т .

ПВБР МСВ, представленного на рис. 2, состоит из суммы ПВБР для случаев 0, 1, ... , г -1 отказавших (сбойных) ВК, где г - количество резервных ВК.

Например, рассматривается случай отказа I ВК, I = 0, 1, ... , г -1. Тогда количество таких случаев равно: С1т+г = )! (число сочетаний без повто-

рений) [24].

Исходя из этого, формула для расчета ПВБР: Рструктурн. резерв. МСВ со структурным резервированием примет вид:

г—1 . • I

^структуры. резерв. = ^^ Ст+г ( аЬ ) I1 — ( аЬ) ) •

1=0

2. Временное резервирование (рис. 3). В этом случае вычисления осуществляются за несколько этапов. На каждом этапе все ВК изменяют значения модуля, по которому они функционируют, а также определены один или несколько ВК, которые должны выполнять функцию резервных в процессе выявления и коррекции ошибок по окончанию всех этапов одного цикла вычислений. Позиции резервных ВК на каждом этапе изменяются.

Особенности расчёта ПВБР МСВ с временным резервированием заключаются в следующем.

Вычисления осуществляются по т ВК, каждый из которых является

тс—^ - разрядным, где: п - разрядность рабочего динамического диапазона;

с - количество этапов вычислений; т - количество ВК (здесь и далее), выполняющих функцию резервных; т1] обозначает } -й ВК на I -м этапе вычислений

({= 1, ... , с ; } = 1, ... , т); ак обозначает к -й ВК выполняющий функцию резервного в процессе выявления и коррекции ошибок, к = 1, ... , т.

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

m о

4 rt X rt ü

X

5 x л

4

си H

5

4

и

5

s

S m

Этап 1

a 1

m.

m

Этап 2

m

a

m

Этап с

m

Л

m

>

a

* s £ 2s Œ J 9т го

О Q.

, Is

S

Я I ^ О

S ш § ^

Рис. 3. Диаграмма функционирования МСВ с временным резервированием каналов

Расчет надежности данного СВ основывается на следующих допущениях:

- отказ аппаратуры одного или нескольких разрядов в ВК приводит к отказу всего ВК и, как следствие - к его долговременному (постоянному) недостоверному функционированию во всех этапах;

- сбой аппаратуры одного или нескольких разрядов в ВК при условии отсутствия аппаратуры отказавших разрядов приводит к сбою всего ВК и, как следствие - к его кратковременному недостоверному функционированию в текущем этапе;

- ПВБР СВ с временным резервированием Рврем резервир - вероятность того, что число ВК, в которых за с этапов произошел или отказ или сбой меньше, чем т-1 (согласно свойствам МА).

Для вывода формулы Рврем. резервир. вводятся следующие допущения:

- ВБоР и ВБсР аппаратуры одного разряда описываются формулами (1) и (2); ВБоР одного ВК - это вероятность того, что в нем не возникнет ни одного отказа (с детализацией до аппаратуры разрядов); она рассчиты-

п

вается с помощью выражения: атс-т, следовательно, вероятность отказа

п

одного ВК: 1 - атс-т;

- ВБсР одного ВК - это вероятность того, что в нем не возникнет ни одного сбоя в аппаратуре разрядов; она рассчитывается с помощью вып _

ражения: Ьтс-т; следовательно, вероятность сбоя в одном ВК: 1 - Ьт

n

> mc—t

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

Рврем резервир МСВ, представленного на рис. 3, определяется суммой ПВБР для случаев Ь = 0,1,..., х отказавших ВК, где х - наибольшее натуральное число, удовлетворяющее неравенству: х £ .

Например, рассмотрим случай Ь отказавших ВК {= 0,1,..., х. Тогда колись т! -Р,т/-

чество таких случаев равно Ст = —^, где т - количество ВК.

^ * (т ь) *

Таким образом, искомая Рврем резервир определяется суммой произведений

ВБР при возникновении только долговременных отказов: Рбор на ВБсР РВбср для каждого возможного количества отказов (от 0 до х).

Введем переменные: п - разрядность вычислителя; т - количество ВК; с - количество этапов; г - количество ВК, выполняющих функцию резервных в процессе выявления и коррекции ошибок, вызванных сбоями и/или отказами

п

по окончанию всех этапов одного цикла вычислений; 5 = тс-г - разрядность одного ВК; I = г - коэффициент кратности.

ВБоР СВ при отсутствии отказов (0 отказов):

n

-m

р — п тс-т

рВБоР(0 отк.) _ а .

Для количества возможных отказов от 1 до х необходимо учитывать, что в ВК, в которых произошел отказ, также могут произойти сбои и в аппаратуре остальных разрядов, которые уже не влияют на общую Рврем резервир, хотя имеют

место быть. Поэтому Рнедостов. раб. одн. ВК = 1 -(аЪ) - полная вероятность недостоверной работы одного ВК, которая в себя включает сумму сочетаний произведений ВБоР на ВБсР для аппаратуры всего возможного количества разрядов в одном ВК. Если из Рнедостов. раб. одн. ВК вычесть произведение ВБоР (при возникновении только долговременных отказов) для одного ВК а5 на вероятность сбоя в одном ВК (сумма произведений возможных сочетаний ВБсР для всего возможного количества сбоев в одном ВК):

±СЪ-ь (1 -Ъ) ,

з=1

определится составляющая общей формулы вычисления Рврем резервир для одного отказавшего ВК:

5

1 -(аЪ )5 - а5 £ СЪ-3 (1 - Ъ) 3.

з=1

Тогда для одиночного отказа:

с

,у(т-1)/1 Лч 1

^ВБоР

1 -(ab)s -as f^Cib'-j(1 -b)3 J=1 ;

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

Для двух отказов:

P

ВБоР

m(m -1 as(m-2)(1 - a5)2 2

1 -(ab)s - as £ Cjbs-j (1 - ЬУ j=i

и т.д. Формула для ВБоР СВ, учитывающая только долговременные отказы :

с \

P

ВБоР

£ Cmas (m-i)(1 - as )l

i=1

1 -(ab)s -as£Cjbs-j(1 -b)j j=1 J

где х - наибольшее возможное количество отказов ВК, при котором вычислитель сохраняет работоспособное состояние.

Затем находится ВБсР РВБсР для I - произвольного количества возможных отказов {= 0,1,..., х. При { отказах выполняется процедура реконфигури-рования МСВ путем сокращения количества ВК (рис. 4). Схема контроля и коррекции в таком случае предназначена для коррекции ошибок, вызванных сбоями за с этапов при количестве (т - {) с модулей МА, а количество сбоев, которое она способна корректировать уменьшится до: т -1 - и.

Этап 1

Этап 2

Этап с

CQ a j m12 • • • m1c

О

го

I

го

X -Û I -О

ш

U

s т -Û

CQ

отказ

Л

отказ

m2 a 2 • • • m2C

У

m1 m2 • • • aT

m m

* s

£ s

го

§ £

тс s

s

2 I ^ О

С *

n ш

§ ^

J

Рис. 4. Диаграмма функционирования МСВ с временным резервированием ВК в случае отказа I каналов

Для нахождения РВБсР необходимо определить все сочетания количеств сбоев за с этапов, сумма чисел в каждом из которых меньше, чем т - И.

Например, для т = 8, с = 2, т = 8, I = 1 (рис. 5) максимальное количество сбоев х, при котором вычислитель сохраняет работоспособное состояние равно 4. В таблице 1 представлены допустимые сочетания количеств сбоев за 2 этапа, сумма чисел в каждом из которых не превышает Т-1 .

DOI: 10.24411/2410-9916-2019-10414

s

Системы управления,связи и безопасности №4. 2019

Systems of Control, Communication and Security ISSN 2410-9916

Таблица 1 - Допустимые сочетания количеств сбоев «первый этап »/«второй этап», при г = 8

0/0 1/0 2/0 3/0 4/0 5/0 6/0 7/0

0/1 1/1 2/1 3/1 4/1 5/1 6/1 7/1

0/2 1/2 2/2 3/2 4/2 5/2 6/2 7/2

0/3 1/3 2/3 3/3 4/3 5/3 6/3 7/3

0/4 1/4 2/4 3/4 4/4 5/4 6/4 7/4

0/5 1/5 2/5 3/5 4/5 5/5 6/5 7/5

0/6 1/6 2/6 3/6 4/6 5/6 6/6 6/ 6 7/6

0/7 4/7 3/7 3/7 4/7 5/7 6/7 7/7

i— Этап 1 Этап 2

GQ

0 ^

ГО

1

ГО ^

X _о I -О

ш

IS ^

и s т .û m

оо

а

m

а

m

а

m,

а

m

m

а

m

а

m

а

m

а

s

s

j

го

Q.

S

-е-

1 X

о

5É

ш

о.

s

s

s

J

ас

ш

о.

о.

о

2£

ОС

о

о.

1-

X

о

sé

с

го

1-

m

Рис. 5. Диаграмма функционирования МСВ с временным резервированием ВК, при t = 8, l = 1, с = 2

РВБсР для такого вычислителя будет состоять из суммы произведений значений РВБсР для первого этапа на значения РВБсР для второго этапа (для допустимых сочетаний сбоев из таблицы 1).

2

1

1

2

2

3

1

4

2

5

1

6

2

7

1

8

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

РВБсР для произвольного этапа РВБсР эт.: Т-У с

РВБсР эт. = X Ст °э) (1 - Ь ) ,

Сэ =0

где: у - число, зависящее от содержимого ячейки в таблице 1; сэ - переменная произвольного этапа, принимающая значения от 0 до т - у. Таким образом, Рвбср вычислителя, представленного на рис. 5:

7 7-с1

РВБсР = £ £С81С82b с1=0 с2 =0

c2U s

c1+c2

Исходя из предыдущего примера, выводится формула для расчета РВБсР для вычислителя с произвольными с , т и т :

t-1 t-1-с1 t-1-сс-1 c

P

m - £ Cp

ВБсР

Z__ _ 1 _c-1 - - ^^ p / \

= £ £ - £ П cmb ^ - J

c1 =0 c2 = 0

Сс =0 к =1

Замечание: для нахождения Рврем резервир в (4) необходимо от предела каждой суммы вычитать произведение I • г для каждого возможного количества отказов.

Искомая Рврем. резервир.

вышесказанного замечания:

является произведением формул (3) и (4) с учетом

x

P

врем. резервир.

=£cma

i s

(1-as )l

i=1

1-(ab)s -as£Cjbs-j(1-by j=1

x

x

t-1-li t-1-l-i-c1 t-1-H-cc-1 c ^

£ £ - £ ПСЬ 1 '=' J

с =0 c2 =0 cc =0 k=1

C \

£ Cp p=1

J

3. Структурно-временное резервирование. Наиболее полно виды резервирования в модулярных системах ЦОИ исследованы профессором Краснобае -вым В. А. [25] для проектирования бортовых специализированных вычислительных комплексов баллистических ракет и космических аппаратов, функционирующих в реальном времени. В статье использованы введенные им частные понятия первичной (естественной) и вторичной (искусственной) избыточности.

Первичная (структурная, информационная, функциональная) избыточность - избыточность существующая, обусловленная природой создания применяемой системы счисления. Вторичная (структурная, информационная, функциональная, временная и нагрузочная) избыточность - избыточность искусственно вводимая в систему ЦОИ для улучшения ее отдельных характеристик (производительности, надежности, достоверности, помехоустойчивости, отказоустойчивости и пр.).

c

c

p

=1

p

s

DOI: 10.24411/2410-9916-2019-10414

Системы управления,связи и безопасности №4. 2019

Systems of Control, Communication and Security ISSN 2410-9916

Сочетание структурной (первичной) и временной (вторичной) избыточности представляет особую актуальность виду того, что в вычислительных системах сбои и отказы имеют различную интенсивность. В трудах проф. Крас-нобаева В. А. данное сочетание упомянуто, однако вопрос исследования подобных вычислительных структур и расчет их надёжностных характеристик остается открытым.

Предлагается структурно-функциональная модель МСВ со структурно-временным резервированием ВК, представленная на рис. 6.

В этом случае вычисления также осуществляются в несколько этапов. На каждом этапе:

- каждые т основных ВК изменяют значение модуля, по которому они функционируют;

- определены г ВК, которые выполняют функцию резервных в процессе выявления и коррекции ошибок, вызванных сбоями и(или) отказами по окончанию всех этапов одного цикла вычислений;

- при помощи схемы контроля и коррекции осуществляется выявление и коррекция сбоев и отказов на каждом этапе за счет г резервных ВК;

- резервные ВК сохраняют свои значения базисных модулей на каждом этапе. Затем обратный преобразователь выдает вычисленное при помощи всех используемых базисных модулей значение результата, представленного в ПСС.

Этап 1

Этап 2

Этап

Этап c

Рис. 6. Структурно-функциональная модель МСВ со структурно-временным резервированием ВК

а

m

m

а

m

m

а

m

m

r

r

r

r

r

r

Разработка модели процессорного элемента, предназначенного для выполнения вычислений по произвольному модулю

Для организации временного и структурно-временного резервирования МСВ необходимо, чтобы каждый ВК был способен функционировать по произвольному заранее заданному модулю. В результате анализа работ по модулярным вычислительным системам сделан вывод об отсутствии единого подхода к функционированию ВК по различным модулям [26-28]. Предлагается подход,

DOI: 10.24411/2410-9916-2019-10414

Системы управления,связи и безопасности №4. 2019

Systems of Control, Communication and Security ISSN 2410-9916

основанный на том, что операции кольца целых чисел могут быть интерпретированы как подмножество функций к -значной логики (рис. 7) [29, 30].

Рис. 7 - Подмножество операций в кольце целых чисел, интерпретируемое как подмножество функций алгебры к -значной логики

Под функцией /(к )(Х1, х2,..хп) алгебры многозначной логики (ФАЛ) от

п переменных х1, х2,..., хп будем понимать логическую функцию, заданную на

множестве {0,1,..., к -1}, значения аргументов которой принадлежат этому же

множеству, где к - значность ФАЛ. Любую многозначную ФАЛ можно представить в виде арифметического полинома [22]:

кп -1

'

p(k)(xl, x2' xn) _ X qik)X1 X22 X

i=0

где к) - коэффициенты арифметического полинома, такие, что д(к) е Q (Q - множество рациональных чисел); х1, х2,..., хп - аргументы ФАЛ; хи е{0,1, ..., к -1} (и = 1,2,..., п); (¿1^2 •••1п)к - представление параметра г в к -ичной системе счисления:

(¥г.Л)к = X iukk-u (iu î{0,1, ..., к -1}); X

u=1

X

iu * 0,

1, iu = 0.

В к -значной логике могут быть определены алгебраический и матричный методы построения арифметического полинома (6) [31].

Прямое и обратное матричное преобразование в к -значной логике определяется соответственно выражениями [22]:

P(k ) = N-K kn S, S = K -lP(k ),

—1

где - нормализующий множитель; К^ и К^ - соответственно матрицы

прямого и инверсного арифметического преобразования размерности кп х кп (базис преобразования); 8 - вектор истинности к -значной ФАЛ:

n

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

S =

3

S

T

где Б(г) - числовое значение, принимаемое к -значной ФАЛ на г -м наборе переменных; вектор коэффициентов (спектр) арифметического полинома (6):

P ( k ) =

(k) (k) Го г1

q

(k) kn -i

пень:

Матрицы Kkn и Kk„ определяются кронекеровским возведением в сте-

к kn = к k ; к -П = к-1,

7=1 М

где Кк и К-1 - базовые матрицы прямого и обратного преобразования (таблица 2 - для к = 2,..., 6).

Таблица 2 - Базовые матрицы прямого и обратного преобразования

к -значной логики

k

K

k

к

-1

2 " 1 0" -1 1 1 0" 1 1

3 2 0 0 -3 4 -1 1 -2 1 1 0 0 111 1 2 4

4 6 0 0 0 -11 18 -9 2 6 -15 12 -3 -1 3 -3 1 10 0 0 1111 12 4 8 1 3 9 27

24 0 0 0 0 1 0 0 0 0

5 -50 96 -72 32 -6 11 1 1 1

35 -104 114 -56 11 1 2 4 8 16

-10 36 -48 28 -6 13 9 27 81

1 -4 6 -4 1 1 4 16 64 256

6

120 -274 225 -85 15 -1

0 0 0 0

660 -600 400 -150

-770 1070 -780 305

355 -590 490 -205

-70 130 -120 55

5 -10 10 -5

0 24 -20 35 -10 1

0 1 4 9 16 25

0 1 8 27 64 125

0 0 11 16 32 81 243 256 1024 625 3125

Преобразования (7) и (8) называются соответственно прямым и обратным матричным преобразованием. Полученная пара преобразований имеет много общего с теоретико-числовыми преобразованиями методов ЦОИ [32-34] и в [22, 30] названа логическим теоретико-числовыми преобразованием.

Пусть т > к, где к - значность логики и т - простое, тогда произвольная ФАЛ может быть представлена арифметическим полиномом [22]:

)

kn -1

X Pix1 x2 i=0

X^n

••xn

m

гДе: Pi, XU e Zm ; Pi

Г

m

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

Выражение (9) позволяет реализовать функцию к -значной логики на основе модулярной формы арифметического полинома. Согласно [35, 36] модулярные преобразования обладают рядом полезных свойств, позволяющих ограничить величину результатов промежуточных вычислений заданного выражения.

Если заданы к (значность логики) и п (количество переменных), то можно сформировать для них соответствующий набор конъюнкций степеней переменных при представлении любой ФАЛ посредством арифметического полинома. Он будет выглядеть следующим образом:

г0x0 ••• Х°

X1 x2 xn 0 0 1 X1 Х2 • ' ' Xn

xk-1 xk-1 x1 x2

-1

Таким образом, имея соответствующие конъюнкции степеней переменных (при заданных к и п ) существует возможность представить любую ФАЛ к -значной логики на основе модулярной формы арифметического полинома, подставив в (9) соответствующие ей коэффициенты.

Пример. Выражаются различные ФАЛ, соответствующие арифметическим операциям при к = 3 и п = 2.

Шаг 1. Представляются соответствующие конъюнкции степеней переменных и значения различных ФАЛ на соответствующем наборе значений переменных (таблица 3).

Таблица 3 - Конъюнкции степеней переменных и соответствующие значения

ФАЛ

Х1Х2 Конъюнкции переменных /1(xl, Х2) — 1Х1 + Х^2 fjX Х2) —1Х1+ X2I3 /з(Х1, Х2) — Iх! + Xz|4 ЛХ Х2) — Xi + x>\5

00 1 0 0 0 0

01 х2 1 1 1 1

02 Х22 0 2 2 2

10 х1 1 1 1 1

11 х1х2 0 2 2 2

12 х1х2 1 0 3 3

20 х2 0 2 2 2

21 х1х2 1 0 3 3

22 22 х1 х2 0 1 0 4

Шаг 2. Векторы принимаемых значений:

Т

для /1(х1, х2) = + х2|2 ^ 8 = [0 1 0 1 0 1 0 1 0]\ для /2(х1, х2) = |х1 + х2|3 ^ 8 = [0 1 2 1 2 0 2 0 1]Т,

n

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

для /з( x—,

X2) = |X1 + X214

для /4 ( X—,

X2) = |X1 + X215

S = [0 1 2 1 2 3 2 3 0]T S = [0 1212323 4]T

K 3 =

200

-3 4 -1

K 32 =

1 - -2 1

4 0 0 0 0 0 0 0 0

-6 8 -2 0 0 0 0 0 0

2 -4 2 0 0 0 0 0 0

-6 0 0 8 0 0 -2 0 0

9 -12 3 -12 16 -4 3 -4 1

-3 6 -3 4 -8 4 -1 2 -1

2 0 0 -4 0 0 2 0 0

-3 4 -1 6 -8 2 -3 4 -1

1 -2 1 -2 4 -2 1 -2 1

Шаг 3. Выполняется прямое преобразование (7) для всех функций, которые затем представляются в виде модулярной формы (9):

P1

:—Ka 2 S 4 3

4 0 0 0 0 0 0 0 0 0 0

-6 8 -2 0 0 0 0 0 0 1 8

2 -4 2 0 0 0 0 0 0 0 -4

1 -6 0 0 8 0 0 -2 0 0 1 1 8

9 -12 3 -12 16 -4 3 -4 1 0 -32

4 -3 6 -3 4 -8 4 -1 2 -1 1 4 16

2 0 0 -4 0 0 2 0 0 0 -4

-3 4 -1 6 -8 2 -3 4 -1 1 16

1 -2 1 -2 4 -2 1 -2 1 0 -8

Xx?

X2 X

„2 „2

P

1 ( X1, X2 ) — 2 X2 X2 + 2 X1 8 X1X2 + 4 X1X2 x— + 4 X1X2 2 X1X2,

mi(3)( xl, X2) :

2 x2 + 4 X? + 2 X1 + 2 X1X2 + 4 xX + 4 x—2 + 4 x—2 x2 + 3x1 x2

X1 X2

1 X2

X1 X2

P2(3) — — K 32 S —

4

k32

" 4 0 0 0 0 0 0 0 0 0 0

-6 8 -2 0 0 0 0 0 0 1 4

2 -4 2 0 0 0 0 0 0 2 0

1 -6 0 0 8 0 0 -2 0 0 1 1 4

9 -12 3 -12 16 -4 3 -4 1 2 21

4 -3 6 -3 4 -8 4 -1 2 -1 0 4 -15

2 0 0 -4 0 0 2 0 0 2 0

-3 4 -1 6 -8 2 -3 4 -1 0 -15

1 -2 1 -2 4 -2 1 -2 1 1 9

X2 X1

X1X22

XlXi

2

xx12 xx22

X1 X2

(3),

21

2 (x1, x2) = x2 + X1 + X1X2

15 4

X1X2

15 2 + 9 2 2 — xi x2 + — xi x2,

(3) 2 2

m ( X—, X2 ) — X2 + X— + 4 X—X2 + X— X2

5

5

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

P3(3)=1 3 4 K 32 S =

" 4 0 0 0 0 0 0 0 0 "

-6 8 -2 0 0 0 0 0 0

2 -4 2 0 0 0 0 0 0

_ 1 _ 4 -6 0 0 8 0 0 -2 0 0

9 -12 3 -12 16 -4 3 -4 1

-3 6 -3 4 -8 4 -1 2 -1

2 0 0 -4 0 0 2 0 0

-3 4 -1 6 -8 2 -3 4 -1

1 -2 1 -2 4 -2 1 -2 1

р(3)( Xi, x2) _ x2 + X1 - 22 4 X1X2 + 4 X1X2 + 4x1 X2 - 4 x2

^3(3)( Xi, x2) _ X2 + X1 + X1X2 + 4 X1X2 + 4 X12 X2 + X12 x:

P (3) _ 1 P4 _ 4 K 32 S =

" 4 0 0 0 0 0 0 0 0

-6 8 -2 0 0 0 0 0 0

2 -4 2 0 0 0 0 0 0

1 -6 0 0 8 0 0 -2 0 0

9 -12 3 -12 16 -4 3 -4 1

4 -3 6 -3 4 -8 4 -1 2 -1

2 0 0 -4 0 0 2 0 0

-3 4 -1 6 -8 2 -3 4 -1

1 -2 1 -2 4 -2 1 -2 1

0 " 0 "

1 4

2 0

1 1 4

2 _ -4

3 4 4

2 0

3 4

0 -4

x2 x

xi x2 X1X2

2 1

x2 x2 X1 X2

0 0

1 4

2 0

1 1 4

2 = — 0

3 4 0

2 0

3 0

4 0

xix2

2

xx12xx22 X1 X2

Р4 ) (Х\, Х2 ) — Х2 + Хц,

(Х1, Х2) — |Х2 + Х1У •

На рис. 8 изображена структурная модель процессорного элемента, реализующего сложение по модулю 2, 3, 4 и 5. Таким образом, появляется возможность реализовать любую ФАЛ (в частности, осуществлять арифметические операции по произвольному модулю), представляя их в виде арифметических полиномов (6). Применяя (9) можно получить модулярные формы данных полиномов.

На рис. 9 представлена обобщенная структурная модель процессорного элемента, реализующего любые логические операции, в частности осуществляющего арифметические операции по произвольному модулю. Посредством выбора через шину управления и мультиплексоры необходимого регистра, содержащего коэффициенты полинома, соответствующего необходимой операции, осуществляется вычисление значения модулярной формы арифметического полинома: ¡!>к ^ (Х1, Х2,..., Хп), соответствующей вычислениям по произвольному модулю.

5

x

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

m

Рис. 8. Структурная модель процессорного элемента, реализующего сложение по модулю 2, 3, 4 и 5 (МБ - мультиплексоры, «&» - блоки двуместных

^-значных конъюнкторов)

Р01: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

Шина управления

/У

Г

s О. с;

S о."

I-

UO;

V

ri p2 Pm

p1 pi2 P1m

Pk'p Pk2n -1 r"-1

aï i

С

LI

P2kn-1+kn-2 x1 x2

P2kn-1+kn-2 X1 xn

V

Pr-fi

Ж]

Pkn-2x2

m

Рис. 9. Обобщенная структурная модель процессорного элемента, реализующего операции по произвольному модулю

1

x

x

2

x

п

&

I! &

¡¡¡j &

&

I k-1 k-1 k-1

P, n-1x x2 "'xn

&

Работа временных ВК по произвольному модулю во временном и структурно-временном резервировании МСВ основана на реализации вычислений посредством представления многозначных ФАЛ в виде арифметических полиномов, коэффициенты которых хранятся в регистрах коэффициентов вычислительных задач (рис. 10).

Однородные МСВ со структурно-временным резервированием (включая резервные) являются составной частью многофункциональной системы МСВ (СмМСВ) ЦОИ БЛА, модель которой изображена на рис. 11. В ней осуществляется скользящее резервирование МСВ путем перекоммутации потоков данных и регистров коэффициентов вычислительных задач на сравнительно малое количество резервных МСВ.

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

Модулярный резервированный специ ализированный вычислитель

Регистры коэффициентов вычислительных задач

Устройство управления

Регистр адреса

Рис. 10. Структурно-функциональная модель МСВ со структурно-временным

резервированием каналов

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

Методика расчета ПВБР бортовых МСВ со структурно-временным резервированием

Рассчитывается ПВБР МСВ со структурно-временным резервированием, модель которого представлена на рис. 6. Вычислитель функционирует по т + г ВК, каждый из которых является тС_т- разрядным, где: п - разрядность его рабочего динамического диапазона; т - количество основных ВК; г - количество резервных ВК с - количество этапов; т - количество ВК, выполняющих функцию резервных в процессе выявления и коррекции ошибок, вызванных сбоями и(или) отказами по окончанию всех этапов одного цикла вычислений.

УСТРОЙСТВО УПРАВЛЕНИЯ

Регистр адреса операции 1

Регистр адреса операции 2

Регистр адреса операции N

Регистры коэффициентов вычислительной задачи 1

ПЗУ Регистры коэффициентов вычислительной задачи 2

Регистры коэффициентов вычислительной задачи N

Вычислитель 1

Вычислитель 2

Вычислитель N

Резервный вычислитель 1

Резервный вычислитель Я

Поток данных от датчика 1 АЦП 1

Поток данных от датчика 2 АЦП 2

Поток данных от датчика N АЦП N

Рис. 11. Структурная модель отказоустойчивой многофункциональной СмМСВ ЦОИ БЛА

При расчете надежности данного МСВ используем допущения:

- отказ в аппаратуре любого разряда ВК приводит к отказу всего ВК;

- сбой в аппаратуре любого разряда ВК приводит к сбою во всем ВК и, как следствие - к его кратковременному нарушению работоспособности;

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

- ПВБР МСВ - вероятность того, что общее количество ВК, в которых произошли отказы и/или сбои (с учетом возможной коррекции) не превышает t -1.

Аналогично вышерассмотренным случаям перед вводимой интенсивностью отказов X будем ставить множитель, например 100.

Для вывода формулы ПВБР вводятся следующие допущения:

- ВБР - частный случай возникновения долговременных отказов (ВБоР) аппаратуры одного разряда ВК, описывается законом экспоненциального распределения:

_ -It

^ВБоР р. - e ,

где X - интенсивность отказов аппаратуры одного разряда; t - время (в

часах);

- ВБсР аппаратуры одного разряда ВК ^ВБсРр.:

¿ВБсР р. - е •

Тогда ВБоР одного ВК:

n

a -( РВБоРр. )mc-t .

ВБсР одного ВК:

n

b -( РВБсРр.)mc-t .

Теоретически максимально возможное количество отказов основных каналов равно x (при условии: xc£t-1). Максимально возможное количество отказов резервных каналов равно r (в этом случае не будет осуществляться коррекция на каждом такте) при допустимом количестве отказов и сбоев основных ВК. То есть наибольшее общее число возможных отказов равно x + r.

Будем рассчитывать ВБсР вычислителя для каждого возможного сочетания количеств отказов основных и резервных ВК. Сумма этих количеств каждый раз не должна превышать x+r. Каждой такой паре чисел будет соответствовать схема, подобная схеме на рис. 6. Для каждой такой схемы будет рассчитываться ВБсР.

ПВБР МСВ со структурно-временным резервированием ^>схрукх-врем. рез.

определяется как сумма произведений ВБоР на ВБсР для каждого сочетания чисел возможных отказов основных и резервных ВК.

ВБсР каждой схемы будет находиться с учетом возможности коррекции сбоев на каждом такте «при помощи» «оставшихся» резервных ВК и равна сумме ВБсР для каждого возможного сочетания сбоев в каждом такте.

На рис. 12а и 12б изображен общий алгоритм расчета Р^у^^м. рез.. Команды написаны на языке Wolfram Mathematica.

Описание последовательности вычислений.

Шаг 1 (блоки 1 и 2, рис. 12a). Ввод исходных данных: n - разрядность рабочего динамического диапазона; m - количество основных ВК; t - количество ВК, выполняющих функцию резервных в процессе выявления и коррекции

DOI: 10.24411/2410-9916-2019-10414

о O

1-о

1-о

1-о о

о

со

СП

-рь

Ввод исходных данных:

п, т, т. А, с, г, I

Вычисление ВБоР одного ВК а;

вычисление ВБсР одного ВК Ь: ъ;_г100ЧЕЦ обнуление искомого значения р^,,^

К текущему значению переменной х прибавляется 1:

X :_ X + 1

Формирование массива Е размерности [ х + 1)[ г +1 |х 2 сочетаний с повторениями допустимых значений количеств отказов основных и резервных ВК:

Е:_ Тир 1е8[(Кап§е[0, х],Кап§е[0, г]}]

Организация цикла с параметром ¡, принимающим значения от 1 до

[ х + 1)[г + 1):

/_1, Гх+1Тг+11

Вычисление ВБоР для текущей строки элементов массива Е:

°ВЕ„Р _ СЕ Ы1[«Ъ Г _ Е '""С _ - )Е [,Д1х СЕ ['¿ЦаЪ )Г _ Е ['-21(1 _ аЪ )Е ['"21

Для текущей строки массива Е:

ц:_ "т _1) _ I • Е[Щ;

П:_[г_1)_ Е[г,2]; формирование массива 6 сочетаний с повторениями из ц по с размерности

[ц+11 хс

Для текущей строки массива Е:

- обнуление значения ВБсР :

Р :_ 0;

РВБсР : 0

-вычисление текущего количества е основных ВК: е, :_е_ Е[Щ;

- вычисление текущего количества ^ резервных ВК: г _ Е[/,2].

о

Вывод значения Рс

структ.-врем. рез

Конец

Рис. 12а. Блок-схема алгоритма расчета ПВБР МСВ со структурно-временным резервированием

(Л У (А г* №

3

(А

О -ь

П

О

п о 3 3

с

о"

0)

о

а

а. т

№ О

с

сл сл

1-о

переменной х: р _ о- х _ 0

^ рструкт.-1рем. рез  0; х  0

о O

1-о

1-о

1-о о

о

со

СП

ил

Организация цикла с параметром j, принимающим значения от 1 до ( ц + 1 4с:

} = 1, [ц + 11'

Организация цикла с параметром к, принимающим значения от 1 до с :

к = 1, с

Обнуление содержимого ячейки [г,}] массива О

о[г, }]:= о

К текущему значению Рв бср прибавляется вычисленное значение ВБсР текущей строки массива О :

РвбсР=

К текущему значению

структ. -врем. рез.

прибавляется вычисленная полная ВБР для текущей строки массива Е:

структ-врем. рез. структ-врем. рез.

Р„,

з. + РВКпР РВБ

Рис. 12б. Блок-схема алгоритма расчета ПВБР МСВ со структурно-временным резервированием

(Л У (А г* №

3

(А

О -ь

п

о

п о 3 3

с

о"

ш

о

а

а. т

№ О

с

сл сл

1-о

Systems of Control, Communication and Security

ISSN 2410-9916

ошибок, вызванных сбоями и(или) отказами по окончанию всех этапов одного цикла вычислений; 1 - интенсивность отказов аппаратуры одного разряда; с -количество этапов; г - количество резервных ВК; I - коэффициент кратности (т1 = т).

Шаг 2 (блоки 3-5, рис. 12а). Вычисление ВБоР одного ВК а, ВБсР одного ВК Ь, обнуление искомого значения Рструкт -врем рез - ПВБР для схемы структурно-временного резервирования МСВ и максимально возможного х - количества отказов основных ВК посредством организации цикла с предусловием.

Шаг 3 (блок 6, рис. 12а). Формирование массива Е размерности (х +1)( г + 1)х 2 сочетаний с повторениями допустимых значений количеств отказов основных и резервных ВК.

Шаг 4 (блок 7, рис. 12а). Организация цикла с параметром I от 1 до (х +1)( г +1) - общего количества строк массива Е:

Начало цикла для г.

- (блок 8, рис. 12а) вычисление ВБоР Рвбор для текущей строки элементов массива Е;

- (блоки 9, 10, рис. 12а) для текущей строки массива Е:

вычисление максимального текущего количества ц сбоев в основных ВК за с этапов;

вычисление текущего максимального количества 77 сбоев в резервных ВК;

формирование массива О размерности (/ + 1)с х с сочетаний с повторениями из / по с для определения строк, в которых сумма количеств сбоев за с тактов будет меньше или равна /;

обнуление значения ВБсР РВБсР для текущей строки массива Е;

вычисление текущего количества т1 основных ВК;

вычисление текущего количества г1 резервных ВК;

- (блок 11, рис. 12б) организация цикла с параметрами для } от 1 до

(/ + 1)с - общего числа строк массива О (вычисление ВБсР РВБсР для

текущей строки массива Е ).

Начало цикла для }.

- (блок 12, рис. 12б) организация цикла с параметрами для к от 1 до с -числа этапов (учет корректирующих способностей г резервных ВК):

Начало цикла для к .

- (блоки 13 и 14, рис. 12б) если текущее значение элемента массива О меньше или равно 7 тогда его значение обнуляется, иначе - оставляется без изменений.

Конец цикла для к .

- (блок 15, рис. 12б) если сумма значений в текущей строке массива О меньше или равна /, то к текущему значению РВБсР прибавляется вычисленное по формуле:

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

П с,

к=1

G[ j, к ]

cm "X G[j,к ]

m1

b

(1 - b )к=

IG j, к]

значение ВБсР текущей строки массива О (блок 16, рис. 12б), иначе -значение РВБсР остается без изменения.

Конец цикла для ^ .

- (блок 17, рис. 12б) текущее значение ^>структ.врем рез суммируется с произведением РВБоРРВБсР " ПВБР для текущей строки массива Е;

Конец цикла для I.

Шаг 5 (блок 18, рис. 12а). вывод значения ПВБР для МСВ со структурно-временным резервированием Рструкт.-врем. рез..

Оценка

По сравнению с модулярными процессорами определение и оперативная коррекция ошибок, наступивших в результате сбоев и(или) отказов в процессорах, функционирующих в ПСС, возможна при условии одновременной работы нескольких устройств по принципу голосования (например «2 из 3») с внешними средствами контроля (СК) или по принципу дублирования элементов, в каждом из которых присутствуют встроенные средства контроля. На рис. 14 представлены надежностные схемы для этих двух случаев.

Дублирование

Мажорирование «2 из 3»

Щ СК

1

СК

1 СК S 1 maj

Рис. 14. Надежностные схемы для случаев дублирования (со встроенными средствами контроля) и мажорирования «2 из 3» процессоров, функционирующих в ПСС

Опираясь на вышеописанные допущения, представим формулы ПВБР п-разрядных СВ, функционирующих в ПСС:

РДУБЛ = 2

2n

P

3

МАЖ

3n

к=1

DOI: 10.24411/2410-9916-2019-10414

Системы управления,связи и безопасности №4. 2019

Systems of Control, Communication and Security ISSN 2410-9916

На рис. 15 изображена сравнительная оценка ПВБР различных 64-разрядных вычислителей, в которых используются традиционные и предложенные способы резервирования.

Время

Рис. 15. Сравнительная оценка надежности вычислителей равной разрядности (64 бит), использующих различные виды резервирования

ПВБР для каждого случая зависит от введения различного рода избыточности (например, для дублирования, мажоритарной схемы и структурного резервирования вводится аппаратная избыточность, для временного резервирования - временная, а для структурно-временного - и аппаратная и временная). Для случая резервирования в МСВ появляется еще и диапазонная избыточность - отношение количества резервных и(или) резервных во времени модулей к общему количеству модулей. В таблице 3 приведена сравнительная характеристика избыточности для каждого вышеописанного случая резервирования.

Достоинством структурно-временного резервирования является наивысшая (по сравнению с другими видами резервирования) отказоустойчивость (рис. 15) за счет коррекции, осуществляемой на каждом этапе и сравнительно низкие аппаратурные затраты. Недостатком является увеличение длительности вычислений. Не смотря на это, он является несущественным при условии достижения требуемой цели решения вычислительной задачи.

DOI: 10.24411/2410-9916-2019-10414

Системы управления,связи и безопасности №4. 2019

Systems of Control, Communication and Security ISSN 2410-9916

Таблица 3 - Сравнительная характеристика избыточности для различных видов резервирования МСВ (п = 64; т = 8; г = 3; с = 3; Т = 8) и

вычислителей в ПСС

Вид избыточности/ Вид резервирования Аппаратная Временная Диапазонная

ПСС:дублирование = 0,5(50%) - -

ПСС: мажорирование (2 из 3) ^ = 0,66(66%) - -

МА: структурное + = 0,27(27%) m+r v 7 - + = 0,27(27%) m+r v 7

МА: временное - с = 3 (300%) = 0,33(33%) mc v 7

МА: структурно-временное + = 0,27 (27%) m+ r с = 3 (300%) r+T = 0,41(41%) mc+r v 7

Для оценки предложенного в статье решения показатели надежности СВ в ПСС, функционирующих на борту действующих БЛА, принимаются за требуемые параметры. В условиях повышения многозадачности систем СВ (СмСВ), при фиксированных мерах по обеспечению надежности средств обработки информации БЛА, неизбежно снижение их надежности. На рис. 16 представлены варианты систем СВ, надежность которых рассчитывается в ходе оценки.

Система специализированных вычислителей

Вариант 1

СмСВ без резервных СВ

Вариант 2

СмМСВ без резервирования на системном уровне

Вариант 3

СмСВ с резервными СВ

Вариант 4

СмМСВ с резервированием на

системном уровне

и со структурно-временным резервированием каждого МСВ

Рис. 16. Варианты структур СмСВ для оценки надежности

ПВБР одного СВ в ПСС вычисляется по формуле: р = ( е-1е-1001 )П,

где: X - интенсивность отказов в аппаратуре одного разряда; г - время (в часах); п - количество разрядов; 100 - оговоренный выше множитель. Для простоты расчетов предполагается, что СмСВ перспективных БЛА состоит из СВ равной разрядности и равной надежности. Тогда ПВБР СмСВ (рис. 16, вариант 1) вычисляется по формуле:

РСмСВ псс =(е е ) ,

где N - количество СВ в системе (количество одновременно решаемых вычислительных задач). В действительности ПВБР СмСВ является произведением ПВБР каждого СВ, входящего в систему.

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

Требуемое среднее время наработки на отказ (СВНО) вычисляется по формуле:

¥

Т = | р&. о

Классический способ достижения требуемого СВНО СмСВ в ПСС - дублирование, троирование и т.д. (рис. 16, вариант 3) (многократное резервирование со встроенными средствами контроля). На рис. 17 изображены зависимости ПВБР СмСВ в ПСС при различной кратности резервирования элементов для

начальных условий: N = 5; п = 64 (бит); 1 = 10-6 (часов). Результаты расчетов СВНО для СмСВ в ПСС с различной кратностью поэлементного резервирования изображены на рис. 18. Для достижения условия: ТСмСВ > Т, где ТСмСВ -

СВНО для СмСВ в ПСС, необходимо применить 5-ти кратное резервирование элементов системы (равное количеству элементов). Коэффициент избыточности при этом равен -4. На рис. 19 изображена надежностная схема 5-ти кратного

поэлементного резервирования с встроенными средствами контроля СмСВ, состоящей из 5 элементов.

1,0

0,8

Я 0,6

СмСВ в ПСС с поэлементным 5-ти кратным резервированием

СмСВ в ПСС с поэлементным дублированием

ПВБР традиционного СВ в ПСС

Время

Рис. 17. Зависимости ПВБР традиционного СВ в ПСС и ПВБР СмСВ в ПСС (рис. 16, вариант 3) при различной кратности резервирования элементов

0,4

0,2

100

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

180 160 140 120 100 80 60 40 20 0

hH

1СВв ПСС

СмСВ в ПСС без резерва

СмСВ в ПСС с поэлементным дублированием

СмСВ в ПСС с поэлементным троированием

СмСВ в ПСС с поэлементным 4-х кратным резервированием

СмСВ в ПСС с поэлементным 5-ти кратным резервированием

Рис. 18. Диаграмма СВНО

Рис. 19. Надёжностная схема 5-ти кратного поэлементного резервирования СмСВ в ПСС с встроенными средствами контроля (рис. 16, вариант 3), состоящей из 5 элементов

Далее оценивается надежность СмМСВ со скользящим резервированием МСВ (рис. 16, вариант 4). Надежность каждого из МСВ обеспечивается структурно-временным резервированием со схемой контроля, коррекции и реконфигурации (СККР). ПВБР каждого МСВ рассчитывается по вышеописанной методике. Для простоты расчетов предполагается, что СмМСВ перспективных БЛА состоит из МСВ равной разрядности и равной надежности. Исходными условиями для расчета ПВБР МСВ будут: т = 8; г = 3; с = 2; т = 8; п = 64 (бит);

1 = 10-6 (часов); множитель интенсивности равен 100.

Для достижения требуемого СВНО СмМСВ применяется скользящее резервирование с одним резервным элементом. Надёжностная схема подобной системы изображена на рис. 20.

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

iL iL

iL iL

СККР

Рис. 20. Надёжностная схема скользящего резервирования элементов в СмМСВ, со структурно-временным резервированием

Расчеты, результаты которых изображены на рис. 21, 22, показывают, что требуемое СВНО достигается с превышением в 3,071 раза.

Время

Рис. 21. Зависимости ПВБР традиционного СВ в ПСС, ВБР СмМСВ без резервных МСВ

600 500 400 300 200 100 0

1 СВ в ПСС

СмМСВ без резервных МСВ

СмМСВ со скользящим резервированием

Рис. 22. Диаграмма СВНО

DOI: 10.24411/2410-9916-2019-10414

Systems of Control, Communication and Security

ISSN 2410-9916

Коэффициент избыточности, рассчитываемый по формуле: N + т + г

равен -3, что в 2,4 раза меньше коэффициента избыточности при 5-ти кратном поэлементном резервировании в СмСВ в ПСС.

Выводы

Представленная методика позволяет рассчитать ПВБР МСВ со структурно-временным резервированием при произвольных исходных данных: общей разрядности, количестве этапов вычислений, основных и резервных ВК, а также количестве ВК, выполняющих функцию резервных в процессе обнаружения и коррекции ошибок, вызванных сбоями и(или) отказами по окончанию всех этапов одного цикла вычислений.

Элементами новизны представленного решения являются:

- разработка структурно-функциональной модели МСВ со структурно-временным резервированием и структурной модели бортовой СмМСВ, выполняющей разнородный спектр вычислительных задач [2, 3, 13-16, 19, 22, 23, 30, 33, 34, 37, 38], для обеспечения требуемой надежности системы ЦОИ перспективных БЛА в условиях ограничения на мас-согабаритные характеристики и энергопотребление;

- использование интерпретации операций в кольце целых чисел в качестве подмножества функций многозначной логики для разработки структурной модели процессорного элемента МСВ, способного функционировать по произвольному модулю.

В дальнейшем планируется выполнить оценку влияния разработанного решения на сокращение запасных инструментов и принадлежностей комплексов с БЛА при условии достижения ими требуемого коэффициента готовности с позиции перспективных СмМСВ.

Литература

1. Попов С. А. Робот стреляет первым // Военно-промышленный курьер. 2016. № 7 (622). - URL: https://vpk-news.ru/articles/29352.html (дата обращения: 05.09.2019).

2. Червяков Н. И., Ляхов П. А., Шульженко К. С. Методы решения задачи распознавания образов с использованием системы остаточных классов // Наука. Инновации. Технологии. 2014. № 3. С. 40-54.

3. Галанина Н. А. Синтез нерекурсивных цифровых фильтров в системе остаточных классов // Вестник чувашского университета. 2009. № 2. С. 193-200.

4. Шубинский И. Б. Надежные отказоустойчивые информационные системы. Методы синтеза. М: «Журнал Надежность», 2016. 546 с.

DOI: 10.24411/2410-9916-2019-10414

Системы управления,связи и безопасности №4. 2019

Systems of Control, Communication and Security ISSN 2410-9916

5. Тюрин С. Ф., Прохоров А. С. Обеспечение радиационной стойкости цифровых микросхем путем резервирования // Вестник ВГУ. Серия: Системный анализ и информационные технологии. 2017. № 3. С. 42-54.

6. Рыжкин А. А., Слюсарь Б. Н., Шучев К. Г. Основы теории надежности: Учеб. пособие. Ростов н/Д: Издательский центр ДГТУ. 2002. 182 с.

7. Акушский И. Я., Юдицкий Д. И. Машинная арифметика в остаточных классах. М.: Сов. радио, 1968. 440 с.

8. Торгашев В. А. Система остаточных классов и надежность ЦВМ. М.: Сов. радио, 1973. 120 с.

9. Амербаев В. М. Теоретические основы машинной арифметики. Алма-Ата: Наука, 1976. 324 с.

10. Краснобаев В. А. Методы повышения надежности специализированных ЭВМ, систем и средств связи. Харьков: МО СССР, 1990. 172 с.

11. Червяков Н. И., Сахнюк П. А., Шапошников А. В., Ряднов С. А. Модулярные параллельные вычислительные структуры нейропроцессорных систем. М.: Физматлит, 2003. 288 с.

12. Червяков Н. И., Сахнюк П. А., Шапошников А. В., Макоха А. Н. Нейрокомпьютеры в остаточных классах. Книга 11. М.: Радиотехника, 2003. 272 с.

13. Chervyakov N. I., Lyakhov P. A. RNS-Based Image Processing. In: Molahosseini A. S., de Sousa L. S., Chang C. H. (eds) Embedded System Design with Special Arithmetic and Number Systems. Cham, Springer, 2017. P. 217-245.

14. Chervyakov N. I., Lyakhov P. A., Babenko M. G. Digital filtering of images in a residue number system using finite-field wavelets // Automatic Control and Computer Sciences. 2014. Vol. 48. № 3. P. 180-189.

15. Ye R., Wang H., Zhou X., Yan B., Boukerche A. Resident: A reliable residue number system-based data transmission mechanism for wireless sensor networks // Wireless Networks. 2018. Vol. 24. № 2. P. 597-610.

16. Jain A., Pitchika E. D., Bharadwaj S. An Exploration of FPGA Based Multilayer Perceptron Using Residue Number System for Space Application // 14th IEEE International Conference on Signal Processing Proceedings, ICSP-2018 (Beijing, 12-16 august 2018). Beijing, 2019. P. 1050-1055.

17. Tay T. F., Chang C. H. A non-iterative multiple residue digit error detection and correction algorithm in RRNS // IEEE Transactions on Computers. 2016. Vol. 65. № 2. P. 396-408.

18. Belghadr A., Jaberipur G. FIR filter realization via deferred end-around carry modular addition // IEEE Transactions on Circuits and Systems. Part 1: Regular Papers. 2018. Vol. 65. № 9. P. 2878-2888.

19. Chang C. H. Tay T. F., Molahosseini A. S., Zarandi A. A. E. Residue number systems: A new paradigm to datapath optimization for low-power and highperformance digital signal processing applications // IEEE Circuit and Systems Magazine. 2015. Vol. 15. № 4. P. 26-44.

DOI: 10.24411/2410-9916-2019-10414

Системы управления,связи и безопасности №4. 2019

Systems of Control, Communication and Security ISSN 2410-9916

20. Krasnobaev V. A., Koshman S. A. A method for operational diagnosis of data represented in a residue number system // Cybernetics and Systems Analysis. 2018. Vol. 54. № 2. P. 336-344.

21. Omondi A., Premkumar B. Residue Number Systems: Theory and Implementation. London, Imperial college Press., 2007. 296 p.

22. Финько О. А. Модулярная арифметика параллельных логических вычислений: Монография. М.: Институт проблем управления им. В. А. Трапезникова Российской академии наук, 2003. 224 с.

23. Финько О. А. Контроль и реконфигурация аналого-цифровых устройств, функционирующих в системе остаточных классов // Электронное моделирование. 2000. Т. 22. № 4. С. 92-103.

24. Кремер Н. Ш. Теория вероятностей и математическая статистика: учебник для вузов. - М.: ЮНИТИ-ДАНА, 2004. 573 с.

25. Краснобаев В. А. Надёжностная модель ЭВМ в системе остаточных классов // Электронное моделирование. 1985. Т. 7. № 4. С. 44-46.

26. Копытов В. В., Петренко В. И., Сидорчук А. В. Устройство для формирования остатка по произвольному модулю от числа // Патент на изобретение RU 2445730 C2, опубл. 20.03.2012, бюл. № 8.

27. Петренко В. И., Жук А. П., Кузьминов Ю. В., Тебуева Ф. Б. К вопросу оценки сложности построения и быстродействия многоразрядных параллельных сумматоров по модулю с последовательным переносом // Современные проблемы науки и образования. 2013. № 5. - URL: http://www.science-education.ru/ru/article/view?id=10668 (дата обращения: 06.09.2019).

28. Петренко В. И., Кузьминов Ю. В. Устройство для умножения чисел по произвольному модулю // Патент на изобретение RU 2316042 C1, опубл. 27.01.2008, бюл. № 3.

29. Малюгин В. Д. Параллельные логические вычисления посредством арифметических полиномов. - М.: Наука, 1997. 190 с.

30. Финько О. А. Модулярные формы систем fc-значных функций алгебры логики // Автоматика и телемеханика. 2005. № 7. С. 66-86.

31. Кухарев Г. А., Шмеко В. П., Зайцева Е. Н. Алгоритмы и систолические процессоры для обработки многозначных данных. - Минск: Наука и техника, 1990. 295 с.

32. Кравченко В. Ф., Крот А. М. Методы и микроэлектронные средства цифровой фильтрации сигналов и изображений на основе теоретико-числовых преобразований // Зарубежная радиоэлектроника. Успехи современной радиоэлектроники. 1997. № 6. С. 3-31.

33. Макклеллан Дж. Х., Рейдер Ч. М. Применение теории чисел в цифровой обработке сигналов. - М.: Радио и связь. 1983. - 264 с.

34. Soderstrand M. A., Jenkins W. K., Jullien G. A., Tailor F. J. Residue Number System Arithmetic: Modern Applications in Digital Signal Processing. N.Y., IEEE Press, 1986. 418 p.

35. Акритас А. Г. Основы компьютерной алгебры с приложениями. - М.: Мир. 1994. 544 с.

DOI: 10.24411/2410-9916-2019-10414

Системы управления,связи и безопасности №4. 2019

Systems of Control, Communication and Security ISSN 2410-9916

36. Кнут Д. Э. Искусство программирования: Т. 2.: Получисленные алгоритмы. - М.: Издательский дом «Вильямс», 2001. 832 с.

37. Cheung R.C.C., Duquesne S., Fan J., Guillermin N., Verbauwhede I., Yao G.X. FPGA Implementation of Pairings Using Residue Number System and Lazy Reduction // Cryptographic Hardware and Embedded Systems - CHES 2011. CHES 2011. Lecture Notes in Computer Science, vol 6917. Springer, Berlin, Heidelberg. 2011. P. 421-441.

38. Ivanov V., Stoilov T. Design and Implementation of Moving Average Calculations with Hardware FPGA Device // Advanced Computing in Industrial Mathematics. BGSIAM 2017. Studies in Computational Intelligence, vol 793. Cham, Springer. 2019. P. 189-197

References

1. Popov S. A. The robot shoots first. Voenno-promyshlennyi kurer, 2016, no. 7 (622). Available at: https://vpk-news.ru/articles/29352.html (accessed 5 September 2019) (in Russian).

2. Chervyakov N. I., Lyakhov P. A., Shulzhenko K. S. Methods of Solving the Pattern Recognition Problem Using Residue Number System. Science. Innovation. Technology, 2014, no. 3, pp. 40-54 (in Russian).

3. Galanina N. A. The Design of Nonrecursive Digital Filters Using Remain Class System. Vestnik Chuvashskogo Universiteta, 2009, no. 2, pp. 193-200 (in Russian).

4. Shubinskij I. B. Nadjozhnye otkazoustojchivye informacionnye sistemy. Metody sinteza [Reliable Fault-Tolerant Information Systems. Synthesis Methods]. Moscow, Zhurnal Nadjozhnost' Publ., 2016. 546 p. (in Russian).

5. Tjurin S. F., Prohorov A. S. Obespechenije radiacionnoj stojkosti cifrovyh mikroshem putem rezervirovanija [Ensuring radiation firmness of digital chips by reservation]. Vestnik Voronezhskogo Universiteta. Serija: Sistemnyj Analiz i Informacionnye Tehnologii, 2017, no. 3, pp. 42-54 (in Russian).

6. Ryzhkin A. A., Sljusar' B. N., Shuchev K. G. Osnovy teorii nadjozhnosti: Uchebnoe posobie [Foundations of Dependability Theory: Tutorial]. Rostov-on-Don, Don State Technical University Publishing center, 2002. 182 p. (in Russian).

7. Akushskij I. Ja., Judickij D. I. Mashinnaja arifmetika v ostatochnyh klassah [Machine Arithmetic in Residual Classes]. Moscow, Sov. Radio Publ., 1968. 440 p. (in Russian).

8. Torgashev V. A. Sistema ostatochnyh klassov i nadjozhnost' CVM [Residue Number System and DCM Dependability]. Moscow, Soviet Radio, 1973. 120 p. (in Russian).

9. Amerbaev V. M. Teoreticheskie osnovy mashinnoj arifmetiki [Theoretical Foundations of Machine Arithmetic]. Alma-Ata, Science Publ., 1976. 324 p. (in Russian).

10. Krasnobaev V. A. Metody povyshenija nadjozhnosti specializirovannyh JeVM, system i sredstv svjazi [Specialized Computers, Systems and Communication

DOI: 10.24411/2410-9916-2019-10414

Системы управления,связи и безопасности №4. 2019

Systems of Control, Communication and Security ISSN 2410-9916

Means Increase Dependability Methods]. Kharkiv, USSR Ministry of Defence, 1990. 120 p. (in Russian).

11. Chervyakov N. I., Sakhnuk P. A., Shaposhnikov A. V., Ryadnov S. A. Moduljarnye parallel'nye vychislitel'nye struktury nejroprocessornyh system [Modular parallel computing structures of neuroprocessor systems]. Moscow, Fizmatlit Publ., 2003. 288 p. (in Russian).

12. Chervyakov N. I., Sakhnuk P. A., Shaposhnikov A. V., Makoha A. N. Nejrokompjutery v ostatochnyh klassah. Kniga 11 [Neurocomputers in Residual Classes. Book 11]. Moscow, Radiotehnika Publ., 2003. 272 p. (in Russian).

13. Chervyakov N. I., Lyakhov P. A. RNS-Based Image Processing. In: Molahosseini A. S., de Sousa L. S., Chang C. H. (eds) Embedded System Design with Special Arithmetic and Number Systems. Cham, Springer, 2017. 389 p.

14. Chervyakov N. I., Lyakhov P. A., Babenko M. G. Digital filtering of images in a residue number system using finite-field wavelets. Automatic Control and Computer Sciences, 2014, vol. 48, no. 3, pp. 180-189.

15. Ye R., Wang H., Zhou X., Yan B., Boukerche A. Resident: A reliable residue number system-based data transmission mechanism for wireless sensor networks. Wireless Networks, 2018, vol. 24, no. 2, pp. 597-610.

16. Jain A., Pitchika E. D., Bharadwaj S. An Exploration of FPGA Based Multilayer Perceptron Using Residue Number System for Space Application. 14th IEEE International Conference on Signal Processing Proceedings, ICSP-2018. Beijing, 2019, pp. 1050-1055.

17. Tay T. F., Chang C. H. A non-iterative multiple residue digit error detection and correction algorithm in RRNS. IEEE Transactions on Computers, 2016, vol. 65, no. 2, pp. 396-408.

18. Belghadr A., Jaberipur G. FIR filter realization via deferred end-around carry modular addition. IEEE Transactions on Circuits and Systems. Part 1: Regular Papers, 2018, vol. 65, no. 9, pp. 2878-2888.

19. Chang C. H. Tay T. F., Molahosseini A. S., Zarandi A. A. E. Residue number systems: A new paradigm to datapath optimization for low-power and highperformance digital signal processing applications. IEEE Circuit and Systems Magazine, 2015, vol. 15, no. 4, pp. 26-44.

20. Krasnobaev V. A., Koshman S. A. A method for operational diagnosis of data represented in a residue number system. Cybernetics and Systems Analysis, 2018, vol. 54, no. 2, pp. 336-344.

21. Omondi A., Premkumar B. Residue Number Systems: Theory and Implementation. London, Imperial college Press., 2007. 296 p.

22. Finko O. A. Moduljarnaja arifmetika parallel'nyh logicheskih vychislenij. Monografija [Modular Arithmetic of Parallel Logic Computing. Monography]. Moscow, Trapeznikov Institute for Management Problems of the Russian Academy of Sciences Publ., 2003. 224 p. (in Russian).

23. Finko O. A. Check and Reconfiguration of Analog-to-Digital Devices Operating in the System of Residual Classes. Engineering Simulation, January 2001, vol. 18 , pp. 531-543.

DOI: 10.24411/2410-9916-2019-10414

Системы управления,связи и безопасности №4. 2019

Systems of Control, Communication and Security ISSN 2410-9916

24. Kremer N. Sh. Probability Theory and Mathematical Statistics. Second Edition. Moscow, UNITY-DANA Publ., 2004. 573 p. (in Russian).

25. Krasnobaev V. A. Nadjozhnostnaya model' JeVM v sisteme ostatochnyh klassov [Reliable Computer Model in Residual Number System]. Elektronnoe modelirovanie, 1985, vol. 7, no 4, pp. 44-46 (in Russian).

26. Kopytov V. V., Petrenko V. I., Sidorchuk A. V. Ustrojstvo dlja formirovanija ostatka po proizvol'nomu modulju ot chisla [The Device for Forming a Remainder Modulo an Arbitrary Number]. Patent for invention, no. RU 2445730 C2, 2012 (in Russian).

27. Petrenko V. I., Zhuk A. P., Kuz'minov Ju. V., Tebueva F. B. To the question of assessing the complexity of construction and speed of multi-bit parallel adders modulo with sequential transfer. Modern Problems of Science and Education, 2013, no. 5. Available at: http://www.science-education.ru/ru/article/view?id=10668 (accessed 6 September 2019) (in Russian).

28. Petrenko V. I., Kuz'minov Ju. V. Ustrojstvo dlja umnozhenija chisel po proizvol'nomu modulju [The Device for multiplying Numbers by an Arbitrary Module]. Patent for invention, no. RU 2316042 C1, 2008 (in Russian).

29. Maljugin V. D. Parallel'nye logicheskie vychislenija posredstvom arifmeticheskih polinomov [Parallel Logic Computings Using Arithmetic Polynomials]. Moscow, Science Publ., 1997. 192 p. (in Russian).

30. Fin'ko O. A. Modular Forms of a Systems of k-valued Logic Functions. Automation and Remote Control, 2005, no. 7, pp. 66-86 (in Russian).

31. Kuharev G. A., Shmeko V. P., Zajceva E. N. Algoritmy i sistolicheskie processory dlja obrabotki mnogoznachnyh dannyh [Algorithms and Systolic Processors for Multi-valued data Processing]. Minsk, Science and Technology Publ., 1990. 295 p. (in Russian).

32. Kravchenko V. F., Krot A. M. Metody i mikrojelektronnye sredstva cifrovoj fil'tracii signalov i izobrazhenij na osnove teoretiko-chislovyh preobrazovanij [Methods and Microelectronic Means for Digital Filtering of Signals and Images Based on Number-Theoretical Transforms]. Zarubezhnaja radiojelektronika. Uspehi sovremennoj radiojelektroniki, 1997, no. 6, pp. 3-31 (in Russian).

33. McClellan J. H., Rader C. M. Number Theory in Digital Signal Processing. New Jersey, Prentice-Hall, 1979. 276 p.

34. Soderstrand M. A., Jenkins W. K., Jullien G. A., Tailor F. J. Residue Number System Arithmetic: Modern Applications in Digital Signal Processing. N.Y., IEEE Press, 1986. 418 p.

35. Akritas A. G. Elements of Computer Algebra with Applications. N.Y., Wiley-Interscience, 1989. 448 p.

36. Knuth D. E. The Art of Computer Programming. Vol. 2. Seminumerical Algorithms. 3-rd edition. Massachusetts, Addison-Wesley Publ., 1997. 762 p.

37. Cheung R. C. C., Duquesne S., Fan J., Guillermin N., Verbauwhede I., Yao G. X. FPGA Implementation of Pairings Using Residue Number System and Lazy Reduction. Cryptographic Hardware and Embedded Systems - CHES 2011.

DOI: 10.24411/2410-9916-2019-10414

Системы управления,связи и безопасности №4. 2019

Systems of Control, Communication and Security ISSN 2410-9916

CHES 2011. Lecture Notes in Computer Science, vol 6917. Springer, Berlin, Heidelberg. 2011. pp. 421-441.

38. Ivanov V., Stoilov T. Design and Implementation of Moving Average Calculations with Hardware FPGA Device. Advanced Computing in Industrial Mathematics. BGSIAM 2017. Studies in Computational Intelligence, vol 793. Cham, Springer. 2019. pp. 189-197.

Статья поступила 6 ноября 2019 г.

Информация об авторах

Захаров Иван Леонидович - соискатель ученой степени кандидата технических наук. Адъюнкт специальной кафедры. Краснодарское Высшее военное училище имени генерала армии С. М. Штеменко. Область научных интересов: вычислительная техника, комплексы, системы и сети. E-mail: zakharovivanl @ yandex.ru

Финько Олег Анатольевич - доктор технических наук, профессор. Академический советник. Российская академия ракетных и артиллерийских наук. Профессор специальной кафедры. Краснодарское Высшее военное училище имени генерала армии С. М. Штеменко. Область научных интересов: информационная безопасность и параллельные вычисления в алгебраических структурах; функциональный контроль и обеспечение отказоустойчивости средств обработки информации; контроль целостности и имитозащита данных. E-mail: ofinko @ yandex.ru

Адрес: 350063, Россия, г. Краснодар, ул. Красина, 4.

A reliability function calculation of onboard modular specialized computers and structural and time redundancy systems

I. L. Zakharov, O. A. Finko

Problem definition. The effectiveness of pilotless aircraft application is directly connected with quantity and complexity of solvable tasks requirements growth, in particular, specific data flows processing and their transfer in communication radio channels, and also with autonomous functioning terms increase. The quantity and the variety of prospecting information multiline reception sensors (in optical, infrared, decimeter, etc. wave bands) increase. For information processing algorithms of compression, recognition and filtration of images and signals are implemented. All this leads to requirements increase, not only to onboard information processing computing means performance, but also to the level of means energy consumption and dependability. It has to be reached on the one hand by the high level of information processing overlapping, realized by the onboard computing system, and on the other hand by the developed methods of fault tolerance ensuring at rigid restrictions for energy consumption level. The solution of objectives with the only use of various redundancy (duplication, triplication) methods does not allow to provide the energy consumption level which, in turn, should conform to the necessary requirements, which imposed to perspective unmanned aerial vehicles (UAV) terms of autonomous functioning. Purpose. Ensuring the required dependability level of onboard high-performance UAV system of specialized computers (SC) with limited hardware expenses is the purpose of the work. Methods. For digital images and signals processing algorithms realization methods of multimodular number-theoretic transformations and methods of creation of failure-safe computing structures with structural and time redundancy are attracted. Methods of excess modular arithmetic allow to realize the sliding redundancy (standby redundancy) effect without use of switches. Novelty.

DOI: 10.24411/2410-9916-2019-10414

Системы управления,связи и безопасности №4. 2019

Systems of Control, Communication and Security ISSN 2410-9916

The combination of structural and time redundancy allows to reach the structure of hardware (and the reduction of energy consumption of SC in comparison with traditional methods of ensuring dependability) due to ensuring more exact compliance of UAV SC structure to a failures model. Proportions and indicators of structural and time redundancy are defined with statistical features of long-term and short-term failures (interruptions). The model of a universal processor element which is carrying out calculations on known various modules is developed for the organization of structural and time redundancy of modular SC (MSC). The representation of multivalued logical functions in the arithmetic polynoms modular forms format is the cornerstone of the element's construction. Results: 1) the structurally functional model of MSC with structural and time redundancy allowing to carry out high-performance calculations on parallel computing channels (CC) and having rather the greatest fault tolerance; 2) the structural model of the SC onboard system with the sliding redundancy, components of which are uniform MSC with structural and time redundancy; 3) the structural model of the processor element which is carrying out calculations on any module; 4) the MSC with structural and time redundancy reliability function (RF) calculation method. It is shown that for the system consisting of five 64-digit SC, advantage of the developed hardware expenses reduction decision in comparison with traditional made 2,4 times; mean operating time to failure increased by 3,071 times. Practical relevance. The received results allow to create the UAV SC onboard systems with in advance set dependability measures at restrictions for the hardware expenses and energy consumption. It, in turn, has to provide up state of the UAV SC onboard system as for the term of autonomous functioning (time of a target departure), as for the general period of operation (increased resource).

Keywords: onboard specialized computer, residue number system, modular arithmetic, unmanned aerial vehicle, robotic complex, dependability of computers and systems.

Information about Authors

Ivan Leonidovich Zakharov - postgraduate student of special Department. Krasnodar higher military school named after general of army S. M. Shtemenko. Field of research: computer engineering, complexes, systems and networks. E-mail: zakharovivanl @ yandex.ru

Oleg Anatolyevich Finko - doctor of engineering, professor. Academic Advisor. Russian Academy of Rocket and Artillery Sciences. Field of research: information security and parallel computing in algebraic structures, functional control and fault tolerance of information processing, integrity control and data protection. Email: ofinko @ yandex.ru

Address: Russia, 350063, Krasnodar, Krasina street, 4.

DOI: 10.24411/2410-9916-2019-10414