ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С МАЛЫМ НАПРЯЖЕНИЕМ СМЕЩЕНИЯ НУЛЯ
DIFFERENTIAL AMPLIFIER WITH LOW VOLTAGE OF ZERO SHIFT

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных операционных усилителях (ОУ) с малыми значениями э.д.с. смещения нуля).
В современной радиоэлектронной аппаратуре находят применение дифференциальные усилители (ДУ) с существенными различными параметрами.
Особое место занимают дифференциальные усилители (ДУ) с местной отрицательной обратной связью, которая обеспечивается резистором, включенным между эмиттерами входных транзисторов ДУ. Такие ДУ используются в быстродействующих операционных усилителях и характеризуются расширенным диапазоном линейной работы. Предлагаемое изобретение относится к данному типу ДУ.
Наиболее близким по сущности к заявляемому техническому решению является классическая схема ДУ фиг.1, представленная в патенте США №5365191, которая также присутствует в большом числе других патентов, например [1-13], имеющих в качестве цепи нагрузки входных транзисторов управляемые токовые зеркала [1-6] или неуправляемые токостабилизирующие двухполюсники [7-13].
см
Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U), зависящей от свойств его архитектуры.
см
Основная цель предлагаемого изобретения состоит в уменьшении абсолютного значения U и его температурного дрейфа.
Поставленная цель достигается тем, что в дифференциальном усилителе (фиг.1), содержащем первый 1 и второй 2 входные транзисторы, первый 3 и второй 4 токостабилизирующие двухполюсники, двухполюсник местной отрицательной обратной связи 5, включенный между эмиттерами первого 1 и второго 2 входных транзисторов, токовое зеркало 6, вход которого соединен с коллектором первого 1 входного транзистора, а выход подключен к коллектору второго 2 входного транзистора и входу 7 эмиттерного повторителя 8 на основе входного транзистора 9, тип проводимости которого совпадает с типом проводимости первого 1 и второго 2 входных транзисторов, предусмотрены новые элементы и связи - в схему введены первый 10 и второй 11 дополнительные транзисторы с объединенными базами, эмиттер первого 10 дополнительного транзистора соединен с первым 3 токостабилизирующим двухполюсником, эмиттер второго 11 дополнительного транзистора связан со вторым 4 токостабилизирующим двухполюсником, объединенные базы первого 10 и второго 11 дополнительных транзисторов связаны с эмиттером первого 1 входного транзистора, коллектор первого 10 дополнительного транзистора подключен к эмиттеру первого 1 входного транзистора, а коллектор второго 11 дополнительного транзистора соединен с эмиттером второго 2 входного транзистора.
Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 формулы изобретения.
Схема фиг.3 соответствует п.2, п.3 и п.4 формулы изобретения. На фиг.4, фиг.5 показаны варианты построения дополнительного неинвертирующего усилителя тока, соответствующего п.3 (фиг.4) и п.4 (фиг.5) формулы изобретения.
На фиг.6 приведена схемы заявляемого устройства в соответствии с п.5 формулы изобретения.
На фиг.7 показаны схемы дифференциального усилителя - прототипа, а на фиг.8 - заявляемого ДУ в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».
На фиг.9 приведены температурные зависимости напряжения смещения нуля схем фиг.7, фиг.8.
см
На фиг.10 приведена схема фиг.6 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар», в которой присутствует специальный транзистор 17 терморадиационной компенсации U (фиг.6).
см
На фиг.11 показана зависимость U=f(t°) схем фиг.10 и фиг.8, которая показывает эффективность введения транзистора 17 (фиг.6).
Дифференциальный усилитель фиг.2 содержит первый 1 и второй 2 входные транзисторы, первый 3 и второй 4 токостабилизирующие двухполюсники, двухполюсник местной отрицательной обратной связи 5, включенный между эмиттерами первого 1 и второго 2 входных транзисторов, токовое зеркало 6, вход которого соединен с коллектором первого 1 входного транзистора, а выход подключен к коллектору второго 2 входного транзистора и входу 7 эмиттерного повторителя 8 на основе входного транзистора 9, тип проводимости которого совпадает с типом проводимости первого 1 и второго 2 входных транзисторов. В схему введены первый 10 и второй 11 дополнительные транзисторы с объединенными базами, эмиттер первого 10 дополнительного транзистора соединен с первым 3 токостабилизирующим двухполюсником, эмиттер второго 11 дополнительного транзистора связан со вторым 4 токостабилизирующим двухполюсником, объединенные базы первого 10 и второго 11 дополнительных транзисторов связаны с эмиттером первого 1 входного транзистора, коллектор первого 10 дополнительного транзистора подключен к эмиттеру первого 1 входного транзистора, а коллектор второго 11 дополнительного транзистора соединен с эмиттером второго 2 входного транзистора.
Статический режим транзистора 9 в схеме фиг.2 устанавливается двухполюсником 12.
На фиг.3 в соответствии с п.2 формулы изобретения объединенные базы первого 10 и второго 11 дополнительных транзисторов связаны с эмиттером первого 1 входного транзистора через дополнительный неинвертирующий усилитель тока 13.
На фиг.4 в соответствии с п.3 формулы коэффициент передачи по току дополнительного неинвертирующего усилителя тока 13 близок к единице, что обеспечивается транзистором 14.
На фиг.5 в соответствии с п.4 формулы коэффициент усиления по току дополнительного неинвертирующего усилителя тока 13 близок к 0,5, что обеспечивается параллельным включением двух транзисторов 15 и 16.
В схеме фиг.6 в соответствии с п.5 формулы изобретения введен транзистор терморадиационной компенсации 17, а базы транзисторов 14 и 17 связаны с цепью смещения 18.
см
Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U в схеме фиг.3, т.е. зависящие от схемотехники ДУ.
0
Если токи двухполюсников 3 и 4 равны величине I, то токи коллекторов транзисторов 10 и 11:
б.р
э.i
i
э.i
0
где I=I/β - ток базы n-p-n транзисторов 1, 2, 10, 11, 9 при эмиттерном токе I =I;
i
β - коэффициент усиления по току базы n-p-n транзисторов.
вx.13
вых.13
Входной I и выходной I токи неинвертирующего усилителя 13
i
где К - коэффициент передачи по току усилителя 13.
вых.6
Следовательно, эмиттерные и коллекторные токи транзисторов 1 и 2, а также выходной ток (I) токового зеркала 6:
Если ток двухполюсника 12 выразить через токи двухполюсников 3 и 4
вx.8
б.р
где m - масштабный коэффициент, то входной ток эмиттерного повторителя 8 (I) будет связан с током I следующим уравнением
Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину
вх.8
б.р
где I=mI - ток базы n-p-n транзистора эмиттерного повторителя 8.
см
Подставляя (1)÷(11) в (12) находим, что разностный ток, определяющий U,
р
Для получения нулевого значения разностного тока I необходимо, чтобы выполнялось условие
i
i
Например, если m=2, то К=1 (фиг.4). При m=1 коэффициент усиления по току должен иметь значение К=0,5 (фиг.5).
см
см
р
см
вх
Таким образом, в заявляемом устройстве при выполнении условия (14) уменьшается систематическая составляющая U, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U, так как разностный ток I в узле «А» создает U, зависящее от крутизны S преобразования входного дифференциального напряжения u ДУ в выходной ток узла «А»:
э1
э2
где r=r - сопротивления эмиттерных переходов входных транзисторов 1 и 2 дифференциального каскада 1,
5
R - сопротивление двухполюсника 5.
Поэтому для схемы фиг.3
т
где φ=26 мВ - температурный потенциал.
р
см
см
см
В ДУ-прототипе I≠0, поэтому здесь систематическая составляющая U получается на порядок больше (U=5,2 мВ), чем в заявляемой схеме (U=383,4 мкВ).
Компьютерное моделирование схем фиг.7, фиг.8, фиг.10 подтверждает (фиг.9, фиг.11) данные теоретические выводы.
см
см
Для минимизации U при повышенных температурах (t°>80°C) в схеме фиг.6 предусмотрен транзистор 17, который находится в закрытом состоянии. Однако ток через его p-n переход на подложку, который существенно возрастает на высоких температурах (или при радиационных воздействиях), компенсирует соответствующий ток на подложку через p-n переход транзистора 14. Это существенно уменьшает производную dU/dT при t°>80°C (фиг.11).
Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент США №4636743, fig.1.
2. Патент США №5828242, fig.5.
3. Патент США №5365191, fig.9.
4. Патент США №4636744.
5. Патент США №6281752, fig.5a.
6. Патент США №4783637.
7. Патент США №5734294.
8. Патентная заявка США 2006/0066362.
9. Патент США №5684419.
10. Патент США №4757274, fig.1.
11. Патент США №4721920.
12. Патент США №5184088.
13. Патент США №4575687.