СПОСОБ ЛИНЕЙНОГО ПРЕОБРАЗОВАНИЯ (ВАРИАНТЫ)
METHOD OF LINEAR CONVERSION (VERSIONS)

Область техники, к которой относится изобретение
Предлагаемое изобретение относится к области вычислительной техники и криптографии и, в частности, к использованию регистров сдвига для реализации линейного преобразования большой размерности и последующего применения в устройствах криптографической защиты данных.
Уровень техники
Для криптографической защиты данных используются различные способы реализации линейных преобразований.
Так, известен способ, улучающий и программную, и аппаратную реализацию фиксированного линейного преобразования шифра AES, основанный на использовании специфического вида матрицы линейного преобразования. Известный способ относится к криптографической области и также может быть использован для программной или аппаратной реализации в системах защиты информации [1].
Известны также и другие способы линейных преобразований [2-4].
Недостатками известных способов являются невозможность их применения для реализации произвольных линейных преобразований, в том числе больших размерностей, и неэффективное использование ресурсов для ряда вычислительных платформ.
Перспективным для реализации линейного преобразования является использование регистров сдвига с линейной обратной связью (РСЛОС) [5]. Такие регистры, выполняемые программно или аппаратно и способные работать как в прямом, так и в обратном направлении, могут быть реализованы на различных вычислительных платформах (фиг. 1-4).
Опубликовано большое количество научных работ, где предложено осуществление линейных преобразований на основе различных РСЛОС, включая РСЛОС типа Галуа и Фибоначчи.
Но такие линейные преобразования обычно имеют малую размерность. При построении рассеивающего слоя криптографического преобразования, например блочного шифра или хэш-функции, они не позволяют обработать целый блок большой размерности и требуют дополнительного линейного преобразования для повышения уровня защищенности, например, в стандарте AES - это функция ShiftRows(), в блочном шифре LED - функция ShiftCells(), в хэш-функции ГОСТ Р 34.11-2012 - функция перестановки байт. Обычно использование линейных преобразований малой размерности компенсируется увеличением числа раундов криптографического преобразования для достижения высокой стойкости, что ведет к снижению быстродействия.
Наиболее близким по своей технической сущности к заявляемому является способ [2], позволяющий эффективно реализовать РСЛОС, который выполняет линейную операцию и может быть применен для линейного преобразования. Способ основан на использовании разделимых таблиц и предложен для реализации РСЛОС только в двоичном поле.
Этот способ принимается за прототип.
Другой известный способ [3] позволяет реализовать РСЛОС большого размера, требует мало памяти, но работает медленно, а способ [4] работает быстро, но требует очень много памяти.
Недостатком прототипа и перечисленных известных способов является невозможность выбора параметров вычислительной системы для эффективного использования ее ресурсов, что не позволяет сократить количество необходимых тактов работы используемых в системе процессоров для вычисления результата преобразования.
Раскрытие изобретения
Техническим результатом является обеспечение возможности выбора взаимосвязанных характеристик (быстродействие и объем необходимой памяти) для конкретной вычислительной системы при реализации линейного преобразования большой размерности.
Для этого предлагается способ, позволяющий осуществить линейное преобразование исходного сообщения с использованием РСЛОС типа Галуа фиг. 1, 2 или типа Фибоначчи фиг. 3, 4.
При этом, зная разрядность процессора и объем выделенной для реализации способа памяти, можно заранее определить, сколько тактов работы РСЛОС необходимо для вычисления линейного преобразования исходного сообщения.
Вариант предлагаемого способа, предусматривающий построение РСЛОС типа Галуа и линейного преобразования сообщения S, представленного в двоичном виде, заключающийся в том, что
• задают разрядность W процессора вычислительной системы (размер машинного слова), равную целочисленной степени числа 2;
• задают доступный объем памяти вычислительной системы М бит;
• задают размер s сообщения S, причем s кратно W;
• задают значение разрядности n регистра сдвига с линейной обратной связью (РСЛОС) по схеме Галуа (фиг. 1, 2), причем выполняется соотношение
,
где N∈0, 1, 2, …,
• формируют РСЛОС по схеме Галуа со следующими параметрами:
внутренний примитивный полином
,
i
a∈GF(2)
внешний полином
,
где  - количество ячеек РСЛОС,
i
n
причем h∈GF(2),
i
исходное состояние ячеек РСЛОС q образует вектор данных
m-1
m-2
2
1
0
X=(q, q, …, q, q, q),
i
n
причем q∈GF(2), 0≤i≤m-1
выходное состояние ячеек РСЛОС  за один такт работы образует вектор
,
причем , 0≤i≤m-1,
где , для 1≤i≤m-1,
0
1
d
0
1
d
• определяют все делители числа m в виде значений р, р, …, p, причем p<p< … p;
• выбирают максимально возможный делитель р из соотношения
;
• модифицируют РСЛОС, выполняя следующие действия:
r
○ вычисляют R матриц H, причем r=(R-1), …, 0. размерностью n×k строк, каждая из которых имеет длину n×k бит, выполняя следующие действия:
▪ вычисляют
k=p,
▪ вычисляют
,
где R - количество матриц Н;
▪ вычисляют
j=m-k;
▪ вычисляют
t=0;
▪ (А1) если не выполняется соотношение
j≤m-1,
то переходят к выполнению этапа A3;
▪ вычисляют
l=0,
▪ (А2) если не выполняется соотношение
l<n,
то вычисляют
j=j+1,
t=t+1,
переходят к выполнению этапа А1;
▪ устанавливают исходное состояние РСЛОС
m-1
1
0
X=(q, …, q, q),
, 0≤i≤m-1,
i
n
где q∈GF(2),
▪ вычисляют после k тактов работы для каждого исходного состояния новое состояние РСЛОС
,
где , 0≤i≤m-1,
i
▪ вычисляют t-e значения для всех матриц H, i=r-1…0 путем конкатенации k значений ячеек q′
,
причем 0≤r≤R-1,
▪ вычисляют
l=l+1,
переходят к выполнению этапа А2;
i
• (A3) записывают в ячейки модифицированного РСЛОС блоки s исходного сообщения S, причем исходное состояние ячеек модифицированного РСЛОС q образует вектор
R-1
1
0
X′=(Q, …, Q, Q),
r
где Q - это содержимое ячеек ,
причем 0≤r≤R-1
• осуществляют R тактов работы модифицированного РСЛОС, выполняя на каждом такте следующие действия:
▪ вычисляют выходное состояние ячеек модифицированного РСЛОС  за один такт работы, образующие вектор
,
каждое значение  которого вычисляется по формуле
для каждого i=R-1, …, 1,
причем
,
где ,
R-1,j
R-1
где z - значение j-го бита вектора Q,
причем r=R-1, …, 1, 0,
j=0, 1, …, W-1,
R-1,j
z∈GF(2);
• получают после R тактов работы РСЛОС линейное преобразование блоков s сообщения S;
• считывают из ячеек модифицированного РСЛОС блоки линейно преобразованного сообщения s;
• объединяют блоки и получают линейно преобразованное сообщение S.
Вариант предлагаемого способа, предусматривающий построение РСЛОС типа Фибоначчи и линейного преобразования сообщения S, представленного в двоичном виде, заключающийся в том, что
• задают разрядность W процессора вычислительной системы (размер машинного слова), равную целочисленной степени числа 2;
• задают доступный объем памяти вычислительной системы М бит;
• задают размер s сообщения S, причем s кратно W;
• задают значение разрядности n регистра сдвига с линейной обратной связью (РСЛОС) по схеме Фибоначчи (фиг. 3, 4), причем выполняется соотношение
,
где N∈0, 1, 2, …,
• формируют РСЛОС по схеме Фибоначчи со следующими параметрами:
внутренний примитивный полином
,
i
a∈GF(2)
внешний полином
,
где  - количество ячеек РСЛОС,
i
n
причем h∈GF(2)
i
исходное состояние ячеек РСЛОС q образует вектор
m-1
m-2
2
1
0
X=(q, q, …, q, q, q),
i
n
причем q∈GF(2), 0≤i≤m-1
выходное состояние ячеек РСЛОС  за один такт работы образует вектор
,
причем , 0≤i≤m-1,
где ,
для каждого i=0, …, m-2
0
1
d
0
1
d
• определяют все делители числа m в виде значений р, р, …, p, причем р<р< … p;
• выбирают максимально возможный делитель р из соотношения
;
• модифицируют РСЛОС, выполняя следующие действия:
r
○ вычисляют R матриц H, причем r=(R-1), …, 0, размерностью n×k строк, каждая из которых имеет длину n×k бит, выполняя следующие действия:
- вычисляют
k=р,
▪ вычисляют
,
r
где R - количество матриц H;
▪ вычисляют
r=0;
▪ (А5) если не выполняется соотношение
r<R,
то переходят к выполнению этапа А7;
▪ вычисляют
j=0,
▪ (А6) если не выполняется соотношение
j<k,
то вычисляют
r=r+1,
переходят к выполнению этапа А5;
▪ вычисляют
l=0,
▪ если не выполняется соотношение
l<n,
то вычисляют
j=j+1,
переходят к выполнению этапа А6;
▪ устанавливают исходное состояние РСЛОС
m-1
m-2
1
0
X=(q, q, …, q, q),
, 0≤i≤m-1
i
n
где q∈GF(2);
▪ вычисляют после k тактов работы для каждого исходного состояния новое состояние РСЛОС
,
где , 0≤i≤m-1;
r
▪ вычисляют (jk+l)-е значение для матрицы H путем конкатенации k значений ячеек , , …,
,
причем 0≤r≤R-1;
▪ вычисляют
l=l+1,
переходят к выполнению этапа А6;
i
• (А7) записывают в ячейки модифицированного РСЛОС блоки s исходного сообщения S, причем исходное состояние ячеек модифицированного РСЛОС q образует вектор
R-1
1
0
X′=(Q, …, Q, Q),
где ,
причем 0≤r≤R-1;
• осуществляют R тактов работы модифицированного РСЛОС, выполняя на каждом такте следующие действия:
▪ вычисляют выходное состояние ячеек модифицированного РСЛОС  за один такт работы, образующие вектор
,
каждое значение  которого вычисляется по формуле
для каждого i=0, …, R-2,
и
,
а значение  вычисляется по соотношению
,
где ,
r,j
r
где z - значение j-го бита вектора Q,
причем r=R-1, …, 1, 0,
j=0, 1, …, W-1,
r,j
z∈GF(2);
• получают после R тактов работы РСЛОС линейное преобразование блоков s сообщения S;
• считывают из ячеек модифицированного РСЛОС блоки s линейно преобразованного сообщения S;
• объединяют блоки и получают линейно преобразованное сообщение S.
Для реализации предложенного способа с использованием РСЛОС типа Галуа модифицируют РСЛОС.
Основное отличие модифицированного РСЛОС Галуа - способ вычисления значения функции обратной связи. В модифицированных РСЛОС Галуа значения функции обратной связи регистра вычисляются по таблицам, в зависимости от значений бит старшей ячейки регистра.
n
m
Исходное линейное преобразование . Преобразование L задается на основе РСЛОС Галуа над композиционным полем GF((2)), где s=m×n, с помощью внутреннего примитивного полинома
,
i
где a∈GF(2),
и внешнего неприводимого полинома
,
i
0
n
где h∈GF(2) и h=1.
i
Исходное состояние ячеек РСЛОС Галуа q образует вектор данных
m-1
m-2
2
1
0
X=(q, q, …, q, q, q),
i
n
где q∈GF(2), 0≤i≤m-1.
n
m
Элементы композиционного поля GF((2)) также вычисляются с помощью следующего регистра сдвига с линейной обратной связи типа Галуа (далее РСЛОС) на основе полиномов f(x) и h(y) [4].
m-1
m-2
2
1
0
Под линейным преобразованием L исходного вектора данных X=(q, q, …, q, q, q) будем понимать результат m тактов работы РСЛОС.
Выходное состояние ячеек РСЛОС Галуа  за один такт работы образует вектор
,
где , 0≤i≤m-1,
и каждое значение  вычисляется по формуле
для каждого i=m-1, …, 1 и .
n
Операции сложения и умножения двух n-разрядных чисел в РСЛОС Галуа осуществляются в поле GF(2). Линейное преобразование исходного вектора данных осуществляется за m тактов работы РСЛОС типа Галуа.
-l
Итогом преобразования является новое состояние регистра на m-ом такте. А обратное линейное преобразование L осуществляется за m тактов работы РСЛОС в обратном направлении.
0
1
d
0
х
d
i
i
Пусть р, р, …, p, - все делители числа m, причем р<р< … p. Обозначаются значения k=p,и W=nk, где W - разрядность процессора, на котором реализуется исходное линейное преобразование, p выбирается исходя из размера доступной памяти М. При этом общая схема модифицированного РСЛОС Галуа имеет вид, показанный на фиг. 5.
Пусть исходное состояние ячеек модифицированного РСЛОС Галуа образует вектор
R-1
1
0
X′=(Q, …, Q, Q),
r
где Q равно содержимому ячеек ,
причем 0≤r≤R-1.
Выходное состояние ячеек модифицированного РСЛОС Галуа  за один такт работы образует вектор , и каждое значение  для каждого r=R-1, …, 1 вычисляется по формуле
причем
,
а функция определяется в виде
,
где r=R-1, …, 1, 0,
R-1,j
z∈GF(2),
R-1
j=0, 1, …, W-1 - биты ячейки Q модифицированного РСЛОС Галуа.
Если состояние на m-ом такте есть результат линейного преобразования L по схеме РСЛОС Галуа (фиг. 1), то такое же состояние будет получено на R-ом такте работы модифицированного РСЛОС Галуа (фиг. 5). Причем R тактов работы модифицированного РСЛОС требуют
R-1
операций проверки "true - false" для всех бит ячейки Q. Количество сложений по модулю два W-разрядных чисел для каждого вычисления значения  по каждой таблице равно W - 1. Следовательно, каждый такт работы модифицированного РСЛОС Галуа требует следующего количества сложений
В итоге необходимое количество сложений по модулю два W-разрядных чисел для R тактов работы модифицированного РСЛОС Галуа равно
Объем необходимой памяти равен
r
для сохранения R таблиц H, r=15, …, 0.
r
Для правильного функционирования схемы фиг. 5 по правилу схемы фиг. 1 (получения одинакового выхода при одинаковых входных данных) необходимо определить R таблиц H, r=(R-1), …, 0. Блок-схема процесса их вычисления представлена на фиг. 6.
r
r
n
m
Последовательность вычисления R таблиц H, r=(R-1), …, 0 базируется на принципе суперпозиции линейных преобразований. Входные данные алгоритма - линейное преобразование над заданным композиционным полем GF((2)), и р - любой из делителей числа m. А выходные - R необходимых таблиц H, r=(R-1), …, 0.
Рассмотрим каждый шаг алгоритма (фиг. 6).
Шаг 1 [Блок 2]: Присваивают значения k=р, , j=m-k и t=0;
Шаг 2 [Пункт А - блок 3]: проверяют условие
j≤m-1
• если условие выполняется, то присваивают l=0 (блок 4) и переходят к шагу 3 [Пункту Б];
• если условие не выполняются, то завершают процесс;
Шаг 3 [Пункт Б - блок 5] проверяют условие
l<n
• если условие выполняется, то
○ определяют исходное состояние РСЛОС Галуа (блок 6):
, 0≤i≤m-1,
m-1
1
0
○ вычисляют новое состояние  РСЛОС Галуа после k тактов работы для каждого исходного состояния X=(q, …, q, q), где, 0≤i≤m-1 (блок 7),
○ вычисляют t-е значения для всех таблиц Н путем конкатенации k значений ячеек q′ (блок 8):
, 0≤r≤R-1,
○ увеличивают значение l=l+1 (блок 9), и переходят к шагу 3 [Пункту Б];
• если условие не выполняются, то увеличивают значения j=j+1, t=t+1 (блок 10), и переходят к шагу 2 [Пункту А].
-1
0
R-1
Порядок вычисления необходимых таблиц для обратного линейного преобразования L выполняется аналогичным образом. Но при этом полученный модифицированный РСЛОС типа Галуа будет работать в противоположном направлении с проверкой на "true - false" для всех бит ячейки Q вместо Q.
n
m
Если линейное преобразование  задается на основе РСЛОС Фибоначчи над композиционным полем GF((2)), где s=m×n, с помощью внутреннего примитивного полинома
,
i
где a∈GF(2),
и внешнего неприводимого полинома
,
i
0
n
где h∈GF(2) и h=1,
то можно его реализовать по схеме модифицированного РСЛОС Фибоначчи.
i
Исходное состояние ячеек РСЛОС Фибоначчи q образует вектор данных
m-1
m-2
2
1
0
X=(q, q, …, q, q, q),
i
n
где q∈GF(2), 0≤i≤m-1
Выходное состояние ячеек РСЛОС Фибоначчи  за один такт работы образует вектор
,
где , 0≤i≤m-1
и каждое значение  вычисляется по формуле
для каждого i=0, …, m-2 и
.
n
-1
Операции сложения и умножения двух n-разрядных чисел в РСЛОС Фибоначчи осуществляются в поле GF(2). Линейное преобразование исходного вектора данных - m тактов работы РСЛОС Фибоначчи (фиг. 3). Итогом преобразования является новое состояние регистра на m-ом такте. А обратное линейное преобразование L достигается через m тактов работы РСЛОС Фибоначчи в обратном направлении (фиг. 4).
В этом случае общая схема модифицированного РСЛОС Фибоначчи имеет вид, представленный на фиг. 7.
Пусть исходное состояние ячеек модифицированного РСЛОС Фибоначчи образует вектор
R-1
1
0
X′=(Q, …, Q, Q),
где , 0≤r≤R-1.
Выходное состояние ячеек  за один такт работы образует вектор
,
и каждое значение  вычисляется по формуле  для каждого r=0, …, R-2 и
,
где ,
r=R-1, …, 1, 0
r,j
z∈GF(2),
j=0, 1, …, W-1 - биты ячейки модифицированного РСЛОС Фибоначчи.
Если состояние на m-ом такте есть результат линейного отображения L по схеме РСЛОС Фибоначчи на фиг. 3, то состояние на R-ом такте соответствует его результату по схеме модифицированного РСЛОС Фибоначчи на фиг. 7. Причем R тактов его работы требуют
операций проверки "true - false". Количество сложений по модулю два поразрядных чисел для вычисления каждого значения  по каждой таблице равно W-1. Следовательно, каждый такт работы модифицированного РСЛОС Фибоначчи требует
операций сложения по модулю два W-разрядных чисел. В итоге необходимое количество сложений по модулю два W-разрядных чисел для R тактов работы регистра равно
Объем необходимой памяти равен
r
для сохранения R таблиц H, r=15, …, 0.
r
Для корректной работы модифицированной схемы необходимо определить R таблиц H, r=(R-1), …, 0. Блок-схема процесса их вычисления представлена на фиг. 8.
r
r
n
m
Алгоритм вычисления R таблиц H, r=(R-1), …, 0 также базируется на принципе суперпозиции линейных преобразований. Входные данные алгоритма - линейное преобразование над заданным композиционным полем GF((2)), построенное по схеме РСЛОС Фибоначчи, и р - любой из делителей числа m. А выходные - R необходимых таблиц H, r=(R-1), …, 0.
Рассмотрим каждый шаг алгоритма.
Шаг 1 [Блок 2]: Присваивают значения k=р,  и r=0;
Шаг 2 [Пункт А - блок 3]: проверяют условие
r<R
• если условие выполняется, то присваивают j=0 (блок 4) и переходят к шагу 3 [Пункту Б];
• если условие не выполняется, то завершают процесс; Шаг 3 [Пункт Б - блок 5] проверяют условие
j<k,
• если условие выполняется, то присваивают l=0 (блок 6) и переходят к шагу 4 [Пункту В];
• если условие не выполняется, то увеличивают значение r=r+1 (блок 12), и переходят к шагу 2 [Пункту А];
Шаг 4 [Пункт В - блок 7] проверяют условие
l<n,
• если условие выполняется, то
○ определяют исходное состояние РСЛОС Фибоначчи (блок 8):
, 0≤i≤m-1,
m-1
1
0
○ вычисляют новое состояние  РСЛОС Фибоначчи после k тактов работы для каждого исходного состояния X=(q, …, q, q), где , 0≤i≤m-1 (блок 9),
r
○ вычисляют (jk+l)-е значение для таблицы H путем конкатенации k значений ячеек , , …, (блок 10)
○ увеличивают значение l=l+1 (блок 10) и переходят к шагу 4 [Пункту В];
○ если условие не выполняется, то увеличивают значение j=j+1 (блок 11), и переходят к шагу 3 [Пункту Б].
-l
Порядок вычисления необходимых таблиц для обратного линейного отображения L выполняется аналогичным образом. Но при этом необходимо использовать схему РСЛОС Фибоначчи (фиг. 4) для вычисления его состояния (блок 9, фиг. 8). Полученный модифицированный РСЛОС сдвигается в противоположном направлении.
Краткое описание чертежей
На фиг. 1 показана схема работы линейного регистра сдвига с линейной обратной связью типа Галуа в прямом направлении.
На фиг. 2 показана схема работы линейного регистра сдвига с линейной обратной связью типа Галуа в обратном направлении.
На фиг. 3 показана схема работы линейного регистра сдвига с линейной обратной связью типа Фибоначчи в прямом направлении.
На фиг. 4 показана схема работы линейного регистра сдвига с линейной обратной связью типа Фибоначчи в обратном направлении.
На фиг. 5 показана схема работы модифицированного линейного регистра сдвига с линейной обратной связью типа Галуа.
На фиг. 6 показана блок-схема алгоритма вычисления таблиц функции обратной связи модифицированного линейного регистра сдвига с линейной обратной связью типа Галуа.
На фиг. 7 показана схема работы модифицированного линейного регистра сдвига с линейной обратной связью типа Фибоначчи.
На фиг. 8 показана блок-схема алгоритма вычисления таблиц функции обратной связи модифицированного линейного регистра сдвига с линейной обратной связью типа Фибоначчи.
На фиг. 9 показана схема линейного регистра сдвига с линейной обратной связью типа Галуа для прямого линейного преобразования для примера реализации способа.
На фиг. 10 показана схема линейного регистра сдвига с линейной обратной связью типа Галуа для обратного линейного преобразования для примера реализации способа.
На фиг. 11 показана схема работы модифицированного линейного регистра сдвига с линейной обратной связью типа Галуа для прямого линейного преобразования для примера реализации способа.
На фиг. 12 показана схема работы модифицированного 16-разрядного линейного регистра сдвига с линейной обратной связью типа Галуа для прямого линейного преобразования для примера реализации способа.
На фиг. 13 показана схема работы модифицированного 32-разрядного линейного регистра сдвига с линейной обратной связью типа Галуа для прямого линейного преобразования для примера реализации способа.
На фиг. 14 показана схема работы модифицированного 64-разрядного линейного регистра сдвига с линейной обратной связью типа Галуа для прямого линейного преобразования для примера реализации способа.
Осуществление изобретения
Рассмотрим пример реализации предложенного способа с использованием модифицированного РСЛОС типа Галуа.
Предложенный способ может быть реализован в прикладной программе для вычислительной системы, в качестве которой может быть использован компьютер с одним процессором с разрядностью 8 и выше, работающий под управлением операционной системы (например, Microsoft Windows 7).
Прикладная программа, реализующая работу РСЛОС типа Галуа (или типа Фибоначчи), может быть составлена специалистом по программированию (программистом) на основе знания известных принципов и структуры РСЛОС соответствующего типа и действий предложенного способа.
Для удобства при анализе и синтезе, в описании изобретения рассматривается линейное преобразование L с конкретными параметрами, типичными для большого класса криптографических алгоритмов:
• исходное линейное преобразование ;
8
16
• композиционное поле GF((2)) (m=16, n=8);
• внутренний примитивный полином
8
для построения поля GF(2);
8
16
• внешний неприводимый полином h(y) для построения композиционного поля GF((2))
,
где
i
8
h∈GF(2)
-1
Схема РСЛОС для прямого преобразования L и РСЛОС для обратного преобразования L изображены на фиг. 9 и 10 соответственно.
Ранее для линейного преобразования было выявлено полезное в области криптографии свойство: если в ячейки РСЛОС записать любую последовательность символов и «сдвинуть» регистр 16 раз влево в регистре останутся проверочные символы кода с максимальным расстоянием (МДР кода) С(32,16,17) [6]. Минимальное расстояние между любыми кодовыми словами данного кода равно 17. Если взять такой код в качестве линейного преобразования блочного шифра, то оно будет обладать максимальным свойством рассеивания (d=17).
Последовательность работы одного такта РСЛОС:
15
14
2
1
0
i
8
○ исходное состояние - вектор X=(q, q, …, q, q, q), где q∈GF(2), 0≤i≤15. Вектор X имеет 16 координат, расположенных слева направо в 16 ячеек РСЛОС, начиная с координаты индексом i=15;
15
○ в работе РСЛОС Галуа только значение q в самой старшей ячейке участвует в выработке значения функции обратной связи;
○ выходное состояние - вектор , где , 0≤i≤15. Значения  для каждого i=15, …, 1 вычисляются
,
0
0
l5
при этом q=h·q
Под линейным преобразованием L исходного вектора данных
15
14
2
1
0
X=(q, q, …, q, q, q)
будем понимать 16 тактов работы РСЛОС.
Итогом преобразования является новое состояние регистра на m-ом такте, которое можно записать следующим образом
,
где , 0≤i≤15 - значения ячеек РСЛОС.
-1
Обратное преобразование L - 16 тактов работы РСЛОС в обратном направлении.
Обозначим через k какой-нибудь делитель числа m=16 (его выбор определяется имеющейся разрядностью процессора W и допустимым объемом памяти М).
Сущность предлагаемого способа реализации на соответствующей платформе зависит от значения k и основывается на применении принципа суперпозиции при рассмотрении влияния каждого бита текущего состояния РСЛОС на последующее. В соответствии с тем, что для каждого k имеется способ реализации преобразования L на (nk)-разрядном процессоре.
Рассмотрим следующие случаи.
Расчетный случай 1: k=1. В этом случае рассматривается способ реализации преобразования L на 8-разрядных процессорах (n·k=8·1=8). Для данного случая выполняются следующие действия:
j
• вычисляют количество r необходимых вычисляемых таблиц H, j=15, …, 0
j
8
• вычисляют 16 таблиц H, j=15, …, 0, каждая из них имеет nk=8·1=8 элементов, а элементы представляют собой 8-разрядные числа (элементы поля GF(2)), выполняя следующие действия:
○ вычисляют соответствующее состояние РСЛОС (фиг. 1) после k=1 тактов по каждому исходному состоянию
15
15
l
для всех q=2, l=0, …, 7, т.е. рассматривают влияние каждого бита числа q на состояние РСЛОС (фиг. 1) после k=1 тактов, в результате получают nk=8 состояний;
15
14
○ составляют массив А из nk=8 полученных состояний таким, что последняя его строка соответствует состоянию при j=m-k=16-1=15 и l=0, предпоследняя его строка соответствует состоянию при j=m-k=16-1=15 и l=1, и т.д. В результате чего массив А имеет nk=8 строк и m=16 столбцов. Первый столбец массива А соответствует значениям ячейки q, второй - q и т.д. (табл. 1);
j
○ в случае k=1 таблицы H, j=15, …, 0 равны каждому столбцу массива А в соответствии с индексами.
• строят расширенную схему РСЛОС (фиг. 5), который имеет r=16 ячеек, значение каждой из которых представляет собой 8-разрядное число;
l5
14
2
1
0
i
8
• обозначают через (Q, Q, …, Q, Q, Q) состояние расширенного РСЛОС, где Q∈GF(2), i=15, 14, …, 0;
j
j
• определяют значение f (H) функции обратной связи для каждой H по формуле
,
где j=15, …, 1, 0,
15,u
w∈GF(2)
15
u=0, 1, …, 7 - биты ячейки Q расширенного РСЛОС.
15
j,u
Это значит, что если u-й бит ячейки Q равен единице, то соответствующая строка H участвует в процессе выработки значения функций обратной связи.
• прямое линейное преобразование L есть r=16 тактов работы расширенного РСЛОС;
• 16 тактов работы расширенного РСЛОС требуют
15
операций проверки "true - false" для всех битов ячейки Q и
l
l,j
операций сложения по модулю два двух n×k-разрядных чисел Q и H, где l=0, 1, …, r-1 и j=0, 1, …, nk.
Объем необходимой памяти равен
j
для сохранения 16 таблиц H, j=15, …, 0.
-1
j,
j
Порядок реализации обратного линейного преобразования L на 8-разрядных процессорах выполняется аналогичным образом с использованием РСЛОС (фиг. 2) для вычисления 16 таблиц Hj=15, …, 0. За счет симметричности внешнего неприводимого полинома h(y) для рассмотренного линейного преобразования можно использовать те же 16 таблиц H, j=15, …, 0 и для реализации прямого преобразования, и для обратного ему.
Расчетный случай 2: k=2. В этом случае рассматривается способ реализации преобразования L на 16-разрядных процессорах. Данный способ включает следующие действия:
j
• вычисляют количество r необходимых вычисляемых таблиц H, j=7, …, 0
j
• вычисляют r=8 таблиц H, j=7, …, 0, каждая из них имеет nk=8·2=16 элементов, а элементы представляют собой 16-разрядные числа, выполняя следующие действия:
○ вычисляют соответствующее состояние РСЛОС (фиг. 1) после k=2 тактов по каждому исходному состоянию
для всех
j
l
q=2, j=14, 15 и l=0, …, 7,
начиная с ячейки на позиции j=m-k=16-2=14, т.е. рассматривают влияние каждого бита числа  на состояние РСЛОС (фиг. 1) после k=2 тактов. В результате получают nk=16 состояний;
○ составляют массив А из nk=16 полученных состояний таким, что последняя его строка соответствует состоянию при j=m-k=16-2=14 и l=0, предпоследняя его строка соответствует состоянию при j=m-k=16-2=14 и l=1, и т.д., и первая строка массива А соответствует состоянию при j=m-1=16-1=15 и l=n-1=8-1=7. В результате чего массив А имеет nk=16 строк и m=16 столбцов;
j
7
7,15
7,0
○ формируют r=8 таблиц H, j=7, …, 0, начиная со значения j=(r-1)=8-1=7, путем конкатенации k=2 значений в соседних столбцах массива А, начиная с первого его столбца, причем нумеруют таким образом, например, для таблицы H, чтобы значение в первой строке первого столбца после конкатенации соответствует H, а значение в последней строке того же столбца соответствует Н(табл. 2).
• строят расширенную схему РСЛОС, причем расширенный РСЛОС имеет r=8 ячеек, значение каждой представляет собой 16-разрядное число;
• состояние расширенного РСЛОС можно представить как
7
6
2
1
0
(Q, Q, …, Q, Q, Q)
j
• определяют значение  функции обратной связи для каждой H по формуле
,
где j=7, …, 1, 0,
7,u
w∈GF(2)
7
u=0, 1, …, 15 - биты ячейки Q расширенного РСЛОС.
15
j,u
Это значит, что если u-й бит ячейки Q равен единице, то соответствующая строка H участвует в процессе выработки значения функций обратной связи.
Прямое линейное преобразование L есть r=8 тактов работы расширенного РСЛОС, при этом 8 тактов работы расширенного РСЛОС требуют
операций проверки "true - false"
и
операций сложения по модулю 2 двух 16-разрядных чисел.
Объем необходимой памяти равен
j
для сохранения 8 таблиц H, j=7, …, 0.
Полученная схема представлена на фиг. 12.
-l
j
j
Порядок реализации обратного линейного преобразования L на 16-разрядных процессорах выполняется аналогичным образом с использованием РСЛОС (фиг. 2) для формирования 8 таблиц H, j=7, …, 0. За счет симметричности внешнего неприводимого полинома h(y) для рассмотренного линейного преобразования можно использовать те же 8 таблиц H, j=7, …, 0 и для реализации прямого преобразования, и для обратного ему.
Аналогично, при k=4 и k=8 имеется возможность реализации прямого линейного преобразования L и обратного ему на 32- и 64-разрядных процессорах (фиг. 13 и 14 соответственно).
Результаты расчетов численных значений, характерных для реализации предложенного способа с использованием РСЛОС типа Галуа, представлены в табл. 3.
Сравнительный анализ значений, приведенных в табл. 3, показывает, что предложенный способ позволяет осуществлять выбор взаимосвязанных характеристик вычислительной системы.
Так, если имеется 8-разрядный процессор, то для реализации заданного линейного преобразования потребуется минимальный объем памяти 128 байт и 16 операций сдвига шестнадцати байт.
Если же в распоряжении имеется более мощный 64-разрядный процессор, то для реализации заданного линейного преобразования потребуется 1024 байт памяти и всего 2 операции сдвига двух 64-разрядных слов.
В результате, использование предложенного способа позволяет также предоставить разработчику дополнительные возможности при проектировании прикладной программы или аппаратного узла вычислительной системы, реализующей линейное преобразование, и учитывать возникающие в практике требования.
Источники информации
1. Европейская заявка №1514174, приоритет от 04.06.2003 г.
2. Патент США №5946473, приоритет от 17.06.1997 г.
3. Nicolay Borisenko, Nguyen Van Long, Alexey Bulygin. Algorithm design software and hardware implementation of large size linear mapping. 2nd Workshop on Current Trends in Cryptology (CTCrypt 2013) June 23-25, 2013, Ekaterinburg, Russia. Pre-proceedings, pp. 192-205;
4. Mikhail Borodin, Andrey Rybkin, Alexey Urivskiy. High-Speed Software Implementation of the Prospective 128-bit Block Cipher and Streebog Hash-Function, 3rd Workshop on Current Trends in Cryptology (CTCrypt 2014) June 5-6, 2014, Moscow, Russia. Pre-proceedings, pp. 189-197;
5. Кузьмин А.С., Нечаев А.А., Линейные рекуррентные последовательности над кольцами Галуа, Алгебра и логика, 3:2 (1995), с. 169-189.
6. Коусело Е., Гонсалес С., Марков В.Т., Нечаев А.А. Рекурсивные МДР-коды и рекурсивно дифференцируемые квазигруппы. Дискретная математика, том 10, выпуск 2, 1998, с. 3-29.