ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ
DIFFERENTIAL AMPLIFIER

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных операционных усилителях (ОУ) с малыми значениями э.д.с. смещения нуля).
В современной радиоэлектронной аппаратуре находят применение дифференциальные усилители (ДУ) с существенными различными параметрами.
Особое место занимают дифференциальные усилители (ДУ) с местной отрицательной обратной связью, которая обеспечивается резистором, включенным между эмиттерами входных транзисторов ДУ. Такие ДУ используются в быстродействующих операционных усилителях и характеризуются расширенным диапазоном линейной работы. Предполагаемое изобретение относится к данному типу ДУ.
Наиболее близким по сущности к заявляемому техническому решению является классическая схема ДУ фиг.1, представленная в патенте США №5.365.191, которая также присутствует в большом числе других патентов, например, имеющих в качестве цепи нагрузки входных транзисторов управляемые токовые зеркала [1-6].
см
Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U), зависящей от свойств его архитектуры.
см
Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U и его температурного дрейфа.
Поставленная задача достигается тем, что в дифференциальном усилителе фиг.1, содержащем первый 1 и второй 2 входные транзисторы, между эмиттерами которых включен резистор 3 местной отрицательной обратной связи, первый 4, второй 5 и третий 6 токостабилизирующие транзисторы, эмиттеры которых соединены с шиной источника питания 7 через первый 8, второй 9 и третий 10 токостабилизирующие двухполюсники, коллектор первого 4 токостабилизирующего транзистора подключен к эмиттеру первого 1 входного транзистора, коллектор второго 5 токостабилизирующего транзистора соединен с эмиттером второго 2 входного транзистора, базы первого 4 и второго 5 токостабилизирующих транзисторов подключены к цепи смещения потенциалов 11, токовое зеркало 12, вход которого соединен с коллектором первого 1 входного транзистора, а выход подключен к коллектору второго 2 входного транзистора и связан с базой входного транзистора 13 выходного буферного усилителя 14, причем коллектор третьего 6 токостабилизирующего транзистора связан с выходным буферным усилителем, предусмотрены новые элементы и связи - в схему введено дополнительное токовое зеркало 15, вход которого соединен с базой третьего 6 токостабилизирующего транзистора, а выход подключен к эмиттеру второго 5 токостабилизирующего транзистора, причем тип проводимости входного транзистора 13 выходного буферного усилителя 14 совпадает с типом проводимости первого 4 и второго 5 токостабилизирующих транзисторов.
Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.
На фиг.3 и фиг.4 показаны схемы дифференциального усилителя-прототипа (фиг.3) и заявляемого ДУ (фиг.4) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».
На фиг.5 приведены температурные зависимости напряжения смещения нуля схем фиг.3, фиг.4.
Дифференциальный усилитель фиг.2 содержит первый 1 и второй 2 входные транзисторы, между эмиттерами которых включен резистор 3 местной отрицательной обратной связи, первый 4, второй 5 и третий 6 токостабилизирующие транзисторы, эмиттеры которых соединены с шиной источника питания 7 через первый 8, второй 9 и третий 10 токостабилизирующие двухполюсники, коллектор первого 4 токостабилизирующего транзистора подключен к эмиттеру первого 1 входного транзистора, коллектор второго 5 токостабилизирующего транзистора соединен с эмиттером второго 2 входного транзистора, базы первого 4 и второго 5 токостабилизирующих транзисторов подключены к цепи смещения потенциалов 11, токовое зеркало 12, вход которого соединен с коллектором первого 1 входного транзистора, а выход подключен к коллектору второго 2 входного транзистора и связан с базой входного транзистора 13 выходного буферного усилителя 14, причем коллектор третьего 6 токостабилизирующего транзистора связан с выходным буферным усилителем. В схему введено дополнительное токовое зеркало 15, вход которого соединен с базой третьего 6 токостабилизирующего транзистора, а выход подключен к эмиттеру второго 5 токостабилизирующего транзистора, причем тип проводимости входного транзистора 13 выходного буферного усилителя 14 совпадает с типом проводимости первого 4 и второго 5 токостабилизирующих транзисторов.
см
Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U в схеме фиг.2, т.е. зависящие от схемотехники ДУ.
вых.15
б.р
Выходной ток токового зеркала 15 зависит от тока базы транзистора 6 I=I.
0
Если токи двухполюсников 8, 9 и 10 равны величине I, то токи коллекторов транзисторов 4 и 5:
б.р
э.i
i
э.i
0
где I=I/β - ток базы n-p-n транзисторов схемы при эмиттерном токе I=I;
i
β - коэффициент усиления по току базы n-p-n транзисторов.
вх.12
вых.12
Входной I и выходной I- токи токового зеркала 12
i
где K=1 - модуль коэффициента передачи по току токового зеркала 12.
Следовательно, эмиттерные и коллекторные токи транзисторов 1 и 2:
Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину
б.13
б.р
где I=I - ток базы n-p-n транзистора 13 эмиттерного повторителя 14.
см
Подставляя (1)÷(8) в (9) находим, что разностный ток, определяющий U
см
p
см
вх
Как следствие, это уменьшает U, так как разностный ток I в узле «A» создает U, зависящее от крутизны S преобразования входного дифференциального напряжения u ДУ в выходной ток узла «A»:
э1
э2
где r=r - сопротивления эмиттерных переходов входных транзисторов 1 и 2 дифференциального каскада 1,
3
R - сопротивление двухполюсника 3.
Поэтому для схемы фиг.2
т
где φ=26 мВ - температурный потенциал.
p
см
см
см
В ДУ-прототипе I≠0, поэтому здесь систематическая составляющая U получается на два порядка больше (U=-8,5 мВ), чем в заявляемой схеме (U=-53,5 мкВ).
Компьютерное моделирование схем фиг.3, фиг.4 подтверждает (фиг.5) данные теоретические выводы.
Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.
Литература
1. Патент США №4.636.743 fig.1;
2. Патент США №5.828.242 fig.5;
3. Патент США №5.365.191 fig.9;
4. Патент США №4.636.744;
5. Патент США №6.281.752 fig.5a;
6. Патент США №4.783.637.