НАКАПЛИВАЮЩИЙ СУММАТОР ДЛЯ СИНТЕЗАТОРОВ ЧАСТОТ
ADDER-ACCUMULATOR FOR FREQUENCY SYNTHESISERS

Изобретение относится к вычислительной технике и может быть использовано в синтезаторах частот и делителях частоты с дробным коэффициентом деления, а также в устройствах цифровой обработки сигналов и в криптографических приложениях.
Известны накапливающие сумматоры [1], [2], [3], содержащие двоичные сумматоры и регистры.
Недостатком этих устройств является то, что они осуществляют суммирование чисел по модулю, равному натуральной степени числа два, тогда как во многих задачах требуется суммирование по модулю произвольных чисел.
n
n
Также из уровня техники известен накапливающий сумматор по модулю [4], содержащий -разрядный и (+1)-разрядный сумматоры, мультиплексор и регистр, позволяющий осуществлять суммирование по модулю произвольных чисел.
n
Недостатком этого устройства является низкое быстродействие, так как задержка распространения сигналов увеличивается на величину задержки в (+1)-разрядном сумматоре и мультиплексоре.
n
n
Наиболее близким по технической сущности к заявленному изобретению является накапливающий сумматор для синтезаторов частот [5], содержащий два -разрядных сумматора, мультиплексор, регистр, а также (+1)-разрядный сумматор, позволяющий осуществлять суммирование по модулю произвольных чисел.
Недостатком этого устройства является большой объем оборудования и как следствие большое энергопотребление, что ограничивает его применение в автономных мобильных устройствах.
Техническим результатом является сокращение объема оборудования и как следствие уменьшение энергопотребления.
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
Указанный технический результат достигается тем, что в накапливающем сумматоре для синтезаторов частот, содержащем (+1)-разрядный сумматор, -разрядный мультиплексор и -разрядный регистр, причем вход переноса устройства соединен со входом переноса (+1)-разрядного сумматора, (1…)-й разряды информационных выходов которого соединены со вторыми информационными входами -разрядного мультиплексора, информационные выходы которого соединены с информационными входами -разрядного регистра, информационные выходы которого соединены с информационными выходами устройства, тактовый вход соединен с тактовым входом устройства, вход установки в начальное состояние соединен со входом установки в начальное состояние устройства, первый информационный вход устройства был соединен с первым разрядом первых информационных входов (+1)-разрядного сумматора и -разрядного мультиплексора, вторые информационные входы устройства соединены с (1…)-ми разрядами вторых информационных входов (+1)-разрядного сумматора, выход переноса которого соединен с управляющим входом мультиплексора, (1…)-й разряды информационных выходов-разрядного регистра соединены со (2…(+1))-м разрядами первых информационных входов (+1)-разрядного сумматора соответственно, а (1…(-1))-й разряды соединены с (2…)-м разрядами первых информационных входов -разрядного мультиплексора.
A
P
i
Сущность изобретения заключается в реализации следующего способа накопительного суммирования чисел по произвольному модулю . Накапливающее суммирование осуществляется в соответствии с выражением
S
S
A
P
i
i
i
-1
i
= (2 + ) mod ,  = 1, 2, 3, … ,
S
i
i
где  - значение суммы на выходе устройства на -ом такте работы;
A
i
i
- число, принимающее значение 0 или 1, поступающее на вход устройства на -ом такте работы.
S
P
0
До первого такта работы устройство устанавливается в начальное состояние  в диапазоне чисел от 0 до -1.
S
S
A
P
S
S
A
S
i
S
S
A
P
i
S
A
P
i
i
-1
i
i
i
-1
i
i
i
i
-1
i
i
-1
i
Если значение выражения = 2+ меньше , то выполняется обычное суммирование  = 2+ и эта сумма  является результатом работы устройства на -ом такте. Если же значение выражения (= 2+) ≥ , то результатом работы устройства на -ом такте является значение (2+) - .
В результате реализации такого алгоритма накаливающего суммирования на выходе устройства образуется последовательность чисел, которая может быть использована в синтезаторах частот с малым энергопотреблением.
На фиг. 1 представлена схема накапливающего сумматора для синтезаторов частот.
n
n
n
Накапливающий сумматор для синтезаторов частот содержит (+1)-разрядный сумматор 1, -разрядный мультиплексор 2, -разрядный регистр 3, первый информационный вход 4, вторые информационные входы 5, вход переноса 6, тактовый вход 7, вход установки в начальное состояние 8 и информационные выходы 9.
A
,
i
На первый информационный вход 4, последовательно, синхронно с тактовыми импульсами, подаваемыми на тактовый вход 7, подается последовательность чисел на вход переноса 6 подается сигнал логической единицы, на вторые информационные входы 5 подается код модуля в инверсном виде, вход установки в начальное состояние 8 служит для установки в начальное состояние устройства перед началом работы. Информационные выходы 9 являются выходами устройства.
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
Первый информационный вход 4 устройства соединен с первым разрядом первых информационных входов (+1)-разрядного сумматора 1 и -разрядного мультиплексора 2, второй информационный вход устройства соединен с (1…)-ми разрядами вторых информационных входов (+1)-разрядного сумматора 1. Вход переноса 6 устройства соединен со входом переноса (+1)-разрядного сумматора 1, выход переноса которого соединен с управляющим входом мультиплексора 2, а (1…)-й разряды информационных выходов соединены со вторыми информационными входами -разрядного мультиплексора 2, информационные выходы которого соединены с информационными входами -разрядного регистра 3, информационные выходы которого соединены с информационными выходами устройства, причем (1…)-й разряды информационных выходов-разрядного регистра 3 также соединены со (2…(+1))-м разрядами первых информационных входов (+1)-разрядного сумматора 1 соответственно, а (1…(-1))-й разряды также соединены с (2…)-м разрядами первых информационных входов -разрядного мультиплексора 2. Тактовый вход -разрядного регистра 3 соединен с тактовым входом 7 устройства, а вход установки в начальное состояние соединен со входом установки в начальное состояние 8 устройства.
Накапливающий сумматор для синтезаторов частот работает следующим образом (см. фиг. 1).
S
n
P
i
A
n
n
A
n
n
n
n
n
S
A
n
P
n
S
A
P
0
i
i
0
1
0
1
Перед началом работы на вход установки в начальное состояние 8 устройства подается импульс, который устанавливает устройство в начальное состояние, записывая в -разрядный регистр 3 число из диапазона чисел от 0 до -1. На тактовый вход 7 устройства поступают тактовые импульсы, которые синхронизируют работу устройства. С каждым тактовым импульсом = 1, 2, 3, … на первый информационный вход 4 поступают коды чисел , поступающие далее на первый разряд первых информационных входов (+1)-разрядного сумматора 1 и на первый разряд -разрядного мультиплексора 2. Входные числа  могут принимать значение 0 или 1. На (2…(+1))-е разряды первых информационных входов (+1)-разрядного сумматора 1 поступает код числа с (1…)-го разрядов информационных выходов-разрядного регистра 3. В результате на первых информационных входах (+1)-разрядного сумматора 1 образуется сумма 2 +. Так как на вторые информационные входы (+1)-разрядного сумматора 1 со вторых информационных входов 5 поступает инверсный код модуля , а на его вход переноса со входа переноса 6 поступает сигнал логической единицы, то на информационных выходах (+1)-разрядного сумматора 1 образуется значение (2 +) - .
S
A
P
n
0
1
В случае, если ((2 +) - ) ≥ 0, то на выходе переноса (+1)-разрядного сумматора 1 образуется логический ноль, который воздействуя на управляющий вход мультиплексора 2, обеспечит коммутацию на его информационные выходы его вторых информационных входов.
S
A
P
n
S
A
0
1
0
1
Если же ((2 +) - ) < 0, то на выходе переноса (+1)-разрядного сумматора 1 образуется сигнал логической единицы, который воздействуя на управляющий вход мультиплексора 2, обеспечит коммутацию на его информационные выходы его первых информационных входов. При этом на первых информационных входах мультиплексора 2 присутствует код числа (2 +).
S
S
A
P
n
1
0
1
В результате на информационных выходах мультиплексора 2 образуется код числа  = ((2 +) mod , который под воздействием тактового импульса с тактового входа 7 будет записан в -разрядный регистр 3 и поступит на информационные выходы 9 устройства.
n
Устройство прототип содержит 3 сумматора, мультиплексор и регистр. Предложенное же устройство содержит один сумматор, мультиплексор и регистр. В результате объем оборудования сокращен на два -разрядных сумматора. Учитывая, что сумматор потребляет примерно в 3-4 раза больше энергии, чем мультиплексор или регистр, предложенное устройство будет потреблять в 2-2,3 раза меньше энергии, чем устройство прототип.
Источники информации
1. Тарабрин Б.В. Справочник по интегральным микросхемам/Б.В. Тарабрин, С.В. Якубовский, Н.А. Барканов и др.; под ред. Б.В. Тарабрина - 2-е изд., перераб. и доп. - М.: Энергия, 1981, рис. 5-250, стр.741.
2. Наумкина Л.Г. Цифровая схемотехника. Конспект лекций по дисциплине «Схемотехника» - М.: «Горная книга», Издательство Московского государственного горного университета, 2008. рис. 6.9, стр.228
3. Патент RU 2544748 С1. Накапливающий сумматор. Опубликован 20.03.2015. Бюл. №8.
4. Патент RU 2500017 С1. Накапливающий сумматор по модулю. Опубликован 17.11.2013. Бюл. № 33.
5. Патент RU 2753594 С1. Накапливающий сумматор для синтезаторов частот. Опубликован 18.08.2021 Бюл. № 23.