ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ
LOGIC CONVERTER

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
1
2
n
-1
n
n
n
Известны логические преобразователи (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые с помощью константной настройки реализуют любую из простых симметричных булевых функций τ, τ, τ, τ, зависящих от  аргументов - входных двоичных сигналов, при =4.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных сигналов.
1
2
n
-1
n
n
n
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2542895, кл. G06F 7/57, 2015 г.), который содержит восемь мажоритарных элементов и с помощью константной настройки реализует любую из простых симметричных булевых функций τ,τ,τ, τ, зависящих от  аргументов - входных двоичных сигналов, при =5.
t
t
M
M
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в прототипе определяется выражением 6×Δ, где Δесть время задержки мажоритарного элемента.
Техническим результатом изобретения является повышение быстродействия при сохранении аппаратурного состава и функциональных возможностей прототипа.
i
i
j
j
m
j
j
m
особенность
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем восемь мажоритарных элементов, выходы -го (), восьмого мажоритарных элементов и объединенные первые входы первого, второго, пятого, шестого мажоритарных элементов подключены соответственно к второму входу (+1)-го, третьему входу шестого мажоритарных элементов и первому настроечному входу логического преобразователя, первый, второй и третий информационные входы которого соединены соответственно с вторым, третьим входами первого и третьим входом второго мажоритарных элементов,  заключается в том, что выходы пятого, шестого и седьмого мажоритарных элементов соединены соответственно с третьими входами третьего, четвертого и вторым входом шестого мажоритарных элементов, а -й () вход седьмого, -й вход восьмого и -й () вход пятого мажоритарных элементов подключены соответственно к -му, (+2)-му и (+2)-му информационным входам логического преобразователя, первый, второй настроечные входы и выход которого соединены соответственно с первыми входами четвертого, третьего и выходом четвертого мажоритарных элементов.
На чертеже представлена схема предлагаемого логического преобразователя.
1
8
i
r
7
8
i
+1
r
-2
6
1
5
7
8
2
3
4
1
2
4
5
6
m
j
m
m
j
j
Логический преобразователь содержит мажоритарные элементы 1, …, 1, причем выходы элементов 1 (), 1 () и 1, 1 соединены соответственно с вторым входом элемента 1, третьим входом элемента 1 и вторым, третьим входами элемента 1, а -е () входы элементов 1, 1, -е () входы элементов 1, 1, третий вход элемента 1 и первый вход элемента 1 подключены соответственно к (-1)-му, (+2)-му, -му, (+2)-му, третьему информационным и второму настроечному входам логического преобразователя, выход и первый настроечный вход которого соединены соответственно с выходом элемента 1 объединенными первыми входами элементов 1, 1, 1, 1, 1.
1
2
l
5
k
k
1
k
2
k
3
k
1
k
2
k
1
k
3
k
2
k
3
k
1
k
2
k
3
4
x
x
a
a
a
a
a
a
a
a
a
a
a
Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые сигналы ƒ, ƒ ∈ {0, 1} константной настройки. На его первый, …, пятый информационные входы подаются соответственно подлежащие обработке двоичные сигналы , …,  ∈ {0, 1}. На выходе мажоритарного элемента 1 () имеем Maj(, , )=a ∨  ∨ , где , ,  и ∨, ⋅ есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 1 определяется выражением
в котором  (). Таким образом, на выходе предлагаемого преобразователя получим
1
2
4
5
1
5
M
M
х
х
t
t
-
где τ, τ, τ, τ есть простые симметричные булевы функции пяти аргументов , …, (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974). При этом указанный преобразователь содержит восемь мажоритарных элементов, а максимальное время задержки распространения в нем сигнала равно 4×Δ, где Δвремя задержки мажоритарного элемента.
1
2
n
-1
n
n
n
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью константной настройки реализует любую из простых симметричных булевых функций τ, τ, τ, τ, зависящих от аргументов - входных двоичных сигналов, при =5, имеет аппаратурный состав прототипа и обладает более высоким по сравнению с ним быстродействием.