ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С УПРАВЛЯЕМЫМ КОЭФФИЦИЕНТОМ УСИЛЕНИЯ
DIFFERENTIAL AMPLIFIER WITH CONTROLLED GAIN

y
Предлагаемое изобретение относится к области радиотехники и связи и может быть использовано в качестве широкополосного усилителя, коэффициент передачи по напряжению которого зависит от уровня сигнала управления (u). Такие устройства применяются в структуре аналоговых микросхем различного функционального назначения, системах автоматической регулировки усиления, аналоговых перемножителей сигналов и т.д.
В настоящее время в аналоговой микросхемотехнике в составе систем электронной регулировки усиления широкое применение находит дифференциальный усилитель с управляемым статическим режимом. Данная структура стала основой для построения многих известных в настоящее время управляемых усилителей и аналоговых перемножителей сигналов на базе дифференциальных каскадов [1-17].
Ближайшим прототипом является дифференциальный усилитель (фиг.1), описанный в патенте США №4.286,226, фиг.5, содержащий первый 1 и второй 2 входные транзисторы параллельно-балансного каскада, эмиттеры которых соединены с токовым входом 3 параллельно-балансного каскада, базы соединены с соответствующими первым 4 и вторым 5 основными входами дифференциального усилителя, а коллекторы связаны с первым 6 и вторым 7 выходами дифференциального усилителя и цепью нагрузки 8, первый 9 и второй 10 транзисторы цепи управления усилением, базы которых подключены к управляющему входу 11 дифференциального усилителя, эмиттеры связаны с первым 12 источником опорного тока, а коллекторы связаны с первым 6 и вторым 7 выходами дифференциального усилителя.
y
x
y
Особенность схемы известного дифференциального усилителя фиг.1 состоит в том, что уровень его выходного статического напряжения не зависит от уровня сигнала управления u, что делает его привлекательным для применения в схемах с непосредственной связью каскадов. Следует также отметить, что схема фиг.1 может выполнять функции перемножителей сигналов u и u.
В цифровых интегральных микросхемах результатом увеличения скорости обработки информации стали тенденции постоянного уменьшения напряжения питания, что является «анафемой» в аналоговом проектировании с высокими характеристиками. При технологических нормах 350 нм (3.3 В) по-прежнему достаточно схемотехнических возможностей для аналоговых проектировании с высокими характеристиками, хотя наличие 5 В питания было бы предпочтительнее. При нормах 180 нм (1.8 В) процесс усложняется и статические характеристики аналоговых устройств страдают. В этой связи необходимо развитие новых подходов к проектированию микросхем, ориентированных на снижение мощности, улучшение производительности при низковольтном питании.
кэ.max
В рамках собственных программ развития ряд ведущих микроэлектронных фирм, в т.ч. российских, начинают использовать технологическое оборудование для 0,25 мкм SiGe-технологии SGB25VD, способное в рамках единого цикла изготовить высококачественные гетеропереходы. Это позволяет реализовать субмикронные транзисторы Х диапазона, а также использовать экономичные режимы для СВЧ интегральных схем относительно высокого уровня интеграции. Однако технология SGB25VD накладывает дополнительные и существенные для схемотехники аналоговых микросхем ограничения, выражающиеся в невозможности использования комплементарных транзисторов и относительно низковольтных режимов их работы (U=2,9÷3,0 В).
Создание IP блоков для SiGe технологии SGB25VD является (наряду с ее освоением) важнейшей задачей для зарубежных и отечественных центров проектирования аналоговых микросхем.
Существуют схемотехнические методы, позволяющие использовать однотипные транзисторы с относительно низким напряжением их питания в структуре не только различных узлов и устройств, но и СФ блоков систем на кристалле. Этот важнейший для указанной проблемы теоретический результат позволяет в перспективе расширить область практического использования SGB25VD SiGe технологии и, следовательно, повысить технико-экономические показатели микроэлектронных изделий. Так, например, создание новой под указанную технологию схемотехники управляемых усилителей и аналоговых перемножителей позволит не только повысить качественные показатели СВЧ фильтров, квадратурных модуляторов и демодуляторов и других устройств нового поколения, образующих СФ блоки СВЧ РЭА специального назначения, так и создать принципиально новую номенклатуру ИС более широкого функционального применения.
1
пp
1
пр
Последние несколько лет источники питания с напряжением 5 В вытесняются более низковольтными. Требования к уменьшению рассеиваемой мощности и уменьшению числа батарей в таких приложениях, как беспроводные устройства связи и персональные компьютеры, привели к снижению напряжения питания в цифровых схемах до уровня 1,5 В. Эта тенденция, как отмечалось выше, реализована в современных SiGe транзисторах, которые сконструированы так, чтобы обеспечить максимальную частоту среза (f) в компромиссе с напряжением пробоя (U). Для кремниевых транзисторов существует следующее фундаментальное ограничение: f×U≈const.
1
Таким образом, малые размеры транзисторов, обеспечивающие высокие значения f (до 200 ГТц), привели к снижению напряжения питания микросхем до 1,2÷1,5 В.
п
п
бэ
Уменьшение напряжения питания (Е) в биполярных схемах приводит к появлению новых проблем и некоторые из них становятся особенно важными при напряжении питания менее 2 В. Принципиальная сложность уменьшения напряжения Е состоит в том, что биполярный транзистор имеет фиксированное напряжение база-эмиттер U, которое не уменьшается линейно с уменьшением технологических норм, так как
т
к
s
бэ
к
s
бэ
бэ
п
где φ=kT/q, I - ток коллектора и I - обратный ток эмиттерного р-n перехода. При этом параметры транзистора и уровни тока оказывают слабое влияние на напряжение U. На практике плотность тока в биполярном транзисторе (I/I), изменяя свое значение, также слабо влияет на напряжение U. Если в используемой технологии U=0,7÷0,8 В, то использование 1,5 В источника питания приводит к тому, что между «землей» и шиной Е не может быть включено больше, чем один переход база-эмиттер.
бэ
Учитывая вышесказанное, а также численные значения напряжения U≈700÷800 мВ, можно сделать вывод о том, что запрещается использовать многоярусные дифференциальные пары или каскодные конфигурации (архитектуры) при напряжении питания 1,5 В.
Таким образом, отсутствие возможности масштабирования напряжения на переходе база-эмиттер еще больше обостряет проблему дальнейшего масштабирования напряжения питания схем на биполярных транзисторах.
п
Существенный недостаток известного устройства фиг.1 состоит в том, что оно оказывается работоспособным только при сравнительно больших уровнях напряжения питания (±Е>2,2÷2,4 В). Это связано с особенностями архитектуры известного ДУ, которая имеет «двухярусную» структуру. Схема фиг.1 оказывается неработоспособной при напряжениях , меньших 1,5 В, так как здесь должно быть
o.12
где U - минимальное напряжение на источнике тока 12;
эб
U≈0,7÷0,8 В - напряжения эмиттер-база транзисторов 2 и 10 в активном режиме.
При типовом построении двухполюсника 12 численные значения
o.12
y
U≈0,7 В. Таким образом, в известном ДУ . Кроме этого, в известном ДУ достаточно трудно обеспечить высокую линейность характеристики управления в широком диапазоне изменения u.
Основная цель предлагаемого изобретения состоит в уменьшении напряжения питания дифференциального усилителя с управляемым коэффициентом усиления до уровня 1,5 В.
Дополнительная цель - повышение линейности характеристики управления ДУ без потери его базового свойства - способности работать при
.
Поставленная цель достигается тем, что в ДУ, содержащем первый 1 и второй 2 входные транзисторы параллельно-балансного каскада, эмиттеры которых соединены с токовым входом 3 параллельно-балансного каскада, базы соединены с соответствующими первым 4 и вторым 5 основными входами дифференциального усилителя, а коллекторы связаны с первым 6 и вторым 7 выходами дифференциального усилителя и цепью нагрузки 8, первый 9 и второй 10 транзисторы цепи управления усилением, базы которых подключены к управляющему входу 11 дифференциального усилителя, эмиттеры связаны с первым 12 источником опорного тока, а коллекторы связаны с первым 6 и вторым 7 выходами дифференциального усилителя, предусмотрены новые элементы и связи - в схему введены дополнительный резистор 13 и дополнительный источник опорного тока 14, причем дополнительный резистор 13 включен между объединенными эмиттерами первого 9 и второго 10 транзисторов цепи управления усилением и токовым входом 3 параллельно-балансного каскада, к которому подключен дополнительный источник опорного тока 14.
На фиг.1 показана схема ДУ-прототипа, на фиг.2 - схема заявляемого ДУ в соответствии с формулой изобретения.
На фиг.3 представлена схема ДУ фиг.2 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».
u
Y
var
Амплитудно-частотная характеристика коэффициента усиления по напряжению К ДУ фиг.2 при разных значениях u=U показана на фиг.4.
Регулированная характеристика ДУ фиг.2 представлена на фиг.5.
вых.с
Зависимость уровня выходного синфазного статического напряжения ДУ фиг.2 (u) приведена на фиг.6.
вых
x
y
На фиг.7 показана зависимость выходного дифференциального напряжения U ДУ фиг.2 от напряжения на входе канала «х» U при различных напряжениях u на управляющем входе 11.
Заявляемый дифференциальный усилитель фиг.2 содержит первый 1 и второй 2 входные транзисторы параллельно-балансного каскада, эмиттеры которых соединены с токовым входом 3 параллельно-балансного каскада, базы соединены с соответствующими первым 4 и вторым 5 основными входами дифференциального усилителя, а коллекторы связаны с первым 6 и вторым 7 выходами дифференциального усилителя и цепью нагрузки 8, первый 9 и второй 10 транзисторы цепи управления усилением, базы которых подключены к управляющему входу 11 дифференциального усилителя, эмиттеры связаны с первым 12 источником опорного тока, а коллекторы связаны с первым 6 и вторым 7 выходами дифференциального усилителя. В схему введены дополнительный резистор 13 и дополнительный источник опорного тока 14, причем дополнительный резистор 13 включен между объединенными эмиттерами первого 9 и второго 10 транзисторов цепи управления усилением и токовым входом 3 параллельно-балансного каскада, к которому подключен дополнительный источник опорного тока 14.
Заявляемый ДУ работает следующим образом.
y
В статическом режиме при нулевом напряжении (u=0) на управляемом входе 11 резистор 13 не влияет на работу схемы, так как напряжения на его правом и левом выводах практически одинаковы. Ток источника опорного тока 14 делится пополам между эмиттерами транзисторов 1 и 2 и определяет коэффициент усиления по напряжению со входа 4 на дифференциальный выход 6-7:
67
где u - приращение напряжения между выходными узлами 6 и 7;
x
u - приращение напряжения на входе 4;
R8 - сопротивление левого (правого) резисторов цепи нагрузки 8;
т
φ≈25 мВ - температурный потенциал;
14
I - ток двухполюсника 14.
y
Если u получает положительное приращение относительно общей шины, то это создает приращение тока через резистор 13
13
где R - сопротивление резистора 13.
0Σ
Как следствие, суммарный ток I общей эмиттерной цепи ДУ уменьшается
u
Это приводит к уменьшению коэффициента усиления по напряжению К:
y
u
Если u<0, то суммарный ток общей эмиттерной цепи ДУ увеличивается и К растет:
u
Предельное значение К достигает при :
12
где I - ток двухполюсника 12.
С другой стороны, ток  делится пополам между эмиттерами транзисторов 9 и 10 и передается на выходы 6 и 7. При этом данное приращение тока  компенсирует в нагрузке 8 приращение токов
y
коллектора транзисторов 1 и 2. Как следствие, выходное синфазное напряжение ДУ фиг.2 не зависит от уровня сигнала управления u (фиг.6).
13
u
11
y
u
Фиг.4 показывает, что при R=1 кОм коэффициент усиления К заявляемого ДУ изменяется более чем на 35 дБ. Если выбрать R=100 Ом, то диапазон изменения u, при котором K изменяется на 35 дБ, сужается до 200 мВ.
Замечательная особенность заявляемого ДУ - возможность работы при . Действительно при типовом построении источников опорного тока 12 и 14 (на биполярных транзисторах) активный статический режим всех транзисторов ДУ фиг.2 реализуется при . В ДУ-прототипе это невозможно. Таким образом, заявляемый ДУ характеризуется более высокими качественными показателями при низковольтном питании.
Источники информации
1. Патент США №4.286.226, фиг.5.
2. Патент США №6.211.718, фиг.3.
3. Патент AU №198065562 A1, H03F 3/45.
4. Патентная заявка США №2006/0232334, фиг.3.
5. Патент США №6.229.395, фиг.1.
6. Патент США №4.306.198, фиг.3.
7. Патентная заявка США №2006/0132237, фиг.2.
8. Патент WO 2003/028210.
9. Патентная заявка США №2008/0136523, фиг.3.
10. Патент США №4.331.929.
11. Патент США №4.227.256.
12. Патент США №5.256.984.
13. Патент США №6.753.732.
14. Патентная заявка США №2005/0052239.
15. Патентная заявка США №2007/0090876.
16. Патент США №6.374.736, фиг.1.
17. Патент ЕР №1.231.709.