АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ
ANALOGUE-DIGITAL CONVERTER IN RESIDUE NUMBER SYSTEM

Изобретение относится к области измерительной и вычислительной техники и может быть использовано для быстрого преобразования аналоговых электрических сигналов в цифровой код в системах, функционирующих в модулярной системе счисления.
Известно устройство (аналог) (авт. св. СССР №1368989, МКИ Н03М 1/28, БИ №3, 1988 г.), содержащее блок определения остатка по наибольшему основанию СОК, аналогово-цифровые преобразователи, сумматоры, шифраторы, блоки коррекции, коммутаторы, одновибратор, регистр, аналоговую входную шину, шину коррекции, шину управления, выходную шину «ядро числа» и выходные шины остатков по соответствующим основаниям СОК. Недостаток - большие аппаратные затраты устройства.
Известно устройство (аналог) (авт. св. СССР №1181141, МКИ Н03М 1/28, БИ №35, 1985 г.), содержащее блок определения остатка по наибольшему основанию СОК, аналогово-цифровые преобразователи, блоки коррекции, входную шину, шину коррекции, выходные шины кодов по основаниям СОК, сумматоры, шифраторы, шины кодов оснований СОК. Недостаток - большие аппаратные затраты устройства.
7
Известно также устройство (прототип) (патент РФ 2433527, МПК Н03М 1/28, заявл. 12.04.2010; опубл. 10.11.2011) содержащее блоки слежения-хранения, аналогово-цифровые преобразователи, цифроаналоговые преобразователи, блоки вычитания, выходные шины кодов остатков в СОК, вход.
Недостаток прототипа - применение большого количества параллельных аналого-цифровых преобразователей, что с увеличением их разрядности приводит к несоизмеримому росту дороговизны устройства. К тому же логика работы прототипа обеспечивается таким же количеством других блоков, перечисленных выше, что также влияет на сложность и цену устройства.
Задача, на решение которой направлено заявляемое устройство, состоит в снижении аппаратных издержек при производстве аналого-цифровых преобразователей, функционирующих в системе остаточных классов.
Технический результат выражается в возможности сокращения в n раз, где n - число оснований системы остаточных классов, количества элементарных аналого-цифровых преобразователей, цифроаналоговых преобразователей и блоков вычитания, входящих в аналого-цифровой преобразователь, функционирующий в системе остаточных классов.
<mrow><mo stretchy="false">(</mo><mi>i</mi><mo>=</mo><mover accent="true"><mrow><mn>1,</mn><mi>n</mi></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
Технический результат достигается тем, что в аналого-цифровой преобразователь в системе остаточных классов, содержащий вход, n выходных шин кодов остатков в системе остаточных классов, где n - число оснований системы остаточных классов, первый блок слежения-хранения, аналогово-цифровой преобразователь, цифроаналоговый преобразователь, блок вычитания, при этом выход первого блока слежения-хранения подключен к первому входу блока вычитания и к первому входу аналого-цифрового преобразователя, а выход цифроаналогового преобразователя соединен со вторым входом блока вычитания, введены источник напряжения смещения, второй блок слежения-хранения, n регистров-защелок, при этом вход устройства объединен с входом второго блока слежения-хранения, выход которого подключен ко второму входу первого блока слежения-хранения, при этом выход блока вычитания подключен к первому входу первого блока слежения-хранения, выход источника напряжения смещения подключен ко второму входу аналого-цифрового преобразователя, выход которого подключен к цифроаналоговому преобразователю и входам n регистров-защелок, при этом выход i-гo
регистра-защелки объединен с i-й выходной шиной кода остатков.
На фиг.1 представлена структурная схема АЦП в СОК.
На фиг.2 приведена схема источника напряжения смещения.
На фиг.3 приведена таблица 1 сочетаний трех оснований СОК.
1
2
3
На фиг.4 приведена таблица 2 значений напряжений, полученные при квантовании диапазона АЦП в трех режимах в устройстве по трем основаниям СОК p=3, p=4, р=7.
На фиг.5 приведена таблица 3 значений напряжений на выходе ЦАП при различных уровнях сигнала до усиления.
3
2
1
На фиг.6 приведена таблица 4 значений кодов и уровней сигналов на выходе блоков устройства, полученные в процессе вычисления остатков по основаниям р, р и p.
На фиг.7 приведена таблица 5 опорных напряжений.
<mrow><mo stretchy="false">(</mo><mi>i</mi><mo>=</mo><mover accent="true"><mrow><mn>1,</mn><mi>n</mi></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
<mrow><mo stretchy="false">(</mo><mi>i</mi><mo>=</mo><mover accent="true"><mrow><mn>2,</mn><mi>n</mi><mo>−</mo><mn>1</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
i
i
n
i
n
i
n
n
5
8
10
Сущность изобретения заключается в объединении функций идентичных блоков в одном АЦП, одном ЦАП и одном блоке вычитания, за счет чего и происходит сокращение аппаратных издержек по сравнению с прототипом. Каждое i-e элементарное параллельное АЦП прототипа
содержит (без смещения нуля на 1/2 младшего разряда) p резисторов в составе делителя опорных напряжений, p компараторов и шифратор (Хоровиц П., Хилл У. Искусство схемотехники: Пер. с англ. - Изд. 6-е. - М.: Мир, 2003. - 704 с., ил., рис.9.49). Для объединения функций к АЦП с максимальным числом уровней квантования, т.е. p>p (i≠n), в цепь делителя опорных напряжений АЦП добавляется источник напряжения смещения (Авт. св. СССР №2020747. Аналого-цифровой преобразователь параллельного сравнения / МПК Н03М 1/36, 1989 г.), представляющий собой в данном случае (фиг.2) n-1 резисторов, n-1 аналоговых ключей, при этом выходы i-х аналоговых ключей и резисторов объединены
и подключены ко входам i-1-х аналоговых ключей и резисторов, при этом входы n-1-го аналогового ключа и резистора объединены и подключены к общей аналоговой шине, а выходы 1-го аналогового ключа и резистора также объединены и подключены к выходу источника. Таким образом, получается, что составной делитель через источник напряжения смещения подключен к общей аналоговой шине - с одной стороны, а через исходный делитель опорных напряжений АЦП - к некоторому потенциалу Е - с другой. Простой анализ показывает, что такое объединение функций возможно для оснований СОК, отвечающих условию: (p-1)mod(p-1)=0. Для трех оснований СОК и p≤2 количество таких сочетаний не менее 2031, а для p≤2 - не менее 15135. В таблице 1 (фиг.3) приводится пример сочетаний трех оснований СОК, отвечающих условию.
<mrow><mo stretchy="false">(</mo><mi>j</mi><mo>=</mo><mover accent="true"><mrow><mn>1,</mn><mi>n</mi><mo>−</mo><mn>1</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
Источник напряжения смещения содержит n-1 сопротивлений, и для резистора Rj
источника номинал сопротивления можно рассчитать по формуле:
<mrow><mo stretchy="false">(</mo><mi>i</mi><mo>=</mo><mover accent="true"><mrow><mn>1,</mn><mi>n</mi></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
1
k
n
где R - номинал элементарного сопротивления из линейки резисторов, формирующих опорные напряжения в параллельном АЦП. Подключая посредством аналоговых ключей то или иное сопротивление Rj к делителю опорных напряжений АЦП, получаем j-e элементарное параллельное АЦП прототипа. Если все ключи замкнуты, то на делитель подается нулевой потенциал и получается n-е элементарное АЦП прототипа. Шифратор АЦП в зависимости от режима работы источника напряжения смещения будет принимать для дальнейшего преобразования значения компараторов, порядковые номера которых можно получить из рекуррентной формулы при
, N=1 и N<p:
Объединение функций идентичных блоков в одном ЦАП и одном блоке вычитания дает возможность переключения коэффициента усиления сигнала на выходе. Поскольку схема ЦАП и блока вычитания основана на операционном усилителе (ОУ) (Хоровиц П., Хилл У. Искусство схемотехники: Пер. с англ. - Изд. 6-е. - М.: Мир, 2003. - 704 с., ил.), то переключаемый коэффициент может быть организован посредством аналоговых ключей и резисторов необходимого номинала в цепи обратной связи ОУ.
Показанный на фиг.1 АЦП в СОК содержит первый блок слежения-хранения 1, аналого-цифровой преобразователь 2, цифроаналоговый преобразователь 3, блок вычитания 4, выходные шины кодов остатков в СОК 5.1-5.n, вход 6, регистры-защелки 7.1-7.n, источник напряжения смещения 8, второй блок слежения-хранения 9.
<mrow><mo stretchy="false">(</mo><mi>i</mi><mo>=</mo><mover accent="true"><mrow><mn>1,</mn><mi>n</mi></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
Выход первого блока слежения-хранения 1 подключен к первому входу блока вычитания 4 и к первому входу аналого-цифрового преобразователя 2, а выход цифроаналогового преобразователя 3 соединен со вторым входом блока вычитания 4, вход устройства 6 объединен с входом второго блока слежения-хранения 9, выход которого подключен ко второму входу первого блока слежения-хранения 1, при этом выход блока вычитания 4 подключен к первому входу первого блока слежения-хранения 1, выход источника напряжения смещения 8 подключен ко второму входу аналого-цифрового преобразователя. 2, выход которого подключен к цифроаналоговому преобразователю 3 и входам регистров-защелок 7.1-7.n, при этом выход 7.i-го
регистра-защелки объединен с 5.i-й выходной шиной кода остатков.
Представленный на фиг.2 источник напряжения смещения содержит резисторы 10.1-10.n-1, аналоговые ключи 11.1-11.n-1 и выхода источника 12.
<mrow><mo stretchy="false">(</mo><mi>i</mi><mo>=</mo><mover accent="true"><mrow><mn>2,</mn><mi>n</mi><mo>−</mo><mn>1</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
Выходы аналоговых ключей 11.i и резисторов 10.i
объединены и подключены ко входам i-1-х аналоговых ключей и резисторов, при этом входы аналогового ключа 11.n-1 и резистора 10.n-1 объединены и подключены к общей аналоговой шине, а выходы аналогового ключа 11.1 и резистора 10.1 также объединены и подключены к выходу источника 12.
<mrow><mo stretchy="false">(</mo><mi>i</mi><mo>=</mo><mover accent="true"><mrow><mn>1,</mn><mi>n</mi></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
<mrow><mo stretchy="false">(</mo><mi>j</mi><mo>=</mo><mover accent="true"><mrow><mn>1,</mn><mi>n</mi><mo>−</mo><mn>1</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
2
1
2
n
n
i
1
2
n
n
1
n
2
n
n
1
2
n
n
j
n
n
Работа АЦП в СОК осуществляется в течение n шагов для каждого i-го основания
(т.е. всего для полного цикла - n). АЦП в СОК по n основаниям p, р, …, p, таким, что p>p (i≠n), состоит из первого 1 и второго 9 блоков слежения-хранения, АЦП 2, источника напряжения смещения 8, ЦАП 3, блока вычитания 4 и n регистров-защелок 7.1-7.n. Для обеспечения преобразования в код СОК устройство функционирует в n режимах r, r, …, r. В зависимости от режима коэффициенты усиления ЦАП равны p/p, p/р, …, p/p=1 соответственно. Коэффициенты усиления блока вычитания в зависимости от режима равны p, р, …, p соответственно. Источник напряжения смещения состоит из n-1 сопротивлений R1(10.1)…R(10.n-1) и n-1 аналоговых ключей 11.1…11.n-1. Режиму r
соответствует ситуация когда ключ 11.j разомкнут, а все остальные замкнуты. При режиме r - все ключи замкнуты. Количество уровней квантования АЦП 2 равно p. Поскольку источник напряжения смещения подключен с одной стороны к общей аналоговой шине, то диапазон преобразуемых АЦП напряжений - от 0 до некоторой величины Е.
Полный цикл преобразования начинается с того, что преобразуемое напряжение через вход 6 поступает на вход второго блока слежения-хранения 9 и запоминается.
s
t
<mrow><mo stretchy="false">(</mo><mi>s</mi><mo>=</mo><mover accent="true"><mrow><mn>1,</mn><mi>n</mi></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
<mrow><mo stretchy="false">(</mo><mi>t</mi><mo>=</mo><mover accent="true"><mrow><mn>1,</mn><mi>n</mi></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
Для вычисления остатка по основанию p
аналоговый сигнал со второго блока слежения-хранения 9 поступает на второй вход первого блока слежения-хранения 1 и запоминается. В начале каждого шага устройство устанавливается в отличный от предыдущих шагов режим r
так, чтобы на последнем шаге выполнялось условие t=s. После установки режима на каждом шаге происходит следующее. Аналоговый сигнал с первого блока слежения-хранения 1 поступает на АЦП 2, где преобразуется в цифровой код согласно режиму. Этот код поступают на ЦАП 3. ЦАП преобразуют код в аналоговый сигнал и усиливает его согласно режима. Полученная аналоговая величина вычитается блоком 4 из уровня сигнала на выходе первого блока слежения-хранения 1 и умножаются на коэффициент согласно режиму. В результате на выходе блока 4 образуется уровень сигнала, который запоминаются первым блоком слежения-хранения 1. На последнем шаге код с АЦП 2 защелкивается регистром 7.s.
Пример.
1
2
3
1
2
3
Рассмотрим устройство по трем основаниям СОК p=3, p=4, р=7. Оно будет состоять из первого и второго блоков слежения-хранения, АЦП, источника напряжения смещения, ЦАП, блока вычитания и трех регистров-защелок. Поскольку оснований три, то количество режимов работы АЦП, источника напряжения смещения, ЦАП и блока вычитания будет три; обозначим эти режимы r, r и r. Значение остатка по каждому из оснований будет рассчитываться в течение трех шагов. Коэффициенты усиления ЦАП равны в зависимости от режима 7/3, 7/4 и 1 соответственно. Коэффициенты усиления блока вычитания равны в зависимости от режима 3, 4 и 7 соответственно. Источник напряжения смещения будет состоять из двух сопротивлений R1(10.1) и R2(10.2) и двух аналоговых ключей 11.1 и 11.2. Номиналы сопротивлений соответственно равны:
1
2
3
где R - номинал элементарного сопротивления из линейки резисторов, формирующих опорные напряжения в параллельном АЦП 2. Режиму r будет соответствовать ситуация когда ключ 11.1 разомкнут, 11.2 - замкнут, режиму r: ключ 11.1 замкнут, 11.2 - разомкнут, и r - оба ключа замкнуты. Количество уровней квантования АЦП равно 7. Пусть диапазон преобразуемых АЦП напряжений - от 0 до 5 В, т.е. Е=5 В. В этом случае квантование диапазона АЦП (без смещения нуля на 1/2 младшего разряда) в зависимости от режима даст следующие значения напряжений (таблица 2).
1
2
3
вх.
При этом шифратор параллельного АЦП будет принимать для дальнейшего преобразования значения следующих компараторов: r - №№ 1, 4, 7, r - №№ 1, 3, 5, 7, и для r - №№ 1-7. Пусть преобразуемое входное напряжение U=3,2 В.
3
2
1
Полный цикл преобразования начинается с того, что преобразуемое напряжение через вход 6 поступает на вход второго блока слежения-хранения 9 и запоминается. Рассмотрим преобразование аналогового сигнала в код СОК в обратном порядке оснований (р, р и p).
3
Для вычисления остатка по основанию р аналоговый сигнал со второго блока слежения-хранения 9 поступает на второй вход первого блока слежения-хранения 1 и запоминается.
1
Первый шаг. Устройство устанавливается в режим r. Аналоговый сигнал с первого блока слежения-хранения 1 поступает на АЦП 2, где преобразуется (согласно таблице 2 на фиг.4) в код 1. Этот код поступают на ЦАП 3. ЦАП преобразуют код в аналоговый сигнал и усиливает его согласно режима (таблица 3 на фиг.5) до 1,67 В. Полученная аналоговая величина вычитается блоком 4 из уровня сигнала на выходе первого блока слежения-хранения 1 и умножаются на коэффициент 3. В результате на выходе блока 4 образуется уровень сигнала: (3,20-1,67)·3=4,59 В, который запоминаются первым блоком слежения-хранения 1.
2
3
Следующие два шага аналогичны за исключением того, что для второго шага устанавливается режим r, а для третьего - r. На третьем шаге код с АЦП 2 защелкивается регистром 7.3.
2
3
1
2
Для вычисления остатка по основанию р аналоговый сигнал со второго блока слежения-хранения 9 поступает на второй вход первого блока слежения-хранения 1 и запоминается. После чего проводятся три шага преобразования за исключением того, что в шагах меняется порядок режимов работы устройства: первый шаг - режим r, второй шаг - r и третий шаг - r. На третьем шаге код с АЦП 2 защелкивается регистром 7.2.
1
2
3
1
Для вычисления остатка по основанию p повторяем процедуру за исключением того, что в шагах меняется порядок режимов работы устройства: первый шаг - режим r, второй шаг - r и третий шаг - r. На третьем шаге код с АЦП 2 защелкивается регистром 7.1.
3
2
1
1
2
3
Коды и уровни сигналов на выходе блоков устройства, полученные в процессе вычисления остатков по основаниям р, р и p, представлены в таблице 4 (фиг.6). Таким образом, код в СОК по основаниям p=3, p=4, р=7 равен 2, 1, 4.
Проверим полученный результат. Рассмотрим параллельный АЦП (Хоровиц П., Хилл У. Искусство схемотехники: Пер. с англ. - Изд. 6-е. - М.: Мир, 2003. - 704 с., ил., рис.9.49) (без смещения нуля на 1/2 младшего разряда), состоящий из делителя опорных напряжений, компараторов, количество которых Р=3·4·7=84, и шифратора. Измеряемое напряжение равно 3,2 В. Получив таблицу опорных напряжений (таблица 5 на фиг.7), кратных Е/84, где Е=5В, обнаруживаем, что компараторы с 1-го по 53-й установятся в «1», а все остальные в «0». Следовательно, на выходе шифратора установится код, десятичное представление которого равно 53. Целые остатки от деления числа 53 на 3, 4 и 7 соответственно равны 2, 1 и 4.