Мультисервисный маршрутизатор

Полезная модель относится к системам передачи данных, в частности, к модульной, масштабируемой структуре для построения маршрутизаторов сетей быстрого Ethernet, обращающихся к общей шине распределения данных.
Наиболее близким техническим решением является устройство, описанное в http://www.conlex.kz/arxitektura-marshrutizatora/ - прототип.
Данный маршрутизатор содержит коммутационный блок, маршрутный процессор, соединенные между собой входами/выходами, и входные и выходные порты.
Входной порт выполняет функции физического уровня, завершая входную физическую линию маршрутизатора. Он также осуществляет функции канального уровня, необходимые для взаимодействия с функциями канального уровня на другой стороне линии связи. Еще он выполняет функции поиска и продвижения данных, так что пакет, переправленный в коммутационный блок маршрутизатора, на выходе из него появляется из того порта, из которого следует. Управляющие пакеты (например, пакеты, содержащие информацию протокола RIP, OSPF или BGP) продвигаются из входного порта в маршрутный процессор. На практике несколько портов часто объединяют на одной канальной карте маршрутизатора.
Коммутационный блок соединяет входные порты маршрутизатора с его выходными портами.
Выходной порт хранит пакеты, переправленные ему через коммутационный блок, а затем передает пакеты по выходной линии. Выходной порт осуществляет функции физического и канального уровней, обратные функциям входного порта. В случае двунаправленной линии связи (то есть когда линия передает данные в оба направления) выходной порт линии связи, как правило, составляет пару с входным портом этой линии, располагаясь на той же самой карте канала.
Маршрутный процессор выполняет функции протоколов маршрутизации, обрабатывает информацию о маршрутах, а также выполняет функции управления сетью в маршрутизаторе.
Цель полезной модели - обеспечение надежного и непрерывного определения текущего времени и выдачи сигналов 10 МГц и 1 Гц, синхронизированных с назначенной системной шкалой времени.
Поставленная цель достигается тем, что в устройство, содержащее коммутационный блок и маршрутный процессор, соединенные между собой первыми входами/выходами, отличающееся тем, что в него дополнительно введены троичная ассоциативная память, выход которой соединен с третьим входом маршрутного процессора; первый процессорный модуль, первый вход/выход которого соединен с третьим входом/выходом коммутационного блока; второй процессорный модуль, первый вход/выход которого соединен со вторым входом/выходом коммутационного блока; модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA), первый выход которого соединен со вторым входом первого процессорного модуля, второй выход - со вторым входом второго процессорного модуля, а третий выход - со вторым входом маршрутного процессора; первый СОМ порт, вход/выход которого соединен с третьим входом/выходом первого процессорного модуля; второй СОМ порт, вход/выход которого соединен с третьим входом/выходом второго процессорного модуля; первый Ethernet порт, вход/выход которого соединен с четвертым входом/выходом первого процессорного модуля; второй Ethernet порт, вход/выход которого соединен с четвертым входом/выходом второго процессорного модуля; N SFP модулей, входы/выходы которых соединены, соответственно, с N входами/выходами маршрутного процессора; модуль синхронизации, первый выход которого соединен с пятым входом модуля высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA), а второй выход - с четвертым входом модуля высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA).
Сравнение с прототипом показывает, что заявляемое устройство отличается наличием новых блоков и их связями между ними. Таким образом, заявляемое устройство соответствует критерию «новизна».
Сравнение заявляемого решения с другими техническими решениями показывает, что перечисленные элементы, используемые в блоках, являются известными, однако, их введение в указанной связи с остальными элементами приводит к надежному и непрерывному определения текущего времени и выдачи сигналов 10 МГц и 1 Гц, синхронизированных с назначенной системной шкалой времени. Это подтверждает соответствие технического решения критерию «существенные отличия».
На фиг. 1 показана общая блок-схема предлагаемого устройства, в состав которого входят маршрутный процессор 1, коммутационный блок 2, модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA) 3, процессорный модуль 1 (2) 5, троичная ассоциативная память 4, СОМ порт 1 (2) 8, Ethernet порт 1 (2) 7, N SFP модулей 9, модуль синхронизации 6.
На фиг. 2 - раскрыта структура модуля синхронизации.
Устройство работает следующим образом.
Маршрутизация в IP сетях - процесс пересылки пакетов данных основанный на изучении служебной информации, находящейся в заголовке пакета, модификации части служебной информации и пересылки пакета в нужный порт. С точки зрения маршрутизатора пакеты данных можно разделить на два типа: служебные (протоколы маршрутизации, управления, мониторинга, диагностики), предназначенные для обработки непосредственно процессорным модулем 5 и транзитные - пакеты, которые подвергаются процессу маршрутизации.
Основную функцию по маршрутизации пакетов данных в устройстве выполняет маршрутный процессор. Маршрутный процессор - специализированный процессор, спроектированный и оптимизированный для операций обработки пакетов данных. На данном процессоре в бесконечном цикле выполняется специальная программа, осуществляющая анализ содержимого пакета (заголовка пакета, а в определенных случаях и тела пакета), модификацию заголовка пакета и пересылку. При пересылке пакета через определенный порт маршрутный процессор руководствуется таблицей маршрутизации. Данная таблица формируется с помощью ручной настройки маршрутов, либо с помощью динамических протоколов маршрутизации.
За формирование таблицы маршрутизации отвечает процессорный модуль 5. На данном модуле запущены процессы динамической маршрутизации. Также модуль осуществляет конфигурацию функций маршрутного процессора, сбор статистики, обеспечивает связь с системами управления и обрабатывает служебные пакеты.
Для конфигурации маршрутного процессора используется шина PCI. Для пересылки служебных пакетов используется Ethernet.
Настоящее устройство содержит два процессорных модуля 5, работающих в горячем резерве. Для коммутации управляющих сигналов от активного модуля к маршрутному процессору используется коммутационный блок 2 (коммутатор PCI). Для пересылки служебных пакетов на оба процессорных модуля 5 используется модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA) 3.
Для ускорения процесса поиска в таблице маршрутизации используется специальная память, так называемая троичная ассоциативная память 4.
При загрузке устройства процессорный модуль 5 связывается с соседними устройствами по протоколам динамической маршрутизации, при этом формируется таблица маршрутизации. После того, как таблица сформирована, процессорный блок 5 преобразовывает данную информацию для хранения в троичной ассоциативной памяти 4.
В качестве портов ввода/вывода выступают слоты для SFP модулей 9. SFP модули осуществляют конвертацию сигналов, полученных с медных или оптических линий связи, в формат, пригодный для обработки маршрутным процессором.
При поступлении пакета данных от модуля SFP 9 маршрутный процессор анализирует заголовок пакета. Служебные пакеты перенаправляются на процессорный модуль 5, для транзитных пакетов осуществляется поиск соответствия в таблице маршрутизации, хранящейся в упрощенном виде в троичной ассоциативной памяти 4. После этого осуществляется пересылка транзитного пакета через соответствующий порт.
Для первичной конфигурации или прямого управления устройством предусмотрены последовательные СОМ порты 8 и порты Eth 7, подключенные напрямую к процессорным модулям 5.
Использование модуля высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA) 3 дает необходимую гибкость при разработке аппаратной логики обработки сетевого трафика, а также возможность реализации дополнительного функционала при изменении конкурентной среды без изменения архитектуры устройства.
Модуль синхронизации 6 предназначен для надежного и непрерывного определения текущего времени и выдачи сигналов 10 МГц и 1 Гц в модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA) 3.
Таким образом, введение новых элементов обеспечивает непрерывный доступ к маршрутизатору связи и расширение функциональных возможностей маршрутизатора в режиме непрерывной подстройки точности сигнала синхронизации как по частоте, так и по фазе.