АРСЕНИД-ГАЛЛИЕВЫЙ БУФЕРНЫЙ УСИЛИТЕЛЬ
GALLIUM BUFFER AMPLIFIER

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в качестве арсенид-галлиевого выходного каскада различных аналоговых устройств, допускающих работу в условиях воздействия проникающей радиации, низких или высоких температур.
Известно значительное количество схем выходных каскадов и буферных усилителей (БУ) аналоговых микроэлектронных изделий, которые реализуются на биполярных (BJT) и полевых (JFet, КМОП, КНИ, КНС и др.) транзисторах, а также при их совместном включении [1-26]. Сегодня популярны схемы БУ с составными BJT и CMOS (JFET) выходными транзисторами с разными типами каналов [31-33], однотактные БУ с входным CMOS и выходными п-p-n транзисторами [34], двухтактные БУ с выходными однотипными JFET транзисторами и входными биполярными р-n-p (n-р-n) [35], двухтактные БУ на комплементарных JFET транзисторах [36-39], однотактные БУ только на JFET [40]. Известны также нетрадиционные БУ, у которых нагрузка подключается к истоковой [41] или эмиттерной [42, 43] цепям входного дифференциального каскада.
Во многих применениях схема БУ адаптируется под конкретные технологические процессы и внешние воздействующие факторы, например, влияние низких температур и радиации, т.к. только в этом случае обеспечивается реализация предельных параметров БУ.
В настоящее время в российской и зарубежной микроэлектронике уделяется повышенное внимание арсенид-галлиевым микросхемам. Данное направление создания электронной компонентной базы относится к числу наиболее перспективных в задачах космического приборостроения. Однако, особенности арсенид-галлиевых технологических процессов накладывают существенные ограничения на типы реализуемых транзисторов и их характеристики. Так, например, арсенид-галлиевый технологический процесс, освоенный фирмами США [27-30], а также Минским научно-исследовательским институтом радиоматериалов (https://mniirm.by/). ориентирован на изготовление аналоговых схем, содержащих только полевые GaAs транзисторы с управляющим р-n переходом и биполярные GaAs р-n-р транзисторы. Применение других полупроводниковых приборов не допускается. Это накладывает существенные ограничения на схемотехнику аналоговых устройств, ориентированных на данный технологический процесс.
Ближайшим прототипом (фиг. 1) заявляемого устройства является буферный усилитель в структуре входного каскада операционного усилителя по патенту RU 2732583, fig. 1, 2020 г. Он содержит (фиг. 1) первый 1 и второй 2 входы устройства, первый 3 и второй 4 полевые транзисторы с управляющим р-n переходом, истоки которых объединены и подключены к выходу 5 устройства, первый 1 вход устройства соединен с затвором первого 3 полевого транзистора с управляющим р-n переходом, второй 2 вход устройства подключен к затвору второго 4 полевого транзистора с управляющим р-n переходом, сток второго 4 полевого транзистора с управляющим р-n переходом связан с первой 6 шиной источника питания, сток первого 3 полевого транзистора с управляющим р-n переходом подключен ко входу токового зеркала 7, согласованного с первой 6 шиной источника питания, выход токового зеркала 7 связан со второй 8 шиной источника питания через источник опорного тока 9.
H
Существенный недостаток буферного усилителя - прототипа (фиг. 1) состоит в том, что при его реализации на JFET GaAs полевых транзисторах с управляющим р-n переходом он не может обеспечить двуполярные напряжения в нагрузке R.
H
H
H
(+)
(-)
Основная задача предполагаемого изобретения состоит в создании буферного усилителя, реализуемого на JFET арсенид-галлиевых полевых транзисторах с управляющим р-n переходом и биполярных GaAs p-n-р транзисторах, который обеспечивает в нагрузке R (фиг. 1) выходные токи положительного i и отрицательного i направлений.
Поставленная задача достигается тем, что в буферном усилителе фиг.1, содержащем первый 1 и второй 2 входы устройства, первый 3 и второй 4 полевые транзисторы с управляющим р-n переходом, истоки которых объединены и подключены к выходу 5 устройства, первый 1 вход устройства соединен с затвором первого 3 полевого транзистора с управляющим р-n переходом, второй 2 вход устройства подключен к затвору второго 4 полевого транзистора с управляющим р-n переходом, сток второго 4 полевого транзистора с управляющим р-n переходом связан с первой 6 шиной источника питания, сток первого 3 полевого транзистора с управляющим р-n переходом подключен ко входу токового зеркала 7, согласованного с первой 6 шиной источника питания, выход токового зеркала 7 связан со второй 8 шиной источника питания через источник опорного тока 9, предусмотрены новые элементы и связи - между выходом токового зеркала 7 и источником опорного тока 9 включен согласующий двухполюсник 10, выход 5 устройства подключен к эмиттеру дополнительного биполярного транзистора 11, коллектор которого соединен со второй 8 шиной источника питания, причем база дополнительного биполярного транзистора 11 и второй 2 вход устройства связаны с выводами согласующего двухполюсником 10.
На чертеже фиг. 1 показана схема буферного усилителя - прототипа.
На чертеже фиг. 2 представлена схема заявляемого устройства в соответствии с п. 1, п. 2 и п. 3 формулы изобретения.
На чертеже фиг. 3 приведена схема заявляемого устройства по п. 4 формулы изобретения.
На чертеже фиг. 4 показана схема заявляемого устройства в соответствии с п. 5 формулы изобретения, а на чертеже фиг. 5 - в соответствии с п. 6 формулы изобретения.
На чертеже фиг. 6 представлена схема заявляемого устройства в соответствии с п. 7 формулы изобретения.
cc
ee
load
1
На чертеже фиг. 7 приведена схема для моделирования GaAs БУ фиг. 5 в среде LTspice без начального смещения на входе при t=27°С, +V=-V=10 В, R=∞, I=200 мкА, R1=6.61 кОм с несколькими параллельно включенными транзисторами VT2 (5 шт. ) и VT5 (5 шт. ). При этом в качестве дополнительного биполярного транзистора 11 в схеме фиг. 7 используется составной транзистор Дарлингтона (VT3, VT4).
cc
ee
load
1
На чертеже фиг. 8 показана амплитудная характеристика GaAs БУ фиг. 7 в среде LTspice при t=27°С, +V=-V=10 В, R=∞, I=200 мкА, R1=6.61 кОм.
Арсенид-галлиевый буферный усилитель фиг.2 содержит первый 1 и второй 2 входы устройства, первый 3 и второй 4 полевые транзисторы с управляющим р-n переходом, истоки которых объединены и подключены к выходу 5 устройства, первый 1 вход устройства соединен с затвором первого 3 полевого транзистора с управляющим р-n переходом, второй 2 вход устройства подключен к затвору второго 4 полевого транзистора с управляющим р-n переходом, сток второго 4 полевого транзистора с управляющим р-n переходом связан с первой 6 шиной источника питания, сток первого 3 полевого транзистора с управляющим р-n переходом подключен ко входу токового зеркала 7, согласованного с первой 6 шиной источника питания, выход токового зеркала 7 связан со второй 8 шиной источника питания через источник опорного тока 9. Между выходом токового зеркала 7 и источником опорного тока 9 включен согласующий двухполюсник 10, выход 5 устройства подключен к эмиттеру дополнительного биполярного транзистора 11, коллектор которого соединен со второй 8 шиной источника питания, причем база дополнительного биполярного транзистора 11 и второй 2 вход устройства связаны с выводами согласующего двухполюсником 10.
На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения, источник опорного тока 9 выполнен на дополнительном полевом транзисторе 12, затвор которого соединен со второй 8 шиной источника питания, а исток через дополнительный резистор 13 подключен ко второй 8 шине источника питания.
Кроме этого, на чертеже фиг. 2, в соответствии с п. 3 формулы изобретения, второй 2 вход устройства связан с согласующим двухполюсником 10 и подключен к выходу токового зеркала 7, а база дополнительного биполярного транзистора 11, связанная с согласующим двухполюсником 10, подключена к источнику опорного тока 9.
В частном случае в качестве согласующего двухполюсника 10 на чертеже фиг. 2 может применяться резистор или р-n переход. Это зависит от выбранных статических токов первого 3 и второго 4 полевых транзисторов с управляющим р-n переходом, а также от характеристик дополнительного биполярного транзистора 11.
На чертеже фиг. 3, в соответствии с п. 4 формулы изобретения, второй 2 вход устройства связан с согласующим двухполюсником 10 и подключен к источнику опорного тока 9, а база дополнительного биполярного транзистора 11, связанная с согласующим двухполюсником 10, подключена к выходу токового зеркала 7. Требования к согласующему двухполюснику 10 в этом случае определяются заданными значениями статических токов первого 3 и второго 4 полевых транзисторов с управляющим р-n переходом (в т.ч. составных), тока дополнительного биполярного транзистора 11, а также их структурой (выполнение данных транзисторов по известным схемам Дарлингтона или Линна, параллельного включения нескольких элементарных транзисторов или целенаправленного выбора ширины их канала).
На чертеже фиг. 4, в соответствии с п. 5 формулы изобретения, в качестве второго 4 полевого транзистора с управляющим р-n переходом используется составной полевой транзистор, содержащий несколько параллельно включенных элементарных полевых транзисторов с управляющим р-n переходом, а в качестве дополнительного биполярного транзистора 11 используется составной транзистор, содержащий несколько параллельно включенных элементарных биполярных транзисторов.
На чертеже фиг. 5, в соответствии с п. 6 формулы изобретения, в качестве дополнительного биполярного транзистора 11 используется составной транзистор по схеме Дарлингтона, содержащий первый 16 и второй 17 согласующие биполярные транзисторы, причем эмиттер первого 16 согласующего транзистора является эмиттером составного транзистора Дарлингтона 11, его база подключена к эмиттеру второго 17 согласующего биполярного транзистора, коллекторы первого 16 и второго 17 согласующих биполярных транзисторов связаны со второй 8 шиной источника питания, а база второго 17 согласующего биполярного транзистора является базой составного транзистора Дарлингтона 11.
На чертеже фиг. 6, в соответствии с п. 7 формулы изобретения, токовое зеркало 7 выполнено на биполярных p-n-р транзисторах и содержит первый 14 и второй 15 биполярные p-n-р транзисторы, эмиттеры которых связаны с первой 6 шиной источника питания, базы объединены и соединены с коллектором первого 14 биполярного p-n-р транзистора, который является входом токового зеркала 7, причем коллектор второго 15 биполярного р-n-р транзистора является выходом токового зеркала 7.
Рассмотрим работу предлагаемого буферного усилителя фиг. 2.
вх
H
H
(+)
(+)
Статический ток первого 3 полевого транзистора с управляющим р-n переходом определяется источником опорного тока 9 и за счет отрицательной обратной связи через токовое зеркало 7 достаточно слабо изменяется в широком диапазоне входных сигналов (u). Если на вход 1 подается положительное напряжение относительно общей шины, то это напряжение практически с единичным коэффициентом передачи передается на затвор второго 4 полевого транзистора с управляющим р-n переходом, что вызывает увеличение его тока истока и формирование положительного тока i в нагрузке R. При этом ток эмиттера дополнительного биполярного транзистора 11 практически не изменяется.
вх
H
H
н.max
9
11
(-)
(-)
(-)
Когда на вход 1 подается отрицательное напряжение uто это напряжение передается на базу дополнительного биполярного транзистора 11, который по цепи эмиттера формирует отрицательное приращение i в нагрузке R. При этом максимальные значения I определяются током I источника опорного тока 9 и коэффициентом усиления по току базы β дополнительного биполярного транзистора 11:
н.max
11
9
(-)
I=βI.
н.max
(-)
Для получения повышенных значений I в качестве дополнительного биполярного транзистора 11 может применяться несколько параллельно включенных элементарных биполярных транзисторов (фиг. 4) или составной биполярный транзистор 11 (фиг. 5) по так называемой схеме Дарлингтона на согласующих биполярных транзисторах 16, 17.
н.max
(+)
Максимальное значение тока I зависит от параметров второго 4 полевого транзистора с управляющим р-n переходом - ширины его канала или числа параллельно включенных элементарных JFET в его структуре.
Амплитудная характеристика предлагаемого БУ фиг. 7, представленная на графиках фиг. 8, показывает, что рассматриваемая схема при двуполярном питании ±10 В обеспечивает выходные напряжения с максимальной амплитудой от -8,71 В до +9,94 В. Для низкоомных сопротивлений нагрузки RH необходимо увеличивать ширину канала применяемых полевых транзисторов или использовать параллельное включение нескольких активных элементов JFET или BJT.
Компьютерное моделирование (фиг. 8) показывает, что предлагаемый буферный усилитель, схемотехника которого адаптирована на применение в диапазоне низких температур и воздействия проникающей радиации [26], имеет существенные достоинства в сравнении с известным вариантом построения БУ при его реализации в рамках рассматриваемого арсенид-галлиевого технологического процесса, обеспечивающего создание только полевых транзисторов с управляющим р-n переходом и биполярных р-n-р транзисторов.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент RU №2523947 fig. 4, 2014 г.
2. Патент WO 2007135139, 2007 г.
3. Патент US 4743862, 1988 г.
4. Патент US 6433638, fig. 1a-2, 2002 г.
5. Патентная заявка US 20050253653,2005 г.
6. Патент US 4825174, fig. 3, fig. 6, 1989 г.
7. Патент RU 2099856, fig. 3, 1997 г.
8. Патент US 4904953, fig. 2, 1990 г.
9. Патент US 7896339, fig. 4, 2011 г.
10. Патент US 6342814, 2002 г.
11. Патентная заявка US 2010/0182086, 2010 г.
12. Патент US 5387880, fig. 1, 1995 г.
13. Патент US 4598253, 1986 г.
14. Патент US 4667165, fig. 2, 1987 г.
15. Патент US 4596958, 1986 г.
16. Патент US 7116172, fig. 4, fig. 5, 2006 г.
17. Патент US 5648743, 1997 г.
18. Патент US 5367271, fig. 2, 1994 г.
19. Патентная заявка US 2000/0112075, fig. 3, 2000 г.
20. Патент US 5065043, fig. 1f, 1991 г.
21. Патентная заявка US 2007/0115056, fig. 2, 2007 г.
22. Патент US 7548117, fig. 5, 2009 г.
23. Патент ЕР 0 293486 В1, fig. 5, 1991 г.
24. Патент US 4420726, fig. 1-fig. 3, 1983 г.
25. Хоровиц П., Хилл У. Искусство схемотехники: Пер. с англ.- Изд. 2-е. - М.: Издательство БИНОМ. 2014. - 704 с. Рис. 3.26, рис. 3.28, рис. 3.29
26. Проектирование низкотемпературных и радиационно-стойких аналоговых микросхем для обработки сигналов датчиков: монография / Н.Н. Прокопенко, О.В. Дворников, А.В. Бугакова. - М.: СОЛОН-Пресс, 2021.-200 с.
27. М. Fresina, "Trends in GaAs HBTs for wireless and RF," 2011 IEEE Bipolar/BiCMOS Circuits and Technology Meeting, Atlanta, GA, USA, 2011, pp. 150-153. doi: 10.1109/BCTM.2011.6082769
28. P.J. Zampardi, M. Sun, C. Cismaru and J. Li, "Prospects for a BiCFET III-V HBT Process," 2012 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS), La Jolla, CA, USA, 2012, pp. 1-3. doi: 10.1109/CSICS.2012.6340116
29. W. Liu, D. Hill, D. Costa and J. S. Harris, "High-performance microwave AlGaAs-InGaAs Pnp HBT with high-DC current gain," in IEEE Microwave and Guided Wave Letters, vol. 2, no. 8, pp. 331-333, Aug. 1992. doi: 10.1109/75.153604
30. Peatman W. et al. InGaP-Plus™: advanced GaAs BiFET technology and applications // CS MANTECH Conference, May 14-17, 2007, Austin, Texas, USA. pp. 243-246.
31. Патентная заявка US 2007/0115056, fig.2, 2007 г.
32. Патент DE 2548906, fig. 1, 1975 г.
33. Патент WO 2014/168518 (PCT RU 2014/000255), fig. 8, 2014 г.
34. Патент US 4.420.726, fig. 1, fig. 3, 1983 г.
35. Патент DE 2354552, fig. 2, 1973 г.
36. Патент RU 2723673, 2020 г.
37. Патент RU 2721940, 2020 г.
38. D. Danyuk. Linear Integrated Systems Headphone Amplifier Evaluation Board. URL: https://www?.linearsvstems.com/lsdata/others/Headphone_Amplifier Evaluatio n Board.pdf
39. Патент US 5.083.046, fig. 3, 1992 г.
40. Патент US 5.367.271, fig. 2, 1994 г.
41. Патент RU 2732583, fig. 1, 2020 г.
42. Патент RU 2676014, fig. 1, fig. 2, 2018 г.
43. Патент RU 2669075, fig.2, fig. 3, 2018 г.