ЖИДКОКРИСТАЛЛИЧЕСКИЙ ДИСПЛЕЙ
LIQUID CRYSTALLINE DISPLAY

ПРЕДПОСЫЛКИ СОЗДАНИЯ ИЗОБРЕТЕНИЯ
1. Область техники, к которой относится изобретение
[0001] Настоящее изобретение относится к жидкокристаллическому дисплею.
2. Предшествующий уровень техники
[0002] Жидкокристаллический дисплей представляет собой плоское и ультратонкое устройство отображения, состоящее из заданного количества цветных или монохромных пикселей, которые должны быть расположены перед источником света или поверхностью отражения. Жидкокристаллический дисплей имеет чрезвычайно низкое энергопотребление и обладает различными преимуществами, такими как высокое качество изображения, небольшой объем и небольшой вес, и, таким образом, очень популярными среди пользователей, что делает его основной тенденцией устройств отображения. Жидкокристаллические дисплеи, которые в настоящее время доступны, представляют собой, в основном, жидкокристаллические дисплеи на тонкопленочных транзисторах (TFT).
[0003] На фиг. 1 представлен схематический вид, показывающий структуру традиционного жидкокристаллического дисплея. Как показано на фиг. 1, жидкокристаллический дисплей содержит, по меньшей мере, жидкокристаллическую панель 1, контроллер истока 2, контроллер затвора 3, контроллер синхронизации 4 и генератор общего напряжения 5, причем контроллер истока 2 подает сигнал передачи данных жидкокристаллической панели 1; контроллер затвора 3 подает сигнал сканирования жидкокристаллической панели 1; и контроллер синхронизации 4 подает управляющий сигнал жидкокристаллическому дисплею. Жидкокристаллической панели 1 обычно необходимо общее напряжение Vcom, и известный способ подачи общего напряжения Vcom состоит в том, чтобы расположить линию общего напряжения по краю жидкокристаллической панели 1, такую, как линия общего напряжения 6, показанная на фиг. 1, и генератор общего напряжения 5 подает общее напряжение Vcom на линию общего напряжения 6, так что каждый из пикселей, содержащихся в жидкокристаллической панели 1, может принимать общее напряжение Vcom посредством подключения к линии общего напряжения 6. Однако в описанном выше способе из-за влияния остаточного сопротивления, чем больше остаток, тем больше будет падение напряжения. Несбалансированность общего напряжения Vcom в каждой точке внутри жидкокристаллической панели влияет на качество отображения жидкокристаллической панели, например, стимулирование явления мигания изображения. Таким образом, общее напряжение Vcom, подаваемое в каждую точку внутри жидкокристаллической панели, должно быть как можно более стабильным.
КРАТКОЕ ОПИСАНИЕ ИЗОБРЕТЕНИЯ
[0004] Ввиду недостатка предшествующего уровня техники настоящее изобретение предусматривает жидкокристаллический дисплей, причем жидкокристаллический дисплей позволяет вводить общее напряжение в разные места жидкокристаллической панели, чтобы эффективно уменьшить проблему падения напряжения, вызванного остаточным напряжением, и, таким образом, обеспечение общего напряжения каждой точки жидкокристаллической панели может поддерживаться как можно более стабильным, чтобы таким образом повысить качество отображения жидкокристаллической панели.
[0005] Для достижения вышеуказанной цели настоящее изобретение предусматривает следующее техническое решение:
[0006] Жидкокристаллический дисплей, который содержит:
[0007] жидкокристаллическую панель, которая определяет n зон первого деления в первом направлении;
[0008] драйвер затвора, который содержит n чипов драйвера затвора, каждый из чипов драйвера затвора соответствует одной из зон первого деления, чип драйвера затвора содержит, по меньшей мере, блок управления и первый блок электрического сопротивления;
[0009] контроллер синхронизации, который выполнен с возможностью подачи управляющего сигнала жидкокристаллическому дисплею; и
[0010] генератор общего напряжения, который обеспечивает источник общего напряжения, причем источник общего напряжения последовательно подводится к n чипам драйвера затвора;
[0011] причем блок управления принимает управляющий сигнал от контроллера синхронизации и управляет первым блоком электрического сопротивления, чтобы генерировать первое согласующее сопротивление, и чип драйвера затвора, в ответ на источник общего напряжения, подведенный к нему, и первое согласующее сопротивление, подает первое общее напряжение от первого направления к одной из зон первого деления; и n чипов драйвера затвора соответственно подают n первых общих напряжений в n зон первого деления, в результате чего n первых общих напряжений делаются идентичными посредством корректировок первых согласующих сопротивлений, где n является целым числом больше единицы.
[0012] Причем управляющий сигнал подается от контроллера синхронизации к блокам управления и содержит, по меньшей мере, стартовый сигнал и сигнал согласования сопротивлений, где стартовый сигнал применяется для последовательного включения n чипов драйвера затвора, а сигнал согласования сопротивлений содержит прямоугольный импульсный сигнал, каждый из периодов сигнала согласования сопротивлений соответствует одному из чипов драйвера затвора; и блок управления каждого из чипов драйвера затвора определяет и генерирует значение согласующего сопротивления в соответствии с шириной высокого напряжения соответствующего периода сигнала согласования сопротивлений, причем относительно большое значение согласующего сопротивления генерируется для одного из чипов драйвера затвора, который расположен относительно близко к входному концу источника общего напряжения, и относительно небольшое значение согласующего сопротивления генерируется для одного из чипов драйвера затвора, который расположен относительно далеко от входного конца источника общего напряжения.
[0013] Причем, когда ширина высокого напряжения одного из периодов сигнала согласования сопротивлений относительно большая, согласующее сопротивление, генерируемое первым блоком электрического сопротивления одного из чипов драйвера затвора, соответствующего периоду, относительно большое.
[0014] Причем каждый чип драйвера затвора дополнительно содержит счетчик, а управляющий сигнал, который контроллер синхронизации подает в блок управления, дополнительно содержит синхронизирующий сигнал; счетчик считает количество периодов синхронизирующего сигнала, возникающего при ширине высокого напряжения одного из периодов сигнала согласования сопротивлений, и блок управления определяет и генерирует значение согласующего сопротивления в соответствии с количеством подсчитанных периодов.
[0015] Причем когда количество подсчитанных периодов большое, значение согласующего сопротивления, генерируемого первым блоком электрического сопротивления чипа драйвера затвора, соответственно большое.
[0016] Причем количество подсчитанных периодов и значение согласующего сопротивления находятся в линейной зависимости.
[0017] Причем жидкокристаллическая панель дополнительно определяет n зон второго деления во втором направлении; чип драйвера затвора дополнительно содержит второй блок электрического сопротивления; и причем блок управления дополнительно управляет вторым блоком электрического сопротивления для генерации второго согласующего сопротивления в соответствии с управляющим сигналом, а чип драйвера затвора в ответ на второе согласующее сопротивление подает второе общее напряжение от второго направления к одной из зон второго деления; и n чипов драйвера затвора соответственно подают n вторых общих напряжений в n зон второго деления, в результате чего n вторых общих напряжений делаются идентичными посредством корректировок вторых согласующих сопротивлений.
[0018] Причем первые общие напряжения и вторые общие напряжения идентичны друг другу.
[0019] Причем первое направление и второе направление перпендикулярны друг другу; и первое направление представляет собой направление короткой стороны или длинной стороны жидкокристаллической панели, а второе направление представляет собой направление длинной стороны или короткой стороны жидкокристаллической панели.
[0020] Причем значение n установлено равное 4-8.
[0021] Причем первый блок электрического сопротивления и второй блок электрического сопротивления содержат блок сопротивления переменной величины.
[0022] По сравнению с известным уровнем техники настоящее изобретение предусматривает в одном варианте его осуществления жидкокристаллический дисплей, в котором жидкокристаллическая панель определяет множество зон деления в направлении короткой стороны, и множество чипов драйвера затвора соответственно подают общее напряжение во множество зон деления в соответствии с управляющим сигналом, чтобы обеспечить ввод общих напряжений в различные места жидкокристаллической панели, чтобы эффективно уменьшить проблему падения напряжения, вызванного остаточным сопротивлением, и, таким образом, обеспечение общим напряжением каждой точки жидкокристаллической панели может поддерживаться как можно более стабильным, чтобы таким образом повысить качество отображения жидкокристаллической панели. В другом варианте осуществления настоящего изобретения жидкокристаллическая панель также определяет множество зон деления в направлении длинной стороны, а множество чипов драйвера затвора, соответствующих им, соответственно подают общее напряжение во множество зон деления направления длинной стороны в соответствии с управляющим сигналом, чтобы повысить стабильность общих напряжений в различных точках жидкокристаллической панели.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
[0023] Фиг. 1 - схематический вид, показывающий структуру традиционного жидкокристаллического дисплея;
[0024] Фиг. 2 - схематический вид, показывающий структуру жидкокристаллического дисплея, предусмотренного в соответствии с вариантом осуществления настоящего изобретения;
[0025] Фиг. 3 - диаграмма сигнального соединения между драйвером затвора и контроллером синхронизации в соответствии с вариантом осуществления настоящего изобретения;
[0026] Фиг. 4 - схематический вид, показывающий структуру чипа драйвера затвора, предусмотренного в соответствии с вариантом осуществления настоящего изобретения;
[0027] Фиг. 5 - временная диаграмма сигналов, полученных драйвером затвора, предусмотренным в соответствии с вариантом осуществления настоящего изобретения;
[0028] Фиг. 6 - схематический вид, показывающий структуру жидкокристаллического дисплея, предусмотренного в соответствии с другим вариантом осуществления настоящего изобретения; и
[0029] Фиг. 7 - схематический вид, показывающий структуру чипа драйвера затвора, предусмотренного в соответствии с другим вариантом осуществления настоящего изобретения.
ПОДРОБНОЕ ОПИСАНИЕ ПРЕДПОЧТИТЕЛЬНЫХ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ ИЗОБРЕТЕНИЯ
[0030] Как указывалось выше, целью настоящего изобретения является создание жидкокристаллического дисплея, причем жидкокристаллический дисплей позволяет вводить общее напряжение в разные места жидкокристаллической панели, чтобы эффективно уменьшить проблему падения напряжения, вызванную сопротивлением разводки межсоединений, и, таким образом, обеспечение общего напряжения каждой точки жидкокристаллической панели может поддерживаться как можно более стабильным, чтобы тем самым повысить качество отображения жидкокристаллической панели.
[0031] Фиг. 2 - схематический вид структуры жидкокристаллического дисплея, предусмотренного в соответствии с настоящим изобретением.
[0032] Со ссылкой на фиг. 2, жидкокристаллический дисплей, который раскрывается в соответствии с настоящим изобретением, содержит жидкокристаллическую панель 10, драйвер истока 20, драйвер затвора 30, контроллер синхронизации 40 и генератор общего напряжения 50, причем контроллер истока 20 подает сигнал передачи данных в жидкокристаллическую панель 10; контроллер затвора 30 подает сигнал сканирования в жидкокристаллическую панель 10; контроллер синхронизации 40 подает управляющий сигнал в жидкокристаллический дисплей; и генератор общего напряжения 50 обеспечивает источник общего напряжения.
[0033] Как показано на фиг. 2, жидкокристаллическая панель 10 определяет в направлении короткой стороны n зон первого деления А1, А2, …, An (в другом варианте осуществления зоны первого деления А1, А2, …, An, образованные посредством деления, выполненного в направлении длинной стороны жидкокристаллической панели 10). Соответственно, драйвер затвора 30 содержит n чипов драйвера затвора G1, G2, …, Gn, и каждый из чипов драйвера затвора Gi соответствует одной из зон первого деления Ai. Источник общего напряжения V, обеспечиваемый генератором общего напряжения 50, последовательно подводится к n чипам драйвера затвора G1, G2, …, Gn. Другими словами, n чипов драйвера затвора G1, G2, …, Gn последовательно соединены по линии передачи источника общего напряжения V, и n чипов драйвера затвора G1, G2, …, Gn, в ответ на источник получаемого общего напряжение V, генерируют n первых общих напряжений V11, V12, …, V1n, каждое из которых подается от направления короткой стороны к n зонам первого деления А1, А2, …, An, чтобы достичь целей ввода общего напряжения из разных мест жидкокристаллической панели. В приведенном выше случае n является целым числом больше 1 и m=1, 2, …, n.
[0034] Из-за влияния остаточного сопротивления источник общего напряжения V, подводимый к чипам драйвера затвора G1, G2, …, Gn, может стимулировать различные падения напряжения. Для сохранения первых общих напряжений V11, V12, …, V1n, генерируемых чипами драйвера затвора G1, G2, …, Gn, идентичными улучшается структура чипов драйвера затвора G1, G2, …, Gn. Генерация первых общих напряжений V11, V12, …, V1n с помощью чипов драйвера затвора G1, G2, …, Gn будет описана ниже. В следующем варианте осуществления изобретения пример того, что драйвер затвора 30 содержит четыре (4) чипа драйвера затвора G1, G2, G3, G4, берется для иллюстративных целей. Другими словами, значение n установлено равным 4; однако, в других вариантах осуществления изобретения предпочтительный диапазон значения n может составлять 4-8.
[0035] На фиг. 3 показана диаграмма сигнального соединения между драйвером затвора 30 и контроллером синхронизации 40, а фиг. 4 - схематический вид, показывающий структуру чипов драйвера затвора (где чип драйвера затвора G1 приводится в качестве примера для иллюстрации фиг. 4). Как показано на фиг. 3 и 4, чип драйвера затвора G1 содержит, по меньшей мере, блок управления 31 и первый блок электрического сопротивления 32. Управляющий сигнал, подаваемый от контроллера синхронизации 40 в блок управления 31 драйвера затвора 30, содержит, по меньшей мере, стартовые сигналы STV и сигнал согласования сопротивлений ATR. Стартовые сигналы STV (как показано на фиг. 3, включая STV1, STV2, STV3 и STV4) предназначены для последовательного включения четырех чипов драйвера затвора G1, G2, G3, G4. Напряжения, подаваемые от источника общего напряжения V в чипы драйвера затвора G1, G2, G3, G4, соответственно являются V1, V2, V3, V4 и из-за влияния остаточного сопротивления V1>V2>V3>V4. Сигнал согласования сопротивлений ATR содержит прямоугольный импульсный сигнал. В кадре изображения каждый период сигнала согласования сопротивления ATR соответствует одному из чипов драйвера затвора G1, G2, G3, G4. На основании ширины уровня высокого напряжения соответствующего периода сигнала согласования сопротивлений ATR блок управления 31 каждого из чипов драйвера затвора G1, G2, G3, G4 управляет первым блоком электрического сопротивления 32 для определения и генерации значения согласующего сопротивления, и первый блок электрического сопротивления 32 подает согласующее сопротивление, сгенерированное таким образом, обратно в блок управления 31, чтобы позволить блоку управления 31 управлять чипом драйвера затвора G1, G2, G3, G4 для генерации соответствующего общего напряжения V11, V12, V13, V14, причем при увеличении ширины высокого напряжения одного конкретного периода сигнала согласования сопротивления ATR согласующее сопротивление, генерируемое первым блоком электрического сопротивления 31 чипа драйвера затвора G1, G2, G3, G4, соответствующего конкретному периоду, увеличивается, и это эквивалентно достижению соответствия с остаточным сопротивлением источника общего напряжения V, так что чип драйвера затвора, который находится близко к входному концу источника общего напряжения V, предусмотрен с большим согласующим сопротивлением, в то время как чип драйвера затвора, удаленный от входного конца источника общего напряжения V, предусмотрен с небольшим согласующим сопротивлением, посредством чего общие напряжения V11, V12, V13, V14, генерируемые соответствующими чипами драйвера затвора G1, G2, G3, G4, можно сделать одинаковыми.
[0036] Как показано на фиг. 3 и 4, в качестве предпочтительного варианта осуществления, чипы драйвера затвора G1, G2, G3, G4 могут дополнительно содержать счетчик 33, и управляющий сигнал, который контроллер синхронизации 40 подал в блок управления 31, дополнительно содержит синхронизирующий сигнал CKV. В пределах ширины высокого напряжения периода сигнала согласования сопротивления ATR счетчик 33 подсчитывает и подает количество периодов синхронизирующего сигнала CKV в блок управления 31, так что блок управления 31 может определять значение согласующего сопротивления, которое должно быть сгенерировано первым блоком электрического сопротивления 32 в соответствии с количеством периодов, подсчитанных таким образом. Формы стартового сигнала STV (который содержит STV1, STV2, STV3 и STV4), сигнал согласования сопротивления ATR и синхронизирующий сигнал CKV в кадре изображения показаны на фиг. 5. На фиг. 5 сигнал согласования сопротивлений ATR имеет период Т1, соответствующий чипам драйвера затвора G1, период Т2, соответствующий чипам драйвера затвора G2, период T3, соответствующий чипам драйвера затвора G3, и период Т4, соответствующий чипам драйвера затвора G4, причем когда количество периодов синхронизирующего сигнала CKV, подсчитанных в ширине высокого напряжения одного периода сигнала согласования сопротивлений ATR, больше, то и согласующее сопротивление, генерируемое первым блоком электрического сопротивления 32 соответствующего чипа драйвера затвора G1, G2, G3, G4, больше. Зависимость между количеством подсчитанных периодов и согласующим сопротивлением может быть установлена как линейная зависимость.
[0037] В жидкокристаллическом дисплее, представленном в вышеприведенном варианте осуществления изобретения, жидкокристаллическая панель выполнена с возможностью определения множества зон деления в направлении короткой стороны, и множество чипов драйвера затвора выполнено с возможностью подачи общих напряжений с одинаковым значением напряжения во множество зон деления в соответствии с управляющим сигналом, подаваемым в них, для достижения ввода общих напряжений в различные места жидкокристаллической панели для эффективного уменьшения падения общих напряжений, вызванного остаточным сопротивлением, обеспечения максимально стабильного общего напряжения, подаваемого в каждую точку внутри жидкокристаллической панели, и улучшения качества отображения жидкокристаллической панели.
[0038] В другом предпочтительном варианте осуществления, как схематически показано в структуре на фиг. 6, помимо определения n зон первого деления А1, А2, …, An в направлении короткой стороны, жидкокристаллическая панель 10 также определяет n зон второго деления B1, B2, …, Bn в направлении ее длинной стороны. Для n чипов драйвера затвора G1, G2, …, Gn драйвера затвора 30 каждый чип драйвера затвора Gi соответствует одной из зон первого деления Ai и одной из зон второго деления Bi. Источник общего напряжения V последовательно подводится к n чипам драйвера затвора G1, G2, …, Gn. Другими словами, n чипов драйвера затвора G1, G2, …, Gn последовательно соединены по линии передачи источника общего напряжения V, и n чипов драйвера затвора G1, G2, …, Gn, в ответ на получаемое общее напряжение от источника V, генерируют n первых общих напряжений V11, V12, … V1n, каждое из которых подается от направления короткой стороны в n зон первого деления А1, А2, …, An, а затем, n чипов драйвера затвора G1, G2, …, Gn, в ответ на получаемое общее напряжение от источника V, генерируют n вторых общих напряжений V21, V22, …, V2n, каждое из которых подается от направления длинной стороны в n зон второго деления В1, В2, …, Bn, причем первые общие напряжения V11, V12, …, V1n имеют одинаковое значение напряжения, и вторые общие напряжения V21, V22, … V2n имеют одинаковое значение напряжения, и первые общие напряжения V11, V12, …, V1n и вторые общие напряжения V21, V22, …, V2n идентичны, а именно V11=V12=…=V1n=V21=V22=…=V2n.
[0039] В настоящем варианте осуществления изобретения структура чипов драйвера затвора схематически показана на фиг. 7 (где чип драйвера затвора G1 берется в качестве примера для иллюстрации на фиг. 7) и чипы драйвера затвора G1, G2, … Gn настоящего варианта осуществления изобретения дополнительно содержат второй блок электрического сопротивления 34. Как и в предыдущем варианте осуществления изобретения блоки управления 31 чипов драйвера затвора G1, G2, …, Gn определяют значения согласующих сопротивлений, которые будут генерироваться посредством первых блоков электрического сопротивления 32 в соответствии с количеством периодов синхронизирующих сигналов CKV, подсчитанных счетчиками 33, и управляют чипами драйвера затвора G1, G2, …, Gn для соответственной генерации первых общих напряжений V11, V12, …, V1n в соответствии с согласующими сопротивлениями. Ссылаясь на то, что описано выше, блоки управления 31 чипами драйвера затвора G1, G2, …, Gn определяют значения согласующих сопротивлений, которые соответственно генерируются вторыми блоками электрического сопротивления 34 в соответствии с количеством периодов синхронизирующих сигналов CKV, подсчитанных счетчиками 33, и управляют чипами драйвера затвора G1, G2, …, Gn для соответственной генерации вторых общих напряжений V21, V22, …, V2n в соответствии с согласующими сопротивлениями.
[0040] В жидкокристаллическом дисплее, представленном в настоящем варианте осуществления изобретения, жидкокристаллическая панель дополнительно выполнена с возможностью определения множества зон деления в направлении ее длинной стороны, и множество чипов драйвера затвора расположены так, чтобы они соответствовали ей, и соответственной подачи общих напряжений во множество зон деления в направлении длинной стороны в соответствии с управляющим сигналом, чтобы дополнительно улучшить стабильность общего напряжения, подаваемого в каждую точку жидкокристаллической панели.
[0041] В варианте осуществления, представленном выше, первый блок электрического сопротивления 32 и второй блок электрического сопротивления 34 предпочтительно представляют собой блоки сопротивления переменной величины.
[0042] Здесь отмечается, что в приведенном здесь описании терминология, такая как первый и второй, используется для отделения одного объекта или операции от другого объекта или операции и необязательно определяет или подразумевает какие-либо конкретные отношения или последовательность, в таком порядке, между объектами или операциями. Кроме того, слово «содержать», «включать» или другие его варианты используется неисключительным образом, так что процесс, способ, изделие или устройство, которое содержит ряд элементов, может включать в себя, помимо этих элементов, другие элементы, которые не являются явно описанными элементами или дополнительно включают в себя элементы, присущие процессу, способу, изделию или устройству. Без явно указанных ограничений элементы, которые определены во фразе «содержащий один …», не исключают включение дополнительных и идентичных элементов в процесс, способ, изделие или устройство.
[0043] Хотя настоящее изобретение было описано со ссылкой на его предпочтительные варианты осуществления, следует отметить, что те, кто имеет обычные навыки, могут оценить улучшения и модификации, не отступая от принципа настоящего изобретения, и эти улучшения и модификации рассматриваются в рамках объема охраны настоящего изобретения.