МЕСТНЫЙ CVSD-ДЕКОДЕР И СПОСОБ ЕГО ИСПОЛЬЗОВАНИЯ

1. Местный декодер адаптивного дельта-модулятора со слоговой адаптацией (местный CVSD-декодер), содержащий блок управления шагом интегрирования, переключатель полярности и главный интегратор, отличающийся тем, что:
- вход декодера соединен со входом блока управления шагом интегрирования и первым входом переключателя полярности;
- выход блока управления шагом интегрирования соединен со вторым входом переключателя полярности;
- выход переключателя полярности соединен со входом главного интегратора;
а выход главного интегратора является выходом местного CVSD-декодера.
2. Способ использования местного декодера адаптивного дельта-модулятора со слоговой адаптацией (местного CVSD-декодера), содержащий операции хранения, обработки и преобразования сигналов и данных, отличающийся тем, что:
- в декодер подают биты разности и направляют их на вход блока управления шагом интегрирования и на первый вход переключателя полярности;
- в блоке управления шагом интегрирования по битам разности вычисляют величину амплитуды шага интегрирования и подают ее на второй вход переключателя полярности;
- в переключателе полярности величине амплитуды шага интегрирования присваивают знак полярности и подают эту величину в главный интегратор;
- в главном интеграторе величину амплитуды шага интегрирования суммируют с величиной внутреннего содержимого интегратора и подают на выход местного CVSD-декодера.
3. Блок управления шагом интегрирования местного декодера адаптивного дельта-модулятора со слоговой адаптацией (блок управления шагом интегрирования местного CVSD-декодера), содержащий блоки хранения, обработки и преобразования сигналов и данных, отличающийся тем, что содержит:
- вычислительный блок;
- регистр хранения величины приращения амплитуды шага интегрирования;
- перемножитель;
- первичный слоговый интегратор;
- вторичный слоговый интегратор;
- регистр хранения величины минимального значения амплитуды шага интегрирования;
- сумматор, при этом:
- входом блока управления является вход вычислительного блока;
- выход вычислительного блока соединен с первым входом перемножителя;
- второй вход перемножителя соединен с регистром хранения величины приращения амплитуды шага интегрирования;
- выход перемножителя соединен со входом первичного слогового интегратора;
- выход первичного слогового интегратора соединен со входом вторичного слогового интегратора;
- выход вторичного слогового интегратора соединен с первым входом сумматора;
- второй вход сумматора соединен с регистром хранения величины минимального значения амплитуды шага интегрирования, а выход сумматора является выходом блока управления.
4. Устройство по п.3, отличающееся тем, что вычислительный блок содержит:
- управляющий блок;
- счетчик совпадений битов разности Sum;
- регистр хранения величины приращения шага интегрирования Mvar;
- регистр хранения предыдущего бита разности Мем;
- регистр хранения величины порога перегрузки (минимального количества совпадений битов разности) Min;
- регистр хранения максимального количества совпадений битов разности Мах;
- регистр табличных значений величины Mtab, при этом:
- вход вычислительного блока соединен со входом управляющего блока;
- выход вычислительного блока соединен с выходом управляющего блока;
а управляющий блок соединен с:
- счетчиком совпадений битов разности Sum;
- регистром хранения величины приращения шага интегрирования Mvar;
- регистром хранения предыдущего бита разности Мем;
- регистром хранения величины порога перегрузки (минимального количества совпадений битов разности) Min;
- регистром хранения максимального количества совпадений битов разности Мах;
- регистром табличных значений величины Mtab.
5. Устройство по п.3, отличающееся тем, что первичный слоговый интегратор содержит:
- управляющий блок;
- регистр хранения величины декремента первичной слоговой постоянной С1;
- регистр хранения результата первичного слогового интегрирования S1·C1,
при этом:
- вход первичного слогового интегратора соединен с входом управляющего блока;
- выход первичного слогового интегратора соединен с выходом управляющего блока;
а управляющий блок соединен с:
- регистром хранения величины декремента первичной слоговой постоянной С1 и
- регистром хранения результата первичного слогового интегрирования S1·C1.
6. Устройство по п.3, отличающееся тем, что вторичный слоговый интегратор содержит:
- управляющий блок;
- регистр хранения величины декремента вторичной слоговой постоянной С2;
- регистр хранения результата вторичного слогового интегрирования S2·С2, при этом:
- вход вторичного слогового интегратора соединен со входом управляющего блока;
- выход вторичного слогового интегратора соединен с выходом управляющего блока, а управляющий блок соединен с:
- регистром хранения величины декремента вторичной слоговой постоянной С2 и
- регистром хранения результата вторичного слогового интегрирования S2·С2.
7. Способ использования блока управления шагом интегрирования местного декодера адаптивного дельта-модулятора со слоговой адаптацией (блока управления шагом интегрирования местного CVSD-декодера), содержащий операции хранения, обработки и преобразования сигналов и данных, отличающийся тем, что:
- в блок управления подают бит разности и направляют его на вход вычислительного блока,
- в вычислительном блоке бит разности преобразуют в значение величины приращения шага интегрирования Mvar и подают ее на первый вход перемножителя,
- из регистра хранения величины приращения амплитуды шага интегрирования Δс принимают величину приращения амплитуды шага интегрирования Δс и подают ее на второй вход перемножителя,
- перемножают в перемножителе величину приращения амплитуды шага интегрирования Δс на значение величины приращения шага интегрирования Mvar, а полученную величину подают на вход первичного слогового интегратора,
- в первичном слоговом интеграторе полученную величину Δc·Mvar преобразуют в величину первого отклика S1 и подают ее на вход вторичного слогового интегратора,
- во вторичном слоговом интеграторе величину первого отклика S1 преобразуют в величину вторичного отклика S2 и подают ее на первый вход сумматора,
- из регистра хранения величины минимального значения амплитуды шага интегрирования Δmin принимают величину минимального значения амплитуды шага интегрирования Δmin, подают ее на второй вход сумматора,
- складывают в сумматоре величину минимального значения амплитуды шага интегрирования Δmin со вторым откликом S2, получая величину амплитуды шага интегрирования Δ(n),
- полученную величину амплитуды шага интегрирования Δ(n) подают на выход блока управления шагом интегрирования.
8. Способ по п.7, отличающийся тем, что перед началом использования блока управления шагом интегрирования устанавливают необходимый режим его работы, задавая величины:
- приращения амплитуды шага интегрирования Δс;
- минимального значения амплитуды шага интегрирования Δmin, и загружают их в регистры:
- величину приращения амплитуды шага интегрирования Δс - в регистр хранения величины приращения амплитуды шага интегрирования;
- величину минимального значения амплитуды шага интегрирования Δmin - в регистр хранения минимального значения амплитуды шага интегрирования Δmin.
9. Способ по п.8, отличающийся тем, что величину минимального значения амплитуды шага интегрирования Δmin выбирают равной или меньшей абсолютной величины порога необходимой (расчетной) чувствительности кодера по входному сигналу, и не равной нулю.
10. Способ по п.8, отличающийся тем, что величину приращения амплитуды шага интегрирования Δс выбирают в диапазоне от 0 до удвоенного значения амплитуды шага интегрирования Δmin.
11. Способ по п.7, отличающийся тем, что бит разности в вычислительном блоке преобразуют в значение величины приращения шага интегрирования Mvar следующим образом:
- принимают бит разности с(n),
- сравнивают принятый бит разности с(n) с предыдущим битом с(n-1), хранящимся в регистре хранения бита разности Мем,
- если значения принятого бита с(n) и бита из регистра хранения с(n-1) не совпадают, счетчик совпадений битов разности Sum обнуляют, а если совпадают, то счетчик совпадений битов разности Sum увеличивают на 1,
- в регистр хранения бита разности Мем заносят значение принятого бита разности с(n),
- сравнивают значение счетчика совпадений битов разности Sum с величиной минимального количества совпадений битов разности Min из регистра хранения величины порога перегрузки (минимального количества совпадений битов разности) Min,
- если значение счетчика совпадений битов разности Sum меньше величины порога перегрузки Min, то в регистр хранения величины приращения шага интегрирования Mvar записывают 0,
- если значение счетчика совпадений битов разности Sum больше или равно минимальному количеству совпадений битов разности Min, то значение счетчика совпадений битов разности Sum сравнивают с величиной максимального количества совпадений битов разности Мах из регистра хранения максимального количества совпадений битов разности Мах,
- если значение счетчика совпадений битов разности Sum больше или равно максимальному количеству совпадений битов разницы Мах из регистра хранения максимального количества совпадений битов разности Мах, то в регистр хранения величины приращения шага интегрирования Mvar записывают максимальную величину Mtab_max из таблицы регистра табличных значений Mtab, соответствующую максимальному количеству совпадений битов разности Мах,
- если значение счетчика совпадений битов разницы Sum меньше максимального количества совпадений битов разницы Мах из регистра хранения максимального количества совпадений битов разности Мах, то в регистр хранения величины приращения шага интегрирования Mvar записывают значение величины из регистра табличных значений Mtab, соответствующую текущему значению счетчика совпадений битов разности Sum,
- полученную величину приращения шага интегрирования Mvar подают на выход вычислительного блока.
12. Способ по п.11, отличающийся тем, что перед началом использования вычислительного блока устанавливают режим работы вычислительного блока, задавая величины:
- величину порога перегрузки Min;
- величину максимального количества совпадений битов разности Мах;
- набор величин табличных значений величины Mtab, и загружают их в регистры:
- величину порога перегрузки Min - в регистр хранения величины порога перегрузки;
- величину максимального количества совпадений битов разности Max - в регистр хранения максимального количества совпадений битов разности;
- набор величин табличных значений величины Mtab - в регистр табличных значений величины Mtab.
13. Способ по п.12, отличающийся тем, что:
- величину порога перегрузки Min выбирают большей или равной 1;
- величину максимального количества совпадений битов разности Мах выбирают больше или равной величине порога перегрузки Min;
- количество элементов набора табличных значений величины Mtab выбирают равным Мах минус Min плюс 1;
- последовательность значений элементов таблицы величин Mtab от элемента Mtab_min, соответствующего минимальному количеству совпадений битов разности Min, до элемента Mtab_max, соответствующего максимальному количеству совпадений битов разности Мах, выбирают неубывающей;
- значения всех элементов Mtab выбирают больше 0.
14. Способ по п.7, отличающийся тем, что величину, принимаемую из перемножителя, в первичном слоговом интеграторе преобразуют в величину первичного отклика S1 следующим образом:
- принимают величину, складывают ее с результатом первичного слогового интегрирования, хранящемся в регистре хранения результата первичного слогового интегрирования S1·С1, и получают величину первичного отклика S1,
- величину первичного отклика S1 подают на выход первичного слогового интегратора,
- из регистра хранения величины декремента первичной слоговой постоянной С1 принимают величину декремента первичной слоговой постоянной С1 и умножают ее на величину отклика первичного S1, а полученный результат заносят в регистр хранения результата первичного слогового интегрирования для использования в следующем цикле работы интегратора.
15. Способ по п.14, отличающийся тем, что перед началом использования первичного слогового интегратора устанавливают режим его работы, задают необходимую величину декремента первичной слоговой постоянной С1, загружают ее в регистр хранения величины декремента первичной слоговой постоянной С1 и обнуляют регистр хранения результата первичного слогового интегрирования.
16. Способ по п.15, отличающийся тем, что величину декремента первичной слоговой постоянной С1 выбирают в диапазоне от 0 до 1.
17. Способ по п.7, отличающийся тем, что величину первичного отклика S1 во вторичном слоговом интеграторе преобразуют в величину вторичного отклика S2 следующим образом:
- принимают величину первичного отклика S1, складывают ее с результатом вторичного слогового интегрирования, хранящемся в регистре хранения результата вторичного слогового интегрирования S2·С2, и получают величину вторичного отклика S2,
- величину вторичного отклика S2 подают на выход вторичного слогового интегратора,
- из регистра хранения величины декремента вторичной слоговой постоянной С2 принимают величину декремента вторичной слоговой постоянной С2 и умножают ее на величину вторичного отклика S2, а полученный результат заносят в регистр хранения результата вторичного слогового интегрирования для использования в следующем цикле работы интегратора.
18. Способ по п.17, отличающийся тем, что перед началом использования вторичного слогового интегратора устанавливают режим его работы, задают необходимую величину декремента вторичной слоговой постоянной С2, загружают ее в регистр хранения величины декремента вторичной слоговой постоянной С2 и обнуляют регистр хранения результата вторичного слогового интегрирования.
19. Способ по п.18, отличающийся тем, что величину декремента вторичной слоговой постоянной С2 выбирают в диапазоне от 0 до 1.