СИСТЕМА РЕГУЛИРОВАНИЯ ТЯГОВОГО УСИЛИЯ ДЛЯ НЕСКОЛЬКИХ ЭЛЕКТРОСЕКЦИЙ
DRAFT FORCE CONTROL SYSTEM FOR SEVERAL ELECTRICAL SECTIONS

Область техники
Настоящая заявка относится к области электроники для железных дорог и, в частности, к системе регулирования тягового усилия для нескольких электросекций.
Предпосылки создания настоящего изобретения
Система регулирования тягового усилия для нескольких электросекций является ключевым регулятором мощности нескольких электросекций. Системы регулирования тягового усилия для нескольких электросекций управляют переключателями IGBT четырехквадрантных преобразователей, тормозными прерывателями и тяговыми преобразователями для обеспечения управления, что соответствует требованиям при тяговых/тормозных характеристиках нескольких электросекций.
Структурная схема основной цепи существующей системы регулирования тягового усилия для нескольких электросекций показана на фиг. 1. Однофазный ток высокого напряжения, принятый с помощью пантографа, подается на четырехквадрантный блок посредством вторичной обмотки трансформатора для выпрямления; и выпрямленный постоянный ток высокого напряжения подается на инверторный модуль питания через промежуточную шину постоянного тока. Постоянный ток высокого напряжения после преобразования с помощью инверторного модуля питания подается на тяговый электрический двигатель для управления работой тягового электрического двигателя.
В настоящее время блоки управления систем регулирования тягового усилия для нескольких электросекций представляют собой 32-разрядные хост-процессоры, например, Siemens предлагает Elan SC520 с преобладающей частотой 133 МГц от компании AMD; Bombardier предлагает MC68360 с преобладающей частотой 25 МГц от компании Freescale; ALSTOM предлагает STPC с преобладающей частотой 133 МГц от компании ST; и Zhuzhou Institute предлагает MPC5200D с преобладающей частотой 533 МГц.
В аспекте выбора процессора алгоритма управления Siemens предлагает DSP56002 с преобладающей частотой 100 МГц; Bombardier предлагает DSP56302 с преобладающей частотой 100 МГц; Alston предлагает ADI 21062 с преобладающей частотой 160 МГц; и Zhuzhou Institute предлагает TMS320C6713 с преобладающей частотой 200 МГц.
В настоящее время чипы процессоров, применяемые различными компаниями, представляют собой относительно ранние продукты с относительно устарелыми моделями чипов и системой медленного срабатывания; многие чипы были сняты с конвейера; кроме того, поскольку чипы были сняты с конвейера, затраты на производство, следовательно, увеличиваются.
Сущность настоящего изобретения
Целью настоящей заявки является обеспечение системы регулирования тягового усилия для нескольких электросекций, которая может управлять обеими двумя группами четырехквадрантных модулей питания и двумя группами инверторных модулей питания.
В настоящей заявке использованы следующие технические решения: система регулирования тягового усилия для нескольких электросекций предусмотрена для управления работой инверторных/четырехквадрантных модулей питания тягового преобразователя для нескольких электросекций, в основном содержащая модуль подачи питания, инверторные/четырехквадрантные модули, модуль ввода/вывода, сетевой модуль и модуль устранения ошибок.
Каждый из инверторных/четырехквадрантных модулей в основном состоит из высокоскоростной вычислительной платы, платы дискретизации сигналов и платы импульсного интерфейса.
Плата дискретизации сигналов в основном выполнена с возможностью приема сигналов от датчика наружной установки, импульсных сигналов обратной связи, отправленных платой импульсного интерфейса, и сигналов управления, отправленных высокоскоростной вычислительной платой, и отправки импульсных сигналов на плату импульсного интерфейса, обработанных сигналов извлечения на высокоскоростную вычислительную плату и сигналов релейного управления на модуль ввода/вывода.
Высокоскоростная вычислительная плата в основном выполнена с возможностью приема аналоговых сигналов и цифровых сигналов, извлеченных и обработанных платой дискретизации сигналов, и сигналов управления, отправленных хост-процессором, и отправки сигналов управления на плату дискретизации сигналов и обрабатывающих сигналов на сетевой модуль.
Блок регулирования тягового усилия может управлять двумя группами инверторных модулей питания и двумя группами четырехквадрантных модулей питания платой импульсного интерфейса; и
плата импульсного интерфейса в основном выполнена с возможностью приема сигналов состояния IGBT, отправленных инверторными/четырехквадрантными модулями питания, и сигналов управления IGBT, отправленных платой дискретизации сигналов, и отправки сигналов состояния IGBT на плату дискретизации сигналов и сигналов управления IGBT на инверторные/четырехквадрантные модули питания.
Двусторонний обмен данными между платой дискретизации сигналов и высокоскоростной вычислительной платой реализован посредством высокоскоростной дифференциальной шины LinkPort;
двусторонний обмен данными между платой дискретизации сигналов и модулем ввода/вывода реализован посредством высокоскоростной шины;
двусторонний обмен данными между высокоскоростной вычислительной платой и хост-процессором, между сетевым модулем и хост-процессором и между модулем устранения ошибок и хост-процессором реализован посредством шины CPCI;
двусторонний обмен данными между модулем ввода/вывода и инверторными/четырехквадрантными модулями реализован посредством высокоскоростной шины; и
двусторонний обмен данными между модулем ввода/вывода и сетевым модулем, между модулем ввода/вывода и модулем устранения ошибок реализован посредством шины CAN.
Сетевой модуль содержит сетевую плату. Сетевой модуль принимает цифровые сигналы и аналоговые сигналы, отправленные модулем ввода/вывода, и передает цифровые сигналы и аналоговые сигналы на хост-процессор посредством шины CPCI; принимает сигналы на выполнение команды от хост-процессора посредством шины CPCI и отправляет команды на модуль ввода/вывода для управления модулем ввода/вывода для вывода цифровых сигналов и аналоговых сигналов; управляет взаимодействием данных между блоком интерфейса MVB и внешней шиной MVB; и отправляет данные MVB на хост-процессор посредством шины CPCI, и отправляет данные, подлежащие отправке, посредством хост-процессора на блок интерфейса MVB посредством шины CPCI.
Модуль устранения ошибок содержит плату устранения ошибок; модуль устранения ошибок принимает команды на устранение ошибок и сигналы на устранение ошибок, отправленные хост-процессором посредством шины CPCI; модуль устранения ошибок принимает сигналы на устранение ошибок, отправленные платой дискретизации сигналов посредством высокоскоростной шины; и модуль устранения ошибок выдает аналоговые сигналы на устранение ошибок посредством 32-канальной схемы аналоговых выходных данных.
Модуль подачи питания подает питание на инверторные/четырехквадрантные модули, модуль ввода/вывода, сетевой модуль и модуль устранения ошибок; в то же время, модуль подачи питания подает питание на инверторные/четырехквадрантные модули питания; и в то же время, модуль подачи питания подает питание на встроенный датчик тягового преобразователя.
Кроме того, вследствие присутствия параметров как тока, так и напряжения в сигналах, извлеченных датчиком, плата дискретизации сигналов содержит блок извлечения параметров тока/напряжения и блок управления тактовой синхронизацией; и блок извлечения параметров тока/напряжения состоит из схемы преобразования сигналов и схемы дискретизации ADC, которые соединены друг с другом; и
блок извлечения параметров тока/напряжения содержит несколько каналов, все из которых присоединены к плате дискретизации сигналов; блок управления тактовой синхронизацией присоединен к плате дискретизации сигналов и высокоскоростной вычислительной плате, соответственно; схема преобразования сигналов содержит первый резистор, второй резистор, фильтрующий конденсатор и операционный усилитель; терминал ввода схемы преобразования сигналов присоединен к терминалу датчика дискретизации; терминал ввода схемы преобразования сигналов присоединен к первому терминалу первого резистора; второй терминал первого резистора присоединен к первому терминалу второго резистора и положительному терминалу ввода операционного усилителя, соответственно; второй терминал второго резистора заземлен; обратный терминал ввода операционного усилителя присоединен к терминалу опорного напряжения; терминал вывода операционного усилителя присоединен к схеме дискретизации ADC; и терминал ввода схемы преобразования сигналов заземлен посредством фильтрующего конденсатора.
Кроме того, плата импульсного интерфейса может выполнять функцию фотоэлектрического преобразования; плата импульсного интерфейса содержит схему преобразования уровней PWM, блок преобразования оптического сигнала в электрический, блок преобразования электрического сигнала в оптический и блок интерфейса объединительной платы; схема преобразования уровней PWM присоединена к плате дискретизации сигналов с помощью блока интерфейса объединительной платы; и плата импульсного интерфейса может дополнительно содержать блок автоматической диагностики;
блок автоматической диагностики содержит блок диагностики входных данных и блок диагностики выходных данных;
представлены несколько групп блоков преобразования оптического сигнала в электрический и блоков преобразования электрического сигнала в оптический; каждый из блоков преобразования оптического сигнала в электрический содержит уплотнитель, буферы и схему преобразования оптического сигнала в электрический, блок интерфейса объединительной платы присоединен к уплотнителю с помощью буфера I, и уплотнитель присоединен к схеме преобразования оптического сигнала в электрический с помощью буфера II; и блок преобразования электрического сигнала в оптический содержит уплотнитель, буферы и схему преобразования электрического сигнала в оптический, схема преобразования электрического сигнала в оптический присоединена к уплотнителю с помощью буфера III, и уплотнитель присоединен к блоку интерфейса объединительной платы с помощью буфера IV; и
блок диагностики выходных данных содержит уплотнитель и схему автоматической диагностики выходных данных, терминалы вывода буферов II каждой группы блоков преобразования оптического сигнала в электрический присоединены к терминалу ввода уплотнителя блока автоматической диагностики выходных данных, терминал ввода схемы автоматической диагностики выходных данных присоединен к терминалу вывода буфера II, и терминал вывода уплотнителя присоединен к блоку интерфейса объединительной платы; и блок диагностики входных данных содержит уплотнитель и схему автоматической диагностики входных данных, терминал ввода уплотнителя присоединен к блоку интерфейса объединительной платы, и терминал вывода уплотнителя разделен на несколько каналов, которые присоединены к терминалам ввода буферов III каждой группы блоков преобразования электрического сигнала в оптический, соответственно.
Для достижения прямого обмена данными между устройством управления хост-процессором (CPU) и устройством MVB на панели управления посредством интерфейса шины ISA, преобразователь протоколов между шиной CPCI и шиной ISA выполнен между сетевым модулем и хост-процессором для двустороннего обмена данными; преобразователь протоколов содержит модуль синхронизации расширения интерфейса локальной шины CPCI, модуль синхронизации интерфейса шины ISA, модуль интерфейса синхронизации шины CPCI, соответствующей шине ISA, и модуль управления тактовой синхронизацией; и модуль синхронизации расширения интерфейса локальной шины CPCI обменивается данными с локальной шиной CPCI посредством сигнала адреса/данных AD [31:0], сигнала команды/разрешения байтов C/BE [3:0], сигнала готовности к действию ведомого устройства TRDY, стоп-сигнала передачи данных STOP, сигнала периода цикла FRAME и сигнала готовности к действию ведущего устройства IRDY; модуль синхронизации интерфейса шины ISA обменивается данными с модулем синхронизации расширения интерфейса локальной шины CPCI посредством сигнала разрешения передачи данных S_DATA_VLD, сигнала разрешения адреса ADDR_VLD, сигнала разрешения считывания barx_rd, сигнала разрешения записи barx_wr, сигнала разрешения байта S_CBE, сигнала данных D [31:0] и сигнала адреса A [31:0]; модуль синхронизации интерфейса шины ISA обменивается данными с локальной шиной ISA посредством сигнала данных SD, сигнала адреса SA, сигнала считывания/записи устройства ввода-вывода IOW/IOR, сигнала считывания/записи c устройства памяти MEMR/MEMW, сигнала защелки адреса BALE; модуль интерфейса синхронизации шины CPCI, соответствующей шине ISA, обменивается данными с модулем синхронизации расширения интерфейса локальной шины CPCI посредством сигнала прерывания и повторного соединения USER_STOP; и модуль управления тактовой синхронизацией обеспечивает рабочую синхронизацию для модуля синхронизации расширения интерфейса локальной шины CPCI, модуля синхронизации интерфейса шины ISA и модуля интерфейса синхронизации шины CPCI, соответствующей шине ISA.
По сравнению со стандартной рамкой регулирования тягового усилия, основной корпус системы регулирования тягового усилия для нескольких электросекций представляет собой усиленный высокопрочный корпус, и панели корпуса на двух сторонах усиленного корпуса представляют собой усиленные панели.
Блоки двойных штекеров предусмотрены на узлах между платами системы регулирования тягового усилия для нескольких электросекций и гнездом для платы основного корпуса; каждый из блоков двойных штекеров в основном состоит из основной пластины, стержней и платы переключения; верхняя часть основной пластины присоединена к плате переключения; плата переключения представляет собой L-образную плату, и нижняя левая часть L-образной платы шарнирно присоединена к основной пластине на шарнирной части и может поворачиваться на определенный угол вдоль шарнирной части; на основной пластине предусмотрена направляющая канавка для платы переключения, и направляющая канавка совпадает с нижней частью L-образной платы; два ряда стержней закреплены на нижней части основной пластины, и стержни использованы для присоединения к гнезду для платы; и на одной стороне основной пластины предусмотрено отверстие для болта, прикрепленное к плате.
По сравнению с известным уровнем техники настоящая заявка имеет следующие преимущественные эффекты.
(1) Хост-процессор системы регулирования тягового усилия для нескольких электросекций присоединен к нижней вычислительной плате посредством шины CPCI, и система регулирования тягового усилия содержит высокоскоростную вычислительную плату, сетевой модуль и модуль устранения ошибок; команда проходит на нижнюю вычислительную плату посредством шины CPCI, и в то же время, нижняя вычислительная плата передает информацию о состоянии на хост-процессор посредством шины CPCI для получения общего контроля во внутренней части системы регулирования тягового усилия для нескольких электросекций.
(2) Двусторонний обмен данными между платой дискретизации сигналов и высокоскоростной вычислительной платой реализован посредством высокоскоростной дифференциальной шины LinkPort для получения быстрого контроля на инверторном модуле питания и четырехквадрантном модуле питания.
(3) Двусторонняя связь между сетевой картой и каждой платой модуля ввода/вывода реализована посредством шины CAN, и цифровые и аналоговые сигналы, отправленные каждой из плат модуля ввода/вывода, передаются на хост-процессор посредством шины CPCI для обеспечения стабильности и надежности в передаче информации системы регулирования тягового усилия для нескольких электросекций.
(4) Протокол обмена общими данными представляет собой CAN и тому подобное. По сравнению с LinkPort, данные протоколы имеют низкую скорость извлечения и передачи данных. Согласно настоящей заявке достигают передачи LinkPort между платой дискретизации сигналов и высокоскоростной вычислительной платой. LinkPort, представляющий собой вид низковольтного дифференциального сигнала (LVDS), обладает отличными свойствами, такими как высокая скорость, достаточно низкие потребление энергии, производимый шум и затраты. Передача данных посредством LinkPort в огромной степени улучшает скорость передачи данных, которая может достигать 400 Mбит/с. Таким путем можно реализовать быстрый контроль на блоке управления тяговым усилием.
(5) В системе регулирования тягового усилия для нескольких электросекций используют ведущие чипы управления и концепции новейших разработок, а также используют внедренную и операционную систему реального времени QNX. Операционная система имеет низкий коэффициент наполняемости системных ресурсов и является высокопрофессиональной, тем самым применяемой в конкретных областях техники. Система, будучи емкой, с высоким уровнем безопасности, мгновенной и эффективной при выполнении кода, может решать многие задачи.
(6) Улучшена конструкция корпуса системы регулирования тягового усилия для нескольких электросекций. Основной корпус системы регулирования тягового усилия для нескольких электросекций представляет собой усиленный высокопрочный корпус. На узлах между всеми видами плат и гнездом для платы основного корпуса предусмотрены блоки двойных штекеров.
Краткое описание графических материалов
На фиг. 1 представлена структурная схема основной цепи системы регулирования тягового усилия из предыдущего уровня техники для нескольких электросекций.
На фиг. 2 представлена структурная схема системы регулирования тягового усилия для нескольких электросекций настоящей заявки.
На фиг. 3 представлено схематическое структурное представление платы дискретизации сигналов и высокоскоростной вычислительной платы.
На фиг. 4 представлено схематическое структурное представление схемы преобразования сигналов платы дискретизации сигналов.
На фиг. 5 представлен схематический вид обмена данными LinkPort.
На фиг. 6 представлена блок-схема приема данных посредством LinkPort платы дискретизации сигналов.
На фиг. 7 представлена блок-схема отправки данных посредством LinkPort платы дискретизации сигналов.
На фиг. 8 представлено схематическое структурное представление платы импульсного интерфейса.
На фиг. 9 представлено схематическое структурное представление схемы блока дистанционного управления платы импульсного интерфейса.
На фиг. 10 представлено схематическое структурное представление схемы автоматической диагностики входных данных платы импульсного интерфейса.
На фиг. 11 представлено схематическое структурное представление схемы автоматической диагностики выходных данных платы импульсного интерфейса.
На фиг. 12 представлено схематическое структурное представление блока двойного штекера.
На фиг. 13 представлено схематическое структурное представление преобразователя протоколов.
На фиг. 14 представлена конкретная диаграмма синхронизации сигналов TRDY, STOP, FRAME и IRDY.
На фиг. 15 представлена частичная диаграмма синхронизации доступа считывания в виде ввода/вывода преобразователем протоколов.
На фиг. 16 представлена блок-схема доступа преобразователем протоколов.
На фиг. 17 представлена архитектура программного обеспечения системы регулирования тягового усилия для нескольких электросекций.
На фиг. 18 представлена блок-схема системы регулирования тягового усилия для нескольких электросекций.
Подробное описание настоящего изобретения
Для четкого объяснения целей, технических решений и преимуществ вариантов осуществления настоящей заявки технические решения в вариантах осуществления настоящей заявки будут описаны четко и полностью со ссылкой на прилагаемые графические материалы в вариантах осуществления настоящей заявки. Очевидно, описанные варианты осуществления представляют собой всего лишь некоторые, но не все варианты осуществления настоящей заявки. На основе вариантов осуществления настоящей заявки все другие варианты осуществления, полученные специалистами в данной области техники без приложения каких-либо творческих усилий, должны попадать в объем охраны настоящей заявки.
Вариант осуществления 1
Предусмотрена система регулирования тягового усилия для нескольких электросекций, которая может управлять двумя группами четырехквадрантных модулей питания и двумя группами инверторных модулей питания одновременно. Согласно фиг. 2 система регулирования тягового усилия для нескольких электросекций в основном содержит модуль подачи питания, инверторный/четырехквадрантный модуль, модуль ввода/вывода, сетевой модуль и модуль устранения ошибок.
Модуль подачи питания состоит из ряда плат подачи питания, включающих 110 В→24 В плату подачи питания, 110 В→5 В плату подачи питания, 110 В→3,3 В плату подачи питания и 110 В→15 В плату подачи питания. Основной функцией модуля подачи питания является подача питания на инверторный/четырехквадрантный модуль, модуль ввода/вывода, сетевой модуль и модуль устранения ошибок, подача питания на инверторные/четырехквадрантные модули питания и подача питания на встроенный датчик тягового преобразователя.
Модуль ввода/вывода обеспечивает внешнее управление вводом-выводом, в основном применяемое для сбора состояний и управления выводом. Модуль ввода/вывода в основном содержит плату цифровых входных данных, плату цифровых выходных данных и плату аналоговых входных/выходных данных. Двусторонний обмен данными между модулем ввода/вывода и инверторным/четырехквадрантным модулем реализован посредством высокоскоростной шины; и двусторонний обмен данными между модулем ввода/вывода и сетевым модулем и модулем устранения ошибок реализован посредством шины CAN.
Функцией инверторного/четырехквадрантного модуля является достижение контроля на тяговом преобразователе и на четырех квадрантах, в основном состоящего из высокоскоростной вычислительной платы, платы дискретизации сигналов и платы импульсного интерфейса. Высокоскоростная вычислительная плата содержит инверторную высокоскоростную вычислительную плату и четырехквадрантную высокоскоростную вычислительную плату. Плата дискретизации сигналов содержит инверторную плату дискретизации сигналов и четырехквадрантную плату дискретизации сигналов. Плата импульсного интерфейса содержит инверторную плату импульсного интерфейса и четырехквадрантную плату импульсного интерфейса.
Инверторная плата дискретизации сигналов в основном выполнена с возможностью приема сигналов от датчика наружной установки, импульсных сигналов обратной связи, отправленных инверторной платой импульсного интерфейса, и сигналов управления, отправленных инверторной высокоскоростной вычислительной платой, и отправки импульсных сигналов на инверторную плату импульсного интерфейса, обработанных сигналов извлечения на инверторную высокоскоростную вычислительную плату, и сигналов релейного управления на модуль ввода/вывода.
Инверторная высокоскоростная вычислительная плата в основном выполнена с возможностью приема аналоговых сигналов и цифровых сигналов, извлеченных и обработанных инверторной платой дискретизации сигналов, и сигналов управления, отправленных хост-процессором, и отправки сигналов управления на инверторную плату дискретизации сигналов и обрабатывающих сигналов на сетевой модуль.
Инверторная плата импульсного интерфейса присоединена максимум к двум группам инверторных модулей питания.
Инверторная плата импульсного интерфейса в основном выполнена с возможностью приема сигналов состояния IGBT, отправленных инверторным модулем питания, и сигналов управления IGBT, отправленных инверторной платой дискретизации сигналов, и отправки сигналов состояния IGBT на инверторную плату дискретизации сигналов и сигналов управления IGBT на инверторный модуль питания.
Двусторонний обмен данными между инверторной платой дискретизации сигналов и инверторной высокоскоростной вычислительной платой реализован посредством высокоскоростной дифференциальной шины LinkPort; двусторонний обмен данными между инверторной платой дискретизации сигналов и модулем ввода/вывода реализован посредством высокоскоростной шины; и двусторонний обмен данными между инверторной высокоскоростной вычислительной платой и сетевым модулем и модулем устранения ошибок реализован посредством шины CPCI.
Четырехквадрантная плата дискретизации сигналов в основном выполнена с возможностью приема сигналов от датчика наружной установки, импульсных сигналов обратной связи, отправленных четырехквадрантной платой импульсного интерфейса, и сигналов управления, отправленных четырехквадрантной высокоскоростной вычислительной платой, и отправки импульсных сигналов на четырехквадрантную плату импульсного интерфейса, обработанных сигналов извлечения на четырехквадрантную высокоскоростную вычислительную плату и сигналов релейного управления на модуль ввода/вывода.
Четырехквадрантная высокоскоростная вычислительная плата в основном выполнена с возможностью приема аналоговых сигналов и цифровых сигналов, извлеченных и обработанных четырехквадрантной платой дискретизации сигналов, и сигналов управления, отправленных хост-процессором, и отправки сигналов управления на четырехквадрантную плату дискретизации сигналов и обрабатывающих сигналов на сетевой модуль.
Четырехквадрантная плата импульсного интерфейса присоединена максимум к двум группам четырехквадрантных модулей питания.
Четырехквадрантная плата импульсного интерфейса в основном выполнена с возможностью приема сигналов состояния IGBT, отправленных четырехквадрантным модулем питания, и сигналов управления IGBT, отправленных четырехквадрантной платой дискретизации сигналов, и отправки сигналов состояния IGBT на четырехквадрантную плату дискретизации сигналов и сигналов управления IGBT на четырехквадрантный модуль питания.
Двусторонний обмен данными между четырехквадрантной платой дискретизации сигналов и четырехквадрантной высокоскоростной вычислительной платой реализован посредством высокоскоростной дифференциальной шины LinkPort; двусторонний обмен данными между четырехквадрантной платой дискретизации сигналов и модулем ввода/вывода реализован посредством высокоскоростной шины; и двусторонний обмен данными между четырехквадрантной высокоскоростной вычислительной платой и сетевым модулем и модулем устранения ошибок реализован посредством шины CPCI.
Сетевой модуль содержит сетевую плату. Сетевой модуль принимает цифровые сигналы и аналоговые сигналы, отправленные модулем ввода/вывода, и передает цифровые сигналы и аналоговые сигналы на хост-процессор посредством шины CPCI; принимает сигналы на выполнение команды от хост-процессора посредством шины CPCI и отправляет команду на модуль ввода/вывода для управления модулем ввода/вывода для вывода цифровых сигналов и аналоговых сигналов; управляет взаимодействием данных между блоком интерфейса MVB и внешней шиной MVB; и отправляет данные MVB на хост-процессор посредством шины CPCI, и отправляет данные, подлежащие отправке, посредством хост-процессора на блок интерфейса MVB посредством шины CPCI.
Модуль устранения ошибок в основном выполнен с возможностью осуществления способа устранения ошибок в режиме реального времени при взаимодействии с другими платами в сети. Модуль устранения ошибок содержит плату устранения ошибок; модуль устранения ошибок принимает команды на устранение ошибок и сигналы на устранение ошибок, отправленные хост-процессором посредством шины CPCI; модуль устранения ошибок принимает сигналы на устранение ошибок, отправленные платой дискретизации сигналов посредством высокоскоростной шины; и модуль устранения ошибок выдает аналоговые сигналы на устранение ошибок посредством 32-канальной схемы аналоговых выходных данных.
Как показано на фиг. 3, целью системы регулирования тягового усилия является управление переключением IGBT внутри преобразователя для реализации преобразования переменного тока на постоянный и снова преобразования постоянного тока на переменный. В ходе операции датчик на схемах извлекает сигналы о параметрах тока и сигналы о параметрах напряжения схем тягового преобразователя, выдает обратно сигналы на высокоскоростную вычислительную плату посредством платы дискретизации сигналов, анализирует и высчитывает сигналы и обеспечивает сигнал управления с учетом результатов вычислений. Поскольку дискретизированные сигналы содержат сигналы о параметрах тока и сигналы о параметрах напряжения, блок извлечения параметров повторного применения  тока и напряжения выполнен в настоящей заявке. Причем плата дискретизации сигналов содержит блок извлечения параметров тока/напряжения и блок управления тактовой синхронизацией. Блок извлечения параметров тока/напряжения состоит из схемы преобразования сигналов и схемы дискретизации ADC, которые соединены друг с другом.
Блок извлечения параметров тока/напряжения имеет несколько каналов, все из которых присоединены к плате дискретизации сигналов; и блок управления тактовой синхронизацией присоединен к плате дискретизации сигналов и высокоскоростной вычислительной плате, соответственно. На фиг. 4 представлено схематическое структурное представление схемы преобразования сигналов. Схема преобразования сигналов содержит первый резистор R1, второй резистор R2, фильтрующий конденсатор C и операционный усилитель OP; терминал IN ввода схемы преобразования сигналов присоединен к терминалу извлечения сигналов; терминал IN ввода схемы преобразования сигналов присоединен к первому терминалу первого резистора R1; второй терминал первого резистора R1 присоединен к первому терминалу второго резистора R2 и положительному терминалу ввода операционного усилителя OP, соответственно; второй терминал второго резистора R2 заземлен; обратный терминал ввода операционного усилителя OP присоединен к терминалу опорного напряжения; терминал OUT вывода операционного усилителя присоединен к схеме дискретизации ADC; и терминал IN ввода схемы преобразования сигналов заземлен посредством фильтрующего конденсатора C.
Терминал извлечения сигналов схемы преобразования сигналов представляет собой терминал извлечения сигналов о параметрах напряжения или терминал извлечения сигналов о параметрах тока для извлечения данных, таких как напряжение в сети, ток в сети, ток инвертора и другие данные на поезде. Если терминал ввода схемы преобразования сигналов присоединен к терминалу извлечения сигналов о параметрах напряжения, как первый резистор R1, так и второй резистор R2 представляют собой точные резисторы малой мощности и высокого сопротивления. Если терминал ввода схемы преобразования сигналов присоединен к терминалу извлечения сигналов о параметрах тока, первый резистор R1 представляет собой резистор для ограничения тока высокой мощности и малого сопротивления, и второй резистор R2 представляют собой низкоомный резистор высокой мощности и малого сопротивления. Наконец-то, с использованием операционного усилителя OP путем гибкого выполнения коэффициента усиления пропорциональной схемы операционного усилителя посредством конфигурации резисторов R3, R4 и R5 достигают цели измерения тока или напряжения при вводе любого размера.
Схема преобразования сигналов извлекает сигнал о параметрах тока или сигнал о параметрах напряжения. Дискретизированный сигнал подвергают преобразованию из аналогового сигнала в цифровой посредством схемы дискретизации ADC. После преобразования данные будут переданы на плату дискретизации сигналов.
Плата дискретизации сигналов отправляет данные на высокоскоростную вычислительную плату посредством LinkPort для обработки данных; и высокоскоростная вычислительная плата передает обработанные данные на сторону платы дискретизации сигналов посредством LinkPort.
На фиг. 5 представлен схематический вид обмена данными LinkPort. На фиг. 5 можно увидеть, что для обмена данными LinkPort необходимы извлечение и отправка данных, выполняемые блоком чипа как на переднем фронте, так и на заднем фронте тактовых сигналов, и извлеченные и отправленные данные на каждом промежутке времени представляют собой 4-разрядный дифференциальный сигнал. Принцип отправки и приема LinkPort платы дискретизации сигналов настоящей заявки заключается в том, что данные приняты и отправлены платой дискретизации сигналов как на переднем фронте, так и на заднем фронте тактовых сигналов.
На фиг. 6 и фиг. 7, соответственно, предусмотрены блок-схема приема данных посредством LinkPort платы дискретизации сигналов и блок-схема отправки данных посредством LinkPort платы дискретизации сигналов. Данные приняты и отправлены посредством FPGA внутри платы дискретизации сигналов. DSP на высокоскоростной вычислительной плате представляет собой блок, осуществляющий взаимодействие данных и вычисление данных посредством FPGA. FPGA имеет двухпортовую память RAM. В процессе отправки данных на DSP с помощью FPGA посредством LinkPort шина накопления данных двухпортовой памяти RAM служит в качестве модуля обработки данных FPGA; и шина данных, к которым будет разрешен доступ, служит в качестве модуля обмена данными LinkPort. На фиг.7 видно, что FPGA отправляет данные на DSP посредством LinkPort следующим образом:
(a) отправка посредством FPGA дискретизированного сигнала, принятого от схемы дискретизации ADC на шину накопления данных двухпортовой памяти RAM, т.е. модуля обработки данных FPGA;
(b) упаковка посредством FPGA данных с помощью 4 битов смежных несимметричных сигналов в группе от шины данных, к которым будет разрешен доступ, двухпортовой памяти RAM, т.е. от модуля обмена данными LinkPort;
(c) преобразование посредством FPGA упакованных данных из несимметричного сигнала в дифференциальный сигнал;
(d) предоставление посредством FPGA сигнала передачи данных на переднем фронте и на заднем фронте тактовых сигналов и отправка преобразованных данных на DSP.
В процессе приема данных посредством FPGA от DSP посредством LinkPort шина накопления данных двухпортовой памяти RAM служит в качестве модуля обмена данными LinkPort и шина данных, к которым будет разрешен доступ, служит в качестве модуля обработки данных FPGA. На фиг.6 видно, что FPGA принимает данные от DSP посредством LinkPort следующим образом:
(e) прием посредством FPGA данных, отправленных посредством DSP на переднем фронте и на заднем фронте тактовых сигналов, соответственно;
(f) преобразование посредством FPGA принятых данных из дифференциального сигнала в несимметричный сигнал;
(g) осуществление посредством FPGA разбора данных на преобразованных данных для разбора данных, упакованных с помощью 4 битов в группе в данные блока;
(h) отправка посредством FPGA разобранных данных на шину накопления данных двухпортовой памяти RAM, т.е. модуля обмена данными LinkPort; и
(i) доступ посредством FPGA данных от шины данных, к которым будет разрешен доступ, двухпортовой памяти RAM, т.е. модуля обработки данных FPGA, и введение данных в практику.
Плата импульсного интерфейса в основном выполняет функцию передачи данных в системе регулирования тягового усилия. Плата импульсного интерфейса выполнена с возможностью приема сигналов состояния IGBT, отправленных инверторными/четырехквадрантными модулями питания тягового преобразователя, и сигналов управления IGBT от платы дискретизации сигналов на инверторные/четырехквадрантные модули питания тягового преобразователя, и отправки сигналов управления IGBT инверторных/четырехквадрантных модулей питания тягового преобразователя на плату дискретизации сигналов и сигналов управления IGBT на инверторные/четырехквадрантные модули питания тягового преобразователя.
При приеме вычислительного сигнала управления от высокоскоростной вычислительной платы плата дискретизации сигналов передает вычислительный сигнал управления на плату импульсного интерфейса. Принятый платой импульсного интерфейса сигнал представляет собой электрический сигнал. Во избежание помех из-за мощного электричества и сложной электромагнитной среды на управляющем сигнале IGBT плата импульсного интерфейса выполнена в виде платы фотоэлектрического преобразования. Как показано на фиг.8, плата импульсного интерфейса имеет следующую конструкцию.
Плата импульсного интерфейса содержит схему преобразования уровней PWM, блок преобразования оптического сигнала в электрический, блок преобразования электрического сигнала в оптический и блок интерфейса объединительной платы; и схема преобразования уровней PWM присоединена к блоку интерфейса объединительной платы. Кроме того, плата импульсного интерфейса содержит блок автоматической диагностики. Блок автоматической диагностики содержит блок диагностики входных данных и блок диагностики выходных данных. На чертеже, предусмотренном на фиг. 1 данного варианта осуществления, представлены группа блоков преобразования оптического сигнала в электрический и группа блоков преобразования электрического сигнала в оптический. Поскольку блок интерфейса объединительной платы является увеличиваемым, представлены несколько групп как блоков преобразования оптического сигнала в электрический, так и блоков преобразования электрического сигнала в оптический. Каждый из блоков преобразования оптического сигнала в электрический содержит уплотнитель 10, буферы и схему 3 преобразования оптического сигнала в электрический, блок интерфейса объединительной платы присоединен к уплотнителю 10 посредством буфера D1, и уплотнитель 10 присоединен к схеме 3 преобразования оптического сигнала в электрический посредством буфера D2; и терминал вывода схемы преобразования оптического сигнала в электрический присоединен к управляющему модулю блока регулирования тягового усилия для поездов. Каждый из блоков преобразования электрического сигнала в оптический содержит уплотнитель 2, буферы и схему 4 преобразования электрического сигнала в оптический. Терминал ввода схемы 4 преобразования электрического сигнала в оптический присоединен к управляющему модулю блока регулирования тягового усилия для поезда, терминал вывода схемы 4 преобразования электрического сигнала в оптический присоединен к уплотнителю 2 посредством буфера D3, и уплотнитель 2 присоединен к блоку интерфейса объединительной платы посредством буфера D4. Блок диагностики выходных данных содержит уплотнитель и схему автоматической диагностики выходных данных, терминалы вывода буферов D2 каждой группы блоков преобразования оптического сигнала в электрический присоединены к терминалу ввода уплотнителя 6 блока автоматической диагностики выходных данных, терминал ввода схемы автоматической диагностики выходных данных присоединен к терминалу вывода буфера D2, и терминал вывода уплотнителя 6 присоединен к блоку интерфейса объединительной платы. Блок диагностики входных данных содержит уплотнитель 1 и схему автоматической диагностики входных данных, терминал ввода уплотнителя 1 присоединен к блоку интерфейса объединительной платы; и терминал вывода уплотнителя 1 разделен на несколько каналов, которые присоединены к терминалам ввода буферов D3 каждой группы блоков преобразования электрического сигнала в оптический, соответственно.
На фиг. 10 и фиг. 11, соответственно, представлены схематические структурные представления схемы автоматической диагностики входных данных и схемы автоматической диагностики выходных данных.
Как показано на фиг. 10, схема автоматической диагностики входных данных содержит терминал ввода и терминал тестового сигнала. Терминал тестового сигнала принимает тестовые сигналы от уплотнителя 1; терминал ввода присоединен к терминалу вывода модуля преобразования электрического сигнала в оптический; тестовые сигналы и два сигнала терминала ввода служат в качестве входных данных буфера D3 после прохождения через схему 5 функции «исключающее ИЛИ». Каждый канал блока преобразования электрического сигнала в оптический имеет независимую схему автоматической диагностики, все терминалы тестового сигнала которой присоединены к уплотнителю 1.
Как показано на фиг. 11, терминал выходных сигналов схемы автоматической диагностики выходных данных присоединен к терминалу вывода буфера D2; все терминалы вывода буферов D2 каждого канала блока преобразования оптического сигнала в электрический присоединены к независимой схеме диагностики выходных данных, и терминалы вывода каждого канала схемы диагностики выходных данных присоединены к уплотнителю 6.
Поскольку управляющему блоку тягового усилия для поезда, как правило, необходима независимая подачи питания снаружи, для удобства в плате импульсного интерфейса выполнена схема выходной мощности. Терминал ввода блока 7 выходной мощности присоединен к блоку интерфейса объединительной платы с напряжением при вводе, выходящим из напряжения питания объединительной платы, и его терминал вывода присоединен к управляющему блоку тягового усилия. Схема выходной мощности в данном варианте осуществления имеет 4 канала вывода, по которым напряжение в 15 В может выдаваться для применения управляющим блоком тягового усилия. Также может быть предусмотрена схема 9 обнаружения мощности для выявления состояния подачи питания объединительной платы.
Плата импульсного интерфейса также содержит блок 8 дистанционного управления, терминал вывода которого присоединен к терминалу ENABLE уплотнителя на блоке преобразования оптического сигнала в электрический и на блоке преобразования электрического сигнала в оптический. На фиг. 2 представлено схематическое структурное представление одного варианта осуществления блока 8 дистанционного управления. Схема дистанционного управления содержит терминал дистанционного ввода и терминал вывода платы. Терминал ENABLE на чертеже присоединен к терминалу ENABLE уплотнителя, и уплотнитель доступен в состоянии низкого уровня. При необходимости можно решить, нужно ли осуществление дистанционного управления. При необходимости блока 8 дистанционного управления резистор R1 не присоединяется к схеме; оптосоединитель напряжения в 24 В используется между терминалом дистанционного ввода IN+ и терминалом дистанционного ввода IN-; включается схема; терминал дистанционного ввода присоединяется к терминалу вывода платы посредством оптосоединителя; излучатель оптосоединителя присоединяется к земле, и приемник оптосоединителя присоединяется к источнику питания посредством резистора R2; терминал вывода R2 представляет собой терминал ENABLE; выводится состояние низкого уровня; и таким образом, реализуется функция дистанционного управления работой фотоэлектрических плат. Если отсутствует необходимость работы блока 8 дистанционного управления, ввод напряжения между терминалом дистанционного ввода IN+ и терминалом дистанционного ввода IN- прерывается, и работает терминал вывода платы блока дистанционного управления. RI присоединен к схеме; терминал ввода R1 присоединен к R2, и его терминал вывода заземлен; и терминал ENABLE постоянно выводит состояние низкого уровня.
Также может быть предусмотрена схема индикации состояния для платы импульсного интерфейса при необходимости для индикации состояния работы платы явным образом. Блок индикации состояния содержит блок индикации состояния вывода и блок индикации состояния ввода. Терминал ввода блока индикации состояния вывода присоединен к терминалу ввода схемы преобразования оптического сигнала в электрический. Терминал ввода схемы индикации состояния ввода присоединен к терминалу вывода схемы преобразования электрического сигнала в оптический. Блок индикации состояния состоит из нескольких светодиодных ламп, и каждый канал светодиодной лампы присоединен к терминалу вывода соответствующего уплотнителя.
Блок интерфейса объединительной платы принимает электрический сигнал от платы дискретизации сигналов. Сигнал TTL в 3,3 В преобразуется в сигнал TTL в 5 В посредством схемы преобразования уровней PWM и сигнал TTL в 5 В передается на схему преобразования электрического сигнала в оптический. Электрический сигнал преобразуется в оптический сигнал, который передается на управляющий блок тягового усилия для поезда посредством оптического волокна. Электрический сигнал от управляющего блока тягового усилия преобразуется в оптический сигнал из электрического сигнала посредством блока преобразования электрического сигнала в оптический и подается обратно на плату дискретизации сигналов. В ходе работы канал выбирается посредством уплотнителя 10 и уплотнителя 2, соответственно, для сигналов. Конкретный канал блока преобразования оптического сигнала в электрический или блока преобразования электрического сигнала в оптический выбирается для автоматической диагностики посредством уплотнителя 6 и уплотнителя 10.
Основной корпус системы регулирования тягового усилия для нескольких электросекций представляет собой усиленный высокопрочный корпус. Панели корпуса на двух сторонах усиленного корпуса представляют собой усиленные панели. По сравнению с традиционным стандартным корпусом усиленный корпус имеет лучшие устойчивость, противошоковые и противоударные характеристики.
Блоки двойных штекеров предусмотрены на узлах между платами системы регулирования тягового усилия для нескольких электросекций и гнездом для платы основного корпуса. Конструкция одного блока двойного штекера показана на фиг. 12.
Блок двойного штекера в основном состоит из основной пластины 11, стержней 12 и платы 13 переключения; верхняя часть основной пластины 11 присоединена к плате 13 переключения; плата 13 переключения представляет собой L-образную плату, и нижняя левая часть L-образной платы шарнирно присоединена к основной пластине 11 на шарнирной части и может поворачиваться на определенный угол вдоль шарнирной части. На основной пластине 11 предусмотрена направляющая канавка для платы 13 переключения, и направляющая канавка совпадает с нижней частью L-образной платы. Два ряда стержней 12 закреплены на нижней части основной пластины 11, и стержни 12 использованы для присоединения к гнезду для платы. На одной стороне основной пластины 11 предусмотрено отверстие для болта, прикрепленное к плате. При вращении платы переключения вдоль шарнирной части к направляющей канавке и совпадении с ней, нижней части платы 13 переключения препятствует верхняя часть гнезда для платы, и плата выталкивается.
Вышеуказанная сетевая плата принимает цифровые сигналы и аналоговые сигналы от модуля ввода/вывода посредством шины CAN и осуществляет информационное взаимодействие с хост-процессором посредством шины CPCI. Поскольку сетевая карта MVB вставляется в сетевую плату системы регулирования тягового усилия для нескольких электросекций, обмен данными между платой MVB и сетевой платой реализуется посредством шины ISA, тогда как сетевая плата присоединена к хост-процессору посредством Compact PCI, и двусторонний обмен данными между ними двумя реализуется посредством шины CPCI. Для решения проблемы ошибочного прямого обмена данными между шиной CPCI на CPU и шиной ISA на устройстве MVB выполнен преобразователь протоколов между шиной CPCI и шиной ISA.
Преобразователь протоколов в основном состоит из четырех модулей, соответственно: модуль синхронизации расширения интерфейса локальной шины CPCI, модуль синхронизации интерфейса шины ISA, модуль интерфейса синхронизации шины CPCI, соответствующей шине ISA, и модуль управления тактовой синхронизацией.
Модуль синхронизации расширения интерфейса локальной шины CPCI в основном используется для конфигурирования пространства доступа ввода/вывода/памяти шины CPCI, управления доступом считывания/записи шины CPCI, декодирования адресов и декодирования команд. Интерфейсное соединение между локальной шиной CPCI и модулем синхронизации расширения интерфейса локальной шины CPCI является таким, как показано на фиг. 13. Основными сигналами между ними двумя являются: сигнал адреса/данных AD [31:0], сигнал команды/разрешения байтов C/BE [3:0], сигнал готовности к действию ведомого устройства TRDY, стоп-сигнал передачи данных STOP, сигнал периода цикла FRAME и сигнал готовности к действию ведущего устройства IRDY.
Для стоп-сигнала передачи данных STOP факт того, что шина CPCI является высокоскоростным устройством, в то время как шина ISA является низкоскоростным устройством, и шина CPCI является быстрой при операции считывания/записи, так что устройство MVB, которое напрямую обменивается данными с шиной CPCI, может с трудом давать ответ, что приводит к высокой вероятности потери пакета данных. Когда шина CPCI получает доступ в виде ввода/вывода, сигнал ожидания S_WAIT включают в операцию считывания/записи шины CPCI для управления сигналом готовности к действию ведомого устройства TRDY шины CPCI. Когда шина CPCI получает доступ в виде памяти, стоп-сигнал передачи данных STOP включен в операцию считывания/записи шины CPCI; до завершения текущей операции устройства памяти шина CPCI постоянно находится в состоянии прерывания и повторного соединения, так что шина CPCI постоянно запрашивает текущие операции считывания/записи; и шина CPCI будет инициировать следующий доступ для считывания/записи, пока в предыдущую операцию не будет включен стоп-сигнал передачи данных STOP. Стоп-сигнал передачи данных STOP отправляется ведомым устройством; когда стоп-сигнал передачи данных STOP допустимый, это указывает на то, что ведомое устройство запрашивает ведущее устройство о завершении текущей передачи данных. На фиг. 14 представлена конкретная диаграмма синхронизации сигнала готовности к действию ведомого устройства TRDY, стоп-сигнала передачи данных STOP, сигнала периода цикла FRAME и сигнала готовности к действию ведущего устройства IRDY.
Интерфейсное соединение между модулем синхронизации расширения интерфейса локальной шины CPCI и модулем синхронизации интерфейса шины ISA является таким, как показано на фиг. 13. Основными сигналами между ними двумя являются: сигнал разрешения передачи данных S_DATA_VLD, сигнал разрешения адреса ADDR_VLD, сигнал разрешения считывания barx_rd, сигнал разрешения записи barx_wr, сигнал разрешения байта S_CBE, сигнал данных D [31:0] и сигнал адреса A [31:0].
Команда исполнения с шины CPCI распознается модулем IP CORE компании XILINX для генерирования сигнала разрешения считывания/записи S_WRDN, сигнала разрешения адреса ADDR_VLD, сигнала разрешения передачи данных S_DATA_VLD, сигнала разрешения байта S_CBE и сигнала декодирования пространства BASE_HIT.
Для сигнала разрешения передачи данных S_DATA-VLD, поскольку шина CPCI и шина ISA несовместимы на скорости считывания/записи, создается промежуточная область буферизации данных BUFFER. То есть перед выполнением операции записи шины CPCI, данные шины CPCI записываются в область буферизации данных BUFFER, а затем передаются в шину ISA; и перед выполнением операции считывания шины CPCI, данные шины ISA передаются в область буферизации данных BUFFER, а затем передаются в шину CPCI.
Сигнал разрешения считывания barx_rd и сигнал разрешения записи barx_wr получают следующим образом: в текущих регуляторах тяги устройство MVB, основанное на шинах ISA, может представлять собой устройство ввода-вывода или устройство памяти или и то, и другое, поскольку способы исполнения шин ISA, поддерживаемых устройствами MVB от разных изготовителей, разные, пространство доступа шины CPCI должно быть сконфигурировано в соответствии с действительными требованиями; затем определяется сигнал выбора микросхемы устройства MVB в соответствии с сигналом адреса и сигналом разрешения адреса ADDR_VLD, предусмотренными шиной CPCI; затем определяется пространство ввода/вывода/памяти текущей операции путем дополнительного рассмотрения сигнала считывания/записи S_WRDN и сигнала декодирования пространства BASE_HIT; и, наконец, получают использованные в действительности сигнал разрешения считывания barx_rd и сигнал разрешения записи barx_wr. При этом x в сигнале разрешения считывания barx_rd представляет выбранное пространство, x = 0, 1 или 2; и x в сигнале разрешения записи barx_wr представляет выбранное пространство, x = 0, 1 или 2.
Интерфейсное соединение между модулем интерфейса синхронизации шины CPCI, соответствующей шине ISA, и модулем синхронизации расширения интерфейса локальной шины CPCI является таким, как показано на фиг. 13. Основным сигналом между ними двумя является сигнал прерывания и повторного соединения USER_STOP, который в основном используется для прерывания стоп-сигнала передачи данных STOP. Устройство шины CPCI инициирует доступ к устройству шины ISA, и при доступе в виде памяти модуль интерфейса синхронизации шины CPCI, соответствующей шине ISA, отправляет сигнал прерывания и повторного соединения USER_STOP в режиме реального времени для прерывания стоп-сигнала передачи данных STOP, чтобы оставить достаточно времени устройству шины ISA для завершения данного доступа считывания/записи. Таким образом, проблема того, что шина CPCI и шина ISA несовместимы по рабочей скорости считывания/записи, решена.
Интерфейсное соединение между модулем синхронизации интерфейса шины ISA и локальной шиной ISA является таким, как показано на фиг. 13. Основными сигналами между ними двумя являются: сигнал данных SD, сигнал адреса SA, сигнал считывания/записи устройства ввода-вывода IOW/IOR, сигнал считывания/записи с устройства памяти MEMR/MEMW и сигнал защелки адреса BALE.
Модуль управления тактовой синхронизацией обеспечивает рабочую синхронизацию для модуля синхронизации расширения интерфейса локальной шины CPCI, модуля синхронизации интерфейса шины ISA и модуля интерфейса синхронизации шины CPCI, соответствующей шине ISA, посредством внутренней сети синхронизации FPGA и цепи фазовой синхронизации. На фиг. 15 представлена частичная диаграмма синхронизации доступа считывания в виде ввода/вывода преобразователем протоколов.
На фиг. 16 представлена блок-схема доступа преобразователем протоколов. Основное устройство управления CPU получает доступ к устройству MVB с интерфейсом шины ISA посредством шины CPCI следующим образом:
1) происходит определение пространства доступа ввода/вывода/памяти шины CPCI, включение стоп-сигнала передачи данных STOP, когда шина CPCI получает доступ в виде памяти, и включение сигнала ожидания S_WAIT для ожидания готовности устройства шины ISA, когда шина CPCI получает доступ в виде ввода/вывода;
2) происходит определение сигнала действительного адреса SA и режима доступа для шины CPCI для доступа к шине ISA посредством сигнала разрешения доступа ADDR_VLD, сигнала разрешения считывания barx_rd, сигнала разрешения записи barx_wr и сигнала разрешения байта S_CBE, при этом режим доступа включает операцию записи и операцию считывания;
3) происходит определение сигнала защелки адреса BALE шины ISA;
4) происходит принятие решения относительно данных в байтах, разрешенных в 32-разрядных данных, в соответствии с сигналом разрешения байта S_CBE; и соответствующие 8-разрядные данные или 16-разрядные данные убираются с промежуточной области буферизации данных BUFFER для взаимодействия данных с устройством MVB;
5) происходит определение сигнала считывания/записи устройства ввода-вывода IOW/IOR или сигнал считывания/записи устройства памяти MEMR/MEMW в соответствии с шириной импульса сигнала считывания/записи, заданной шиной ISA, и, таким образом, основное устройство управления CPU получает доступ к устройству MVB с интерфейсом шины ISA посредством шины CPCI в режиме реального времени.
Система регулирования тягового усилия для нескольких электросекций является ключевым компонентом тягового преобразователя, в основном применяемой для тягового преобразователя для реализации всего управления вводом-выводом, извлечения аналоговых сигналов и импульсных сигналов, управления преобразователем, управления в четырех квадрантах, управления импульсным интерфейсом, управления передачей данных по сети, управления логическим планированием и тому подобного. Программное обеспечение для управления функциональными модулями или платами системы регулирования тягового усилия для нескольких электросекций является относительно независимым. Кроме того, представлены строгие определения интерфейса сигналов между модулями или платами. Взаимодействие данных осуществляют посредством стандартной шины для обеспечения своевременности реагирования и эффективности данных.
Архитектура программного обеспечения системы регулирования тягового усилия для нескольких электросекций показана на фиг. 17. Самообнаружение программного обеспечения логического планирования, программного обеспечения управления преобразователем, программного обеспечения управления в четырех квадрантах, программного обеспечения извлечения сигналов/генерирования PWM, программного обеспечения управления импульсным интерфейсом завершается тестовым программным обеспечением. Обмен данными между сетью MVB и программным обеспечением управления логическим планированием завершается программным обеспечением управления передачей данных по сети. Обмен данными между четырехквадрантной платой импульсного интерфейса, четырехквадрантной платой дискретизации сигналов и четырехквадрантной высокоскоростной вычислительной платой и обмен данными между данными платами и другими модулями завершаются посредством программного обеспечения управления в четырех квадрантах. Обмен данными между инверторной платой импульсного интерфейса, инверторной платой дискретизации сигналов и инверторной высокоскоростной вычислительной платой и обмен данными между данными платами и другими модулями завершаются посредством программного обеспечения управления инвертором.
Алгоритм операций системы регулирования тягового усилия для нескольких электросекций показан на фиг. 18:
1) инициализация системы регулирования тягового усилия для нескольких электросекций;
2) выявление того, успешно ли проведена инициализация системы или нет, если инициализация системы дает сбой, то отображается ошибка; и если инициализация системы проведена успешно, то происходит активация процедуры самообнаружения системы;
3) выявление того, успешно ли проведено самообнаружение системы или нет, если самообнаружение системы дает сбой, то отображается ошибка; и если самообнаружение системы проведено успешно, то происходит активация программного обеспечения управления передачей данных по сети;
4) выявление того, успешно ли происходит передача данных в сети или нет, если передача данных в сети дает сбой, то происходит возвращение к этапу 3); и если передача данных в сети проведена успешно, то происходит активация программного обеспечения управления в четырех квадрантах;
5) выявление того, активирована ли процедура управления в четырех квадрантах или нет, если активация процедуры управления в четырех квадрантах дает сбой, то происходит активация процедуры защиты в четырех квадрантах, запись сбоя и отображение ошибки; и если происходит успешная активация процедуры управления в четырех квадрантах, то происходит активация процедуры управления инвертором; и
6) выявление того, активирована ли процедура управления инвертором или нет, если активация процедуры управления инвертором дает сбой, то происходит активация процедуры защиты инвертора, запись сбоя и отображение ошибки; и если происходит успешная активация процедуры управления инвертором, то происходит возвращение к этапу 5).
В заключение, система регулирования тягового усилия для нескольких электросекций может достичь следующих функций:
1) управление двумя группами тяговых преобразователей;
2) управление двумя группами в четырех квадрантах;
3) обеспечение логического управления и управления защитой;
4) реализация обмена данными с сетевой системой MVB поезда;
5) реализация согласованности действий при торможении с электрическим управлением с тормозной системой поезда;
6) реализация электрического тягового усилия и торможения двигателем;
7) реализация управления фазой прохождения;
8) реализация управления в отношении холостого хода; и
9) запись сбоев, проведение диагностики и поддержание в рабочем состоянии.
Согласно настоящей заявке приняты ведущие в настоящее время чипы управления и новейшие архитектуры систем, соответствующие требованиям в отношении функций системы регулирования тягового усилия посредством нескольких электросекций и высокоскоростных поездов. Хост-процессор согласно настоящей заявке представляет собой ведущий процессор Intel Atom с преобладающей частотой вплоть от 1,3 ГГц до 1,6 ГГц; и процессор алгоритма управления представляет собой ADI TS203S с преобладающей частотой 250 МГц. Выбраны ведущие чипы процессора, и, таким образом, можно значительно улучшить производительность системы. Путем устоявшегося применения технологий шины CPCI/CAN, внедренной операционной системы в режиме реального времени (QNX) и технологий DSP, на основе введения новейших концепций разработки (самоконтроль, автоматическая диагностика, самообнаружение в режиме реального времени и т. п.) нескольких электросекций, путем изложения накопленных знаний и уроков из практического применения электрических систем нескольких электросекций и эффективного применения к разработке аппаратного и программного обеспечения, путем полностью независимых конструкторских работ разработана платформа программного и аппаратного обеспечения высокого качества для системы регулирования тягового усилия для нескольких электросекций. Платформа прошла аттестацию для применения в сети, системах тягового усилия и содействия нескольких электросекций, а также в городских железных дорогах и метрополитене и других продуктах, и доказала свое соответствие новейшему уровню как в Китае, так и за границей.
Специалистам в данной области техники следует понимать, что графические материалы являются всего лишь схематическими видами одного предпочтительного варианта осуществления, и алгоритмы операций на чертеже не являются полностью обязательными для воплощения настоящей заявки.
Наконец-то, следует отметить, что вышеизложенные варианты осуществления всего лишь использованы для описания технических решений настоящей заявки, но не предусмотрены для ограничения настоящей заявки. Несмотря на то, что настоящая заявка была описана подробно со ссылкой на вышеизложенные варианты осуществления, специалисту в данной области техники следует понимать, что модификации могут быть сделаны по отношению к техническим решениям, приведенным в вышеизложенных вариантах осуществления, или что эквивалентные замены могут быть сделаны по отношению к некоторым техническим признакам. Однако данные модификации или замены не должны приводить к тому, что сущность соответствующих технических решений будет выходить за пределы технических решений вариантов осуществления.