УЗЕЛ ДЕТЕКТОРА ИЗЛУЧЕНИЯ СО СХЕМОЙ ТЕСТИРОВАНИЯ

1. Устройство, содержащее:
модуль (40) матрицы детектора, выполненный с возможностью преобразования частиц излучения в электрические импульсы детектирования; и
специализированную интегральную схему (ASIC) (42), соединенную при функционировании с матрицей детектора излучения, причем ASIC включает в себя:
схему (60) обработки сигналов, выполненную с возможностью оцифровки электрического импульса детектирования, принятого от матрицы детектора,
схему (80) тестирования, выполненную с возможностью введения тестового электрического импульса в схему обработки сигналов, причем упомянутая схема тестирования включает в себя измеритель (84) тока, выполненный с возможностью измерения тестового электрического импульса, введенного в схему обработки сигналов.
2. Устройство по п.1, в котором ASIC (42) дополнительно содержит одно из:
доступной извне клеммы (88) для ввода заряда калибровки, причем измеритель (84) тока дополнительно выполнен с возможностью измерения заряда калибровки, который вводится на доступную извне клемму для ввода заряда калибровки, и
доступной извне клеммы (88) для вывода сигнала калибровки, причем ток или импульс тока внутренней тестовой структуры (94'), выполненной (95) с возможностью вывода сигнала на выходную клемму (88), чтобы произвести калибровку с помощью внешнего измерителя тока или интегратора импульсов, соединенных с выходной клеммой (88) калибровки, так чтобы после калибровки внутренней тестовой структуры (94') внутренний измеритель (84) тока мог калиброваться, используя внутреннюю тестовую структуру (94').
3. Устройство по любому из п.п.1 и 2, дополнительно содержащее:
соединение (54) способом перевернутого кристалла между модулем (40) матрицы детектора и ASIC (42).
4. Устройство по любому из п.п.1-2, дополнительно содержащее:
процессор (24), соединенный при функционировании с ASIC (42) и выполненный с возможностью осуществления способа тестирования ASIC, содержащего этапы, на которых:
(i) побуждают тестовую схему (80) ввести тестовый электрический импульс в схему (60) обработки сигналов,
(ii) побуждают измеритель (84) тока тестовой схемы измерить тестовый электрический импульс, введенный в схему обработки сигналов при операции на этапе (i), и сохраняют результат измерения,
(iii) сохраняют выходной сигнал схемы (60) обработки сигналов, полученный в ответ на операцию на этапе (i), и
(iv) повторяют операции этапов (i), (ii) и (iii) для множество различных значений тестового электрического импульса.
5. Устройство по п.4, в котором:
схема обработки сигналов содержит множество пикселей ASIC, причем каждый пиксель (60) ASIC содержит схему обработки сигналов, выполненную с возможностью оцифровки электрического импульса детектирования, принятого от соответствующего пикселя (44) детектора модуля (40) матрицы детектора; и
способ тестирования ASIC содержит дополнительные этапы, на которых:
(v) повторяют операции этапов (i), (ii), (iii) и (iv) для множества пикселей ASIC, и
(vi) классифицируют пиксели ASIC, основываясь на сохраненных результатах измерений тестовых электрических импульсов и сохраненные выходные сигналы схемы обработки сигналов, полученных на этапах (i), (ii), (iii), (iv) и (v).
6. Устройство по любому из п.п.1 и 2, в котором тестовая схема (80) содержит:
генератор (82) импульсов заряда, выполненный с возможностью генерации тестового электрического импульса, подаваемого в схему (60) обработки сигналов.
7. Устройство по п.6, в котором:
схема (60) обработки сигналов содержит по меньшей мере один компаратор (64, 65, 66); и
генератор (82) импульсов заряда выполнен с возможностью генерации тестового электрического импульса со значением, которое может быть выбрано в диапазоне значений, охватывающем ожидаемый диапазон пороговых значений по меньшей мере одного компаратора.
8. Устройство по п.7, в котором по меньшей мере один компаратор содержит множество компараторов (64, 65, 66) с различными пороговыми значениями.
9. Устройство по любому из п.п.1 и 2, в котором схема обработки сигналов содержит множество пикселей ASIC, причем каждый пиксель (60) ASIC содержит схему обработки сигналов, выполненную с возможностью оцифровки электрического импульса детектирования, принятого от соответствующего пикселя (44) детектора модуля (40) матрицы детектора, и тестовая схема содержит:
шину (90), выполненную с возможностью соединения при функционировании тестовой схемы (80) с выбранным пикселем (60) ASIC для проверки выбранного пикселя ASIC.
10. Способ, содержащий этапы, на которых:
собирают узел (20) детектора излучения посредством соединения при функционировании специализированной интегральной схемы (ASIC) (42) с модулем (40) матрицы детектора, выполненным с возможностью преобразования частиц излучения в электрические импульсы детектирования, причем ASIC (42) включает в себя генератор (82) импульсов заряда и измеритель (84) тока; и
тестируют схему (60) обработки сигналов ASIC без использования излучения, причем тестирование включает в себя этап, на котором вводят тестовый электрический импульс в схему (60) обработки сигналов с использованием генератора (82) импульсов заряда ASIC (42) и измеряют тестовый электрический импульс, введенный в схему (60) обработки сигналов, используя измеритель (84) тока ASIC (42).
11. Способ по п.10, дополнительно содержащий этап, на котором:
тестируют модуль (40) матрицы детектора узла (20) детектора излучения, используя излучение, падающее на матрицу детектора излучения собранного узла (20) детектора излучения.
12. Способ по любому из п.п.10 и 11, дополнительно содержащий этап, на котором:
генерируют отображаемую графическую карту пикселей ASIC с указанием всех неисправных пикселей.
13. Способ по любому из п.п.10 и 11, дополнительно содержащий этап, на котором:
отключают любые пиксели ASIC, показавшие неисправность при тестировании.
14. Способ по любому из п.п.10 и 11, в котором схема (60) обработки сигналов ASIC (42) содержит компараторы (64, 65, 66) и электрическое тестирование содержит этап, на котором:
определяют параметры (120) схемы (60) обработки сигналов, включающие в себя по меньшей мере пороговые значения компараторов (64, 65, 66).
15. Способ по любому из п.п.10 и 11, в котором тестирование дополнительно включает в себя этапы, на которых:
генерируют данные (146) калибровки, связывающие энергию частиц излучения и выходной сигнал заряда пикселей (44, 44') модуля (40) детектора излучения, основываясь на:
параметрах (120) схемы (60) обработки сигналов ASIC (42), определенных электрическим тестированием, и
спектре излучения, падающего на матрицу детектора.