КООРДИНАТНЫЙ КОММУТАТОР С ПАРАЛЛЕЛЬНОЙ НАСТРОЙКОЙ

Полезная модель относится к вычислительной технике и технике связи и может быть использована для коммутации цифровых сигналов в вычислительных и телекоммуникационных устройствах или системах.
Известен координатный коммутатор (Бахтеяров С.Д. и др. Транспьютерная технология /С.Д.Бахтеяров, Е.Е.Дудников, М.Ю.Евсеев; Под ред. С.В.Емельянова. - М.: Радио и связь, 1993. - 304 с.: ил. - сс.213-215), (IMS C004 Programmable link switch // Datasheet - SGS Thompson Microelectronics, 1995. - 24р.), позволяющий осуществлять коммутацию 32 входов с 32 выходами и состоящий из 32 мультиплексоров 32×1 (32 to 1 Multiplexor), устройств синхронизации (Synchronisation), выходных буферов данных (Output buffer), регистров-защелок (Latch[5:0]) и устройства управления (Control logic). Однако данный коммутатор позволяет выполнять лишь последовательную коммутацию соответствующих пар выходов и входов, то есть производить одновременно не более одного соединения выход-вход.
Техническая задача: обеспечение параллельной коммутации соответствующих выходов и входов координатного коммутатора за счет его параллельной настройки.
Технический результат: расширение функциональных возможностей координатного коммутатора, за счет его параллельной настройки. Он достигается тем, что координатный коммутатор с параллельной настройкой состоит из устройства управления и ячеек коммутации, каждая из которых содержит мультиплексор, устройство синхронизации, двунаправленный буфер и сдвиговый регистр с возможностью параллельной загрузки. В каждой ячейке коммутации входные линии данных подключены к входам данных мультиплексора, выход данных мультиплексора соединен линией данных с входом данных устройства синхронизации, выход данных устройства синхронизации соединен линией данных с входом данных двунаправленного буфера, двунаправленный вход/выход двунаправленного буфера подключен к двунаправленной линии данных, выход данных двунаправленного буфера соединен линией передачи данных последовательной загрузки сдвигового регистра с входом последовательного сдвига данных сдвигового регистра, выходы данных сдвигового регистра соединены шиной данных с адресными входами мультиплексора. Выходы управления устройства управления подключены к шине управления, которая разделяется на шину данных параллельной загрузки сдвиговых регистров, линии передачи сигнала разрешения параллельной загрузки сдвиговых регистров, линии передачи сигнала разрешения последовательной загрузки сдвиговых регистров, линии выбора направления передачи данных. В каждой ячейке коммутации шина данных параллельной загрузки сдвиговых регистров соединена с входами параллельной загрузки данных сдвигового регистра, линия передачи сигнала разрешения параллельной загрузки сдвиговых регистров соединена с входом разрешения параллельной загрузки данных сдвигового регистра, линия передачи сигнала разрешения последовательной загрузки сдвиговых регистров соединена с входом разрешения последовательного сдвига данных сдвигового регистра, линия выбора направления передачи данных соединена с входом выбора направления передачи двунаправленного буфера.
Предлагаемое устройство изображено на фиг.1 и фиг.2. На фиг.1 изображена общая схема координатного коммутатора с параллельной настройкой, а на фиг.2 пример реализации двунаправленного буфера. Двунаправленный буфер может быть реализован также и другими способами при условии сохранения реализуемых им функций.
Координатный коммутатор с параллельной настройкой состоит из n ячеек коммутации 7.1-7.n, в состав которых входят n мультиплексоров n×1 1.1-1.n, n устройств синхронизации 2.1-2.n, n двунаправленных буферов 3.1-3.n, n сдвиговых регистров с возможностью параллельной загрузки 4.1-4.n, далее именуемые сдвиговыми регистрами. Координатный коммутатор с параллельной настройкой состоит также из устройства управления 5, входных линий данных 6.1-6.n, шины управления 8, разделяющейся на шину данных параллельной загрузки 14 сдвиговых регистров 4.1-4.n, линии передачи сигнала разрешения параллельной загрузки 15.1-15.n сдвиговых регистров 4.1-4.n, линии передачи сигнала разрешения последовательной загрузки 16.1-16.n сдвиговых регистров 4.1-4.n, линии выбора направления передачи данных 13.1-13.n. Координатный коммутатор с параллельной настройкой состоит также из линий данных 9.1-9.n, 10.1-10.n, линий передачи данных последовательной загрузки 12.1-12.n сдвиговых регистров 4.1-4.n, двунаправленных линий данных 11.1-11.n, шин данных 17.1-17.n. Причем входные линии данных 6.1-6.n соединены с входами данных 18 мультиплексоров 1.1-1.n, выходы данных 20 соответствующих мультиплексоров соединены линиями данных 9.1-9.n с входами данных 21 соответствующих устройств синхронизации 2.1-2.n, выходы данных 22 устройств синхронизации 2.1-2.n соединены соответствующими линиями данных 10.1-10.n с входами данных 23 двунаправленных буферов 3.1-3.n, к соответствующим двунаправленным входам/выходам 24 двунаправленных буферов 3.1-3.n подсоединены двунаправленные линии данных 11.1-11.n, выходы данных 30 двунаправленных буферов 3.1-3.n подключены соответствующими линиями
передачи данных последовательной загрузки 12.1-12.n сдвиговых регистров 4.1-4.n к входам последовательного сдвига данных 27 соответствующих сдвиговых регистров 4.1-4.n, к входам выбора направления передачи 31 двунаправленных буферов 3.1-3.n соответствующими линиями выбора направления передачи данных 13.1-13.n подсоединены соответствующие выходы управления 29 устройства управления 5. К адресным входам 19 соответствующих мультиплексоров 1.1-1.n подсоединены соответствующие шины данных 17.1-17.n, которые в свою очередь соединены с выходами данных 39 соответствующих сдвиговых регистров 4.1-4.n. Выходы управления 29 управляющего устройства 5 с помощью шины управления 8 подключены также линиями передачи сигнала разрешения последовательной загрузки 16.1-16.n сдвиговых регистров 4.1-4.n к входам разрешения последовательного сдвига данных 28 соответствующих сдвиговых регистров 4.1-4.n, линиями передачи сигнала разрешения параллельной загрузки 15.1-15.n сдвиговых регистров 4.1-4.n к входам разрешения параллельной загрузки данных 26 соответствующих сдвиговых регистров 4.1-4.n, шинами данных параллельной загрузки 14 сдвиговых регистров 4.1-4.n к входам параллельной загрузки данных 25 соответствующих сдвиговых регистров 4.1-4.n.
Таким образом, каждая i-тая ячейка коммутации 7.i координатного коммутатора с параллельной настройкой состоит из мультиплексора 1.i, устройства синхронизации 2.i, двунаправленного буфера 3.i, сдвигового регистра с возможностью параллельной загрузки 4.i и имеет следующие связи. Входные линии данных 6.1-6.n подключены к входам данных 18 мультиплексора 1.i, выход данных 20 мультиплексора 1.i соединен линией данных 9.i с входом данных 21 устройства синхронизации 2.i, выход данных 22 устройства синхронизации 2.i соединен линией данных 10.i с входом данных 23 двунаправленного буфера 3.i, двунаправленный вход/выход 24 двунаправленного буфера 3.i подключен к двунаправленной линии данных 11.1. Выход данных 30 двунаправленного буфера 3.i соединен линией
передачи данных последовательной загрузки 12.i сдвигового регистра 4.i с входом последовательного сдвига данных 27 сдвигового регистра 4.i. Выходы управления 29 устройства управления 5 подключены к шине управления 8, которая разделяется на шину данных параллельной загрузки 14 сдвиговых регистров 4.1-4.n, линии передачи сигнала разрешения параллельной загрузки 15.1-15.n сдвиговых регистров 4.1-4.n, линии передачи сигнала разрешения последовательной загрузки 16.1-16.n сдвиговых регистров 4.1-4.n. Причем шина данных параллельной загрузки 14 сдвиговых регистров 4.1-4.n соединена с входом параллельной загрузки данных 25 сдвигового регистра 4.i, линия передачи сигнала разрешения параллельной загрузки 15.i сдвиговых регистров 4.1-4.n соединена с входом разрешения параллельной загрузки данных 26 сдвигового регистра 4.i, линия передачи сигнала разрешения последовательной загрузки 16.i сдвиговых регистров 4.1-4.n соединена с входом разрешения последовательного сдвига данных 28 сдвигового регистра 4.i, линия выбора направления передачи данных 13.i соединена с входом выбора направления передачи 31 двунаправленного буфера 3.i. Двунаправленный буфер 3.i (фиг.2), входящий в состав i-той ячейки коммутации 7.i состоит из двух буферных элементов 38 и 40 и имеет следующие связи. Вход данных 23 двунаправленного буфера 3.i соединен с входом данных 32 буферного элемента 40, выход данных 34 буферного элемента 40 соединен с входом данных 35 буферного элемента 38 и двунаправленным входом/выходом 24 двунаправленного буфера 3.i. Вход выбора направления передачи 31 двунаправленного буфера 3.i соединен с прямым входом разрешения 36 буферного элемента 38 и инверсным входом разрешения 33 буферного элемента 40, выход данных 30 двунаправленного буфера 3.i соединен с выходом данных 37 буферного элемента 38.
Координатный коммутатор с параллельной настройкой имеет три режима работы: режим последовательной настройки, режим параллельной настройки и режим передачи данных. Далее все описания ведутся из
предположения, что входу - линия 6.j, должен быть соединен с выходом i-линией 11.i.
2
Режим последовательной настройки реализуется аналогично прототипу (Бахтеяров С.Д. и др. Транспьютерная технология /С.Д.Бахтеяров, Е.Е. Дудников, М.Ю.Евсеев; Под ред. С. В.Емельянова. - М.: Радио и связь, 1993. - 304 с.: ил. - сс.213-215), (IMS C004 Programmable link switch // Datasheet - SGS Thompson Microelectronics, 1995. - 24 р.). Устройство управления 5 формирует на выходах управления 29 шины управления 8 управляющие сигналы: код входной линии j, которую необходимо соединить с выходной линией i (код имеет разрядность logn), который подается на ответвления шины управления 8 - шину данных параллельной загрузки 14 сдвиговых регистров 4.1-4.n, сигнал разрешения параллельной загрузки сдвигового регистра 4.i, который подается на линию передачи сигнала разрешения параллельной загрузки 15.i сдвигового регистра 4.i. Таким образом, в сдвиговый регистр 4.i записывается код входной линии j, с которой необходимо соединить выходную линию i. Этот код фиксируется на выходах данных 39 сдвигового регистра 4.i и по шине данных 17.i подается на адресные входы 19 мультиплексора 1.i. Мультиплексор 1.i соединяет соответствующую входную линию 6.j (она соответствует входу j) и соответствующий вход данных 18 с выходом данных 20 мультиплексора 1.i и линией данных 9.i, которая подключена к входу данных 21 устройства синхронизации 2.i, и далее образуя цепь передачи данных: выход данных 22 устройства синхронизации 2.i, линия данных 10.i, вход данных 23 двунаправленного буфера 3.i, его двунаправленный вход/выход 24, двунаправленная линия данных 11.i (она соответствует выходу i). При этом устройство управления 5 формирует на соответствующем выходе управления 29 сигнал выбора прямого направления передачи, подаваемый на линию выбора направления передачи данных 13.i шины управления 8, который в свою очередь, подается на вход выбора направления передачи 31 двунаправленного буфера 3.i, что позволяет подключить линию данных 10.i и
вход данных 23 двунаправленного буфера 3.i к его двунаправленному входу/выходу 24 и двунаправленной линии данных 11.i, а выход данных 30 двунаправленного буфера 3.i перевести в высокоимпедансное состояние (состояние высокого внутреннего сопротивления или так называемое «третье состояние») и отключить тем самым линию передачи данных последовательной загрузки 12.i сдвигового регистра 4.i от входа последовательного сдвига данных 27 сдвигового регистра 4.i. Этот процесс выполняется следующим образом. Устройство управления 5 на линии выбора направления передачи данных 13.i устанавливает низкий логический уровень сигнала, который подается на вход выбора направления передачи 31 двунаправленного буфера 3.i и входы разрешения 36 и 33 буферных элементов 38 и 40 соответственно (см. фиг.2). Причем вход 36 является прямым, а вход 33 - инверсным. Низкий логический уровень на инверсном входе разрешения 33 буферного элемента 40 разрешает передачу данных с линии данных 10.i и входа данных 23 двунаправленного буфера 3.i через вход данных 32 буферного элемента 40, на его выход данных 34 и двунаправленный вход/выход 24 двунаправленного буфера 3.i, на двунаправленную линию данных 11.i. Низкий логический уровень сигнала на линии выбора направления передачи данных 13.i через вход выбора направления передачи 31 двунаправленного буфера 3.i подается также на прямой вход разрешения 36 буферного элемента 38, что переводит буферный элемент 38 в высокоимпедансное состояние (состояние высокого внутреннего сопротивления или так называемое «третье состояние») по выходу данных 37, и не позволяет двунаправленной линии данных 11.i через двунаправленный вход/выход 24 подключиться к входу данных 35 буферного элемента 38, его выходу данных 37, выходу данных 30 двунаправленного буфера 3.i к линии передачи данных последовательной загрузки 12.i сдвигового регистра 4.i.
После завершения последовательной настройки и установления соединения входной линии данных 6.j с двунаправленной линией данных 11.i
по цепи: входная линия данных 6.j, вход данных 18 мультиплексора 1.i, его выход данных 20, линия данных 9.i, вход данных 21 устройства синхронизации 2.i, его выход данных 22, линия данных 10 л, вход данных 23 двунаправленного буфера 3.i, его двунаправленный вход/выход 24, двунаправленная линия данных 11.i, передаются данные. Так реализуется режим передачи данных.
Режим последовательной настройки, описанный выше и характерный для прототипа (Бахтеяров С.Д. и др. Транспьютерная технология / С.Д.Бахтеяров, Е.Е.Дудников, М.Ю.Евсеев; Под ред. С. В.Емельянова. - М.: Радио и связь, 1993. - 304 с.: ил. - сс.213-215), (IMS C004 Programmable link switch // Datasheet - SGS Thompson Microelectronics, 1995. - 24p.), предусматривает установление не более одного соединения выход-вход в каждый цикл реализации режима и не позволяет производить параллельную настройку координатного коммутатора. Это связано с тем, что шина данных параллельной загрузки 14 сдвиговых регистров 4.1-4.n используется этими регистрами совместно, и в каждый цикл настройки может быть использована для загрузки только одного сдвигового регистра 4.i.
Режим параллельной настройки реализуется следующим образом. Устройство управления 5 формирует на соответствующем выходе управления 29 и линии передачи сигнала разрешения последовательной загрузки 16.i сдвигового регистра 4.i шины управления 8 сигнал разрешения последовательного сдвига данных сдвигового регистра 4.i, который подается на вход разрешения последовательного сдвига данных 28 сдвигового регистра 4.i. Одновременно устройство управления 5 формирует на соответствующем выходе управления 29 и линии выбора направления передачи данных 13.i шины управления 8 сигнал разрешения обратного направления передачи, который подается на вход выбора направления передачи 31 двунаправленного буфера 3.i и разрешает передачу данных с двунаправленной линии данных 11.i через двунаправленный вход/выход 24 двунаправленного буфера 3.i на его выход данных 30, линию передачи
данных последовательной загрузки 12,i сдвигового регистра 4.i, на вход последовательного сдвига данных 27 сдвигового регистра 4.i. Процесс подключения двунаправленной линии данных 11.i к входу последовательного сдвига данных 27 сдвигового регистра 4.i происходит следующим образом. Устройство управления 5 на линии выбора направления передачи данных 13.i устанавливает высокий логический уровень сигнала, который подается на вход выбора направления передачи 31 двунаправленного буфера 3.i и входы разрешения 36 и 33 буферных элементов 38 и 40 соответственно (см. фиг.2). Причем вход разрешения 36 буферного элемента 38 является прямым, а вход разрешения 33 буферного элемента 40 - инверсным. Высокий логический уровень на прямом входе разрешения 36 буферного элемента 38 разрешает передачу данных с двунаправленной линии данных 11.i через двунаправленный вход/выход 24 двунаправленного буфера 3.i, через вход данных 35 буферного элемента 38 на его выход данных 37, через выход данных 30 двунаправленного буфера 3.i на линию передачи данных последовательной загрузки 12.i сдвигового регистра 4.i и вход последовательного сдвига данных 27 сдвигового регистра 4.i. Высокий логический уровень сигнала на входе выбора направления передачи 31 двунаправленного буфера 3.i подается также на инверсный вход разрешения 33 буферного элемента 40, что переводит его в высокоимпедансное состояние (состояние высокого внутреннего сопротивления или так называемое «третье состояние») и не позволяет двунаправленной линии данных 11.i через двунаправленный вход/выход 24 двунаправленного буфера 3.i, через выход данных 34 буферного элемента 40 подключиться к его входу данных 32, входу данных 23 двунаправленного буфера 3.i через линию данных 10.i к выходу данных 22 устройства синхронизации 2.i. Таким образом, создается цепь передачи данных: двунаправленная линия данных 11.i, двунаправленный вход/выход 24 двунаправленного буфера 3.i, вход данных 35 буферного элемента 38, его выход данных 37, выход данных 30 двунаправленного буфера 3.i, линия
2
передачи данных последовательной загрузки 12.i сдвигового регистра 4.i, вход последовательного сдвига данных 27 сдвигового регистра 4.i. Далее, по этой цепи: двунаправленной линии данных 11.i передаются в последовательной форме на вход последовательного сдвига данных 27 сдвигового регистра 4.i данные (разрядность logn), соответствующие номеру входа, к которому требуется установить соединение (в данном случае j). Сигнал разрешения последовательной загрузки сдвигового регистра 4.i, установленный устройством управления 5 на соответствующем выходе управления 29, линии передачи сигнала разрешения последовательной загрузки 16.i сдвигового регистра 4.i шины управления 8, подается на вход разрешения последовательного сдвига данных 28 сдвигового регистра 4.i и разрешает последовательную загрузку сдвигового регистра 4.i данными, соответствующими номеру входа к которому требуется установить соединение (в данном случае j). После того, как сдвиговый регистр 4.j принимает и фиксирует данные, они устанавливаются на выходах данных 39 сдвигового регистра 4.i и по шине данных 17.i поступают на адресные входы 19 мультиплексора 1.i Мультиплексор 1.i соединяет соответствующую входную линию данных 6.j (которая соответствует входу j) через входы данных 18 с выходом данных 20. После фиксации сдвиговым регистром 4.i всех разрядов данных о входе, с которым необходимо соединить заданный выход, сигнал разрешения последовательной загрузки сдвигового регистра 4.i снимается с линии передачи сигнала разрешения последовательной загрузки 16.i сдвигового регистра 4.i, а на линии выбора направления передачи данных 13.i устройство управления 5 устанавливает низкий логический уровень сигнала. Таким образом, создается цепь передачи данных: входная линия данных 6.j, соответствующий вход данных 18 мультиплексора 1.i, его выход данных 20, линия данных 9.i, вход данных 21 устройства синхронизации 2.i, его выход данных 22, линия данных 10.i, вход данных 23 двунаправленного буфера 3.i, его двунаправленный вход/выход 24, двунаправленная линия данных 11.i. Так устанавливается соединение
двунаправленной линии данных 11.i с входной линией данных 6.j. Поскольку загрузка сдвиговых регистров 4.1-4.n через двунаправленные линии данных 11.1-11.n, через двунаправленные входы/выходы 24 двунаправленных буферов 3.1-3.n, их выходы данных 30, соответствующие линии передачи данных последовательной загрузки 12.1-12.n сдвиговых регистров 4.1-4.n и входы последовательного сдвига данных 27 сдвиговых регистров 4.1-4.n осуществляется независимо друг от друга, то она может выполняться одновременно для двух и более сдвиговых регистров 4.1-4.n, что и реализует процесс параллельного установления соединений координатным коммутатором, то есть его параллельную настройку. После окончания параллельной настройки коммутатор переводится в режим передачи данных, который был описан ранее.
Таким образом, предлагаемое устройство позволяет осуществлять параллельную коммутацию соответствующих выходов и входов координатного коммутатора, то есть устанавливать одновременно более одного соединения выход-вход, за счет его параллельной настройки.