ПОЛУПРОВОДНИКОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1. Полупроводниковое запоминающее устройство, содержащее:
блоки памяти, каждый из которых включает в себя массив ячеек памяти;
линии слов, соединенные со строками каждого из блоков памяти;
схему-защелку адреса, выполненную с возможностью фиксировать полный адрес для определения одной из линий слов, причем полный адрес включает в себя первый адрес и второй адрес; и
управляющую схему, выполненную с возможностью игнорировать операцию сброса для первого адреса в качестве цели операции установки и перезаписывать первый адрес в соответствии с операцией установки при приеме первой команды для определения операции сброса для блока памяти и операции установки для первого адреса.
2. Устройство по п. 1, в котором управляющая схема блокирует первый адрес при приеме второй команды для определения операции установки для второго адреса.
3. Устройство по п. 2, дополнительно содержащее:
первую схему-защелку, выполненную с возможностью предварительно фиксировать перезаписанный первый адрес; и
вторую схему-защелку, выполненную с возможностью фиксировать выходной сигнал из первой схемы-защелки в момент времени, при котором принимается вторая команда.
4. Устройство по п. 3, дополнительно содержащее генератор импульсов, выполненный с возможностью генерировать один импульс при приеме второй команды;
при этом вторая схема-защелка выполняет операцию фиксирования в соответствии с импульсом генератора импульсов.
5. Устройство по п. 2, в котором управляющая схема блокирует второй адрес при приеме второй команды.
6. Устройство по п. 5, дополнительно содержащее третью схему-защелку, выполненную с возможностью фиксировать второй адрес.
7. Устройство по п. 6, дополнительно содержащее генератор импульсов, выполненный с возможностью генерировать один импульс при приеме второй команды;
при этом третья схема-защелка выполняет операцию фиксирования в соответствии с импульсом генератора импульсов.
8. Устройство по п. 1, в котором
операция сброса выполняется при нарастающем фронте тактового сигнала; и
операция установки выполняется при спадающем фронте тактового сигнала.
9. Устройство по п. 1, в котором
первая команда вводится при нарастающем фронте тактового сигнала; и
первый адрес вводится при спадающем фронте тактового сигнала.
10. Устройство по п. 1, в котором второй адрес вводится при нарастающем фронте и спадающем фронте тактового сигнала.
11. Устройство по п. 1, дополнительно содержащее контактные площадки, которые должны использоваться для приема первого адреса и второго адреса от внешнего устройства и совместно использоваться первым адресом и вторым адресом.
12. Устройство по п. 1, в котором первая команда является командой предварительной зарядки.
13. Устройство по п. 2, в котором вторая команда является командой активации.
14. Устройство по п. 1, в котором массив ячеек памяти включает в себя магниторезистивный элемент.