АРХИТЕКТУРА ПРОЦЕССОРА POISC32

1. Метод хранения данных и инструкций в архитектуре на том или ином физическом носителе, представляющий собой совокупность 32 разрядных ячеек памяти, отличающийся тем, что позволяет маскировать адреса несколькими диапазонами.
2. Метод адресации, заключающийся в доступе к данным с разной битовой шириной (8, 16, 32) и отличающийся тем, что возможно формирование адреса по логическому «ИЛИ».
3. Набор инструкций процессора данной архитектуры, заключающийся в том, что все инструкции имеют 16 бит, и отличающийся тем, что содержит составные инструкции (прицепные инструкции), асинхронные инструкции для сложных вычислений (умножение, деление и операции с вещественными числами), инструкции над логическим стеком.