ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ
LOGIC TRANSDUCER

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
1
2
n-1
n
Известны логические преобразователи (см., например, патент РФ 2248034, кл. G06F 7/38, 2005 г.), которые с помощью константной настройки реализуют любую из простых симметричных булевых функций τ, τ, τ, τ, зависящих от n аргументов - входных двоичных сигналов, при n=4.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка семи входных сигналов.
1
2
n-1
n
M
M
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2621281, кл. G06F 7/00, 2017 г.), который содержит восемь мажоритарных элементов и с помощью константной настройки реализует любую из простых симметричных булевых функций τ, τ, τ, τ, зависящих от n аргументов - входных двоичных сигналов, при n=5. При этом максимальное время задержки распространения сигнала в прототипе определяется выражением 5×Δt, где Δt есть время задержки мажоритарного элемента.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка семи входных сигналов.
1
2
n-1
n
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций τ, τ, τ, τ, зависящих от n аргументов - входных двоичных сигналов, при n=7 и сохранение быстродействия прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем восемь мажоритарных элементов, которые имеют по три входа, выходы i-го , j-го  и первые входы i-го, шестого мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го, (j+1)-го мажоритарных элементов и первым настроечным входом логического преобразователя, второй настроечный вход которого подключен к первому входу четвертого мажоритарного элемента, особенность заключается в том, что в него дополнительно введены четыре аналогичных упомянутым мажоритарных элемента, выходы второго, седьмого и r-го (r∈{9,11,12}) мажоритарных элементов соединены соответственно с третьими входами восьмого, третьего и (2×r-13)-го мажоритарных элементов, а выходы k-го (k∈{4,8,10}), пятого и первый вход восьмого мажоритарных элементов подключены соответственно к второму входу (k+1)-го мажоритарного элемента, выходу и второму настроечному входу логического преобразователя, первый настроечный вход которого соединен с первыми входами пятого, седьмого, девятого и одиннадцатого мажоритарных элементов.
На чертеже представлена схема предлагаемого логического преобразователя.
1
12
р
g
10
р+1
g+1
11
2
7
r
5
8
3
2×r-13
1
2
3
5
6
7
9
11
4
8
Логический преобразователь содержит мажоритарные элементы 1, …, 1, которые имеют по три входа, причем выходы элементов 1, 1 и 1 соединены соответственно с вторыми входами элементов 1, 1 и 1, а выходы элементов 1, 1, 1 (r∈{9,11,12}) и 1 подключены соответственно к третьим входам элементов 1, 1, 1 и выходу логического преобразователя, первый и второй настроечные входы которого соединены соответственно с объединенными первыми входами элементов 1, 1, 1, 1, 1, 1, 1, 1 и объединенными первыми входами элементов 1, 1.
1
2
1
10
1
10
2
10
6
12
6
12
7
12
4
1
2
3
4
5
6
7
1
7
m
5
Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые сигналы ƒ,ƒ∈{0,1} константной настройки. На второй вход элемента 1, первый вход элемента 1; третий вход элемента 1, второй вход элемента 1; третьи входы элементов 1, 1; второй вход элемента 1, первый вход элемента 1; третий вход элемента 1, второй вход элемента 1; третьи входы элементов 1, 1; третий вход элемента 1 подаются соответственно подлежащие обработке двоичные сигналы х; х; х; х; х; х; х (х, …, х∈{0,1}). На выходе мажоритарного элемента 1 имеем , где  и ∨, • есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 1 определяется выражением
в котором . Таким образом, на выходе предлагаемого логического преобразователя получим
1
2
6
7
1
7
M
М
где τ, τ, τ, τ есть простые симметричные булевы функции семи аргументов х, …, х (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.). При этом максимальное время задержки распространения сигнала в указанном преобразователе равно 5×Δt, где Δt - время задержки мажоритарного элемента.
1
2
n-1
n
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из простых симметричных булевых функций τ, τ, τ, τ, зависящих от n аргументов - входных двоичных сигналов, при n=7, и предлагаемый логический преобразователь имеет быстродействие прототипа.