ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ В "МЕАНДР"
PULSE SEQUENCE CONVERTER TO "MEANDER"

Изобретение относится к области радиотехники и позволяет преобразовывать последовательности импульсов с произвольной скважностью в последовательности со скважностью равной двум (в «меандр»).
Для преобразования последовательности импульсов в «меандр» может быть использован одновибратор (прототип), в котором предусмотрена возможность регулировки длительности импульса на выходе путем изменения параметров времязадающей цепи [Аванесян Г.Р. Цифровые интегральные микросхемы. - М.: Радиотехника, 2008, стр. 245-246]. В этом случае длительность импульсов задается исходя из априори известного периода следования импульсов, путем деления известного значения на два. Несложно видеть, что такой подход требует как знания периода следования импульсов, так и выполнения арифметической операции деления кода периода. Причем полученный после деления результат должен быть представлен в форме, позволяющей управлять длительностью импульса одновибратора с сохранением однозначного количественного соответствия между управляющим воздействием и длительностью выходного импульса.
Недостатком прототипа является невозможность его использования в ситуациях когда период следования импульсов не известен, а также относительная сложность управления длительностью выходного импульса одновибратора. Причем, применение в качестве одновибратора сугубо цифрового устройства не устранит основной недостаток прототипа, так как и в этом случае длительности выходных импульсов не будут находиться в функциональной связи с периодом их следования.
Технический результат, достигаемый при использовании настоящего изобретения, состоит, главным образом, в обеспечении возможности преобразования последовательности импульсов в «меандр» период следования которых неизвестен и возможности сохранения заданной скважности при изменении периода.
Технический результат достигается тем, преобразователь последовательности импульсов в «меандр», согласно изобретению, содержит генератор тактовых импульсов, делитель частоты на два, измеритель периода и управляемый формирователь импульсов, выход которого является выходом преобразователя, входом которого служат объединенные информационные входы измерителя периода и управляемого формирователя импульсов, тактовые входы которых подключены соответственно к выходу делителя частоты на два и генератора тактовых импульсов, выход которого соединен со входом делителя частоты на два, выход измерителя периода соединен с управляющим входом формирователя импульсов.
Сущность изобретения поясняется графическим материалом. На фиг. 1 представлена обобщенная функциональная схема преобразователя, на фиг. 2 - функциональные схемы измерителя периода и управляемого формирователя импульсов в составе заявленного преобразователя; на фиг. 3 - временные диаграммы, поясняющие принцип действия преобразователя.
Функциональная схема по фиг. 1 содержит генератор 1 тактовых импульсов, делитель 2 частоты, измеритель 3 периода и управляемый формирователь 4 импульсов, выход которого является выходом преобразователя, входом которого являются объединенные информационные входов измерителя 3 и управляемого формирователя 4, управляющий вход которого соединен с выходом измерителя 3, тактовый вход которого соединен с выходом делителя 2, вход которого соединен с выходом генератора 1, к выходу которого подключен тактовый вход управляемого формирователя 4.
Функциональная схема по фиг. 2 содержит триггер 5, логический элемент И 6, счетчик 7, регистр 8, элементы 9, 10 задержки (перечисленные функциональные единицы составляют измеритель 3 периода), D-триггер 11, логический элемент И 12, счетчик 13 и компаратор 14 двоичных кодов (перечисленные функциональные единицы составляют формирователь 4), первый вход которого является управляющим входом формирователя 4, информационным входом которого является тактовый вход D-триггера 11, выход которого соединен с первым входом элемента И 12, второй вход которого является тактовым входом CLK1 формирователя 4, выход элемента И соединен со счетным входом счетчика 13, выход которого соединен со вторым входом компаратора 14, обнуляющие входы D-триггера 11 и счетчика 13 объединены и подключены к выходу компаратора 14, D-вход D-триггера 11 является входом логической единицы, выходом управляемого формирователя 4 является выход D-триггера 11, тактовый вход которого объединен с тактовым (счетным) входом триггера 5 и образует вход преобразователя, выход триггера 5 соединен с первым входом элемента И 6, второй вход которого является тактовым входом CLK2 измерителя 3 периода, выход элемента И 6 соединен со счетным входом счетчика 7, выход которого соединен с информационным входом регистра 8, тактовый вход которого соединен через элемент 9 задержки с выходом триггера 5, обнуляющий вход счетчика 7 соединен через элемент 10 задержки с выходом элемента 9 задержки, первый вход компаратора 14 соединен с выходом триггера 8.
a
a
а
Временные диаграммы (фиг. 3) содержат входные импульсы (Вход) следующие с периодом Т, импульсы q1 на выходе триггера 5, текущий код 1 на выходе счетчика 7, код 1-1 на выходе регистра 8, текущий код 2 на выходе счетчика 13, импульсы на выходе R компаратора 14 и импульсы (Выход) на выходе преобразователя имеющие длительность Т/2.
Общий принцип преобразования последовательности импульсов с произвольными скважность и периодом в «меандр» несложно понять рассматривая схему устройства по фиг. 1. Импульсы поступающие на вход устройства одновременно направляются на вход измерителя 3 периода и управляемого формирователя 4 импульсов. Указанные блоки тактируются от единого генератора 1 тактовых импульсов, частота которого для подачи на тактовый вход измерителя 3 дополнительно делится в два раза. Измеритель 3, тактируемый с периодом 2Δt, после определения периода Т следования входных импульсов посылает результат измерения, представляющий собой код числа N=Т/2Δt±1, на управляющий вход формирователя 4, который формирует на своем выходе импульсы, длительность которых задается кодом N. В то же время в формирователе 4 импульсы формируются с дискретом Δt, то есть с частотой в два раза выше частоты счетных импульсов, поступающих на тактовый вход измерителя 3. Указанное приводит к тому, что отсчет N тактовых интервалов, необходимых для формирования выходного импульса заданной длительностью происходит в два раза быстрее, чем это происходило при измерении периода. Следовательно на выходе преобразователя будут получены импульсы длительность которых будет в два раза меньше периода Т.
a
a
a
a
а
a
Рассмотрим работу преобразователя более подробно, обращаясь к схеме, показанной на фиг. 2, где представлены функциональные схемы измерителя 3 и управляемого формирователя 4. Положим, что в начальный момент времени вся последовательная логика преобразователя обнулена (иллюстрируют описываемые ниже процессы временные диаграммы по фиг. 3). Это значит, что на выходе R компаратора 14 присутствует высокий логический уровень, удерживающий в обнуленном состоянии триггер 11 и счетчик 13, входящие в состав формирователя 4. С появлением на входе преобразователя первого импульса триггер 5 переходит в состояние высокого логического уровня на выходе, в связи с чем счетчик 7 начинает отсчет периода Т и соответственно наращивание на разрядных выходах кода 1 (см. фиг. 3). Появление следующего импульса на входе преобразователя приводит к возврату триггера 5 в исходное состояние и по отрицательному перепаду уровней на его выходе происходит запись последнего значения кода 1 в регистр 8, на выходе которого устанавливается код 1-1, и далее с задержкой обнуляется счетчик 7. Элементы 9 и 10 необходимы для корректного управления во времени записью в регистр 8 и обнуления счетчика 7; время задержки в элементе 9 выбирают таким образом, чтобы до момента записи в регистр 8 завершились переходные процессы в счетчике 7, а время задержки в элементе 10 должно быть таким, чтобы обнуление счетчика 7 гарантированно произошло по окончании записи кода 1 в регистр 8. После указанного снимается обнуляющий уровень с обнуляющих входов D-триггера 11 и счетчика 13, так как на выходе компаратора устанавливается логическая «1» и устройство оказывается готовым к преобразованию импульсов. Следующий импульс на входе преобразователя переводит D-триггер 11 в состояние высокого логического уровня на выходе и на счетный вход счетчика 13 начинают поступать тактовые импульсы CLK1 с частотой в два раза выше импульсов CLK2, которые использовались для отсчета периода на ранее рассмотренном этапе. В результате на разрядных выходах счетчика 13 код 2 достигнет равенства с кодом 1-1 за время Т/2 и следовательно импульс на выходе преобразователя, снимаемый в свою очередь с выхода D-триггера 11 будет иметь длительность T/2, так как именно через это время указанный триггер обнулится по высокому активному уровню с выхода компаратора 14. Далее вышеописанные процессы будут повторяться с приходом на вход устройства каждого очередного импульса.
Из вышеизложенного несложно видеть, что на управляющий вход формирователя 4 импульсов подается код величины Т, а не T/2 и арифметическая операция деления управляющего кода отсутствует. Получение необходимой длительности выходного импульса осуществляется за счет более простой и точной операции деления частоты импульсов, происходящей в делителе 2. Изменение частоты следования входных импульсов на скважность выходных импульсов влияния не оказывает, так как в преобразователе осуществляется непрерывное слежение за периодом Т и информация на выходе регистра 8 обновляется по окончании каждого второго интервала времени разделяющего передние фронты входных импульсов.
Касаясь особенностей реализации рассмотренного преобразователя (см. фиг. 2) заметим, что измеритель 3 периода может быть реализован по различным схемам, однако обязательным требованием, предъявляемым к нему является выдача кода измеряемого периода Т как значения, полученного строго путем подсчета тактовых интервалов длительность которых в два раза больше чем дискрет формирования выходных импульсов в формирователе 4.