УСТРОЙСТВО ПОИСКА КАНАЛОВ РАДИОСВЯЗИ

Полезная модель относится к технике передачи дискретной информации, радиотехнике и может использоваться в радиостанциях и на приемных центрах при анализе резервных каналов связи.
Известно устройство автоматического выбора оптимального канала радиосвязи, содержащее блок оценки качества канала радиосвязи, приемник, хронизатор, регистр номера канала радиосвязи, блок оценки мощности нестанционных помех, блок определения отношения мощностей станционных и нестанционных помех, регистр оценки качества канала радиосвязи и блок сравнения (см. описание изобретения к патенту РФ №2450447, кл. Н04В 1/10).
Недостатком устройства является относительно большое время процесса выбора канала связи, поскольку для выбора оптимального канала связи из числа заданных необходимо осуществить последовательный контроль всех резервных каналов.
Наиболее близким по технической сущности к заявляемой полезной модели (прототипом) является устройство автоматического поиска каналов радиосвязи (см. описание изобретения к патенту РФ №2450447, кл. Н04В 1/10, опубл. 10.05.2012 в бюл. №13), содержащее последовательно соединенные коммутатор частот, приемник, преобразователь сигналов, дешифратор, первый блок элементов «И» и блок триггеров, выходы которого подключены к второй группе входов первого блока элементов «И», элемент «ИЛИ», входы которого подключены к соответствующим выходам первого блока элементов «И», последовательно соединенные регистр сдвига, синхронизирующий вход которого вместе с синхронизирующим входом дешифратора подключены к управляющему выходу преобразователя сигналов, второй блок элементов «И», первый шифратор и первый блок памяти, причем управляющие входы второго блока элементов «И» и блок памяти подключены к выходу элемента "ИЛИ", а также блок элементов «ИЛИ», N выходов которого подключены к соответствующим N входам коммутатора частот, а первая и вторая группы информационных входов, по N входов каждая, блока элементов «ИЛИ» подключены соответственно к N выходам блока считывания и N информационным выходам блока управления, установочный выход которого подключен соответственно к установочному входу блока триггеров и установочному входу регистра сдвига, третий управляющий выход блока управления подключен к управляющему входу блока считывания, второй управляющий выход блока управления подключен к управляющему входу второго блока памяти, первый управляющий выход блока управления подключен к управляющему входу блока опроса, выход приемника подключен к входу компаратора, суммирующий и вычитающий выходы которого подключены соответственно к суммирующим и вычитающим входам каждого из N реверсивных регистров, четвертый управляющий выход блока управления подключен к установочным входам N реверсивных регистров, а N синхронизирующие выходы блока управления подключены к синхронизирующим входам соответствующих N реверсивных регистров, N выходы каждого из которых подключены к соответствующей группе из N входов блока опроса, N информационных выходов которого подключены к соответствующим N информационным входам второго шифратора, разрешающий вход которого подключен к разрешающему выходу блока опроса, N выходов второго шифратора подключены к соответствующим N входам второго блока памяти, N выходов которого подключены к информационным N входам блока считывания.
Недостатками устройства являются относительно большое время поиска канала радиосвязи, особенно в условиях сложной помеховой обстановки, поскольку на втором этапе контроля последовательно анализируются все каналы без исключения, несмотря на проведенную их ранжировку (упорядочивание) по результатам анализа первого этапа. При этом, если время нахождения канала в свободном (от помех) состоянии меньше продолжительности полного цикла анализа каналов, то вероятность обнаружения такого канала невысокая.
Технический результат - повышение быстродействия поиска пригодного для радиосвязи (свободного от помех) канала за счет оптимизации продолжительности второго этапа анализа каналов.
Поставленная цель достигается тем, что известное устройство автоматического поиска каналов радиосвязи содержащее приемник, преобразователь сигналов, дешифратор, коммутатор частот, блок триггеров, первый блок элементов «И», N-входовой элемент «ИЛИ», регистр сдвига, второй блок элементов «И», первый шифратор, первый блок памяти, блок управления, блок элементов «ИЛИ», компаратор, N реверсивных регистров, блок опроса, второй шифратор, второй блок памяти и блок считывания, дополнительно введены:
первый блок сравнения - для сравнения двоичных величин, выражающих уровень помехи в анализируемом канале и некоторый допустимый уровень;
первый счетчик - для подсчета числа каналов, анализируемых на втором этапе, уровень сигнала в которых не превышает установленного допуск;
второй счетчик - для подсчета числа каналов, анализируемых на втором этапе, с уровнем помехи выше установленного допуска;
арифметический логический блок - для подсчета минимально необходимого количества каналов с уровнем помехи, ниже установленного допуска;
второй блок сравнения - для сравнения количества каналов, уровень помехи в которых выше установленного допуска, с числом каналов, требуемым для достоверного контроля на втором этапе поиска;
отдельный элемент «И» - для выработки сигнала, управляющего переключением устройства с первого этапа на второй этап анализа каналов;
триггер - для выработки сигнала логической «единицы» в случае, если уровень помехи в анализируемом канале окажется ниже уровней помех в предыдущих (ранее исследованных) каналах.
Предлагается устройство поиска каналов радиосвязи, содержащее приемник, информационный вход которого является входом устройства, а выход подключен к входу преобразователя сигналов, информационные выходы которого подключены к соответствующим информационным входам дешифратора, информационные N выходы которого подключены к соответствующим инверсным N входам первого блока элементов «И», N выходов которого подключены к соответствующим входам N-входового элемента «ИЛИ» и N входам сброса блока триггеров, N выходов которого подключены к информационным N входам первого блока элементов «И», управляющий выход преобразователя сигналов подключен к управляющему входу дешифратора и управляющему входу регистра сдвига, N выходов которого подключены к соответствующим N входам второго блока элементов «И», N выходов которого подключены к соответствующим N входам первого шифратора, N выходов которого подключены к соответствующим N входам первого блока памяти, N выходов которого являются выходами устройства, гетеродинный вход приемника подключен к выходу коммутатора частот, блок элементов «ИЛИ», N выходов которого подключены к соответствующим N входам коммутатора частот, а первая и вторая группы информационных входов блока элементов «ИЛИ», по N входов каждая, подключены соответственно к N выходам блока считывания и N информационным выходам блока управления, установочный выход которого подключен соответственно к установочному входу блока триггеров и установочному входу регистра сдвига, третий управляющий выход блока управления подключен к управляющему входу блока считывания, второй управляющий выход блока управления подключен к управляющему входу второго блока памяти, первый управляющий выход блока управления подключен к управляющему входу блока опроса, выход приемника подключен к входу компаратора, суммирующий и вычитающий выходы которого подключены соответственно к суммирующим и вычитающим входам каждого из N реверсивных регистров, четвертый управляющий выход блока управления подключен к установочным входам N реверсивных регистров, а N синхронизирующие выходы блока управления подключены к синхронизирующим входам соответствующих N реверсивных регистров, N выходы каждого из которых подключены к соответствующей группе из N входов блока опроса, N информационных выходов которого подключены к соответствующим N информационным входам второго шифратора, разрешающий вход которого подключен к разрешающему выходу блока опроса, N выходов второго шифратора подключены к соответствующим N входам второго блока памяти, N выходов которого подключены к информационным N входам блока считывания. При этом согласно полезной модели дополнительно введены последовательно соединенные первый блок сравнения, первый счетчик, арифметический логический блок, второй блок сравнения и отдельный элемент «И», выход которого подключен к входу блока управления, второй счетчик, вход которого подключен к второму выходу первого блока сравнения, вход которого подключен к информационным выходам преобразователя сигналов, выход второго счетчика подключен к второму входу блока сравнения, триггер, первый вход которого подключен к выходу N-входового элемента «ИЛИ», выход триггера подключен к инверсному входу отдельного элемента «И», а второй вход триггера подключен к третьему выходу блока управления.
Общая структурная схема заявленного устройства поясняется чертежом на фиг.1.
Устройство поиска каналов радиосвязи, содержит приемник 1, преобразователь сигналов 2, дешифратор 3, коммутатор частот 4, блок триггеров 5, первый блок элементов «И» 6, N-входовой элемент «ИЛИ» 7, регистр сдвига 8, второй блок элементов «И» 9, первый шифратор 10, первый блок памяти 11, блок управления 12, блок элементов «ИЛИ» 13, компаратор 14, N реверсивных регистров 15, блок опроса 16, второй шифратор 17, второй блок памяти 18, блок считывания 19, первый блок сравнения 20, первый счетчик 21, второй счетчик 22, арифметический логический блок 23, второй блок сравнения 24, отдельный элемент «И» 25, триггер 26.
В устройстве поиска каналов радиосвязи приемник 1 предназначен для приема сигналов на определенной частоте соответствующего канала в процессе предварительного контроля каналов связи. Преобразователь сигналов 2 предназначен для преобразования уровня сигнала (помехи), полученного с выхода приемника 1, в кодовую комбинацию. Дешифратор 3 предназначен для преобразования кодовой комбинации в определенное количество «единиц», пропорциональное уровню помехи. Коммутатор частот предназначен для формирования колебания соответствующей гетеродинной частоты, поступающего с блока элементов «ИЛИ» 13, для перестройки приемника 1 на частоту соответствующего канала.
Блок триггеров 5 предназначен для записи определенного количества "единиц" и сброса в нулевое состояние. Первый блок элементов «И» 6 предназначен для подачи импульса на блок триггеров 5 для сброса триггеров блока триггеров 5 в нулевое состояние, при числе "единиц" с выхода дешифратора 3 меньшим числа "единиц", записанных в блоке триггеров 5. N-входовый элемент «ИЛИ» 7 предназначен для подачи сигнала на второй блок элементов «И» 9 и первый блок памяти 11 при закрытом состоянии элементов «И» первого блока элементов «И» 6.
Регистр сдвига 8 предназначен для подачи импульса положительной полярности с блока управления 12 (на втором этапе поиска каналов) и кодовой комбинации с преобразователя сигналов 2 на второй блок элементов «И» 9. Второй блок элементов «И» 9 предназначен для передачи импульса с выхода одного из элементов «И» блока (его номер соответствует номеру анализируемого канала) на шифратор 10.
Шифратор 10 предназначен для преобразования импульса, поступившего с второго блока элементов «И» 9, в двоичную кодовую комбинацию, содержащую информацию о номере оптимального канала из числа пересмотренных. Первый блок памяти 11 предназначен для записи номера оптимального канала. Блок управления 12 предназначен для управления работой и подачи кодовых комбинаций (импульсов) в основные блоки устройства поиска сигнала тревоги в многоканальной системе. Блок элементов «ИЛИ» 13 предназначен для передачи кодовой комбинации с информационных выходов блока управления 12 на вход коммутатора 4, а также для подключения выходов блока считывания 19 с входами коммутатора частот. Компаратор 14 предназначен для сравнения измеренных значений напряжения в каналах с пороговыми значениями.
N реверсивных регистров 15 предназначены для записи информации об уровне помехи в каналах. Блок опроса предназначен для регистрации кодовых комбинаций, поступающих с N реверсивных регистров, что позволяет осуществить последовательный опрос всех первых, вторых и т.д. выходов реверсивных регистров 15.1-15.N.
Второй шифратор 17 предназначен для преобразования сигнала, поступившего с блока опроса 16, и передачи его в виде двоичного кода о номере канала с минимальным уровнем помехи в соответствующие номеру канала ячейки памяти второго блока памяти 18. Блок памяти 18 предназначен для записи кодов номеров каналов в порядке возрастания уровня помехи. Блок считывания 19 осуществляет (по команде блока управления 12) подключение выходов первых ячеек памяти второго блока памяти 18 через блок элементов «ИЛИ» 13 к входам коммутатора 4.
Первый блок сравнения 20 предназначен для сравнения двоичных величин, выражающих уровень помехи в анализируемом канале и некоторый допустимый уровень. Первый счетчик 21 предназначен для подсчета числа каналов, анализируемых на втором этапе, уровень сигнала в которых не превышает установленного допуск. Второй счетчик 22 предназначен для подсчета числа каналов, анализируемых на втором этапе, с уровнем помехи выше установленного допуска.
Арифметический логический блок 23 предназначен для подсчета минимально необходимого количества каналов с уровнем помехи, ниже установленного допуска. Второй блок сравнения 24 предназначен для сравнения количества каналов, уровень помехи в которых выше установленного допуска, с числом каналов, требуемым для достоверного контроля на втором этапе поиска.
Отдельный элемент «И» 25 предназначен для выработки сигнала, управляющего переключением работы устройства с первого этапа на второй этап. Триггер 26 предназначен для выработки сигнала логической «единицы» в случае, если уровень помехи в анализируемом канале окажется ниже уровней помех в предыдущих (ранее исследованных) каналах.
В целом, блоки 14÷18 предназначены для обеспечения предварительного этапа поиска каналов связи. Блоки 2÷11, 20÷26 предназначены для обеспечения второго этапа поиска каналов радиосвязи. Их конструктивное выполнение представлено в прототипе.
Заявленное устройство работает следующим образом.
Поиск радиоканалов радиосвязи и выбор оптимального из них (по критерию минимума шумов и помех в канале) осуществляется в два этапа. На первом этапе все каналы предварительно контролируются в течение времени τ, значительно меньшем среднего времени Т, необходимого для вынесения решения о качестве канала, то есть τ<<Т. Затем все каналы упорядочиваются в порядке возрастания уровня помех в них так, что в первые ячейки памяти будет записан номер канала с минимальным уровнем помех, во вторую ячейку - канал с несколько большим уровнем помех и т.д. Если при упорядочивании встречаются каналы с разными уровнями помех, то они упорядочиваются произвольно.
На втором этапе все каналы контролируются в течение времени Т в порядке записи их номеров в ячейках памяти. Однако, если подряд встречаются каналы с высоким уровнем помех (недопустимым для ведения радиосвязи), то второй этап прекращается досрочно и устройство переводится в режим первого этапа контроля каналов.
x1
A
B
A
B
На первом этапе поиска каналов сигнал на установочном выходе блока управления 12 отсутствует, следовательно, на установочные входы блока 5 триггеров и регистр 8 сдвига импульс положительной полярности не подается и тракт выбора канала в составе блоков 6÷11 находится в состоянии покоя. С информационных выходов блока управления 12 через блок элементов «ИЛИ» 13 на вход коммутатора частот 4 поступает кодовая комбинация, соответствующая номеру первого канала. По команде, поступающей с четвертого управляющего выхода блока управления 12, регистры 15.1÷15.N блока N реверсивных регистров 15 устанавливаются в исходное состояние, при котором на триггерах данных регистров записано определенное число "единиц" (как правило, равное половине разрядности регистров 15.1÷15.N). С выхода приемника 1, настроенного на частоту первого канала, напряжение помехи U подается на вход компаратора 14, где сравнивается с двумя значениями пороговых напряжений U и U, причем U<U.
X1
B
Если напряжение помехи в канале превышает верхний порог, то-естъ U>U, то положительное напряжение будет присутствовать на первом выходе компаратора 14, подключенного к суммирующим входам реверсивных регистров 15.1÷15.N блока N реверсивных регистров 15. В этом случае при поступлении тактовых импульсов на синхронизирующий вход регистра 15.1 число "единиц" в нем будет уменьшаться.
A
X1
B
В случае, если U<U<U, то положительное напряжение на выходах компаратора будет отсутствовать, а при поступлении тактовых импульсов на реверсивный регистр 15.1 число "единиц" на его выходах не изменится.
После поступления на вход первого реверсивного регистра 15.1 n·T тактовых импульсов, частота следования которых и их количество n·T определяют время предварительного контроля канала, (то-есть после записи в реверсивный регистр 15.1 информации об уровне помехи в первом канале) происходит перенастройка частоты приемника на частоту второго канала. С информационных выходов блока управления 12 поступит кодовая комбинация на первую группу входов блока элементов «ИЛИ» 13 и с его выхода на коммутатор частот 4.
1
2
N
X2
A
B
Формирователь сетки частот в составе коммутатора 4 выделяет с опорного колебания высшие гармонические составляющие и образует гетеродинные сигналы на частотах f, f, …, f. На гетеродинный вход приемника 1 поступит колебание соответствующей гетеродинной частоты, при этом приемник 1 перестроится на частоту второго канала для предварительного контроля. Результат сравнения напряжения помехи во втором канале U с пороговыми уровнями U и U отобразится в определенном количестве "единиц" на выходе второго реверсивного регистра 15.2. Далее аналогичным образом контролируется третий и последующие каналы.
После предварительного анализа N-го канала с первого управляющего выхода блока управления 12 поступает импульс на счетный вход блока опроса 16. Реализация блока опроса 16 позволяет осуществить последовательный опрос всех первых, вторых и т.д. выходов соответствующих реверсивных регистров 15.1-15.N. Набор выбранного канала (уровень "единица") с блока опроса 16 поступает на первый информационный вход второго шифратора 17. На остальных выходах блока опроса 16 установится уровень "ноль", который поступает на входы второго шифратора 17.
С выхода второго шифратора 17 информация в виде двоичного кода о номере канала с минимальным уровнем помехи поступает в первые ячейки памяти второго блока памяти 18. При наличии в выходном коде "единицы", то есть при наличии номера выбранного канала, на выходе блока 16 вырабатывается уровень "ноль", который подается на разрешающий вход второго шифратора 17. Таким образом, исключается возможность записи во второй блок памяти 18 нулевых комбинаций.
После этого опрашивается первый выход реверсивного регистра 15.2 и т.д. После опроса всех первых выходов N реверсивных регистров 15 последовательно опрашиваются вторые, третьи и т.д. выходы N реверсивных регистров 15.1-15.N. Такая реализация блока опроса 16 позволяет «различить» и последовательно записать во второй блок памяти 18 кодовые комбинации, соответствующие номерам каналов с равными уровнями помехи. Во втором блоке памяти 18 будут записаны коды номеров каналов в порядке возрастания уровня помехи, причем код номера канала с минимальным уровнем помехи будет записан в первые ячейки памяти второго блока памяти 18, с несколько большим уровнем помехи - во вторые ячейки памяти второго блока памяти 18 и т.д. После этого начинается второй этап контроля и поиска оптимальных каналов.
По команде с блока управления 12 блок считывания 19 осуществляет подключение выходов первых ячеек памяти второго блока памяти 18 через блок элементов «ИЛИ» 13 к входам коммутатора частот 4. Приемник 1 настраивается на частоту, соответствующую каналу, признанному наилучшим на первом этапе контроля. Одновременно с началом второго этапа поиска с блока управления 12 поступает импульс в блок триггеров 5 и на установочный вход регистра сдвига 8.
Сигнал с выхода приемника 1 поступает на преобразователь 2, с выхода которого полученная кодовая комбинация поступает на вход дешифратора 3, преобразующего кодовую комбинацию в определенное количество "единиц", пропорциональное уровню помехи. Эти "единицы" поступают на инверсные входы элементов «И» первого блока элементов «И» 6. Вторые входы первого блока элементов «И» 6 соединены с выходами блока триггеров 5. После анализа первого из записанных во второй блок памяти 18 канала приемник 1 настраивается на частоту канала, номер которого записан во вторых ячейках памяти второго блока памяти 18 и т.д.
Если уровень помехи в анализируемом канале окажется ниже уровней помех всех предыдущих каналов, то есть число "единиц" с выхода дешифратора 3 окажется меньше числа "единиц", записанных в блоке триггеров 5, то откроется такое количество элементов «И» первого блока элементов «И» 6, которое равно разности чисел, записанных в блоке триггеров 5, и поступающих с выхода дешифратора 3 "единиц". Импульсы с выходов первого блока 6, поступая на входы сброса блока триггеров 5, перебросят триггеры в нулевое состояние. Если уровень помехи анализируемого канала не является самым низким среди всех пересмотренных каналов, то элементы «И» первого блока элементов «И» 6 не откроются.
Если уровень помехи в анализируемом канале окажется ниже, чем в пересмотренных каналах, то на второй вход второго блока элементов «И» 9 с выхода элемента «ИЛИ» 7, входы которого соединены с выходами элементов «И» первого блока элементов «И» 6, поступит импульс. Так как первые входы каждого из элементов «И» второго блока элементов «И» 9 соединены с выходами одного из триггеров регистра сдвига 8 соответственно, то с выхода одного из элементов «И» второго блока элементов «И» 9 (его номер соответствует номеру анализируемого канала) на первый шифратор 10 поступит импульс. Этот импульс преобразуется в двоичную кодовую комбинацию, содержащую информацию о номере оптимального канала из числа просмотренных, которая записывается в первый блок памяти 11.
Пi
Д
Пi≤
Д
Пi
Д
Уровень помехи U в каждом из анализируемых (на втором этапе) каналов сравнивается с некоторым допустимым уровнем U в первом блоке сравнения 20, подключенного к выходам преобразователя сигналов 2. В случае UU с первого выхода блока сравнения 20 поступит импульс на вход первого счетчика 21, для подсчета числа каналов, уровень сигнала в которых не превышает установленного допуск. В противном случае, когда U>U, с второго выхода блока сравнения 20 поступит импульс на вход второго счетчика 22 для подсчета числа каналов с уровнем помехи выше установленного допуска.
В
Д
Информация о количестве импульсов, поступивших в первый счетчик 21, подается на вход арифметического логического блока 23 для расчета интенсивности данных импульсов с дальнейшим определением минимально необходимого количества каналов с уровнем помехи, ниже установленного уровня. Второй блок сравнения 24 осуществляет сравнение количество каналов М, уровень помехи в которых выше установленного допуска (по информации, полученной с выхода второго счетчика 22), с числом каналов М, требуемым для достоверного контроля на втором этапе поиска (по информации, полученной с выхода арифметического логического блока 23).
После первого этапа работы устройства в процессе упорядочивания (ранжировки) каналов минимальный уровень помех, вероятнее всего, будет в первых (анализируемых на втором этапе) каналов. С ростом очередности анализируемых каналов уровень помех в них, как правило, повышается. В случае исключения данного правила с выхода элемента «ИЛИ» 7 поступит импульс в блок элементов «И» 9 (см. описание выше) и на вход триггера 26, перебрасываемого в состояние логической «единицы».
В
Выход триггера 26 подключен к инверсному входу отдельного элемента «И» 25, прямой вход которого подключен к выходу второго блока сравнения 24. В случае, если число М непригодных для связи каналов превышает установленный допуск, то с выхода блока сравнения 24 в отдельный элемент «И» 25 поступит импульс. При наличии на инверсном входе элемента «И» 25 логического «нуля», что свидетельствует об отсутствии импульса на выходе элемента «ИЛИ» 7, элемент «И» 25 вырабатывает сигнал, подаваемый на вход блока управления 12 (конкретнее, на кнопку «Пуск» - см. состав блока управления 12 в описании прототипа) для управления переключением с первого этапа на второй этап работы устройства поиска каналов радиосвязи.
В исходное состояние триггер 26 устанавливается по сигналу с третьего выхода блока управления 12.
Рассмотрим пример для оценки функционирования устройства, используя характеристики, приведенные в описании прототипа: количество каналов N=10; время полного анализа одного канала T=1 сек.; время предварительного анализа одного канала τ=0,05 сек.
В случае, среди исследуемых каналов нет пригодных для радиосвязи (так как уровень помех в каналах превышает допуск), то длительность цикла полного анализа каналов (включая первый и второй этапы) в прототипе составит:
ПР
Ц=0,05с.·10+1с.·10=10,5 сек.
ПР
Д
ПР
В случае, если средняя интенсивность появления свободного (от помех) канала составляет 1 раз в 10 сек., а средняя длительность нахождения канала в свободном состоянии - 5 сек., то вероятность обнаружения свободного канала в прототипе Р≤0,5. В предлагаемом устройстве поиска каналов радиосвязи при минимально допустимом числе каналов, контролируемых на втором этапе М=0,5·N=5 вероятность обнаружения свободного канала в контролируемом цикле приближается к единице, а продолжительность самого цикла контроля равна: Ц=0,05с.·10+1с.·5=5,5 сек.
Из приведенного примера следует, что предлагаемое устройство позволяет почти в два раза увеличить быстродействие поиска каналов радиосвязи, свободных от помех.