Процессорный модуль

Полезная модель относится к вычислительной технике и может быть использована для создания центров обработки данных и супер-ЭВМ петафлопсной производительности.
Известен ряд вычислительных систем с распределенной памятью, содержащих процессоры, объединенные некоторой коммуникационной средой. Наиболее известными среди них являются: Intel Paragon, IBM SP1/SP2, Cray T3D и многие другие, включая отечественные кластерные и массово-параллельные установки, например, МВС-1000М, СКИФ Syberia и т.д.
Недостатком таких вычислительных систем является низкая производительность при решении реальных задач.
Наиболее близким к заявляемому является вычислительный модуль многопроцессорной крейтовой системы и многопроцессорная система из этих модулей [РФ №151425 U1, G06F15/16, 10.04.2015], включающий печатную плату и размещенные на ней: процессор с выводом межпроцессорных каналов, подключенный к оперативной памяти, а также к контроллеру периферийных интерфейсов посредством шины ввода-вывода, контроллер периферийных интерфейсов с подключением к нему шин периферийных интерфейсов, оперативную память, соединители для подключения к коммутационной панели, выполненные с возможностью подключения межпроцессорных каналов и шин периферийных интерфейсов к коммутационной панели, постоянное запоминающее устройство с записанной в нем программой начальной загрузки.
Недостатком данного устройства является низкое быстродействие, что не позволяет использовать его для создания центров обработки данных и супер-ЭВМ петафлопсной производительности.
Техническим результатом является повышение быстродействия расширение функциональных возможностей за счет использования при создании центров обработки данных и супер-ЭВМ петафлопсной производительности.
Технический результат достигается тем, что в «Процессорный модуль», содержащий процессор, подключенный к оперативной памяти, контроллер периферийных интерфейсов, микросхема ПЗУ начального загрузчика, дополнительно в нем в качестве контроллера периферийных дополнительно в нем используется многофункциональный контроллер КПИ-2, введены три процессора, шестнадцать разъемов для подключения модуля ОЗУ, две микросхемы физического уровня Gigabit Ethernet, два стандартных разъема RJ45, два разъема USB, RS-232 трансмиттер, порт для подключения устройств с интерфейсом RS-232 и разъемом DB9, мультиплексор I2C, разъем менеджмента, порт для подключения устройств с интерфейсом UART, микросхема ПЗУ начального загрузчика, микросхема часов реального времени с энергонезависимой памятью, элемент питания, четыре микросхемы размножения частот, четыре генератора опорной частоты, соединитель JTAG, четыре блока питания процессоров, блок питания КПИ-2, последовательный периферийный интерфейс - шина SPI, соединитель JTAG КПИ-2, выводы для подключения кнопок, разъем для подключения карты PCIe, карта 10GbE, разъем для оптического кабеля, порт для подключения устройств с интерфейсом SATA, порт для подключения устройств с интерфейсом Ethernet и блок синхронизации КПИ-2, выход которого соединен с входом синхронизации многофункционального контроллера КПИ-2, первый двухсторонний вход выход которого соединен с объединенными двухсторонними входами выходами первого, второго, третьего, четвертого, тринадцатого, четырнадцатого, пятнадцатого, и шестнадцатого разъемов для подключения модуля ОЗУ, третий двухсторонний вход выход многофункционального контроллера КПИ-2 соединен с объединенными двухсторонними входами выходами пятого, шестого, седьмого, восьмого, девятого, десятого, одиннадцатого, и двенадцатого разъемов для подключения модуля ОЗУ, второй двухсторонний вход выход многофункционального контроллера КПИ-2 соединен с пятым двухсторонним входом выходом первого процессора, четвертый двухсторонний вход выход которого соединен с первым двухсторонним входом выходом второго процессора, второй двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом четвертого процессора, первый двухсторонний вход выход которого соединен с первым двухсторонним входом выходом третьего процессора, второй двухсторонний вход выход которого соединен с третьим двухсторонним входом выходом первого процессора, первый двухсторонний вход выход которого соединен с четвертым двухсторонним входом выходом четвертого процессора, третий двухсторонний вход выход которого соединен с первым двухсторонним входом выходом соединителя JTAG, второй двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом первого процессора, третий двухсторонний вход выход второго процессора соединен с третьим двухсторонним входом выходом соединителя JTAG, четвертый двухсторонний вход выход которого соединен с третьим двухсторонним входом выходом третьего процессора, четвертый двухсторонний вход выход которого соединен с четвертым двухсторонним входом выходом второго процессора, пятый двухсторонний вход выход которого соединен с двухсторонним входом выходом второго блока питания второго процессора, двухсторонний вход выход которого соединен с двухсторонним входом выходом второго блока питания второго процессора, двухсторонний вход выход пятого разъема для подключения модуля ОЗУ соединен с шестым двухсторонним входом выходом второго процессора, седьмой двухсторонний вход выход которого соединен с двухсторонним входом выходом шестого разъема для подключения модуля ОЗУ, двухсторонний вход выход седьмого разъема для подключения модуля ОЗУ соединен с восьмым двухсторонним входом выходом второго процессора, девятый двухсторонний вход выход которого соединен с двухсторонним входом выходом восьмого разъема для подключения модуля ОЗУ, выход четвертого генератора опорной частоты соединен с входом четвертой микросхемы размножения частот, выход которой соединен с входом второго процессора, выход второго генератора опорной частоты соединен с входом второй микросхемы размножения частот, выход которой соединен с входом первого процессора, десятый двухсторонний вход выход которого соединен с двухсторонним входом выходом первого блока питания первого процессора, двухсторонний вход выход первого разъема для подключения модуля ОЗУ соединен с шестым двухсторонним входом выходом первого процессора, седьмой двухсторонний вход выход которого соединен с двухсторонним входом выходом второго разъема для подключения модуля ОЗУ, двухсторонний вход выход третьего разъема для подключения модуля ОЗУ соединен с восьмым двухсторонним входом выходом первого процессора, девятый двухсторонний вход выход которого соединен с двухсторонним входом выходом четвертого разъема для подключения модуля ОЗУ, выход третьего генератора опорной частоты соединен с входом третьей микросхемы размножения частот, выход которой соединен с входом третьего процессора, девятый двухсторонний вход выход которого соединен с двухсторонним входом выходом третьего блока питания третьего процессора, двухсторонний вход выход девятого разъема для подключения модуля ОЗУ соединен с пятым двухсторонним входом выходом третьего процессора, шестой двухсторонний вход выход которого соединен с двухсторонним входом выходом десятого разъема для подключения модуля ОЗУ, двухсторонний вход выход одиннадцатого разъема для подключения модуля ОЗУ соединен с седьмым двухсторонним входом выходом третьего процессора, восьмой двухсторонний вход выход которого соединен с двухсторонним входом выходом двенадцатого разъема для подключения модуля ОЗУ, выход первого генератора опорной частоты соединен с входом первой микросхемы размножения частот, выход которой соединен с входом четвертого процессора, девятый двухсторонний вход выход которого соединен с двухсторонним входом выходом четвертого блока питания четвертого процессора, двухсторонний вход выход тринадцатого разъема для подключения модуля ОЗУ соединен с пятым двухсторонним входом выходом четвертого процессора, шестой двухсторонний вход выход которого соединен с двухсторонним входом выходом четырнадцатого разъема для подключения модуля ОЗУ, двухсторонний вход выход пятнадцатого разъема для подключения модуля ОЗУ соединен с седьмым двухсторонним входом выходом четвертого процессора, восьмой двухсторонний вход выход которого соединен с двухсторонним входом выходом шестнадцатого разъема для подключения модуля ОЗУ, двухсторонний вход выход разъема для оптического кабеля соединен с первым двухсторонним входом выходом карты 10GbE, второй двухсторонний вход выход которой соединен с первым двухсторонним входом выходом разъема для подключения карты PCIe, второй двухсторонний вход выход которого соединен с четвертым двухсторонним входом выходом многофункционального контроллера КПИ-2, пятый двухсторонний вход выход которого соединен с двухсторонним входом выходом соединителя JTAG КПИ-2, двухсторонний вход выход порта для подключения устройств с интерфейсом Ethernet соединен с первым двухсторонним входом выходом второй микросхемы физического уровня Gigabit Ethernet, второй двухсторонний вход выход которой соединен с шестым двухсторонним входом выходом многофункционального контроллера КПИ-2, седьмой двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом первой микросхемы физического уровня Gigabit Ethernet, первый двухсторонний вход выход которой соединен с двухсторонним входом выходом первого стандартного разъема RJ45, вход порта для подключения устройств с интерфейсом UART соединен с первым выходом многофункционального контроллера КПИ-2, второй выход которого соединен с входом порта для подключения устройств с интерфейсом SATA, двухсторонний вход выход первого разъема USB соединен с восьмым двухсторонним входом выходом многофункционального контроллера КПИ-2, девятый двухсторонний вход выход которого соединен с двухсторонним входом выходом второго разъема USB, двухсторонний вход выход порта для подключения устройств с интерфейсом RS-232 и разъемом DB9 соединен с первым двухсторонним входом выходом RS-232 трансмиттера, второй двухсторонний вход выход которого соединен с десятым двухсторонним входом выходом многофункционального контроллера КПИ-2, одиннадцатый двухсторонний вход выход которого соединен с первым двухсторонним входом выходом мультиплексора I2C, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом разъема менеджмента, второй двухсторонний вход выход которого соединен с двухсторонним входом выходом второго стандартного разъема RJ45, двухсторонний вход выход элемента питания соединен с первым двухсторонним входом выходом микросхемы часов реального времени с энергонезависимой памятью, второй двухсторонний вход выход которой соединен с первым двухсторонним входом выходом микросхемы ПЗУ начального загрузчика, второй двухсторонний вход выход которой соединен с двухсторонним входом выходом шины SPI, третий двухсторонний вход выход микросхемы часов реального времени с энергонезависимой памятью соединен с двенадцатым двухсторонним входом выходом многофункционального контроллера КПИ-2, тринадцатый двухсторонний вход выход которого соединен с двухсторонним входом выходом выводов для подключения кнопок, четырнадцатый двухсторонний вход выход многофункционального контроллера КПИ-2 5 соединен с двухсторонним входом выходом блока питания КПИ-2, причем многофункциональный контроллер периферийных интерфейсов КПИ-2 содержит контроллер физического уровня канала ввода-вывода (WLCC PHY), контроллер канального уровня канала ввода-вывода (WLCC_DLL), коммутатор первого уровня, коммутатор второго уровня, первый составной контроллер, первый контроллер линка PCIe, второй контроллер линка PCIe, первый 4-портовый контроллер интерфейса USB, второй 4-портовый контроллер интерфейса USB, второй составной контроллер, контроллер двух устройств интерфейса IDE, третий составной контроллер, контроллер управления питанием и энергосбережением, контроллер интерфейса PCI, звуковой контроллер интерфейса HDA, первый 4-портовый контроллер интерфейса SATA 3.0, второй 4-портовый контроллер интерфейса SATA 3.0, первый контроллер интерфейса Ethernet, второй контроллер интерфейса Ethernet, третий контроллер интерфейса Ethernet и блок управления сигналами тактовой синхронизации, выход которого соединен с объединенными входами синхронизации всех блоков устройства, выход которого соединен с выходом контроллера физического уровня канала ввода-вывода, двухсторонний вход выход которого соединен с первым двухсторонним входом выходом контроллера канального уровня канала ввода-вывода, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом коммутатора первого уровня, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого составного контроллера, третий двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом первого контроллера линка PCIe, четвертый двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом второго контроллера линка PCIe, пятый двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом звукового контроллера интерфейса HDA, шестой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом первого 4-портового контроллера интерфейса SATA 3.0, седьмой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом второго 4-портового контроллера интерфейса SATA 3.0, восьмой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом коммутатора второго уровня, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого 4-портового контроллера интерфейса USB, третий двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго 4-портового контроллера интерфейса USB, четвертый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго составного контроллера, пятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом первого контроллера интерфейса Ethernet, шестой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго контроллера интерфейса Ethernet, седьмой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом третьего контроллера интерфейса Ethernet, восьмой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом контроллера двух устройств интерфейса IDE, девятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом третьего составного контроллера, десятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом контроллера управления питанием и энергосбережением, одиннадцатый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом, контроллер интерфейса PCI, вторые двухсторонние входы выходы контроллера двух устройств интерфейса IDE, третьего составного контроллера, контроллера управления питанием и энергосбережением, контроллера интерфейса PCI, звукового контроллера интерфейса HDA, первого контроллера интерфейса Ethernet, второго контроллера интерфейса Ethernet и третьего контроллера интерфейса Ethernet соединены с соответствующими двухсторонними входами выходами устройства, вторые и третьи двухсторонние входы выходы первого составного контроллера, первого контроллера линка PCIe и второго составного контроллера соединены с соответствующими двухсторонними входами выходами устройства, с второго по пятый двухсторонние входы выходы второго контроллера линка PCIe, первого 4-портового контроллера интерфейса USB, второго 4-портового контроллера интерфейса USB, первого 4-портового контроллера интерфейса SATA 3.0, второго 4-портового контроллера интерфейса SATA 3.0 соединены с соответствующими двухсторонними входами выходами устройства, причем соединение между двухсторонними входами выходами коммутатора первого уровня и контроллера канального уровня канала ввода-вывода, коммутатора второго уровня, первого составного контроллера, первого контроллера линка PCIe, второго контроллера линка PCIe, звукового контроллера интерфейса HDA, первого 4-портового контроллера интерфейса SATA 3.0, второго 4-портового контроллера интерфейса SATA 3.0 осуществляется интерфейсом типа «Slink», причем соединение между двухсторонними входами выходами коммутатора второго уровня и первого 4-портового контроллера интерфейса USB, второго 4-портового контроллера интерфейса USB, второго составного контроллера, контроллера двух устройств интерфейса IDE, третьего составного контроллера, контроллера управления питанием и энергосбережением, контроллера интерфейса PCI, первого контроллера интерфейса Ethernet, второго контроллера интерфейса Ethernet и третьего контроллера интерфейса Ethernet осуществляется интерфейсом типа «IOlink».
На фиг. 1 представлена блок-схема процессорного модуля.
На фиг. 2 представлена блок-схема многофункционального контроллера КПИ-2.
Процессорный модуль MBE8S-PC (фиг. 1) содержит четыре процессора 1,2,3,4, многофункциональный контроллер КПИ-2 5, шестнадцать разъемов для подключения модуля ОЗУ 6,7, … 21, две микросхемы 22 и 55 физического уровня Gigabit Ethernet, два стандартных разъема RJ45 23 и 31, два разъема USB 24 и 25, RS-232 трансмиттер 26, порт 27 для подключения устройств с интерфейсом RS-232 и разъемом DB9, мультиплексор I2C 28, разъем 29 менеджмента, порт 30 для подключения устройств с интерфейсом UART, микросхема 32 ПЗУ начального загрузчика, микросхема 33 часов реального времени с энергонезависимой памятью, элемент 34 питания, четыре микросхемы размножения частот 35, 37, 39 и 41, четыре генератора 36, 38, 40 и 42 опорной частоты, соединитель 43 JTAG, четыре блока питания процессоров 44, 45, 46 и 47, блок 48 питания КПИ-2, последовательный периферийный интерфейс - шина SPI 49, соединитель 50 JTAG КПИ-2, выводы 51 для подключения кнопок, разъем 52 для подключения карты PCIe, карта 53 lOGbE, разъем 54 для оптического кабеля, порт 56 для подключения устройств с интерфейсом SATA, порт 57 для подключения устройств с интерфейсом Ethernet и блок 58 синхронизации КПИ-2.
Многофункциональный контроллер КПИ-2 5 (фиг. 2) содержит контроллер физического уровня канала ввода-вывода 59 (WLCC_PHY), контроллер канального уровня канала ввода-вывода 60 (WLCC_DLL), коммутатор первого уровня 61, коммутатор второго уровня 62, первый составной контроллер 63, первый контроллер линка PCIe 64, второй контроллер линка PCIe 65, первый 4-портовый контроллер интерфейса USB 66, второй 4-портовый контроллер интерфейса USB 67, второй составной контроллер 68, контроллер двух устройств интерфейса IDE 69, третий составной контроллер 70, контроллер управления питанием и энергосбережением 71, контроллер интерфейса PCI 32 72, звуковой контроллер интерфейса HDA 73, первый 4-портовый контроллер интерфейса SATA 3.0 74, второй 4-портовый контроллер интерфейса SATA 3.0 75, первый контроллер интерфейса Ethernet 76, второй контроллер интерфейса Ethernet 77, третий контроллер интерфейса Ethernet 78 и блок управления сигналами тактовой синхронизации 79.
Процессорный модуль MBE8S-PC (фиг. 1 - фиг. 2) содержит четыре процессора 1,2,3,4, многофункциональный контроллер КПИ-2 5, шестнадцать разъемов для подключения модуля ОЗУ 6,7, … 21, две микросхемы 22 и 55 физического уровня Gigabit Ethernet, два стандартных разъема RJ45 23 и 31, два разъема USB 24 и 25, RS-232 трансмиттер 26, порт 27 для подключения устройств с интерфейсом RS-232 и разъемом DB9, мультиплексор I2C 28, разъем 29 менеджмента, порт 30 для подключения устройств с интерфейсом UART, микросхема 32 ПЗУ начального загрузчика, микросхема 33 часов реального времени с энергонезависимой памятью, элемент 34 питания, четыре микросхемы размножения частот 35, 37, 39 и 41, четыре генератора 36, 38, 40 и 42 опорной частоты, соединитель 43 JTAG, четыре блока питания процессоров 44, 45, 46 и 47, блок 48 питания КПИ-2, последовательный периферийный интерфейс - шина SPI 49, соединитель 50 JTAG КПИ-2, выводы 51 для подключения кнопок, разъем 52 для подключения карты PCIe, карта 53 10GbE, разъем 54 для оптического кабеля, порт 56 для подключения устройств с интерфейсом SATA, порт 57 для подключения устройств с интерфейсом Ethernet и блок 58 синхронизации КПИ-2, выход которого соединен с входом синхронизации многофункционального контроллера КПИ-2 5, первый двухсторонний вход выход которого соединен с объединенными двухсторонними входами выходами первого 6, второго 7, третьего 8, четвертого 9, тринадцатого 18, четырнадцатого 19, пятнадцатого 20, и шестнадцатого 21 разъемов для подключения модуля ОЗУ, третий двухсторонний вход выход многофункционального контроллера КПИ-2 5 соединен с объединенными двухсторонними входами выходами пятого 10, шестого 11, седьмого 12, восьмого 13, девятого 14, десятого 15, одиннадцатого 16, и двенадцатого 17 разъемов для подключения модуля ОЗУ, второй двухсторонний вход выход многофункционального контроллера КПИ-2 5 соединен с пятым двухсторонним входом выходом первого процессора 1, четвертый двухсторонний вход выход которого соединен с первым двухсторонним входом выходом второго процессора 2, второй двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом четвертого процессора 4, первый двухсторонний вход выход которого соединен с первым двухсторонним входом выходом третьего процессора 3, второй двухсторонний вход выход которого соединен с третьим двухсторонним входом выходом первого процессора 1, первый двухсторонний вход выход которого соединен с четвертым двухсторонним входом выходом четвертого процессора 4, третий двухсторонний вход выход которого соединен с первым двухсторонним входом выходом соединителя 43 JTAG, второй двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом первого процессора 1, третий двухсторонний вход выход второго процессора 2 соединен с третьим двухсторонним входом выходом соединителя 43 JTAG, четвертый двухсторонний вход выход которого соединен с третьим двухсторонним входом выходом третьего процессора 3, четвертый двухсторонний вход выход которого соединен с четвертым двухсторонним входом выходом второго процессора 2, пятый двухсторонний вход выход которого соединен с двухсторонним входом выходом второго блока питания 45 второго процессора 2, двухсторонний вход выход которого соединен с двухсторонним входом выходом второго блока питания 45 второго процессора 2, двухсторонний вход выход пятого разъема для подключения модуля ОЗУ 10 соединен с шестым двухсторонним входом выходом второго процессора 2, седьмой двухсторонний вход выход которого соединен с двухсторонним входом выходом шестого разъема для подключения модуля ОЗУ 11, двухсторонний вход выход седьмого разъема для подключения модуля ОЗУ 12 соединен с восьмым двухсторонним входом выходом второго процессора 2, девятый двухсторонний вход выход которого соединен с двухсторонним входом выходом восьмого разъема для подключения модуля ОЗУ 13, выход четвертого генератора 42 опорной частоты соединен с входом четвертой микросхемы размножения частот 41, выход которой соединен с входом второго процессора 2, выход второго генератора 38 опорной частоты соединен с входом второй микросхемы размножения частот 37, выход которой соединен с входом первого процессора 1, десятый двухсторонний вход выход которого соединен с двухсторонним входом выходом первого блока питания 44 первого процессора 1, двухсторонний вход выход первого разъема для подключения модуля ОЗУ 6 соединен с шестым двухсторонним входом выходом первого процессора 1, седьмой двухсторонний вход выход которого соединен с двухсторонним входом выходом второго разъема для подключения модуля ОЗУ 7, двухсторонний вход выход третьего разъема для подключения модуля ОЗУ 8 соединен с восьмым двухсторонним входом выходом первого процессора 1, девятый двухсторонний вход выход которого соединен с двухсторонним входом выходом четвертого разъема для подключения модуля ОЗУ 9, выход третьего генератора 40 опорной частоты соединен с входом третьей микросхемы размножения частот 39, выход которой соединен с входом третьего процессора 3, девятый двухсторонний вход выход которого соединен с двухсторонним входом выходом третьего блока питания 46 третьего процессора 3, двухсторонний вход выход девятого разъема для подключения модуля ОЗУ 14 соединен с пятым двухсторонним входом выходом третьего процессора 3, шестой двухсторонний вход выход которого соединен с двухсторонним входом выходом десятого разъема для подключения модуля ОЗУ 15, двухсторонний вход выход одиннадцатого разъема для подключения модуля ОЗУ 16 соединен с седьмым двухсторонним входом выходом третьего процессора 3, восьмой двухсторонний вход выход которого соединен с двухсторонним входом выходом двенадцатого разъема для подключения модуля ОЗУ 17, выход первого генератора 36 опорной частоты соединен с входом первой микросхемы размножения частот 35, выход которой соединен с входом четвертого процессора 4, девятый двухсторонний вход выход которого соединен с двухсторонним входом выходом четвертого блока питания 47 четвертого процессора 4, двухсторонний вход выход тринадцатого разъема для подключения модуля ОЗУ 18 соединен с пятым двухсторонним входом выходом четвертого процессора 4, шестой двухсторонний вход выход которого соединен с двухсторонним входом выходом четырнадцатого разъема для подключения модуля ОЗУ 19, двухсторонний вход выход пятнадцатого разъема для подключения модуля ОЗУ 20 соединен с седьмым двухсторонним входом выходом четвертого процессора 4, восьмой двухсторонний вход выход которого соединен с двухсторонним входом выходом шестнадцатого разъема для подключения модуля ОЗУ 21, двухсторонний вход выход разъема 54 для оптического кабеля соединен с первым двухсторонним входом выходом карты 53 10GbE, второй двухсторонний вход выход которой соединен с первым двухсторонним входом выходом разъема 52 для подключения карты PCIe, второй двухсторонний вход выход которого соединен с четвертым двухсторонним входом выходом многофункционального контроллера КПИ-2 5, пятый двухсторонний вход выход которого соединен с двухсторонним входом выходом соединителя 50 JTAG КПИ-2, двухсторонний вход выход порта 57 для подключения устройств с интерфейсом Ethernet соединен с первым двухсторонним входом выходом второй микросхемы 55 физического уровня Gigabit Ethernet, второй двухсторонний вход выход которой соединен с шестым двухсторонним входом выходом многофункционального контроллера КПИ-2 5, седьмой двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом первой микросхемы 22 физического уровня Gigabit Ethernet, первый двухсторонний вход выход которой соединен с двухсторонним входом выходом первого стандартного разъема RJ45 23, вход порта 30 для подключения устройств с интерфейсом UART соединен с первым выходом многофункционального контроллера КПИ-2 5, второй выход которого соединен с входом порта 56 для подключения устройств с интерфейсом SATA, двухсторонний вход выход первого разъема USB 24 соединен с восьмым двухсторонним входом выходом многофункционального контроллера КПИ-2 5, девятый двухсторонний вход выход которого соединен с двухсторонним входом выходом второго разъема USB 25, двухсторонний вход выход порта 27 для подключения устройств с интерфейсом RS-232 и разъемом DB9 соединен с первым двухсторонним входом выходом RS-232 трансмиттера 26, второй двухсторонний вход выход которого соединен с десятым двухсторонним входом выходом многофункционального контроллера КПИ-2 5, одиннадцатый двухсторонний вход выход которого соединен с первым двухсторонним входом выходом мультиплексора I2C 28, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом разъема 29 менеджмента, второй двухсторонний вход выход которого соединен с двухсторонним входом выходом второго стандартного разъема RJ45 31, двухсторонний вход выход элемента 34 питания соединен с первым двухсторонним входом выходом микросхемы 33 часов реального времени с энергонезависимой памятью, второй двухсторонний вход выход которой соединен с первым двухсторонним входом выходом микросхемы 32 ПЗУ начального загрузчика, второй двухсторонний вход выход которой соединен с двухсторонним входом выходом шины SPI 49, третий двухсторонний вход выход микросхемы 33 часов реального времени с энергонезависимой памятью соединен с двенадцатым двухсторонним входом выходом многофункционального контроллера КПИ-2 5, тринадцатый двухсторонний вход выход которого соединен с двухсторонним входом выходом выводов 51 для подключения кнопок, четырнадцатый двухсторонний вход выход многофункционального контроллера КПИ-2 5 соединен с двухсторонним входом выходом блока 48 питания КПИ-2, причем многофункциональный контроллер периферийных интерфейсов КПИ-2 5 содержит контроллер физического уровня канала ввода-вывода 59 (WLCC_PHY), контроллер канального уровня канала ввода-вывода 60 (WLCC_DLL), коммутатор первого уровня 61, коммутатор второго уровня 62, первый составной контроллер 63, первый контроллер линка PCIe 64, второй контроллер линка PCIe 65, первый 4-портовый контроллер интерфейса USB 66, второй 4-портовый контроллер интерфейса USB 67, второй составной контроллер 68, контроллер двух устройств интерфейса IDE 69, третий составной контроллер 70, контроллер управления питанием и энергосбережением 71, контроллер интерфейса PCI 32 72, звуковой контроллер интерфейса HDA 73, первый 4-портовый контроллер интерфейса SATA 3.0 74, второй 4-портовый контроллер интерфейса SATA 3.0 75, первый контроллер интерфейса Ethernet 76, второй контроллер интерфейса Ethernet 77, третий контроллер интерфейса Ethernet 78 и блок управления сигналами тактовой синхронизации 79, выход которого соединен с объединенными входами синхронизации всех блоков устройства, выход которого соединен с выходом контроллера физического уровня канала ввода-вывода 59, двухсторонний вход выход которого соединен с первым двухсторонним входом выходом контроллера канального уровня канала ввода-вывода 60, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом коммутатора первого уровня 61, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого составного контроллера 63, третий двухсторонний вход выход коммутатора первого уровня 61 соединен с первым двухсторонним входом выходом первого контроллера линка PCIe 64, четвертый двухсторонний вход выход коммутатора первого уровня 61 соединен с первым двухсторонним входом выходом второго контроллера линка PCIe 65, пятый двухсторонний вход выход коммутатора первого уровня 61 соединен с первым двухсторонним входом выходом звукового контроллера интерфейса HDA 73, шестой двухсторонний вход выход коммутатора первого уровня 61 соединен с первым двухсторонним входом выходом первого 4-портового контроллера интерфейса SATA 3.0 74, седьмой двухсторонний вход выход коммутатора первого уровня 61 соединен с первым двухсторонним входом выходом второго 4-портового контроллера интерфейса SATA 3.0 75, восьмой двухсторонний вход выход коммутатора первого уровня 61 соединен с первым двухсторонним входом выходом коммутатора второго уровня 62, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого 4-портового контроллера интерфейса USB 66, третий двухсторонний вход выход коммутатора второго уровня 62 соединен с первым двухсторонним входом выходом второго 4-портового контроллера интерфейса USB 67, четвертый двухсторонний вход выход коммутатора второго уровня 62 соединен с первым двухсторонним входом выходом второго составного контроллера 68, пятый двухсторонний вход выход коммутатора второго уровня 62 соединен с первым двухсторонним входом выходом первого контроллера интерфейса Ethernet 76, шестой двухсторонний вход выход коммутатора второго уровня 62 соединен с первым двухсторонним входом выходом второго контроллера интерфейса Ethernet 77, седьмой двухсторонний вход выход коммутатора второго уровня 62 соединен с первым двухсторонним входом выходом третьего контроллера интерфейса Ethernet 78, восьмой двухсторонний вход выход коммутатора второго уровня 62 соединен с первым двухсторонним входом выходом контроллера двух устройств интерфейса IDE 69, девятый двухсторонний вход выход коммутатора второго уровня 62 соединен с первым двухсторонним входом выходом третьего составного контроллера 70, десятый двухсторонний вход выход коммутатора второго уровня 62 соединен с первым двухсторонним входом выходом контроллера управления питанием и энергосбережением 71, одиннадцатый двухсторонний вход выход коммутатора второго уровня 62 соединен с первым двухсторонним входом выходом, контроллер интерфейса PCI 72, вторые двухсторонние входы выходы контроллера двух устройств интерфейса IDE 69, третьего составного контроллера 70, контроллера управления питанием и энергосбережением 71, контроллера интерфейса PCI 72, звукового контроллера интерфейса HDA 73, первого контроллера интерфейса Ethernet 76, второго контроллера интерфейса Ethernet 77 и третьего контроллера интерфейса Ethernet 78 соединены с соответствующими двухсторонними входами выходами устройства, вторые и третьи двухсторонние входы выходы первого составного контроллера 63, первого контроллера линка PCIe 64 и второго составного контроллера 68 соединены с соответствующими двухсторонними входами выходами устройства, с второго по пятый двухсторонние входы выходы второго контроллера линка PCIe 65, первого 4-портового контроллера интерфейса USB 66, второго 4-портового контроллера интерфейса USB 67, первого 4-портового контроллера интерфейса SATA 3.0 74, второго 4-портового контроллера интерфейса SATA 3.0 75 соединены с соответствующими двухсторонними входами выходами устройства, причем соединение между двухсторонними входами выходами коммутатора первого уровня 61 и контроллера канального уровня канала ввода-вывода 60, коммутатора второго уровня 62, первого составного контроллера 63, первого контроллера линка PCIe 64, второго контроллера линка PCIe 65, звукового контроллера интерфейса HDA 73, первого 4-портового контроллера интерфейса SATA 3.0 74, второго 4-портового контроллера интерфейса SATA 3.0 75 осуществляется интерфейсом типа «Slink», причем соединение между двухсторонними входами выходами коммутатора второго уровня 62 и первого 4-портового контроллера интерфейса USB 66, второго 4-портового контроллера интерфейса USB 67, второго составного контроллера 68, контроллера двух устройств интерфейса IDE 69, третьего составного контроллера 70, контроллера управления питанием и энергосбережением 71, контроллера интерфейса PCI 72, первого контроллера интерфейса Ethernet 76, второго контроллера интерфейса Ethernet 77 и третьего контроллера интерфейса Ethernet 78 осуществляется интерфейсом типа «IOlink».
Работа масштабируемой серверной системы (фиг. 1, фиг. 2) заключается в следующем.
В масштабируемой серверной системе реализована архитектура широкого командного слова, которая предоставляет компилятору явные средства для использования и управления работой параллельной аппаратуры процессорного ядра. Компилятор использует внутренний программный параллелизм и генерирует параллельный код с учетом времени выполнения отдельных операций и имеющихся информационных и ресурсных зависимостей между операциями. В том случае, когда информационные зависимости определяются динамически, это явным образом отображается в коде программы.
Архитектура универсального процессорного ядра позволяет в различных сочетаниях выполнять в одном такте:
- шесть арифметико-логических операций;
- четыре обращения в память;
- три операции обработки булевских значений;
- условную передачу управления;
- приращение счетчика цикла;
- две групповые операции подкачки элементов массива в буфер предварительной подкачки с продвижением адресов;
- четыре считывания элементов массива их буфера предварительной подкачки в регистровый файл;
- вычисление шести условий, управляющих условным выполнением команд.
Ограничением является максимальный размер широкой команды - до 64 байт. В результате в одном широком командном слове могут содержаться до 23 простых RISC команд (операций).
При выполнении операций блоки системы выполняют следующие функции.
Процессоры 1, 2, 3 и 4 являются многофункциональными вычислительными устройствами.
Многофункциональный контроллер КПИ-2 5 предназначен для обеспечения подключения периферийных интерфейсов.
Разъемы 6,7, … 21 предназначены для подключения модулей ОЗУ к соответствующим процессорам.
Микросхемы 22 и 55 физического уровня Gigabit Ethernet осуществляют подключение интерфейса Ethernet на физическом уровне.
Стандартные разъемы RJ45 23 и 31 предназначены для подключения устройств с интерфейсом Ethernet.
Разъемы USB 24 и 25 осуществляют подключение устройств с интерфейсом USB.
RS-232 трансмиттер 26 осуществляет подключение устройств с интерфейсом RS-232.
Порт 27 для подключения устройств с интерфейсом RS-232 и разъемом DB9 осуществляет подключение устройств с интерфейсом RS-232 и разъемом DB9.
Мультиплексор I2C 28 осуществляет мультиплексирование шины I2C. Разъем 29 менеджмента предназначен для подключения сети управления. Порт 30 предназначен для подключения устройств с интерфейсом UART.
Микросхема 32 ПЗУ начального загрузчика осуществляет загрузку программы начального старта.
Микросхема 33 часов реального времени с энергонезависимой памятью предназначена для хранения программы начального старта и временного отсчета.
Элемент 34 питания осуществляет обеспечение питанием микросхемы 33 часов реального времени.
Четыре микросхемы размножения частот 35, 37, 39 и 41 предназначены для размножения частот.
Четыре генератора 36, 38, 40 и 42 опорной частоты обеспечивают генерацию опорной частоты.
Соединитель 43 JTAG предназначен для подключения интерфейса JTAG.
Четыре блока питания процессоров 44, 45, 46 и 47 подают питание на соответствующий процессор.
Блок 48 питания КПИ-2 подает питание на многофункциональный контроллер КПИ-2
Последовательный периферийный интерфейс - шина SPI 49 осуществляет загрузку программы начального старта.
Соединитель 50 JTAG КПИ-2 предназначен для подключения интерфейса JTAG.
Выводы 51 предназначены для подключения кнопок.
Разъем 52 предназначен для подключения карты PCIe.
Карта 53 10GbE предназначена для подключения для подключения разъема для оптического кабеля 54.
Разъем 54 для оптического кабеля предназначен для подключения оптического кабеля.
Порт 56 предназначен для подключения устройств с интерфейсом SATA.
Порт 57 предназначен для подключения устройств с интерфейсом Ethernet.
Блок 58 синхронизации КПИ-2 обеспечивает синхронизацию многофункционального контроллера КПИ-2.
Таким образом, процессорный модуль обеспечивает возможность создания центров обработки данных и супер-ЭВМ петафлопсной производительности.