ИНТЕГРАЛЬНАЯ СХЕМА С ПОДАВЛЕНИЕМ ПАРАЗИТНЫХ АКУСТИЧЕСКИХ МОД И СПОСОБ ЕЕ ИЗГОТОВЛЕНИЯ

1. Устройство интегральной схемы (IC), содержащее:
подложку, имеющую расположенные напротив первую и вторую главные стороны и один или более краев, задающих внешнюю периферию подложки, причем подложка содержит полупроводниковый материал;
один или более преобразователей, расположенных на первой главной стороне подложки; и
шаблон ослабления, сформированный в, по меньшей мере, одной из второй главной стороны и одного или более краев подложки.
2. IC-устройство по п.1, в котором шаблон ослабления содержит пазы, которые формируются на второй главной стороне подложки.
3. IC-устройство по п.1, в котором шаблон ослабления содержит одно или более из желобка, круга и пилообразного шаблона, сформированного в, по меньшей мере, одном из одного или более краев подложки.
4. IC-устройство по п.1, в котором шаблон ослабления содержит матрицу канавок, задающих мезаструктуры на второй главной стороне подложки.
5. IC-устройство по п.4, в котором интервал между смежными канавками или мезаструктурами варьируется.
6. IC-устройство по п.1, в котором подложка содержит расположенные напротив непараллельные и несмежные стороны.
7. IC-устройство по п.1, дополнительно содержащее материал ослабления, присоединенный к, по меньшей мере, одному из одного или более краев, при этом материал ослабления содержит полимер.
8. IC-устройство по п.1, дополнительно содержащее акустическую подложку, расположенную между первой главной стороной подложки и одним или более преобразователей.
9. IC-устройство по п.1, в котором шаблон ослабления содержит пазы, которые формируются во второй главной стороне подложки, причем IC-устройство дополнительно содержит пластину, сформированную из полупроводникового материала, которая накладывается на вторую главную сторону подложки так, что пазы располагаются между пластиной и первой стороной подложки.
10. Способ формирования преобразователя, при этом способ содержит этапы, на которых:
формируют края на полупроводниковой подложке, которые задают закрытую область, имеющую расположенные напротив первую и вторую главные поверхности;
удаляют части из второй главной поверхности полупроводниковой подложки так, чтобы формировать шаблон ослабления, выполненный с возможностью ослаблять паразитные сигналы в полупроводниковой подложке; и
формируют матрицу преобразователей на первой главной поверхности полупроводниковой подложки.
11. Способ по п.10, дополнительно содержащий этап, на котором удаляют части краев полупроводниковой подложки так, чтобы формировать другой шаблон ослабления, выполненный с возможностью ослаблять паразитные сигналы в полупроводниковой подложке.
12. Способ по п.11, дополнительно содержащий этап, на котором накладывают пластину на вторую главную поверхность полупроводниковой поверхности.
13. Способ по п.10, дополнительно содержащий этап, на котором удаляют один или более из краев так, чтобы формировать пилообразный или искривленный профиль в соответствующих краях.
14. Способ по п.13, в котором этап удаления содержит этап, на котором формируют пустоты, содержащие пазы, которые задают пики или канавки, которые задают мезаструктуры.
15. Устройство интегральной схемы (IC), содержащее:
матрицу преобразователей, содержащую множество пьезоэлектрических преобразователей (PZT);
полупроводниковую подложку, имеющую расположенные напротив первую и вторую основные части, заданные посредством краев, причем матрица преобразователей находится на первой основной части; и
шаблон ослабления, расположенный на второй основной части полупроводниковой подложки, причем шаблон ослабления выполнен с возможностью ослаблять паразитные сигналы в пределах полупроводниковой подложки.
16. IC-устройство по п.15, дополнительно содержащее пластину, наложенную на вторую основную часть полупроводниковой подложки.
17. IC-устройство по п.15, в котором PZT содержат матрицу емкостных микромашинных ультразвуковых преобразователей (cMUT) или матрицу пьезоэлектрических микромашинных ультразвуковых преобразователей (cMUT).
18. IC-устройство по п.15, в котором один или более краев полупроводниковой подложки содержат скошенную часть.
19. IC-устройство по п.15, в котором шаблон ослабления содержит пересекающиеся пазы или канавки.
20. IC-устройство по п.15, в котором дополнительно толщина подложки находится между 30 и 100 мкм.