СПОСОБ ОПРЕДЕЛЕНИЯ АКТИВНЫХ ЭЛЕМЕНТОВ ВВОДА КОМПОНОВКИ ВВОДА И КОМПОНОВКА ВВОДА

1. Способ определения активных элементов (S1a, S2a) ввода компоновки (10) ввода, содержащий этапы, на которых
обеспечивают элементы (S1a-S2b) ввода, которые соединены согласно матричной компоновке (Ma),
обеспечивают в матричной компоновке (Ma), по меньшей мере, две линии (L1, L2) возбуждения, каждая из которых соединена с соответствующей схемой (2, 4) возбуждения,
обеспечивают в матричной компоновке (Ma), по меньшей мере, две линии (Ca, Cb) считывания, которые можно использовать для обнаружения активных элементов (S1a, S2a) ввода,
обеспечивают в матричной компоновке (Ma) последовательные соединения (SC1-SC4), каждое из которых содержит элемент (S1a-S2b) ввода и резистор (R1a-R2b), причем каждое из последовательных соединений (SC1-SC4) соединено с соответствующей одной из линий (L1, L2) возбуждения и с соответствующей одной из линий (Ca, Cb) считывания,
обеспечивают подтягивающие резисторы (Ra, Rb), которые соединяют линии (Ca, Cb) считывания с первым потенциалом, и
используют устройство управления для схем (2, 4) возбуждения, которые способны возбуждать активную линию (L1) возбуждения до второго потенциала, который отличается от первого потенциала, и которые способны возбуждать неактивную линию (L2) возбуждения или неактивные линии возбуждения до первого потенциала или до потенциала, абсолютное значение смещения которого относительно первого потенциала не превышает 50 процентов или не превышает 10 процентов от абсолютного значения разности первого потенциала и второго потенциала.
2. Способ по п. 1, содержащий этапы, на которых
активируют первую линию (L1) возбуждения из линий (L1, L2) возбуждения, причем предпочтительно только одна линия (L1) возбуждения из линий (L1, L2) возбуждения активна в данный момент времени,
обнаруживают первое значение электрического сигнала, предпочтительно первое значение потенциала, на первой линии (Ca) считывания из линий (Ca, Cb) считывания в ходе активации первой линии (L1) возбуждения, и
определяют активированный элемент (S1a, S2a) ввода в последовательном соединении (SC1, SC2) между первой линией (L1) возбуждения и первой линией (Ca) считывания на основании того, что первое значение не достигает порогового значения (SW) или превышает его,
благодаря чему пороговое значение (SW) не зависит от количества активных элементов (S1a, S2a) ввода или не зависит от, по меньшей мере, двух, трех или четырех разных количеств активных элементов ввода на первой линии (L1) считывания и/или на других линиях (L2) считывания.
3. Способ по п. 1 или 2, содержащий этапы, на которых
обнаруживают второе значение электрического сигнала, предпочтительно второе значение потенциала, на второй линии (Cb) считывания из линий (Ca, Cb) считывания в ходе активации первой линии (L1) возбуждения, в частности, после определения на первой линии (Ca) считывания,
определяют активированный элемент (S1b) ввода в последовательном соединении (SC3) между первой линией (L1) возбуждения и второй линией (Cb) считывания на основании того, что второе значение не достигает порогового значения (SW) или превышает его.
4. Способ по п. 3, содержащий этапы, на которых
деактивируют первую линию (L1) возбуждения после обнаружения первого значения и второго значения,
активируют вторую линию (L2) возбуждения из линий (L1, L2) возбуждения,
определяют активированный элемент (S2b) ввода в последовательном соединении (SC2) между второй линией (L2) возбуждения и первой линией (Ca) считывания на основании того, что первое значение не достигает порогового значения (SW) или превышает его.
5. Способ по п. 1 или 2,
в котором матричная компоновка (Ma) содержит линию (Ccc) калибровки, благодаря чему опорные резисторы (R1cc, R2cc) соединены с линией (Ccc) калибровки и с каждой линией (L1, L2) возбуждения соответственно,
причем способ содержит этапы, на которых:
обнаруживают калибровочное значение с использованием линии (Ccc) калибровки,
используют калибровочное значение для определения порогового значения (SW), благодаря чему линия (Ccc) калибровки предпочтительно соединяется с первым потенциалом дополнительным подтягивающим резистором (Rcc).
6. Способ по п. 5, согласно которому линия (Ccc) калибровки считывается, и пороговое значение (SW) определяется после активации линии (L1, L2) возбуждения, но до считывания одной из линий (Ca, Cb) считывания предпочтительно для каждой линии (L1, L2) возбуждения.
7. Способ по п. 5, согласно которому пороговое значение (SW) является первым пороговым значением (SW), которое используется для вычисления или для определения дополнительных пороговых значений или пороговых диапазонов (TR1-TR11), которые указывают разные количества активированных элементов (S1a-S2b) ввода на считанной линии (Ca, Cb) считывания соответственно.
8. Способ по п. 1 или 2, согласно которому резисторы (R1a-R2b) или резисторы (R1a-R2b) и подтягивающие резисторы (Ra, Rb, Rcc) имеют одинаковые значения сопротивления, в частности, в диапазоне допуска менее 5 процентов, менее 3 процентов или менее 1 процента относительно наибольшего значения сопротивления,
и/или согласно которому резисторы (R1a-R2b) имеют фиксированное значение сопротивления, предпочтительно резисторы (R1a-R2b) не обладают чувствительностью к давлению,
и/или согласно которому резисторы (R1a-R2b) или резисторы (R1a-R2b) и подтягивающие резисторы (Ra, Rb, Rcc) формируются методом пигментной печати,
и/или согласно которому резисторы (R1a-R2b) имеют значения сопротивления, по меньшей мере, 4,5 или 5 кОм.
9. Способ по п. 1 или 2, согласно которому сканирование матричной компоновки (Ma) ускоряется, по меньшей мере, одной из следующих мер:
производится определение количества активных элементов (S1a-S2b) ввода на считанной линии (Ca, Cb) считывания, как только первый активный элемент (S1a-S2b) ввода обнаруживается на этой линии (Ca, Cb) считывания на основании обнаруженного значения и на основании пороговых значений (TR1-TR11), которые указывают количество активных элементов (S1a-S2b) ввода,
не обнаруживается никакого дополнительного электрического сигнала, как только обнаруживается количество активных элементов (S1a-S2b) ввода, которое равно определенному количеству активных элементов (S1a-S2b) ввода,
все линии (L1, L2) возбуждения возбуждаются до второго потенциала, и определяются линии (Ca, Cb) считывания, которые не имеют активированных элементов (S1a-S2b) ввода,
эти определенные линии (Ca, Cb) считывания больше не рассматриваются в ходе сканирования матричной компоновки (Ma) в текущем цикле сканирования,
порядок возбуждения линий (L1, L2) возбуждения зависит от вероятности активации элементов (S1a-S2b) ввода, соединенных с соответствующей линией (L1, L2) возбуждения,
для возбуждения линий (L1, L2) возбуждения используется способ бисекции.
10. Способ по п. 1 или 2, содержащий этапы, на которых
активируют одну линию (L1) возбуждения из линий (L1, L2) возбуждения,
считывают первое значение электрического сигнала, предпочтительно первое значение потенциала, на одной линии (Ca) считывания из линий (Ca, Cb) считывания в ходе активации одной из линий (L1) возбуждения,
причем проверяется, отличается ли считанное значение от значения, которое указывает, что на считанной линии (Ca) считывания не нажато ни одного элемента (S1a-S2b) ввода, и
причем элемент (S1a) ввода между активной линией (L1) возбуждения и считанной линией (Ca) считывания классифицируется как активный элемент (S1a) ввода, если проверка дает положительный результат,
предпочтительно без дополнительной проверки ложного нажатия, в частности без дополнительной проверки, по меньшей мере, одного элемента (S1a-S2b) ввода, который можно обнаружить в качестве активного элемента ввода, хотя он не активирован,
причем, в частности, код клавиши элемента (S1a-S2b) ввода, который классифицируется как активный элемент (S1a) ввода, переносится на компьютер предпочтительно по протоколу USB или Bluetooth,
причем, в частности, первый потенциал является положительным рабочим потенциалом.
11. Компоновка (10) ввода, в частности, для осуществления способа по любому из предыдущих пунктов, содержащая
множество элементов (S1a, S2a) ввода,
причем элементы (S1a, S2a) ввода соединены согласно матричной компоновке (Ma),
причем матричная компоновка (Ma) содержит, по меньшей мере, две линии (L1, L2) возбуждения, каждая из которых соединена с соответствующей схемой (2, 4) возбуждения,
причем матричная компоновка (Ma) содержит, по меньшей мере, две линии (Ca, Cb) считывания, которые можно использовать для обнаружения активных элементов (S1a, S2a) ввода,
благодаря чему согласно матричной компоновке (Ma) каждое из последовательных соединений (SC1-SC4), каждое из которых содержит элемент (S1a-S2b) ввода и резистор (R1a-R2b), соединено с соответствующей одной из линий (L1, L2) возбуждения и с соответствующей одной из линий (Ca, Cb) считывания.
12. Компоновка (10) ввода по п. 11, в которой линии (Ca, Cb) считывания соединены с первым потенциалом подтягивающими резисторами (Ra, Rb), и
при этом для схем (2, 4) возбуждения существует устройство управления, которое возбуждает активную линию (L1) возбуждения до второго потенциала, который отличается от первого потенциала, и которое возбуждает неактивную линию (L2) возбуждения или неактивные линии возбуждения до первого потенциала или до потенциала, абсолютное значение смещения которого относительно первого потенциала не превышает 50 процентов или не превышает 10 процентов от абсолютного значения разности первого потенциала и второго потенциала.
13. Компоновка (10) ввода по п. 11 или 12, в котором матричная компоновка (Ma) содержит линию (Ccc) калибровки,
в которой соответствующие опорные резисторы (R1cc, R2cc) соединены с линией (Ccc) калибровки и с каждой линией (L1, L2) возбуждения соответственно,
и при этом линия (Ccc) калибровки соединена или соединима с блоком обнаружения для обнаружения калибровочного значения.
14. Компоновка (10) ввода по п. 13, содержащая блок определения порога, который определяет пороговое значение (SW), которое указывает, что активация элемента (S1a-S2b) ввода не зависит от количества активированных элементов (S1a-S2b) ввода или не зависит от, по меньшей мере, двух или трех или четырех разных количеств активированных элементов ввода, соединенных с одной и той же линией (Ca, Cb) считывания, и/или которое определяет, по меньшей мере, одно пороговое значение или пороговый диапазон (TR1-TR11), который указывает точное количество активированных элементов (S1a-S2b) ввода, соединенных с одной и той же линией (Ca, Cb) считывания.
15. Компоновка (10) ввода по п. 11 или 12, содержащая блок обнаружения (ADC), который работает под рабочим потенциалом и который использует опорный потенциал, в которой опорный потенциал фильтруется более гладко по сравнению с рабочим потенциалом блока обнаружения.
16. Компоновка (10) ввода по п. 11 или 12, в которой, резисторы (R1a-R2b) или резисторы (R1a-R2b) и подтягивающие резисторы (Ra, Rb, Rcc) имеют одинаковые значения сопротивления, в частности, в диапазоне допуска менее 5 процентов, менее 3 процентов или менее 1 процента от наибольшего значения сопротивления,
и/или резисторы (R1a-R2b) имеют фиксированное значение сопротивления, причем предпочтительно резисторы (R1a-R2b) не обладают чувствительностью к давлению,
и/или резисторы (R1a-R2b) или резисторы (R2a-R2b) и подтягивающие резисторы (Ra, Rb, Rcc) сформированы методом пигментной печати,
и/или резисторы (R1a-R2b) имеют значения сопротивления, по меньшей мере, 4,5 или 5 кОм.
17. Компоновка (10) ввода по п. 11 или 12, в которой последовательное соединение (SC1-SC4) содержит резистор (R1a-R2b), неподвижный относительно несущей подложки матричной компоновки (Ma),
или последовательное соединение (SC1-SC4) содержит резистор (R1a-R2b), подвижный относительно несущей подложки матричной компоновки (Ma).
18. Компоновка (10) ввода по п. 11 или 12, в которой отсутствуют развязывающие диоды в матричной компоновке (Ma) и/или соединенные с ней.
19. Компоновка (10) ввода по п. 11 или 12, в которой схема (2, 4) возбуждения или схемы (2, 4) возбуждения для возбуждения линий (L1, L2) возбуждения соединены непосредственно с линиями (L1, L2) возбуждения или с использованием последовательно включенного резистора (6, 8), имеющего сопротивление менее 200 Ом или менее 100 Ом, предпочтительно не используются подтягивающие резисторы, соединенные с выходом схемы (2, 4) возбуждения, или не используются подтягивающие резисторы, соединенные с выходами схем (2, 4) возбуждения, в частности подтягивающие резисторы, имеющие значения сопротивления более 1 кОм или более 4 кОм.
20. Компоновка (10) ввода по п. 11 или 12, в которой схема (2, 4) возбуждения является или схемы (2, 4) возбуждения являются выходными схемами блока (26) микроконтроллера.
21. Компоновка (10) ввода, содержащая:
первую проводящую линию (L1), соединенную с первым последовательным соединением (SC1) первого элемента (S1a) ввода и первого электронного компонента (R1a) или с первым устройством ввода, имеющим высокое омическое состояние, если активно,
вторую проводящую линию (Ca), соединенную с первым последовательным соединением (SC1) или с первым устройством ввода,
и аналого-цифровой преобразователь (ADC), который принимает свой входной сигнал из второй проводящей линии (Ca).
22. Компоновка (10) ввода по п. 21, в которой третья проводящая линия (L2) соединена со вторым последовательным соединением (SC2) второго элемента (S2a) ввода и второго электронного компонента (R2a) или со вторым устройством ввода, имеющим высокое омическое состояние, если активно.
23. Компоновка (10) ввода по п. 21 или 22, в которой первая проводящая линия (L1) соединена с дополнительным последовательным соединением (SC3) дополнительного элемента (S1b) ввода и дополнительного электронного компонента (R1b) или с дополнительным устройством ввода, имеющим высокое омическое состояние, если активно,
причем дополнительная проводящая линия (Cb) соединена с дополнительным последовательным соединением (SC3) или с дополнительным устройством ввода,
и при этом аналого-цифровой преобразователь (ADC) принимает свой входной сигнал избирательно из первой проводящей линии (Ca) или из дополнительной проводящей линии (Cb), или при этом второй аналого-цифровой преобразователь (ADC) подключен к дополнительной проводящей линии (Cb).
24. Компоновка (10) ввода по п. 21 или 22, в которой, по меньшей мере, один из элементов (S1a, S2a, S1b) ввода или устройств ввода или все элементы (S1a, S2a, S1b) ввода или устройства ввода содержат только два вывода.
25. Компоновка (10) ввода по п. 21 или 22, в которой аналого-цифровой преобразователь (ADC) является преобразователем длины выходного слова из, по меньшей мере, двух бит, по меньшей мере, трех бит или, по меньшей мере, четырех бит.
26. Компоновка (10) ввода по п. 21 или 22, в которой каждое из первого электронного компонента (R1a) или первого устройства ввода и/или второго электронного компонента (R2a) или второго устройства ввода содержит, по меньшей мере, один резистор (R1a, R2a) или резистивный элемент предпочтительно более 4,5 или 5 кОм или состоит из них.
27. Компоновка (10) ввода по п. 26, в которой каждый из резисторов (R1a, R2a) или резистивных элементов имеет одинаковое номинальное значение или одинаковое омическое значение с допуском плюс/минус 5 процентов от среднего арифметического значения резисторов (R1a, R2a).
28. Компоновка (10) ввода по п. 21 или 22, в которой каждый элемент ввода содержит переключающий элемент (S1a, S2a),
причем переключающий элемент (S1a, S2a) предпочтительно содержит механический переключатель, который имеет контакты, которые образуют физический контакт, если переключатель активирован, или
причем переключающий элемент (S1a, S2a) предпочтительно содержит электронное устройство или транзистор, чувствительный к прикосновению или давлению.
29. Компоновка (10) ввода по п. 21 или 22, в которой компоновка (10) ввода содержит устройство (26) управления, которое обнаруживает активацию элемента ввода или устройства (S1a, S2a) ввода в зависимости от порогового напряжения, которое лежит в пределах первой половины или первой четверти изменения сигнала значения сигнала в начале активации и значения сигнала в конце активации переключателя.
30. Компоновка (10) ввода по п. 29, в которой устройство (26) управления обнаруживает, по меньшей мере, три состояния, четыре состояния или более четырех состояний элемента ввода или устройства ввода в ходе активации в зависимости от, по меньшей мере, двух пороговых значений.
31. Компоновка (10) ввода по п. 21 или 22, причем компоновка (10) ввода содержит второе устройство (26) управления, которое обнаруживает количество активированных элементов (S1a, S2a) ввода или устройств ввода, соединенных со второй проводящей линией (Ca).
32. Компоновка (10) ввода по п. 31, в которой второе устройство (26) управления содержит пороговый блок, который задает, по меньшей мере, два диапазона (TR1-TR12) для выходных значений аналого-цифрового преобразователя (ADC),
и при этом второе устройство (26) управления содержит блок (26) сравнения, который сравнивает выходной сигнал аналого-цифрового преобразователя (ADC) с диапазонами (TR1-TR12) для определения количества переключателей, одновременно активированных на второй проводящей линии (Ca).
33. Компоновка (10) ввода по п. 21 или 22, в которой, по меньшей мере, первый электронный компонент содержит углеродистый резистор или является им, или, по меньшей мере, первое устройство ввода содержит углеродистый резистор, предпочтительно изготовленный методом пигментной печати.
34. Компоновка (10) ввода по п. 21 или 22, причем компоновка (10) ввода является частью устройства, имеющего наибольшую протяженность менее 20 см и/или вес менее 500 г или менее 250 г,
и при этом резистор (R1a, R2a) или резистивный элемент имеет сопротивление, по меньшей мере, 20 кОм или, по меньшей мере, 30 кОм.
35. Компоновка (10) ввода по п. 21 или 22, причем компоновка (10) ввода является частью устройства, имеющего наибольшую протяженность, по меньшей мере, 20 см и/или вес более 500 г или более 1 кг,
и при этом резистор (R1a, R2a) или резистивный элемент имеет сопротивление, по меньшей мере, 20 кОм или, по меньшей мере, 30 кОм.
36. Компоновка (10) ввода по п. 21 или 22, причем компоновка (10) ввода является частью устройства, имеющего наибольшую протяженность, по меньшей мере, 20 см и/или вес более 500 г или более 1 кг,
и при этом резистор (R1a, R2a) или резистивный элемент имеет сопротивление менее 20 кОм или менее 15 кОм или менее 10 кОм.
37. Способ ввода входных данных в компоновку (10) ввода, причем способ содержит этапы, на которых:
подключают первое последовательное соединение первого резистора (R1a) и первого переключателя (S1a) или первого устройства ввода, имеющего высокое омическое состояние, если активировано, к первой проводящей линии (Ca),
подключают второе последовательное соединение второго резистора (R2a) и второго переключателя (S2a) или второго устройства ввода, имеющего высокое омическое состояние, если активировано, к первой проводящей линии (Ca),
определяют потенциал на проводящей линии (Ca),
преобразуют потенциал в цифровое значение, по меньшей мере, двух битов или, по меньшей мере, трех битов, и
определяют активацию, по меньшей мере, одного из переключателей (S1a, S2a) или, по меньшей мере, одного из устройств ввода в зависимости от цифрового значения.
38. Способ по п. 37, дополнительно содержащий этап, на котором:
определяют промежуточное состояние активации одного из переключателей (S1a, S2ab) или устройств ввода.
39. Способ по п. 37 или 38, дополнительно содержащий этап, на котором:
определяют, по меньшей мере, три состояния, четыре состояния или более четырех состояний в ходе активации одного из переключателей (S1a, S2a) или устройств ввода.
40. Способ по п. 37 или 38, дополнительно содержащий этап, на котором:
определяют количество активированных переключателей (S1a, S2a) или устройств ввода, которые соединены с проводящей линией (Ca), в зависимости от цифрового значения.
41. Способ по п. 37 или 38, в котором первый резистор (R1a) или второй резистор (R1a) сформированы с использованием пигментной печати.
42. Способ по п. 37 или 38, в котором первый резистор (R1a) или высокое омическое состояние первого устройства ввода и второй резистор (R1a) или высокое омическое состояние второго устройства ввода имеет сопротивление, по меньшей мере, 20 кОм или, по меньшей мере, 30 кОм, или первый резистор (R1a) или высокое омическое состояние первого устройства ввода и второй резистор (R1a) или высокое омическое состояние второго устройства ввода имеет сопротивление менее 20 кОм или менее 15 кОм или менее 10 кОм.
43. Схемная компоновка (10) для управления оптическим элементом (18), содержащая
преобразователь (18), управляемый сигналом (26) широтно-импульсной модуляции,
по меньшей мере, один оптический элемент (32) или схему возбуждения для, по меньшей мере, одного оптического элемента (32), соединенного с выходом преобразователя (18),
первый блок (ADC1, ADC2) обнаружения, соединенный или соединимый с первой ветвью (30, 60) схемы, которая содержит оптический элемент (32) или возбудитель,
блок (300) цифрового управления, который подключен к первому блоку (ADC1, ADC2) обнаружения и к управляющему входу преобразователя (18) и который управляет током, который течет через, по меньшей мере, один оптический элемент (32) или через возбудитель, путем управления выходным напряжением преобразователя (18).
44. Схемная компоновка (10) по п. 43, в которой первая ветвь (30, 60) схемы не содержит дополнительного электронного устройства для автоматической регулировки тока в первой ветви (30, 60) схемы помимо преобразователя (18).
45. Схемная компоновка (10) по п. 43 или 44, в которой первая ветвь (30, 60) схемы содержит резистивный элемент или резистор (60), и при этом первый блок (ADC1) обнаружения соединен или соединим с соединением между, по меньшей мере, одним оптическим элементом (32) или схемой возбуждения и резистивным элементом или резистором (60).
46. Схемная компоновка (10) по п. 45, в которой первый блок (ADC1, ADC2) обнаружения соединен или соединим с, по меньшей мере, одной дополнительной ветвью схемы, которая содержит, по меньшей мере, один дополнительный оптический элемент или дополнительный возбудитель для, по меньшей мере, одного дополнительного оптического элемента.
47. Схемная компоновка (10) по п. 43 или 44, содержащая второй блок (ADC2, ADC1) обнаружения, соединенный с или соединимый с выходом преобразователя (18) или с первой ветвью (30, 60) схемы.
48. Схемная компоновка (10) по п. 43 или 44, содержащая третий блок (ADC3, ADC4) обнаружения, который соединен или соединим с входом преобразователя (18) или схемной компоновки (10).
49. Схемная компоновка (10) по п. 43 или 44, содержащая четвертый блок (ADC4) обнаружения, который соединен или соединим с входом преобразователя (18) или схемной компоновки (10).
50. Схемная компоновка (10) по п. 43 или 44, содержащая процессор (P), причем процессор (P) подключен к выходу первого блока (ADC1, ADC2) обнаружения и к управляющему входу (26) преобразователя (18).
51. Схемная компоновка (10) по п. 43 или 44, содержащая схему (12) интерфейса, которая образует интерфейс между компьютером и клавиатурой, в частности согласно стандарту USB или стандарту PS2.
52. Схемная компоновка (10) по п. 43 или 44, содержащая множество элементов (14) ввода, которые освещаются, по меньшей мере, одним оптическим элементом (32).
53. Схемная компоновка (10) по п. 43 или 44, содержащая дополнительный блок (300) управления, который определяет кривую (256) характеристики схемной компоновки (10) в диапазоне, который содержит, по меньшей мере, 50 процентов или, по меньшей мере, 75 процентов полного рабочего диапазона схемной компоновки (10), в частности, кривую (256) зависимости коэффициента (DuC) заполнения от выходного напряжения (U).
54. Схемная компоновка (10) по п. 43 или 44, содержащая дополнительный блок (300) управления, который изменяет частоту (f) импульса с помощью сигнала (26), который используется для управления преобразователем (18) в зависимости от нагрузки на выходе преобразователя (18), предпочтительно снижая частоту (f) для более высокой выходной мощности преобразователя (18).
55. Схемная компоновка (10) по п. 43 или 44, содержащая дополнительный блок, который осуществляет PFM для более низких уровней выхода преобразователя (18).
56. Схемная компоновка (10) по п. 43 или 44, в которой, по меньшей мере, один из блоков обнаружения содержит аналого-цифровой преобразователь (ADC1-ADC4) или состоит из него.
57. Схемная компоновка (10) по п. 43 или 44, в которой блок (300) управления содержит первый подблок (300, 308), который предпочтительно подключен к первому блоку (ADC1) обнаружения, и при этом первый подблок (300, 308) обнаруживает пары значений (380-386) коэффициента заполнения сигнала (26) управления преобразователя (18) и соответствующих значений тока (I), который течет через, по меньшей мере, один оптический элемент (32, 42) или выходного напряжения (U_LED) преобразователя (18) и соответствующих значений тока (I), который течет через, по меньшей мере, один оптический элемент (32, 42).
58. Схемная компоновка (10) по п. 57, в которой первый подблок (300, 308) содержит блок (S14) вычисления, который вычисляет коэффициент (DuC) заполнения или выходное напряжение (U_LED) преобразователя (18) в зависимости от значения (I_S) тока (I).
59. Схемная компоновка (10) по п. 58, в которой первый подблок (300, 308) содержит, по меньшей мере, один из следующих блоков:
блок интерполяции, который находит кривую (390), которая проходит через пары значений (384, 386), и
блок (S14) итераций, который находит коэффициент (DuC) заполнения или выходное напряжение (U_LED) допустимый(ое) для значения (I_S) тока (I).
60. Схемная компоновка (10) по п. 57, в которой первый подблок (300, 308) содержит блок (S116) изменения, который изменяет коэффициент (DuC) заполнения или выходное напряжение (U_LED) преобразователя (18) в зависимости от отклонения (D_I) значения тока (I), который течет через, по меньшей мере, один оптический элемент (32, 42), и опорного тока (I_S).
61. Схемная компоновка (10) по п. 60, в которой первый подблок (300, 308) содержит, по меньшей мере, один из следующих блоков:
первый блок (S112) вычисления наклона (m), который вычисляет наклон (m) кривой (390), когда ток превышает опорный ток (I_S), и который использует этот наклон (m) для вычисления нового значения коэффициента (DuC) заполнения или выходного напряжения (U_LED), и/или
второй блок (S110) вычисления наклона (m), который вычисляет наклон (m) кривой (390) при опорном токе (I_S), и который использует этот наклон (m) для вычисления нового значения коэффициента (DuC) заполнения или выходного напряжения (U_LED).
62. Схемная компоновка (10) по п. 43 или 44, в которой блок (300) управления содержит второй подблок (300, 310) и предпочтительно блок, который определяет максимальную электрическую мощность или напряжение или ток.
63. Схемная компоновка (10) по п. 62, в которой второй подблок (300, 310) предпочтительно подключен к первому блоку (ADC1) обнаружения, и при этом второй подблок (300, 310) обнаруживает пары значений (410-440) коэффициента заполнения сигнала (26) управления преобразователя (18) и соответствующих значений тока (I), который течет через, по меньшей мере, один оптический элемент (32, 42), или выходного напряжения (U_LED) преобразователя (18) и соответствующих значений тока (I), который течет через, по меньшей мере, один оптический элемент (32, 42).
64. Схемная компоновка (10) по п. 62, в которой максимум рассматривается в ходе обнаружения пар значений (410-440).
65. Схемная компоновка (10) по п. 62, в которой второй подблок (300, 310) содержит, по меньшей мере, один из следующих блоков:
блок (S206) экстраполяции, который вычисляет кривую (422, 450), которая проходит до максимума (416),
блок (S208) вычисления наклона, который вычисляет наклон кривой (422, 450) на максимуме (416), и
блок (S314) вычисления, который подключен к блоку (S208) вычисления наклона и который вычисляет коэффициент (DuC) заполнения или выходное напряжение (U_LED), который(ое) ближе к максимуму (416), чем другие пары значений (410-440).
66. Схемная компоновка (10) по п. 65, в которой второй подблок (300, 310) содержит блок (S216) итераций, который подключен к блоку (S208) вычисления наклона второго подблока (300, 310) и к блоку (S314) вычисления.
67. Схемная компоновка (10) по п. 66, в которой блок (S216) итераций подключен к блоку (S206) экстраполяции и при этом экстраполированная кривая обновляется (444), по меньшей мере, один раз или несколько раз в ходе итерации.
68. Схемная компоновка (10) по п. 62, в которой второй подблок (300, 310) содержит блок (S316) изменения, который изменяет коэффициент (DuC) заполнения или выходное напряжение (U_LED) преобразователя (18) в зависимости от отклонения (D2_I) значения тока (I), который течет через, по меньшей мере, один оптический элемент (32, 42), и опорного тока (I_S, I3).
69. Схемная компоновка (10) по п. 68, в которой второй подблок (300, 308) содержит, по меньшей мере, один из следующих блоков:
первый блок (S312) вычисления наклона (m), который вычисляет наклон (m) кривой (422, 450), когда ток (I) превышает опорный ток (I_S, I3), и который использует этот наклон (m) для вычисления нового значения коэффициента (DuC) заполнения или выходного напряжения (U_LED), и
второй блок (S310) вычисления наклона (m), который вычисляет наклон (m) кривой (422, 450) при опорном токе (I_S, I3) и который использует этот наклон (m) для вычисления нового значения коэффициента (DuC) заполнения или выходного напряжения (U_LED).
70. Схемная компоновка (10) по п. 43 или 44, содержащая блок, который определяет максимальную электрическую мощность или напряжение или ток,
причем блок, который определяет максимум, подключен к, по меньшей мере, одному из следующих блоков:
блок (ADC3) обнаружения, который определяет входное напряжение схемной компоновки (10) и/или преобразователя (18) напряжения,
и блок (ADC4) обнаружения, который определяет входной ток схемной компоновки (10) и/или преобразователя (18) напряжения.
71. Способ управления оптическим элементом (32), содержащий этапы, на которых:
управляют током, который течет через, по меньшей мере, один оптический элемент (32) или через схему возбуждения для, по меньшей мере, одного оптического элемента посредством цифрового управления выходным напряжением преобразователя (18), который управляется широтно-импульсной модуляцией.
72. Способ по п. 71, в котором кривая (106, 108) характеристики зависимости напряжения от тока или кривая характеристики зависимости тока от напряжения, по меньшей мере, одного оптического элемента (32) или возбудителя определяется в диапазоне, который содержит, по меньшей мере, 50 процентов или, по меньшей мере, 75 процентов полного рабочего диапазона оптического элемента (32).
73. Способ по п. 71 или 72, в котором частота (f) широтно-импульсного сигнала, который используется для управления преобразователем (18), изменяется в зависимости от нагрузки на выходе преобразователя (18), предпочтительно уменьшается для более высокой выходной мощности преобразователя (18).
74. Способ по п. 71 или 72, в котором PFM используется для более низких уровней выхода преобразователя (18).
75. Способ по п. 71 или 72, в котором обнаруживаются, по меньшей мере, один, по меньшей мере, два, по меньшей мере, три, по меньшей мере, четыре или все из следующих токов или напряжений:
входное напряжение преобразователя (18) или схемной компоновки (10), содержащей преобразователь (18),
входной ток преобразователя (18) или схемной компоновки (10),
выходное напряжение преобразователя (18),
ток, который течет через, по меньшей мере, один оптический элемент (32) или возбудитель,
выходной ток преобразователя (18).
76. Способ по п. 71 или 72, использующий схемную компоновку (10) по одному из пп. 43-70.
77. Способ передачи кодов (17b) клавиш, содержащий этапы, на которых:
используют первые данные (256) отчета, содержащие первый идентификатор (ID0) отчета для передачи первой группы кодов (17b) клавиш,
используют вторые данные (258) отчета, содержащие второй идентификатор (ID1) отчета для передачи второй группы кодов (17b) клавиш, причем второй идентификатор (ID1) отчета имеет значение, отличное от первого идентификатора (ID0) отчета.
78. Способ по п. 77, причем первые данные (256) отчета удовлетворяют спецификации HID и/или причем вторые данные (258) отчета удовлетворяют спецификации HID.
79. Способ по п. 77 или 78, причем структура данных первых данных (256) отчета задана согласно описателю (200) отчета, который удовлетворяет спецификации HID и/или причем вторые данные (258) отчета заданы согласно описателю (200) отчета, который удовлетворяет спецификации HID, в частности, того же описателя (260) отчета который задает первые данные (256) отчета.
80. Способ по п. 77 или 78, причем описатель (200) отчета содержит для первых данных (256) отчета, по меньшей мере, одно или все из следующих полей данных:
размер (220) отчета,
счетчик (222) отчетов,
идентификатор (216) отчета,
вход (224),
выход (224),
и/или причем описатель (200) отчета содержит для вторых данных (258) отчета, по меньшей мере, одно или все из следующих полей данных:
размер (232) отчета,
счетчик (234) отчетов,
идентификатор (228) отчета,
вход (234),
выход (234).
81. Способ по п. 77 или 78, причем коды (17b) клавиш соответствуют клавишам (17, 17a) одного и того же устройства (10) ввода и/или причем каждый код (17b) клавиши содержит количество битов в диапазоне от 2 до 8.
82. Способ по п. 77 или 78, в котором устройство (10) ввода является клавиатурой (10) или содержит клавиатуру,
и при этом клавиатура (10) имеет, по меньшей мере, 100 клавишных переключателей (17).
83. Способ по п. 77 или 78, в котором коды (17b) клавиш заданы согласно спецификации HID и/или согласно "спецификации скан-кодов клавиатуры" производителя операционной системы.
84. Способ по п. 77 или 78, в котором коды (17b) клавиш первой группы и/или коды (17b) клавиш второй группы принадлежат клавишам (17, 17a), которые были нажаты за период времени менее 1 с или менее 500 мс.
85. Способ по п. 77 или 78, в котором коды (17b) клавиш первой группы и/или коды (17b) клавиш второй группы хранятся в памяти более 1 минуты.
86. Способ по п. 77 или 78, в котором, по меньшей мере, один код (17b) клавиши первой и/или второй группы не хранится в макрокоманде, и при этом, по меньшей мере, один код (17b) клавиши первой и/или второй группы хранится в макрокоманде.
87. Способ по п. 77 или 78, в котором количество кодов (17b) клавиш в первой группе находится в диапазоне от 1 до 6.
88. Способ по одному из пп. 77-78, в котором количество кодов (17b) клавиш во второй группе находится в диапазоне от 1 до 6.
89. Способ по п. 77 или 78, в котором количество кодов (17b) клавиш во второй группе больше 10 или больше 20 или больше 50.
90. Клавиатура (10), содержащая память (18, M), в которой хранится описатель (200) отчета,
причем описатель (200) отчета задает:
первые данные (204) отчета, содержащие первый идентификатор (ID(0)) отчета для передачи первой группы кодов (17b) клавиш,
вторые данные (206) отчета, содержащие второй идентификатор (ID(1)) отчета для передачи второй группы кодов (17b) клавиш, причем второй идентификатор (ID(1)) отчета имеет значение, отличное от первого идентификатора (ID(0)) отчета.
91. Клавиатура (10) по п. 90, причем клавиатура (10) используется для осуществления способа по одному из пп. 77-89.
92. Способ передачи кодов (317b) клавиш, содержащий этапы, на которых:
используют данные (344) первой концевой точки, содержащие идентификатор (EP1a) первой концевой точки для передачи первой группы кодов (317b) клавиш,
используют данные (348) второй концевой точки, содержащие идентификатор (EP2a) второй концевой точки для передачи второй группы кодов (317b) клавиш, причем идентификатор (EP2a) второй концевой точки имеет значение, отличное от идентификатора первой (EP1a) концевой точки, и
при этом количество кодов (317b) клавиш во второй группе находится в диапазоне от 7 до 20 или от 7 до 500.
93. Клавиатура (310), содержащая память (M), в которой содержатся описатель (180) первой концевой точки и описатель (180) второй концевой точки,
причем описатель (180) первой концевой точки задает идентификатор (186) первой концевой точки для передачи первой группы кодов (317b) клавиш,
описатель (180) второй концевой точки задает идентификатор (186) второй концевой точки для передачи второй группы кодов (317b) клавиш, причем идентификатор (180) второй концевой точки имеет значение, отличное от идентификатора (180) первой концевой точки,
содержащая дополнительно блок (316) управления, который управляет передачей первого количества кодов (317b) клавиш в первой группе и который управляет передачей второго количества кодов (317b) клавиш во второй группе,
и при этом количество кодов (317b) клавиш во второй группе находится в диапазоне от 7 до 20 или от 7 до 500.