УСТРОЙСТВО ВЫБОРКИ И ХРАНЕНИЯ
SAMPLE AND HOLD DEVICE

Область техники, к которой относится изобретение
Изобретение относится к автоматике и измерительной технике и может быть использовано в аналого-цифровых системах обработки сигналов.
Уровень техники
Известно устройство выборки и хранения, содержащие аналоговый ключ, два операционных усилителя, конденсатор хранения, резистор цепи обратной связи, резистор ограничения, два встречно включенных диода ([1, с. 102, рис. 3] - Жаворонкова М.С., Бондарь С.Н. Разработка быстродействующего устройства выборки и хранения повышенной точности // Методы и технические средства повышения эффективности использования электрооборудования в промышленности и сельском хозяйстве: сб. науч. тр. по материалам 75-й научно-практической конференции электроэнергетического факультета СтГАУ. - Ставрополь: АГРУС, 2011. С.100-104).
Особенностью данного устройства является выполнение условия:
выб
где Δt - время выборки;
з
τ - постоянная времени цепи заряда конденсатора хранения.
C
На этапе выборки напряжение на конденсаторе хранения U(t) описывается выражением:
вх
где U - напряжение входного сигнала в момент выборки;
С.оз
С
выб.-1
U - остаточное напряжение заряда конденсатора хранения в период выборки, соответствует (без учета спада выходного напряжения) U(t=t) предыдущей выборки.
выб
Недостатком указанного способа является низкая точность запоминания величины напряжения входного сигнала и большое значение величины времени выборки Δt.
Наиболее близким аналогом-прототипом к заявляемому техническому решению является устройство выборки и хранения ([2] - патент RU 2389070, МПК G06G 7/00).
Устройство выборки и хранения содержит дифференциальный усилитель напряжения, схему сравнения, повторитель на операционном усилителе, триггер, формирователь укороченного импульса, элемент задержки, элемент И, аналоговый ключ, конденсатор хранения, причем информационный вход устройства выборки и хранения одновременно является неинвертирующим входом дифференциального усилителя напряжения и вторым входом схемы сравнения, первый вход которой соединен одновременно с инвертирующим входом дифференциального усилителя напряжения и выходом повторителя на операционном усилителе, выход которого служит выходом устройства выборки и хранения; выход схемы сравнения подключен к R-входу триггера, S-вход которого через формирователь укороченного импульса одновременно соединен с входом управления устройства выборки и хранения и входом элемента задержки, выход которого соединен с первым входом элемента И, второй вход которого соединен с прямым выходом триггера; выход элемента И подключен к входу управления аналогового ключа, вход которого соединен с выходом дифференциального усилителя напряжения, а выход одновременно подключен к входам конденсатора хранения и повторителя на операционном усилителе; схема сравнения содержит два компаратора и элемент И, входы которого являются выходами компараторов, а выход служит выходом схемы сравнения, разноименные входы компараторов соединены между собой и со входами схемы сравнения.
В силу условия
выб.
где K - коэффициент усиления дифференциального усилителя, напряжение на конденсаторе хранения, на этапе выборки Δt, в общем случае, описывается выражением:
вых
где ±E - напряжение питания дифференциального усилителя, к которому будет стремиться выходное напряжение дифференциального усилителя U, с учетом условия:
Фактически, в устройстве имеет место ускоренный перезаряд конденсатора хранения, а сам процесс запоминания аналогового напряжения реализуется в ходе выполнения ряда операций.
вх
1) Преобразования амплитуды входного аналогового сигнала до напряжения питания дифференциального усилителя (приведение |U(t)| к |E|).
C1
C2
C3
выб.
2) Ускоренного перезаряда конденсатора хранения (первое слагаемое выражения (4), фиг. 1, кривая U, U) с учетом остаточного напряжения заряда конденсатора хранения (второе слагаемое выражения (4), фиг. 1, кривая U) в течение интервала выборки Δt, определяемый, в свою очередь, условием (6))
xp.
3) Считывания запомненного напряжения в течение времени Atc4KT на интервале времени хранения Δt (фиг. 1), причем согласно условию (7)
выб.
C3
выб.3
Второе слагаемое выражения (4) (его знак и величина) приводит к неопределенности значения времени выборки Δt (может способствовать как уменьшению, так и увеличению времени выборки (фиг. 1, кривая U→Δt).
п
C1
выб.1
С2
выб.2
Как следует из анализа первого слагаемого выражения (4), укоренный заряд конденсатора хранения, с опорой на напряжение питания дифференциального усилителя E, сопровождается значительной неравномерностью скорости заряда конденсатора, а значит и временем выборки (фиг. 1: кривая U→Δt; U→Δt)
выб.
xp.
3
счит
3
2
C1
xp.1
C2
xp.2
C3
xp.3
В силу резкой неравномерности времени выборки Δt время хранения Δt, до момента завершения считывания информации (фиг. 1, t), так как считывающие устройства, например АЦП, функционируют в синхронном режиме (в интервале времени Δt=t-t, фиг. 1), будет также неравномерно (фиг. 1: кривая U→Δt; кривая U→Δt; кривая U→Δt)
C2
2
доп.хр.
C1
доп.хр.1
C3
доп.хр.3
а значит, в силу разряда конденсатора ΔU на этапе хранения (фиг. 1, кривая U→ΔU) и причем, с учетом дополнительного времени хранения Δt (фиг. 1: кривая U→Δt кривая U→Δt), выражение (10)
C1
1
C2
U2
C3
3
будет иметь большая погрешность выборки мгновенного значения аналогового напряжения (фиг. 1: кривая U→ΔU; кривая U→Δ; кривая U→ΔU), выражение (11)
где ξ - дополнительный разряд конденсатора на этапе дополнительного хранения.
выб
Таким образом, недостатком указанного устройства является низкая точность запоминания величины напряжения входного сигнала и неопределенность значения величины времени выборки Δt.
Раскрытие изобретения
выб.
хр
Технический результат, который может быть достигнут с помощью предлагаемого изобретения, сводится к повышению точности запоминания величины напряжения входного сигнала при одновременной стабилизации интервалов времени выборки Δt и времени хранения Δt.
Технический результат достигается тем, что в устройство выборки и хранения, содержащее элемент задержки, вход которого соединен со входом управления устройством, а выход соединен с S-входом триггера, R-вход которого соединен с выходом формирователя укороченного импульса, выход триггера соединен с входом управления первого аналогового ключа, выход которого непосредственно соединен с первым входом конденсатора хранения, второй вход которого заземлен, и через повторитель на операционном усилителе - с выходом устройства, а так же неинвертирующим входом первого компаратора и инвертирующим входом второго компаратора, выходы которых соединены с первыми входами элементов 2И, введены неинвертирующий усилитель на операционном усилителе, второй аналоговый ключ, третий компаратор, логический инвертор, элемент 2ИЛИ, причем выход неинвертирующего усилителя на операционном усилителе соединен с входом первого аналогового ключа, а выход соединен со входом устройства, а так же инвертирующим входом первого компаратора, неинвертирующими входами второго и третьего компараторов, инвертирующий вход третьего компаратора заземлен, а выход соединен непосредственно со вторым входом первого элемента 2И и через логический инвертор - со вторым входом второго элемента 2И, выходы элементов 2И соединены со входами элемента 2ИЛИ, выход которого соединен со входом формирователя укороченного импульса.
Краткое описание чертежей
На фиг. 1, 3÷8 приведены временные диаграммы, поясняющие работу устройства.
На фиг. 2 приведена функциональная схема устройства выборки и хранения.
Осуществление изобретения
Устройство выборки и хранения содержит элемент задержки 1, триггер 2, неинвертирующий усилитель на операционном усилителе 3, первый аналоговый ключ 4, второй аналоговый ключ 5, повторитель на операционном усилителе 6, конденсатор хранения 7, первый компаратор 8, второй компаратор 9, третий компаратор 10, логический инвертор 11, первый элемент 2И 12, второй элемент 2И 13, элемент 2ИЛИ 14, формирователь укороченного импульса 15, причем вход управления устройством соединен со входом управления второго аналогового ключа 5, параллельно подключенного к конденсатору хранения 7, и входом элемента задержки 1, выход которого соединен с S-входом триггера 2, R-вход которого соединен с выходом формирователя укороченного импульса 15; выход триггера 2 соединен с входом управления первого аналогового ключа 4, выход которого непосредственно соединен с первым входом конденсатора хранения 7, второй вход которого заземлен, и через повторитель на операционном усилителе 6 с выходом устройства, а так же неинвертирующим входом первого компаратора 8 и инвертирующим входом второго компаратора 9, выходы которых соединены с первыми входами элементов 2И 12 и 13; выход неинвертирующего усилителя на операционном усилителе 3 соединен с входом первого аналогового ключа 4, а выход соединен со входом устройства, а так же инвертирующим входом первого компаратора 8, неинвертирующими входами второго компаратора 9 и третьего компаратора 10; инвертирующий вход третьего компаратора 10 заземлен, а выход соединен непосредственно со вторым входом первого элемента 2И 12 и через логический инвертор 11 - со вторым входом второго элемента 2И 13; выходы элементов 2И 13 соединены со входами элемента 2ИЛИ 14, выход которого соединен со входом формирователя укороченного импульса 15.
В основе принципа функционирования предлагаемого устройства выборки и хранения лежит ряд операций.
1) Принудительный ускоренный разряд (ПУР) конденсатора хранения 7 согласно выражению (12)
пур
где τ - постоянная времени цепи принудительного ускоренного разряда конденсатора хранения.
Причем:
и в пределе
пур
что обеспечивается аналоговым ключом 5. А значит, интервал времени принудительного ускоренного разряда конденсатора хранения Δt, фиг. 3, характеризуется условием
2) Ускоренный заряд конденсатора хранения согласно выражению (16)
где K - коэффициент усиления неинвертирующего усилителя на операционном усилителе 3 (с напряжением питания |Е|) предлагаемого устройства выборки и хранения, причем:
вх.max
где U - максимальная амплитуда запоминаемого сигнала.
С учетом выражений (6), (16) и (17) будут иметь место соотношения:
выб.
C1
выб.1
C2
выб.2
выб.
выб.1
выб.2
Из которых следует возможность стабилизации интервала выборки Δt, (фиг. 3: кривая U→Δt; кривая U→Δt; Δt=Δt=Δt).
счит
хр.
С1
хр.1
хр.2
счит.
хр.1
хр.2
хр.
3) Считывание запомненного напряжения в течение времени Δt на интервале времени хранения Δt (фиг. 3: кривая U→Δt; кривая UC2→Δt; Δt=Δt=Δt) - имеет место стабилизация интервала хранения Δt
Работа устройства поясняется временными диаграммами (фиг. 4÷8), на которых показаны:
упр
- импульс запуска устройства выборки и хранения (входное управляющее напряжение u) (фиг. 4, а);
1
- выходное напряжение u элемента задержки 1 (фиг. 4, б);
2
- выходное напряжение u триггера 2 (фиг. 4, в);
3
- выходное напряжение u неинвертирующего усилителя на операционном усилителе 3 (фиг. 4, г);
вх
6
- входное напряжение устройства u, выходное напряжение u повторителя на операционном усилителе 6 (фиг. 4, д; фиг. 5, а; фиг. 6, а; фиг. 7, а; фиг. 8, а);
10
- выходное напряжение u третьего компаратора 10 (фиг. 4, е);
11
- выходное напряжение u логического инвертора 11 (фиг. 4, ж);
15
- выходное напряжение u формирователя укороченного импульса 15 (фиг. 4, и).
8
- выходное напряжение u первого компаратора 8 (фиг. 5, б; фиг. 6, б; фиг. 7, б; фиг. 8, б);
12
- выходное напряжение u первого элемента 2И 12 и элемента 2ИЛИ 14 (фиг. 5, б; фиг. 6, б);
9
- выходное напряжение u второго компаратора 9 (фиг. 5, в; фиг. 6, в; фиг. 7, в; фиг. 8, в);
13
- выходное напряжение u второго элемента 2И 13 и элемента 2ИЛИ 14 (фиг. 7, в; фиг. 8, в).
На фиг. 5÷8 приведены выходные сигналы компараторов 8, 9 и элементов 2И 12, 13 и 2ИЛИ 14 для различных случаев формы входного сигнала.
вх
Устройство выборки и хранения работает следующим образом. Сигнал u (фиг. 4, д), подаваемый на неинвертирующий вход усилителя на операционном усилителе 3, линейно усиливается в K раз (фиг. 4, г).
упр
пур
1
0
пур
7
6
Импульс запуска u, поступающий на вход управления устройства выборки и хранения в интервале времени Δt=t-t (фиг. 2; фиг. 4, a) (Δt=t-t (фиг. 4, а)), обеспечивает замыкание контактов второго аналогового ключа 5 и шунтирование конденсатора хранения 7, выражение (14), и, тем самым, осуществляет принудительный ускоренный разряд конденсатора хранения (фиг. 2), выражения (12) и (15).
1
Импульс, сформированный на выходе элемента задержки 1 (фиг. 4, б), переводит триггер 2 в единичное состояние (фиг. 4, в), а первый аналоговый ключ 4 - в замкнутое состояние, обеспечивая тем самым заряд конденсатора хранения 7 согласно выражению (16) - с момента времени t начинается интервал выборки.
c
Так как конденсатор хранения 7 подключен ко входу повторителя на операционном усилителе 6, то на выходе последнего, служащего выходом устройства, будет напряжение, соответствующее значению напряжения U (фиг. 4, д; фиг. 5, а; фиг. 6, а; фиг. 7, а; фиг. 8, а).
Так как компараторы 8 и 9 включены параллельно, а их входы соединены встречно, выходные сигналы будут противофазны (фиг. 5, 6, в; фиг. 6, 6, в; фиг. 7, 6, в; фиг. 7, 6, в).
3
8
2
6
<mrow><msub><mi>u</mi><mrow><mi>в</mi><mi>х</mi></mrow></msub><msub><mrow /><mrow><mo stretchy="false">(</mo><mi>t</mi><mo>=</mo><msub><mi>t</mi><mn>3</mn></msub><mo stretchy="false">(</mo><msub><mi>t</mi><mn>8</mn></msub><mo stretchy="false">)</mo><mo stretchy="false">)</mo></mrow></msub></mrow>
<mrow><msub><mi>u</mi><mrow><mi>в</mi><mi>х</mi><mo stretchy="false">(</mo><mi>t</mi><mo>=</mo><msub><mi>t</mi><mn>2</mn></msub><mo stretchy="false">)</mo></mrow></msub></mrow>
В момент времени t (t) (фиг. 4, д), t (фиг. 5, а; фиг. 6, а; фиг. 7, а; фиг. 8, а) напряжение u будет равно мгновенному значению аналогового входного напряжения
(фиг. 4, д),
(фиг. 5, а; фиг. 6, а; фиг. 7, а; фиг. 8, а) устройства, но, в силу конечного времени срабатывания цепи управления первым аналоговым ключом 4, то есть выполнения условия (21)
вх
вх
вх
вх
на выходе компараторов 8 (при u>0, фиг. 5, б; фиг. 6, б) и 9 (при u<0, фиг. 7, в; фиг. 8, в) будут ненулевые уровни напряжения, которые с учетом выходного напряжения третьего компаратора 10 (фиг. 4, е) и логического инвертора 11 (фиг. 4, ж) обеспечат перепад напряжения «0-1» на выходе первого элемента 2И 12 (при u>0), второго элемента 2И 13 (при u<0), элемента 2ИЛИ 14 (фиг. 5, б; фиг. 6, б; фиг. 7, в; фиг. 8, в) и последующий переброс триггера 2 в состояние логического «0» (фиг. 4, в), под действием выходного импульса формирователя укороченного импульса 15 (фиг. 4, и), что приводит к размыканию первого аналогового ключа 4.
3
8
2
хр
6
3
хр
3
2
В итоге, конденсатор 7 запоминает напряжение, которое равно мгновенному значению входного напряжения в момент времени t (t) (фиг. 4, д), t (фиг. 5, а; фиг. 6, а; фиг. 7, а; фиг. 8, а), т.е. производится формирование выборки мгновенного значения. Время хранения равно Δt=t-t (фиг. 4, д) (Δt=t-t (фиг. 2)), в течение которого можно использовать полученную информацию о значении выборки в соответствии с решаемыми задачами.
6
В момент времени t (фиг. 4) начинается следующий цикл работы устройства.
Формирователь укороченного импульса 15 может быть выполнен по обычной схеме на основе ждущего мультивибратора или одновибратора, запускающегося перепадом выходного напряжения элемента 2ИЛИ 14.
выб
Так как, в предлагаемом устройстве первый этап (принудительного ускоренного разряда конденсатора хранения) и второй этап (ускоренного заряда конденсатора хранения - этап выборки), с учетом выражений (12)÷(20), стабилизированы по времени (неопределенность значения величины времени выборки Δt устранена), то и третий этап (считывания - хранения), так же может быть стабилизирован, а значит условие (7) прототипа для предлагаемого устройства примет вид (8)
и с учетом выражений (10), (11) (фиг. 1) правомерно утверждать о повышении точности запоминания величины напряжения входного сигнала.