ТОКОВЫЙ УМНОЖИТЕЛЬ, ОСНОВАННЫЙ НА КОРНЕВОЙ ВОЛЬТАМПЕРНОЙ ХАРАКТЕРИСТИКЕ МОП-ТРАНЗИСТОРА

1. Схема токового умножителя, включающая в себя:
первый, второй и третий МОП-транзисторы, имеющие обычное отношение ширины канала к его длине;
первый и второй источники тока, которые соответственно обеспечивают первый и второй входные токи, которые соответственно представляют первый и второй перемножаемые сомножители;
каждый упомянутый первый и второй МОП-транзисторы связаны с упомянутым первым и вторым источниками тока, причем упомянутый первый МОП-транзистор производит первое напряжение как функцию упомянутых первого и второго входных токов и упомянутый второй МОП-транзистор производит второе напряжение как функцию упомянутых первого и второго входных токов;
упомянутый третий МОП-транзистор связан с упомянутым первым и вторым МОП-транзисторами для производства третьего тока как функции упомянутых первого и второго напряжения; и
выходной каскад, связанный с упомянутым третьим МОП-транзистором, причем упомянутый выходной каскад производит в ответ на упомянутый третий ток сигнал произведения, отображающий произведение упомянутых первого и второго сомножителей.
2. Схема по п.1, включающая в себя четвертый, пятый и шестой МОП-транзисторы, имеющие упомянутое обычное отношение ширины канала к его длине, причем каждый из упомянутых четвертых и пятых МОП-транзисторов связан с упомянутым первым и вторым источниками тока, упомянутый четвертый МОП-транзистор производит третье напряжение как функцию упомянутых первого и второго входных токов и упомянутый пятый МОП-транзистор производит четвертое напряжение как функцию упомянутых первого и второго входных токов, упомянутый шестой МОП-транзистор связан с упомянутыми четвертым и пятым МОП-транзисторами для производства четвертого тока как функции упомянутых третьего и четвертого напряжений, упомянутый выходной каскад связан с упомянутым шестым МОП-транзистором и упомянутый выходной каскад производит упомянутый сигнал произведения в ответ на упомянутый третий и четвертый токи.
3. Схема по п.2, в которой упомянутый сигнал произведения представляет собой дифференциальный токовый сигнал, полученный от упомянутых третьего и четвертого токов.
4. Схема по п.2, в которой затвор каждого из упомянутых первых, вторых, четвертых и пятых МОП-транзисторов соединен с их стоком.
5. Схема по п.2, включающая в себя третий источник тока, соединенный с упомянутыми МОП-транзисторами и обеспечивающий рабочий ток для упомянутых МОП-транзисторов, причем упомянутый первый, второй и третий источники тока объединяются для производства соответствующих токов в упомянутых первом, втором, четвертом и пятом МОП-транзисторах, причем упомянутые токи в упомянутых первом и втором МОП-транзисторах производятся посредством объединения упомянутого рабочего тока с суммой упомянутых первого и второго токов и упомянутые токи в упомянутых четвертом и пятом МОП-транзисторах производятся посредством объединения упомянутого рабочего тока с разностью упомянутых первого и второго токов.
6. Схема по п.5, в которой упомянутый ток в упомянутом первом МОП-транзисторе производится как разность между упомянутым рабочим током и упомянутой суммой упомянутых первого и второго токов, причем упомянутый ток в упомянутом втором МОП-транзисторе производится как сумма упомянутого рабочего тока и упомянутой суммы упомянутых первого и второго токов, упомянутый ток в упомянутом четвертом МОП-транзисторе производится как разность между упомянутым вторым током и суммой упомянутого рабочего тока и упомянутого первого тока и упомянутый ток в упомянутом пятом МОП-транзисторе производится как разность между упомянутым первым током и суммой упомянутого рабочего тока и упомянутого второго тока.
7. Схема по п.6, включающая в себя первую схему усреднения напряжения, включенную между затвором упомянутого третьего МОП-транзистора и упомянутыми первым и вторым МОП-транзисторами, причем упомянутая первая схема усреднения напряжения обеспечивает на упомянутом затворе упомянутого третьего МОП-транзистора первое усредненное напряжение, которое является средним значением упомянутых первого и второго напряжений, и включающая в себя вторую схему усреднения напряжения, включенную между затвором упомянутого шестого МОП-транзистора и упомянутыми четвертым и пятым МОП-транзисторами, причем упомянутая вторая схема усреднения напряжения обеспечивает на упомянутом затворе упомянутого шестого МОП-транзистора второе усредненное напряжение, которое является средним значением упомянутых третьего и четвертого напряжений.
8. Схема по п.7, в которой упомянутая первая схема усреднения напряжения включает в себя первый и второй резисторы, соответственно связанные с упомянутыми первым и вторым МОП-транзисторами и также связанные с упомянутым затвором упомянутого третьего МОП-транзистора, и в которой упомянутая вторая схема усреднения напряжения включает в себя третий и четвертый резисторы, соответственно связанные с упомянутым четвертым и пятым МОП-транзисторами и также связанные с упомянутым затвором упомянутого шестого МОП-транзистора.
9. Схема по п.5, включающая в себя первую схему усреднения напряжения включенную между затвором упомянутого третьего МОП-транзистора и упомянутыми первым и вторым МОП-транзисторами, причем упомянутая первая схема усреднения напряжения обеспечивает на упомянутом затворе упомянутого третьего МОП-транзистора первое усредненное напряжение, которое является средним значением упомянутых первого и второго напряжений, и включающая в себя вторую схему усреднения напряжения, включенную между затвором упомянутого шестого МОП-транзистора и упомянутыми четвертым и пятым МОП-транзисторами, причем упомянутая вторая схема усреднения напряжения обеспечивает на упомянутом затворе упомянутого шестого МОП-транзистора второе усредненное напряжение, которое является средним значением упомянутых третьего и четвертого напряжений.
10. Схема по п.2, включающая в себя первую схему усреднения напряжения, включенную между затвором упомянутого третьего МОП-транзистора и упомянутыми первым и вторым МОП-транзисторами, причем упомянутая первая схема усреднения напряжения обеспечивает на упомянутом затворе упомянутого третьего МОП-транзистора первое усредненное напряжение, которое является средним значением упомянутых первого и второго напряжений, и включающая в себя вторую схему усреднения напряжения, включенную между затвором упомянутого шестого МОП-транзистора и упомянутыми четвертым и пятым МОП-транзисторами, причем упомянутая вторая схема усреднения напряжения обеспечивает на упомянутом затворе упомянутого шестого МОП-транзистора второе усредненное напряжение, которое является средним значением упомянутых третьего и четвертого напряжений.
11. Схема по п.2, в которой упомянутый выходной каскад включает в себя дифференциальный преобразователь ток-напряжение для производства сигнала дифференциального напряжения в ответ на упомянутые третий и четвертый токи.
12. Схема по п.1, включающая в себя схему усреднения напряжения, включенную между затвором упомянутого третьего МОП-транзистора и упомянутыми первым и вторым МОП-транзисторами, причем упомянутая схема усреднения напряжения обеспечивает на упомянутом затворе упомянутого третьего МОП-транзистора третье напряжение, которое является средним значением упомянутых первого и второго напряжений.
13. Схема по п.12, в которой упомянутая схема усреднения напряжения включает в себя первый и второй резисторы, соответственно связанные с упомянутым первым и вторым МОП-транзисторами и также связанные с упомянутым затвором упомянутого третьего МОП-транзистора.
14. Схема по п.1, в которой затвор каждого из упомянутых первого и второго МОП-транзисторов соединен с их стоком.
15. Смеситель для преобразования входного сигнала, имеющего первую частоту, в выходной сигнал, имеющий вторую частоту ниже упомянутой первой частоты, посредством перемножения упомянутого входного сигнала с дополнительным сигналом, имеющим третью частоту, которая является разностью между упомянутой первой и упомянутой второй частотами, содержащий:
первый, второй, третий, четвертый, пятый и шестой МОП-транзисторы, имеющие общее отношение ширины канала к его длине;
первый и второй источники тока, которые соответственно обеспечивают первый и второй входные токи, которые соответственно отображают упомянутый входной сигнал и упомянутый дополнительный сигнал;
упомянутый первый и второй МОП-транзисторы, каждый связанный с упомянутым первым и вторым источниками тока, причем упомянутый первый МОП-транзистор производит первое напряжение как функцию упомянутых первого и второго входных токов и упомянутый второй МОП-транзистор производит второе напряжение как функцию упомянутых первого и второго входных токов;
упомянутый третий МОП-транзистор, связанный с упомянутым первым и вторым МОП-транзисторами для производства третьего тока как функции упомянутых первого и второго напряжений;
упомянутые четвертый и пятый МОП-транзисторы, каждый связанный с упомянутым первым и вторым источниками тока, причем упомянутый четвертый МОП-транзистор производит третье напряжение как функцию упомянутых первого и второго входных токов и упомянутый пятый МОП-транзистор производит четвертое напряжение как функцию упомянутых первого и второго входных токов;
упомянутый шестой МОП-транзистор связан с упомянутыми четвертым и пятым МОП-транзисторами для производства четвертого тока как функции упомянутых третьего и четвертого напряжений и
дифференциальный преобразователь ток-напряжение, связанный с упомянутыми третьим и шестым МОП-транзисторами для производства в ответ на упомянутые третий и четвертый токи дифференциального сигнала напряжения, отображающего упомянутый выходной сигнал.
16. Смеситель по п.15, включающий в себя третий источник тока, связанный с упомянутым МОП-транзистором и обеспечивающий рабочий ток для упомянутых МОП-транзисторов, упомянутые первый, второй и третий источники тока, объединяемые для производства соответственного тока в упомянутых первом, втором, четвертом и пятом МОП-транзисторах, причем упомянутый ток в упомянутых первом и втором МОП-транзисторах производится посредством объединения упомянутого рабочего тока с суммой упомянутых первого и второго токов и упомянутый ток в упомянутых четвертом и пятом МОП-транзисторах производится посредством объединения упомянутого рабочего тока с разностью упомянутых первого и второго токов.
17. Смеситель по п.15, включающий в себя первую схему усреднения напряжения, включенную между затвором упомянутого третьего МОП-транзистора и упомянутыми первым и вторым МОП-транзисторами, причем упомянутая первая схема усреднения напряжения обеспечивает на упомянутом затворе упомянутого третьего МОП-транзистора усредненное первое напряжение, которое является средним значением упомянутых первого и второго напряжений, и включающий в себя вторую схему усреднения напряжения, включенную между затвором упомянутого шестого МОП-транзистора и упомянутыми четвертым и пятым МОП-транзисторами, причем упомянутая вторая схема усреднения напряжения обеспечивает на упомянутом затворе упомянутого шестого МОП-транзистора второе усредненное напряжение, которое является средним значением упомянутых третьего и четвертого напряжений.
18. Смеситель по п.15, в котором затвор каждого упомянутого первого, второго, четвертого и пятого МОП-транзисторов соединен с их стоком.
19. Способ выполнения токового умножения со множеством МОП-транзисторов, имеющих обычное отношение ширины канала к его длине, содержащий:
обеспечение первого и второго входных токов, которые соответственно отображают первый и второй перемножаемые сомножители;
создание первого напряжения на первом из упомянутых МОП-транзисторов как функции упомянутых первого и второго входных токов;
создание второго напряжения на втором из упомянутых МОП-транзисторов как функции упомянутых первого и второго входных токов;
в третьем из упомянутых МОП-транзисторов производство третьего тока как функции упомянутых первого и второго напряжений и
создание в ответ на упомянутый третий ток сигнала произведения, отображающего произведение упомянутых первого и второго множителей.
20. Способ по п.19, включающий в себя производство на четвертом из упомянутых МОП-транзисторов третьего напряжения как функции упомянутых первого и второго входных токов, производство на пятом МОП-транзисторе упомянутого четвертого напряжения как функции упомянутых первого и второго входных токов, и дополнительно включающий в себя в шестом из упомянутых МОП-транзисторов, производство четвертого тока как функции упомянутых третьего и четвертого напряжений, и этап производства упомянутого сигнала произведения включает в себя производство упомянутого сигнала произведения в ответ на упомянутые третий и четвертый токи.