УСТРОЙСТВО ИЗМЕРЕНИЯ ЗАДЕРЖКИ СИГНАЛОВ ТОЧНОГО ВРЕМЕНИ В КАНАЛАХ СВЯЗИ

1. Устройство измерения задержки сигналов точного времени в каналах связи, содержащее первый делитель частоты с переменным коэффициентом деления, вход которого соединен с входом опорных импульсов устройства, а управляющий вход - с первым выходом блока управления режимами, второй и третий выход которого соединены соответственно с управляющими входами второго и третьего делителя частоты с переменными коэффициентами деления, а первый вход - с выходом первого релейно-фазового детектора, первый вход которого соединен с выходом первого делителя частоты с переменным коэффициентом деления, второй вход - с выходом второго делителя частоты с переменным коэффициентом деления и со вторым входом второго релейно-фазового детектора, первый вход которого соединен с выходом третьего делителя частоты с переменным коэффициентом деления, а выход - со вторым входом блока управления режимами, при этом на входы второго и третьего делителей частоты с переменным коэффициентами деления подаются соответственно импульсы дополнительного и измеряемого сигналов, отличающееся тем, что дополнительно введены вычислитель, управляющий вход которого соединен с дополнительным выходом блока управления режимами, выход - с управляющим входом блока управления режимами, счетчик тактовых импульсов, первый вход которого соединен с входом первого делителя частоты с переменным коэффициентом деления, второй вход - с вторым входом вычислителя, на который подается опорный сигнал времени, третий вход - с измеряемым сигналом времени, а выход - со счетным входом вычислителя, результирующий выход которого является выходом устройства.
2. Устройство по п.1, отличающееся тем, что вычислитель содержит сумматор, два счетчика, два дополнительных сумматора, коммутатор, формирователь данных измерения и фиксатор, при этом выход фиксатора соединен с первым управляющим входом сумматора, выход которого соединен с первым входом коммутатора, первый выход коммутатора соединен со вторым входом сумматора, второй выход - с входом второго счетчика, выход которого соединен с третьим входом коммутатора, третий выход - с вторым входом второго дополнительного сумматора, четвертый же выход коммутатора соединен со вторым входом первого дополнительного сумматора, а пятый выход - с входом первого счетчика, первый выход которого соединен со вторым входом коммутатора, а второй - со вторыми входами фиксатора и формирователя данных измерения, при этом выход второго дополнительного сумматора соединен с первым входом первого дополнительного сумматора, выход которого соединен с первым входом формирователя данных измерения, при этом на второй вход фиксатора подключен опорный сигнал времени, на третий вход фиксатора, третий вход сумматора, первый вход второго дополнительного сумматора и третий вход первого дополнительного сумматора подключен управляющий вход вычислителя, а на четвертый вход первого дополнительного сумматора и третий вход формирователя данных измерений подключен к счетному входу вычислителя, а выход формирователя данных измерения является выходом устройства.