Генератор трехфазного цифрового синусоидального сигнала с третьей гармоникой

Полезная модель относится к цифровой преобразовательной технике и может быть использована для синтеза трехфазного цифрового синусоидального сигнала с третьей гармоникой для инверторов напряжения электроприводов постоянного и переменного тока с цифровым управлением.
Известен генератор трехфазных синусоидальных сигналов (Патент СССР №1543534, Н03В В 27/00, опубл. 15.02.1990, БИПМ №6), содержащий блок управления, генератор переменной частоты, реверсивный счетчик, блоки постоянной памяти, цифроаналоговые преобразователи, сумматоры, блок коррекции.
Основным недостатком данного устройства является наличие аналогового преобразования и блоков постоянной памяти, что не позволяет получить схему в интегральном исполнении.
Наиболее близким по технической сущности к заявляемому техническому решению является генератор трехфазного цифрового синусоидального сигнала (Патент РФ №196141, Н03В 19/00, опубл. 18.02.2020, БИПМ №5), в котором используется формирование трех фаз цифрового синусоидального сигнала с фиксированным 120-градусным фазовым сдвигом.
Однако в данном устройстве сформированные выходные цифровые синусоидальные сигналы трехфазной системы при управлении инвертором напряжения не позволяют полностью использовать напряжение питания инвертора, т.е. потенциалы фаз всегда меньше напряжения питания.
Технический результат, получаемый при реализации заявляемой полезной модели, выражается в расширении функциональных возможностей за счет формирования трехфазной системы цифрового синусоидального сигнала с третьей гармоникой для инверторов напряжения, что позволяет повысить коэффициент использования напряжения питания на 15% без искажений формы токов в нагрузке (Анучин А.С. Системы управления электроприводов: учебник для ВУЗов. - М: Издательский дом МЭИ, 2015. С. 87).
Это достигается тем, что в устройство генератора трехфазного цифрового синусоидального сигнала, содержащего задающий генератор, выход которого соединен со счетчиком импульсов двоичного кода, выход старшего разряда соединен со входом делителя-счетчика шестифазного кода, введен блок преобразования, на входы которого поступают сигналы с делителя-счетчика шестифазного кода, выходы блока преобразования поступают на вторые входы коммутаторов, на первые входы которых поступают сигналы выходов счетчика импульсов двоичного кода, сигналы с блоков инвертирования и формирователя, выходы коммутаторов подаются на двухвходовой двоичный сумматор, выходной код которого и определяет трехфазный цифровой синусоидальный сигнал с третьей гармоникой.
На фиг. 1 приведена структурная электрическая схема предлагаемого устройства; на фиг. 2 - структурная электрическая схема 1-го канала, на фиг. 3 - диаграмма работы предлагаемого устройства.
Генератор трехфазного цифрового синусоидального сигнала с третьей гармоникой (фиг. 1) содержит задающий генератор прямоугольных импульсов фиксированной частоты 1, k-разрядный счетчик импульсов двоичного кода 2, делитель-счетчик шестифазного кода 3, формирователь сигнала 5, блоки инвертирования 4 и 6, блок преобразования 7, идентичные каналы 1-й, 2-й, 3-й, которые состоят из коммутаторов 8, 9 и двухвходового двоичного цифрового сумматора 10 (фиг. 2).
Предлагаемое устройство работает следующим образом.
+
1
k
k
1
6
1U
6U
1V
6V
1W
6W
Импульсы стабильной частоты ƒ=const с задающего генератора поступают на вход k-разрядного двоичного счетчика 2. Выход двоичного счетчика А={a…a} с выходным кодом изменяющимся от 0 до (2-1) поступает на вход блока инвертирования 4, где формируется сигнал  k-1 разряд двоичного счетчика 2 поступает на вход делителя-счетчика шестифазного кода 3, выходы которого {m…m} являются входами блока преобразования 7, на выходе которого формируются сигналы c…c, c…c, c…c в соответствии с выражениями
1U
6U
1V
6V
1W
6W
1
k
1
2
k
1
k
1
k
1
2
k
+
=1
+
+
+
=1
Выходные сигналы c…c, c…c, c…c с блока преобразования 7 поступают на вторые входы коммутаторов 8, 9. На первые входы коммутатора 8 поступают сигналы A={a…a] с двоичного счетчика 2, инвертированные сигналы  с блока инвертирования 4 и сигналы A=[a=а=…=a=1}. Сигнал Вформируется в блоке 5, на вход которого поступают сигналы A={a…a] с двоичного счетчика 2, в соответствии с выражением  и поступает на блок инвертирования 6. Сигналы B={b…b} с формирователя 5, инвертированные сигналы  с блока инвертирования 6 и сигналы B={b=b=…=b=1} поступают на первые входы коммутатора 9. На вторые входы коммутаторов 8, 9 поступают сигналы с блока преобразования 7, которые управляют работой коммутаторов 8 и 9 (в каждом канале) таким образом, что формируются двоичные цифровые коды синусоид с третьей гармоникой сохраняя 120-градусный фазовый сдвиг. Коммутаторы 8, 9 пропускают на выходы коды А' и В', которые поступают на входы сумматора 10, где реализуется арифметическая операция сложения, выходы которого являются шинами выходного сигнала.
Все преобразования в устройстве выполняются в дискретном виде, и возможна полная реализация в интегральном исполнении. Реализация предложенного устройства позволяет более эффективно использовать напряжение питания, при этом потенциалы фаз U, V, W инвертора напряжений, задаваемые выходными цифровыми кодами предлагаемого устройства, имеют форму, представленную на фиг. 3. Линейное напряжение - (U-V), (V-W), (W-U) - на выходе инвертора имеет форму синусоиды без третьей гармоники и образует трехфазную систему со взаимным 120-градусным фазовым сдвигом с увеличенной амплитудой.