УСТРОЙСТВО СОГЛАСУЮЩЕЕ

Полезная модель относится к вычислительной технике, а именно, к устройствам сопряжения интерфейсов для обмена данными между персональной электронной вычислительной машиной (ЭВМ) и приборами, использующими низковольтную дифференциальную передачу сигналов посредством интерфейса LVDS (Low Voltage Differential Signaling).
Наиболее близким к предлагаемому техническому решению является устройство сопряжения ЭВМ с приборами для измерения мощности (Патент на полезную модель RU №112463, МПК: G06F 13/00, 2012 г.), содержащее блок оптронной развязки, интерфейс устройства USB, блок обработки данных, включающий блок преобразования сигналов и микроконтроллер. При этом первый вход - выход интерфейса устройства USB подключен к входу - выходу электронной вычислительной машины (ЭВМ), а его второй вход - выход подключен к первому входу - выходу блока преобразования сигналов, а также первый выход интерфейса устройства USB соединен со вторым входом блока преобразования сигналов, выход которого соединен со вторым входом микроконтроллера, второй вход - выход блока преобразования сигналов соединен с первым входом - выходом микроконтроллера, выход микроконтроллера соединен с первым входом блока оптронной развязки, второй вход которого соединен с выходом прибора для измерения мощности, второй выход блока оптронной развязки соединен с третьим входом микроконтроллера, причем блок преобразования сигналов и микроконтроллер выполнены с возможностью приема команд, формируемых ЭВМ под управлением программы ввода - вывода и, в зависимости от команды, считывания измеренных значений мощности в виде параллельного двоичного кода, передачи их в ЭВМ и вывода измерительных значений мощности на экран
ЭВМ или формирования сигналов управления режимом работы прибора для измерения мощности.
Данное устройство обеспечивает согласование ЭВМ, использующей сигналы транзисторно-транзисторной логики (TTL), с приборами для измерения мощности, но при этом оно не подходит для согласования ЭВМ с приборами, использующими интерфейс низковольтной дифференциальной передачи сигналов (LVDS).
Технический результат заявляемой полезной модели направлен на создание устройства согласующего, обеспечивающего интерфейсное согласование между электронной вычислительной машиной, использующей сигналы транзисторно-транзисторной логики (TTL), и приборами, использующими интерфейс управления с действующими LVDS уровнями.
Технический результат достигается тем, что устройство согласующее содержит первый блок преобразования сигналов, второй блок преобразования сигналов. При этом блок обработки данных выполнен с возможностью подключения к его входу-выходу ЭВМ, а к его второму входу - первого выхода блока преобразования, коммутации и защиты (БПКиЗ), его выход соединен с первым входом первого блока преобразования сигналов. Первый блок преобразования сигналов выполнен с возможностью подключения первого входа многоканального приемопередающего модуля (МКППМ) к его выходу, являющемуся выходом сигналов интерфейса LVDS, и третьего выхода БПКиЗ к его второму входу. Второй блок преобразования сигналов выполнен с возможностью подключения выхода МКППМ к его первому входу, являющемуся входом сигналов интерфейса LVDS, и второго выхода БПКиЗ к его второму входу. Первый вход блока обработки данных соединен с выходом второго блока преобразования сигналов.
Сущность полезной модели поясняется рисунком, на котором представлена структурная схема устройства согласующего.
Устройство согласующее (Фиг. 1) включает блок обработки данных (БОД) 1, первый блок преобразования сигналов (БПС1) 2, второй блок преобразования сигналов (БПС2) 3. БОД 1 выполнен с возможностью подключения к его входу-выходу ЭВМ 4, а к его второму входу - первого выхода БПКиЗ 5. При этом выход БОД 1 соединен с первым входом БПС1 2, который выполнен с возможностью подключения первого входа МКППМ 6 к его выходу, являющемуся выходом сигналов интерфейса LVDS, и третьего выхода БПКиЗ 5 к его второму входу. БПС2 3 выполнен с возможностью подключения выхода МКППМ 6 к его первому входу, являющемуся входом сигналов интерфейса LVDS, и второго выхода БПКиЗ 5 к его второму входу. Выход БПС2 3 подключен к первому входу БОД 1. Четвертый выход БПКиЗ 5 подключен ко второму входу МКППМ 6, а его вход соединен с источником питания 7.
БОД 1, реализованный на интегральной схеме EPF10K30 фирмы «Altera», преобразует сигналы TTL от ЭВМ 4 в сигналы интерфейса LVTTL (Low Voltage Transistor-Transistor Logic) БПС1 2. БПС1 2, реализованный на микросхеме SN65LVDS31 фирмы «Texas Instruments)), преобразует выходные сигналы БОД 1 и формирует входные сигналы интерфейса LVDS для МКППМ 6. Выходные сигналы интерфейса LVDS с МКППМ 6 поступают на первый вход БПС2 3, реализованный на микросхеме SN65LVDS32 фирмы «Texas Instruments)), с выхода которого формируются сигналы интерфейса LVTTL для БОД 1 и поступают на его первый вход. БОД 1 в свою очередь формирует команды TTL для ЭВМ 4.
В ЭВМ 4 используется плата ввода-вывода PIO-D48U фирмы «ICP DAC». Интерфейс платы PIO-D48U состоит из трех 8-битных портов ввода-вывода - Port A, Port В, Port С (PA, РВ, PC). Для приема - передачи сигналов порты используют TTL.
Напряжения питания +5В, +48В от источника питания 7 поступают на вход БПКиЗ 5. БПКиЗ 5 коммутирует питающие напряжения +5В, +48В,
которые поступают с его четвертого выхода на второй вход МКППМ 6. При этом для МКППМ 6 должна быть соблюдена последовательность подачи питающих напряжений. Для исключения неправильной последовательности подачи питающих напряжений в БПКиЗ 5 на каждой из линий питания +5В и +48В установлена защита от короткого замыкания, реализованная на плавких предохранителях, размыкающих цепь при превышении значения реального тока значения номинала установленного предохранителя. БПКиЗ 5 преобразует коммутированное напряжение +5В в напряжения: +3,ЗВ, поступающее на второй вход БОД 1 для питания портов PA, РВ, PC, на второй вход БПС1 2, и второй вход БПС2 3, и напряжение +2,5В для питания ядра БОД 1. Преобразование напряжения +5В реализовано на интегральной микросхеме TPS767D325 фирмы «Texas Instruments)).
Работа устройства согласующего осуществляется следующим образом.
Программа ввода-вывода для ЭВМ 4 выставляет на линиях портов РА, РВ, PC параллельные двоичные данные, в соответствии с выбранной командой управления. БОД 1 считывает состояние линий портов РА, РВ, PC, записывая их в свои внутренние регистры, формирует на выходе последовательные двоичные данные интерфейса LVTTL и передает их на первый вход БПС1 2. На первом входе БПС1 2 выделено четыре линии связи для приема сигналов интерфейса LVTTL и одна - для управления запретом - разрешением преобразования сигналов. БПС1 2, при наличии на входной линии связи для управления запретом - разрешением преобразования сигнала логической единицы, преобразует на каждой из четырех входных линий связи сигналы интерфейса LVTTL в пару дифференциальных сигналов интерфейса LVDS и передает их на первый вход МКППМ 6. МКППМ 6 выделяет из дифференциальных сигналов интерфейса LVDS код команды и данные, необходимые для выполнения операции (включение - отключение каналов приема -
передачи МКППМ 6, запись - стирание информации во flash-память МКППМ 6, выбор режима работы на прием или на передачу), по завершению которой на выходе МКППМ 6 формируются входные сигналы для БПС2 3, которые поступают на его первый вход. На первом входе БПС2 3 выделено восемь линий связи для приема сигналов интерфейса LVDS, которые преобразуются в сигналы интерфейса LVTTL, и поступают на первый вход БОД 1, где сохраняются во внутренних регистрах для последующей передачи данных TTL на ЭВМ 4. Из регистров каждый полученный бит данных выставляется на соответствующий вывод порта РА, РВ или PC для передачи на ЭВМ 4. Программа ввода-вывода для ЭВМ 4 циклически с периодом порядка 100 мкс считывает состояния портов РА, РВ, PC и при наличии на них данных, выводит их в интерфейс пользователя.