СПОСОБ КОДИРОВАНИЯ И УСТРОЙСТВО КОДИРОВАНИЯ ДЛЯ ПОЛЯРНОГО КОДА

1. Способ полярного кодирования, содержащий этапы, на которых определяют, что полезная нагрузка полезной нагрузки широковещательной сигнализации содержит D битов проверки циклическим избыточным кодом (CRC) и M предсказуемых информационных битов; отображают M предсказуемых информационных битов в M информационных битов низкой надежности в K информационных битах полярного кода соответственно и отображают D битов проверки циклическим избыточным кодом (CRC) в D информационных битов высокой надежности в оставшихся информационных битах из K информационных битов для получения отображенных битов, при этом M < K, и все из D, M и K являются положительными целыми числами; выполняют полярное кодирование в отношении отображенных битов для получения закодированных битов; и отправляют закодированные биты.
1
2
3
1
2
3
1
2
3
2. Способ кодирования по п.1, в котором M предсказуемых информационных битов содержат одно или более из следующих объединений битов: M битов первого типа, M битов второго типа или M битов третьего типа, где бит первого типа является зарезервированным битом, бит второго типа содержит информационный бит, значение которого остается неизменным, бит третьего типа является предсказуемым информационным битом, значение которого является содержимым информации временной последовательности и изменяется, все из M, M и M являются положительными целыми числами, M <= M, M <= M и M <= M.
1
2
1
3
1
1
2
2
1
1
3
3
3. Способ кодирования по п.1, в котором, когда M предсказуемых информационных битов содержат M битов первого типа и M битов второго типа или содержат M зарезервированных битов и M битов второго типа, то M битов первого типа отображаются в M информационных битов низкой надежности в M информационных битах, и M битов второго типа отображаются в M информационных битов низкой надежности в оставшихся информационных битах из M информационных битов; или M битов первого типа отображаются в M информационных битов низкой надежности в M информационных битах, и M битов второго типа отображаются в M информационных битов низкой надежности в оставшихся информационных битах из M информационных битов.
1
2
3
1
1
2
2
1
3
3
1
2
4. Способ кодирования по п.2, в котором, когда M предсказуемых информационных битов содержат M битов первого типа, M битов второго типа и M битов третьего типа, то M битов первого типа отображаются в M информационных битов низкой надежности в M информационных битах; M битов второго типа отображаются в M информационных битов низкой надежности в (M-M) информационных битах; и M битов третьего типа отображаются в M информационных битов низкой надежности в (M-M-M) битах.
5. Способ кодирования по п.1, в котором полезная нагрузка дополнительно содержит J непредсказуемых информационных битов; и J непредсказуемых информационных битов отображаются в J информационных битов низкой надежности в (K-M-D) информационных битах, при этом J < K, и J является положительным целым числом.
6. Способ кодирования по пп.1-5, в котором M информационных битов низкой надежности содержат M информационных битов, надежность которых меньше предварительно установленного порогового значения, или M информационных битов низкой надежности содержат M информационных битов самой низкой надежности в K информационных битах.
7. Способ кодирования по пп.1-6, в котором значение надежности информационного бита определяется на основе битовой емкости, параметра Бхаттачария расстояния Бхаттачария или вероятности ошибки.
8. Устройство полярного кодирования, содержащее процессор, выполненный с возможностью: определять, что полезная нагрузка полезной нагрузки широковещательной сигнализации содержит D битов проверки циклическим избыточным кодом (CRC) и M предсказуемых информационных битов; отображать M предсказуемых информационных битов в M информационных битов низкой надежности в K информационных битах полярного кода соответственно и отображать D битов проверки циклическим избыточным кодом (CRC) в D информационных битов высокой надежности в оставшихся информационных битах из K информационных битов для получения отображенных битов, при этом M < K, и все из D, M и K являются положительными целыми числами; и выполнять полярное кодирование в отношении отображенных битов для получения закодированных битов.
1
2
3
1
2
3
1
2
3
9. Устройство кодирования по п.8, при этом M предсказуемых информационных битов содержат одно или более из следующих объединений битов: M битов первого типа, M битов второго типа или M битов третьего типа, при этом бит первого типа является зарезервированным битом, бит второго типа содержит информационный бит, значение которого остается неизменным, бит третьего типа является предсказуемым информационным битом, значение которого является содержимым информации временной последовательности и изменяется, все из M, M и M являются положительными целыми числами, M <= M, M <= M и M <= M.
1
2
1
3
1
1
2
2
1
1
3
3
10. Устройство кодирования по п.9, при этом, когда M предсказуемых информационных битов содержат M битов первого типа и M битов второго типа или содержат M зарезервированных битов и M битов второго типа, то M битов первого типа отображаются в M информационных битов низкой надежности в M информационных битах; и процессор конкретно выполнен с возможностью: отображать M битов второго типа в M информационных битов низкой надежности в оставшихся информационных битах из M информационных битов; или отображать M битов первого типа в M информационных битов низкой надежности в M информационных битах; и отображать M битов второго типа в M информационных битов низкой надежности в оставшихся информационных битах из M информационных битов.
1
2
3
1
1
2
2
1
3
3
1
2
11. Устройство кодирования по п.9, при этом, когда M предсказуемых информационных битов содержат M битов первого типа, M битов второго типа и M битов второго типа, то M битов первого типа отображаются в M информационных битов низкой надежности в M информационных битах; и процессор дополнительно выполнен с возможностью отображать M битов второго типа в M информационных битов низкой надежности в (M-M) информационных битах; и отображать M битов третьего типа в M информационных битов низкой надежности в (M-M-M) битах.
12. Устройство кодирования по п.8, в котором полезная нагрузка дополнительно содержит J непредсказуемых информационных битов, и процессор дополнительно выполнен с возможностью отображать J непредсказуемых информационных битов в J информационных битов низкой надежности в (K-M-D) информационных битах, при этом J < K, и J является положительным целым числом.
13. Устройство кодирования по любому из пп.8-12, при этом M информационных битов низкой надежности содержат M информационных битов, надежность которых меньше предварительно установленного порогового значения, или M информационных битов низкой надежности содержат M информационных битов самой низкой надежности в K информационных битах.
14. Устройство кодирования по любому из пп.8-13, при этом значение надежности информационного бита определяется на основе битовой емкости, параметра Бхаттачария расстояния Бхаттачария или вероятности ошибки.
15. Способ полярного кодирования, содержащий этапы, на которых определяют, что полезная нагрузка полезной нагрузки широковещательной сигнализации содержит D битов проверки циклическим избыточным кодом (CRC) и M предсказуемых информационных битов; отображают M предсказуемых информационных битов соответственно в M подканалов низкой надежности в подканалах, соответствующих K информационным битам полярного кода, и отображают D битов проверки циклическим избыточным кодом (CRC) в D подканалов высокой надежности в подканалах, соответствующих оставшимся информационным битам из K информационных битов, для получения отображенных битов, при этом M < K, и все из D, M и K являются положительными целыми числами; выполняют полярное кодирование в отношении отображенных битов для получения закодированных битов; и отправляют закодированные биты.
1
2
3
4
5
1
2
3
4
5
16. Способ кодирования по п.15, в котором M предсказуемых информационных битов содержат одно или более из следующих объединений битов: M битов первого типа, M битов второго типа, M битов третьего типа, M битов четвертого типа или M битов пятого типа, причем бит первого типа является зарезервированным битом, бит второго типа содержит информационный бит, значение которого остается неизменным, бит третьего типа является предсказуемым информационным битом, значение которого является содержимым информации временной последовательности и изменяется, бит четвертого типа является непредсказуемым информационным битом, а бит пятого типа принадлежит разным типам битов в разных сценариях; и все из M, M, M, M и M являются положительными целыми числами и меньше или равны M.
1
2
1
1
2
2
1
17. Способ кодирования по п.15 или 16, в котором M предсказуемых информационных битов содержат M битов первого типа и M битов второго типа, и отображение M предсказуемых информационных битов соответственно в M подканалов низкой надежности в подканалах, соответствующих K информационным битам полярного кода, конкретно содержит этапы, на которых отображают M битов первого типа в M подканалов низкой надежности в M подканалах, при этом M подканалов являются M подканалами низкой надежности в подканалах, соответствующих K информационным битам полярного кода; и отображают M битов второго типа в M информационных битов низкой надежности в (M-M) подканалах.
1
2
3
1
1
2
2
1
3
3
1
2
18. Способ кодирования по п.15 или 16, в котором M предсказуемых информационных битов содержат M битов первого типа, M битов второго типа и M битов третьего типа, и отображение M предсказуемых информационных битов соответственно в M подканалов низкой надежности в подканалах, соответствующих K информационным битам полярного кода, конкретно содержит этапы, на которых отображают M битов первого типа в M подканалов низкой надежности в M подканалах; отображают M битов второго типа в M информационных битов низкой надежности в (M-M) подканалах; и отображают M битов третьего типа в M информационных битов низкой надежности в (M-M-M) подканалах.
5
5
5
5
1
5
5
2
5
5
3
5
5
4
5
5
2
2
3
3
19. Способ кодирования по п.15 или 16, в котором M предсказуемых информационных битов содержат M битов пятого типа, и отображение M битов пятого типа в M информационных битов низкой надежности в M информационных битах конкретно содержит этап, на котором отображают M битов пятого типа в одно или более объединений подканалов ниже, при этом одно или более объединений подканалов содержат M подканалов в подканалах, соответствующих (M+M) битам первого типа, M подканалов в подканалах, соответствующих (M+M) битам второго типа, M подканалов в подканалах, соответствующих (M+M) битам второго типа, M подканалов в подканалах, соответствующих (M+M) битам четвертого типа, или M подканалов между M подканалами, соответствующими M битам второго типа, и M подканалами, соответствующими M битам третьего типа.
20. Способ кодирования по п.15, в котором полезная нагрузка дополнительно содержит J непредсказуемых информационных битов; и J непредсказуемых информационных битов отображаются в J подканалов низкой надежности в (K-M-D) подканалах, при этом J < K, и J является положительным целым числом.
21. Устройство полярного кодирования, содержащее процессор, выполненный с возможностью: определять, что полезная нагрузка полезной нагрузки широковещательной сигнализации содержит D битов проверки циклическим избыточным кодом (CRC) и M предсказуемых информационных битов; отображать M предсказуемых информационных битов соответственно в M подканалов низкой надежности в подканалах, соответствующих K информационным битам полярного кода, и отображать D битов проверки циклическим избыточным кодом (CRC) в D подканалов высокой надежности в подканалах, соответствующих оставшимся информационным битам из K информационных битов, для получения отображенных битов, при этом M < K, и все из D, M и K являются положительными целыми числами; и выполнять полярное кодирование в отношении отображенных битов для получения кодированных битов.
1
2
3
4
5
1
2
3
4
5
22. Устройство кодирования по п.21, при этом M предсказуемых информационных битов содержат одно или более из следующих объединений битов: M битов первого типа, M битов второго типа, M битов третьего типа, M битов четвертого типа или M битов пятого типа, причем бит первого типа является зарезервированным битом, бит второго типа содержит информационный бит, значение которого остается неизменным, бит третьего типа является предсказуемым информационным битом, значение которого является содержимым информации временной последовательности и изменяется, бит четвертого типа является непредсказуемым информационным битом, и бит пятого типа принадлежит разным типам битов в разных сценариях; и все из M, M, M, M и M являются положительными целыми числами и меньше или равны M.
1
2
1
1
2
2
1
23. Устройство кодирования по п.20 или 21, в котором процессор конертно выполнен с возможностью: когда M предсказуемых информационных битов содержат M битов первого типа и M битов второго типа, отображать M битов первого типа в M подканалов низкой надежности в M подканалах, при этом M подканалов являются M подканалами низкой надежности в подканалах, соответствующих K информационным битам полярного кода; и отображать M битов второго типа в M информационных битов низкой надежности в (M-M) подканалах.
1
2
3
1
1
2
2
1
3
3
1
2
24. Устройство кодирования по п.20 или 21, в котором процессор конкретно выполнен с возможностью: когда M предсказуемых информационных битов содержат M битов первого типа, M битов второго типа и M битов третьего типа, отображать M битов первого типа в M подканалов низкой надежности в M подканалах; отображать M битов второго типа в M информационных битов низкой надежности в (M-M) подканалах; и отображать M битов третьего типа в M информационных битов низкой надежности в (M-M-M) подканалах.
5
5
5
1
5
5
2
5
5
3
5
5
4
5
5
2
2
3
3
25. Устройство кодирования по п.20 или 21, в котором процессор конкретно выполнен с возможностью: когда M предсказуемых информационных битов содержат M битов пятого типа, отображать M битов пятого типа в одно или более объединений подканалов ниже, при этом одно или более объединений подканалов содержат M подканалов в подканалах, соответствующих (M+M) битам первого типа, M подканалов в подканалах, соответствующих (M+M) битам второго типа, M подканалов в подканалах, соответствующих (M+M) битам второго типа, M подканалов в подканалах, соответствующих (M+M) битам четвертого типа, или M подканалов между M подканалами, соответствующими M битам второго типа, и M подканалами, соответствующими M битам третьего типа.
26. Устройство кодирования по п.20, в котором полезная нагрузка дополнительно содержит J непредсказуемых информационных битов, и процессор дополнительно выполнен с возможностью отображать J непредсказуемых информационных битов в J подканалов низкой надежности в (K-M-D) подканалах, при этом J < K, и J является положительным целым числом.
27. Устройство полярного кодирования, содержащее процессор и память, при этом память хранит группу программ, процессор выполнен с возможностью вызова программ, хранящихся в памяти, и когда программы исполняются, обеспечивается выполнение процессором способа согласно любому из пп.15-20.
28. Машиночитаемый носитель данных, содержащий инструкций, при этом, когда инструкции исполняются на компьютере, обеспечивается выполнение компьютером способа по любому из пп.15-20.
29. Способ полярного кодирования, содержащий этапы, на которых вводят битовую последовательность, причем битовая последовательность содержит биты, которые представляют временную последовательность, причем биты, которые представляют временную последовательность, содержат индекс блока синхронизации (SSBI) временной последовательности; выполняют перемежение и отображение в отношении битовой последовательности и выводят перемеженную битовую последовательность, причем SSBI отображается в набор последовательности, соответствующий перемеженной битовой последовательности, и набор последовательности представляет собой {2, 3, 5}; присоединяют d битов проверки циклическим избыточным кодом (CRC) к перемеженной битовой последовательности для получения соединенной битовой последовательности, при этом d является положительным целым числом; выполняют перемежение с распределенной проверкой циклическим избыточным кодом (D-CRC) в отношении соединенной битовой последовательности на основе шаблона перемежения с D-CRC для вывода перемеженной с D-CRC битовой последовательности; выполняют полярное кодирование в отношении перемеженной с D-CRC битовой последовательности; и выводят полярно-кодированные биты.
30. Способ кодирования по п.29, в котором биты, которые представляют временную последовательность, дополнительно содержат указатель половинного кадра (HFI), при этом способ дополнительно содержит этап, на котором отображают HFI в бит с наименьшим натуральным порядковым номером в наборе информационных битов, причем набор информационных битов является набором битов, который получен посредством сортировки, с начала в конец, натуральных порядковых номеров подканалов, соответствующих полярным информационным битам.
31. Способ кодирования по п.29, в котором выполнение полярного кодирования в отношении перемеженной с D-CRC битовой последовательности конкретно содержит этап, на котором отображают биты, которые представляют временную последовательность в перемеженной с D-CRC битовой последовательностью, в полярные подканалы оставшихся подканалов, которые получены после того, как подканалы, занятые d CRC битами, исключены из полярных подканалов.
32. Способ кодирования по п.29, в котором d равно 24.
33. Способ кодирования по любому из пп.29-32, в котором шаблон перемежения с D-CRC представляет собой (0 2 3 5 7 10 11 12 14 15 18 19 21 24 26 30 31 32 1 4 6 8 13 16 20 22 25 27 33 9 17 23 28 34 29 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55).
34. Способ кодирования по п.29, в котором выполнение перемежения и отображения в отношении битовой последовательности конкретно представляет собой: когда биты, которые представляют временную последовательность, представляют собой SFN, часть SFN отображается в поднабор в наборе последовательности, соответствующем перемеженной битовой последовательности, и поднабор представляет собой {10, 30, 8, 17, 18, 23, 16} или поднабор представляет собой {6, 10, 30, 8, 17, 18, 23}.
35. Устройство полярного кодирования, содержащее процессор и память, при этом память хранит группу программ, процессор выполнен с возможностью вызова программ, хранящихся в памяти, и когда программы исполняются, обеспечивается выполнение процессором способа согласно любому из пп.29-34.
36. Машиночитаемый носитель данных, содержащий инструкций, при этом, когда инструкции исполняются на компьютере, обеспечивается выполнение компьютером способа по любому из пп.29-34.
37. Устройство кодирования, при этом устройство выполнено с возможностью осуществлять способ по любому из пп.29-34.
38. Устройство для кодирования, содержащее средство для получения первой битовой последовательности, причем первая битовая последовательность содержит бит для указания временной привязки, при этом бит для указания временной привязки содержит набор битов для указания индекса блока сигнала синхронизации (SSBI); средство для перемежения первой битовой последовательности для получения перемеженной последовательности, при этом набор битов для указания SSBI размещается в наборе в перемеженной последовательности, каковой набор представляет собой {2, 3, 5}; средство для добавления d битов проверки циклическим избыточным кодом (CRC) к перемеженной последовательности для получения второй битовой последовательности, при этом d является положительным целым числом; средство для выполнения перемежения с распределенной CRC (D-CRC) в отношении второй битовой последовательности согласно шаблону перемежения D-CRC для получения второй перемеженной последовательности; средство для полярного кодирования второй перемеженной последовательности для получения кодированной последовательности; и средство для вывода кодированной последовательности.
39. Устройство по п.38, при этом биты для указания временной привязки дополнительно содержат один бит для указания указателя полукадра (HFI), причем этот один бит для указания HFI размещен в позиции бита с наименьшим порядковым номером в наборе информационных битов, при этом набор информационных битов является набором, упорядоченным в порядке возрастания на основе порядковых номеров по меньшей мере одного подканала, соответствующего информационным битам полярного подканала с начала перемеженной последовательности.
40. Устройство по п.38, в котором средство для выполнения перемежения с распределенной CRC (D-CRC) в отношении второй битовой последовательности дополнительно содержит то, что по меньшей мере один бит для указания временной привязки во второй битовой последовательности размещается в по меньшей мере одной позиции бита, соответствующей оставшимся полярным подканалам за исключением подканалов d битов CRC.
41. Устройство по п.38, при этом d равно 24.
42. Устройство по любому из пп.38-41, при этом шаблон перемежения представляет собой (0 2 3 5 7 10 11 12 14 15 18 19 21 24 26 30 31 32 14 6 8 13 16 20 22 25 27 33 9 17 23 28 34 29 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55).
43. Устройство по п.38, при этом биты для указания временной привязки дополнительно содержат набор битов для указания номера системного кадра (SFN), причем часть набора битов для указания SFN размещены в наборе, каковой набор содержит {10, 30， 8， 17， 18， 23， 16} или {6, 10, 30, 8, 17, 18, 23}.