ПОЛУПРОВОДНИКОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1. Полупроводниковое запоминающее устройство, содержащее:
матрицу ячеек запоминающего устройства, содержащую ячейки запоминающего устройства;
резервную область, содержащую резервные ячейки, которые используются вместо сбойных ячеек в матрице ячеек запоминающего устройства;
первые числовые шины, подключенные к матрице ячеек запоминающего устройства;
вторые числовые шины, подключенные к резервной области;
первый декодер строк, выполненный с возможностью осуществлять выбор из первых числовых шин на основе адреса строки;
схему определения, выполненную с возможностью определять, требуется ли или нет операция замены резервной областью, на основе резервного адреса, включенного в адрес строки; и
второй декодер строк, выполненный с возможностью осуществлять выбор из вторых числовых шин на основе результата определения посредством схемы определения,
при этом адрес строки включает в себя первый адрес строки и второй адрес строки, вводимые по порядку способом разделения времени, и
первый адрес строки включает в себя весь резервный адрес.
2. Устройство по п. 1, в котором схема определения начинает операцию определения сразу после того, как вводится первый адрес строки.
3. Устройство по п. 1, дополнительно содержащее наборы плавких перемычек, выполненные с возможностью сохранять адреса сбоев, идентифицирующие числовые шины, подключенные к сбойным ячейкам в матрице ячеек запоминающего устройства,
при этом схема определения определяет, совпадает ли или нет резервный адрес с одним из адресов сбоев, сохраненных в наборах плавких перемычек.
4. Устройство по п. 1, в котором:
первый адрес строки вводится вместе с первой командой, и
второй адрес строки вводится вместе со второй командой.
5. Устройство по п. 4, в котором вторая команда представляет собой команду активации для считывания данных из группы ячеек запоминающего устройства, подключенных к числовой шине, соответствующей адресу строки.
6. Устройство по п. 1, в котором каждая из ячеек запоминающего устройства включает в себя элемент с магниторезистивным эффектом.
7. Полупроводниковое запоминающее устройство, содержащее:
матрицу ячеек запоминающего устройства, содержащую ячейки запоминающего устройства;
резервную область, содержащую резервные ячейки, которые используются вместо сбойных ячеек в матрице ячеек запоминающего устройства;
первые числовые шины, подключенные к матрице ячеек запоминающего устройства;
вторые числовые шины, подключенные к резервной области;
первый декодер строк, выполненный с возможностью осуществлять выбор из первых числовых шин на основе адреса строки;
схему определения, выполненную с возможностью определять, требуется ли или нет операция замены резервной областью, на основе резервного адреса, включенного в адрес строки; и
второй декодер строк, выполненный с возможностью осуществлять выбор из вторых числовых шин на основе результата определения посредством схемы определения,
при этом адрес строки включает в себя первый адрес строки и второй адрес строки, вводимые по порядку способом разделения времени, и
первый адрес строки включает в себя часть резервного адреса.
8. Устройство по п. 7, в котором схема определения начинает операцию определения сразу после того, как вводится первый адрес строки.
9. Устройство по п. 7, дополнительно содержащее наборы плавких перемычек, выполненные с возможностью сохранять адреса сбоев, идентифицирующие числовые шины, подключенные к сбойным
ячейкам в матрице ячеек запоминающего устройства,
при этом схема определения определяет, совпадает ли или нет резервный адрес с одним из адресов сбоев, сохраненных в наборах плавких перемычек.
10. Устройство по п. 9, в котором:
каждый из наборов плавких перемычек содержит элементы-плавкие перемычки,
первая группа элементов-плавких перемычек, включенная в наборы плавких перемычек и относящаяся к первому адресу строки, размещается на удалении от арифметической схемы, выполненной с возможностью определять соответствие между адресами, и
вторая группа элементов-плавких перемычек, включенная в наборы плавких перемычек и относящаяся ко второму адресу строки, размещается ближе к арифметической схеме, чем первая группа элементов-плавких перемычек.
11. Устройство по п. 7, в котором:
первый адрес строки вводится вместе с первой командой, и
второй адрес строки вводится вместе со второй командой.
12. Устройство по п. 11, в котором вторая команда представляет собой команду активации для считывания данных из группы ячеек запоминающего устройства, подключенных к числовой шине, соответствующей адресу строки.
13. Устройство по п. 7, в котором каждая из ячеек запоминающего устройства включает в себя элемент с магниторезистивным эффектом.