ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ШИРОКОПОЛОСНОГО СИГНАЛА

Полезная модель относится к области электротехники, в частности к устройствам обработки широкополосных сигналов (ШПС) и предназначена для цифровой обработки ШПС в аппаратуре управления различного назначения.
Системы передачи информации с ШПС находят все более широкое применение, что определяется рядом их достоинств. К ним можно отнести кодовую адресацию большого числа абонентов, совместимость с работой узкополосных систем, а также высокую скрытность работы в эфире.
Применение ШПС усложняет аппаратуру формирования и обработки сигнала. Причем, чем больше база ШПС, тем сложнее изготовить такую аппаратуру. Высокой помехозащищенности можно добиться при формировании ШПС с использованием фазоманипулированных (ФМ) сигналов. Известны устройства - согласованные фильтры для обработки ФМ ШПС, которые содержат цифровой полосовой фильтр, многоотводную линию задержки с N отводами, N канальных усилителей, фазовращатель и выходной сумматор. (Варакин Л.Е. Системы связи с шумопоподобными сигналами. М.: Радио и связь, 1985 г.- с.350).
Это техническое решение принято нами за прототип. Количество каналов в таком согласованном фильтре возрастает с количеством элементов N в ШПС. Чем больше база сигнала, тем сложнее будет устройство обработки сигнала.
Таким образом, недостатками существующих согласованных фильтров, используемых для обработки ШПС, является сложность изготовления, которая возрастает с увеличением базы сигнала.
Техническим результатом полезной модели является расширение арсенала цифровых устройств обработки ШПС и упрощение их конструкции
при переходе к цифровой обработке сигнала, с сохранением импульсных характеристик.
Данный технический результат достигается тем, что в устройство, содержащее квазиоптимальный цифровой полосовой фильтр и сумматор, вводятся между фильтром и сумматором последовательно установленные амплитудный ограничитель, оперативное запоминающее устройство и логический перемножитель, первый вход которого соединен с выходом оперативного запоминающего устройства, а второй вход - с постоянным запоминающим устройством, выход логического перемножителя бинарных сигналов соединен со входом сумматора. Кроме того, в качестве перемножителя использована интегральная микросхема ЛП2 564 серии, а сумматор выполнен на счетчике ИЕ11 564 серии.
В полезной модели для обработки ШПС используется только один канал с цифровым фильтром, согласованным с блоком ФМ сигнала. Причем количество каналов не меняется с возрастанием базы сигнала.
На фиг.1 представлена схема цифрового устройства для обработки широкополосного сигнала. Устройство содержит квазиоптимальный цифровой полосовой фильтр 1, в качестве которого использована система из 2-х связанных контуров с критической связью, амплитудный ограничитель 2, который на основной промежуточной частоте может быть реализован на усилителе с большим коэффициентом усиления, оперативное запоминающее устройство ОЗУ 3, емкость которого определяется выбранной длинной блока ФМ сигнала (в качестве ОЗУ нами использована экономичная КМОП интегральная микросхема 564 серии с организацией К), постоянное запоминающее устройство ПЗУ 4, в ячейках которого записана эталонная кодовая комбинация ФМ сигнала, логический перемножитель 5 бинарных сигналов, в качестве которого используется интегральная микросхема ЛП2 564 серии и сумматор 6, выполненный на реверсивном счетчике типа ИЕ 11 564 серии.
Цифровое устройство для обработки широкополосного сигнала работает
следующим образом. Широкополосный ФМ сигнал поступает на вход квазиоптимального цифрового полосового фильтра 1, согласованного с элементом сигнала, который пропускает сигнал без искажений и осуществляет подавление помех за пределами спектра полезного сигнала, с выхода фильтра 1 сигнал поступает на вход амплитудного ограничителя 2, который выполняет ограничение сигнала на двух уровнях (0 и 1).После ограничителя сигнал в виде последовательности прямоугольных импульсов поступает на вход ОЗУ 3 и с частотой стробирования, например, с частотой четыре отсчета на период в виде 1 и 0 записывается в ОЗУ 3. С выходов схем ОЗУ 3 (с шагом четыре ячейки) и ПЗУ 4 сигналы поступают на входы логического перемножителя 5 бинарных сигналов. При совпадении эталонного и принимаемого сигналов в сумматоре накапливаются количество импульсов в идеале равное количеству элементарных посылок в обрабатываемом сигнале. Результаты перемножения накапливаются в сумматоре 6.
Таким образом, предложенное нами цифровое устройство позволяет упростить конструкцию и сделать процесс изготовления более удобным, получить устройство обработки ШПС со стабильными параметрами при использовании только одного канала независимо от базы сигнала.