УСТРОЙСТВО ПАРАЛЛЕЛЬНОГО УПРАВЛЕНИЯ РАСПРЕДЕЛЕННЫМИ СИСТЕМАМИ

Полезная модель относится к области радиоэлектроники и системам управления, может быть использована в электронных приборах и в системах автоматического регулирования и защиты.
Уровень техники
Известен контроллер на основе FPGA [патент CH 101266463, МПК G05B 13/02, 17.09.2008], который состоит из настраиваемого усилителя, четырнадцати битной АЦП с последовательным интерфейсом, двенадцати битного ЦАП и ПЛИС.
Недостатками известного технического решения является то, что регулятор не способен управлять несколькими контурами в реальном времени. Также устройство не имеет функции обмена информацией между аналогичными устройствами.
Известен также способ автоматического регулирования уровня выходного сигнала и система для его осуществления, наиболее близкий к заявленной полезной модели [Патент RU 2562420, МПК H03G 3/20, 10.09.2015], которая состоит из аналоговой и цифровой частей. Аналоговая часть включает блок управления уровнем, направленный ответвитель, диодный детектор, усилитель. Цифровая часть состоит из ПЛИС, АЦП, ЦАП, регулятора и элемента рассогласования.
Недостатком известного устройства является то, что регулятор использует ранее рассчитанные табличные значения. Это не позволяет регулятору работать в диапазонах значений, которые ранее не были заложены. При подаче уровней сигнала, выходящего за пределы диапазона регулятора, произойдет сбой системы.
Сущность полезной модели
Задачей предложенного устройства является создание системы, позволяющей осуществлять параллельное управление несколькими объектами управления в реальном времени.
Техническим результатом предложенного решения является уменьшение времени задержки на выдачу управляющего воздействия.
Технический результат достигается тем, что в устройстве параллельного управления распределенными системами, включающем программируемую логическую интегральную схему (ПЛИС), вход и выход которой соединены с аналого-цифровым преобразователем и цифроаналоговым преобразователем соответственно и содержащую регулятор с элементом рассогласования, согласно предложенному решению дополнительно введено N аналого-цифровых преобразователей и цифроаналоговых преобразователей, а N элементов рассогласования ПЛИС соединены с регулятором, причем регулятор включает блок правил, входы которого связаны с блоками фаззификации, а выходы с блоками активации, соединенными с блоками дефаззификации.
Краткое описание чертежей
На фиг. 1 представлена структурная схема устройства для параллельного управления распределенными системами, на фиг. 2 представлена структурная схема ПЛИС.
Осуществление полезной модели
На фиг 1-2 обозначено:
1 - аналого-цифровой преобразователь (АЦП);
2 - программируемая логическая интегральная схема (ПЛИС);
3 - цифроаналоговый преобразователь (ЦАП);
4 - элемент рассогласования;
5 - регулятор;
6 - блок фаззификации;
7 - блок правил;
8 - блок активации;
9 - блок дефаззификации.
Устройство содержит ПЛИС 2, осуществляющую расчеты регулятора 5 и управляющую работой АЦП 1 и ЦАП 3. ПЛИС 2 содержит в своем составе N элементов рассогласования 4 с уставкой и регулятор 5. Регулятор 5 состоит из блока правил 7 и N блоков фаззификации 6, активации 8 и дефаззификации 9.
На вход устройства подаются сигналы с аналоговых датчиков, снимающих параметры объекта управления, на АЦП 1, где они оцифровываются. Оцифрованные сигналы поступают на элементы рассогласования 4, где входные параметры объекта управления сравниваются с уставками, введенными ранее оператором или системой автоматического управления верхнего уровня. Далее значения ошибки регулирования с элементов рассогласования 4 поступают в регулятор 5. Для регулирования различных параметров объектов управления применяются схемы с цифровым регулятором, реализуемым программно на базе цифрового микроконтроллера со встроенным ПИД-регулятором. Преимуществом применения цифрового регулятора является программное изменение коэффициентов регулятора при изменении контролируемого параметра либо объекта управления, не требующее применения дополнительных внешних цепей. Также внедрение в цифровой регулятор нечетких алгоритмов управления повышает запас прочности системы и позволяет управлять динамическими объектами.
В основу регулятора 5 заложен алгоритм Мамдани с заменой метода дефаззификации на метод центра максимумов. В блоках фаззификации 6 происходит приведение к нечеткости цифровых значений:
,
где A - нечеткое множество;
μ - степень принадлежности;
x - непустое множество.
В блоке фаззификации 6 содержатся несколько нечетких множеств, принадлежность к которым одновременно проверяется и проходит процедура импликации. Импликация использует оператор Мамдани, этот оператор выбирает наименьшее из значений истинности предикатов. Далее массив имплицированных значений попадает в блок правил 7, который является общим для всех контуров управления, благодаря этому для принятия того или иного решения, регулятор 5 может использовать данные из других контуров управления. Также в этом блоке находятся правила для карт защит, готовностей и внештатных ситуаций.
После активации правил, происходит активация и аккумуляция выходных термов нечетких множеств, в блоках активации 8. Далее аккумулированные значения проходят процедуру дефаззификации по методу определения среднего максимума
,
1
n
1
n
где: G - множество всех элементов из интервала u, u, u, u,
a
- дефаззифицированное значение.
Приведение к четкости выполняется для каждого контура управления.
Сигналы, приведенные к четкости значения, поступают на ЦАП 3, которые формируют управляющие воздействия для контуров управления и подаются на выход устройства.
Регулятор 5, использующий алгоритмы нечеткого вывода, позволяет одновременно управлять несколькими контурами регулирования. Следовательно, время задержки на выдачу управляющего воздействия будет одинаковое и при увеличении количества контуров регулирования время расчета регулирующего воздействия для каждого контура будет неизменным за счет заложенной параллельности. Также регулятор с такой архитектурой не вносит в систему проблему размерности.