УПРАВЛЕНИЕ ПАМЯТЬЮ ДЛЯ ВЫСОКОСКОРОСТНОГО УПРАВЛЕНИЯ ДОСТУПОМ К СРЕДЕ

1. Устройство управления памятью для высокоскоростного доступа к среде, содержащее
первую память;
вторую память;
процессор, сконфигурированный для определения, будет ли использована третья память;
если третья память не будет использована, то конфигурация первой памяти и второй памяти для первого режима содержит:
первую память,
сконфигурированную для сохранения одного или нескольких параметров для каждого из совокупности коммуникационных потоков, и
вторую память,
сконфигурированную для сохранения пакетов для каждого из совокупности коммуникационных потоков,
если третья память будет использована,
то конфигурация первой памяти и второй памяти для второго режима содержит:
первую память,
сконфигурированную для сохранения указателя для каждого из совокупности коммуникационных потоков, причем каждый указатель указывает местоположение, ассоциированное с соответствующим коммуникационным потоком, и
вторую память,
сконфигурированную для сохранения совокупности множеств из одного или нескольких параметров для каждого из совокупности коммуникационных потоков, причем каждое множество из одного или нескольких параметров хранится в местоположении, указанном указателем, ассоциированным с соответствующим коммуникационным потоком,
интерфейс памяти, выполненный с возможностью работать с третьей памятью, сконфигурированной во втором режиме с возможностью сохранения пакетов для каждого из совокупности коммуникационных потоков, и
процессор, выбирающий первый режим или второй режим, конфигурирующий первую память, вторую память и интерфейс памяти согласно выбранному режиму.
2. Устройство по п.1, в котором вторая память, когда сконфигурирована в первом режиме, содержит буфер пакетов, причем буфер пакетов содержит
первую структуру данных, ассоциированную с пакетом, и
вторую структуру данных, содержащую данные из ассоциированного пакета, и
причем первая структура данных содержит
поле длины, указывающее длину ассоциированного пакета,
поле порядкового номера, указывающее порядковый номер ассоциированного пакета, и
поле указателя второй структуры данных, указывающее местоположение в буфере пакетов второй структуры данных.
3. Устройство по п.2, дополнительно в котором интерфейс памяти, когда сконфигурирован во втором режиме с возможностью сохранения пакетов в буфере пакетов в третьей памяти, причем интерфейс памяти сохраняет
первую структуру данных, ассоциированную с пакетом, и
вторую структуру данных, содержащую данные из ассоциированного пакета, и
причем первая структура данных содержит
поле длины, указывающее длину ассоциированного пакета,
поле порядкового номера, указывающее порядковый номер ассоциированного пакета, и
поле указателя второй структуры данных, указывающее местоположение в буфере пакетов второй структуры данных.
4. Устройство беспроводной связи для управления памятью для высокоскоростного доступа к среде, содержащее
первую интегральную схему, содержащую
первую память,
сконфигурированную в первом режиме для сохранения одного или нескольких параметров для каждого из совокупности коммуникационных потоков, и
сконфигурированную во втором режиме для сохранения указателя для каждого из совокупности коммуникационных потоков, причем каждый указатель указывает местоположение, ассоциированное с соответствующим коммуникационным потоком,
вторую память,
сконфигурированную в первом режиме для сохранения пакетов для каждого из совокупности коммуникационных потоков и
сконфигурированную во втором режиме для сохранения совокупности множеств из одного или нескольких параметров для каждого из совокупности коммуникационных потоков, причем каждое множество из одного или нескольких параметров хранится в местоположении, указанном указателем, ассоциированным с соответствующим коммуникационным потоком,
интерфейс памяти, способный работать с третьей памятью, сконфигурированной во втором режиме с возможностью сохранения пакетов для каждого из совокупности коммуникационных потоков, и
процессор, выбирающий первый режим или второй режим, конфигурирующий первую память согласно выбранному режиму, конфигурирующий вторую память согласно выбранному режиму и конфигурирующий интерфейс памяти согласно выбранному режиму, и
вторую интегральную схему, содержащую третью память, в которой хранятся пакеты для каждого из совокупности коммуникационных потоков, подключенную к интерфейсу памяти первой интегральной схемы.
5. Компьютерно-считываемый носитель, включающий в себя инструкции, которые при исполнении процессором предписывают процессору выполнять следующее:
выбор первого или второго режима,
конфигурирование первой памяти в первом режиме для сохранения одного или нескольких параметров для каждого из совокупности коммуникационных потоков,
конфигурирование первой памяти во втором режиме для сохранения указателя для каждого из совокупности коммуникационных потоков, причем каждый указатель указывает местоположение, ассоциированное с соответствующим коммуникационным потоком связи,
конфигурирование второй памяти в первом режиме для сохранения пакетов для каждого из совокупности коммуникационных потоков,
конфигурирование второй памяти во втором режиме для сохранения совокупности множеств из одного или нескольких параметров для каждого из совокупности коммуникационных потоков, причем каждое множество из одного или нескольких параметров хранится в местоположении, указанном указателем, ассоциированным с соответствующим коммуникационным потоком, и
конфигурирование интерфейса памяти, способного работать с третьей памятью во втором режиме с возможностью сохранения пакетов для каждого из совокупности коммуникационных потоков.