СПОСОБ И УСТРОЙСТВО УСТОЙЧИВОГО НЕЙРОННОГО ВРЕМЕННОГО КОДИРОВАНИЯ, ОБУЧЕНИЯ И ПОДБОРА ЯЧЕЕК ДЛЯ ПАМЯТИ, ИСПОЛЬЗУЮЩЕЙ КОЛЕБАНИЯ

1. Способ слияния сети всплесковых нейронных схем с правилом для обучения синаптических весов, связанных с нейронными схемами, содержащий этапы при которых:
предоставляют синаптические входы в нейронную схему сети, причем каждый из синаптических входов связан с синаптическим весом и временной задержкой;
фиксируют каждый из синаптических входов, который взвешивается и задерживается, при подъеме во входе нейронной схемы, содержащей синаптические входы; и
при всплеске на входе или в нейронной схеме на основе подъема во входе применяют правило обучения к зафиксированным синаптическим входам, чтобы определить изменение в синаптическом весе, связанном с этим синаптическим входом.
2. Способ по п. 1, в котором правило обучения содержит вещественнозначное правило обучения Хебба.
3. Способ по п. 2, в котором правило обучения Хебба содержит правило обучения Ойа.
4. Способ по п. 1, в котором временная задержка равна одному или более кратным разрешения временной задержки.
5. Способ по п. 1, в котором вход нейронной схемы содержит сумму синаптических входов, причем каждый из суммированных синаптических входов связан с синапсом, характеризуемым синаптическим весом и временной задержкой.
6. Способ по п. 1, в котором фиксирование состоит в том, что:
фиксируют взвешенные и задержанные синаптические входы,
когда вход нейронной схемы находится на максимальном значении с тех пор, как нейронная схема запускалась последний раз.
7. Способ по п. 1, в котором фиксирование состоит в том, что:
фиксируют взвешенные и задержанные синаптические входы при любом увеличении во входе нейронной схемы.
8. Способ по п. 1, в котором примененное правило обучения поляризует синаптический вес, связанный с этим синаптическим входом.
9. Способ по п. 1, в котором нейронная схема и синаптические входы связаны с динамической всплесковой нейронной моделью.
10. Способ по п. 1, в котором нейронная схема и синаптические входы связаны с нейронной моделью неплотной интеграции и запуска.
11. Способ по п. 1, в котором правило обучения связано со смещенной кривой обучения для зависящей от синхронизации всплесков пластичности (STDP), чтобы компенсировать задержку от определенного уровня деполяризации синаптических входов к всплеску нейронной схемы.
12. Способ по п. 1, дополнительно содержащий этапы, при которых:
используют разницу во времени между запуском нейронной схемы и запуском опорной нейронной схемы сети, чтобы закодировать во времени выход другой нейронной схемы сети, при этом
закодированный во времени выход содержит информацию о достоверности, что всплесковая структура синаптических входов соответствует определенной структуре, и
выходы нейронной схемы и опорной нейронной схемы подаются в другую нейронную схему, чтобы сгенерировать закодированный во времени выход.
13. Способ по п. 1, дополнительно содержащий этапы, при которых:
предоставляют выход нейронной схемы в другую нейронную схему сети, чтобы сгенерировать выход другой нейронной схемы, при этом
доля работающих нейронов выхода другой нейронной схемы указывает на достоверность, что всплесковая структура синаптических входов в нейронную схему соответствует определенной структуре.
14. Способ по п. 1, дополнительно содержащий этапы, при которых:
выбирают, используя колебание на входе опорной нейронной схемы сети, одну из нейронных схем в качестве ячейки памяти, чтобы запомнить всплесковую структуру, подаваемую в сеть, при этом
выбор основан на той нейронной схеме, которая реагирует на всплесковую структуру наиболее близко к точке минимума колебания среди множества нейронных схем.
15. Электрическая схема для слияния сети всплесковых нейронных схем с правилом для обучения синаптических весов, связанных с нейронными схемами, содержащая:
первую схему, выполненную с возможностью предоставления синаптических входов в нейронную схему сети, причем каждый из синаптических входов связан с синаптическим весом и временной задержкой;
вторую схему, выполненную с возможностью фиксирования каждого из синаптических входов, который взвешивается и задерживается, при подъеме во входе нейронной схемы, содержащей синаптические входы; и
третью схему, выполненную с возможностью применения, при всплеске на входе или в нейронной схеме на основе подъема во входе, правила обучения к зафиксированным синаптическим входам, чтобы определить изменение в синаптическом весе, связанном с этим синаптическим входом.
16. Электрическая схема по п. 15, в которой правило обучения содержит вещественнозначное правило обучения Хебба.
17. Электрическая схема по п. 16, в которой правило обучения Хебба содержит правило обучения Ойа.
18. Электрическая схема по п. 15, в которой временная задержка равна одному или более кратным разрешения временной задержки.
19. Электрическая схема по п. 15, в которой вход нейронной схемы содержит сумму синаптических входов, причем каждый из суммированных синаптических входов связан с синапсом, характеризуемым синаптическим весом и временной задержкой.
20. Электрическая схема по п. 15, в которой вторая схема также выполнена с возможностью фиксирования взвешенных и задержанных синаптических входов, когда вход нейронной схемы находится на максимальном значении с тех пор, как нейронная схема запускалась последний раз.
21. Электрическая схема по п. 15, в которой вторая схема также выполнена с возможностью фиксирования взвешенных и задержанных синаптических входов при любом увеличении во входе нейронной схемы.
22. Электрическая схема по п. 15, в которой примененное правило обучения поляризует синаптический вес, связанный с этим синаптическим входом.
23. Электрическая схема по п. 15, в которой нейронная схема и синаптические входы связаны с динамической всплесковой нейронной моделью.
24. Электрическая схема по п. 15, в которой нейронная схема и синаптические входы связаны с нейронной моделью неплотной интеграции и запуска.
25. Электрическая схема по п. 15, в которой правило обучения связано со смещенной кривой обучения для зависящей от синхронизации всплесков пластичности (STDP), чтобы компенсировать задержку от определенного уровня деполяризации синаптических входов к всплеску нейронной схемы.
26. Электрическая схема по п. 15, дополнительно содержащая:
четвертую схему, выполненную с возможностью использования разницы во времени между запуском нейронной схемы и запуском опорной нейронной схемы сети, чтобы закодировать во времени выход другой нейронной схемы сети, при этом
закодированный во времени выход содержит информацию о достоверности, что всплесковая структура синаптических входов соответствует определенной структуре, и
выходы нейронной схемы и опорной нейронной схемы подаются в другую нейронную схему, чтобы сгенерировать закодированный во времени выход.
27. Электрическая схема по п. 15, дополнительно содержащая:
четвертую схему, выполненную с возможностью предоставления выхода нейронной схемы в другую нейронную схему сети, чтобы сгенерировать выход другой нейронной схемы, при этом
доля работающих нейронов выхода другой нейронной схемы указывает на достоверность, что всплесковая структура синаптических входов в нейронную схему соответствует определенной структуре.
28. Электрическая схема по п. 15, дополнительно содержащая:
четвертую схему, выполненную с возможностью выбора, используя колебание на входе опорной нейронной схемы сети, одной из нейронных схем в качестве ячейки памяти, чтобы запомнить всплесковую структуру, подаваемую в сеть, при этом
выбор основан на той нейронной схеме, которая реагирует на всплесковую структуру наиболее близко к точке минимума колебания среди множества нейронных схем.
29. Устройство для слияния сети всплесковых нейронных схем с правилом для обучения синаптических весов, связанных с нейронными схемами, содержащее:
средства для предоставления синаптических входов в нейронную схему сети, причем каждый из синаптических входов связан с синаптическим весом и временной задержкой;
средства для фиксирования каждого из синаптических входов, который взвешивается и задерживается, при подъеме во входе нейронной схемы, содержащей синаптические входы; и
средства для применения, при всплеске на входе или в нейронной схеме на основе подъема во входе, правила обучения к зафиксированным синаптическим входам, чтобы определить изменение в синаптическом весе, связанном с этим синаптическим входом.
30. Устройство по п. 29, в котором правило обучения содержит вещественнозначное правило обучения Хебба.
31. Устройство по п. 30, в котором правило обучения Хебба содержит правило обучения Ойа.
32. Устройство по п. 29, в котором временная задержка равна одному или более кратным разрешения временной задержки.
33. Устройство по п. 29, в котором вход нейронной схемы содержит сумму синаптических входов, причем каждый из суммированных синаптических входов связан с синапсом, характеризуемым синаптическим весом и временной задержкой.
34. Устройство по п. 29, дополнительно содержащее:
средства для фиксирования взвешенных и задержанных синаптических входов, когда вход нейронной схемы находится на максимальном значении с тех пор, как нейронная схема запускалась последний раз.
35. Устройство по п. 29, дополнительно содержащее:
средства для фиксирования взвешенных и задержанных синаптических входов при любом увеличении во входе нейронной схемы.
36. Устройство по п. 29, в котором примененное правило обучения поляризует синаптический вес, связанный с этим синаптическим входом.
37. Устройство по п. 29, в котором нейронная схема и синаптические входы связаны с динамической всплесковой нейронной моделью.
38. Устройство по п. 29, в котором нейронная схема и синаптические входы связаны с нейронной моделью неплотной интеграции и запуска.
39. Устройство по п. 29, в котором правило обучения связано со смещенной кривой обучения для зависящей от синхронизации всплесков пластичности (STDP), чтобы компенсировать задержку от определенного уровня деполяризации синаптических входов к всплеску нейронной схемы.
40. Устройство по п. 29, дополнительно содержащее:
средства для использования разницы во времени между запуском нейронной схемы и запуском опорной нейронной схемы сети, чтобы закодировать во времени выход другой нейронной схемы сети, при этом
закодированный во времени выход содержит информацию о достоверности, что всплесковая структура синаптических входов соответствует определенной структуре, и
выходы нейронной схемы и опорной нейронной схемы подаются в другую нейронную схему, чтобы сгенерировать закодированный во времени выход.
41. Устройство по п. 29, дополнительно содержащее:
средства для предоставления выхода нейронной схемы в другую нейронную схему сети, чтобы сгенерировать выход другой нейронной схемы, при этом
доля работающих нейронов выхода другой нейронной схемы указывает на достоверность, что всплесковая структура синаптических входов в нейронную схему соответствует определенной структуре.
42. Устройство по п. 29, дополнительно содержащее:
средства для выбора, используя колебание на входе опорной нейронной схемы сети, одной из нейронных схем в качестве ячейки памяти, чтобы запомнить всплесковую структуру, подаваемую в сеть, при этом
выбор основан на той нейронной схеме, которая реагирует на всплесковую структуру наиболее близко к точке минимума колебания среди множества нейронных схем.
43. Способ регулирования доли работающих нейронов нейронной схемы нейронной сети, содержащий этапы при которых:
вычисляют периодически долю работающих нейронов нейронной схемы путем подсчета числа запусков нейронной схемы в течение временного периода;
определяют, находится ли доля работающих нейронов ниже нижней границы или выше верхней границы; и
регулируют долю работающих нейронов посредством шаговой величины на основе определения.
44. Способ по п. 43, в котором регулирование доли работающих нейронов состоит в том, что:
повышают долю работающих нейронов, если вычисленная доля работающих нейронов ниже нижней границы.
45. Способ по п. 43, в котором регулирование доли работающих нейронов состоит в том, что:
снижают долю работающих нейронов, если вычисленная доля работающих нейронов выше верхней границы.
46. Способ по п. 43, дополнительно состоящий в том, что:
применяют множитель ко всем синаптическим входам нейронной схемы, чтобы регулировать долю работающих нейронов.
47. Способ по п. 43, в котором регулирование доли работающих нейронов посредством шаговой величины состоит в том, что регулируют примененный множитель.
48. Электрическая схема для регулирования доли работающих нейронов нейронной схемы нейронной сети, содержащая:
первую схему, выполненную с возможностью вычисления периодически доли работающих нейронов нейронной схемы путем подсчета числа запусков нейронной схемы в течение временного периода;
вторую схему, выполненную с возможностью определения, находится ли доля работающих нейронов ниже нижней границы или выше верхней границы; и
третью схему, выполненную с возможностью регулирования доли работающих нейронов посредством шаговой величины на основе определения.
49. Электрическая схема по п. 48, в которой третья схема также выполнена с возможностью:
повышения доли работающих нейронов, если вычисленная доля работающих нейронов ниже нижней границы.
50. Электрическая схема по п. 48, в которой третья схема также выполнена с возможностью:
снижения доли работающих нейронов, если вычисленная доля работающих нейронов выше верхней границы.
51. Электрическая схема по п. 48, дополнительно содержащая:
множитель, выполненный с возможностью применения ко всем синаптическим входам нейронной схемы, чтобы регулировать долю работающих нейронов.
52. Электрическая схема по п. 48, в которой регулирование доли работающих нейронов посредством шаговой величины содержит регулирование примененного множителя.
53. Устройство, регулирующее долю работающих нейронов нейронной схемы нейронной сети, содержащее:
средства для вычисления периодически доли работающих нейронов нейронной схемы путем подсчета количества запусков нейронной схемы в течение временного периода;
средства для определения, находится ли доля работающих нейронов ниже нижней границы или выше верхней границы; и
средства для регулирования доли работающих нейронов посредством шаговой величины на основе определения.
54. Устройство по п. 53, в котором средства для регулирования доли работающих нейронов содержат:
средства для повышения доли работающих нейронов, если вычисленная доля работающих нейронов ниже нижней границы.
55. Устройство по п. 53, в котором средства для регулирования доли работающих нейронов содержат:
средства для снижения доли работающих нейронов, если вычисленная доля работающих нейронов выше верхней границы.
56. Устройство по п. 53, дополнительно содержащее:
средства для применения множителя ко всем синаптическим входам нейронной схемы, чтобы регулировать долю работающих нейронов.
57. Устройство по п. 53, в котором средства для регулирования доли работающих нейронов посредством шаговой величины содержат средства для регулирования примененного множителя.