Структурные и функциональные особенности интеллектуальных датчиков давления

О.Н.Пьявченко СТРУКТУРНЫЕ И ФУНКЦИОНАЛЬНЫЕ ОСОБЕННОСТИ ИНТЕЛЛЕКТУАЛЬНЫХ ДАТЧИКОВ ДАВЛЕНИЯ

Объединение сенсоров с микропроцессорами привело к появлению интеллектуальных датчиков давления (ИДД) [1], отличающихся от традиционных более высокой точностью и развитыми функциональными возможностями. Интеграция в сетевые коммуникации превращает ИДД в дистанционно управляемые интеллектуальные сетевые узлы, качественно улучшая эксплуатационные характеристики систем мониторинга, диагностики и управления.

Возможно построение различных моделей ИДД, отличающихся как физическими принципами построения чувствительных элементов (ЧЭ) и схемами прецизионной аналоговой обработки сигналов ЧЭ, так и особенностями реализованных на микропроцессорах методов и алгоритмов прецизионных преобразований оцифрованных аналоговых сигналов, типами сетевых интерфейсов, архитектурными и схемотехническими решениями.

Поэтому конкурентоспособные ИДД могут быть созданы только в рамках системного подхода [2], содержание которого отражает четырехуровневая пирамида, представленная на рис. 1.

В соответствии с таким подходом ИДД предлагается рассматривать как совокупность реализуемых в нем математических методов, алгоритмов, программ и аппаратных решений.

Рис. 1. Иерархия интеллектуального датчика давления

На вершине пирамиды находятся математические методы обработки и преобразований измеряемых переменных, которые могут включать, например, методы первичной обработки сигналов, методы аппроксимации, используемые для построения градуировочных функций, методы оценок текущих и прогнозируемых состояний давления, формирования решений об управляющих воздействиях и т.п.

Выбор математических методов оказывает непосредственное влияние на технические характеристики ИДД. При этом технические возможности современной микроэлементной базы, в частности систем на кристалле [3,4], открывают ранее немыслимые перспективы применения в ИДД богатого багажа различных численных методов, их модификаций и результатов новых разработок.

Для реализации выбранных математических методов и формул синтезируются микропроцессорные алгоритмы (более низкий уровень пирамиды на рис. 1), отражающие особенности микропроцессорной обработки информации в проектируемом ИДД:

- заложенные в его архитектуру схемотехнические решения, непосредственно оказывающие влияние на реализацию вычислительных процессов;

- ограничения на набор арифметико-логических операций, например отсутствие операции деления;

- сокращенные форматы обрабатываемых данных (16-битные и др. разрядные сетки);

- представление и обработку чисел с фиксированной точкой в целочисленной арифметике;

- введение масштабных коэффициентов для обеспечения высокоточных вычислений с различающимися на несколько порядков данными;

- использование для обработки в микропроцессоре данных, сформированных АЦП, чаще всего в виде 10-, 12-, 14-разрядных чисел.

Указанные особенности позволяют отнести эти алгоритмы к классу микропроцессорных алгоритмов.

В состав алгоритмического обеспечения, кроме вычислительных микропроцессорных алгоритмов, входят логические алгоритмы и алгоритмы системных структур управления функционированием ИДД в различных режимах работы, прежде всего в "жестком" темпе реального времени, а также алгоритмы идентификации этих режимов работы.

К третьему сверху уровню (рис.1) относится программное обеспечение, которое, как и алгоритмическое обеспечение, представляет конечный продукт проектирования. При этом программы микропроцессорных алгоритмов рассматриваются как одна из форм их записи на языке программирования, наиболее полно отражающем особенности этих алгоритмов, а также микропроцессоров, и обеспечивающем адекватную трансляцию в коды команд микропроцессоров.

Основанием пирамиды является аппаратное обеспечение, включающее макетные, опытные и серийные образцы ИДД, конструкторскую и другую документацию, которые наряду с алгоритмическим и программным обеспечением являются важнейшими компонентами конечного продукта любого проекта.

Спецификой проектирования является разработка архитектуры ИДД как единого комплекса программных и аппаратных средств, исходя из алгоритмических особенностей и параметров решаемых задач.

Благодаря структурно-программной реализации алгоритмов в ИДД могут быть реализованы гибкие архитектурные решения, как при аналоговой, так и при цифровой обработке сигналов.

Аналоговая обработка реализуется преимущественно структурно аналоговыми схемами. При этом обработка В>1 сигналов может производиться параллельно В аппаратными модулями, последовательно одним модулем и последовательно-параллельно группами по п модулей (п<П). Во всех случаях используется программная настройка коммуникаций и параметров модулей.

При цифровой обработке преобладает программная реализация. Но даже в том случае, когда для обработки всех В сигналов используется один микропроцессорный вычислитель (одноядерный ИДД) не обходятся без структурных (схемотехнических) реализаций алгоритмов устройств прерывания процессов, счетчиков времени, интерфейсов с аналоговыми и цифровыми коммуникационными каналами и др.

В основу построения ИДД закладываются следующие принципы:

- сочетание особенностей аналоговой, цифровой и микропроцессорной обработки информации;

- микроконтроллерная организация функционирования;

- структуризация вычислительного процесса, базирующаяся на выделении проблемных, управляющих и коммуникационных процедур;

- аппаратная поддержка основных процедур;

- конвейеризация и распараллеливание обработки информации в реальном масштабе времени;

- интегрируемость в цифровые промышленные сети;

- случае необходимости, работа на аналоговые каналы связи.

Высокопроизводительные ИДД строятся на основе не только быстродействующих микроконтроллеров, но и более совершенных архитектурных решений, которые включают различные версии мультиядерной (муль-тимикроконтроллерной) обработки.

Как правило, чем совершеннее архитектура ИДД, тем выше аппаратурные, экономические и другие затраты. Поэтому при разработке ИДД необходимо, прежде всего, оценивать возможность применения вариантов однопроцессорных схем, а затем по мере необходимости переходить к более сложным решениям.

Наиболее простой и экономичной является структура одноядерного ИДД-1.0 (рис. 2), построенная на основе центрального микроконтроллера, который решает проблемные, функциональные и системные задачи, а также поддерживает работу сетевого канала.

Рис. 2. Одноядерная блочная структура ИДД-1.0

В состав ИДД-1.0 входят:

- блок чувствительных элементов (БЧЭ), осуществляющий преобразование давления и температуры в электрические сигналы;

- аналогоцифровой блок (АТЦБ), включающий программируемые усилители, фильтры и аналого- цифровые преобразователи, обеспечивающие прецизионную обработку аналоговых сигналов и их преобразование в цифровые коды;

- блок центрального микроконтроллера (БЦМК), который принимает от аналого-цифрового блока цифровые значения давления и температуры, подвергает их первичной обработке, проверяя на достоверность и сглаживая, представляет сглаженные значения сигнала давления в физичиских единицах давления, проверяет принадлежность текушего и прогнозируемо -го значения давления к рабочей зоне, выдает информацию в блок сетевого обмена и в блок аналогового вывода, формирует и подает управляющие команды в блоки ИДД;

- блок сетевого обмена (БСО) - сетевой интерфейс цифрового канала, в который генерируются значения давления;

- блок аналогового вывода (БАВ), формирующий аналоговые сигна -лы напряжения либо токи и генерирующий их в аналоговый сетевой канал.

Приведенный на схеме ИДД блок чувствительных элементов кроме электрического сигнала давления выдает сигнал температуры. Соответственно для прецизионной аналоговой обработки этих сигналов в аналогоцифровом блоке реализуются два канала, на выходах которых оцифровываются отфильтрованные и усиленные сигналы. Включение в состав блока аналого-цифровых преобразователей обосновано тогда, когда в микроконтроллере аналого-цифровые преобразователи отсутствуют либо они есть, но количество их разрядов недостаточное для обеспечения необходимой точности преобразования, либо недопустимо велико время преобразования. Если же в микроконтроллере имеются АТ ЦП с необходимым количеством разрядов и удовлетворительным быстродействием, то в ИДД вместо аналого-цифрового блока используется прецизионный аналоговый блок (ПАБ). С выходов ПАБ аналоговые сигналы давления и температуры поступают на входы аналогового коммутатора, преобразуются АЦП и затем подвергаются цифровой обработке в микропроцессоре БЦМК.

В интеллектуальных датчиках давления, блочные структуры которых соответствуют версии ИДД-1.0, время измерения (вычисления) сигнала давления приближенно описывается выражением

tpi = t3 + £ацб

В этом выражении обозначены:

t3 - время, отводимое на запуск ИДД на каждом шаге измерения давления;

14пк - время обработки сигналов в АЦБ;

t апБ/БпмК - время передачи данных из АЦБ в БЦМК;

tnnMK - время БЦМ, затрачиваемое на первичную обработку и вычисления значения давления, а также на управление вычислительным процессом и функциональным ИДД за исключением времени управления передачей данных в сетевой канал;

tCK - время передачи данных в сетевой канал.

Основными способами сокращения tp1 являются уменьшение значений компонент выражения (1) в результате повышения скорости реализации соответствующих процедур и совмещения во времени выполнения этих процедур с работой центрального микроконтроллера. Возможность такого совмещения учтена в формуле (1) введением коэффициентов совмещения процессов Хацб, Хацб/бцм, Хск.

При проектировании ИДД обеспечивается условие

tpi <T,

где Т - шаг дискретизации вычисления значений давления.

Для выполнения этого условия используются следующие направления совершенствования схемотехнических решений:

- выбор схемотехнических решений, направленных на повышение быстродействия структурных компонентов ИДД;

- повышение быстродействия внутренних каналов обмена информацией;

- применение быстродействующих устройств хранения и передачи информации;

- развитие параллелизма при организации функционирования компонентов ИДД;

- обеспечение совмещения во время работы сетевого канала и процессов преобразований, измерений и обработки в ИДД.

В результате удачных аппаратурных решений можно обеспечить

tpi » tБЦM + tcK

и выбрав нужный микроконтроллер, выполнить условие (2).

Это реально, когда ИДД работает в сети в режиме генерирования значений давления без применения протоколов либо с использованием примитивных протоколов. В таких случаях после каждого измерения следует передача результата в сетевой канал и суммарное время (3) не превышает длительность интервала дискретизации Т (рис. 3).

При развитом протокольном сетевом обмене информацией даже в режиме "master-slave" можно совместить этот процесс с процессом измерений, реализовав его в режиме разделения времени центрального микроконтроллера. Для этого на шаге дискретизации Т необходимо предусмотреть свободное от обработки сигнала давления время и использовать его для выполнения части процедур сетевого обмена. Спустя некоторое время (кратное Т) передача значений давления в сеть будет завершена. Очевидно, что применение такого способа сетевого обмена приведет к частичным потерям значений давления, которые можно сократить или даже исключить, если передавать результаты измерений пакетами (рис. 4).

Рис. 4. Временная диаграмма функционирования одноядерного ИДД-1.0 при сетевом обмене пакетами данных в режиме разделения времени

Однако, если ИДД должн работать в составе сетей, в которых обмен инфомацией организуется при помощи протокола, например CANBUS или MODBUS и т.п., то обосновано построение двухядерного ИДД (рис. 5).

Рис. 5. Блочная структура ИДД-2.0

В двухядерном ИДД применяется микропроцессорный блок сетевого обмена (МБСО), который независимо от блока центрального микроконтроллера организует участие ИДД в процессах сетевого обмена под управ -лением более простого специализированного микроконтроллера.

Совмещения функционирования МБСО с функционированием БЦМК приводит к затратам времени Ібцмкмбсо на пересылку результатов измерений из БЦМК в МБСО, которые являются несущественными по сравнению с исключаемыми затратами на время сетевого обмена 1р2 = ¿з.+ Іацб (1 — Сацб) + іацб/бцмк(1 — Сацб/бцмк) +

+ ібцмкмбсо (1 — Хбцм/мбсо).

Временная диаграмма, приведенная на рис. 6, иллюстрирует процесс совмещения сетевого обмена с вычислениями в ИДД-2.0.

Рис..6. Временная диаграмма функционирования двухядерного ИДД-2.0 при сетевом обмене пакетами данных

Затраты времени 1ацб/бцмк на прием и запоминание сформированных на АЦП значений сигналов давления и температуры могут быть сокращены при использовании специальной организации хранения в БЦМК показаний датчика. Что же касается времени 1бцмк/мбсо, то затраты на пересылку результатов обработки из блока центрального микроконтроллера в микропроцессорный блок сетевого обмена уменьшаются при выборе более производительного центрального микроконтроллера и передаче МБСО большей части процедуры пересылки.

Если затраты времени центрального микроконтроллера на процедуры системного управления ИДД значительные, то производительность ИДД может быть повышена, благодаря введению микропроцессорного блока системного управления.

В завершение заметим, что приведенные схемы ИДД-10, ИДД- 2.0 не исчерпывают возможные структурные решения. Дальнейшее развитие архитектуры ИДД возможно при совершенствовании блока центрального

микроконтроллера, например, при подключении к центральному микроконтроллеру специализированного логического микроконтроллера оценки состояния и принятия решений. Однако целесообразность практической реализации такой структуры вызывает сомнения при небольшом объеме реализуемых в ИДД системных функций и отсутствии в продаже нужных микросхем.

Требования к производительности центральных микроконтроллеров ИДД зависят от организации их функционирования в темпе реального времени.

Для того, чтобы создаваемые ИДД могли эффективно использоваться в системах управления не только первого, но и более высоких порядков, частоту дискретизации целесообразно выбирать не менее, чем в 10 раз больше наивысшей частоты сигнала [5] и соответственно устанавливать шаг дискретизации

Т <---1—.

Ю/таХ У ’

Однако для получения необходимой точности задачи первичной обработки должны решаться в десятки раз чаще.

Соответственно требования к производительности микроконтроллеров определяются набором задач, который реализуется на интервале аналого-цифровых преобразований (АЦ-преобразований) ТАц << Т и величиной этого интервала. При этом возможны следующие схемы организации вычислительных процессов [6].

Схема 1. Формирование результатов оцифровки, первичной обработки, измерения и оценки состояний на каждом интервале АЦ-преобразований ТАц << Т.

Схема 2. Реализация на каждом интервале ТАц << Т результатов оцифровки и первичной обработки, однократное формирование результатов измерений и оценки состояний на интервале Т.

Схема 3. Однократное формирование результатов измерений и оценки состояний на интервале Т (5) на основе пакета п значений сигнала, полученных в начале этого интервала.

Анализ схем организации вычислений в ИДД позволяет рекомендовать следующий выбор.

В случае, когда результаты измерений и оценок состояний физических переменных, формирования управляющих воздействий должны выдаваться ИДД в канал связи с частотой в сотни раз превышающей 10/тах и с минимальной временной задержкой, работу ИДД следует организовать по схеме 1.

Если с выхода ИДД результаты измерений давления и оценок его текущего и прогнозируемого состояний должны выдаваться в сетевой канал с частотой 10/тах, либо близкой к ней, то при построении прецизионного ИДД нужно рассматривать схемы 2 и 3. Эти схемы имеют близкие характеристики, однако схема 3 позволяет не только отвести больше времени под решение задач, но и при программировании не требует разбиения ре-

шения задач на кванты. В результате этого упрощается разработка и отладка программного обеспечения.

В завершение еще раз подчеркнем, что на современном уровне конструирования и производства создание интеллектуальных датчиков давления, отличающихся высокими технико-экономическими характеристиками, прежде всего, зависит от результатов комплексного решения совокупности проблем разработки (выбора) методов измерений, оценок состояний физических переменных, синтеза микропроцессорных алгоритмов и разработки программного обеспечения, разработки архитектуры аппаратуры и организации вычислений, определения схемотехнических решений и выбора элементной базы.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Измерительные приборы для применения в промышленности.// http://www.honeywell.ru/product/prge3_2_7.shtml.

2. Пьявченко О.Н. Проектирование локальных микрокомпьютерных систем. -Таганрог: Изд-во ТРТУ, 2005. - 238 с.

3. Пьявченко О.Н., Пьявченко А.О. Схемотехнические решения и элементная база интеллектуальных микропроцессорных модулей: Учебное пособие./ Под ред. О.Н.Пьявченко. - Таганрог: Изд-во ТРТУ. 2006. - 230 с.

4. Голдштейн М. 16-битные микроконтроллеры: состояние, перспективы и применение. // "Электронные компоненты". - № 11, 2006. - С.89-95.

5. Годбоул К. Переход от аналогового управления электроприводом к цифро-

вому. // "Электронные компоненты", № 11, 2006. - С.25-33.

6. Пьявченко О.Н. Концептуальное представление о прецизионных микропроцессорных модулях ввода, измерений и обработки аналоговых сигналов. Известия ТРТУ - Таганрог. - №3, 2007. - С.126-132.

Я.Е. Ромм, Л.Н. Аксайская КУСОЧНО-ПОЛИНОМИАЛЬНАЯ АППРОКСИМАЦИЯ ФУНКЦИЙ, ПРОИЗВОДНЫХ И ОПРЕДЕЛЕННЫХ ИНТЕГРАЛОВ НА ОСНОВЕ ИНТЕРПОЛЯЦИИ ПО НЬЮТОНУ

Ниже конструируются схемы временной оптимизации аппроксимации функций, производных и определенных интегралов на основе интерполяционного полинома Ньютона. Построение основывается на минимизации степени интерполяционного полинома [1, 2], в частности, полинома Ньютона [3] за счет сужения подынтервалов аппроксимации. Рассматривается функция одной действительной переменной вида

У=Д%), xє[a,b],

где промежуток ^,Ь] произвольно фиксирован. Выбирается система непе-ресекающихся подынтервалов равной длины:

М]= +1}

і = 0

P предполагается целой степенью по основанию 2. Таким образом,