Системное проектирование преобразователей кодов дробных чисел по методу накопления эквивалентов

УДК 681.586.37:004.5

Н.Я. КАКУРИН, Ю.В. ЛОПУХИН, А.Н. МАКАРЕНКО, Ю.С. ЗАМАЛЕЕВ

СИСТЕМНОЕ ПРОЕКТИРОВАНИЕ ПРЕОБРАЗОВАТЕЛЕЙ КОДОВ ДРОБНЫХ ЧИСЕЛ ПО МЕТОДУ НАКОПЛЕНИЯ ЭКВИВАЛЕНТОВ

Рассматривается метод системного проектирования многоблочных преобразователей кодов, позволяющий совместно с методом локальной оптимизации основного узла формирователя эквивалентов (ФЭ) найти структуру преобразователя кодов (ПК) минимальными аппаратурными затратами.

1. Постановка задачи

Преобразователи кодов по методу накопления эквивалентов образуют прямым табличным методом преобразования, методом досчета и другими, что имеет ряд преимуществ по сравнению с другими методами преобразования. Они имеют высокое быстродействие и возможность регулирования (изменения) соотношения между аппаратурными затратами и быстродействием за счет выбора числа шагов преобразования (1,2,3 или 4), их значений, а также за счет выбора наиболее выходного варианта декомпозиции ПК на блоки.

Увеличение числа шагов преобразования, как правило, приводит к увеличению быстродействия, но требует повышенных аппаратурных затрат из-за усложнения основного нестандартного узла ПК ФЭ.

По этой причине более выгодным является применение двухшагового ПК, имеющего меньшие аппаратурные затраты. Кроме того, дальнейшее сокращение аппаратурных затрат на реализацию ФЭ можно достичь совместным применением системного проектирования ПК с методом локальной оптимизации ФЭ путем выбора наиболее выгодной структуры ФЭ с меньшими аппаратурными затратами.

Цель данной работы — автоматизация системного проектирования преобразователей кодов дробных чисел в широком диапазоне входных разрядностей и оснований систем счисления.

Основными задачами работы являются:

- анализ двух вариантов структурной реализации основного нестандартного узла ПК ФЭ;

- получение структурных моделей многоблочных ФЭ дробных чисел;

- построение алгоритма проектирования ПК дробного числа, включающего в себя системное проектирование ПК и локальную оптимизацию ФЭ.

2. Первая структурная реализация ФЭ

Первая структурная реализация ФЭ для двухшагового ФЭ состоит из двух последова-тельновключенных декодеров БС1 и БС2 и кодера (шифратора СБ). Последовательное соединение декодеров позволяет исключить одновременное наличие двух и более нулей на входах СБ (рис.1).

Инверсные выходы декодеров совместно с мно-говходовыми элементами Шеффера (1*8 И-НЕ, 2*4 И-НЕ, 3*3 И-НЕ) упрощают реализацию многоместных дизъюнкций и сокращают число ступеней при реализации схемы.

Например, схема для реализации функции:

^Х^.Х^ = х8 V х7 V х6 V х5 V Х4 V Х3 V Х2 V х^

в базисе Буля на двухвходовых элементах 2ИЛИ требует пирамидальной схемы из 7 элементов и 3 ступеней, а в базисе Шеффера 1 элемента 1*8И-НЕ и 1 ступени

а б

Рис. 2. Схема для реализации ^Х8,.. ,,Х1)

Доказательством этого служит следующая формула:

^Х8-Х1) = [(Х8 V Х7) V (Х6 V х5)] V [(Х4 V Х3) V (Х2 V Х1)] =

= Х8 V Х7 V Х6 V Х5 V Х4 V Х3 V Х2 V Х] =

= Х8 V Х7 V Хб V х5 V Х4 V Х3 V Х2 V Х1 =

= х8 I Х7 I Х6 I Х5 I Х4 I Х3 I Х2 I Х1 '

3. Вторая структурная реализация ФЭ

Вторая структурная реализация ФЭ (рис. 3) состоит из одного декодера, шифратора, комбинационного сдвигателя 8БУ, коммутатора кодов старшего и младшего регистров состояний ПК на базе счетверенного мультиплексора селектора 4*М8 2 в 1 и схемы управления (СА) коммутатором и сдвигателем, выполняемой на базе элементов ИЛИ.

&

1 МБ V

2 Э

5 V

п

А м

1 РС 0 < СР

з-а \ < — 1 1

2< — 2 2

3< — 3 3

4 < и 4 4

5 < — 3 5

а < — 6 6

V 7  1 7

СА

307 [

1 3

3 4

4 3

0

Й 1

7 4

А У

Рис. 3. Вторая структурная реализация ФЭ Логика управления М8 и 8БУ реализуется в соответствии с функцией:

С 1,Б1 * 0;_ |0,Б1 = 0 (1 = 1,р).

= '

т* 2

7^2

Если Уш = 1, то на входы БС поступают сигналы D1,D2,''',Dp, если УМ8 = 0, то поступают сигналы - С1,С2,-.,Ср . Число М8 на реализацию комбинационного сдвигателя 8БУ (выполняемого также на базе 4*М8 2 в 1) зависит от числа выходов пСБ кодера СБ и значения второго шага: 34

Пм^БУ) = [(п СБ + 1с82а)/4],

р«ьх + 1о82а)/4],

где [ ] - означают округление до большого целого. Число М§ на реализацию коммутатора

входов СьС2,...,Ср ; БьБ2,...,Бр определяется аналогично формулой:

Пмз

Отличительной особенностью 2-й структуры ФЭ является подача на входы декодера и, следовательно, на входы кодера одинаковых кодов для одинаковых комбинаций значений Б1,Б2,...,Бр и С1,С2,...,Ср . При этом необходимый пространственный сдвиг кодов эквивалентов с выхода ФЭ для ненулевых значений БьБ2,...,Бр обеспечивается с помощью М§ (при а=2 на один разряд влево; при а=4 на два разряда влево).

Так как число входов СБ 2-й структуры ФЭ вдвое меньше по сравнению с 1-й, то и затраты на кодер СБ будут меньше, но при этом появляются дополнительные аппаратурные затраты на реализацию сдвигателя §БУ.

Конечное значение общих затрат 2-й структуры на ФЭ зависит от вида функций выходных разрядов СБ.

Вторая структура ФЭ будет иметь меньшие затраты, чем первая, если экономия затрат на построение кодера СБ будет превышать дополнительные затраты на §БУ.

4. Математические модели законов функционирования многоблочных ФЭ дробных чисел

Так как рассматриваемые ПК являются преобразователями дробных чисел с фиксированной запятой, то по аналогии с ПК целых чисел общую формулу закона функционирования ФЭ можно представить в виде:

¡=тр .

Е к-1 • С1,Б = 0;

пМ _

1=(т-1)р+1 1=тр

Е ак-1 • Б1,Б * 0,

1=(т-1)р+1

где р - число разрядов в блоке с номером т (р = —); М - число блоков разбиения; С: и Б1

М

соответственно состояния 1-го триггера младшего и старшего регистров. Число различных разбиений входных разрядов п ПК на блоки определяется числом различных делителей п.

Так, для п=6 имеем 4 делителя т=1,2,3,6. Для числа блоков в разбиении М=1 закон ФЭ описывается формулой:

§1,=

1=6

Е к-1 • С1,Б = 0; 1=1

1=6 1

Е ак -1Б1,Б * 0. 1=1

При двухблочном разбиении М=2; т=1,2 Р=3 имеем формулы:

§2,

1=3

Е к -1 • С1,Б = 0; 1=1 1=6 1

Еак-1Б1,Б * 0.

1=4

1=6 1

Е к -1 • С1,Б = 0;

1=4

1=6 1

Еак-1Б1,Б * 0.

1=4

Для трехблочного разбиения М=3, т=1,2,3; р=2 модели ФЭ1, ФЭ2 и ФЭ3 описываются формулами:

§3,=

§2, =

§3, =

1=2 1

Е к -1 • С1,Б = 0; 1=1

Ё2ак-Б„Б * 0.

1=1

1=4 1

Е к -1 • С1,Б = 0;

1=3

1=4 1

Еак-1Б1,Б * 0. ^ }

1=3

1=6 1

Е к-1 • С1,Б = 0;

1=5

1=6 1 (12) Еак-1Б1,Б * 0. ^ }

11=5

В случае шестиблочного разбиения на вход каждого ФЭ поступает один разряд и законы функционирования ФЭ §6;§2;§6;§4;§6;§6 определяются формулами:

§6 |к-1 • С1,Б = 0;

^Цак-1Б1,Б *0;

§6 [к-2 • С1,Б = 0;

§2, >-2Б1,Б *0; (14) §6 [к-3 • С1,Б = 0;

§3, > -3Б1,Б * 0;

§6 [к-4 • С1,Б = 0;

, = 1,-4^

' [ак-4Б1,Б * 0;

§6 [к-5 • С1,Б = 0;

§5, >-5Б1,Б *0;

-6

§6 =

I к-6 • С1,Б = 0;

6= *[ак -6Б,,Б * 0.

5. Системное проектирование многоблочного ФЭ ПК дробных чисел

На этапе системного проектирования многоразрядного ПК нужно исследовать все варианты декомпозиции ПК на блоки. Следует иметь в виду, что затраты на операционный автомат ПК с числом разрядных счетчиков для хранения цифр ХЬ...ХП преобразуемого кода, число регистров состояний, затраты на кодовые шифраторы, дешифраторы нуля и дешифраторы превышения, накапливающий сумматор не зависят от варианта декомпозиции ПК на блоки, а определяются в основном числом входных разрядов п и основанием системы счисления К на входе.

Затраты же на построение ФЭ АФЭ пропорциональны числу входных разрядов, подаваемых на ФЭ. Поэтому при М=1 и АФЭ= а * 2П и даже коэффициент а = к • п, где к -коэффициент пропорциональности. 36

При большом числе входных разрядов п > 4 - 24 АФЭ будет слишком велико при М=1.

При М>1 существенно уменьшается число входных разрядов каждого блока р = — и

М

снижаются общие затраты всех блоков АФЭ(М)= М • а • 2Р .

Но при разделении ФЭ на 2 или более блоков составляющие эквивалентов с каждого блока ФЭ необходимо предварительно суммировать с помощью дополнительных комбинационных сумматоров. При этом с увеличением М возрастают затраты на комбинационные сумматоры КСМ.

Поэтому для каждого варианта декомпозиции необходимо определить как затраты на внешние КСМ, так и затраты на построение ФЭ. При этом системное проектирование ПК необходимо объединить с локальной оптимизацией ФЭ для каждого разбиения, исследовав затраты ФЭ как для 1-й структуры, так и для 2-й структуры ФЭ.

Такое системное проектирование ПК дробных чисел, включающее в себя метод локальной оптимизации ФЭ, удобно выполнять с помощью программного средства БЕ БЯОБт, позволяющего проводить анализ аппаратурных затрат каждого блока исследуемого разбиения. При этом программа выдает информацию о числе корпусов определенного типа на реализацию каждого блока ФЭ и суммарного числа корпусов на реализацию ФЭ всех М блоков (рис. 4).

Рис. 4. Интерфейс программного средства ЕЕ БЮБт После таблицы числа корпусов последнего блока (в данном случае блока 3) БЕ БЯОБт выводит информацию об общем числе корпусов затрат на все блоки (в данном случае 22 корпуса).

Результаты исследований по числу ИМС для К=12, п=6, а=4 приведены в таблице.

Тип Число блоков разбиения

ФЭ 1 2 3 6

1 212 37 21 12

2 106 35 34 54

КСМ 0 6 12 30

АФЭ-1 212 43 33 42

АФЭ-2 106 41 46 84

Для наглядности поведения аппаратурных затрат графики их зависимости Афэ1 , Афэ2 представлены на рис. 5.

Рис. 5. Графики зависимости числа корпусов от типа разбиения

Из таблицы следует, что применение ФЭ первой структуры дает наиболее простую реализацию (33 корпуса) при разбиении его на три блока по два разряда в каждом (х6, х5); (х4, х3); (х2, х1). Для второй структуры ФЭ результаты будут хуже.

На основании рассмотренного выше можно сформулировать алгоритм системного проектирования ПК дробных чисел.

6. Алгоритм системного проектирования ПК дробных чисел

1. Задать в программе БЕ БЯОБт значения исходных данных: основание системы

счисления К на входе, число входных разрядов п, число блоков т (т=1,М); число шагов преобразования (1,2,3 или 4); значения шагов (через пробел); тип ФЭ - первая или вторая структура.

2. Запустить программу и выполнить генерацию таблиц ФЭ всех блоков, таблиц затрат корпусов каждого блока и суммарного числа всех блоков.

3. Выполнить вручную расчет числа корпусов на реализацию внешних КСМ по числу выходных двоичных разрядов по формуле (). Дополнить строку затрат КСМ в п.2.

4. Перейти к п.1, изменив число блоков разбиения М в исходных данных, не меняя значений остальных параметров, и далее выполнить последовательно п.2 и п.3 алгоритма.

5. Найти суммарное число корпусов ИМС на реализацию как всех блоков ФЭ разбиения, так и внешних КСМ для первой структуры ФЭ.

6. Перейти к п.1 алгоритма, выбрав 2-ю структуру ФЭ (не меняя значений остальных параметров).

7. Выполнить последовательно п.2-п.5 алгоритма и ввести в таблицу затраты на реализацию всех разбиений ФЭ блоки для 2-й структуры ФЭ.

8. Путем анализа и сравнения затрат для 1-й и 2-й структуры ФЭ выбрать вариант декомпозиции по минимуму числа корпусов.

Выводы

1. Рассмотрены две структурные реализации ФЭ и выполнена их сравнительная характеристика.

2. Предложены структурные модели многоблочных многоразрядных формирователей эквивалентов дробных чисел, на основе которых возможно получение таблиц законов функционирования ФЭ.

3. Предложен алгоритм системного проектирования ПК дробных чисел на основе комбинированного алгоритма метода декомпозиции и метода локальной оптимизации структуры ФЭ (1-й и 2-й).

4. Предложено новое программное средство БЕ БЯОБт, позволяющее автоматизировать процесс системного проектирования ПК.

Научная новизна результатов состоит в получении обобщенной модели многоблочного ФЭ для ПК дробных чисел и в разработанном алгоритме системного проектирования, позволяющим вести как глобальную, так и локальную оптимизацию ФЭ.

Практическая значимость результатов заключается в возможности проведения (выполнения) автоматизированного проектирования ПК дробных многоразрядных многоблочных

ПК в автоматизированном режиме с помощью программы БЕ БЯОБт, что дает возможность после выбора оптимального варианта реализовать его на кристалле. Список литературы: 1. А. с. 1647908 НО3М 7/12. Преобразователь двоично-К-ичного кода в двоичный код/ Н. Я Какурин, Ю. К. Кирьяков, А.Н. Макаренко // Открытия, изобретения. 1991. №17. С.262-263. 2. Какурин Н.Я., Лопухин Ю.В. Сравнительная оценка стратегий, используемых в преобразовании кодов по методу накопления эквивалентов // Сб.науч.тр. 6-й международной конф. "Теории и техники передачи, приема и обработки информации" (2002). Харьков- ХНУРЭ 2002. С. 369-370. 3. Голян В.В., Какурин Н.Я. Программные способы автоматизированного проектирования многоблочных ПК целых чисел // АСУ и ПА. 2002. Вып. 118. С.41-48. 4. Голян В.В., КакуринН.Я., МакаренкоЛ.Н. Программный способ построения таблиц функционирования формирователей эквивалентов для многоблочных ПК дробных чисел //АСУ и ПА. 2002. Вып. 119. С.32-40.

Поступила в редколлегию 13.02.2009 Какурин Николай Яковлевич, канд. техн. наук, профессор кафедры АПВТ ХНУРЭ. Научные интересы: прикладная теория цифровых автоматов, автоматизация проектирования цифровых устройств. Адрес: Украина, 61166, Харьков, пр.Ленина, 14, тел. 70-21-326.

Лопухин Юрий Владимирович, ст. преподаватель кафедры АПВТ ХНУРЭ. Научные интересы: проектирование программного обеспечения, автоматизации проектирования цифровых устройств. Адрес: Украина, 61166, Харьков, пр.Ленина, 14, тел. 70-21-326. Макаренко Анна Николаевна, канд. техн. наук, доцент кафедры информационных технологий Харьковского института банковского дела. Научные интересы: дискретная математика, анализ и синтез преобразователей код-код. Адрес: Украина, 61074, Харьков, пр.Победы, 55, тел. 336-05-64.

Замалеев Юрий Салихович, канд. техн. наук, доцент кафедры информационных технологий Харьковской национальной академии городского хозяйства. Научные интересы: проектирование устройств вычислительной техники, программирование. Адрес: Украина, 61204, Харьков, пр. Победы, 68-А, кв. 17, тел. 336-77-84.