МАТРИЧНЫЙ КОММУТАТОР

Полезная модель относиться к матричному коммутаторному устройству, способному избирательно переключать информационные сигналы с входов множества входных контактов на требуемые выходные контакты.
1
4
1
2
1
2
11
22
1
2
1
2
1
2
За прототип выбрано матричное коммутационное устройство, содержащее множество коммутационных блоков (MSU-MSU), соединенных в тандеме, причем каждый коммутаторный блок включает в себя множество входных шин (TI, ТI) и множество выходных шин (TO, ТO), причем упомянутое устройство содержит: множество блоков управления (CNT), каждое из которых предусмотрено в каждом из упомянутых блоков переключателей и предназначено для управления включением и выключением переключателей перекрестных точек (X-X), соединенных с указанными входными шинами (TI, ТI) и упомянутыми выходными шинами (TO, ТO); пульт дистанционного управления (RCU, RCU) для вывода данных переключения; последовательную шину (SB) для передачи упомянутых данных переключения; компаратор; множество средств передачи / приема (TR). (Патент №ЕР0488673 В1 опубл. 10.09.1997).
Недостатком известного технического решения, препятствующим достижению заявленного технического результата является:
- ручное управление переключателями, что снижает быстродействие перенастройки направлений и передачи сигналов.
Техническая проблема - сокращение времени при распределении векторов воздействий на контакты диагностируемой системы-на-кристалле (System-on-a-Chip, SoC) и при упорядочении ответных реакций снижается производительность системы тестового диагностирования.
Технический результат - возможность повышения быстродействия системы диагностирования системы-на-кристалле (System-on-a-Chip, SoC) за счет сокращения времени преобразования векторов тестовых воздействий при записи их в память каналов тестера и упорядочения ответных реакций для обработки обнаруженных неисправностей.
Технический результат достигается матричным коммутатором, содержащим блок управления, входную шину, шину входов/выходов, компаратор, отличающийся тем, что дополнительно содержит два запоминающих устройства, два операционных процессора, регистр входных сигналов, регистр выходных сигналов, две группы буферных элементов, шинный формирователь, элемент "И-НЕ", вход "УМ" и входы/выходы шинного формирователя, выход "О", при этом блок управления дополнительно содержит три входа "Сброс", "Пуск" и "ТИ", первый выход "Готово", вторые выходы, которые подключены к входам первого и второго запоминающих устройств, выходы первого запоминающего устройства подключены к первым входам первого операционного процессора, выходы второго запоминающего устройства подключены к первым входам второго операционного процессора, выходы первого операционного процессора подключены к входам регистра входных сигналов, выходы второго операционного процессора подключены к входам регистра выходных сигналов, выходы которого подключены к входам второй группы буферных элементов, вторые входы первого операционного процессора подключены к контактам входной шины, выходы регистра входных сигналов подключены к первым входам шинного формирователя и входам первой группы буферных элементов, входы/выходы шинного формирователя подключены к шине входов/выходов, выходы шинного формирователя подключены ко вторым входам второго операционного процессора, вход "УМ" шинного формирователя является четвертым входом матричного коммутатора, выходы первой и второй группы буферных элементов подключены к первым и вторым входам компаратора, выходы которого подключены к входам элемента "И-НЕ", выход "О" которого является вторым выходом матричного коммутатора.
Существенными признаками, влияющими на заявленный технический результат, являются:
- дополнительное содержание двух запоминающих устройств;
- дополнительное содержание двух операционных процессоров
- дополнительное содержание регистра входных сигналов;
- дополнительное содержание регистра выходных сигналов;
- дополнительное содержание двух групп буферных элементов;
- дополнительное содержание шинного формирователя с входами/выходами;
- дополнительное содержание элемента "И-НЕ";
- дополнительное содержание входа "УМ";
- дополнительное содержание выхода "О";
- дополнительное содержание у блока управления трех входов "Сброс", "Пуск" и "ТИ" и первого выхода "Готово".
Дополнительное содержание первого запоминающего устройства позволяет хранить коды матрицы соответствия элементов векторов воздействий контактам диагностируемого объекта.
Дополнительное содержание второго запоминающего устройства позволяет хранить коды матрицы, предназначенной для упорядочения ответных реакций объекта диагностирования.
Дополнительное содержание двух операционных процессоров обеспечивает выполнение параллельных операций, предназначенных для формирования конвертированных векторов воздействий и получения упорядоченных ответных реакций.
Дополнительное содержание регистра входных сигналов и регистра выходных сигналов обеспечивает подачу векторов воздействий и прием ответных реакций в заданные моменты времени.
Дополнительное содержание двух групп буферных элементов обеспечивают согласование нагрузочной способности элементов матричного коммутатора.
Дополнительное содержание шинного формирователя с входами/выходами обеспечивает работу двунаправленной шины, подключенной к входам/выходам объекта диагностирования.
Дополнительное содержание элемента "И-НЕ" обеспечивает объединение результатов сравнения, поступающих с выходов компаратора.
Дополнительное содержание входа "УМ" позволяет управлять направлением передачи данных шинным формирователем.
Дополнительное содержание выхода "О" позволяет в упорядоченном виде передавать ответные реакции объекта диагностирования.
Дополнительное содержание у блока управления трех входов "Сброс", "Пуск" и "ТИ" позволяет задавать режимы работы матричного коммутатора, а первый выход "Готово" сигнализирует о готовности к работе матричного коммутатора.
Полезная модель поясняется чертежом.
На фигуре 1 показана блох-схема матричного коммутатора.
Матричный коммутатор содержит: блок управления 1, входную шину 2, шину входов/выходов 3, компаратор 4, два запоминающих устройства 5 и 6, два операционных процессора 7 и 8, регистр входных сигналов 9, регистр выходных сигналов 10, две группы буферных элементов 11 и 12, шинный формирователь 13, элемент "И-НЕ" 14, вход "УМ" 15 и входы/выходы 16 шинного формирователя 13, выход "О" 17.
Пример конкретного выполнения.
Пример.
По сигналу "Сброс" блок управления 1 переходит в исходное состояние. По сигналу "Пуск" блок управления 1 формирует сигналы, обеспечивающие запись кодов запоминающих устройств 5 и 6 в регистры операционных процессоров 7 и 8 соответственно и на выходе блока управления 1 формируется сигнал "Готово". В операционном процессоре 7 происходит конвертирование сигналов, поступающих с входной шины 2. При наличии высокого уровня напряжения на входе "УМ" 15 сигналы с выхода операционного процессора 7 через регистр входных сигналов 9, шинный формирователь 13 и его входы/выходы 16 поступают на шину входов/выходов 3. Сигналы с выхода шинного формирователя 13 передаются на входы операционного процессора 8, который обеспечивает обратное преобразование выходных сигналов. Сигналы с выходов операционного процессора 8 через регистр выходных сигналов 10 и группу буферных элементов 12 поступает на вторые входы компаратора 4, который осуществляет их сравнение с сигналами, поступающими с выходов регистра входных сигналов 9 через группу буферных элементов 11 на первые входы компаратора 4. Результаты с выхода компаратора 4 объединяются при помощи элемента "И-НЕ" 14 и результат объединения передается на выход "О" 17 матричного коммутатора. Наличие на выходе элемента "И-НЕ" 14 сигнала высокого уровня напряжения свидетельствует о неисправности матричного коммутатора. Сигнал низкого уровня напряжения на выходе элемента "И-НЕ" 14 соответствует исправному состоянию матричного коммутатора.
Таким образом, заявленный матричный коммутатор обеспечивает возможность повышения быстродействия системы диагностирования системы-на-кристалле (System-on-a-Chip, SoC) за счет сокращения времени преобразования векторов тестовых воздействий при записи их в память каналов тестера и упорядочения ответных реакций для обработки обнаруженных неисправностей.