СПОСОБ УПРАВЛЕНИЯ АДАПТИВНЫМ МАТРИЧНЫМ ШИФРОВАНИЕМ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ

1. Способ управления адаптивным матричным шифрованием, заключающийся в зашифровании на передающей стороне данных путем перемножения с заполненной гаммой шифра ключевой матрицей и в расшифровании данных на приемной стороне путем сортировки элементов полученного кодового вектора в соответствии с порядком десятичного представления столбцов ключевой матрицы и из получившегося кодового вектора выколотого кода, дуального к коду Хэмминга, замены „0" на „1", „1" на „-1", выколотых координат на „0", применения преобразования Адамара к получившимся кодовым векторам, поэлементного суммирования кодовых векторов, выбора максимального значения из получившегося вектора, сравнения его с пороговым значением и получения вектора данных, который был зашифрован на передающей стороне, отличающийся тем, что на передающей стороне формируют сигнал управления, определяющий длину информационного вектора, подлежащего зашифрованию, а на приемной стороне определяют пороговое значение по алгоритму оптимизации с учетом результата сравнения суммирующего вектора с эталонным.
2. Устройство для управления адаптивным матричным шифрованием, содержащее на передающей стороне генератор ключа, блок формирования ключевой матрицы, шифрующий блок, блок формирования информационного вектора, блок формирования порождающей матрицы, а на приемной стороне - блок сортировки элементов вектора, блок формирования ключевой матрицы, генератор ключа, блок замены элементов кодового вектора, блок умножения кодового вектора на матрицу Адамара, блок формирования матрицы Адамара, блок принятия решения, блок формирования порождающей матрицы, блок обратного преобразования, выход которого является информационным выходом устройства, отличающееся тем, что дополнительно введен на передающей стороне блок управления, выход которого является другим входом шифрующего блока, а на приемной стороне блок сравнения, выход которого соединен со входом блока принятия решения, первый вход соединен с выходом блока умножения, второй вход соединен с выходом блока оптимизации, вход которого соединен с выходом блока обратного преобразования.