МОДУЛЬ ГРАФИЧЕСКОГО ПРОЦЕССОРА

Полезная модель относится к области вычислительной техники и может быть использована в интегрированной модульной авионике (ИМА) для установки на функциональные модули, имеющие в своем составе ХМС-слот расширения, в том числе в составе платформ ИМА с высокоскоростной коммутируемой архитектурой.
В результате проведения патентно-информационных исследований аналогов предлагаемой полезной модели не обнаружено.
Задача, на решение которой направлено заявляемое техническое решение, заключается в формировании и выдаче графической информации на внешние устройства отображения.
Сущность полезной модели заключается в том, что модуль графического процессора содержит два внешних соединителя, блок преобразователей напряжения, графический процессор, программируемую логическую интегральную схему (ПЛИС), выполняющую функцию преобразователя интерфейсов, последовательное конфигурационное постоянное запоминающее устройство (ПЗУ), оперативное запоминающее устройство (ОЗУ), соединитель для конфигурирования ПЛИС, генератор опорной тактовой частоты, при этом выходы первого внешнего соединителя являются входами блока преобразователей напряжения, первый, третий, четвертый и седьмой выходы которого образуют группу выходов для соединения с группой входов с первого по четвертый графического процессора, группа выходов со второго по шестой блока преобразователей напряжения соединяется с группой входов с первого по пятый ПЛИС, при этом третий выход блока преобразователей напряжения дополнительно соединен со входом конфигурационного постоянного ПЗУ, со входом генератора опорной тактовой частоты и со входом соединителя для конфигурирования ПЛИС, при этом четвертый выход блока преобразователей напряжения дополнительно соединен со входом ОЗУ, первый вход-выход первого внешнего соединителя и вход-выход второго внешнего соединителя являются соответственно первым и вторым входом-выходом модуля графического процессора для подключения к внешним устройствам, группа входов с первого по третий второго внешнего соединителя через интерфейсы DVI, VGA и DisplayPort соединена соответственно с группой выходом с первого по третий графического процессора, первые входы-выходы которого через интерфейсы PCI Express соединены со вторыми входами-выходами первого внешнего соединителя, второй вход-выход которого соединен с входом-выходом блока преобразователей напряжения, причем четвертый и пятый выходы графического процессора через интерфейсы DVO и LVDS соединены соответственно с шестым и седьмым входами ПЛИС, выход которой через интерфейс ARINC 818 соединен с четвертым входом второго внешнего соединителя, восьмой вход ПЛИС соединен с первым выходом генератора опорной тактовой частоты, второй выход которого соединен с пятым входом графического процессора, первый, второй и третий входы-выходы ПЛИС соединены соответственно с входом-выходом последовательного конфигурационного ПЗУ, оперативного запоминающего устройства и с первым входом-выходом соединителя конфигурирования ПЛИС, второй вход-выход которого является третьим входом-выходом модуля графического процессора для подключения к внешним устройствам.
Полезная модель поясняется чертежом, на котором показана структурная схема модуля графического процессора (МГП).
1
2
1
2
4
6
7
10
8
9
10
11
5
6
7
8
9
1
2
3
4
5
6
7
3
1
1
2
2
3
4
1
2
3
4
4
5
3
6
7
6
7
5
8
12
9
10
11
3
Модуль графического процессора содержит два внешних соединителя 2 и 3, блок преобразователей напряжения 4, графический процессор (ГП) 5, программируемую логическую интегральную схему (ПЛИС) 6, выполняющую функцию преобразователя интерфейсов, последовательное конфигурационное постоянное запоминающее устройство (ПК ПЗУ) 7, оперативное запоминающее устройство (ОЗУ) 8, соединитель для конфигурирования ПЛИС 9, генератор опорной тактовой частоты 10, при этом выходы 2 и 2 первого внешнего соединителя 2 являются входами 4 и 4 блока преобразователей напряжения 4, первый, третий, четвертый и седьмой выходы (4, 4, 4 и 4) которого образуют группу выходов для соединения с группой входов с первого по четвертый (5, 5, 5 и 5) графического процессора 5, группа выходов со второго по шестой (4, 4, 4, 4 и 4) блока преобразователей напряжения 4 соединяется с группой входов с первого по пятый (6, 6, 6, 6 и 6) ПЛИС 6, при этом третий выход (4) блока преобразователей напряжения 4 дополнительно соединен со входом конфигурационного постоянного ПЗУ 7, со входом генератора опорной тактовой частоты 10 и со входом соединителя для конфигурирования ПЛИС 9, при этом четвертый выход (4) блока преобразователей напряжения 4 дополнительно соединен со входом ОЗУ 8, первый вход-выход 2 первого внешнего соединителя 2 и вход-выход 3 второго внешнего соединителя 3 являются соответственно первым и вторым входом-выходом 1 и 1 модуля графического процессора 1 для подключения к внешним устройствам, группа входов с первого по третий 3, 3 и 3 второго внешнего соединителя 3 через интерфейсы DVI, VGA и DisplayPort соединена соответственно с группой выходом с первого по третий 5, 5 и 5 графического процессора 5, первые входы-выходы 5 которого через интерфейсы PCI Express соединены со вторыми входами-выходами 2 первого внешнего соединителя 2, второй вход-выход 5 которого соединен с входом-выходом 4 блока преобразователей напряжения 4, причем четвертый и пятый выходы 5 и 5 графического процессора 5 через интерфейсы DVO и LVDS соединены соответственно с шестым и седьмым входами (6, 6) ПЛИС 6, выход (вых.) которой через интерфейс ARINC 818 соединен с четвертым входом 3 второго внешнего соединителя 3, восьмой вход (6) ПЛИС 6 соединен с первым выходом генератора опорной тактовой частоты 10, второй выход которого соединен с пятым входом (5) графического процессора 5, первый, второй и третий входы-выходы 6 6 и 6 ПЛИС 6 соединены соответственно с входом-выходом последовательного конфигурационного ПЗУ 7, операционного запоминающего устройства 8 и с первым входом-выходом соединителя конфигурирования ПЛИС 9, второй вход-выход которого является третьим входом-выходом 1 модуля графического процессора 1 для подключения к внешним устройствам.
С помощью внешних соединителей 2 и 3 МГП 1 подсоединяется к модулю носителя мезонина.
Блок преобразователей напряжения 4, выступая в качестве многоканального стабилизирующего источника вторичного электропитания, обеспечивает регулирование и подачу нужного напряжения на блоки МГП 1. В данном примере реализации МГП взяты фиксированное напряжение 1,1 В; 0,9 В; 3,3 В; 1,8 В; 2,5 В; 1,5 В и программируемое - 0,9...1,2 В.
Для высокоскоростного обмена данными между ГП 5 и ПЛИС 6 служат LVDS и DVO интерфейсы.
Для вывода цифрового видеосигнала применяются стандарты DVI, DisplayPort, ARINC 818.
Для вывода аналогового видеосигнала служит интерфейс VGA. Графический процессор (ГП) 5 в составе МГП 1 обеспечивает формирование и выдачу графической информации на внешние устройства отображения
ПЛИС 6 выполняет функции преобразования интерфейсов.
ПК ПЗУ 7 выполняет функцию конфигурирования ПЛИС по включению питания. ОЗУ 8 выполняет функцию видеобуфера.
Работа модуля графического процессора заключается в следующем.
При подаче электропитания на внешние соединители 2 и 3 блок преобразователей напряжения 4 осуществляет формирование вторичных напряжений питания в заданной последовательности. ПЛИС 6 загружает рабочую конфигурацию из последовательного конфигурационного ПЗУ 7. Генератор опорной тактовой частоты 10 формируют опорные тактовые частоты для ГП 5 и ПЛИС 6. ГП 5 осуществляет инициализацию внутренних ресурсов.
В рабочем режиме датчик температуры в составе блока преобразователей напряжения 4 реализует функцию мониторинга температуры (на чертеже не показано). ПЛИС 6 принимает графическую информацию от ГП 5 по одному из интерфейсов LVDS или DVO, буферизирует ее в ОЗУ 8, преобразует полученные данные в соответствии с требованиями интерфейса ARINC 818 и выдает на второй внешний соединитель 3. Соединитель конфигурирования ПЛИС 9 служит для подключения загрузочного кабеля для единовременной записи конфигурации ПЛИС 6 в ПК ПЗУ 7.