УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ФАЗОЙ КОЛЕБАНИЙ

Предлагаемое устройство для управления фазой колебаний (управляемый фазовращатель) относится к радиотехнике и измерительной технике и может быть использовано для управления фазой в фазозадающих управляющих системах.
Известен управляемый фазовращатель (А.С. №1195419, Н 03 Н 11/20, БИ 44 от 30.11.85). Он содержит усилитель-ограничитель, вход которого является входом управляемого фазовращателя, а выход подключен к входу инвертора, и два канала обработки сигнала, каждый из которых выполнен в виде последовательно соединенных интегратора, компаратора и дифференцирующей цепи, вторые входы компараторов подключены к источнику управляющего напряжения. Выходы дифференцирующих цепей первого и второго каналов обработки сигнала подключены соответственно к R и S входам RS-триггера, выход которого подключен к входу фильтра первой гармоники, выход которого является выходом устройства. Между выходом усилителя - ограничителя и управляющим входом интегратора первого канала обработки сигнала, а также между выходом инвертора и управляющим входом интегратора второго канала обработки сигнала введены соответственно первый и второй блоки сброса интеграторов, входы которых подключены к источнику постоянного опорного напряжения.
Недостатком данного управляемого фазовращателя является то, что значение фазы выходного сигнала зависит от частоты входного сигнала. Это ограничивает возможности его применения и предполагает необходимость частотной коррекции фазового сдвига.
В качестве прототипа было выбрано устройство для управления фазой колебаний (А.С. №2273950, Н 03 Н 11/16, БИ 10 от 10.04.2006), которое содержит: интегратор, дифференциатор, блок задания фазы, два управляемых усилителя, умножитель, делитель, устройство извлечения корня, элемент задержки сигнала, инвертор, сумматор, постоянное запоминающее устройство. Выход постоянного запоминающего устройства соединен с первым входом делителя, выход которого является выходом устройства. Второй вход делителя соединен с выходом сумматора, первый вход которого соединен через элемент задержки сигнала и первый управляемый усилитель с входом устройства. К входу устройства также подключены вход дифференциатора и вход интегратора, а выход дифференциатора подключен к первому входу умножителя. Выход интегратора через инвертор подключен ко второму входу умножителя, выход последнего через устройство извлечения корня соединен с входом второго управляемого усилителя, выход которого соединен со вторым входом сумматора, управляющие входы усилителей подключены к соответствующим выходам блока задания фазы и к адресным входам постоянного запоминающего устройства.
Из синусоидального сигнала поступающего в устройство αsin(ωt) формируется косинусоидальный сигнал той же частоты αcos(ωt), и при изменении величины амплитуд синусоидального и косинусоидального сигналов путем их усиления в управляемых усилителях, обеспечивается
управление фазой регулируемого сигнала.
, где
Недостатком данного устройства является то, что при занесении соответствующих коэффициентов в ПЗУ и выполнении операции деления возникает ошибка, вызванная рассогласованием по времени формирования операндов, что сильно понижает точность управления фазой колебаний. Это может привести к серьезным ошибкам управления фазой, так как время установления заданной фазы колебаний зависит от быстродействия ПЗУ с одной стороны, а с другой определяется задержкой в трактах формирования квадратурных составляющих. Если сами квадратурные составляющие по времени согласованы за счет элемента задержки, то по отношению к ПЗУ согласование в данном устройстве отсутствует. Также при необходимости изменения фазы сигнала по определенному закону (определенной функции) возникает сложность схемной реализации ПЗУ, а так же повышается требование к быстродействию ПЗУ. Кроме этого сама операция деления вносит погрешность, как при схемотехническом исполнении устройства, так и при его программной реализации.
Целью предлагаемой полезной модели является упрощение устройства, с сохранением высокой точности управления фазой колебаний и устранение ошибки управления, вызванной временным рассогласованием операндов в операции деления, при сохранении инвариантности к изменению частоты входного сигнала.
Сущность изобретения заключается в том, что в устройство управления фазой колебаний, содержащее блок задания фазы, два управляемых усилителя, дифференциатор, интегратор, инвертор, умножитель, элемент задержки сигнала, устройство извлечения корня, сумматор, отличающееся тем, что введен косинусно-синусный преобразователь, вход которого соединен с выходом блока задания фазы, а выходы соединены с входами управляемых усилителей, выход сумматора является выходом устройства, первый вход которого соединен через элемент задержки сигнала и первый управляемый усилитель с входом устройства управления фазой колебаний, к данному входу подключены также входы дифференциатора и интегратора, выход дифференциатора подключен к первому входу умножителя, выход интегратора через инвертор подключен ко второму входу умножителя, выход которого через устройство извлечения корня соединен с входом второго управляемого усилителя, выход которого соединен со вторым входом сумматора.
Структурная схема предлагаемого устройства приведена на фиг.1. Устройство управления фазой содержит блок задания фазы 1, два управляемых усилителя 2, 3, дифференциатор 4, интегратор 5, инвертор 6, умножитель 7, элемент задержки 8, устройство извлечения корня 9, сумматор 10, косинусно-синусный преобразователь 11. Вход устройства соединен с входом первого управляемого усилителя 2, входом дифференциатора 4 и интегратора 5. Выход дифференциатора 4 соединен с первым входом умножителя 7. Выход интегратора 5 через инвертор 6 соединен со вторым входом умножителя 7, выход которого через устройство
извлечения корня 9 соединен с входом управляемого усилителя 3, выход которого соединен с первым входом сумматора 10. Ко второму входу сумматора 10 через элемент задержки 8 подключен выход управляемого усилителя 2. Выход сумматора 10 является выходом устройства. Управляющие входы усилителей 2, 3 подключены к блоку задания фазы 1 через косинусно-синусный преобразователь 11.
Предлагаемое устройство работает следующим образом. Сигнал αsin(ωt), фаза которого регулируется предлагаемым устройством, подается на вход управляемого усилителя 2, и входы дифференциатора 4 и интегратора 5, которые осуществляют формирование косинусной составляющей сигнала. После дифференцирования на дифференциаторе 4 поступает на первый вход множителя 7 и интегрирования на интеграторе 5 через инвертор 6 поступает на второй вход умножителя 7. После перемножения в умножителе 7 сигнал поступает на вход устройства извлечения корня 9 и далее на вход управляемого усилителя 3. Блок задания фазы 1 подключен к входу косинусно-синусного преобразователя 11, соответствующие выходы которого подключены к управляемым усилителям 2, 3. На выходах косинусно-синусного преобразователя 11 формируется сигналы cos(φ), sin(φ). Сигнал с управляемого усилителя 3 поступает на первый вход сумматора 10, а сигнал с управляемого усилителя 2, задержанный элементом задержки 8 на время, необходимое для их одновременной подачи, поступает на второй вход сумматора 10, где происходит операция их суммирования.
Таким образом, на выходе сумматора 10, который является выходом предлагаемого устройства, формируется сигнал с заданной фазой:
αsin(ωt+φ)=α(sin(ωt)cos(φ)+cos(ωt)sin(φ)).
В результате в заявляемом устройстве устранена ошибка управления, вызываемая временным рассогласованием операндов при реализации операции деления в прототипе, при сохранении инвариантности к изменению частоты входного сигнала.
Данные математические операции могут быть выполнены как на аналоговых элементах, так и в вычислителе на базе микропроцессора, алгоритм функционирования которого реализует рассмотренную на фиг.1 структуру. Входное синусоидальное напряжение при этом может быть введено в вычислитель с помощью аналого-цифрового преобразователя.
ИСТОЧНИКИ ИНФОРМАЦИИ
1. A.c. 1195419 СССР. - №3 732307/24-24; Заявл. 23.04.84; Опубл., Бюл. №23, 1986.
2. А.С. 2273950 №2003133718/09 Заявл 20.07.2005, Опубл., Бюл. №10, 10.04.2006.