ДИФФЕРЕНЦИАЛЬНЫЙ ИЗМЕРИТЕЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ
DIFFERENTIAL METERING CONVERTER

Изобретение относится к области измерительной техники, а именно к измерительным преобразователям с частотной формой выходных сигналов.
Известен измерительный преобразователь (см. патент №2280946, опубликованный в БИ №21 27.07.2006 г.), выполненный на двух генераторах периодических электрических сигналов, частоты которых задаются резонаторами с собственными резонансными частотами, зависящими от значения преобразуемой величины, и формирователя сигнала разностной частоты. В большинстве случаев выходные сигналы генераторов измерительного преобразователя представляют собой периодически следующие импульсы прямоугольной формы. При этом формирователь сигналов разностной частоты выполняется на логических элементах, например на D-триггере. Вышеуказанное устройство является наиболее близким по технической сущности к заявляемому устройству и поэтому взято в качестве прототипа.
Недостатком прототипа является наличие погрешности квантования выходного сигнала в формирователе разностной частоты, которая зависит от частот генераторов, подаваемых на вход формирователя разностной частоты (с увеличением разностной частоты эта погрешность растет).
Решаемой технической задачей является повышение точности заявляемого дифференциального измерительного преобразователя.
Достигаемым техническим результатом заявляемого дифференциального преобразователя является исключение квантования периода выходного сигнала входными сигналами формирователя разностной частоты.
Для достижения технического результата в дифференциальном измерительном преобразователе, содержащем два генератора частотных сигналов, с частотозадающими элементами, выходы которых соединены со входами формирователя разностной частоты. Новым является то, что формирователь сигналов разностной частоты выполнен в виде последовательно соединенных логического элемента "Исключающее ИЛИ" и, по крайней мере, одного интегрирующего устройства, состоящего из инвертирующего усилителя, конденсатора и резистора, первый вывод которого является входом интегрирующего устройства, а второй вывод резистора соединен со входом инвертирующего усилителя и первым выводом конденсатора, второй вывод которого соединен с выходом инвертирующего усилителя, который является выходом дифференциального измерительного преобразователя.
Выполнение формирователя сигналов разностной частоты в виде последовательно соединенных логического элемента "Исключающее ИЛИ" и, по крайней мере, одного интегрирующего устройства позволяет исключить квантование периода выходного сигнала входными сигналами формирователя разностной частоты и повысить точность заявляемого дифференциального преобразователя.
На фигуре 1 изображена функциональная схема дифференциального измерительного преобразователя.
На фигуре 2 изображена электрическая принципиальная схема дифференциального измерительного преобразователя с использованием микросхем типа 564ЛП2 (логический элемент "Исключающее ИЛИ"), 564ЛН2 (инвертирующий усилитель).
На фигурах 3, 4, 5 приведены осциллограммы, поясняющие работу формирователя сигналов разностной частоты.
Устройство содержит два генератора 1 и 2 (см. фигуру 1) с частотозадающими резонаторами 3 и 4, частота, по крайней мере, одного из них зависит от измеряемого параметра, формирователя сигналов разностной частоты 5, выполненного в виде последовательно соединенных логического элемента "Исключающее ИЛИ" 6 (далее - элемент 6) и, по крайней мере, одного интегрирующего устройства 7, состоящего из инвертирующего усилителя 10, конденсатора 9 и резистора 8. Первый вывод резистора 8 является входом интегрирующего устройства 7, а второй вывод резистора 8 соединен со входом инвертирующего усилителя 10 и первым выводом конденсатора 9, второй вывод которого соединен с выходом инвертирующего усилителя 10, и является выходом дифференциального измерительного преобразователя.
Устройство формирователя сигналов разностной частоты 5 сохраняет свою работоспособность при относительной разности частот входных сигналов менее 40%.
Устройство работает следующим образом. С выходов генераторов 1, 2 (см. фигуру 1) на входы элемента 6 подаются периодические сигналы прямоугольной формы (сигналы А и Б на фигуре 3).
Разные значения частот сигналов на входах А, Б элемента 6 приводят к изменению их разности фаз. Это вызывает изменение во времени длительности импульсов на выходе элемента 6 (точка В) и, соответственно, к изменению постоянной составляющей напряжения (среднего значения); частота этих изменений равна разности частот сигналов А и Б. Выделение среднего значения напряжения импульсных сигналов на выходе элемента 6 осуществляется с помощью интегрирующего устройства 7.
0
Процессы, протекающие при формировании сигналов разностной частоты, удобнее рассматривать с момента t (см. фигуру 3), соответствующего равенству фаз сигналов А, Б, подаваемых на входы элемента 6.
За первый полупериод сигнала прямоугольной формы А длительность импульса на выходе в точке В имеет минимальное значение, ему соответствует минимальное значение среднего напряжения
1
2
где Т, T- периоды сигналов прямоугольной формы (сигналы А и Б на фигуре 3), подаваемые на входы элемента 6, определяемые частотами генераторов 1, 2 соответственно;
имп
U - амплитудное значение импульса (для логического элемента "Исключающее ИЛИ" примерно равно напряжению питания).
1
имп
За каждым последующим полупериодом  будет увеличиваться длительность импульса на выходе элемента 6 и, соответственно, среднее за  значение напряжения. Рост длительности импульса и среднего значения напряжения в точке Г будет происходить до того момента времени t (см. фигуру 4), при котором разность фаз сигналов А и Б не достигнет значения, равного π (180°). При этом длительность импульсов будет примерно равна , а среднее значение напряжения за время  будет равно амплитудному значению U.
0
1
0
Число n полупериодов , за которое длительность импульса выходного сигнала элемента 6 вырастет от минимального в момент t до максимального значения в момент t=t+n· определяется отношением
В последующие моменты времени длительность выходного импульса элемента 6 и, соответственно, среднее значение напряжения за каждый следующий полупериод  будет уменьшаться до минимальных значений, определяемых формулами (1), (2).
В дальнейшем описанный выше процесс будет циклически повторяться.
0
1
Рассмотренный выше процесс поясняется осциллограммами, представленными на фигурах 3, 4. На фигуре 3 приведен процесс изменения фазового сдвига между сигналами А, Б и длительности импульса на выходе элемента 6 с момента времени t, который соответствует равенству фаз сигналов А и Б. На фигуре 4 приведен процесс изменения фазового сдвига между сигналами А, Б и длительности импульса на выходе элемента 6 с момента времени t, когда разность фаз сигналов А и Б равна π (180°).
При постоянстве во времени значений частот на входах А и Б элемента 6 изменение длительности импульсов на его выходе В и его среднего напряжения от минимального до максимального значения и обратно до минимального значения будет происходить циклично по линейному закону (треугольная периодическая функция). Цикличность изменения определяется разностью частот сигналов на входах А и Б элемента 6.
Выделение среднего значения импульсного напряжения на выходе элемента 6 производится интегрирующим устройством 7, выполненным в виде инвертирующего усилителя 10, охваченного обратной связью между его входом и выходом через конденсатор 9. За счет ограниченного динамического диапазона усилителя 10 сигнал на его выходе имеет форму трапеции (ограниченный сверху и снизу треугольный сигнал). На фронтах и спадах трапецеидального сигнала (см. фигуру 5) могут иметь место пульсации с частотой, равной сумме частот на входах А и Б элемента 6. Для исключения этих пульсаций может быть использован фильтр, выполненный аналогично интегрирующему устройству 7.
Вариант дифференциального преобразователя, реализованного в соответствии предложенным с техническим решением, выполнен с использованием микросхем серии 564 и приведен на фигуре 2. Элемент "Исключающее ИЛИ" 6 выполнен на микросхеме 564ЛП2. Инвертирующие усилители 10 и 14 выполнены на логических инвертирующих элементах КМОП 564ЛН2.
В варианте дифференциального преобразователя, представленного на фигуре 2, использованы два интегрирующих устройства 7 и 11, что позволяет подавить пульсации на фронтах и спадах первого интегрирующего устройства 7.
Постоянные времени интегрирующих устройств 7 и 11 выбираются из условия:
1
2
где R, R - сопротивления резисторов 8, 12 соответственно;
1
2
C, С - значения емкостей конденсаторов 9, 13 соответственно.