Модель расчета живучести перспективных наномикропроцессорных систем с учетом режимной избыточности за счет использования конфигураций частот шин процессора

Петров Б.М., Уткина О.Н.

МОДЕЛЬ РАСЧЕТА ЖИВУЧЕСТИ ПЕРСПЕКТИВНЫХ НАНОМИКРОПРОЦЕССОРНЫХ СИСТЕМ С УЧЕТОМ РЕЖИМНОЙ ИЗБЫТОЧНОСТИ ЗА СЧЕТ

ИСПОЛЬЗОВАНИЯ КОНФИГУРАЦИЙ ЧАСТОТ ШИН ПРОЦЕССОРА

Большие успехи, достигнутые за последние годы в микроэлектронике и наноэлектронике при разработке наномикропроцессорных систем (НМПС), привели к необходимости разработки методики расчета их надежности и живучести, состоящей из нескольких моделей, которые учитывают сложную архитектуру микропроцессоров (МП) и нанопроцессоров (НП). Основой предлагаемой модели является функциональная зависимость интенсивности отказов НМПС, учитывающая схемотехнические особенности современных и перспективных МП и НП и особенности их программного обеспечения (ПО) .

Предложена новая модель, в отличие от имеющихся отечественных и зарубежных (приведенных в справочнике MIL-HDBK-217F) моделей расчета безотказности НМПС, в которой учитывается влияние на интенсивность отказов МП степени интеграции, типа корпуса и количество выводов в нем, различных конфигураций частот шин процессора, изменения напряжения питания и эффективного снижения энергопотребления процессора и памяти, наиболее сильно влияющих на безотказность и быстродействие МП.

На основании проведенного анализа МП, приведенного в табл. 1 и 2, построена функциональная многокомпонентная математическая модель расчета безотказности МП. Модель представлена произведением коэффициентов и учитывает влияние различных компонентов на базовую интенсивность отказов МП, таких как степень интеграции.

Увеличение степени интеграции позволяет значительно сократить количество микросхем, узлов, плат, блоков в системе, а также значительно снизить количество соединений на плате, а в пределе создать полностью систему на одном кристалле с функциональными возможностями целой системы обработки информации, поэтому безотказность системы значительно увеличивается при увеличении степени интеграции.

При анализе коэффициента Ккч, учитывающего влияние коэффициента конфигурации частот шин для разгона процессора, который может быть выполнен за счет повышения частоты системной шины данных или за счет увеличения коэффициента конфигурации - умножения, предусмотренного изготовителем модулей памяти.

Разгон частот возможен из-за того, что разработчики закладывают технологические запасы по быстродействию для повышению безотказности, безопасности и срока службы, технологические линейки разрабатываются не на конкретные МП, поэтому изменение коэффициента конфигурации производится не джамперами на материнской плате, а в программе BIOS.

Выбор оптимальных значений коэффициента конфигурации проводится в зависимости от сложности алгоритма, а главное от температурного режима работы МП, при этом необходимо учитывать, что использование функции установки временных параметров задержек в памяти - таймингов, балансировка памяти в двухканальном режиме современной памяти, позволяет увеличить производительность системы, за счет снижения сбоеустойчивости системы или наоборот. При этом базовая частота, умноженная на коэффициент конфигурации, соответствует эффективной рабочей частоте, на которую настраивается частота ядра, частота системной шины данных и частота шины памяти, при этом необходимо соблюдать баланс разрядности между системной шиной данных и шиной памяти.

При этом в алгоритме работы динамической памяти (SDRAM) следует аккуратно учитывать все задержки на всех этапах работы:

а) когда активируется строка памяти подачей сигнала выбора адреса строки RAS (Row Address

Strobe) , при этом происходит задержка, пока данные поступают из выбранной строки в выходной усилитель, задержка предварительного заряда по RAS, значения 2; 3, задают время регенерации ячеек

памяти, выраженное в количестве тактов шины памяти, это время, которое требуется на восстановление информации в строке динамической памяти перед ее чтением, перед выдачей сигнала RAS, при этом меньшее значение повышает безотказность и производительность памяти;

б) задержка между сигналами RAS-to-CAS, значения 2; 3, задают время, выраженное в количестве

тактов шины памяти, при этом меньшее значение повышает безотказность и производительность памяти;

в) когда подается сигнал выбора адреса столбца CAS (Column Address Strobe) на выборку данных из строки;

г) когда данные поступают на шину памяти происходит задержка сигнала CAS Latency, число тактов шины памяти может быть 1,5; 2; 2,5; Зтребуемых для выдачи данных на шину после поступления сигнала CAS, меньшее значение повышает безотказность и производительность памяти;

д) задержка перед перезарядкой Precharge Delay, значения 5; 6; 7 задают время, выраженное в

количестве тактов шины памяти, в течение которых строка доступна для чтения и не требует регенерации, время, требуемое на полный цикл доступа к памяти, начиная с открытия строки и заканчивая ее закрытием на регенерацию, при этом меньшее значение повышает производительность памяти, однако уменьшение этого тайменга влияет не только на быстродействие, но и на сбоеустойчивость работы памяти, когда цикл выборки данных из строки завершен и больше нет обращений к этой строке и происходит закрытие строки и регенерация данных (задержка RAS Precharge или Precharge Delay). Учет всех этих задержек может повысить безотказность и быстродействие.

Учет влияния изменение напряжения питания и эффективного снижения энергопотребления процессора и памяти в современных и перспективных МП на безотказность и производительность системы. Необходимо отметить работы фирмы Intel по эффективному снижению энергопотребления новых функций и микротехнологий, которые внедрялись только тогда, когда увеличение производительности системы достигалось при незначительном росте энергопотреблении менее чем на один процент, т.е. внедряются только энергоэффективные функции.

Включение режима низкого энергопотребления S1, который поддерживается технологией Power-On Suspend (POS) , в этом режиме центральный процессор не выполняет некоторые вычислительные операции и операции обмена, кроме того могут теряться данные из кэш-памяти L1, которые не используются, в то время как в кэш-памяти L2 продолжается процесс регенерации и она полностью работоспособна, для обеспечения безотказности и эффективности при минимальном потреблении энергии в этом режиме обесточиваются все компоненты системы, кроме памяти, которая работает непосредственно с ЦП.

С другой стороны для повышения безотказность и энергоэффективности работы многоядерных процессоров, если многопоточный режим работы не обеспечивается в полной мере, обеспечивается анализ и сокращение расхода энергии (отключение) в незадействованных ядрах и кэш-памяти уровней: L1, L2 на верхнем уровне архитектуры и кэш-память уровня L3 на нижнем уровне, переводя их в ненагруженный холодный резерв, что значительно повышает безотказность и быстродействие работы системы.

В модели расчета надежности МП учитываются влияние на интенсивность отказов МП степени интеграции, сложность i-технологии изготовления ЦП, коэффициент конфигурации частот шин, коэффициент выводов корпуса, и т.п.

^мп^) = Аю^) х Ктиi х Ксл х Ккч х Кв х Ккор х К х Кт х Кн.п ,

где А,0^) - базовая интенсивность отказов кристалла МП 1 - й технологии (с учетом времени от-

лаженности процесса производства и соответствия его современному уровню изготовления МП) относительно К-МОП технологии; Кти1 - коэффициент, учитывающий сложность ^-технологии изготовления; Ксл -коэффициент, учитывающий уровень сложности ЦП (критерием является количество активных элементов) , т.е. степень интеграции; Ккч - коэффициент, учитывающий влияние конфигурации частот шин для разгона процессора; Кв - коэффициент, учитывающий количество выводов корпуса; Ккор - коэффициент, учиты-

вающий влияние материала корпуса и технологию герметизации; КЭ - коэффициент, учитывающий условия эксплуатации (механические нагрузки); КТ - коэффициент, учитывающий влияние теплового режима работы ЦП; Кн.п - коэффициент, учитывающий влияние напряжения питания.

з

Таблица 1 Современное состояние и перспективы развития универсальных микропроцессоров фирмы !^е!

Год выпуска 197B 19B2 19B5 19B9 1993 1997 1999 2000 2002 2005 2006 2006 2 0 0B 2008 2009 2010 2015

1 Центральный процессор B0B6 ХТ B02B6 АТ B03B6 B04B6 B05B6 Pentium I B06B6 Pentium II B06B6 Pentium III B07B6 Pentium IV B07B6 Pentium 4A B0BB6 Pentium M Core Duo Core2 Duo Core2 Quad Bloom- field Haven- dale Lynn field

2 Нормы техн-лог. процесса Микроэлектроника 1 - 8 поколений

3 Степень интеграции Микроэлектроника 1 - 8 поколений

0,029 0,134 0,275 1,2 3,3 7,5 9,5 55 17B 144 0,151 0,291 0,5B2 0,731 0,950 1,5 9,0

4 Коэф. умнож. конфигурации lx lx lx lx l,5x 3,5x 4x 3x 4x 4,25x l,56x 2,25x 2,0x 2,Bx l,6x 2,0x 3,0x

5 Макс. объем памяти Гбайт 0,001 0,016 4 4 4 64 64 64 64 64 64 1024 1024 1024 1024 1024 1024

6 Hyper- Threading есть есть есть есть есть есть есть есть есть есть есть есть есть

7 Напряжение В 5 5 5 3,3 3,3 2 2 1.7 1.3 l,0-l,3 0,7-l,3 0,9-l,3 l,l-l,3 l,l-l,3 0,7-0,9 0,7-0,9 0,7-0,9

B Энергопотребление Вт 75 50 25 130 130 120 110

9 Количество контактов 169 23B 273 273 296 3B7 370 423 4 7B 775 940 940 940 1366 1160 1366

Таблица 2 Современное состояние и перспективы развития универсальных микропроцессоров фирмы ДМБ

Год выпуска 1996 1997 199B 1999 1999 2000 2000 2001 2002 2003 2003 2004 2005 2005 2005 2006

1 Центральный процессор AMD K5 AMD K6 AMD K6-2 AMD K6-3 AMD Athlon AMD Duron AMD Athlon Thunder- bird AMD Athlon XP Palomino AMD Athlon XP Thoroug AMD Athlon XP Barton AMD Athlon 64 Winchester Athlon 64 FX Sledge Hamm Athlon 6 4 X2 Manchester Athlon 6 4 X2 Toledo Athlon 6 4 X2 Windsor Athlon 64 X2 Brisbane

2 Технологический процесс Микроэлектроника 1 - 8 поколений

0,35 0,35 0,25 0,25 0,25 0,18 0,18 0,18 0,13 0,13 90 |90 |90 |90 |90 |65 |

3 Степень интеграции Микроэлектроника 1 - 8 поколений

4,3 B,B 9,3 21,3 22 25 37 37,5 37,2 54,3 0,106 0,135 0,154 0,233 0,233 0,154

4 Коэф. умнож. конфигурации l,5x+ 2,5x+ 2,5x+ 3,5x+ 5x+ 5x+ 5x+ 5x+ 5x+ 5,5x+ 5,5x+ 5,5x+ 5x+ 5x+ 5x+ 5x+

5 Макс. объем памяти Гбайт 4 4 4 4 4 4 4 4 4 4 1024 1024 1024 1024 1024 1024

6 Напряжение В 3,5 2,2-3,2 l,9-2,4 l,B-2,4 l,6-l,B l,5-l,B l,5-l,B l,5-l,B l,5-l,B 1,65 1,5 1,5 1,4 1,4 1,35 1,3

Кол-во контактов 169 23B 237 273 320 3B7 370 423 4 7B 754 939 939 939 939 - -