Множительное ядро четырехквадрантового аналогового перемножителя

Предлагаемое устройство относится к радиотехнике и связи и может быть использовано при создании аналоговых перемножителей, предназначенных для перемножения двух входных аналоговых сигналов - токов или напряжений.
На их основе могут быть построены схемы удвоителей частоты, балансных модуляторов, фазовых детекторов и других электротехнических устройств. В системах автоматического регулирования они могут выполнять функции перемножения и возведения в квадрат, а совместно с операционными усилителями выполнять деление, извлечение корней и тригонометрические преобразования.
Данный вид аналоговых устройств является универсальным и обладает такой важной характеристикой как четырехквадрантность. Это означает, что обе входные величины (входные сигналы) могут принимать как положительные, так и отрицательные значения.
Выполняемую перемножителем функцию можно представить как:
вых
x
y
U=KUU,
где K - масштабный коэффициент перемножения, имеющий размерность [1/В].
Известно четырехквадрантное множительное устройство [RU 769559, G06G 7/164, 07.10.1980], содержащее четыре дифференциальных каскада, четыре дифференциальных источника тока, линеаризующие диоды, источник напряжения смещения, два генератора стабильного тока, масштабные и балансовые резисторы с соответствующими связями.
Недостатком устройства является относительно низкая точность, вызванная относительно низкой линейностью перемножения.
Известен также перемножитель сдвоенного дифференциального каскада с соединенными эмиттерами [Евтихеев Н.Н., Тарасов В.П. Методы и средства приема сигналов на фоне помех с использованием квадратурных фильтров и систем на их основе. Учебное пособие. ГОУ ВПО Московский государственный институт радиотехники, электроники и автоматики (Технический университет). - М., 2010. - 136 с., Рис. 11.15. Принципиальная схема перемножителя сигналов Н525ПС4], содержащий масштабирующий каскад с двумя диодами, выполняющими функцию линеаризующих элементов, четыре линеаризующих диода и два масштабирующих каскада с общим масштабным резистором.
Недостатком этого технического решения также является относительно низкая точность, вызванная относительно низкой линейностью перемножения.
Наиболее близким по технической сущности к предложенному является аналоговый перемножитель напряжений [RU 2439694, G06G 7/16, 10.01.2012], содержащий перемножающую ячейку Гильберта, противофазные токовые выходы которой связаны с первой шиной источника питания через симметричную цепь нагрузки первый и второй токовые входы канала «Y» перемножающей ячейки Гильберта, соединенные с соответствующими токовыми выходами преобразователя «напряжение-ток» канала «Y», первый и второй потенциальные входы канала «X» перемножающей ячейки Гильберта, связанные с коллекторами соответствующих первого и второго входных транзисторов, первый и второй логарифмирующие р-n переходы, первые выводы которых объединены и через цепь согласования потенциалов связаны с шиной первого источника питания, причем второй вывод первого логарифмирующего р-n перехода соединен с коллектором первого входного транзистора, а второй вывод второго логарифмирующего р-n перехода соединен с коллектором второго входного транзистора, масштабирующий резистор, включенный между эмиттерами первого и второго входных транзисторов, первый источник опорного тока, включенный между эмиттером первого входного транзистора и второй шиной источника питания, второй источник опорного тока, включенный между эмиттером второго входного транзистора и второй шиной источника питания, первую и вторую группы вспомогательных транзисторов, причем, коллекторы n>2 параллельно включенных вспомогательных транзисторов первой группы соединены с эмиттером первого входного транзистора, коллекторы n>2 параллельно включенных вспомогательных транзисторов второй группы соединены с эмиттером второго входного транзистора, эмиттеры и базы всех вспомогательных транзисторов первой и второй группы объединены и связаны со второй шиной источника питания.
Недостатком этого технического решения является относительно низкая точность, вызванная относительно низкой линейностью перемножения, которая реализуется при использовании ячеек Гильберта.
Задачей настоящей полезной модели является создание множительного ядра четырехквадрантного аналогового перемножителя, обладающего повышенной точностью и стабильностью характеристик.
Требуемый технический результат заключается в повышении точности и стабильности характеристик.
Оставленная задача решается, а требуемый технический результат достигается тем, что множительное ядро четырехквадрантного аналогового перемножителя содержит четыре источника питания, восемнадцать транзисторов, шестнадцать источников опорного тока, девять резисторов и вычитатель, при этом, выходная клемма положительной полярности первого источника питания соединена с первыми клеммами источников опорного тока с первого по десятый и с первыми клеммами первого и второго резисторов, вторые клеммы которых соединены, соответственно, с первым и вторым входами вычитателя, выходная клемма которого является выходной клеммой устройства, выходная клемма отрицательной полярности второго источника питания соединена с первыми клеммами источников опорного питания с одиннадцатый по шестнадцатый, вторая клемма первого источника опорного тока соединена с эмиттерами первого и второго транзисторов, вторая клемма второго источника опорного тока соединена с коллекторами первого и тринадцатого транзисторов, вторая клемма третьего источника опорного тока соединена с эмиттерами третьего и четвертого транзисторов, вторая клемма четвертого источника опорного тока соединена с коллекторами второго и четырнадцатого транзисторов, вторая клемма пятого источника опорного тока соединена с коллекторами третьего и пятнадцатого транзисторов, вторая клемма шестого источника опорного тока соединена с коллектором четвертого и шестнадцатого транзисторов, вторая клемма седьмого источника опорного тока соединена с эмиттером пятого транзистора, с базой второго транзистора и с коллектором девятого транзистора, вторая клемма восьмого источника опорного тока соединена с коллектором десятого транзистора, с эмиттером шестого транзистора и с базой первого транзистора, вторая клемма девятого источника опорного тока соединена с базой четвертого транзистора, с эмиттером седьмого транзистора и с коллектором одиннадцатого транзистора, вторая клемма десятого источника опорного тока соединена с коллектором двенадцатого транзистора, с эмиттером восьмого транзистора и с базой третьего транзистора, клемма положительного потенциала третьего источника питания соединена с базами пятого, шестого, седьмого и восьмого транзисторов, клемма положительного потенциала четвертого источника питания соединена через четвертый резистор с базой девятого транзистора, через пятый резистор соединена с базой десятого транзистора, через шестой резистор соединена с базой одиннадцатого транзистора и через седьмой резистор соединена с базой двенадцатого транзистора, первая входная клемма по входу X соединена с базами тринадцатого и шестнадцатого транзисторов, вторая входная клемма по входу X соединена с базами четырнадцатого и пятнадцатого транзисторов, вторая клемма одиннадцатого источника опорного тока соединена с эмиттером тринадцатого транзистора и через восьмой резистор с эмиттером четырнадцатого транзистора и со второй клеммой двенадцатого источника опорного тока, вторая клемма тринадцатого источника опорного тока соединена с эмиттером пятнадцатого транзистора и через девятый резистор с эмиттером шестнадцатого транзистора и со второй клеммой четырнадцатого источника опорного тока, первая входная клемма по входу Y соединена с базой семнадцатого транзистора, вторая входная клемма по входу Y соединена с базой восемнадцатого транзистора, вторая клемма пятнадцатого источника опорного тока соединена с эмиттером семнадцатого транзистора и через третий резистор с эмиттером восемнадцатого транзистора и со второй клеммой шестнадцатого источника опорного тока, коллектор семнадцатого транзистора соединен с эмиттерами девятого и десятого транзисторов, коллектор восемнадцатого транзистора соединен с эмиттерами одиннадцатого и двенадцатого транзисторов, вторая клемма первого резистора соединена с коллекторами пятого и седьмого транзисторов, вторая клемма второго резистора соединена с коллекторами шестого и восьмого транзисторов.
На чертеже представлены:
на фиг. 1 - схема множительного ядра четырехквадрантного аналогового перемножителя;
на фиг. 2 - семейство передаточных характеристик множительного ядра четырехквадрантного аналогового перемножителя множительного ядра четырехквадрантного аналогового перемножителя по входу X;
на фиг. 3 - семейство передаточных характеристик множительного ядра четырехквадрантного аналогового перемножителя по входу Y.
Множительное ядро четырехквадрантного аналогового перемножителя содержит четыре источника питания 1, 2, 3, 4 с первого по четвертый, соответственно, восемнадцать транзисторов 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22 с первого по восемнадцатый, соответственно, шестнадцать источников опорного тока 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38 с первого по шестнадцатый, соответственно, девять резисторов 39, 40, 41, 42, 43, 44, 45, 46, 47 с первого по девятый, соответственно, и вычитатель 48.
В множительном ядре четырехквадрантного аналогового перемножителя выходная клемма положительной полярности первого источника 1 питания соединена с первыми клеммами источников 23-32 опорного тока с первого по десятый и с первыми клеммами первого 39 и второго 40 резисторов, вторые клеммы которых соединены, соответственно, с первым и вторым входами вычитателя 49, выходная клемма которого является выходной клеммой устройства.
Кроме того, выходная клемма отрицательной полярности второго источника 2 питания соединена с первыми клеммами источников опорного питания 33-38 с одиннадцатый по шестнадцатый, вторая клемма первого источника 23 опорного тока соединена с эмиттерами первого 5 и второго 6 транзисторов, вторая клемма второго источника 24 опорного тока соединена с коллекторами первого 5 и тринадцатого 46 транзисторов, вторая клемма третьего источника 3 опорного тока соединена с эмиттерами третьего 7 и четвертого 8 транзисторов, вторая клемма четвертого источника 4 опорного тока соединена с коллекторами второго 6 и четырнадцатого 18 транзисторов, вторая клемма пятого источника 27 опорного тока соединена с коллекторами третьего 7 и пятнадцатого 19 транзисторов, вторая клемма шестого источника 28 опорного тока соединена с коллектором четвертого 8 и шестнадцатого 20 транзисторов, вторая клемма седьмого источника 30 опорного тока соединена с эмиттером пятого транзистора 9, с базой второго транзистора бис коллектором девятого 13 транзистора, вторая клемма восьмого источника 31 опорного тока соединена с коллектором десятого транзистора 13, с эмиттером шестого транзистора 10 и с базой первого транзистора 5, вторая клемма девятого источника 31 опорного тока соединена с базой четвертого транзистора 8, с эмиттером седьмого транзистора 11 и с коллектором одиннадцатого транзистора 15, вторая клемма десятого источника 32 опорного тока соединена с коллектором двенадцатого транзистора 16, с эмиттером восьмого транзистора 12 и с базой третьего транзистора 7, клемма положительного потенциала третьего источника 3 питания соединена с базами пятого 9, шестого 10, седьмого 11 и восьмого 12 транзисторов, клемма положительного потенциала четвертого источника 4 питания соединена через четвертый резистор 42 с базой девятого транзистора 13, через пятый резистор 43 соединена с базой десятого транзистора 14, через шестой резистор 44 соединена с базой одиннадцатого транзистора 15 и через седьмой резистор 45 соединена с базой двенадцатого транзистора 16, первая входная клемма по входу X соединена с базами тринадцатого 17 и шестнадцатого 20 транзисторов, вторая входная клемма по входу X соединена с базами четырнадцатого 18 и пятнадцатого 19 транзисторов, вторая клемма одиннадцатого источника 33 опорного тока соединена с эмиттером тринадцатого транзистора 17 и через восьмой резистор 46 с эмиттером четырнадцатого транзистора 18 и со второй клеммой двенадцатого источника 34 опорного тока, вторая клемма тринадцатого источника 35 опорного тока соединена с эмиттером пятнадцатого транзистора 19 и через девятый резистор 47 с эмиттером шестнадцатого транзистора 20 и со второй клеммой четырнадцатого источника 36 опорного тока, первая входная клемма по входу Y соединена с базой семнадцатого транзистора 21, вторая входная клемма по входу Y соединена с базой восемнадцатого транзистора 22, вторая клемма пятнадцатого источника 37 опорного тока соединена с эмиттером семнадцатого транзистора 21 и через третий резистор 41 с эмиттером восемнадцатого транзистора 22 и со второй клеммой шестнадцатого источника 38 опорного тока, коллектор семнадцатого транзистора 21 соединен с эмиттерами девятого 13 и десятого 14 транзисторов, коллектор восемнадцатого транзистора 22 соединен с эмиттерами одиннадцатого 15 и двенадцатого 16 транзисторов, вторая клемма первого резистора 39 соединена с коллекторами пятого 9 и 11 седьмого транзисторов, вторая клемма второго резистора 40 соединена с коллекторами шестого 10 и восьмого 12 транзисторов.
Работает множительное ядро четырехквадрантного аналогового перемножителя следующим образом.
Главной особенностью рассматриваемой схемы является наличие модулируемых элементов в эмиттерных и коллекторных цепях дифференциальных усилителей на транзисторах 13, 14, 15, 16, 17, 18, 19 и 20. При изменении коллекторных токов транзисторов 21 и 22 под влиянием сигнала Y, коэффициент усиления в каждой из половин множительного ядра для сигнала X остается неизменным. При этом общий коэффициент передачи каждой из половин множительного ядра для сигнала X оказывается зависим от сигнала Y за счет модуляции эмиттерных сопротивлений транзисторов 13, 14, 15, 16, 17, 18, 19 и 20 и отсутствия компенсирующего влияния на общий коэффициент передачи нагрузочных сопротивлений 39 и 40, являющихся линейными элементами.
Таким образом, в устройстве обеспечивается возможность «чистого» перемножения сигналов X и Y множительным ядром, состоящим из двух полусхем, каждая из которых охвачена глубокой отрицательной обратной связью по цепи сигнала X. Этим обеспечивается высокая стабильность и высокая точность.
Независимая отрицательная обратная связь осуществляется по одному из входов множительного ядра при условии практически полной независимости глубины обратной связи от сигнала на втором входе. С этой целью формируются цепь отрицательной обратной связи с использованием каскадных элементов, где в качестве нелинейной нагрузки основных каскадов множительного ядра используются эмиттерные переходы каскадов.
Цепь независимой отрицательной обратной связи левой полусхемы по входу X формируется транзисторами 13, 14, 9, 10, 5, 6 и сопротивлениями 42 и 43. Данные резисторы являются нагрузкой для входного каскада левой полусхемы на транзисторах 17 и 18.
Для правой полусхемы множительного ядра аналогичная цепь независимой отрицательной обратной связи формируется транзисторами 15, 16, 11, 12, 7, 8 с нагрузками 44 и 45. Эти резисторы, также как в левой полусхеме, являются нагрузкой для транзисторов 19 и 20.
Коэффициенты усиления в петле по входу X остаются независимыми от разности потенциалов на дифференциальном входе Y. В то время как общий коэффициент передачи по входам X на общий выход множительного ядра зависит от разности потенциалов на дифференциальном входе Y. Последним и обеспечивается эффект перемножения дифференциальных напряжений по входу X и Y.
Выходными элементами множительного ядра являются резисторы 39 и 40, формирующие выходное дифференциальное напряжение. Это напряжение может быть использовано в качестве входного для последующего преобразования после вычитателя 49.
Этим обеспечивается минимум выходного сопротивления, сформированного устройством сигнала относительно общей шины земли.
Рассмотрим особенности схемы множительного ядра с использованием независимой отрицательной обратной связи по входу X.
Коэффициент усиления, являющийся отношением дифференциальных напряжений между базами транзисторов 5 и 6 и базами транзисторов 13 и 14 при малых уровнях сигнала по входу X можно записать в виде:
э1
В качестве r используется выходное сопротивление каскада на транзисторах 13 и 14, т.е.
где
В свою очередь,
у
Таким образом, коэффициент усиления будет равен единице (K=1).
Основное усиление в петле сосредоточено в каскаде на транзисторах 5 и 6. В этом случае коэффициент усиления при малых сигналах X с некоторой степенью приближения определяется соотношением:
0
H
T
Например, при значении режимного тока I=1 мА, R=10 кОм и ϕ=25 мВ, коэффициент усиления будет равен 400.
Относительно правой полусхемы все приведенные рассуждения аналогичны.
у
х
Таким образом, в каждой полусхеме множительного ядра осуществляется независимо друг от друга режимы компенсации. В результате существенно уменьшается (до 400 раз) влияние дестабилизирующих факторов функционально родственных элементов на параметры множительного ядра. То есть, при входе U=0 существенно уменьшается прямое проникновение входного сигнала U на общий выход схемы. Этим существенно уменьшается нижняя граница динамического диапазона по входам X и Y.
Наличие глубокой отрицательной обратной связи, в целом, дает возможность свести к минимуму необходимость в регулируемых элементах с лазерной подгонкой в микросхемах.
Общий коэффициент перемножения K множительного ядра с независимой отрицательной обратной связью может быть выражен следующим образом.
1
2
Сумма дифференциальных токов i и i формируют разность потенциалов V между коллекторами транзисторов 5 и 6.
1
2
Можно записать (i-i)*R=V,
2
где  i=V*S.
где S - крутизна преобразования транзисторов 5 и 6.
Следовательно
э
Так как  где R - эмиттерное сопротивление транзисторов 5, 6, то
Э
Поскольку R«R, то
Кроме того, т.к.
о
где I - общий режимный ток дифференциального каскада на транзисторах 5 и 6, то
Таким образом, на общем выходе множительного ядра будет сформировано напряжение
вых
y
U=V*K,
где
y
Подставляя K в предыдущее равенство, получим
В результате можно записать последнее соотношение в виде:
Таким образом, коэффициент передачи множительного ядра с независимо отрицательной обратной связью равен
Отсюда следует, что общий коэффициент передачи множительного ядра с независимой отрицательной обратной связью не является функцией температуры окружающей среды, что обеспечивает стабильность его характеристик.
Наличие глубокой отрицательной обратной связи, в целом, дает возможность свести к минимуму необходимость использования регулируемых элементов.
Экспериментальные исследования производились в среде Multisim NI. На фиг. 2 и фиг. 3 представлены зависимости выходного напряжения от входного при постоянных напряжениях на входе и наоборот.
Таким образом, в предложенном устройстве предложенная схема множительного ядра с независимой отрицательной обратной связью обеспечивает без использования традиционных нелинейных элементов Гильберта высокую точность перемножения и повышенный уровень стабильности основных параметров схемы, что позволяет достичь требуемого технического результата.