МАЖОРИТАЛЬНЫЙ МОДУЛЬ
MAJORITY MODULE

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.
Известны мажоритарные модули (см., например, патент РФ 2700552, кл. G06F 7/57, 2019 г.), которые содержат элементы «2И», элементы «2ИЛИ» и реализуют мажоритарную функцию семи аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции девяти аргументов - входных двоичных сигналов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2665226, кл. G06F7/57, 2018 г.), который содержит элементы «2И», элементы «2ИЛИ» и реализует мажоритарную функцию девяти аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит 21 элемент «2ИЛИ» и 22 элемента «2И».
Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем семнадцать элементов «2ИЛИ» и семнадцать элементов «2И», особенность заключается в том, что первый, второй входы семнадцатого и первый, второй входы i-го  элементов «2И» соединены соответственно с выходами тринадцатого, семнадцатого и первым, вторым входами i-го элементов «2ИЛИ», первый, второй входы k-го  и первый, второй входы (k+6)-то элементов «2ИЛИ» подключены соответственно к выходам (k+2)-го, (k+4)-го элементов «2ИЛИ» и выходам (k+2)-го, (k+4)-го элементов «2И», первый, второй входы четырнадцатого и первый вход (k+8)-го элементов «2ИЛИ» соединены соответственно с выходами седьмого, восьмого и выходом k-го элементов «2И», первый, второй входы четырнадцатого и второй вход (k+8)-го элементов «2И» подключены соответственно к выходам первого, второго и выходу (k+6)-го элементов «2ИЛИ», первый, второй входы одиннадцатого и первый, второй входы двенадцатого элементов «2ИЛИ» соединены соответственно с выходами девятого, десятого элементов «2ИЛИ» и выходами девятого, десятого элементов «2И», первый вход (k+14)-го элемента «2И» и выход (k+10)-го элемента «2ИЛИ» подключены соответственно к выходу (k+13)-го и второму входу (k+14)-го элементов «2И», второй вход (k+14)-го элемента «2ИЛИ» и выход (13-k)-го элемента «2И» соединены соответственно с выходом (k+13)-го и первым входом (k+14)-го элементов «2ИЛИ», первый, второй входы тринадцатого и первый вход семнадцатого элементов «2ИЛИ» подключены соответственно к выходам шестнадцатых элементов «2И», «2ИЛИ» и выходу тринадцатого элемента «2И», а первый, второй входы (k+2)-го, первый, второй входы (k+4)-го и второй вход семнадцатого элементов «2ИЛИ» подключены соответственно к (4×k-3)-му, (4×k-2)-му, (4×k-1)-му, (4×k)-му и девятому входам мажоритарного модуля, выходом которого является выход семнадцатого элемента «2И».
На чертеже представлена схема предлагаемого мажоритарного модуля.
1
17
1
17,
17
i
13
17
i
k
k+6
k+2
k+4
k+2
k+4
14
k+8
7
8
k
14
k+8
1
2
k+6
11
12
9
10
9
10
k+14
k+10
k+13
k+14
k+14
13
k
k+13
k+14
13
17
16
16
13
k+2
k+4
17
17
Мажоритарный модуль содержит элементы «2И» 1, …, 1 и элементы «2ИЛИ» 2, …, 1 причем первый, второй входы элемента 1 и первый, второй входы элемента 1,  соединены соответственно с выходами элементов 2, 2 и первым, вторым входами элемента 2 первый, второй входы элемента 2и первый, второй входы элемента 2подключены соответственно к выходам элементов 2, 2 и 1, 1, первый, второй входы элемента 2 и первый вход элемента 2 соединены соответственно с выходами элементов 1, 1 и 1, первый, второй входы элемента 1и второй вход элемента 1 подключены соответственно к выходам элементов 2, 2 и 2, первый, второй входы элемента 2 и первый, второй входы элемента 2 соединены соответственно с выходами элементов 2, 2 и 1, 1, первый вход элемента 1 и выход элемента 2 подключены соответственно к выходу элемента 1 и второму входу элемента 1, второй вход элемента 2 и выход элемента 1- соединены соответственно с выходом элемента 2 и первым входом элемента 2, первый, второй входы элемента 2 и первый вход элемента 2 подключены соответственно к выходам элементов 1, 2 и 1, а первый, второй входы элемента 2, первый, второй входы элемента 2 и второй вход элемента 2 подключены соответственно к (4×k-3)-му, (4×k-2)-му, (4×k-1)-му, (4×k)-му и девятому входам мажоритарного модуля, выходом которого является выход элемента 1.
1,
9
1+r
2+r
3-r
4+r
1+r
2+r
3+r
4+r
1
8
9
Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, девятый входы подаются соответственно двоичные сигналы x…, x ∈ {0, l}. В представленных ниже табл. 1 и табл. 2 приведены соответственно значения внутренних сигналов y, y, y, y (r ∈ {0>4}) предлагаемого мажоритарного модуля, полученные для всех возможных наборов значений сигналов x,x,x,x, и значения его выходного сигнала Z, полученные для всех возможных наборов значений сигналов у, …, у, х.
Согласно табл. 1, табл. 2 имеем
1,
9
1
9
где Maj(x…, x) есть мажоритарная функция девяти аргументов х, …, х.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию девяти аргументов - входных двоичных сигналов и обладает меньшими по сравнению с прототипом аппаратурными затратами.