Адаптер

Полезная модель относится к микропроцессорной технике и электронике, в частности, к модульной системе управления и контроля.
Известен адаптер (см. патент США №5068814, МПК: G05B19/02, G01K31/28, Адаптивное контрольное устройство, опубл. 26.11.1991), содержащий блок контроля, запоминающее устройство (ЗУ), дисплей и блок управления. Блок контроля предназначен для тестирования аппаратуры и ее узлов и получения соответствующих данных, содержащих картину выявленных и прогнозируемых неисправностей. В ЗУ содержится введенная заранее информация о возможных неисправностях, необходимые эталонные данные и данные о требованиях к параметрам и характеристикам исправной аппаратуры. В ЗУ также могут вводиться оператором дополнительные данные по работе аппаратуры и ее тестирования. С блоком контроля и ЗУ связан дисплей, на котором отображается постоянная и переменная информация. Адаптер содержит блок ввода данных от оператора, которые могут дополнять содержание диагностического анализа, предусмотренного программой. Блок сравнения позволяет производить многоплановое сравнение данных.
МПК: G05B19/02 АДАПТЕР
полученных при тестировании, с эталонными данными, хранящимися в ЗУ.
Недостатком известного адаптера является невозможность использования различных периферийных модулей из-за отсутствия возможности управления последними.
Наиболее близким к заявляемой полезной модели по совокупности существенных признаков является адаптер (см. Европейский патент №647891 от 11.10.93, МПК:О05В 19/05, Модульная система автоматизации, опубл. 12.04.95), содержащий модуль обработки и центральный блок, являющиеся по сути процессором, и подчиненные ему периферийные блоки. Периферийные блоки могут быть объединены друг с другом посредством щины. Процессор содержит собственно процессор, ЗУ, подключаемый к щине блокируемый элемент связи и подключаемый к центральному блоку процессора блокируемый элемент связи, которые соединены друг с другом посредством внутренней шины процессора.
Недостатком известного адаптера является неудобство эксплуатации из-за невозможности изменения числа и (или) типа выдаваемых и принимаемых сигналов от контролируемых объектов вследствие невозможности оперативного изменения алгоритма работы.
Задачей, решаемой предлагаемой полезной моделью, является создание удобного в эксплуатации адаптера.
Технический результат, заключающийся в обеспечении удобства в эксплуатации, достигается тем, что в адаптер, содержащий процессор, состоящий из собственно процессора, запоминающего устройства и элемента связи, соединенный через шину, по крайней мере, с одним периферийным модулем, введен модуль питания, в процессор введены интерфейс последовательной связи и таймер, запоминающее устройство состоит из оперативного запоминающего устройства (ОЗУ) и постоянного запоминающего устройства (ПЗУ), подключенных к шине процессора, модуль питания соединен с шиной адаптера.
Новая совокупность признаков позволяет обеспечить удобство адаптера в эксплуатации за счет изменения числа периферийных модулей и увеличения числа и (или) типа выдаваемых и принимаемых сигналов от контролируемого объекта, а также загрузки в него с электронной вычислительной машины (ЭВМ) управляющей программы, выполнения ее и выдачи адаптером ответной информации на ЭВМ.
На фиг. 1 приведена структурная схема адаптера, на фиг. 2 структурная схема процессора, на фиг. 3 - принципиальная схема формирователя вспомогательных управляющих сигналов, на фиг. 4 -
принципиальная схема адресного селектора, на фиг. 5 - принципиальная схема сопряжения с ЭВМ, на фиг. 6 - структурная схема шины, на фиг. 7 структурная схема первого периферийного модуля, на фиг. 8 принципиальная схема селектора адреса модуля, на фиг. 9 - принципиальная схема управления реле, на фиг. 10 - структурная схема второго периферийного модуля, на фиг. И - принципиальная схема релейной схемы считывания, на фиг. 12 - структурная схема модуля питания, на фиг. 13 - принципиальная схема коммутационной схемы, на фиг. 14 - структурная схема модуля питания.
Адаптер (см. фиг. 1) содержит процессор 1, шину 2, первый 3 и второй 4 периферийные модули и модуль 5 питания.
Процессор 1 соединен через шину 2 с периферийными модулями 3 и 4. Модуль 5 питания подключен к шине 2. Процессор 1 подключен к ЭВМ (на рис. не показана), периферийные модули 3 и 4 подключены к контролируемому объекту (на рис. не показан).
Процессор 1 содержит (см. фиг. 2) собственно процессор 6, адресные регистры 7,8, шинный формирователь 9 данных, регистр 10 управляющих сигналов, шину 11 управления, адресную шину 12, шину 13 данных, формирователь 14 вспомогательных управляюших сигналов с входами 15-29 и выходами 30-33; адресный селектор 34 с выходами 35-41;
таймер 42, интерфейс 43 последовательной связи; контроллер 44 динамического ОЗУ; ОЗУ 45; постоянные запоминающие устройства 46,47; схему 48 сопряжения с ЭВМ с входами 49, 50 и выходами 51, 52; регистры 53, 54 сопряжения с шиной 2; шинный формирователь 55 сопряжения с общей шиной; разъем 56 для подключения ЭВМ; разъем 57 для подключения к шине 2.
Процессор 6 может быть выполнен на микросхеме 1821ВМ85, каждый из адресных регистров 7,8 - на микросхеме КР580ИР82, формирователь 9 данных - на микросхеме КР580ВА86, регистр 10 управляющих сигналов - на микросхеме КР580ИР82, таймер 42 - на микросхеме КР580ВИ53, формирователь 14 вспомогательных управляющих сигналов содержит (см. фиг. 3) логический элемент ИЛИ 58, триггер 59, ПЗУ 60, логический элемент ИЛИ 61, контроллер 44 динамического ОЗУ может быть выполнен по схеме (см. О.Н. Лебедев, Микросхемы памяти и их применение. Радио и связь, Москва, 1990, с.94, рис. 3.10), интерфейс 43 последовательной связи - на микросхеме КР580ВВ51, адресный селектор 34 содержит (см. фиг.4) логические элементы И-НЕ 62, 63, 64, элемент ИЛИ 65, триггер 66, ОЗУ 45 может быть выполнено по схеме (см. О.Н. Лебедев, Микросхемы памяти и их применение. Радио и связь, Москва, 1990, с.93, рис. 3.9), каждое из ПЗУ
46, 47 может быть выполнено на микросхемах К573РФ6, схема 48 сопряжения с ЭВМ содержит (см. фиг.5) резисторы 67, 68, стабилитрон 69, элемент 70, логический элемент ИЛИ-НЕ 71, каждый из регистров 53, 54 сопряжения с шиной - на микросхеме КР580ИР82, шинный формирователь 55 сопряжения с общей шиной 2 - на микросхеме КР580ВА86, разъем 56 для подключения ЭВМ - на разъеме РС-4, разъем 57 для подключения к шине 2 - на разъеме ГРПМ7-90Г1-В. Процессор 1 предназначен для управления работой других модулей адаптера в соответствии с программой для конкретного проверяемого прибора и для обмена информацией с управляющей ЭВМ.
Шина 2 содержит (см. фиг. 6) разъемы 72, 73, 74, 75 для подключения, соответственно, процессора 1, периферийных модулей 3 и 4, модуля питания 5 и внутреннюю шину 76. Каждый из разъемов 72, 73, 74, 75 представляет собой разъем ГРПМ7-90111А1-В. Шина 2 предназначена для объединения всех модулей адаптера в единое устройство и для обеспечения возможности подключения дополнительных модулей.
Периферийный модуль 3 содержит (см. фиг. 7) разъем 77 подключения к шине 2; шину 78 управления; шину 79 адреса; шину 80 данных; триггер 81 включения; селектор 82 с входами 83-86 и выходами
87-90 адреса модуля; элемент 91 выбора адреса; дешифратор 92 выбора регистра; управляющие регистры 93-96; вход 97 и выходы 98 и 99 схемы 100 управления реле, схемы 101-131 управления реле, аналогичные схеме 100, внутреннюю шину 132, разъем 133 подключения к контролируемому объекту. Триггер 81 включения может быть выполнен на микросхеме 533ТМ2, селектор 82 адреса модуля содержит (см. фиг. 8) логические элементы ИЛИ-НЕ 134-137, переключатели 138-145. Каждая из схем 100131 управления реле содержит (см. фиг. 9) резисторы 146, 147, реле 148, транзистор 149, диоды 150, 151, контакты 152. Периферийный модуль 3 предназначен для формирования сигналов с контактов реле по соответствуюш;им линиям управления контролируемого объекта.
Периферийный модуль 4 содержит (см. фиг. 10) разъем 153 подключения к шине 2; шину 154 управления; шину 155 адреса; шину 156 данных; селектор 157 адреса модуля; элемент 158 выбора адреса; дешифратор 159 выбора формирователя; шинные формирователи 160-163; релейные схема 164 считывания с входом 165 и выходами 166, 167; релейные схемы 168-198 считывания, аналогичные схеме 164, внутреннюю шину 199, разъем 200 подключения к контролируемому объекту. Селектор 157 адреса модуля выполнен по схеме (см. фиг. 8). Элемент 158 выбора адреса может быть выполнен на микросхеме 533ЛА2;
дешифратор 159 выбора формирователя - на микросхеме 533ИД4; каждый из шинных формирователей 160-163- на микросхемах КР580ВА86; каждая из релейных схем 167-198 считывания содержит (см. фиг. 11) резистор 201, реле 202, диод 203; разъем 200 нодключения к контролируемому объекту может быть выполнен на разъеме ГРПМ7-90Г1, разъем 153 подключения к шине 2 - на разъеме ГРПМ7-90Г1. Периферийный модуль 4 предназначен для приема сигналов на обмотки реле по соответствуюп :им линиям от контролируемого объекта.
Модуль 5 питания содержит (см. фиг. 12) коммутационные схемы 205 с входами 206, 207 и выходами 208, 209, коммутапионные схемы 210, 211, аналогичные схеме 205, схему 212 с входами 213, 214 и выходами 215, 216 преобразователя питания. Каждая из коммутационных схем 205, 210, 211 содержит (см. фиг. 13) резистор 217, светодиод 218, выключатель 219, диод 220. Схема преобразователя питания содержит (см. фиг. 14) схему 221 запуска, схему 222 выпрямления, фильтр 223. Схема 221 запуска приведена в книге (Э.М. Ромаш, Высокочастотные транзисторные преобразователи, Москва, Радио и связь, 1988, с. 111, рис.4.15а). Схема
222выпрямления приведена в книге (А.А.Бокуняев, Электропитание устройств связи, Москва, Радио и связь, 1988, с.101, рис. 5.На). Фильтр
устройств связи, Москва, Радио и связь, 1988, с. 133, рис. 6.3). Модуль 5 питания предназначен для подключения напряжений внешних источников питания 5В, 9В, 27В к шине 2 и преобразования внешнего напряжения 5В в разнополярное напряжение ±12В.
Адаптер работает следующим образом.
С управляющей ЭВМ в ОЗУ адаптера загружается программа проверки контролируемого объекта и выдается команда на ее выполнение. Процессор 1 в соответствии с управляющей программой, находящейся в ПЗУ и программой проверки контролируемого объекта, находящейся в ОЗУ, обращается к первому 3 и второму 4 периферийным модулям через щину 2. Периферийный модуль 3 в соответствии с данными, выдаваемыми процессором 1, выдает управляющие сигналы с выходных контактов реле на входные цепи контролируемого объекта. Периферийный модуль 4 принимает сигналы, поступающие по выходным цепям контролируемого объекта, на обмотки реле и выдает данные процессору 1. Процессор 1 анализирует полученные от периферийного устройства 4 данные, сравнивает их с эталонными, хранящимися в ОЗУ, и выдает на ЭВМ диагностическую информацию о результатах проверки.
Таким образом, из описания работы адаптера видно, что он позволяет изменять число периферийных модулей и увеличивать число и
(или) тип выдаваемых и принимаемых сигналов от контролируемого объекта, а также обладает возможностью визуального контроля и анализа результатов, что позволяет обеспечить удобство адаптера в эксплуатации. Изготовлен лабораторный макет, испытания которого подтвердили осуществимость и практическую ценность заявляемого объекта.