ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С МАЛЫМ НАПРЯЖЕНИЕМ СМЕЩЕНИЯ НУЛЯ
BUFFER AMPLIFIER WITH LOW ZERO-SHIFT VOLTAGE

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных операционных усилителях (ОУ) с малыми значениями эдс смещения нуля).
В современной радиоэлектронной аппаратуре находят применение дифференциальные усилители (ДУ) с существенными различными параметрами. Особое место занимают ДУ с простейшей двухкаскадной архитектурой, содержащие небольшое число элементов. На их основе выполняются, например, различные классы селективных цепей, где число маломощных усилителей может измеряться десятками единиц. Предлагаемое изобретение относится к данному типу ДУ.
Наиболее близким по сущности к заявляемому техническому решению является классическая схема ДУ фиг.1, представленная в патенте фирмы Motorola (США) №4042886, которая также присутствует в большом числе других патентов [1-23].
cм
Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U), зависящей от свойств его архитектуры.
cм
Основная цель предлагаемого изобретения состоит в уменьшении абсолютного значения U и его температурного дрейфа.
Поставленная цель достигается тем, что в дифференциальном усилителе фиг.1, содержащем входной дифференциальный каскад 1, первый 2 токовый выход которого соединен с входом токового зеркала 3, второй 4 токовый выход связан с выходом токового зеркала 3 и входом 5 буферного усилителя 6, выходной транзистор 7 источника опорного тока, коллектор которого связан с общей эмиттерной цепью 8 входного дифференциального каскада 1, а эмиттер через первый 9 токостабилизирующий двухполюсник соединен с шиной источника питания 10, причем тип проводимости входного транзистора 11 буферного усилителя 6 совпадает с типом проводимости выходного транзистора 7 источника опорного тока, предусмотрены новые элементы и связи - база транзистора 7 источника опорного тока соединена со входом дополнительного неинвертирующего повторителя тока 12, выход которого подключен по переменному току к первому 2 токовому выходу входного дифференциального каскада 1.
Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1, п.2 и п.3, п.4 формулы изобретения.
На фиг.3 показаны схемы дифференциального усилителя - прототипа (левая часть) и заявляемого ДУ (правая часть) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».
На фиг.4 приведены температурные зависимости напряжения смещения нуля схем фиг.3.
На фиг.5 приведена схема заявляемого устройства в соответствии с п.5 формулы изобретения.
Схема ДУ фиг.6 соответствует п.6 формулы изобретения.
На фиг.7 приведена схема ДУ по п.3 формулы изобретения. Ее отличие от схемы фиг.2 - другой узел 8, подключение базы транзистора 14.
Дифференциальный усилитель фиг.2 содержит входной дифференциальный каскад 1, первый 2 токовый выход которого соединен с входом токового зеркала 3, второй 4 токовый выход связан с выходом токового зеркала 3 и входом 5 буферного усилителя 6, выходной транзистор 7 источника опорного тока, коллектор которого связан с общей эмиттерной цепью 8 входного дифференциального каскада 1, а эмиттер через первый 9 токостабилизирующий двухполюсник соединен с шиной источника питания 10, причем тип проводимости входного транзистора 11 буферного усилителя 6 совпадает с типом проводимости выходного транзистора 7 источника опорного тока. База транзистора 7 источника опорного тока соединена с входом дополнительного неинвертирующего повторителя тока 12, выход которого подключен по переменному току к первому 2 токовому выходу входного дифференциального каскада 1.
с
На фиг.2, в соответствии с п.2 формулы изобретения, первый токовый выход 2 входного дифференциального каскада 1 связан со входом токового зеркала 3 через первую 13 цепь смещения потенциалов. В соответствии с п.3 формулы изобретения дополнительный неинвертирующий усилитель тока 12 выполнен на первом вспомогательном транзисторе 14, включенном по схеме с общей базой. При этом база транзистора 14 подключена в частном случае к источнику питания Е.
Кроме этого, на фиг.2, в соответствии с п.4 формулы изобретения, эмиттер входного транзистора 11 буферного усилителя 6 связан с выходом 15 устройства через вторую 16 цепь смещения потенциалов, а выход 15 устройства подключен ко второму 17 токостабилизирующему двухполюснику.
На фиг.5, в соответствии с п.5 формулы изобретения, в схему введен транзистор терморадиационной компенсации 20, база которого соединена с базой первого 14 вспомогательного транзистора, а коллектор связан со вторым 4 токовым выходом входного дифференциального каскада 1.
На фиг.6, в соответствии с п.6 формулы изобретения, дополнительный неинвертирующий повторитель тока 12 выполнен на втором 23 и третьем 24 вспомогательных транзисторах, включенных по схеме с общей базой, базы которых соединены с базами первого 18 и второго 19 входных транзисторов, являющихся входами устройства.
Схема фиг.7 соответствует п.3 формулы изобретения.
cм
Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U в схеме фиг.2, т.е. зависящие от схемотехники ДУ.
0,
8
вх.12
Если ток двухполюсника 9 равен величине 2I то ток общей эмиттерной цепи 8 (I) и входной ток неинвертирующего усилителя 12 (I):
б.р
э.i
i
э.i
0
где I=I/β - ток базы n-p-n транзистора 7 (18, 19, 11) при эмиттерном токе I=I;
i
β - коэффициент усиления по току базы n-p-n транзистора.
вх.3
вых.3
Поэтому выходные токи узлов 2 и 4, а также входной (I) и выходной (I) токи токового зеркала 3
Как следствие, разность токов в узле «A» при его коротком замыкании на эквипотенциальную общую шину
БУ
б.р
см.1
где I=2I - ток базы n-p-n транзистора 11 буферного усилителя 6. Подставляя (3)÷(6) в (7) находим, что разностный ток, определяющий U
p
см.1
p
(+)
(-)
Как следствие, при I=0 не требуется смещения нуля ДУ1 фиг.2 на величину U, подача которого на его входы Вх.1, Вх.2 компенсирует разностный ток I в узле «A».
см.1
см.1
p
см.1
вх
Таким образом, в заявляемом устройстве уменьшается систематическая составляющая U, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U, так как разностный ток I в узле «A» создает U, зависящее от крутизны преобразования входного дифференциального напряжения u ДУ в выходной ток узла «A»:
э18
э19
где r=r - сопротивления эмиттерных переходов входных транзисторов 18 и 19 дифференциального каскада 1.
Поэтому для схем фиг.1-фиг.2
т
где φ=26 мВ - температурный потенциал.
p
см.1
см.1
см.1
В ДУ-прототипе I≠0, поэтому здесь систематическая составляющая U получается на порядок больше (U=-1,2 мВ), чем в заявляемой схеме (U=-0,12 мВ).
cм.2
cм.2
Кроме этого, в схеме фиг.2 величина второй составляющей U, обусловленной внутренней обратной связью в транзисторах 18 и 19, также существенно уменьшается. При этом условие минимизации этой составляющей (U) определяются формулой:
2
4
где U, U - статические напряжения на выходах 2 и 4.
Для обеспечения равенства (11) в схему вводится цепь смещения потенциалов 13.
Компьютерное моделирование схем фиг.3 подтверждает (фиг.4) данные теоретические выводы.
вх.3
Если необходимо обеспечить симметрию амплитуд положительных и отрицательных полуволн выходного напряжения ДУ фиг.2, то следует ввести вторую цепь смещения потенциалов 16. В этом случае равенство (11) обеспечивается путем выбора напряжения на двухполюснике 13 с учетом статического напряжения на входе токового зеркала 3 (U).
см.1
см
Для минимизации U при повышенных температурах (t°>80°C) в схеме фиг.5 предусмотрен транзистор 20, который находится в закрытом состоянии. Однако ток через его р-n переход на подложку 22, который существенно возрастает на высоких температурах (или при радиационных воздействиях), компенсирует соответствующий ток на подложку через p-n переход 21 транзистора 14. Это существенно уменьшает производную dU/dT при t°>80°C.
с
Особенность схемы фиг.6 - реализация дополнительного неинвертирующего усилителя тока 12 на двух транзисторах 23 и 24 со специфическим установлением их статического режима по базовой цепи. При этом исключается источник Е (фиг.2).
с
В схеме фиг.7 также исключается источник смещения Е, что упрощает устройство в целом и уменьшает его общее энергопотребление.
Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент США №4042886.
2. Патент Японии JP 10032437.
3. Патент Японии JP 2005033558.
4. Патент США №4595883, fig.4.
5. Патентная заявка США №2005/0063270 А1, fig.2.
6. Патент США №5166638, fig.1.
7. Патент США №5537081, fig.3.
8. Патент США №6114904.
9. Патент Франции FR 2227574, fig.1, fig.3b, fig.4b.
10. Интегральные микросхемы. Операционные усилители [Текст]: справочник. - М., Издательский дом «Додэка-XXI», 2001. - С.159, операционные усилители 574УД3.
11. Интегральные микросхемы. Операционные усилители [Текст]: справочник. - М., Издательский дом «Додэка-XXI», 2001. - С.280, операционные усилители 1407УД3, 1416УД1.
12. Патент США №5365191, fig.9.
13. Патент США №5568090.
14. Патент США №4629997.
15. Патентная заявка США 2009/0021306, fig.2.
16. Патент США №4.223.276, fig.1, fig.2.
17. Патентная заявка США 2008/0061877, fig.6.
18. Патентная заявка США 2006/0202761.
19. Патент США №4338527, fig.3.
20. Патент Японии 54-37561, H03F 3/45, fig.2, fig.4.
21. Патент Японии 54004131.
22. Патент США №5144259, fig.1.
23. Патент США №6922105, fig.7.