УПРАВЛЕНИЕ СИНХРОНИЗАЦИЕЙ ДЛЯ НЕСОГЛАСОВАННОГО ПРИЕМНИКА СИГНАЛА
SYNCHRONIZATION CONTROL FOR UNMATCHED SIGNAL RECEIVER

Область техники, к которой относится изобретение
Варианты осуществления изобретения, в общем, относятся к записи в запоминающие устройства и, более конкретно, к управлению синхронизацией для записи в запоминающие устройства в несогласованной архитектуре.
Уведомление об авторских правах/разрешении
Части раскрытия данного патентного документа могут содержать материал, который защищен авторскими правами. Владелец авторских прав не возражает против воспроизведения любым лицом патентного документа или патентного раскрытия, в том виде, как он представлен в патентном файле Ведомства управления по патентам и товарным знакам или в записях, но в остальном сохраняет все авторские права. Уведомление о защите авторских прав относится ко всем данным, представленным ниже, и к приложенным чертежам, а также к любому программному средству, описанному ниже: Copyright © 2013, Intel Corporation, All Rights Reserved.
Уровень техники
Передача данных между компонентами на платформе главного устройства необходима для работы электронного устройства. Однако различные условия влияют на временные характеристики высокоскоростной передачи данных между компонентами, такие как изменения температуры и вариации напряжения. Обычно передача данных между разными компонентами может называться I/O (вводом/выводом) и часто управляется стандартами (например, между компонентами подсистемы памяти). Стандарты I/O могут относиться к рабочим характеристикам для мощности I/O, задержки I/O и частоты I/O. Стандарты или номинальные значения установок рабочих характеристик I/O установлены на значения, которые могут быть достигнуты в разных системах для обеспечения совместимости и возможности взаимодействия. Как правило, существует компромисс между мощностью и задержкой. Таким образом, используя жестко выдержанные временные параметры, может уменьшить мощность, но это приводит к большей степени отрицательного влияния на задержку I/O со стороны температуры, напряжения и вариаций обработки.
В подсистемах памяти обычно используется согласованная архитектура, где как путь передачи данных (DQ), так и путь данных строба (DQS) усиливается согласованными усилителями с непрерывным временем работы. На фиг. 1А показана блок-схема известной схемы согласованного приемника. В согласованной архитектуре 102 усилитель 124 пути строба согласован с усилителем 122 пути данных. Путь данных включает в себя ввод данных DQ [7:0], подаваемых в усилитель 122 с внутренним сигналом 110 Vref. Путь данных строба включает в себя входы для дифференциального приемника, где DQS_P представляет положительный дифференциальный сигнал, и DQS_N представляет отрицательный дифференциальный сигнал. Усилитель 124 передает сигнал в сеть 130 распределения тактовой частоты, которая образует сеть для распределения сигнала тактовой частоты для множества устройств приемников одновременно. В частности, показан сигнал, поступающий в элементы 142 и 144 схемы 140 выборки.
Используя несогласованную архитектуру, можно улучшить мощность приемника и рабочие характеристики по сравнению с использованием согласованной архитектуры. На фиг. 1В показана блок-схема известной схемы несогласованного приемника. В несогласованной архитектуре 104, выборку напряжения данных (DQ) выполняют непосредственно на выводе. После выборки система может усиливать сигнал без жестких ограничений по синхронизации, необходимых для согласованной архитектуры 102. А именно, усиление может происходить по всему UI (единичному интервалу) или, возможно, больше. Таким образом, требования к усилению/полосе пропускания несогласованного приемника слабее, чем у согласованного приемника. Как представлено, DQ [7:0] и интервал Vref 110 поступают непосредственно к элементам 162 и 164 схемы 160 выборки. Путь DQS все еще требует постоянно работающего усилителя, усилителя 126, но переход на DQS обычно является большим, чем переход на DQ, что означает, что можно использовать усилитель 126 с меньшим коэффициентом усиления, поскольку он не обязательно должен быть согласован с усилителем с высоким коэффициентом усиления на пути данных.
Несогласованная архитектура 104 улучшает определенное значение полосы пропускания и чувствительности к напряжению приемника по сравнению с согласованной архитектурой 102, но ухудшает управление синхронизацией. Задержка на путях DQS и DQ не является самокомпенсирующейся в несогласованной архитектуре 104. Таким образом, любое изменение в TDQS или во времени распространения сигнала строба через усилитель 124 или сеть 130 распределения тактовой частоты приводит к непосредственному ухудшению бюджета временных характеристик приемника. Существующая тренировка может скорректировать синхронизацию один раз, но любой дрейф от полученного в результате тренировки положения непосредственно влияет на запас синхронизации. Дрейф может возникнуть по напряжению, температуре и/или в результате старения, что может привести к ухудшению запасов по синхронизации и, возможно, может привести к неудачному соединению.
Известна периодическая тренировка, при которой данные после тренировки записывают через соединение (например, из контроллера памяти в DRAM (динамическое оперативное запоминающее устройство)) и проверяют на наличие ошибок. Однако периодическая тренировка является сложной и составляет нагрузку на полосу пропускания шины. Кроме того, тренировка могла бы быть наиболее эффективной, если бы выполнялось усреднение большого количества выборок, но усреднение большего количества выборок приводит к непосредственным конфликтам с желанием обеспечить широкую полосу пропускания для соединения данных, которая используется для реальных операций с данными. Кроме того, такая периодическая тренировка по своей сути является медленной из-за итеративного свойства контура обратной связи, для которого требуется выполнять поиск множества установок для определения оптимального значения.
Краткое описание чертежей
В следующем описании представлено описание фигур, на которых показаны иллюстрации, представленные в качестве примера выполнения вариантов осуществления изобретения. Чертежи следует понимать, как пример, а не как ограничение. Используемые здесь ссылки на один или больше "вариантов осуществления" требуется понимать, как описывающие определенные свойства, структуры и/или характеристики, включенные в, по меньшей мере, один вариант выполнения изобретения. Таким образом, такие фразы как "в одном варианте осуществления" или "в альтернативном варианте осуществления", появляющиеся здесь, описывают различные варианты осуществления и варианты выполнения изобретения, и не обязательно все относятся к одному и тому же варианту осуществления. Однако они не обязательно также являются взаимно исключающими.
На фиг. 1А показана блок-схема известной согласованной схемы приемника.
На фиг. 1В показана блок-схема известной несогласованной схемы приемника.
На фиг. 2 показаны блок-схема варианта осуществления системы, имеющей несогласованную схему приемника, и путь распределения реплики тактовой частоты.
На фиг. 3 показана блок-схема варианта осуществления системы, имеющей реплику сети для пути распределения реплики тактовой частоты для несогласованной схемы приемника.
На фиг. 4А показана блок-схема варианта осуществления несогласованной схемы приемника.
На фиг. 4В показана блок-схема варианта осуществления схемы генератора с путем распределения реплики тактовой частоты для несогласованной схемы приемника по фиг. 4А.
На фиг. 5 показана временная диаграмма варианта осуществления временных характеристик операции для схемы генератора с путем распределения реплики тактовой частоты.
На фиг. 6 показана блок-схема последовательности операций варианта осуществления обработки для регулирования задержки сети распределения тактовой частоты на основе детектированных изменений задержки в сети распределения реплики тактовой частоты.
На фиг. 7 показана блок-схема варианта осуществления вычислительной системы, в которой может быть выполнен путь распределения реплики тактовой частоты.
На фиг. 8 показана блок-схема варианта осуществления мобильного устройства, в котором может быть выполнен путь распределения реплики тактовой частоты.
Описания некоторых деталей и вариантов выполнения следуют далее, включая в себя описание фигур, на которых могут быть представлены некоторые или все варианты осуществления, описанные ниже, так же как обсуждение других потенциальных вариантов осуществления или вариантов выполнения представленных здесь изобретательных концепций.
Подробное описание изобретения
Как описано здесь, в интерфейсе I/O из компонента в компонент используется несогласованная схема приемника. Несогласованный приемник включает в себя путь распределения реплики тактовой частоты, согласованный с путем распределения тактовой частоты, который управляет схемой выборки. В описании, "путь распределения тактовой частоты" относится к любой или всем частям пути, включая в себя сам путь распределения тактовой частоты, усилитель или другие части пути. Устройство может отслеживать изменения по задержке на пути реплики и регулировать задержку на реальном пути распределения тактовой частоты в ответ на изменения задержки, детектируемые на пути реплики. Схема приемника включает в себя путь данных и сеть распределения тактовой частоты в несогласованной конфигурации. Схема кольцевого генератора включает в себя сеть распределения реплики тактовой частоты, согласованную с реальной сетью распределения тактовой частоты. Таким образом, изменения задержки, детектируемые для сети распределения реплики тактовой частоты, обозначают изменение в задержке сети распределения реальной тактовой частоты, которая может быть компенсирована, соответственно.
В одном варианте осуществления описанная система тестирования или механизм тестирования могут использоваться для тестирования крупных узлов системы памяти и, более конкретно, I/O (ввода-вывода) или обмена данными между компонентом платформы (например, процессором, контроллером памяти) и запоминающим устройством. Любая подсистема памяти, в которой используется контроллер памяти с планировщиком или эквивалентной логикой, может быть воплощена, по меньшей мере, в одном варианте осуществления механизма тестирования. Ссылка, сделанная здесь на запоминающие устройства, может включать в себя разные типы памяти. Например, в качестве системы памяти, в общем, используют DRAM, которое представляет собой один пример запоминающие устройства, как описано здесь. Таким образом, механизм тестирования, описанный здесь, является совместимым с любым из множества технологий памяти, таких как DDR3 (двойная скорости передачи данных, версия 3, оригинальный выпуск компании JEDEC (Объединенный инженерный совет по электронным устройствам) от 27 июня 2007 г., в настоящее время выпуск 21), DDR4 (DDR версия 4, исходная спецификация, опубликованная в сентябре 2012 г. компанией JEDEC), LPDDR4 (версия 4 с двойной скоростью передачи данных, низким уровнем питания, спецификация в развитие JEDEC, в соответствии с подачей данной заявки), WIDEIO (спецификация развивающегося JEDEC, в соответствии с подачей настоящей заявки) и/или другие, и технологиями, основанными на производных или расширениях таких спецификаций.
В одном варианте осуществления операцией схемы интерфейса I/O можно дополнительно управлять через использование эмпирического тестирования. На основе изменений задержки, детектируемой путем распределения реплики тактовой частоты, система может эмпирически тестировать параметры рабочих характеристик устройства I/O (ввода/вывода) для определения, какой параметр (параметры) следует модифицировать для регулирования детектируемой задержки. На основе эмпирического тестирования через систему тестирования система может устанавливать параметры рабочих характеристик, специфичных для системы или устройства, в котором происходит передача данных между устройствами. Для каждой из множества разных установок, для множества разных параметров схемы I/O, система тестирования может устанавливать значение для каждого параметра схемы I/O, генерировать трафик тестирования для нагрузочных испытаний передачи данных со значением (значениями) параметра, и измерять рабочий запас для рабочих характеристик I/O. Система тестирования может дополнительно выполнять функцию поиска для определения значения для каждого параметра схемы I/O, в котором компенсируется задержка. В одном варианте осуществления система устанавливает значения рабочего цикла для параметров схемы I/O на основе функции поиска. Установки могут динамически изменяться для определенных компонентов конкретных систем на основе тестирования.
Как указано выше, несогласованная архитектура может обеспечивать существенные улучшения в полосе пропускания и по частоте в отношении согласованной архитектуры. Однако, на традиционную несогласованную архитектуру оказывает отрицательное влияние ухудшение управления синхронизацией. Как более подробно описано ниже, архитектура несогласованного приемника может иметь улучшенное управление синхронизацией в результате использования пути распределения согласованной реплики тактовой частоты, используемой для прогнозирования изменений во временной характеристике для пути распределения реальной тактовой частоты. В одном варианте осуществления система может регулировать поведение временных характеристик пути распределения реальной тактовой частоты на основе изменений временных характеристик, детектируемых на пути реплики. Более конкретно, можно предполагать, что изменения во временных характеристиках, детектируемых для пути реплики, имеют равный эффект на краю (краях) индикаторной диаграммы данных для реального пути данных. Таким образом, путем отслеживания изменений во временных характеристиках на пути реплики можно компенсировать изменения на кромке (кромках) индикаторной диаграммы данных.
В одном варианте осуществления схема приемника предоставляет информацию обратно в передатчик для обеспечения возможности регулирования передатчиком своей операции на основе детектируемых изменений задержки. Таким образом, изменения задержки могут быть компенсированы путем изменения поведения при передаче устройством передатчика. В одном варианте осуществления устройство приемника может рассчитывать требуемую регулировку задержки и/или регулировать задержку приемника для компенсации изменений задержки. В одном варианте осуществления устройство приемника просто передает необработанные данные в форме величины подсчета генератора в передатчик, который может затем рассчитывать регулировку временных характеристик на основе детектируемых изменений.
На фиг. 2 показана блок-схема варианта осуществления системы, имеющей схему несогласованного приемника, и путь распределения тактовой частоты реплики. Система 200 включает в себя устройство 210, которое показано с передающими аппаратными средствами ТХ 212, и устройство 220, которое показано с приемными аппаратными средствами 222. Следует понимать, что в одном примерном варианте осуществления устройство 220 также может передавать данные в устройство 210; таким образом, устройство 220 может включать в себя передающие аппаратные средства, которые не показаны в явном виде, и устройство 210 может включать в себя приемные аппаратные средства, которые не показаны в явном виде. В одном варианте осуществления, передающие и приемные аппаратные средства представляют собой аппаратные средства приемопередатчика, которые позволяют формировать интерфейс, как при передаче, так и при приеме. Устройства соединены через одну или больше линий передачи, которые управляются возбудителем передачи. Линия передачи может представлять собой любого типа линию передачи сигнала (например, трассу, провод), соединяющую I/O устройства 210 с устройством 220.
Устройство 220 включает в себя приемный контроллер 230, который представляет собой аппаратные средства и другие логические схемы, которые выполняют операции приема для устройства 220. Контроллер 230 приема может включать в себя схему 232 выборки для выборки уровней напряжения принимаемого сигнала. Схемой 232 выборки управляют по стробу 234 выборки или по другому сигналу управления, который обозначает, когда следует выполнить выборку поступающего или принимаемого сигнала. Контроллер 230 приема генерирует строб 234 выборки, как отдельный сигнал. Контроллер 230 приема включает в себя управление 236 синхронизацией для управления генерированием строба 234 выборки.
В одном варианте осуществления контроллер 230 приема включает в себя реплику 238 строба, которая представляет собой путь реплики строба 234 выборки. Дрейф (положительный или отрицательный) во временных характеристиках строба 234 выборки может отрицательно влиять на способность устройства 230 успешно принимать входящий сигнал. Реплика 238 строба представляет собой путь, который согласован с путем строба 234 выборки. Таким образом, такой же дрейф может возникать в выборке 234 строба, который может возникнуть эквивалентно в реплике 238 строба. На основе такого дрейфа или изменения в задержке сигнала строба или сигнала управления, управление 236 временными характеристиками можно регулировать для его изменения. В одном варианте осуществления в управлении 236 временными характеристиками регулируют задержку с помощью устройства 210 передачи сигналов для изменения его параметров передачи, с тем, чтобы лучше согласовать временные характеристики выборки схемы 232 выборки. Таким образом, управление 214 временными характеристиками устройства 210 позволяет регулировать операцию ТХ 212. В одном варианте осуществления управление 236 временными характеристиками регулирует временные характеристики выборки 234 строба для регулирования временных характеристик схемы 232 выборки. Таким образом, система 200 управляет временными характеристиками схемы приема устройства 220 в отношении схемы передачи устройства 210.
Предполагая, в качестве одного примера, что устройство 210 представляет собой контроллер или процессор памяти, и устройство 220 представляет собой запоминающее устройство, можно сказать, что система 200 относится к тому, как измерять задержку tDQS (задержку на распространение сигнала строба данных), и регулировать временные характеристики передатчика контроллера/процессора для компенсации изменений в задержке. В результате использования реплики 238 строба, как в отдельной схеме, система 200 может измерять дрейф сигнала строба без влияния на нормальную операцию. Таким образом, система измерения может обеспечить обратную связь точно на величину изменения задержки строба, предоставляя как магнитуду, так и величину дрейфа. Кроме того, поскольку реплика 238 строба представляет собой отдельную схему, которая не влияет на рабочие характеристики фактического канала передачи данных, система 200 выполнена с возможностью генерировать множество выборок измерений задержки для совместного усреднения, что может существенно улучшить разрешение и точность для системы, в которой используется сам путь данных для измерений.
Следует понимать, что путь схемы строба 234 выборки не согласован со схемой 232 выборки. Таким образом, контроллер 230 приема использует архитектуру схемы несогласованного приемника. Несогласованная архитектура обычно чувствительна к изменениям температуры и напряжения, таким образом, что поведение схемы (и в частности, задержки) изменяется с течением времени. Однако, отслеживание изменения задержки, используя реплику 238 строба, позволяет системе 200 регулировать задержку сигнала строба, что, в свою очередь, регулирует точку выборки. В противном случае, в точке выборки мог бы возникнуть дрейф, приводящий к выборкам в неправильной части сигнала и, в результате чего, возникали бы ошибки приема.
В одном варианте осуществления, система 200 использует измерения задержки в качестве входных сигналов, для выполнения поиска, который, в частности, определяет установку для работающей системы, для улучшения I/O. На основе измеренного значения задержки, и, возможно, других измеренных параметров I/O, логика поиска (которая может представлять собой часть логики тестирования или может представлять собой отдельную логику), определяет по измеренным значениям, какие установки следует использовать для I/O между устройствами. В одном варианте осуществления логика поиска позволяет использовать измерения для генерирования одной или больше представительных рабочих характеристик для I/O. На основе представительных кривых логика может выполнять функцию поиска для определения, какие установки следует использовать так, чтобы они удовлетворяли лучшие характеристики для, по меньшей мере, одного параметра, при этом с поддержанием, по меньшей мере, требуемых (стандартом или конфигурацией) рабочих характеристик для других. Логика поиска может включать в себя любую из N-мерной логики поиска, 1-мерной логики поиска (для выполнения n 1-мерных поисков), логики поиска линейного соответствия, логики поиска квадратичного соответствия, логики поиска наискорейшего спуска, логики поиска соответствия кривой или другие. Следует понимать, что n представляет собой целое число, обозначающее количество комбинаций для поиска. В одном варианте осуществления логика поиска может также комбинировать множество результатов измерений вместе, либо для уменьшения повторяемости шумов, или для экстраполяции по условиям наихудшего случая.
На фиг. 3 показана блок-схема варианта осуществления системы, имеющей реплику сети для пути распределения тактовой частоты реплики, для схемы несогласованного приемника. Устройство 300 представляет собой один пример варианта осуществления системы 200 на фиг. 2. Устройство 300 включает в себя схему 310 выборки для выборки принимаемого или входящего сигнала из передающего устройства (не показано). Временными характеристиками выборки схемы 312 выборки управляют на пути 322 строба, который представляет собой часть распределительной сети 320. Как представлено, схема 312 выборки может представлять собой одну из множества схем выборки схемы 310 выборки устройства 300. Как правило, временные характеристики одного пути 322 строба могут обозначать временные характеристики для всех путей строба распределительной сети 320, и, таким образом, временные характеристики для всех схем 310 выборки.
Путь 342 реплики согласован с путем 322 строба. Аналогично тому, как временные характеристики пути 322 строба обозначают временные характеристики всей распределительной сети 320, временные характеристики пути 342 реплики обозначают путь 322 строба, и, таким образом, распределительной сети 320. Путь 342 реплики обозначен, как часть сети 340 реплики. В одном варианте осуществления реплика сети 340 представляет собой эквивалентную схему для распределительной сети 320, а не всей сети. Таким образом, реплику пути 342 и реплику сети 340 можно рассматривать, как одно и то же в некоторых вариантах осуществления.
В одном варианте осуществления реплика пути 342 представляет собой или включает в себя схему генератора, которая передает по обратной связи сигнал в усилитель в начале пути. Количество колебаний за заданный период времени может предоставлять значение, которое обозначает временные характеристики реплики пути 342. В результате сравнения количества колебаний в одном тесте с ранее сохраненным значением, устройство 300 может определять магнитуду и знак изменений задержки в пути. В одном варианте осуществления управление 330 временными характеристиками включает в себя счетчик 332 для подсчета колебаний варианта осуществления реплики пути 342, который включает в себя генератор или кольцевой генератор. В одном варианте осуществления управление 330 временными характеристиками (или устройство передатчика, для которого управление 330 временными характеристиками передает значение счетчика 332) включает в себя или имеет доступ к устройству сохранения (например, регистру - не показан), для сохранения подсчета генератора, для сравнения с новой величиной подсчета.
В одном варианте осуществления реплика сети 340 и распределительная сеть 320 интегрированы в одной интегральной схеме, а также представляют собой эквивалентные схемы. Таким образом, схемы могли бы быть согласованы при обработке, и, следовало бы ожидать, что они проявляют одинаковое поведение во время работы. Реплика сети 340 может дополнительно быть размещена в непосредственной близости на той же подложке, что и распределительная сеть 320, что могло бы дополнительно обеспечить то, что изменения температуры и горячие температурные точки не влияли бы одинаково на реплику сети 340 и распределительную сеть 320.
Регулировка задержки в передатчике и/или регулировка временных характеристик сигнала строба могут быть основаны на величине подсчета счетчика 332. В одном варианте осуществления управление 330 временными характеристиками выполняет расчеты для определения регулировки задержки. В одном варианте осуществления управление 330 временными характеристиками передает величину подсчета счетчика 332 в передатчик, который выполняет расчеты. Либо в запоминающем устройстве, или в контроллере, или в процессоре для расчетов может потребоваться очень большой объем ресурсов обработки. Вместо выполнения деления при расчетах, ресурсы вычислительной обработки могут использовать разложение в ряд Тейлора, для получения рабочей аппроксимации. Такой подход более подробно описан ниже со ссылкой на фиг. 4В. Использование разложения в ряд Тейлора и/или предварительных расчетов определенных значений может уменьшить требования к расчетам во время работы, благодаря уменьшению необходимости выполнения операций во время исполнения/операций, выполняемых в режиме реального времени, и/или других расчетов на основе аппаратных средств. Таким образом, общая нагрузка на вычисления, выполняемые аппаратными средствами, может быть уменьшена. Предварительный расчет может быть выполнен для любого значения, известного заранее для измерений величины подсчета генератора. Такие расчеты могут быть выполнены, используя встроенное программное обеспечение априори измерениям величины подсчета/временных характеристик генератора. Результаты предварительных расчетов могут быть сохранены в регистрах или другом накопителе для доступа при расчете регулировки задержки.
На фиг. 4А показана блок-схема варианта осуществления схемы несогласованного приемника. Схема 402 представляет собой схему несогласованного приемника, включающую в себя схему 410 выборки, несогласованный усилитель 430 и сеть 440 распределения тактовой частоты. Схема 410 выборки выполняет выборку принимаемого сигнала данных DQ [7:0] в соответствии с внутренним опорным напряжением Vref 420. Следует понимать, что сигналы данных могут составлять больше или меньше, чем 8 битов, в зависимости от конфигурации системы, часть которой составляет схема 402. Схема 410 выборки включает в себя элемент 412 для предоставления выборки входного сигнала, и элемент 414 для предоставления взаимодополняющей выборки входного сигнала для случая систем с двойной скоростью передачи данных, где оба края тактовой частоты используются для передачи данных. Таким образом, взаимодополняющий путь может не потребоваться в конфигурациях с одиночной скоростью передачи данных. Возможны другие конфигурации. Элементы 412 и 414 представляют собой усилители выборки, которые выполняют выборку фактически принимаемого сигнала и усиливают выборку. Таким образом, усиление может быть выполнено усилителем с меньшей скоростью по сравнению с усилением перед выборкой, как при использовании согласованной конфигурации.
Усилитель 430 принимает, как входной сигнал, поднимающего строба и сигнал опускающего строба. Сеть 440 распределения тактовой частоты распределяет строб или сигнал выборки для множества разных элементов, например, множества разных элементов выборки (не показаны). Точное количество уровней сети 440 распределения может изменяться в соответствии с вариантом осуществления. Следует понимать, что сеть распределения в виде двоичного дерева показана для простоты. Обычно используется Н-дерево (где каждый дополнительный уровень включает в себя четыре ветви вместо просто двух, и, следовательно, выглядит как "Н"). Независимо от того, какая конфигурация распределительной сети 440 используется, и, однако, используется множество уровней, существует путь строба или путь задержки от усилителя 430 к элементам 412 и 414 выборки.
Задержка на пути 450 строба изменяется с течением времени на основе операция устройства, в результате старения, изменения уровней напряжения, изменений температуры или, возможно, в результате других рабочих условий. Следует понимать, что временные характеристики на пути 450 строба не согласованы с задержкой для сигнала данных (которые могут быть выражены как tDQ≠tDQS). Разница по времени может быть компенсирована в результате изменения временных характеристик передаваемого сигнала или изменения, когда генерируется строб данных. Следует понимать, что линии передачи (дорожки или провода) вдоль разных уровней сети распределения тактовой частоты иллюстрируются, как имеющее сопротивление и емкость, как обычно представлено в данной области техники. Другие общие иллюстрации включают в себя представление индуктивности в каждой линии передачи, обозначающей, что задержка в каждой линии формируется комплексным импедансом из-за наличия сопротивления, емкости и индуктивности, свойственных данным линиям. Следует также понимать, что каждый треугольник представляет буфер, который предотвращает потерю сигнала, по мере его распространения через путь 450 строба.
На фиг. 4В показана блок-схема варианта осуществления схемы генератора с путем распределения реплики тактовой частоты для схемы несогласованного приемника по фиг. 4А. Реплика схемы 404 может быть интегрирована на той же подложке, что и схема 402, используя те же этапы обработки. В одном варианте осуществления реплика схемы 404 помещена в непосредственной физической близости к схеме 402 на подложке. Таким образом, поведение двух схем должно тесно соответствовать в отношении изменений задержки из-за условий окружающей среды. Реплика схемы 404 расположена параллельно схеме 402, и работает независимо от и в фоновом режиме относительно схемы 402. Будучи репликой, реплика сети 442 имеет ту же структуру, что и распределительная сеть 440. Таким образом, путь 452 реплики имеет такую же задержку, как путь 450 строба.
Как показано, реплика схемы 404 выполнена с возможностью или включает в себя кольцевой генератор. Кольцевой генератор генерирует колебания в течение периода из N циклов (где N представляет собой количество циклов, для которых разрешающий сигнал, поступающий в усилитель 432, является активным). Таким образом, N представляет собой количество циклов, для которых разрешены путь 452 реплики и реплика схемы 450. В одном варианте осуществления реплика схемы 404 не рассматривается, как включающая в себя счетчик 460, но, вместо этого, предоставляет вход в счетчик 460. В другом варианте осуществления счетчик 460 рассматривается, как часть реплики схемы 404. Счетчик 460 отслеживает количество колебаний за период циклов для пути 452 реплики. Таким образом, система, которой принадлежит схема 402 и 404, может рассчитывать задержку в распределительной сети, и, в частности, может идентифицировать вариации задержки. Задержка может быть рассчитана как или на основе 1 превышения значения подсчета, где величина подсчета представляет собой конечное значение подсчета, сохраненное в счетчике 460 после N циклов. Счетчик 460 может быть воплощен, например, 8-битным или 16-битным в большинстве случаев для достаточной точности.
Путь 452 реплики может называться "фиктивным путем" в отношении реального пути передачи данных или реального пути стробирования схемы 402. Реплика схемы 404 может непосредственно измерять задержку на пути tDQS, используя конфигурацию кольцевого генератора, без влияния на нормальную операцию приемника. В одном варианте осуществления реплика схемы 404 работает непрерывно или в режиме, близком в непрерывному, генерируя большое количество выборок для уменьшения шумов, все еще обеспечивая гораздо большую полосу пропускания, чем известные подходы периодической тренировки. Математически, частота кольцевого генератора может быть выражена, как функция системной тактовой частоты, где системная тактовая частота может быть выведена из множества потенциальных источников. Выражение может представлять собой: Уравнение 1: FRingOsc=FSystemClk*ROCount/N, где FRingOsc представляет частоту схемы кольцевого генератора, FSystemClk представляет частоту тактовой частоты системы, ROCount представляет конечную величину подсчета кольцевого генератора (записанную счетчиком 460), и N представляет количество циклов системной тактовой частоты, в течение которых кольцевой генератор включен или является активным.
Благодаря выбору большой величины N, становится возможным получить очень точное измерение задержки, и любые шумы в системе будут автоматически усреднены внутри кольцевого генератора с нулевыми дополнительными служебными издержками. Например, благодаря обеспечению возможности работы схемы 404 в течение 1 мс, где типичное значение tDQS составляет 0,5 нс, обеспечивается величина ROCount, приблизительно равная 2000. Любое дрожание тактовой частоты или простые шумы будут усреднены за 2000 колебаний, обеспечивая измерение для tDQS с точностью в пределах меньше, чем 1%.
Для расчета дрейфа задержки tDQS в течение времени, система может сохранять, по меньшей мере, одно значение для ROCount по предыдущим измерениям, и сравнивать новое значение ROCount относительно сохраненного значения. В одном варианте осуществления исходное значение для ROCount может быть сгенерировано в течение времени тренировки BIOS (основная система ввода-вывода), когда DQ центрируют вокруг DQS. Таким образом, одно измерение фактической системы может быть выполнено, и новое значение задержки может быть рассчитано на основе сохраненных результатов измерения, в отличие от итеративной сущности подхода периодической тренировки. В одном варианте осуществления дрейф может быть выражен математически, как в уравнении 2: ΔtDQS=N/FSystemClk*(1/ROCountNEW-1/ROCountOLD), где ΔtDQS представляет собой изменение задержки пути строба, N представляет собой количество циклов системной тактовой частоты, для которых обеспечивается возможность тестирования/измерений, FSystemClk представляет собой частоту системной тактовой частоты, ROCountNEW представляет собой значение текущих измерений ROCount и ROCountOLD представляет собой сохраненное значение ROCount.
Следует понимать, что математическое выражение для расчета дрейфа требует операции деления, которая представляет собой обоснованно объемную операцию, если воплощать в цифровых аппаратных средствах. Уравнение 2 может быть дополнительно оценено по разложению в ряд Тэйлора: Уравнение 3: ΔtDQS≈(N/FSystemClk)-(N/(FSystemClk/ROCountOLD))*ROCountNEW, и Уравнение 4: ΔtDQS≈(N/(FSystemClk/ROCountOLD2))*ROCountNEW2-(3*N/(FSystemClk/ROCountOLD))*ROCountNEW+(2*N/FSystemClk), где Уравнение 3 представляет собой разложение в ряд Тэйлора первого порядка. Уравнение 2 и Уравнение 4 представляют собой разложение в ряд Тэйлора второго порядка Уравнения 2. Следует отметить, что количество циклов, N, для измерения системной тактовой частоты, FSystemClk, и сохраненное значение величины подсчета кольцевого генератора, ROCountOLD, все представляют собой известные значения. Таким образом, каждая из требуемых операций деления для Уравнений 3 и 4 может быть выполнена не в режиме реального времени, сохранена, и доступ к ней может осуществляться для использования при умножении в режиме реального времени. Таким образом, Уравнение 3 и Уравнение 4 требуют только умножения в режиме реального времени с заранее рассчитанными операциями деления. Следует понимать, что более высокие порядки разложения в ряд Тэйлора и/или другие технологии оценки также можно использовать.
Схема 404 обеспечивает инверсию, необходимую для колебаний, путем соединения сигнала обратной связи с выхода реплики сети 442 с инвертирующим выводом усилителя 432, и подачей Vref на другой вывод. Другие варианты осуществления также позволяют достичь инверсии другими способами, и в других вариантах осуществления может использоваться дифференциальная обратная связь DQS, вместо версии с одним выходом, показанной на фиг. 4В. Следует понимать, что такая реплика сети 442 может быть воплощена, как сеть, эквивалентная распределительной сети 440. Таким образом, каждый вывод сети может заканчиваться в буфере, без влияния на задержку вдоль пути 452 реплики. Таким образом, реплика сети 442 может иметь один или множество полных путей реплики, где любой один путь обозначен, как задержка для каждого одного из путей.
В одном варианте осуществления, схема 404 АС соединена с приемником. Соединение АС может обеспечить возможность регулировки напряжения общего режима, размах напряжения и наклон, с минимальным влиянием на согласование по задержке. Таким образом, входной размах, напряжение общего режима и наклон схемы 404 можно регулировать так, чтобы они соответствовали реальному сигналу на выводе DQS. В одном варианте осуществления, разделительный конденсатор С474 можно регулировать или можно изменять для обеспечения возможности настройки схемы. В одном варианте осуществления путь цепи обратной связи также включает в себя резистор R476, который обеспечивает возможность регулировки наклона сигнала приемника. Резистор R476 также может быть регулируемым или переменным, обеспечивая возможность настройки отклика схемы. Таким образом, отклик синхронизации цепи обратной связи можно настраивать на основе поведения фактического пути передачи данных в схеме 402. Время отклика цепи обратной связи может быть модифицировано на основе условий окружающей среды, таких как старение устройства. В одном варианте осуществления такая регулировка АС по сигналу обратной связи может потребовать дополнительной схемы запуска (не показана) для определения исходных условий запуска для цепи обратной связи. Соединение АС также может потребовать некоторого времени стабилизации общего режима, в зависимости от исходных условий, что может расширить требуемое усреднение или период измерения (например, большее значение N), или период разогрева в кольцевом генераторе перед обеспечением возможности подсчета (например, включения циклов N+X, где счетчик 460 включают после X циклов).
Следует понимать, что, в то время как усилитель 430 не согласован с усилителями элементов 412 и 414, усилитель 432 согласован с усилителем 430. Кроме того, путь 452 реплики согласован с путем 450 сигнала строба.
На фиг. 5 показана временная диаграмма варианта осуществления временных характеристик операции для схемы генератора с путем распределения тактовой частоты реплики. На фиг. 5 иллюстрируется один вариант осуществления потока команд в устройстве DRAM. Сигнал 510 тактовой частоты представляет собой системную тактовую частоту. CMD 520 представляет собой сигнал команды DRAM. PRE ALL представляет команду инициализации. Существует задержка tRPab между моментом времени выработки команды PRE ALL и выработкой команды MRW Start. MRW (запись регистра режима) Start представляет команду для запуска колебаний. Сигнал RO 530 кольцевого генератора начинает колебаться после задержки tRODelay от момента выработки MRW Start.
После начала колебаний RO 530, счетчик 540 начинает подсчет количества колебаний. Существует период колебаний, как показано вертикальными пунктирными линиями, после которого контроллер вырабатывает команду MRW Stop, которая останавливает колебания. После задержки tRODelay кольцевой генератор останавливается, и счетчик устанавливает величину подсчета в X. После задержки tWait контроллер вырабатывает команду MRR (считывание регистра режима) result, которая запрашивает результаты счетчика. Через период RL+tDQSCK запоминающее устройство возвращает значение X по DQ 550.
Таким образом, учитывая протокол DRAM, доступ к кольцевому генератору может осуществляться через команду MRW/MRR, явно выраженные сигналы, или можно передавать в него данные некоторым другим способом. В одном варианте осуществления значение N (количество циклов тактовой частоты 510, которые должны быть выработаны генератором) может быть воплощено либо в контроллере памяти, для которого могла бы потребоваться отдельная команда остановки генератора, или в DRAM, используя счетчик. В одном варианте осуществления счетчик, который подсчитывает колебания, включен в контроллер памяти. В таком варианте осуществления контроллер памяти и запоминающее устройство могут потребовать передачи сигнала, представляющего результат, по цепи обратной связи, что могло бы привести к потреблению полосы пропускания между ними. В одном варианте осуществления счетчик, который подсчитывает количество колебаний, включен в запоминающее устройство, и конечная величина подсчета представляет собой все, что передают по цепи обратной связи в контроллер памяти. Такой вариант осуществления мог бы потребовать отдельной команды MRR для обратного считывания величины подсчета генератора. Следует понимать, что пример, показанный на фиг.5, представляет собой только один пример в контексте памяти, и не являются ограничительными. Другие явно выраженные и скрытые способы передачи данных также возможны.
В одном варианте осуществления способ колебаний можно использовать для получения приблизительной оценки одного или больше критических значений задержки временных характеристик DRAM, таких как tDQSCK, и насколько они изменяются в зависимости от напряжения DRAM и/или температуры. Следует понимать, что такой вариант использования, вероятно, мог бы не быть таким же точным, как и специальное выполненное измерение; однако, он может обеспечивать адекватную оценку определенных задержек временных характеристик и, таким образом, обеспечивать множество частей информации, используя одну технологию.
На фиг. 6 показана блок-схема последовательности операций варианта осуществления обработки для регулирования задержки сети распределения тактовой частоты на основе детектируемых изменений задержки в реплике сети распределения тактовой частоты. В одном варианте осуществления изготовитель устройства изготовляет схему приемника для I/O в компоненте. Схема приемника включает в себя усилитель, схему выборки и сеть распределения тактовой частоты, 602. Схема выборки и усилитель могут представлять собой часть одного и того же элемента. Изготовитель также изготавливает реплику схемы по компоненту. Реплика схемы включает в себя согласованный усилитель (согласованный с усилителем сети распределения тактовой частоты схемы приемника), и путь реплики сети распределения тактовой частоты, 604.
Во время работы схема приемника принимает передаваемые данные для обработки из устройства передачи, 606. Схема приемника обрабатывает входной сигнал. Схема приемника может обрабатывать множество таких входных сигналов. Параллельно и независимо от операций схемы приемника (например, операции реплики схемы не влияют непосредственно на операцию схемы приемника, и наоборот), устройство приема генерирует разрешающий сигнал. Усилитель реплики схемы принимает входной сигнал или разрешающий сигнал, 608.
Реплика усилителя выводит сигнал через путь реплику сети распределения тактовой частоты, 610. Путь реплики согласован с путем сети распределения тактовой частоты схемы приемника. В одном варианте осуществления путь реплики просто представляет собой одиночный путь, вместо всей реплики сети распределения тактовой частоты. Таким образом, путь реплики может быть воплощен, как схема, эквивалентная сети распределения тактовой частоты схемы приемника. Реплика схемы передает по цепи обратной связи выходной сигнал пути реплики или передает по цепи обратной связи сигнал с конца пути реплики на вход реплики усилителя, 612. Путь обратной связи обеспечивает колебания схемы.
Счетчик на конце пути реплики подсчитывает количество колебаний, 614. Счетчик может предоставлять величину подсчета в регистр или в устройство контроллера. На основе величины подсчета система рассчитывает задержку пути реплики, и, в частности, определяет, изменилась ли величина задержки, 616. Расчет может быть выполнен принимающим устройством, или используя передающее устройство. Устройство, которое выполняет расчет, может сравнивать текущую задержку с предыдущей задержкой для пути реплики, 618. В одном варианте осуществления расчеты включают в себя сравнение текущей величины подсчета генератора с предыдущей величиной подсчета генератора.
Если задержка является такой же, ответвление 620 ДА, не требуется ничего регулировать, и схема приемника продолжает работать, так же, как она работала раньше. Схема генератора выполняет повторный запуск в некоторый период времени в будущем, когда она снова будет включена, 608. Если задержки являются разными, ответвление 620 НЕТ, система регулирует задержку I/O в отношении сети распределения тактовой частоты схемы приемника на основе разности задержки в реплике схемы, 622. В общем, система может регулировать задержку между тактовой частотой передатчика и схемой несогласованного приемника на основе задержки сети распределения тактовой частоты реплики. В одном варианте осуществления регулировка включает в себя регулировку работы передатчика. В одном варианте осуществления регулировка включает в себя регулировку установок приема, которые управляют работой приемника. В одном варианте осуществления регулировка включает в себя регулировку при выполнении операций сети распределения тактовой частоты. Регулировки могут быть воплощены путем регулировки электрических параметров I/O различных схем передачи и/или приема. В одном варианте осуществления логическая схема поиска воплощает поиск для определения, какие рабочие параметры I/O следует регулировать.
На фиг. 7 показана блок-схема варианта осуществления вычислительной системы, в которой может быть воплощен путь распределения тактовой частоты реплики. Система 700 представляет вычислительное устройство, в соответствии с любым вариантом осуществления, описанным здесь, и может представлять собой переносной компьютер, настольный компьютер, сервер, игровую или развлекательную систему управления, сканер, копировальное устройство, принтер, устройство маршрутизации или коммутации, или другое электронное устройство. Система 700 включает в себя процессор 720, который обеспечивает обработку, администрирование операциями и исполнение инструкций для системы 700. Процессор 720 может включать в себя любой тип микропроцессора, центральное процессорное устройство (CPU), ядро обработки или другие аппаратные средства обработки для обеспечения обработки для системы 700. Процессор 720 управляет общей работой системы 700, и может представлять собой или может включать в себя один или больше программируемых общего назначения или специального назначения микропроцессоров, цифровых сигнальных процессоров (DSP), программируемых контроллеров, специализированных интегральных схем (ASIC), программируемых логических устройств (PLD) и т.п., или комбинацию таких устройств.
Подсистема 730 памяти представляет основную память системы 700 и обеспечивает временное сохранение для кода, который должен быть выполнен процессором 720, или значений данных, которые должны использоваться при выполнении процедуры. Подсистема 730 памяти может включать в себя одно или больше устройств памяти, таких как постоянное запоминающее устройство (ROM), память типа флэш, один или больше вариантов оперативного запоминающего устройства (RAM), или других устройств памяти, или комбинацию таких устройств. Подсистема 730 памяти сохраняет и содержит, помимо прочего, операционную систему (OS) 736 для обеспечения программной платформы для исполнения инструкций в системе 700. Кроме того, другие инструкции 738 сохраняются и исполняются из подсистемы 730 памяти для обеспечения логики и обработки 700 системы. ОС 736 и инструкции 738 исполняются процессором 720.
Подсистема 730 памяти включает в себя устройство 732 памяти, где оно содержит данные, инструкции, программы или другие элементы. В одном варианте осуществления подсистема памяти включает в себя контроллер 734 памяти, который представляет собой контроллер памяти, в соответствии с любым вариантом осуществления, описанным здесь, и который включает в себя планировщик для генерирования и выработки команд для устройства 732 памяти.
В одном варианте осуществления, подсистема 730 памяти и устройство 732 памяти воплощают обратную связь, генерируемую из пути распределения тактовой частоты реплики, для улучшения временных характеристик и точности передачи данных из контроллера памяти в запоминающее устройство. В одном варианте осуществления устройство 732 памяти включает в себя сеть распределения реплики, согласованную с сетью распределения строба. Запоминающее устройство определяет магнитуду и направление сдвига задержки кольцевым генератором в реплике сети. Система использует величину подсчета колебаний, для расчета величины сдвига задержки и операцию по регулировке одного или больше параметров I/O для учета сдвига задержки.
Процессор 720 и подсистема 730 памяти соединены с системой 710 шина/шина. Шина 710 представляет собой абстракцию, которая представляет любую одну или больше отдельных физических шин, линий/интерфейсов передачи данных и/или соединений из точки в точку, соединенных соответствующими мостами, адаптерами и/или контроллерами. Поэтому, шина 710 может включать в себя, например, одну или больше системных шин, шин межсоединения периферийных компонентов (PCI), шины HyperTransport или шины стандарта промышленной архитектуры (ISA), шины интерфейса малых компьютерных систем (SCSI), универсальной последовательной шины (USB), или шины 1394 в соответствии со стандартом Института инженеров по электронике и радиотехнике (IEEE) (обычно называется "Firewire"). Шина или шины 710 также могут соответствовать интерфейсам в сетевом интерфейсе 750.
Система 700 также включает в себя один или больше из интерфейса (интерфейсов) 740 ввода-вывода (I/O), сетевого интерфейса 750, один или больше внутреннего устройства (устройств) 760 накопителя данных, и периферийный интерфейс 770, соединенный с шиной 710. Интерфейс 740 I/O может включать в себя один или больше компонентов интерфейса, через которые пользователь взаимодействует с системой 700 (например, видеоинтерфейса, аудиоинтерфейса и/или цифробуквенного интерфейса). Сетевой интерфейс 750 обеспечивает для системы 700 возможность обмена данными с удаленными устройствами (например, серверами, другими вычислительными устройствами) через одну или больше сетей. Сетевой интерфейс 750 может включать в себя адаптер Ethernet, компоненты беспроводной передачи данных, USB (универсальную последовательную шину) или другие проводные или беспроводные, основанные на стандартах или частные интерфейсы.
Накопитель 760 может представлять собой или может включать в себя любой обычный носитель информации для энергонезависимого сохранения больших количеств данных, такой как один или больше из магнитных, твердотельных или оптических дисков, или их комбинации. Накопитель 760 постоянно содержит код или инструкции и данные 762 (то есть, значение содержится, несмотря на прерывание питания в системе 700). Накопитель 760 можно генетически рассматривать, как "память", хотя память 730 представляет собой исполнительную или операционную память для обеспечения инструкции для процессора 720. Хотя накопитель 760 является энергонезависимым, память 730 может включать в себя энергозависимую память (то есть, значение или состояние данных становится неопределенным при прерывании питания системы 700).
Периферийный интерфейс 770 может включать в себя любой аппаратный интерфейс, не обязательно упомянутый выше. Периферийное оборудование, в общем, относится к устройствам, которые подключают так, что они являются зависимыми от системы 700. Зависимое подключение представляет собой подключение, в котором система 700 обеспечивает программное обеспечение и/или аппаратную платформу, в которой выполняются операции, и с которой взаимодействует пользователь.
На фиг. 8 показана блок-схема варианта осуществления мобильного устройства, в котором может быть воплощен путь распределения тактовой частоты реплики. Устройство 800 представляет мобильное вычислительное устройство, такое как вычислительный планшетный компьютер, мобильный телефон или смартфон, работающий по беспроводному каналу передачи данных электронный считыватель, или другое мобильное устройство. Следует понимать, что определенные компоненты представлены обобщенно, и не все компоненты такого устройства представлены в устройстве 800.
Устройство 800 включает в себя процессор 810, который выполняет первичные операции по обработке устройства 800. Процессор 810 может включать в себя одно или больше из физических устройств, таких как микропроцессоры, процессоры приложения, микроконтроллеры, программируемые логические устройства или другое средство обработки. В одном варианте осуществления процессор 810 включает в себя компоненты оптического интерфейса в дополнение к кристаллу процессора. Таким образом, кристалл процессора и фотонные компоненты находятся в одном и том же пакете. Такой пакет процессора может формировать оптический интерфейс с оптическим разъемом, в соответствии с вариантом осуществления, описанным здесь.
Операции по обработке, выполняемые процессором 810, включают в себя исполнение операционной платформы или операционной системы, в которой выполняются приложения и/или функции устройства. Операции по обработке включают в себя операции, относящиеся к I/O (входу/выходу) с пользователем - человеком или с другими устройствами, операции, относящиеся к администрированию питанием, и/или операции, относящиеся к подключению устройства 800 к другому устройству. Операции по обработке также могут включать в себя операции, относящиеся к аудио I/O и/или I/O дисплея.
В одном варианте осуществления устройство 800 включает в себя аудиоподсистему 820, которая представляет аппаратные средства (например, аппаратные аудиосредства и аудиосхемы) и программное обеспечение (например, драйверы, кодеки), компоненты, ассоциированные с предоставлением аудиофункций для вычислительного устройства. Аудиофункции могут включать в себя выходные сигналы громкоговорителя и/или головных телефонов, а также входные сигналы от микрофона. Устройства для таких функций могут быть интегрированы в устройство 800, или могут быть подключены к устройству 800. В одном варианте осуществления пользователь взаимодействует с устройством 800 путем предоставления аудиокоманд, которые принимаются и обрабатываются процессором 810.
Подсистема 830 дисплея представляет аппаратные средства (например, устройства дисплея) и компоненты программного обеспечения (например, драйверы), которые обеспечивают визуальное и/или тактильное отображение для пользователя, для взаимодействия с вычислительным устройством. Подсистема 830 дисплея включает в себя интерфейс 832 дисплея, который включает в себя конкретный экран или аппаратное устройство, используемое для представления дисплея для пользователя. В одном варианте осуществления интерфейс 832 дисплея включает в себя логику, отдельную от процессора 810, для выполнения, по меньшей мере, определенной обработки, относящейся к дисплею. В одном варианте осуществления подсистема 830 дисплея включает в себя устройство с сенсорным экраном, которое обеспечивает, как выход, так и вход для пользователя.
I/O контроллер 840 представляет собой аппаратное устройство и программные компоненты, относящиеся к взаимодействию с пользователем. I/O контроллер 840 может работать для администрирования аппаратными средствами, которые представляют собой часть аудиоподсистемы 820 и/или подсистему 830 дисплея. Кроме того, I/O контроллер 840 иллюстрирует точку соединения для дополнительных устройств, которые соединяются с устройством 800, через которое пользователь может взаимодействовать с системой. Например, такие устройства, которые могут быть соединены с устройством 800, могут включать в себя устройства микрофона, громкоговоритель или стереосистемы, видеосистемы или другие устройства дисплея, клавиатуру или устройства кнопочной панели или другие I/O устройства для использования с конкретными приложениями, такими как считыватели карт или другие устройства.
Как упомянуто выше, I/O контроллер 840 может взаимодействовать с аудиоподсистемой 820 и/или подсистемой 830 дисплея. Например, вход через микрофон или другое аудиоустройство может обеспечивать ввод данных или подачу команд для одного или больше приложений или функций устройства 800. Кроме того, аудиовыход может быть предусмотрен вместо или в дополнение к выводу дисплея. В другом примере, если подсистема дисплея включает в себя сенсорный экран, устройство дисплея также действует, как входное устройство, администрирование которым, по меньшей мере, частично может осуществляться I/O контроллером 840. Также могут присутствовать дополнительные кнопки или переключатели устройства 800, для обеспечения функций I/O, администрируемых I/O контроллером 840.
В одном варианте осуществления I/O контроллер 840 администрирует устройствами, такими как акселерометры, камеры, датчики света или другие датчики условий окружающей среды, гироскопы, система глобальной навигации (GPS) или другие аппаратные средства, которые могут быть включены в устройство 800. Вход может представлять собой часть непосредственного взаимодействия с пользователем, а также может обеспечивать ввод данных окружающей среды в систему для влияния на ее операции (такие как фильтрация шумов, регулировка дисплея для детектирования яркости, применение фотовспышки для камеры, или другие свойства). В одном варианте осуществления устройство 800 включает в себя администрирование 850 питанием, которое администрирует использованием энергии аккумуляторной батареи, зарядом аккумуляторной батареи и свойствами, относящимися к операциям экономии энергии.
Подсистема 860 памяти включает в себя устройство (устройства) 862 памяти для сохранения информация в устройстве 800. Подсистема 860 памяти может включать в себя энергонезависимое (состояние не меняется, если питание в запоминающем устройстве прерывается), и/или энергозависимое (состояние становится неопределенным, если питание в запоминающем устройстве прерывается) запоминающие устройства. Память 860 может сохранять данные приложения, данные пользователя, музыкальные данные, фотографии, документы или другие данные, а также системные данные (долгосрочно или временно), относящиеся к исполнению приложений и функций системы 800. В одном варианте осуществления подсистема 860 памяти включает в себя контроллер 864 памяти (который также можно рассматривать, как часть управления системой 800, и который потенциально можно рассматривать, как часть процессора 810). Контроллер 864 памяти включает в себя планировщик для генерирования и выработки команд для устройства 862 памяти.
Блок 870 соединения включает в себя аппаратные устройства (например, беспроводные и/или проводные соединители и аппаратные средства передачи данных) и программные компоненты (например, драйверы, стеки протоколов) для обеспечения возможности обмена данными устройства 800 с внешними устройствами. Устройство может представлять собой отдельные устройства, такие как другие вычислительные устройства, точки беспроводного доступа или базовые станции, а также периферийные устройства, такие как гарнитуры головных телефонов, принтеры или другие устройства.
Блок 870 соединения может включать в себя множество разных типов устройств соединения. Для обобщения, устройство 800 представлено сотовым блоком 872 соединения и блоком 874 беспроводной передачи данных. Сотовый блок 872 соединения, в общем, относится к блоку соединения по сотовой сети, обеспечиваемому беспроводными несущими, такими, как предоставляются в GSM (глобальная система мобильной связи) или ее вариациями или производными, CDMA (множественный доступ с кодовым разделением каналов) или ее вариациями или производными, TDM (мультиплексирование с временным разделением) и ее вариациями или производными, LTE (долгосрочное развитие - также называется "4G") или другими стандартами сотовой службы. Блоки 874 беспроводной передачи данных относятся к беспроводному соединению, которое не является сотовым, и может включать в себя персональные вычислительные сети (такие как Bluetooth), локальные вычислительные сети (такие как WiFi), и/или глобальные вычислительные сети (такие как WiMax), или другие беспроводные соединения. Беспроводное соединение относится к передаче данных через использование модулированного электромагнитного излучения через нетвердую среду. Проводное соединение происходит через твердую среду передачи данных.
Периферийные соединения 880 включают в себя аппаратные интерфейсы и соединители, а также программные компоненты (например, драйверы, стеки протокола) для выполнения периферийных соединений. Следует понимать, что устройство 800 может представлять собой как периферийное устройство ("в" 882) и другие вычислительные устройства, а также может иметь периферийные устройства ("из" 884), соединенные с ним. Устройство 800 обычно имеет разъем "стыковки" для соединения с другими вычислительными устройствами с такой целью, как администрирование (например, загрузка и/или выгрузка, изменение, синхронизация) содержания в устройстве 800. Кроме того, стыковочной разъем может обеспечивать для устройства 800 подключение определенных периферийных устройств, которые позволяют устройству 800 управлять выводом содержания, например, в аудиовизуальные или другие системы.
Кроме того, частный стыковочный разъем или другие частные аппаратные средства для соединения устройства 800 могут выполнять периферийные соединения 880 через общие или основанные на стандартах разъемы. Общие типы могут включать в себя соединитель через универсальную последовательную шину (USB) (которая может включать в себя любое количество разных аппаратных интерфейсов), DisplayPort, включающий в себя MiniDisplayPort (MDP), мультимедийный интерфейс высокой четкости (HDMI), Firewire или другой тип.
В одном варианте осуществления один или больше компонентов системы 800 воплощает обратную связь, генерируемую из пути распределения тактовой частоты реплики, для улучшения временных характеристик и точности передачи данных между компонентами. В одном варианте осуществления приемный компонент включает в себя сеть распределения реплики, согласованную с сетью распределения строба. Приемное устройство определяет магнитуду и направление размаха задержки кольцевого генератора в сети реплики. В системе используется величина подсчета колебаний для расчета сдвига из-за задержки и операции регулирования одного или больше параметров I/O для учета сдвига из-за задержки.
В одном аспекте устройство, имеющее несогласованную архитектуру передачи данных, включает в себя схему несогласованного приемника, включающую в себя путь данных, включающий в себя первый усилитель и схему выборки; и сеть распределения тактовой частоты, соединенную от второго усилителя до схемы выборки для обеспечения сигнала строба для схемы выборки, где второй усилитель не согласован с первым усилителем; и схему кольцевого генератора, включающую в себя третий усилитель, согласованный со вторым усилителем; счетчик для подсчета колебаний в течение периода времени; реплику сети распределения тактовой частоты, соединенную от третьего усилителя со счетчиком, где реплика сети распределения тактовой частоты представляет собой реплику сети распределения тактовой частоты схемы несогласованного приемника; и путь обратной связи от схемы распределения тактовой частоты до третьего усилителя.
В одном варианте осуществления путь данных включает в себя усилитель выборки, который включает в себя первый усилитель и схему выборки. В одном варианте осуществления сеть распределения тактовой частоты содержит сеть распределения тактовой частоты Н-дерева. В одном варианте осуществления несогласованная схема приемника и схема кольцевого генератора интегрированы на одном кристалле интегральной схемы. В одном варианте осуществления реплика сети распределения тактовой частоты представляет собой схему, эквивалентную сети распределения тактовой частоты несогласованной схемы приемника. В одном варианте осуществления путь обратной связи включает в себя настраиваемую RC-цепь для регулирования времени отклика схемы кольцевого генератора.
В одном варианте осуществления устройство дополнительно включает в себя логическую схему для расчета регулировки задержки для сети распределения тактовой частоты для схемы несогласованного приемника, на основе множества колебаний, подсчитанных счетчиком в схеме кольцевого генератора. В одном варианте осуществления устройство дополнительно включает в себя запоминающее устройство, которое сохраняет значение, представляющее предварительно рассчитанное разделение чисел, в котором логическая схема рассчитывает регулировку задержки со значением, без выполнения деления в режиме реального времени. В одном варианте осуществления устройство дополнительно включает в себя логическую схему для передачи количества колебаний, подсчитанных счетчиком, в устройство передачи, для обеспечения регулирования устройством передачи данных временных характеристик его выходного сигнала для схемы приемника. В одном варианте осуществления устройство дополнительно включает в себя логику для передачи количества колебаний, подсчитанных счетчиком, в устройство приемника, для обеспечения регулировки устройством приемника временных характеристик его параметров обработки сигналов, для приема сигналов из схемы передатчика.
В одном аспекте, электронное устройство с запоминающим устройством, которое имеет схему несогласованного приемника, включающую аппаратную платформу, включает в себя процессор; запоминающее устройство на аппаратной платформе, для приема передаваемых данных из устройства контроллера памяти на аппаратной платформе, запоминающее устройство, включающее в себя схему несогласованного приемника, включающую в себя путь передачи данных, включающий в себя первый усилитель и схему выборки; и сеть распределения тактовой частоты соединенную из второго усилителя со схемой выборки, для обеспечения сигнала строба для схемы выборки, где второй усилитель не согласован с первым усилителем; и схему кольцевого генератора, включающую в себя третий усилитель, согласованный со вторым усилителем; счетчик для подсчета колебаний в течение периода времени; и реплику сети распределения тактовой частоты, соединенную от третьего усилителя со счетчиком, где реплика сети распределения тактовой частоты представляет собой схему, эквивалентную сети распределения тактовой частоты схемы несогласованного приемника; и сенсорный дисплей, соединенный для генерирования отображения на основе данных, доступ к которым осуществляется из запоминающего устройства.
В одном варианте осуществления путь передачи данных включает в себя усилитель выборки, который включает в себя первый усилитель и схему выборки. В одном варианте осуществления сеть распределения тактовой частоты содержит сеть распределения тактовой частоты Н-дерева. В одном варианте осуществления схема несогласованного приемника и схема кольцевого генератора интегрированы на одном кристалле интегральной схемы. В одном варианте осуществления реплика сети распределения тактовой частоты представляет собой схему, эквивалентную сети распределения тактовой частоты схемы несогласованного приемника. В одном варианте осуществления путь обратной связи включает в себя настраиваемую RC-цепь для регулирования времени отклика схемы кольцевого генератора.
В одном варианте осуществления запоминающее устройство дополнительно включает в себя логику для расчета регулировки задержки, для сети распределения тактовой частоты схемы несогласованного приемника, на основе количества колебаний, подсчитанных счетчиком в схеме кольцевого генератора. В одном варианте осуществления запоминающее устройство дополнительно включает в себя компонент памяти для сохранения значения, представляющего предварительно рассчитанное разделение чисел, в котором логическая схема рассчитывает регулировку задержки со значением, без выполнения разделения в режиме реального времени. В одном варианте осуществления запоминающее устройство дополнительно включает в себя логическую схему для передачи множества колебаний, включенных счетчиком в передающее устройство, для обеспечения регулировки передающим устройством временной характеристики своего выходного сигнала для схемы приемника. В одном варианте осуществления запоминающее устройство дополнительно включает в себя логическую схему для передачи количества колебаний, подсчитанных счетчиком, в устройство приемника, для обеспечения регулировки устройством приемника временных характеристик своих параметров обработки сигналов, для приема сигналов из схемы передатчика.
В одном аспекте способ для обмена данными со схемой несогласованного приемника включает в себя передачу по цепи обратной связи сигнала с выхода реплики сети распределения тактовой частоты на вход реплики усилителя с тем, чтобы вызвать колебание через реплику сети распределения тактовой частоты, где реплика сети распределения тактовой частоты представляет собой реплику сети распределения тактовой частоты схемы несогласованного приемника, и реплика усилителя представляет собой реплику усилителя выборки для схемы несогласованного приемника, где выход реплики усилителя представляет собой вход для сети распределения тактовой частоты; подсчет количества колебаний через реплику сети распределения тактовой частоты со счетчиком периода времени; расчет изменений в задержке через реплику сети распределения тактовой частоты; и регулирование задержки между тактовой частотой источника передатчика и схемой несогласованного приемника на основе задержки через реплику сети распределения тактовой частоты.
В одном варианте осуществления, подача по цепи обратной связи сигнала с выхода реплики сети распределения тактовой частоты содержит подачу сигнала по цепи обратной связи от сети распределения тактовой частоты, которая составляет реплику пути передачи данных, который включает в себя первый усилитель и схему выборки. В одном варианте осуществления, подача по цепи обратной связи сигнала с выхода реплики сети распределения тактовой частоты содержит передачу по цепи обратной связи сигнала из сети распределения тактовой частоты, составляет реплику сети распределения тактовой частоты Н-дерева. В одном варианте осуществления, подсчет количества колебаний выполняют, используя схему кольцевого генератора, интегрированную на одном кристалле с интегральной схемой, со схемой несогласованного приемника. В одном варианте осуществления, передача по цепи обратной связи сигнала через сеть распределения тактовой частоты реплики содержит передачу по цепи обратной связи сигнала через эквивалент схемы сети распределения тактовой частоты для схемы несогласованного приемника.
В одном варианте осуществления, способ дополнительно содержащий: настраивают RC-цепь на пути, по которому подают сигнал обратной связи с выхода реплики сети распределения тактовой частоты на вход реплики усилителя для регулирования отклика цепи обратной связи, на основе изменения условия окружающей среды схемы несогласованного приемника. В одном варианте осуществления способ, дополнительно содержащий: рассчитывают регулировку задержки сети распределения тактовой частоты схемы несогласованного приемника по количеству колебаний, подсчитанному счетчиком. В одном варианте осуществления, способ, дополнительно содержащий: сохраняют значения, представляющие предварительно рассчитанное разделение чисел; и рассчитывают регулировку задержки со значением, не выполняя деление в режиме реального времени. В одном варианте осуществления, способ, дополнительно содержащий: передают число колебаний, подсчитанных счетчиком, в устройство передачи для обеспечения возможности регулирования устройством передачи временных характеристик своего выходного сигнала для схемы приемника. В одном варианте осуществления, способ, дополнительно содержащий: передают число колебаний, подсчитанных счетчиком, в устройство приемника для обеспечения регулирования устройством приемника временных характеристик параметров обработки своих сигналов, для приема сигналов из схемы передатчика.
В одном аспекте устройство для обмена данными со схемой несогласованного приемника включает в себя средство для подачи по цепи обратной связи сигнала с выхода реплики сети распределения тактовой частоты на вход реплики усилителя для обеспечения колебаний через реплику сети распределения тактовой частоты, где реплика сети распределения тактовой частоты представляет собой реплику сети распределения тактовой частоты схемы несогласованного приемника, и реплика усилителя представляет собой реплику усилителя выборки схемы несогласованного приемника, где выход реплики усилителя подают в сеть распределения тактовой частоты; средство для подсчета количества колебаний через реплику сети распределения тактовой частоты со счетчиком для периода времени; средство для расчета изменения задержки через реплику сети распределения тактовой частоты; и средство для регулировки задержки между тактовой частотой источника передатчика и схемой несогласованного приемника на основе задержки через реплику сети распределения тактовой частоты.
В одном варианте осуществления средство для подачи по цепи обратной связи сигнала с выхода сети распределения тактовой частоты реплики содержит средство для подачи по цепи обратной связи сигнала из сети распределения тактовой частоты, которая копирует путь передачи данных, который включает в себя первый усилитель и схему выборки. В одном варианте осуществления средство для подачи по цепи обратной связи сигнала с выхода реплики сети распределения тактовой частоты содержит средство для подачи обратно сигнала из сети распределения тактовой частоты, которая составляет реплику для сети распределения тактовой частоты Н-дерева. В одном варианте осуществления средство для подсчета количества колебаний включает в себя средство, интегрированное на одном кристалле интегральной схемы со схемой несогласованного приемника. В одном варианте осуществления средство для подачи по цепи обратной связи сигнала через сеть распределения тактовой частоты реплики содержит средство для подачи обратно сигнала через цепь, эквивалентную сети распределения тактовой частоты схемы несогласованного приемника.
В одном варианте осуществления, устройство, дополнительно содержащее средство для настройки RC-цепи на пути, которое передает обратно сигнал с выхода реплики сети распределения тактовой частоты на вход усилителя реплики для регулирования отклика обратной связи на основе изменения условий окружающей среды схемы несогласованного приемника. В одном варианте осуществления устройство, дополнительно содержащее: средство для расчета регулировки задержки для сети распределения тактовой частоты схемы несогласованного приемника, на основе количества колебаний, рассчитанных счетчиком. В одном варианте осуществления устройство, дополнительно содержащее: средство для сохранения значения, представляющее предварительно рассчитанное разделение чисел; и средство для расчета регулировки задержки со значением, без выполнения разделения в режиме реального времени. В одном варианте осуществления устройство, дополнительно содержащее: средство для передачи числа колебаний, подсчитанных счетчиком, в устройство передачи для обеспечения возможности регулирования устройством передачи временных характеристик своего выходного сигнала для схемы приемника. В одном варианте осуществления, устройство, дополнительно содержащее средство для передачи числа колебаний, подсчитанных счетчиком, в устройство приемника, для обеспечения регулирования в устройстве приемника временных характеристик параметров обработки своих сигналов, для приема сигналов из схемы передатчика.
В одном аспекте, считываемый компьютером носитель сохранения, на котором сохранено содержание, которое при исполнении вычислительным устройством выполняет операцию, включающую в себя подачу по цепи обратной связи сигнала с выхода реплики сети распределения тактовой частоты на вход реплики усилителя, для обеспечения колебаний через реплику сети распределения тактовой частоты, где реплика сети распределения тактовой частоты представляет собой реплику сети распределения тактовой частоты несогласованной схемы приемника, и реплика усилителя представляет собой реплику усилителя выборки несогласованной схемы приемника, где выход реплики усилителя представляет собой вход в сеть распределения тактовой частоты; подсчет количества колебаний через сеть распределения тактовой частоты реплики с помощью счетчика в течение периода времени; расчет изменений задержки через сеть распределения тактовой частоты реплики; и регулировку задержки между тактовой частотой источника передатчика и схемой несогласованного приемника на основе задержки через реплику сети распределения тактовой частоты.
В одном варианте осуществления содержание для передачи по цепи обратной связи сигнала с выхода реплики сети распределения тактовой частоты содержит содержание для передачи по цепи обратной связи сигнала из сети распределения тактовой частоты, которая составляет реплику пути передачи данных, который включает в себя первый усилитель и схему выборки. В одном варианте осуществления содержание для подачи по обратной цепи сигнала с выхода реплики сети распределения тактовой частоты содержит содержание для передачи по цепи обратной связи сигнала из сети распределения тактовой частоты, которая составляет реплику сети распределения тактовой частоты Н-дерева. В одном варианте осуществления содержание для подсчета количество колебаний включает в себя средство, интегрированное на одном кристалле интегральной схемы со схемой несогласованного приемника. В одном варианте осуществления содержание для передачи по цепи обратной связи сигнала через реплику сети распределения тактовой частоты содержит содержание для передачи по цепи обратной связи сигнала через цепь, эквивалентную сети распределения тактовой частоты для схемы несогласованного приемника.
В одном варианте осуществления, изделие, дополнительно содержащее содержание для настройки RC-цепи на пути, по которому подают по цепи обратной связи сигнал с выхода реплики сети распределения тактовой частоты на вход реплики усилителя, для регулирования отклика сигнала обратной связи, на основе изменения условий окружающей среды несогласованной схемы приемника. В одном варианте осуществления изделие, дополнительно содержащее содержание для расчета регулировки задержки для сети распределения тактовой частоты схемы несогласованного приемника, на основе количества колебаний, рассчитанного счетчиком. В одном варианте осуществления изделие дополнительно содержащее: содержание для сохранения значения, представляющего предварительно рассчитанное разделение чисел; и расчет регулировки задержки со значением, без выполнения разделения в режиме реального времени. В одном варианте осуществления изделие, дополнительно содержащее содержание для передачи количества колебаний, подсчитанного счетчиком, в передающее устройство для обеспечения регулировки передающим устройством временных характеристик его выходного сигнала для схемы приемника. В одном варианте осуществления изделие, дополнительно содержащее содержание для передачи количества колебаний, подсчитанных счетчиком, в устройство приемника, для обеспечения возможности регулировки устройством приемника временных характеристик его параметров обработки сигналов, для приема сигналов из схемы передатчика.
Блок-схемы последовательности операций, показанные здесь, обеспечивают примеры последовательностей различных действий при обработке. Хотя они показаны в конкретной последовательности или в определенном порядке, если только не будет указано другое, порядок действий может быть модифицирован. Таким образом, иллюстрируемые варианты осуществления следует понимать только, как пример, и обработка может быть выполнена в другом порядке, и некоторые действия могут быть выполнены параллельно. Кроме того, одно или больше действий могут быть исключены в различных вариантах осуществления; таким образом, что не все действия требуются в каждом варианте осуществления. Возможны другие потоки обработки.
Степень выполнения различных операций или функций, которые описаны здесь, могут быть описаны или определены, как программный код, инструкции, конфигурация и/или данные. Содержание может являться непосредственно исполнимым ("объект" или в "исполнительной" форме), кодом источника или кодом различия ("дельта" или код "исправления"). Программное содержание вариантов осуществления, описанных здесь, может быть предоставлено через изделие, при этом содержание сохранено в нем, или через способ работы интерфейса передачи данных для передачи данных через интерфейс передачи данных. Считываемый устройством носитель сохранения информации может обеспечивать выполнение устройством описанных функций или операций, и включает в себя любой механизм, который содержит информацию в форме, доступной для устройства (например, вычислительного устройства, электронной системы и т.д.), такого как предназначенный для записи/не предназначенный для записи носитель информации (например, постоянное запоминающее устройство (ROM), оперативное запоминающее устройство (RAM), носитель сохранения на магнитных дисках, оптические носители сохранения, запоминающие устройства типа флэш и т.д.). Интерфейс передачи данных включает в себя любой механизм, который взаимодействует с любой из аппаратной, беспроводной, оптической и т.д. средой для обмена данными с другим устройством, таким как интерфейс шины памяти, интерфейс шины процессора, соединение по Интернет, контроллер диска и т.д. Интерфейс передачи данных может быть выполнен путем предоставления параметров конфигурации и/или сигналов передачи для подготовки интерфейса передачи данных, для предоставления сигнала данных, описывающего содержание программного обеспечения. Доступ к интерфейсу передачи данных может осуществляться через одну или больше команд или сигналов, передаваемых в интерфейс передачи данных.
Различные компоненты, описанные здесь, могут представлять собой средство для выполнения описанных операций или функций. Каждый компонент, описанный здесь, включает в себя программное обеспечение, аппаратные средства или их комбинацию. Компоненты могут быть воплощены, как программные модули, аппаратные модули, аппаратные средства специального назначения (например, специализированные аппаратные средства, проблемно-ориентированные интегральные микросхемы (ASIC), цифровые сигнальные процессоры (DSP) и т.д.), встроенные контроллеры, схема, соединенная проводами, и т.д.
Кроме того, здесь описаны различные модификации, которые могут быть выполнены в отношении раскрытых вариантов осуществления и вариантов воплощения изобретения, без выхода за пределы их объема. Поэтому, иллюстрации и примеры, представленные здесь, следует рассматривать, как иллюстративные, а не в ограничительном смысле. Объем изобретения должен измеряться исключительно со ссылкой на следующую формулу изобретения.