ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА С ВНЕКРИСТАЛЬНЫМ МАЖОРИТИРОВАНИЕМ И ВНУТРИКРИСТАЛЬНЫМ ДУБЛИРОВАНИЕМ

Полезная модель относится к области вычислительной техники и может быть использована в многоканальных отказоустойчивых системах на базе конфигурируемых процессорах.
Наиболее близким аналогом предлагаемой полезной модели является трехканальная отказоустойчивая система на конфигурируемых процессорах с вне- и внутрикристальным резервированием (пат. РФ №120256). Недостатком известной системы является узкая область применения, обусловленная большими габаритами и высоким энергопотреблением.
Цель полезной модели - расширение области применения за счет использования внекристального мажоритирования и внутрикристального дублирования конфигурируемых процессоров.
Сущность полезной модели состоит в следующем.
В процессе функционирования системы данные обрабатываются внутренними каналами обработки информация, которые программно синтезированы в кристаллах конфигурируемых процессоров, там же расположены схемы сравнения, которые осуществляют контроль правильности функционирования внутренних каналов обработки, и в зависимости от результатов контроля, формируют управляющие сигналы на коммутаторы также синтезированные в кристаллах конфигурируемых процессоров.
Обработанные данные из исправных каналов обработки информации поступают через коммутаторы на входы мажоритарных элементов и далее на выходы устройства.
Вычислительная система с внекристальным мажоритированием и внутрикристальным дублированием содержит (фиг. 1): три конфигурируемых процессора 1-3, в кристаллах которых синтезированы первый 4 и второй 5 внутренние каналы обработки информации, схема сравнения 6, коммутатор 7 (получены путем описания логики работы конфигурируемого процессора на одном из языков описания аппаратуры JHDL, AHDL, VHDL или Verilog), первый 8 - третий 10 мажоритарные элементы, конфигурационное ПЗУ 11, устройство загрузки конфигурации 12, первый 1.1 - третий 3.1 входы загрузки конфигурации, вход данных 13, первый 14.1 - третий 14.3 выходы данных.
Первый 1 - третий 3 конфигурируемые процессоры осуществляют обработку данных по алгоритму, реализованному во внутренних каналах обработки информации и контролируют правильность их функционирования.
Первый 4 и второй 5 внутренние каналы обработки информации предназначены для обработки данных по соответствующему алгоритму.
Схема сравнения 6 осуществляет поразрядное сравнение результатов обработки данных внутренними каналами обработки информации 4, 5 между собой и формирует управляющие воздействия на вход логических условий ЛУ коммутатора 7.
Коммутатор 7 предназначен для передачи результатов обработки данных с выходов первого 4 внутреннего канала обработки информации первого 1 - третьего 3 конфигурируемых процессоров на входы, первого 8 - третьего 10 мажоритарного элемента при наличии единичного сигнала на входе логических условий ЛУ, в противном случае, осуществляется запрет передачи данных на выход соответствующего конфигурируемого процессора.
Первый 8 - третий 10 мажоритарные элементы осуществляют выборку данных поступающих от конфигурируемых процессоров по схеме 2/3 и передают на выход системы данные, соответствующие большинству из входных. Для реализации данной операции входы мажоритарных элементов соединены следующим образом: выход коммутатора 7 первого конфигурируемого процессора 1 соединен со вторым входом первого 8 мажоритарного элемента, третьим входом второго 9 мажоритарного элемента и третьим входом третьего 10 мажоритарного элемента; выход коммутатора 7 второго конфигурируемого процессора 2 соединен с третьим входом первого 8 мажоритарного элемента, вторым входом второго 9 мажоритарного элемента и первым входом третьего 10 мажоритарного элемента; выход коммутатора 7 третьего конфигурируемого процессора 3 соединен с первым входом первого 8 мажоритарного элемента, первым входом второго 9 мажоритарного элемента и вторым входом третьего 10 мажоритарного элемента.
Конфигурационное ПЗУ 11 служит для хранения файлов конфигурации, которые загружаются в кристаллы конфигурируемых процессоров и формируют их внутреннюю структуру.
Устройство загрузки конфигурации 12 осуществляет загрузку конфигурационного файла в первый 1 - третий 3 конфигурируемые процессоры.
Первый 1.1 - третий 3.1 входы загрузки конфигурации предназначены для загрузки конфигурационного файла из конфигурационного ПЗУ 11 в кристаллы первого 1 - третьего 3 конфигурируемых процессоров.
Вход данных 13 предназначен для подачи данных на первый 1 - третий 3 конфигурируемые процессоры.
Первый 14.1 - третий 14.3 выходы данных предназначены для передачи обработанной информации потребителям.
Вычислительная система с внекристальным мажоритированием и внутрикристальным дублированием функционирует следующим образом.
В исходном состоянии на входах логического условия ЛУ коммутатора 7 первого 1 - третьего 3 конфигурируемых процессоров единичный сигнал, который разрешает прохождение данных с выходов первого 4 внутреннего канала обработки информации соответствующих конфигурируемых процессоров на входы первого 8 - третьего 10 мажоритарных элементов.
При включении питания файлы конфигурации, которые получены путем описания логики функционирования конфигурируемого процессора на одном из языков описания аппаратуры JHDL, AHDL, VHDL или Verilog поступают с выхода ПЗУ конфигурации 11 на вход устройства загрузки конфигурации 12, которое осуществляет их загрузку через первый 1.1 - третий 3.1 входы загрузки конфигурации в первый 1 - третий 3 конфигурируемые процессоры соответственно. Загрузка конфигурационного файла осуществляется так, что в каждом кристалле первого 1 - третьего 3 конфигурируемых процессоров размещаются по два одинаковых внутренних канала обработки информации 4, 5, по одной схеме сравнения 6 и по одному коммутатору 7.
Информация с входа данных 13 одновременно поступает во внутренние каналы обработки информации 4, 5 первого 1 - третьего 3 конфигурируемых процессоров. Результаты обработки синхронно появляются на выходах внутренних каналов обработки информации 4, 5, а, следовательно, и на входах схемы сравнения 6 конфигурируемых процессоров 1-3. Цепи синхронизации на фиг. 1 условно не показаны.
Кроме того данные с выхода первого внутреннего канала обработки информации 4 поступают на вход А коммутатора 7 первого 1 - третьего 3 конфигурируемых процессоров.
Если, результаты обработки данных во внутренних каналах обработки информации 4 и 5 совпадут, то на выходе схемы сравнения 6 соответствующего конфигурируемого процессора появится единичный сигнал, который, поступив на вход логических условий ЛУ коммутатора 7, разрешит прохождение данных на выход конфигурируемого процессора, а, следовательно, и на входы первого 8 - третьего 10 мажоритарных элементов.
В противном случае на выходе схемы сравнения 6 установится нулевой сигнал, который заблокирует коммутатор 7 соответствующего конфигурируемого процессора и на соответствующих входах первого 8 - третьего 10 мажоритарных элементов установится логический нуль.
Первый 8 - третий 10 мажоритарные элементы, осуществляют поразрядное сравнение информации, полученной с выходов первого 1 - третьего 3 конфигурируемых процессоров. При этом на выходы мажоритарных элементов, а, следовательно, и на выходы данных 14.1-14.3 пройдут те данные, которые зафиксированы на выходах двух из трех процессоров.
Рассмотрим случай, когда отказал второй внутренний канал обработки информации 5 первого конфигурируемого процессора 1.
В этом случае на выходе схемы сравнения 6 первого конфигурируемого процессора 1 появится нулевой сигнал, который поступив на вход логических условий ЛУ коммутатора 7 запретит прохождение данных с выхода первого внутреннего канала обработки информации 4 через вход А коммутатора 7 на выход первого 1 конфигурируемого процессора. В результате чего, на втором входе первого 8 мажоритарного элемента, третьем входе второго 9 мажоритарного элемента и третьем входе третьего 10 мажоритарного элемента установится нулевой сигнал, на остальных входах первого 8 - третьего 10 мажоритарных элементов установятся данные, поступившие с выходов второго 2 и третьего 3 конфигурируемых процессоров.
Далее мажоритарные элементы осуществляют выборку поступившей информации по схеме 2/3 и передают на первый 14.1 - третий 14.3 выходы данных те данные, которые соответствуют большинству из входных.
Остальные конфигурируемые процессоры в случае возникновения неисправности внутренних каналов обработки информации функционируют аналогично.
В случае отказа одного из мажоритарных элементов система продолжает функционировать как описано выше, но на выходе данных, который соединен с выходом отказавшего мажоритарного элемента установится нулевой сигнал и потребитель будет получать информацию с выходов данных соединенных с исправными мажоритарными элементами.
Система признается полностью отказавшей, если у нее вышло из строя два конфигурируемых процессора или три мажоритарных элемента.
Таким образом, разработанная система позволяет существенно снизить габариты и энергопотребление системы и тем самым расширяет область применения вычислительной системы за счет использования внекристального мажоритирования и внутрикристального дублирования конфигурируемых процессоров.