ПАРАЛЛЕЛЬНЫЙ СЧЕТЧИК ЕДИНИЧНЫХ СИГНАЛОВ
PARALLEL SINGLE SIGNAL COUNTER

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
1
8
q
Известны параллельные счетчики единичных сигналов (патент РФ 2256211, кл. G06F 7/38, 2005 г.; патент РФ 2260204, кл. G06F 5/00, 2005 г.), которые формируют двоичный код числа единичных сигналов входного кортежа (x, …, x), где x ∈{0,1}.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных параллельных счетчиков единичных сигналов, относится схемная сложность, обусловленная тем, что наименьшая из цен по Квайну схем упомянутых аналогов равна 60 и их схемная глубина больше 8.
1,
8
q
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип параллельный счетчик единичных сигналов (патент РФ 2518641, кл. H03K 21/10, 2014 г.), который содержит элементы И, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и формирует двоичный код числа единичных сигналов входного кортежа (x…, x), где x ∈ {0,1}.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 56 и его схемная глубина равна 6.
Техническим результатом изобретения является упрощение схемы параллельного счетчика единичных сигналов за счет уменьшения ее цены по Квайну и глубины при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в параллельном счетчике единичных сигналов, содержащем семь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и три элемента И, первый, второй входы i-го  элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами i-го элемента И, особенность заключается в том, что в него дополнительно введены четыре мажоритарных элемента, причем i-й вход j-го , первый, второй входы второго и первый, второй входы третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с i-ым входом (j-3)-го мажоритарного элемента, выходом третьего мажоритарного элемента, выходом седьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом второго элемента И, выходом четвертого мажоритарного элемента, первый, второй, третий входы шестого и первый, второй, третий входы седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами четвертого, пятого, первого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами первого, второго мажоритарных элементов, выходом первого элемента И, а первый, второй входы первого и i-й вход k-го  элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно седьмым, восьмым и (3×k+i-12)-ым входами параллельного счетчика единичных сигналов, первый, второй, третий и четвертый выходы которого соединены соответственно с выходами шестого, второго, третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом третьего элемента И.
На чертеже представлена схема предлагаемого параллельного счетчика единичных сигналов.
1
7
1
2
3
1
4
j
i
j-3
i
2
3
3
7
2
4
6
7
4
5
1
1
2
1
1
6
2
3
3
Параллельный счетчик единичных сигналов содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1, …, 1, элементы И 2, 2, 2 и мажоритарные элементы 3, …, 3, причем i-й  вход элемента 1 и первый, второй входы элемента 1 соединены соответственно с i-ым входом элемента 3 и первым, вторым входами элемента 2, первый, второй входы элемента 1 и первый, второй входы элемента 1 соединены соответственно с выходами элементов 3, 1 и 2, 3, первый, второй, третий входы элемента 1 и первый, второй, третий входы элемента 1 соединены соответственно с выходами элементов 1, 1, 1 и 3, 3, 2, а первый, второй входы элемента 1 и i-й вход элемента  являются соответственно седьмым, восьмым и (3×k+i-12)-ым входами параллельного счетчика единичных сигналов, первый, второй, третий и четвертый выходы которого соединены соответственно с выходами элементов 1, 1, 1 и 2.
1
8
2×r-1
2×r
5
6
r+3
r
1
1
1
2
3
4
1
6
Работа предлагаемого параллельного счетчика единичных сигналов осуществляется следующим образом. На его первый, …, восьмой входы подаются соответственно подлежащие обработке сигналы x, …, x ∈ {0,1}. В представленных ниже табл. 1 и табл. 2 приведены значения внутренних сигналов y, y и y, y предлагаемого счетчика, полученные с учетом работы элементов 1, 3 и 1, 2 для всех возможных наборов значений соответствующих входных сигналов. В табл. 3 указаны значения его выходных сигналов z, z, z, z, полученные с учетом работы соответствующих элементов для всех возможных наборов значений сигналов y, …, y.
1
0
2
1
3
2
4
3
3
2
1
0
l,
8
Согласно табл. 1, табл. 2 и табл. 3 имеем z=β, z=β, z=β, z=β, где ββββ есть двоичный код числа единичных сигналов в кортеже (x …, x).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый параллельный счетчик единичных сигналов обладает функциональными возможностями прототипа, при этом его схема проще чем у прототипа, поскольку ее цена по Квайну равна 36 и схемная глубина предлагаемого счетчика равна 4.