ТЕСТЕР-ВЕРИФИКАТОР ЗАКАЗНЫХ СБИС
TESTER-VERIFIER OF CUSTOM VLSI

ОБЛАСТЬ ТЕХНИКИ
Изобретение относится к контрольно-измерительной технике, в частности к области автоматического тестового оборудования и может применяться для испытаний заказных СБИС на рабочих частотах и верификации их проектов на ПЛИС в процессе разработки.
ПРЕДШЕСТВУЮЩИЙ УРОВЕНЬ ТЕХНИКИ
При создании высокопроизводительных вычислительных средств широкой номенклатуры заказных СБИС важно сокращение общего срока их разработки и производства. При разработке заказных СБИС широко применяется математическое моделирование, по результатам которого принимаются решения о производстве СБИС. Однако в связи с увеличением вычислительных ресурсов и усложнением рабочих алгоритмов заказных СБИС математическое моделирование также требует увеличения затрат, чтобы не снижать качество разработки. А это в первую очередь сильно увеличивает как время разработки заказных СБИС, так и время проверки работоспособности СБИС после изготовления.
Известна схема тестера автоматического контроля оборудования, приведенная в описании патента форматера, (RU №272685 С1, МПК G01R 31/00, заявлен 30.12.2020, опубликован 29.07.2021 Бюл. №22), содержащая вычислительный блок 500, блок 507 подключения к объекту контроля и многоканальный измерительный блок 501, каждый из каналов которого содержит генератор тестовой последовательности 502, обработчик ошибок 504, драйвер 505, компаратор 506 и форматер 503.
Недостатком данного тестера автоматического контроля оборудования является отсутствие возможности контроля работоспособности СБИС на рабочих частотах.
Причиной, препятствующей достижению технического результата, является ограничение рабочей частоты СБИС тактом подачи тестовых векторов входных воздействий.
1
N
1
N
1
К
Известен автономный вычислительный модуль с субмодулями (RU №2748299 С1, МПК G06F 13/00, G06F 15/00, заявлен 02.10.2020, опубликован 21.05.2021 Бюл. №15), содержащий внешний порт 2 консольного управления, группу из N внешних сетевых портов 3, …, 3, блок 4 индикации состояния, внешний порт 6 контроля и управления вычислительными ПЛИС, внешний порт 8 мониторинга и управления, блок 9 контроля и управления питанием, консоль 16 ручного управления, внешний порт 20 контроля и управления СБИС, блок 29 консольного управления, и группу из N субмодулей 22, …, 22, каждый из которых содержит вычислительную ПЛИС 1, группу из K вычислительных СБИС 5…5, процессорное ядро 7, блок 15 контроля и управления питанием вычислительных СБИС, память 10 конфигураций вычислительной ПЛИС, оперативную память 11 процессорного ядра, оперативную память 12, блок 13 мониторинга, блок 14 индивидуальной настройки рабочих частот вычислительных СБИС, Flash память 19, блок 27 оперативной реконфигурации вычислительной ПЛИС и память 28 стартовой программы процессорного ядра.
Недостатком данного автономного вычислительного модуля с субмодулями является отсутствие возможности организации оперативного контроля работоспособности партий вычислительных СБИС, например, при осуществлении входного контроля компонент перед их установкой в рабочие модули.
Причиной, препятствующей достижению технического результата является трудоемкость замены проверяемых СБИС на их посадочных местах.
Наиболее близкими устройствами, к заявленному изобретению, по совокупности признаков являются принятые за прототипы тестеры микросхем FORMULA-HF и FORMULA-HF-ULTRA предназначенные для функционального и параметрического контроля СБИС (http://www.form.ru/products/chip/), содержащие входной интерфейс взаимодействия с управляющей вычислительной машиной, память тестовых векторов воздействий и память векторов результатов, блок управления тестированием, блоки входных и выходных преобразователей уровней сигналов, плату прижимного устройства и комплект плат адаптеров для установки контролируемых СБИС.
Недостатком данных тестеров микросхем является отсутствие возможности контроля работоспособности СБИС на рабочих частотах.
Причиной, препятствующей достижению технического результата, является ограничение рабочей частоты СБИС тактом подачи тестовых векторов входных воздействий.
ЗАДАЧА ИЗОБРЕТЕНИЯ
Задача, на решение которой направлено предлагаемое изобретение, заключается в создании компактного и простого в эксплуатации тестера-верификатора для проведения функционального контроля, проверки работоспособности заказных СБИС и для верификации проектов на ПЛИС в процессе разработки СБИС.
Техническим результатом предлагаемого изобретения являются расширение функциональных возможностей тестирования за счет проверки заказных СБИС на рабочих частотах, сокращение времени разработки и проверки заказных СБИС.
КРАТКОЕ ОПИСАНИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯ
Указанный технический результат при осуществлении изобретения достигается тем, что тестер-верификатор заказных СБИС содержит внешний порт 1 мониторинга состояния, внешний порт 2 сетевого интерфейса, внешний порт 3 интерфейса PCI_Express, внешний порт 4 контроля и управления JTAG, генератор 5 опорной частоты, память 6 данных и результатов тестирования, программируемый генератор 7 частоты обмена, управляющую ПЛИС 8, память 9 стартовой конфигурации, память 10 рабочей конфигурации, программируемый генератор 11 рабочей частоты СБИС, блок 12 мониторинга состояния, контактирующее устройство 13 с вентилятором и радиатором охлаждения СБИС, блок 14 управляемых источников питания СБИС и блок 15 управления питанием СБИС,
причем внешние порты 2 сетевого интерфейса, 3 интерфейса PCI_Express и 4 контроля и управления JTAG соединены с управляющей ПЛИС 8, которая соединена с генератором 5 опорной частоты, с памятью 6 данных и результатов тестирования, с программируемым генератором 7 частоты обмена СБИС, с памятью 9 стартовой конфигурации, с памятью 10 рабочей конфигурации, с программируемым генератором 11 рабочей частоты СБИС, с блоком 12 мониторинга состояния, с блоком 15 управления питанием СБИС и шинами 16 управления и обмена данными и 17 конфигурирования с контактирующим устройством 13 с вентилятором и радиатором охлаждения СБИС, которое соединено с программируемыми генераторами 7 частоты обмена и 11 рабочей частоты СБИС, блоком 12 мониторинга состояния и блоком 14 управляемых источников питания СБИС,
кроме того внешний порт 4 контроля и управления JTAG соединен с контактирующим устройством 13 с вентилятором и радиатором охлаждения СБИС, а внешний порт 1 мониторинга состояния соединен с блоком 12 мониторинга состояния, который соединен с блоком 14 управляемых источников питания СБИС, которые соединены с блоком 15 управления питанием СБИС.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
На фиг. 1 приведена функциональная схема тестера-верификатора заказных СБИС.
На фиг. 2 приведен внешний вид тестера-верификатора заказных СБИС.
На фиг. 1, фиг. 2 и в тексте приняты следующие сокращения и обозначения:
КУ - контактирующее устройство с вентилятором и радиатором охлаждения СБИС;
1 - внешний порт мониторинга состояния;
2 - внешний порт сетевого интерфейса;
3 - внешний порт интерфейса PCI_Express;
4 - внешний порт контроля и управления JTAG;
5 - генератор опорной частоты;
6 - память данных и результатов тестирования;
7 - программируемый генератор частоты обмена;
8 - управляющая ПЛИС;
9 - память стартовой конфигурации;
10 - память рабочей конфигурации;
11 - программируемый генератор рабочей частоты СБИС;
12 - блок мониторинга состояния;
13 - контактирующее устройство с вентилятором и радиатором охлаждения СБИС;
14 - блок управляемых источников питания СБИС;
15 - блок управления питанием СБИС;
16 - шина управления и обмена данными;
17 - шина конфигурирования.
ПОДРОБНОЕ ОПИСАНИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯ
Предлагаемый тестер-верификатор осуществляет тестирование заказных СБИС или ПЛИС на этапе верификации проектов СБИС, установленных в контактирующее устройство 13 с вентилятором и радиатором охлаждения СБИС.
Предлагаемый тестер-верификатор заказных СБИС работает под управлением ЭВМ (управляющая ЭВМ), к которой он подключается своими внешними портами 1-4 непосредственно или через соответствующие коммутаторы.
Управляющая ЭВМ осуществляет управление верификацией проектов заказных СБИС на этапе их разработки, управление тестированием заказных СБИС на этапе их входного контроля по внешнему порту 2 сетевого интерфейса или по внешнему порту 3 интерфейса PCI_Express управляющей ПЛИС 8 в зависимости от условий применения. Кроме того управляющая ЭВМ производит загрузку текущей рабочей конфигурации в управляющую ПЛИС 8 и в память 9 стартовой конфигурации по внешнему порту 4 контроля и управления JTAG, а также осуществляет мониторинг состояния испытуемых заказных СБИС (температура, напряжение питания) по внешнему порту 1 мониторинга и управления.
Управляющая ПЛИС 8 предназначена для выполнения программы загруженной из памяти 9 стартовой конфигурации и памяти 10 рабочей конфигураций или загруженной по внешнему порту 4 контроля и управления JTAG при отладке программ. Данная программа состоит из неизменной части, осуществляющей поддержку интерфейсов взаимодействия с управляющей ЭВМ по настройке программируемых генераторов 7 частоты обмена и 11 рабочей частоты СБИС, записи в памяти 9 стартовой и 10 рабочей конфигураций и взаимодействия (запись, чтение) с памятью 6 данных и результатов тестирования, и переменной части. Переменная часть программы управляющей ПЛИС 8 осуществляет обмен памяти 6 данных и результатов тестирования с испытуемой заказной СБИС или ПЛИС (на этапе верификации проектов СБИС).
Память 9 стартовой конфигурации предназначена для хранения базовой программы управляющей ПЛИС 8, которая загружается в нее при включении питания и обеспечивает настройку программируемого генератора 11 рабочей частоты, программируемого генератора 7 частоты обмена, управление блоком 14 управляемых источников питания СБИС путем взаимодействия с блоком 15 управления питанием СБИС. Кроме этого базовая программа управляющей ПЛИС 8 обеспечивает поддержку интерфейсов взаимодействия с управляющей ЭВМ по внешнему порту 2 сетевого интерфейса, внешнему порту 3 PCI_Express, запись памяти 10 рабочей конфигурации, запись программы в СБИС или конфигурации в ПЛИС (на этапе верификации проектов СБИС) и реализует команды переконфигурирования управляющей ПЛИС 8 из памяти 10 рабочей конфигурации.
Память 10 рабочей конфигурации предназначена для хранения текущей программы управляющей ПЛИС 8, которая реализует тоже, что и базовая программа из памяти 9 стартовой конфигурации, а также обеспечивает еще и текущий (рабочий) обмен с памятью 6 данных и результатов тестирования и текущий (рабочий) интерфейс взаимодействия по шине 16 управления и обмена данными через контактирующее устройство 13 с тестируемой заказной СБИС или ПЛИС (на этапе верификации проектов заказных СБИС). Кроме этого текущая программа, при необходимости, обеспечивает конфигурирование ПЛИС, установленной в КУ 13, по шине 17 конфигурирования на этапе верификации проектов СБИС.
Память 6 данных и результатов тестирования предназначена для хранения исходных векторов воздействий и записи векторов результатов тестирования.
Программируемый генератор 7 частоты обмена предназначен для задания частоты обмена между тестируемой заказной СБИС и управляющей ПЛИС 8.
Программируемый генератор 11 рабочей частоты СБИС предназначен для формирования сетки рабочих частот СБИС или ПЛИС на этапе верификации проектов СБИС, установленных в КУ 13.
Генератор 5 опорной частоты предназначен для формирования управляющей ПЛИС 8 опорных частот взаимодействия по внешнему порту 2 сетевого интерфейса и внешнему порту 3 интерфейса PCI_Express, а также формирования внутренней частоты работы управляющей ПЛИС 8.
Блок 12 мониторинга состояния предназначен для контроля температурного режима заказной СБИС или ПЛИС (на этапе верификации проектов СБИС), установленной в КУ 13, и напряжений блока 14 управляемых источников питания.
Контактирующее устройство 13 с вентилятором и радиатором охлаждения СБИС предназначено для установки и подключения испытуемого заказного СБИС или ПЛИС (на этапе верификации проектов СБИС) к управляющей ПЛИС 8, а также охлаждения во время испытаний.
Блок 14 управляемых источников питания СБИС совместно с блоком 15 управления питанием СБИС предназначены для обеспечения питания СБИС или ПЛИС (на этапе верификации проектов СБИС) заданными номиналами.
Внешний порт 2 сетевого интерфейса предназначен для взаимодействия с управляющей ЭВМ, в случае организации нескольких рабочих мест для контроля, или для удаленной работы разработчиков заказных СБИС при верификации проектов. В данном случае тестеры-верификаторы могут работать как с индивидуальными управляющими ЭВМ, так и подключаться к сети пользователей через сетевой коммутатор.
В предлагаемом изобретении, вместо трудоемкого математического временного моделирования проектов заказных СБИС, осуществляется верификация проектов реализованных на ПЛИС, которая устанавливается в КУ 13 вместо заказной СБИС.
Исходными векторами воздействий и векторами результатов для верификации проектов заказных СБИС могут служить данные и результаты функционального моделирования их проектов. Формальные описания заказных СБИС компилируются (реализуются) на ПЛИС, которая устанавливается в КУ 13, с целью осуществления проверки данных описаний на корректность перед выпуском документации на изготовление СБИС.
При проведении верификации проектов СБИС тестер-верификатор работает следующим образом.
После установки в КУ 13 ПЛИС для верификации проектов заказных СБИС загружается программа в управляющую ПЛИС 8 из памяти 9 стартовой конфигурации. Если данная программа не соответствует верифицируемому проекту заказной СБИС, то соответствующая программа загружается из управляющей ЭВМ в память 10 рабочей конфигурации. После этого выполняется конфигурирование управляющей ПЛИС 8 из памяти 10 рабочей конфигурации соответствующей программой.
Далее после подачи питания в КУ 13 на ПЛИС осуществляется ее конфигурирование очередной программой верификации разрабатываемого СБИС. После этого управляющая ЭВМ осуществляет настройку программируемых генераторов 7 частоты обмена и 11 рабочей частоты, а также загрузку памяти 6 данных и результатов тестирования для верификации проектов разрабатываемых СБИС. Далее выполняется верификация проекта путем подачи векторов воздействий из памяти 6 и записи в память 6 векторов результатов верификации. По окончании очередного интервала верификации, результаты считываются из памяти 6 в управляющую ЭВМ для сравнения с эталоном.
При этом во время верификации управляющая ЭВМ осуществляет температурный контроль ПЛИС и контроль напряжений ее питания по внешнему порту 1 посредством блока 12 мониторинга состояния. В случае выхода температуры или напряжений питания из заданных пределов возможно аварийное отключение питания СБИС. Это связано с тем, что на этапе верификации осуществляется отладка проектов заказных СБИС, которые могут содержать ошибки, приводящие к перегревам ПЛИС верификации.
Так как интервалы верификации достаточно короткие и соответствуют интервалам функционального математического (машинного) моделирования, тестеры-верификаторы могут подключаться к сети пользователей-разработчиков заказных СБИС в многопользовательском режиме работы, что приводит к сокращению сроков разработки заказных СБИС и ускорению подготовки тестов для проверки заказных СБИС.
При проведении испытаний партий заказных СБИС тестер-верификатор работает следующим образом.
Проведение испытаний партий заказных СБИС осуществляется на индивидуальных рабочих местах для обеспечения возможности оперативной замены испытуемых заказных СБИС в КУ 13.
Внешний порт 3 интерфейса PCI_Express предназначен для высокоскоростного взаимодействия с управляющей ЭВМ при проведении испытаний партий заказных СБИС на индивидуальных рабочих местах без выключения питания на управляющей ЭВМ, управляющей ПЛИС 8 и программируемых генераторах 7 и 11 (монопольный режим работы).
После включения управляющей ЭВМ, загружается программа в управляющую ПЛИС 8 из памяти 9 стартовой конфигурации. Если программа управляющей ПЛИС 8 не соответствует испытуемой заказной СБИС, соответствующая программа загружается из управляющей ЭВМ в управляющую ПЛИС 8 и в память 10 рабочей конфигурации. После этого управляющая ЭВМ осуществляет программирование генератора 7 требуемой частотой обмена, а генератора 11 требуемой рабочей частотой. После загрузки управляющей ЭВМ векторов воздействий в память 6 данных и результатов тестирования осуществляется настройка блока 14 управляемых источников питания СБИС блоком 15 управления питанием СБИС. После включения питания на испытуемой заказной СБИС в КУ 13 выполняется ее тестирование. Вектора результатов тестирования записываются в память 6 данных и результатов тестирования, и по окончании тестирования выгружаются из нее для сравнения в управляющей ЭВМ с эталонными для выработки признаков "годен" или "брак".
Интервалов проверки для одного заказного СБИС может быть несколько, в зависимости от сложности решаемых задач. При этом на протяжении всей проверки управляющая ЭВМ осуществляет температурный контроль испытуемой СБИС и контроль напряжений ее питания по внешнему порту 1 посредством блока 12 мониторинга состояния. Случаи выхода температуры или питаний из заданных пределов фиксируются в результирующем протоколе испытаний.
По окончании всех интервалов проверки с испытуемого СБИС в КУ 13 снимается напряжение питания, выключается вентилятор охлаждения, СБИС вынимается из обесточенного КУ 13. Затем устанавливается очередная испытуемая заказная СБИС и включается вентилятор охлаждения. Только после этого подается питание на КУ 13.
Сокращение времени проверки партий заказных СБИС осуществляется за счет простого тиражирования рабочих мест и использования высокоскоростного внешнего порта 3 интерфейса PCI_Express при обмене данными и результатами. Кроме того проверка испытуемых заказных СБИС на рабочих частотах позволяет расширить функциональные возможности тестирования, а наличие принудительного охлаждения с помощью вентилятора и радиатора охлаждения СБИС КУ 13 позволяет также увеличить продолжительность, а следовательно и глубину тестирования за счет расширения набора тестов.
ПРИМЕР ОСУЩЕСТВЛЕНИЯ ИЗОБРЕТЕНИЯ
Внешний вид предлагаемого тестера-верификатора заказных СБИС, подключаемого к управляющей ЭВМ по внешним портам 1,2, 3,4 приведен на фото (фиг. 2), где отмечены:
1 - внешний порт мониторинга состояния;
2 - внешний порт сетевого интерфейса;
3 - внешний порт интерфейса PCI_Express;
4 - внешний порт контроля и управления JTAG;
8 - управляющая ПЛИС;
13 - контактирующее устройство с вентилятором и радиатором охлаждения СБИС.
Питание платы предлагаемого тестера-верификатора заказных СБИС может осуществляться как от источника +12 V управляющей ЭВМ, так и от автономного источника питания.
Тестер-верификатор может быть выполнен на следующих элементах:
управляющая ПЛИС 8 - на микросхеме фирмы Xilinx ZYNQ-7 XC7Z007S-2CLG400E;
памяти 9 стартовой и 10 рабочей конфигураций управляющей ПЛИС 8 - на микросхемах на SPI-памяти N25Q064A11EF640;
внешний порт 4 контроля и управления JTAG с использованием разъема MOLEX и микросхем CPLD ХС2С64А;
блок 12 мониторинга состояния - на микросхемах TMP461AIRUNT и МАХ1239ЕЕЕ;
программируемые генераторы 7 частоты обмена и 11 рабочей частоты СБИС - на микросхемах 570FCA000133DG.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый тестер-верификатор заказных СБИС решает поставленную задачу и соответствует заявляемому техническому результату - расширение функциональных возможностей тестирования за счет проверки заказных СБИС на рабочих частотах, сокращение времени разработки заказных СБИС за счет оперативной верификации их проектов пользователями на ПЛИС в многопользовательском режиме, сокращение времени проверки партий заказных СБИС за счет использования высокоскоростного внешнего порта 3 интерфейса PCI_Express.