УСТРОЙСТВО ВОСПРИЯТИЯ ИЗОБРАЖЕНИЙ И СИСТЕМА ФОРМИРОВАНИЯ ИЗОБРАЖЕНИЙ
IMAGE SENSING DEVICE AND IMAGE FORMATION SYSTEM

Область техники, к которой относится изобретение
Настоящее изобретение относится к устройству восприятия изображений и системе формирования изображений.
Уровень техники
Согласно методике, раскрытой в опубликованном японском патенте № 2001-45378, в матрице пикселов, включающей в себя множество пикселов, размещенных в направлениях строк и столбцов, управляющие сигналы доставляются в пикселы посредством множества шин управления строками, идущими в направлении строк, и сигналы считываются из пикселов посредством множества сигнальных шин столбцов, идущих в направлении столбцов. Модуль накопления подключен к каждому концу сигнальной шины столбцов. Когда сигнал считывается из одного из двух модулей накопления, сигнал, выводимый из пиксела, накапливается в другом модуле накопления. Это укорачивает период гашения обратного хода (период без вывода датчика) и весь период считывания для считывания сигналов из матрицы пикселов в модули накопления.
В методике по опубликованному японскому патенту № 11-150255 два модуля накопления и два усилителя попеременно подключаются к каждой из множества сигнальных шин столбцов. Сигнал, накопленный в одном из двух модулей накопления, усиливается и выводится посредством одного из двух усилителей и затем накапливается в другом модуле накопления. Сигнал, накопленный в другом модуле накопления, усиливается посредством другого усилителя и затем считывается на выходную шину последующего каскада.
В методике, раскрытой в опубликованном японском патенте № 2001-45378, сигналы из пикселов первой строки матрицы пикселов накапливаются в одном модуле накопления, тогда как сигналы из пикселов второй строки накапливаются в другом модуле накопления. Сигнал, передаваемый из каждого модуля накопления в выходную шину последующего каскада, умножается на коэффициент усиления на основе соотношения емкостного деления, определенного посредством значения емкости каждого модуля накопления и значения емкости выходной шины. Например, когда модуль накопления имеет значение емкости C1, а выходная шина имеет значение емкости C2, коэффициент усиления задается посредством C1/(C1+C2). Значение емкости выходной шины содержит ее паразитную емкость и значение емкости, сформированное посредством емкостного элемента, предусмотренного в ней. В методике считывания согласно опубликованному японскому патенту № 2001-45378 с помощью такого емкостного деления, когда абсолютное значение емкости каждого из первого и второго модулей накопления является небольшим, усиление на основе соотношения емкостного деления между выходной шиной последующего каскада и емкостью каждого модуля накопления становится небольшим, и соотношение S/N снижается. Наоборот, когда абсолютное значение емкости каждого из одного и второго модуля накопления является значительным, усиление на основе соотношения емкостного деления между выходной шиной последующего каскада и емкостью каждого модуля накопления становится большим, и соотношение S/N растет. Тем не менее, это увеличивает площадь электродов каждого из одного и другого модулей накопления, приводя к повышению площади микросхемы.
Согласно методике по опубликованному японскому патенту № 11-150255 сигнал, накопленный в другом модуле накопления, усиливается посредством другого усилителя и считывается в последующий каскад, как описано выше. Следовательно, можно считывать сигнал на выходную шину последующего каскада без учета усиления на основе соотношения емкостного деления. Тем не менее, поскольку два усилителя подключены, для одного сигнала, к каждой из множества сигнальных шин столбцов, площадь микросхемы устройства считывания изображений может увеличиваться. Помимо этого, поскольку два усилителя работают для считывания одного сигнала, общее потребление энергии во всем периоде считывания устройства восприятия изображения может увеличиваться.
Раскрытие изобретения
Настоящее изобретение предоставляет устройство восприятия изображений и систему формирования изображений, которые позволяют уменьшать площадь микросхемы и сдерживать увеличение потребления энергии даже при считывании сигнала пикселов на высокой скорости.
Согласно первому аспекту настоящего изобретения предусмотрено устройство восприятия изображений, содержащее: пиксел, включающий в себя модуль фотоэлектрического преобразования; сигнальную шину столбцов, подключенную к пикселу; схему считывания, которая считывает сигнал из пиксела через сигнальную шину столбцов; выходную шину, подключенную к схеме считывания и имеющую емкость; и модуль вывода, который выводит сигнал изображения в соответствии с сигналом из схемы считывания через выходную шину, при этом схема считывания включает в себя первый модуль накопления, который фиксирует сигнал, считываемый в сигнальную шину столбцов, первый модуль размыкания/замыкания, который размыкает/замыкает соединение между сигнальной шиной столбцов и первым модулем накопления, второй модуль накопления, модуль передачи, который передает сигнал, зафиксированный посредством первого модуля накопления, во второй модуль накопления, и второй модуль размыкания/замыкания, который размыкает/замыкает соединение между модулем передачи и вторым модулем накопления, емкость первого модуля накопления меньше емкости второго модуля накопления, и сигнал, фиксируемый посредством второго модуля накопления, считывается в модуль вывода на основе емкости второго модуля накопления и емкости выходной шины.
Согласно второму аспекту настоящего изобретения предусмотрено устройство восприятия изображений, содержащее: первый пиксел; второй пиксел; сигнальную шину столбцов, подключенную к первому пикселу и второму пикселу; схему считывания, которая считывает сигнал из первого пиксела и второго пиксела через сигнальную шину столбцов; запускающий модуль, который запускает первый пиксел, второй пиксел и схему считывания; выходную шину, подключенную к схеме считывания и имеющую емкость; и модуль вывода, который выводит сигнал изображения в соответствии с сигналом из схемы считывания через выходную шину, при этом схема считывания включает в себя первый модуль накопления, который фиксирует сигнал, считываемый в сигнальную шину столбцов, первый модуль размыкания/замыкания, который размыкает/замыкает соединение между сигнальной шиной столбцов и первым модулем накопления, второй модуль накопления, модуль передачи, который передает сигнал, фиксируемый посредством первого модуля накопления, во второй модуль накопления, и входной контактный зажим и выходной контактный зажим которого подключены к первому модулю накопления, и выходной контактный зажим которого подключен ко второму модулю накопления, и второй модуль размыкания/замыкания, который размыкает/замыкает соединение между первым модулем накопления и модулем передачи, и вторым модулем накопления, емкость первого модуля накопления меньше емкости второго модуля накопления, сигнал, фиксируемый посредством второго модуля накопления, считывается в модуль вывода на основе емкости второго модуля накопления и емкости выходной шины, а управляющий модуль возбуждает первый пиксел, второй пиксел и схему считывания, чтобы в течение первого периода считывать сигнал первого пиксела из первого модуля накопления и передавать сигнал во второй модуль накопления посредством модуля передачи, а в течение второго периода после первого периода инструктировать первому модулю накопления накапливать сигнал второго пиксела, выводимый в сигнальную шину столбцов, и считывать сигнал первого пиксела из второго модуля накопления и передавать сигнал в модуль вывода.
Согласно третьему аспекту настоящего изобретения предусмотрена система формирования изображений, содержащая устройство восприятия изображений согласно первому и второму аспекту, оптическую систему, которая формирует изображение на плоскости формирования изображений устройства считывания изображений, и модуль обработки сигналов, который обрабатывает сигнал, выводимый из устройства считывания изображений, чтобы создать данные изображения.
Согласно настоящему изобретению можно уменьшать площадь микросхемы и сдерживать увеличение потребления энергии даже при считывании сигнала пикселов на высокой скорости.
Дополнительные признаки настоящего изобретения должны стать очевидными из последующего описания примерных вариантов осуществления со ссылкой на прилагаемые чертежи.
Краткое описание чертежей
Фиг.1 - представление, показывающее компоновку устройства восприятия изображений согласно первому варианту осуществления настоящего изобретения;
фиг.2 - принципиальная блок-схема, показывающая компоновку схемы одного столбца в схеме считывания;
фиг.3 - временная диаграмма, показывающая работу схемы считывания;
фиг.4 - принципиальная блок-схема, показывающая компоновку схемы модуля передачи;
фиг.5 - блок-схема, показывающая компоновку системы формирования изображений, использующей устройство восприятия изображений согласно первому варианту осуществления;
фиг.6 - представление, показывающее компоновку устройства 300 восприятия изображений согласно второму варианту осуществления настоящего изобретения;
фиг.7 - принципиальная блок-схема, показывающая компоновку схемы одного столбца в схеме считывания;
фиг.8 - представление, показывающее компоновку устройства 600 восприятия изображений согласно третьему варианту осуществления настоящего изобретения;
фиг.9 - принципиальная блок-схема, показывающая компоновку схемы одного столбца в схеме считывания;
фиг.10 - временная диаграмма, показывающая работу схемы считывания;
фиг.11 - представление для пояснения потенциала сброса;
фиг.12 - принципиальная блок-схема, показывающая компоновку схемы одного столбца в схеме считывания (модификация);
фиг.13 - представление, показывающее компоновку устройства 800 восприятия изображений согласно четвертому варианту осуществления настоящего изобретения;
фиг.14 - принципиальная блок-схема, показывающая компоновку схемы одного столбца в схеме считывания;
фиг.15 - временная диаграмма, показывающая работу схемы считывания;
фиг.16 - принципиальная блок-схема, показывающая компоновку модуля вывода;
фиг.17 - представление, показывающее компоновку устройства 900 восприятия изображений согласно пятому варианту осуществления настоящего изобретения;
фиг.18 - принципиальная блок-схема, показывающая компоновку схемы одного столбца в схеме считывания;
фиг.19 - временная диаграмма, показывающая работу схемы считывания;
фиг.20 - временная диаграмма, показывающая работу схемы считывания;
фиг.21 - представление, показывающее компоновку устройства 1000 восприятия изображений согласно шестому варианту осуществления настоящего изобретения;
фиг.22 - принципиальная блок-схема, показывающая компоновку схемы одного столбца в схеме считывания;
фиг.23 - временная диаграмма, показывающая работу схемы считывания; и
фиг.24 - временная диаграмма, показывающая работу схемы считывания.
Осуществление изобретения
Настоящее изобретение, в частности, направлено на устройство восприятия изображений, широко используемое в видеокамере, цифровом фотоаппарате, устройстве ввода изображений для сканера изображений и т.п.
Устройство 100 восприятия изображений согласно первому варианту осуществления описывается со ссылкой на фиг.1. Фиг.1 - это представление, показывающее компоновку устройства 100 восприятия изображений согласно первому варианту осуществления настоящего изобретения.
Устройство 100 восприятия изображений включает в себя матрицу PA пикселов, схему 101 вертикальной развертки (VSR, управляющий модуль), схему 110 считывания, схему 102 горизонтальной развертки (HSR, управляющий модуль), шины CL1-CL4 управления строками и шины RL1-RL4 управления столбцами. Устройство 100 восприятия изображений также имеет первую горизонтальную выходную шину 121, вторую горизонтальную выходную шину 122 и модуль 120 вывода.
Матрица PA пикселов включает в себя множество пикселов A11-B24, которые двумерно упорядочены (в матрице). Матрица 4×4 пикселов приведена в качестве примера в данном документе для удобства описания.
Каждый из пикселов A11-B24 включает в себя модуль PD фотоэлектрического преобразования. Модулем PD фотоэлектрического преобразования является, к примеру, фотодиод.
Схема вертикальной развертки (VSR) 101 предоставляет управляющие сигналы в пикселы A11-B24 через шины CL1-CL4 управления строками. Например, схема вертикальной развертки (VSR) 101 побуждает пиксел каждой строки в матрице PA пикселов выводить сигнал в соответствующую одну из сигнальных шин RL1-RL4 столбцов.
Схема 110 считывания считывает сигналы из пикселов A11-B24 через сигнальные шины RL1-RL4 столбцов. Схема 110 считывания включает в себя группу 103 первых модулей размыкания/замыкания, группу 104 первых модулей накопления, группу 105 модулей передачи, группу 106 вторых модулей размыкания/замыкания, группу 107 вторых модулей накопления и группу 108 третьих модулей размыкания/замыкания.
Группа 103 первых модулей размыкания/замыкания включает в себя множество первых модулей размыкания/замыкания, предусмотренных для соответствующих столбцов.
Группа 104 первых модулей накопления включает в себя множество первых модулей накопления, предусмотренных для соответствующих столбцов. Группа первых модулей накопления фиксирует сигналы, выводимые в сигнальные шины RL1-RL4 столбцов.
Группа 105 модулей передачи включает в себя множество модулей передачи, предусмотренных для соответствующих столбцов. Модули передачи передают сигналы, фиксируемые посредством первых модулей накопления, во вторые модули накопления. Модули передачи предоставляют сигналы, соответствующие электрическим зарядам, фиксируемым посредством первых модулей накопления, во вторые модули накопления.
Группа 106 вторых модулей размыкания/замыкания включает в себя множество вторых модулей размыкания/замыкания, предусмотренных для соответствующих столбцов. Группа 107 вторых модулей накопления включает в себя множество вторых модулей накопления, предусмотренных для соответствующих столбцов.
Группа 108 третьих модулей размыкания/замыкания включает в себя множество третьих модулей размыкания/замыкания, предусмотренных для соответствующих столбцов. Третьи модули размыкания/замыкания размыкают/замыкают соединение между вторыми модулями накопления и первой горизонтальной выходной шиной 121 или второй горизонтальной выходной шиной 122. Например, третьи модули размыкания/замыкания переводят вторые модули накопления и первую горизонтальную выходную шину 121 или вторую горизонтальную выходную шину 122 в состояние замыкания, тем самым электрически подключая вторые модули накопления к первой горизонтальной выходной шине 121 или второй горизонтальной выходной шине 122.
Схема горизонтальной развертки (HSR) 102 последовательно активирует сигнал горизонтальной развертки (HSR), который должен быть предоставлен в компоновку каждого столбца в схеме считывания, тем самым последовательно замыкая третий модуль размыкания/замыкания каждого столбца. С помощью этой операции схема горизонтальной развертки (HSR) 102 побуждает группу 108 третьих модулей размыкания/замыкания считывать сигнал из (вторых модулей накопления) каждого столбца схемы 110 считывания и выводить сигналы в модуль 120 вывода через первую горизонтальную выходную шину 121 и вторую горизонтальную выходную шину 122.
Каждая из первой горизонтальной выходной шины 121 и второй горизонтальной выходной шины 122 подключает (вторые модули накопления) схему 110 считывания к модулю 120 вывода.
Модуль 120 вывода выводит сигнал изображения в соответствии с сигналом, выводимым из схемы 110 считывания, через первую горизонтальную выходную шину 121 и вторую горизонтальную выходную шину 122. Т.е. модуль 120 вывода выводит сигнал изображения на основе сигналов, фиксируемых посредством вторых модулей накопления. Сигналы, фиксируемые посредством вторых модулей накопления, считываются в модуль 120 вывода посредством емкостного деления между емкостью второго модуля накопления и емкостью первой горизонтальной выходной шины 121 или второй горизонтальной выходной шины 122.
Компоновка схемы 110 считывания описывается далее со ссылкой на фиг.2. Фиг.2 - это принципиальная блок-схема, показывающая компоновку схемы одного столбца в схеме 110 считывания. Схемы, подключенные к сигнальной шине RL1 столбцов, большей частью описываются. Это также применимо к схемам, подключенным к оставшимся сигнальным шинам RL2-RL4 столбцов.
Например, первый пиксел A11 и второй пиксел B11 (фиг.1) подключены к верхней стороне сигнальной шины RL1 столбцов. Первый модуль 210 размыкания/замыкания, первый модуль 203 накопления, модуль 204 передачи, второй модуль 205 размыкания/замыкания, второй модуль накопления 206 и третий модуль 220 размыкания/замыкания подключены к нижней стороне сигнальной шины RL1 столбцов в этом порядке. Первая горизонтальная выходная шина 121 и вторая горизонтальная выходная шина 122 (фиг.1) подключены к последующему каскаду третьего модуля 220 размыкания/замыкания.
Первый модуль 210 размыкания/замыкания включает в себя переключатель 201 оптических сигналов и переключатель 202 шумовых сигналов. Первый модуль 203 накопления включает в себя модуль Cts1 накопления оптических сигналов (т.е. первый модуль накопления для оптического сигнала) и модуль Ctn1 накопления шумовых сигналов (т.е. первый модуль накопления для шумового сигнала). Модуль 204 передачи включает в себя буферный усилитель AMS оптических сигналов и буферный усилитель AMN шумовых сигналов, которые являются преобразователями полного сопротивления. Второй модуль 205 размыкания/замыкания включает в себя переключатель 231 оптических сигналов и переключатель 232 шумовых сигналов. Второй модуль 206 накопления включает в себя модуль Cts2 накопления оптических сигналов (т.е. второй модуль накопления для оптического сигнала) и модуль Ctn2 накопления шумовых сигналов (т.е. второй модуль накопления для шумового сигнала). Третий модуль 220 размыкания/замыкания включает в себя переключатель 207 оптических сигналов и переключатель 208 шумовых сигналов.
В компоновке схемы столбца, показанной на фиг.2, каждый переключатель 201 и т.п. может включать в себя либо NMOS-транзистор, либо PMOS-транзистор.
Далее описывается работа схемы 110 считывания. Фиг.3 - это временная диаграмма, показывающая работу схемы 110. Все сигналы, проиллюстрированные на фиг.3, являются активными на высоком уровне. Следует отметить, что случай, когда сигнал активен на низком уровне, может быть предусмотрен посредством инвертирования логических уровней сигнала. На фиг.3 сигналы φTS1, φTN1 и φTSN2 предоставляется из схемы вертикальной развертки (VSR) 101 в схему 110 считывания. Сигнал HSR предоставляется из схемы горизонтальной развертки (HSR) 102 в схему 110 считывания.
В течение периода BLKa (т.е. второго периода), пока φTN1 активирован, переключатель 202 включается, так что модуль Ctn1 накопления шумовых сигналов накапливает шумовой сигнал, выводимый из первого пиксела A11 в сигнальную шину RL1 столбцов. Пока φTS1 активирован, переключатель 201 включается, так что модуль Cts1 накопления оптических сигналов накапливает оптический сигнал, выводимый из первого пиксела A11 в сигнальную шину RL1 столбцов. Т.е. первый модуль 203 накопления накапливает сигнал, выводимый из первого пиксела A11 в сигнальную шину RL1 столбцов.
В течение периода BLKc (т.е. первого периода), пока φTSN2 активирован, переключатели 231 и 232 включаются. Буферный усилитель AMS оптических сигналов считывает оптический сигнал первого пиксела A11 из модуля накопления Cts1 оптических сигналов и передает его в модуль Cts2 накопления оптических сигналов. Буферный усилитель AMN шумовых сигналов считывает шумовой сигнал первого пиксела A11 из модуля Ctn1 накопления шумовых сигналов и передает его в модуль Ctn2 накопления шумовых сигналов. Т.е. модуль 204 передачи считывает сигнал первого пиксела A11 из первого модуля 203 накопления и передает его во второй модуль 206 накопления.
В течение периода BLKb (т.е. второго периода), следующего после периода BLKc, пока φTN1 активирован, переключатель 202 включается, так что модуль Ctn1 накопления шумовых сигналов накапливает шумовой сигнал, выводимый из второго пиксела B11 в сигнальную шину RL1 столбцов. Пока φTS1 активирован, переключатель 201 включается, так что модуль Cts1 накопления оптических сигналов накапливает оптический сигнал, выводимый из второго пиксела B11 в сигнальную шину RL1 столбцов. Т.е. первый модуль 203 накопления накапливает сигнал, выводимый из второго пиксела B11 в сигнальную шину RL1 столбцов.
В течение периода BLKb (т.е. второго периода), пока сигнал HSR1 для сигнальной шины RL1 столбцов в сигнале HSR горизонтальной развертки активирован, переключатели 207 и 208 включаются, чтобы считывать сигнал первого пиксела A11 из второго модуля 206 накопления. Более конкретно, оптический сигнал первого пиксела A11 считывается из модуля Cts2 накопления оптических сигналов в первую горизонтальную выходную шину 121 посредством емкостного деления между емкостью модуля Cts2 накопления оптических сигналов и емкостью первой горизонтальной выходной шины 121. Следовательно, оптический сигнал первого пиксела A11 передается в модуль 120 вывода через первую горизонтальную выходную шину 121. Шумовой сигнал первого пиксела A11 считывается из модуля Ctn2 накопления шумовых сигналов во вторую горизонтальную выходную шину 122 посредством емкостного деления между емкостью модуля Ctn2 накопления шумовых сигналов и емкостью второй горизонтальной выходной шины 122. Следовательно, шумовой сигнал первого пиксела A11 передается в модуль 120 вывода через вторую горизонтальную выходную шину 122. Модуль 120 вывода вычисляет разность между оптическим сигналом, передаваемым через первую горизонтальную выходную шину 121, и шумовым сигналом, передаваемым через вторую горизонтальную выходную шину 122, и выводит разностный сигнал между ними в последующий каскад в качестве сигнала изображения.
Вышеописанная операция повторяется.
Следует отметить, что хотя операция схемы 110 считывания описана относительно сигнальной шины RL1 столбцов, за исключением сигнала HSR горизонтальной развертки, операции схемы 110 считывания для оставшихся сигнальных шин RL2-RL4 столбцов являются такими же, как на фиг.3. В сигнале HSR горизонтальной развертки сигналы HSR2-HSR4 для оставшихся сигнальных шин RL2-RL4 столбцов (фиг.1) активируются последовательно после активного периода сигнала HSR1 для сигнальной шины RL1 столбцов.
Период BLKc, в котором сигнал, фиксируемый посредством первого модуля 203 накопления, передается во второй модуль 206 накопления, короче периода BLKa, в котором сигнал первого пиксела A11 считывается в первый модуль 203 накопления. Период BLKc, в котором сигнал, фиксируемый посредством первого модуля 203 накопления, передается во второй модуль 206 накопления, короче периода BLKb, в котором сигнал второго пиксела B11 считывается в первый модуль 203 накопления. Это обусловлено тем, что площадь схемы 110 считывания меньше площади матрицы PA пикселов (к примеру, площадь имеет сторону от нескольких мм до нескольких десятков мм длиной). Т.е. время, требуемое для передачи сигнала через площадь схемы 110 считывания, короче времени, требуемого для передачи сигнала через площадь матрицы PA пикселов.
Емкость (площадь электродов) первого модуля 203 накопления может быть меньше емкости второго модуля 206 накопления. Причина этого следующая.
В методике, раскрытой в опубликованном японском патенте № 2001-45378, один из двух модулей накопления, подключенных к каждой из множества сигнальных шин столбцов, должен иметь емкость (площадь электродов), такую как емкость другого модуля накопления, чтобы уравнять усиление для считывания, как описано выше. Когда сигнал считывается из каждого из двух модулей накопления в горизонтальную выходную шину, усиление считывания определяется в соответствии с соотношением емкостного деления между емкостью модуля накопления и емкостью горизонтальной выходной шины. Чтобы не допустить слишком низкого усиления считывания, оба из двух модулей накопления должны иметь большое сопротивление (площадь электродов). Как результат, площадь микросхемы возрастает и выход годных микросхем неизбежно падает.
Тем не менее, в этом варианте осуществления модуль 204 передачи, включающий в себя буферный усилитель AMS оптических сигналов и буферный усилитель AMN шумовых сигналов, предусмотрен между первым модулем 203 накопления и вторым модулем 206 накопления. Модуль 204 передачи предоставляет сигнал, соответствующий электрическим зарядам, фиксируемым посредством первого модуля 203 накопления, во второй модуль 206 накопления, вместо непосредственного предоставления самих электрических зарядов, фиксируемых посредством первого модуля 203 накопления, во второй модуль 206 накопления. Это предотвращает влияние емкости первого модуля 203 накопления на емкостное деление между емкостью второго модуля 206 накопления и емкостью первой горизонтальной выходной шины 121 или второй горизонтальной выходной шины 122 при считывании сигнала на модуль 120 вывода посредством емкости. Это обусловлено тем, что даже когда первый модуль 203 накопления имеет емкость меньше емкости второго модуля 206 накопления, производительность, с которой сигнал считывается из первого модуля 203 накопления во второй модуль 206 накопления, не использует емкостное деление. Как следствие, можно считывать высококачественные данные изображений на высокой скорости посредством улучшения усиления и отношения S/N без увеличения площади микросхемы и снижения выхода годных микросхем. Т.е. согласно этому изобретению можно снижать ухудшение качества изображения и уменьшать площадь микросхемы даже при считывании сигнала пикселов на высокой скорости.
В методике по опубликованному японскому патенту № 11-150255 два модуля накопления и два усилителя попеременно подключаются, в соответствии с одним сигналом, к каждой из множества сигнальных шин столбцов. Сигнал, накопленный в одном из двух модулей накопления, усиливается посредством одного из двух усилителей и затем накапливается в другом модуле накопления. Сигнал, накопленный в другом модуле накопления, усиливается посредством другого усилителя и считывается на выходную шину последующего каскада, как описано выше. В этом случае производительность, с которой сигнал считывается из двух модулей накопления, не использует емкостное деление. Поэтому можно считывать сигнал без понижения усиления независимо от емкостей двух модулей накопления. Тем не менее, поскольку два усилителя подключены к каждой из множества сигнальных шин столбцов, площадь микросхемы устройства восприятия изображений может увеличиваться. Помимо этого, поскольку два усилителя работают для считывания одного сигнала, общее потребление энергии во всем периоде считывания устройства восприятия изображения может увеличиваться.
В этом варианте осуществления, тем не менее, только один усилитель подключен, для одного сигнала, к каждой из множества сигнальных шин столбцов. По этой причине площадь микросхемы устройства восприятия изображений может быть уменьшена. Кроме того, только один усилитель работает для считывания одного сигнала (т.е. оптического сигнала или шумового сигнала). По этой причине потребление энергии в устройстве восприятия изображений может быть сдержано в сравнении с методикой по опубликованному японскому патенту № 11-150255. Т.е. можно снижать площадь микросхемы и сдерживать увеличение потребления энергии даже при считывании сигнала пикселов на высокой скорости.
Буферные усилители AMS и AMN модуля 204 передачи могут быть спроектированы так, чтобы применять усиление. Альтернативно, буфер, усиление которого равно 1, может быть использован просто для того, чтобы не допускать какого-либо увеличения соотношения емкостного деления между первым модулем 203 накопления и вторым модулем 206 накопления. Фиг.4 показывает пример буферного усилителя, выступающего в качестве повторителя напряжения, усиление которого равно 1.
Фиг.5 иллюстрирует пример системы формирования изображений, использующей устройство 100 восприятия изображений по настоящему изобретению.
Система 90 формирования изображений включает в себя главным образом оптическую систему, устройство 100 восприятия изображений и модуль обработки сигналов, как показано на фиг.5. Оптическая система включает в себя главным образом затвор 91, объектив 92 и диафрагму 93. Модуль обработки сигналов включает в себя главным образом схему 95 обработки считанных сигналов, A/D-преобразователь 96, модуль 97 обработки сигнала изображений, модуль 87 запоминающего устройства, внешний I/F-модуль 89, модуль 98 генератора синхросигналов, модуль глобального управления/арифметический модуль 99, носитель 88 записи и I/F-модуль 94 управления носителями записи. Модуль обработки сигналов не обязательно всегда должен включать в себя носитель 88 записи.
Затвор 91 находится напротив объектива 92 в оптическом пути, чтобы управлять экспозицией.
Объектив 92 преломляет падающий свет и формирует изображение объекта на плоскости формирования изображений (матрице PA пикселов) устройства 100 восприятия изображений.
Диафрагма 93 предусмотрена в оптическом пути между объективом 92 и устройством 100 восприятия изображений, чтобы регулировать количество света, которое проходит через объектив 92 и направляется в устройство 100 восприятия изображений.
Устройство 100 восприятия изображений преобразует изображение объекта, сформированное на плоскости формирования изображений (матрица PA пикселов), в сигнал изображения. Устройство 100 восприятия изображений считывает сигнал изображения из матрицы PA пикселов и выводит его.
Схема 95 обработки воспринятых сигналов подключена к устройству 100 восприятия изображений, чтобы обработать сигнал изображения, выводимый из устройства 100 восприятия изображений.
A/D-преобразователь 96 подключен к схеме 95 обработки воспринятых сигналов, чтобы преобразовывать обработанный сигнал изображения (аналоговый сигнал), выводимый из схемы 95 обработки воспринятых сигналов, в сигнал изображения (цифровой сигнал).
Модуль 97 обработки сигналов изображений подключен к A/D-преобразователю 96, чтобы выполнять арифметические процессы, такие как возможные виды поправки на сигнал изображения (цифровой сигнал), выводимый из A/D-преобразователя 96, тем самым формируя данные изображений. Данные изображений предоставляются в модуль 87 запоминающего устройства, внешний I/F-модуль 89, модуль глобального контроля/арифметический модуль 99 и I/F-модуль 94 управления носителями записи.
Модуль 87 запоминающего устройства подключен к модулю 97 обработки сигналов изображений, чтобы сохранять данные изображений, выводимые из модуля 97 обработки сигналов изображений.
Внешний I/F-модуль 89 подключен к модулю 97 обработки сигналов изображений так, чтобы данные изображений, выводимые из модуля 97 обработки сигналов изображений, передавались на внешнее устройство (к примеру, персональный компьютер) посредством внешнего I/F-модуля 89.
Модуль 98 генератора синхросигналов подключен к устройству 100 восприятия изображений, схеме 95 обработки воспринятых сигналов, A/D-преобразователю 96 и модулю 97 обработки сигналов изображений, чтобы предоставлять им синхросигнал. Устройство 100 восприятия изображений, схема 95 обработки воспринятых сигналов, A/D-преобразователь 96 и модуль 97 обработки сигналов изображений работают синхронно с синхросигналом.
Модуль глобального контроля/арифметический модуль 99 подключен к модулю 98 генератора синхросигналов, модулю 97 обработки сигналов изображений и I/F-модулю 94 управления носителем записи, чтобы полностью управлять ими.
Носитель 88 записи разъемным образом соединяется с I/F-модулем 94 управления носителем записи. Данные изображений, выводимые из модуля 97 обработки сигналов изображений, записываются на носитель 88 записи посредством I/F-модуля 94 управления носителем записи.
При вышеуказанной компоновке, когда устройство 100 восприятия изображений позволяет получать хороший сигнал изображения, хорошее изображение (данные изображения) может быть получено.
Устройство 300 восприятия изображений согласно второму варианту осуществления настоящего изобретения описывается далее со ссылкой на фиг.6 и 7. Фиг.6 - это представление, показывающее компоновку устройства 300 восприятия изображений согласно второму варианту осуществления настоящего изобретения. Фиг.7 - это принципиальная блок-схема, показывающая компоновку схемы одного столбца в схеме считывания. Части, отличающиеся от первого варианта осуществления, главным образом описываются ниже, а описание совпадающих частей опущено.
Устройство 300 восприятия изображений имеет такую же базовую компоновку, что и в первом варианте осуществления, за исключением схемы 310 считывания. Схема 310 считывания отличается от первого варианта осуществления тем, что она включает в себя группу 305 модулей передачи.
Как показано на фиг.7, модуль 504 передачи каждого столбца, включенного в группу 305 модулей передачи, включает в себя истоковый повторитель SFs оптических сигналов и истоковый повторитель SFn шумовых сигналов. Истоковый повторитель SFs оптических сигналов включает в себя NMOS-транзистор MS и источник Is постоянного тока. Истоковый повторитель SFn шумовых сигналов включает в себя NMOS-транзистор MN и источник In постоянного тока.
MOS-транзистор MS принимает, через затвор, сигнал, фиксируемый посредством модуля Cts1 накопления оптических сигналов первого модуля 203 накопления, и выводит, через исток, сигнал, соответствующий сигналу, вводимому в затвор, в модуль Cts2 накопления оптических сигналов второго модуля 206 накопления.
MOS-транзистор MN принимает, через затвор, сигнал, фиксируемый посредством модуля Ctn1 накопления шумовых сигналов первого модуля 203 накопления, и выводит, через исток, сигнал, соответствующий сигналу, вводимому через затвор, в модуль Ctn2 накопления шумовых сигналов второго модуля 206 накопления.
Модуль 504 передачи, включающий в себя истоковый повторитель SFs оптических сигналов и истоковый повторитель SFn шумовых сигналов, может повышать входное полное сопротивление и понижать выходное сопротивление за счет простой компоновки. Модуль 504 передачи предоставляет сигнал, соответствующий электрическим зарядам, фиксируемым посредством первого модуля 203 накопления, во второй модуль 206 накопления, вместо непосредственного предоставления самих электрических зарядов, фиксируемых посредством первого модуля 203 накопления, во второй модуль 206 накопления, как в первом варианте осуществления.
Каждый из истокового повторителя SFs оптических сигналов и истокового повторителя SFn шумовых сигналов модуля 504 передачи может включать в себя PMOS-транзистор вместо NMOS-транзистора (MOS-транзистора MS или MN).
Устройство 600 восприятия изображений согласно третьему варианту осуществления настоящего изобретения описывается далее со ссылкой на фиг.8-11. Фиг.8 - это представление, показывающее компоновку устройства 600 восприятия изображений согласно третьему варианту осуществления настоящего изобретения. Фиг.9 - это принципиальная блок-схема, показывающая компоновку схемы одного столбца в схеме считывания. Фиг.10 - это временная диаграмма, показывающая работу схемы считывания. Фиг.11 - это представление для пояснения потенциала сброса. Части, отличающиеся от первого и второго вариантов осуществления, главным образом описываются ниже, а описание совпадающих частей опущено.
Устройство 600 восприятия изображений имеет такую же базовую компоновку, что и в первом и втором вариантах осуществления, за исключением схемы 610 считывания. Схема 610 считывания отличается от первого и второго вариантов осуществления тем, что она включает в себя группу 609 первых модулей сброса между группой 107 вторых модулей накопления и группой 108 третьих модулей размыкания/замыкания.
Первый модуль 709 сброса каждого столбца, включенного в группу 609 первых модулей сброса, предоставляется между вторым модулем 206 накопления и третьим модулем 220 размыкания/замыкания, как показано на фиг.9. Первый модуль 709 сброса включает в себя транзистор MRS сброса оптических сигналов и транзистор MRN сброса шумовых сигналов. Транзистор MRS сброса оптических сигналов сбрасывает потенциал V2 модуля Cts2 накопления оптических сигналов. Транзистор MRN сброса шумовых сигналов сбрасывает потенциал V2 модуля Ctn2 накопления шумовых сигналов. Т.е. первый модуль 709 сброса сбрасывает потенциал V2 второго модуля 206 накопления.
Первый модуль 709 сброса может быть предусмотрен в любом месте, за исключением позиции между вторым модулем 206 накопления и третьим модулем 220 размыкания/замыкания, если он может сбрасывать потенциал V2 второго модуля 206 накопления.
Работа схемы считывания отличается от первого и второго вариантов осуществления по следующим пунктам, как показано на фиг.10.
В течение периода BLKc (т.е. первого периода), пока φCTR активирован, транзистор MRS сброса оптических сигналов и транзистор MRN сброса шумовых сигналов первого модуля 709 сброса включаются. В это время второй модуль 205 размыкания/замыкания отключен. Следовательно, первый модуль 709 сброса сбрасывает потенциал V2 второго модуля 206 накопления, который электрически отключен от модуля 504 передачи. Более конкретно, допустим, что V1 - это потенциал первого модуля 203 накопления, Vthn - это пороговое напряжение NMOS-транзисторов MS и MN, а V2 - это потенциал второго модуля 206 накопления. В это время первый модуль 709 сброса сбрасывает потенциал V2 второго модуля 206 накопления так, чтобы удовлетворять следующему:
V2≤V1-Vthn(1)
Пока φTSN2 активирован, переключатели 231 и 232 включены, чтобы электрически подключать NMOS-транзистор MS истокового повторителя SFs оптических сигналов и NMOS-транзистор MN истокового повторителя SFn шумовых сигналов ко второму модулю 206 накопления. В это время NMOS-транзистор MS повышает потенциал V2 модуля Cts2 накопления оптических сигналов от потенциала (уравнение (1)), сброшенного посредством первого модуля 709 сброса, до потенциала, соответствующего сигналу, фиксируемому посредством модуля Cts1 накопления оптических сигналов. NMOS-транзистор MN повышает потенциал V2 модуля Ctn2 накопления шумовых сигналов от потенциала (уравнение (1)), сбрасываемого посредством первого модуля 709, до потенциала, соответствующего сигналу, фиксируемому посредством модуля Ctn1 накопления шумовых сигналов. Т.е. когда электрически подключены ко второму модулю 206 накопления, NMOS-транзисторы MS и MN повышают потенциал V2 второго модуля 206 накопления с потенциала, сброшенного посредством первого модуля 709 сброса, до потенциала, соответствующего сигналу, фиксируемому посредством первого модуля 203 накопления.
Причина, по которой первый модуль 709 сброса должен сбрасывать потенциал V2 второго модуля 206 накопления до потенциала, представленного посредством уравнения (1), поясняется со ссылкой на фиг.11. Рассмотрим схему, сформированную посредством подключения истокового повторителя SF, включающего в себя NMOS-транзистор NM, и источника Ic постоянного тока к емкостной нагрузке CL посредством переключателя SW. Допустим, что Vg - это потенциал затвора, Vd - это потенциал стока, Vs - это потенциал истока, Vth - это пороговое напряжение, а Id - это ток стока NMOS-транзистора NM. Допустим, что Ib - это заранее определенное значение тока Ib, предоставляемого из источника Ic постоянного тока, а VCL - это потенциал емкостной нагрузки CL.
Работа изменяется в зависимости от первоначального значения потенциала VCL емкостной нагрузки CL до момента времени Ton, в которое сигнал φTSN2 для включения переключателя SW активируется. Потенциал VCL емкостной нагрузки CL соответствует потенциалу V2 второго модуля 206 накопления. Потенциал Vg соответствует потенциалу V1 первого модуля 203 накопления. Потенциал VCL емкостной нагрузки CL определяется посредством разности между значением тока Ib источника Ic постоянного тока и тока Id стока NMOS-транзистора NM. Если
VCL≤Vg-Vth(2)
до момента времени Ton, чтобы включить переключатель SW, NMOS-транзистор NM истокового повторителя SF включается в момент времени Ton с тем, чтобы ток Id стока протекал между стоком и истоком NMOS-транзистора. Если ток, показанный на фиг.11, работает в пентоде:
2
Id ∞ (Vg-Vth)(3)
Следовательно, NMOS-транзистор NM мгновенно заряжает емкостную нагрузку CL и повышает потенциал VCL. NMOS-транзистор NM изменяет потенциал истока Vs (=VCL) практически до (Vg-Vth). По истечении времени ΔT1 с момента времени Ton ток Id=Ib протекает, и устойчивое состояние получается.
С другой стороны, если:
VCL>Vg-Vth (4)
до момента времени Ton, чтобы включить переключатель SW, переключатель SW отключается в момент времени Ton. Следовательно, ток Id стока не протекает между стоком и истоком.
Источник Ic постоянного тока удаляет электрические заряды из емкостной нагрузки CL в соответствии со значением тока Ib и уменьшает потенциал VCL емкостной нагрузки CL с заранее определенным соотношением на единицу времени. Источник Ic постоянного тока изменяет потенциал истока Vs (=VCL) NMOS-транзистора NM практически до (Vg-Vth). По истечении времени ΔT2 с момента времени Ton ток Id=Ib протекает, и устойчивое состояние получается. В этом случае время того, чтобы уменьшить потенциал VCL емкостной нагрузки CL, может быть сокращено посредством увеличения значения тока Ib источника Ic постоянного тока. Тем не менее, поскольку значение тока Ib всегда протекает, и потребление тока возрастает, качество устройства восприятия изображений низкое. Чтобы сдержать потребление тока, значение тока Ib источника Ic постоянного тока должно быть небольшим. Это создает тенденцию того, что:
ΔT1<ΔT2 (5)
как проиллюстрировано на фиг.11.
Следовательно, в этом варианте осуществления первый модуль 709 сброса сбрасывает потенциал V2 второго модуля 206 накопления до потенциала, представленного посредством уравнения (1), тогда как второй модуль 206 накопления электрически отключен от модуля 504 передачи. Это сокращает период BLKc и снижает потребление тока устройства 600 восприятия изображений.
Как показано на фиг.12, модуль 704a передачи может включать в себя истоковый повторитель SFsa оптических сигналов и истоковый повторитель SFna шумовых сигналов. Истоковый повторитель SFsa оптических сигналов включает в себя PMOS-транзистор MSa и источник Isa постоянного тока. Истоковый повторитель SFna шумовых сигналов включает в себя PMOS-транзистор MNa и источник Ina постоянного тока. Первый модуль 709a сброса сбрасывает потенциал V2 второго модуля 206 накопления, который электрически отключен от модуля 704a передачи. Более конкретно, что V1 - это потенциал первого модуля 203 накопления, Vthp - это пороговое напряжение PMOS-транзисторов, а V2 - это потенциал второго модуля 206 накопления. В это время первый модуль 709a сброса сбрасывает потенциал V2 второго модуля 206 накопления так, чтобы удовлетворять следующему:
>=
V2V1+Vthp(6)
Когда электрически подключены ко второму модулю 206 накопления, PMOS-транзисторы MSa и MNa понижают потенциал V2 второго модуля 206 накопления с потенциала, сброшенного посредством первого модуля 709a сброса, до потенциала, соответствующего сигналу, фиксируемому посредством первого модуля 203 накопления.
Устройство 800 восприятия изображений согласно четвертому варианту осуществления настоящего изобретения описывается далее со ссылкой на фиг.13-16. Фиг.13 - это представление, показывающее компоновку устройства 800 восприятия изображений согласно четвертому варианту осуществления настоящего изобретения. Фиг.14 - это принципиальная блок-схема, показывающая компоновку схемы одного столбца в схеме считывания. Фиг.15 - это временная диаграмма, показывающая работу схемы считывания. Части, отличающиеся от первого-третьего вариантов осуществления, главным образом описываются ниже, а описание совпадающих частей опущено.
Устройство 800 восприятия изображений имеет такую же базовую компоновку, что и в первом-третьем вариантах осуществления, за исключением схемы 810 считывания. Схема 810 считывания отличается от первого-третьего вариантов осуществления тем, что она включает в себя "группу первых модулей размыкания/замыкания, группу первых модулей накопления и группу модулей передачи" 803 и группу 806 вторых модулей размыкания/замыкания.
Первый модуль 1110 размыкания/замыкания, первый модуль 1103 накопления и модуль 1104 передачи каждого столбца, включенного в "группу первых модулей размыкания/замыкания, группу первых модулей накопления и группу модулей передачи" 803, имеют компоновку схемы, показанную на фиг.14.
Более конкретно, первый модуль 1103 накопления подключен к контакту инвертирующего входа и выходному контактному зажиму модуля 1104 передачи. Второй модуль 1105 размыкания/замыкания также подключен к выходному контактному зажиму модуля 1104 передачи. Контакт, чтобы предоставлять опорный потенциал Vref, подключен к контакту инвертирующего входа модуля 1104 передачи. При этой компоновке модуль 1104 передачи вычисляет разность между опорным сигналом Vref и сигналом на основе сигнала, подаваемого обратно с выходного контактного зажима посредством первого модуля 1103 накопления, и сигнала, выводимого в сигнальную шину RL1 столбцов, и выводит разностный сигнал. Модуль 1104 передачи тем самым передает сигнал, фиксируемый посредством первого модуля 1103 передачи, во второй модуль 206 передачи посредством второго модуля 1105 размыкания/замыкания. Модуль 1104 передачи предоставляет сигнал, соответствующий электрическим зарядам, фиксируемым посредством первого модуля 1103 накопления, во второй модуль 206 накопления. Второй модуль 1105 размыкания/замыкания размыкает/замыкает соединение между выходным контактом модуля 1104 передачи и вторым модулем 206 накопления (Cts2, Ctn2).
Ссылаясь на фиг.14, модуль 1101 размыкания/замыкания закорачивает или размыкает цепь между сигнальной шиной RL1 столбцов и емкостью C0. Модуль 1102 размыкания/замыкания закорачивает или размыкает цепь обратной связи модуля 1104 передачи.
Компоновка схемы 810 считывания, в общем, называется системой усилителей столбцов, которая умножает усиление, соответствующее соотношению C0/Cf. Емкость Cf (Cf1, Cf2, Cf3) первого модуля 1103 накопления может изменяться в зависимости от состояния размыкания/замыкания (числа переключателей во включенном состоянии) первого модуля 1110 размыкания/замыкания. Следовательно, можно задавать усиление в соответствии с целью варианта применения. Фиг.14 показывает пример, в котором Cf1 выбирается.
Работа схемы 810 считывания отличается от первого-третьего вариантов осуществления по следующим пунктам, как показано на фиг.15.
В течение периода BLKa (т.е. второго периода) сигнал φVL активирован, чтобы ввести шумовой сигнал (VN), выводимый из первого пиксела A11, в C0 через сигнальную шину RL1 столбцов и модуль 1101 размыкания/замыкания. Пока сигнал φPC0R активирован, модуль 1102 размыкания/замыкания включен. Два контакта емкости Cf (Cf1, Cf2, Cf3) первого модуля 1103 накопления сбрасываются до Vref с тем, чтобы фиксируемые электрические заряды разряжались в источник питания или GND, и получалось состояние сброса. Когда сигнал φPC0R деактивирован, модуль 1102 размыкания/замыкания отключается, чтобы ввести оптический сигнал (VS+VN), выводимый из первого пиксела A11, в C0 через сигнальную шину RL1 столбцов и модуль 1101 размыкания/замыкания. В этом время, сигнал, представленный посредством:
Vout1=(VS+VN-VN)·C0/Cf+Vref+Voffset (7)
проявляется на выходном контакте модуля 1104 передачи. Т.е. вывод на основе Vref проявляется как Vout1, которое получено посредством исключения шумового компонента из оптического сигнала первого пиксела A11 и умножения оставшегося сигнала на усиление C0/Cf. Voffset - это сдвиговый шум модуля 1104 передачи. Следовательно, первый модуль 1103 накопления накапливает сигнал первого пиксела A11, который задается посредством следующего:
Vcf=Vout1-Vref=(VS+VN-VN)·C0/Cf+Voffset(8)
В течение периода BLKc (т.е. первого периода), пока сигнал φTS активирован, сигнал Vout1, представляемый посредством уравнения (7), передается из первого модуля 1103 накопления в модуль Cts2 накопления оптических сигналов второго модуля 206 накопления посредством переключателя 1231. Модуль Cts2 накопления оптических сигналов второго модуля 206 накопления фиксирует сигнал Vout1. Когда сигнал φTS деактивирован, а сигнал φPC0R активирован, первый модуль 1103 накопления сбрасывается. Сигнал, представленный как:
Vout2=Voffset (9)
появляется на выходном контакте модуля 1104 передачи. После этого, пока сигнал φPC0R деактивирован, а сигнал φTN активирован, сигнал Vout2, представляемый посредством уравнения (9), передается из первого модуля 1103 накопления в модуль Ctn2 накопления шумовых сигналов второго модуля 206 накопления посредством переключателя 1232. Модуль Ctn2 накопления шумовых сигналов второго модуля 206 накопления фиксирует сигнал Vout2.
Первый модуль 709 сброса может временно сбрасывать потенциал второго модуля 206 накопления перед записью сигнала в него.
В течение периода BLKb (т.е. второго периода), следующего за периодом BLKc (т.е. первым периодом), сигнал φVL активирован, чтобы ввести шумовой сигнал (VN), выводимый из второго пиксела B11, в C0 через сигнальную шину RL1 столбцов и модуль 1101 размыкания/замыкания. Пока сигнал φPC0R активирован, модуль 1102 размыкания/замыкания включен. Два контакта емкости Cf (Cf1, Cf2, Cf3) первого модуля 1103 накопления сбрасываются до Vref с тем, чтобы фиксируемые электрические заряды разряжались в источник питания или GND, и получалось состояние сброса. Когда сигнал φPC0R деактивирован, модуль 1102 размыкания/замыкания отключается, чтобы ввести оптический сигнал (VS+VN), выводимый из второго пиксела B11, в C0 через сигнальную шину RL1 столбцов и модуль 1101 размыкания/замыкания. В это время, тот же сигнал, что и представленный уравнением (7), проявляется на выходном контакте модуля 1104 передачи. Т.е. вывод на основе Vref проявляется как Vout1, которое получено посредством исключения шумового компонента из оптического сигнала второго пиксела B11 и умножения оставшегося сигнала на усиление C0/Cf. Voffset - это сдвиг модуля 1104 передачи. Следовательно, первый модуль 1103 накопления накапливает тот же сигнал, что и представленный уравнением (8), в качестве сигнала второго пиксела B11.
В течение периода BLKb (т.е. второго периода), пока сигнал HSR1 для сигнальной шины RL1 столбцов в сигнале HSR горизонтальной развертки активирован, переключатели 207 и 208 включаются, чтобы считывать сигнал первого пиксела A11 из второго модуля 206 накопления. Более конкретно, сигнал Vout1 первого пиксела A11 считывается из модуля Cts2 накопления оптических сигналов в первую горизонтальную выходную шину 121 посредством емкостного деления между емкостью модуля Cts2 накопления оптических сигналов и емкостью первой горизонтальной выходной шины 121. Следовательно, сигнал Vout1 первого пиксела A11 передается в модуль 120 вывода через первую горизонтальную выходную шину 121. Сигнал Vout2 первого пиксела A11 считывается из модуля Ctn2 накопления шумовых сигналов во вторую горизонтальную выходную шину 122 посредством емкостного деления между емкостью модуля Ctn2 накопления шумовых сигналов и емкостью второй горизонтальной выходной шины 122. Следовательно, сигнал Vout2 первого пиксела A11 передается в модуль 120 вывода через вторую горизонтальную выходную шину 122. Модуль 120 вывода вычисляет:
AV=Vout1-Vout2=(VS+VN-VN)·C0/Cf+Vref(10)
как разность между сигналом Vout1 (уравнение (7)), передаваемым через первую горизонтальную выходную шину 121, и сигналом Vout2 (уравнение (9)), передаваемым через вторую горизонтальную выходную шину 122, и выводит разностный сигнал ΔV в последующий каскад в качестве сигнала изображения. Разностный сигнал ΔV - это сигнал, полученный посредством исключения сдвигового шума модуля 1104 передачи.
Более конкретно, модуль 1104 передачи в схеме 810 считывания выполняет операцию передачи шумового сигнала и операцию передачи оптического сигнала в одном усилителе столбцов. Следовательно, модуль 1104 передачи может передавать шумовые и оптические сигналы, содержащие один и тот же сдвиговый шум, во второй модуль 206 накопления. Модуль 120 вывода последующего каскада вычисляет разность между шумовым сигналом и оптическим сигналом, тем самым получая сигнал изображения, из которого сдвиговый шум усилителя столбцов исключен. Модуль 1104 передачи предоставляет сигнал, соответствующий электрическим зарядам, фиксируемым посредством первого модуля 1103 накопления, во второй модуль 206 накопления, вместо непосредственного предоставления самих электрических зарядов, фиксируемых посредством первого модуля 1103 накопления, во второй модуль 206 накопления, как в первом варианте осуществления.
Модуль 1220 вывода двустороннего типа может быть использован, как показано на фиг.16.
Устройство 800 восприятия изображений может выводить только сигнал Vout1 в последующий каскад без предоставления переключателя 1232, модуля Ctn2 накопления шумовых сигналов, транзистора MRN сброса и переключателя 208 в схеме 810 считывания, показанной на фиг.14. Модуль обработки сигналов (фиг.5) последующего каскада может удалять сигнал Vout2 сдвигового компонента каждого столбца модуля 1104 передачи.
Например, вывод пиксела, называемый OB-пикселом, который не облучается светом в устройстве 800 восприятия изображений, получается для каждого столбца. OB-пиксел может иметь свой фотодиод экранированным. Альтернативно, погашенный сигнал получается для каждого столбца. Сигнал, выводимый из пиксела как сигнал Vout2, сохраняется в модуле 87 запоминающего устройства и т.п. как данные корректировки. Устройство 97 обработки сигналов изображений и т.п. вычитает сигнал Vout2 из сигнала Vout1 при каждой съемке, тем самым легко удаляя сдвиговый компонент. Данные коррекции могут быть сохранены в ходе сборки камеры или видеотехники, при каждой съемке, при включении питания камеры или видеотехники, или в соответствии с изменением варианта применения камеры или видеотехники.
Когда модуль 1104 передачи передает пикселный сигнал в ходе периода BLKa или BLKb, т.е. при ожидании в течение периода BLKc при фиксации сигнала в Cf, некоторый тип шума может поступать в сигнальную шину RL1 столбцов. Это может быть эффективно исключено посредством задания φVL на фиг.15, как указано посредством сплошной линии, с тем, чтобы модуль 1101 размыкания/замыкания временно открывался по окончании периода BLKa или BLKb, чтобы дискретизировать и фиксировать пикселный сигнал в Cf.
Устройство 900 восприятия изображений согласно пятому варианту осуществления настоящего изобретения описывается далее со ссылкой на фиг.17-19. Фиг.17 - это представление, показывающее компоновку устройства 900 восприятия изображений согласно пятому варианту осуществления настоящего изобретения. Фиг.18 - это принципиальная блок-схема, показывающая компоновку схемы одного столбца в схеме считывания. Фиг.19 - это временная диаграмма, показывающая работу схемы считывания. Части, отличающиеся от третьего варианта осуществления, главным образом описываются ниже, а описание совпадающих частей опущено.
Устройство 900 восприятия изображений имеет такую же базовую компоновку, что и в третьем варианте осуществления, за исключением схемы 910 считывания. Схема 910 считывания отличается от третьего варианта осуществления тем, что она включает в себя группу 905 модулей передачи, группу 915 вторых модулей сбора и группу 911 четвертых модулей размыкания/замыкания. Группа 905 модулей передачи включает в себя множество модулей 1304 передачи, предусмотренных для соответствующих столбцов матрицы PA пикселов. Группа 915 вторых модулей сброса включает в себя множество вторых модулей 1315 сброса, предусмотренных для соответствующих столбцов матрицы PA пикселов. Группа 911 четвертых модулей размыкания/замыкания включает в себя множество четвертых модулей 1310 размыкания/замыкания, предусмотренных для соответствующих столбцов матрицы PA пикселов.
В третьем варианте осуществления модуль 504 передачи передает шумовой сигнал и оптический сигнал во второй модуль 206 накопления посредством отдельных истоковых повторителей SFs и SFn. По этой причине варьирования между истоковыми повторителями SFs и SFn формируют фиксированный шаблон шума, который снижает качество изображения. Т.е. шумовой сигнал и оптический сигнал, фиксируемые посредством второго модуля 206 накопления, содержат различные сдвиги истоковых повторителей. Более конкретно, поскольку пороговое напряжение NMOS-транзистора MS истокового повторителя SFs отличается от порогового напряжения NMOS-транзистора MN истокового повторителя SFn, сдвиговый шум не может быть исключен посредством вычисления разности между шумовым сигналом и оптическим сигналом, и фиксированный шаблон шума остается. Фиксированный шаблон шума варьируется между столбцами и поэтому формирует шум в форме вертикальной полосы в изображении на основе полученного сигнала изображения.
Тем не менее, в пятом варианте осуществления первый модуль Ctn1 накопления шумовых сигналов или первый модуль Cts1 накопления оптических сигналов выборочно подключаются к входному контактному зажиму модуля 1304 передачи. Второй модуль Ctn2 накопления шумовых сигналов или второй модуль Cts2 накопления оптических сигналов выборочно подключается к выходному контактному зажиму. Более конкретно, первый модуль Ctn1 накопления шумовых сигналов подключен к модулю 1304 передачи посредством переключателя 1312 шумовых сигналов, тогда как первый модуль Cts1 накопления оптических сигналов подключен посредством переключателя 1311 оптических сигналов. Второй модуль Ctn2 накопления шумовых сигналов подключен к модулю 1304 передачи посредством переключателя 232 шумовых сигналов, тогда как второй модуль Cts2 накопления оптических сигналов подключен посредством переключателя 231 оптических сигналов. Это дает возможность модулю 1304 передачи выборочно передавать шумовой сигнал или оптический сигнал во второй модуль 206 накопления через общий истоковый повторитель SFsn. По этой причине шумовой сигнал и оптический сигнал, фиксируемые посредством второго модуля 206 накопления, могут содержать одинаковый фиксированный шаблон шума. Т.е. фиксированный шаблон шума, сформированный посредством варьирований порогового напряжения NMOS-транзистора MSN истокового повторителя SFsn, может быть исключен посредством вычисления разности между шумовым сигналом и оптическим сигналом.
Второй модуль 1315 сброса включает в себя транзистор MRA сброса. Транзистор MRA сброса также подключен к входному контактному зажиму модуля 1304 передачи. Транзистор MRA сброса сбрасывает потенциал затвора NMOS-транзистора MSN истокового повторителя SFsn.
Более конкретно, схема 910 считывания возбуждается так, как показано на фиг.19. Отметим, что φCTR такой же, как показанный на фиг.10.
В ходе периода BLKc (т.е. первого периода, см. фиг.10), пока φCTR активен, φR также активен. Транзистор MRA сброса сбрасывает потенциал затвора NMOS-транзистора MSN истокового повторителя SFsn (к примеру, до уровня земли).
Пока φTS2 активен, φTS3 также активен. Оптический сигнал, фиксируемый посредством первого модуля Cts1 накопления оптических сигналов, передается во второй модуль Cts2 накопления оптических сигналов посредством переключателя 1311 оптических сигналов, модуля 1304 передачи и переключателя 231 оптических сигналов.
Затем φR снова активируется. Транзистор MRA сброса снова сбрасывает потенциал затвора NMOS-транзистора MSN истокового повторителя SFsn (к примеру, до уровня земли).
Пока φTN2 активен, φTN3 также активен.
Шумовой сигнал, фиксируемый посредством первого модуля Ctn1 накопления шумовых сигналов, передается во второй модуль Ctn2 накопления шумовых сигналов посредством переключателя 1312 шумовых сигналов, модуля 1304 передачи и переключателя 232 шумовых сигналов.
Описывается, почему φR активируется снова до активации φTN2, чтобы заставить транзистор MRA сброса выполнить сброс повторно. Оптический сигнал, фиксируемый посредством первого модуля Cts1 накопления оптических сигналов, изменяется в зависимости от количества падающего света. По этой причине сигнал (остаточный сигнал), остающийся в паразитной емкости Cp1 входного контактного зажима (входной узел NX1) модуля 1304 передачи, также во многом варьируется в зависимости от света. В ходе активного периода φTN2 модуль 1304 передачи выводит, из выходного контактного зажима, сигнал, соответствующий сигналу, фиксируемому посредством первого модуля Ctn1 накопления шумовых сигналов, и остаточный сигнал, имеющий варьирования. Если φR не активируется повторно, линейность, обуславливаемая количеством падающего света, ухудшается. Это может помешать получению удовлетворительного сигнала.
Если активные периоды φTN2 и φTN3 размещаются до активных периодов φTS2 и φTS3, как показано на фиг.20, φR не должен снова активироваться. Причина этого заключается в следующем.
Шумовой сигнал, фиксируемый посредством модуля Ctn1 накопления шумовых сигналов, является практически константой независимо от количества падающего света. По этой причине сигнал (т.е. остаточный сигнал), остающийся в паразитной емкости входного контактного зажима модуля 1304 передачи, также является практически константой независимо от света. В течение активного периода φTS2 модуль 1304 передачи выводит, из выходного контактного зажима, сигнал, соответствующий сигналу, фиксируемому посредством первого модуля Ctn1 накопления шумовых сигналов, и практически постоянный остаточный сигнал. Даже если φR не активируется повторно, линейность, обуславливаемая количеством падающего света, не ухудшается, а усиление только немного уменьшается. Величина уменьшения усиления соответствует соотношению паразитной емкости входного контактного зажима модуля 1304 передачи к значению емкости первого модуля Cts1 накопления оптических сигналов.
Паразитная емкость модуля 1304 передачи составляет, например, несколько десятков fF. Емкость первого модуля Cts1 накопления оптических сигналов обычно спроектирована так, чтобы быть равной нескольким pF. В этом случае величина усиления падает на несколько процентов относительно величины усиления в способе запуска, показанном на фиг.19, приводя к отсутствию проблем. Способ запуска на фиг.20 позволяет укорачивать время считывания в сравнении со временем считывания на фиг.19, поскольку φR не активируется повторно.
Устройство 1000 восприятия изображений согласно шестому варианту осуществления настоящего изобретения описывается далее со ссылкой на фиг.21-23. Фиг.21 - это представление, показывающее компоновку устройства 1000 восприятия изображений согласно шестому варианту осуществления настоящего изобретения. Фиг.22 - это принципиальная блок-схема, показывающая компоновку схемы одного столбца в схеме считывания. Фиг.23 - это временная диаграмма, показывающая работу схемы считывания. Части, отличающиеся от пятого варианта осуществления, главным образом описываются ниже, а описание совпадающих частей опущено.
Устройство 1000 восприятия изображений имеет такую же базовую компоновку, что и в пятом варианте осуществления, за исключением схемы 1010 считывания. Схема 1010 считывания отличается от пятого варианта осуществления тем, что она не имеет ни группы 609 первых модулей сброса, ни группы 915 вторых модулей сброса, а включает в себя группу 1005 модулей передачи. Группа 1005 модулей передачи включает в себя множество модулей 1404 передачи, предусмотренных для соответствующих столбцов матрицы PA пикселов.
Модуль 1404 передачи включает в себя буферный усилитель AMSN, общий для шумового сигнала и оптического сигнала. Поскольку общий буферный усилитель AMSN выборочно может передавать шумовой сигнал или оптический сигнал, фиксируемые посредством первого модуля 203 накопления, во второй модуль 206 накопления, шумовой сигнал или оптический сигнал, фиксируемые посредством второго модуля 206 накопления, могут содержать такой фиксированный шаблон шума, что и в пятом варианте осуществления.
Буферный усилитель AMSN усиливает и выводит входной сигнал аналогично истоковому повторителю SFsn по пятому варианту осуществления.
В пятом варианте осуществления транзистор MRA сброса (см. фиг.18) сбрасывает (инициализирует) паразитную емкость Cp1 входного узла NX1 истокового повторителя SFsn. Это исключает остаточные заряды из паразитной емкости Cp1 и не допускает ухудшения линейности, обуславливаемой количеством падающего света.
В шестом варианте осуществления ухудшения линейности, обуславливаемой количеством падающего света, не допускается без предоставления транзистора для сброса паразитной емкости Cp2 входного узла NX2 буферного усилителя AMSN посредством следующей операции.
Работа схемы 1010 считывания отличается от пятого варианта осуществления по следующим пунктам, как показано на фиг.23.
В момент времени t1 φTN1 активируется, чтобы передавать шумовой сигнал из сигнальной шины RL1 столбцов в модуль Ctn1 накопления шумовых сигналов. Одновременно φTN2 активируется, чтобы передавать шумовой сигнал во входной узел NX2 буферного усилителя AMSN и задавать потенциал входного узла NX2 равным уровню Vn сброса. Т.е. начальный потенциал Vn входного узла NX2 равен потенциалу модуля Ctn1 накопления шумовых сигналов. Поскольку входной узел NX2 сбрасывается с помощью шумового сигнала, выводимого из пиксела, можно сбрасывать паразитную емкость Cp2 без транзистора для ее сброса.
В момент времени t2 φTN2 деактивируется, чтобы отключить цепь от сигнальной шины RL1 столбцов к узлу NX2. Сброс паразитной емкости Cp2 таким образом завершен.
В момент времени t3 φTN1 деактивируется. Поскольку переключатель 202 шумового сигнала отключен, модуль Ctn1 накопления шумовых сигналов фиксирует шумовой сигнал.
В момент времени t4 φTS1 активируется. Переключатель 201 включается, чтобы передавать в модуль Cts1 накопления оптических сигналов оптический сигнал, передаваемый через сигнальную шину RL1 столбцов.
В момент времени t5 φTS1 активируется. Переключатель 201 отключается, и модуль Cts1 накопления оптических сигналов фиксирует передаваемый оптический сигнал. Допустим, что Vs - это напряжение сигнала в это время. Модуль Cts1 накопления оптических сигналов экономит напряжение (Vn+Vs).
В момент времени t6 φTN2 активируется, чтобы считывать шумовой сигнал, фиксируемый посредством модуля Ctn1 накопления шумовых сигналов, в узел NX2 посредством емкостного деления между значением емкости модуля Ctn1 накопления шумовых сигналов и значением паразитной емкости Cp2. В это время, поскольку и напряжение, фиксируемое посредством модуля Ctn1 накопления шумовых сигналов, и напряжение, фиксируемое посредством паразитной емкости Cp2, равно Vn, напряжение узла NX2 не изменяется. Т.е. шумовой сигнал, считываемый в узел NX2, равен:
Vxn=Vn(11)
Дополнительно, φTN3 активируется так, чтобы передавать шумовой сигнал, считываемый в узел NX2, в модуль Ctn2 накопления шумовых сигналов через буферный усилитель AMSN.
В момент времени t7 φTN3 активируется. Поскольку переключатель 232 отключен, модуль Ctn2 накопления шумовых сигналов фиксирует шумовой сигнал.
В момент времени t8 φTN2 деактивируется, чтобы отключить переключатель 1312.
В момент времени t9 φTS2 активируется, чтобы считывать оптический сигнал, фиксируемый посредством модуля Cts1 накопления оптических сигналов, в узел NX2 посредством емкостного деления между значением емкости модуля Cts1 накопления оптических сигналов и значением паразитной емкости Cp2.
Допустим, что C1 - это значение емкости модуля Cts1 накопления оптических сигналов. Электрод, который противостоит электроду опорного уровня (уровня земли) модуля Cts1 накопления оптических сигналов, накапливает электрические заряды, представленные посредством:
Q1=C1·(Vs+Vn)(12)
Допустим, что Cp - это значение емкости паразитного емкости Cp2. Узел NX2 накапливает электрические заряды, представленные посредством следующего:
Qp=Cp·Vn(13)
Оптический сигнал, считываемый в узел NX2, задается посредством следующего:
Vxs=(Q1+Qp)/(C1+Cp)={C1/(C1+Cp)}·Vs+Vn(14)
Дополнительно, φTSN3 активируется так, чтобы передавать оптический сигнал, считываемый в узел NX2, в модуль Cts2 накопления оптических сигналов посредством буферного усилителя AMSN.
В момент времени t10 φTS3 деактивируется. Поскольку переключатель 231 отключен, модуль Cts2 накопления оптических сигналов фиксирует переданный оптический сигнал.
В момент времени t11 φTS2 деактивируется, чтобы отключить переключатель 1311.
Далее модуль 120 вывода (см. фиг.21) вычисляет разность между Vxn, представленным посредством уравнения (11), и Vxs, представленным посредством уравнения (14), чтобы сформировать сигнал изображений, задаваемый посредством следующего:
ΔV=Vxn-Vxs={C1/(C1+Cp)}·Vs(15)
Сигнал ΔV изображения, из которого шумовой сигнал Vn удален, получается, как указано посредством уравнения (15).
Как описано выше, согласно этому варианту осуществления можно сбрасывать паразитную емкость входного узла модуля передачи без предоставления второго модуля сброса (транзистора сброса MRA). Это предотвращает ухудшение линейности, обуславливаемой количеством падающего света.
В шестом варианте осуществления узел NX2 сбрасывается таким образом, чтобы модуль Ctn1 накопления шумовых сигналов и узел NX2 были равнопотенциальными. После этого шумовой сигнал, фиксируемый посредством модуля Ctn1 накопления, считывается в узел NX2 посредством емкостного деления между значением емкости модуля Ctn1 накопления шумовых сигналов и значением паразитной емкости Cp2 узла NX2.
Вместо этого узел NX2 может быть сброшен так, чтобы модуль Cts1 накопления оптических сигналов и узел NX2 были равнопотенциальными. После этого оптический сигнал, фиксируемый посредством модуля Cts1 накопления, может быть считан в узел NX2 посредством емкостного деления между значением емкости модуля Cts1 накопления оптических сигналов и значением паразитной емкости Cp2 узла NX2.
В этом случае φTS2 активируется в течение периода от времени t4i до t12i вместо активации φTN2 в течение от времени t1 до t2 (см. фиг.23), как показано на фиг.24.
В момент времени t12i φTS2 деактивируется. Каждый из модуля Cts1 накопления оптических сигналов и узла NX2 экономит напряжение (Vn+Vs). Поскольку входной узел NX2 сбрасывается с помощью оптического сигнала, выводимого из пиксела, можно сбрасывать паразитную емкость Cp2 без транзистора для ее сброса.
В момент времени t6 φTN2 активируется, чтобы считывать шумовой сигнал, фиксируемый посредством модуля Ctn1 накопления шумовых сигналов, в узел NX2 посредством емкостного деления между значением емкости модуля Ctn1 накопления шумовых сигналов и значением паразитной емкости Cp2.
Допустим, что C2 - это значение емкости модуля Ctn1 накопления шумовых сигналов. Электрод, который противостоит электроду опорного уровня (уровня земли) модуля Ctn1 накопления шумовых сигналов, накапливает электрические заряды, представленные посредством:
Q2=C2·Vn(16)
Допустим, что Cp - это значение емкости паразитной емкости Cp2. Узел NX2 накаливает электрические заряды, представленные посредством следующего:
Qp=Cp·(Vs+Vn)(17)
Шумовой сигнал, считываемый в узел NX2, задается посредством следующего:
Vxn=(Q2+Qp)/(C2+Cp)={Cp/(C2+Cp)}·Vs+Vn(18)
В момент времени t9 φTS2 активируется, чтобы считывать оптический сигнал, фиксируемый посредством модуля Cts1 накопления оптических сигналов, в узел NX2 посредством емкостного деления между значением емкости модуля Cts1 накопления оптических сигналов и значением паразитной емкости Cp2. В это время оптический сигнал, считываемый в узел NX2, задается посредством следующего:
Vxs=Vs+Vn(19)
Далее модуль 120 вывода (см. фиг.21) вычисляет разность между Vxn, представленным посредством уравнения (18), и Vxs, представленным посредством уравнения (19), чтобы сформировать сигнал изображений, задаваемый посредством следующего:
ΔV=Vxn-Vxs={C2/(C2+Cp)}·Vs(20)
Сигнал ΔV изображения, из которого шумовой сигнал Vn удален, получается, как указано посредством уравнения (20).
Как описано выше, согласно этой модификации можно сбрасывать паразитную емкость входного узла модуля передачи без предоставления второго модуля сброса (транзистора сброса MRA, показанного на фиг.18). Это предотвращает ухудшение линейности, обуславливаемой количеством падающего света.
Хотя настоящее изобретение описано со ссылкой на примерные варианты осуществления, следует понимать, что изобретение не ограничено раскрытыми примерными вариантами осуществления. Область применения последующей формулы изобретения должна соответствовать наиболее широкой интерпретации с тем, чтобы включать в себя все данные модификации и эквивалентные структуры и функции.