СИСТЕМНАЯ ПЛАТА

Заявленная полезная модель относится к области компьютерной техники и может быть использована при проектировании серверных платформ, предназначенных для проведения высокопроизводительных вычислений и компьютерного моделирования.
По результатам проведенного анализа известного уровня техники наиболее близким аналогом к заявленной полезной модели является системная плата, содержащая, два центральных процессора (Central Processor Unit - CPU) на одной плате, при этом они объединяются по шине (Quick Path Interconnect - QPI) со скоростью передачи данных 6.4 ГБод/сек (3.2 ГГц), модуль оперативной памяти объемом 24 Гб на процессор; системный набор микросхем, содержащий следующие, доступные пользователю, интерфейсы: RS-232, VGA, Gigabit Ethernet (GBE), GBE BMC, PCI Express 2.0, 4 x USB 2.0, SATA (http://www.supermicro.com/manuals/motherboard/)
Недостатком данной системной платы является то, что конструктивное выполнение и соединение центральных процессоров указанным образом существенно ограничивает скорость и объем производимых вычислений.
Техническим результатом заявленной полезной модели является повышение эффективности и скорости производимых вычислений, а также равномерное тепловыделение.
Задачей, на решение которой направлена заявленная полезная модель, является выполнение устройства, способного выполнять большой объем вычислений с высокой скоростью без перегрева за счет равномерного распределения тепла по теплоотводящему радиатору.
Данная функциональная особенность была реализована за счет определенного расположения модулей оперативной памяти относительно процессоров, их количества и расположения понижающих преобразователей напряжения модулей памяти и регуляторов напряжения центральных процессоров, а также взаимным расположением основных тепловыделяющих микросхем системной логики.
Все вышеперечисленные компоненты образуют единый неделимый функциональный блок, в котором каждый из его компонентов имеет строго определенное место.
Поставленная задача достигается выполнением системной платы, содержащей первый и второй центральные процессоры, соединенные с первым и вторым запоминающими устройствами соответственно; при этом второй центральный процессор, соединен с коммутатором InfiniBand, а также коммутатором Ethernet посредством основного набора микросхем системной логики, причем каждый центральный процессор снабжен четырмя модулями оперативной памяти, при этом центральные процессоры расположены таким образом, что их продольные оси симметрии совпадают с продольной осью симметрии системной платы, по обе стороны от каждого центрального процессора параллельно продольной оси симметрии процессора и симметрично располагают по два модуля оперативной памяти, при этом продольные оси модулей памяти соответствующих каждому центральному процессору совпадают, а каждая группа, состоящая из понижающего преобразователя центрального процессора и двух понижающих преобразователей модулей памяти, расположена на линии, лежащей в плоскости платы и перпендикулярной продольной оси симметрии платы.
Основной набор микросхем системной логики включает следующие, доступные пользователю, интерфейсы: RS-232, SVGA, Gigabit Ethernet (GBE), GBE BMC, 2x Infiniband bus FDR4X, 2x USB 2.0, SATA 2.0.
Объем оперативной памяти на каждый процессор составляет не менее 64 Гб.
Объединение двух процессоров осуществляют по шине QPI Gen3 со скоростью передачи данных 8,0 ГБод/с по каждой шине.
Заявленная полезная модель поясняется при помощи фиг.1-2.
На фиг.1 представлен вариант выполнения системной платы с двумя центральными процессорами и восемью модулями памяти;
На фиг.2 представлена блок-схема структуры системной платы.
На фиг.1-2 приняты следующие обозначения:
1 - первый центральный процессор;
2 - первое оперативное запоминающее устройство;
3 - второй центральный процессор;
4 - второе оперативное запоминающее устройство;
5 - основной набор микросхем системной логики;
6 - коммутатор InfiniBand;
7 - коммутатор Ethernet;
8 - системный разъем с интерфейсами, доступными пользователю;
9 - понижающий преобразователь напряжения центрального процессора;
10 - понижающий преобразователь модулей памяти.
Работа системной платы осуществляется следующим образом.
Фактически системную плату можно разделить на 3 функциональные части:
- функциональная часть, включающая гальванически развязанные понижающие источники питания платы, вспомогательный винчестер, набор микросхем системной логики и системные разъемы (вспомогательная часть системной платы);
- функциональная часть, включающая два понижающих преобразователя напряжения модулей памяти, понижающие преобразователи напряжения центральных процессоров (основная неизменяемая часть системной платы);
- функциональная часть, содержащая центральные процессоры и модули памяти.
Соответственно гальванически развязанные понижающие источники питания платы, вспомогательный винчестер, основной набор микросхем системной логики и системные разъемы сгруппированы в отдельном функционально выделенном пространстве платы, основной процессор и дополнительный процессор - в двух разных функционально выделенных пространствах системной платы.
При этом присутствует источник основного питающего напряжения (помимо вспомогательного напряжения+5VSB).
Габаритный размер системной платы позволяет минимизировать число и тип системных разъемов.
Каждый центральный процессор осуществляет ряд вычислительных операций в составе единой системы, осуществляющей расчеты, например, в составе серверной платформы. При этом центральные процессоры обращаются к оперативным запоминающим устройствам соответственно, которые предназначены для временного хранения данных и команд, необходимых центральным процессорам для выполнения ими операций. Коммутация сигналов между функциональными узлами системной платы и внешними устройствами, подключенными к системному разъему с интерфейсами, доступными пользователю, обеспечивается при помощи коммутатора Ethernet. Для организации высокоскоростной шины обмена данными между несколькими центральными процессорами и оперативными запоминающими устройствами, образующими единую систему, осуществляющую расчеты, используются коммутаторы InfiniBand. Управление коммутатором InfiniBand осуществляется посредством центральных процессоров. А управление коммутатором Ethernet осуществляют за счет основного набора микросхем системной логики по командам от центральных процессоров.