СИСТЕМА ПЛАВНОГО СТАРТА ДЛЯ ПЕРЕКЛЮЧАЮЩИХ СТАБИЛИЗАТОРОВ НАПРЯЖЕНИЯ

Полезная модель относится к устройствам преобразования энергии постоянного тока на входе в энергию постоянного тока на выходе и может быть использована для организации функции плавного старта в переключающих стабилизаторах напряжения (DC/DC преобразователях).
SEN
Известная схема понижающего DC/DC преобразователя показана на Фиг.1 [1], [2]. Здесь на один из входов усилителя ошибки U1 через вывод FB подается напряжение обратной связи, а на второй вход усилителя ошибки подано внутреннее опорное напряжение. В момент включения переключающего стабилизатора напряжение обратной связи на выводе FB много меньше внутреннего опорного напряжения. Выход усилителя ошибки быстро заряжает конденсатор компенсации С1. Это приводит к срабатыванию ШИМ компаратора U5. Таким образом, происходит заряд выходного конденсатора Cout с максимальным коэффициентом заполнения импульса, поскольку коэффициент заполнения ограничен только максимальным значением тока через резистор R.
Указанная конструкция имеет существенный недостаток - в момент включения возможен всплеск тока, который перегружает входной источник питания, что является причиной скачка напряжения на выходе стабилизатора.
Полезная модель позволяет устранить указанный недостаток. Технический результат достигается благодаря организации в схеме переключающего стабилизатора системы плавного старта.
Предлагаемая система плавного старта состоит из следующих составных частей.
1. Усилителя ошибки с дополнительным входом, к которому подключена схема плавного старта.
2. Схемы плавного старта, включающей источник постоянного тока, соединенный с конденсатором, которые подключены своей общей точкой к дополнительному входу усилителя ошибки. Схема плавного старта предназначена для генерирования постепенно повышающегося напряжения.
3. Блокирующего компаратора, сравнивающего заданное опорное напряжение, с внешним управляющим сигналом и обеспечивающего разряд конденсатора схемы плавного старта, если внешний управляющий сигнал меньше опорного напряжения.
4. Входной схемы управления, состоящей из внутреннего источника питания, триггера, инвертора, источника постоянного тока и ключа. Входная схема управления служит для получения внешнего управляющего сигнала и управления схемой плавного старта, цепью разряда и внутренним источником смещения переключающего регулятора.
5. Источника внутреннего напряжения смещения, который преобразует входное напряжение в напряжение питания для внутренних блоков DC/DC преобразователя и который включается сигналом входной схемы управления, когда уровень внешнего сигнала управления выше порогового напряжения триггера.
6. Цепи разряда конденсатора схемы плавного старта, которая через схему инвертора с дополнительным диодом управляется входной схемой управления и формирует ток разряда конденсатора плавного старта.
На Фиг.2 показана структура полезной модели. Усилитель ошибки U1 подключен к цепи обратной связи своим инвертирующим входом. Один из его неинвертирующих входов подключен к опорному напряжению Vref1. Второй неинвертирующий вход усилителя ошибки U1 подключен к схеме плавного пуска и GND через транзистор MN1. Выход усилителя ошибки U1 соединен с компаратора ШИМ (не показан на Фиг.2), а также с внешним выводом СОМР для подключения цепи компенсации. Выход усилителя ошибки U1 также соединен с GND через транзистор MN2.
Схема плавного пуска содержит источник тока Iss и внешний конденсатор Css. Значение тока Iss и емкость конденсатора Css определяют время плавного запуска. Транзистор MN1 используется для разряда конденсатора Css и соединен своим затвором с затвором транзистора MN2.
Затворы транзисторов MN1 и MN2 соединены с токовым выходом Iо входной схемы управления U2 и выходом модифицированного инвертора U6. Вход модифицированного инвертора U6 подключен к выходу логического NOR2 элемента U5. Один вход элемента U5 подключен к инвертирующему выходу  входной схемы управления U2, а второй вход элемента U5 подключен к выходу блокирующего компаратора U4.
Инвертирующий вход блокирующего компаратора U4 получает внешний сигнал EN. Компаратор U4 сравнивает напряжение на входе EN с опорным напряжением Vref2, где Vref2=Vb/2. Если напряжение на входе EN снижается до уровня ниже значения Vb/2, то на выходе компаратора U4 устанавливается высокий уровень сигнала.
Кроме того, вход EN подключен к входу входной цепи управления U2. Входная цепь управления U2 используется для управления DC/DC преобразователем через контрольный вход EN. Эта схема содержит внутренний источник питания Us, функционирующий независимо от сигнала управления EN. JFET элемент может быть использован в качестве источника питания Us. Вход S RS-триггера получает EN управляющий сигнал, в то же время R вход триггера получает инверсное значение EN сигнала через инвертор INV. Входная цепь вывода EN имеет три выхода. Выход Q RS-триггера подключен к входу управления источника напряжения смещения U3 DC/DC конвертера. Источник напряжения смещения U3 преобразует входное напряжение VIN в напряжение смещения для внутренних блоков DC/DC преобразователя. Инверсный выход  RS-триггера подключен к входу логического элемента U5. Токовый выход Iо подключен к затворам транзисторов MN1 и MN2, что обеспечивает дополнительное управления этими транзисторами.
Рассмотрим более подробно, как упомянутые схемы функционируют в случае управления через вход EN. Когда напряжение на управляющем выводе EN увеличивается и становится выше порогового напряжения RS-триггера, высокий уровень сигнала на выходе Q RS-триггера включает источник напряжения смещения U3. На инверсном выходе  RS-триггера низкий уровень, который размыкает выключатель SW1, отключает источник постоянного тока I1. Когда напряжение на управляющем выводе EN возрастает выше уровня Vb/2, на выходе блокирующего компаратора U4 устанавливается низкий уровень сигнала. Следует отметить, что в момент, когда напряжение на вход EN достигает значение Vb/2, источник напряжения смещения U3 уже функционирует в нормальном режиме, поскольку он был включен при более низком уровне EN. Низкий уровень на выходе компаратора U4 переключает выход элемента ИЛИ-НЕ в высокий уровень, в результате транзисторы MN1 и MN2 закрываются, ток Iss заряжает внешний конденсатора Css, напряжение на выходе усилителя ошибки U1 возрастает постепенно, в итоге напряжение на выходе DC/DC конвертера увеличивается также постепенно.
Когда описанная структура выключена через вывод EN, она работает следующим образом. Если напряжение на управляющем входе EN уменьшается до значения, ниже Vb/2, на выходе блокирующего компаратора U4 устанавливается сигнал высокого уровня, в результате этот сигнал открывает транзисторы MN1 и MN2, начинается разряд внешнего конденсатора Css через транзистор MN1. Транзистор MN2 замыкает на землю выход усилителя ошибки U1, следовательно, низкий уровень напряжения будет и на выходе DC/DC преобразователя. Когда напряжение на управляющем выводе EN далее снижается и становится ниже порогового напряжения RS-триггера, низкий уровень сигнала на выходе QRS-триггера отключает источник напряжения смещения U3.
Функционирование указанной структуры зависит от скорости нарастания/спада и частоты внешнего управляющего сигнала EN. При чрезмерно высокой скорости спада управляющего сигнала EN RS-триггер может отключить источник напряжения смещения U3 до того, как транзистор MN1 полностью разрядит конденсатор Css. На конденсаторе Css сохранится уровень напряжения, который может оказаться выше опорного напряжения Vref1. В момент, когда на входе EN вновь появится высокий уровень сигнала, в схеме может появиться всплеск, который перегружает вход питания или будет причиной перенапряжения на выходе. Другими словами, схема плавного пуска не выполняет свою функцию. Для устранения указанного недостатка в схему добавлен источник постоянного тока I1. В момент, когда источник напряжения смещения U3 выключен, высокий уровень сигнала на инверсном выходе RS-триггера замкнет ключ SW1 и подключит источник постоянного тока I1 к внутреннему источнику питания Us. Ток I1 полностью разрядит конденсатор Css даже при отключенном источнике напряжения смещения U3. Для устранения нежелательных путей протекания тока I1 схема инвертора U6 дополнена диодом D1, подключенным анодом к стоку PMOS транзистора, а катодом - к выходу инвертора.
Таким образом, указанная структура позволяет исключить перегрузку входного источника питания и устранить скачок напряжения на выходе переключающего стабилизатора в момент включения, кроме того, предлагаемая система плавного старта позволяет существенно увеличить частоту управляющего сигнала на входе EN, это улучшает функциональные возможности DC/DC преобразователя и значительно расширяет область его применения.
Литература:
1. Патент США №5610503, МПК G05F 1/40, 11.03.1995 г.
2. Патент США №5966003, МПК G05F 1/613, 12.11.1999 г.