ГРАФИЧЕСКАЯ СИСТЕМА С КОНФИГУРИРУЕМЫМИ КЭШАМИ

1. Устройство, содержащее:
множество процессорных блоков, выполненных с возможностью выполнять графические операции, чтобы визуализировать графические изображения;
множество кэшей, выполненных с возможностью хранить данные для по меньшей мере одного процессорного блока из множества процессорных блоков; и
коммутатор, выполненный с возможностью соединять множество кэшей с по меньшей мере одним процессорным блоком.
2. Устройство по п.1, в котором каждый из множества кэшей является назначаемым любому из множества процессорных блоков.
3. Устройство по п.1, в котором каждый из множества кэшей является назначаемым любому из соответствующего поднабора из множества процессорных блоков.
4. Устройство по п.1, в котором множество кэшей содержат один или более специализированных кэшей, назначенных одному или более процессорным блокам, и по меньшей мере один конфигурируемый кэш, назначаемый оставшимся процессорным блокам.
5. Устройство по п.4, в котором каждый конфигурируемый кэш является назначаемым любому одному из соответствующего поднабора оставшихся процессорных блоков.
6. Устройство по п.4, в котором оставшиеся процессорные блоки содержат механизм теста глубины и механизм наложения текстур.
7. Устройство по п.1, дополнительно содержащее
блок управления, выполненный с возможностью определять коэффициент использования памяти множеством процессорных блоков и назначать множество кэшей по меньшей мере одному процессорному блоку на основе коэффициента использования памяти.
8. Устройство по п.7, в котором блок управления выполнен с возможностью назначать множество кэшей для каждого графического изображения, которое должно быть визуализировано, на основе коэффициента использования памяти для предыдущего графического изображения.
9. Устройство по п.7, в котором блок управления выполнен с возможностью определять коэффициент использования памяти на основе запросов данных процессорным блоком, статистики попаданий/промаха в кэше или их комбинации.
10. Устройство по п.7, в котором блок управления выполнен с возможностью обнаруживать изменения в коэффициенте использования памяти множеством процессорных блоков во время визуализации изображения и переназначать множество кэшей на основе обнаруженных изменений в коэффициенте использования памяти.
11. Устройство по п.1, дополнительно содержащее
блок управления, выполненный с возможностью назначать множество кэшей по меньшей мере одному процессорному блоку на основе коэффициента использования памяти выполняемым графическим приложением.
12. Устройство по п.1, в котором коммутатор содержит множество интерфейсных блоков, каждый интерфейсный блок выполнен с возможностью соединять ассоциативно связанный процессорный блок с набором кэшей, назначенных процессорному блоку.
13. Устройство по п.12, в котором каждый интерфейсный блок содержит конечный автомат, выполненный с возможностью определять, сохранены ли данные, запрошенные ассоциативно связанным процессорным блоком, в каком-либо из набора кэшей, назначенных процессорному блоку.
14. Устройство по п.13, в котором конечный автомат для каждого интерфейсного блока принимает индикаторы попадания/промаха в кэше из множества кэшей и управляющий сигнал, указывающий набор кэшей, назначенных ассоциативно связанному процессорному блоку.
15. Устройство по п.13, в котором конечный автомат для каждого интерфейсного блока выполнен с возможностью заполнять один из набора кэшей, назначенных ассоциативно связанному процессорному блоку, когда случается промах в кэше.
16. Устройство по п.1, в котором множество кэшей размещены в иерархической структуре с по меньшей мере двумя уровнями кэшей.
17. Устройство по п.16, в котором по меньшей мере один уровень в иерархической структуре имеет конфигурируемое число кэшей.
18. Устройство по п.16, в котором по меньшей мере один уровень в иерархической структуре имеет конфигурируемые размеры кэшей.
19. Устройство по п.1, в котором множество кэшей размещены в конфигурируемом числе уровней в иерархической структуре.
20. Устройство по п.1, в котором множество кэшей имеют конфигурируемые размеры кэшей.
21. Устройство по п.1, дополнительно содержащее
схему разрешения конфликтов, связанную с множеством кэшей и выполненную с возможностью облегчать обмены данными между множеством кэшей и основной памятью.
22. Устройство по п.1, в котором множество процессорных блоков содержат механизм теста глубины и механизм наложения текстур.
23. Устройство по п.22, в котором множество процессорных блоков размещены в конвейере и при этом механизм теста глубины расположен раньше в конвейере, чем механизм наложения текстур.
24. Интегральная схема, содержащая:
множество процессорных блоков, выполненных с возможностью выполнять графические операции, чтобы визуализировать графические изображения;
множество кэшей, выполненных с возможностью хранить данные для по меньшей мере одного процессорного блока из множества процессорных блоков; и
коммутатор, выполненный с возможностью соединять множество кэшей с по меньшей мере одним процессорным блоком.
25. Интегральная схема по п.24, в которой каждый из множества кэшей является назначаемым любому из соответствующего поднабора из множества процессорных блоков.
26. Интегральная схема по п.24, дополнительно содержащая
блок управления, выполненный с возможностью определять коэффициент использования памяти множеством процессорных блоков и назначать множество кэшей по меньшей мере одному процессорному блоку на основе коэффициента использования памяти.
27. Беспроводное устройство, содержащее:
графический процессор, содержащий множество процессорных блоков, выполненных с возможностью выполнять графические операции, чтобы визуализировать графические изображения; и систему кэш-памяти, содержащую
множество кэшей, выполненных с возможностью хранить данные для по меньшей мере одного процессорного блока из множества процессорных блоков; и
коммутатор, выполненный с возможностью соединять множество кэшей с по меньшей мере одним процессорным блоком.
28. Беспроводное устройство по п.27, в котором система кэш-памяти дополнительно содержит схему разрешения конфликтов, связанную с множеством кэшей и выполненную с возможностью облегчать обмены данными между множеством кэшей и основной памятью.
29. Способ, содержащий этапы, на которых:
определяют коэффициент использования памяти множеством процессорных блоков, выполненных с возможностью выполнять графические операции, чтобы визуализировать графические изображения;
назначают множество кэшей по меньшей мере одному процессорному блоку из множества процессорных блоков на основе коэффициента использования памяти множеством процессорных блоков и
соединяют каждый из по меньшей мере одного процессорного блока с соответствующими кэшами, назначенными процессорному блоку.
30. Способ по п.29, дополнительно содержащий этап, на котором
соединяют один или более кэшей непосредственно с одним или более процессорными блоками среди множества процессорных блоков.
31. Способ по п.29, в котором назначение множества кэшей содержит этап, на котором назначают множество кэшей по меньшей мере одному процессорному блоку для каждого графического изображения, которое должно быть визуализировано, на основе коэффициента использования памяти для предыдущего графического изображения.
32. Устройство, содержащее:
средство определения коэффициента использования памяти множеством процессорных блоков, выполненных с возможностью выполнять графические операции, чтобы визуализировать графические изображения;
средство назначения множества кэшей по меньшей мере одному процессорному блоку из множества процессорных блоков на основе коэффициента использования памяти множеством процессорных блоков и
средство соединения каждого из по меньшей мере одного процессорного блока с соответствующим набором кэшей, назначенных процессорному блоку.
33. Устройство по п.32, дополнительно содержащее
средство соединения одного или более кэшей непосредственно с одним или более процессорными блоками из множества процессорных блоков.
34. Устройство по п.32, в котором средство назначения множества кэшей содержит средство назначения множества кэшей по меньшей мере одному процессорному блоку для каждого графического изображения, которое должно быть визуализировано, на основе коэффициента использования памяти для предыдущего графического изображения.