СХЕМА СЧИТЫВАНИЯ СИГНАЛОВ ИЗ ЯЧЕЕК МАТРИЦЫ ФОТОДЕТЕКТОРОВ
CIRCUIT FOR READING SIGNALS FROM CELLS OF PHOTO DETECTOR MATRIX

Изобретение относится к технике машинного зрения и может быть использовано в оптических высокоскоростных мышках, видеокамерах и фотоаппаратах.
Известны схемы считывания сигналов с активных ячеек фотодетекторов, содержащие расположенные в ячейке транзисторный ключ восстановления потенциала на интегрирующем конденсаторе, активный транзистор, соединенный первым электродом с шиной источника питания, затвором - с интегрирующим конденсатором, вторым электродом - с ключом адресации, соединяющим его с сигнальной шиной, включаемые при замыкании ключей ячейки в схему распределенного усилителя, в которой элементы ячейки образуют входную часть усилитителя, а элементы, обслуживающие сигнальную шину и шину постоянного потенциала восстановления, образуют остальную часть усилителя. См., например: US Патент 6717616 B1, Apr. 6 2004, Morteza Afghahi и др. "Amplifier Assisted active pixel read out structure" и US Патент 7157682 B2, Jan. 2 2007, Kevin E. Brehmer и др. "Method and Apparatus for a CMOS image sensor with a distributed amplifier".
В этих источниках описываются устройства ячеек, содержащих истоковый повторитель, как активный транзистор, подключенный стоком к шине постоянного потенциала, а истоком через транзистор адресации к сигнальной шине, нагруженной на генератор тока, задающий рабочий режим распределенному дифференциальному усилителю, в котором истоковый повторитель при включенном транзисторе адресации становится входной ветвью.
Недостатком этих схем является недостаточная чувствительность при работе на высоких частотах считывания или сложность столбцовой части усилителя, затрудняющая ее размещение при малом шаге матрицы фотодетекторов.
Наиболее близким аналогом к заявленному изобретению является схема, описанная в US Патент 7157682 B2, Jan. 2 2007, Kevin E. Brehmer и др. "Method and apparatus for a CMOS image sensor with a distributed amplifier", имеющая те же недостатки.
Техническим результатом настоящего изобретения является повышение чувствительности и уменьшение количества компонентов в столбцовой схеме считывания.
Указанный результат достигается за счет того, что в известном устройстве схемы считывания сигналов с активных ячеек фотодетекторов предложено:
- первый электрод активного транзистора выполнить истоком, а второй стоком и между его стоком и затвором включить конденсатор обратной связи, в качестве элементов, обслуживающих сигнальную шину и шину постоянного потенциала восстановления, применить первый и второй генераторы втекающего и вытекающего тока, подключенные соответственно к сигнальной шине и шине постоянного потенциала, и транзистор обратной связи того же типа проводимости, что и у активного транзистора, исток которого соединен с шиной постоянного потенциала, сток - с общим выводом, затвор - с сигнальной шиной, являющейся выходом усилителя.
Дополнительно предложено:
- между стоком активного транзистора ячейки и ключом адресации каскодно включить транзистор того же типа проводимости.
- между истоком транзистора обратной связи и шиной постоянного потенциала включить последовательно один или более транзисторов того же типа проводимости в диодном включении.
Первый дополнительный признак улучшает точность предустановки потенциала на интегрирующем конденсаторе, второй расширяет размах выходного сигнала.
Перечень графических материалов, иллюстрирующих устройство, реализующее заявляемое изобретение.
Фиг.1 иллюстрирует известное устройство схемы считывания (прототип).
Фиг.2 показывает электрическую схему предлагаемой схемы считывания.
Схема считывания сигналов из ячеек матрицы фотодетекторов (1) состоит из расположенного в ячейке (2) транзисторного ключа (3) восстановления потенциала на интегрирующем конденсаторе (4), активного транзистора (5), соединенного первым электродом - истоком (6) с шиной источника питания (7), затвором (8) с интегрирующим конденсатором (4), вторым электродом - стоком (9) с ключом адресации (10), соединяющим его с сигнальной шиной (11), конденсатора обратной связи (12), включенного между его стоком (9) и затвором (8), при замыкании ключей ячейки (3, 10), образующих входную часть усилитителя, вторая (столбцовая) часть которого состоит из первого (13) и второго (14) генераторов втекающего и вытекающего тока, подключенных соответственно к сигнальной шине (11) и шине постоянного потенциала (15), транзистора (16) обратной связи того же типа проводимости, что и у активного транзистора (5), исток (17) которого соединен с шиной постоянного потенциала (15), сток (18) - с общим выводом (19), затвор (20) - с сигнальной шиной (11), являющейся выходом усилителя (21).
Дополнительно по п.2 формулы изобретения между стоком (9) активного транзистора (5) ячейки и ключом адресации (10) каскодно включен транзистор (22) того же типа проводимости.
Дополнительно по п.3 формулы изобретения между истоком (17) транзистора (16) обратной связи и шиной постоянного потенциала (15) включены последовательно один или более транзисторов (23) того же типа проводимости в диодном включении.
Схема работает следующим образом.
На этапе предустановки:
A
DA
GA
1
GA
1
1
C
B
DA
GA
1
GD
2
GD
2
2
После включения транзисторных ключей (3 и 10) ячейка соединяется со столбцовыми элементами, образуя усилитель с двумя отрицательными обратными связями: динамической - через конденсатор (12) и статической - через транзистор (16). В установившемся режиме потенциал затвора (8) V(0)=V-V(I), где V(I) - напряжение между истоком и затвором транзистора (5), поддерживающее ток I. Потенциалы сигнальной шины (11) и точки В соединения конденсатора (12) со стоковой цепью активного транзистора (5) V(0)=V(0)=V-V(I)-V(I), где V(I) - напряжение между истоком и затвором транзистора (16), поддерживающее ток I.
На этапе накопления:
B
DA
A
GA
1
GD
2
1
1
A
A
A
A
p
A
1
DA
GA
1
A
A
B
GD
2
1
A
1
P
A
1
B
DA
После отключения транзисторных ключей (3 и 10) в начале этапа V=V из-за открытого активного транзистора (5). Скачок напряжения на В передается через конденсатор (12) на интегрирующий конденсатор (4) ΔV=(V(I)+V(I))C/(C+C). В конце этапа накопления длительностью Т напряжение на затворе активного транзистора понизится до V(t)=V(0)+ΔV-IT/(C+C)=V-V(I)C/(C+C)-V(I)C/(C+C)-IT/(C+C), V=V.
При считывании:
1
A
DA
GA
1
C
B
DA
C
A
B
1
A
1
A
A
DA
GA
1
DA
GA
1
A
A
B
GB
2
1
A
1
P
A
1
DA
GA
1
DA
C
1
A
1
C
DA
GA
1
GB
2
P
1
C
P
1
C
P
1
A
1
A
Ключ (10) замыкается и в образовавшемся усилителе в установившемся режиме в момент t, вследствие действия обратной связи через конденсатор (12), на затворе (8) активного транзистора (5) снова устанавливается начальное напряжение, соответствующее току I: V(t)=V-V(I). На сигнальной шине (11) установится потенциал V(t), поэтому изменение потенциала в точке В будет ΔV(t)=V-V(t) и соответствующее изменение потенциала на затворе активного транзистора будет ΔV(t)=ΔV(t) C/(C+C). Учитывая, что ΔV(t)=V(T)-(V-V(I))=V-V(I)C/(C+C)-V(I)C/(C+C)-IT/(C+C)-(V-V(I))=(V-V(t))C/(C+C), находим, что считываемый потенциал на сигнальной шине V(t)=V-V(I)-V(I)+IT/C-V(0)+IT/C. Относительно уровня черного V(0) он изменяется в положительном направлении на величину IT/C, которая не зависит от величины интегрирующего конденсатора (4) С. Величина конденсатора (12) C может быть сделана во много раз меньшей, чем С и во столько же раз увеличится чувствительность.
GA
1
Дополнительный транзистор (22) стабилизирует составляющую уровня черного V(I) ввиду постоянства напряжения на стоке активного транзистора (5) при больших изменениях напряжения на сигнальной шине (11).
GB
2
Каждый дополнительный транзистор в диодном включении в цепи истока (17) транзистора (16) изменяет составляющую уровня черного (-V(I)) на такую же величину, увеличивая допустимый размах полезного сигнала
Настоящее описание изобретения, в т.ч. состава и работы устройства, включая предлагаемый вариант его исполнения, предполагает его дальнейшее возможное совершенствование специалистами и не содержит каких-либо ограничений в части реализации. Все притязания сформулированы исключительно в формуле изобретения.