ОПЕРАТИВНОЕ РЕГУЛИРОВАНИЕ ПРОИЗВОДИТЕЛЬНОСТИ ТВЕРДОТЕЛЬНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ

1. Устройство, содержащее следующее:
логическую схему контроллера, предназначенную для управления доступом к одному или нескольким энергонезависимым устройствам;
причем логическая схема контроллера предназначена для изменения рабочей частоты одного или нескольких из следующих элементов: логическая схема контроллера, шина, которая соединяет одно или несколько энергонезависимых запоминающих устройств с логической схемой контроллера, и одно или несколько энергонезависимых запоминающих устройств, причем логическая схема контроллера предназначена для изменения рабочей частоты в ответ на команду.
2. Устройство по п. 1, в котором одно или несколько энергонезависимых запоминающих устройств могут представлять собой одно или несколько из следующего: твердотельное запоминающее устройство, память на фазовых переходах, 3D (3-мерная) координатная память, резистивная память произвольного доступа и оперативная память произвольного доступа на основе переноса спинового момента.
3. Устройство по п. 1, в котором команда представляет собой команду Smart Command Transport.
4. Устройство по п. 1, в котором команду выдают во время работы, чтобы вызвать изменение без перезагрузки системы или операционной системы.
5. Устройство по п. 1, в котором логическая схема контроллера не должна вызывать изменение в ответ на команду блокировки.
6. Устройство по п. 1, в котором логическая схема контроллера не должна вызывать изменение в ответ на значение бита статуса блокировки.
7. Устройство по п. 1, в котором логическая схема контроллера должна вызывать сброс системы в ответ на определение нестабильных рабочих условий, связанных с одним или несколькими энергонезависимыми запоминающими устройствами.
8. Устройство по п. 1, в котором команду выдают посредством пользовательского интерфейса или автоматизированного программного приложения.
9. Устройство по п. 1, в котором одно или несколько энергонезависимых запоминающих устройств выполнена на одной и той же интегральной схеме.
10. Устройство по п. 1, в котором одна или несколько логических схем контроллера, одно или несколько энергонезависимых запоминающих устройств и ядро процессора выполнены на одной и той же интегральной схеме.
11. Устройство по п. 1, в котором контроллер памяти содержит логическую схему контроллера.
12. Способ, содержащий следующее:
управляют доступом к одному или нескольким энергонезависимым запоминающим устройствам посредством логической схемы контроллера; и
изменяют рабочую частоту одного или нескольких из следующих элементов: логической схемы контроллера, шины, которая соединяет одно или несколько энергонезависимых запоминающих устройств с логической схемой контроллера, и одного или нескольких энергонезависимых запоминающих устройств на логической схеме контроллера,
причем логическая схема контроллера вызывает изменение рабочей частоты в ответ на команду.
13. Способ по п. 12, в котором одно или несколько энергонезависимых запоминающих устройств представляют собой одно или несколько из следующего: твердотельное запоминающее устройство, память на фазовых переходах, 3D (3-мерная) координатная память, резистивная память произвольного доступа и оперативная память произвольного доступа на основе переноса спинового момента.
14. Способ по п. 12, в котором команда представляет собой команду Smart Command Transport.
15. Способ по п. 12, дополнительно содержащий следующее: выдают команду во время работы, чтобы вызвать изменение без перезагрузки системы или операционной системы.
16. Способ по п. 12, дополнительно содержащий следующее: логическая схема контроллера не вызывает изменение в ответ на команду блокировки.
17. Способ по п. 12, дополнительно содержащий следующее: логическая схема контроллера не вызывает изменение в ответ на значение бита статуса блокировки.
18. Способ по п. 12, дополнительно содержащий следующее: логическая схема контроллера вызывает сброс системы в ответ на определение нестабильных рабочих условий, связанных с одним или несколькими энергонезависимыми запоминающими устройствами.
19. Способ по п. 12, дополнительно содержащий следующее: выдают команду посредством пользовательского интерфейса или автоматизированного программного приложения.
20. Система, содержащая:
одно или несколько энергонезависимых запоминающий устройств; и
по меньшей мере одно процессорное ядро для доступа к одному или нескольким энергонезависимым запоминающим устройствам посредством логической схемы контроллера;
причем логическая схема контроллера предназначена для изменения рабочей частоты одного или нескольких из следующих элементов: логическая схема контроллера, шина, которая соединяет одно или несколько энергонезависимых запоминающих устройств с логической схемой контроллера, и одно или несколько энергонезависимых запоминающих устройств, причем логическая схема контроллера предназначена для изменения рабочей частоты в ответ на команду.
21. Система по п. 20, в которой одно или несколько энергонезависимых запоминающих устройств могут представлять собой одно или несколько из следующего: твердотельное запоминающее устройство, память на фазовых переходах, 3D (3-мерная) координатная память, резистивная память произвольного доступа и оперативная память произвольного доступа на основе переноса спинового момента.
22. Система по п. 20, в которой команда представляет собой команду Smart Command Transport.
23. Система по п. 20, в которой команду выдают во время работы, чтобы вызвать изменение без перезагрузки системы или операционной системы.
24. Система по п. 20, в которой одна или несколько логических схем контроллера, одно или несколько энергонезависимых запоминающих устройств и по меньшей мере одно ядро процессора выполнены на одной и той же интегральной схеме.
25. Система по п. 20, в дополнительно содержащая сенсорный экран, предназначенный для отображения данных, хранящихся в одном или нескольких энергонезависимых запоминающих устройствах