ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО ДЛЯ ПРИМЕНЕНИЙ ОСНОВАННОЙ НА СОПРОТИВЛЕНИИ ПАМЯТИ

1. Запоминающее устройство, содержащее:
ячейку памяти, включающую в себя основанный на сопротивлении элемент памяти, соединенный с входным транзистором, причем входной транзистор имеет первую толщину оксида так, чтобы дать возможность работы ячейки памяти при рабочем напряжении; и
первый усилитель, выполненный с возможностью приложить напряжение питания к ячейке памяти, которое больше, чем предел напряжения для генерации сигнала данных на основе тока через ячейку памяти,
в котором первый усилитель включает в себя фиксирующий транзистор, который имеет вторую толщину оксида, которая больше, чем первая толщина оксида, и в котором фиксирующий транзистор выполнен с возможностью предотвращать превышение предела напряжения рабочим напряжением в ячейке памяти.
2. Запоминающее устройство по п.1, в котором входной транзистор имеет конфигурацию устройства ядра и в котором фиксирующий транзистор имеет конфигурацию устройства ввода/вывода (IO).
3. Запоминающее устройство по п.2, в котором фиксирующий транзистор выполнен с возможностью работать при напряжении питания ввода/вывода (IO) и в котором входной транзистор выполнен с возможностью работать при напряжении питания ядра.
4. Запоминающее устройство по п.3, в котором напряжение питания ядра равно приблизительно 1 В и в котором напряжение питания IO равно приблизительно 1,8 В.
5. Запоминающее устройство по п.1, в котором ячейка памяти является ячейкой магниторезистивной оперативной памяти с передачей спинового вращательного момента (STT-MRAM).
6. Запоминающее устройство по п.1, в котором первый усилитель дополнительно выполнен с возможностью прикладывать, по меньшей мере, к одной опорной ячейке напряжение питания для генерации опорного сигнала, и дополнительно содержащее:
второй усилитель, соединенный с первым усилителем и выполненный с возможностью предоставлять выходной сигнал на основе разницы между сигналом данных и опорным сигналом, причем второй усилитель включает в себя, по меньшей мере, один транзистор, который имеет первую толщину оксида и к которому приложено второе напряжение питания, которое не превосходит предел напряжения.
7. Запоминающее устройство по п.1, в котором первый усилитель дополнительно содержит:
первый нагрузочный транзистор, соединенный с фиксирующим транзистором для генерации сигнала данных;
второй нагрузочный транзистор, соединенный со вторым фиксирующим транзистором; и
третий нагрузочный транзистор, соединенный с третьим фиксирующим транзистором, в котором второй фиксирующий транзистор и третий фиксирующий транзистор выполнены с возможностью соединяться с первой опорной ячейкой и со второй опорной ячейкой для генерации опорного сигнала,
в котором первый фиксирующий транзистор, второй фиксирующий транзистор, третий фиксирующий транзистор, первый нагрузочный транзистор, второй нагрузочный транзистор и третий нагрузочный транзистор имеют конфигурацию устройства ввода/вывода (IO), и в котором, по меньшей мере, один транзистор каждой ячейки памяти, первой опорной ячейки и второй опорной ячейки имеет конфигурацию устройства ядра.
8. Запоминающее устройство, содержащее:
тракт чтения данных, включающий в себя первое нагрузочное устройство, соединенное с ячейкой хранения данных через первый фиксирующий транзистор, причем первое нагрузочное устройство имеет конфигурацию первого устройства для работы при первом напряжении питания, ячейку хранения данных, включающую в себя входной транзистор, имеющий конфигурацию второго устройства для работы при напряжении, не превышающем предел напряжения, который меньше, чем первое напряжение питания, и в котором на управляющий вывод первого фиксирующего транзистора подается напряжение смещения для предотвращения превышения предела напряжения напряжением в ячейке хранения данных.
9. Запоминающее устройство по п.8, в котором конфигурация второго устройства является конфигурацией устройства ядра, а конфигурация первого устройства является конфигурацией устройства не ядра.
10. Запоминающее устройство по п.9, в котором конфигурация первого устройства является конфигурацией устройства ввода/вывода (IO).
11. Запоминающее устройство по п.9, в котором конфигурация устройства ядра имеет меньшие физические размеры, чем конфигурация устройства не ядра.
12. Запоминающее устройство по п.8, в котором предел напряжения равен приблизительно одному вольту.
13. Запоминающее устройство по п.8, дополнительно содержащее:
первый опорный тракт, включающий в себя второе нагрузочное устройство, соединенное с первой опорной ячейкой; и
второй опорный тракт, включающий в себя третье нагрузочное устройство, соединенное со второй опорной ячейкой,
в котором второе нагрузочное устройство и третье нагрузочное устройство имеют конфигурацию первого устройства и в котором первая опорная ячейка и вторая опорная ячейка каждая включает в себя, по меньшей мере, один транзистор, имеющий конфигурацию второго устройства.
14. Запоминающее устройство по п.13, дополнительно содержащее:
второй фиксирующий транзистор для предотвращения превышения предела напряжения вторым напряжением в первой опорной ячейке; и
третий фиксирующий транзистор для предотвращения превышения предела напряжения третьим напряжением в первой опорной ячейке.
15. Запоминающее устройство по п.14, дополнительно содержащее:
первое устройство избирательного переключателя в тракте чтения данных для выборочного соединения ячейки хранения данных с первым фиксирующим транзистором;
второе устройство избирательного переключателя, подсоединенное между вторым фиксирующим транзистором и первой опорной ячейкой; и
третье устройство избирательного переключателя, подсоединенное между третьим фиксирующим транзистором и второй опорной ячейкой,
в котором каждое из первого устройства избирательного переключателя, второго устройства избирательного переключателя и третьего устройства избирательного переключателя имеет конфигурацию второго устройства.
16. Способ, содержащий:
соединяют первую ступень усиления с матрицей памяти, причем первая ступень усиления включает в себя транзисторы, имеющие допустимый предел напряжения питания ввода/вывода (IO), причем матрица памяти включает в себя транзисторы, имеющие допустимый предел напряжения питания ядра, который меньше, чем допустимый предел напряжения питания IO; и
прикладывают управляющее напряжение на фиксирующем транзисторе, соединенном с матрицей памяти для установки напряжения матрицы памяти так, что напряжение матрицы памяти меньше, чем допустимый предел напряжения питания ядра.
17. Способ по п.16, дополнительно содержащий:
выполняют операцию чтения данных в ячейке хранения данных матрицы памяти для генерации сигнала данных в первой ступени усиления; и
сравнивают сигнал данных из первой ступени усиления с опорным сигналом для генерации выходного сигнала во второй ступени усиления, причем вторая ступень усиления включает в себя устройства, имеющие допустимый предел напряжения питания ядра.
18. Способ по п.17, дополнительно содержащий: соединение ячейки хранения данных с фиксирующим транзистором через избирательный транзистор, чтобы дать возможность току протекать от источника напряжения первой ступени усиления через ячейку хранения данных.
19. Способ по п.18, в котором избирательный транзистор имеет допустимый предел напряжения питания ядра.
20. Способ по п.18, в котором увеличение подачи напряжения первой ступени усиления превышает границу чтения операции чтения данных.