ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ
LOGIC CONVERTER

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны логические преобразователи (см., например, патент РФ 2294007, кл. G06F 7/57, 2007 г.), которые реализуют любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся их мажоритарный элементный базис и то, что, в частности, в упомянутом аналоге имеется не менее восьми мест пересечения соединений.
1
1
5
j
<mrow><mo stretchy="false">(</mo><mi>j</mi><mo>=</mo><mover accent="true"><mrow><mn>1</mn><mo>,</mo><mn>5</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2475814, кл. G06F 7/57, 2013 г.), который содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, резистор, группы ключей и реализует любую из пяти простых симметричных булевых функций τ, …, τ5, зависящих от пяти аргументов - входных двоичных сигналов x, …, x∈{0, 1}. Отметим, что для функции τ
справедливо равенство
<mrow><msub><mi>τ</mi><mi>j</mi></msub><mo>=</mo><mrow><mo>{</mo><mtable columnalign="left"><mtr><mtd><mn>1</mn><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><mstyle displaystyle="true"><munderover><mo>∑</mo><mrow><mi>i</mi><mo>=</mo><mn>1</mn></mrow><mn>5</mn></munderover><mrow><msub><mi>x</mi><mi>i</mi></msub><mo>≥</mo><mi>j</mi></mrow></mstyle></mtd></mtr><mtr><mtd><mn>0</mn><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><mstyle displaystyle="true"><munderover><mo>∑</mo><mrow><mi>i</mi><mo>=</mo><mn>1</mn></mrow><mn>5</mn></munderover><mrow><msub><mi>x</mi><mi>i</mi></msub><mo><</mo><mi>j</mi></mrow></mstyle></mtd></mtr></mtable></mrow><mo>.</mo><mtext> </mtext><mtext> </mtext><mtext> </mtext><mtext> </mtext><mtext> </mtext><mtext> </mtext><mtext> </mtext><mtext> </mtext><mtext> </mtext><mo stretchy="false">(</mo><mn>1</mn><mo stretchy="false">)</mo></mrow>
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложность устройства, обусловленная тем, что в прототипе имеется пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, двадцать один ключ и четыре места пересечения соединений.
Техническим результатом изобретения является упрощение устройства за счет сокращения количества ключей и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а также уменьшения числа мест пересечения соединений при сохранении функциональных возможностей прототипа.
<mrow><mo stretchy="false">(</mo><mi>k</mi><mo>=</mo><mover accent="true"><mrow><mn>1</mn><mo>,</mo><mn>2</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
<mrow><mo stretchy="false">(</mo><mi>q</mi><mo>=</mo><mover accent="true"><mrow><mn>1</mn><mo>,</mo><mn>4</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, резистор и группы ключей, в которых нечетные и четные ключи выполнены соответственно замыкающими и размыкающими, в k-й
группе, содержащей пять ключей, вход и выход второго, вход и выход четвертого ключей соединены соответственно с входом третьего и выходом первого, входом пятого и выходом третьего ключей, в третьей группе вход и выход второго, выход четвертого ключей соединены соответственно с входом третьего и выходом первого, выходом третьего ключей, в четвертой группе выход второго ключа соединен с выходом первого ключа, выход нечетного ключа предыдущей группы соединен с входом одноименного нечетного ключа последующей группы, выход пятого ключа второй и выход третьего ключа третьей групп соединены соответственно с входом четвертого ключа третьей и входом второго ключа четвертой групп, а входы первого, третьего и пятого ключей первой группы соединены соответственно с вторым, третьим и четвертым настроечными входами логического преобразователя, q-й
информационный вход которого образован первым входом q-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенного выходом и вторым входом соответственно к управляющему входу ключей q-й группы и первому настроечному входу логического преобразователя, подсоединенному через резистор к выходу логического преобразователя, особенность заключается в том, что выход первого ключа четвертой группы соединен с выходом логического преобразователя, который содержит не более четырех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и не более четырех групп ключей, третью и четвертую из которых образуют соответственно четыре и два ключей.
На чертеже представлена схема предлагаемого логического преобразователя.
1
4
11
24
1k
5k
13
43
14
24
1k
3k
5k
13
33
14
2k
4k
23
43
24
2k
4k
3k
1k
5k
3k
23
43
33
13
33
24
14
52
33
43
24
11
31
51
q
14
<mrow><mo stretchy="false">(</mo><mi>k</mi><mo>=</mo><mover accent="true"><mrow><mn>1</mn><mo>,</mo><mn>2</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
<mrow><mo stretchy="false">(</mo><mi>q</mi><mo>=</mo><mover accent="true"><mrow><mn>1</mn><mo>,</mo><mn>4</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
Логический преобразователь содержит четыре элемента исключающее или 1, …, 1, резистор 2 и шестнадцать ключей 3, …, 3, причем все ключи сгруппированы в четыре группы так, что k-я
, третья и четвертая группы содержат соответственно ключи 3, …, 3, ключи 3, …, 3 и ключи 3, 3, а ключи 3 3, 3 3, 3, 3 и 3 3 3, 3, 3 выполнены соответственно замыкающими и размыкающими, вход и выход ключа 3, вход и выход ключа 3 соединены соответственно с входом ключа 3 и выходом ключа 3, входом ключа 3 и выходом ключа 3, вход и выход ключа 3, выход ключа 3 соединены соответственно с входом ключа 3 и выходом ключа 3, выходом ключа 3, выход ключа 3 соединен с выходом ключа 3 и выходом логического преобразователя, выход нечетного ключа предыдущей группы соединен с входом одноименного нечетного ключа последующей группы, выходы ключей 3 и 3 соединены соответственно с входами ключей 3 и 3, а входы ключей 3, 3 и 3 соединены соответственно с вторым, третьим и четвертым настроечными входами логического преобразователя, q-й
информационный вход которого образован первым входом элемента 1, подсоединенного выходом и вторым входом соответственно к управляющему входу ключей q-й группы и первому настроечному входу логического преобразователя, подсоединенному через резистор 2 к выходу ключа 3.
1
4
1
4
14
24
<mrow><mo stretchy="false">(</mo><mi>m</mi><mo>=</mo><mover accent="true"><mrow><mn>1</mn><mo>,</mo><mn>3</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый, …, четвертый настроечные и первый,…,четвертый информационные входы подаются соответственно необходимые управляющие сигналы ƒ, …, ƒ∈{0, 1} и входные двоичные сигналы x, …, x∈{0, 1}. Если на управляющем входе ключей m-й
группы присутствует логическая «1» либо логический «0», то нечетные ключи этой группы соответственно замкнуты либо разомкнуты, а четные - соответственно разомкнуты либо замкнуты. Если на управляющем входе ключей четвертой группы присутствует логическая «1» либо логический «0», то ключ 3 (3) соответственно замкнут (разомкнут) либо разомкнут (замкнут). Таким образом, имеем следующую таблицу
ƒ<sub>1</sub>
ƒ<sub>2</sub>
ƒ<sub>3</sub>
ƒ<sub>4</sub>
Z
1
x<sub>5</sub>
1
1
<maths num="8"><math display="block"><mrow><mrow><mo>{</mo><mtable columnalign="left"><mtr><mtd><mn>1</mn><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><mstyle displaystyle="true"><munderover><mo>∑</mo><mrow><mi>i</mi><mo>=</mo><mn>1</mn></mrow><mn>5</mn></munderover><mrow><msub><mi>x</mi><mi>i</mi></msub><mo>≥</mo><mn>1</mn></mrow></mstyle></mtd></mtr><mtr><mtd><mn>0</mn><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><mstyle displaystyle="true"><munderover><mo>∑</mo><mrow><mi>i</mi><mo>=</mo><mn>1</mn></mrow><mn>5</mn></munderover><mrow><msub><mi>x</mi><mi>i</mi></msub><mo><</mo><mn>1</mn></mrow></mstyle></mtd></mtr></mtable></mrow></mrow></math><img file="00000008.tif" he="27" wi="37" img-content="undefined" img-format="tif" /></maths>
1
0
x<sub>5</sub>
1
<maths num="9"><math display="block"><mrow><mrow><mo>{</mo><mtable columnalign="left"><mtr><mtd><mn>1</mn><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><mstyle displaystyle="true"><munderover><mo>∑</mo><mrow><mi>i</mi><mo>=</mo><mn>1</mn></mrow><mn>5</mn></munderover><mrow><msub><mi>x</mi><mi>i</mi></msub><mo>≥</mo><mn>2</mn></mrow></mstyle></mtd></mtr><mtr><mtd><mn>0</mn><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><mstyle displaystyle="true"><munderover><mo>∑</mo><mrow><mi>i</mi><mo>=</mo><mn>1</mn></mrow><mn>5</mn></munderover><mrow><msub><mi>x</mi><mi>i</mi></msub><mo><</mo><mn>2</mn></mrow></mstyle></mtd></mtr></mtable></mrow></mrow></math><img file="00000009.tif" he="27" wi="38" img-content="undefined" img-format="tif" /></maths>
0
1
1
x<sub>5</sub>
<maths num="10"><math display="block"><mrow><mrow><mo>{</mo><mtable columnalign="left"><mtr><mtd><mn>1</mn><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><mstyle displaystyle="true"><munderover><mo>∑</mo><mrow><mi>i</mi><mo>=</mo><mn>1</mn></mrow><mn>5</mn></munderover><mrow><msub><mi>x</mi><mi>i</mi></msub><mo>≥</mo><mn>3</mn></mrow></mstyle></mtd></mtr><mtr><mtd><mn>0</mn><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><mstyle displaystyle="true"><munderover><mo>∑</mo><mrow><mi>i</mi><mo>=</mo><mn>1</mn></mrow><mn>5</mn></munderover><mrow><msub><mi>x</mi><mi>i</mi></msub><mo><</mo><mn>3</mn></mrow></mstyle></mtd></mtr></mtable></mrow></mrow></math><img file="00000010.tif" he="27" wi="37" img-content="undefined" img-format="tif" /></maths>
0
1
x<sub>5</sub>
0
<maths num="11"><math display="block"><mrow><mrow><mo>{</mo><mtable columnalign="left"><mtr><mtd><mn>1</mn><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><mstyle displaystyle="true"><munderover><mo>∑</mo><mrow><mi>i</mi><mo>=</mo><mn>1</mn></mrow><mn>5</mn></munderover><mrow><msub><mi>x</mi><mi>i</mi></msub><mo>≥</mo><mn>4</mn></mrow></mstyle></mtd></mtr><mtr><mtd><mn>0</mn><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><mstyle displaystyle="true"><munderover><mo>∑</mo><mrow><mi>i</mi><mo>=</mo><mn>1</mn></mrow><mn>5</mn></munderover><mrow><msub><mi>x</mi><mi>i</mi></msub><mo><</mo><mn>4</mn></mrow></mstyle></mtd></mtr></mtable></mrow></mrow></math><img file="00000011.tif" he="27" wi="38" img-content="undefined" img-format="tif" /></maths>
0
x<sub>5</sub>
0
0
<maths num="12"><math display="block"><mrow><mrow><mo>{</mo><mtable columnalign="left"><mtr><mtd><mn>1</mn><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><mstyle displaystyle="true"><munderover><mo>∑</mo><mrow><mi>i</mi><mo>=</mo><mn>1</mn></mrow><mn>5</mn></munderover><mrow><msub><mi>x</mi><mi>i</mi></msub><mo>=</mo><mn>5</mn></mrow></mstyle></mtd></mtr><mtr><mtd><mn>0</mn><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><mstyle displaystyle="true"><munderover><mo>∑</mo><mrow><mi>i</mi><mo>=</mo><mn>1</mn></mrow><mn>5</mn></munderover><mrow><msub><mi>x</mi><mi>i</mi></msub><mo><</mo><mn>5</mn></mrow></mstyle></mtd></mtr></mtable></mrow></mrow></math><img file="00000012.tif" he="27" wi="37" img-content="undefined" img-format="tif" /></maths>
С учетом равенства (1) и данных, приведенных в таблице, операция, воспроизводимая предлагаемым логическим преобразователем, определяется выражением
<mrow><mi>Z</mi><mo>=</mo><mrow><mo>{</mo><mtable columnalign="left"><mtr><mtd><msub><mi>τ</mi><mn>1</mn></msub><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><msub><mi>f</mi><mn>1</mn></msub><mo>=</mo><msub><mi>f</mi><mn>3</mn></msub><mo>=</mo><msub><mi>f</mi><mn>4</mn></msub><mo>=</mo><mn>1</mn><mo>,</mo><mtext> </mtext><msub><mi>f</mi><mn>2</mn></msub><mo>=</mo><msub><mi>x</mi><mn>5</mn></msub></mtd></mtr><mtr><mtd><msub><mi>τ</mi><mn>2</mn></msub><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><msub><mi>f</mi><mn>1</mn></msub><mo>=</mo><msub><mi>f</mi><mn>4</mn></msub><mo>=</mo><mn>1</mn><mo>,</mo><mtext> </mtext><msub><mi>f</mi><mn>2</mn></msub><mo>=</mo><mn>0</mn><mo>,</mo><mtext> </mtext><msub><mi>f</mi><mn>3</mn></msub><mo>=</mo><msub><mi>x</mi><mn>5</mn></msub></mtd></mtr><mtr><mtd><msub><mi>τ</mi><mn>3</mn></msub><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><msub><mi>f</mi><mn>1</mn></msub><mo>=</mo><mn>0</mn><mo>,</mo><mtext> </mtext><msub><mi>f</mi><mn>2</mn></msub><mo>=</mo><msub><mi>f</mi><mn>3</mn></msub><mo>=</mo><mn>1</mn><mo>,</mo><mtext> </mtext><msub><mi>f</mi><mn>4</mn></msub><mo>=</mo><msub><mi>x</mi><mn>5</mn></msub></mtd></mtr><mtr><mtd><msub><mi>τ</mi><mn>4</mn></msub><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><msub><mi>f</mi><mn>1</mn></msub><mo>=</mo><msub><mi>f</mi><mn>4</mn></msub><mo>=</mo><mn>0</mn><mo>,</mo><mtext> </mtext><msub><mi>f</mi><mn>2</mn></msub><mo>=</mo><mn>1</mn><mo>,</mo><mtext> </mtext><msub><mi>f</mi><mn>3</mn></msub><mo>=</mo><msub><mi>x</mi><mn>5</mn></msub></mtd></mtr><mtr><mtd><msub><mi>τ</mi><mn>5</mn></msub><mtext> </mtext><mi>п</mi><mi>р</mi><mi>и</mi><mtext> </mtext><msub><mi>f</mi><mn>1</mn></msub><mo>=</mo><msub><mi>f</mi><mn>3</mn></msub><mo>=</mo><msub><mi>f</mi><mn>4</mn></msub><mo>=</mo><mn>0</mn><mo>,</mo><mtext> </mtext><msub><mi>f</mi><mn>2</mn></msub><mo>=</mo><msub><mi>x</mi><mn>5</mn></msub></mtd></mtr></mtable></mrow></mrow>
.
При этом он имеет три места пересечения соединений.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и устроен проще, чем прототип, поскольку имеет меньшие аппаратурные затраты и меньшее число мест пересечения соединений.