Сравнение логических стилей проектирования элементов цифровых интегральных схем

СРАВНЕНИЕ ЛОГИЧЕСКИХ СТИЛЕЙ ПРОЕКТИРОВАНИЯ ЭЛЕМЕНТОВ ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ СХЕМ

С.А. Акулинин, И.А. Смольянников

В данной статье рассматриваются основные логические стили проектирования цифровых интегральных схем — стили, основанные на КМОП логике, и стили, основанные на проходных транзисторах. Рассмотрены преимущества и недостатки различных вариантов

Ключевые слова: логический стиль, проектирование СБИС, мультиплексор

1. Введение

Возрастающие требования к характеристикам СБИС, таким как потребляемая мощность, быстродействие, занимаемая площадь на кристалле, заставляют оптимизировать и пересматривать различные уровни проектирования: архитектурные, схемотехнические, топологические, технологические. На схемотехническом уровне возможность улучшить характеристики устройства состоит в правильном выборе логического стиля для реализации схемы. Основные параметры, влияющие на рассеиваемую мощность, такие как нагрузочные ёмкости, активность переключения, токи короткого замыкания - сильно зависят от выбранного логического стиля.

Логический стиль, используемый в логических элементах, в основном влияет на скорость, размер, потребляемую мощность и сложность разводки схемы.

Задержка в схеме определяется числом уровней инверсии, числом последовательно соединённых транзисторов, размерами транзисторов, внутренней и внешней ёмкостями разводки.

Размер схемы зависит от числа транзисторов, их размеров и сложности разводки.

Потребляемая мощность определяется активностью переключений и ёмкостью узлов.

Сложность разводки определяется числом соединений и их длиной.

Все эти характеристики могут сильно варьироваться от одного логического стиля к другому, делая выбор логического стиля критичным по отношению к характеристикам схемы.

Далее будут рассмотрены основные логические стили, их преимущества и недостатки.

Акулинин Станислав Алексеевич - ВГТУ, д-р техн. наук, профессор, тел. (4732) 437703

Смольянников Илья Александрович - ВГТУ, аспирант, тел. (4732) 550621

2. Требования к выбираемому логическому стилю

На основании формулы:

Рс!уп = ^ ' 1сШ ' Сп + Уdd ' ^ Ксп

п п

динамическая мощность рассеивания цифровой КМОП схемы зависит от напряжения питания Уаа, частоты тактового сигнала /Ст, активности переключения узлов ап, ёмкости узлов сп, токов короткого замыкания в узлах числом узлов п. Уменьшение каждого из этих параметров ведёт к уменьшению мощности рассеивания. Однако тактовая частота определяется требованиями к пропускной способности схемы. Все остальные параметры в той или иной степени определяются выбором логического стиля проектирования. Т.о. можно выделить некоторые основные требования к выбору логического стиля при проектировании устройств с низкой мощностью потребления:

Уменьшение ёмкости узлов. Ёмкость нагрузки, определяемая ёмкостями транзисторов (затвора и диффузии) и ёмкостями межсоединений, должна быть минимизирована. Это достижимо путём уменьшения количества транзисторов и уменьшения их размеров. Т.о. логический стиль должен быть устойчивым к минимизации размеров транзисторов, т.е. должна быть гарантирована корректная работа схемы с минимальными или близкими к минимальным размерами транзисторов.

Уменьшение напряжения питания. Логический стиль должен быть устойчивым к снижению напряжения питания, т.е. быстродействие и корректная работа схемы должна быть обеспечена и при низких значениях напряжения питания. Однако, при сильном уменьшении напряжения питания возможны проблемы, связанные с влиянием помех.

Снижение активности переключений. На схемотехническом уровне большие различия в активности переключений главным образом наблюдаются между статическими и динамическими логическими стилями.

Уменьшение токов короткого замыкания. Токи короткого замыкания могут сильно варьироваться в различных логических стилях. Они также напрямую зависят от наклона фронтов сигналов и, таким образом, от размеров транзисторов. Логический стиль должен иметь минимальные токи короткого замыкания.

3. Логические стили на основе КМОП логики

Логические элементы на стандартной КМОП логике состоят из p-МОП pull-up и n-МОП pull-down сетей. Дополнительно, проходные транзисторы или передаточные элементы (комбинация n-МОП и p-МОП проходных транзисторов) часто используются для реализации мультиплексоров, XOR (ИСКЛЮЧАЮЩЕЕ ИЛИ) элементов и триггеров. Любая логическая функция может быть реализована посредством p-МОП pull-up и n-МОП pull-down сетей, соединенных между выходом элемента и шинами питания или земли. На рис. 1 (а) и (б) показаны двухвходовые мультиплексоры, реализованные в чистой КМОП логике (используются инверторы с тремя состояниями) и КМОП логике с передаточными элементами соответственно. Простые монотонные элементы, такие как И-НЕ, ИЛИ-НЕ и др., могут быть эффективно реализованы с использованием нескольких транзисторов, одним уровнем инверсии сигнала и небольшим количеством узлов. Не монотонные элементы, такие как ИСКЛЮЧАЮЩЕЕ ИЛИ и мультиплексор, требуют более сложной реализации схемы.

-----1 NIUAic

j=^g {CMOS+)

VV7

Рис. 1. КМОП реализация двухвходовых мультиплексоров

Другим преимуществом КМОП стиля является устойчивость к масштабированию напряжения питания и размеров транзисторов, что обеспечивает надёжную работу при низких напряжениях питания и произвольных (даже минимальных) размерах транзисторов. Входные сигналы соединены только с затворами транзисторов, что облегчает использование и описание логических элементов. Топология КМОП элементов простая и эффективная благодаря комплиментарным транзисторным парам. Часто упоминаемым недостатком КМОП схем является существенное количество больших р-МОП транзисторов, что даёт большую входную нагрузку.

4. Логические стили на основе проходных транзисторов

Основное отличие логики на проходных транзисторах по сравнению с КМОП логикой заключается в том, что область логической транзисторной сети соединена со входными сигналами вместо линий питания/земли. Преимуществом такой схемы является то, что одна проходная транзисторная цепь (п-МОП или р-МОП) способна выполнять логическую операцию, что даёт уменьшение числа транзисторов и уменьшение входной ёмкости, особенно при использовании п-МОП транзисторов. Однако, падение уровня (Уои1 = Уйа - У1п) на п-МОП транзисторах при прохождении логической «1» делает необходимым использование схем восстановления уровня, для того, чтобы избежать статических токов на последующих инверторах или логических элементах. Для развязки входов и выходов схемы и для обеспечения приемлемого уровня нагрузочной способности на выходах схемы часто ставят инверторы. Из-за того, что проходные транзисторные цепи соединены с различными входами вместо линий земли/питания, для устранения закороток между входами необходимо, чтобы только одна из линий была активной в данный момент времени. Поэтому каждая проходная транзисторная сеть должна реализовывать мультиплексорную структуру, ограничивающую число логических функций, которые могут быть эффективно реализованы. (Следует отметить, что любая логическая функция может быть реализована при помощи мультиплексорной структуры, но часто с низкой эффективностью). Также мультиплек-сорная структура требует комплиментарных управляющих сигналов. Следовательно, требуются ещё две МОП сети, помимо схем восстановления уровня и буферизации выхода, что ослабляет преимущество малого числа транзи-

сторов и низких входных емкостей проходной транзисторной логики. Топология элементов на проходных транзисторах не слишком эффективна из-за нерегулярности расположения транзисторов и сложной разводки. В заключение, логика на проходных транзисторах, требующая схем восстановления уровня, чувствительна к масштабированию напряжения питания и размеров транзисторов. Также токи короткого замыкания выше из-за конкуренции сигналов в схеме восстановления уровня.

Далее будут рассмотрены наиболее распространенные стили проектирования на основе проходных транзисторов.

4.1. Комплиментарная логика на проходных транзисторах (Complimentary pass-transistor logic (CPL)). Схема CPL состоит из двух n-МОП логических сетей (по одной на каждый сигнал), двух маленьких p-МОП транзисторов для восстановления уровня, и двух выходных инверторов для получения комплиментарных выходных сигналов. рис. 2 показывает двухвходовый мультиплексор, представляющий собой базовую минимальную CPL структуру (десять транзисторов). Все двухвходовые функции (И, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ и т. д.) могут быть реализованы с помощью данной базовой структуры. Преимуществами CPL являются маленькие входные ёмкости, эффективная реализация мультиплексоров и схем ИСКЛЮЧАЮЩЕЕ ИЛИ, хорошая выходная нагрузочная способность из-за выходных инверторов, быстрый дифференциальный каскад из-за перекрёстно связанных p-МОП pull-up транзисторов. С другой стороны, дифференциальный каскад ведёт к значительному увеличению токов короткого замыкания. Другими недостатками CPL являются большое число узлов и сложность межсоединений из-за комплиментарных сигналов и неэффективная реализация простых логических элементов (большое число транзисторов, два уровня инверсии сигнала).

Рис. 2. Реализация двухвходового мультиплексора на комплиментарной проходной логике 4.2. Логика на проходных транзисторах с восстановлением размаха. (Swing restored pass-transistor logic (SRPL)). Стиль SRPL происхо-

дит из CPL. В данном случае выходные инверторы перекрёстно связаны и образуют защелку, выполняя одновременно функции восстановлении уровня и выходной буферизации (рис. 3). Следует отметить, что p-МОП pull-up транзисторы больше не требуются и выходные узлы n-МОП сетей также являются и выходами схемы. Из-за того, что выходные инверторы должны «петерягиваться» n-МОП сетями, определение размеров транзисторов становится очень сложным, что в результате даёт плохую нагрузочную способность, низкую скорость переключения и большие токи короткого замыкания. При каскадировании схем ситуация становится ещё хуже. Конкуренция последовательности n-МОП сетей и инверторов ведёт к очень медленному переключению. Схемы SRPL также очень чувствительны к масштабированию размеров транзисторов и показывают приемлемую работоспособность только при определенном размещении (отсутствии последовательностей элементов, низкие выходные нагрузки).

4.3. Двойная логика на проходных транзисторах (Double pass-transistor logic (DPL)). В DPL стиле обе n-МОП и p-МОП сети используются параллельно (рис. 4). Это обеспечивает полный размах выходного сигнала, и поэтому надёжность схемы выше. Однако число транзисторов, особенно больших p-МОП, и число узлов весьма большое, что ведёт к существенным емкостным нагрузкам. Комбинация больших p-МОП транзисторов и неэффективной двухполярной логики делает DPL не конкурентоспособной по сравнению с другими стилями на проходных транзисторах или КМОП. Следует отметить, что DPL может рассматриваться как двухполярная логика на проходных элементах, в то время как CMOS+ - как однополярная.

Рис. 4. Мультиплексор DPL

4.4. Однополярная логика на проходных транзисторах (Single-rail pass-transistor logic (LEAP)). В отличии от двухполярных логических стилей, в данном случае требуется только одна n-МОП сеть, а требуемые комплиментарные управляющие сигналы локально генерируются при помощи инверторов (рис. 5). Восстановление уровня реализовано при помощи pull-up p-МОП транзистора обратной связи, который является более медленным чем перекрестно-связанные p-МОП транзисторы в CPL, работающие в дифференциальном режиме. Восстановление уровня работает только при условии Vdd > Vtn + \Vp\. Т. о. надёжность данной схемы при низких напряжениях питания гарантирована только при достаточно низких пороговых напряжениях. Однако данный логический стиль является простым в использовании.

MUX2

s 4,6 с

s

Le

S

If Lbj

logic (EEPL)), истоки p-МОП pull-up транзисторов из CPL, соединены с комплиментарными выходными сигналами вместо Vdd (рис. б). Также существует противофазный (или «пуш-пулл») стиль на основе проходных транзисторов (Push-pull pass transistor logic (PPL)), который может рассматриваться как CPL схема без выходных инверторов и с комплиментарными транзисторами на одном пути сигнала (т.е. за p-МОП проходными транзисторами следует n-МОП pull-down транзистор (рис. 7)). Несмотря на небольшое количество транзисторов, характеристики быстродействия и нагрузочной способности данной схемы хуже чем у SRPL, и она не работает при Vdd < Vt„ + | V,„ .

MUX2

Рис. б. EEPL мультиплексор

Рис. 5. LEAP мультиплексор

4.5. Другие типы логических стилей. Также существуют другие типы логических стилей на основе проходных транзисторов. Дифференциальная логика на проходных транзисторах (differential pass-transistor logic (DPTL)) обобщает двухполярный логический стиль на проходных транзисторах. Данная схема состоит из n-МОП проходных транзисторных сетей и буферной схемы для восстановления уровня. В энергетически экономной логике на проходных транзисторах (Energy economized pass-transistor 172

В таблице приведены основные характеристики рассмотренных логических стилей.

Логиче- ский стиль Тип МОП цепей Выходная нагрузочная способность Разделение входов и выходов Восста- новле- ние уровня Устой- чивость

CMOS n + p хорошая есть нет высокая

CPL 2n хорошая есть есть средняя

SRPL 2n плохая нет есть низкая

DPL 2n + 2p хорошая есть нет высокая

LEAP n хорошая есть есть средняя

EEPL 2n хорошая есть есть средняя

PPL n + p плохая нет есть низкая

Литература

1. R. Zimmermann and R. Gupta, “Low-power logic styles : CMOS versus Pass-Transistor logic”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 32, NO. 7,

JULY 1997. -pp. 1-11

2. A. P. Chandrakasan and R. W. Brodersen, “Low Power Digital CMOS Design”, Kluwer, Norwell, MA, 1995. -pp. 12-17

3. R. Rogenmoser, H. Kaeslin, and N. Felber, “The impact of transistor sizing on power efficiency in submicron CMOS circuits”, in Proc. 22nd European Solid-State Circuits Conf, Neuchatel, Switzerland, Sept. 1996, pp. 124-127.

4. C. Piguet, J.-M. Masgonty, S. Cserveny, and E. Dijkstra, “Low-power low-voltage digital CMOS cell design”, in Proc. PATMOS’94, Barcelona, Spain, Oct. 1994, pp. 132139.

5. Заключение

Для реализации мультиплексорной структуры с минимальным количеством транзисторов, наиболее подходит LEAP схема. Однако в данном случае надо следить за напряжением питания и порогами транзисторов. С точки зрения потребляемой мощности, наилучшими характеристиками обладают стандартная КМОП схема и схема на комплиментарных проходных транзисторах [1].

Воронежский государственный технический университет

LOGIC DESIGN STYLES FOR DIGITAL INTEGRATED CIRCUITS ELEMENTS

S.A. Akulinin, I.A. Smolyannikov

This article describes general logic design styles for digital integrated circuits - CMOS and pass-transistor logic styles.

The advantages and disadvantages of logic styles are discussed

Key words: logic style, IC designing, multiplexer