СИСТЕМА ПЕРЕДАЧИ СИГНАЛОВ С АМПЛИТУДНО-ФАЗОВОЙ МОДУЛЯЦИЕЙ

Система передачи сигналов с амплитудно-фазовой модуляцией относится к области техники связи и может быть использована, в частности, при передаче цифровых сигналов с шестнадцатипозиционной квадратурной амплитудной модуляцией.
Известны системы передачи цифровых сигналов, использующие коды Грея при квадратурной амплитудной модуляции, описанные, например, в кн.: Феер К. Беспроводная цифровая связь. Методы модуляции и расширения спектра. /Под ред. В.И.Журавлева. М.: Радио и связь, 2000, или в статье: Голуб В. Квадратурные модуляторы и демодуляторы/ ЭЛЕКТРОНИКА: Наука, Технология, Бизнес, 2003, №3, с.28-32. Системы передачи, как правило, используют коды Грея, при которых коды соседних амплитудно-фазовых состояний высокочастотного сигнала отличаются лишь в одном знаке. Аналоги содержат на передающей стороне цифроаналоговые преобразователи, фильтры нижних частот, генераторы, фазовращатели, перемножители и сумматоры. На приемной стороне они содержат генераторы, фазовращатели, фильтры, перемножители и аналого-цифровые преобразователи.
В устройствах - аналогах цифровые сигналы на передающей стороне превращаются в необходимые значения кодированных уровней, эти значения перемножаются с двумя ортогональными колебаниями, вырабатываемыми генератором, и складываются, формируя выходной сигнал с квадратурной амплитудной модуляцией для передачи по каналу связи. На приемной стороне с помощью генератора, фазовращателя, перемножителей, фильтров и аналого-цифровых преобразователей принятые сигналы превращаются в выходной цифровой сигнал для дальнейшей обработки.
Также известны аналоги, описанные, например, в кн: Галкин В.А. Цифровая мобильная радиосвязь /М.: Горячая линия - Телеком, 2007, раздел 3.3.6 или в кн.: Феер К. Беспроводная цифровая связь. Методы модуляции и расширения спектра./ Под ред. В.И.Журавлева. М.: Радио и связь, 2000, раздел 4.3.5. Они осуществляют модуляцию типа O-QPSK (квадратурную фазовую модуляцию со сдвигом). Они также содержат генераторы, фазовращатели, перемножители и сумматоры, а также блоки сдвига по времени.
Недостатки аналогов заключаются в том, что в них недостаточна скорость передачи сигналов, возможная при использовании выделенной полосы частот O-QPSK), либо недостаточно эффективно используются энергетические параметры усилительных элементов выходных каскадов передатчика. При использовании O-QPSK энергетическая эффективность повышается, однако это повышение недостаточно и не сопровождается повышением скорости передачи сигналов.
Наиболее близким по технической сущности является система передачи цифровой информации, описанная в кн.: Галкин В.А. Цифровая мобильная радиосвязь / М.: Горячая линия - Телеком, 2007, (передающая часть - раздел 3.3.3, приемная часть - раздел 8.2.4).
В передающей части также содержатся генератор, фазовращатель на 90°, цифро-аналоговые преобразователи и сумматор. Приемный блок представляет собой известную схему Костаса. Он содержит генератор, частота которого с помощью напряжения может перестраиваться, фазовращатель на 90°, перемножители, фильтры низких частот и аналого-цифровые преобразователи. После того как генератор подстроен, на выходах перемножителей присутствуют низкочастотные квадратурные сигналы I и Q, которые преобразуются в цифровую форму с помощью аналого-цифровых преобразователей. Сочетание их уровней позволяет с помощью дешифраторов определить, какой код передается при текущем принимаемом символе.
Устройство-прототип также неэффективно использует энергетические параметры усилительных элементов выходных каскадов передатчика. Энергопотребление передатчика в значительной мере зависит от режима работы оконечного усилителя мощности и от пик-фактора сигнала. Наиболее благоприятным считается режим класса С (активный элемент находится вблизи точки насыщения и требования к его линейному динамическому диапазону минимальны). Для приближения к подобному режиму передаваемый сигнал дожжен быть свободен от глубокой амплитудной модуляции. Это означает, что скачки мгновенной фазы, сопровождающие переход от данной посылки к последующей должны быть минимизированы. Ограничение спектра передаваемого сигнала вызывает сопутствующую амплитудную модуляцию, величина которого зависит от величины фазового перехода в модулированном сигнале. Чем меньше величина перехода, тем меньше уровень боковых лепестков спектра и тем меньше колебания общей амплитуды сигнала при их удалении.
В устройстве-прототипе возможны фазовые скачки, достигающие 180°, в результате возникает значительная амплитудная модуляция, для передачи которой требуется большой линейный диапазон усилителей. Это ведет к недоиспользованию энергетических возможностей передатчика, снижению возможной помехоустойчивости и качества передачи сигналов.
Задачей данной полезной модели является повышение помехоустойчивости и качества передачи цифровых сигналов и улучшению энергетических показателей передатчика в системах с амплитудно-фазовой модуляцией.
Поставленная задача решается тем, что в устройство, содержащее на передающей стороне генератор, фазовращатель, первый и второй цифро-аналоговые преобразователи, первый и второй перемножители и сумматор, а на приемной стороне - блок приема, первый и второй аналого-цифровые преобразователи и третий и четвертый дешифраторы, введены на передающей стороне - первый и второй тактовые генераторы, первый и второй фильтры нижних частот, первый и второй коммутаторы, первый и второй дешифраторы, первый, второй и третий сдвиговые регистры, первый блок FIFO, первый ключ и первый блок управления, а на приемной стороне - второй блок управления, третий и четвертый коммутаторы, третий и четвертый тактовые генераторы, четвертый и пятый сдвиговые регистры, второй ключ и второй блок FIFO, при этом на передающей стороне сигнальный и тактовый входы устройства соединены, соответственно, с сигнальным входом и входом записи первого блока FIFO, а его выход через первый сдвиговый регистр - с сигнальным входом первого коммутатора, первый и второй выходы которого подключены к сигнальным входам второго и третьего сдвиговых регистров, параллельный выход первого сдвигового регистра соединен с одним из входов первого блока управления, а параллельные выходы второго и третьего сдвиговых регистров - с другими входами первого блока управления и входами, соответственно, первого и второго дешифраторов, выход второго тактового генератора подключен ко входу первого блока управления, а его выходы - к управляющим входам первого и второго коммутаторов и первого ключа, а также ко входам первого и второго дешифраторов, выход первого тактового генератора соединен с одним из входов первого блока управления и через первый ключ соединен с входом управления считыванием первого блока FIFO, входом управления сдвигом первого сдвигового регистра и входом второго коммутатора, параллельный выход первого дешифратора через последовательно соединенные первый цифро-аналоговый преобразователь, первый фильтр нижних частот и первый перемножитель подключен к одному из входов сумматора, параллельный выход второго дешифратора через последовательно соединенные второй цифро-аналоговый преобразователь, второй фильтр нижних частот и второй перемножитель подключен к другому входу сумматора, выход генератора соединен с другим входом первого перемножителя и через фазовращатель - с другим входом второго перемножителя, на приемной стороне сигнальные выходы блока приема соединены со входами, соответственно, первого и второго аналого-цифровых преобразователей, а тактовый выход блока приема - с одним из входов второго блока управления, параллельные выходы первого и второго аналого-цифровых преобразователей соединены со входами, соответственно, третьего и четвертого дешифраторов, а их параллельные выходы - со входами второго блока управления и с параллельными входами четвертого и пятого сдвиговых регистров, выходы второго блока управления подключены к управляющим входам второго ключа, управляющим входам третьего и четвертого коммутаторов и входам управления записью четвертого и пятого сдвигового регистров, выход третьего тактового генератора соединен с одним из входов второго блока управления и через второй ключ соединен со входом третьего коммутатора и со входом управления записью второго блока FIFO, первый и второй выходы третьего коммутатора соединены с входами управления сдвигом четвертого и пятого сдвиговых регистров, их параллельные выходы соединены со входами второго блока управления, а их последовательные выходы - со входами четвертого коммутатора, выход которого подключен к сигнальному входу второго блока FIFO, его вход управления считыванием соединен с выходом четвертого тактового генератора, а выход - с выходом устройства.
На чертежах представлено: на фиг.1 - структурная схема передающей части системы передачи сигналов с амплитудно-фазовой модуляцией. На фиг.2 - структурная схема приемной части системы передачи сигналов с амплитудно-фазовой модуляцией. На фиг.3 - рисунок, поясняющий принцип работы системы.
На фиг.1 обозначены: первый блок FIFO 1; первый ключ 2, первый 3 и второй 4 тактовые генераторы; первый 5, второй 6 и третий 7 сдвиговые регистры; первый 8 и второй 9 коммутаторы; первый блок управления 10; первый 11 и второй 12 дешифраторы; первый 13 и второй 14 цифроаналоговые преобразователи; первый 15 и второй 16 фильтры нижних частот; первый 17 и второй 18 перемножители; генератор 19; фазовращатель 20 и сумматор 21.
На фиг.2 обозначены: блок приема 22; первый 23 и второй 24 аналого-цифровые преобразователи; третий 25 и четвертый 26 дешифраторы; второй блок управления 27; третий 28 и четвертый 29 коммутаторы; четвертый 30 и пятый 31 сдвиговые регистры; второй ключ 32; второй блок FIFO 33; третий 34 и четвертый 35 тактовые генераторы.
Блоки устройства работают следующим образом. Линиями одинарной толщины показаны пути прохождения аналоговых сигналов и цифровых сигналов в последовательном коде, линиями двойной толщины показаны пути прохождения сигналов в параллельном коде.
Первый 1 и второй 33 блоки FIFO (first input - first output - «первый вошел - первый вышел») - это блоки памяти. В них с сигнального входа записываются двоичные символы в порядке их поступления на этот вход. Запись производится по тактовому сигналу, управляющему записью. В процессе работы в каждом блоке хранится определенное количество ранее записанных символов с соблюдением порядка их поступления. С приходом очередного тактового сигнала на вход, управляющий считыванием, на выход блока поступает символ, который был записан раньше всех, при этом из блока он удаляется. С приходом следующего тактового импульса считывания на выход блока FIFO подается символ, записанный вслед за предыдущим, и т.д. Запись и считывание могут производиться независимо друг от друга разными тактовыми импульсами.
1
ИНФ
И
В передающей части системы на вход первого блока FIFO 1 поступают с частотой f двоичные символы s, несущие информацию, которую необходимо передать по системе передачи. Одновременно и синхронно с ними с той же частотой на вход управления записью блока поступают тактовые импульсы Т, в результате чего входные информационные символы последовательно записываются в память FIFO.
2
Первый тактовый генератор 3 непрерывно вырабатывает тактовые импульсы с частотой f. Они поступают на вход первого ключа 2. Когда ключ открывается управляющим сигналом, то на его выход проходят импульсы с первого тактового генератора 1, при отсутствии управляющего сигнала первый ключ 2 закрыт.
Когда на вход, управляющий считыванием в первом блоке FIFO, поступает очередной тактовый импульс, то из памяти блока на последовательный вход первого сдвигового регистра 5 подается информационный символ, записанный в блок FIFO раньше всех остальных. Тем же тактовым импульсом этот символ записывается в левый (первый) разряд первого сдвигового регистра 5. Этот сдвиговый регистр имеет четыре разряда, нумерация разрядов ведется слева направо. При поступлении каждого нового тактового импульса вся записанная в регистр последовательность символов сдвигается слева направо.
Содержимое третьего и четвертого разрядов первого сдвигового регистра по параллельному выходу постоянно подается на первый блок управления 10 для анализа.
Сигналы с последнего разряда первого сдвигового регистра 5 подаются на первый коммутатор 8. В зависимости от управляющего сигнала коммутатор передает входные сигналы на один из своих выходов, и они поступают на последовательный вход либо второго 6, либо третьего 7 сдвиговых регистров. Запись в первый разряд и сдвиг содержимого этих регистров производится тактовым сигналом с одного из двух выходов второго коммутатора 9. На его вход поступают тактовые импульсы с выхода первого ключа 2 и направляются на один из двух выходов этого второго коммутатора в зависимости от управляющего сигнала на его входе управления.
Все управляющие сигналы вырабатываются в первом блоке управления 10. Управляющие сигналы, открывающие первый ключ 2 и переключающие выходы первого и второго коммутаторов, вырабатываются согласованно. Управляющий сигнал, открывающий первый ключ 2, пропускает нужное количество тактовых импульсов с первого тактового генератора 3 (N импульсов). При этом из первого блока FIFO 1 в первый сдвиговый регистр 5 последовательно переписывается N символов, которые были раньше всех других записаны в блок FIFO. Одновременно с этим с выхода первого сдвигового регистра 5 (с его последнего разряда) последовательно извлекаются также последние N символов и последовательно записываются либо во второй сдвиговый регистр 6, либо в третий сдвиговый регистр 7 с помощью тех же тактовых импульсов с первого ключа.
Оба коммутатора 8 и 9 переключаются синхронно, таким образом, и информационные символы, и сдвигающие импульсы подаются либо на один сдвиговый регистр, либо на второй. Оба сдвиговых регистра 6 и 7 имеют по два разряда, с приходом каждого нового импульса сдвига содержимое разрядов последовательно сдвигается вправо.
Содержимое разрядов регистров 6 и 7 в параллельном коде подается для анализа на первый блок управления 10. Кроме этого содержимое разрядов регистров 6 и 7 подается на первый 11 и второй 12 дешифраторы, где преобразуется в коды для последующего цифроаналогового преобразования. Эти коды в первом 13 и втором 14 цифроаналоговых преобразователях преобразуются в аналоговые напряжения, пропорциональные величине квадратурных составляющих I и Q передаваемого высокочастотного сигнала. В первом 15 и втором 16 фильтрах нижних частот из этих аналоговых напряжений удаляются ненужные высокочастотные составляющие.
Генератор 19 вырабатывает высокочастотный синусоидальный сигнал несущей частоты. К фазе этого сигнала в фазовращателе 29 добавляется фазовый сдвиг, равный 90°. Оба высокочастотных сигнала (без внесенного фазового сдвига и со внесенным фазовым сдвигом) поступают на первый 17 и второй 18 перемножители, где умножаются на полученные на выходах фильтров нижних частот аналоговые напряжения. Выходные сигналы обоих перемножителей складываются в сумматоре 21 и излучаются в канал передачи.
1
3
1
Первый блок управления 10 работает следующим образом. Работа блока по времени состоит из повторяющихся циклов. Каждый цикл состоит из двух частей. Длительность каждой части равна T. Переход от одной части ко второй производится с помощью сигналов второго тактового генератора 4, вырабатывающего тактовые импульсы, которые следуют с частотой f=1/2T.
2
1
3
Частота следования импульсов f первого тактового генератора 3 много больше частот f и f.
Второй сдвиговый регистр 6 управляет изменением квадратурной компоненты I, третий сдвиговый регистр управляет изменением квадратурной компоненты Q. В первой части цикла производится изменение содержимого третьего сдвигового регистра 7 (изменение компоненты Q) и анализ вариантов будущего изменения компоненты I. При этом, если во втором сдвиговом регистре 6 записан код 00 или 01, то с приходом очередного тактового импульса от второго тактового генератора 4 и началом второй части цикла первый ключ 2 открывается и пропускает через себя два тактовых импульса от первого тактового генератора 4 независимо от содержимого разрядов первого сдвигового регистра 5.
Если во втором сдвиговом регистре 6 записан код 10, то анализируется содержимое третьей и четвертой ячейки первого сдвигового регистра 5. Если в этих ячейках также записан код 10, то с приходом очередного тактового импульса от второго тактового генератора 4 и началом второй части цикла первый ключ 2 открывается и также пропускает через себя два тактовых импульса от первого тактового генератора 4. Если же в двух последних ячейках первого сдвигового регистра 5 записан код, отличающийся от 10, то с началом второй части цикла первый ключ 2 открывается и пропускает через себя один тактовый импульс от первого тактового генератора 4.
Если же во втором сдвиговом регистре 6 записан код 11, то так же анализируется содержимое третьей и четвертой ячейки первого сдвигового регистра 5. Если в них также записан код 11, то с приходом очередного тактового импульса от второго тактового генератора 4 и началом второй части цикла первый ключ 2 открывается и также пропускает через себя два тактовых импульса от первого тактового генератора 4. Если же в двух последних ячейках первого сдвигового регистра 5 записан код, отличающийся от 11, то с началом второй части цикла первый ключ 2 открывается и пропускает через себя только один тактовый импульс от первого тактового генератора 4.
Кроме этого, если при очередной записи во второй сдвиговый регистр 6 были записаны два новых символа, то дешифратор анализирует содержимое обоих разрядов этого регистра. Если же при очередной записи во второй сдвиговый регистр 6 был записан только один новый символ, то дешифратор анализирует содержимое первого (левого) разряда этого регистра.
Во второй части каждого цикла набор операций остается таким же, но квадратурные составляющие I и Q меняются местами. В частности, если в третьем сдвиговом регистре 7 записаны код 00 или 01, то с приходом очередного тактового импульса от второго тактового генератора 4 и началом первой части следующего цикла первый ключ 2 открывается и пропускает через себя два тактовых импульса от первого тактового генератора 4 независимо от содержимого разрядов первого сдвигового регистра 5.
Если в третьем сдвиговом регистре 7 записан код 10, то анализируется содержимое третьей и четвертой ячейки первого сдвигового регистра 5. Если в них также записан код 10, то с приходом очередного тактового импульса от второго тактового генератора 4 и началом первой части следующего цикла первый ключ 2 открывается и также пропускает через себя два тактовых импульса от первого тактового генератора 4. Если же в двух последних ячейках первого сдвигового регистра 5 записан код, отличающийся от 10, то с началом первой части следующего цикла первый ключ 2 открывается и пропускает через себя один тактовый импульс от первого тактового генератора 4.
Если же в третьем сдвиговом регистре 7 записан код 11, то так же анализируется содержимое третьей и четвертой ячейки первого сдвигового регистра 5. Если в них также записан код 11, то с приходом очередного тактового импульса от второго тактового генератора 4 и началом первой части следующего цикла первый ключ 2 открывается и также пропускает через себя два тактовых импульса от первого тактового генератора 4. Если же в двух последних ячейках первого сдвигового регистра 5 записан код, отличающийся от 11, то с началом первой части следующего цикла первый ключ 2 открывается и пропускает через себя один тактовый импульс от первого тактового генератора 4.
Кроме этого, если при очередной записи в третий сдвиговый регистр 7 были записаны два новых символа, то дешифратор анализирует содержимое обоих разрядов этого регистра. Если же при очередной записи в третий сдвиговый регистр 7 был записан только один новый символ, то дешифратор анализирует содержимое первого (левого) разряда этого регистра.
И2
3
На приемной стороне принятый из канала передачи высокочастотный сигнал обрабатывается в блоке приема 22, где из него выделяются аналоговые квадратурные компоненты I и Q и тактовый сигнал Т частоты f. При использовании шестнадцатипозиционного кода на выходах блока приема 22 квадратурные компоненты I и Q могут независимо одна от другой принимать одно из четырех возможных аналоговых значений: наиболее отрицательное, отрицательное меньшей абсолютной величины, положительное меньшей величины, максимальное положительное, соответственно, обозначенные, как, а, b, с, d.
В первом 23 и втором 24 аналого-цифровых преобразователях аналоговые значения квадратурных компонент принятого сигнала преобразуются в цифровую форму. Третий 25 и четвертый 26 дешифраторы преобразуют этот код в двузначный двоичный код таким образом, чтобы значению а соответствовал код 10, значению b соответствовал код 10, значению с соответствовал код 10, значению d соответствовал код 11. По сигналам записи, вырабатываемым вторым блоком управления 27, эти коды по параллельным входам записываются в четвертый 30 и пятый 31 сдвиговые регистры.
Четвертый 30 и пятый 31 сдвиговые регистры содержат по два разряда, при поступлении импульсов считывания на регистр, происходит сдвиг содержимого всех его разрядов вправо.
4
Третий тактовый генератор 34 вырабатывает тактовые импульсы с частотой f. Второй ключ 32 пропускает эти импульсы на свой выход при поступлении от второго блока управления управляющего сигнала. Тактовые импульсы с выхода второго ключа подаются на вход управления записью второго блока FIFO и через третий коммутатор 28 - на вход управления сдвигом либо четвертого 30, либо пятого 31 сдвиговых регистров. Четвертый коммутатор 29 подключает ко входу второго блока FIFO сигнал со второго (правого) разряда либо четвертого 30, либо пятого 31 сдвиговых регистров. Оба коммутатора 28 и 29 переключаются синхронно. Если производится сдвиг содержимого разрядов четвертого сдвигового регистра 30, то и на вход второго блока FIFO подается сигнал с этого регистра. Если же производится сдвиг содержимого разрядов пятого сдвигового регистра 31, то на вход второго блока FIFO подается сигнал уже с этого регистра.
5
Считывание информационных символов из памяти второго блока FIFO 33 производится с помощью тактовых импульсов, вырабатываемых четвертым тактовым генератором 35 и следующим с частотой f
Управление дешифраторами, сдвиговыми регистрами и коммутаторами осуществляется с помощью второго блока управления 27. Он работает следующим образом. Так же, как и в передающей части системы, его работа состоит из последовательных циклов, следующих с частотой тактовых импульсов с блока приема 22. Принятие решения о том, какой код был передан, производится не по одному принятому значению (а, b, с или d), а с учетом предыдущего принятого значения.
Цикл состоит из двух частей. Каждая часть начинается с приходом очередного тактового импульса с выхода блока приема 22, т.о. каждый цикл повторяется после воздействия двух таких тактовых импульсов.
Изменение квадратурных компонент I и Q принимаемого сигнала происходит не одновременно. Компонента I может изменяться в момент смены циклов, в течение длительности цикла она сохраняется постоянной. Компонента Q может изменяться в момент, когда кончается первая половина цикла и начинается вторая половина цикла. Между этими серединами соседних циклов она сохраняется постоянной.
В моменты начала каждого цикла и начала второй половины каждого цикла производятся следующие операции.
В момент начала каждого цикла изменяется значение квадратурной компоненты I на выходе блока приема 22, соответственно меняется код на выходе третьего дешифратора 25. В течение первой половины цикла сравниваются этот новый код с выхода третьего дешифратора и тот код, который уже записан в разрядах четвертого сдвигового регистра 30.
В момент начала второй половины цикла управляющим сигналом второго блока управления открывается второй ключ 32 и от третьего тактового генератора 34 пропускает на свой выход либо один, либо два тактовых импульса, после чего второй ключ закрывается. В течение интервала времени его открытия третий коммутатор 28 направляет тактовые импульсы на вход сдвига четвертого сдвигового регистра 30. Происходит последовательное считывание символов со сдвигового регистра в память второго блока FIFO. Во время считывания четвертый коммутатор 29 подключается к последнему разряду четвертого сдвигового регистра и направляет считываемые импульсы на вход второго блока FIFO 33. После завершения считывания с приходом следующего тактового импульса третьего тактового генератора 34 код с выхода третьего дешифратора 25 по параллельным входам переписывается в ячейки четвертого сдвигового регистра 30.
Этот код будет переписан во второй блок FIFO 33 в следующем цикле в момент начала второй половины цикла. При этом если в этом цикле в четвертом сдвиговом регистре 30 был записан код, соответствующий значениям b или с, то через второй ключ 32 в следующем цикле пропускается два импульса, с четвертого сдвигового регистра 30 будут считаны два символа, а во второй блок FIFO 33 они будут записаны.
Если в четвертом сдвиговом регистре 30 был записан код, соответствующий значению а, то тогда учитывается, какой код в это время присутствует на выходе третьего дешифратора 25. Если там тоже код, соответствующий значению а, то в следующем цикле из четвертого сдвигового регистра во второй блок FIFO также будут переписаны два символа. Если же на выходе третьего дешифратора присутствует код, соответствующий значениям b или с, то в следующем цикле из четвертого сдвигового регистра во второй блок FIFO будет переписан только один символ из последнего разряда регистра. (Значения а после значения d появиться не может).
Если в четвертом сдвиговом регистре 30 был записан код, соответствующий значению d, то учитывается, какой код в это время присутствует на выходе третьего дешифратора 25. Если там тоже код, соответствующий значению d, то в следующем цикле из четвертого сдвигового регистра во второй блок FIFO также будут переписаны два символа. Если же на выходе третьего дешифратора присутствует код, соответствующий значениям b или с, то в следующем цикле из четвертого сдвигового регистра во второй блок FIFO будет переписан только один символ из последнего разряда. (Значения d после значения а появиться не может).
Обработка информации, принимаемой по квадратурной компоненте Q во втором аналого-цифровом преобразователе 24, четвертом дешифраторе 26 и пятом сдвиговом регистре 31 производится аналогично компоненте I, но со сдвигом на половину длительности цикла. Она заключается в следующем.
В момент начала второй половины каждого цикла изменяется значение квадратурной компоненты Q на выходе блока приема 22, соответственно меняется код на выходе четвертого дешифратора 26. В течение второй половины цикла сравниваются этот новый код с выхода четвертого дешифратора и тот код, который записан в разрядах пятого сдвигового регистра 31.
В момент начала первой половины следующего цикла управляющим сигналом второго блока управления открывается второй ключ 32, который на свой выход пропускает от третьего тактового генератора 34 либо один, либо два тактовых импульса, после чего второй ключ закрывается. В течение интервала времени его открытия третий коммутатор 28 направляет тактовые импульсы на вход сдвига пятого сдвигового регистра 31. Во время считывания четвертый коммутатор 29 подключается к последнему разряду пятого сдвигового регистра и направляет считываемые импульсы на вход второго блока FIFO 33. После этого с приходом следующего тактового импульса третьего тактового генератора 34 код с выхода четвертого дешифратора 26 переписывается в ячейки пятого сдвигового регистра 31.
Когда через интервал длительность цикла этот код будет переноситься во второй блок FIFO, то будет перенесено либо оба разряда, либо только содержимое второго разряда пятого сдвигового регистра. При этом если в пятом сдвиговом регистре 31 был записан код, соответствующий значениям b или с, то через второй ключ 32 при перезаписи будет пропущено два импульса, с пятого сдвигового регистра 31 будут считаны два символа, а во второй блок FIFO 33 они будут записаны.
Если в пятом сдвиговом регистре 31 был записан код, соответствующий значению а, то учитывается, какой код в это время присутствует на выходе четвертого дешифратора 26. Если там тоже код, соответствующий значению а, то при перезаписи из пятого сдвигового регистра во второй блок FIFO также будут переписаны два символа. Если же на выходе четвертого дешифратора присутствует код, соответствующий значениям b или с, то из пятого сдвигового регистра во второй блок FIFO будет переписан только один символ из последнего разряда. (Значения а после значения d появиться не может).
Если в пятом сдвиговом регистре 31 был записан код, соответствующий значению d, то учитывается, какой код в это время присутствует на выходе четвертого дешифратора 26. Если там тоже код, соответствующий значению d, то при перезаписи из пятого сдвигового регистра во второй блок FIFO также будут переписаны два символа. Если же на выходе четвертого дешифратора присутствует код, соответствующий значениям b или с, то из пятого сдвигового регистра во второй блок FIFO будет переписан только один символ из последнего разряда. (Значения d после значения а появиться не может).
Принцип работы предлагаемого устройства состоит в следующем. Для улучшения энергетических параметров выходных каскадов передатчика и улучшения помехоустойчивости передачи информации значительно уменьшается максимальная величина скачков фазы несущего высокочастотного сигнала. Это достигается одновременным выполнением двух условий.
Первое условие аналогично используемому в модуляции O-QPSK и состоит в том, что скачки величины квадратурных компонент I и Q происходят не одновременно, а с временным сдвигом, равным половине длительности входного информационного символа. Отличия от метода O-QPSK состоят в том, что теперь это относится не к двум крайним значения квадратурных компонент, как при O-QPSK, но и к промежуточным значениям компонент.
Второе условие заключается в том, что дополнительно ограничивается величина скачков также и при изменении каждой квадратурной компоненты по отдельности, т.е некоторые варианты сочетаний символов, соответствующие максимальной величине скачков, запрещены.
Рассмотрим схему расположения «созвездия» при шестнадцатипозиционной квадратурной модуляции, приведенную на фиг.3.
Каждому из шестнадцати амплитудно-фазовых состояний соответствует четырехбитовый код, причем наборы двоичных символов, передаваемые каждым амплитудно-фазовым состоянием, обычно выбираются по коду Грея таким образом, чтобы соседние коды различались не более, чем в одном символе.
I
Q
При таком распределении двоичных символов первые два символа кода отличаются и изменяются только по горизонтали вдоль оси I, вторые два символа отличаются и изменяются только по вертикали вдоль оси Q. Одинаковым величинам квадратурных компонент при этом обычно соответствуют одинаковые двухсимвольные сочетания, которые можно обозначить, как: код 10 - значение а, код 00 - значение b, код 01 - значение с, код 11 - значение d. Индексы на фиг.3 означают принадлежность компоненте I или Q. Таким образом, например, набор сa соответствует коду 0110.
Второе условие реализуется тем, что теперь при скачках по каждой компоненте запрещаются последовательные переходы между наиболее удаленными значениями: a→d и d→a. Для этого при передаче и при приеме анализируется не каждое значение по отдельности, а рассматриваются пары последовательно расположенных значений, которые нужно передать по каждой компоненте.
ИНФ
Ранее передаваемая информационная последовательность бинарных символов S разбивалась на последовательно расположенные группы по четыре символа. Первая пара символов приписывалась к одной из квадратурных компонент, вторая пара символов приписывалась к другой компоненте, и каждая компонента передавала свою пару. Компоненты могли принимать одно из четырех возможных значений.
На приемной стороне из принятого символа выделялись его квадратурные значения, и определялось по их уровню, какому двухсимвольному двоичному коду каждое значение соответствует. После объединения этих кодов получалась переданная четырехсимвольная группа.
Теперь передаваемая информационная последовательность бинарных символов также разбивается на группы, первая часть каждой группы «приписывается» одной квадратурной компоненте (скажем, компоненте I). Вторая часть группы приписывается другой квадратурной компоненте (в данном случае компоненте Q). Но, поскольку теперь некоторые переходы запрещены, то некоторые группы будут состоять не из четырех, а из трех или двух бинарных символов.
Это вызвано тем, что теперь группы из информационных символов формируются следующим образом. Рассмотрим формирование первой части группы, соответствующей компоненте I. После того, как сформирована какая-то текущая группа под последовательным номером m, анализируются следующие бинарные символы, которые нужно передать в следующей группе номера m+1. Если первая часть m-й группы кодируется значениями b или с, то во вторую часть (m+1)-й группы включаются два следующих символа из передаваемой бинарной последовательности.
Если первая частью m-й группы была закодирована значением а (закодирована пара символов 10), то если при этом два следующих символа также равны 10, то первая половина следующей группы номера m+1 будет также закодирована значением а. Если же пара следующих символов равна любому другому сочетанию, то рассматривается только первый последующий символ. Если он равен 0, то при передаче он будет закодирован значением b, если он равен 1, то будет закодирован значением с. В этом случае первая половина следующей (m+1)-й группы будет включать в себя только один символ.
Аналогично, если первая частью m-й группы была закодирована значением d (закодирована пара символов 11), то если при этом два следующих символа также равны 11, то первая половина следующей группы номера m+1 будет также закодирована значением d. Если же пара следующих символов равна любому другому сочетанию, то тоже рассматривается только первый последующий символ. Если он равен 0, то при передаче он будет закодирован значением b, если он равен 1, то будет закодирован значением с. И в этом случае первая половина следующей (m+1)-й группы будет включать в себя тоже только один символ.
Операции формирования второй части (m+1)-й группы, соответствующей компоненте Q, производятся сходным образом. Рассматриваются передаваемые информационные символы, следующие за уже включенными в первую половину (m+1)-й группы. Также учитывается, каким значением была закодирована вторая часть группы номера m. В случае если эти значения равны b или с, то во вторую половину (m+1)-й группы включаются два символа из входной последовательности. Если же вторая часть m-й группы была закодирована значениями а или d, то во вторую часть (m+1)-й группы будет включены или два или один символ из входной последовательности согласно тому же правилу, которое используется при формировании первой части (m+1)-й группы.
На приемной стороне по каждой квадратурной компоненте принимаемого сигнала принятое значение анализируется с учетом предыдущего значения этой компоненте. Если предыдущее значение было равно b или, то принятому значению ставится в соответствие один из четырех вариантов двухсимвольных двоичных сочетаний по правилу, реализуемому в передатчике. Если же предыдущее значение было равно а или d, то принятому значению b ставится в соответствие 0, то принятому значению с ставится в соответствие 1.
ИНФ
Коды, полученные при анализе квадратурных компонент, берутся поочередно, составляя принятую информационную последовательность S.
ИНФ
ИНФ
Бинарные символы передаваемой информационной последовательности S поступают от источника информации в передатчик с постоянной скоростью. Потребитель на приемной стороне должен их получать также с той же постоянной скоростью. Длительность высокочастотных модулированных символов для обеспечения синхронизации должна также быть одинаковой. В то же время каждый высокочастотный символ переносит разное количество двоичных символов. Для согласования этих условий на передающей стороне используется буферная память в виде блока FIFO. Входная информационная последовательность S заносится в него с постоянной скоростью, а вызывается по мере потребления с переменной скоростью, зависящей от текущих сочетаний символов. Средняя скорость потребления символов из памяти выбирается близкой к скорости поступления символов, что при достаточно большом объеме буферной памяти выравнивает процесс передачи информации.
На приемной стороне производится обратная операция. Формируемые символы поступают с переменной скоростью в буферную память, реализуемую также с помощью блока FIFO. Извлекаются оттуда символы и подаются потребителю с постоянной скоростью, близкой к средней скорости записи символов в память. Средние скорости извлечения из памяти в передатчике и записи в память в приемнике могут быть выбраны незначительно выше соответствующих постоянных скоростей для избежания пропадания каких-то символов при переполнении памяти. Выбором соответствующего объема памяти возможно вероятность пропадания символов сделать сколь угодно малой.
1
2
1
Таким образом, входные информационные символы записываются в буферную память первого блока FIFO 1 с постоянной скоростью f поступления от источника информационного сигнала (фиг.1). Извлекаются они из памяти импульсами первого тактового генератора 3. Этот тактовый генератор работает постоянно, вырабатывая тактовые импульсы со скоростью f, много большей скорости f. Однако на каждое передаваемое значение квадратурной компоненты первый ключ 2 пропускает только один или два таковых импульса в начале каждой половины цикла, а в остальное время ключ закрыт, поэтому среднее количество импульсов, поступающих на блок FIFO в единицу времени равно среднему количеству входных символов.
С выхода блока первого FIFO символы переписываются в первый сдвиговый регистр, а оттуда - либо во второй, либо в третий сдвиговые регистры в зависимости от того, информацию какой из компонент обрабатывает первый блок управления. Информацию о текущем сочетании символов он извлекает из этих блоков, а о том, какие символы последуют - из первого сдвигового регистра. На основе этой информации определяется согласно изложенным правилам, как дешифраторы 11 и 12 будут дешифровать последующие сочетания двоичных символов. Эти дешифраторы вырабатывают коды, которые далее в цифроаналоговых преобразователях преобразовываются в необходимые уровни передаваемых квадратурных компонент.
Поскольку анализ и изменение уровней производятся последовательно в разных половинах цикла, тем самым достигается условие, чтобы две квадратурные компоненты в высокочастотном сигнале не могли изменяться одновременно.
3
1
3
Частота f второго тактового генератора определяет частоту передачи символов, переносимых высокочастотным сигналом по каналу передачи. Соотношение значений частот f/f=q, где q равно среднему количеству двоичных информационных символов, переносимых одним высокочастотным символом.
В приемнике (фиг.2) после разделения квадратурных компонент в блоке приема и аналого-цифрового преобразования дешифраторы 25 и 26 записывают в сдвиговые регистры те пары бинарных символов, которые определяется принятым соответствием между значениями а, b, с, d и бинарными символами. Второй блок управления 2 фиксирует по каждой квадратурной компоненте принимаемый уровень и из четвертого 30 и пятого 31 сдвиговых регистров извлекает информацию о текущем и предыдущем значениях компонент. Код этого текущего значения будет в следующем цикле по параллельному входу занесен в сдвиговый регистр, а затем в буферную память второго блока FIFO 33.
В результате сравнения вторым блоком управления последовательных значений компоненты в буферную память второго блока FIFO 33 заносится либо непосредственно пара дешифрованных двоичных символов из сдвигового регистра, либо один (правый) символ из пары. Для принятого распределения двоичных кодов по «созвездию» этот символ для значения b будет равен 0, а для значения с он будет равен 1, как и предусмотрено изложенными правилами. В этом случае другой (левый) символ из двух, записанных в сдвиговом регистре, не используются, а при следующем приеме нового значения данной квадратурной компоненты все содержимое соответствующего сдвигового регистра заменяется новым.
4
3
5
5
1
Для быстрого осуществления операций записи и сдвига используются тактовые сигналы третьего тактового генератора 34, с частотой следования импульсов f, много большей, чем частоты f и f. Частота считывания информационных символов f из второго блока FIFO 33 и поступления их на выход устройства, определяемая четвертым тактовым генератором 35, равна частоте f с которой в передатчике поступают символы от источника информации.
Если условно принимать минимальное расстояние между ближайшими состояниями в «созвездии» на фиг.3, равным единице, то при обычном шестнадцатипозиционном коде величина максимального скачка буде равна 3√2=4,24 условные единицы. А в предлагаемом устройстве она равна 2 условные единицы.
Таким образом, величина максимального скачка уменьшается в 2,12 раза, что позволит значительно ослабить требования на линейность характеристик выходного каскада передатчика, улучшить его энергетические показатели и повысить мощность передаваемого сигнала. Это даст возможность увеличить отношение «сигнал/шум» при приеме сигнала, улучшить помехоустойчивость и качество передачи цифровых сигналов.