СПОСОБ И УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ИНФОРМАЦИИ В ВЕЩАТЕЛЬНОЙ СИСТЕМЕ/СИСТЕМЕ СВЯЗИ
METHOD AND APPARATUS FOR TRANSMITTING AND RECEIVING INFORMATION IN BROADCASTING/COMMUNICATION SYSTEM

Область техники
[1] Настоящее изобретение в целом относится к передаче и приему информации в вещательной системе/системе связи, а конкретнее - к способу и устройству для управления кодовой скоростью в соответствии с передачей и приемом сигнальной информации в вещательной системе/системе связи.
Предшествующий уровень техники
[2] Вещательная система/система связи может столкнуться с низкой производительностью линии связи из-за шума, явления замирания и межсимвольных помех (ISI). Таким образом, чтобы реализовать высокоскоростные цифровые вещательные системы/системы связи, которые требуют высокой пропускной способности и надежности, необходима разработка методики для преодоления шума, замирания и ISI. Чтобы решить эти проблемы, в настоящее время проводится исследование кода исправления ошибок, например кода с низкой плотностью проверок на четность (LDPC), для повышения надежности вещания/связи путем эффективного восстановления искажения информации до исходного состояния.
ldpc
ldpc
ldpc
sig
tx_parity
parity
ldpc
ldpc
parity
tx_parity
[3] Точнее говоря, LDPC-кодер принимает информационные биты LDPC (или информационное слово LDPC, или некодированный LDPC-блок), содержащие K битов, чтобы сформировать кодированные биты LDPC (или кодовое слово LPDC, или кодированный LDPC-блок), содержащие N битов. Если длина информационных битов LDPC, введенных в LDPC-кодер, K, короче длины входных информационных битов (или входного информационного слова), которые должны кодироваться, K, то сторона передачи выполняет кодирование после процесса сокращения. Если количество битов четности, используемых стороной передачи, то есть длина битов четности, N, короче длины битов четности, выведенных из кодера, (N=N-K), то сторона передачи исключает биты четности, выведенные из кодера, на (N - N).
[4] Если длина битов сокращения увеличивается, то кодовая скорость уменьшается, так что характеристику частоты появления ошибочных битов (BER)/частоты появления ошибочных кадров (FER) можно улучшить по сравнению с кодом до сокращения. Однако если длина битов исключения увеличивается, то кодовая скорость также увеличивается, так что характеристика BER/FER может ухудшаться по сравнению с кодом до исключения. Поэтому, чтобы сохранить аналогичную характеристику независимо от длины информационного слова для стабильности системы, необходима методика для выбора подходящего количества битов исключения в соответствии с длиной информационного слова.
Раскрытие изобретения
Техническая проблема
[5] Соответственно, настоящее изобретение разработано для решения по меньшей мере проблем и/или устранения недостатков, описанных выше, и предоставления по меньшей мере описанных ниже преимуществ.
[6] Аспект настоящего изобретения состоит в предоставлении способа и устройства для передачи и приема информации в вещательной системе/системе связи.
[7] Другой аспект настоящего изобретения состоит в предоставлении способа и устройства для управления кодовой скоростью в вещательной системе/системе связи.
[8] Другой аспект настоящего изобретения состоит в предоставлении способа и устройства для выбора скорости сокращения/исключения в соответствии с длиной информационного слова в вещательной системе/системе связи.
[9] Другой аспект настоящего изобретения состоит в предоставлении способа и устройства для определения количества битов, которые необходимо исключить, в соответствии с длиной входного информационного слова в вещательной системе/системе связи.
Решение проблемы
[10] В соответствии с аспектом настоящего изобретения предоставляется способ для передачи информации в вещательной системе/системе связи. Способ включает в себя сравнение количества битов информационного слова, которое необходимо передать, с заранее установленным пороговым значением, определение первой пары параметров, если количество битов информационного слова меньше порогового значения, определение второй пары параметров, если количество битов информационного слова не меньше порогового значения, определение количества битов, которые необходимо исключить, на основе одной из первой пары параметров и второй пары параметров, и исключение определенного количества битов, которые необходимо исключить, относительно битов четности кодового слова, сформированного путем кодирования информационного слова.
[11] В соответствии с другим аспектом настоящего изобретения предоставляется устройство для передачи информации в вещательной системе/системе связи. Устройство включает в себя кодер для кодирования информационного слова, которое необходимо передать, и выведения кодового слова; контроллер для сравнения количества битов информационного слова с заранее установленным пороговым значением, определения первой пары параметров, если количество битов информационного слова меньше заранее установленного порогового значения, определения второй пары параметров, если количество битов информационного слова не меньше заранее установленного порогового значения, и определения количества битов, которые необходимо исключить, на основе одной из первой пары параметров и второй пары параметров; и исключающий блок для исключения определенного количества битов, которые необходимо исключить, относительно битов четности кодового слова.
[12] В соответствии с другим аспектом настоящего изобретения предоставляется способ для приема информации в вещательной системе/системе связи. Способ включает в себя сравнение количества битов информационного слова, переданного стороной передачи, с заранее установленным пороговым значением, определение первой пары параметров, если количество битов информационного слова меньше заранее установленного порогового значения, определение второй пары параметров, если количество битов информационного слова не меньше заранее установленного порогового значения, определение количества битов, которые необходимо исключить, на основе одной из первой пары параметров и второй пары параметров, формирование значений, соответствующих битам, исключенным стороной передачи, и заполнение сформированными значениями модулированного сигнала принятого сигнала, чтобы сформировать входные данные декодера, используя определенное количество битов, которые необходимо исключить, и декодирование входных данных декодера, чтобы восстановить биты информационного слова.
[13] В соответствии с другим аспектом настоящего изобретения предоставляется устройство для приема информации в вещательной системе/системе связи. Устройство включает в себя демодулятор для демодулирования принятого сигнала; контроллер для получения информации о количестве битов информационного слова, переданного от стороны передачи, сравнения количества битов информационного слова, переданного стороной передачи, с заранее установленным пороговым значением, определения первой пары параметров, если количество битов информационного слова меньше заранее установленного порогового значения, определения второй пары параметров, если количество битов информационного слова не меньше заранее установленного порогового значения, и определения количества битов, которые необходимо исключить, на основе одной из первой пары параметров и второй пары параметров; исключающий процессор для формирования значений, соответствующих битам, исключенным стороной передачи, используя определенное количество битов, которые необходимо исключить, и заполнения сформированными значениями выходного сигнала демодулятора; и декодер для приема и декодирования выходных значений исключающего процессора, чтобы восстановить биты информационного слова.
Краткое описание чертежей
[14] Вышеупомянутые и другие аспекты, признаки и преимущества некоторых вариантов осуществления настоящего изобретения станут более очевидными из нижеследующего подробного описания в сочетании с прилагаемыми чертежами, на которых:
[15] Фиг. 1 - график, иллюстрирующий изменение кодовой скорости в соответствии с вариантом осуществления настоящего изобретения;
[16] Фиг. 2 и 3 - графики, иллюстрирующие эффективность LDPC-кода в соответствии с вариантом осуществления настоящего изобретения;
[17] Фиг. 4 - график, иллюстрирующий изменение эффективной кодовой скорости в соответствии с вариантом осуществления настоящего изобретения;
[18] Фиг. 5 - график, иллюстрирующий эффективность LDPC-кода в соответствии с вариантом осуществления настоящего изобретения;
[19] Фиг. 6 - блок-схема последовательности операций, иллюстрирующая процедуру для исключения битов четности на основе длины информационных битов в соответствии с вариантом осуществления настоящего изобретения;
[20] Фиг. 7 - схема, иллюстрирующая структуру кадра для передачи двух типов битов четности в соответствии с вариантом осуществления настоящего изобретения;
[21] Фиг. 8 - схема, иллюстрирующая структуру LDPC-кода для поддержки передачи битов четности в соответствии с вариантом осуществления настоящего изобретения;
[22] Фиг. 9 - график, иллюстрирующий изменение эффективной кодовой скорости в соответствии с вариантом осуществления настоящего изобретения;
[23] Фиг. 10 - блок-схема последовательности операций, иллюстрирующая процедуру для определения количества двух типов битов четности в соответствии с вариантом осуществления настоящего изобретения;
[24] Фиг. 11 - блок-схема, иллюстрирующая сторону передачи в соответствии с вариантом осуществления настоящего изобретения; и
[25] Фиг. 12 - блок-схема, иллюстрирующая сторону приема в соответствии с вариантом осуществления настоящего изобретения.
Варианты осуществления изобретения
[26] Далее будут подробно описаны различные варианты осуществления настоящего изобретения со ссылкой на прилагаемые чертежи. Общеизвестные функции и структуры не будут описываться, если они могут затруднить понимание сущности настоящего изобретения. Кроме того, используемые в этом документе термины определяются на основе функций в настоящем изобретении и могут меняться в соответствии с пользователями, намерением оператора или установившейся практикой. Поэтому определения терминов следует выполнять в зависимости от содержания по всему описанию изобретения.
[27] Хотя нижеследующее описание настоящего изобретения основывается на системе цифрового наземного видеовещания 2-го поколения (DVB-T2), которая является Европейским стандартом цифрового вещания, и системе цифрового видеовещания следующего поколения на переносные устройства (DVB-NGH), которая стандартизируется в настоящее время, настоящее изобретение в равной степени применяется к другим системам.
[28] Более того, хотя нижеследующее описание управляет кодовой скоростью, соответствующей передаче сигнальной информации, настоящее изобретение также применимо к передаче другой информации.
ldpc
parity
ldpc
ldpc
parity
[29] На стороне передачи вещательной системы/системы связи LDPC-кодер принимает K информационных битов LDPC, формирует N битов четности и выводит N (=K+N) кодированных битов LDPC. В нижеследующем описании для удобства будет описываться ввод и вывод "битов", но такое же описание также применяется к вводу и выводу символов.
ldpc
sig
ldpc
sig
ldpc
sig
[30] Когда в кодер вводятся сигнальные биты переменной длины, сторона передачи может выполнять сокращение и/или исключение (в дальнейшем называемое "сокращением/исключением"). А именно, если длина информационных битов LDPC в LDPC-кодере равна K, и сигнальные биты, имеющие длину битов K, вводятся в LDPC-кодер, то сокращается (K-K) битов. В этом документе сокращение означает заполнение (K-K) "0"-ыми битами сигнальных битов для LDPC-кодирования, а после LDPC-кодирования - удаление заполненных "0"-ых битов, либо уменьшение размера матрицы контроля четности в LDPC-кодере, что обладает таким же эффектом, как сокращение на основе заполнения и удаления. Кроме того, исключение означает изъятие из передачи некоторых кодирующих битов, главным образом битов четности.
bch
bch
bch
ldpc
bch
ldpc
[31] Сторона передачи вещательной системы/системы связи может использовать два каскадных кодера. Например, кодер, который каскадирует код Боуза, Чоудхури, Хоквингема (BCH) с LDPC-кодом, то есть BCH/LDPC-кодер, принимает информационные биты BCH (информацию BCH или информационные биты), содержащие K битов, и выводит кодированные биты BCH (или кодовое слово BCH, или кодированный BCH-блок), содержащие N битов. N равно количеству информационных битов LDPC, K и N битов также могут называться информационными битами LDPC (или некодированным LDPC-блоком), которые являются информацией, введенной в LDPC-кодер. Кодированные биты BCH, то есть информационные биты LDPC, вводятся в LDPC-кодер и выводятся в виде кодированных битов LDPC, кодированного LDPC-блока или кодового слова LPDC, имеющего длину N.
sig
bch
sig
bch
sig
[32] Когда информационное слово, которое включает в себя сигнальные биты, имеющие переменную длину, вводится в кодер, сторона передачи выполняет сокращение/исключение по отношению к кодовому слову, выведенному из кодера. То есть сигнальные биты, имеющие длину битов K, вводятся в BCH/LDPC-кодер, и сокращается (K-K) битов. Как описано выше, сокращение означает, что (K-K) "0"-ых битов заполняются во входные сигнальные биты и кодируются по BCH/LDPC, а затем заполненные "0"-ые биты удаляются.
[33] Как описано выше, сокращение уменьшает кодовую скорость, так что когда увеличивается количество битов, которые необходимо сократить (то есть длина битов сокращения), эффективность кодирования повышается. Однако, когда кодируется сигнальная информация, предпочтительно, чтобы эффективность кодирования не менялась с длиной входной информации. То есть, когда мощность приема в приемнике постоянна, предпочтительно, чтобы эффективность не варьировалась с длиной входного информационного слова. Поэтому с помощью регулирования количества битов, которые необходимо исключить (то есть длины битов исключения) в соответствии с количеством битов, которые необходимо сократить, обеспечивается устойчивая эффективность кодирования. Количество битов, которые необходимо исключить, определяется в соответствии с длиной битов входного информационного слова, то есть количеством битов входного информационного слова, так что количество битов, которые необходимо исключить, зависит от количества битов входного информационного слова.
punc
[34] Ниже будут описываться варианты осуществления для определения входного параметра, используемого для исключения, то есть количества битов N, которые следует исключить.
punc
[35] В одном варианте осуществления N может вычисляться с использованием одного из Уравнений с (1) по (4).
bch
sig
punc
[36] Уравнение (1) используется, когда каскадируется BCH-код, а Уравнение (2) используется, когда BCH-код не каскадируется. То есть, когда BCH-код каскадируется, количество битов, которые следует сократить, равно (K-K), так что N может вычисляться с использованием Уравнения (1).
[37]
[38] … (1)
ldpc
sig
punc
[39] Когда BCH-код не каскадируется, количество битов, которые следует сократить, равно (K-K), так что N может вычисляться с использованием Уравнения (2).
[40]
[41] … (2)
bch
sig
ldpc
sig
bch
ldpc
ldpc
sig
[42] В Уравнениях (1) и (2) A указывает отношение количества битов, которые следует сократить, к количеству битов, которые необходимо исключить, а (K-K) и (K-K) указывают количество битов, которые следует сократить. K указывает количество информационных битов BCH (то есть длину информационных битов), введенных для формирования кодированных битов BCH, включающих в себя K битов, посредством BCH-кодирования. K указывает количество информационных битов LDPC, введенных для формирования кодированных битов LDPC. K указывает длину битов информационного слова, введенного в кодер, перед сокращением. B указывает поправочный коэффициент. Операция  указывает функцию "ближайшее меньшее целое" и означает наибольшее целое число, меньше либо равное x.
[43] Когда количество битов, которые необходимо исключить, вычисляется на основе Уравнений (1) или (2), можно получить кодовую скорость меньше, чем когда сокращение и исключение не выполняются. В вышеприведенном описании, если B равен 0, то его можно опустить.
punc
[44] В качестве альтернативы, когда N вычисляется с использованием Уравнений (3) или (4), можно получить кодовую скорость меньше, чем когда сокращение и исключение не выполняются.
bch
sig
punc
[45] Точнее говоря, когда BCH-код каскадируется, количество битов, которые следует сократить, равно (K-K), так что N может вычисляться с использованием Уравнения (3).
[46]
[47] … (3)
ldpc
sig
punc
[48] Когда BCH-код не каскадируется, количество битов, которые следует сократить, равно (K-K), так что N может вычисляться с использованием Уравнения (4).
[49]
[50] … (4)
bch
sig
ldpc
sig
bch
ldpc
ldpc
sig
sig_min
[51] В Уравнениях (3) и (4) A указывает отношение количества битов, которые необходимо сократить, к количеству битов, которые необходимо исключить, а (K-K) и (K-K) указывают количество битов, которые необходимо сократить. K указывает количество информационных битов BCH (то есть длину информационных битов), введенных для формирования кодированных битов BCH, состоящих из K битов, посредством BCH-кодирования. K указывает количество информационных битов LDPC, введенных для формирования кодированных битов LDPC. K указывает длину битов информационного слова, введенного в кодер, перед сокращением. B указывает поправочный коэффициент. K указывает длину битов самого короткого информационного слова среди информационных слов, которые можно ввести в кодер.
punc
parity
parity
ldpc
sig_min
[52] В Уравнениях (3) и (4) N меньше количества битов четности, N, только когда выполняется условие B<N-A(K-K).
punc
ldpc
ldpc
[53] В Уравнениях с (1) по (4) N может изменяться в соответствии с параметрами A и B. Соответственно, кодовая скорость может изменяться в соответствии с A и B. Когда вводится K битов и выводится N кодированных битов, кодовая скорость LDPC-кода, R, может вычисляться с использованием Уравнения (5).
[54]  … (5)
sig
eff
[55] Для K битов входного информационного слова эффективная кодовая скорость R после сокращения и исключения вычисляется с использованием Уравнения (6).
[56]  … (6)
bch_parity
[57] В Уравнении (6) N указывает количество битов четности BCH-кода, которое равно 0, когда BCH-код не используется.
bch
ldpc
ldpc
[58] Фиг. 1 - график, иллюстрирующий изменение эффективной кодовой скорости в соответствии с вариантом осуществления настоящего изобретения. В частности, фиг. 1 иллюстрирует изменение кодовой скорости для K=2100, K=2160 и N=8640, когда A=1,35 и B=3320 применяются в Уравнении (3), и когда A=1,32 и B=3320 применяются в Уравнении (3). Как показано, кодовая скорость для передачи информации меняется вместе с A, то есть когда A увеличивается, кодовая скорость также увеличивается.
[59] Фиг. 2 иллюстрирует частоту появления ошибочных кадров (FER) кодового слова относительно различных длин информационных битов: 280, 396, 880, 1350, 1550, 1670 и 1900 для A=1,35 и B=3320.
sig
[60] Ссылаясь на фиг. 2, когда количество входных информационных битов, K, равно 280, возникает снижение эффективности. Поэтому для FER=10e-4 разница эффективности между наилучшей эффективностью и наихудшей эффективностью составляет 0,7 дБ.
[61] Фиг. 3 иллюстрирует FER кодового слова относительно различных длин информационных битов: 280, 396, 880, 1350, 1550, 1670, 1900 для A=1,32 и B=3320.
sig
[62] Ссылаясь на фиг. 3, кодовая скорость меньше таковой на фиг. 2, так что достигается повышение общей эффективности. В частности, когда количество входных информационных битов, K, равно 1350, эффективность гораздо лучше, чем в других случаях. Также видно, что для FER=10e-4 разница эффективности между наилучшей эффективностью и наихудшей эффективностью составляет 0,7 дБ.
[63] Как описано выше, предпочтительно, чтобы эффективность кодирования не сильно варьировалась с длиной входных информационных битов. Таким образом, необходим способ для регулирования A и B в Уравнениях с (1) по (4) в соответствии с длиной входных информационных битов.
punc
[64] Поэтому в соответствии с вариантом осуществления настоящего изобретения N определяется с использованием Уравнений (7) и (8).
[65] … (7)
[66] … (8)
1
1
2
2
[67] В Уравнениях (7) и (8) разные значения A и B, то есть A и B или A и B, используются в соответствии с длиной входных информационных битов.
1
[68] Если B является целым числом, то Уравнение (7) можно привести к следующему Уравнению (7a).
[69] … (7a)
1
[70] Если A=C+D (где C - целое число, а D - вещественное число), то Уравнение (7) можно привести к следующему Уравнению (7b).
[71]
[72] … (7b)
[73] Также Уравнение (8) можно изменить аналогично Уравнениям (7a) и (7b).
th
th
[74] В Уравнениях (7) и (8) разделяется случай длины входных информационных битов меньше заранее установленного порогового значения K и случай длины входных информационных битов больше порогового значения K. Однако для разделения случая длины входных информационных битов может использоваться множество пороговых значений, так что могут использоваться две или более пары A и B.
th
punc
th
1
1
2
2
sig
th
punc
[75] K можно определить опытным путем, чтобы не вызывать разницы в эффективности кодирования с N. В частности, значение, соответствующее случаю, где эффективность относительно хорошая, или случаю, где эффективность относительно плохая, определяется как K. К тому же разные пары параметров (A, B) и (A, B) определяются так, что для K=K значения N равны друг другу.
1
2
1
2
[76] Как описано выше, количество битов, которые необходимо исключить, предпочтительно регулируется в соответствии с количеством битов, которые необходимо сократить, и количество битов, которые необходимо сократить, определяется в соответствии с длиной битов входного информационного слова. Таким образом, A и A, указывающие отношения количества битов, которые необходимо сократить, к количеству битов, которые необходимо исключить, могут быть постоянными значениями, определенными в соответствии с длиной битов входного информационного слова. Поэтому B и B могут определяться как постоянные значения.
punc
punc
[77] Как только N определяется, как описано выше, сторона передачи исключает биты четности из кодированных битов, сформированных путем кодирования входных информационных битов, с помощью N.
[78] Фиг. 4 - график, иллюстрирующий изменение эффективной кодовой скорости в соответствии с вариантом осуществления настоящего изобретения, где A=1,35 и B=3320 в Уравнении (3), и A=1,32 и B=3320 в Уравнении (3) сравниваются с использованием Уравнений (7) и (8), что помечается как "Предложено".
bch
ldpc
ldpc
1
1
2
2
th
sig
th
[79] В частности, "Предложено" указывает, что K=2100, K=2160, N=8640, A=1,3, B=3357, A=1,35, B=3320 и K=1350 применяются в Уравнении (7). Как проиллюстрировано на фиг. 4, когда K больше 1350, что равно K, "Предложенный" случай показывает такую же кодовую скорость, как и при A=1,35 и B=3320 в Уравнении (3).
[80] Фиг. 5 - график, иллюстрирующий FER в соответствии с вариантом осуществления настоящего изобретения. В частности, фиг. 5 иллюстрирует характеристику FER относительно различных длин информационных битов: 280, 396, 880, 1350, 1550, 1670 и 1900.
[81] Ссылаясь на фиг. 5, для длины входных информационных битов в 280 кодовая скорость меньше проиллюстрированной на фиг. 2, так что эффективность лучше. Для длины входных информационных битов в 1350 кодовая скорость больше проиллюстрированной на фиг. 3, так что возникает снижение эффективности. Поэтому разница общей эффективности составляет 0,3 дБ, и разница эффективности кодирования уменьшается по сравнению с фиг. 2 и 3.
punc
punc
punc_temp
punc
[82] В вышеприведенном описании количество битов N, которые необходимо исключить, вычисляется с использованием вышеупомянутых уравнений. Однако в нижеследующем описании значение, полученное с использованием вышеупомянутых уравнений, предполагается промежуточным значением N, то есть промежуточным количеством битов N, которые необходимо исключить, и посредством нескольких процессов N получается точнее.
punc
punc
punc_temp
[83] В соответствии с вариантом осуществления настоящего изобретения сторона передачи при выполнении исключения с использованием N может точнее регулировать N в соответствии с дополнительными параметрами, например количеством битов четности BCH, порядком модуляции и т. п. Ниже будет описываться процедура для вычисления окончательного количества битов, которые необходимо исключить, с использованием N.
[84] Этап 1:
punc_temp
[85] Промежуточное количество битов N, которые необходимо исключить, вычисляется с использованием Уравнения (9), которое практически такое же, как вышеописанное Уравнение (7) и связанное с ним описание.
[86] …(9)
1
1
2
2
[87] Используется LDPC-код, каскадированный с BCH-кодом, и в Уравнении (9) используются значения (A, B)=(1,3, 3357) и (A, B)=(1,35, 3320) из фиг. 4.
[88] Этап 2:
post_temp
punc_temp
[89] Промежуточное количество битов N, которые необходимо кодировать, вычисляется с использованием N, как показано в Уравнении (10).
[90]  …(10)
sig
bch_parity
ldpc_parity_ext_4K
[91] В Уравнении (10) K указывает количество входных информационных битов, как описано выше, и может указывать, например, количество битов сигнальной информации. N указывает количество битов четности BCH, а N указывает постоянное значение, определенное в соответствии с типом LDPC-кода.
[92] Этап 3:
post_temp
[93] Принимая во внимание N и порядок модуляции, окончательное количество битов, которые необходимо кодировать (количество битов каждого LDPC-блока), вычисляется с использованием Уравнения (11a):
[94] …(11a)
MOD
[95] В Уравнении (11a) η указывает порядок модуляции, который равен 1, 2, 4 и 6 для двухпозиционной фазовой манипуляции (BPSK), квадратурной PSK (QPSK), 16-позиционной квадратурной амплитудной модуляции (16-QAM) и 64-позиционной QAM (64-QAM) соответственно.
post
post
[96] Определение количества кодированных битов каждого блока информационного слова, N, как показано в Уравнении (11a), заставляет N быть величиной, кратной количеству столбцов в блочном перемежителе. Блочный перемежитель, хотя не показан и дополнительно не описан, используется, когда биты каждого LDPC-блока позже перемежаются побитово.
[97] Когда блочный перемежитель не используется, например, когда используются только BPSK и QPSK, Уравнение (11a) можно преобразовать в Уравнение (11b).
[98] …(11b)
[99] Этап 4:
punc
[100] Количество битов N, которые необходимо исключить из битов четности каждого LDPC-блока, вычисляется с использованием Уравнения (12).
punc
punc_temp
post
post_temp
[101] N = N - (N - N) …(12)
[102] Фиг. 6 - блок-схема последовательности операций, иллюстрирующая процедуру для исключения битов четности на основе длины входных информационных битов в соответствии с вариантом осуществления настоящего изобретения.
1
1
2
2
1
1
2
2
[103] Ссылаясь на фиг. 6, на этапе 600 определяется количество входных информационных битов, включая сигнальную информацию для передачи (то есть длина входных информационных битов). На этапе 602 сторона передачи проверяет параметры для вычисления количества битов, которые необходимо исключить, то есть длины битов исключения. А именно, сторона передачи определяет, выбрать ли (A, B) или (A, B), в соответствии с длиной входных информационных битов, используя Уравнения (7) и (8). Хотя и не показано, одна из двух или более заранее установленных пар параметров может выбираться в соответствии с длиной входных информационных битов. В качестве альтернативы на этапе 602 сторона передачи может получить значения параметров (A, B)=(1,3, 3357) или (A, B)=(1,35, 3320), которые необходимо использовать в Уравнении (9), в соответствии с результатом сравнения длины входных информационных битов с заранее установленным пороговым значением, равным 1350.
[104] На этапе 604 количество битов четности, которые необходимо исключить (то есть длина битов четности к исключению), вычисляется на основе определенных параметров, например, используя Уравнения 7 и 8 или Уравнения с (9) по (12). На этапе 606 биты четности кодового слова исключаются на основе вычисленной длины битов четности к исключению.
[105] Биты четности, сформированные по отношению к сигнальным битам, которые являются входными информационными битами, могут передаваться распределенным образом посредством того же кадра, что и кадр, в котором передаются сигнальные биты, и предыдущего кадра. Биты четности, переданные посредством того же кадра, что и кадр, который переносит сигнальные биты, в этом документе будут называться первой четностью, а биты четности, переданные посредством предыдущего кадра, в этом документе будут называться второй четностью или дополнительной четностью.
[106] Фиг. 7 - схема, которая иллюстрирует структуру кадра для передачи двух типов битов четности в соответствии с вариантом осуществления настоящего изобретения.
[107] Ссылаясь на фиг. 7, сигнальные биты Уровня-1 передаются посредством i-го кадра 702; первая четность 710, сформированная для сигнальных битов, передается посредством i-го кадра 702 вместе с сигнальными битами; и дополнительная четность 712 передается посредством (i-1)-го кадра 700.
[108] В соответствии с вариантом осуществления настоящего изобретения сторона приема выполняет декодирование на основе сигнальных битов и первой четности 710, принятой посредством i-го кадра 702. Если декодирование терпит неудачу, то сторона приема также выполняет декодирование с использованием дополнительной четности 712, принятой посредством (i-1)-го кадра 700.
[109] В соответствии с другим вариантом осуществления настоящего изобретения, если декодирование относительно сигнальных битов и первой четности 710 терпит неудачу, то сторона приема определяет, что декодирование относительно сигнальных битов терпит неудачу, сохраняет дополнительную четность, включенную в i-ый кадр 702, а затем принимает (i+1)-ый кадр.
[110] В соответствии с еще одним вариантом осуществления настоящего изобретения сторона приема всегда сохраняет дополнительную четность 712, принятую посредством (i-1)-го кадра 700, и выполняет декодирование на основе сигнальных битов и первой четности 710, принятой посредством i-го кадра 702, и сохраненной дополнительной четности 712.
[111] Ниже будет подробнее описываться способ для определения количества битов дополнительной четности.
[112] В соответствии с вариантом осуществления настоящего изобретения количество битов дополнительной четности может выражаться с использованием Уравнения (13).
[113]  …(13)
l
i
i
i
tx_parity
tx_parity
parity
punc
[114] В Уравнении (13) α·I указывает отношение количества битов первой четности к количеству битов дополнительной четности, где α может быть постоянным значением, I может выбираться между 0 и L-1, и L1 указывает отношение дополнительной четности L1. I может передаваться посредством отдельной сигнализации "L1_AP_RATIO". Когда I=0, биты дополнительной четности не используются. N указывает количество битов четности, переданных посредством того же кадра, что и кадр для информационного слова (то есть битов первой четности), и также может означать количество битов четности, которые необходимо фактически передать. В этом случае N может вычисляться в виде N - N.
[115] Фиг. 8 - схема, иллюстрирующая LDPC-код для поддержки передачи четности в соответствии с вариантом осуществления настоящего изобретения.
ldpc
parity
IR
parity
IR
[116] Ссылаясь на фиг. 8, кодовое слово LPDC включает в себя K информационных битов 800 LDPC, N битов 802 четности и M битов 804 четности с нарастающей избыточностью (IR). Для удобства N битов 802 четности и M битов 804 четности с IR в этом документе вместе называются битами четности. Структура LDPC-кода, проиллюстрированная на фиг. 8, разрабатывается с учетом битов 802 четности. Поэтому при исключении биты 804 четности с IR исключаются. LDPC-код из фиг. 8 может быть выражен в виде битов четности без установления различий между битами 802 четности и битами 804 четности с IR.
[117] Чтобы кодировать сигнальные биты 806, информационные биты 800 LDPC могут включать в себя сигнальные биты 806, биты 807 четности для BCH-кода и "0"-ые заполняющие биты 808 для сокращения. Биты 802 четности и биты 804 четности с IR включают в себя неисключенные биты 810 четности и исключенные биты 812 четности. В этом документе точное положение (то есть индекс) каждого бита не является существенным для предмета настоящего изобретения, а именно, какие биты между битами 802 четности и битами 804 четности с IR нужно исключать, а какие биты между ними исключать не нужно. Соответственно, конкретный шаблон исключения в этом документе описываться не будет.
[118] Биты 807 четности BCH-кода существуют, когда используется каскадный код из BCH-кода и LDPC-кода, и биты 807 четности BCH будут отброшены, когда используется только LDPC-код.
[119] Сигнальные биты 806, биты 807 четности BCH и неисключенные биты 810 четности образуют первую часть 814, которая передается позже посредством i-го кадра 702, как проиллюстрировано на фиг. 7. Некоторые из исключенных битов 812 четности образуют дополнительную четность 816, которая передается позже посредством (i-1)-го кадра 700, как проиллюстрировано на фиг. 7. То есть некоторые из исключенных битов 812 четности являются тем же самым, что и дополнительные четности 807 и 712.
[120] Дополнительная четность 708 может определяться разными способами. Например, исключенные биты 812 четности предпочтительно могут выбираться в качестве дополнительной четности.
bch
ldpc
ldpc
IR
ldpc
ldpc
ldpc
IR
ldpc
ldpc
ldpc
punc
[121] Для K=2100, K=2160, N=4320 и M=4320, R=K/N=1/2 и R=K/(N+M)=1/4. В этом случае в соответствии с вариантом осуществления настоящего изобретения N может вычисляться на основе Уравнения 7 с использованием Уравнения (14) ниже.
[122] …(14)
1
1
2
2
th
punc
[123] В Уравнении (14) A=1,3, B=3357, A=1,35, B=3320 и K=1350. Поэтому из битов 802 четности и битов 804 четности с IR исключается N битов четности на основе Уравнения (14).
punc
punc_temp
[124] В соответствии с другим вариантом осуществления настоящего изобретения можно исключить N битов четности, полученных на основе N в Уравнении (9) с использованием Уравнений с (10) по (12).
punc
sig
bch_parity
parity
IR
punc
sig
bch_parity
n
[125] Точные значения параметров, используемые для вычисления N, можно определить в соответствии со схемой модуляции, используемой для передачи, и количеством символов мультиплексирования с ортогональным частотным разделением каналов (OFDM). Например, когда 2-квадратурная амплитудная модуляция (QAM) используется в качестве схемы модуляции, количество битов (K+N+N+M-N), которые необходимо передавать, является величиной, кратной n. В этом документе K указывает количество входных битов сигнальной информации, N указывает количество битов четности BCH-кода, а n указывает порядок схемы модуляции.
[126] Количество битов дополнительной четности 712 из фиг. 7 или дополнительной четности 816 из фиг. 8 может вычисляться с использованием Уравнения (15).
[127]  …(15)
0
1
2
3
[128] В Уравнении (15) I=0, I=1, I=2 и I=3. Кроме того, α=0,35 применяется в Уравнении (13), где α является значением, выбранным, чтобы удовлетворять Уравнению (16) ниже.
[129]
[130] …(16)
tx_parity
add_parity
l
L-1
sig
sig_max
tx_parity
add_parity
parity
IR
[131] То есть α определяется как максимальное значение среди значений, в которых сумма количества битов первой четности, N, и количества битов дополнительной четности, N, которые передаются, когда I является максимальным значением I и K является максимальной длиной среди входных информационных битов, K, то есть (N + N), является максимальной, и эта сумма меньше (N + M).
sig_max
punc
tx_parity
l
L-1
3
add_parity
tx_parity
add_parity
parity
IR
[132] Когда максимальная длина среди входных информационных битов, K, равна 2100, N=3320, так что N=3160, а когда I является максимальным значением I=I=3, N=0,35×3×3160 = 3318, так что N + N=6478, что меньше N + M=6480.
add_parity
add_parity
[133] Ниже будет описываться вариант осуществления для получения более точного N с учетом схемы модуляции, используемой для передачи на основе N, полученной посредством вышеупомянутых уравнений.
parity
IR
add_parity
parity
IR
[134] Уравнение (16) предполагает, что используется схема модуляции BPSK. То есть α определяется так, что количество битов первой четности и количество битов дополнительной четности, переданных при использовании схемы модуляции BPSK, меньше N+M. Поэтому, когда используется другая схема модуляции, например QPSK, 16-QAM или 64-QAM, необходима поправка относительно N, чтобы количество битов первой четности и количество битов дополнительной четности было меньше N + M. Поэтому количество промежуточных битов дополнительной четности можно получить с использованием Уравнения (17).
[135]  …(17)
i
[136] В Уравнении (17) K указывает отношение дополнительной четности L1 и является другим выражением I из Уравнений (13) и (15). В соответствии с вариантом осуществления настоящего изобретения K может передаваться от передатчика к приемнику посредством сигнализации "L1_AP_RATIO". Например, "L1_AP_RATIO" является 2-битным параметром, и когда этот параметр равен "00", K=0; для параметра "01" K=1; K=2 для параметра "10"; и K=3 для параметра "11".
add_parity_temp
[137] Принимая во внимание N из Уравнения (17) и порядок модуляции, окончательное количество битов дополнительной четности можно вычислить с использованием Уравнения (18a).
[138]  …(18a)
MOD
[139] В Уравнении (18a) η указывает порядок модуляции, который равен 1, 2, 4 и 6 для BPSK, QPSK, 16-QAM и 64-QAM соответственно.
add_parity
add_parity
[140] Количество битов дополнительной четности, N, регулируется в Уравнении (18a), чтобы предписать N быть величиной, кратной количеству столбцов в блочном перемежителе. Блочный перемежитель используется, когда каждый бит дополнительной четности перемежается побитно.
[141] Когда блочный перемежитель не используется, например, когда используются только BPSK и QPSK, Уравнение (18a) можно преобразовать в Уравнение (18b).
[142]  …(18b)
add_parity
[143] N определяется в соответствии с количеством символов OFDM, используемых для передачи.
add_parity
add_parity
[144] Информация о количестве битов дополнительной четности может передаваться от передатчика приемнику посредством сигнального параметра "L1_AP_SIZE". Если для передачи используется множество кодированных LDPC-блоков, то L1_AP_SIZE указывает произведение количества кодированных блоков и N. Например, когда используются два кодированных блока, "L1_AP_SIZE" может указывать 2×N. Приемник может узнать количество битов дополнительной четности из этого сигнального параметра.
[145] Фиг. 9 - график, иллюстрирующий кодовую скорость, когда количество битов дополнительной четности вычисляется с использованием Уравнения (15), в соответствии с вариантом осуществления настоящего изобретения.
[146] В частности, кодовая скорость вычисляется с использованием Уравнения (19).
[147]  …(19)
tx_parity
ldpc
IR
punc
punc
add_parity
[148] В Уравнении (19) N указывает количество битов четности в первой части 814 из фиг. 8, и N+ M- N=6480-N. N указывает количество битов дополнительной четности в части 816 из фиг. 8.
0
1
2
3
[149] На фиг. 9 Дополнительная четность (AP)=0 соответствует кодовой скорости для I=0, при которой дополнительная четность не используется, AP=1 соответствует кодовой скорости для I=1, AP=2 соответствует кодовой скорости для I=2, и AP=3 соответствует кодовой скорости для I=3.
[150] В соответствии с другим вариантом осуществления настоящего изобретения биты 804 четности с IR в LDPC-коде на фиг. 8 могут использоваться выборочно. То есть биты 802 четности предпочтительно формируются для битов входного информационного слова, а биты 804 четности с IR могут формироваться, только когда необходима четность с IR, посредством этого повышая эффективность кодирования/декодирования.
punc
[151] Как описано выше, биты 802 четности предпочтительно формируются для входных информационных битов, и для битов 802 четности N может вычисляться на основе Уравнения (7), как показано в Уравнении (20).
[152] …(20)
punc
punc
punc
IR
punc
[153] В Уравнении (20), если N является положительным целым числом, то формируются только биты 802 четности, и исключается только N битов четности из битов 802 четности. Однако, если N является отрицательным значением, то формируются биты 802 четности и биты 804 четности с IR, а затем исключается только (M + N) битов из битов 804 четности с IR.
punc
[154] В соответствии с другим вариантом осуществления настоящего изобретения исключается N (полученное с использованием Уравнений с (10) по (12), на основе Уравнения (20)) битов четности.
[155] Фиг. 10 - блок-схема последовательности операций, иллюстрирующая процедуру для определения количества двух типов битов четности в соответствии с вариантом осуществления настоящего изобретения.
l
tx_parity
l
l
[156] Ссылаясь на фиг. 10, на этапе 1000 количество битов четности, которые необходимо исключить, вычисляется с использованием Уравнений (7) и (8) или Уравнений с (9) по (12). На этапе 1002 определяются параметры α, I и N, которые используются в Уравнении (13), (15) и (17). На этапе 1002 могут использоваться уже определенные α или I, и I выражается в виде K в Уравнениях (17) и (18). Как описано выше, K может указываться отдельной сигнализацией "L1_AP_RATIO".
add_parity
[157] На этапе 1004 количество битов дополнительной четности, N, определяется на основе Уравнения (13) или Уравнений (17) и (18), используя параметры, определенные на этапе 1002. На этапе 1006 биты дополнительной четности конфигурируются в соответствии с вычисленным количеством битов дополнительной четности.
[158] Фиг. 11 - блок-схема стороны передачи в соответствии с вариантом осуществления настоящего изобретения.
[159] Ссылаясь на фиг. 11, сторона передачи включает в себя кодер 1101, исключающий блок 1103, контроллер 1105, модулятор 1107, радиочастотный (РЧ) процессор 1109 и, выборочно, блок 1111 конфигурирования дополнительной четности.
bch
ldpc
ldpc
[160] Кодер 1101 выводит кодированные биты, сформированные путем кодирования битов информационного слова для передачи. Например, когда используется BCH/LDPC-код, кодер 1101 кодирует информационные биты BCH, содержащие K битов, чтобы сформировать кодовое слово BCH, содержащее K битов. После этого кодер 1101 выполняет LDPC-кодирование над кодовым словом BCH, соответственно формируя и выводя кодовое слово LPDC, содержащее N битов.
ldpc
IR
[161] В качестве альтернативы кодер 1101 формирует и выводит кодовое слово LPDC, содержащее (N + M) битов.
bch
bch
sig
sig
bch
sig
[162] Хотя и не проиллюстрировано, информационные биты BCH, содержащие K битов, могут конфигурироваться путем заполнения (K - K) "0"-ыми битами K входных информационных битов. Заполненные (K - K) "0"-ых битов не должны передаваться.
bch
sig
[163] Исключающий блок 1103 исключает кодовое слово, предоставленное от кодера 1101, в соответствии с шаблоном исключения и длиной битов исключения (K - K), которые предоставляются от контроллера 1105. Контроллер 1105 вычисляет длину битов исключения в соответствии с количеством информационных битов для управления исключающим блоком 1103. Например, контроллер 1105 определяет A и B в соответствии с количеством входных информационных битов (или количеством сигнальных битов) для передачи на стороне передачи и предоставляет определенные A и B исключающему блоку 1103.
[164] В качестве альтернативы контроллер 1105 получает количество битов, которые необходимо исключить, из определенных параметров A и B и предоставляет исключающему блоку 1103 полученное количество битов, которые необходимо исключить. Модулятор 1107 в соответствии с соответствующей схемой модуляции модулирует и выводит сигнал, предоставленный от исключающего блока 1103. РЧ-блок 1109 преобразует модулированный сигнал, предоставленный от модулятора 1107, в высокочастотный сигнал и передает высокочастотный сигнал посредством антенны.
[165] Если должны передаваться биты дополнительной четности, то контроллер 1105 определяет количество битов дополнительной четности, как проиллюстрировано на фиг. 10, и предоставляет определенное количество битов дополнительной четности блоку 1111 конфигурирования дополнительной четности. Блок 1111 конфигурирования дополнительной четности конфигурирует биты дополнительной четности и предоставляет их модулятору 1107. Следует отметить, что дополнительные четности, сформированные в текущем кадре, передаются посредством предыдущего кадра.
ldpc
ldpc
ldpc
sig
sig
bch
sig
bch
[166] Предполагая LDPC-кодирование (N, K), (K - K) битов сокращается для длины входных информационных битов K. Если каскадируется BCH-код, то (K - K) битов сокращается для длины информационных битов BCH K.
[167] Фиг. 12 - блок-схема стороны приема в соответствии с вариантом осуществления настоящего изобретения.
[168] Ссылаясь на фиг. 12, сторона приема включает в себя РЧ-блок 1200, демодулятор 1202, сокращающий/исключающий процессор 1204, декодер 1206, контроллер 1208 и, выборочно, блок 1210 обработки дополнительной четности.
[169] РЧ-блок 1200 принимает сигнал, переданный от РЧ-блока 1109 стороны передачи, и предоставляет этот сигнал демодулятору 1202.
[170] Демодулятор 1202 демодулирует сигнал, предоставленный от РЧ-блока 1200, с использованием схемы демодуляции, соответствующей схеме модуляции, использованной в модуляторе 1107 стороны передачи. Например, демодулятор 1202 получает логарифмическое отношение правдоподобия (LLR) путем логарифмирования отношения вероятности того, что каждый бит равен 1, к вероятности того, что каждый бит равен 0, для каждого из сокращенных/исключенных кодированных битов и битов дополнительной четности, переданных от модулятора 1107, и предоставляет полученное LLR сокращающему/исключающему процессору 1204 и блоку 1210 обработки дополнительной четности. Процессор 1201 дополнительной четности является необязательным в том, что он не используется, когда не принимается дополнительная четность.
[171] Сокращающий/исключающий процессор 1204 принимает выходной сигнал демодулятора 1202, формирует значения, соответствующие сокращению и исключению по отношению к битам, сокращенным и исключенным стороной передачи, и заполняет этими значениями выходной сигнал демодулятора 1202. Например, для сокращенного бита значение LLR равно (+) или (-) максимальному значению среди входных значений декодера, а для исключенного бита значение LLR равно "0". Сокращающий/исключающий процессор 1204 принимает от контроллера 1208 информацию о количестве сокращенных и исключенных битов и индексе. То есть контроллер 1208 вычисляет длину битов исключения в соответствии с количеством информационных битов кодера 1101 стороны передачи и управляет сокращающим/исключающим процессором 1204.
[172] Например, контроллер 1208 определяет A и B в соответствии с количеством битов сигнальной информации для передачи на стороне передачи, как проиллюстрировано на фиг. 6, и предоставляет определенные A и B сокращающему/исключающему процессору 1204.
[173] В качестве альтернативы контроллер 1208 получает количество битов, которые необходимо исключить, из определенных параметров A и B и предоставляет сокращающему/исключающему процессору 1204 полученное количество битов, которые необходимо исключить. Информация о количестве входных информационных битов, введенных в кодер стороны передачи, может передаваться контроллеру 1208 приемника посредством, например, дополнительной сигнализации.
ldpc
ldpc
IR
ldpc
bch
[174] Декодер 1206 принимает и декодирует выходные значения сокращающего/исключающего процессора 1204, чтобы восстановить биты информационного слова. Например, когда используется BCH/LDPC-код, декодер 1206 принимает N или (N+M) значений LLR и выполняет LDPC-декодирование над ними, чтобы восстановить K битов, а затем восстанавливает K битов информационного слова посредством BCH-декодирования.
[175] Когда передаются биты дополнительной четности, контроллер 1208 определяет количество битов дополнительной четности, как проиллюстрировано на фиг. 10, и предоставляет определенное количество битов дополнительной четности блоку 1210 обработки дополнительной четности. Блок 1210 обработки дополнительной четности принимает от демодулятора 1202 значения LLR для битов дополнительной четности, сформированных стороной передачи, и предоставляет значения LLR декодеру 1206. Декодер 1206 выполняет декодирование с использованием значений, предоставленных от сокращающего/исключающего процессора 1204, и значений, предоставленных от блока 1210 обработки дополнительной четности. Следует отметить, что дополнительные четности, принятые в текущем кадре, используются при декодировании следующего кадра в соответствии с обработкой на передатчике. То есть при декодировании кода, принятого в текущем кадре, используются биты дополнительной четности, принятые в предыдущем кадре.
[176] В соответствии с вышеописанными вариантами осуществления настоящего изобретения с помощью адаптивного выбора скорости сокращения/исключения на основе информации о состоянии канала, необходимой в вещательной системе/системе связи, поддерживается сходная эффективность независимо от длины информационного слова, посредством этого поддерживая стабильность системы.
[177] Несмотря на то, что настоящее изобретение подробно показано и описано со ссылкой на его некоторые варианты осуществления, средним специалистам в данной области техники будет понятно, что в нем могут быть сделаны различные изменения в форме и деталях без отклонения от сущности и объема настоящего изобретения, которые определены нижеследующей формулой изобретения и ее эквивалентами.