УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА СИГНАЛА И СПОСОБ ПЕРЕДАЧИ И ПРИЕМА СИГНАЛА
DEVICE TO TRANSFER AND RECEIVE SIGNAL AND METHOD TO TRANSFER AND RECEIVE SIGNAL

ОБЛАСТЬ ТЕХНИКИ, К КОТОРОЙ ОТНОСИТСЯ ИЗОБРЕТЕНИЕ
Настоящее изобретение относится к способу передачи и приема сигнала и к устройству для передачи и приема сигнала, а более конкретно, к способу передачи и приема сигнала и к устройству для передачи и приема сигнала, которые могут улучшать эффективность передачи данных.
ПРЕДШЕСТВУЮЩИЙ УРОВЕНЬ ТЕХНИКИ
Когда была разработана технология цифрового широковещания, пользователи стали принимать изображения движущихся объектов высокой четкости (HD). При непрерывной разработке алгоритмов сжатия и высокой эффективности аппаратных средств в будущем пользователям будут обеспечены лучшие условия. Система цифрового телевидения (DTV) может принимать цифровой широковещательный сигнал и обеспечивать пользователям множество дополнительных услуг, а также видеосигнал и аудиосигнал.
С развитием технологии цифрового широковещания увеличиваются требования к услугам, таким как передача видеосигнала и аудиосигнала, и постепенно увеличивается размер данных, необходимых пользователем, или количество каналов телевизионного вещания.
СУЩНОСТЬ ИЗОБРЕТЕНИЯ
Техническая задача
Когда была разработана технология цифрового широковещания, пользователи стали принимать изображения движущихся объектов высокой четкости (HD). При непрерывной разработке алгоритмов сжатия и высокой эффективности аппаратных средств в будущем пользователям будут обеспечены лучшие условия. Система цифрового телевидения (DTV) может принимать цифровой широковещательный сигнал и обеспечить пользователям множество дополнительных услуг, а также видеосигнал и аудиосигнал.
С развитием технологии цифрового широковещания требования к услугам, таким как передача видеосигнала и аудиосигнала, увеличиваются, и постепенно увеличивается размер данных, необходимых пользователям, или количество каналов телевизионного вещания.
Техническое решение
Задачей настоящего изобретения является обеспечение способа передачи и приема сигнала и устройства для передачи и приема сигнала, которые могут улучшить эффективность передачи данных.
Другой задачей настоящего изобретения является обеспечение способа передачи и приема сигнала и устройства для передачи и приема сигнала, которые могут улучшить возможности исправления ошибок для битов, которые формируют услугу.
Соответственно, настоящее изобретение направлено на способ передачи и приема сигнала и на устройство для передачи и приема сигнала, которые по существу решают одну или большее количество задач, существующих из-за ограничений и недостатков соответствующего уровня техники.
Для решения этих задач и получения других преимуществ и в соответствии с задачей изобретения, которое воплощено и подробно описано в данном документе, обеспечивают способ передачи сигнала. Данный способ включает в себя преобразование (S110) потока услуги в канал физического уровня (PLP), распределение (S150) PLP в кадре сигнала и размещение в начальной части кадра сигнала преамбулы, включающей в себя первый пилот-сигнал, преобразование (S160) кадра сигнала во временную область согласно схеме ортогонального частотного мультиплексирования (OFDM), добавление (S170) в первый пилот-сигнал циклического префикса, полученного с помощью сдвига частоты первой части полезной части первого пилот-сигнала, и циклического суффикса, полученного с помощью сдвига частоты второй части указанной полезной части первого пилот-сигнала, и передачу (S180) кадра сигнала, включающего в себя первый пилот-сигнал, по меньшей мере по одному радиочастотному (РЧ) каналу.
Первый пилот-сигнал может иметь структуру согласно следующему уравнению:
j2πf
t
SH
B = одна часть (A) · e
j2πf
t
SH
C = другая часть (A) · e  ,
SH
где A обозначает подходящую часть первого пилот-сигнала, B обозначает циклический префикс, C обозначает циклический суффикс, и f обозначает элемент сдвига частоты.
Первая часть может быть передней частью полезной части первого пилот-сигнала, а вторая часть может быть задней частью полезной части первого пилот-сигнала.
В другом аспекте настоящего изобретения обеспечивают способ приема сигнала. Данный способ включает в себя прием (S210) сигнала в первом диапазоне частот, идентификацию (S220) в принимаемом сигнале первого пилот-сигнала, включающего в себя циклический префикс, полученный с помощью сдвига частоты первой части полезной части первого пилот-сигнала; и циклический суффикс, полученный с помощью сдвига частоты второй части полезной части первого пилот-сигнала, демодулирование (S220) кадра сигнала, включающего в себя канал физического уровня (PLP), в который поток услуги преобразован с помощью схемы ортогонального частотного мультиплексирования (OFDM), используя информацию, установленную в первом пилот-сигнале, анализ (S230) кадра сигнала и получение PLP, и получение (S240) потока услуги из PLP.
Демодулирование кадра сигнала включает в себя определение временного сдвига и относительного сдвига частоты принимаемого сигнала, используя циклический префикс и циклический суффикс; и компенсацию определенных сдвигов.
В другом аспекте настоящего изобретения обеспечивают устройство для передачи сигнала. Устройство включает в себя блок (120) кодирования и модуляции, выполненный с возможностью кодирования с исправлением ошибок потока услуги и для перемежания кодированного с исправлением ошибок потока услуги, блок (130) формирования кадров, выполненный с возможностью сопоставления битов перемежаемого потока услуги с символами канала физического уровня (PLP), распределение PLP кадру сигнала и размещение преамбулы, включающей в себя первый пилот-сигнал, в начальной части кадра сигнала, модулятор (150a), выполненный с возможностью преобразования кадра сигнала во временную область согласно схеме ортогонального частотного мультиплексирования (OFDM) и для добавления в первый пилот-сигнал циклического префикса, полученного с помощью сдвига частоты первой части полезной части первого пилот-сигнала, и циклического суффикса, полученного с помощью сдвига частоты второй части полезной части первого пилот-сигнала, и передатчик (160a), выполненный с возможностью передачи кадра сигнала, включающего в себя первый пилот-сигнал, по меньшей мере по одному радиочастотному (РЧ) каналу.
В другом аспекте настоящего изобретения обеспечивают устройство для приема сигнала. Устройство включает в себя первый демодулятор (220a) диапазона частот, выполненный с возможностью идентификации в принимаемом сигнале первого пилот-сигнала, включающего в себя циклический префикс, полученный с помощью сдвига частоты первой части полезной части первого пилот-сигнала, и циклический суффикс, полученный с помощью сдвига частоты второй части полезной части первого пилот-сигнала, и для демодулирования кадра сигнала, включающего в себя канал физического уровня (PLP), с помощью схемы ортогонального частотного мультиплексирования (OFDM), используя информацию, установленную в первом пилот-сигнале, блок (240) анализа кадра, выполненный с возможностью анализа кадра сигнала и для получения PLP и обратного сопоставления символов PLP с битами потока услуги из анализируемого кадра сигнала, и декодирующий демодулятор (250), выполненный с возможностью деперемежения обратно сопоставленных битов потока услуги и для декодирования деперемежаемых битов потока услуги, используя схемы декодирования с исправлением ошибок.
В другом аспекте настоящего изобретения обеспечивают способ. Данный способ включает в себя распределение (S150) потока услуги на кадры сигнала и размещение преамбулы, включающей в себя пилот-сигнал, в начальной части кадра сигнала, модулирование (S160) кадра сигнала, добавление (S170) в пилот-сигнал циклического префикса, полученного с помощью изменения первой части полезной части пилот-сигнала, и циклического суффикса, полученного с помощью изменения второй части полезной части пилот-сигнала, и передачу (S180) кадра сигнала, включающего в себя пилот-сигнал.
В другом аспекте настоящего изобретения обеспечивают способ. Данный способ включает в себя прием (S210) сигнала, идентификацию (S220) кадра сигнала в принимаемом сигнале, используя пилот-сигнал, который включает в себя циклический префикс, полученный с помощью изменения первой части полезной части пилот-сигнала, и циклический суффикс, полученный с помощью изменения второй части полезной части первого пилот-сигнала, и демодулирование (S220) кадра сигнала, анализ (S230) кадра сигнала и получение (S240) потока услуги из анализируемого кадра сигнала.
Положительные эффекты
Согласно устройству для передачи и приема сигнала и способу передачи и приема сигнала изобретения, если символы данных, формирующие PLP, и символы, формирующие преамбулу, модулируют в том же самом режиме FFT, то вероятность того, что символ данных будет обнаружен с помощью преамбулы, является низкой, и уменьшается вероятность того, что преамбула будет ошибочно обнаружена. Если сигнал включает в себя помеху от несущей частоты (CW), как сигнал аналогового телевидения, то вероятность того, что преамбула будет ошибочно обнаружена с помощью компонента шума DC, сгенерированного во время корреляции, уменьшается.
Согласно устройству для передачи и приема сигнала и способу передачи и приема сигнала изобретения, если размерность FFT, применяемого к символу данных, формирующему PLP, больше размерности FFT, применяемого к преамбуле, то эффективность обнаружения преамбулы можно улучшать даже в канале с разбросом по задержке, имеющем длину, равную или больше длины полезной части символа A преамбулы. Поскольку и циклический префикс (B), и циклический суффикс (C) используются в преамбуле, то можно определять относительный сдвиг несущей частоты.
КРАТКИЙ ПЕРЕЧЕНЬ ЧЕРТЕЖЕЙ
Фиг. 1 - представление, на котором показывают кадр сигнала для передачи услуги;
фиг. 2 - представление, на котором показывают структуру первого пилот-сигнала P1 кадра сигнала;
фиг. 3 - представление, на котором показывают окно сигнализации;
фиг. 4 - схематическое представление, на котором показывают вариант осуществления устройства для передачи сигнала;
фиг. 5 - представление, на котором показывают пример входного процессора 110;
фиг. 6 - представление, на котором показывают вариант осуществления блока кодирования и модуляции;
фиг. 7 - представление, на котором показывают вариант осуществления блока формирования кадров;
фиг. 8 - представление, на котором показывают первый пример соотношения символов, когда блоки 131a и 131b сопоставления выполняют гибридное сопоставление символов;
фиг. 9 - представление, на котором показывают второй пример соотношения символов, когда блоки 131a и 131b сопоставления выполняют гибридное сопоставление символов;
фиг. 10 - представление, на котором показывают количество символов и количество битов в слове ячейки согласно схеме сопоставления символов в нормальном режиме LDPC;
фиг. 11 - представление, на котором показывают другой пример количества символов согласно схеме сопоставления символов в нормальном режиме LDPC;
фиг. 12 - представление, на котором показывают другой пример количества символов согласно схеме сопоставления символов в нормальном режиме LDPC;
фиг. 13 - представление, на котором показывают количество символов согласно схеме сопоставления символов в коротком режиме LDPC;
фиг. 14 - представление, на котором показывают пример количества символов согласно схеме сопоставления символов в коротком режиме LDPC;
фиг. 15 - представление, на котором показывают другой пример количества символов согласно схеме сопоставления символов в коротком режиме LDPC;
фиг. 16 - представление, на котором показывают вариант осуществления каждого из блоков 131a и 131b сопоставления символов, показанных на фиг. 7;
фиг. 17 - представление, на котором показывают другой вариант осуществления каждого из блоков 131a и 131b сопоставления символов;
фиг. 18 является представлением, на котором показывают другой вариант осуществления блока сопоставления символов;
фиг. 19 - представление, на котором показывают другой вариант осуществления каждого из блоков 131a и 131b сопоставления символов;
фиг. 20 - представление, на котором показывают концепцию перемежения битов с помощью битовых перемежителей 1312a и 1312b;
фиг. 21 - представление, на котором показывают первый пример количества строк и столбцов блоков памяти битовых перемежителей 1312a и 1312b согласно видам блоков 1315a и 1315b сопоставления символов;
фиг. 22 - представление, на котором показывают второй пример количества строк и столбцов блоков памяти битовых перемежителей 1312a и 1312b согласно видам блоков 1315a и 1315b сопоставления символов;
фиг. 23 - схема, на которой показывают концепцию другого варианта осуществления перемежения с помощью битового перемежителя;
фиг. 24 - представление, на котором показывают другой вариант осуществления перемежения битов;
фиг. 25 - представление, на котором показывают другой вариант осуществления перемежения битов;
фиг. 26 - представление, на котором показывают концепцию демультиплексирования входных битов с помощью демультиплексоров 1313a и 1313b;
фиг. 27 - представление, на котором показывают вариант осуществления демультиплексирования входного потока с помощью демультиплексора;
фиг. 28 - представление, на котором показывают пример вида демультиплексирования согласно способу сопоставления символов;
фиг. 29 - представление, на котором показывают вариант осуществления демультиплексирования входного битового потока согласно виду демультиплексирования;
фиг. 30 - представление, на котором показывают вид демультиплексирования, который определяют согласно кодовой скорости кодирования с исправлением ошибок и способа сопоставления символов;
фиг. 31 - представление, на котором показывают пример выражения способа демультиплексирования с помощью уравнения;
фиг. 32 - представление, на котором показывают пример сопоставления символов с помощью блока сопоставления символов;
фиг. 33 - представление, на котором показывают пример кодера сигнала с множеством трактов;
фиг. 34 - представление, на котором показывают вариант осуществления модулятора;
фиг. 35 - представление, на котором показывают вариант осуществления аналогового процессора 160;
фиг. 36 - представление, на котором показывают вариант осуществления устройства приема сигнала, которое может принимать кадр сигнала:
фиг. 37 - представление, на котором показывают вариант осуществления приемника сигнала;
фиг. 38 - представление, на котором показывают вариант осуществления демодулятора;
фиг. 39 - представление, на котором показывают декодер сигнала с множеством трактов;
фиг. 40 - представление, на котором показывают вариант осуществления блока анализа кадра;
фиг. 41 - представление, на котором показывают вариант осуществления каждого из блоков 247a и 247p обратного сопоставления символов;
фиг. 42 - представление, на котором показывают другой вариант осуществления каждого из блоков 247a и 247p обратного сопоставления символов;
фиг. 43 - представление, на котором показывают другой вариант осуществления каждого из блоков 247a и 247p обратного сопоставления символов;
фиг. 44 является представлением, на котором показывают другой вариант осуществления каждого из блоков 247a и 247p обратного сопоставления символов;
фиг. 45 - представление, на котором показывают вариант осуществления мультиплексирования демультиплексированных субпотоков;
фиг. 46 - представление, на котором показывают пример блока декодирования и демодуляции;
фиг. 47 - представление, на котором показывают вариант осуществления выходного процессора;
фиг. 48 - представление, на котором показывают другой вариант осуществления устройства передачи сигнала для передачи кадра сигнала;
фиг. 49 - представление, на котором показывают другой вариант осуществления устройства приема сигнала для приема кадра сигнала;
фиг. 50 - представление, на котором показывают вариант осуществления структуры первого пилот-сигнала;
фиг. 51 - представление, на котором показывают вариант осуществления обнаружения сигнала преамбулы, показанного на фиг. 50, и определение временного сдвига и сдвига частоты;
фиг. 52 - представление, на котором показывают другой вариант осуществления структуры первого пилот-сигнала;
фиг. 53 - представление, на котором показывают вариант осуществления обнаружения первого пилот-сигнала, показанного на фиг. 52, и измерения временного сдвига и сдвига частоты;
фиг. 54 - представление, на котором показывают вариант осуществления обнаружения первого пилот-сигнала и измерения временного сдвига и сдвига частоты, используя обнаруженный результат;
фиг. 55 - представление, на котором показывают вариант осуществления способа передачи сигнала;
фиг. 56 - представление, на котором показывают вариант осуществления способа приема сигнала; и
фиг. 57 - последовательность операций, показывающая вариант осуществления идентификации первого пилот-сигнала и определения сдвига в процессе демодулирования.
ПРЕДПОЧТИТЕЛЬНЫЙ ВАРИАНТ ОСУЩЕСТВЛЕНИЯ ИЗОБРЕТЕНИЯ
Теперь будет сделано подробное обращение к предпочтительным вариантам осуществления настоящего изобретения, примеры которого показывают на сопроводительных чертежах. Везде, где возможно, одинаковые позиционные обозначения будут использоваться по всем чертежам для обозначения одних и тех же или аналогичных частей.
В последующем описании термин «услуга» обозначает или информационное содержимое широковещания, которое можно передавать/принимать с помощью устройства передачи/приема сигнала, или процесс предоставления информационного содержимого.
Перед описанием устройства для передачи и приема сигнала согласно варианту осуществления настоящего изобретения будет описан кадр сигнала, который будут передавать и принимать с помощью устройства для передачи и приема сигнала согласно варианту осуществления настоящего изобретения.
Фиг. 1 показывает кадр сигнала для передачи услуги согласно варианту осуществления настоящего изобретения.
Кадр сигнала, показанный на фиг. 1, показывает примерный кадр сигнала для передачи услуги широковещания, включающей в себя потоки аудио/видео (A/V) информации. В этом случае, одну услугу мультиплексируют во временных и частотных каналах и передают мультиплексированную услугу. Указанную выше схему передачи сигнала называют схемой частотно-временной сегментации (TFS). По сравнению со случаем, в котором одну услугу передают только в одном радиочастотном (РЧ) диапазоне, устройство передачи сигнала согласно варианту осуществления настоящего изобретения передает сигнал услуги по меньшей мере через один РЧ диапазон (возможно несколько РЧ диапазонов), так что оно может получать коэффициент усиления при статистическом мультиплексировании, при котором можно передавать намного больше услуг. Устройство передачи/приема сигнала передает/принимает одну услугу по более чем нескольким РЧ каналам, так что оно может получать коэффициент усиления при разнесении частот.
Услуги с первой по третью (услуги 1-3) передают к четырем РЧ диапазонам (RF1-RF4). Однако это количество РЧ диапазонов и это количество услуг раскрыто только в иллюстративных целях, так что другое количество можно также использовать при необходимости. Два эталонных сигнала (т.е. первый пилот-сигнал (P1) и второй пилот-сигнал (P2)) расположены в начальной части кадра сигнала. Например, в случае диапазона RF1 первый пилот-сигнал (P1) и второй пилот-сигнал (P2) расположены в начальной части кадра сигнала. Диапазон RF1 включает в себя три слота, связанных с услугой 1, два слота, связанных с услугой 2, и один слот, связанный с услугой 3. Слоты, связанные с другими услугами, могут также быть расположены в других слотах (слоты 4-17), расположенных после одного слота, связанного с услугой 3.
Диапазон RF2 включает в себя первый пилот-сигнал (P1), второй пилот-сигнал (P2) и другие слоты 13-17. Кроме того, диапазон RF2 включает в себя три слота, связанных с услугой 1, два слота, связанных с услугой 2, и один слот, связанный с услугой 3.
Услуги 1-3 мультиплексируют и затем передают к диапазонам RF3 и RF4 согласно схеме частотно-временного сегментирования (TFS). Схема модуляции передачи сигнала может быть основана на схеме ортогонального частотного мультиплексирования (OFDM).
В кадре сигнала, отдельные услуги сдвинуты по РЧ диапазонам (в случае, когда существует множество РЧ диапазонов в кадре сигнала) и по оси времени.
Если кадры сигнала, аналогичные указанному выше кадру сигнала, последовательно упорядочивают во времени, то суперкадр может состоять из нескольких кадров сигнала. Кадр будущего расширения может также быть расположен среди нескольких кадров сигнала. Если кадр будущего расширения расположен среди нескольких кадров сигнала, то суперкадр может завершаться в кадре будущего расширения.
Фиг. 2 показывает первый пилот-сигнал (P1), содержащийся в кадре сигнала, показанного на фиг. 1, согласно варианту осуществления настоящего изобретения.
Первый пилот-сигнал P1 и второй пилот-сигнал P2 расположены в начальной части кадра сигнала. Первый пилот-сигнал P1 модулируют с помощью режима 2K FFT и его можно передавать одновременно, когда он включает в себя 1/4 защитного интервала. На фиг. 2 диапазон 7,61 МГц первого пилот-сигнала P1 включает в себя диапазон 6,82992 МГц. Первый пилот-сигнал использует 256 несущих из 1705 активных несущих. Одна активная несущая используется в среднем для каждых 6 несущих. Интервалы между несущими данных можно нерегулярно упорядочивать в порядке 3, 6 и 9. На фиг. 2 сплошная линия указывает местоположение используемой несущей, тонкая пунктирная линия указывает местоположение неиспользуемой несущей, и штрихпунктирная линия указывает центральное местоположение неиспользуемой несущей. В первом пилот-сигнале используемую несущую можно сопоставлять с символом двойной фазовой манипуляцией (BPSK) и псевдослучайную битовую последовательность (PRBS) можно модулировать. Размерность FFT, используемого для второго пилот-сигнала, можно обозначать несколькими PRBS.
Устройство приема сигнала обнаруживает структуру пилот-сигнала и распознает частотно-временную сегментацию (TFS), используя обнаруженную структуру. Устройство приема сигнала получает размерность FFT второго пилот-сигнала, компенсирует грубый сдвиг частоты принимаемого сигнала и получает синхронизацию во времени.
В первом пилот-сигнале можно устанавливать вид передачи сигнала и параметр передачи.
Второй пилот-сигнал P2 можно передавать с размерностью FFT и защитным интервалом, равным размерности и интервалу символа данных. Во втором пилот-сигнале одна несущая используется в качестве пилотной несущей на интервале в три несущих. Устройство приема сигнала компенсирует точный сдвиг синхронизации частоты, используя второй пилот-сигнал, и выполняет точную временную синхронизацию. Второй пилот-сигнал передает информацию первого уровня (L1) из уровней взаимодействия открытых систем (OSI). Например, второй пилот-сигнал может включать в себя информацию физических параметров и формирования кадра. Второй пилот-сигнал передает значение параметра, с помощью которого приемник может получать доступ к потоку услуги канала физического уровня (PLP).
Информация L1 (уровня 1), содержащаяся во втором пилот-сигнале P2, является следующей.
Информация уровня 1 (L1) включает в себя индикатор длины, указывающий длину данных, включающих в себя информацию L1, так что можно легко использовать каналы сигнализации уровней 1 и 2 (L1 и L2). Информация уровня 1 (L1) включает в себя индикатор частоты, длину защитного интервала, максимальное количество блоков FEC (прямой коррекции ошибок) для каждого кадра, связанных с отдельными физическими каналами, и количество фактических блоков FEC, которые будут содержаться в буфере блоков FEC, связанных с текущим/предыдущим кадром в каждом физическом канале. В данном случае, индикатор частоты указывает информацию частоты, соответствующей РЧ каналу.
Информация уровня 1 (L1) может включать в себя множество информации, связанной с отдельными слотами. Например, информация уровня 1 (L1) включает в себя количество кадров, связанных с услугой, адрес начала слота, имеющего точность несущей OFDM, содержащейся в символе OFDM, длину слота, слоты, соответствующие несущей OFDM, количество битов, заполняющих последнюю несущую OFDM, информацию модуляции услуги, информацию скорости режима услуги и информацию схемы со множеством входов и множеством выходов (MIMO).
Информация уровня 1 (L1) может включать в себя идентификатор (ИД) ячейки, флажок для услуги, такой как услуга уведомительного сообщения (например, чрезвычайного сообщения), количество текущих кадров и количество дополнительных битов для будущего использования. В данном случае, ИД ячейки указывает зону широковещания, в которой передает широковещательный передатчик.
Второй пилот-сигнал P2 предназначен для выполнения оценки канала для декодирования символа, содержащегося в сигнале P2. Второй пилот-сигнал P2 может использоваться в качестве начального значения для оценки канала для следующего символа данных. Второй пилот-сигнал P2 может также передавать информацию уровня 2 (L2). Например, второй пилот-сигнал может описывать информацию, связанную с передаваемой услугой в информации уровня 2 (L2). Устройство передачи сигнала декодирует второй пилот-сигнал, так что оно может получать информацию услуги, содержащуюся в кадре частотно-временной сегментации (TFS), и может эффективно выполнять сканирование канала. Тем временем, эту информацию уровня 2 (L2) может включать в себя определенный PLP кадра TFS. Согласно другому примеру информацию L2 может включать в себя определенный PLP, и информацию описания услуги также можно передавать в определенном PLP.
Например, второй пилот-сигнал может включать в себя два символа OFDM режима 8K FFT. В общем случае, второй пилот-сигнал может быть любым из одного символа OFDM режима 32K FFT, одного символа OFDM режима 16K FFT, двух символов OFDM режима 8K FFT, четырех символов OFDM режима 4K FFT и восьми символов OFDM режима 2K FFT.
Другими словами, один символ OFDM, имеющий размер большого FFT, или несколько символов OFDM, каждый из которых имеет размер маленького FFT, может содержаться во втором пилот-сигнале P2, так что объем, который нужно передавать в пилот-сигнале, можно сохранять.
Если информация, которую будут передавать во втором пилот-сигнале, превышает емкость символа OFDM второго пилот-сигнала, то символы OFDM после второго пилот-сигнала можно дополнительно использовать. Информацию L1 (уровня 1) и L2 (уровня 2), содержащуюся во втором пилот-сигнале, кодируют с исправлением ошибок и затем перемежают, так что восстановление данных выполняют, даже когда существуют импульсные помехи.
Как описано выше, информацию L2 может также включать в себя определенный PLP, передающий информацию описания услуги.
Фиг. 3 показывает окно сигнализации согласно варианту осуществления настоящего изобретения. Кадр частотно-временной сегментации (TFS) показывает концепцию сдвига информации сигнализации. Информация уровня 1 (L1), содержащаяся во втором пилот-сигнале, включает в себя информацию формирования кадра и информацию физического уровня, которая необходима устройству приема сигнала, декодирующему символ данных. Поэтому, если информация о следующих символах данных, расположенных после второго пилот-сигнала, содержится во втором пилот-сигнале, и результирующий второй пилот-сигнал передают, то устройство приема сигнала может быть неспособно немедленно декодировать указанные выше следующие символы данных из-за времени декодирования второго пилот-сигнала.
Поэтому, как показано на фиг. 3, информация L1, содержащаяся во втором пилот-сигнале (P2), включает в себя информацию о размере одного кадра частотно-временной сегментации (TFS) и включает в себя информацию, содержащуюся в окне сигнализации в месте, расположенном на определенном расстоянии сдвига окна сигнализации от второго пилот-сигнала.
В это время, для выполнения оценки канала для символов данных, которые формируют услугу, символ данных может включать в себя распределенный пилот-сигнал и непрерывный пилот-сигнал.
В дальнейшем будет описана система передачи/приема сигнала, которая может передавать/принимать кадры сигнала, показанные на фиг. 1-3. Отдельные услуги можно передавать и принимать более чем по нескольким РЧ каналам. Тракт для передачи каждой из услуг или поток, передаваемый через этот тракт, называют PLP. PLP можно распределять среди распределенных во времени слотов в нескольких РЧ каналах или в одном РЧ диапазоне. Этот кадр сигнала может передавать распределенные во времени PLP по меньшей мере в одном РЧ канале. Другими словами один PLP можно перемещать по меньшей мере через один РЧ канал с помощью распределенных во времени областей. В дальнейшем будет раскрыта система передачи/приема сигнала для передачи/приема кадра сигнала по меньшей мере через один РЧ диапазон.
Фиг. 4 - структурная схема, на которой показывают устройство для передачи сигнала согласно одному из вариантов осуществления настоящего изобретения. Обращаясь к фиг. 4, устройство передачи сигнала включает в себя входной процессор 110, блок 120 кодирования и модуляции, блок 130 формирования кадров, кодер 140 MIMO/MISO, множество модуляторов (150a, ..., 150r) кодера 140 MIMO/MISO и множество аналоговых процессоров (160a, ..., 160r).
Входной процессор 110 принимает потоки, которые обеспечивают несколько услуг, создает P кадров немодулированной передачи (P - натуральное число), которые включают в себя информацию модулирования и кодирования, соответствующую трактам передачи отдельных услуг, и выводит P кадров немодулированной передачи.
Блок 120 кодирования и модуляции принимает кадры немодулированной передачи от входного процессора 110, выполняет канальное кодирование и перемежение в каждом из кадров немодулированной передачи и выводит результат канального кодирования и перемежения.
Блок 130 формирования кадров формирует кадры, которые передают кадры немодулированной передачи, содержащиеся в P PLP, к R РЧ каналов (где R - натуральное число), разделяет сформированные кадры и выводит разделенные кадры к трактам, соответствующим R РЧ каналов. Несколько услуг можно мультиплексировать в одном РЧ канале во времени. Кадры сигнала, созданные блоком 140 формирования кадров, могут включать в себя структуру частотно-временной сегментации (TFS), в которой услугу мультиплексируют во временной и в частотной областях.
Кодер 140 MIMO/MISO кодирует сообщения, которые будут передавать к R РЧ каналов, и выводит кодированные сигналы к A трактам, которые соответствуют количеству антенн (где A - натуральное число). Кодер 140 MIMO/MISO выводит кодированный сигнал, в котором один сигнал, который будут передавать в одном РЧ канале, кодируют для A антенн, так что сигнал передают/принимают в/из структуры MIMO (с множеством входов и множеством выходов) или MISO (с множеством входов и одним выходом).
Модуляторы (150a, ..., 150r) модулируют сигналы в частотной области, вводимые через тракт, соответствующий каждому РЧ каналу, в сигналы во временной области. Модуляторы (150a, ..., 150r) модулируют входные сигналы согласно схеме ортогонального частотного мультиплексирования (OFDM) и выводят модулированные сигналы.
Аналоговые процессоры (160a, ..., 160r) преобразовывают входные сигналы в РЧ сигналы, так что РЧ сигналы можно выводить на РЧ каналы.
Устройство передачи сигнала согласно данному варианту осуществления может включать в себя предопределенное количество модуляторов (150a, ..., 150r), соответствующее количеству РЧ каналов, и предопределенное количество аналоговых процессоров (160a, ..., 160r), соответствующее количеству РЧ каналов. Однако, в случае использования схемы MIMO, количество аналоговых процессоров должно быть равно произведению R (т.е. количества РЧ каналов) и A (т.е. количества антенн).
Фиг. 5 - структурная схема, на которой показывают входной процессор 110 согласно варианту осуществления настоящего изобретения. Обращаясь к фиг. 5, входной процессор 110 включает в себя первый потоковый мультиплексор 111a, первый блок 113a разделения услуг и множество первых блоков (115a, ..., 115m) формирования кадров немодулированной передачи (BB). Входной процессор 110 включает в себя второй потоковый мультиплексор 111b, второй блок 113b разделения услуг и множество вторых блоков (115n, ..., 115p) формирования кадров немодулированной передачи (BB).
Например, первый потоковый мультиплексор 111a принимает несколько транспортных потоков (TS) MPEG-2, мультиплексирует принимаемые TS потоки MPEG-2 и выводит мультиплексированные TS потоки MPEG-2. Первый блок 113a разделения услуг принимает мультиплексированные потоки, разделяет входные потоки отдельных услуг и выводит разделенные потоки. Как описано выше, при условии, что услугу, передаваемую через тракт физического канала, называют PLP, первый блок 113a разделения услуг разделяет услугу, которую будут передавать к каждому PLP, и выводит разделенные услуги.
Первые блоки (115a, ..., 115m) формирования кадров BB формируют данные, содержащиеся в услуге, которую будут передавать, в каждый PLP в форме определенного кадра и выводят данные определенным образом отформатированного кадра. Первые блоки (115a, ..., 115m) формирования кадров BB формируют кадр, включающий в себя заголовок и полезную информацию, которая обеспечивает данные услуги. Заголовок каждого кадра может включать в себя информацию режима, основанную на модуляции и кодировании данных услуги, и значение счетчика, основанное на тактовой частоте модулятора, для синхронизации входных потоков.
Второй потоковый мультиплексор 111b принимает несколько потоков, мультиплексирует входные потоки и выводит мультиплексированные потоки. Например, второй потоковый мультиплексор 111b может мультиплексировать потоки Интернет протокола (IP) вместо TS потоков MPEG-2. Эти потоки можно инкапсулировать с помощью схемы инкапсуляции универсальных потоков (GSE). Потоки, мультиплексированные с помощью второго потокового мультиплексора 111b, могут быть любыми потоками. Поэтому, указанные выше потоки, отличающиеся от TS потоков MPEG-2, называют универсальными потоками (GS потоками).
Второй блок 113b разделения услуг принимает мультиплексированные универсальные потоки, разделяет принимаемые универсальные потоки согласно отдельным услугам (т.е. видам PLP) и выводит разделенные GS потоки.
Вторые блоки (115n, ..., 115p) формирования кадров BB формируют данные услуги, которые будут передавать к отдельным PLP в форме определенного кадра, используемого в качестве блока обработки сигналов, и выводят результирующие данные услуги. Формат кадра, сформированного вторыми блоками (115n, ..., 115p) формирования кадров BB, может быть аналогичен формату первых блоков (115a, ..., 115m) формирования кадров BB, когда это необходимо. Если требуется, то может также быть предложен другой вариант осуществления. В другом варианте осуществления формат кадра, сформированный вторыми блоками (115n, ..., 115p) формирования кадров BB, может отличаться от формата первых блоков (115a, …, 115m) формирования кадров BB. Заголовок TS MPEG-2 дополнительно включает в себя пакет синхронизирующей последовательности, который не содержится в GS потоке, что приводит к появлению различных заголовков.
Фиг. 6 - структурная схема, показывающая блок кодирования и модуляции согласно варианту осуществления настоящего изобретения. Блок кодирования и модуляции включает в себя первый перемежитель 123, второй кодер 125 и второй перемежитель 127.
Первый кодер 121 работает в качестве внешнего кодера входного кадра немодулированной передачи и может выполнять кодирование с исправлением ошибок. Первый кодер 121 выполняет кодирование с исправлением ошибок входного кадра немодулированной передачи, используя схему Боуза-Чоудхури-Хоквенгема (BCH). Первый перемежитель 123 выполняет перемежение кодированных данных таким образом, что это препятствует появлению пакетов ошибок в передаваемом сигнале. Первый перемежитель 123 может не содержаться в указанном выше варианте осуществления.
Второй кодер 125 работает в качестве внутреннего кодера выходных данных или первого кодера 121, или первого перемежителя 123, и он может выполнять кодирование с исправлением ошибок. Схема c низкой плотностью битов четности (LDPC) может использоваться в качестве схемы кодирования с исправлением ошибок. Второй перемежитель 127 перемешивает кодированные с исправлением ошибок данные, создаваемые вторым кодером 125, и выводит перемешанные данные. Первый перемежитель 123 и второй перемежитель 127 могут выполнять перемежение данных в битовых блоках.
Блок 120 кодирования и модуляции относится к одному потоку PLP. Поток PLP кодируют с исправлением ошибок и модулируют с помощью блока 120 кодирования и модуляции и затем передают к блоку 130 формирования кадров.
Фиг. 7 - структурная схема, на которой показывают блок формирования кадров согласно варианту осуществления настоящего изобретения. Обращаясь к фиг. 7, блок 130 формирования кадров принимает потоки нескольких трактов от блока 120 кодирования и модуляции и располагает принимаемые потоки в одном кадре сигнала. Например, блок формирования кадров может включать в себя первый блок 131a сопоставления и первый временной перемежитель 132a в первом тракте и может включать в себя второй блок 131b сопоставления и второй временной перемежитель 132b во втором тракте. Количество входных трактов равно количеству PLP для передачи услуги или количеству потоков, передаваемых через каждый PLP.
Первый блок 131a сопоставления выполняет сопоставление данных, содержащихся во входном потоке, согласно первой схеме сопоставления символов. Например, первый блок 131a сопоставления может выполнять сопоставление входных данных, используя схему QAM (например, 16 QAM, 64 QAM и 256 QAM).
Если первый блок 131a сопоставления выполняет сопоставление символов, то входные данные можно сопоставлять с несколькими видами символов согласно нескольким схемам сопоставления символов. Например, первый блок 131a сопоставления классифицирует входные данные на блоки кадра немодулированной передачи и суб-блоки кадра немодулированной передачи. Отдельные классифицированные данные можно сопоставлять с символами гибридным образом в соответствии по меньшей мере с двумя схемами QAM (например, 16 QAM и 64 QAM). Поэтому, данные, содержащиеся в одной услуге, можно сопоставлять с символами, основываясь на различных схемах сопоставления символов, в отдельных интервалах.
Первый временной перемежитель 132a принимает последовательность символов, сопоставленную с помощью первого блока 131a сопоставления, и может выполнять перемежение во временной области. Первый блок 131a сопоставления сопоставляет данные, которые содержатся в блоке кадра с исправленными ошибками, принятом от блока 120 кодирования и модуляции, с символами. Первый временной перемежитель 132a принимает последовательность символов, сопоставленную с помощью первого блока 131a сопоставления, и перемежает принимаемую последовательность символов в блоках кадров с исправленными ошибками.
Таким образом, p-й блок 131p сопоставления или p-й временной перемежитель 132p принимает данные услуги, которые будут передавать к p-му PLP, сопоставляет данные услуги с символами согласно p-й схеме сопоставления символов. Сопоставленные символы можно перемежать во временной области. Нужно отметить, что эта схема сопоставления символов и эта схема перемежения аналогичны схемам первого временного перемежителя 132a и первого блока 131a сопоставления.
Схема сопоставления символов первого блока 131a сопоставления может быть такой же или отличаться от схемы p-го блока 131p сопоставления. Первый блок 131a сопоставления и p-й блок 131p сопоставления могут сопоставлять входные данные с отдельными символами, используя ту же самую или отличающуюся схему гибридного сопоставления символов.
Данные перемежителей во временной области, расположенных в отдельных трактах (т.е. данные услуги, перемежаемые первым перемежителем 132a, и данные услуги, которые будут передавать к R РЧ каналов с помощью p-го временного перемежителя 132p), перемежают, так что физический канал позволяет перемежать указанные выше данные более чем по нескольким РЧ каналам.
Вместе с потоками, принимаемыми по множеству трактов, количество которых равно количеству PLP, блок 133 формирования кадров TFS формирует кадр сигнала TFS, такой как указанный выше кадр сигнала, так что услугу сдвигают во времени согласно РЧ каналам. Блок 133 формирования кадров TFS разделяет данные услуги, принимаемые по любому из трактов, и выводит разделенные данные услуги на R РЧ диапазонов согласно схеме планирования сигнала.
Блок 133 формирования кадров TFS принимает первый пилот-сигнал и второй пилот-сигнал из блока 135 информации сигнализации (обозначен как сигнал Ref/PL), располагает первый и второй пилот-сигналы в кадре сигнала и добавляет сигнал сигнализации (L1 и L2) указанного выше физического уровня во второй пилот-сигнал. В этом случае, первый и второй пилот-сигналы используются в качестве начальных сигналов кадра сигналов, содержащегося в каждом РЧ канале из кадра сигнала TFS, принимаемого из блока 135 информации сигнализации (сигнал Ref/PL). Как показано на фиг. 2, первый пилот-сигнал может включать в себя вид передачи и основные параметры передачи, а второй пилот-сигнал может включать в себя информацию физического параметра и конструкции кадра. Кроме того, второй пилот-сигнал включает в себя сигнал сигнализации L1 (уровня 1) и сигнал сигнализации L2 (уровня 2).
R частотных перемежителей (137a, ..., 137r) перемежают данные услуги, которую будут передавать к соответствующим РЧ каналам кадра сигнала TFS в частотной области. Частотные перемежители (137a, ..., 137r) могут перемежать данные услуги на уровне ячеек данных, содержащихся в символе OFDM.
Поэтому данные услуги, которые будут передавать по каждому РЧ каналу в кадре сигнала TFS, являются «обработанными с помощью выборочного замирания частоты», так что они не могут потеряться в определенной частотной области.
Фиг. 8 - представление, на котором показывают первый пример соотношения символов, когда блоки 131a и 131b сопоставления выполняют гибридное сопоставление символов. Данная фигура показывает количество битов, передаваемых одной поднесущей (ячейкой), если кодирование с исправлением ошибок выполняют с помощью блока кодирования и модуляции в нормальном режиме (длина кодированного с исправлением ошибок кода составляет 64800 битов) кодирования с исправлением ошибки LDPC.
Например, если блоки 131a и 131b сопоставления выполняют сопоставление символов, используя 256QAM, то 64800 битов сопоставляют с 8100 символами. Если блоки 131a и 131b сопоставления выполняют гибридное сопоставление символов (Hyb128-QAM), используя 256QAM и 64QAM в соотношении 3:2, то количество символов, сопоставляемых с помощью 256QAM, равно 4860, а количество символов, сопоставляемых с помощью 64QAM, равно 4320. Количество передаваемых битов в поднесущей (ячейке) равно 7,0588.
Если используется способ сопоставления символов 64QAM, то входные данные можно сопоставлять с 10800 символами и можно передавать шесть битов в ячейке. Если данные сопоставляют с символами способом гибридного сопоставления символов 64QAM и 16QAM (64QAM:16QAM=3:2, Hyb32-QAM), то пять битов можно передавать с помощью одной поднесущей (ячейки).
Если данные сопоставляют с символами способом 16QAM, то данные сопоставляют с 16200 символами, каждый из которых используется для передачи четырех битов.
Точно так же, если данные сопоставляют с символами способом гибридного сопоставления символов 16QAM и QPSK (16QAM:QPSK=2:3, Hyb8-QAM), то три бита можно передавать с помощью одной поднесущей (ячейки).
Если данные сопоставляют с символами способом QPSK, то данные можно сопоставлять с 32400 символами, каждый из которых используется для передачи двух битов.
Фиг. 9 показывает способы сопоставления символов данных, в которых ошибки исправлены способом кодирования с исправлением ошибок LDPC короткого режима (длина кода кодирования с исправлением ошибок составляет 16200 битов), которые аналогичны способам сопоставления символов, показанным на фиг. 8, и количеству битов в поднесущей согласно способам сопоставления символов.
Количество битов, передаваемых поднесущей, равно количеству битов нормального режима (64800 битов) согласно способам сопоставления символов, таким как 256QAM, Hyb12-QAM, 64QAM, Hyb32-QAM, 16QAM, Hyb8-QAM и QPSK, но общее количество передаваемых символов отличается от общего количества нормального режима. Например, 16200 битов передают с помощью 2025 символов в 256QAM. 16200 битов передают с помощью 1215 символов согласно 256QAM и 1080 символов - согласно 64QAM (всего 2295 символов) в Hyb128-QAM.
Соответственно, скорость передачи данных в поднесущей (ячейке) для каждого PLP можно настраивать согласно способу гибридного сопоставления символов или способу сопоставления одного символа.
Фиг. 10 - представление, на котором показывают количество символов и количество битов в слове ячейки согласно способу сопоставления символов в нормальном режиме LDPC. Если кадр сигнала TFS включает в себя по меньшей мере один РЧ канал, то символы, формирующие определенный PLP, можно равномерно распределять по РЧ каналам. Местоположения символов PLP, распределенных по РЧ каналам, можно более эффективно адресовать. Соответственно, когда устройство приема сигнала выбирает РЧ каналы, количество битов, используемых для адресации определенного PLP, можно уменьшать.
На данном чертеже способ сопоставления символов, представленный с помощью 256-QAM, указывает способ сопоставления битов, формирующих один кодированный с исправлением ошибок блок, с символами в соотношении 256QAM:64QAM=8:1. Согласно данному способу сопоставления символов количество битов в одном кодированном с исправлением ошибок блоке способом 256-QAM равно 57600, количество битов в одном кодированном с исправлением ошибок блоке способом 256-QAM равно 1200, полное количество символов в блоке равно 8400 и количество битов в слове ячейки равно 7,714285714.
Способ сопоставления символов, представленный с помощью Hyb128-QAM, указывают способ сопоставления битов, формирующих один кодированный с исправлением ошибок блок, с символами в соотношении 256QAM:64QAM=8:7. Согласно способу сопоставления символов с помощью Hyb128-QAM полное количество символов в одном блоке кодирования с исправлением ошибок равно 9600, а количество битов в слове ячейки равно 6,75.
Согласно способу сопоставления символов, представленному с помощью 64QAM, полное количество символов в одном блоке кодирования с исправлением ошибок равно 10800, а количество битов в слове ячейки равно 6.
Способ сопоставления символов, представленный с помощью Hyb32-QAM, указывает способ сопоставления битов, формирующих один кодированный с исправлением ошибок блок, с символами в соотношении 64QAM:32QAM=5:4. Согласно способу сопоставления символов с помощью Hyb32-QAM полное количество символов в кодированном с исправлением ошибок блоке равно 13200, а количество битов в слове ячейки равно 4,9090909.
Способ сопоставления символов, представленный с помощью 16 QAM, указывает способ сопоставления битов, формирующих один кодированный с исправлением ошибок блок, с символами в соотношении 16QAM:QPSK=1:8. Согласно способу сопоставления символов с помощью 16 QAM полное количество символов в одном кодированном с исправлением ошибок блоке равно 15600, а количество битов в слове ячейки равно 4,153846154.
Способ сопоставления символов, представленный с помощью Hyb8-QAM, указывает способ сопоставления битов, формирующих один кодированный с исправлением ошибок блок, с символами в соотношении 16QAM:QPSK=2:1. Согласно способу сопоставления символов с помощью Hyb8-QAM полное количество символов в одном кодированном с исправлением ошибок блоке равно 21600, а количество битов в слове ячейки равно 3.
Согласно способу сопоставления символов, представленному с помощью QPSK, полное количество символов в одном кодированном с исправлением ошибок блоке равно 32400, а количество битов в слове ячейки равно 2.
Когда символы, формирующие PLP, распределяют по РЧ каналам, усиление при разнесении в частотной области можно делать максимальным, когда количество символов, распределенных соответствующим РЧ каналам, является одинаковым. Если рассматривают максимум шесть РЧ каналов, то наименьшее общее кратное 1-6 равно 60, а наибольший общий делитель количества символов, сопоставляемых с одним кодированным с исправлением ошибок блоком, равен 1200. Соответственно, если целое кратное 1200/60=20 символов распределяют каждому из РЧ каналов, то символы можно равномерно распределять по всем РЧ каналам. В этом случае, если 20 символов рассматривают как одну группу и данную группу адресуют, то служебную информацию адресации из Iog2 (20), 4,32 бит можно уменьшать по сравнению со случаем, когда символы адресуют один за другим.
Фиг. 11 - представление, на котором показывают другой пример количества символов согласно способу сопоставления символов в нормальном режиме LDPC. В примере на данном чертеже способ 256-QAM, использующий символы 256QAM и 64QAM (256QAM:64QAM=4:1), способ Hyb128-QAM, использующий символы 256QAM и 64QAM (256QAM:64QAM=8:7), способ 64QAM, способ Hyb 32-QAM, использующий символы 64QAM и 8QAM (64QAM:8QAM=3:2), способ 16 QAM, использующий символы 16QAM и QPSK (16QAM:QPSK=1:14), способ Hyb 8-QAM, использующий 16QAM:QPSK=2:1, и способ QPSK использовались в качестве способа сопоставления символов. Наибольший общий делитель (GCD, НОД) общего количества символов кодированного с исправлением ошибок блока (нормальный режим) согласно способам сопоставления символов равен 720. Соответственно, если целое кратное 12 (=720/60) символов распределяют каждому из РЧ каналов, то символы можно равномерно распределярть по всем РЧ каналам. В это время, если 12 символов рассматривают как одну группу и эту группу адресуют, то служебную информацию адресации из Iog2 (12), 3,58 бит можно уменьшать по сравнению со случаем, когда символы адресуют один за другим. Устройство приема сигнала может собирать распределенные символы PLP в соответствии со схемой адресации и получать поток услуги PLP.
Фиг. 12 - представление, на котором показывают другой пример количества символов согласно способу сопоставления символов в нормальном режиме LDPC. В примере на данном чертеже схема 256-QAM, схема Hyb12-QAM, схема 64QAM, схема Hyb 32-QAM, схема 16 QAM, схема Hyb 8-QAM и схема QPSK использовались в качестве способа сопоставления символов. Способ 256QAM сопоставления символов использует символы 256QAM и 64QAM (256QAM:64QAM=44:1), и способ сопоставления символов Hyb 128-QAM использует символы 256QAM и 64QAM (256QAM:64QAM=28:17). Способ Hyb 32-QAM использует символы 64QAM и 8QAM (64QAM:8QAM=3:2), способ сопоставления символов 16QAM использует символы 16QAM и QPSK (16QAM:QPSK=1:14), и способ сопоставления символов Hyb 8-QAM использует символы 16QAM и QPSK (16QAM:QPSK=2:1). Наибольший общий делитель общего количества символов кодированного с исправлением ошибок блока (нормальный режим) согласно способам сопоставления символов равен 240. Соответственно, если целое кратное 240/60=4 символов распределяют каждому из РЧ каналов, то символы можно равномерно распределять по всем РЧ каналам. В этом случае, если четыре символа рассматривают как одну группа и данную группу адресуют, то служебную информацию адресации из Iog2 (4), 2 битов можно уменьшать по сравнению со случаем, когда символы адресуют один за другим. Соответственно, даже когда количество РЧ каналов - любое из 1-6 в кадре сигнала, символы PLP можно равномерно распределять по РЧ каналам.
Фиг. 13 - представление, на котором показывают количество символов согласно способу сопоставления символов в коротком режиме LDPC. Как описано выше, если сопоставление символов выполняют согласно данному примеру, то символы PLP можно равномерно распределять по РЧ каналам и служебную информацию адресации символа PLP можно уменьшать. Способы сопоставления символов, показанные на данном чертеже, аналогичны способам, показанным на фиг. 10. Однако, так как количество битов короткого режима LDPC отличается от количества битов нормального режима, то наибольший общий делитель общего количества символов кодированного с исправлением ошибок блока (короткий режим) согласно способам сопоставления символов равен 300, в отличие от наибольшего общего делителя на фиг. 10. Соответственно, если целое кратное 300/60=5 символов распределяют каждому из РЧ каналов, то символы можно равномерно распределять по всем РЧ каналам. В этом случае, если пять символов рассматривают как одну группу и данную группу адресуют, то служебную информацию адресации из Iog2(5) битов можно уменьшать по сравнению со случаем, когда символы адресуют один за другим. Соответственно, в данном варианте осуществления, биты адресации сохраняют с помощью Iog2 (5) битов, когда адресуют разделенные символы PLP.
Фиг. 14 - представление, на котором показывают пример количества символов согласно способу сопоставления символов в коротком режиме LDPC. Способы сопоставления символов на данном чертеже аналогичны способам, показанным на фиг. 11. В данном примере наибольший общий делитель общего количества символов кодированного с исправлением ошибок блока (короткий режим) согласно способам сопоставления символов равен 180, который можно использовать для распределения символа PLP одного РЧ канала и адресации распределенных символов. В данном варианте осуществления биты адресации сохраняют с помощью Iog2(3) битов.
Фиг. 15 - представление, на котором показывают другой пример количества символов согласно способу сопоставления символов в коротком режиме LDPC. Способы сопоставления символов на данном чертеже аналогичны способам, показанным на фиг. 12. В данном примере наибольший общий делитель общего количества символов кодированного с исправлением ошибок блока (короткий режим) согласно способам сопоставления символов равен 60. В данном варианте осуществления биты адресации сохраняют с помощью Iog2(1) битов (т.е. бит адресации не сохраняют).
Фиг. 16 - представление, на котором показывают пример каждого из блоков 131a и 131b сопоставления символов, показанных на фиг. 7. Каждый из блоков 131a и 131b сопоставления символов включает в себя блок 1315a сопоставления первого порядка, блок 131b сопоставления второго порядка, блок 1317 объединения символов и блок 1318 объединения блоков исправления ошибок.
Блок 1311 анализа битового потока принимает PLP поток услуги из блока кодирования и модуляции и разделяет принимаемый поток услуги.
Блок 1315a сопоставления символов первого порядка сопоставляют с символами биты потока услуги, разделенного способом сопоставления символов более высокого порядка. Блок 1315b сопоставления символов второго порядка сопоставляет с символами биты потока услуги, разделенного с помощью способа сопоставления символов более низкого порядка. Например, в указанном выше примере блок 1315a сопоставления символов первого порядка может сопоставлять битовый поток с символами согласно 256QAM, а блок 1315b сопоставления символов второго порядка может сопоставлять битовый поток с символами согласно 64QAM.
Блок 1317 объединения символов объединяет символы, выводимые из блоков 1315a и 1315b сопоставления символов, в один поток символов и выводит данный поток символов. Блок 1317 объединения символов может выводить поток символов, который включает в себя один PLP.
Блок 1318 объединения блоков исправления ошибок может выводить один поток символов, объединенный с помощью блока 1317 объединения символов, в кодированных с исправлением ошибок блоках кода. Блок 1318 объединения блоков исправления ошибок может выводить блок символов, так что кодированные с исправлением ошибок блоки кода равномерно распределяют по меньшей мере по одному РЧ диапазону кадра сигнала TFS. Блок 1318 объединения блоков исправления ошибок может выводить блок символов таким образом, что длина блока символов кодированного с исправлением ошибок блока нормального режима равна длине блока символов кодированного с исправлением ошибок блока короткого режима. Например, четыре блока символов кодированного с исправлением ошибок блока короткого режима можно объединять в один блок символов.
Блок 1318 объединения блоков исправления ошибок может разделять поток символов согласно общему множителю количества РЧ диапазонов, так что блок формирования кадров сигнала равномерно располагает символы в РЧ диапазонах. Если максимальное количество РЧ диапазонов в кадре сигнала равно 6, то блок 1318 объединения блоков исправления ошибок выводит блок символов таким образом, что общее количество символов может делиться на 60, что является общим множителем для 1, 2, 3, 4, 5 и 6.
Символы, которые включает в себя выводимый блок символов, можно размещать так, чтобы они были равномерно распределены по шести РЧ диапазонам. Соответственно, хотя режим исправления ошибок согласно кодовой скорости и способу сопоставления символов является комбинированным, символы, формирующие PLP, равномерно распределяют по РЧ диапазонам.
Фиг. 17 - представление, на котором показывают другой вариант осуществления каждого из блоков 131a и 131b сопоставления символов. Вариант осуществления на данном чертеже аналогичен варианту осуществления, показанному на фиг. 16, за исключением того, что он дополнительно включает в себя блок 1316a калибровки мощности первого порядка и блок 1316b калибровки мощности второго порядка.
Блок 1316a калибровки мощности первого порядка калибрует мощность символов, сопоставляемых с помощью блока 1315a сопоставления символов первого порядка, согласно размеру созвездия, и выводит калиброванные символы. Блок 1316b калибровки мощности второго порядка калибрует мощность символов, сопоставленных с помощью блока 1315b сопоставления символов второго порядка, согласно размеру созвездия, и выводит калиброванные символы. Соответственно, хотя способ сопоставления символов изменяется в одном PLP или изменяется среди множества PLP, если мощность символа с помощью способа сопоставления символов корректируют согласно размеру созвездия, то эффективность приема приемника сигнала может быть улучшена.
Блок 1317 объединения символов объединяет символы, калиброванные с помощью блоков 1316a и 1316b калибровки мощности, и выводит один поток символов.
Фиг. 18 - представление, на котором показывают другой вариант осуществления блока сопоставления символов. В варианте осуществления на данной фигуре блок сопоставления символов включает в себя второй кодер 125, и блок кодирования и модуляции включает в себя второй перемежитель 127, так что если используется данный вариант осуществления, то блок кодирования и модуляции может включать в себя только первый кодер 121, первый перемежитель 123 и второй кодер 125.
Вариант осуществления блока сопоставления символов включает в себя блок 1311 анализа потока битов, битовый перемежитель 1312a первого порядка, битовый перемежитель 1312b второго порядка, демультиплексор 1313a первого порядка, демультиплексор 1313b второго порядка, блок 1315a сопоставления символов первого порядка, блок 1315b сопоставления символов второго порядка и блок 1317 объединения символов.
Когда второй кодер 125 выполняет кодирование с исправлением ошибок LDPC, длина кодированного с исправлением ошибок блока (например, длина 64800 битов и длина 16200 битов) может изменяться согласно режиму LDPC. Если биты, которые включает в себя кодированный с исправлением ошибок блок, сопоставляют с символами, то возможности исправления ошибочных битов, которые включает в себя слово ячейки, формирующее символ, могут изменяться согласно местоположениям битов. Например, слово ячейки, которое является символом, можно определять согласно кодовой скорости кодирования с исправлением ошибок и способа сопоставления символов (является ли способ сопоставления символов способом сопоставления символов более высокого порядка или способом сопоставления символов более низкого порядка). Если код исправления ошибок - LDPC, то возможности исправления ошибочных битов изменяются согласно местоположениям битов в кодированном с исправлением ошибок блоке. Например, надежность битов, кодированных согласно характеристикам H-матрицы, используемой в нерегулярном способе кодирования с исправлением ошибок LDPC, могут изменяться согласно местоположениям битов. Соответственно, порядок битов, формирующих слово ячейки, сопоставляемое с символом, изменяют таким образом, что возможности исправления ошибочных битов, которые имеют небольшую возможность исправления ошибок в кодированном с исправлением ошибок блоке, корректируют, и можно корректировать устойчивость к ошибкам на битовом уровне.
Сначала второй кодер 125, например, выполняет кодирование с исправлением ошибок по отношению к потоку, который включает в себя один PLP, способом кодирования с исправлением ошибок LDPC.
Блок 1311 анализа битового потока принимает поток услуги согласно PLP и разделяет принимаемый поток услуги.
Битовый перемежитель 1312a первого порядка перемежает биты, которые включает в себя первый битовый поток разделенных потоков услуги. Точно так же битовый перемежитель 1312b второго порядка перемежает биты, которые включает в себя второй битовый поток разделенных потоков услуги.
Битовый перемежитель 1312a первого порядка и битовый перемежитель 1312b второго порядка могут соответствовать второму перемежителю 127, используемому в качестве внутреннего перемежителя. Способ перемежения битового перемежителя 1312a первого порядка и битового перемежителя 1312b второго порядка будет описан позже.
Демультиплексор 1313a первого порядка и демультиплексор 1313b второго порядка демультиплексируют биты битовых потоков, перемежаемых с помощью битового перемежителя 1312a первого порядка и битового перемежителя 1312b второго порядка. Демультиплексоры 1313a и 1313b делят входной битовый поток на битовые субпотоки, которые будут сопоставлять с действительной осью и мнимой осью созвездия, и выводят битовые субпотоки. Блоки 1315a и 1315b сопоставления символов сопоставляют битовые субпотоки, демультиплексированные с помощью демультиплексоров 1313a и 1313b, с соответствующими символами.
Битовые перемежители 1312a и 1312b и демультиплексоры 1313a и 1313b могут объединять характеристики кодового слова LDPC и характеристики надежности созвездия при сопоставлении символов в соответствии с созвездием. Вариант осуществления демультиплексоров 1313a и 1313b первого порядка будет подробно описан позже.
Блок 1315a сопоставления символов первого порядка выполняет сопоставление символов первого порядка, например, сопоставление символов более высокого порядка, а блок 1315b сопоставления символов второго порядка выполняет сопоставление символов второго порядка, например, сопоставление символов более низкого порядка. Блок 1315a сопоставления символов первого порядка сопоставляет с символами битовые субпотоки, выводимые из демультиплексора 1313 первого порядка, а блок 1315b сопоставления символов второго порядка сопоставляет с символами битовые субпотоки, выводимые из демультиплексора 1313b второго порядка.
Блок 1317 объединения символов объединяет символы, сопоставленные с помощью блока 1315a сопоставления символов первого порядка и блока 1315b сопоставления символов второго порядка, в один поток символов и выводит данный поток символов.
Как описано выше, в LDPC, возможности исправления ошибочных битов можно изменять согласно местоположениям битов в кодированном с исправлением ошибок блоке. Соответственно, если битовым перемежителем и демультиплексором управляют согласно характеристикам кодера 125 LDPC для изменения порядка битов, формирующих слово ячейки, то возможность исправления ошибок на битовом уровне можно сделать максимальной.
Фиг. 19 - представление, на котором показывают другой вариант осуществления каждого из блоков 131a и 131b сопоставления символов. Вариант осуществления на этом чертеже аналогичен варианту осуществления на фиг. 18 за исключением того, что блок сопоставления символов дополнительно включает в себя блок 1316a калибровки мощности первого порядка и блок 1316b калибровки мощности второго порядка.
Блок 1316a калибровки мощности первого порядка калибрует мощность символов, сопоставляемых с помощью блока 1315a сопоставления символов первого порядка, согласно размеру созвездия, и выводит калиброванные символы. Блок 1316b калибровки мощности второго порядка калибрует мощность символов, сопоставляемых с помощью блока 1315b сопоставления символов второго порядка, согласно размеру созвездия, и выводит калиброванные символы. Соответственно, хотя схему сопоставления символов изменяют в одном PLP или изменяют среди множества PLP, если мощность символа корректируют согласно размеру созвездия, то эффективность приема сигнала можно улучшать.
Блок 1317 объединения символов объединяет символы, калиброванные с помощью блоков 1316a и 1316b калибровки мощности, и выводит один поток символов.
Фиг. 20 - представление, на котором показывают концепцию перемежения битов с помощью битовых перемежителей 1312a и 1312b, показанных на фиг. 18 и 19.
Например, входные биты сохраняют и считывают из имеющей форму матрицы памяти, имеющей предопределенное количество строк и столбцов. Когда входные биты сохраняют, сначала биты сохраняют в первом столбце в направлении увеличения строк, и если первый столбец заполнен, то биты сохраняют в другом столбце в направлении увеличения строк. Когда сохраненные биты считывают, биты считывают в направлении увеличения столбцов, и если все биты, сохраненные в первой строке, считаны, то биты в другой строке считывают в направлении увеличения столбцов. В другом слове, когда биты сохраняют, биты сохраняют построчно, так что столбцы заполняют последовательно. И когда сохраненные биты считывают, сохраненные биты считывают по столбцам от первой строки к последней строке последовательно. На этой фигуре СБ означает старший бит, а МБ означает младший бит.
Для сопоставления битов, кодированных с помощью кода с исправлением ошибок LDPC, с символами при той же самой длине блока исправления ошибок с различными кодовыми скоростями, битовые перемежители 1312a и 1312b могут изменять количество строк и столбцов памяти согласно видам блоков 1315a и 1315b сопоставления символов.
Фиг. 21 - представление, на котором показывают пример количества строк и столбцов блоков памяти битовых перемежителей 1312a и 1312b согласно видам блоков 1315a и 1315b сопоставления символов, если режим LDPC - нормальный режим.
Например, если блок 1315a сопоставления символов сопоставляет биты с символами 256QAM, то перемежитель 1312a первого порядка перемежает биты с помощью памяти, которая имеет 8100 строк и 8 столбцов. Если символы сопоставляют с помощью 64QAM, то перемежитель 1312a первого порядка перемежает биты с помощью памяти, имеющей 10800 строк и 6 столбцов. Если символы сопоставляют с помощью 16QAM, то перемежитель 1312a первого порядка перемежает биты с помощью памяти, имеющей 16200 строк и 4 столбца.
Например, если блоки 1315a и 1315b сопоставления символов сопоставляют биты с символами Hyb128-QAM, то перемежитель первого порядка 1312a перемежает биты, используя память, имеющую 4860 строк и 8 столбцов, а перемежитель 1312b второго порядка перемежает биты, используя память, имеющую 4320 строк и 6 столбцов.
Точно так же, если блоки 1315a и 1315b сопоставления символов выполняют сопоставление символов с помощью Hyb32-QAM, то перемежитель первого порядка 1312a перемежает биты, используя память, имеющую 6480 строк и 6 столбцов, а перемежитель 1312b второго порядка перемежает биты, используя память, имеющую 6480 строк и 4 столбца.
Фиг. 22 является представлением, на котором показывают пример количества строк и столбцов блоков памяти битовых перемежителей 1312a и 1312b согласно видам блоков 1315a и 1315b сопоставления символов, если режим LDPC - короткий режим.
Например, если блок 1315a сопоставления символов сопоставляет биты с 256QAM символами, то перемежитель первого порядка 1312a перемежает биты с помощью памяти, имеющей 2025 строк и 8 столбцов. Если блоки 1315a и 1315b сопоставления символов сопоставляют символы с помощью Hyb128-QAM, то перемежитель 1312a первого порядка перемежает биты, используя память, имеющую 1215 строк и 8 столбцов, а перемежитель 1312b второго порядка перемежает биты, используя память, имеющую 1080 строк и 6 столбцов.
Если перемежение битов выполняют по отношению к кодированному с исправлением ошибок блоку, то местоположения битов в кодированном с исправлением ошибок блоке можно изменять.
Фиг. 23 - схема, на которой показывают концепцию другого варианта осуществления перемежения с помощью битового перемежителя. В варианте осуществления, показанном на этом чертеже, когда биты записывают в память, биты записывают в направлении столбца. Когда записанные биты считывают, биты циклически сдвинутых ячеек считывают в направлении столбца. Биты, записанные в каждой строке, циклически сдвигают. Когда биты записывают или считывают способом циклического сдвига относительно строки или столбца памяти, то это называют перемежением битов со сдвигом. Данный вариант осуществления относится к способу перемежения битов со сдвигом, при котором используют способ считывания битов после того, как биты сдвигают на один столбец в направлении строки. Вместо того, чтобы сдвигать записанные биты в памяти, можно сдвигать точку для считывания битов в памяти или точку для записи битов в память.
В данном варианте осуществления N обозначает длину кодированного с исправлением ошибок блока, а C обозначают длину столбца. Когда биты записывают, биты записывают в первом столбце (представлены затемнением) в порядке 1, 2, 3, 4,... и C, и биты записывают во втором столбце в порядке C+1, C+2, C+3.
Записанные биты сдвигают в направлении строки на один столбец.
Когда записанные биты считывают, то сдвинутые биты считывают в направлении строки. Например, в данном варианте осуществления биты считывают в первой строке в порядке 1, C+1..., и биты считываются во второй строке в порядке X1, 2, C+2.... (X1 является битом в первом столбце второй строки). Биты считывают строка за строкой и считывают циклически сдвинутые биты. Конечно, вместо того, чтобы сдвигать записанные биты в памяти, можно сдвигать точку для считывания битов, записанных в памяти.
Фиг. 24 - представление, на котором показывают другой вариант осуществления перемежения битов. В данном варианте осуществления N обозначает длину кодированного с исправлением ошибок блока и C обозначает длину столбца. Когда биты записывают, биты записывают в первом столбце в порядке 1, 2, 3, 4,..., C-1 и C и биты записывают во втором столбце в порядке C+1, C+2, C+3...
Записанные биты дважды сдвигают в направлении строки на два столбца. Когда записанные биты считывают, то биты, циклически сдвинутые на два столбца, считывают в направлении столбца в каждой строке. Этот способ можно называть способом перемежения битов с двойным сдвигом.
Фиг. 25 - представление, на котором показывают другой вариант осуществления перемежения битов. В данном варианте осуществления N обозначает длину кодированного с исправлением ошибок блока и C обозначает длину столбца. Биты записывают в первом столбце в порядке 1, 2, 3, 4..., C-1 и C и биты записывают во втором столбце в порядке C+1, C+2, C+3.
Когда записанные биты считывают, в первой области строк биты можно считывать способом перемежения битов со сдвигом.
Во второй области строк биты можно считывать способом перемежения с двойным сдвигом.
В третьей области строк биты можно считывать способом перемежения битов со сдвигом.
Если биты перемежают по меньшей мере с помощью одного из способа перемежения битов со сдвигом и способа перемежения с двойным сдвигом, то биты в кодированном с исправлением ошибок блоке можно более случайно перемешивать.
Фиг. 26 - представление, на котором показывают концепцию мультиплексирования входных битов с помощью демультиплексоров 1313a и 1313b.
Битовые перемежители 1312a и 1312b перемежают входные биты x0, x1... и xn-1 и выводят перемежаемые биты. Способ перемежения уже описан выше.
Демультиплексоры 1313a и 1313b демультиплексируют перемежаемые битовые потоки. Способ демультиплексирования можно изменять согласно кодовой скорости способа кодирования с исправлением ошибок и способу сопоставления символов блока сопоставления символов. Если способ сопоставления символов блока сопоставления символов - QPSK, то входные биты, например, перемежают к двум субпотокам, и блок сопоставления символов сопоставляет два субпотока с символами, которые соответствуют действительной оси и мнимой оси созвездия. Например, первый бит y0 демультиплексированного первого субпотока соответствует действительной оси, а первый бит y1 демультиплексированного второго субпотока соответствует мнимой оси.
Если способ сопоставления символов блока сопоставления символов - 16QAM, то входные биты, например, демультиплексируют к четырем субкадрам. Блок сопоставления символов выбирает биты, которые включают в себя четыре субпотока, и сопоставляет выбранные биты с символами, которые соответствуют действительной оси и мнимой оси созвездия.
Например, биты y1 и y2 демультиплексированных первого и третьего субпотоков соответствуют действительной оси, а биты y1 и y3 демультиплексированных второго и четвертого субпотоков соответствуют мнимой оси.
Точно так же, если способ сопоставления символов блока сопоставления символов - 64QAM, то входные биты можно демультиплексировать к шести битовым потокам. Блок сопоставления символов сопоставляет шесть субпотоков с символами, которые соответствуют действительной оси и мнимой оси созвездия. Например, демультиплексированные биты y0, y2 и y4 первого, третьего и пятого субпотоков соответствуют действительной оси, а демультиплексированные биты y1, y3 и y5 второго, четвертого и шестого субпотоков соответствуют мнимой оси.
Точно так же, если способ блока сопоставления символов - 256QAM, то входные биты можно демультиплексировать к восьми битовым потокам. Блок сопоставления символов сопоставляет восемь субпотоков с символами, которые соответствуют действительной оси и мнимой оси созвездия. Например, сначала, демультиплексированные биты y0, y2, y4 и y6 первого, третьего, пятого и седьмого субпотоков соответствуют действительной оси, а демультиплексированные биты y1, y3, y6 и y7 второго, четвертого, шестого и восьмого субпотоков соответствуют мнимой оси.
Если блок сопоставления символов сопоставляет символы, то субпотоки, демультиплексированные с помощью демультиплексора, можно сопоставлять с битовыми потоками действительной оси и мнимой оси созвездия.
Описанные выше способ перемежения битов, способ демультиплексирования и способ сопоставления символов являются примерными, и другие способы можно использовать в качестве способов выбора битов в субпотоках таким образом, чтобы субпотоки, демультиплексированные с помощью демультиплексора, могли соответствовать действительной оси и мнимой оси созвездия.
Слово ячейки, сопоставляемое с символами, можно изменять согласно любому из битовых потоков с исправленными ошибками согласно кодовой скорости, способу перемежения битовых потоков, способу демультиплексирования и способу сопоставления символов. СБ слова ячейки имеют более высокую надежность декодирования с исправлением ошибок, чем МБ слова ячейки. Хотя надежность бита определенного местоположения кодированного с исправлением ошибок блока является низкой, надежность бита можно улучшать с помощью процесса обратного сопоставления символов, если биты слова ячейки располагают в СБ или близко к СБ.
Соответственно, хотя надежность бита, кодированного согласно характеристикам H-матрицы, используемой в нерегулярном способе кодирования с исправлением ошибок LDPC, изменена, бит можно устойчиво к ошибкам передавать/принимать с помощью процесса сопоставления и обратного сопоставления символов, и эффективность системы можно регулировать.
Фиг. 27 - представление, на котором показывают вариант осуществления демультиплексирования входного потока с помощью демультиплексора.
Если способ сопоставления символов - QPSK, то два бита сопоставляют с одним символом, и два бита одного блока символов демультиплексируют по порядку битовых индексов (индексов 0 и 1 из b).
Если способ сопоставления символов - 16QAM, то 4 бита сопоставляют с одним символом и четыре бита одного блока символов демультиплексируют в соответствии с результатом вычисления по модулю 4 для индексов битов (индексов 0, 1, 2 и 3 из b).
Если способ сопоставления символов - 64QAM, то 6 битов сопоставляют с одним символом и шесть битов одного блока символов демультиплексируют в соответствии с результатом вычисления по модулю 6 для индексов битов (индексов 0, 1, 2, 3, 4 и 5 из b).
Если способ сопоставления символов - 256QAM, то 8 битов сопоставляют с одним символом и восемь битов одного блока символа демультиплексируют в соответствии с результатом вычисления по модулю 8 для индексов битов (индексов 0, 1, 2, 3, 4, 5, 6 и 7 из b).
Порядок демультиплексирования субпотоков является примерным и его можно изменять.
Фиг. 28 - представление, на котором показывают пример вида демультиплексирования согласно способу сопоставления символов. Способ сопоставления символов включает в себя QPSK, 16QAM, 64QAM и 256QAM, и вид демультиплексирования включает в себя первый вид - шестой вид.
Первый вид - пример, в котором входные биты последовательно соответствуют индексам с четными номерами (0, 2, 4, 8...) (или действительной оси созвездия) и последовательно соответствуют индексам с нечетными номерами (1, 3, 5, 1...) (или мнимой оси созвездия). В дальнейшем, битовое демультиплексирование первого вида может быть представлено идентификатором демультиплексирования 10 (двоичным числом 1010; местоположение 1 является местоположением, соответствующим СБ действительной оси и мнимой оси созвездия).
Второй вид - пример, в котором демультиплексирование выполняют в обратном порядке по сравнению с первым видом, т.е. МБ входных битов последовательно соответствуют индексам с четными номерами (6, 4, 2, 0) (или действительной оси созвездия) и индексам с нечетными номерами (1, 3, 5, 7...) (или мнимой оси созвездия). В дальнейшем, битовое демультиплексирование второго вида может быть представлено идентификатором демультиплексирования 5 (двоичным числом 0101).
Третий вид - пример, в котором входные биты упорядочивают таким образом, что биты с обоих сторон кодового слова становятся СБ. Входные биты переупорядочивают так, чтобы заполнять кодовое слово с обоих сторон кодового слова. В дальнейшем, битовое демультиплексирование третьего вида может быть представлено идентификатором демультиплексирования 9 (двоичным числом 1001).
Четвертый вид - пример, в котором входные биты упорядочивают таким образом, что средний бит кодового слова становится СБ. Бит входных битов сначала помещают в среднее местоположение кодового слова, а остальные биты затем переупорядочивают по направлению к обоим сторонам кодового слова в порядке входных битов. В дальнейшем, битовое демультиплексирование четвертого вида может быть представлено идентификатором демультиплексирования 6 (двоичным числом 0110).
Пятый вид - пример, в котором биты демультиплексируют таким образом, что последний бит кодового слова становится СБ, а первый бит становится МБ, и шестой вид - пример, в котором биты переупорядочивают таким образом, что первый бит кодового слова становится СБ, а последний бит становится МБ. В дальнейшем, битовое демультиплексирование пятого вида может быть представлено идентификатором демультиплексирования 3 (двоичным числом 0011), а битовое демультиплексирование шестого вида может быть представлено идентификатором демультиплексирования 12 (двоичным числом 1100).
Как описано выше, вид демультиплексирования можно изменять согласно способу сопоставления символов или кодовой скорости способа кодирования с исправлением ошибок. Таким образом, можно использовать различные виды демультиплексирования, если изменяют способ сопоставления символов или кодовую скорость.
Фиг. 29 - представление, на котором показывают вариант осуществления демультиплексирования входного битового потока в соответствии с видом демультиплексирования. Данный вариант осуществления может включать в себя битовые перемежители 1312a и 1312b, демультиплексоры 1313a и 1313b и блоки 1315a и 1315b сопоставления.
Битовые перемежители 1312a и 1312b перемежают кодированные с исправлением ошибок потоки услуги PLP. Например, битовые перемежители 1312a и 1312b могут выполнять перемежение битов в кодированных с исправлением ошибок блоках согласно режиму кодирования с исправлением ошибок. Способ перемежения битов уже описан выше.
Демультиплексоры 1313a и 1313b могут включать в себя демультиплексоры 1313a1 и 1313b1... первого вида и демультиплексоры 1313a2 и 1313b2 n-го вида. Здесь, n - целое число. Способы демультиплексирования битов с помощью демультиплексоров n видов являются результатом видов, показанных на фиг. 17. Например, первый вид демультиплексоров может соответствовать битовому демультиплексированию первого вида (1100), и демультиплексор второго вида (не показан) может соответствовать битовому демультиплексированию второго вида (0011). Демультиплексор n-го вида 1313b демультиплексирует входной битовый поток согласно битовому мультиплексированию n-го вида (например, идентификатору демультиплексирования 1100) и выводит демультиплексированный битовый поток. Блоки 1313a3 и 1313b3 выбора принимают сигнал выбора демультиплексора того вида демультиплексирования, который подходит для входных битов, и выводят битовый поток согласно демультиплексированию любого одного из первого вида - n-го вида и сигналу выбора демультиплексора. Сигнал выбора демультиплексора может изменяться согласно кодовой скорости кодирования с исправлением ошибок и способу сопоставления символов созвездия. Соответственно, вид демультиплексирования можно определять согласно кодовой скорости способа кодирования с исправлением ошибок или/и способу сопоставления символов созвездия. Подробный пример в соответствии с символами, сопоставленными с созвездием или/и с кодовой скоростью кодирования с исправлением ошибок в соответствии с сигналом выбора демультиплексора, будет описан позже.
Блоки 1315a и 1315b сопоставления могут сопоставлять демультиплексированные битовые субпотоки с символами в соответствии с сигналом выбора демультиплексора и выводить сопоставленные символы.
Фиг. 30 - представление, на котором показывают вид демультиплексирования, который определяют согласно кодовой скорости кодирования с исправлением ошибок и способа сопоставления символов.
В способе сопоставления символов 4QAM, даже когда кодовая скорость способа кодирования с исправлением ошибок LDPC является любой из 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 и 9/10, битовый поток можно демультиплексировать согласно всем видам демультиплексирования (обозначено «все»).
В способе сопоставления символов 16QAM, если кодовая скорость способа кодирования с исправлением ошибок LDPC - 1/4, 1/3, 2/5 и 1/2, символы можно сопоставлять, не выполняя перемежения битов и битового демультиплексирования (обозначено «нет перемежения, нет демультиплексирования»). Если кодовая скорость кодирования с исправлением ошибок - 3/5, то биты можно демультиплексировать согласно любому из идентификаторов демультиплексирования 9, 10 и 12. Если кодовая скорость кодирования с исправлением ошибок - 2/3, 3/4, 4/5, 5/6, 8/9 и 9/10, то входной битовый поток можно демультиплексировать согласно идентификатору демультиплексирования 6.
В способе сопоставления символов 64QAM, если кодовая скорость кодирования с исправлением ошибок LDPC - 1/4, 1/3, 2/5 и 1/2, то символы можно сопоставлять, не выполняя перемежение битов и демультиплексирование битов. Если кодовая скорость - 3/5, то биты можно демультиплексировать согласно любому из идентификаторов демультиплексирования 9 и 10. Если кодовая скорость - 2/3, 3/4, 4/5, 5/6, 8/9 и 9/10, то биты можно демультиплексировать согласно идентификатору демультиплексирования 6.
В способе сопоставления символов 256QAM, если кодовая скорость кодирования с исправлением ошибок LDPC - 1/4, 1/3, 2/5 и 1/2, то символы можно сопоставлять, не выполняя перемежение битов и демультиплексирование битов. Если кодовая скорость - 3/5, то биты можно демультиплексировать согласно идентификатору демультиплексирования 9. Если кодовая скорость - 2/3, 3/4, 4/5, 5/6, 8/9 и 9/10, то биты можно демультиплексировать согласно идентификатору демультиплексирования 6.
Как описано выше, вид битового демультиплексирования можно изменять согласно кодовой скорости, используемой для кодирования с исправлением ошибок, и способа сопоставления символов. Соответственно, возможность исправления ошибок битов, расположенных в определенном месте кодированного с исправлением ошибок блока, можно настраивать, сопоставляя демультиплексированные субпотоки с символами. Соответственно, можно оптимизировать надежность на битовом уровне.
Фиг. 31 - представление, на котором показывают пример выражения способа демультиплексирования с помощью уравнения. Например, если способ сопоставления символов - QPSK, то входные биты (xi, xN/2+i) соответствуют демультиплексированным битам y0 и y1. Если способ сопоставления символов 16QAM, то входные биты () соответствуют демультиплексированным битам y0, y1, y2 и y3.
Если способ сопоставления символов 64QAM, то входные биты () соответствуют демультиплексированным битам y0, y1, y2, y3, y4 и y5. Если способ сопоставления символов 256QAM, то входные биты () соответствуют демультиплексированным битам y0, y1, y2, y3, y4, y5, y6 и y7.
В данном случае N обозначает количество битов, сопоставляемых с символами по отношению к входному сигналу битового перемежителя.
Фиг. 32 - представление, на котором показывают пример сопоставления символов с помощью блока сопоставления символов. Например, в способе сопоставления символов QPSK, символы в созвездии соответствуют значению бита y0 демультиплексированного первого субпотока и значению бита y1 демультиплексированного второго субпотока.
В 16QAM, действительная ось символов в созвездии соответствует битам демультиплексированных первого и третьего субпотоков (битам, отделенным от местоположения СБ на 0 и 2), а мнимая ось символов соответствует битам демультиплексированных второго и четвертого субпотоков (битам, отделенным от местоположения СБ на 1 и 3).
В 64QAM, действительная ось символов в созвездии соответствует битам демультиплексированных первого, третьего и пятого субпотоков (битам, отделенным от местоположения СБ на 0, 2 и 4), а мнимая ось символов соответствуют битам демультиплексированных второго, четвертого и шестого субпотоков (битам, отделенным от местоположения СБ на 1, 3 и 5).
Соответственно, биты, формирующие символ, можно сопоставлять со словом ячейки в порядке демультиплексирования. Если биты, формирующие слово ячейки, демультиплексируют, то СБ и МБ слова ячейки изменяют, и устойчивость битов к ошибкам можно настраивать, хотя устойчивость к ошибкам LDPC-кодированных с исправлением ошибок битов изменяется согласно местоположению.
Фиг. 33 - структурная схема, показывающая кодер MIMO/MISO согласно варианту осуществления настоящего изобретения. Кодер MIMO/MISO кодирует входные данные, используя схему кодирования MIMO/MISO, и выводит кодированные данные к нескольким трактам. Если устройство приема сигнала принимает сигнал, передаваемый к нескольким трактам от одного или большего количества трактов, то оно может получать усиление (также называют усилением при разнесении, усилением полезной информации или усилением при мультиплексировании).
Кодер 140 MIMO/MISO кодирует данные услуги каждого тракта, создаваемые блоком 130 формирования кадров, и выводит кодированные данные к A трактам, соответствующим количеству выходных антенн.
Фиг. 34 - структурная схема, на которой показывают модулятор согласно варианту осуществления настоящего изобретения. Модулятор включает в себя первый контроллер 151 мощности (блок 1 уменьшения PAPR), блок 153 преобразования во временную область (IFFT), второй контроллер 157 мощности (блок 2 уменьшения PAPR) и блок 159 добавления защитного интервала.
Первый контроллер 151 мощности уменьшает PAPR (отношение пиковой к средней мощности) данных, передаваемых к R трактам сигнала в частотной области.
Блок 153 преобразования во временную область (IFFT) преобразовывает принимаемые сигналы в частотной области в сигналы во временной области. Например, сигналы в частотной области можно преобразовывать в сигналы во временной области согласно алгоритму IFFT. Поэтому, данные в частотной области можно модулировать согласно схеме OFDM.
Второй контроллер 157 мощности (PAPR Reduce2) уменьшает PAPR (отношение пиковой к средней мощности) данных канала, передаваемых к R трактам сигнала во временной области. В этом случае могут использоваться схема резервирования диапазона частот и схема расширения активного созвездия (ACE) для расширения созвездия символа.
Блок 159 добавления защитного интервала добавляет защитный интервал к выходному символу OFDM и выводит результат добавления. Как описано выше, указанный выше вариант осуществления можно выполнять в каждом сигнале из R трактов.
Фиг. 35 - структурная схема, показывающая аналоговый процессор 160 согласно варианту осуществления настоящего изобретения. Аналоговый процессор 160 включает в себя цифроаналоговый преобразователь (ЦАП) 161, блок 163 преобразования с повышением частоты и аналоговый фильтр 165.
ЦАП 161 преобразовывает входные данные в аналоговый сигнал и выводит аналоговый сигнал. Блок 163 преобразования с повышением частоты преобразовывает частотную область аналогового сигнала в РЧ-область. Аналоговый фильтр 165 фильтрует сигнал РЧ-области и выводит фильтрованный РЧ сигнал.
Фиг. 36 - структурная схема, показывающая устройство для приема сигнала согласно варианту осуществления настоящего изобретения. Устройство приема сигнала включает в себя первый приемник 210a сигнала, n-й приемник 210n сигнала, первый демодулятор 220a, n-й демодулятор 220n, декодер 230 MIMO/MISO, блок 240 анализа кадра и декодирующий демодулятор 250, и выходной процессор 260.
В случае приема сигнала согласно структуре кадра сигнала TFS несколько услуг мультиплексируют в R каналов и затем сдвигают во времени, так что передают сдвинутый во времени результат.
Приемник может включать в себя по меньшей мере один приемник сигнала для приема услуги, передаваемой по меньшей мере по одному РЧ каналу. Кадр сигнала TFS, передаваемый к R (где R - натуральное число) РЧ каналов, можно передавать к множеству трактов через A антенн. A антенн использовались для R РЧ каналов, так что общее количество антенн - R×A.
Первый приемник 210a сигнала может принимать данные услуги, передаваемые по меньшей мере через один тракт, из всех данных услуги, передаваемых через несколько РЧ каналов. Например, первый приемник 210a сигнала может принимать передаваемый сигнал, обработанный в соответствии со схемой MIMO/MISO, через несколько трактов.
Первый приемник 210a сигнала и n-й приемник 210n сигнала могут принимать несколько блоков данных услуги, передаваемых по n РЧ каналов из нескольких РЧ каналов, как один PLP. А именно, данный вариант осуществления показывает устройство приема сигнала, которое может одновременно принимать данные R РЧ каналов. Поэтому, если данный вариант осуществления принимает один РЧ канал, то необходим только первый приемник 210a.
Первый демодулятор 220a и n-й демодулятор 220n демодулируют сигналы, принимаемые в первом и n-м приемниках 210a и 210n сигнала согласно схеме OFDM, и выводят демодулированные сигналы.
Декодер 230 MIMO/MISO декодирует данные услуги, принимаемые через несколько трактов передачи согласно схеме декодирования MIMO/MISO, и выводит декодированные данные услуги к одному тракту передачи. Если принимают R услуг, передаваемых более чем по нескольким трактам передачи, то декодер 230 MIMO/MISO может выводить данные одной услуги PLP, содержащиеся в каждой из услуг R, к соответствующим R каналам. Если P услуг передают через R РЧ каналов и сигналы отдельных РЧ каналов принимают через A антенн, то приемник декодирует P услуг, используя в общей сложности (R×A) приемных антенн.
Блок 240 анализа кадра выполняет анализ кадра сигнала TFS, включающего в себя несколько услуг, и выводит анализируемые данные услуги.
Декодирующий демодулятор 250 выполняет декодирование с исправлением ошибок данных услуги, содержащихся в анализируемом кадре, выполняет обратное сопоставление декодированных данных символа с битовыми данными и выводит обработанный с помощью обратного сопоставления результат.
Выходной процессор 260 декодирует поток, включающий в себя битовые данные обратного сопоставления, и выводит декодированный поток.
В приведенном выше описании каждый из блока 240 анализа кадра, декодирующего демодулятора 250 и выходного процессора 260 принимает блоки данных услуги, количество которых равно количеству PLP, и выполняет обработку сигналов для принимаемых данных услуги.
Фиг. 37 - структурная схема, показывающая приемник сигнала согласно варианту осуществления настоящего изобретения. Приемник сигнала может включать в себя блок 211 настройки, блок 213 преобразования с понижением частоты и аналого-цифровой преобразователь (АЦП) 215.
Блок 211 настройки выполняет скачкообразное изменение частоты некоторых РЧ каналов, которые могут передавать выбранные пользователем услуги во всех РЧ каналах, когда несколько РЧ каналов включают в себя данный PLP, и выводит результат скачкообразного изменения частоты. Блок 211 настройки выполняет скачкообразное изменение частоты РЧ каналов, содержащихся в кадре сигнала TFS, согласно вводимым центральным частотам РЧ, и в то же самое время настраивает соответствующие частотные сигналы, так что он выводит настроенные сигналы. Если сигнал передают к A трактам, то блок 211 настройки выполняет настройку к соответствующему РЧ каналу и принимает сигналы приема через A антенн.
Блок 213 преобразования с понижением частоты выполняет преобразование с понижением частоты РЧ сигнала, настроенного блоком 211 настройки, и выводит результат преобразования с понижением частоты. АЦП 215 преобразовывает аналоговый сигнал в цифровой сигнал.
Фиг. 38 - структурная схема, показывающая демодулятор согласно варианту осуществления настоящего изобретения. Демодулятор включает в себя блок 221 обнаружения кадра, блок 222 синхронизации кадра, блок 223 удаления защитного интервала, блок 224 преобразования в частотную область (FFT), блок 225 оценки канала, блок 226 корректировки канала и блок 227 извлечения информации сигнализации.
Если демодулятор получает данные услуги, передаваемые к одному потоку PLP, то будет выполнена следующая демодуляция сигнала. Ее подробное описание будет выполнено в дальнейшем.
Блок 221 обнаружения кадра идентифицирует систему доставки принимаемого сигнала. Для примера, блок 221 обнаружения кадра определяет, является ли принимаемый сигнал сигналом DVB-TS или нет. И блок 221 обнаружения кадра может также определять, является ли принимаемый сигнал кадром сигнала TFS или нет. Блок 222 синхронизации кадра получает синхронизацию в частотной и временной области кадра сигнала TFS.
Блок 223 управления защитным интервалом удаляет защитный интервал, расположенный между символами OFDM, во временной области. Блок 224 преобразования в частотную область (FFT) преобразовывает принимаемый сигнал в сигнал в частотной области, используя алгоритм FFT, так что он получает данные символа в частотной области.
Блок 225 оценки канала выполняет оценку канала приема, используя пилотный символ, содержащийся в данных символа в частотной области. Блок 226 корректировки канала выполняет канальную корректировку принимаемых данных, используя информацию канала, определенную с помощью блока 225 оценки канала.
Блок 227 извлечения информации сигнализации может извлекать информацию сигнализации физического уровня, установленную в первом и втором пилот-сигналах, содержащихся в принимаемых данных с канальной корректировкой.
Фиг. 39 - структурная схема, на которой показывают декодер MIMO/MISO согласно варианту осуществления настоящего изобретения. Приемник сигнала и демодулятор предназначены для обработки сигнала, принимаемого по одному тракту. Если приемник сигнала и демодулятор принимают данные услуги PLP, обеспечивая одну услугу через несколько трактов нескольких антенн, и демодулируют данные услуги PLP, декодер 230 MIMO/MIMO выводит сигнал, принимаемый по нескольким трактам, как данные услуги, передаваемые к одному PLP. Поэтому, декодер 230 MIMO/MISO может получать усиление при разнесении и усиление мультиплексирования из данных услуги, принимаемых в соответствующем PLP.
Декодер 230 MIMO/MISO принимает сигнал, передаваемый по множеству трактов от нескольких антенн, и может декодировать данный сигнал, используя схему MIMO, которая может восстанавливать каждый принимаемый сигнал в форме одного сигнала. Иначе, декодер 230 MIMO/MISO может восстанавливать сигнал, используя схему MIMO, которая принимает сигнал, передаваемый по множеству трактов от одной антенны, и восстанавливает принимаемый сигнал, передаваемый по множеству трактов.
Поэтому, если сигнал передают через R РЧ каналов (где R - натуральное число), то декодер 230 MIMO/MISO может декодировать сигналы, принимаемые через A антенн отдельных РЧ каналов. Если значение A равно «1», то сигналы можно декодировать в соответствии со схемой MISO. Если значение A больше «1», то сигналы можно декодировать в соответствии со схемой MIMO.
Фиг. 40 - структурная схема, показывающая блок анализа кадра согласно варианту осуществления настоящего изобретения. Блок анализа кадра включает в себя первый обратный частотный перемежитель 241a, r-й обратный частотный перемежитель 241r, блок 243 анализа кадра, первый обратный временной перемежитель 245a, p-й обратный временной перемежитель 245p, первый блок 247a обратного сопоставления символов и p-й блок обратного сопоставления символов. Значение «r» можно определять с помощью количества РЧ каналов, а значение «p» можно определять с помощью количества потоков, передающих данные услуги PLP, созданные блоком 243 анализа кадра.
Поэтому, если p услуг передают к p потокам PLP по R РЧ каналам, то блок анализа кадра включает в себя r частотных деперемежителей, p обратных временных перемежителей и p блоков обратного сопоставления символов.
Вместе с первым РЧ каналом первый частотный перемежитель 241a выполняет обратное перемежение вводимых данных в частотной области и выводит результат обратного перемежения.
Блок 243 анализа кадра выполняет анализ кадра сигнала TFS, передаваемого к нескольким РЧ каналам, используя информацию планирования кадра сигнала TFS, и анализирует данные услуги PLP, содержащиеся в слоте определенного РЧ канала, включающего в себя необходимую услугу. Блок 243 анализа кадра выполняет анализ кадра сигнала TFS для приема данных определенной услуги, распределенной нескольким РЧ каналам, согласно структуре кадра сигнала TFS, и выводит данные услуги PLP первого тракта.
Первый обратный временной перемежитель 245a выполняет обратное перемежение во временной области анализируемых данных услуги PLP первого тракта. Первый блок 247a обратного сопоставления символов определяет, что данные услуги, сопоставляемые с символом, являются битовыми данными, так что он может выводить поток PLP, связанный с данными услуги PLP первого тракта.
При условии, что данные символа преобразовывают в битовые данные, и все данные символов включают в себя символы, основанные на схеме гибридного сопоставления символов, p блоков обратного сопоставления символов, каждый из которых включает в себя первый блок обратного сопоставления символов, может определять, что данные символа являются битовыми данными, используя различные схемы обратного сопоставления символов в отдельных интервалах входных данных символа.
Фиг. 41 - представление, на котором показывают вариант осуществления каждого из блоков 247a и 247p обратного сопоставления символов. Блоки обратного сопоставления символов принимают потоки, соответствующие PLP, от временных перемежителей 245a и 245p, соответственно, соответствующих блокам обратного сопоставления символов.
Каждый из блоков 247a и 247p обратного сопоставления символов может включать в себя блок 2471 разделения на блоки исправления ошибок, блок 2473 разделения на символы, блок 2475a обратного сопоставления первого порядка, блок 2475b обратного сопоставления второго порядка и блок 2478 объединения битового потока.
Блок 2471 разделения на блоки исправления ошибок может разделять поток PLP, принимаемый от соответствующего одного из временных перемежителей 245a и 245p, на блоки исправления ошибок. Блок 2471 разделения на блоки исправления ошибок может разделять поток услуги на блоки нормального режима LDPC. В этом случае, поток услуги можно разделять в состоянии, в котором четыре блока согласно короткому режиму (блок имеет длину 16200 битов) обрабатывают, как один блок исправления ошибок согласно нормальному режиму (блок имеет длину 64800 битов).
Блок 2473 разделения на символы может разделять поток символов в разделенных блоках исправления ошибок согласно способу сопоставления символов для потока символов.
Например, блок 2475a обратного сопоставления первого порядка преобразовывает символы в биты согласно способу сопоставления символов более высокого порядка. Блок 2475b обратного сопоставления второго порядка преобразовывает символы в биты согласно способу сопоставления символов более низкого порядка.
Блок 2478 объединения битового потока может принимать преобразованные биты и выводить один битовый поток.
Фиг. 42 - представление, на котором показывают другой вариант осуществления каждого из блоков 247a и 247p обратного сопоставления символов. Вариант осуществления этого чертежа аналогичен варианту осуществления на фиг. 41 за исключением того, что данный вариант дополнительно включает в себя блок 2474a калибровки мощности первого порядка и блок 2474b калибровки мощности второго порядка.
Блок 2474a калибровки мощности первого порядка принимает символы, разделенные с помощью блока 2473 разделения на символы, калибрует мощность принимаемых символов согласно схеме сопоставления символов и выводит калиброванные символы. Мощности принимаемых символов можно калибровать согласно размеру созвездия, основываясь на способах сопоставления символов. Блок 2474a калибровки мощности первого порядка преобразовывает откалиброванную мощность в исходную мощность символа созвездия. Блок 2475a обратного сопоставления первого порядка может выполнять обратное сопоставление символов, мощность которых откалибрована с помощью блока калибровки мощности первого порядка, с битами.
Точно так же блок 2474b калибровки мощности второго порядка принимает символы, разделенные с помощью блока 2473 разделения на символы, изменяет калиброванную мощность принимаемых символов к исходной мощности согласно размеру созвездия и выводит измененные символы.
Фиг. 43 - представление, на котором показывают другой вариант осуществления каждого из блоков 247a и 247p обратного сопоставления символов. Каждый из блоков 247a и 247p обратного сопоставления символов может включать в себя блок 2473 разделения символов, блок 2474a обратного сопоставления первого порядка, блок 2474b обратного сопоставления второго порядка, мультиплексор 2475a первого порядка, мультиплексор 2475b второго порядка, битовый деперемежитель 2476a первого порядка, битовый деперемежитель 2476b второго порядка и блок 2478 объединения битового потока. С помощью этого варианта осуществления, вариант осуществления блока декодирования и демодуляции, показанный на фиг. 33, включает в себя первый декодер 253, первый деперемежитель 255 и второй декодер 257.
Блок 2473 разделения символов может разделять поток символов PLP согласно способу, соответствующему способу сопоставления символов.
Блок 2474a обратного сопоставления первого порядка и блок 2474b обратного сопоставления второго порядка преобразовывают разделенные потоки символов в биты. Например, блок 2474a обратного сопоставления первого порядка выполняет обратное сопоставление символов более высокого порядка QAM, а блок 2474b обратного сопоставления второго порядка выполняет обратное сопоставление символов более низкого порядка QAM. Например, блок 2474a обратного сопоставления первого порядка может выполнять обратное сопоставление символов 256QAM, а блок 2474b обратного сопоставления второго порядка может выполнять обратное сопоставление символов 64QAM.
Мультиплексор 2475a первого порядка и мультиплексор 2475b второго порядка мультиплексируют биты сопоставления символов. Способы мультиплексирования могут соответствовать способам демультиплексирования, описанным в отношении фиг. 15. Соответственно, демультиплексированные субпотоки можно преобразовывать в один битовый поток.
Битовый деперемежитель 2476a первого порядка деперемежает битовые потоки, мультиплексированные с помощью мультиплексора 2475a первого порядка. Битовый деперемежитель 2476b второго порядка деперемежает биты, мультиплексированные с помощью мультиплексора 2475a первого порядка. Способ деперемежения соответствует способу перемежения битов. Способ перемежения битов показан на фиг. 12.
Блок 2478 объединения битовых потоков может объединять битовые потоки, деперемежаемые с помощью битовых перемежителей 2476a и 2476b, в один битовый поток.
Первый декодер 253 из блока декодирования и демодуляции может декодировать с исправлением ошибок выходной битовый поток согласно нормальному режиму или короткому режиму и кодовой скорости согласно данным режимам.
Фиг. 44 - представление, на котором показывают другой вариант осуществления каждого из блоков 247a и 247p обратного сопоставления символов. Вариант осуществления на этом чертеже аналогичен варианту осуществления на фиг. 43, за исключением того, что данный вариант осуществления дополнительно включает в себя блок 2474a калибровки мощности первого порядка и блок 2474b калибровки мощности второго порядка. Блок 2474a калибровки мощности первого порядка и блок 2474b калибровки мощности второго порядка изменяют откалиброванную мощность символов согласно способам сопоставления символов и выводят измененные символы к блокам 2475a и 2475b обратного сопоставления символов.
Фиг. 45 - представление, на котором показывают вариант осуществления мультиплексирования демультиплексированных субпотоков. В данном варианте осуществления блоки 2474a и 2474b обратного сопоставления определяют слова ячейки, включающие в себя данные биты. Мультиплексоры 2475a и 2475b мультиплексируют определенные слова ячейки в соответствии с сигналом выбора мультиплексора. Демультиплексированные слова ячейки вводят к любому из мультиплексоров с первых мультиплексоров 2475a2 и 2475b2 по n-е мультиплексоры 2475a3 и 2475b3.
Мультиплексоры с первых 2475a2 и 2475b2 по n-е 2475a3 и 2475b3 изменяют порядок битов в словах ячейки, вводимых в соответствии с сигналом выбора мультиплексора. Сигнал выбора мультиплексора можно изменять согласно кодовой скорости кодирования с исправлением ошибок или способа сопоставления символов. Для создания одного потока и битовых потоков, доставляемых к мультиплексорам, порядок выбора субпотока можно изменять в соответствии с сигналом выбора мультиплексора.
Первые демультиплексоры 2475a1 и 2475b1 выводят битовые потоки обратно сопоставленных символов к любому из первых мультиплексоров 2475a2 и 2475b2 - n-х мультиплексоров 2475a3 и 2475b3 в соответствии с сигналом выбора мультиплексора. Первые субмультиплексоры 2475a1 и 2475b1 могут принимать субпотоки, мультиплексируемые с помощью первых мультиплексоров 2475a2 и 2475b2 - n-х мультиплексоров 2475a3 и 2475b3, и выводить один поток, в соответствии с сигналом выбора мультиплексора.
Слова ячейки, включающие в себя измененные биты, вводят в битовые перемежители 2476a и 2476b, и битовые деперемежители 2476a и 2476b деперемежают вводимые биты и выводят деперемежаемые биты.
Фиг. 46 - структурная схема, показывающая декодирующий демодулятор согласно варианту осуществления настоящего изобретения. Декодирующий демодулятор может включать в себя несколько функциональных блоков, соответствующих блоку кодирования и модуляции. В данном варианте осуществления декодирующий демодулятор на фиг. 16 может включать в себя первый деперемежитель 251, первый декодер 253, второй обратный перемежитель 255 и второй декодер 257. Второй обратный перемежитель 255 может выборочно содержаться в декодирующем демодуляторе.
Первый обратный перемежитель 251 работает в качестве внутреннего обратного перемежителя, и он может выполнять деперемежение p-го PLP потока, созданного блоком анализа кадра.
Первый декодер 253 работает в качестве внутреннего декодера, он может выполнять исправление ошибок деперемежаемых данных и может использовать алгоритм декодирования с исправлением ошибок, основанный на схеме LDPC.
Второй 255 обратный перемежитель работает в качестве внешнего перемежителя и может выполнять обратное перемежение декодированных с исправлением ошибок данных.
Второй декодер 257 работает в качестве внешнего декодера. В данных, которые деперемежают с помощью второго обратного перемежителя 255 или в которых исправляют ошибки с помощью первого декодера 253, снова исправляют ошибки, так что второй декодер 257 выводит данные с повторно исправленными ошибками. Второй декодер 257 декодирует данные, используя алгоритм декодирования с исправлением ошибок, основанный на схеме BCH, так что он выводит декодированные данные.
Первый обратный перемежитель 251 и второй обратный перемежитель 255 могут преобразовывать пакет ошибок, созданный в данных, содержащихся в потоке PLP, в случайную ошибку. Первый декодер 253 и второй декодер 257 могут исправлять ошибки, содержащиеся в данных.
Декодирующий демодулятор показывает процессы операции, связанные с одним потоком PLP. Если существует p потоков, то необходимо p декодирующих демодуляторов, или декодирующий демодулятор может неоднократно декодировать входные данные p раз.
Фиг. 47 - структурная схема, показывающая выходной процессор согласно варианту осуществления настоящего изобретения. Выходной процессор может включать в себя p блоков (251a.., 261p) анализа кадра немодулированной передачи (BB), первый блок 263a объединения услуги, второй блок 263b объединения услуги, первый демультиплексор 265a и второй демультиплексор 265b.
Блоки (261a..., 261p) анализа кадра BB удаляют заголовки кадра BB из потоков PLP с первого по p-й согласно принимаемым трактам PLP и выводят результат удаления. В данном варианте осуществления показывают, что данные услуги передают по меньшей мере к двум потокам. Первый поток - поток TS MPEG-2, а второй поток - поток GS.
Первый блок 263a объединения услуги вычисляет сумму данных услуги, содержащихся в полезной информации по меньшей мере одного кадра BB, так что он выводит сумму данных услуги, как один поток услуги. Первый демультиплексор 255a может демультиплексировать поток услуги и выводить результат демультиплексирования.
Таким образом, второй блок 263b объединения услуги вычисляет сумму данных услуги, содержащихся в полезной информации по меньшей мере одного кадра BB, так что он может выводить другой поток услуги. Второй демультиплексор 255b может демультиплексировать поток услуги формата GS и выводить демультиплексированный поток услуги.
Фиг. 48 - структурная схема, на которой показывают устройство для передачи сигнала согласно другому варианту осуществления настоящего изобретения. Устройство передачи сигнала включает в себя блок 310 формирования услуги, блок 320 разделения частот и передатчик 400. Передатчик 400 кодирует или модулирует сигнал, включающий в себя поток услуги, который будут передавать по каждому РЧ диапазону.
Блок 310 формирования услуги принимает несколько потоков услуги, мультиплексирует несколько потоков услуги, которые будут передавать на отдельных РЧ каналах, и выводит мультиплексированные потоки услуги. Блок 310 формирования услуги выводит информацию планирования, так что он управляет передатчиком 400, используя информацию планирования, когда передатчик 400 передает PLP через несколько РЧ каналов. Этой информацией планирования блок 310 формирования услуги модулирует несколько кадров услуги, которые будут передавать по нескольким РЧ каналам с помощью передатчика 400, и передает модулированные кадры услуги.
Блок 320 разделения частот принимает поток услуги, который будут передавать к каждому РЧ диапазону, и разделяет каждый поток услуги на несколько подпотоков, так что отдельные РЧ диапазоны частот можно распределять подпотокам.
Передатчик 400 обрабатывает потоки услуги, которые будут передавать к отдельным диапазонам частот, и выводит обработанные результирующие потоки. Например, вместе с определенным потоком услуги, который будут передавать на первом РЧ канале, первый блок 410 сопоставления сопоставляет входные данные потока услуги с символами. Первый перемежитель 420 перемежает сопоставляемые символы для предотвращения пакета ошибок.
Первый блок 430 добавления символа может добавлять кадр сигнала, в котором содержится пилот-сигнал (например, распределенный пилот-сигнал или непрерывный пилот-сигнал), в модулированный сигнал.
Первый модулятор 440 модулирует данные, перемежаемые в соответствии со схемой модуляции сигнала. Например, первый модулятор 440 может модулировать сигналы, используя схему OFDM.
Первый блок 450 добавления пилотного символа добавляет первый пилот-сигнал и второй пилот-сигнал в кадр сигнала и может передавать кадр сигнала TFS.
Данные потока услуги, передаваемые по второму РЧ каналу, передают в кадр сигнала TFS через несколько блоков 415, 425, 435, 445 и 455 из различных трактов, показанных в передатчике на фиг. 18.
Количество трактов обработки сигналов, передаваемых от передатчика 400, может быть равно количеству РЧ каналов, содержащихся в кадре сигнала TFS.
Первый блок 410 сопоставления и второй блок сопоставления могут, соответственно, включать в себя демультиплексоры 1313a и 1313b, и предоставлять возможность изменять местоположения СБ и МБ в сопоставленном с символом слове ячейки.
Фиг. 49 - структурная схема, показывающая устройство для приема сигнала согласно другому варианту осуществления настоящего изобретения. Устройство приема сигнала может включать в себя блок 510 приема, блок 520 синхронизации, блок 530 определения режима, блок 540 коррекции, блок 550 определения параметров, обратный перемежитель 560, блок 570 обратного сопоставления и декодер 580 услуги.
Блок 500 приема может принимать сигналы первого РЧ канала, выбранного пользователем из кадра сигнала. Если кадр сигнала включает в себя несколько РЧ каналов, то блок 500 приема выполняет скачкообразное изменение частоты по нескольким РЧ каналам, и в то же самое время может принимать сигнал, включающий в себя выбранный кадр услуги.
Блок 510 синхронизации получает синхронизацию принимаемого сигнала и выводит синхронизированный принимаемый сигнал. Демодулятор 520 может демодулировать сигнал с полученной синхронизацией. Блок 530 определения режима может получать режим FFT (например, длину операции 2K, 4K, 8K FFT) второго пилот-сигнала, используя первый пилот-сигнал кадра сигнала.
Демодулятор 520 демодулирует принимаемый сигнал в режиме FFT второго пилот-сигнала. Блок 540 корректировки выполняет оценку канала принимаемого сигнала и выводит сигнал результирующей оценки канала. Обратный перемежитель 560 деперемежает откорректированный принимаемый сигнал. Блок 570 обратного сопоставления выполняет обратное сопоставление перемежаемого символа, используя схему обратного сопоставления символов, соответствующую схеме сопоставления символа передаваемого сигнала (например, QAM).
Блок 550 определения параметров получает информацию о физических параметрах (например, информацию уровня 1 (L1)), содержащуюся во втором пилот-сигнале, из сигнала, выводимого из блока 540 коррекции, и передает полученную информацию о физических параметрах к блоку 500 приема и блоку 510 синхронизации. Блок 500 приема может менять РЧ канал на другой канал, используя информацию о сети, определенную с помощью блока 550 определения параметров.
Блок 550 определения параметров выводит связанную с услугой информацию, блок 580 определения услуги декодирует данные услуги сигнала приема согласно связанной с услугой информации от блока 550 определения параметров и выводит декодированные данные услуги.
Блок 570 обратного сопоставления может включать в себя мультиплексоры 2475a и 2475b и выводить битовый поток, полученный с помощью восстановления порядка битов, причем местоположения СБ и МБ изменяют согласно кодовой скорости кодирования с исправлением ошибок и способа сопоставления символов.
В дальнейшем, будут описаны способ модулирования первого пилот-сигнала кадра сигнала, имеющего по меньшей мере один РЧ диапазон, и способ и устройство для приема модулированного первого пилот-сигнала.
Перемежаемые во времени символы PLP передают через области, которые делятся во времени в кадре сигнала. Перемежаемые во времени символы PLP можно передавать через области, которые делятся в частотной области, если существует множество РЧ диапазонов. Соответственно, если PLP передают или принимают, то может быть получено усиление при разнесении. Режим исправления ошибок и способ сопоставления символов можно изменять согласно услугам, соответствующим транспортным потокам информации, или можно изменять в услуге.
Первый пилот-сигнал и второй пилот-сигнал размещают в начале кадра сигнала, имеющего такие же характеристики, как сигнал преамбулы.
Как описано выше, первый пилот-сигнал, который включает в себя кадр сигнала, может включать в себя идентификатор для идентификации кадра сигнала, имеющего описанную выше структуру. Первый пилот-сигнал может включать в себя информацию о структуре передачи, указывающую, передают ли кадр сигнала через множество трактов, и информацию о режиме FFT сигнала, после первого пилот-сигнала. Приемник может обнаруживать кадр сигнала из первого пилот-сигнала и получать информацию об интегральной оценке сдвига несущей частоты и информацию о режиме FFT символа данных.
Фиг. 50 - представление, на котором показывают вариант осуществления структуры, первого пилот-сигнала. Часть, обозначенная A, является полезной частью первого пилот-сигнала. B обозначает тот же самый циклический префикс, как первая часть части A во временной области, и C обозначает тот же самый циклический суффикс, как вторая часть части A во временной области. Первая часть может быть копией второй половины части A, а вторая часть может быть копией первой половины части A.
B и C можно, соответственно, получать с помощью копирования первой части и второй части и сдвига частот скопированных частей. Зависимости между B или C и A являются следующими.
Уравнение 1
j2πf
t
SH
B = одна часть (A) · e
j2πf
t
SH
C = другая часть (A) · e  .
В приведенном выше уравнении SH обозначает единицу сдвига для сдвига частоты. Соответственно, значения сдвига частоты частей B и C могут быть обратно пропорциональны длинам частей B и C.
Если первый пилот-сигнал формируют с помощью сдвига частоты циклического префикса (B) и циклического суффикса (C), то вероятность, что символ данных будет ошибочно обнаружен для преамбулы, является низкой, и вероятность, что преамбула будет ошибочно обнаружена, уменьшается, хотя символы данных, формирующие PLP, и символы, формирующие преамбулу, модулируют в том же самом режиме FFT.
Если сигнал включает в себя помеху от несущей частоты (CW), как сигнал аналогового телевидения, то вероятность, что преамбула будет ошибочно обнаружена из-за шумового компонента DC, сгенерированного в процессе корреляции, уменьшается. Кроме того, если размерность FFT, которое относится к символам данных, формирующим PLP, больше размерности FFT, которое относится к преамбуле, то эффективность обнаружения преамбулы можно улучшать даже в канале с разбросом по задержке, имеющем длину, равную или больше длины полезной части символа преамбулы. И поскольку циклический префикс (B) и циклический суффикс (C) используются в преамбуле, относительный сдвиг несущей частоты можно определять с помощью процесса корреляции.
Фиг. 51 - представление, на котором показывают вариант осуществления обнаружения сигнала преамбулы, показанного на фиг. 50, и определения временного сдвига и сдвига частоты. Данный вариант осуществления может включать в себя блок 221 обнаружения кадра или блок 222 синхронизации кадра.
Данный вариант осуществления может включать в себя первый блок 601 задержки, блок 603 вычисления комплексного сопряжения, первый блок 605 умножения, второй блок 607 умножения, первый фильтр 611, второй блок 615 задержки, третий блок 609 умножения, второй фильтр 613, четвертый блок 617 умножения, блок 619 поиска максимального значения и блок 621 измерения фазы.
Первый блок 601 задержки может задерживать принимаемый сигнал. Например, первый блок 601 задержки может задерживать принимаемый сигнал на длину полезной части символа (A) первого пилот-сигнала.
Блок 603 вычисления комплексного сопряжения может вычислять комплексное сопряжение задержанного первого пилот-сигнала и выводить вычисленный сигнал.
Первый блок 605 умножения может умножать сигнал, выводимый из блока 603 вычисления комплексного сопряжения, на принимаемый сигнал, и выводить умноженный сигнал.
Так как первый пилот-сигнал включает в себя части B и C, полученные с помощью сдвига частоты полезной части A, соответствующие значения корреляции получают, сдвигая принятые сигналы на соответствующую величину сдвига частоты. В первом пилот-сигнале часть B является частью, частота которой сдвинута вверх или частота которой сдвинута вниз от частоты части A, и C является частью, частота которой сдвинута вверх или частота которой сдвинута вниз от частоты части A.
Например, если используется выходной сигнал блока 603 вычисления комплексного сопряжения, то выходной сигнал первого блока 605 умножения может включать в себя результат корреляции B (или комплексного сопряжения B) и A (или комплексного сопряжения A).
SH
Второй блок 607 умножения может умножать сигнал, выводимый из первого блока 605 умножения, на величину сдвига частоты (обозначенную ejft), применяемую к части B, и выводить умноженный сигнал.
Первый фильтр 611 вычисляет скользящее среднее значение во время предопределенного периода по отношению к сигналу, выводимому из второго блока 607 умножения. Часть скользящего среднего значения может иметь длину циклического префикса (B) или длину циклического суффикса (C). В данном варианте осуществления первый фильтр 611 может вычислять среднее значение сигнала, который включает в себя длина части B. Затем, в результате, выводимом из первого фильтра 611, значение корреляции частей A и C, которое включает в себя часть, для которой вычисляют среднее значение, по существу становится нулем, и результат корреляции частей B и A остается в прежнем состоянии. Поскольку сигнал части B умножают на значение сдвига частоты с помощью второго блока 607 умножения, он равен сигналу, полученному с помощью копирования второй половины части A.
SH
Третий блок 609 умножения может умножать сигнал, выводимый из первого блока 605 умножения, на величину сдвига частоты (обозначенную -ejft), относящегося к части C, и выводить умноженный сигнал.
Второй фильтр 613 вычисляет скользящее среднее значение во время предопределенного периода по отношению к сигналу, выводимому из третьего блока 609 умножения. Часть скользящего среднего значения может иметь длину циклического префикса (B) или длину циклического суффикса (C). В данном варианте осуществления второй фильтр 613 может вычислять среднее значение сигнала, который включает в себя длина части C. Затем, в результате, выводимом из второго фильтра 613, значение корреляции частей A и B, которое включала в себя часть, для которой вычисляли среднее значение, по существу становится нулем, и результат корреляции частей C и A остается в прежнем состоянии. Поскольку сигнал части C умножают на значение сдвига частоты с помощью третьего блока 609 умножения, он равен сигналу, полученному с помощью копирования первой половины части A.
Длину TB части, для которой скользящее среднее значение вычисляют с помощью первого фильтра 611 и второго фильтра 613, выражают следующим образом.
Уравнение 2
B
SH
T=k/f,
SH
где k обозначает целое число. Другими словами, элемент f сдвига частоты, используемого в частях B и C, можно определять с помощью k/TB.
Второй блок 615 задержки может задерживать сигнал, выводимый из первого фильтра 611. Например, второй блок 615 задержки задерживает сигнал, фильтрованный с помощью первого фильтра 611, на длину части B, и выводит задержанный сигнал.
Четвертый блок 617 умножения умножает сигнал, задержанный вторым блоком 615 задержки, на сигнал, фильтрованный с помощью второго фильтра 613, и выводит умноженный сигнал.
Блок 619 поиска максимального значения ищет местоположение, где возникает максимальное значение умноженного сигнала, выводимого из четвертого блока 617 умножения, и выводит найденное местоположение к блоку 621 измерения фазы. Максимальное значение и местоположение можно использовать для определения временного сдвига.
Блок 621 измерения фазы может измерять измененную фазу, используя максимальное значение и местоположение, выводимое из блока 619 поиска максимального значения, и выводить измеренную фазу. Значение фазы можно использовать для определения относительного сдвига несущей частоты.
В это время генератор для генерации частоты, используемой для выполнения сдвига частоты с помощью второго блока 607 умножения и третьего блока 609 умножения, может генерировать любую ошибку фазы.
Даже в этом случае, четвертый блок 617 умножения может устранять ошибку фазы генератора. Результаты, выводимые из первого фильтра 611 и второго фильтра 613, и результат, выводимый из четвертого блока 617 умножения, можно выражать следующим уравнением.
Уравнение 3
MAF1
MAF2
где y и y, соответственно, обозначают информацию, выводимую из первого фильтра 611 и второго фильтра 613, а yProd обозначает выходную информацию четвертого блока 617 умножения. Кроме того, a1 и a2 обозначают, соответственно, уровни результатов корреляции, и f и θ, соответственно, обозначают сдвиг частоты и ошибку фазы генератора.
MAF1
MAF2
Соответственно, y и y могут включать в себя ошибки фазы генератора, имеющего различные знаки, но ошибку фазы генератора устраняют в результате четвертого блока 617 умножения. Соответственно, сдвиг частоты f можно определять независимо от ошибки фазы генератора устройства приема сигнала.
Предполагаемый сдвиг частоты можно выражать следующим уравнением.
Уравнение 4
где определенный сдвиг частоты f находится в диапазоне 0 <= f<0,5.
Фиг. 52 - представление, на котором показывают другой вариант осуществления структуры первого пилот-сигнала. В первом пилот-сигнале сдвиг частоты первой половины полезной части A является циклическим префиксом (B), а сдвиг частоты второй половины полезной части A является циклическим суффиксом (C). Длина полезной части для генерации частей B и C может быть, например, 1/2 длины части A, и длины B и C могут быть различными.
Фиг. 53 - представление, на котором показывают вариант осуществления определения первого пилот-сигнала, показанного на фиг. 52, и измерения временного сдвига и сдвига частоты, используя определенный результат. В данном варианте осуществления, для удобства описания, B и C, соответственно, обозначают циклический префикс и циклический суффикс, полученные с помощью сдвига частоты на 1/2 длины части A.
Данный вариант осуществления включает в себя первый блок 601 задержки, блок 603 вычисления комплексного сопряжения, первый блок 605 умножения, второй блок 607 умножения, первый фильтр 611, второй блок 615 задержки, третий блок 609 умножения, второй фильтр 613, четвертый блок 617 умножения, блок 619 поиска максимального значения и блок 621 измерения фазы. Таким образом, данный вариант осуществления аналогичен варианту осуществления на фиг. 51, но особенности компонентов можно изменять в соответствии с длиной части A, с помощью которой генерируют части B и C. B обозначает часть, частота которой сдвинута вниз от частоты части A, и C обозначает часть, частота которой сдвинута от частоты части A.
Первый блок 601 задержки может задерживать принимаемый сигнал. Например, первый блок 601 задержки может задерживать принимаемый сигнал на 1/2 длины полезной части символа первого пилот-сигнала.
Блок 603 вычисления комплексного сопряжения может вычислять комплексное сопряжение задержанного первого пилот-сигнала и выводить вычисленный сигнал.
Первый блок 605 умножения может умножать сигнал, выводимый из блока вычисления 603 комплексного сопряжения, на принимаемый сигнал, и выводить умноженный сигнал.
SH
Второй блок 607 умножения может умножать сигнал, выводимый из первого блока умножения 605, на величину сдвига частоты (обозначенную ejft), относящуюся к части B, и выводить умноженный сигнал.
Первый фильтр 611 вычисляет скользящее среднее значение во время предопределенного периода по отношению к сигналу, выводимому из второго блока 607 умножения. Часть скользящего среднего значения может иметь длину циклического префикса (B). В данном варианте осуществления первый фильтр 611 может вычислять среднее значение сигнала, который включает в себя длина части B. Затем, в результате, выводимом из первого фильтра 611, значение корреляции частей A и C, которое включает в себя часть, для которой вычисляют среднее значение, по существу становится нулем, а результат корреляции частей B и A остается в прежнем состоянии. Поскольку сигнал части B умножают на значение сдвига частоты с помощью второго блока умножения 607, он равен сигналу, полученному с помощью копирования второй половины части A.
SH
Третий блок 609 умножения может умножать сигнал, выводимый из первого блока 605 умножения, на величину сдвига частоты (обозначенную -ejft), который относится к части C, и выводить умноженный сигнал.
Второй фильтр 613 вычисляет скользящее среднее значение во время предопределенного периода по отношению к сигналу, выводимому из третьего блока 609 умножения. Часть скользящего среднего значения может иметь длину циклического суффикса (C). В данном варианте осуществления второй фильтр 613 может вычислять среднее значение сигнала, который включает в себя длина части C. Затем, в результате, выводимом из второго фильтра 613, значение корреляции A и B, которое включает в себя часть, для которой вычисляют среднее значение, по существу становится нулем, а результат корреляции частей C и A остается в прежнем состоянии. Поскольку сигнал части C умножают на значение сдвига частоты с помощью третьего блока 609 умножения, он равен сигналу, полученному с помощью копирования первой половины части A.
Второй блок 615 задержки может задерживать сигнал, выводимый из первого фильтра 611. Например, второй блок 615 задержки задерживает сигнал, фильтрованный с помощью первого фильтра 611, на длину части B+1/2A и выводит задержанный сигнал.
Четвертый блок 617 умножения умножает сигнал, задержанный вторым блоком 615 задержки, на сигнал, фильтрованный с помощью второго фильтра 613, и выводит умноженный сигнал.
Блок 619 поиска максимального значения ищет местоположение, где генерируют максимальное значение умноженного сигнала, выводимого из четвертого блока 617 умножения, и выводит найденное местоположение к блоку 621 измерения фазы. Максимальное значение и местоположение можно использовать для определения временного сдвига.
Блок 621 измерения фазы может измерять измененную фазу, используя максимальное значение и местоположение, выводимые из блока 619 поиска максимального значения, и выводить измеренную фазу. Значение фазы можно использовать для определения относительного сдвига несущей частоты.
Как описано выше, генератор для генерации частоты, используемой для выполнения сдвига частоты с помощью второго блока 607 умножения и третьего блока 609 умножения, может генерировать любую ошибку фазы. Однако, даже в данном варианте осуществления, четвертый блок 617 умножения может устранять ошибку фазы генератора.
Результаты, выводимые из первого фильтра 611 и второго фильтра 613, и результаты, выводимые из четвертого блока 617 умножения, могут быть выражены следующим уравнением.
Уравнение 5
MAF1
MAF2
prod
где y и y, соответственно, обозначают выходные сигналы первого фильтра 611 и второго фильтра 613, а y обозначает выходной сигнал четвертого блока 617 умножения. Кроме того, a1 и a2, соответственно, обозначают уровни результатов корреляции и f и θ, соответственно, обозначают сдвиг частоты и ошибку фазы генератора.
Соответственно, yMAF1 и yMAF2 могут включать в себя ошибки фазы генератора, имеющие разные знаки, но ошибку фазы генератора устраняют в результате четвертого блока 617 умножения. Соответственно, сдвиг частоты f можно определять независимо от ошибки фазы генератора устройства приема сигнала.
Предполагаемый сдвиг частоты можно выражать следующим уравнением.
Уравнение 6
где предполагаемый сдвиг частоты f находится в диапазоне 0 <=f<1.
Таким образом, искажение фазы может возникать в диапазоне 0,5<=f<1 при сдвиге частоты, определенном в уравнении 4, но искажение фазы не возникает при сдвиге частоты, определенном в уравнении 6. Соответственно, сдвиг частоты можно более точно измерять. Структура первого пилот-сигнала может использоваться в символе данных и втором сигнале частоты. Если такая структура используется, то эффективность определения сдвига, такого как помехи CW, можно улучшать, и эффективность приема приемника можно улучшать.
Фиг. 54 - представление, на котором показывают вариант осуществления обнаружения первого пилот-сигнала и измерения временного сдвига и сдвига частоты, используя результат обнаружения.
Данный вариант осуществления включает в себя первый блок 601 задержки, третий блок 602 задержки, первый блок 603 вычисления комплексного сопряжения, второй блок 604 вычисления комплексного сопряжения, первый блок 605 умножения, пятый блок 606 умножения, второй блок 607 умножения, первый фильтр 611, второй блок 615 задержки, третий блок 609 умножения, второй фильтр 613, четвертый блок 617 умножения, блок 619 поиска максимального значения и блок 621 измерения фазы.
В данном варианте осуществления первый блок 601 задержки может задерживать принимаемый сигнал. Например, первый блок 601 задержки может задерживать принимаемый сигнал на длину циклического суффикса.
Третий блок 602 задержки может задерживать сигнал, задержанный первым блоком 601 задержки. Например, третий блок 602 задержки дополнительно задерживает сигнал на разность между длиной циклического префикса и длиной циклического суффикса.
Первый блок 603 вычисления комплексного сопряжения может вычислять комплексное сопряжение сигнала, задержанного третьим блоком 602 задержки, и выводить вычисленный сигнал. Второй блок 604 вычисления комплексного сопряжения может вычислять комплексное сопряжение сигнала, задержанного первым блоком 601 задержки, и выводить вычисленный сигнал.
Первый блок 605 умножения может умножать сигнал, выводимый из первого блока 603 вычисления комплексного сопряжения принимаемого сигнала, и выводить умноженный сигнал. Пятый блок 606 умножения может умножать комплексное сопряжение, вычисленное вторым блоком 604 вычисления комплексного сопряжения, на принимаемый сигнал, и выводить умноженный сигнал.
jf
t
SH
Второй блок 607 умножения может умножать сигнал, выводимый из первого блока 605 умножения, на величину сдвига частоты (обозначенную e  ), относящуюся к части B, и выводить умноженный сигнал.
Первый фильтр 611 вычисляет скользящее среднее значение во время предопределенного периода по отношению к сигналу, выводимому из второго блока 607 умножения. Часть скользящего среднего значения может иметь длину полезной части (A) первого пилот-сигнала.
jf
t
SH
Третий блок 609 умножения может умножать сигнал, выводимый из второго блока 604 умножения, на величину сдвига частоты (обозначенную -e  ), относящуюся к части C, и выводить умноженный сигнал.
Второй фильтр 613 вычисляет скользящее среднее значение во время предопределенного периода по отношению к сигналу, выводимому из третьего блока 609 умножения. Часть скользящего среднего значения может иметь длину полезной части первого пилот-сигнала.
Второй блок 615 задержки может задерживать сигнал, выводимый из первого фильтра 611. Например, второй блок 615 задержки задерживает сигнал, фильтрованный с помощью первого фильтра 611, на длину полезной части (A) первого пилот-сигнала, и выводит задержанный сигнал.
Четвертый блок 617 умножения умножает сигнал, задержанный вторым блоком 615 задержки, на сигнал, фильтрованный с помощью второго фильтра 613, и выводит умноженный сигнал. Четвертый блок 617 умножения может устранять ошибку фазы генератора.
Операции блока 619 поиска максимального значения и блока 621 измерения фазы аналогичны операциям описанного выше варианта осуществления. Блок 619 поиска максимального значения ищет местоположение, где генерируют максимальное значение умноженного сигнала, выводимого из четвертого блока 617 умножения, и выводит найденное местоположение к блоку 621 измерения фазы. Максимальное значение и местоположение можно использовать для определения временного сдвига.
Фиг. 55 - представление, на котором показывают вариант осуществления способа передачи сигнала.
Поток услуги преобразовывают в PLP (S110). PLP можно создавать, модулируя поток услуги, такой как транспортный поток и пакет GSE, в котором кодирование с исправлением ошибок и сопоставление символов выполняют для потока услуги. Модулированный поток услуги можно распределять по меньшей мере в одном кадре сигнала и можно передавать по меньшей мере по одному физическому каналу, как PLP. Например, процесс модуляции потока услуги в PLP можно выполнять с помощью следующих этапов S110a - S110d.
Поток услуги, такой как транспортный поток информации и пакет GSE, передает услугу, кодированную с исправлением ошибок (S110a). Схему кодирования с исправлением ошибок можно изменять в соответствии с потоками услуги.
Схема кодирования с исправлением ошибок LDPC может использоваться в качестве схемы кодирования с исправлением ошибок, и кодирование с исправлением ошибок можно выполнять с различными кодовыми скоростями. Биты, которые кодируют с исправлением ошибок согласно определенной кодовой скорости кодирования с исправлением ошибок, может включать себя кодированный с исправлением ошибок блок согласно режиму кодирования с исправлением ошибок. Если схемой кодирования с исправлением ошибок является LDPC, то можно использовать нормальный режим (64800 битов) и короткий режим (16200 битов).
Перемежают (S110b) кодированный с исправлением ошибок поток услуги. Перемежение можно выполнять, изменяя направления записи и считывания битов, которые включает в себя кодированный с исправлением ошибок блок, в память и из памяти. Количество строк и количество столбцов памяти можно изменять согласно режиму кодирования с исправлением ошибок. Перемежение можно выполнять в блоке кодированных с исправлением ошибок блоков.
Перемежаемые биты потока услуги сопоставляют с символами (S110c). Способ сопоставления символов можно изменять согласно потокам услуги или в потоке услуги. Например, в качестве способа сопоставления символов можно использовать способ сопоставления символов более высокого порядка и способ сопоставления символов более низкого порядка. Когда символы сопоставлены, перемежаемые биты потока услуги можно демультиплексировать согласно способу сопоставления символов или скорости кодирования с исправлением ошибок, и символы можно сопоставлять, используя биты, которые включают в себя демультиплексированные субпотоки. Затем последовательность битов в слове ячейки, сопоставляемом с символами, можно изменять.
Сопоставляемые символы перемежают (S110d). Сопоставляемые символы можно перемежать в кодированных с исправлением ошибок блоках. Временные перемежители 132a и 132b могут перемежать символы в кодированных с исправлением ошибок блоках. Таким образом, поток услуги перемежают снова на уровне символов.
PLP, преобразованный как описано выше, распределяют по меньшей мере в одном кадре сигнала, и преамбулу, включающую в себя первый пилот-сигнал, размещают в начальной части кадра сигнала (S150). Распределение PLP может быть описано следующим образом.
Перемежаемые символы потока услуги разделяют, разделенные символы распределяют кадру сигнала, имеющему по меньшей мере один диапазон частот и включающему в себя слоты, которые разделяют во времени на диапазоны частот, и преамбулу, включающую в себя первый пилот-сигнал, размещают в начальной части кадра сигнала. Перемежаемые символы потока услуги могут формировать PLP, относящийся к потоку услуги для обеспечения услуги. Символы, формирующие PLP, можно разделять и распределять в кадре сигнала. PLP можно распределять по меньшей мере одному кадру сигнала, имеющему по меньшей мере один диапазон частот. Если располагают множество диапазонов частот, то символы, формирующие PLP, можно располагать в слотах, сдвинутых между диапазонами частот. Биты, которые включает в себя поток услуги, можно располагать в кадрах сигнала в перемежаемых кодированных с исправлением ошибок блоках.
Кадр сигнала преобразовывают во временную область согласно схеме (S160) OFDM.
Циклический префикс, полученный с помощью сдвига частоты первой части полезной части первого пилот-сигнала, и циклический суффикс, полученный с помощью сдвига частоты второй части полезной части, добавляют в первый пилот-сигнал во временной области (S170). Если преамбулу не добавляют в частотной области, то данную преамбулу, которая включает в себя первый пилот-сигнал и второй пилот-сигнал, можно добавлять во временной области. Первый пилот-сигнал во временной области может включать в себя полезную часть, циклический префикс первой части полезной части и циклический суффикс второй части полезной части. Первая часть может быть задней частью или передней частью полезной части. Вторая часть может быть передней частью или задней частью полезной части.
Кадр сигнала, включающий в себя первый сигнал кадра, передают по меньшей мере по одному РЧ каналу (S180).
Так как полезная часть первого пилот-сигнала включает в себя частотно сдвинутые циклический префикс и циклический суффикс, кадр сигнала можно ясно идентифицировать как структуру первого пилот-сигнала. Временной сдвиг или сдвиг частоты можно определять и компенсировать для использования структуры первого пилот-сигнала.
Фиг. 56 - представление, на котором показывают вариант осуществления способа приема сигнала.
Сигнал принимают в определенном диапазоне частот, передающем кадры сигнала (S210). Кадр сигнала можно передавать по меньшей мере по одному диапазону частот. Сигнал можно принимать в определенном диапазоне частот.
В принимаемом сигнале идентифицируют первый пилот-сигнал, включающий в себя циклический префикс, полученный с помощью сдвига частоты первой части полезной части, и циклический суффикс, полученный с помощью сдвига частоты второй части полезной части, и кадр сигнала, включающий в себя идентифицированные PLP, демодулируют в соответствии со схемой OFDM, используя первый пилот-сигнал (S220). Процесс демодуляции, использующий информацию, установленную в первом пилот-сигнале, будет подробно описан позже.
Анализируют (S230) идентифицированный кадр сигнала. Кадр сигнала может включать в себя по меньшей мере один диапазон частот. В кадре сигнала первый PLP, включающий в себя кодированные с исправлением ошибок блоки символов, с которыми сопоставляют поток услуги, можно распределять символам OFDM вместе со вторым PLP, включающим в себя кодированные с исправлением ошибок блоки другого потока услуги. Если кадр сигнала включает в себя множество диапазонов частот, то кодированные с исправлением ошибок блоки PLP можно распределять символам OFDM, которые во времени сдвигают во множестве диапазонов частот.
Услугу можно получать из PLP анализируемого кадра сигнала (S240), причем этот процесс описан на этапах S240a - S240c.
Символы, с которыми сопоставляют поток услуги, деперемежают из анализируемого кадра сигнала (S240a). Деперемежение можно выполнять на уровне символов, с которыми сопоставляют поток услуги. Например, временные деперемежители 245a и 245b могут деперемежать кодированные с исправлением ошибок блоки, включающие в себя символы, с которыми сопоставляют поток услуги.
Затем выполняют обратное сопоставление деперемежаемых символов для получения потока услуги (S240b). Когда выполнили обратное сопоставление символов, можно выводить множество субпотоков, полученных с помощью обратного сопоставления символов, вывод субпотоков можно мультиплексировать и можно выводить кодированный с исправлением ошибок поток услуги. Схему мультиплексирования можно изменять согласно способу сопоставления символов и скорости кодирования с исправлением ошибок. Способ обратного сопоставления символов можно изменять в одном потоке услуги или в соответствии с потоками услуги.
Поток услуги деперемежают и деперемежаемый поток услуги кодируют с исправлением ошибок (240c).
Согласно устройству для передачи и приема сигнала и способу передачи и приема сигнала варианта осуществления настоящего изобретения можно легко обнаруживать и восстанавливать передаваемый сигнал. Кроме того, можно улучшать эффективность передачи/приема сигнала системы передачи/приема.
Фиг. 57 - последовательность операций, показывающая вариант осуществления идентификации первого пилот-сигнала и определения сдвига в процессе демодуляции.
Первый пилот-сигнал включает в себя циклический префикс, полученный с помощью сдвига частоты первой части его полезной части, и циклический суффикс, полученный с помощью сдвига частоты второй части его полезной части. Временной сдвиг и сдвиг частоты можно вычислять, используя первый пилот-сигнал следующим образом.
Задерживают (S311) принимаемый сигнал. Например, величина задержки может быть равна полезной части первого пилот-сигнала или 1/2 полезной части. Альтернативно, часть задержки может иметь длину циклического префикса или длину циклического суффикса.
Вычисляют (S313) комплексное сопряжение задержанного сигнала.
Умножают (S315) комплексное сопряжение принимаемого сигнала и задержанный сигнал. Задержанный сигнал, умножаемый на комплексное сопряжение, может быть сигналом, имеющим описанную выше длину. Если сигнал задержки имеет длину циклического префикса или циклического суффикса, то можно вычислять комплексное сопряжение задержанного сигнала.
Частоту сигнала, умножаемого на комплексное сопряжение, обратно сдвигают согласно сдвигу частоты циклического префикса (S317). Таким образом, частоту сигнала, умножаемого на комплексное сопряжение, сдвигают на величину, обратную величине сдвига частоты сигнала циклического префикса. Таким образом, для сигнала, частота которого сдвинута вверх, сдвигают частоту вниз (или для сигнала, частота которого сдвинута вниз, сдвигают частоту вверх).
Затем вычисляют среднее значение по отношению к сигналу, частоту которого обратно сдвигают согласно сдвигу частоты циклического префикса (S319). Часть, для которой вычисляют среднее значение, может иметь длину циклического префикса или длину полезной части A первого пилот-сигнала в зависимости от вариантов осуществления. Так как среднее значение вычисляют относительно сигнала, имеющего ту же самую длину, как принимаемый сигнал, скользящее среднее значение можно выводить наряду с принимаемым сигналом.
Сигнал, для которого вычисляют среднее значение, задерживают (S321). Величина задержки может быть равна сумме длины циклического префикса и длины 1/2 полезного периода, длине циклического префикса или длине полезной части A первого пилот-сигнала, согласно варианту осуществления.
Частоту сигнала, умножаемого на этапе S315, обратно сдвигают согласно сдвигу частоты циклического суффикса (S323). Частоту сигнала, умножаемого на комплексное сопряжение, сдвигают на величину, обратную величине сдвига частоты сигнала циклического суффикса. Таким образом, для сигнала, частота которого сдвинута вверх, частоту сдвигают вниз (или для сигнала, частота которого сдвинута вниз, частоту сдвигают вверх).
Вычисляют среднее значение по отношению к сигналу, частоту которого обратно сдвигают согласно сдвигу частоты циклического суффикса (S325). Скользящее среднее значение вычисляют по отношению к сигналу, соответствующему длине вычисленного циклического суффикса или длине полезной части первого пилот-сигнала согласно вариантам осуществления.
Умножают (S327) сигнал, задержанный на этапе S321, и сигнал, для которого на этапе S325 вычисляют среднее значение.
Ищут (S329) местоположение максимального значения результата умножения и измеряют фазу сигнала, используя данное максимальное значение (S331). Найденное максимальное значение можно использовать для определения временного сдвига, а измеренную фазу можно использовать для определения сдвига частоты.
В этой последовательности операций можно изменять длину циклического суффикса, длину циклического префикса и величину обратного сдвига частоты.
Согласно устройству для передачи и приема сигнала и способу передачи и приема сигнала изобретения, если символы данных, формирующие PLP, и символы, формирующие преамбулу, модулируют в том же самом режиме FFT, то вероятность, что символ данных будет обнаружен с помощью преамбулы, является низкой, а вероятность, что преамбула ошибочно обнаружена, уменьшается. Если сигнал включает в себя помеху от несущей частоты (CW), как сигнал аналогового телевидения, то вероятность, что преамбула будет ошибочно обнаружена с помощью компонента шума DC, сгенерированного во время корреляции, уменьшается.
Согласно устройству для передачи и приема сигнала и способу передачи и приема сигнала изобретения, если размерность FFT, относящегося к символам данных, формирующим PLP, больше размерности FFT, относящегося к преамбуле, то эффективность обнаружения преамбулы может быть улучшена даже в канале с разбросом по задержке, имеющем длину, которая равна или больше длины полезной части символа преамбулы. И поскольку циклический префикс (B) и циклический суффикс (C) используются в преамбуле, можно определять относительный сдвиг несущей частоты.
Раскрытая структура пилот-сигнала может не использоваться для кадра сигнала, включающего в себя PLP, и если пилот-сигнал используется для какого-нибудь кадра сигнала, то описанный эффект можно применять.
Режим работы изобретения
Варианты осуществления изобретения описаны в предпочтительном варианте осуществления изобретения.
Промышленная применимость
Способ передачи/приема сигнала и устройство для передачи/приема сигнала настоящего изобретения могут использоваться в области техники связи и теле- и радиовещания.