СПОСОБ ВСТРОЕННОГО ТЕСТИРОВАНИЯ ЛИНИЙ

1. Способ тестирования линии (5), содержащей входной/выходной вывод (3) программируемой логической схемы (2), при этом линия (5) содержит, по меньшей мере, одну отдельную линию (1), проходящую от входного/выходного вывода (3) к периферийному элементу (4), причем входной/выходной вывод (3) может находиться либо на высоком логическом уровне, либо на низком логическом уровне, противоположном высокому логическому уровню, способ содержит следующие этапы:
возбуждают входной/выходной вывод (3), на который напряжение (UP) возбуждения подают на контакты входного/выходного вывода (3) между начальным моментом (tpi) возбуждения и конечным моментом (tpf) возбуждения,
отличающийся тем, что
измеряют уровень на входном/выходном выводе (3), начиная с конечного момента (tpf) возбуждения, в течение которого вывод больше не возбуждают, и в течение которого измеренный логический уровень (LMi) записывают для входного/выходного вывода (3) в, по меньшей мере, один момент изменения (tMi),
сравнивают измеренный/ые логический/ие уровень/уровни (LMi) в (соответствующий/ие) момент/ы измерения с теоретическим/и логическим/и уровнем/уровнями, который/ые должен/должны присутствовать на входном/выходном выводе (3) в (соответствующий/ие) момент/ы (tMi) измерения при отсутствии какой-либо неисправности линии,
детектируют неисправность линии, когда, по меньшей мере, один логический уровень, измеренный в момент измерения, отличается от теоретического логического уровня в момент измерения.
2. Способ по п.1, отличающийся тем, что входной/выходной вывод (3) не возбуждают, если определено, что
на выводе присутствует высокий логический уровень, когда напряжение на его контактах выше, чем минимальное входное напряжение (VIH) высокого уровня, и низкий логический уровень, когда напряжение на его контактах ниже, чем максимальное входное напряжение (VIL) низкого уровня,
когда вывод находится в установившемся режиме работы, то есть, когда на его контакты подается постоянное напряжение (Uperm), на выводе присутствует первый логический уровень (L1), значение которого зависит от значения постоянного напряжения (Uperm),
при этом значение напряжения (UP) возбуждения, подаваемого в течение фазы возбуждения способа тестирования, выбирают так, чтобы получать на выводе второй логический уровень (L2), противоположный первому логическому уровню (L1),
на фазе измерения линия (5) формирует RC- (резистивно-емкостную) цепь, так что теоретическое напряжение (UBT(t-tpf)) на контактах входного/выходного вывода (3) изменяется от напряжения (UP) возбуждения до постоянного напряжения (Uperm) с теоретической постоянной (τnp) времени в отсутствие возбуждения,
измеренный логический уровень (LMi) входного/выходного вывода (3) записывают в, по меньшей мере, один момент (tMi) измерения, в который теоретическое напряжение (UBT(tMi-tpf)) вывода не находится между максимальным входным напряжением (VIL) низкого уровня и минимальным входным напряжением (VIH) высокого уровня.
3. Способ по п.2, отличающийся тем, что теоретическая постоянная (τnp) времени в отсутствие возбуждения RC-цепи равна произведению теоретического сопротивления (R) и теоретической емкости (C) RC-цепи.
4. Способ по п.3, отличающийся тем, что теоретическое сопротивлении (R) и теоретическая емкость (С) RC-цепи либо равны, соответственно, сопротивлению и емкости линии в отсутствие возбуждения и неисправности линии, либо равны, соответственно, приближенному представлению данных значений.
5. Способ по п.2, отличающийся тем, что измеренный логический уровень (LMi) записывают в, по меньшей мере, один момент измерения, в который теоретический логический уровень является вторым логическим уровнем (L2), и в, по меньшей мере, один момент измерения, в который теоретический логический уровень равен первому теоретическому логическому уровню (L1).
6. Способ по п.5, отличающийся тем, что измеренный логический уровень (LMi) записывают в, по меньшей мере, два момента измерения, в которые теоретический логический уровень является вторым логическим уровнем (L2), и в, по меньшей мере, два момента измерения, в которые теоретический логический уровень равен первому теоретическому логическому уровню (L1).
7. Способ по любому из пп.5 или 6, отличающийся тем, что при детектировании неисправности способ содержит этап, на котором идентифицируют причины неисправности в соответствии с измеренными логическими уровнями и теоретическими уровнями в соответствующие моменты измерения.
8. Способ по п.7, отличающийся тем, что логический уровень на выводе записывают в первый момент (tM1) и затем во второй момент (tM2), в которые теоретический логический уровень является вторым логическим уровнем (L2), затем в третий момент (tM3) и в четвертый момент (tM4), в которые теоретический логический уровень является первым теоретическим логическим уровнем (L1), и если измеренные логические уровни изменяются от второго логического уровня до первого логического уровня с задержкой или с опережением относительно теоретических логических уровней, то причину неисправности относят к тому факту, что вторая фактическая постоянная времени линии, соответственно, больше или меньше, чем теоретическая постоянная времени линии.
9. Способ по п.7, отличающийся тем, что логический уровень на выводе записывают в первый момент (tM1) и затем во второй момент (tM2), в которые теоретический логический уровень является вторым логическим уровнем (L2), затем в третий момент (tM3) и в четвертый момент (tM4), в которые теоретический логический уровень является первым теоретическим логическим уровнем (L1), и:
когда первый логический уровень (L1) является высоким логическим уровнем, если, в четыре момента измерения, записывают высокий логический уровень, то причину неисправности относят к короткому замыканию на потенциал выше, чем минимальное входное напряжение (VIH) высокого уровня,
когда первый логический уровень (L1) является низким логическим уровнем, если, в четыре момента измерения, записывают низкий логический уровень, то причину неисправности относят к короткому замыканию на потенциал ниже, чем максимальное входное напряжение (VIL) низкого уровня.
10. Способ по п.7, отличающийся тем, что способ содержит этап, на котором устраняют неисправность.
11. Способ по п.2, отличающийся тем, что первый логический уровень (L1) известен.
12. Способ по п.11, отличающийся тем, что перед фазой возбуждения выполняют определение первого логического уровня (L1), при этом входной/выходной вывод (3) не возбуждают и измеряют логический уровень на входном/выходном выводе (3), при этом измеренный логический уровень считают равным первому логическому уровню (L1).
13. Линия (5) для осуществления способа по любому из предшествующих пунктов, отличающаяся тем, что линия содержит входной/выходной вывод (3) программируемой логической схемы (2), контроллер (8), выполненный с возможностью подавать напряжение (UP) возбуждения на контакты входного/выходного вывода (3) и записывать логический уровень входного/выходного вывода (3), по меньшей мере, одну отдельную линию (1), проходящую от входного/выходного вывода (3) к периферийному элементу (4), причем отдельная линия (1) содержит;
первое сопротивление (11), значение которого является первым значением (Rs) сопротивления, расположенного последовательно с входным/выходным выводом (3) и подсоединенного к первому узлу (21) и к входному/выходному выводу (3),
первую емкость (31), значение которой является первым значением (Cs) емкости, расположенную параллельно с входным/выходным выводом (3) и подсоединенную, с одной стороны, к первому узлу (21) и, с другой стороны, к потенциалу (V31) первой емкости,
второй узел (22), подсоединенный к периферийному элементу (4) и к проводке (7),
второе сопротивление (12), подсоединенное к потенциалу (V12) второго сопротивления и к первому узлу (21) посредством проводки (7),
вторую емкость (32), подсоединенную ко второму узлу (22) и к земле.
14. Линия (5) по п.13, отличающаяся тем, что второе сопротивление (12) содержит нагрузочное сопротивление, потенциал (V31) первого конденсатора равен нулю, потенциал (V12) второго сопротивления выше, чем или равен минимальному входному напряжению (VIH) высокого уровня, так что первое логическое состояние (L1) является высоким уровнем.
15. Линия (5) по п.13, отличающаяся тем, что второе сопротивление (12) содержит согласующее сопротивление, потенциал (V31) первого конденсатора выше, чем или равен минимальному входному напряжению (VIH) высокого уровня, потенциал (V12) второго сопротивления равен нулю, так что первое логическое состояние (L1) является низким уровнем.
16. Линия (5) по любому из пп.13-15, отличающаяся тем, что содержит средство детектирования причины неисправности и, возможно, средство устранения неисправности.