ПОДДЕРЖИВАЮЩИЙ СВЯЗЬ КОМПОНЕНТ ПЕЧАТИ

1. Интегральная микросхема для компонента печати, содержащая:
множество битов памяти;
схему выбора для выбора по меньшей мере одного бита памяти из множества битов памяти и активаторов пуска группы пусковых импульсов; и
регулятор напряжения памяти для обеспечения напряжения записи по меньшей мере одному биту памяти из множества битов памяти.
2. Интегральная микросхема по п. 1, в которой каждый из битов памяти записывается в ответ на действие повышения сигнала ПУСК.
3. Интегральная микросхема по п. 1 или 2, в которой по меньшей мере один бит памяти и активаторы пуска выбираются через линию данных, и запись по меньшей мере одного бита памяти и активация пуска оба активируются через линию пуска.
4. Интегральная микросхема по любому из пп. 1-3, в которой первый бит памяти из выбранного сочетания битов памяти расположен в первой кремниевой матрице, а второй бит памяти из выбранного сочетания битов памяти расположен во второй кремниевой матрице.
5. Интегральная микросхема по любому из пп. 1-4, в которой первая кремниевая матрица расположена в первом пере печати, а вторая кремниевая матрица расположена во втором пере печати.
6. Интегральная микросхема по любому из пп. 1-5, в которой каждый по меньшей мере один из множества битов памяти ассоциирован с активатором текучей среды.
7. Интегральная микросхема по любому из пп. 1-6, в которой выбранное сочетание из множества битов памяти идентифицируется в данных, выбранных посредством номера элементарного компонента и номера адреса в единственной группе пусковых импульсов.
8. Интегральная микросхема по любому из пп. 1-7, в которой регулятор напряжения памяти обеспечивает напряжение записи выбранному сочетанию из множества битов памяти в течение продолжительности единого сигнала ПУСК.
9. Интегральная микросхема по любому из пп. 1-8, в которой выбранное сочетание из множества битов памяти дополнительно подразделяется на множество битов в регистре конфигурации.
10. Способ для записи сохраненных данных в сменный картридж печатающей головки, содержащий этапы, на которых:
выбирают по меньшей мере один бит памяти из множества битов памяти и активаторы пуска группы пусковых импульсов; и
обеспечивают напряжение записи с помощью регулятора напряжения записи по меньшей мере одному биту памяти из множества битов памяти.
11. Способ по п. 10, в котором каждый из битов памяти записывается в ответ на действие повышения сигнала ПУСК.
12. Способ по п. 10 или 11, в котором по меньшей мере один бит памяти и активаторы пуска выбираются через линию данных, и запись по меньшей мере одного бита памяти и активация пуска оба активируются через линию пуска.
13. Способ по пп. 10, 11 или 12, в котором первая кремниевая матрица расположена в первом пере печати, а вторая кремниевая матрица расположена во втором пере печати.
14. Способ по любому из пп. 10-13, в котором множество битов памяти ассоциировано с активатором текучей среды.
15. Способ по любому из пп. 10-14, в котором выбранное сочетание из множества битов памяти дополнительно подразделяется на множество битов в регистре конфигурации.
16. Способ по любому из пп. 10-15, в котором регулятор напряжения памяти обеспечивает напряжение записи выбранному сочетанию из множества битов памяти в течение продолжительности единого сигнала ПУСК.
17. Интегральная микросхема, ассоциированная со сменным картриджем печатающей головки, содержащая:
множество битов памяти;
схему выбора для выбора двух или более битов памяти, ассоциированных с единственным активатором из активаторов пуска группы пусковых импульсов; и
регулятор напряжения памяти для обеспечения напряжения записи по меньшей мере одному биту памяти из множества битов памяти.
18. Интегральная микросхема по п. 17, в которой каждый из битов памяти записывается в ответ на действие повышения сигнала ПУСК.
19. Интегральная микросхема по п. 17 или 18, в которой по меньшей мере один бит памяти и активаторы пуска выбираются через линию данных, и запись по меньшей мере одного бита памяти и активация пуска оба активируются через линию пуска.
20. Интегральная микросхема по пп. 17, 18 или 19, в которой первый бит памяти из выбранного сочетания битов памяти расположен в первой кремниевой матрице, а второй бит памяти из выбранного сочетания битов памяти расположен во второй кремниевой матрице.
21. Интегральная микросхема по любому из пп. 17-20, в которой первая кремниевая матрица расположена в первом пере печати, а вторая кремниевая матрица расположена во втором пере печати.
22. Интегральная микросхема по любому из пп. 17-21, в которой каждый по меньшей мере один из множества битов памяти ассоциирован с активатором текучей среды.
23. Интегральная микросхема по любому из пп. 17-22, в которой выбранное сочетание из множества битов памяти идентифицируется в данных, выбранных посредством номера элементарного компонента и номера адреса в единственной группе пусковых импульсов.
24. Интегральная микросхема по любому из пп. 17-23, в которой регулятор напряжения памяти обеспечивает напряжение записи выбранному сочетанию из множества битов памяти в течение продолжительности единого сигнала ПУСК.
25. Интегральная микросхема по любому из пп. 17-24, в которой выбранное сочетание из множества битов памяти дополнительно подразделяется на множество битов в регистре конфигурации.
26. Интегральная микросхема по любому из пп. 17-25, в которой регистр конфигурации памяти является теневым регистром, параллельным соединениям регистра конфигурации.