ЗАРЯДОВЫЙ УСИЛИТЕЛЬ СЧИТЫВАНИЯ

Зарядовый усилитель считывания, содержащий
защелку, состоящую из первого и второго nMOSFET, при этом первый и второй nMOSFET перекрещены друг с другом;
первый pMOSFET с высоким пороговым напряжением, соединенный с защелкой и состоящий из стока, истока, затвора;
второй pMOSFET с высоким пороговым напряжением, соединенный с защелкой и состоящий из стока, истока, затвора;
линии данных и два pMOSFET, выполненных с возможностью обеспечения низкого импеданса между линиями данных и защелкой.