Мультипроцессор цифровой обработки сигналов

МУЛЬТИПРОЦЕССОР ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ

М. Н. Звонников, С. В. Солодовников

НКБ ВС,

Таганрогский государственный радиотехнический университет

Одним из средств повышения вычислительной мощности систем ЦОС является их построение в виде многопроцессорных систем. Эффективным способом построения многопроцессорной вычислительной системы (МВС) ЦОС является объединение нескольких модулей цифровой обработки и модуля управления с помощью стандартной шины с высокой пропускной способностью. Одним из преимуществ такого построения является модернизируемость, например, увеличение производительности системы за счет добавления модулей ЦОС.

В ОАО НКБ ВС разработан модуль цифровой обработки сигналов МЦОС6713х4, предназначенный для решения широкого спектра вычислительных задач, связанных с цифровой обработкой сигналов в реальном масштабе времени и нацеленный на использование в МВС ЦОС. Модуль выполнен на базе цифрового сигнального процессора типа TMS320C6713В фирмы Texas Instruments в соответствии с требованиями стандарта CompactPCI 6U и предназначен для функционирования в составе вычислительных систем с системной шиной CompactPCI, при этом имеется возможность установки на модуль одного стандартного PMC-мезонина. Установленные на модуле четыре процессора, работающие на частоте 300 МГц и имеющие пиковую производительность 7200 MFLOPS/9600 MIPS, позволяют решать задачи многоканальной гидроакустики и радиолокации, цифровой фильтрации, спектрального анализа и двумерной обработки сигналов.

Основными интерфейсами модуля являются: шина CompactPCI 2.0 R3.0 (32/64 бита, 33/66 МГц, с пиковой пропускной способностью 528 Мбайт/с) или Star-Fabric (2 линка с пиковой пропускной способностью до 5 Гбит/с), интерфейс PMC (шина PCI R2.1, 64/32 бита/66 МГц), четыре последовательных синхронных порта McBSP с пропускной способностью до 75 Мбит/c (порт MсBSP0 каждого процессора модуля выведен на фронтальную панель в стандарте LVDS), дуплексный байтовый канал (БКС) ввода-вывода данных с пропускной способностью до 40 Мбайт/с (выведен на фронтальную панель модуля в стандарте LVDS).

Структурная схема модуля приведена на рисунке. Модуль состоит из четырех независимых одинаковых процессорных элементов, в каждый из которых входят: цифровой сигнальный процессор, синхронное динамическое ОЗУ объемом 64 Мбайт, синхронное статическое ОЗУ объемом 1 Мбайт. Общей для всех четырех процессоров модуля является четырехпортовая память объемом 256 кбайт, позволяющая вести эффективную совместную обработку массивов данных, например совместную обработку большой матрицы данных, где на каждом шаге обработки необходима информация обо всех элементах матрицы.

Системный контроллер модуля реализован на микросхеме программируемой логики (ПЛИС), что позволяет при необходимости гибко менять алгоритм его функционирования. Обмен данными с процессором осуществляется через двупортовую память, используя двухприоритетный, многоканальный контроллер ПДП, реализованный в системном контроллере. Обмен данными может производиться как между процессорами внутри модуля, так и между другими устройствами (абоненты шины PCI, канал БКС). Для увеличения производительности и удобства распараллеливания данных поддержан режим одновременной записи в несколько (задается битовой маской) микросхем двупортовой памяти. Этот режим удобен, когда один и тот же набор данных необходимо передать на обработку нескольким процессорам модуля.

Известия ТРТУ

Тематический выпуск

Реализация контроллера ПДП обеспечивает однотипный механизм обмена данными как между процессорами модуля, так и между процессорами, расположенными на разных модулях. Это облегчает программирование и обеспечивает удобное наращивание производительности системы за счет увеличения количества модулей.

Для обмена синхронизирующими событиями в двупортовой памяти каждого из процессоров и памяти системного модуля организованы кольцевые буферы очередей сообщений. Такой механизм защищает от потери прерывания, т.к. сообщения выстраиваются в очередь и обрабатываются по мере готовности процессора.

Рис. 1. Структурная схема модуля

Асинхронный мост PCI-PCI осуществляет электрическую развязку с системной шиной и позволяет использовать модуль с различными вариантами шины Com-pactPCI (32 бита/33 МГц, 64 бита/33 МГц, 32 бита/66 МГц, 64 бита/66 МГц, Vio=5/3,3 В). Используя шину CompactPCI в качестве системной шины, можно организовывать отдельные кластеры ЦОС, разделенные между собой мостами PCI-PCI. Но такое расширение эффективно при небольших количествах модулей. При большом количестве модулей (более 8-ми) эффективная пропускная способность шины падает за счет передачи транзитного трафика между кластерами. Этого ограничения можно избежать, используя в качестве объединяющей шину с коммутируемой архитектурой -StarFabric (PICMG 2.17). Тогда из-за симметрии процессорных модулей и однотипности организации транзакций наращивание производительности за счет увеличения числа модулей становится эффективным и при большом числе модулей.

Энергонезависимая память модуля объемом 8 Мбайт хранит начальный загрузчик модуля, а также может хранить программы для автономного запуска и работы модуля. Программы может записать в память через шину PCI системный модуль или любой из процессоров модуля. Другим вариантом загрузки прикладного ПО в процессоры является использование HOST-порта процессора. В технологическом

режиме при отладке загрузить программу в процессоры можно через интерфейс JTAG(IEEE1149.1).

Используя стандартную шину I2C, можно получить информацию о модуле -количество включений, время наработки, дату изготовления и вариант исполнения модуля, температуру модуля и микросхемы системного контроллера, текущее состояние напряжений модуля.

Для отладки ПО на переднюю панель модуля выведен интерфейс JTAG, объединяющий в цепочку все четыре процессора модуля. Использование стандартной платы-эмулятора и программы-отладчика Code Composer Studio, поставляемых фирмой Texas Instruments, обеспечивает удобную отладку ПО.

В качестве импортных аналогов разработанного модуля можно рассматривать платы Barselona-67 фирмы Spectrum, QuadTMS320C6713 фирмы Lirtech и Quadia фирмы Innovative DSP. Все они являются четырехпроцессорными платами стандарта CompactPCI 6U. Сравнительные характеристики модуля ЦОС6713х4 и вышеперечисленных модулей приведены в таблице 1.

Таблица 1

Сравнительные характеристики модулей

Характе- ристика МЦОС6713х4 Barselona-67 QuadTMS320C6 713 Quadia

1 2 3 4 5

Тип процессора TMS320C6713B TMS320C6701 TMS320C6713 TMS320C6416

Количество процессоров 4 4 4 4

Произво- дитель- ность 9600 MIPS/ 7200 MFLOPS 5340 MIPS/ 4000 MFLOPS 7200MIPS/ 5400MFLOPS 23000MIPS

cPCI 64бит/66МГ ц 32бит/33МГц 64бит/66МГ ц 64бит/66МГ ц

PMC 1 1 нет 2

StarFabric есть нет есть есть

Межпро-цессор-ное взаи-модейст-вие Четырехпортовая общая память 256 кбайт, через двупортовую память, используя контроллер ПДП Четырехпорто -вая общая память 8 кбайт Через линки

1 2 3 4 5

Архитек- тура 4 независимых процессорных элемента 4 независимых процессорных элемента 2 процессорных элемента по 2 процессора 2 процессорных элемента по 2 процессора

Другие интер- фейсы 4 McBSP, байтовый дуплексный канал, JTAG 4 McBSP, JTAG H.110, 2 User LVDS ports, JTAG 2 FPDP

Из приведенной таблицы видно, что модуль ЦОС6713х4 не уступает по характеристикам платам зарубежных производителей и имеет удобную архитектуру для увеличения производительности системы за счет увеличения числа модулей.