Устройство выходного буфера интерфейсной микросхемы с защитой от обратных токов

Полезная модель относится к области радиотехники и предназначена для использования в выходных буферах передатчиков интерфейсных микросхем проводной цифровой связи (к примеру, RS485). Устройство позволяет реализовать выходной буфер передатчика со встроенной защитой от обратных токов при выходе напряжения в линии связи за допустимые пределы - ниже потенциала земли либо выше напряжения питания буфера.
Широко распространенные в настоящее время системы проводной цифровой связи обусловливают необходимость учета конструктивных особенностей длинных проводных линий связи, таких как возможность появления при нештатных ситуациях инверсии полярности напряжения и выхода величины напряжения в линии за допустимые пределы, влекущего за собой появление так называемых обратных токов. Соответственно, для обеспечения бесперебойной работы систем связи, интерфейсные микросхемы должны обладать защитой от повреждения при наступлении подобных нештатных ситуаций. Наиболее чувствительным к упомянутым нештатным ситуациям является выходной буфер передатчиков интерфейсных микросхем, в котором необходимо использовать достаточно мощные МОП транзисторы, что увеличивает опасность их повреждения от перегрева большим протекающим током. Выходной буфер может быть поврежден обратными токами, возникающими в двух случаях:
а) при снижении напряжения в линии передачи ниже потенциала земли;
б) при превышении напряжения в линии уровня напряжения питания выходного буфера передатчика.
В обоих указанных случаях в транзисторах выходного буфера открываются встроенные диоды стоковых p-n-переходов, в результате чего через транзисторы буфера начинает течь неуправляемый ток, который может привести к повреждению транзисторов буфера.
Широко известная классическая схема выходного буфера в виде комплементарной пары МОП транзисторов (фиг. 1) обладает рядом недостатков, одними из наиболее существенных из которых являются полное отсутствие защиты от выхода напряжения в линии за допустимые пределы - ниже потенциала земли либо выше напряжения питания буфера, при котором открываются встроенные стоковые диоды транзисторов нижнего либо верхнего плеча соответственно, что также может приводить к протеканию больших неуправляемых токов через транзисторы выходного буфера и их повреждению вследствие перегрева.
В патенте [1] (US 20020021144 А1 «Three-volt TIA/EIA-485 driver circuit)), опубликованном 21.02.2002 г., МПК Н03К 19/02), приводится типовая широко используемая схема выходного буфера передатчика (фиг. 2), а также предлагается улучшение этой схемы (фиг. 3). Однако у предложенного решения имеется существенный недостаток - хорошо известно, что увеличение сопротивления цепи подложка-исток резко снижает стойкость транзистора к электростатическому разряду. Соответственно, предложенное использование диодов Шоттки в цепи подложка-исток приведет к дополнительному падению напряжения на них, что эквивалентно увеличению сопротивления данной цепи, и, как следствие, значительному снижению стойкости буфера к статическому электричеству и общему снижению надежности передатчика.
В патенте [2] (US 5844425 A «CMOS tristate output buffer with having overvoltage protection and increased stability against bus voltage variations)), опубликованном 01.12.1998 г., МПК H03K 19/00), предложен принцип построения выходного буфера, включающий в себя защиту от превышения напряжения питания, обеспечивающий защиту от обратных токов, основанный на управлении потенциалом подложки р-МОП транзистором верхнего плеча буфера (фиг. 4). Однако предложенный принцип обладает тем же недостатком, что и решение из предыдущего патента - предложенный принцип не обеспечивает защиты от снижения напряжения в линии ниже потенциала земли.
В патенте [4] (№US 6329842 B1 «Output circuit for electronic devices», опубликованном 11.12.2001 г., МПК Н03К 19/0175), предложена схема выходного буфера, конструктивно подобная предыдущему решению и обладающая теми же недостатками (фиг. 5). Однако в предложенной схеме содержится перспективное конструктивное решение - включение защитных транзисторов буфера последовательно с основными выходными транзисторами буфера. Подобное решение в усовершенствованном виде использовано в настоящей полезной модели.
В патенте [3] (WO 2019/173275 А1 «Circuit providing reverse current protection for high-side driver», опубликованном 12.09.2019 г., МПК H02H 3/08, H03K 19/00), приведена электрическая принципиальная схема электронного модуля, предназначенного для использования с разнообразными сенсорами, подключаемыми посредством проводной линии связи, содержащая систему защиты от обратных токов при выходе напряжения в линии за допустимые пределы (фиг. 6). Предложенные в данном патенте идеи построения некоторых схемотехнических решений после адаптации могут быть полезны и в выходных буферах интерфейсных микросхем. В частности представляет интерес способ включения защитных транзисторов в выходной цепи - последовательно в противоположной полярности, причем истоки транзисторов соединены вместе. Подобное решение в усовершенствованном виде использовано в составе настоящей полезной модели.
Таким образом, среди известных общедоступных конструктивных решений не встречается выходных буферов интерфейсных микросхем, обладающих встроенной защитой от обратных токов при выходе напряжения в линии связи за допустимые пределы - ниже потенциала земли либо выше напряжения питания буфера, не ухудшающей надежность передатчика, в частности не снижающей стойкость буфера к статическому электричеству.
Задачами полезной модели является устранение выявленных в прототипах недостатков и обеспечение высокой устойчивости выходного буфера интерфейсных микросхем к основным нештатным ситуациям, возникающим в проводных линиях связи.
Технический результат применения предлагаемой полезной модели заключается в повышении надежности и сбоеустойчивости систем проводной цифровой связи, который достигается за счет добавления в микросхемы передатчика новой встроенной системы защиты от обратных токов при выходе напряжения в линии связи за допустимые пределы.
На фиг. 1 представлена классическая схема выходного буфера в виде комплементарной пары МОП транзисторов, где верхнее плечо буфера реализовано на р-канальном МОП транзисторе Р1, а нижнее плечо - на n-канальном МОП транзисторе N1.
На фиг. 2 приведена типовая схема выходного буфера передатчика, где: 601 и 611 - непосредственно выходной буфер, 600 и 610 - защитные диоды Шоттки, предотвращающие протекание обратных токов. Остальные элементы представляют собой предусилитель и схему выключения.
На фиг. 3 представлена схема выходного буфера передатчика, где: 810 и 811 - непосредственно выходной буфер, 812, 813, 821 и 824 - защитные диоды Шоттки. Остальные элементы представляют собой предусилитель и схему выключения, а также выполняют вспомогательные роли.
На фиг. 4 представлена схема выходного буфера передатчика, где Р1 и N1 - непосредственно выходной буфер. Остальные элементы представляют собой предусилитель, а также выполняют вспомогательные роли, в том числе с помощью нераскрытой схемы управления 310 выполняется управление потенциалом подложки транзистора Р1, чем и достигается защита от обратных токов.
На фиг. 5 представлена схема выходного буфера передатчика, где: Q1 и Q5 - непосредственно выходной буфер. Транзисторы Q2, Q3 и Q4, включенные последовательно с транзисторами Q1 и Q5, образуют защиту от обратных токов, управляемую с помощью схемы из остальных элементов.
На фиг. 6 представлена схема электронного модуля, предназначенного для использования с разнообразными сенсорами, содержащая в выходной цепи перспективное конструктивное решение - включение защитных транзисторов M7F и M7R последовательно в противоположной полярности, причем истоки транзисторов соединены вместе.
На фиг. 7 представлена схема предлагаемого выходного буфера с защитой от короткого замыкания и обратных токов, где: непосредственно выходной буфер построен на комплементарной паре МОП транзисторов MN3 и МР3. Транзисторы MN1 и MN2 в нижнем плече и МР1 и МР2 в верхнем плече ограничивают выходной ток буфера. Ключи MN4 и МР4 обеспечивают защиту буфера от протекания обратных токов, диоды D1 и D2 используются для защиты затворов транзисторов МР4 и MN4. Управление работой транзисторов MN4 и МР4 осуществляется с помощью разработанной схемы контроля напряжения в линии связи, состоящей из двух аналогичных частей и включающей следующие элементы: МР10, МР11, МР12, МР13, MN5, MN6, MN7, MN8, MN9, D5, D6_series5, R2 - для транзистора MN4, и MN10, MN11, MN12, MN13, МР5, МР6, МР7, МР8, МР9, D3, D4_series5, R1 - для транзистора МР4 соответственно.
На фиг. 7 представлена предлагаемая в настоящей полезной модели схема выходного буфера интерфейсной микросхемы.
Предлагаемая схема (см. фиг. 7) базируется на стандартных комплементарных МОП транзисторах и может быть реализована с помощью большинства современных интегральных технологических процессов -КМОП, БиКМОП, БиКДМОП. Непосредственно выходной буфер построен на комплементарной паре МОП транзисторов MN3 и МР3 (фиг. 7), остальные элементы схемы входят в состав системы защиты. Цифровая схема передатчика непринципиальна и не имеет прямого отношения к сути настоящей полезной модели, поэтому она показана в виде блока LOGIC, в который поступает входной сигнал DIN, сигнал включения/выключения передатчика EN, и из которого выходные сигналы IN_P и IN_N поступают на затворы транзисторов MN3 и МР3 выходного буфера.
Ключи MN4 и МР4 обеспечивают защиту буфера от протекания обратных токов при выходе напряжения в линии связи за допустимые пределы - ниже нуля либо выше напряжения питания буфера. Данные транзисторы включены последовательно с основными транзисторами буфера MN3 и МР3, но в противоположной полярности - сток MN4 соединяется со стоком MN3, и аналогично сток МР4 соединяется со стоком МР3. При таком включении данные транзисторы в закрытом состоянии защищают транзисторы MN3 и МР3 от протекания обратных токов, т.к. встроенные стоковые диоды транзисторов MN4 и МР4 оказываются включены в запирающей полярности по отношению к обратным токам: закрытый транзистор MN4 защищает от отрицательного напряжения в линии связи, закрытый транзистор МР4 защищает от напряжения в линии связи, превышающего напряжение питания буфера. Диоды D1 и D2 используются для защиты затворов транзисторов МР4 и MN4 при напряжении в линии (OUT) ниже нуля либо выше напряжения питания соответственно. В нормальном режиме работы транзисторы MN4 и МР4 должны быть полностью открыты, при этом потери мощности на них будут минимальны, а при выходе напряжения в линии связи за допустимые пределы транзисторы должны закрываться для обеспечения защиты от обратных токов.
Управление работой транзисторов MN4 и МР4 осуществляется с помощью разработанной схемы контроля напряжения в линии связи, состоящей из двух аналогичных частей и включающей следующие элементы: МР10, МР11, МР12, МР13, MN5, MN6, MN7, MN8, MN9, D5, D6_series5, R2 - для транзистора MN4, и MN10, MN11, MN12, MN13, МР5, МР6, МР7, МР8, МР9, D3, D4_series5, R1 - для транзистора МР4 соответственно. Конструкция и принцип работы обеих частей данной схемы управления для транзисторов MN4 и МР4 соответственно полностью аналогичны, поэтому детально будет рассмотрена лишь одна часть - для транзистора MN4.
Разработанная схема управления транзистором MN4 состоит из усилительного каскада с общим затвором (MN8, MN9) с использованием токовых зеркал для задания режима работы усилительного каскада и обеспечивает формирование на затворе транзистора MN4 (цепь nprot) напряжения, близкого к напряжению питания, при напряжении в линии в диапазоне от потенциала земли до уровня напряжения питания буфера. Соответственно, в нормальных условиях работы транзистор MN4 будет полностью открыт и практически не будет оказывать влияния на работу буфера. При снижении напряжения в линии ниже потенциала земли открывается каскад на транзисторах MN8, MN9, и тем самым на затворе MN4 формируется напряжение, близкое к напряжению в линии. Это обеспечивает закрытие транзистора MN4 и предотвращает протекание обратного тока. Транзисторы MN8, MN9 включены в противоположной полярности - соединены истоками, для предотвращения протекания обратного тока в закрытом состоянии транзисторов. Диоды D5, D6_series5 обеспечивают защиту от превышения допустимого напряжения затвор-исток транзисторов MN8, MN9. Транзистор MN5 и резистор R2 обеспечивают защиту от протекания обратных токов в режиме «выключено» - при выключении передатчика сигналом EN транзистор MN5 закрывается для снижения потребления энергии схемой управления, и для обеспечения работоспособности системы защиты от обратных токов транзисторы MN8, MN9 открываются положительным потенциалом напряжения питания, подаваемым на затворы MN8, MN9 с помощью резистора R2. Транзистор МР13 обеспечивает защиту от протекания обратного тока в схеме управления через транзистор MP12 при напряжениях в линии выше напряжения питания. Сигнал управления затвором МР13 pprot берется с выхода схемы управления защиты от обратных токов верхнего каскада, т.е. с затвора транзистора МР4.
Схема управления транзистора МР4 полностью аналогична рассмотренной с той разницей, что в нормальном режиме работы на затворе транзистора МР4 формируется близкий к уровню земли потенциал, полностью открывая данный транзистор, а при повышении напряжения в линии выше уровня напряжения питания буфера, на затвор данного транзистора подается напряжение с линии, полностью закрывая его. Настройка уровней срабатывания схемы защиты осуществляется с помощью опорных токов 13 и 14, а также подгонкой соотношений ширины затворов транзисторов в составе токовых зеркал.
Предлагаемая схема выходного буфера работает следующим образом.
В нормальном режиме работы, при котором напряжение в линии связи находится в диапазоне от потенциала земли до напряжения питания буфера, а также ток утечек в линии связи не превышает заданных значений, схемы защиты не оказывают влияния на работу выходного буфера на транзисторах MN3 и МР3, т.к. выходной ток буфера много меньше предельного тока токовых зеркал на MN1 и MN2 и на МР1 и МР2, соответственно сопротивление транзисторов MN2 и МР2 незначительно. Транзисторы MN4 и МР4, при этом также полностью открыты и их сопротивление также незначительно. Система токовых зеркал схемы контроля напряжения в линии связи на транзисторах MP10, МР11, MP12, MN6, MN7, MN8, MN9, а также на MN10, MN11, MN12, МР6, МР7, МР8, МР9, настроена таким образом, что в нормальном режиме работы степень открытия транзисторов MN8, MN9 и МР8, МР9 незначительна, транзисторы МР13 и MN13 открыты полностью, а транзисторы MP12 и MN12 открыты достаточно сильно, соответственно на затворы транзисторов MN4 и МР4 поступает потенциал питания и земли соответственно, что приводит к полному открытию транзисторов MN4 и МР4.
В случае возникновения короткого замыкания в линии связи выходной ток буфера ограничивается предельным током токовых зеркал на MN1 и MN2 и на МР1 и МР2, соответственно повреждения выходных транзисторов буфера MN3 и МР3 не происходит.
При снижении напряжения в линии связи ниже потенциала земли открывается каскад на транзисторах MN8, MN9, и тем самым на затворе MN4 формируется напряжение, равное напряжению в линии. Это обеспечивает закрытие транзистора MN4 и предотвращает протекание обратного тока через транзистор MN3. Транзистор MN13 при этом также закрывается и предотвращает протекание обратного тока через транзистор MN12. Диод D1 защищает затвор транзистора МР4 от пробоя. Таким образом, схема буфера оказывается защищенной от повреждения обратным током при снижении напряжения в линии связи ниже потенциала земли.
При повышении напряжения в линии связи выше напряжения питания буфера открывается каскад на транзисторах МР8, МР9, и тем самым на затворе МР4 формируется напряжение, равное напряжению в линии. Это обеспечивает закрытие транзистора МР4 и предотвращает протекание обратного тока через транзистор МР3. Транзистор МР13 при этом также закрывается и предотвращает протекание обратного тока через транзистор MP12. Диод D2 защищает затвор транзистора MN4 от пробоя. Таким образом, схема буфера оказывается защищенной от повреждения обратным током при повышении напряжения в линии связи выше напряжения питания буфера.
В выключенном с помощью сигнала EN состоянии передатчика защита от протекания обратных токов продолжает функционировать за счет подачи с помощью резисторов R1 и R2 открывающих потенциалов на транзисторы MN8, MN9 и МР8, МР9, и, соответственно, закрытия транзисторов MN4 и МР4. Для работоспособности системы защиты необходима подача напряжения питания.
Таким образом, новым в предлагаемой полезной модели является то, что для защиты от обратных токов используются дополнительные защитные транзисторы, включенные последовательно основным транзисторам в противоположной полярности, а именно сток к стоку. Для управления защитными транзисторами используется новая схема контроля напряжения в линии связи, построенная на основе усилительного каскада с общим затвором с использованием токовых зеркал. Новой является реализация защиты от обратных токов также и в выключенном состоянии передатчика.
Основными преимуществами предлагаемого технического решения над рассмотренными выше известными решениями являются следующие:
наличие ограничения максимального выходного тока буфера;
защита от обратных токов функционирует как при повышении напряжения в линии выше напряжения питания буфера, так и при снижении ниже потенциала земли;
не требуется использование диодов Шоттки, соответственно снижаются требования к технологическому процессу;
не ухудшается стойкость к электростатическим разрядам, т.к. разность потенциалов подложка-исток всех транзисторов минимальна за счет их непосредственного электрического соединения;
защита от обратных токов функционирует даже в выключенном состоянии передатчика;
схема управления защитными транзисторами конструктивно более простая.
Предложенная схема может быть реализована с помощью большинства стандартных КМОП, БиКМОП, БиКДМОП технологических процессов. В частности авторами данная схема использована в микросхеме приемопередатчика RS485.
Таким образом, предложенное устройство выходного буфера интерфейсных микросхем позволяет сравнительно просто обеспечить устойчивость к одной из основных нештатных ситуаций, возникающих в проводных линиях связи - выходу напряжения в линии связи за допустимые пределы.
Литература
1. US 20020021144 A1.
2. US 5844425 A.
3. WO 2019/173275 A1.
4. US 6329842 B1.