УСТРОЙСТВО И СПОСОБ ДЛЯ ОТОБРАЖЕНИЯ И ОБРАТНОГО ОТОБРАЖЕНИЯ СИГНАЛОВ В СИСТЕМЕ СВЯЗИ С ИСПОЛЬЗОВАНИЕМ КОДА С МАЛОЙ ПЛОТНОСТЬЮ ПРОВЕРОК НА ЧЕТНОСТЬ

1. Способ отображения сигналов передатчика сигналов в системе, использующей код с малой плотностью проверок на четность (LDPC), причем способ отображения сигналов содержит этапы, на которых:
записывают биты LDPC-кодового слова по столбцам;
считывают записанные биты LDPC-кодового слова по строкам;
генерируют подпотоки посредством демультиплексирования считанных битов с использованием схемы демультиплексирования; и
отображают биты, включенные в каждый из подпотоков, в символы в группе сигналов,
при этом схема демультиплексирования определяется в соответствии со схемой модуляции, используемой в передатчике сигналов, длиной LDPC-кодового слова и числом подпотоков.
ldpc
ldpc
substreams
substreams
2. Способ отображения сигналов по п. 1, в котором если 64-арная квадратурная амплитудная модуляция (64-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова N составляет 16200 (N=16200), число подпотоков N составляет 12 (N=12), и считанные биты с v0 по v11 назначаются 12 подпотокам с b0 по b11, генерирование подпотоков, содержит назначение бита v0 биту b4, бита v1 биту b2, бита v2 биту b0, бита v3 биту b5, бита v4 биту b6, бита v5 биту b1, бита v6 биту b3, бита v7 биту b7, бита v8 биту b8, бита v9 биту b9, бита v10 биту b10, и бита v11 биту b11.
ldpc
ldpc
substreams
substreams
3. Способ отображения сигналов по п. 1, в котором, если 64-арная квадратурная амплитудная модуляция (64-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова Nсоставляет 16200 (N=16200), число подпотоков N составляет 12 (N=12), и считанные биты с v0 по v11 назначаются 12 подпотокам с b0 по b11, генерирование подпотоков, содержит назначение бита v0 биту b4, бита v1 биту b0, бита v2 биту b1, бита v3 биту b6, бита v4 биту b2, бита v5 биту b3, бита v6 биту b5, бита v7 биту b8, бита v8 биту b7, бита v9 биту b10, бита v10 биту b9, и бита v11 биту b11.
ldpc
ldpc
substreams
substreams
4. Способ отображения сигналов по п. 1, в котором, если 256-арная квадратурная амплитудная модуляция (256-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова N составляет 16200 (N=16200), число подпотоков N составляет 8 (N=8), и считанные биты с v0 по v7 назначаются 8 подпотокам с b0 по b7, генерирование подпотоков, содержит назначение бита v0 биту b4, бита v1 биту b0, бита v2 биту b1, бита v3 биту b2, бита v4 биту b5, бита v5 биту b3, бита v6 биту b6, и бита v7 биту b7.
ldpc
ldpc
substreams
substreams
5. Способ отображения сигналов по п. 1, в котором, если 256-арная квадратурная амплитудная модуляция (256-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова N составляет 16200 (N=16200), число подпотоков N составляет 8 (N=8), и считанные биты с v0 по v7 назначаются 8 подпотокам с b0 по b7, генерирование подпотоков, содержит назначение бита v0 биту b4, бита v1 биту b0, бита v2 биту b5, бита v3 биту b1, бита v4 биту b2, бита v5 биту b3, бита v6 биту b6, и бита v7 биту b7.
6. Передатчик сигналов в системе использующей код с малой плотностью проверок на четность (LDPC), адаптированный для выполнения способа по одному из пп. 1-5.
7. Способ обратного отображения сигналов приемника сигналов в системе, использующей код с малой плотностью проверок на четность (LDPC), причем способ обратного отображения сигналов содержит этапы, на которых:
мультиплексируют подпотоки с использованием схемы мультиплексирования;
обратно перемежают мультиплексированные биты из мультиплексированных подпотоков; и
генерируют биты LDPC-кодового слова посредством LDPC-декодирования обратно перемеженных битов,
при этом схема мультиплексирования определяется соответствующей схеме демультиплексирования, используемой в передатчике сигналов, и схема демультиплексирования определяется соответствующей схеме модуляции, используемой в передатчике сигналов, длиной LDPC-кодового слова, и числом подпотоков.
ldpc
ldpc
substreams
substreams
8. Способ обратного отображения сигналов по п. 7, в котором, если 64-арная квадратурная амплитудная модуляция (64-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова N составляет 16200 (N=16200), число подпотоков N составляет 12 (N=12), и 12 подпотоков с b0 по b11 назначаются мультиплексированным битам с v0 по v11, мультиплексирование подпотоков, содержит назначение бита b0 биту v2, бита b1 биту v5, бита b2 биту v1, бита b3 биту v6, бита b4 биту v0, бита b5 биту v3, бита b6 биту v4, бита b7 биту v7, бита b8 биту v8, бита b9 биту v9, бита b10 биту v10, и бита b11 биту v11.
ldpc
ldpc
substreams
substreams
9. Способ обратного отображения сигналов по п. 7, в котором, если 64-арная квадратурная амплитудная модуляция (64-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова N составляет 16200 (N=16200), число подпотоков N составляет 12 (N=12), и 12 подпотоков с b0 по b11 назначаются мультиплексированным битам с v0 по v11, мультиплексирование подпотоков, содержит назначение бита b0 биту v1, бита b1 биту v2, бита b2 биту v4, бита b3 биту v5, бита b4 биту v0, бита b5 биту v6, бита b6 биту v3, бита b7 биту v8, бита b8 биту v7, бита b9 биту v10, бита b10 биту v9, и бита b11 биту v11.
ldpc
ldpc
substreams
substreams
10. Способ обратного отображения сигналов по п. 7, в котором, если 256-арная квадратурная амплитудная модуляция (256-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова N составляет 16200 (N=16200), число подпотоков N составляет 8 (N=8), и 8 подпотоков с b0 по b8 назначаются мультиплексированным битам с v0 по v8, мультиплексирование подпотоков, содержит назначение бита b0 биту v1, бита b1 биту v2, бита b2 биту v3, бита b3 биту v5, бита b4 биту v0, бита b5 биту v4, бита b6 биту v6, и бита b7 биту v7.
ldpc
ldpc
substreams
substreams
11. Способ обратного отображения сигналов по п. 7, в котором, если 256-арная квадратурная амплитудная модуляция (256-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова N составляет 16200 (N=16200), число подпотоков N составляет 8 (N=8), и 8 подпотоков с b0 по b8 назначаются мультиплексированным битам с v0 по v8, мультиплексирование подпотоков, содержит назначение бита b0 биту v1, бита b1 биту v3, бита b2 биту v4, бита b3 биту v5, бита b4 биту v0, бита b5 биту v2, бита b6 биту v6, и бита b7 биту v7.
12. Приемник сигналов в системе, использующей код с малой плотностью проверок на четность (LDPC), адаптированный для выполнения способа по одному из пп. 7-11.