ЗАЩИТА ОТ ПЕРЕГРУЗКИ ОДНОЙ ЦЕПОЧКИ И СХЕМА ДРАЙВЕРА ИСТОЧНИКА ОСВЕЩЕНИЯ ДЛЯ УСТРОЙСТВА ОТОБРАЖЕНИЯ

1. Устройство защиты от перегрузки одной цепочки для устройства отображения, включающее:
блок детектирования напряжения, входной контакт которого соединен с компонентом получения напряжения схемы одноцепочечной планки освещения на обоих выводах, для получения напряжения на компоненте получения напряжения;
блок интеграции, входной контакт которого соединен с выходным контактом блока детектирования напряжения, чтобы выполнять интегральное преобразование полученного напряжения,
блок сравнения, который соединен с выходным контактом блока интеграции, чтобы сравнивать напряжение после интегрального преобразования с опорным напряжением, определяемым параметрами системы, для вывода сигнала эффективного превышения напряжения, если напряжение после интегрального преобразования выше чем опорное напряжение, и
запирающий блок, соединенный с блоком сравнения, чтобы запирать выходной сигнал режима ожидания по сигналу эффективного превышения напряжения.
2. Устройство по п. 1, отличающееся тем, что блок интеграции является блоком интеграции с дифференциальным входом, при этом его другой входной контакт соединен с внутренним блоком генерации опорного напряжения, чтобы выполнять интегральное преобразование конечного напряжения на основании интегрального опорного напряжения, и
внутренний блок генерации опорного напряжения включает блок пропорционального усилителя для пропорционального усиления конечного напряжения.
3. Устройство по п. 2, отличающееся тем, что первый переключающий элемент и второй переключающий элемент также соединены с выходным контактом блока пропорционального усилителя, и
первый переключающий элемент удерживается в противоположном чем второй переключающий элемент состоянии "включен-отключен" в тот же период времени.
4. Устройство по п. 3, отличающееся тем, что первым переключающим элементом и вторым переключающим элементом являются МОП-транзисторы, и последовательности импульсов одной частоты, но с противоположными высоким-низким уровнями, соответственно поступают на управляющие контакты этих двух переключающих элементов.
5. Устройство по п. 4, отличающееся тем, что частота последовательностей импульсов соотносится с частотой диммирования.
6. Устройство по п. 1, отличающееся тем, что запирающий блок включает первый транзистор и второй транзистор, причем первым транзистором является транзистор NPN-типа, и вторым транзистором является транзистор PNP-типа,
база первого транзистора соединена выходным контактом блока сравнения и коллектором второго транзистора,
коллектор первого транзистора соединен с базой второго транзистора, и
эмиттер второго транзистора соединен с клеммой электропитания Vcc через нагрузочный резистор.
7. Устройство по п. 6, отличающееся тем, что запирающий блок кроме того включает третий переключающий элемент и четвертый переключающий элемент, причем управляющий контакт третьего переключающего элемента соединен с эмиттером второго транзистора, чтобы управлять состоянием включения-отключения третьего переключающего элемента по сигналу на эмиттере второго транзистора, два выходных контакта третьего переключающего элемента соединены, соответственно, с заземлением и с контактом электропитания Vcc, управляющий контакт четвертого переключающего элемента соединен с входным контактом третьего переключающего элемента, который соединен с контактом электропитания Vcc, и выходные контакты четвертого переключающего элемента соединены, соответственно, с разрешающим контактом повышающего преобразователя и заземлением, и
повышающий преобразователь устанавливается в состояние ожидания, когда сигнал, подводимый на разрешающий контакт, имеет низкий уровень и устанавливается в нормальное рабочее состояние, когда сигнал, подводимый на разрешающий контакт, имеет высокий уровень.
8. Устройство по п. 5, отличающееся тем, что блок пропорционального усилителя приспособлен для удвоения напряжения на входном контакте, и
частота последовательности импульсов равна частоте диммирования, так что блок интеграции может возвращать результат интегрального преобразования на нуль на основании интегрального опорного напряжения.
9. Устройство по п. 6, отличающееся тем, что во время рабочего цикла, если появляется сигнал эффективного превышения напряжения, запирающий блок будет удерживать сигнал режима ожидания до перезапуска.
10. Схема драйвера источника освещения для устройства отображения, включающая:
некоторое число планок освещения,
устройство защиты от перегрузки одной цепочки, которое соединено с блоком получения напряжения каждой планки освещения, чтобы детектировать его напряжение и выводить сигнал запирания режима ожидания на основании детектированного напряжения, при этом устройство защиты от перегрузки одной цепочки включает:
блок детектирования напряжения, входной контакт которого соединен с компонентом получения напряжения в схеме одноцепочечной планки освещения на обоих выводах, для получения напряжения на компоненте получения напряжения,
блок интеграции, входной контакт которого соединен с выходным контактом блока детектирования напряжения, чтобы выполнять интегральное преобразование полученного напряжения,
блок сравнения, который соединен с выходным контактом блока интеграции, чтобы сравнивать напряжение после интегрального преобразования с опорным напряжением, определяемым параметрами системы, для вывода сигнала эффективного превышения напряжения, если напряжение после интегрального преобразования выше чем опорное напряжение, и
запирающий блок, соединенный с блоком сравнения, чтобы запирать сигнал ожидания вывода по сигналу эффективного превышения напряжения, и
повышающий преобразователь и ИС драйвера, соединенную с входным контактом планки освещения, чтобы подавать напряжение возбуждения на планку освещения, и определять, нужно ли переходить в состояние ожидания по сигналу запирания режима ожидания, направленному устройством защиты от перегрузки.
11. Схема по п. 10, отличающаяся тем, что блок интеграции является блоком интеграции с дифференциальным входом, другой входной контакт которого соединен с блоком генерации опорного напряжения, чтобы выполнять интегральное преобразование конечного напряжения на основании интегрального опорного напряжения,
внутренний блок генерации опорного напряжения включает блок пропорционального усилителя для пропорционального усиления конечного напряжения.
12. Схема по п. 11, отличающаяся тем, что первый переключающий элемент и второй переключающий элемент также соединены с выходным контактом вышеупомянутого блока пропорционального усилителя,
первый переключающий элемент удерживается в противоположном чем второй переключающий элемент состоянии "включен-отключен" в тот же период времени.
13. Схема по п. 12, отличающаяся тем, что первым переключающим элементом и вторым переключающим элементом являются МОП-транзисторы,
последовательности импульсов одной частоты, но с противоположными высоким-низким уровнями, соответственно поступают на управляющие контакты этих двух переключающих элементов.
14. Схема по п. 13, отличающаяся тем, что частота последовательностей импульсов соотносится с частотой диммирования.
15. Схема по п. 10, отличающаяся тем, что запирающий блок включает первый транзистор и второй транзистор, первым транзистором является транзистор NPN-типа, и вторым транзистором является транзистор PNP-типа, база первого транзистора соединена с выходным контактом блока сравнения и коллектором второго транзистора, коллектор первого транзистора соединен с базой второго транзистора, и эмиттер второго транзистора соединен с клеммой электропитания Vcc через нагрузочный резистор.
16. Схема по п. 15, отличающаяся тем, что запирающий блок кроме того включает третий переключающий элемент и четвертый переключающий элемент, управляющий контакт третьего переключающего элемента соединен с эмиттером второго транзистора, чтобы управлять состоянием "включен-отключен" третьего переключающего элемента по сигналу на эмиттере второго транзистора, два выходных контакта третьего переключающего элемента соединены, соответственно, с заземлением и с контактом электропитания Vcc, управляющий контакт четвертого переключающего элемента соединен с входным контактом третьего переключающего элемента, который соединен с контактом электропитания Vcc, и выходные контакты четвертого переключающего элемента соединены, соответственно, с разрешающим контактом повышающего преобразователя и заземлением, и
повышающий преобразователь устанавливается в состояние ожидания, когда сигнал, подводимый на разрешающий контакт, имеет низкий уровень, и устанавливается в нормальное рабочее состояние, когда сигнал, подводимый на разрешающий контакт, имеет высокий уровень.
17. Схема по п. 14, отличающаяся тем, что блок пропорционального усилителя приспособлен для удвоения напряжения на входном контакте,
частота последовательности импульсов равна частоте диммирования, так что блок интеграции может возвращать результат интегрального преобразования на нуль на основании интегрального опорного напряжения.
18. Схема драйвера источника освещения по п. 15, отличающаяся тем, что во время рабочего цикла, если появляется сигнал эффективного превышения напряжения, запирающий блок будет удерживать сигнал режима ожидания до перезапуска.