МЕТОД ВНЕДРЕНИЯ ДЕТЕРМИНИЗМА СРЕДИ МНОЖЕСТВА ИНТЕРВАЛОВ ТАКТИРОВАНИЯ

1. Устройство, содержащее:
генератор универсальных тактовых импульсов (ГУТИ) для генерирования тактового импульса, общего для множества различных тактовых сигналов, имеющих множество различных частот и фаз;
счетчик для подсчета от начального значения до порогового значения на частоте, пропорциональной тактовому импульсу ГУТИ;
по меньшей мере, один блок исполнения, подлежащий активации из приостановленного состояния в результате того, что счетчик достиг порогового значения.
2. Устройство по п.1, в котором, по меньшей мере, один блок исполнения должен сбросить счетчик в начальное состояние.
3. Устройство по п.1, в котором начальное значение является ненулевым значением и в котором пороговое значение является нулевым значением.
4. Устройство по п.1, в котором частота тактовых импульсов ГУТИ равна частоте изменения в счете счетчика.
5. Устройство по п.1, в которое дополнительно включены декодер команд, планировщик команд и блок изъятия команд.
6. Система, содержащая:
память, включающую в себя программное обеспечение;
процессор для выполнения этого программного обеспечения, причем процессор имеет, по меньшей мере, один блок исполнения и множество интервалов тактирования, соответствующих множеству функций;
логику для внедрения детерминизма в, по меньшей мере, один блок исполнения по отношению к множеству интервалов тактирования, причем эта логика включает в себя счетчик для счета от начального состояния до порогового состояния со скоростью, соответствующей универсальному тактовому импульсу, а универсальный тактовый импульс синхронизирован с множеством тактовых сигналов от множества интервалов тактирования.
7. Система по п.6, содержащая дополнительно логику периодических прерываний для управления системой (ППУС), чтобы помогать в отладке программного обеспечения, причем логика ППУС должна быть синхронизирована с множеством интервалов тактирования согласно логике внедрения детерминизма.
8. Система по п.7, в которой процессор включает в себя центральный процессор, графическое ядро, блок управления памятью и, по меньшей мере, один блок управления периферией.
9. Система по п.8, содержащая дополнительно множество процессоров.
10. Система по п.9, в которой, по меньшей мере, два из множества процессоров имеют множество интервалов тактирования.
11. Способ, содержащий этапы, на которых:
инициализируют счетчик в начальное значение;
приостанавливают блок исполнения, связанный с этим счетчиком;
изменяют значение счетчика со скоростью, пропорциональной частоте сигнала генератора универсальных тактовых импульсов (ГУТИ);
активируют блок исполнения после того, как счетчик достигнет порогового значения.
12. Способ по п.11, в котором блок исполнения заставляет счетчик перейти на начальное значение.
13. Способ по п.11, в котором сигнал ГУТИ представляет множество тактовых сигналов от множества интервалов тактирования.
14. Способ по п.11, в котором блок исполнения активируют путем генерирования сигнала прерывания после того, как значение счетчика достигнет порогового значения.
15. Способ по п.11, в котором начальное значение счетчика является ненулевым значением, а порогового значение является нулевьм значением.
16. Машиночитаемый носитель с хранящимся на нем набором команд, который при исполнении компьютером заставляет компьютер выполнять способ, содержащий этапы, на которых:
исполняют множество команд в блоке исполнения;
генерируют сигнал периодических прерываний для управления системой (ППУС) в детерминированной точке множеством команд, причем детерминированная точка является результатом логики детерминизма, приведенной к исполнению в известное состояние по отношению к множеству тактовых сигналов от множества интервалов тактирования, при этом логика детерминизма включает в себя счетчик, чтобы заставить исполнение активироваться из приостановленного состояния, когда счетчик достигнет порогового значения, при этом счетчик должен досчитать до порогового значения со скоростью, пропорциональной универсальному тактовому импульсу, представляющему множество тактовых сигналов от множества интервалов тактирования.
17. Машиночитаемый носитель по п.16, в котором начальное значение является значением больше нулевого, а порогового значение является нулем.
18. Машиночитаемый носитель по п.16, в котором начальное значение является нулем, а порогового значение больше нулевого.
19. Машиночитаемый носитель по п.16, в котором блок исполнения связан с процессором интегральной системы.
20. Машиночитаемый носитель по п.19, в котором процессор интегральной системы включает в себя, по меньшей мере, один центральный процессор, графическое ядро, контроллер памяти и, по меньшей мере, один контроллер периферии.