СХЕМА УПРАВЛЕНИЯ СИГНАЛАМИ ШИНЫ И СХЕМА ОБРАБОТКИ СИГНАЛОВ, ИМЕЮЩАЯ СХЕМУ УПРАВЛЕНИЯ СИГНАЛАМИ ШИНЫ

1. Схема (2) управления сигналами шины, которую соединяют между ведущим устройством, которое управляет передачей и приемом данных, и ведомым устройством, которое сохраняет данные, соединенная с ведомым устройством через шину адреса и линию управляющего сигнала, и которая управляет сигналом шины, передаваемым или принимаемым через шину адреса и линию управляющего сигнала, отличающаяся тем, что содержит
линию (4) диагностики шины, которую напрямую соединяют с приемным терминалом (31) сигналов шины ведомого устройства (3) без прохождения через шину адреса и линию управляющего сигнала;
блок (21) управления памятью, который управляет записью и считыванием данных ведомого устройства согласно команде от ведущего устройства; и
блок (23) обработки анормальности сигналов шины, который сравнивает выходной сигнал шины, выходящий из схемы (2) управления сигналами шины в шину адреса и линию управляющего сигнала, с сигналом обратной связи шины, обеспеченным обратной связью через линию диагностики шины, чтобы определять присутствие/отсутствие различия, при этом
блок (21) управления памятью удлиняет период цикла шины исполняемой операции, когда определено в блоке (23) обработки анормальности сигналов шины, что различие присутствует.
2. Схема управления по п.1, отличающаяся тем, что блок (21) управления памятью включает в себя схему (21c) управления памятью, которая генерирует сигнал шины, когда данные записывают в или считывают из ведомого устройства, согласно команде от ведущего устройства, схему (21a) генерации опорного сигнала синхронизации, которая генерирует опорный сигнал синхронизации цикла шины, в которую передают сигнал шины, и счетную схему (21b) периода цикла шины, которая генерирует сигнал цикла шины из опорного сигнала синхронизации,
когда счетная схема (21b) периода цикла шины принимает сигнал, представляющий, что различие присутствует, из блока (23) обработки анормальности сигналов шины, счетная схема (21b) периода цикла шины удлиняет период цикла шины исполняемой операции на предопределенное время, и
схема (21c) управления памятью генерирует сигнал шины, зависящий от удлиненного цикла шины.
3. Схема управления по п.1, отличающаяся тем, что блок (23) обработки анормальности сигналов шины дополнительно содержит
первый блок (A23a1) сравнения сигналов шины, который сравнивает сигнал адресации, передаваемый из схемы (21c) управления памятью, с сигналом адресации обратной связи, обеспеченным обратной связью через линию диагностики шины, чтобы определить, присутствует ли различие;
второй блок (B23a2) сравнения сигналов шины, который сравнивает управляющий сигнал, передаваемый из схемы (21c) управления памятью, с управляющим сигналом обратной связи, обеспеченным обратной связью через линию диагностики шины, чтобы определить, присутствует ли различие; и
схему (23b) генерации сигнала, которая измеряет время периода, в котором определяется в одном из первого и второго блоков сравнения сигналов шины, что различие присутствует, и генерирует сигнал Ws присутствия различия, когда период, в котором различие присутствует, не меньше, чем время отклика ведомого устройства.
4. Схема управления по п.1, отличающаяся тем, что дополнительно содержит блок (22) обработки ошибочного адреса, причем блок (22) обработки ошибочного адреса, дополнительно содержит
регистр (22a) ошибочного адреса, который, когда блок (23) обработки анормальности сигналов шины обнаруживает различие, сохраняет адрес обратной связи, полученный в это время, как первый адрес; и
блок (22b) сравнения адреса, который сравнивает второй адрес, к которому осуществляют доступ посредством схемы (21c) управления памятью в следующий цикл шины, с сохраненным первым адресом, когда первый и второй адреса совпадают друг с другом, предписывает блоку (21) управлять памятью, чтобы очистить сохраненный первый адрес, когда следующий цикл шины является циклом записи, и когда следующий цикл шины является циклом считывания, предписывает блоку управления памятью сделать запрещенным цикл считывания.
5. Схема управления по п.4, отличающаяся тем, что блок (22) обработки ошибочного адреса включает в себя блок определения адресных данных, который определяет, подобна ли логика бита второго адреса логике бита первого адреса, сохраненного в регистре ошибочного адреса, и, когда логики битов подобны друг другу, дает предупреждение схеме управления памятью.
6. Схема (100) управления сигналами, которая включает в себя ведущее устройство, которое управляет передачей и приемом данных, ведомое устройство, которое сохраняет данные, и схему управления сигналами шины, которую соединяют между ведущим устройством и ведомым устройством, соединенную с ведомым устройством через шину адреса и линию управляющего сигнала, и которая управляет передачей сигнала шины или приемом через шину адреса и линию управляющего сигнала, схема управления сигналами, отличающаяся тем, что содержит
линию диагностики шины, которую напрямую соединяют с приемным терминалом сигналов шины ведомого устройства без прохождения через шину адреса и линию управляющего сигнала;
блок управления памятью, который управляет записью и считыванием данных ведомого устройства согласно команде от ведущего устройства; и
блок обработки анормальности сигналов шины, который сравнивает выходной сигнал шины, выходящий из схемы управления сигналами шины в шину адреса и линии управляющего сигнала, с принятым сигналом шины, принятым через линию диагностики шины, чтобы определять присутствие/отсутствие различия, при этом
блок управления памятью удлиняет период исполняемой операции цикла шины, когда определено в блоке обработки анормальности сигналов шины, что различие присутствует.
7. Схема управления по п.6, отличающаяся тем, что блок (21) управления памятью включает в себя схему (21c) управления памятью, которая генерирует сигнал шины, который записывает/считывает данные в/из ведомого устройства, согласно команде от ведущего устройства, схему (21a) генерации опорного сигнала синхронизации, которая генерирует опорный сигнал синхронизации цикла шины, в котором сигнал шины передают, и счетную схему (21b) периода цикла шины, которая генерирует сигнал цикла шины на основе опорного сигнала синхронизации,
счетная схема (21b) периода цикла шины удлиняет период цикла шины исполняемой операции на предопределенное время, когда счетная схема (21b) периода цикла шины принимает сигнал, представляющий, что различие присутствует, из блока (23) обработки анормальности сигналов шины, и
схема (21c) управления памятью генерирует сигнал шины, зависящий от удлиненного цикла шины.
8. Схема управления по п.6, отличающаяся тем, что ведущее устройство является центральным процессором (CPU), и ведомое устройство является статическим оперативным запоминающим устройством (SRAM).