ДИФФЕРЕНЦИАЛЬНЫЙ ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ
DIFFERENTIAL OPERATING AMPLIFIER

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных решающих усилителях с малыми значениями э.д.с. смещения нуля).
В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами. Особое место занимают ОУ с простейшей двухкаскадной архитектурой, содержащие небольшое число элементов. На их основе выполняются IP-модули систем на кристалле, например, различные классы селективных цепей, где число маломощных усилителей может измеряться десятками единиц. Предлагаемое изобретение относится к данному типу ОУ.
Наиболее близким по сущности к заявляемому техническому решению является классическая схема ОУ, фиг.1, представленная в патенте США №4366442, fig.2, которая в различных модификациях присутствует также в большом числе других патентов и монографий [1-11].
см
Существенный недостаток известного ОУ, фиг.1, состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U), связанной с несимметрией его архитектуры.
см
Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U и его температурного дрейфа.
Поставленная задача достигается тем, что в дифференциальном операционном усилителе, фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, вход которого соединен с первым 2 токовым выходом входного дифференциального каскада 1, а выход связан с базой входного транзистора 5 буферного усилителя 6, первый 7 вспомогательный транзистор, база которого связана с выходом токового зеркала 4, второй 8 вспомогательный транзистор, первый 9 токостабилизирующий двухполюсник, предусмотрены новые элементы и связи - коллектор первого 7 вспомогательного транзистора соединен со входом токового зеркала 4, эмиттер связан с базой второго 8 вспомогательного транзистора, коллектор второго вспомогательного транзистора 8 соединен с выходом токового зеркала 4, а эмиттер связан с первым токостабилизирующим 9 двухполюсником, причем эмиттер входного транзистора 5 буферного усилителя 6 подключен ко второму 10 токостабилизирующему двухполюснику, а тип проводимости входного транзистора 5 буферного усилителя 6 совпадает с типом проводимости второго 8 вспомогательного транзистора.
Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 и п.2 формулы изобретения.
На фиг.3 показана схема ОУ в соответствии с п.3 формулы изобретения.
На фиг.4 и фиг.5 показаны схемы дифференциального усилителя - прототипа (фиг.4) и заявляемого ОУ (фиг.5) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».
На фиг.6 приведены температурные зависимости напряжения смещения нуля схем фиг.4, фиг.5 при отсутствии в схеме фиг.5 транзистора терморадиационной компенсации 14 (см. фиг.2).
см
На фиг.7 приведены графики зависимости U от температуры для схем фиг.4 и фиг.5 с транзистором (фиг.5) терморадиационной компенсации 14 (см. фиг.2).
см
На фиг.8 показана схема фиг.3 в среде компьютерного моделирования Pspice, а на фиг.9 - графики температурной зависимости U схем фиг.4 и фиг.8.
Дифференциальный операционный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, вход которого соединен с первым 2 токовым выходом входного дифференциального каскада 1, а выход связан с базой входного транзистора 5 буферного усилителя 6, первый 7 вспомогательный транзистор, база которого связана с выходом токового зеркала 4, второй 8 вспомогательный транзистор, первый 9 токостабилизирующий двухполюсник. Коллектор первого 7 вспомогательного транзистора соединен со входом токового зеркала 4, эмиттер связан с базой второго 8 вспомогательного транзистора, коллектор второго вспомогательного транзистора 8 соединен с выходом токового зеркала 4, а эмиттер связан с первым токостабилизирующим 9 двухполюсником, причем эмиттер входного транзистора 5 буферного усилителя 6 подключен ко второму 10 токостабилизирующему двухполюснику, а тип проводимости входного транзистора 5 буферного усилителя 6 совпадает с типом проводимости второго 8 вспомогательного транзистора.
На фиг.2 буферный усилитель 6 содержит, кроме транзистора 5, двухполюсник 10, а входной дифференциальный каскада 1 реализован на транзисторах 11, 12 и двухполюснике 13.
Кроме этого, на фиг.2, в соответствии с п.2 формулы изобретения, в схему введен транзистор терморадиационной компенсации 14, коллектор и база которого подключены к выходу токового зеркала 4. Эмиттер в частных случаях может иметь несколько вариантов включения.
см
На фиг.3, в соответствии с п.3 формулы изобретения, второй 8 вспомогательный транзистор содержит первый и второй коллекторы, причем его первый коллектор соединен с выходом токового зеркала 4, а второй коллектор подключен к эмиттеру входного транзистора 5 буферного усилителя 6. Это позволяет иметь при температурно-зависимых двухполюсниках 13, 9 и 10 высокую стабильность U.
Кроме этого на фиг.3, в соответствии с п.4 формулы изобретения, второй токовый выход 3 входного дифференциального каскада 1 связан с шиной источника питания 14 и общим выходом 15 токового зеркала 4 через цепь смещения потенциалов 16.
см
Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U в схеме фиг.2, т.е. зависящие от схемотехники ОУ.
0
0
9
10
0
Если ток двухполюсника 13 равен величине 2I, а токи двухполюсников 9 и 10 - величине I(I=I=I), то токи эмиттеров и коллекторов транзисторов схемы:
б.i
э.i
i
б.р
э.i
0
где I=I/β - ток базы i-го n-p-n (I) транзистора схемы при эмиттерном токе I=I;
i
β - коэффициент усиления по току базы i-го транзистора.
вх.4
вых.4
Поэтому входной (I) и выходной (I) токи токового зеркала 4
Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину
БУ
б.р
где I=I - ток базы n-p-n транзистора 5 буферного усилителя 6.
см
Подставляя (1)÷(5) в (6) находим, что разностный ток, определяющий U, равен нулю:
p
см
p
(-)
(+)
Как следствие, при I=0 не требуется смещения нуля ОУ1 фиг.2 на величину U, подача которого на его входы Вх.1, Вх.2 компенсирует разностный ток I в узле «А».
см
см
p
см
см
Таким образом, в заявляемом устройстве уменьшается систематическая составляющая U, обусловленная конечной величиной (3 транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U, так как разностный ток I в узле «А» создает U, зависящее от крутизны преобразования входного дифференциального напряжения U ОУ в выходной ток узла «А»:
э12
э11
где r=r - сопротивления эмиттерных переходов входных транзисторов 12 и 11 дифференциального каскада 1.
Поэтому для схем фиг.1 - фиг.2
т
где φ=26 мВ - температурный потенциал.
В ОУ-прототипе I≠0, поэтому здесь систематическая составляющая
см
U получается как минимум на порядок больше, чем в заявляемой схеме.
Компьютерное моделирование схем фиг.4, фиг.5 подтверждает (фиг.6, фиг.7) данные теоретические выводы.
см
cм
Для минимизации U при повышенных температурах (t°>80°C) в схеме фиг.2 предусмотрен транзистор 14, который находится в закрытом состоянии. Однако ток через его р-n переход на подложку, который существенно возрастает на высоких температурах (или при радиационных воздействиях), компенсирует соответствующий ток на подложку через р-n переход транзистора 7. Это уменьшает производную dU/dT при t°>80°C (фиг.7).
см
13
9
В схеме фиг.8, соответствующей схеме фиг.3, статический режим транзистора 5 устанавливается не только двухполюсником 10, но и коллекторным током транзистора 8 (фиг.3). Это уменьшает влияние температурного дрейфа U, вызванное нестабильностью токов I и I.
Графики фиг.9 показывают, что в сравнении с прототипом фиг.4 схема фиг.8 обладает более высокой стабильностью нуля.
Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.
Литература
1. Патент США №4415868, fig.3.
2. Патент ФРГ №2928841, fig.3.
3. Патент JP №54-34589, кл. 98 (5) А014.
4. Патент JP №154-1022, кл. H03F 3/45.
5. Патент JP №54-102949, кл. 98 (5) А21.
6. Патент США №4366442, fig.2.
7. Патент США №6426678.
8. Патентная заявка 2007/0152753, fig.5c.
9. Патент США №6531920, fig.4.
10. Патент США №4262261.
11. Ежков Ю.А. Справочник по схемотехнике усилителей. - 2-е изд., перераб. - М.: ИП РадиоСофт, 2002. - 272 с. - Рис.9.3 (стр.235).