ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ

Полезная модель относится к радиотехнике и может быть использована в приемопередающей и контрольно-измерительной аппаратуре.
Широко известен цифровой синтезатор частот (ЦСЧ), построенный на основе кольца импульсно-фазовой автоподстройки частоты (ИФАПЧ) с делителем частоты с переменным коэффициентом деления (ДПКД) в цепи обратной связи (см., например, Губернаторов О.И. и Соколов Ю.Н. Цифровые синтезаторы частот радиотехнических систем. М., «Энергия», 1973.).
ср
ш
Недостаток таких схем синтезаторов состоит в том, что в однокольцевом ЦСЧ с целочисленным ДПКД невозможно выбрать частоту сравнения F выше заданного шага сетки частот F, что значительно ограничивает быстродействие синтезатора при переключении частот особенно при мелком шаге.
Известен также цифровой синтезатор частот (см. авторское свидетельство СССР №1510080 от 23.09.1989 г.), построенный на основе двух параллельно включенных колец ИФАПЧ с общим управляемым генератором (УГ).
ср
ш
ср
ш
В этом ЦСЧ параллельно основному (узкополосному) кольцу автоподстройки включено дополнительное (широкополосное) кольцо автоподстройки. Дополнительное кольцо на основе фазового детектора (ФД) типа «выборка-запоминание» работает на частоте сравнения F в n раз больше заданного шага сетки частот F, а в основном кольце с использованием цифрового частотно-фазового детектора (ЧФД) частота сравнения F не более заданного шага сетки частот F. Управляющие сигналы с выходов ФД и ЧФД после фильтрации поступают на соответствующие входы сумматора со взвешенным суммированием, с выхода которого сформированный таким образом сигнал приходит на управляющий вход УГ.
ср
ш
Недостаток этого ЦСЧ состоит в том, что в нем быстродействие ограничивается первым (основным) кольцом, которое работает на низкой частоте сравнения F=F. В переходном режиме первое кольцо может задерживать вхождение ЦСЧ в синхронизм, особенно при мелком шаге сетки частот, который необходим в ряде случаев для более точной подстройки частоты гетеродина. Кроме того, первое кольцо в режиме синхронизма работает так, что на входах ЧФД потоки сравниваемых импульсов равны не только по частоте, но и практически по фазе (синфазная система). Второе кольцо на основе ФД типа «выборка-запоминание» работает только при наличии разности фаз импульсов на его входах. Поэтому подстройка УГ от этих двух колец может происходить в разные моменты времени, что может приводить к затягиванию процесса вхождения в синхронизм.
Наиболее близким по технической сущности к предлагаемому является двухкольцевой ЦСЧ с частотной модуляцией (см. патент на полезную модель №56747 от 17.04.2006 года), который принят за прототип.
Блок-схема устройства-прототипа приведена на фиг.1, где введены следующие обозначения:
1 - опорный генератор (ОГ);
2, 7 и 14 - первый, второй и третий делители частоты с фиксированным коэффициентом деления (ДФКД);
3, 8 и 15 - первый, второй и третий частотно-фазовые детекторы (ЧФД);
4, 9 и 16-первый, второй и третий фильтры нижних частот (ФНЧ);
5 и 11 - первый и второй управляемые генераторы (УГ);
6, 12 и 19 - первый, второй и третий делители частоты с переменным коэффициентом деления (ДПКД);
10 - источник модулирующего сигнала (ИМС);
13 и 21 - первый и второй управляемые аттенюаторы (УА);
17, 18, 20 и 22 - первый, второй, третий и четвертый ключи (КЛ);
23 - микроконтроллер (МК).
Устройство-прототип содержит последовательно соединенные опорный генератор ОГ 1, первый делитель частоты с фиксированным коэффициентом деления ДФКД 2, первый частотно-фазовый детектор ЧФД 3, первый фильтр нижних частот ФНЧ 4, первый УГ 5 и первый ДПКД 6, выход которого соединен со вторым входом первого ЧФД 3; последовательно соединенные второй ДФКД 7, второй ЧФД 8, второй ФНЧ 9, первый ключ КЛ 17, второй УГ 11 и второй ДПКД 12, выход которого соединен со вторым входом второго ЧФД 8; последовательно соединенные третий ДФКД 14, третий ЧФД 15, третий ФНЧ 16 и второй КЛ 18, выход которого соединен с выходом первого ключа КЛ 17 и с первым управляющим входом второго УГ 11, выход которого является выходом устройства и одновременно через третий ДПКД 19 соединен со вторым входом третьего ЧФД 15; последовательно соединенные источник модулирующего сигнала ИМС 10, первый управляемый аттенюатор УА 13, третий ключ КЛ 20, выход которого соединен с модулирующим входом первого УГ 5, последовательно соединенные второй УА 21 и четвертый ключ КЛ 22, выход которого соединен с модулирующим входом второго УГ 11, а также микроконтроллер МК 23.
При этом выход первого УГ 5 соединен с сигнальными входами второго ДФКД 7 и третьего ДФКД 14, вход второго УА 21 соединен с выходом ИМС 10, первая выходная шина МК 23 соединена с управляющими входами первого ДПКД 6, второго ДПКД 12, третьего ДПКД 19, второго ЧФД 8, третьего ЧФД 15, второго ДФКД 7, третьего ДФКД 14, первого УА 13 и второго УА 21, а вторая выходная шина МК 23 соединена с управляющими входами первого КЛ 17, второго КЛ 18, третьего КЛ 20, четвертого КЛ 22 и вторым управляющим входом второго УГ 11.
Устройство-прототип работает следующим образом.
ср
ср
ш
ср
В этом ЧМ ЦСЧ на основе двух последовательно включенных колец ИФАПЧ первое кольцо узкополосное, работает на одной фиксированной частоте и выполнено на основе первого УГ 5, выходной сигнал которого является опорным для второго кольца и поступает во второе кольцо на сигнальные входы второго ДФКД 7 и третьего ДФКД 14. Второе кольцо ИФАПЧ на основе второго УГ 11 двухканальное - оно может работать или по каналу быстрого переключения частот по заданной программе с использованием второго (дробного) ДПКД 12, второго ЧФД 8 и второго ФНЧ 9 или по каналу обычной работы ЦСЧ с использованием третьего (целочисленного) ДПКД 19, третьего ЧФД 15 и третьего ФНЧ 16. Диапазон выходных частот и шаг сетки частот по обоим каналам одинаковый. Различие их в том, что частота сравнения F на опорном входе второго ЧФД 8 в канале быстрого переключения частот формируется с помощью второго ДФКД 7 от первого УГ 5 и выбирается максимально возможной - во много раз больше заданного шага сетки частот (F»F) для получения максимального быстродействия (из-за использования дробного ДПКД). А во втором канале на основе третьего (целочисленного) ДПКД 19 с помощью третьего ДФКД 14 формируется от первого УГ 5 частота сравнения F, не превышающая заданный шаг сетки частот. В этом канале быстродействие значительно меньше, чем в первом канале.
Частотная модуляция в каждом канале осуществляется по двухточечной схеме, когда модулирующий сигнал поступает от ИМС 10 одновременно через первый УА 13 и третий КЛ 20 на модулирующий вход первого УГ 5 и через второй УА 21 и четвертый КЛ 22 - на модулирующий вход второго УГ 11.
Включение первого или второго канала осуществляется с помощью соответствующих ключей: первого КЛ 17 или второго КЛ 18, которые переключаются по управляющим сигналам, поступающим по второй управляющей шине от МК 23.
Достоинство этого ЦСЧ-прототипа состоит в следующем.
вых
окг
1
общ
1
2
1
2
вых1
1
2
общ
В двухкольцевом ЦСЧ с последовательным включением колец происходит значительное уменьшение уровня шумов ОКГ в выходном сигнале по сравнению с однокольцевым ЦСЧ. Известно, что в однокольцевом ЦСЧ происходит умножение уровня шумов ОКГ пропорционально коэффициенту деления N в ДПКД. Поясним это на примере. Пусть выходная частота ЦСЧ f=720 МГц и f=10 МГц. Тогда коэффициент умножения опорной частоты в однокольцевом ЦСЧ K=720/10=72. Во столько же, т.е. в 72 раза умножаются и шумы ОКГ. В двухкольцевом ЦСЧ с последовательным включением колец общий коэффициент умножения частоты ОКГ перераспределяется между кольцами K=KK, где K и K - соответственно коэффициенты умножения первого и второго колец. Если, например, выходная частота первого кольца f=120 МГц, то K=120/10=12, а K=720/120=6, т.е. K=12·6=72. Значит, во втором кольце умножение частоты опорного сигнала (источником которого является первое кольцо) происходит всего в 6 раз вместо 72, если бы был однокольцевой ЦСЧ. В то же время, поскольку первое кольцо работает на одной частоте и является узкополосным, то в нем происходит относительное снижение уровня шумов ОКГ (как бы общий "сброс" уровня шумов ОКГ) с учетом того, что выходная частота первого кольца в 12 раз выше частоты ОКГ.
Недостаток устройства-прототипа состоит в следующем.
В синтезаторах, используемых в качестве гетеродина приемника, не редко бывает необходимость в более тонкой подстройке частоты гетеродина внутри заданного шага сетки частот, особенно в системах подвижной радиосвязи.
Специфика систем подвижной радиосвязи состоит в том, что соседние рабочие каналы в этих радиостанциях отстоят на заданный шаг 25 кГц или 12,5 кГц. Для получения высокой избирательности по соседнему каналу в тракте первой промежуточной частоты (ПЧ) приемника используются высокодобротные кварцевые фильтры (два или три последовательно включенных фильтра) с узкой полосой пропускания порядка 15-17 кГц, т.е. тракт первой ПЧ приемника является узкополосным.
Неблагоприятное сочетание производственного отклонения центральной частоты в этих трех кварцевых фильтрах вместе с неточным согласованием их между собой и входом и выходом в тракте первой ПЧ может привести к ухудшению избирательности, особенно при приеме цифровой информации. В некоторых случаях может быть даже потеря части информации. Поэтому возникает необходимость в более точной (с мелким шагом) настройке частоты гетеродина в небольшой окрестности от номинального значения заданного шага сетки частот (порядка нескольких сотен Гц).
В ЦСЧ-прототипе в первом кольце ИФАПЧ формируется одна единственная частота с высокой чистотой спектра выходного сигнала, т.к. это влияет на чистоту спектра всех выходных частот ЦСЧ. При этом выбирается высокая частота сравнения в кольце ИФАПЧ, чтобы можно было получить хорошую фильтрацию и хорошее быстродействие.
Для точной подстройки синтезируемой частоты можно было бы в первом кольце сформировать необходимую мелкую сетку частот, а для этого сделать частоту сравнения значительно меньше заданного шага сетки частот. Но тогда бы быстродействие всего синтезатора резко уменьшилось, и ухудшилась фильтрация опорного сигнала.
Для устранения этого недостатка в устройство, содержащее последовательно соединенные опорный генератор, первый делитель частоты с фиксированным коэффициентом деления, первый частотно-фазовый детектор, первый фильтр нижних частот; последовательно соединенные первый управляемый генератор и первый делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом первого частотно-фазового детектора; последовательно соединенные второй делитель частоты с фиксированным коэффициентом деления, второй частотно-фазовый детектор и второй фильтр нижних частот; последовательно соединенные второй управляемый генератор и второй делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом второго частотно-фазового детектора, при этом выход второго управляемого генератора является выходом устройства, выход первого управляемого генератора соединен с входом второго делителя частоты с фиксированным коэффициентом деления, а также микроконтроллер, управляющая шина которого соединена с управляющими входами второго делителя частоты с фиксированным коэффициентом деления, второго частотно-фазового детектора, первого и второго делителей частоты с переменным коэффициентом деления, введены последовательно соединенные инвертирующий сумматор, инвертор и четвертый фильтр нижних частот, выход которого соединен с управляющим входом первого управляемого генератора, при этом первый вход инвертирующего сумматора соединен с источником эталонного напряжения, второй вход соединен с выходом первого фильтра нижних частот, а выход второго фильтра нижних частот соединен с управляющим входом второго управляемого генератора.
Блок-схема предлагаемого устройства приведена на фиг.2, где введены следующие обозначения:
1 - опорный генератор (ОГ);
2 и 7 - первый и второй делители частоты с фиксированным коэффициентом деления (ДФКД);
3 и 8 - первый и второй частотно-фазовые детекторы (ЧФД);
4, 9 и 26 - первый, второй и четвертый фильтры нижних частот (ФНЧ);
5 и 11 - первый и второй управляемые генераторы (УГ);
6 и 12 - первый и второй делители частоты с переменным коэффициентом деления (ДПКД);
23 - микроконтроллер (МК);
24 - инвертирующий сумматор (СУМ);
25 - инвертор (ИНВ).
Предлагаемое устройство содержит последовательно соединенные опорный генератор ОГ 1, первый ДФКД 2, первый ЧФД 3, первый ФНЧ 4, инвертирующий сумматор СУМ 24, инвертор ИНВ 25, четвертый фильтр нижних частот ФНЧ 26, первый управляемый генератор УГ 5 и первый ДПКД 6, выход которого соединен со вторым входом первого ЧФД 3; последовательно соединенные второй ДФКД 7, второй ЧФД 8, второй ФНЧ 9, второй УГ 11 и второй ДПКД 12, выход которого соединен со вторым входом второго ЧФД8; кроме того, выход второго УГ 11 является выходом устройства, при этом выход первого УГ 5 соединен с входом второго ДФКД 7, а также микроконтроллер МК 23, управляющая шина которого соединена с управляющими входами второго ДФКД 7, второго ЧФД 8, первого ДПКД 6 и второго ДПКД 12.
Инвертирующий сумматор 24 (см. фиг.3) содержит операционный усилитель 27, первый 28, второй 29 и третий 30 резисторы.
Предлагаемое устройство работает следующим образом.
В этом ЦСЧ функционируют два последовательно соединенных кольца ИФАПЧ. На выходе первого кольца формируется одна частота, которая является опорной для второго кольца. Во втором кольце синтезируются выходные частоты ЦСЧ в заданном диапазоне и с заданным шагом сетки частот.
ЭТ
ЭТ
УПР
2
В первом кольце ИФАПЧ на первый вход инвертирующего сумматора СУМ 24 поступает хорошо отфильтрованное эталонное напряжение U, равное или немного меньше половины максимального управляющего напряжения на управляющем входе УГ 5, т.е. U≤0,5 U. На второй вход СУМ 24 с выхода первого ЧФД 3 через первый ФНЧ 4 поступает соответствующее управляющее напряжение U, которое формируется в процессе вхождения в синхронизм в первом кольце.
ЭТ
При этом суммарное управляющее напряжение с выхода СУМ 24 через ИНВ 25 и четвертый ФНЧ 26 поступает на управляющий вход УГ 5 и равно взвешенной сумме управляющих напряжений с выходов первого ФНЧ 4 и источника эталонного напряжения U
Σ
ЭТ
2
U=U+U/n
Весовой коэффициент n выбирается из следующих соображений. Коэффициент усиления многовходового усилителя-сумматора (построенного на основе операционного усилителя 27 с заземленным неинвертирующем входом, см. фиг.3) определяется по каждому j входу как
j
oc
j
K=R/R,
oc
где R - сопротивление обратной связи операционного усилителя,
j
R - сопротивление соответствующего резистора.
2
1
2
С помощью резисторов, включенных во входную цепь усилителя-сумматора, можно реализовать весовые коэффициенты для каждого из слагаемых напряжений, если принять, что первый резистор 28 равен третьему резистору 30 (в обратной связи), а второй резистор 29 равен R=n R, где R - сопротивление второго резистора 29,
1
R - сопротивление первого резистора 28.
Σ
Каждому значению управляющего напряжения U на управляющем входе УГ 5 соответствует определенная частота на его выходе.
ср
2
1
1
Если выбрать частоту опорных импульсов (т.е. частоту сравнения F) в первом кольце в n раз больше заданного шага мелкой сетки частот, то при переключении коэффициента деления первого ДПКД 6 на единицу напряжение на выходе ЧФД 3 будет в n раз больше, чем в том случае, если бы частота сравнения была равна шагу мелкой сетки частот. Тогда после первого же периода регулирования в первом кольце управляющее напряжение на выходе ЧФД 3 изменится на величину ΔU=nΔU, где ΔU - изменение управляющего напряжения, которое было бы на выходе ЧФД 3, если бы частота сравнения была бы равна мелкому шагу сетки частот. Тогда после первого же периода регулирования суммарное управляющее напряжение УГ 1 станет равно
Σ
ЭТ
2
2
ЭТ
2
1
ЭТ
2
1
U=U+U/n+ΔU/n=U+U/n+nΔU/n=U+U/n+ΔU,
1
т.е. изменится на величину ΔU, как и требовалось для заданного мелкого приращения частоты Δf(шага мелкой сетки частот).
ср
2
Иначе говоря, во сколько раз увеличили частоту сравнения F в первом кольце (т.е. в n раз), во столько раз увеличилось управляющее напряжение U после первого ФНЧ 4 при переключении коэффициента деления первого ДПКД 6 на единицу. При этом во столько же раз уменьшилось это напряжение после инвертирующего сумматора СУМ 24 в составе суммарного управляющего напряжения, которое через ИНВ 25 и четвертый ФНЧ 26 поступает на управляющий вход УГ 5. Четвертый ФНЧ 26 необходим для дополнительной фильтрации суммарного управляющего напряжения.
ЭТ
Здесь напряжение U играет роль «подставки», относительно которой происходит изменение управляющего напряжения с мелким шагом, что приводит к более тонкой подстройке номинального значения выходной частоты УГ 5.
ср
Таким образом, в первом кольце ИФАПЧ получается выигрыш по быстродействию из-за того, что подстройка управляющего напряжения осуществляется в n раз чаще, чем, если бы частота сравнения F была равна частоте мелкого шага. В то же время подстройка выходной частоты первого кольца происходит с мелким шагом в окрестности ее номинального значения. Кроме того, поскольку на выходе инвертирующего сумматора СУМ 24 управляющее напряжение уменьшается в n раз, также в n раз уменьшается уровень помехи с частотой сравнения с выхода ЧФД 4. Это дает возможность уменьшить фильтрацию на выходе первого ФНЧ 4 и тем самым дополнительно повысить быстродействие.
С выхода УГ 5 опорная частота поступает на вход второго ДФКД 7 для формирования опорной частоты сравнения во втором кольце ЦСЧ. В результате на выходе второго УГ 11 формируются выходные частоты ЦСЧ в заданном диапазоне и с заданным шагом сетки частот с возможностью минимального частотного сдвига внутри заданной сетки.
Управляющая шина от МК 23 представляет собой стандартный трехпроводный интерфейс, где по трем проводам поступают в последовательном двоичном коде импульсные сигналы: 1) тактовые импульсы; 2) информационный сигнал; 3) импульс разрешения записи передаваемой информации в один из блоков синтезатора.
По управляющей шине от МК 23 сигналы управления в последовательном двоичном коде поступают на первый ДПКД 6, второй ДПКД 12, второй ЧФД 8 и второй ДФКД 7 для их включения в рабочее состояние на заданную частоту и режим. По сигналам управления от МК23 меняется режим работы второго ЧФД 8 по току: в переходном режиме ток с выхода ЧФД 8 большой, а значит полоса пропускания кольца ИФАПЧ и быстродействие большое, в режиме синхронизма ток этого ЧФД мал и полоса пропускания кольца уменьшается до значения, необходимого для обеспечения требуемого подавления побочных составляющих в спектре выходного сигнала ЦСЧ.
Возможность осуществления предлагаемого устройства определяется тем, что вводимые блоки типовые и могут быть выполнены на широко известных микросхемах. Цифровая часть синтезаторов выполняется на микросхемах ЦСЧ с ИФАПЧ разных фирм. При этом в одной микросхеме могут быть один или два независимых ЦСЧ с целочисленным ДПКД (Integer-N) или с дробным (Fractional-N). Например, микросхемы LMX2364, LMX 2470 фирмы National Semiconductor представляют собой двойной синтезатор с двумя раздельными контурами регулирования: один с дробным ДПКД (ДДПКД), другой - с обычным. Аналогично этому микросхемы ADF4252, ADF4001 фирмы Analog Devices и другие. В качестве инвертирующего сумматора и инвертора могут использоваться малошумящие операционные усилители, например, типа ОР 27 фирмы Analog Devices.
Таким образом, в предложенном ЦСЧ имеется возможность формирования мелкой сетки частот (с минимальным частотным сдвигом) внутри заданной сетки частот при сохранении высокого быстродействия и высокой чистоты спектра выходного сигнала.