СПОСОБ И УСТРОЙСТВО СОГЛАСОВАНИЯ КОДОВОЙ СКОРОСТИ ПОЛЯРНОГО КОДА

1. Способ согласования кодовой скорости полярного кода, содержащий этапы, на которых:
генерируют кодированные данные посредством кодирования в полярном коде, так что указанные кодированные данные содержат множество битов;
осуществляют двухступенчатое периодическое выкалывание в указанном множестве битов для получения первой последовательности битов; и
используют указанную первую последовательность в качестве битов, подлежащих передаче.
2. Способ по п. 1, в котором этап осуществления двухступенчатого периодического выкалывания в множестве битов для получения первой последовательности битов содержит подэтапы, на которых:
осуществляют первый этап периодического выкалывания в множестве битов в соответствии с первым режимом выкалывания; и
осуществляют, в соответствии со вторым режимом выкалывания, второй этап периодического выкалывания в множестве битов, полученном после первого этапа периодического выкалывания, для получения первой последовательности битов.
3. Способ по п. 1 или 2, дополнительно содержащий, после этапа получения первой последовательности битов, этап, на котором:
осуществляют перемежение первой последовательности битов для получения второй последовательности битов; и
соответственно, после получения второй последовательности битов, способ дополнительно содержит этап, на котором:
используют указанную вторую последовательность битов в качестве битов, подлежащих передаче.
4. Способ по п. 3, дополнительно содержащий, после этапа использования второй последовательности битов в качестве битов, подлежащих передаче, этап, на котором:
определяют, в соответствии с параметром версии избыточности (RV), стартовую точку, являющуюся начальной для передачи битов, подлежащих передаче, при повторной передаче согласно гибридному автоматическому запросу повторной передачи (HARQ), причем указанная точка находится среди совокупности битов, подлежащих передаче.
5. Способ по п. 3, дополнительно содержащий, после этапа использования второй последовательности битов в качестве битов, подлежащих передаче, этап, на котором:
получают, во второй последовательности битов, посредством последовательного захвата или повторения, передаваемые биты, подлежащие передаче при повторной передаче HARQ.
6. Способ согласования кодовой скорости полярного кода, содержащий этапы, на которых:
генерируют кодированные данные посредством кодирования в полярном коде, так что указанные кодированные данные содержат множество системных битов и множество контрольных битов;
осуществляют двухступенчатое периодическое выкалывание в множестве системных битов для получения первой последовательности битов; и осуществляют двухступенчатое периодическое выкалывание в множестве контрольных битов для получения второй последовательности битов; и
последовательно записывают указанные первую последовательность битов и вторую последовательность битов в кэш, в качестве битов подлежащих передаче.
7. Способ по п. 6, в котором этап осуществления двухступенчатого периодического выкалывания в множестве системных битов для получения первой последовательности битов содержит подэтапы, на которых:
осуществляют первый этап периодического выкалывания в множестве системных битов в соответствии с первым режимом выкалывания; и
осуществляют в соответствии со вторым режимом выкалывания второй этап периодического выкалывания в множестве системных битов, полученном после первого этапа периодического выкалывания, для получения первой последовательности битов.
8. Способ по п. 7, в котором этап осуществления двухступенчатого периодического выкалывания в множестве контрольных битов для получения второй последовательности битов содержит подэтапы, на которых:
осуществляют первый этап периодического выкалывания в множестве контрольных битов в соответствии с первым режимом выкалывания; и
осуществляют, в соответствии со вторым режимом выкалывания, второй этап периодического выкалывания в множестве контрольных битов, полученном после первого этапа периодического выкалывания, для получения второй последовательности битов.
9. Способ по любому из пп. 6-8, в котором этап последовательной записи указанных первой последовательности битов и второй последовательности битов в кэш, в качестве битов подлежащих передаче, содержит подэтап, на котором:
последовательно записывают указанные первую последовательность битов и вторую последовательность битов в циклический кэш, в качестве битов подлежащих передаче.
10. Способ по п. 9, дополнительно содержащий, после этапа осуществления последовательной записи указанных первой последовательности битов и второй последовательности битов в циклический кэш, в качестве битов подлежащих передаче, этап, на котором:
определяют, в соответствии с параметром версии избыточности (RV), стартовую точку в циклическом кэше, содержащем биты, подлежащие передаче, являющуюся начальной для передач битов, подлежащих передаче, при повторной передачи согласно гибридному автоматическому запросу повторной передачи (HARQ), причем указанная точка находится среди совокупности битов, подлежащих передаче.
11. Способ по любому из пп. 6-8, в котором этап последовательной записи первой последовательности битов и второй последовательности битов в кэш в качестве битов, подлежащих передаче, содержит подэтапы, на которых:
сначала записывают первую последовательность битов в область кэша и затем записывают вторую последовательность битов в указанную область кэша для получения третьей последовательности битов; и используют указанную третью последовательность битов в качестве битов, подлежащих передаче.
12. Способ по п. 11, дополнительно содержащий, после этапов записи сначала первой последовательности битов в область кэша и затем записи второй последовательности битов в указанную область кэша для получения третьей последовательности битов; и использования указанной третьей последовательности битов в качестве битов, подлежащих передаче, этап, на котором:
получают, в третьей последовательности битов посредством последовательного захвата или повторения, передаваемые биты, подлежащие передаче в процессе повторной передачи HARQ.
13. Устройство согласования кодовой скорости полярного кода, содержащее:
первый модуль кодирования для генерирования кодированных данных посредством кодирования в полярном коде, так что полученные кодированные данные содержат множество битов;
модуль согласования скорости для осуществления двухступенчатого периодического выкалывания в указанном множестве битов для получения первой последовательности битов; и
процессорный модуль для использования первой последовательности битов в качестве битов, подлежащих передаче.
14. Устройство по п. 13, в котором модуль согласования скоростей выполнен с возможностью:
осуществления первого этапа периодического выкалывания в множестве битов в соответствии с первым режимом выкалывания; и
осуществления, в соответствии со вторым режимом выкалывания, второго этапа периодического выкалывания в множестве битов, полученном после первого этапа периодического выкалывания, для получения первой последовательности битов.
15. Устройство по п. 13 или 14, дополнительно содержащее:
второй модуль кодирования, выполненный с возможностью перемежения первой последовательности битов для получения второй последовательности битов; и
соответственно, процессорный модуль дополнительно выполнен с возможностью использования второй битовой последовательности в качестве битов, подлежащих передаче.
16. Устройство по п. 15, в котором процессорный модуль дополнительно выполнен с возможностью определения, в соответствии с параметром версии избыточности (RV), стартовой точки, являющейся началом передачи битов, подлежащих передаче, в процессе повторной передачи согласно HARQ, расположенной среди совокупности битов, подлежащих передаче.
17. Устройство по п. 15, в котором процессорный модуль дополнительно выполнен с возможностью получения, во второй последовательности битов, посредством последовательного захвата или повторения, передаваемых битов, подлежащих передаче в процессе повторной передачи HARQ.
18. Устройство согласования кодовой скорости полярного кода, содержащее:
модуль кодирования для генерирования кодированных данных, посредством кодирования в полярном коде, причем указанные кодированные данные содержат множество системных битов и множество контрольных битов;
модуль согласования скорости для: осуществления двухступенчатого периодического выкалывания в множестве системных битов для получения первой последовательности битов; и осуществления двухступенчатого периодического выкалывания в множестве контрольных битов для получения второй последовательности битов; и
модуль записи для последовательной записи указанных первой последовательности битов и второй последовательности битов в кэш в качестве битов, подлежащих передаче.
19. Устройство по п. 18, в котором модуль согласования скоростей дополнительно выполнен с возможностью:
осуществления первого этапа периодического выкалывания в множестве системных битов в соответствии с первым режимом выкалывания; и осуществления в соответствии со вторым режимом выкалывания второго этапа периодического выкалывания в множестве системных битов, полученном после первого этапа периодического выкалывания, для получения первой последовательности битов.
20. Устройство по п. 18, в котором модуль согласования скоростей дополнительно выполнен с возможностью:
осуществления первого этапа периодического выкалывания в множестве контрольных битов в соответствии с первым режимом выкалывания; и осуществления, в соответствии со вторым режимом выкалывания, второго этапа периодического выкалывания в множестве контрольных битов, полученном после первого этапа периодического выкалывания, для получения второй последовательности битов.
21. Устройство по любому из пп. 18-20, в котором модуль записи дополнительно выполнен с возможностью:
последовательной записи первой последовательности битов и второй последовательности битов в циклический кэш в качестве битов, подлежащих передаче.
22. Устройство по п. 21, дополнительно содержащее процессорный модуль, выполненный с возможностью определения, в соответствии с параметром версии избыточности (RV), стартовой точки в циклическом кэше, содержащем биты, подлежащие передаче, являющейся точкой начала передачи битов, подлежащих передаче, при повторной передаче согласно HARQ, расположенной среди совокупности битов, подлежащих передаче.
23. Устройство по любому из пп. 18-20, в котором модуль записи дополнительно выполнен с возможностью:
сначала записи первой последовательности битов в область кэша и затем записи второй последовательности битов в указанную область кэша для получения третьей последовательности битов; и использования указанной третьей последовательности битов в качестве битов, подлежащих передаче.
24. Устройство по п. 23, в котором процессорный модуль дополнительно выполнен с возможностью получения, в третьей последовательности битов посредством последовательного захвата или повторения, передаваемых битов, подлежащих передаче при повторной передаче HARQ.
25. Устройство, содержащее процессор и память, при этом память хранит инструкции, вызывающие, при их исполнении процессором, выполнение способа по любому из пп. 1, 2, 4-8, 10 и 12.