КОМПЛЕМЕНТАРНЫЙ ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ
COMPLEMENTARY DIFFERENTIAL AMPLIFIER

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов с широким динамическим диапазоном, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), непрерывных стабилизаторах напряжения и т.п.).
Известны схемы дифференциальных усилителей (ДУ) на n-р-n и р-n-р транзисторах с так называемой «архитектурой входного каскада операционного усилителя µА741» [1-30] или комплементарных каскодных дифференциальных усилителей (ККДУ). На их модификации выдано более 50 патентов для ведущих микроэлектронных фирм мира. Дифференциальные усилители данного класса, наряду с типовым параллельно-балансным каскадом, стали основным усилительным элементом многих аналоговых интерфейсов. Предлагаемое изобретение относится к данному подклассу устройств.
Ближайшим прототипом (фиг.1) заявляемого устройства является комплементарный каскодный дифференциальный усилитель, описанный в структуре схемы по патенту фирмы Harris (США) №5789949, фиг.1, содержащий первый 1 и второй 2 входные транзисторы, эмиттеры которых соединены с эмиттерами первого 3 и второго 4 выходных транзисторов, третий выходной транзистор 5, эмиттер которого соединен с коллектором и базой второго выходного 4 транзистора и базой первого 3 выходного транзистора, база - подключена к первому 6 токостабилизирующему двухполюснику и связана с коллектором первого 3 выходного транзистора, а коллектор - подключен ко второму 17 токостабилизирующему двухполюснику 7 и входу 8 выходного каскада 9.
см
Существенный недостаток известного ККДУ состоит в том, что он имеет сравнительно большое напряжение смещения нуля (U).
см
Основная задача предлагаемого изобретения состоит в повышении статической точности ККДУ - уменьшением U.
Поставленная задача достигается тем, что в комплементарном дифференциальном усилителе фиг.1, содержащем первый 1 и второй 2 входные транзисторы с объединенными коллекторами, первый 3 и второй 4 выходные транзисторы, базы которых объединены и соединены с токостабилизирующим двухполюсником 5, а также первыми выводами первого 6 и второго 7 вспомогательных р-n переходов, эмиттеры первого 3 и второго 4 выходных транзисторов соединены с соответствующими эмиттерами первого 1 и второго 2 входных транзисторов, а также вторыми выводами первого 6 и второго 7 вспомогательных р-n переходов, первое токовое зеркало 8, вход которого связан с коллектором первого 3 выходного транзистора, а выход подключен ко входу второго 9 токового зеркала, третье токовое зеркало 10, вход которого соединен с коллектором второго 4 выходного транзистора, а выход подключен к выходу второго 9 токового зеркала и базе входного транзистора 11 буферного усилителя 12, предусмотрены новые элементы и связи - в схему введен дополнительный транзистор 13, эмиттер которого соединен с коллекторами первого 1 и второго 2 входных транзисторов, база соединена со входом второго 9 токового зеркала, а коллектор подключен к шине 14 источника питания, причем эмиттер входного транзистора 11 буферного усилителя 12 связан с дополнительным токостабилизирующим двухполюсником 15 и выходом устройства 16, а тип проводимости входного транзистора 11 буферного усилителя 12 совпадает с типом проводимости дополнительного транзистора 13.
Схема усилителя-прототипа представлена на фиг.1. На фиг.2 показано заявляемое устройство в соответствии с формулой изобретения.
На фиг.3 и фиг.4 показаны схемы заявляемого (фиг.4) и известного (фиг.3) устройств в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».
см
На фиг.5 показаны результаты компьютерного моделирования U схем фиг.3 и фиг.4.
см
Сопоставление результатов моделирования фиг.5 позволяет определить выигрыш по систематической составляющей U (без учета разброса параметров элементов схемы), который дает предлагаемое техническое решение.
Комплементарный дифференциальный усилитель фиг.2 содержит первый 1 и второй 2 входные транзисторы с объединенными коллекторами, первый 3 и второй 4 выходные транзисторы, базы которых объединены и соединены с токостабилизирующим двухполюсником 5, а также первыми выводами первого 6 и второго 7 вспомогательных р-n переходов, эмиттеры первого 3 и второго 4 выходных транзисторов соединены с соответствующими эмиттерами первого 1 и второго 2 входных транзисторов, а также вторыми выводами первого 6 и второго 7 вспомогательных р-n переходов, первое токовое зеркало 8, вход которого связан с коллектором первого 3 выходного транзистора, а выход подключен ко входу второго 9 токового зеркала, третье токовое зеркало 10, вход которого соединен с коллектором второго 4 выходного транзистора, а выход подключен к выходу второго 9 токового зеркала и базе входного транзистора 11 буферного усилителя 12. В схему введен дополнительный транзистор 13, эмиттер которого соединен с коллекторами первого 1 и второго 2 входных транзисторов, база соединена со входом второго 9 токового зеркала, а коллектор подключен к шине 14 источника питания, причем эмиттер входного транзистора 11 буферного усилителя 12 связан с дополнительным токостабилизирующим двухполюсником 15 и выходом устройства 16, а тип проводимости входного транзистора 11 буферного усилителя 12 совпадает с типом проводимости дополнительного транзистора 13.
Рассмотрим работу заявляемого ККДУ фиг.2.
э
к
б
В статическом режиме в схеме фиг.2 устанавливаются следующие токи эмиттера (I), коллектора (I) и базы (I) транзисторов:
б
э
0
где I - ток базы транзисторов 13 и 11 при токе эмиттера I=I;
эi
кi
I, I - ток эмиттера (коллектора) транзисторов схемы.
5
0
15
0
см
Если выбрать токи двухполюсников 5 и 15 так, что I=2I, I=4I, то во входной цепи буфера 12 (узел «А») обеспечивается полная взаимная компенсация статических токов, что является необходимым условием уменьшения U:
см
В схеме ККДУ фиг.1 равенство (7) не выполняется. Это существенно ухудшает U и его температурный дрейф.
см
Таким образом, заявляемое устройство характеризуется существенным преимуществом по U в сравнении с ККДУ-прототипом. Полученные выше выводы подтверждаются результатами моделирования предлагаемых схем в среде Pspice (фиг.5).
Источники информации
1. Патент США №3786362.
2. Патент США №4030044.
3. Патент США №4059808, фиг.5.
4. Патент США №4286227.
5. Авт. свид. СССР №375754, H03F 3/38.
6. Авт. свид. СССР №843164, H03F 3/30.
7. Патент США №3660773.
8. Патент США №4560948.
9. Патент РФ №2930041, H03F 1/32.
10. Патент Японии №57-5364, H03F 3/343.
2
11. Патент ЧССР №134845, кл. 21а 18/08.
2
12. Патент ЧССР №134849, кл. 21а 18/08.
2
13. Патент ЧССР №135326, кл. 21а 18/08.
14. Патент США №4389579.
15. Патент Англии №1543361, Н3Т.
16. Патент США №5521552 (фиг.3а).
17. Патент США №4059808.
18. Патент США №5789949.
19. Патент США №4453134.
20. Патент США №4760286.
21. Авт. свид. СССР №1283946.
22. Патент РФ №2019019.
23. Патент США №4389579.
24. Патент США №4453092.
25. Патент США №3566289.
26. Патент США №4059808 (фиг.2).
27. Патент США №3649926.
28. Патент США №4714894 (фиг.1).
29. Матавкин В.В. Быстродействующие операционные усилители. - М.: Радио и связь, 1989.
30. М.Херпи. Аналоговые интегральные схемы. - М.: Радио и связь, 1983, стр.174, рис.5.52.