ПОЛУПРОВОДНИКОВОЕ УСТРОЙСТВО И ПОДЛОЖКА ГОЛОВКИ ВЫБРОСА ЖИДКОСТИ

1. Полупроводниковое устройство, содержащее:
первый транзистор, который включает в себя первый первичный вывод, второй первичный вывод и первый управляющий вывод;
второй транзистор, который включает в себя третий первичный вывод, четвертый первичный вывод и второй управляющий вывод; и
первый резистивный элемент,
при этом первый первичный вывод и третий первичный вывод подключены к первой линии напряжения,
второй первичный вывод и один вывод первого резистивного элемента подключены ко второй линии напряжения,
первый управляющий вывод, второй управляющий вывод, четвертый первичный вывод и другой вывод первого резистивного элемента соединены друг с другом с образованием одного узла,
изменение потенциала в третьем первичном выводе передается на первый управляющий вывод через емкостную связь между третьим первичным выводом и упомянутым одним узлом, и
передаваемое изменение потенциала включает первый транзистор.
2. Устройство по п. 1, в котором каждый из первого транзистора и второго транзистора является DMOS-транзистором (на основе МОП-структуры с двойной диффузией).
3. Устройство по п. 2, в котором каждый из первого транзистора и второго транзистора является LDMOS-транзистором (на основе МОП-структуры с поперечной диффузией).
4. Устройство по п. 1, в котором каждый из первого транзистора и второго транзистора имеет смещенную LOCOS-структуру.
5. Устройство по п. 1, в котором каждый из первого транзистора и второго транзистора включает в себя:
первую полупроводниковую область первого типа проводимости, расположенную в полупроводниковой подложке,
вторую полупроводниковую область второго типа проводимости, расположенную смежно с первой полупроводниковой областью в полупроводниковой подложке,
область истока второго типа проводимости, расположенную в первой полупроводниковой области,
область стока второго типа проводимости, расположенную во второй полупроводниковой области,
электрод затвора, который включает в себя расположенный над первой полупроводниковой областью первый участок и расположенные над второй полупроводниковой областью второй участок и третий участок, и
изолирующую пленку, которая включает в себя расположенный между первой частью и первой полупроводниковой областью четвертый участок, имеющий первую толщину, расположенный между вторым участком и второй полупроводниковой областью пятый участок, имеющий первую толщину, и расположенный между третьим участком и второй полупроводниковой областью шестой участок, имеющий вторую толщину, превышающую первую толщину.
6. Устройство по п. 1, дополнительно содержащее:
емкостный элемент, который включает в себя подключенный к первой линии напряжения первый вывод и второй вывод;
третий транзистор, который включает в себя соединенный со вторым выводом пятый первичный вывод, подключенный ко второй линии напряжения шестой первичный вывод и третий управляющий вывод; и
блок возбуждения, образованный по меньшей мере одним транзистором, который включает в себя четвертый транзистор, и выполненный с возможностью вызывать пробой изоляции емкостного элемента при подаче управляющего сигнала на третий управляющий вывод.
7. Устройство по п. 6, в котором первый транзистор и второй транзистор имеют более высокое напряжение пробоя, чем четвертый транзистор.
8. Устройство по п. 6, в котором третий транзистор имеет более высокое напряжение пробоя, чем четвертый транзистор.
9. Устройство по п. 6, в котором третий транзистор является DMOS-транзистором.
10. Устройство по п. 9, в котором третий транзистор является LDMOS-транзистором.
11. Устройство по п. 6, в котором третий транзистор имеет смещенную LOCOS-структуру.
12. Устройство по п. 6, в котором емкостный элемент имеет MOS-структуру, а
изолирующая затвор пленка первого транзистора, изолирующая затвор пленка второго транзистора, изолирующая затвор пленка третьего транзистора, изолирующая затвор пленка четвертого транзистора и изолирующая пленка, которая образует емкостный элемент, равны друг другу по толщине.
13. Устройство по п. 6, дополнительно содержащее подключенный между первой линией напряжения и вторым выводом второй резистивный элемент.
14. Подложка головки выброса жидкости, содержащая:
полупроводниковое устройство;
нагревательный элемент, выполненный с возможностью нагревать жидкость; и
пятый транзистор, выполненный с возможностью возбуждать нагревательный элемент,
при этом полупроводниковое устройство содержит:
первый транзистор, который включает в себя первый первичный вывод, второй первичный вывод и первый управляющий вывод;
второй транзистор, который включает в себя третий первичный вывод, четвертый первичный вывод и второй управляющий вывод; и
первый резистивный элемент,
при этом первый первичный вывод и третий первичный вывод подключены к первой линии напряжения,
второй первичный вывод и один вывод первого резистивного элемента подключены ко второй линии напряжения,
первый управляющий вывод, второй управляющий вывод, четвертый первичный вывод и другой вывод первого резистивного элемента соединены друг с другом с образованием одного узла,
изменение потенциала в третьем первичном выводе передается на первый управляющий вывод через емкостную связь между третьим первичным выводом и упомянутым одним узлом, и
передаваемое изменение потенциала включает первый транзистор.
15. Подложка головки выброса жидкости, содержащая:
полупроводниковое устройство;
нагревательный элемент, выполненный с возможностью нагревать жидкость; и
пятый транзистор, выполненный с возможностью возбуждать нагревательный элемент,
при этом полупроводниковое устройство содержит:
первый транзистор, который включает в себя первый первичный вывод, второй первичный вывод и первый управляющий вывод;
второй транзистор, который включает в себя третий первичный вывод, четвертый первичный вывод и второй управляющий вывод;
первый резистивный элемент;
емкостный элемент, который включает в себя первый вывод и второй вывод;
третий транзистор, который включает в себя соединенный со вторым выводом пятый первичный вывод, шестой первичный вывод и третий управляющий вывод; и
блок возбуждения, образованный по меньшей мере одним транзистором, который включает в себя четвертый транзистор, и выполненный с возможностью вызывать пробой изоляции емкостного элемента при подаче управляющего сигнала на третий управляющий вывод,
при этом первый первичный вывод, третий первичный вывод и первый вывод подключены к первой линии напряжения,
второй первичный вывод, один вывод первого резистивного элемента и шестой первичный вывод подключены ко второй линии напряжения,
первый управляющий вывод, второй управляющий вывод, четвертый первичный вывод и другой вывод первого резистивного элемента соединены друг с другом с образованием одного узла,
изменение потенциала в третьем первичном выводе передается на первый управляющий вывод через емкостную связь между третьим первичным выводом и упомянутым одним узлом, и
передаваемое изменение потенциала включает первый транзистор.
16. Подложка по п. 15, в которой пятый транзистор имеет более высокое напряжение пробоя, чем четвертый транзистор.
17. Подложка по п. 15, в которой четвертый транзистор и пятый транзистор равны друг другу по толщине изолирующей затвор пленки.
18. Подложка по п. 14, в которой пятый транзистор является DMOS-транзистором.
19. Подложка по п. 18, в которой пятый транзистор является LDMOS-транзистором.
20. Подложка по п. 14, в которой пятый транзистор имеет смещенную LOCOS-структуру.