БАЗОВЫЙ МОДУЛЬ МНОГОПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ

Предлагаемая полезная модель (ПМ) относится к области вычислительной техники и может найти применение в многопроцессорных вычислительных системах, ориентированных на цифровую обработку сигналов и изображений, решение задач математической физики, линейной алгебры, моделирование сложных технических систем.
Известен Модуль 16М35 (Беседин И.В., Дмитренко Н.Н., Каляев И.А., Левин И.И., Семерников Е.А. Семейство базовых модулей для построения реконфигурируемых многопроцессорных вычислительных систем со структурно-процедурной организацией вычислений // Труды Всероссийской научной конференции "Научный сервис в сети Интернет: технологии параллельного программирования" (18-23 сентября 2006 г., г.Новосибирск). - М.: Изд-во МГУ, 2006. - С.47-49), содержащий вычислительное поле, состоящее из шестнадцати вычислительных элементов (ВЭ), выполненных на ПЛИС VIRTEX 4 XC4VLX40, контроллер обмена, распределенную память с общим объемом памяти 1 Гбайт, 228 каналов обмена данными с другими модулями.
Недостатком этого модуля является низкая производительность, обусловленная невысокой скоростью обмена данными между ВЭ вычислительного поля, и низкая скорость обмена данными с распределенной памятью.
Наиболее близким к предлагаемой ПМ является «Модуль многопроцессорной вычислительной системы» (патент на полезную модель №72339), содержащий восемь вычислительных элементов, реализованных в ПЛИС, контроллер обращений (КО), реализующий интерфейс с управляющей машиной вычислительного устройства, блоки распределенной статической памяти SRAM, при этом КО соединен с информационными входами блока вычислительных элементов по 40 двунаправленным линиям и с одним блоком SRAM, причем вычислительные элементы объединены в кольцо по 320 двунаправленным линиям, реализуя возможность независимого информационного обмена для каждой пары последовательно размещенных в кольце ВЭ, а каждый ВЭ связан с соответствующим блоком SRAM по 65 линиям, при этом в двух парах ВЭ 2-7 и ВЭ 3-6 реализована связь по 40 радиальным двунаправленным линиям.
Недостатком этой ПМ является низкая реальная производительность при параллельной конвейерной реализации задач, требующих построения нескольких информационно-независимых конвейеров, а также матрично-конвейерных структур, в то время как в прототипе можно осуществить только одно информационное кольцо (вычислительный конвейер).
Признаками прототипа, совпадающими с существенными признаками заявляемой полезной модели являются: вычислительное поле, состоящее из восьми вычислительных элементов на базе ПЛИС (в заявляемой полезной модели - из шестнадцати вычислительных элементов на базе ПЛИС), контроллер обращений, соединенный по меньшей мере с одним блоком статической памяти (в заявляемой полезной модели контроллер обращений соединен с двумя блоками памяти SDRAM типа DDR2), распределенная память, состоящая из блоков статической памяти по одному на каждый вычислительный элемент (в заявляемой полезной модели к десяти периферийным вычислительным элементам вычислительного поля подключены по два блока динамической памяти SDRAM). Связи контроллера обращений с управляющей ЭВМ по двадцати восьми LVDS-каналам (в заявляемой полезной модели все каналы связи между вычислительными элементами, межмодульные связи и связи между контроллером обращений и управляющей ЭВМ выполнены на основе стандарта LVDS).
Причинами, препятствующими достижению технического результата, являются: ограниченный объем вычислительного поля модуля (восемь ВЭ, реализованных в ПЛИС VIRTEX 4 LX80), отсутствие непосредственных связей между ВЭ различных модулей, ограниченный объем статической памяти - одна м/с SRAM для каждого ВЭ. Широкие информационные связи присутствуют только между двумя соседними структурами, что не позволяет создавать двумерные матричные конвейеры.
Задача, на решение которой направлена предлагаемая полезная модель, заключается в создании базового модуля с высокой реальной производительностью при решении задач различных проблемных областей.
Для решения данной задачи в полезную модель, содержащую контроллер обращений, введено вычислительное поле, содержащее 16 вычислительных элементов, расположенных в узлах двумерной решетки 4×4 и соединенных между собой ортогональной системой связей по близкодействию, а к десяти периферийным вычислительным элементам вычислительного поля подключено по два блока динамической памяти, при этом контроллер обращений соединен с информационными входами ВЭ_1 базового модуля по 90 двунаправленным связям и с двумя блоками распределенной динамической памяти по 44 связям, причем вычислительные элементы базового модуля могут быть соединены произвольным способом в различные вычислительные структуры, используя систему ортогональных связей, при этом четыре вычислительных элемента базового модуля подключено к разъемам, которые используются для подключения посредством LVDS-каналов к вычислительным элементам других базовых модулей. Контроллер обращений подключен к разъемам Р2 и разъему Ethernet для соединения с управляющей ЭВМ.
Заявляемая полезная модель поясняется рисунком, на котором представлена структурная схема базового модуля многопроцессорной вычислительной системы. Базовый модуль (БМ) содержит шестнадцать вычислительных элементов (ВЭ_1÷ВЭ_16), составляющих вычислительное поле, 22 блока динамической памяти (SDRAM_1÷SDRAM_22), контроллер обращений КО, два разъема Р2 и разъем Ethernet для связи КО с управляющей ЭВМ и четыре разъема Р1 для связи ВЭ базового модуля с ВЭ других базовых модулей, при этом каждый ВЭ состоит из макропроцессора, содержащего 32 элементарных процессора, двух контроллеров распределенной памяти и пространственного коммутатора.
КО базового модуля соединяется 56 двунаправленными LVDS-связями с двумя разъемами Р2, восемью двунаправленными связями с разъемом Ethernet, 44 связями с каждым блоком динамической памяти SDRAM_21, SDRAM_22 и 90 двунаправленными связями с ВЭ вычислительного поля.
Шестнадцать вычислительных элементов соединены между собой ортогональной системой связей по близкодействию, позволяющей соединять их в различные вычислительные структуры, в том числе в виде независимых колец, размерностью от шестнадцати до двух ВЭ. Кроме того, пространственные коммутаторы, содержащиеся в ВЭ, позволяют создавать и иные вычислительные структуры, в том числе и многомерные, используя ортогональную систему связей для транзитной передачи данных между ВЭ. Количество связей между ВЭ базового модуля указано на рисунке.
Каждый из десяти периферийных вычислительных элементов (ВЭ_1÷ВЭ_5, ВЭ_9, ВЭ_13÷ВЭ_16) связан с двумя блоками динамической памяти по своим 44 связям. Четыре вычислительных элемента (ВЭ_4, ВЭ 8, ВЭ_12, ВЭ_16) связаны с разъемами Р1 посредством 448 двунаправленных LVDS-связей для соединения с вычислительными элементами других модулей.
Работа базового модуля начинается с загрузки конфигурации вычислительного поля через КО от управляющей ЭВМ через разъемы Р2 и разъем Ethernet. По этому же пути выполняются загрузка данных в блоки распределенной памяти (SDRAM_1÷SDRAM_20) и выгрузка результатов вычислений из базового модуля.
Вычисления в базовом модуле осуществляются посредством подачи входных данных из блоков распределенной памяти SDRAM под управлением КРП в вычислительные структуры, созданные в вычислительном поле. Результаты вычислений из вычислительных структур принимаются другими КРП и записываются в управляемые ими блоки распределенной памяти.
В пределах БМ при наличии свободных ресурсов может решаться несколько независимых задач благодаря гибкой системе связей между ВЭ поля.
Вычислительные структуры могут занимать ВЭ нескольких БМ, при этом передача данных между БМ выполняется посредством связей через разъемы Р1, что позволяет объединять вычислительные ресурсы нескольких БМ для выполнения одной задачи и, следовательно, повысить производительность системы в целом.
Таким образом, предлагаемая полезная модель дает возможность повысить реальную производительность при решении задач различных проблемных областей за счет увеличения вычислительного поля до шестнадцати ПЛИС VIRTEX 5 XC5VLX110, расширения объема распределенной памяти до 20 независимых каналов, объемом каждого канала 64 Мбайт (общий объем распределенной памяти составляет 1,28 Гбайт), более скоростных (1200 МГц) каналов передачи данных, выполненных по стандарту LVDS, наличия 448 каналов обмена данными с другими базовыми модулями, выполненными по стандарту LVDS.