ОТОБРАЖЕНИЕ ВСТРОЕННОГО АДРЕСА ЕСС

1. Электронное устройство, содержащее:
процессор; и
логическую схему управления памятью, выполненную с возможностью:
приема запроса на доступ к данным в запоминающем устройстве, причем данные отображены на страницу памяти, содержащую множество строк кэш;
смещения по меньшей мере части из множества строк кэш для встраивания в данные информации кода коррекции ошибки;
повторного отображения упомянутой части из множества строк кэш в другое местоположение в памяти; и
доступа к данным и информации кода коррекции ошибки на странице памяти.
2. Электронное устройство по п. 1, дополнительно содержащее шину данных, причем данные и информация кода коррекции ошибки передаются по шине данных.
3. Электронное устройство по п. 1, дополнительно содержащее логическую схему, выполненную с возможностью повторного отображения информации кода коррекции ошибки, связанной с упомянутым множеством строк кэш, в другое местоположения в памяти.
4. Электронное устройство по п. 1, в котором:
запоминающее устройство разделено на множество частичных массивов;
запрос на запись направлен в выбранный частичный массив, при этом
запоминающее устройство дополнительно содержит логическую схему, выполненную с возможностью:
повторного отображения упомянутой части из множества строк кэш в заданное местоположение в выбранном частичном массиве.
5. Электронное устройство по п. 4, в котором заданное местоположение соответствует верхней части выбранного частичного массива.
6. Электронное устройство по п. 4, дополнительно содержащая логическую схему, выполненную с возможностью отключения питания для выбранного частичного массива.
7. Электронное устройство по п. 1, в котором:
запрос на доступ к данным в запоминающем устройстве представляет собой запрос на запись, и
данные и код коррекции ошибки хранятся на одной и той же странице памяти.
8. Электронное устройство по п. 1, в котором:
запрос на доступ к данным в запоминающем устройстве представляет собой запрос на считывание, и
данные и код коррекции ошибки извлекаются из одной и той же страницы памяти.
9. Контроллер памяти, содержащий логическую схему, выполненную с возможностью:
приема запроса на доступ к данным в запоминающем устройстве, причем данные отображены на страницу памяти, содержащей множество строк кэш;
смещения по меньшей мере части из множества строк кэш для встраивания информации кода коррекции ошибки;
повторного отображения упомянутой части из множества строк кэш в другое местоположение в памяти; и
доступа к данным и информации кода коррекции ошибки на странице памяти.
10. Контроллер памяти по п. 9, дополнительно содержащий шину данных, причем данные и информация кода коррекции ошибки передаются по шине данных.
11. Контроллер памяти по п. 9, дополнительно содержащий логическую схему, выполненную с возможностью повторного отображения информации кода коррекции ошибки, связанной с упомянутым множеством строк кэш, в другое местоположение в памяти.
12. Контроллер памяти по п. 9, в котором:
запоминающее устройство разделено на множество частичных массивов;
запрос на запись направлен в выбранный частичный массив;
при этом контроллер памяти дополнительно содержит логическую схему, выполненную с возможностью повторного отображения упомянутой части из множества строк кэш в заданное местоположение в выбранном частичном массиве.
13. Контроллер памяти по п. 12, в котором заданное местоположение соответствует верхней части выбранного частичного массива.
14. Контроллер памяти по п. 12, дополнительно содержащий логическую схему, выполненную с возможностью отключения питания для выбранного частичного массива.
15. Контроллер памяти по п. 9, в котором:
запрос на доступ к данным в запоминающем устройстве представляет собой запрос на запись, и
данные и код коррекции ошибок хранятся на одной и той же странице памяти.
16. Контроллер памяти по п. 9, в котором:
запрос на доступ к данным в запоминающем устройстве представляет собой запрос на считывание; и
данные и код коррекции ошибки извлекаются из одной и той же страницы памяти.
17. Устройство, содержащее:
запоминающее устройство, имеющее одну или более ячеек памяти;
логическую схему управления памятью, выполненную с возможностью:
приема запроса на доступ к данным в запоминающем устройстве, причем данные отображены на страницу памяти, содержащую множество строк кэш;
смещения по меньшей мере части из множества строк кэш для встраивания информации кода коррекции ошибки;
повторного отображения упомянутой части из множества строк кэш в другое местоположение в памяти, и
доступа к данным и информации кода коррекции ошибки на странице памяти.
18. Устройство по п. 17, дополнительно содержащее шину данных, причем данные и информация кода коррекции ошибки передаются по шине данных.
19. Устройство по п. 17, дополнительно содержащее логическую схему, выполненную с возможностью повторного отображения информации кода коррекции ошибки, связанной с упомянутым множеством строк кэш, в другое местоположение в памяти.
20. Устройство по п. 17, в котором:
запоминающее устройство разделено на множество частичных массивов,
запрос на запись направлен в выбранный частичный массив;
при этом устройство дополнительно содержит логическую схему, выполненную с возможностью:
повторного отображения упомянутой части множества строк кэш в заданное местоположение в выбранном частичном массиве.
21. Устройство по п. 20, в котором заданное местоположение соответствует верхней части выбранного частичного массива.
22. Устройство по п. 20, дополнительно содержащее логическую схему, выполненную с возможностью отключения питания для выбранного частичного массива.
23. Устройство по п. 17, в котором:
запрос на доступ к данным в запоминающем устройстве представляет собой запрос на запись, и
данные и код коррекции ошибки хранятся на одной и той же странице в памяти.
24. Устройство по п. 17, в котором:
запрос на доступ к данным в запоминающем устройстве представляет собой запрос на считывание; и
данные и код коррекции ошибки извлекаются из одной и той же страницы в памяти.