Бесконтактное внутрисхемное тестирование аналогоцифровых схем

КОМПЬЮТЕРНАЯ ИНЖЕНЕРИЯ И ТЕХНИЧЕСКАЯ ДИАГНОСТИКА Т^г

УДК 519.713:681.326

БЕСКОНТАКТНОЕ ВНУТРИСХЕМНОЕ ТЕСТИРОВАНИЕ АНАЛОГОЦИФРОВЫХ СХЕМ

АМИ ГОРОДЕЦКИЙ___________________

Описывается новый метод обеспечения тестопригодности путем бесконтактного зондирования в режиме реального времени аналого-цифровых печатных плат с высокой плотностью монтажа, основанный на стандартах IEEE 1149.1 и 1149.4. Предлагается применение этого метода для обеспечения тестопригодности аналого-цифровых микросхем и их функционального ядра при помощи структур граничного сканирования, без контактного зондирования и с минимумом используемых внешних выводов. Обсуждается также метод внутрисхемного тестирования пассивных дискретных элементов в произвольных схемных структурах, более простой и дешевый, чем существующие методы аналоговых измерений.

1. Введение

По мере возрастания сложности современных печатных плат (ПП) резко возрастает плотность монтажа интегральных микросхем и пассивных элементов, а сами микросхемы становятся все более функционально насыщенными. Результатом такой ситуации является постоянное усложнение подходов к быстрой и эффективной диагностике неисправностей и отладке ПП.

Существующая тенденция ко включению в аналого-цифровые интегральные микросхемы (АЦИМ) все более сложных функциональных узлов приводит к понижению эффективности современных методов внутрисхемного тестирования (ICT, flying probe), использующих непосредственный контактный доступ к точкам этих узлов на поверхности ПП. Препятствием к такого рода зондированию является высокая плотность монтажа АЦИМ с обеих сторон современных многослойных ПП. При использовании АЦИМ в корпусах типов BGA, Flip Chip и им подобных контактный доступ к ПП для тестирования дефектов сборки становится все более затруднительным, а введение точек зондирования увеличивает площадь поверхности ПП и создает дополнительные механические проблемы. Тем не менее, для обеспечения доступа к аналоговым контрольным точкам по-прежнему необходимо использовать внешнее контрольно-измерительное

оборудование (КИО), зачастую весьма дорогостоящее (тестеры ICT), а также размещать приемлемые контактные точки на поверхности ПП. Зондирование сложных и многослойных аналого-цифровых ПП с высокой плотностью монтажа является, таким образом, весьма проблематичным на этапе их отладки, а также при структурном и функциональном тестировании.

Сходная ситуация имеет место при тестировании сложных АЦИМ или интегральных микросхем (ИМ) типа System-on-Chip (SOC) с ограниченным доступом к контрольным точкам функционального ядра из -за продолжающейся тенденции к повышению плотности упаковки таких микросхем и затруднениями, связанными с ограничением числа наружных выводов корпусов АЦИМ. Общий современный подход к решению указанных проблем связан с комбинированным применением технологии аналогового граничного сканирования и методов измерений, позволяющих компенсировать недостаток доступа к контрольным точкам на поверхности ПП или к ядру АЦИМ [1].

Стандарт IEEE 1149.4, более известный как технология аналогового граничного сканирования, до настоящего времени все еще не воплощен в заметном количестве промышленных АЦИМ, что стимулирует разработку новых альтернативных подходов к обеспечению тестипригодности аналоговых схем и систем [2]. К возможным причинам подобной задержки можно отнести сравнительную сложность инфраструктуры стандарта 1149.4, затрудняющую процесс разработки ИМ. Более чем десятилетний успех технологии цифрового граничного сканирования (стандарт IEEE 1149.1 [3]) указывает на то, что его причина заключается в широкой применимости этого стандарта во множестве смежных областей, таких как тестопригодное проектирование, внутрисхемное программирование элементов флэш-памяти, конфигурирование ПЛИС и многих других [1].

В данной статье описан новый метод обеспечения тестопригодности путем бесконтактного зондирования в режиме реального времени аналого-цифровых ПП с высокой плотностью монтажа и ограниченным доступом для контактного тестирования, основанный на применении обоих упомянутых стандартов — 1149.1 и 1149.4. Описана также модификация данного метода, предназначенная для тестирования функционального ядра сложных АЦИМ и встроенных структур памяти ИМ посредством инфраструктуры граничного сканирования, без применения методов и средств контактного зондирования или с минимальным числом точек зондирования.

Прежде чем приступить к описанию данного метода, приведем основы структуры 1149.4. Затем изложим применение нового метода для тестирования ПП и некоторые аспекты тестопригодности аналоговых структур, а также использование этого метода для обеспечения тестопригодности функционального ядра АЦИМ. Вслед за описанием макета

88

РИ, 2005, № 3

схемы на основе ИМ фирмы National Semiconductor, использованного для подтверждения работоспособности нового метода, рассмотрим его применение для внутрисхемного тестирования аналоговых пассивных элементов и кластеров и обсудим новые возможности, открывающиеся при этом взамен тестирования путем традиционных аналоговых измерений.

2. Инфраструктура технологии аналогового граничного сканирования

Усилия по расширению возможностей технологии цифрового граничного сканирования (ГС), известной также как стандарт IEEE 1149.1 или JTAG [3], на аналоговую и цифро-аналоговую области для обеспечения бесконтактного зондирования сигналов в целях контроля их уровня и формы, а также внутрисхемных аналоговых измерений, привели в 1999 году к принятию нового стандарта IEEE 1149.4 [4]. На рис. 1 приведен общий вид структуры ИМ, разработанной в соответствии с этим стандартом. Основой структуры является сдвиговый регистр (регистр граничного сканирования, РГС), содержащий одну или несколько ячеек, подключенных к каждому внешнему выводу ИМ. Сдвиг данных ГС внутрь регистра выполняется через внешний вход TDI, а наружу — через внешний выход TDO. Ячейки РГС могут быть как цифровыми модулями D, связанными с цифровыми выводами входа-выхода (ВВ, В2), так и аналоговыми модулями ABM, связанными с аналоговыми выводами В2, причем один ABM связан лишь с одним аналоговым выводом. Блок интерфейса шин тестирования (Test Bus Interface Circuit, TBIC) предназначен для ком-

стандарте 1149.4. Основной целью этой команды является обеспечение доступа к аналоговым (но не к цифровым) выводам В2 микросхемы в режиме реального времени для бесконтактного зондирования сигналов на них, без перерыва функционирования самой ИМ, т.е. при нахождении ИМ в нормальном функциональном режиме. Единственное ограничение, накладываемое стандартом 1149.4, заключается в возможности одновременного зондирования не более двух аналоговых выводов В2 посредством подключения КИО ко внешним тестовым шинам AT1 и AT2.

При выполнении команды PROBE цифровые модули D подключают соответствующие цифровые выводы В2 к функциональному ядру ИМ. Модули АВМ также подключают соответствующие аналоговые выводы В2 к функциональному ядру ИМ при выполнении PROBE, как и в нормальном режиме работы ИМ. Вместе с тем, внутренние ключи одного или двух модулей АВМ, указание на которые содержится в команде PROBE, коммутируют подключение внешних выводов ко внутренним шинам АВ1 и АВ2, а внутренние ключи блока TBIC коммутируют попарные соединения внутренних и внешних тестовых шин: АВ1 = АТ1, АВ2 = АТ2, подключая, таким образом, аналоговые выводы В2 к шинам АТ1 и АТ2.

На рис. 2 показан пример подключения вывода Pin

1 ко внешней шине АТ1 для зондирования сигналов на этом выводе, а также подключения вывода Pin

2 ко внешней шине АТ2 для ввода стимулирующих сигналов на этот вывод при выполнении команды PROBE.

Рис. 1

Стандарт 1149.4 построен в виде расширения хорошо известного стандарта 1149.1, поэтому у обоих стандартов много общего. Одним из исключений является команда PROBE, содержащаяся лишь в

подключает шину АВ 1 ко внешнему выводу Pin 1, а ключ SB2 модуля АВМ2 подключает шину АВ2 ко внешнему выводу Pin 2. Это обеспечивает возможность тестирования в режиме реального времени уровней и формы сигналов во внутрисхемном узле Pin 1 со стороны внешней шины АТ1 при

РИ, 2005, № 3

89

подключении к ней соответствующего КИО. Аналогичным образом, внешние стимулирующие или тестовые воздействия от оборудования, подключаемого ко внешней шине АТ2, могут подаваться в режиме реального времени непосредственно во внутрисхемный узел Pin 2 в виде сигнала определенного уровня и формы. Следует подчеркнуть, что данная ИМ продолжает при этом функционировать в своем нормальном режиме работы.

Технология аналогового граничного сканирования в стандарте 1149.4 подробно описана в литературе [5,6]. Использование ее преимуществ в значительной степени зависит от количества ИМ на ПП, разработанных в соответствии с этой технологией.

Отмечено, однако, что новые АЦИМ, поддерживающие 1149.4, могут иметь рыночный успех только в случае, если они окажутся дешевле их существующих прототипов, не совместимых с 1149.4, как в производстве, так и в тестировании, а сама инфраструктура 1149.4 будет применяться не только для аналогового тестирования, но также и в других аспектах тестирования [7].

3. Метод обеспечения внутрисхемной тестопригодности аналого-цифровых ПП

Целью нового метода обеспечения тестопригодности является бесконтактное («виртуальное») зондирование аналого-цифровых ПП с высокой плотностью монтажа в режиме реального времени. Метод реализован в виде специализированной ИМ (СИМ), схема которой приведена на рис. 3.

Предлагаемая СИМ содержит два последовательно соединенных порта тестового доступа: 1149.4-со-вместимый ТАР-1 (зонд) и 1149.4- или 1149.1-совместимый ТАР-2 (шифратор адреса). Регистр граничного сканирования РГС-1 (зонд) не содержит цифровых модулей D, а состоит из блока TBIC и двух аналоговых модулей АВМ1 и АВМ2, соответственно подключенных к выходам аналоговых мультиплексоров Mux1 и Mux2. В свою очередь, РГС-2 (шифратор адреса) содержит цифровые модули D или 1149.1-ячейки, подключенные к адресным входам мультиплексоров Mux1/2. СИМ не содержит никакого функционального ядра в до-

полнение к указанным двум РГС. Из этого следует, в частности, что никакого функционального применения СИМ не предусмотрено вовсе, так как микросхема предназначена исключительно для обеспечения тестопригодности содержащей ее схемы ПП. Внешние выводы В2 микросхемы (Ax, A2, ...) подключаются при этом ко внутренним узлам ПП, имеющим ограниченный доступ для контактного зондирования, как к аналоговым, так и к цифровым.

Аналоговые мультиплексоры Mux1 /2 предназначены для селективного подключения к одному или обоим аналоговым модулям АВМ1 и АВМ2 одного или двух внутренних узлов ПП, выбор которых определяется кодом адреса, загружаемого в РГС-2 шифратора адреса в протоколе ГС, совместимом с

1149.1 или 1149.4. Те или иные выводы СИМ, подключенные ко внутренним узлам ПП, подключаются к аналоговым модулям ABM1/2 посредством мультиплексоров Mux1/2 в зависимости от загруженного кода адреса. Таким образом, 1149.4-совместимая команда PROBE, загружаемая в РГС-

1 зонда, обеспечивает подключение выбранного вывода СИМ (узла ПП) к одной или обеим внешним тестовым шинам AT1/2.

Если ПП находится в нормальном режиме работы, а СИМ - в т.н. “теневом” или пассивном режиме, порт ТАР-1 зонда находится в режиме сброса (Test-Logic-Reset), так что ключи SB1 и SB2 модулей ABM1 /2 размыкают связь между мультиплексорами и внутренними тестовыми шинами AВ1/2, а ключи S5 и S6 блока TBIC размыкают связь между внутренними и внешними тестовыми шинами AP1 /

2 и A^/2 соответственно (см. рис. 2). Вдобавок к этому, порт ТАР-2 шифратора адреса также находится в режиме сброса, поэтому ячейки РГС-2, подключенные к адресным входам мультиплексоров, находятся в состоянии с высоким импедансом, так что внешние выводы В2 микросхемы СИМ (Ax, A2, ...) отключены от выходов мультиплексоров. Никакого влияния на работу ПП со стороны СИМ оказано при этом не будет.

Если ПП находится в нормальном или тестовом режиме, а СИМ — в “рабочем” режиме, через внешний вход TDI вводится стандартная, 1149.4-или 1149.1-совместимая последовательность ГС, содержащая ввод в регистр команд (РК) порта ТАР-2 кода команды PRELOAD наряду с кодом адреса аналоговых мультиплексоров. Адресный код загружается в РГС-2 и фиксируется в ячейках этого регистра в результате ввода в РК порта ТАР-2 кода команды CLAMP в том же протоколе ГС. Попадая на адресные входы мультиплексоров, адресный код определяет внешние выводы В2 микросхемы СИМ (A1, A2, ...), которые будут мультиплексированы на один или оба аналоговых модуля ABM1/2. Как известно, ввод последовательности кодов команд PRELOAD — CLAMP не нарушает нормального режима любой ИМ, находящейся в одной с СИМ цепочке ГС и, таким образом, не нарушает нормального режима работы ПП в целом. Если же ПП находится в тестовом режиме, то вместо команды

90

РИ, 2005, № 3

CLAMP с той же целью может быть использована стандартная команда EXTEST.

Затем в РК порта ТАР-1 зонда посредством той же цепочки граничного сканирования, содержащей два последовательных порта, вводится код команды PROBE. В результате выполнения этой команды ключи S5 и S6 блока TBIC, а также один или оба ключа SB1 и SB2 аналоговых модулей ABM1/ 2 замыкаются (см. рис. 2), определяя следующие пути транспортировки сигналов тестирования (в соответствии с загруженным кодом адреса мультиплексоров):

AT1 <-> AB1 <-> ABM1 <-> Mux1 <-> внешний вывод В2 (Ax, A2, ...),

AT2 <-> AB2 <-> ABM2 <-> Mux2 <-> внешний вывод В2 (Ax, A2, ...).

В результате выполнения команды PROBE один или два внешних вывода входа-выхода, аналоговых или цифровых, окажутся подключенными соответственно к одной или обеим внешним тестовым шинам АТ1 и АТ2, что в режиме реального времени обеспечит возможность бесконтактного тестирования уровней и формы сигналов во внутрисхемных узлах, подачу внешних стимулирующих или тестовых воздействий непосредственно во внутрисхемный узел в виде сигнала определенного уровня и формы, а также использование этих соединений для выполнения внутрисхемных бесконтактных аналоговых измерений (см. раздел 6).

4. Метод обеспечения тестопригодности аналогоцифровых ИМ

Аналогичный принцип положен в основу нового метода обеспечения структурной тестопригодности АЦИМ, схема которой показана на рис. 4. Функциональное ядро произвольной АЦИМ окружается тестовой оболочкой в виде 1149.4-совместимого РЕС-1 (ТАР-1 зонда), последовательно соединенного в ЕС-цепочку с еще одним 1149.1- или 1149.4-совместимым РЕС-2 (ТАР-2 шифратора адреса). Таким образом, внутренняя цепочка граничного сканирования АЦИМ с произвольным функциональным ядром содержит два последовательных порта ТАР.

Регистр граничного сканирования РЕС-1 зонда в дополнение к блоку TBIC содержит следующие типы ячеек (модулей):

а) 1149.1- или 1149.4-совместимые цифровые ячейки (модули) Da, подключаемые к обычным (полностью 1149.1- или 1149.4-совместимым) цифровым входам-выходам (выводы типа A) функциональной АЦИМ;

б) 1149.4-совместимые цифровые модули граничного сканирования Db, подключаемые к «1149.4-зондируемым» цифровым входам-выходам АЦИМ;

в) аналоговые модули граничного сканирования ABM1 и ABM2, подключаемые соответствено к аналоговым мультиплексорам Mux1/2, число которых равно числу модулей АВМ в РЕС-1.

Ниже рассмотрены типы выводов В2, которые может содержать произвольная АЦИМ в дополнение к обычным выводам типа А (см. рис. 4).

Цифровые функциональные выводы типа В, подключаемые к аналоговым мультиплексорам Mux1/ 2 и к соответствующим цифровым модулям Db. При нахождении АЦИМ в функциональном режиме, выводы В подключены к ее ядру посредством модулей Db и отключены от ABM1/2 в соответствии с нейтральным адресным кодом на входах Mux1/2. Для внутрисхемного тестирования ПП в узлах, к которым подсоединены выводы В, эти выводы изолируются от ядра АЦИМ посредством модулей Db, оставаясь при этом подключенными к мультиплексорам. Таким образом, выводы В становятся «1149.4-зондируемыми» и могут быть использованы для тестирования узлов ПП в соответствии с протоколом 1149.4, подключаясь к ABM1/2 через Mux 1/2 с адресным кодом выводов В на их входах.

Аналоговые функциональные выводы типа Сявляются полностью 1149.4-совместимыми посредством одного или обоих модулей ABM1/2. Таким образом, выводы этого типа применимы для зондирования узлов ПП при загрузке команды PROBE в протоколе 1149.4 и с адресным кодом выводов С на входах мультиплексоров. Выводы этого типа могут подключаться к ядру АЦИМ через модули ABM1/ 2 при нахождении АЦИМ в нормальном функциональном режиме.

Цифро-аналоговые функциональные выводы типа D, не совместимые со стандартом 1149.4, подключены к мультиплексорам Mux1/2 и к соответствующим аналоговым ключам. При нахождении АЦИМ в функциональном режиме каждый такой вывод подключается к ее ядру через замкнутый ключ и отсоединяется от ABM1/2 в соответствии с нейтральным адресным кодом на входах мультиплексоров. Для внутрисхемного тестирования ПП в узлах, к которым подсоединены выводы D, эти выводы изолируются от ядра посредством размыкания ключей и, таким образом, становятся «1149.4-зонди-руемыми» и могут быть использованы для тестирования узлов ПП в соответствии с протоколом 1149.4, подключаясь к ABM1/2 через Mux1/2 с адресным кодом выводов D на входах мультиплексоров.

Цифро-аналоговые выводы типа E не совместимы со стандартом 1149.4 и не являются функциональными внешними выводами АЦИМ, т.е. никак не используются в ее нормальном рабочем режиме. Эти выводы подключены к мультиплексорам Mux1/ 2, поэтому становятся «1149.4-зондируемыми» и могут быть использованы для тестирования узлов ПП в соответствии с протоколом 1149.4, подключаясь к ABM1/2 через Mux1/2 с адресным кодом выводов Е на на входах мультиплексоров.

Внутренние цифро-аналоговые выводы типа Ене совместимы со стандартом 1149.4 и никак не используются в функциональном режиме АЦИМ, так как предназначены исключительно для обеспе-

РИ, 2005, № 3

91

Рис. 4

чения тестопригодности ядра АЦИМ. Эти выводы подключены к мультиплексорам Mux1/2, также являются «1149.4-зондируемыми» и могут быть использованы для тестирования функционального ядра АЦИМ, будучи подключенными к ABM1/2 через Mux 1/2 с адресным кодом выводов F на входах мультиплексоров.

Следует подчеркнуть, что во всех описанных случаях применения выводов типов B, F нормальный функциональный режим работы АЦИМ (или ПП с данной АЦИМ) не нарушается.

Регистр граничного сканирования РГС-2 шифратора адреса содержит 1149.1 - или 1149.4-совмести-мые цифровые ячейки (модули) Da, подключенные через обычный буферный регистр к адресным входам аналоговых мультиплексоров Mux 1/2 и управляющим выводам аналоговых ключей выводов D.

Все выводы В2 типов B, F подключены ко входам мультиплексоров, к любому по отдельности или параллельно к обоим. Можно выделить пять способов применения этих выводов:

1. Обычное функциональное применение выводов B, C, d при нахождении АЦИМ в функциональном режиме работы.

2. Применение выводов C, D, E для зондирования аналоговых узлов ПП, а выводов В, D, E - для зондирования цифровых узлов П П в режиме реального времени, т.е. для бесконтактного тестирования уровней и формы сигналов во внутрисхемных узлах и подачи внешних стимулирующих или тестовых воздействий непосредственно в такие узлы в виде сигналов произвольного уровня и формы.

3. Применение выводов B, C, D, E для бесконтактных аналоговых измерений во внутрисхемных узлах ПП.

4. Применение выводов F для зондирования цифро-аналогового ядра АЦИМ в режиме реального времени, т.е. бесконтактного тестирования уровней и формы сигналов во внутренних точках ядра и

подачи внешних стимулирующих или те-стовыхвоздействий непосредственно в такие точки в виде сигналов произвольного уровня и формы.

5. Применение выводов F для бесконтактных аналоговых измерений во внутренних точках ядра АЦИМ.

При включении питания АЦИМ, содержащей описанную тестовую оболочку, в буферный регистр, подключенный к РГС-2, с исходной резисторной конфигурации загружаются коды адресов выводов типа C, которые поступают на адресные входы мультиплексоров Mux1/2, а также коды замкнутых аналоговых ключей выводов типа D, поступающие на управляющие входы этих ключей. Оба порта (TAP-1 и TAP-2) находятся при этом в состоянии сброса, как это определено в стандартах 1149.1 и 1149.4, так что АЦИМ готова к началу функционального режима работы.

На первом шаге применения АЦИМ с описанной тестовой оболочкой для целей внутрисхемного тестирования ПП, в РК порта ТАР-2 шифратора адреса загружается код команды PRELOAD в протоколе

1149.1 или 1149.4 наряду с кодом адреса аналоговых мультиплексоров и кодом сигнала размыкания соответствующих аналоговых ключей, что определяет выбор выводов типов B, F, которые станут «1149.4-зондируемыми». Будучи загруженными в РГС-2, эти коды фиксируются в ячейках этого регистра в результате ввода в РК порта ТАР-2 кода команды CLAMP в том же протоколе ГС и подаются через буферный регистр на адресные входы мультиплексоров и входы управления ключей.

На следующем шаге код команды PRO BE загружается в РК порта ТАР-1 зонда, коммутируя ключи блока TBIC и модулей ABM1/2 в соответствии с протоколом 1149.4 (см. рис. 2) и определяя следующие пути сигналов тестирования (в соответствии с загруженным кодом адреса мультиплексоров):

AT1 <-> AB1 <-> ABM1 <-> Mux1 <-> один из

выводов входа-выхода B...F,

AT2 <-> AB2 <-> ABM2 <-> Mux2 <-> один из

выводов входа-выхода B...F.

Каждый такой путь предназначен для бесконтактного зондирования в режиме реального времени уровней и форм сигналов во внутрисхемных узлах ПП или И М, подачи внешних стимулирующих или тестовых воздействий непосредственно в такие узлы в виде сигналов произвольного уровня и формы, а также для аналоговых измерений (см. раздел 6). В любом подобном случае тестирования нормальный функциональный режим работы АЦИМ (или ПП с данной АЦИМ) не нарушается.

Предложенная структура обеспечения тестопригодности может быть полезна при мониторинге напряжений внутри ядра АЦИМ, к примеру, опор-

92

РИ, 2005, № 3

ных напряжений, в низкочастотных преобразователях напряжения (ЦАП, АЦП), генераторах обратного смещения, а также при выполнении низкочастотных параметрических тестов, проверке целостности транзисторов, измерении токов утечки входов или выходов с высоким импедансом и т.д. [7].

Существенной особенностью предложенной структуры является возможность ее повторного использования в качестве дискретного структурного блока при проектировании произвольных схем тестопригодности АЦИМ.

Аппарат граничного сканирования обсуждаемой структуры может быть описан в виде последовательного соединения двух отдельных блоков с портами TAP-1 и TAP-2, каждый их которых описывается своим файлом BSDL.

5. Верификация

Для аппаратной верификации предложенной структуры был собран макет на основе двух 1149.4-совместимых микросхем SCANSTA400 [8] фирмы National Semiconductor (рис. 5). Управление мультиплексорами Mux1/2, переключающими две внешние аналоговые шины AT1/2 на каждую из восьми внешних контрольных точек TP0 ... TP7, подключенных к внутрисхемным узлам тестируемой ПП, осуществлялось в макете специальной последовательностью ГС. Коммутация ключей ABM-TBIC микросхемы SCAN STA400 в протоколе 1149.4 выполнялась для двух произвольно выбранных выводов этой микросхемы: вывод А0 использовался для переключения шины АТ1 на все контрольные точки TP через мультиплексор Mux1, а вывод А1 — для переключения шины АТ2 на все контрольные точки TP через мультиплексор Mux2.

Рис. 5

Приведенные ниже коды РГС микросхемы зонда использовались для коммутации ключей ABM-TBIC (младший разряд — рядом с выходом TDO):

100000400000h - для пути

AT1 <-> AB1 <-> A0 <-> Mux1

000200800000h - для пути

AT2 <-> AB2 <-> A2 <-> Mux2

100200C00000h - для путей

AT1 <-> AB1 <-> A0 <-> Mux1 и

AT2 <-> AB2 <-> A2 <-> Mux2

Управление адресными входами обоих мультиплексоров осуществлялось сдвигом (в протоколе

1149.1 или 1149.4) в РГС микросхемы шифратора и фиксации в его ячейках одного из приведенных ниже кодов (младший разряд — рядом с выходом TDO):

Выводы шифратора

АД ДА ДА

02 13 20 Адрес Контрольная

З 1 MUX точка

440440000404h C404C0000404h 440С 400 0 ОС 04h C40CC0000C04h 4С 0 4400 0 040С h CC04C000040Ch 4С0С4О000С0СИ CCOCCOOOOCOCh

000 ТР0

001 ТР1

010 ТР2

011 ТРЗ

100 ТР4

101 ТР5

110 ТР6

111 ТР7

6. Внутрисхемное тестирование вместо аналоговых измерений

В литературе описаны методы вычисления номинальных значений дискретных элементов (резисторов, конденсаторов и т.п.) по результатам измерений, выполняемых для различных типов внутрисхемных соединений, например в случае подключения пассивных элементов или параллельных RC-цепочек между двумя выводами 1149.4-совмести-мой микросхемы [9].

Рассмотрим применение описанного выше метода обеспечения тестопригодности как основы для простого и недорогого подхода к внутрисхемному тестированию пассивных дискретных элементов в произвольных схемных структурах. Предположим, узлы V1 и V2 схемного фрагмента Z (это может быть отдельный дискретный элемент или любая их совокупность) некоторой ПП подключены ко внешним тестовым шинам АТ1/2 посредством описанной выше СИМ, а ПП находится в рабочем режиме, т.е. через узлы V1 и V2 текут действительные токи, обозначенные стрелками на рис. 6. При подключении к шинам АТ1/2 внешнего КИО внутрисхемные напряжения V 1изм и У2изм могут быть измерены в реальном времени и в явной форме, или же могут быть автоматически зафиксированы отклонения их величин от ожидаемых, заранее известных значений. Результаты такого сравнения в цифровой форме могут быть получены любой программой, поддерживающей протокол стандартов ГС

1149.1 или 1149.4.

РИ, 2005, № 3

93

Рис. 6

Если внешние выводы рассмотренной СИМ (входы мультиплексоров Mux1/2) подключены к предназначенным для тестирования внутрисхемным узлам ПП, цифровые сигнатуры ожидаемых аналоговых напряжений известны и хранятся в некоторой базе данных, а ко внешним шинам AT1/2 подключен блок АЦП, то сравнение данных на выходе этого блока с содержимым базы данных делает процесс внутрисхемного тестирования пассивных элементов полностью автоматизированным.

Следует отметить, что данный подход не предполагает подачи известного тока на шину АТ1 и измерения напряжения на шине АТ2, как это описано в [9]. Кроме того, не требуется предварительной оценки диапазона номиналов тестируемых элементов, нет нужды в применении точного и дорогостоящего измерительного оборудования и можно обойтись без средств автоматической генерации тестов для реализации аналоговых измерений. Данный подход также не предполагает защитной расстановки щупов, как в случае традиционного внутрисхемного тестирования (ICT), а тестируемая ПП может находиться в рабочем функциональном режиме.

7. Заключение

Применение инфраструктуры ГС для мониторинга аналоговых сигналов, внутрисхемных измерений и тестирования пассивных элементов является весьма эффективным инструментом тестирования на всех этапах жизни ПП. Как ни странно, но именно широкая популярность традиционного стандарта ГС 1149.1, а также то, что его применение полностью компьютеризовано и не требует (или почти не требует) применения дополнительных аппаратных средств, является причиной, сдерживающей быстрое вхождение 1149.4 в арсенал схемотехников. Описанный в статье метод обеспечения внутрисхемной тестопригодности призван стимулировать широкое использование 1149.4, поскольку он предполагает применение недорогого внешнего КИО или же позволяет полностью обойтись без него, компьютеризован на основе существующих программных средств, поддерживающих 1149.1, а интеграция обсуждаемого метода в традиционные

программно-аппаратные средства 1149.1 представляется очень простой.

Будучи реализованным в виде специализированной ИМ, предложенный метод позволяет применять в тестируемой ПП все особенности стандарта 1149.4 в реальном времени, с расширением возможностей зондирования на цифровые сигналы, а также выполнять внутрисхемное тестирование пассивных элементов, используя лишь два АВМ и два аналоговых мультиплексора вместо отдельного АВ М для каждого аналогового выхода и не прерывая нормального функционального режима работы ПП. Физическое моделирование цифровых и аналоговых дефектов путем введения внутрь схемы соответствующих сигналов легко реализуется в данном методе для большого числа внутрисхемных узлов, что может явиться решением проблем неадекватности при отладке разнообразных аппаратных и программных средств.

Одной из причин весьма постепенного признания стандарта 1149.4 является то, что большинство современных АЦИМ выпускаются в корпусах с небольшим числом выводов, так что добавка семи дополнительных выводов, требуемых 1149.4 — это слишком много в процентном отношении [2]. Это препятствие может быть устранено бесконтактным внешним тестированием выводов АЦИМ и связанных с ними узлов ПП в результате применения описанной в данной работе специализированной ИМ. Эта микросхема, не являясь полностью 1149.4-совместимой, может способствовать устранению ряда трудностей, обуславливаемых самим стандартом.

Тестирование аналоговых напряжений во множестве внутрисхемных узлов питания ПП является, как известно, весьма сложным для диагностирования [7]. Предложенный метод и СИМ на его основе обеспечивают бесконтактное зондирование физически труднодоступных или вовсе недоступных аналоговых и цифровых узлов ПП. Дальнейшая разработка данного метода позволит сформулировать гибкие правила тестопригодного проектирования ПП для подбора внутрисхемных узлов зондирования в целях оптимизации покрытия дефектов при тестировании.

Стандарт 1149.4 обуславливает частотный диапазон около 100 кГц, что может, однако, оказаться недостаточным для тестирования многих аналога -вых и цифровых сигналов. Тем не менее, измерения параметров пассивных элементов обычно осуществляются на частотах ниже 10 кГц для минимизации влияния помех, и рассматриваемый метод также предполагается использовать в подобном частотном диапазоне. При зондировании сигналов в реальном времени через аналоговые мультиплексоры ширина частотного диапазона ограничивается паразитными емкостями путей зондирования. Такой буфер аналоговых сигналов физически находится существенно ближе к зондируемым узлам ПП, чем любой буфер внешнего тестера, уменьшая, таким образом, паразитные емкости до менее чем

94

РИ, 2005, № 3

15 пФ, что существенно ниже типовых значений 50-100 пФ для тестеров.

Не слишком широкое применение стандарта 1149.4 при тестировании АЦИМ в процессе их производства объясняется рядом причин, одной из которых является значительная стоимость площади кремниевых пластин, необходимой для реализации большого количества модулей АВМ. Кроме того, в последнее время весьма популярен подход к тестированию кремниевых пластин с пониженным числом точек доступа как средство снижения стоимо -сти теста микросхем, содержащих структуры внутреннего или граничного сканирования, встроенные средства самотестирования и т.п. Предлагаемый в данной работе метод обеспечения структурной тестопригодности АЦИМ с резко сокращенным набором модулей АВМ может быть очень удобен для быстрой генерации тестов аналоговых кластеров внутри самого функционального ядра, для тестирования низкочастотных внутренних выводов ядра АЦИМ с пониженным числом точек доступа [10], а также для параметрического тестирования внешних выводов АЦИМ. Такой подход может оказаться приемлем в процессе разработки микросхем и на ранних стадиях отладочного тестирования внутренней логики и встроенных модулей памяти, когда еще можно учесть и принять любые изменения их структуры. Количество внутренних выводов ядра АЦИМ, подключенных к мультиплексорам на ранних стадиях тестирования, затем может быть существенно уменьшено в финальной версии структуры АЦИМ.

Стоимость современных АЦИМ возрастает экспоненциально, поэтому жизненно важным экономическим требованием является подход к их разработ-

УДК 681.324.01 '

ПРОБЛЕМЫ СИНХРОНИЗАЦИИ ПРОЦЕССОВ В АСИНХРОННОМ ПАРАЛЛЕЛЬНОМ ЦИФРОВОМ АВТОМАТЕ

НЕМЧЕНКО А.В.___________________________

Анализируется математическая модель асинхронного параллельного цифрового автомата, реализующего параллельный алгоритм. Рассматриваются вопросы взаимодействия асинхронных процессов и проблемы, возникающие при этом.

Введение

Производители микропрограммных устройств — микроконтроллеров, микропроцессоров, DSP и т. д. — применяют различные методы и технологии для повышения производительности своей продукции. В основном это стандартные средства — конвейеризация, улучшение системы прерываний, перенос части логических функций и программ на аппаратный уровень (например, автоматизация передачи данных по протоколу RS-232). Одной из таких последних технологий от фирмы Intel явля-

РИ, 2005, № 3

ке с применением повторно используемых структурных блоков, заранее снабженных средствами тестирования этих блоков. Описанная в данной работе тестовая структура применима также при проектировании систем на кристалле SOC [11], совместимых со стандартом IEEE 1500, как составная часть повторно используемой иерархической тестовой структуры граничного сканирования.

Литература: 1. Gorodetsky A. Strategy of Boundary-Scan On-Board Activity”, Technologies // Israel’ Magazine of High Technology, vol. 223, August 2001, Р. 154—158 (Hebrew). 2. FilliterK. Virtual Analog Probes Using IEEE

1149.1 (A Concept IC) // 3rd IEEE International Board Test Workshop, 2004. 3. Городецкий AРустинов В. Разделяй и властвуй — принцип граничного сканирования // ChipNews, Москва, 2001. №6. С. 14-19. 4. IEEE Standard for a Mixed-Signal Test Bus // IEEE Std 1149.4-1999. 5. The Boundary-Scan Handbook. 3rd Edition, by K.P. Parker, Kluwer Academic Pub, 2003. 6. Analog and Mixed-Signal Boundary-Scan. Ed. by A.Osseiran, Kluwer Academic Pub., 1999. 7. Sunter S.K. andNadeau-Dostie B. Complete, Contactless I/O Testing — Reaching the Boundary in Minimizing Digital IC Testing Cost // Proc. of ITC.P.446-455. 2002. 8. SCANSTA400 IEEE 1149.4 Analog Test Access Device // National Semiconductor Advanced Information, August 2000. 9. DuzevikI. Preliminary Results of Passive Component Measurement Methods Using an IEEE 1149.4 Compliant Device // 1st IEEE International Board Test Workshop, 2002. 10. Ben Bennetts. Guidelines for Chip Design For Test Based on Boundary-Scan”, Asset InterTech Inc. web site, 2003. 11. Sehgal A. etal. IEEE P1500-Compliant Test Wrapper Design for Hierarchical Cores // Proc. of ITC. 2004. P.1203-1212.

Поступила в редколлегию 22.08.2005

Рецензент: д-р техн. наук, проф. Хаханов В.И.

Ами Городецкий, Testability (Израиль). Тел. +972544621834, amigo@TestabilityScan.com

ется реализация в архитектуре процессора реального параллелизма — выпуск процессоров с двумя ядрами. Такие чипы, помимо двух ядер, получат поддержку технологии многопоточности HyperThreading (HT). Технология НТ позволяет операционной системе рассматривать один физический процессор в качестве двух логических. Таким образом, двуядерные Pentium Extreme Edition позволят обрабатывать одновременно четыре потока инструкций [http://hard.compulenta.ru/ 170439].

Все это говорит о том, что в плане повышения производительности средств вычислительной техники вопросы параллелизма являются весьма актуальными и перспективными. Отметим также, что в работе [1] проведен глубокий анализ проблемы параллелизма и показана ее актуальность.

В работе [2] автор описал математическую модель параллельного цифрового автомата (ПЦА). Была затронута тема асинхронного параллелизма—работа параллельных устройств с разной синхронизацией и сбросом. Был показан способ их синтеза, который позволяет с небольшими аппаратными затратами создавать устройства, работающие по сложным алгоритмам.

95