ОПЕРАЦИЯ ЗАПИСИ ДЛЯ МАГНИТОРЕЗИСТИВНОГО ОПЕРАТИВНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА С ПЕРЕНОСОМ СПИНОВОГО МОМЕНТА С УМЕНЬШЕННЫМ РАЗМЕРОМ ЯЧЕЙКИ БИТА

1. Магниторезистивное оперативное запоминающее устройство с переносом спинового момента (STT-MRAM), содержащее:
массив ячеек бита, линия истока которого расположена, по существу, параллельно словарной шине, соединенной с первым рядом ячеек битов, в котором линия истока расположена, по существу, перпендикулярно линиям битов, соединенным с первым рядом ячеек битов.
2. STT-MRAM по п.1, дополнительно содержащее:
словарную шину, соединенную со вторым рядом ячеек битов, в котором линия истока соединена со вторым рядом ячеек битов.
3. STT-MRAM по п.1, в котором линия истока расположена между словарной шиной первого ряда ячеек битов и словарной шиной второго ряда ячеек битов.
4. STT-MRAM по п.1, дополнительно содержащее:
логическую схему, выполненную с возможностью установления низкого напряжения в линии битов выбранных ячеек битов в первом ряду ячеек битов, соединенной со словарной шиной и линией истока, и выполненную с возможностью установления высокого напряжения в линиях битов для невыбранных ячеек битов в первом ряду ячеек битов, соединенных со словарной шиной и линией истока.
5. STT-MRAM по п.4, в котором высокое напряжение представляет собой уровень истока питания, и низкое напряжение представляет собой уровень земли.
6. STT-MRAM по п.4, в котором логическая схема, выполненная с возможностью установления низкого напряжения в линии битов выбранной ячейки, содержит:
логическую схему выбора линии бита, соединенную с множеством задающих модулей линии бита.
7. STT-MRAM по п.6, в котором логическая схема выбора линии битов выполнена с возможностью приема множества сигналов адреса столбца и высокого сигнала данных.
8. STT-MRAM по п.7, в котором каждый из множества задающих модулей линии битов соединен с ассоциированной линией бита на основе выбранного сигнала из логической схемы выбора линии бита.
9. STT-MRAM по п.8, в котором сигналы выбора выводят из сигналов адреса выбора столбца и дополнений сигналов выбора столбца.
10. STT-MRAM по п.9, в котором сигналы адреса выбора столбца и их дополнения передают в логические элементы "НЕ-И" и выводы логических элементов "НЕ-И" вводят в соответствующие задающие модули линии битов.
11. STT-MRAM по п.2, дополнительно содержащее:
логическую схему, выполненную с возможностью управления числовыми линиями первого и второго рядов ячеек битов, и логическую схему, выполненную с возможностью выбора линии истока.
12. STT-MRAM по п.11, в котором логическая схема для управления числовыми линиями и логическая схема, выполненная для выбора линии истока, скомбинированы друг с другом.
13. STT-MRAM по п.12, в котором логическая схема, выполненная с возможностью управления числовыми линиями первого и второго рядов ячеек битов, соединена со входами адреса ряда, и логическая схема, выполненная с возможностью выбора линии истока, соединена с логической схемой, выполненной с возможностью управления числовыми линиями.
14. STT-MRAM по п.13, в котором логическая схема, выполненная с возможностью управления числовыми линиями первого и второго рядов ячеек битов, содержит:
первый логический элемент "НЕ-И", соединенный с двумя входами адреса ряда, и имеющий выход, соединенный с первым инвертором, для управления словарной шиной первого ряда ячеек битов; и
второй логический элемент "НЕ-И", соединенный со входами адреса двух рядов, и имеющий выход, соединенный со вторым инвертором, для управления словарной шиной второго ряда ячеек битов.
15. STT-MRAM по п.13, в котором логическая схема, выполненная с возможностью выбора линии истока, содержит третий логический элемент "НЕ-И", входы которого соединены с выходами первого и второго логического элемента "НЕ-И" и на выходе которого генерируется сигнал выбора линии истока.
16. Способ, в котором формируют массив ячеек битов магниторезистивного оперативного запоминающего устройства с переносом спинового момента (STT-MRAM), имеющий линию истока, расположенную, по существу, параллельно словарной шине первого ряда ячеек битов и, по существу, перпендикулярно линиям бита, соединенным с первым рядом ячеек битов.
17. Способ по п.16, в котором дополнительно: формируют словарную шину, соединенную со вторым рядом ячеек битов, по существу, параллельно первому ряду ячеек битов; и
соединяют линию истока со вторым рядом ячеек битов.
18. Способ по п.16, в котором дополнительно:
располагают линии истока между числовыми линиями первого и второго рядов ячеек битов.
19. Способ записи данных в магниторезистивное оперативное запоминающее устройство с переносом спинового момента (STT-MRAM), линия истока которого, по существу, параллельна словарной шине, соединенной с первым рядом ячеек битов, в котором линия истока расположена, по существу, перпендикулярно линиям бита, соединенным с первым рядом ячеек битов, способ, в котором:
устанавливают низкое напряжение в линии битов для выбранной ячейки битов, соединенной со словарной шиной первого ряда ячеек битов и линией истока; и
устанавливают высокое напряжение в линиях битов среди невыбранных ячеек битов, соединенных со словарной шиной первого ряда ячеек битов и линией истока.
20. Способ по п.19, в котором высокое напряжение представляет собой уровень напряжения истока питания, и низкое напряжение представляет собой уровень заземления.
21. Способ по п.19, в котором установление низкого напряжения по линии битов выбранной ячейки содержит этапы:
генерируют сигналы выбора линии битов; и
активируют или деактивируют задающие модули линии битов на основе сигналов выбора линии битов.
22. Способ по п.21, в котором сигналы выбора линии битов генерируют из множества сигналов адреса столбца и сигнала высокого состояния данных.
23. Способ по п.22, в котором каждый из множества задающих модулей линии битов соединен с ассоциированной линией битов на основе одного из сигналов выбора линии битов.
24. Способ по п.22, в котором сигналы выбора линии битов выводят из сигналов адреса столбца и дополнений сигналов адреса столбца.
25. Способ по п.24, в котором сигналы адресов выбора столбца и их дополнения передают в логические элементы "НЕ-И", и выходы логических элементов "НЕ-И" вводят в соответствующие задающие модули линии битов.
26. Магниторезистивное оперативное запоминающее устройство с переносом спинового момента (STT-MRAM), имеющее линию истока, расположенную, по существу, параллельно словарной шине, соединенной с первым рядом ячеек битов, в котором линия истока расположена, по существу, перпендикулярно линии бита, соединенной с первым рядом ячеек битов, STT-MRAM, содержащее:
средство для установления низкого напряжения в линии битов выбранной ячейки бита, соединенной со словарной шиной первого ряда ячеек битов, и линией истока; и
средство для установления высокого напряжения в линиях битов невыбранных ячеек битов, соединенных со словарной шиной в первом ряду ячеек битов, и линией истока.
27. STT-MRAM по п.26, в котором средство для установления низкого напряжения в линии бита выбранной ячейки содержит:
средство для генерирования сигналов выбора линии битов; и
средство для активации или деактивации задающих модулей линии битов на основе сигналов выбора линии бита.
28. STT-MRAM по п.27, в котором средство для генерирования сигналов выбора линии битов принимает множество сигналов адреса столбца и сигнал высокого уровня данных.
29. STT-MRAM по п.27, в котором задающие модули линии битов соединены с сигналами адреса столбца и дополняют сигналы адреса столбца.