УПРАВЛЯЕМЫЙ ОГРАНИЧИТЕЛЬ ВЫХОДНОГО ТОКА МОЩНОГО CMOS-ТРАНЗИСТОРА

1. Управляемый ограничитель выходного тока мощного CMOS-транзистора, содержащий первый операционный усилитель, первый резистор, первый контакт которого соединен с общим проводом, предыдущий каскад-схему, нагрузку, отличающийся тем, что дополнительно введены второй операционный усилитель, третий операционный усилитель, второй резистор, третий резистор, четвертый резистор, пятый резистор, шестой резистор, седьмой резистор, первый CMOS-транзистор, второй CMOS-транзистор, источник опорного напряжения, отрицательный полюс которого подключен к общему проводу, а положительный полюс подключен к первому контакту второго резистора, второй контакт которого соединен с первым контактом третьего резистора и неинвертирующим входом второго операционного усилителя, второй контакт третьего резистора соединен с общим проводом, при этом выход второго операционного усилителя соединен с его инвертирующим входом и с первым контактом пятого резистора, второй контакт которого подключен к инвертирующему входу третьего операционного усилителя и к первому контакту шестого резистора, второй контакт которого соединен с выходом третьего операционного усилителя и затвором второго CMOS-транзистора, неинвертирующий вход третьего операционного усилителя подключен к выходу первого операционного усилителя и к первому контакту четвертого резистора, второй контакт которого соединен с инвертирующим входом первого операционного усилителя и с первым контактом седьмого резистора, второй контакт которого подключен к общему проводу, неинвертирующий вход первого операционного усилителя подключен к точке соединения истока первого CMOS-транзистора и второго контакта первого резистора, а затвор первого CMOS-транзистора соединен со стоком второго CMOS-транзистора и выходом предыдущего каскада (схемы), исток второго CMOS-транзистора подключен к общему проводу, а сток первого CMOS-транзистора подключен к нагрузке.
2. Управляемый ограничитель выходного тока мощного CMOS-транзистора по п.1, отличающийся тем, что третий резистор выполнен переменным.
3. Управляемый ограничитель выходного тока мощного CMOS-транзистора по п.1, отличающийся тем, что третий резистор выполнен постоянным.