СПОСОБ И УСТРОЙСТВО ДЛЯ ДЕМОДУЛЯЦИИ КАНАЛЬНОГО КОДА

1. Способ для демодуляции канального кода, заключающийся в преобразовании канального кода типа CMI в двоичный с помощью синхронных тактовых импульсов ТИ1, следующих с тактовыми интервалами Т/2, отличающийся тем, что для преобразования канального кода типа CMI в двоичный на основе тактовых импульсов ТИ1 дополнительно вырабатывают тактовые импульсы ТИ2 и ТИ3, следующие соответственно с тактовым интервалами Т и 2Т.
2. Способ по п.1, отличающийся тем, что с помощью тактовых импульсов ТИ2 и первого дешифратора выделяют все возможные двухразрядные комбинации кода CMI, с помощью тактовых импульсов ТИ3 и второго дешифратора выделяют две соседние запрещенные кодом CMI комбинации, при этом сигнал «ошибка» с выхода второго дешифратора является ошибкой преобразования кода CMI в двоичный код.
3. Способ по п.1, отличающийся тем, что для преобразования кода CMI в двоичный используют SR-триггер, на S-вход которого синхронно с частотой ТИ2 подают сигнал с первого дешифратора, соответствующий комбинациям 11 или 00 кода CMI, а на вход R-сигнал с первого дешифратора, соответствующий комбинациям 01 или 10 кода CMI, в результате чего на выходе SR-триггера формируется двоичный код.
4. Устройство для демодуляции канального кода типа CMI, содержащее блок синхронизации, блок обнаружения ошибок (БОО), блок преобразования канального кода (БПКК), при этом вход блока синхронизации соединен с выходом канала связи, первый вход блока обнаружения ошибок соединен с первым выходом блока синхронизации, первый выход блока обнаружения ошибок является выходом «ошибка» устройства, отличающееся тем, что в него согласно предлагаемому изобретению дополнительно включен блок выработки тактовых импульсов (БТИ), на вход которого и на второй вход БОО подаются с выхода блока синхронизации тактовые импульсы ТИ1, первые 4 входа БПКК подсоединены к соответствующим выходам БОО, первый выход БТИ выдает тактовые импульсы ТИ2 на пятый вход БПКК, второй выход БТИ выдает тактовые импульсы ТИ3 на третий вход БОО, выход БПКК обеспечивает выдачу двоичного кода.
5. Устройство по п.4, отличающееся тем, что блок синхронизации содержит генератор тактовых импульсов (ГТИ), инвертор, первый и второй ключи на основе логических схем И, первый и второй делители частоты, построенные на основе двух счетчиков и двух дешифраторов, и логический элемент ИЛИ, выход ГТИ соединен с первыми входами первого и второго ключей, второй вход первого ключа объединен с входом инвертора и с каналом связи, выход инвертора соединен со вторым входом второго ключа, выходы первого и второго ключей подсоединены соответственно к счетным входам C счетчиков первого и второго делителей частоты, первый выход блока синхронизации соединен с первым входом блока обнаружения ошибок, первым входом логической схемы ИЛИ и R-входом сброса в 0 второго счетчика, выход второго делителя частоты соединен со вторым входом логической схемы ИЛИ и R-входом сброса в 0 первого счетчика, выход логической схемы ИЛИ является выходом тактовых импульсов ТИ1 и соединен со вторыми входами БТИ и БОО.
6. Устройство по п.4, отличающееся тем, что блок выработки тактовых импульсов (БТИ), генерирующий тактовые импульсы ТИ2 с тактовым интервалом Т и тактовые импульсы ТИ3 с тактовым интервалом 2Т, содержит первый и второй счетчики и первый и второй ключи, при этом счетный вход первого счетчика и первый вход первого ключа соединены с первым выходом блока синхронизации, вход R обоих счетчиков соединен с цепью установки в 0 «Уст 0», выход первого счетчика соединен со вторым входом первого ключа, выход которого соединен со счетным входом второго счетчика и первым входом второго ключа и является выходом тактовых импульсов ТИ2, выход второго счетчика соединен со вторым входом второго ключа, выход которого является выходом тактовых импульсов ТИ3.
7. Устройство по п.4, отличающееся тем, что блок обнаружения ошибок (БОО), содержит регистр сдвига на 4 D-триггерах, счетные входы которых соединены с первым выходом И1 блока синхронизации, D-вход первого триггера соединен с выходом блока синхронизации, который является выходом сигнала «Инф. сигнал», первый дешифратор на 8 логических схемах И с 1-й по 8-ю, второй дешифратор на логических схемах И с 9-й по 17-ю, восемнадцатую логическую схему И, первый вход которой соединен с цепью тактовых импульсов ТИ3, а выход является цепью «ошибка», и логическую схему ИЛИ, выход которой соединен со вторым входом восемнадцатой схемы И, при этом прямой выход первого D-триггера соединен с входами D второго D-триггера, первым входом первой логической схемы И и первым входом третьей логической схемы И, инверсный выход первого D-триггера соединен с первым входом второй схемы И и первым входом четвертой схемы И, прямой выход второго D-триггера соединен со входом третьего D-триггера и вторыми входами первой и четвертой логических схем И, инверсный выход второго D-триггера соединен со вторыми входами второй и третьей логических схем И, прямой выход третьего D-триггера соединен с D входом четвертого D-триггера и первыми входами пятой и седьмой логических схем И, инверсный выход третьего D-триггера соединен с первыми входами шестой и восьмой логических схем И, прямой выход четвертого D-триггера соединен со вторыми входами пятой и восьмой логических схем И, инверсный выход четвертого D-триггера соединен со вторыми входами шестой и седьмой логических схем И, выход первой логической схемы И соединен с первыми входами девятой и четырнадцатой логических схем И и является первым выходом БОО, выход второй логической схемы И соединен с первыми входами десятой и пятнадцатой логических схем И и является вторым выходом БОО, выход третьей логической схемы И соединен с первым входом шестнадцатой логической схемы И и является третьим выходом БОО, выход четвертой логической схемы И соединен с первыми входами одиннадцатой, двенадцатой и семнадцатой логических схем И и является четвертым выходом БОО, выход пятой логической схемы И соединен со вторыми входами девятой и двенадцатой логических схем И, выход шестой логической схемы И соединен со вторыми входами десятой и одиннадцатой логических схем И, выход седьмой логической схемы И соединен со вторым входом семнадцатой логической схемы И, выход восьмой логической схемы И соединен со вторыми входами тринадцатой, четырнадцатой, пятнадцатой и шестнадцатой логических схем И, выходы логических схем И с девятого по семнадцатый соединены с соответствующими входами логической схемы ИЛИ, входы R D-триггеров являются входами сигнала установки в 0 «Уст 0».
8. Устройство по п.4, отличающееся тем, что блок преобразования канального кода (БПКК) содержит две логические схемы ИЛИ, две логические схемы И и SR-триггер, при этом первый и второй входы первой логической схемы ИЛИ соединены соответственно с первым и вторым выходами БОО, а первый и второй входы второй логической схемы ИЛИ соединены соответственно с третьим и четвертым выходами БОО, выход первой логической схемы ИЛИ соединен с первым входом первой логической схемы И, выход второй логической схемы ИЛИ соединен с первым входом второй логической схемы И, вторые входы логических схем И соединены с вторым выходом блока выработки тактовых импульсов ТИ2, выходы первой и второй логических схем И соединены соответственно с входами S и R SR-триггера, выход которого является выходом «Двоичный код» устройства для демодуляции канального кода CMI.