Способы интерполяции и синхронизации процесса преобразования для высокоскоростных АЦП со складывающей архитектурой

УДК 681.324.687

СПОСОБЫ ИНТЕРПОЛЯЦИИ И СИНХРОНИЗАЦИИ ПРОЦЕССА ПРЕОБРАЗОВАНИЯ ДЛЯ ВЫСОКОСКОРОСТНЫХ АЦП СО СКЛАДЫВАЮЩЕЙ АРХИТЕКТУРОЙ

С.И. Рембеза, В.С. Кононов

Проведен сравнительный анализ наиболее известного и предлагаемого авторами способа интерполяции. Рассмотрена оригинальная схема синхронизации процесса преобразования, которая совместно с выбранным способом интерполяции обеспечивает наиболее высокую скорость и точность преобразования

Ключевые слова: АЦП, интерполяция, синхронизация, реверсирование, преобразование

Современная высокопроизводительная аппаратура требует применения АЦП с как можно более высокой скоростью преобразования. Одним из эффективных методов достижения высокой

производительности является использование АЦП с параллельной (flash) архитектурой и технологических процессов с минимально возможными проектными нормами

(0,13.. .0,18 мкм). Наиболее высокие результаты по скорости преобразования достигнуты в АЦП со складывающей (folding) архитектурой, которая характеризуется одновременно малой потребляемой мощностью и возможностью использования низких напряжений питания (1,0-1,8 В) в аналоговых блоках. При этом уменьшение потребляемой мощности достигается в первую очередь за счет применения различных способов интерполяции (обычно 3-го и 4-го порядков) [1, 2].

В ранних АЦП со складывающей архитектурой интерполяция реализовывалась на основе резисторов, включаемых между выходами соседних складывающих усилителей [1, 2]. Однако использование таких резисторов приводило к ограничению скорости преобразования при увеличении порядка интерполяции (количество последовательно включенных резисторов с одинаковыми сопротивлениями). Другим недостатком резисторной интерполяции явилось появление ошибок преобразования в связи с погрешностью интерполяции и проблемами синхронизации процесса преобразования. О методах устранения таких ошибок в литературе ранее не сообщалось.

В данной статье проводится сравнительный анализ известного

Рембеза Станислав Иванович - ВГТУ, д-р физ.-мат. наук, профессор, тел. (473) 243-76-95 Кононов Владимир Сергеевич - ВГТУ, соискатель, тел. (473) 223-46-79

и предлагаемого авторами способов интерполяции и рассматривается оригинальная схема синхронизации процесса преобразования, которая совместно с выбранным способом интерполяции обеспечивает наиболее высокую скорость и точность преобразования.

I. Способы интерполяции

Ограничимся анализом способов интерполяции 3-го порядка при использовании складывающих усилителей (СУ) с тремя входами (рис.1). На рис.1,а показана известная схема с интерполирующими резисторами Я^. В предлагаемой авторами схеме (рис.1,б) интерполирующие резисторы не используются. В схеме на рис.1,а интерполирующие резисторы Ио необходимы для переключения промежуточных защелок З1 и З1 . Пусть Ь = лог.1, Ь1+1 = лог.0, а напряжение питания исс = 1,8 В. Тогда при типовых значениях лог.1 ~ 1,4 В, лог.0 = 1,1 В размахи напряжений на входах этих защелок будут составлять Иь- - Ипь- « 0,1 В, Иь- - Ипь- « -0,1 В, в то время как на входах основных защелок З1 и З1+1 аналогичные размахи будут равны соответственно ИЬ1 - ИпЬ1 ~ 0,3 В,

Иь1+1 - Ипь1+1« -0,3 В. Уже сам факт

неравенства размахов напряжений на входах защелок предопределяет более медленное переключение промежуточных защелок З1, З1 и повышенную чувствительность этих защелок к напряжению смещения. Наиболее сильное влияние на скорость переключения промежуточных защелок З1, З1 оказывают сопротивления интерполирующих резисторов И) и их паразитные емкости (на рис.1,а не показаны). Причем эти емкости также влияют на скорость переключения защелок З1 и З1+ь замедляя установление размахов напряжений на входах этих защелок. Все это вместе взятое приводит к уменьшению полосы частот и

a1 -

na1 -

aj -

naj -ak _ nak-

aj+i -naj+i -aj+i -naj+i -ak+i nak+i

СУ

b1

nb1

Ro

nc1

СУ1

Ro

Ro

З1

b

1,

nbj+

Ro

Ro

З1

Ro

Ф1

ci+1

ncj+i

Ф1+1

a)

Ф1

б)

Рис.1. Иллюстрация известного (а) и предлагаемого (б) способов интерполяции: а, па - прямые и инверсные входы СУ; Ь, пЬ - прямые и инверсные выходы СУ; З, З , З - защелки; Ф, ф , ф - тактовые сигналы управления защелками; с, пс - прямые и инверсные выходы защелок

точности преобразования.

В схеме (рисЛ,б) размахи напряжений на входах всех защелок сохраняются одинаковыми по абсолютной величине. При b1 = лог.1, b1+i = лог.0 они составляют U^ - Unbi = 0,3 В, Ubj+i - Unbi+i = -0,3 В. В результате схема (рис.1, б) обеспечивает более широкую полосу рабочих частот и наиболее высокую точность преобразования по сравнению со схемой (рис.1, а). Благодаря этому, схема (рис.1, б) более предпочтительна при использовании в параллельных АЦП со складывающей архитектурой.

II. Схема синхронизации процесса преобразования

Для устранения погрешности

интерполяции необходимо обеспечить переключение промежуточных защелок З1, З1 в определенной последовательности в зависимости от направления изменения ступенчатого сигнала на входах складывающих усилителей. Иначе говоря, тактовые сигналы ф1, ф1, ф1 , ф1+1 на рис.1 должны соответствовать временной диаграмме (рис.2). Левая половина диаграммы соответствует случаю, когда входной ступенчатый сигнал изменяется по нарастающей траектории от 1 = 0 до 1 = m-1, где m - общее количество ступенек в шкале АЦП (обычно m = 24). Правая половина диаграммы соответствует обратному случаю, когда сигнал изменяется по спадающей траектории.

Ф1

Ф1+1

Рис.2. Временная диаграмма тактовых сигналов

Как следует из рис.2, должно происходить реверсирование тактовых сигналов ф;, ф; . Процедура реверсирования реализуется с помощью схемы, показанной на рис.3. Эта схема работает следующим образом. При d = лог.1, nd = лог.0 ф1; = ф;, ф21 = ф; , что соответствует исходной последовательности тактовых сигналов. При d = лог.0, nd = лог.1 происходит реверсирование тактовых сигналов,

ч

З

Ф

c

b

c

b

b

b

З

Ф

c

Ф

J

nd

11" Г

nd

Рис.3. Схема реверсирования тактовых сигналов: 9i, 9i - входные сигналы; фи, ф2 - выходные сигналы; d, nd - сигналы управления процессом реверсирования

то есть фн = фi , ф^ = фi.

Управление процессом реверсирования осуществляется по схеме (рис.4). Такая схема совместно со схемой (рис.3) необходима для каждой пары соседних складывающих усилителей. Для улучшения сопряжения функцию 6-входового элемента ИЛИ выполняет схема (рис.5).

III. Результаты моделирования

Оценка эффективности рассмотренных выше схем проводилась в составе одной ступени преобразования на основе 8-ми складывающих усилителей с интерполяцией 3-го порядка. Минимальная ширина ступеньки входного сигнала равнялась 5,4 нс. Длительность всех тактовых сигналов составляла 0,45 нс. Напряжение питания (Ucc=1,8 В ± 5%) и модели типовых элементов (slow, typical, fast) выбирались в соответствии с

Q nQ

S R

nak+i

naj nak

Рис.4. Схема управления процессом реверсирования

тактовых сигналов: a, na - прямые и инверсные сигналы на входах СУ; SPG - генератор одиночных импульсов (single pulse generator); d, nd - сигналы управления процессом реверсирования

Xi Х2

Хз Х4

Х5 Хб

Рис.5. Эквивалентная схема 6-входового элемента ИЛИ: x!...x6 - входы; y - выход

правилами проектирования для стандартной технологии 0,18 мкм - КМОП.

Моделирование с использованием программы Spectre показало, что все сигналы на выходах соседних защелок (см. рис.1, б) изменяются с высокой скоростью и одинаковым временным сдвигом, равным 1,8 нс (рис.6).

Тот факт, что эта закономерность сохраняется в нижней (до реверсирования) и

d

У

О rJ ся

¡D Ш ¡D ¡D ¡D Ш

Рис.6. Зависимость напряжений на выходах защелок от времени

верхней (после реверсирования) частях рис.6, свидетельствует о высокой точности преобразования.

IV. Заключение

Проведенный анализ позволяет сделать следующие выводы:

1. Известный способ интерполяции на основе последовательно включенных резисторов имеет ограниченную скорость и точность преобразования из-за влияния сопротивлений интерполирующих резисторов и их паразитных емкостей. Предложенный в статье способ интерполяции не использующий такие резисторы обеспечивает существенно более высокую скорость и точность преобразования.

2. Предложенная схема синхронизации процесса преобразования выполняет функцию реверсирования тактовых сигналов в зависимости от направления изменения сигналов на входах складывающих усилителей. Применение этой схемы приводит к дополнительному увеличению точности преобразования при изменении входных сигналов по спадающей траектории.

Литература

1. Rudy van de Plassche. CMOS integrated analog-to-digital and digital-to-analog converters / Rudy van de Plassche // Kluwer academic publishers. - 2003. - 588с.

2. Рембеза С.И. Высокоскоростные аналого-цифровые преобразователи на КМОП-транзисторах и подложках «кремний на изоляторе» / С.И.Рембеза,

В.С. Кононов // Вестник воронежского государственного технического университета. - 2010. - т.6. - №12, с.206-212.

Воронежский государственный технический университет

INTERPOLATION METHODS AND SYNCHRONIZATION OF THE CONVERSION IN HIGH SPEED FOLDING ADC

S.I. Rembeza, V.S. Kononov

The analysis of methods of interpolation was done. We analyzed the scheme of synchronization of the conversion process, that with the chosen method of interpolation provides the best speed and finess of conversion

Key words: ADC, interpolation, synchronization, reversing, conversion