МНОГОПРОЦЕССОРНАЯ КОРАБЕЛЬНАЯ УПРАВЛЯЮЩАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА

Многопроцессорная корабельная управляющая вычислительная система
Полезная модель относится к вычислительной технике и предназначена для сбора информации и последующей ее обработки для выработки сигналов управления различными процессами, оборудованием, в частности, корабельным оружием.
В настоящее время ведутся интенсивные работы по созданию быстродействующих многопроцессорных систем сбора и обработки информации, в частности, распределенных микропроцессорных систем, осуществляющих параллельную обработку данных с использованием большого числа определенным образом организованных микромашин.
Известна микропроцессорная система 1, содержащая несколько микроЭВМ с индивидуальными устройствами памяти и несколько общих устройств памяти, каждое из которых связано с двумя микроЭВМ. При работе с индивидуальной памятью микроЭВМ могут выполнять программы независимо другот друга. Для обмена информацией между микроЭВМ используются общие запоминающие устройства.
К недостаткам данной системы следует отнести отсутствие возможности обмена данными непосредственно между индивидуальными запоминающими устройствами микроЭВМ, а также ограниченное количество подключаемых микроЭВМ
MRKGOIF 15/16
.. :  t  .
к одному общему запоминающему устройству, что снижает производительность обмена информацией в системе.
Известна также микропроцессорная система 2, состоящая из нескольких автономных микропроцессоров, соединенных посредством системной шины с общей внешней памятью. Обмен информацией между микропроцессорами осуществляется через общую память. Доступ автономных микропроцессоров к общей памяти обеспечивается распределителем системной шины. Такая организация системы предпочтительнее предыдущей, так как все микропроцессоры имеют одинаковые возможности при использовании общей памяти.
Основным недостатком этой системы является отсутствие возможности непосредственного обмена информацией между микропроцессорами, что снижает производительность системы.
Известна также мультипроцессорная система 3, которая содержит микропроцессоры, соединенные двухсторонними связями через устройство сопряжения с устройством памяти, и устройство распределения ресурсов, выполняющее функции системного диспетчера.
Недостатком данной системы является то, что устройство распределения ресурсов обеспечивает диспетчирование лишь жестко связанных подзадач без учета прерываний вычислений, например, по вводу/выводу.
Наиболее близкой по технической сущности к предлагаемому устройству является мультимикропроцессорная система 4, содержащая п исполнительных микропроцессорных блоков, микропроцессорные блоки ввода-вывода, запоминающее устройство, устройство связи с памятью, блок коммутации и генератор тактовых импульсов, при этом информационный вход-выход, адресный и управляющие входы запоминающего устройства связаны соответственно с информационным входом-выходом, адресным и первыми управляющими входами каждого микропроцессорного блока, а также с информационным входом, адресным и первыми управляющими выходами устройства связи с памятью. Синхронизация работы элементов системы осуществляется по сигналам с генератора тактовых импульсов.
Недостатком данной системы является отсутствие тестового контроля и контроля правильности функционирования входящих в ее состав устройств, а также сложность управления вычислительным процессом системы.
Указанные недостатки в значительной степени устранены в предлагаемой полезной модели, сущность которой заключается в том, что в многопроцессорную корабельную управляющую вычислительную систему, содержащую микропроцессоры и внешнее оперативное запоминающее устройство, связанные портами ввода/вывода с первой интерфейсной магистралью, блоки ввода информации, связанные посредством второй интерфейсной магистрали с вторым портом ввода/вывода третьего микропроцессора, генератор тактовых импульсов, подключенный выходом к входам синхронизации всех микропроцессоров и коммутатор подключенный входами к выходам блока вывода информации, связанного портом ввода/вывода посредством четвертой интерфейсной магистрали с вторым портом ввода/вывода четвертого микропроцессора, введены адаптер, связанный портом ввода/вывода посредством третьей интерфейсной магистрали с портом ввода/вывода пульта управления и с вторым портом ввода/вывода второго микропроцессора, второе внешнее запоминающее устройство, связанное шиной обмена с соответствующим входом/выходом второго микропроцессора, а также первый и второй формирователи-распределители управляющих сигналов, подключенные соответственно к первой и второй группам выходов коммутатора, при этом контрольные входы и контрольные выходы всех микропроцессоров соединены соответственно с выходом и с первым входом адаптера, второй управляемый вход которого подключен к четвертому выходу пульта управления, первый, второй и третий управляющие выходы которого соединены с управляемыми входами соответственно коммутатора и обоих формирователей-распределителей управляющих сигналов, причем первый управляющий выход пульта управления подключен также и к управляющему входу первого микропроцессора.
f/
- 3 ние управляющих сигналов и команд между потребителями в зависимости от их вида.
Сущность полезной модели поясняется чертежом, на котором приведена структурная схема предлагаемой полезной модели, где обозначены:
1-4 - микропроцессоры;
5- оперативное запоминающее устройство;
6- первая интерфейсная магистраль; 7-9 - блоки ввода информации;
10- вторая интерфейсная магистраль;
11- адаптер;
12- внешнее запоминающее устройство;
13- генератор тактовых импульсов;
14- пульт управления;
15- цифро-буквенный индикатор;
16- видеоиндикатор;
17- клавиатура;
18- блок сопряжения;
19- третья интерфейсная магистраль;
20- четвертая интерфейсная магистраль;
21- блок вывода информации;
22- коммутатор;
23, 24 - первый и второй формирователи-распределители управляющих сигналов.
В соответствии с чертежом микропроцессоры 1, 2, 3, 4, а также оперативное запоминающее устройство 5 связаны портами ввода/вывода с интерфейсной магистралью 6, блоки 7, 8, 9 ввода вывода информации посредством второй интерфейсной магистрали 10 связаны с вторым портом ввода/вывода микропроцессора 3, адаптер 11 контрольными выходом и входом связан соответственно с контрольными входами и выходами микропроцессоров 1, 2, 3, 4, входы синхронизации ко. 4 торых подключены к выходу генератора 13 тактовых импульсов. Второй вход адаптера 11 подключен к четвертому выходу пульта 14 управления, включающего цифро-буквенный индикатор 15, видеоиндикатор 16 и клавиатуру 17, соединенные соответственно входами и выходами с блоком 18 сопряжения, порт ввода/вывода которого посредством магистрали 19 связан с портом ввода/вывода адаптера 11 и микропроцессора 2, связанного шиной обмена с внешним запоминающем устройством 12. Микропроцессор 4 вторым портом ввода/вывода посредством интерфейсной магистрали 20 с портом ввода/вывода блока 21 вывода информации, подключенного выходами к входам коммутатора 22, первая группа выходов которого соединена с входами формирователя-распределителя 23, а вторая группа его выходов подключена к входам формирователя-распределителя 24. Управляемые входы формирователей-распределителей 23, 24 подключены соответственно к второму и третьему выходам клавиатуры 17 пульта управления 14, а первый выход клавиатуры 17 соединен с управляемыми входами коммутатора 22 и микропроцессора 1.
Структурное построение входящих в систему блоков и устройств широко известно в технической литературе.
В качестве микропроцессоров 1-4 могут быть использованы структуры, приведенные в кн. Компьютеры. Справочное руководство под ред. Г. Хелмса, пер. с англ., Москва, Мир, 1986г. с. 121, рис. 24.2, с. 125 рис. 24.5,а также в кн. Проектирование цифровых устройств на однокристальных микроконтроллерах авт. Сташин В. В., Урусов А.В. и др. М. Энергоатомиздат, 1990г. с.52, рис. 3.2.
В качестве блока 18 сопряжения может быть использован программируемый контроллер клавиатуры и индикации (БИС КР 580 ВВ 79) см. кн. С. Т. Хвощ и др. Микропроцессоры и микроЭВМ в системах автоматического управления 1987г, с. 105, рис. 2.23.
В качестве внешнего запоминающего устройства 12 может быть использована программируемая энергонезависимая память, состоящая из минисборок на цилиндрических магнитных доменах и контроллера, обеспечивающего обмен информацией (см., например, кн. Компьютеры. Справочное руководство, т. 1. под ред. Г. Хелмса, пер. с англ. Москва, Мир, 1986г. с. 283-284.
Система работает следующим образом.
Как видно из представленного чертежа полезная модель выполнена в виде многопроцессорной управляющей вычислительной системы с распределением функций между входящими в нее микропроцессорами.
Микропроцессор 3 посредством интерфейсной магистрали 10 обеспечивает прием информации от блоков 7, 8, 9 ввода информации от внешних источников и ввод ее в интерфейсную магистраль 6, при этом блок 7 служит для приема и вывода информации от корабельной радиолокационной станции. Этой информацией является дальность (Дк) до наблюдаемого надводного объекта, текущие его пеленг (Пк) или курсовой угол (Як), а также его скорость(Ук). Эта информация используется для выработки сигналов управления торпедным аппаратом.
Блок 8 служит для приема и ввода информации от корабельной гидроакустической системы. Эта информация включает дальность (Дпл) до подводного объекта, его пеленг (Ппд) или курсовой угол (Япд), а также его скорость (Упл). Эта информация используется для выработки сигналов управления бомбометательными аппаратами.
Блок 9 предназначен для приема и ввода информации с корабельного навигационного комплекса. Этой информацией является текущие собственный курс (Кс) и скорость движения (Vc), а также углы бортовой (0) и килевой (40 качки. В зависимости от наблюдаемой обстановки в системе обрабатывается информация поступающая либо из блока 7, либо из блока 8. Информация, выдаваемая блоком 9 принимается постоянно. Информация, поступающая на входы блоков 7, 8, 9 может быть как цифровой, так и аналоговой, либо в комбинации. Поэтому перед вводом ее в магистраль 10 она преобразуется в цифровую форму. Для чего в соответствующем блоке на выходе устанавливают аналого-цифровые преобразователи.
tf
- 6 Информация, вводимая микропроцессором 3 в магистраль 6, принимается микропроцессором 1, который обрабатывает информацию в соответствии с заданными алгоритмами, соответствующими информации от радиолокационной станции с блока 7, либо от гидроакустической станции с блока 8. Установка алгоритма обработки производится по сигналу с пульта 14 управления, поступающему на управляемый вход микропроцессора 1.
Микропроцессор 4 предназначен для приема из магистрали 6 результатов обработки информации и ввода ее посредством интерфейсной магистрали 20 в блок 21 вывода информации, которая в нем преобразуется в аналоговую форму и затем выдается в коммутатор 22, который управляется сигналом управления, поступающим с первого выхода пульта 14 управления. По этому сигналу коммутатор 22 выдает сигналы управления либо на формирователь-распределитель 23, либо на формирователь-распределитель 24.
Формирователь-распределитель 23 представляет собой блок усилителей, управляемых сигналами с второго выхода пульта 14, в зависимости от назначенного бомбометательного аппарата.
При управлении торпедными аппаратами коммутатор 22 выдает сигналы на аналоговый формирователь-распределитель 24, который управляется сигналом с третьего выхода пульта 14 управления.
Микропроцессор 2 во взаимодействии с ОЗУ 5 и внешним запоминающим устройством 12 осуществляет программно-математическое обеспечение системы в основном режиме работ и в режиме тестового оперативного контроля.
При осуществлении тестового контроля микропроцессор 2 взаимодействует с адаптером 11, внешним запоминающим устройством 12 и пультом 14 управления.
Обмен информацией между указанными устройствами осуществляется посредством интерфейсной магистрали 19.
Контроль правильности функционирования системы после прохождения тестов осуществляется путем анализа сигналов ошибок адаптером 11.
Отсутствие сигнала при опросе соответствующего микропроцессора 1-4 свидетельствует о нормальном его функционировании.
При наличии сигнала ошибки микропроцессор 2 посредством адаптера 11 определяет адрес неисправного микропроцессора, отключает его и выдает соответствующую информацию на пульт 14 управления.
Возможность программного отключения неисправного устройства позволяет программе произвести соответствующую реконструкцию вычислительной системы, не нарушая ее работоспособности в целом. После нормального прохождения тестов система считается готовой к работе в рассмотренном выше основном режиме.
Таким образом, предлагаемая многопроцессорная управляющая вычислительная система в сравнении с известными обеспечивает:
- программную реконструкцию системы в случае неправильного функционирования одного из ее устройств.
Другим преимуществом системы является ее простота.
Представленные чертежи и описание системы позволяют, используя существующую элементную базу, изготовить ее промышленным способом, что характеризует предлагаемую полезную модель как промышленно применимую.
Источники информации.
1.Пат. США № 4065809, кл. G06F 15/16, 1977г.
2.Пат. США № 3959775, кл. G06F 15/16, 1976г.
3.А.С. СССР № 742943, кл. G06F 15/16, 1980г.
4.А.С СССР № 907551, кл. G06F 15/16, 1982г.(прототип).