УСТРОЙСТВО ОБРАБОТКИ ДАННЫХ И СПОСОБ ОБРАБОТКИ ДАННЫХ

1. Устройство обработки данных, содержащее:
блок кодирования, выполненный с возможностью осуществления LDPC кодирования на основе проверочной матрицы LDPC-кода, для которого длина N кода равна 16200 битам и скорость кодирования равна 7/15; и
блок перестановки, выполненный с возможностью сопоставления бита LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15, с битом символа, соответствующим любой из 8 сигнальных точек, определенных 8-ми позиционной PSK,
i
i
при этом, когда 3 бита кода, которые сохранены в трех блоках памятей емкостью 16200/3 битов и которые побитно считаны из блоков памятей, сопоставляют одному символу, (i+1)-ый бит от самого старшего бита из 3 битов кода обозначают битом b, (i+1)-ый бит от самого старшего бита из 3 битов символа одного символа обозначают битом y, и в блоке перестановки сопоставляют
0
1
бит b и бит y,
1
0
бит b и бит y, и
2
2
бит b и бит y,
при этом LDPC-код содержит информационный бит и бит контроля четности,
при этом проверочная матрица содержит часть из информационной матрицы, которая соответствует информационному биту, и часть из матрицы контроля четности, которая соответствует биту контроля четности,
при этом часть из информационной матрицы показана таблицей исходных значений для проверочной матрицы, и
при этом таблица исходных значений для проверочной матрицы является таблицей, которая показывает позиции элементов, равных 1, части из информационной матрицы для каждых 360 столбцов и которая выражена следующим образом:
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005.
2. Устройство обработки данных по п. 1,
в котором в блоке перестановки переставляют бит кода из 3×1 битов LDPC-кода, который записан в направлении столбцов и считан в направлении строк блока хранения, содержащего три столбца, в которых хранят 3×1 битов в направлении строк и хранят 16200/(3×1) битов в направлении столбцов.
3. Способ обработки данных, включающий в себя следующее:
этап кодирования для осуществления LDPC кодирования на основе проверочной матрицы LDPC-кода, для которого длина N кода равна 16200 битам и скорость кодирования равна 7/15; и
этап перестановки, выполненный для сопоставления бита LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15, с битом символа, соответствующим любой из 8 сигнальных точек, определенных 8-ми позиционной PSK,
i
i
при этом, на этапе перестановке, когда 3 бита кода, которые сохранены в трех блоках памятей емкостью 16200/3 битов и которые побитно считаны из блоков памятей, сопоставляют одному символу, (i+1)-ый бит от самого старшего бита из 3 битов кода обозначают битом b, (i+1)-ый бит от самого старшего бита из 3 битов символа одного символа обозначают битом y,
0
1
бит b сопоставляют с битом y,
1
0
бит b сопоставляют с битом y, и
2
2
бит b сопоставляют с битом y,
при этом LDPC-код содержит информационный бит и бит контроля четности,
при этом проверочная матрица содержит часть из информационной матрицы, которая соответствует информационному биту, и часть из матрицы контроля четности, которая соответствует биту контроля четности,
при этом часть из информационной матрицы показана таблицей исходных значений для проверочной матрицы, и
при этом таблица исходных значений для проверочной матрицы является таблицей, которая показывает позиции элементов, равных 1, части из информационной матрицы для каждых 360 столбцов и которая выражена следующим образом:
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005.
4. Устройство обработки данных, содержащее:
блок кодирования, выполненный с возможностью осуществления LDPC кодирования на основе проверочной матрицы LDPC-кода, для которого длина N кода равна 16200 битам и скорость кодирования равна 7/15; и
блок перестановки, выполненный с возможностью сопоставления бита LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15, с битом символа, соответствующим любой из 16 сигнальных точек, определенных 16-ти позиционной APSK,
i
i
при этом, когда 4 бита кода, которые сохранены в четырех блоках памятей емкостью 16200/4 битов и которые побитно считаны из блоков памятей, сопоставляют одному символу, (i+1)-ый бит от самого старшего бита из 4 битов кода обозначают битом b, (i+1)-ый бит от самого старшего бита из 4 битов символа одного символа обозначают битом y, и в блоке перестановки сопоставляют
0
2
бит b и бит y,
1
1
бит b и бит y,
2
0
бит b и бит y, и
3
3
бит b и бит y,
при этом LDPC-код содержит информационный бит и бит контроля четности,
при этом проверочная матрица содержит часть из информационной матрицы, которая соответствует информационному биту, и часть из матрицы контроля четности, которая соответствует биту контроля четности,
при этом часть из информационной матрицы показана таблицей исходных значений для проверочной матрицы, и
при этом таблица исходных значений для проверочной матрицы является таблицей, которая показывает позиции элементов, равных 1, части из информационной матрицы для каждых 360 столбцов и которая выражена следующим образом:
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005.
5. Устройство обработки данных по п. 4,
в котором в блоке перестановки переставляют бит кода из 4×1 битов LDPC-кода, который записан в направлении столбцов и считан в направлении строк блока хранения, содержащего четыре столбца, в которых хранят 4×1 битов в направлении строк и хранят 16200/(4×1) битов в направлении столбцов.
6. Способ обработки данных, включающий в себя следующее:
этап кодирования для осуществления LDPC кодирования на основе проверочной матрицы LDPC-кода, для которого длина N кода равна 16200 битам и скорость кодирования равна 7/15; и
этап перестановки, выполненный для сопоставления бита LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15, с битом символа, соответствующим любой из 16 сигнальных точек, определенных 16-ти позиционной APSK,
i
i
при этом, на этапе перестановке, когда 4 бита кода, которые сохранены в четырех блоках памятей емкостью 16200/4 битов и которые побитно считаны из блоков памятей, сопоставляют одному символу, (i+1)-ый бит от самого старшего бита из 4 битов кода обозначают битом b, (i+1)-ый бит от самого старшего бита из 4 битов символа одного символа обозначают битом y,
0
2
бит b сопоставляют с битом y,
1
1
бит b сопоставляют с битом y,
2
0
бит b сопоставляют с битом y, и
3
3
бит b сопоставляют с битом y,
при этом LDPC-код содержит информационный бит и бит контроля четности,
при этом проверочная матрица содержит часть из информационной матрицы, которая соответствует информационному биту, и часть из матрицы контроля четности, которая соответствует биту контроля четности,
при этом часть из информационной матрицы показана таблицей исходных значений для проверочной матрицы, и
при этом таблица исходных значений для проверочной матрицы является таблицей, которая показывает позиции элементов, равных 1, части из информационной матрицы для каждых 360 столбцов и которая выражена следующим образом:
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005.