ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С МАЛЫМ НАПРЯЖЕНИЕМ СМЕЩЕНИЯ НУЛЯ
DIFFERENTIAL AMPLIFIER WITH LOW VOLTAGE OF ZERO SHIFT

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в прецизионных компараторах и операционных усилителях (ОУ) с малыми значениями эдс смещения нуля).
В современной микроэлектронике широко используются дифференциальные усилители, у которых входной параллельно-балансный каскад имеет две группы парафазных выходов [1-13]. Выходы первой группы, так же как и выходы второй группы - синфазны друг с другом, но противофазны выходам второй группы. Нагрузкой входного параллельно-балансного каскада на биполярных транзисторах являются токовые зеркала и буферный усилитель. Данная архитектура характеризуется малым напряжением смещения нуля [1]. Однако данный положительный эффект реализуется только при использовании в качестве токового зеркала и буферного усилителя классических схем на полевых транзисторах. Если в качестве данных функциональных узлов применяются известные схемы на биполярных транзисторах, то напряжение смещения нуля существенно деградирует.
Наиболее близким по сущности к заявляемому техническому решению является схема ДУ фиг.1, представленная в патентной заявке WO 2002/009275, которая также присутствует в большом числе других патентов [1-13]. Функциональная схема ДУ-прототипа соответствует чертежу фиг.2.
см
Существенный недостаток известного ДУ фиг.1-2 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U), зависящей от свойств его архитектуры.
см
Основная цель предлагаемого изобретения состоит в уменьшении абсолютного значения U и его температурного дрейфа.
Поставленная цель достигается тем, что в дифференциальном усилителе фиг.1, содержащем входной параллельно-балансный каскад 1 с первым 2 и вторым 3 синфазными токовыми выходами, третьим 4 и четвертым 5 синфазными токовыми выходами, противофазными первому 2 и второму 3 токовым выходам, токовое зеркало 6, вход которого соединен со вторым 3 токовым выходом входного параллельно-балансного каскада 1, а выход подключен к третьему 4 токовому выходу входного параллельно-балансного каскада 1 и входу 7 буферного усилителя 8, предусмотрены новые элементы и связи - в схему введен дополнительный транзистор 9, эмиттер которого соединен с первым 2 и четвертым 5 токовыми выходами входного параллельно-балансного каскада 1, база соединена со входом токового зеркала 6, причем тип проводимости входного транзистора 10 буферного усилителя 8 совпадает с типом проводимости дополнительного транзистора 9.
Схема усилителя-прототипа показана на фиг.1-2. На фиг.3 представлена схема заявляемого устройства в соответствии с формулой изобретения.
На фиг.4 приведена схема заявляемого устройства фиг.3 для случая, когда основные транзисторы имеют р-тип проводимости.
На фиг.5 показаны схемы дифференциального усилителя - прототипа (левая часть) и заявляемого ДУ (правая часть) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».
На фиг.6 приведены температурные зависимости напряжения смещения нуля схем фиг.5.
Дифференциальный усилитель фиг.3 (фиг.4) содержит входной параллельно-балансный каскад 1 с первым 2 и вторым 3 синфазными токовыми выходами, третьим 4 и четвертым 5 синфазными токовыми выходами, противофазными первому 2 и второму 3 токовым выходам, токовое зеркало 6, вход которого соединен со вторым 3 токовым выходом входного параллельно-балансного каскада 1, а выход подключен к третьему 4 токовому выходу входного параллельно-балансного каскада 1 и входу 7 буферного усилителя 8. В схему введен дополнительный транзистор 9, эмиттер которого соединен с первым 2 и четвертым 5 токовыми выходами входного параллельно-балансного каскада 1, база соединена со входом токового зеркала 6, причем тип проводимости входного транзистора 10 буферного усилителя 8 совпадает с типом проводимости дополнительного транзистора 9.
В схеме фиг.3 статический режим входного транзистора 10 буферного усилителя 8 устанавливается двухполюсником 11, а входной параллельно-балансный каскад 1 реализован на транзисторах 12, 13, 14, 15 и токостабилизирующем двухполюснике 16. Токовое зеркало в схеме фиг.3 реализовано на транзисторах 17, 18 и 19.
см
Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U в схеме фиг.4, т.е. зависящие только от схемотехники ДУ.
0
вх
6
вых.6
Если ток двухполюсника 16 равен величине 4I, то токи выходов 2, 3, 4 и 5, а также входной (I.) и выходной (I) токи подсхемы 6
б.р
э.i
i
э.i
0
где I=I/β - ток базы n-p-n транзистора 9 (12, 13, 14, 15, 16) при эмиттерном токе I=I;
i
β - коэффициент усиления по току базы n-p-n транзистора.
Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину
БУ
бр
см.1
где I=2I - ток базы n-p-n транзистора 10 буферного усилителя 8. Подставляя (1)÷(4) в (5), находим, что разностный ток, определяющий U
р
см.1
р
(+)
(-)
Как следствие, при I=0 не требуется смещения нуля ДУ фиг.4 на величину U, подача которого на его входы Вх.1, Вх.2 компенсирует разностный ток I в узле «А».
см.1
см.1
Р
см.1
вх
Таким образом, в заявляемом устройстве уменьшается систематическая составляющая U, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U, так как разностный ток I в узле «А» создает U, зависящее от крутизны преобразования входного дифференциального напряжения u ДУ в выходной ток узла «А»
э13
э14
где r=r - сопротивления эмиттерных переходов входных транзисторов 13 и 14 дифференциального каскада 1.
Поэтому для схем фиг.3-4
т
где φ=26 мВ - температурный потенциал.
р
см
см.1
см.1
В ДУ-прототипе I≠0, поэтому здесь систематическая составляющая U получается на порядок больше (U=-1,16 мВ), чем в заявляемой схеме (U=5,9 мкВ(фиг.6)).
см.2
см.2
Кроме этого в схеме фиг.4 величина второй составляющей U, обусловленной внутренней обратной связью в транзисторах 13 и 14, также существенно уменьшается. При этом условие минимизации этой составляющей (U) определяются формулой
3
4
где U, U - статические напряжения на выходах 3 и 4.
1
2
Для обеспечения равенства (9) в схему могут вводиться цепи смещения потенциалов (V, V - фиг.5).
Компьютерное моделирование схем фиг.5 подтверждает (фиг.6) данные теоретические выводы.
Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.
Источники информации
1. Патентная заявка WO 2002/009275
2. Патент США №4267517
3. Патент США №5262682
4. Патент RE035.26 fig.2
5. Авт.св. СССР №1385255
6. Патент США №4147944
7. Патент США №4618833
8. Патент США №5182526
9. Патент США №5880636
10. Патент США №3801923
11. Патент США №4390850
12. Патент США №5734296
13. Патентная заявка США 2001/023251.