Обнаружитель сигнала

Обнаружитель сигнала
Полезная модель относится к технике обработки сигналов бортовых радиолокационных прицельных комплексов.
Из уровня техники известен некогерентный приемник 1 с повышенной помехоустойчивостью, но он не производит обработку фазовой структуры сигнала. Радиоприемное устройство 2 решает задачу только расширения динамического диапазона приемника. Известно устройство распознавания наземных движущихся объектов 3, которое определяет класс объекта, но распознает только движуш;иеся объекты.
Наиболее близким по схемно-конструктивному построению является некогерентный обнаружитель сигналов в шумах 4, но он не обеспечивает когерентную обработку фазо-кодо-манипулированного сигнала.
Техническим результатом предлагаемой полезной модели является обеспечение усиления входного сигнала, поступаюш;его на промежуточной частоте, квадратурно - фазовое детектирование усиленного сигнала, фильтрация, аналого-цифровое преобразование реальной (cos) и мнимой (sin) составляющих, сигнала, накопление сигнала в интервале элемента разрешения по дальности, компенсация постоянной составляющей сигнала на входах АЦП, формирование сигнала для синхронизации работы канала «воздух-поверхность и выдачи сигнала на вычислительную машину, которая производит быстрое преобразование Фурье, обеспечивая при этом высокую линейность амплитудной характеристики, когерентную обработку фазо-кодо-манипулированного сигнала при малых габаритах и весе обнаружителя сигнала.
Технический результат достигается тем, что имеется блок усилителей, осуществляющий усиление входного сигнала, квадратурно - фазовое детектирование производится балансными ключевыми смесителями частоты. Последетекторная фильтрация низких частот входного сигнала произG01 S7/285; Н04В1/06; H04B7/17;H04L17/30;
водится пассивными LC-фильтрами нижних частот 5-го порядка с аппроксимацией Баттерворта, Аналого-цифровое преобразование реальной (cos) и мнимой (sin) составляющих сигнала производится 12-ти разрядным аналого-цифровым преобразователем (АЦП). Компенсация постоянной составляющей сигналов на входах АЦП обеспечивается следящей системой, представляющей собой реверсивный счетчик. Выдача цифровой информации производится по магистрали параллельной информации. Данная схема позволяет обеспечить высокую линейность амплитудной характеристики и когерентную обработку фазо-кодо-манипулированного сигнала. Малые габариты и вес обнаружителя сигнала обеспечиваются за счет применения больших программируемых логических интегральных схем.
В обнаружитель сигнала, содержащий аналого-цифровой преобразователь 19, смеситель частот 7, N-разрядный накапливающий сумматор 20, компаратор напряжения 9, введены блок усилителей 5, первый делитель частоты 3, второй делитель частоты 4, канал квадратуры cos А1, содержащий операционный усилитель 8, фильтр низких частот 11, интегратор 12, первую схему контроля 15, аналогичный канал квадратуры sin А2, канал цифровой обработки первой квадратуры (ЦОПК) A3, содержащий формирователь сигнала 25, реверсивный счетчик 21, цифро-аналоговый преобразователь (ЦАП) 22, вторую схему контроля 23, аналогичный A3 канал цифровой обработки второй квадратуры (ЦОВК) А4, а также полосовой фильтр 10, цифровая схема «И 18, дифференцирующая цепочка 13, интегрирующая цепочка 14, первый резонансный усилитель 16, второй резонансный усилитель 17, синхронизатор 24, при этом контакт входного сигнала 26 соединен с первым входом блока усилителей, выход которого соединен со вторым входом канала квадратуры А1 и вторым входом канала квадратуры А2, контакт сигнала опорной частоты 27 соединен со входом первого делителя частоты 3, выход которого соединен со входом полосового фильтра 10 и входом второго делителя частоты 4, выход которого соединен со вторым входом синхронизатора 24, выход полосового фильтра
гШ4.11о}(1
соединен с последовательно соединенными дифференцирующей цепочкой 13, резонансным усилителем 16, первым входом канала квадратуры А1 и последовательно соединенными интегрирующей цепочкой 14, резонансным усилителем 17 и первым входом канала А2, второй выход канала А1 соединен с первым входом канала цифровой обработки первой квадратуры A3, первый выход канала А1 соединен с первым входом цифровой схемы И 18, второй вход которой соединен с первым выходом канала А2, а выход соединен с первым входом синхронизатора 24, второй выход канала А2 соединен с первым входом канала А4, в канале А1 второй вход последовательно соединен с первым входом смесителя частоты 7, второй вход которого соединен с первым входом канала А1, а выход соединен с первым входом операционного усилителя 8, второй вход которого соединен с выходом компаратора 9, а выход соединен с фильтром низких частот 11, выход которого соединен со вторым выходом А1 и последовательно соединенными входами первой схемы контроля 15 и интегратора 12, выход которого соединен со входом компаратора 9, выход первой схемы контроля 15 соединен с первым выходом канала А1, межкаскадные связи в канале А2 аналогичны межкаскадным связям в канале А1, третий выход синхронизатора 24 соединен с третьим входом канала A3 и вторым входом канала А4, второй выход синхронизатора 24 соединен с четвертым входом канала A3 и третьим входом канала А4, первый выход канала А4 соединен с четвертым входом синхронизатора 24, десятый выход которого соединен с четвертым входом канала А4, пятый выход синхронизатора 24 соединен с контактом сигнала запуска оконечной ступени передатчика 31, шестой выход синхронизатора 24 соединен с контактом сигнала, определяющего длительность импульса запуска передатчика 32, первый выход синхронизатора 24 соединен с контактом сигнала, управляющего фазой импульса запуска передатчика 33, четвертый выход синхронизатора 24 соединен с контактом импульса блокирования приемника 34, третий вход синхронизатора 24 соединен с контактом входного сигнала исправности источника
i SJO lпитания 36, второй выход канала А4 соединен с контактом синусоидальной составляющей сигнала 37, третий выход канала А4 соединен с контактом импульса начала передачи 38, четвертый выход канала А4 соединен с контактом сопровождающего импульса сигнала 6, первый выход канала A3 соединен с контактом сигнала импульса передачи 28, второй выход канала A3 соединен с контактом сопровождающего импульса 29, третий выход канала A3 соединен с контактами косинусоидальной составляющей сигнала 30, четвертый выход канала A3 соединен с пятым входом синхронизатора 24, одиннадцатый выход которого соединен со вторым входом канала A3, девятый вход синхронизатора 24 соединен с контактами разъема магистрали параллельной информации (МПИ) 35, в канале A3 первый вход A3 соединен с последовательно соединенными в кольцо первым входом аналого-цифрового преобразователя (АЦП) 19, первым входом N-разрядного накапливающего сумматора 20, первым входом реверсивного счетчика 21, цифро-аналоговым преобразователем (ЦАП) 22 и вторым входом АЦП 19, третий вход которого соединен со вторым входом N-разрядного накапливающего сумматора 20 и третьим входом A3, первый выход N-разрядного накапливающего сумматора 20 соединен с первым входом формирователя сигнала 25 и входом второй схемы контроля 23, выход которой соединен с четвертым выходом канала A3, второй вход канала A3 соединен со вторым входом реверсивного счетчика 21 и вторым входом формирователя сигнала 25, первый, второй, третий выходы которого соединены соответственно с первым, вторым, третьим выходами A3, четвертый вход A3 соединен с третьим входом N - разрядного накапливающего сумматора 20, межкаскадные связи в канале А4 аналогичны межкаскадным связям в канале A3.
На чертежах Фиг.1, Фиг.2 приведена структурная схема предлагаемого обнаружителя сигнала, где
ышм
5- блок усилителей;
6- контакт сопровождающего импульса сигнала;
7- смеситель частоты;
8- операционный усилитель (ОУ);
9- компаратор;
10- полосовой фильтр (ПФ);
11- фильтр низких частот (ФНЧ);
12- интегратор;
13- дифференцирующая цепочка;
14- интегрирующая цепочка;
15- первая схема контроля;
16- первый резонансный усилитель;
17- второй резонансный усилитель;
18- цифровая схема
19- аналого-цифровой преобразователь (АЦП);
20- N - разрядный накапливающий сумматор;
21- реверсивный счетчик;
22- цифро-аналоговый преобразователь (ЦАП);
23- вторая схема контроля;
24- синхронизатор;
25- формирователь сигнала;
26- контакт входного сигнала;
27- контакт сигнала опорной частоты;
28- контакт сигнала импульса передачи;
29- контакт сопровождающего импульса;
30- контакты косинусоидальной составляющей сигнала;
31- контакт сигнала запуска оконечной ступени передатчика;
ШШщо r
ш передатчика;приемника; -rrrr:-.--гг -:-г:-- -- ;.::i--  А1 -канал квадратур  д2-канал квадратуры sin„,„ала(ЦОт); дЗ - канал цифровой обработки пер :гг:г:: Ь:: :: rrr::re:-: :: гг:: :::::: -r:r;:::-; д,     , ,„.™, с.- - .ГГЛГ..,™-----  :::т1- ;:::: :;:r::: :::::i-::::: реииирук шей и интегрирУ -и цепя в   , „ д, Гиг ГФ- с- гетеродина на в Да „,„„. .„„ал. с .О«Хвь«одас«е - - „ .. в.
фильтр низких частот 11 и поступают по цепи выход квадратуры cos па вход первого капала ЦОПК A3.
ФЕЛ 11 выполнен в виде пассивного фильтра пятого порядка с аппроксимацией Баттерворта на LC - элементах с частотой среза амплитудно-частотной характеристики 3 МГц.
ОУ, ФНЧ охвачены цепью обратной связи через интегратор 12 и компаратор 9, обеспечивающей стабилизацию постоянной составляющей сигнала на выходе канала А1.
Формирование сигнала по выходу канала квадратуры sin производится аналогично каналу квадратуры cos. Коэффициенты передачи сигналов по выходам квадратур А1 и А2 одипаковы, а фазы сигналов сдвинуты на 90°. Сигнал квадратуры канала А1 с выхода формирователя канала А1 поступает в АЦП канала A3. В синхронизаторе формируется сигнал дискретизации для АЦП, равный 7 МГц. На микросхеме AD782ASD выполнены АЦП канала A3. Па выходе микросхемы формируется 12-ти разрядный сигнал (12 разряд - знаковый), который поступает на микросхему ЕРМ7256, где производится накопление сигнала в стробе дальности. Пз 12ти разрядного кода происходит преобразование в 16-ти разрядный код и выдача кодов на выход обнаружителя сигнала через формирователь.
Компенсация постоянной составляющей сигнала на входе АЦП канала A3 обеспечивается следящей системой. Следящая система представляет собой реверсивный счетчик и 10-ти разрядный ЦАП, на вход которого поступает информация об уровне постоянной составляющей во входном сигнале АЦП. Сигнал с выхода ЦАП подается в качестве сигнала обратной связи на АЦП.
Сигнал с выхода канала А2 поступает на вход канала А4. Обработка сигнала квадратуры A3 происходит также как в канале А4. Синхронизатор также формирует запускающие импульсы для передатчика и блокирующие для приемника. Формирователи каналов цифровой обработки формируют также синхронизирующие импульсы начала передачи и сопровождающие
fЯсй ixner
импульсы. На схеме контроля в канале А1 формируются сигнал исправности канала А1, аналогичный сигнал формируется в канале А2. Эти сигналы исправности через схему «И подаются в синхронизатор, а затем в МПИ. Сигнал «Исправность источника питания, поступающий через контакт 36 в синхронизатор, после обработки поступает в МПИ.
В настоящее время изготовлены опытные образцы изделия с использованием предлагаемых технических решений, которые прошли лабораторные и летные испытания и подтвердили требуемые технические параметры.
Источники информации
1.Авт. свидетельство на изобретение № 1525933 Бюл. № 44 - 1989г. стр.267.
2.Авторское свидетельство на изобретение № 1517138 Бюл. .№ 39 - 1989г. стр.264.
3.Свидетельство на полезную модель № 1250. Бюл. JVb 36 - 2001г. стр.294.
4.Заявка на изобретение № 200102468/09 Бюл. №8-2002г. стр.71.