СПОСОБ, СИСТЕМА И УСТРОЙСТВО СВЯЗИ ДЛЯ ОПТИЧЕСКОЙ СЕТЕВОЙ СИСТЕМЫ
METHOD, SYSTEM AND COMMUNICATION DEVICE FOR OPTICAL NETWORK SYSTEM

Область техники, к которой относится изобретение
[0001] Настоящее изобретение относится к области технологий связи и, в частности, к способу, системе и устройству связи.
Уровень техники
[0002] Технология пассивной оптической сети (Passive Optical Network, PON) является одной из технологии "волокно до дома" (Fiber To The Home, FTTH), которые в настоящее время наиболее широко используются. Существующие PON можно подразделить на пассивную оптическую сеть с разделением мощности и пассивная оптическая сеть на основе мультиплексирования с разделением по длине волны (wavelength division multiplexing Passive Optical Network, WDMPON) в режиме распределения сигнала. Существующие широкополосная пассивная оптическая сеть (Broadband Passive Optical Network, BPON), гигабитная пассивная оптическая сеть (Gigabit-capable Passive Optical Network, GPON), пассивная оптическая сеть в формате Ethernet (Ethernet Passive Optical Network, EPON) и пр. являются пассивными оптическими сетями с разделением мощности. WDMPON на основе технологии мультиплексирования с разделением по длине волны реализует доступ по восходящей линии связи с использованием технологии мультиплексирования с разделением по длине волны, способна обеспечивать сравнительно высокую рабочую полосу пропускания, и реализует симметричный широкополосный доступ.
[0003] В различных системах PON, в основном, применяется схема кодирования 8b/10b; однако применение этой схемы кодирования имеет непроизводительное использование полосы пропускания до 25%, и применение этой схемы кодирования не позволяет реализовать функцию обнаружения линии для онлайновой услуги. Поэтому улучшение существующей схемы кодирования для снижения системных издержек и реализации функции обнаружения линии в системе PON становится насущной проблемой, подлежащей решению.
Сущность изобретения
[0004] В связи с этим, варианты осуществления настоящего изобретения предусматривают способ осуществления связи для оптической сетевой системы и оптическое сетевое устройство и систему для разрешения проблемы высоких системных издержек и невозможности обнаружения линии, обусловленной существующей схемой кодирования оптической сетевой системы. Применение новой схемы кодирования без изменения скорости линии (скорости передачи линии связи, линейной скорости передачи) снижает системные издержки и реализует обнаружение линии, что легко реализовать и позволяет значительно улучшить различные эксплуатационные показатели системы.
[0005] Согласно первому аспекту, настоящее изобретение предусматривает способ осуществления связи для оптической сетевой системы, причем способ осуществления связи включает в себя: прием потока данных из уровня присоединения физического носителя на скорости линии, где поток данных является потоком данных, подвергнутым 8-битовому/10-битовому кодированию; осуществление 8-битового/10-битового декодирования применительно к принятому потоку данных; осуществление кодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому 8-битовому/10-битовому декодированию; осуществление кодирования с прямым исправлением ошибок применительно к потоку данных, подвергнутому кодированию из 32 битов в 34 бита; осуществление преобразования битовой ширины 34 бита/10 битов применительно к потоку данных, подвергнутому кодированию с прямым исправлением ошибок; и отправку потока данных, подвергнутого преобразованию битовой ширины, в уровень, зависящий от физического носителя, на скорости линии.
[0006] В первом возможном варианте реализации первого аспекта, до этапа осуществления кодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому 8-битовому/10-битовому декодированию, способ осуществления связи дополнительно включает в себя:
последовательный и непрерывный прием потока данных, подвергнутого 8-битовому/10-битовому декодированию, для формирования четырех блоков данных, где любой из блоков данных является первым блоком символов управления или блоком символов данных, и любой первый блок символов управления или любой блок символов данных является 8-битовым двоичным кодом; и
определение, существует ли первый блок символов управления среди четырех блоков данных.
[0007] Согласно первому аспекту или первому возможному варианту реализации первого аспекта, во втором возможном варианте реализации, осуществление кодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому 8-битовому/10-битовому декодированию, в частности, включает в себя:
если среди четырех блоков данных не существует первых блоков символов управления, добавление первой синхронизирующей головной части в заголовок первого блока данных среди четырех блоков данных, и вывод блоков данных, в которые добавлена первая синхронизирующая головная часть, где первый блок данных является 8-битовым двоичным кодом, введенным первым, первая синхронизирующая головная часть включает в себя 2-битовый первый идентификатор, и первый идентификатор используется для идентификации, что все блоки данных являются блоками символов данных.
[0008] Согласно первому аспекту, первому возможному варианту реализации первого аспекта или второму возможному варианту реализации первого аспекта, в третьем возможном варианте реализации, способ осуществления связи дополнительно включает в себя:
осуществление кодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому 8-битовому/10-битовому декодированию, в частности, включает в себя:
если среди четырех блоков данных существует, по меньшей мере, один первый блок символов управления, добавление второй синхронизирующей головной части в заголовок первого блока данных среди четырех блоков данных, где первый блок данных является 8-битовым двоичным кодом, введенным первым, вторая синхронизирующая головная часть включает в себя 2-битовый второй идентификатор, и второй идентификатор используется для идентификации, что среди блоков данных существует, по меньшей мере, один первый блок символов управления;
генерацию, согласно количеству первых блоков символов управления среди четырех блоков данных и положению первого блока управления среди блоков данных, 4-битовый код отображения положения блока символов управления, и установление кода отображения положения блока символов управления, в положении после второй синхронизирующей головной части и в непосредственной близости ко второй синхронизирующей головной части;
соответственно, преобразование первого блока символов управления среди четырех блоков данных в 4-битовый второй блок символов управления; и
вывод обработанных блоков данных, где обработанные блоки данных включают в себя вторую синхронизирующую головную часть, код отображения положения блока символов управления и второй блок символов управления, полученный после преобразования, или обработанные блоки данных включают в себя вторую синхронизирующую головную часть, код отображения положения блока символов управления, второй блок символов управления, полученный после преобразования, и блок символов данных.
[0009] Согласно первому аспекту, первому возможному варианту реализации первого аспекта, второму возможному варианту реализации первого аспекта и третьему возможному варианту реализации первого аспекта, в четвертом возможном варианте реализации, вывод обработанных блоков данных, в частности, включает в себя:
если четыре блока данных дополнительно включают в себя, по меньшей мере, один блок символов данных, отказ от осуществления обработки на блоке символов данных среди четырех блоков данных, и оставляют блок символов данных среди блоков данных; и
вывод обработанных блоков данных, где обработанные блоки данных включают в себя вторую синхронизирующую головную часть, код отображения положения блока символов управления, второй блок символов управления, полученный после преобразования, и блок данных блока символов данных.
[0010] Согласно первому аспекту, первому возможному варианту реализации первого аспекта, второму возможному варианту реализации первого аспекта, третьему возможному варианту реализации первого аспекта и четвертому возможному варианту реализации первого аспекта, в пятом возможном варианте реализации, способ дополнительно включает в себя: определение, равно ли 34 количество битов, включенных в выходные обработанные блоки данных; и
если количество битов, включенных в выходные обработанные блоки данных, меньше 34, добавление случайного числа в хвостовую часть последнего блока данных среди выходных обработанных блоков данных, пока количество битов выходных обработанных блоков данных не достигнет 34, где случайное число является случайно генерируемым двоичным кодом.
[0011] Согласно первому аспекту, первому возможному варианту реализации первого аспекта, второму возможному варианту реализации первого аспекта, третьему возможному варианту реализации первого аспекта, четвертому возможному варианту реализации первого аспекта и пятому возможному варианту реализации первого аспекта, в шестом возможном варианте реализации, после этапа приема потока данных из уровня присоединения физического носителя на скорости линии, способ осуществления связи дополнительно включает в себя: синхронизацию потока данных, подвергнутого 8-битовому/10-битовому кодированию.
[0012] Согласно первому аспекту, первому возможному варианту реализации первого аспекта, второму возможному варианту реализации первого аспекта, третьему возможному варианту реализации первого аспекта, четвертому возможному варианту реализации первого аспекта, пятому возможному варианту реализации первого аспекта и шестому возможному варианту реализации первого аспекта, в седьмом возможном варианте реализации, после этапа осуществления кодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому 8-битовому/10-битовому декодированию, способ осуществления связи дополнительно включает в себя:
скремблирование потока данных за исключением первой синхронизирующей головной части или второй синхронизирующей [0010] Согласно первому аспекту, первому возможному варианту реализации первого аспекта, второму возможному варианту реализации первого аспекта, третьему возможному варианту реализации первого аспекта и четвертому возможному варианту реализации первого аспекта, в пятом возможном варианте реализации, определение, равно ли 34 количество битов, включенных в выходные обработанные блоки данных; и
если количество битов, включенных в выходные обработанные блоки данных, меньше 34, добавление случайного числа в хвостовую часть последнего блока данных среди выходных обработанных блоков данных, пока количество битов выходных обработанных блоков данных не достигнет 34, где случайное число является случайно генерируемым двоичным кодом.
[0011] Согласно первому аспекту, первому возможному варианту реализации первого аспекта, второму возможному варианту реализации первого аспекта, третьему возможному варианту реализации первого аспекта, четвертому возможному варианту реализации первого аспекта и пятому возможному варианту реализации первого аспекта, в шестом возможном варианте реализации, после этапа приема потока данных из уровня присоединения физического носителя на скорости линии, способ осуществления связи дополнительно включает в себя: синхронизацию потока данных, подвергнутого 8-битовому/10-битовому кодированию.
[0012] Согласно первому аспекту, первому возможному варианту реализации первого аспекта, второму возможному варианту реализации первого аспекта, третьему возможному варианту реализации первого аспекта, четвертому возможному варианту реализации первого аспекта, пятому возможному варианту реализации первого аспекта и шестому возможному варианту реализации первого аспекта, в седьмом возможном варианте реализации, после этапа осуществления кодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому 8-битовому/10-битовому декодированию, способ осуществления связи дополнительно включает в себя:
скремблирование потока данных за исключением первой синхронизирующей головной части или второй синхронизирующей головной части в потоке данных, подвергнутом кодированию из 32 битов в 34 бита.
[0013] Согласно второму аспекту, настоящее изобретение предусматривает способ осуществления связи для оптической сетевой системы, причем способ осуществления связи включает в себя: прием поток данных из уровня, зависящего от физического носителя, на скорости линии, где поток данных является потоком данных, подвергнутым кодированию из 32 битов в 34 бита;
осуществление преобразования битовой ширины 10 битов/34 битов применительно к принятому потоку данных;
осуществление декодирования с прямым исправлением ошибок применительно к потоку данных, подвергнутому преобразованию битовой ширины;
осуществление декодирования из 32 битов в 34 бита (то есть декодирование данных, закодированных с помощью кодирования из 32 битов в 34 бита) применительно к потоку данных, подвергнутому декодированию с прямым исправлением ошибок;
осуществление 8-битового/10-битового кодирования применительно к потоку данных, подвергнутому декодированию из 32 битов в 34 бита; и
отправку потока данных, подвергнутого 8-битовому/10-битовому кодированию, на уровень присоединения физического носителя.
[0014] Согласно второму аспекту, в первом возможном варианте реализации второго аспекта, до этапа осуществления декодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому декодированию с прямым исправлением ошибок, способ осуществления связи дополнительно включает в себя:
синтаксический анализ потока данных, подвергнутого декодированию с прямым исправлением ошибок, и вывод 51 блока данных, где любой из блоков данных является вторым блоком символов управления или блоком символов данных, любой второй блок символов управления является 4-битовым двоичным кодом, и любой блок символов данных является 8-битовым двоичным кодом;
синтаксический анализ любого из блоков данных и получение синхронизирующей головной части любого из блоков данных, где синхронизирующая головная часть включает в себя: первую синхронизирующую головную часть или вторую синхронизирующую головную часть, первая синхронизирующая головная часть включает в себя 2-битовый первый идентификатор, первый идентификатор используется для идентификации, что все блоки данных являются блоками символов данных, вторая синхронизирующая головная часть включает в себя 2-битовый второй идентификатор, и второй идентификатор используется для идентификации, что среди блоков данных существует, по меньшей мере, один второй блок символов управления; и
определение, является ли синхронизирующая головная часть любого из блоков данных первой синхронизирующей головной частью или второй синхронизирующей головной частью.
[0015] Согласно второму аспекту или первому возможному варианту реализации второго аспекта, во втором возможном варианте реализации, этап осуществления декодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому декодированию с прямым исправлением ошибок, в частности, включает в себя:
если синхронизирующая головная часть является первой синхронизирующей головной частью, удаление первой синхронизирующей головной части и вывод блоков данных, откуда удалена первая синхронизирующая головная часть.
[0016] Согласно второму аспекту, первому возможному варианту реализации второго аспекта или второму возможному варианту реализации второго аспекта, в третьем возможном варианте реализации, этап осуществления декодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому декодированию с прямым исправлением ошибок, в частности, включает в себя:
если синхронизирующая головная часть является второй синхронизирующей головной частью, синтаксический анализ блоков данных и получение 4-битового кода отображения положения блока символов управления;
получение количества вторых блоков символов управления среди блоков данных и положения второго блока символов управления среди блоков данных согласно коду отображения положения блока символов управления;
соответственно, преобразование второго блока символов управления среди блоков данных в 8-битовый первый блок символов управления согласно количеству вторых блоков символов управления и положению второго блока символов управления среди блоков данных;
удаление второй синхронизирующей головной части и кода отображения положения блока символов управления из блоков данных, где код отображения положения блока символов управления располагается после второй синхронизирующей головной части и в непосредственной близости ко второй синхронизирующей головной части; и
вывод обработанных блоков данных, где обработанные блоки данных включают в себя: первый блок символов управления и/или блок символов данных, и любой первый блок символов управления или любой блок символов данных является 8-битовым двоичным кодом.
[0017] Согласно второму аспекту, первому возможному варианту реализации второго аспекта, второму возможному варианту реализации второго аспекта или третьему возможному варианту реализации второго аспекта, в четвертом возможном варианте реализации, этап вывода обработанных блоков данных, в частности, включает в себя:
если блоки данных дополнительно включают в себя, по меньшей мере, один блок символов данных, не осуществляют обработку на блоке символов данных среди блоков данных, и оставляют блок символов данных; и
вывод обработанных блоков данных, где обработанные блоки данных включают в себя: первый символ управления и блок символов данных.
[0018] Согласно второму аспекту, первому возможному варианту реализации второго аспекта, второму возможному варианту реализации второго аспекта, третьему возможному варианту реализации второго аспекта или четвертому возможному варианту реализации второго аспекта, в пятом возможном варианте реализации, до этапа осуществления преобразования битовой ширины 10 битов/34 битов применительно к принятому потоку данных, способ осуществления связи дополнительно включает в себя: синхронизацию принятого потока данных.
[0019] Согласно второму аспекту, первому возможному варианту реализации второго аспекта, второму возможному варианту реализации второго аспекта, третьему возможному варианту реализации второго аспекта, четвертому возможному варианту реализации второго аспекта или пятому возможному варианту реализации второго аспекта, в шестом возможном варианте реализации, до этапа осуществления декодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому декодированию с прямым исправлением ошибок, способ осуществления связи дополнительно включает в себя:
дескремблирование потока данных за исключением первой синхронизирующей головной части или второй синхронизирующей головной части в потоке данных, подвергнутому декодированию с прямым исправлением ошибок.
[0020] Согласно третьему аспекту, настоящее изобретение предусматривает оптическое сетевое устройство, где оптическое сетевое устройство включает в себя:
первый модуль интерфейса, выполненный с возможностью приема потока данных из уровня присоединения физического носителя на скорости линии, где поток данных является потоком данных, подвергнутым 8-битовому/10-битовому кодированию, и осуществления последовательно-параллельного преобразования применительно к принятому потоку данных;
8-битовый/10-битовый декодер, выполненный с возможностью осуществления 8-битового/10-битового декодирования применительно к принятому потоку данных и вывода потока данных, подвергнутого 8-битовому/10-битовому декодированию;
кодер из 32 битов в 34 бита, выполненный с возможностью осуществления кодирования из 32 битов в 34 бита применительно к выходному потоку данных, подвергнутому 8-битовому/10-битовому декодированию, и вывода потока данных, подвергнутого кодированию из 32 битов в 34 бита;
кодер с прямым исправлением ошибок, выполненный с возможностью осуществления кодирования с прямым исправлением ошибок применительно к выходному потоку данных, подвергнутому кодированию из 32 битов в 34 бита, и вывода потока данных, подвергнутого кодированию с прямым исправлением ошибок;
первый преобразователь битовой ширины, выполненный с возможностью осуществления преобразования битовой ширины 34 бита/10 битов применительно к выходному потоку данных, подвергнутому кодированию с прямым исправлением ошибок; и
второй модуль интерфейса, выполненный с возможностью отправки потока данных, подвергнутого преобразованию битовой ширины, в уровень, зависящий от физического носителя, на скорости линии.
[0021] Согласно третьему аспекту, в первом возможном варианте реализации третьего аспекта, кодер из 32 битов в 34 бита дополнительно включает в себя:
первый модуль приема, выполненный с возможностью последовательно и непрерывно принимать поток данных, подвергнутый 8-битовому/10-битовому декодированию, для формирования четырех блоков данных, где любой из блоков данных является первым блоком символов управления или блоком символов данных, и любой первый блок символов управления или любой блок символов данных является 8-битовым двоичным кодом; и
первый модуль определения, выполненный с возможностью определения, существует ли первый блок символов управления среди четырех блоков данных.
[0022] Согласно третьему аспекту или первому возможному варианту реализации третьего аспекта, во втором возможном варианте реализации, кодер из 32 битов в 34 бита дополнительно включает в себя:
первый модуль обработки, выполненный с возможностью: если среди четырех блоков данных не существует первых блоков символов управления, добавлять первую синхронизирующую головную часть в заголовок первого блока данных среди четырех блоков данных, и выводить блоки данных, в которые добавлена первая синхронизирующая головная часть, где первый блок данных является 8-битовым двоичным кодом, введенным первым, первая синхронизирующая головная часть включает в себя 2-битовый первый идентификатор, и первый идентификатор используется для идентификации, что все блоки данных являются блоками символов данных.
[0023] Согласно третьему аспекту, первому возможному варианту реализации третьего аспекта или второму возможному варианту реализации третьего аспекта, в третьем возможном варианте реализации третьего аспекта, кодер из 32 битов в 34 бита дополнительно включает в себя второй модуль обработки, и второй модуль обработки в частности, включает в себя:
модуль генерации синхронизирующей головной части, выполненный с возможностью: если среди четырех блоков данных существует, по меньшей мере, один первый блок символов управления, добавлять вторую синхронизирующую головную часть в заголовок первого блока данных среди четырех блоков данных, где первый блок данных является 8-битовым двоичным кодом, введенным первым, вторая синхронизирующая головная часть включает в себя 2-битовый второй идентификатор, и второй идентификатор используется для идентификации, что среди блоков данных существует, по меньшей мере, один первый блок символов управления;
модуль генерации кода отображения, выполненный с возможностью генерации, согласно количеству первых блоков символов управления среди четырех блоков данных и положению первого блока управления среди блоков данных, 4-битового кода отображения положения блока символов управления, и установления кода отображения положения блока символов управления, в положении после второй синхронизирующей головной части и в непосредственной близости ко второй синхронизирующей головной части;
модуль преобразования первого блока символов управления, выполненный с возможностью, соответственно, преобразовывать первый блок символов управления среди четырех блоков данных в 4-битовый второй блок символов управления; и
первый модуль вывода, выполненный с возможностью вывода обработанных блоков данных, где обработанные блоки данных включают в себя вторую синхронизирующую головную часть, код отображения положения блока символов управления и второй блок символов управления, полученный после преобразования, или обработанные блоки данных включают в себя вторую синхронизирующую головную часть, код отображения положения блока символов управления, второй блок символов управления, полученный после преобразования, и блок символов данных.
[0024] Согласно третьему аспекту, первому возможному варианту реализации третьего аспекта, второму возможному варианту реализации третьего аспекта или третьему возможному варианту реализации третьего аспекта, в четвертом возможном варианте реализации третьего аспекта, первый модуль вывода в частности, выполнен с возможностью: если четыре блока данных дополнительно включают в себя, по меньшей мере, один блок символов данных, не осуществлять обработку на блоке символов данных среди четырех блоков данных, и оставлять блок символов данных среди блоков данных; и выводить обработанные блоки данных, где обработанные блоки данных включают в себя вторую синхронизирующую головную часть, код отображения положения блока символов управления, второй блок символов управления, полученный после преобразования, и блок данных блока символов данных.
[0025] Согласно третьему аспекту, первому возможному варианту реализации третьего аспекта, второму возможному варианту реализации третьего аспекта, третьему возможному варианту реализации третьего аспекта или четвертому возможному варианту реализации третьего аспекта, в пятом возможном варианте реализации третьего аспекта, первый модуль вывода дополнительно выполнен с возможностью определения, равно ли 34 количество битов, включенных в выходные обработанные блоки данных; и если количество битов, включенных в выходные обработанные блоки данных, меньше 34, добавления случайного числа в хвостовую часть выходных обработанных блоков данных, пока количество битов выходных обработанных блоков данных не достигнет 34, где случайное число является случайно генерируемым двоичным кодом.
[0026] Согласно третьему аспекту, первому возможному варианту реализации третьего аспекта, второму возможному варианту реализации третьего аспекта, третьему возможному варианту реализации третьего аспекта, четвертому возможному варианту реализации третьего аспекта или пятому возможному варианту реализации третьего аспекта, в шестом возможном варианте реализации третьего аспекта, оптическое сетевое устройство дополнительно включает в себя:
первый модуль синхронизации, выполненный с возможностью синхронизации потока данных, подвергнутого 8-битовому/10-битовому кодированию.
[0027] Согласно третьему аспекту, первому возможному варианту реализации третьего аспекта, второму возможному варианту реализации третьего аспекта, третьему возможному варианту реализации третьего аспекта, четвертому возможному варианту реализации третьего аспекта, пятому возможному варианту реализации третьего аспекта или шестому возможному варианту реализации третьего аспекта, в седьмом возможном варианте реализации третьего аспекта, оптическое сетевое устройство дополнительно включает в себя: скремблер, выполненный с возможностью скремблирования потока данных за исключением первой синхронизирующей головной части или второй синхронизирующей головной части в потоке данных, подвергнутом кодированию из 32 битов в 34 бита.
[0028] Согласно четвертому аспекту, настоящее изобретение предусматривает оптическое сетевое устройство, где оптическое сетевое устройство включает в себя:
третий модуль интерфейса, выполненный с возможностью приема поток данных из уровня, зависящего от физического носителя, на скорости линии, где поток данных является потоком данных, подвергнутым кодированию из 32 битов в 34 бита;
второй преобразователь битовой ширины, выполненный с возможностью осуществления преобразования битовой ширины 10 битов/34 битов применительно к принятому потоку данных;
декодер с прямым исправлением ошибок, выполненный с возможностью осуществления декодирования с прямым исправлением ошибок применительно к потоку данных, подвергнутому преобразованию битовой ширины;
декодер из 32 битов в 34 бита, выполненный с возможностью осуществления декодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому декодированию с прямым исправлением ошибок;
8-битовый/10-битовый кодер, выполненный с возможностью осуществления 8-битового/10-битового кодирования применительно к потоку данных, подвергнутому декодированию из 32 битов в 34 бита; и
четвертый модуль интерфейса, выполненный с возможностью отправки потока данных, подвергнутого 8-битовому/10-битовому кодированию, на уровень присоединения физического носителя.
[0029] Согласно четвертому аспекту, в первом возможном варианте реализации четвертого аспекта, декодер из 32 битов в 34 бита включает в себя:
первый модуль синтаксического анализа, выполненный с возможностью синтаксического анализа потока данных, подвергнутого декодированию с прямым исправлением ошибок, и вывода 51 блока данных, где любой из блоков данных является вторым блоком символов управления или блоком символов данных, любой второй блок символов управления является 4-битовым двоичным кодом, и любой блок символов данных является 8-битовым двоичным кодом;
второй модуль синтаксического анализа, выполненный с возможностью синтаксического анализа любого из блоков данных, и получения синхронизирующей головной части любого из блоков данных, где синхронизирующая головная часть включает в себя: первую синхронизирующую головную часть или вторую синхронизирующую головную часть, первая синхронизирующая головная часть включает в себя 2-битовый первый идентификатор, первый идентификатор используется для идентификации, что все блоки данных являются блоками символов данных, вторая синхронизирующая головная часть включает в себя 2-битовый второй идентификатор, и второй идентификатор используется для идентификации, что среди блоков данных существует, по меньшей мере, один второй блок символов управления; и
второй модуль определения, выполненный с возможностью определения, является ли синхронизирующая головная часть любого из блоков данных первой синхронизирующей головной частью или второй синхронизирующей головной частью.
[0030] Согласно четвертому аспекту или первому возможному варианту реализации четвертого аспекта, во втором возможном варианте реализации, декодер из 32 битов в 34 бита дополнительно включает в себя:
третий модуль обработки, выполненный с возможностью: если синхронизирующая головная часть является первой синхронизирующей головной частью, удаления первой синхронизирующей головной части, и вывода блоков данных, откуда удалена первая синхронизирующая головная часть.
[0031] Согласно четвертому аспекту, первому возможному варианту реализации четвертого аспекта или второму возможному варианту реализации четвертого аспекта, в третьем возможном варианте реализации четвертого аспекта, декодер из 32 битов в 34 бита дополнительно включает в себя четвертый модуль обработки, и четвертый модуль обработки в частности, включает в себя:
модуль синтаксического анализа кода отображения, выполненный с возможностью: если синхронизирующая головная часть является второй синхронизирующей головной частью, синтаксического анализа блоков данных, и получения 4-битового кода отображения положения блока символов управления;
модуль преобразования второго символа управления, выполненный с возможностью получения количества вторых блоков символов управления среди блоков данных и положения второго блока символов управления среди блоков данных согласно коду отображения положения блока символов управления; и, соответственно, преобразования второго блока символов управления среди блоков данных в 8-битовый первый блок символов управления согласно количеству вторых блоков символов управления и положению второго блока символов управления среди блоков данных;
модуль удаления синхронизирующей головной части, выполненный с возможностью удаления второй синхронизирующей головной части и кода отображения положения блока символов управления из блоков данных, где код отображения положения блока символов управления располагается после второй синхронизирующей головной части и в непосредственной близости ко второй синхронизирующей головной части; и
второй модуль вывода, выполненный с возможностью вывода обработанных блоков данных, где обработанные блоки данных включают в себя: первый блок символов управления и/или блок символов данных, и любой первый блок символов управления или любой блок символов данных является 8-битовым двоичным кодом.
[0032] Согласно четвертому аспекту, первому возможному варианту реализации четвертого аспекта, второму возможному варианту реализации четвертого аспекта или третьему возможному варианту реализации четвертого аспекта, в четвертом возможном варианте реализации четвертого аспекта, второй модуль вывода, в частности, выполнен с возможностью: если блоки данных дополнительно включают в себя, по меньшей мере, один блок символов данных, не осуществлять обработку на блоке символов данных среди блоков данных, и оставлять блок символов данных; и выводить обработанные блоки данных, где обработанные блоки данных включают в себя: первый символ управления и блок символов данных.
[0033] Согласно четвертому аспекту, первому возможному варианту реализации четвертого аспекта, второму возможному варианту реализации четвертого аспекта, третьему возможному варианту реализации четвертого аспекта или четвертому возможному варианту реализации четвертого аспекта, в пятом возможном варианте реализации четвертого аспекта, оптическое сетевое устройство дополнительно включает в себя:
второй модуль синхронизации, выполненный с возможностью синхронизации принятого потока данных.
[0034] Согласно четвертому аспекту, первому возможному варианту реализации четвертого аспекта, второму возможному варианту реализации четвертого аспекта, третьему возможному варианту реализации четвертого аспекта, четвертому возможному варианту реализации четвертого аспекта или пятому возможному варианту реализации четвертого аспекта, в шестом возможном варианте реализации четвертого аспекта, оптическое сетевое устройство дополнительно включает в себя:
дескремблер, выполненный с возможностью дексремблирования потока данных за исключением первой синхронизирующей головной части или второй синхронизирующей головной части в потоке данных, подвергнутому декодированию с прямым исправлением ошибок.
[0035] Согласно пятому аспекту, настоящее изобретение предусматривает оптическую сетевую систему, где оптическая сетевая система включает в себя: оптическое сетевое устройство согласно третьему аспекту и оптическое сетевое устройство согласно четвертому аспекту.
[0036] Согласно шестому аспекту, настоящее изобретение предусматривает оптическую сетевую систему, где оптическая сетевая система включает в себя, по меньшей мере: терминал оптической линии и оптический сетевой модуль, где терминал оптической линии включает в себя оптическое сетевое устройство согласно третьему аспекту, и оптический сетевой модуль включает в себя оптическое сетевое устройство согласно четвертому аспекту; или оптический сетевой модуль включает в себя оптическое сетевое устройство согласно третьему аспекту, и терминал оптической линии включает в себя оптическое сетевое устройство согласно четвертому аспекту.
[0037] Новая схема кодирования реализуется с использованием вышеописанных решений: осуществление кодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому 8-битовому/10-битовому декодированию, осуществление кодирования с прямым исправлением ошибок применительно к потоку данных, подвергнутому кодированию из 32 битов в 34 бита, и отправка кодированного потока данных; или осуществление декодирования с прямым исправлением ошибок применительно к принятому потоку данных, и осуществление декодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому декодированию с прямым исправлением ошибок. Таким образом, экономится ресурс полосы пропускания линии; контроль линии можно реализовать, не прерывая обслуживание, что легко реализовать и позволяет значительно улучшить различные эксплуатационные показатели системы.
Краткое описание чертежей
[0038] Для более наглядного описания технических решений согласно вариантам осуществления настоящего изобретения ниже кратко представлены прилагаемые чертежи, необходимые для описания вариантов осуществления. Очевидно, прилагаемые чертежи в нижеследующем описании демонстрируют лишь некоторые варианты осуществления настоящего изобретения, и специалист в данной области техники может составить другие прилагаемые чертежи из этих прилагаемых чертежей без применения творческих способностей.
[0039] Фиг. 1 – упрощенная структурная схема протокольных уровней системы связи;
[0040] фиг. 2 – блок-схема операций способа осуществления связи для оптической сетевой системы;
[0041] фиг. 3 – схема правила кодирования из 32 битов в 34 бита;
[0042] фиг. 4 – схема конкретного кодирования из 32 битов в 34 бита;
[0043] фиг. 5 – схема таблицы преобразования блока символов управления;
[0044] фиг. 6 – другая схема конкретного кодирования из 32 битов в 34 бита;
[0045] фиг. 7 – другая схема конкретного кодирования из 32 битов в 34 бита;
[0046] фиг. 8 – конкретная блок-схема операций способа осуществления связи для оптической сетевой системы;
[0047] фиг. 9 – схема конкретного кодирования вновь добавленного кодового блока;
[0048] фиг. 10 демонстрирует другой способ осуществления связи для оптической сетевой системы;
[0049] фиг. 11 – схема конкретного кодирования декодирования из 32 битов в 34 бита;
[0050] фиг. 12 – упрощенная структурная схема оптического сетевого устройства;
[0051] фиг. 13 – упрощенная структурная схема состава кодера из 32 битов в 34 бита;
[0052] фиг. 14 – упрощенная структурная схема состава другого оптического сетевого устройства;
[0053] фиг. 15 – упрощенная структурная схема состава декодера из 32 битов в 34 бита;
[0054] фиг. 16 – упрощенная структурная схема оптической сетевой системы;
[0055] фиг. 17 – упрощенная структурная схема компьютерной системы; и
[0056] фиг. 18 – упрощенная структурная схема другой компьютерной системы.
Описание вариантов осуществления
[0057] Ниже приведено наглядное и полное описание технических решений согласно вариантам осуществления настоящего изобретения со ссылкой на прилагаемые чертежи согласно вариантам осуществления настоящего изобретения. Очевидно, описанные варианты осуществления являются лишь некоторыми, но не всеми вариантами осуществления настоящего изобретения. Все остальные варианты осуществления, полученные специалистом в данной области техники на основе вариантов осуществления настоящего изобретения без применения творческих способностей, подлежат включению в объем защиты настоящего изобретения.
[0058] На фиг. 1 показана упрощенная структурная схема протокольных уровней системы связи согласно варианту осуществления настоящего изобретения.
[0059] Согласно фиг. 1, физический подуровень кодирования (physical coding sub-layer, PCS) 100 принимает поток данных на конкретной скорости, осуществляет кодирование 8B/10B применительно к принятому потоку данных, и выводит кодированный поток данных. Согласно фиг. 1, скорость может составлять 1 Гбит/с, на которой осуществляется прием с более высокого уровня, и после кодирования 8B/10B, поток данных отправляется на уровень 102 PMA на скорости 1.25 Гбит/с. Скорость, показанная на фиг. 1, не имеет ограничений и может составлять 1 Гбит/с или другую величину.
[0060] Уровень 102 присоединения физического носителя (physical medium attachment, PMA) осуществляет параллельно-последовательное преобразование применительно к потоку данных, выводимому PCS 100, и отправляет преобразованный поток данных на вновь добавленный уровень 104 кодирования.
[0061] Уровень 106, зависящий от физического носителя (physical medium dependent, PMD), отправляет принятый поток данных на физическую линию на конкретной скорости.
[0062] Уровень 104 кодирования является вновь добавленным между уровнем 102 PMA и уровнем 106 PMD, и вновь добавленный уровень 104 кодирования включает в себя: уровень 1040 PMA, уровень 1042 PCS, уровень 1044 кодирования/декодирования 32b/34b, уровень 1046 кодирования/декодирования с прямым исправлением ошибок (forward error correction, FEC) и уровень 1048 PMA.
[0063] Ниже, сверху вниз, описаны функции уровней вновь добавленного уровня 104 кодирования:
уровень 1040 PMA принимает поток данных от уровня 102 PMA на скорости линии, осуществляет последовательно-параллельное преобразование применительно к принятому потоку данных, и выводит преобразованный поток данных на уровень 1042 PCS для обработки, где скорость линии может составлять 1.25 Гбит/с, как показано на фиг. 1, или другую величину, которая здесь не имеет ограничений;
уровень 1042 PCS осуществляет 8-битовое/10-битовое декодирование применительно к принятому потоку данных;
уровень 1044 кодирования/декодирования 32B/34B осуществляет кодирование из 32 битов в 34 бита применительно к потоку данных, подвергнутому 8-битовому/10-битовому кодированию;
уровень 1046 кодирования/декодирования FEC осуществляет кодирование с прямым исправлением ошибок применительно к потоку данных, подвергнутому кодированию из 32 битов в 34 бита; и
уровень 1048 PMA осуществляет параллельно-последовательное преобразование применительно к потоку данных, подвергнутому кодированию с прямым исправлением ошибок, и отправляет поток данных, подвергнутый параллельно-последовательному преобразованию, на уровень, зависящий от физического носителя, на скорости линии.
[0064] В необязательном порядке, на уровне между уровнем 1044 кодирования/декодирования 32B/34B и уровнем 1046 кодирования/декодирования FEC,
уровень скремблирования/дескремблирования, выполненный с возможностью скремблирования потока данных, подвергнутого кодированию из 32 битов в 34 бита, и ввода скремблированного потока данных в уровень 1046 кодирования/декодирования FEC для кодирования FEC.
[0065] Дополнительно, уровень скремблирования/дескремблирования может быть включен в уровень 1044 кодирования/декодирования 32B/34B, или может быть независимо установлен между уровнем 1044 кодирования/декодирования 32B/34B и уровнем 1046 кодирования/декодирования FEC.
[0066] В необязательном порядке, на уровне между уровнем 1046 кодирования/декодирования FEC и уровнем 1048 PMA, причем процесс способа кодирования/декодирования дополнительно содержит: осуществление преобразования битовой ширины 34 бита/10 битов применительно к потоку данных, подвергнутому кодированию с прямым исправлением ошибок, и ввод потока данных, подвергнутого преобразованию битовой ширины, в уровень 1048 PMA для обработки.
[0067] В необязательном порядке, до осуществления 8-битового/10-битового декодирования применительно к принятому потоку данных, применительно к принятому потоку данных дополнительно осуществляется синхронизация.
[0068] Далее, снизу вверх, описаны функции уровней вновь добавленного уровня 104 кодирования:
уровень 1048 PMA принимает поток данных на скорости линии, осуществляет последовательно-параллельное преобразование применительно к принятому потоку данных, и выводит преобразованный поток данных, где поток данных является потоком данных, подвергнутым кодированию из 32 битов в 34 бита;
уровень 1046 кодирования/декодирования FEC осуществляет декодирование с прямым исправлением ошибок применительно к принятому потоку данных;
уровень 1044 кодирования/декодирования 32B/34B осуществляет декодирование из 32 битов в 34 бита применительно к потоку данных, подвергнутому декодированию с прямым исправлением ошибок;
уровень 1042 PCS осуществляет 8-битовое/10-битовое кодирование применительно к потоку данных, подвергнутому декодированию из 32 битов в 34 бита; и
уровень 1040 PMA отправляет поток данных, подвергнутый 8-битовому/10-битовому кодированию на уровень 102 PMA.
[0069] В необязательном порядке, между уровнем 1044 кодирования/декодирования 32B/34B и уровнем 1046 кодирования/декодирования FEC дополнительно включены следующие:
уровень скремблирования/дескремблирования, выполненный с возможностью осуществления обработки дескремблирования применительно к потоку данных, подвергнутому декодированию FEC.
[0070] Дополнительно, уровень скремблирования/дескремблирования может быть включен в уровень 1044 кодирования/декодирования 32B/34B, или может быть независимо установлен между уровнем 1044 кодирования/декодирования 32B/34B и уровнем 1046 кодирования/декодирования FEC.
[0071] В необязательном порядке, после того, как уровень 1048 PMA принимает поток данных и до того, как поток данных поступит на уровень 1046 кодирования/декодирования FEC, применительно к потоку данных осуществляется обработка синхронизации.
[0072] В необязательном порядке, применительно к потоку данных, подвергнутому обработке синхронизации осуществляется преобразование битовой ширины 10 битов/34 битов, и поток данных, подвергнутый преобразованию битовой ширины, вводится в уровень 1046 кодирования/декодирования FEC для декодирования FEC.
[0073] Структурная схема протокольных уровней, показанная на фиг. 1, может применяться на оконечном устройстве или на устройстве центрального офиса в системе Gigabit Ethernet (Gigabit Ethernet, GE) или системе WDMPON (wavelength division multiplexing Passive Optical Network, WDMPON), и, в частности, вновь добавленный уровень 104 кодирования может располагаться между уровнем 102 PMA и уровнем 106 PMD оконечного устройства или между уровнем 102 PMA и уровнем 106 PMD устройства центрального офиса.
[0074] Функции вновь добавленного уровня кодирования, в основном, осуществляют кодирование и декодирование из 32 битов в 34 бита и осуществляют проверку FEC на линии. Таким образом, новая схема кодирования используется для экономии полосы пропускания и реализации проверки FEC на линии без прерывания передачи услуги.
[0075] На фиг. 2 показана блок-схема операций способа осуществления связи для оптической сетевой системы. Способ осуществления связи может применяться на устройстве центрального офиса или оконечном устройстве системы GE, или на устройстве центрального офиса или оконечном устройстве системы WDMPON. В частности, способ осуществления связи содержит:
[0076] этап S200: Принять поток данных из PMA на скорости линии, где поток данных является потоком данных, подвергнутым 8-битовому/10-битовому кодированию.
[0077] этап S202: осуществить 8-битовое/10-битовое декодирование применительно к принятому потоку данных.
[0078] этап S204: осуществить кодирование из 32 битов в 34 бита применительно к потоку данных, подвергнутому 8-битовому/10-битовому декодированию.
[0079] этап S206: осуществить кодирование с прямым исправлением ошибок применительно к потоку данных, подвергнутому кодированию из 32 битов в 34 бита.
[0080] этап S208: осуществить преобразование битовой ширины 34 бита/10 битов применительно к потоку данных, подвергнутому кодированию с прямым исправлением ошибок.
[0081] этап S210: отправить поток данных, подвергнутый преобразованию битовой ширины, на уровень PMD на скорости линии.
[0082] В необязательном порядке, до этапа S202, способ дополнительно включает в себя:
синхронизацию потока данных, подвергнутого 8-битовому/10-битовому кодированию.
[0083] В необязательном порядке, после этапа S204, способ дополнительно включает в себя:
скремблирование потока данных за исключением первой синхронизирующей головной части или второй синхронизирующей головной части в потоке данных, подвергнутом кодированию из 32 битов в 34 бита.
[0084] Дополнительно, до этапа осуществления кодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому 8-битовому/10-битовому декодированию, способ дополнительно включает в себя:
последовательный и непрерывный прием потока данных, подвергнутого 8-битовому/10-битовому декодированию, для формирования четырех блоков данных, где блоки данных включают в себя первый блок символов управления и/или блок символов данных, и любой первый блок символов управления или любой блок символов данных является 8-битовым двоичным кодом; и
определение, существует ли среди блоков данных первый блок символов управления.
[0085] Осуществление кодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому 8-битовому/10-битовому декодированию, в частности, включает в себя:
если среди блоков данных не существует первых блоков символов управления, добавление первой синхронизирующей головной части в заголовок первого блока данных среди блоков данных, и вывод блоков данных, в которые добавлена первая синхронизирующая головная часть, где первый блок данных является 8-битовым двоичным кодом, введенным первым, первая синхронизирующая головная часть включает в себя 2-битовый первый идентификатор, и первый идентификатор используется для идентификации, что все блоки данных являются блоками символов данных;
если среди блоков данных существует, по меньшей мере, один первый блок символов управления, добавление второй синхронизирующей головной части в заголовок первого блока данных среди блоков данных, где первый блок данных является 8-битовым двоичным кодом, введенным первым, вторая синхронизирующая головная часть включает в себя 2-битовый второй идентификатор, и второй идентификатор используется для идентификации, что среди блоков данных существует, по меньшей мере, один первый блок символов управления;
генерацию, согласно количеству первых блоков символов управления среди блоков данных и положению первого блока управления среди блоков данных, 4-битового кода отображения положения блока символов управления, и установление кода отображения положения блока символов управления, в положении после второй синхронизирующей головной части и в непосредственной близости ко второй синхронизирующей головной части;
соответственно, преобразование первого блока символов управления среди блоков данных в 4-битовый второй блок символов управления; и
вывод обработанных блоков данных, где обработанные блоки данных включают в себя вторую синхронизирующую головную часть, код отображения положения блока символов управления и второй блок символов управления, полученный после преобразования, или обработанные блоки данных включают в себя вторую синхронизирующую головную часть, код отображения положения блока символов управления, второй блок символов управления, полученный после преобразования, и блок символов данных.
[0086] Дополнительно, если блоки данных дополнительно включают в себя, по меньшей мере, один блок символов данных, не осуществляется никакой обработки на блоке символов данных среди блоков данных, и блок символов данных среди блоков данных остается неизменным; и обработанные блоки данных выводятся, где обработанные блоки данных включают в себя вторую синхронизирующую головную часть, код отображения положения блока символов управления, второй блок символов управления, полученный после преобразования, и блок данных блока символов данных.
[0087] Дополнительно, способ дополнительно включает в себя:
определение, равно ли 34 количество битов, включенных в выходные обработанные блоки данных; и если количество битов, включенных в выходные обработанные блоки данных, меньше 34, добавление случайного числа (которое в данном случае может быть случайным двоичным кодом заполнения) в хвостовую часть выходных обработанных блоков данных, пока количество битов выходных обработанных блоков данных не достигнет 34, где случайное число является случайно генерируемым двоичным кодом или любым двоичным кодом.
[0088] На фиг. 3, в порядке примера, показана схема правила кодирования из 32 битов в 34 бита. Конкретный процесс осуществления кодирования из 32 битов в 34 бита применительно ко входному потоку данных описан на конкретном примере.
[0089] Этап 1: последовательно и непрерывно принимать поток данных, подвергнутый 8-битовому/10-битовому декодированию, для формирования четырех блоков данных, где четыре блока данных имеют всего 32 бита, любой из четырех блоков данных может быть первым блоком символов управления или блоком символов данных, и любой первый блок символов управления или блок символов данных является 8-битовым двоичным кодом.
[0090] этап 2: определять, существует ли среди четырех принятых блоков данных первый блок символов управления или блок символов данных.
[0091] этап 3: если все четыре принятых блока данных являются блоками символов данных, и не существует ни одного блока символов управления, добавить первую синхронизирующую головную часть (Synchronization Head, SH) в заголовок первого блока данных среди четырех блоков данных, непосредственно отображать четыре блока символов данных в полезную нагрузку блока данных без какого-либо преобразования, и выводить блоки данных, в которые добавлена первая синхронизирующая головная часть.
[0092] Первый блок данных является 8-битовым двоичным кодом, введенным первым. Первая синхронизирующая головная часть добавляется в положение заголовка первого блока данных, введенного первым. Первая синхронизирующая головная часть включает в себя 2-битовый первый идентификатор, и первый идентификатор используется для идентификации, что все блоки данных являются блоками символов данных.
[0093] Как показано на фиг. 3, последовательно принимаются блоки данных D0D1D2D3, где каждая буква представляет 8-битовый символ данных, например, D0 указывает первый блок символов данных, введенный первым, и является 8-битовым двоичным кодом; все четыре входных блоков данных являются блоками символов данных, и не существует ни одного блока символов управления. В этом случае, первая синхронизирующая головная часть "01" добавляется в заголовок D0, и выводятся 01D0D1D2D3, 34-битовые блоки данных, полученные после добавления первой синхронизирующей головной части. Конкретный процесс показан на фиг. 4.
[0100] На фиг. 4 показаны четыре последовательно введенных блока данных D0D1D2D3, где D0 – блок данных, введенный первым. Здесь, первый блок данных, введенный первым, представляет собой восемь старших битов, и блок данных D3, введенный последним, представляет собой восемь младших битов; первый блок данных, введенный первым, также можно определить как восемь младших битов, и блок данных D3, введенный последним, также можно определить как восемь старших битов. Первая синхронизирующая головная часть "01" (2-битовый двоичный код) добавляется в заголовок первого блока данных, введенного первым (то есть первый блок символов данных), и выводится 34-битовый поток данных 01D0D1D2D3. Таким образом, входной 32-битовый поток данных преобразуется в выходной 34-битовый поток данных с использованием схеме кодирования. Первая синхронизирующая головная часть "01" являться только примером. Конкретная комбинированная форма 2-битового двоичного кода не имеет ограничений, при условии, что задано, что 2-битовый двоичный код способен идентифицировать, что поток данных является всеми блоками символов данных.
[0101] Этап 4: если среди четырех блоков данных существует, по меньшей мере, один первый блок символов управления, добавить вторую синхронизирующую головная часть в заголовок первого блока данных среди четырех блоков данных, где вторая синхронизирующая головная часть включает в себя 2-битовый второй идентификатор, и второй идентификатор используется для идентификации, что среди блоков данных существует, по меньшей мере, один первый блок символов управления.
[0102] Этап 5: генерировать, согласно количеству первых блоков символов управления среди четырех блоков данных и положению первого блока управления среди блоков данных, 4-битовый код отображения положения блока символов управления ("код отображения" на фиг. 3 в данном случае является "кодом отображения положения блока символов управления"), и установить код отображения положения блока символов управления, в положении после второй синхронизирующей головной части и в непосредственной близости ко второй синхронизирующей головной части.
[0103] Этап 6: соответственно, преобразовать первый блок символов управления среди четырех блоков данных в 4-битовый второй блок символов управления.
[0104] Этап 7: выводить обработанные блоки данных, где обработанные блоки данных включают в себя вторую синхронизирующую головную часть, код отображения положения блока символов управления и второй блок символов управления, полученный после преобразования, или обработанные блоки данных включают в себя вторую синхронизирующую головную часть, код отображения положения блока символов управления, второй блок символов управления, полученный после преобразования, и блок символов данных.
[0105] Детали представлены на фиг. 3. Вводятся четыре блока данных C0D1D2D3, где буква C представляет 8-битовый первый блок символов управления, и D представляет 8-битовый блок символов данных. В этом случае, среди четырех входных блоков данных существуют один первый блок символов управления C0 и три блока символов данных D1, D2 и D3. Конкретный процесс осуществления кодирования из 32 битов в 34 бита применительно ко входному потоку данных, включающему в себя, по меньшей мере, один блок символов управления, предусматривает следующее:
[0106] Во-первых, вторая синхронизирующая головная часть "10" добавляется в заголовок первого блока данных (в частности, заголовок первого блока данных является первым двоичным битом среди последовательно вводимых двоичных битов) среди четырех входных блоков данных, то есть "10" добавляется до C0.
[0107] Во-вторых, среди четырех блоков данных существует один первый блок символов управления "C0", и C0 находится в положении первого блока данных среди четырех блоков данных, то есть C0 является блоком данных, введенным первым. В этом случае, 4-битовый код отображения положения блока символов управления "1000" генерируется согласно C0, где "1" в "1000" представляет, что первый символ управления является первым блоком данных среди четырех блоков данных, и три других блока данных являются блоками символов данных. Кроме того, "1000" задан в положении после второй синхронизирующей головной части "10" и до первого блока данных.
[0108] Затем 8-битовый первый блок символов управления "C0" среди блоков данных преобразуется в 4-битовый второй блок символов управления K0, где K0 представляет первый второй блок символов управления, и каждый символ K представляет 4-битовый двоичный код. Ниже описан конкретный процесс преобразования.
[0109] В таблице преобразования блока символов управления, показанной на фиг. 5, производится поиск согласно введенному первым блоку символов управления "C0", и соответствующий 4-битовый второй символ управления выводится в положении соответствующего блока данных. Например, "C0" является "000 11100", и 4-битовый второй блок символов управления "0000", полученный после преобразования, соответственно, выводится согласно результату поиска в таблице преобразования блока символов управления, показанной на фиг. 5. На фиг. 3, второй символ управления, полученный после преобразования, обозначен K0.
[0110] Кроме того, соответствие между первым блоком символов управления и вторым блоком символов управления, показанными на фиг. 5, может изменяться и не ограничивается соответствием, показанным в таблице, при условии, что 4-битовый второй блок символов управления, полученный после преобразования, способен уникально идентифицировать 8-битовый первый блок символов управления. Дело в том, что в настоящее время существует 12 типов первых блоков символов управления, и 4-битовый двоичный код может представлять 16 типов символов управления.
[0111] Наконец, блоки символов данных среди четырех блоков данных не обрабатываются и непосредственно отображаются в соответствующие положения блоков данных, которые нужно выводить. Окончательно выводимые 34-битовые блоки данных представляют собой "10 1000 K0D1D2D3", где "10" идентифицирует, что среди четырех входных блоков данных существует первый блок символов управления, "1000" идентифицирует, что существует один первый блок символов управления, и среди четырех блоков данных существует первый блок данных, "K0" является вторым блоком символов управления, полученным после преобразования 8-битового первого блока символов управления "C0", и "D1D2D3" являются тремя блоками символов.
[0112] Процесс преобразования можно дополнительно описать с использованием фиг. 6. Как показано на фиг. 6, входными блоками данных являются "C0D1D2D3"; после кодирования из 32 битов в 34 бита, вторая синхронизирующая головная часть "10" и код отображения положения блока символов управления "1000" добавляются до C0, первый символ управления "C0" преобразуется во второй символ управления "K0", и выходным кодированным потоком данных является "10 1000 K0D1D2D3".
[0113] Следует отметить, что если среди входных блоков данных существует только один блок символов управления, и все остальные являются блоками символов данных, обработка осуществляется наподобие того, как показано на фиг. 6. Если среди входных блоков данных существуют как блок символов управления, так и блок символов данных, и количество блоков символов управления равно, по меньшей мере, 2, после кодирования из 32 битов в 34 бита, путем вычисления можно получить, что количество битов выходных блоки данных меньше 34. Поэтому необходимо дополнительно определять, равно ли 34 количество битов, включенных в кодированный поток данных; и если количество битов, включенных в выходные обработанные блоки данных, или поток данных меньше 34, случайное число добавляется в хвостовую часть последнего блока данных среди выходных блоков данных или в выходной поток данных, пока количество битов выходных обработанных блоков данных не достигнет 34, где случайное число является случайно генерируемым двоичным кодом или любым двоичным кодом.
[0114] Ниже приведен пример для описания.
[0115] Со ссылкой на фиг. 3, фиг. 5 и фиг. 7, как показано на фиг. 3, если последовательно вводятся блоки данных "C0D1C2D3", вторая синхронизирующая головная часть SH "10" и код отображения положения блока символов управления "1010" последовательно добавляются в заголовок первого блока данных, введенного первым. Затем, путем поиска в таблице преобразования блока символов управления на фиг. 5, 8-битовый первый блок символов управления "C0" преобразуется в соответствующий 4-битовый второй блок символов управления "K0" (как показано на фиг. 5, если "C0" представляет собой "001 11100", после поиска в таблице преобразования символа управления, выходной второй блок символов управления "K0" представляет собой "0001", где "K0" в данном случае представляет 4-битовый второй блок символов управления), и 8-битовый первый блок символов управления "C2" преобразуется в соответствующий 4-битовый второй блок символов управления "K2". Блоки символов данных "D1" и "D3" не изменяются. После кодирования из 32 битов в 34 бита, выходные блоки данных представляют собой "10 1010 K0D1K2D3", как показано на фиг. 7. Путем вычисления получается, что выходные блоки данных имеют только 32 бита, и поэтому 4-битовое случайное число необходимо добавлять в хвостовую часть последнего блока данных, то есть 4-битовое двоичное случайное число случайным образом добавляется в положении "Rsvd". Оптимально, лучше постараться избегать использования случайного числа, состоящего из всех "0" или всех "1", можно использовать перемежающиеся "0" и "1", или заполнение случайным двоичным кодом.
[0116] На фиг. 8 показана конкретная блок-схема операций способа осуществления связи для оптической сетевой системы.
[0117] Этап S804: Принимать поток данных с первого уровня PMA на скорости линии, осуществлять последовательно-параллельное преобразование применительно к принятому потоку данных и последовательно выводить поток данных на скорости 10-битовых блоков данных каждый раз, где поток данных является потоком данных, подвергнутым 8-битовому/10-битовому кодированию.
[0118] Этап S806: Синхронизировать выходной поток данных.
[0119] Этап S808: Осуществлять 8-битовое/10-битовое декодирование на синхронизированном потоке данных.
[0120] Этап S810: Осуществляют кодирование из 32 битов в 34 бита применительно к потоку данных, подвергнутому 8-битовому/10-битовому декодированию.
[0121] Этап S812: Скремблировать поток данных, подвергнутый кодированию из 32 битов в 34 бита.
[0122] Этап S814: Осуществлять кодирование FEC на скремблированном потоке данных.
[0123] Этап S816: Осуществлять преобразование битовой ширины 34 бита/10 битов применительно к потоку данных, подвергнутому кодированию FEC.
[0124] Этап S818: Отправить поток данных, подвергнутый преобразованию битовой ширины, на второй PMA на скорости линии, и осуществлять параллельно-последовательное преобразование.
[0125] Этап S820: Отправить поток данных, подвергнутый параллельно-последовательному преобразованию, на физическую линию на скорости линии через PMD.
[0126] На фиг. 9 показана схема конкретного кодирования вновь добавленного кодового блока. Ниже приведено подробное описание этапов S810–S818:
[0127] этап S900: принять поток данных, подвергнутый 8-битовому/10-битовому декодированию, затем принять четыре 8-битовых двоичных кода и вывести "D0D1D2D3", где любая буква D представляет 8-битовый блок символов данных, поток данных включает в себя четыре блока данных, и все четыре входных блоков данных являются 8-битовыми блоками символов данных; добавить, согласно правилу кодирования, первую синхронизирующую головную часть SH, например "01" (при условии, что значение первой синхронизирующей головной части можно отличить от значения второй синхронизирующей головной части, и первая синхронизирующая головная часть и вторая синхронизирующая головная часть идентифицируются отдельно), до первого блока данных "D0", то есть до первого бита "D0", при этом первая синхронизирующая головная часть идентифицирует, что поток данных является всеми блоками символов данных; и вывести "10 D0D1D2D3".
[0128] S902: Скремблировать выходной 34-битовый "10 D0D1D2D3", где блоки данных за исключением первой синхронизирующей головной части или второй синхронизирующей головной части скремблируются, например, первая синхронизирующая головная часть "10" не скремблируется, и скремблируются только блоки данных "D0D1D2D3", первая синхронизирующая головная часть "10" добавляется в заголовок первого блока данных среди скремблированных блоков данных в ходе вывода, и окончательно выводимый поток данных представляет собой "10 S0S1S2S3".
[0129] S904. Непрерывно принимать пятьдесят один 34-битовый скремблированный блок данных, и заполнять заголовок первого 34-битового скремблированного блока данных 10 битами "0", то есть "0000000000", для формирования 218-байтового потока данных.
[0130] S906. Осуществить кодирование Рида-Соломона (Reed-Solomon, RS) (250-байтов, 218-байтов) применительно ко входному 218-байтовому потоку данных, и вывести 250-байтовый поток данных. В частности, восемь 32-битовых блоков четности добавляются в хвостовую часть пятидесяти одного 34-битового блока данных. С предварительным заполнением 10 битов, выводятся данные 2000 битов, то есть 250 байтов. Кодирование RS (250-байтов, 218-байтов) является разновидностью кодирования FEC, и также можно выбрать другую схему кодирования FEC. Однако выбор кодирования RS (250-байтов, 218-байтов) являются здесь оптимальным вариантом осуществления. Кроме того, из процесса формирования можно видеть, что выходные данные 2000 битов, то есть 250 байтов, включает в себя: пятьдесят один 34-битовый блок данных, восемь 32-битовых блоков четности и десять "0", заполненных в ходе кодирования, где пятьдесят один 34-битовый блок данных образуют данные полезной нагрузки.
[0131] S908. Удалить 10 заполненных битов из выходных 250 байтов, добавить один 34-битовый блок данных в заголовок выходных данных в качестве разделителя, и добавить 2-битовое случайное число (или любой двоичный код) в заголовок любого из восьми 32-битовых блоков четности для формирования восьми 34-битовых блоков четности, где окончательно формируется шестьдесят 34-битовых блоков данных, то есть всего 2040 битов. Из описанного процесса формирования можно видеть, что шестьдесят 34-битовых блоков данных включают в себя: один 34-битовый разделитель, пятьдесят один 34-битовый блок данных в качестве данных полезной нагрузки, и восемь 34-битовых блоков четности.
[0132] S910. Осуществлять преобразование битовой ширины из 34-битового/10-битового на шестидесяти 34-битовых потоков данных, и выводить потоки данных, подвергнутые преобразованию битовой ширины, в частности, осуществлять преобразование битовой ширины на каждом из 34-битовых блоков данных, то есть преобразовывать шестьдесят 34-битовых потоков данных в двести четыре 10-битовых потока данных, и выводить потоки данных.
[0133] Этот вариант осуществления настоящего изобретения предусматривает способ осуществления связи для оптической сетевой системы. Способ осуществления связи может применяться в системе GE или системе WDMPON, для разрешения проблемы высоких системных издержек и невозможности обнаружения линии, обусловленной существующей схемой кодирования оптической сетевой системы. Применение новой схемы кодирования без изменения скорости линии снижает системные издержки и реализует обнаружение линии, что легко реализовать и позволяет значительно улучшить различные эксплуатационные показатели системы.
[0134] Как показано на фиг. 10, вариант осуществления настоящего изобретения дополнительно предусматривает другой способ осуществления связи для оптической сетевой системы.
[0135] Этап S1002: Принимать поток данных с уровня PMD на скорости линии, где поток данных является потоком данных, подвергнутым кодированию из 32 битов в 34 бита.
[0136] Этап S1004: Осуществлять преобразование битовой ширины 10 битов/34 битов применительно к принятому потоку данных.
[0137] Этап S1006: Осуществлять декодирование с прямым исправлением ошибок применительно к потоку данных, подвергнутому преобразованию битовой ширины.
[0138] Этап S1008: Осуществлять декодирование из 32 битов в 34 бита применительно к потоку данных, подвергнутому декодированию с прямым исправлением ошибок.
[0139] Этап S1010: Осуществлять 8-битовое/10-битовое кодирование применительно к потоку данных, подвергнутому декодированию из 32 битов в 34 бита.
[0140] Этап S1012: Отправить поток данных, подвергнутый 8-битовому/10-битовому кодированию, на уровень PMA.
[0141] В необязательном порядке, до этапа S1004, способ дополнительно включает в себя: синхронизацию принятого потока данных.
[0142] В необязательном порядке, до этапа S1008, способ дополнительно включает в себя: дескремблирование потока данных за исключением первой синхронизирующей головной части или второй синхронизирующей головной части в потоке данных, подвергнутому декодированию с прямым исправлением ошибок.
[0143] Дополнительно, до этапа S1008, способ дополнительно включает в себя:
синтаксический анализ потока данных, подвергнутого декодированию с прямым исправлением ошибок, и вывод 51 блока данных, где любой из блоков данных является вторым блоком символов управления или блоком символов данных, любой второй блок символов управления является 4-битовым двоичным кодом, и любой блок символов данных является 8-битовым двоичным кодом;
синтаксический анализ любого из блоков данных и получение синхронизирующей головной части любого из блоков данных, где синхронизирующая головная часть включает в себя: первую синхронизирующую головную часть или вторую синхронизирующую головную часть, первая синхронизирующая головная часть включает в себя 2-битовый первый идентификатор, первый идентификатор используется для идентификации, что все блоки данных являются блоками символов данных, вторая синхронизирующая головная часть включает в себя 2-битовый второй идентификатор, и второй идентификатор используется для идентификации, что среди блоков данных существует, по меньшей мере, один первый блок символов управления; и
определение, является ли синхронизирующая головная часть любого из блоков данных первой синхронизирующей головной частью или второй синхронизирующей головной частью.
[0144] Дополнительно, если синхронизирующая головная часть является первой синхронизирующей головной частью, первая синхронизирующая головная часть удаляется, и блоки данных, откуда удалена первая синхронизирующая головная часть, выводятся.
[0145] Дополнительно, если синхронизирующая головная часть является второй синхронизирующей головной частью, блоки данных синтаксически анализируются, и получается 4-битовый код отображения положения блока символов управления;
количество вторых блоков символов управления среди блоков данных и положение второго блока символов управления среди блоков данных получаются согласно коду отображения положения блока символов управления;
второй блок символов управления среди блоков данных, соответственно, преобразуется в 8-битовый первый блок символов управления согласно количеству вторых блоков символов управления и положению второго блока символов управления среди блоков данных;
вторая синхронизирующая головная часть и код отображения положения блока символов управления удаляются из блоков данных, где код отображения положения блока символов управления располагается после второй синхронизирующей головной части и в непосредственной близости ко второй синхронизирующей головной части; и;
выводятся обработанные блоки данных, где обработанные блоки данных включают в себя: первый блок символов управления и/или блок символов данных, и любой первый блок символов управления или любой блок символов данных является 8-битовым двоичным кодом.
[0146] Дополнительно, если принятые блоки данных дополнительно включают в себя, по меньшей мере, один блок символов данных, не осуществляется никакой обработки на блоке символов данных среди блоков данных, и блок символов данных остается неизменным; и обработанные блоки данных выводятся, где обработанные блоки данных включают в себя: первый символ управления и блок символов данных.
[0147] В частности, на фиг. 11 показан процесс декодирования потока данных, принятого от PMD. На Фиг. 11 показана схема конкретного кодирования декодирования из 32 битов в 34 бита. Согласно фиг. 11, процесс декодирования включает в себя:
[0148] этап S1102: принять поток данных от PMD, где поток данных является потоком данных, подвергнутым кодированию из 32 битов в 34 бита.
[0149] этап S1104: осуществлять параллельно-последовательное преобразование применительно к принятому потоку данных, каждый раз принимать 10-битовый поток данных, и осуществлять обработку синхронизации применительно к принятому потоку данных.
[0150] этап S1106: осуществлять преобразование битовой ширины из 10-битовой в 34-битовую применительно к потоку данных, подвергнутому обработке синхронизации, чтобы каждый раз вводить 34-битовый поток данных.
[0151] этап S1108: после приема шестидесяти 34-битовых блоков данных подряд, осуществлять декодирование FEC на шестидесяти 34-битовых блоков данных, и выводить блоки данных, подвергнутые декодированию FEC.
[0152] Далее описан конкретный процесс декодирования FEC:
[0153] Шестьдесят входных 34-битовых блоков данных включают в себя: один 34-битовый разделитель, пятьдесят один 34-битовый блок данных (пятьдесят один 34-битовый блок данных образуют данные полезной нагрузки), и восемь 34-битовых блоков четности.
[0154] Первый блок данных среди шестидесяти входных 34-битовых блоков данных удаляется, где первый блок данных является 34-битовым разделителем; 10 битов "0", то есть "0000000000" добавляется в первого блока данных; затем последние восемь 34-битовых блоков четности преобразуются в восемь 32-битовых блоков четности (два бита, введенные первыми удаляются из каждого из 34-битовых блоков четности, где два бита заполнены случайным числом или любым двоичным кодом); и выводятся "0000000000 + пятьдесят один 34-битовый блок данных + восемь 32-битовых блоков четности". На выходных блоках данных осуществляется декодирование RS (250-байтов, 218-байтов), и выводятся пятьдесят один 34-битовый блок данных, подвергнутые декодированию RS. Затем пятьдесят один 34-битовый блок данных разделяются, и обработка осуществляется на основании того, что каждые 34 бита являются одним блоком данных. Любой из разделенных 34-битовых блоков данных синтаксически анализируется, и после синтаксического анализа получается, что 2-битовая синхронизирующая головная часть SH в заголовке блока данных равна "01". 32-битовый блок данных, например, "01 SOS1S2S3" на фиг. 11, полученный после удаления 2-битовой синхронизирующей головной части, дескремблируется, и выводится 32-битовый дескремблированный блок данных, например, "D0D1D2D3" на фиг. 11. Синхронизирующая головная часть добавляется в заголовок первого блока данных D0 32-битового дескремблированного блока данных "D0D1D2D3", добавляется блок данных "01 D0D1D2D3", полученный после вывода синхронизирующей головной части, декодирование из 32 битов в 34 бита осуществляется на выходных данных, и выводятся данные "D0D1D2D3", полученные после декодирования из 32 битов в 34 бита. Наконец, 8-битовое/10-битовое кодирование осуществляется на данных "D0D1D2D3", полученных после декодирования из 32 битов в 34 бита, и выводится блок данных, полученный после 8-битового/10-битового кодирования.
[0155] Правило декодирования является процессом, обратным процессу кодирования из 32 битов в 34 бита, и его детали изложены ниже.
[0156] Пример 1: фиг. 4 используется в порядке примера. Входной 34-битовый поток данных синтаксически анализируется, и два бита, введенные первыми во входной поток данных, определяются, где два бита являются синхронизирующей головной частью. Синхронизирующая головная часть включает в себя: первую синхронизирующую головную часть или вторую синхронизирующую головную часть; первая синхронизирующая головная часть включает в себя 2-битовый первый идентификатор, и первый идентификатор используется для идентификации, что все входные блоки данных являются блоками символов данных; и вторая синхронизирующая головная часть включает в себя 2-битовый второй идентификатор, и второй идентификатор используется для идентификации, что среди входных блоков данных существует, по меньшей мере, один второй блок символов управления.
[0157] Если после синтаксического анализа получается, что синхронизирующая головная часть является "01", принимается решение, что синхронизирующая головная часть является первым идентификатором, то есть все входные блоки данных являются блоками символов данных (заранее определено, что первый идентификатор "01" идентифицирует, что все блоки данных являются блоками символов данных, и "10" идентифицирует, что среди блоков данных существует, по меньшей мере, один второй блок символов управления).
[0158] Дополнительно, первая синхронизирующая головная часть "01" удаляется, оставшиеся четыре блока символов данных выводятся непосредственно без обработки, и окончательно выводимые блоки данных являются 32-битовым "D0D1D2D3".
[0159] Пример 2: фиг. 6 используется в порядке примера. Входной 34-битовый поток данных синтаксически анализируется, и получается значение синхронизирующей головной части потока данных. Если значение SH равно "10", устанавливаться, согласно заранее заданным значениям первого идентификатора и второго идентификатора, что, во входном потоке данных существует, по меньшей мере, один второй блок символов управления, и синхронизирующая головная часть является второй синхронизирующей головной частью.
[0160] Дополнительно, синтаксически анализируются четыре бита после второй синхронизирующей головной части "10". Если четыре бита после второй синхронизирующей головной части являются кодом отображения положения блока символов управления, например, "1000", можно установить, согласно "1000", что первый блок данных среди блоков данных после кода отображения положения блока символов управления является вторым блоком символов управления, и оставшиеся три блока данных являются блоками символов данных.
[0161] Дополнительно, блок данных дополнительно синтаксически анализируется согласно синтаксическому анализу. Если после синтаксического анализа получается, что входной поток данных является "10 1000 K0D1D2D3", дополнительно синтаксически анализируется "K0". Производится поиск в таблице преобразования блока символов управления, показанной на фиг. 5, вводится 4-битовый второй блок символов управления, после осуществления поиска в таблице выводится 8-битовый первый блок символов управления "C0", и оставшиеся три блока символов данных не преобразуются. В этом случае, выводятся четыре 8-битовых блоков данных "C0D1D2D3", полученных после преобразования, всего 32 бита.
[0162] Пример 3: фиг. 7 используется в порядке примера. Входной 34-битовый поток данных синтаксически анализируется, получается значение синхронизирующей головной части потока данных, и предполагается, что значение SH равно "10".
[0163] Дополнительно, синтаксически анализируются четыре бита после второй синхронизирующей головной части "10". Если четыре бита после второй синхронизирующей головной части являются кодом отображения положения блока символов управления, например, "1010", можно установить, согласно "1010", что первый блок данных среди блоков данных после кода отображения положения блока символов управления является вторым блоков символов управления, третий блок данных также является вторым блоком символов управления, второй блок данных является блоком символов данных, и четвертый блок данных является блоком символов данных.
[0164] Дополнительно, устанавливается, согласно коду отображения положения блока символов управления, что во входном 34-битовом потоке данных существуют, по меньшей мере, два блока символов управления. В этом случае, двоичный код, случайным образом заполненный в последних четырех битах во входном потоке данных, устанавливаться согласно правилу кодирования из 32 битов в 34 бита (2-битовый вторая синхронизирующая головная часть + 4-битовый код отображения положения блока символов управления + 4-битовый второй блок символов управления + 8-битовый блок символов данных + 4-битовый второй блок символов управления + 8-битовый блок символов данных = 30 битов, и оставшиеся четыре бита являются случайным двоичным кодом заполнения). Здесь, на основе анализа, двоичный код, случайным образом заполненный в последних четырех битах блоков данных, можно непосредственно удалять, или последний случайный двоичный код заполнения можно дополнительно не обрабатывать. Дело в том, что после преобразования 4-битовых вторых блоков символов управления в 8-битовые первые блоки символов управления путем поиска в таблице, случайный двоичный код заполнения автоматически экранируется, и первый символ управления, полученный после преобразования, и символ данных непосредственно выводятся.
[0165] Кроме того, первый блок данных и третий блок данных дополнительно синтаксически анализируются. Если после синтаксического анализа получается, что входной поток данных является "10 1010 K0D1K2D3", дополнительно синтаксически анализируются "K0" и "K2". Производится поиск в таблице преобразования блока символов управления, показанной на фиг. 5, вводятся 4-битовые вторые блоки символов управления, и 8-битовые первые блоки символов управления "C0" и "C2" отдельно выводятся путем поиска в таблице. Второй блок данных и четвертый блок данных являются блоками символов данных и не преобразуются; четыре 8-битовых блока данных "C0D1D2D3", полученные после преобразования, окончательно выводятся, что всего составляет 32 бита. Кроме того, количество вторых блоков символов управления среди входных блоков данных равно, по меньшей мере, двум, и поэтому последние несколько битов во входных блоках данных являются случайным двоичным кодом заполнения, что позволяет гарантировать, что входные блоки данных имеют 34 бита. В ходе декодирования из 32 битов в 34 бита, случайный двоичный код заполнения можно игнорировать, поскольку случайный двоичный код заполнения экранируется после преобразования 4-битовых вторых блоков символов управления в 8-битовые первые блоки символов управления путем поиска в таблице преобразования блока символов управления.
[0166] Этот вариант осуществления настоящего изобретения предусматривает другой способ осуществления связи для оптической сетевой системы. Способ осуществления связи может применяться в системе GE или системе WDMPON, для разрешения проблемы высоких системных издержек и невозможности обнаружения линии вследствие существующей схемы декодирования оптической сетевой системы. Применение новой схемы декодирования без изменения скорости линии снижает системные издержки и реализует обнаружение линии, что легко реализовать и позволяет значительно улучшить различные эксплуатационные показатели системы.
[0167] Вариант осуществления настоящего изобретения дополнительно предусматривает оптическое сетевое устройство, и, как показано на фиг. 12, оптическое сетевое устройство включает в себя:
первый модуль 1200 интерфейса, выполненный с возможностью приема потока данных из уровня присоединения физического носителя на скорости линии, где поток данных является потоком данных, подвергнутым 8-битовому/10-битовому кодированию, и осуществления последовательно-параллельного преобразования применительно к принятому потоку данных;
8-битовый/10-битовый декодер 1204, выполненный с возможностью осуществления 8-битового/10-битового декодирования применительно к принятому потоку данных и вывода потока данных, подвергнутого 8-битовому/10-битовому декодированию;
кодер 1206 из 32 битов в 34 бита, выполненный с возможностью осуществления кодирования из 32 битов в 34 бита применительно к выходному потоку данных, подвергнутому 8-битовому/10-битовому декодированию, и вывода потока данных, подвергнутого кодированию из 32 битов в 34 бита;
кодер 1208 с прямым исправлением ошибок, выполненный с возможностью осуществления кодирования с прямым исправлением ошибок применительно к выходному потоку данных, подвергнутому кодированию из 32 битов в 34 бита, и вывода потока данных, подвергнутого кодированию с прямым исправлением ошибок;
первый преобразователь 1210 битовой ширины, выполненный с возможностью осуществления преобразования битовой ширины 34 бита/10 битов применительно к выходному потоку данных, подвергнутому кодированию с прямым исправлением ошибок; и
второй модуль 1212 интерфейса, выполненный с возможностью отправки потока данных, подвергнутого преобразованию битовой ширины, в уровень, зависящий от физического носителя, на скорости линии.
[0168] Оптическое сетевое устройство дополнительно включает в себя:
первый модуль 1202 синхронизации, выполненный с возможностью синхронизации потока данных, подвергнутого 8-битовому/10-битовому кодированию.
[0169] Оптическое сетевое устройство дополнительно включает в себя:
скремблер, выполненный с возможностью скремблирования потока данных за исключением первой синхронизирующей головной части или второй синхронизирующей головной части в потоке данных, подвергнутом кодированию из 32 битов в 34 бита. Скремблер не помечен на фиг. 12. Скремблер может быть независимым устройством, находящимся между 32-битовым/34-битовым кодером 1206 и кодером 1208 с прямым исправлением ошибок; или скремблер может интегрироваться в 32-битовый/34-битовый кодер 1206.
[0170] Дополнительно, как показано на фиг. 13, внутренний состав кодера из 32 битов в 34 бита (то есть 32-битового/34-битового кодера) 1206 в оптическом сетевом устройстве в частности, включает в себя:
первый модуль 1300 приема, выполненный с возможностью последовательно и непрерывно принимать поток данных, подвергнутый 8-битовому/10-битовому декодированию, для формирования четырех блоков данных, где любой из блоков данных является первым блоком символов управления или блоком символов данных, и любой первый блок символов управления или любой блок символов данных является 8-битовым двоичным кодом; и
первый модуль 1302 определения, выполненный с возможностью определения, существует ли первый блок символов управления среди четырех блоков данных.
[0171] Кодер из 32 битов в 34 бита дополнительно включает в себя:
первый модуль 1304 обработки, выполненный с возможностью: если среди четырех блоков данных не существует первых блоков символов управления, добавлять первую синхронизирующую головную часть в заголовок первого блока данных среди четырех блоков данных, и выводить блоки данных, в которые добавлена первая синхронизирующая головная часть, где первый блок данных является 8-битовым двоичным кодом, введенным первым, первая синхронизирующая головная часть включает в себя 2-битовый первый идентификатор, и первый идентификатор используется для идентификации, что все блоки данных являются блоками символов данных.
[0172] Кодер 1206 из 32 битов в 34 бита дополнительно включает в себя второй модуль 1306 обработки, где второй модуль 1306 обработки в частности, включает в себя:
модуль 1308 генерации синхронизирующей головной части, выполненный с возможностью; если среди четырех блоков данных существует, по меньшей мере, один первый блок символов управления, добавлять вторую синхронизирующую головную часть в заголовок первого блока данных среди четырех блоков данных, где первый блок данных является 8-битовым двоичным кодом, введенным первым, вторая синхронизирующая головная часть включает в себя 2-битовый второй идентификатор, и второй идентификатор используется для идентификации, что среди блоков данных существует, по меньшей мере, один первый блок символов управления;
модуль 1310 генерации кода отображения, выполненный с возможностью генерации, согласно количеству первых блоков символов управления среди четырех блоков данных и положению первого блока управления среди блоков данных, 4-битового кода отображения положения блока символов управления, и установления кода отображения положения блока символов управления, в положении после второй синхронизирующей головной части и в непосредственной близости ко второй синхронизирующей головной части;
модуль 1312 преобразования первого блока символов управления, выполненный с возможностью, соответственно, преобразовывать первый блок символов управления среди четырех блоков данных в 4-битовый второй блок символов управления; и
первый модуль 1314 вывода, выполненный с возможностью вывода обработанных блоков данных, где обработанные блоки данных включают в себя вторую синхронизирующую головную часть, код отображения положения блока символов управления и второй блок символов управления, полученный после преобразования, или обработанные блоки данных включают в себя вторую синхронизирующую головную часть, код отображения положения блока символов управления, второй блок символов управления, полученный после преобразования, и блок символов данных.
[0173] Ниже описан конкретный принцип работы кодера из 32 битов в 34 бита:
[0174] Детали представлены на фиг. 3. Вводятся четыре блока данных C0D1D2D3, где буква C представляет 8-битовый первый блок символов управления, и D представляет 8-битовый блок символов данных. В этом случае, среди четырех входных блоков данных существуют один первый блок символов управления C0 и три блока символов данных D1, D2 и D3. Ниже описан конкретный процесс кодирования из 32 битов в 34 бита применительно к потоку данных, включающему в себя, по меньшей мере, один символ управления, во входном потоке данных:
[0175] Во-первых, вторая синхронизирующая головная часть "10" добавляется в заголовок первого блока данных (в частности, заголовок первого блока данных является непрерывно вводимым первым двоичным битом) среди четырех входных блоков данных, то есть "10" добавляется до C0.
[0176] Во-вторых, среди четырех блоков данных существует один первый блок символов управления "C0", и C0 находится в положении первого блока данных среди четырех блоков данных, то есть C0 является блоком данных, введенным первым. В этом случае, 4-битовый код отображения положения блока символов управления "1000" генерируется согласно C0, где "1" в "1000" представляет, что первый символ управления является первым блоком данных среди четырех блоков данных, и три других блока данных являются блоками символов данных. Кроме того, "1000" задан в положении после второй синхронизирующей головной части "10" и до первого блока данных.
[0177] Затем 8-битовый первый блок символов управления "C0" среди блоков данных преобразуется в 4-битовый второй блок символов управления K0, где K0 представляет первый второй блок символов управления, и каждый символ K представляет 4-битовый двоичный код. Ниже описан конкретный процесс преобразования:
[0178] Производится поиск в таблице преобразования блока символов управления, показанной на фиг. 5 согласно введенному первым блоку символов управления "C0", и соответствующий 4-битовый второй символ управления выводится в положении соответствующего блока данных. Например, "C0" является "000 11100", и 4-битовый второй блок символов управления "0000", полученный после преобразования, соответственно выводится путем поиска в таблице преобразования блока символов управления показанный на фиг. 5. На фиг. 3, второй символ управления, полученный после преобразования, обозначен K0.
[0179] Кроме того, соответствие между первым блоком символов управления и вторым блоком символов управления, показанными на фиг. 5, может изменяться и не ограничивается соответствием, показанным в таблице, при условии, что 4-битовый второй блок символов управления, полученный после преобразования, способен уникально идентифицировать 8-битовый первый блок символов управления. Дело в том, что в настоящее время существует 12 типов первых блоков символов управления, и 4-битовый двоичный код может представлять 16 типов символов управления.
[0180] Наконец, блоки символов данных среди четырех блоков данных не обрабатываются и непосредственно отображаются в соответствующие положения блоков данных, которые нужно выводить. Окончательно выводимые 34-битовые блоки данных представляют собой "10 1000 K0D1D2D3", где "10" идентифицирует, что среди четырех входных блоков данных существует первый блок символов управления, "1000" идентифицирует, что существует один первый блок символов управления, и среди четырех блоков данных существует первый блок данных, "K0" является вторым блоком символов управления, полученным после преобразования 8-битового первого блока символов управления "C0", и "D1D2D3" являются тремя блоками символов.
[0181] Процесс преобразования можно дополнительно описать с использованием фиг. 6. Как показано на фиг. 6, входными блоками данных являются "C0D1D2D3". После кодирования из 32 битов в 34 бита, вторая синхронизирующая головная часть SH "10" и код отображения положения блока символов управления "1000" добавляются до C0, первый символ управления "C0" преобразуется во второй символ управления "K0", и выходным кодированным потоком данных является "10 1000 K0D1D2D3".
[0182] Следует отметить, что если среди входных блоков данных существует только один блок символов управления, и все остальные являются блоками символов данных, обработка осуществляется наподобие того, как показано на фиг. 6. Если среди входных блоков данных существуют как блок символов управления, так и блок символов данных, и количество блоков символов управления равно, по меньшей мере, 2, после кодирования из 32 битов в 34 бита, путем вычисления можно получить, что количество битов выходных блоки данных меньше 34. Поэтому необходимо дополнительно определять, равно ли 34 количество битов, включенных в кодированный поток данных; и если количество битов, включенных в выходные обработанные блоки данных, или поток данных меньше 34, случайное число добавляется в хвостовую часть последнего блока данных среди выходных блоков данных или в выходной поток данных, пока количество битов выходных обработанных блоков данных не достигнет 34, где случайное число является случайно генерируемым двоичным кодом или любым двоичным кодом.
[0183] Согласно введению в функцию каждого модуля в оптическом сетевом устройстве, оптическое сетевое устройство, предусмотренное в этом варианте осуществления настоящего изобретения, решает проблему высоких системных издержек и невозможности обнаружения линии, обусловленной существующей схемой кодирования оптической сетевой системы. Применение новой схемы кодирования без изменения скорости линии снижает системные издержки и реализует обнаружение линии, что легко реализовать и позволяет значительно улучшить различные эксплуатационные показатели системы.
[0184] Вариант осуществления настоящего изобретения дополнительно предусматривает другое оптическое сетевое устройство. Детали представлены на фиг. 14.
[0185] Согласно фиг. 14, другое оптическое сетевое устройство может включать в себя:
третий модуль 1400 интерфейса, выполненный с возможностью приема поток данных из уровня, зависящего от физического носителя, на скорости линии, где поток данных является потоком данных, подвергнутым кодированию из 32 битов в 34 бита;
второй преобразователь 1404 битовой ширины, выполненный с возможностью осуществления преобразования битовой ширины 10 битов/34 битов применительно к принятому потоку данных;
декодер 1406 с прямым исправлением ошибок, выполненный с возможностью осуществления декодирования с прямым исправлением ошибок применительно к потоку данных, подвергнутому преобразованию битовой ширины;
декодер 1408 из 32 битов в 34 бита, выполненный с возможностью осуществления декодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому декодированию с прямым исправлением ошибок;
8-битовый/10-битовый кодер 1410, выполненный с возможностью осуществления 8-битового/10-битового кодирования применительно к потоку данных, подвергнутому декодированию из 32 битов в 34 бита; и
четвертый модуль 1412 интерфейса, выполненный с возможностью отправки потока данных, подвергнутого 8-битовому/10-битовому кодированию, на уровень присоединения физического носителя.
[0186] Дополнительно, оптическое сетевое устройство дополнительно включает в себя:
второй модуль 1402 синхронизации, выполненный с возможностью синхронизации принятого потока данных.
[0187] Дополнительно, оптическое сетевое устройство дополнительно включает в себя:
дескремблер, выполненный с возможностью дексремблирования потока данных за исключением первой синхронизирующей головной части или второй синхронизирующей головной части в потоке данных, подвергнутому декодированию с прямым исправлением ошибок. Дескремблер не помечен на фиг. 14. Скремблер может быть независимым устройством, находящимся между 32-битовым/34-битовым декодером 1408 и декодером 1406 с прямым исправлением ошибок; или скремблер может интегрироваться в 32-битовый/34-битовый декодер 1408.
[0188] В частности, как показано на фиг. 15, структура внутреннего состава 2-битового/34-битового декодера 1408 (то есть декодера 1408 из 32 битов в 34 бита) включает в себя:
первый модуль 1500 синтаксического анализа, выполненный с возможностью синтаксического анализа потока данных, подвергнутого декодированию с прямым исправлением ошибок, и вывода 51 блока данных, где любой из блоков данных является вторым блоком символов управления или блоком символов данных, любой второй блок символов управления является 4-битовым двоичным кодом, и любой блок символов данных является 8-битовым двоичным кодом;
второй модуль 1502 синтаксического анализа, выполненный с возможностью синтаксического анализа любого из блоков данных, и получения синхронизирующей головной части любого из блоков данных, где синхронизирующая головная часть включает в себя: первую синхронизирующую головную часть или вторую синхронизирующую головную часть, первая синхронизирующая головная часть включает в себя 2-битовый первый идентификатор, первый идентификатор используется для идентификации, что все блоки данных являются блоками символов данных, вторая синхронизирующая головная часть включает в себя 2-битовый второй идентификатор, и второй идентификатор используется для идентификации, что среди блоков данных существует, по меньшей мере, один второй блок символов управления; и
второй модуль 1504 определения, выполненный с возможностью определения, является ли синхронизирующая головная часть любого из блоков данных первой синхронизирующей головной частью или второй синхронизирующей головной частью.
[0189] Дополнительно, декодер из 32 битов в 34 бита дополнительно включает в себя:
третий модуль 1506 обработки, выполненный с возможностью: если синхронизирующая головная часть является первой синхронизирующей головной частью, удаления первой синхронизирующей головной части, и вывода блоков данных, откуда удалена первая синхронизирующая головная часть.
[0190] Дополнительно, декодер из 32 битов в 34 бита дополнительно включает в себя четвертый модуль 1508 обработки, где четвертый модуль 1508 обработки в частности, включает в себя:
модуль 1510 синтаксического анализа кода отображения, выполненный с возможностью: если синхронизирующая головная часть является второй синхронизирующей головной частью, синтаксического анализа блоков данных, и получения 4-битового кода отображения положения блока символов управления;
модуль 1512 преобразования второго символа управления, выполненный с возможностью получения количества вторых блоков символов управления среди блоков данных и положения второго блока символов управления среди блоков данных согласно коду отображения положения блока символов управления; и, соответственно, преобразования второго блока символов управления среди блоков данных в 8-битовый первый блок символов управления согласно количеству вторых блоков символов управления и положению второго блока символов управления среди блоков данных;
модуль 1514 удаления синхронизирующей головной части, выполненный с возможностью удаления второй синхронизирующей головной части и кода отображения положения блока символов управления из блоков данных, где код отображения положения блока символов управления располагается после второй синхронизирующей головной части и в непосредственной близости ко второй синхронизирующей головной части; и
второй модуль 1516 вывода, выполненный с возможностью вывода обработанных блоков данных, где обработанные блоки данных включают в себя: первый блок символов управления и/или блок символов данных, и любой первый блок символов управления или любой блок символов данных является 8-битовым двоичным кодом.
[0191] Дополнительно, второй модуль 1516 вывода в частности, выполнен с возможностью: если блоки данных дополнительно включают в себя, по меньшей мере, один блок символов данных, не осуществлять обработку на блоке символов данных среди блоков данных, и оставлять блок символов данных; и выводить обработанные блоки данных, где обработанные блоки данных включают в себя: первый символ управления и блок символов данных.
[0192] Ниже описан процесс, обратный процессу кодирования из 32 битов в 34 бита, то есть, в частности, процесс декодирования из 32 битов в 34 бита:
[0193] Пример 1: фиг. 4 используется в порядке примера. Входной 34-битовый поток данных синтаксически анализируется, и два бита, введенные первыми во входной поток данных, определяются, где два бита являются синхронизирующей головной частью. Синхронизирующая головная часть включает в себя: первую синхронизирующую головную часть или вторую синхронизирующую головную часть; первая синхронизирующая головная часть включает в себя 2-битовый первый идентификатор, и первый идентификатор используется для идентификации, что все входные блоки данных являются блоками символов данных; и вторая синхронизирующая головная часть включает в себя 2-битовый второй идентификатор, и второй идентификатор используется для идентификации, что среди входных блоков данных существует, по меньшей мере, один второй блок символов управления.
[0194] Если после синтаксического анализа получается, что синхронизирующая головная часть является "01", принимается решение, что синхронизирующая головная часть является первым идентификатором, то есть все входные блоки данных являются блоками символов данных (заранее определено, что первый идентификатор "01" идентифицирует, что все блоки данных являются блоками символов данных, и "10" идентифицирует, что среди блоков данных существует, по меньшей мере, один второй блок символов управления).
[0195] Дополнительно, первая синхронизирующая головная часть "01" удаляется, оставшиеся четыре блока символов данных выводятся непосредственно без обработки, и окончательно выводимые блоки данных являются 32-битовым "D0D1D2D3".
[0196] Пример 2: фиг. 6 используется в порядке примера. Входной 34-битовый поток данных синтаксически анализируется, и получается значение синхронизирующей головной части потока данных. Если значение SH равно "10", устанавливаться, согласно заранее заданным значениям первого идентификатора и второго идентификатора, что, во входном потоке данных существует, по меньшей мере, один второй блок символов управления, и синхронизирующая головная часть является второй синхронизирующей головной частью.
[0197] Дополнительно, синтаксически анализируются четыре бита после второй синхронизирующей головной части "10". Если четыре бита после второй синхронизирующей головной части являются кодом отображения положения блока символов управления, например, "1000", можно установить, согласно "1000", что первый блок данных среди блоков данных после кода отображения положения блока символов управления является вторым блоком символов управления, и оставшиеся три блока данных являются блоками символов данных.
[0198] Дополнительно, блок данных дополнительно синтаксически анализируется согласно синтаксическому анализу. Если после синтаксического анализа получается, что входной поток данных является "10 1000 K0D1D2D3", дополнительно синтаксически анализируется "K0". Производится поиск в таблице преобразования блока символов управления, показанной на фиг. 5, вводится 4-битовый второй блок символов управления, после осуществления поиска в таблице выводится 8-битовый первый блок символов управления "C0", и оставшиеся три блока символов данных не преобразуются. В этом случае, выводятся четыре 8-битовых блоков данных "C0D1D2D3", полученных после преобразования, всего 32 бита.
[0199] Пример 3: фиг. 7 используется в порядке примера. Входной 34-битовый поток данных синтаксически анализируется, получается значение синхронизирующей головной части потока данных, и предполагается, что значение SH равно "10".
[0200] Дополнительно, синтаксически анализируются четыре бита после второй синхронизирующей головной части "10". Если четыре бита после второй синхронизирующей головной части являются кодом отображения положения блока символов управления, например, "1010", можно установить, согласно "1010", что первый блок данных среди блоков данных после кода отображения положения блока символов управления является вторым блоков символов управления, третий блок данных также является вторым блоком символов управления, второй блок данных является блоком символов данных, и четвертый блок данных является блоком символов данных.
[0201] Дополнительно, устанавливается, согласно коду отображения положения блока символов управления, что во входном 34-битовом потоке данных существуют, по меньшей мере, два блока символов управления. В этом случае, двоичный код, случайным образом заполненный в последних четырех битах во входном потоке данных, устанавливаться согласно правилу кодирования из 32 битов в 34 бита (2-битовый вторая синхронизирующая головная часть + 4-битовый код отображения положения блока символов управления + 4-битовый второй блок символов управления + 8-битовый блок символов данных + 4-битовый второй блок символов управления + 8-битовый блок символов данных = 30 битов, и оставшиеся четыре бита являются случайным двоичным кодом заполнения). Здесь, на основе анализа, двоичный код, случайным образом заполненный в последних четырех битах блоков данных, можно непосредственно удалять, или последний случайный двоичный код заполнения можно дополнительно не обрабатывать. Дело в том, что после преобразования 4-битовых вторых блоков символов управления в 8-битовые первые блоки символов управления путем поиска в таблице, случайный двоичный код заполнения автоматически экранируется, и первый символ управления, полученный после преобразования, и символ данных непосредственно выводятся.
[0202] Кроме того, первый блок данных и третий блок данных дополнительно синтаксически анализируются. Если после синтаксического анализа получается, что входной поток данных является "10 1010 K0D1K2D3", дополнительно синтаксически анализируются "K0" и "K2". Производится поиск в таблице преобразования блока символов управления, показанной на фиг. 5, вводятся 4-битовые вторые блоки символов управления, и 8-битовые первые блоки символов управления "C0" и "C2" отдельно выводятся путем поиска в таблице. Второй блок данных и четвертый блок данных являются блоками символов данных и не преобразуются; четыре 8-битовых блока данных "C0D1D2D3", полученные после преобразования, окончательно выводятся, что всего составляет 32 бита. Кроме того, количество вторых блоков символов управления среди входных блоков данных равно, по меньшей мере, двум, и поэтому последние несколько битов во входных блоках данных являются случайным двоичным кодом заполнения, что позволяет гарантировать, что входные блоки данных имеют 34 бита. В ходе декодирования из 32 битов в 34 бита, случайный двоичный код заполнения можно игнорировать; 4-битовые вторые блоки символов управления преобразуются в 8-битовые первые блоки символов управления путем поиска в таблице преобразования блока символов управления, и случайного двоичного кода заполнения не существует.
[0203] Согласно введению в функцию каждого модуля в оптическом сетевом устройстве, оптическое сетевое устройство, предусмотренное в этом варианте осуществления настоящего изобретения, решает проблему высоких системных издержек и невозможности обнаружения линии вследствие существующей схемы декодирования оптической сетевой системы. Применение новой схемы кодирования без изменения скорости линии снижает системные издержки и реализует обнаружение линии, что легко реализовать и позволяет значительно улучшить различные эксплуатационные показатели системы.
[0204] Вариант осуществления настоящего изобретения дополнительно предусматривает систему связи, где система связи включает в себя, по меньшей мере, два оптических сетевых устройства. В частности, первое оптическое сетевое устройство показано на фиг. 12, и второе оптическое сетевое устройство показано на фиг. 14.
[0205] В частности, первое оптическое сетевое устройство включает в себя:
первый модуль 1200 интерфейса, выполненный с возможностью приема потока данных из уровня присоединения физического носителя на скорости линии, где поток данных является потоком данных, подвергнутым 8-битовому/10-битовому кодированию, и осуществления последовательно-параллельного преобразования применительно к принятому потоку данных;
8-битовый/10-битовый декодер 1204, выполненный с возможностью осуществления 8-битового/10-битового декодирования применительно к принятому потоку данных и вывода потока данных, подвергнутого 8-битовому/10-битовому декодированию;
кодер 1206 из 32 битов в 34 бита, выполненный с возможностью осуществления кодирования из 32 битов в 34 бита применительно к выходному потоку данных, подвергнутому 8-битовому/10-битовому декодированию, и вывода потока данных, подвергнутого кодированию из 32 битов в 34 бита;
кодер 1208 с прямым исправлением ошибок, выполненный с возможностью осуществления кодирования с прямым исправлением ошибок применительно к выходному потоку данных, подвергнутому кодированию из 32 битов в 34 бита, и вывода потока данных, подвергнутого кодированию с прямым исправлением ошибок;
первый преобразователь 1210 битовой ширины, выполненный с возможностью осуществления преобразования битовой ширины 34 бита/10 битов применительно к выходному потоку данных, подвергнутому кодированию с прямым исправлением ошибок; и
второй модуль 1212 интерфейса, выполненный с возможностью отправки потока данных, подвергнутого преобразованию битовой ширины, в уровень, зависящий от физического носителя, на скорости линии.
[0206] Первое оптическое сетевое устройство дополнительно включает в себя:
первый модуль 1202 синхронизации, выполненный с возможностью синхронизации потока данных, подвергнутого 8-битовому/10-битовому кодированию.
[0207] Первое оптическое сетевое устройство дополнительно включает в себя:
скремблер, выполненный с возможностью скремблирования потока данных за исключением первой синхронизирующей головной части или второй синхронизирующей головной части в потоке данных, подвергнутом кодированию из 32 битов в 34 бита. Скремблер не помечен на фиг. 12. Скремблер может быть независимым устройством, находящимся между 32-битовым/34-битовым кодером 1206 и кодером 1208 с прямым исправлением ошибок; или скремблер может интегрироваться в 32-битовый/34-битовый кодер 1206.
[0208] Второе оптическое сетевое устройство дополнительно включает в себя:
третий модуль 1400 интерфейса, выполненный с возможностью приема поток данных из уровня, зависящего от физического носителя, на скорости линии, где поток данных является потоком данных, подвергнутым кодированию из 32 битов в 34 бита;
второй преобразователь 1404 битовой ширины, выполненный с возможностью осуществления преобразования битовой ширины 10 битов/34 битов применительно к принятому потоку данных;
декодер 1406 с прямым исправлением ошибок, выполненный с возможностью осуществления декодирования с прямым исправлением ошибок применительно к потоку данных, подвергнутому преобразованию битовой ширины;
декодер 1408 из 32 битов в 34 бита, выполненный с возможностью осуществления декодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому декодированию с прямым исправлением ошибок;
8-битовый/10-битовый кодер 1410, выполненный с возможностью осуществления 8-битового/10-битового кодирования применительно к потоку данных, подвергнутому декодированию из 32 битов в 34 бита; и
четвертый модуль 1412 интерфейса, выполненный с возможностью отправки потока данных, подвергнутого 8-битовому/10-битовому кодированию, на уровень присоединения физического носителя.
[0209] Дополнительно, второе оптическое сетевое устройство дополнительно включает в себя:
второй модуль 1402 синхронизации, выполненный с возможностью синхронизации принятого потока данных.
[0210] Дополнительно, второе оптическое сетевое устройство дополнительно включает в себя:
дескремблер, выполненный с возможностью дексремблирования потока данных за исключением первой синхронизирующей головной части или второй синхронизирующей головной части в потоке данных, подвергнутому декодированию с прямым исправлением ошибок. Дескремблер не помечен на фиг. 14. Скремблер может быть независимым устройством, находящимся между 32-битовым/34-битовым декодером 1408 и декодером 1406 с прямым исправлением ошибок; или скремблер может интегрироваться в 32-битовый/34-битовый декодер 1408.
[0211] Конкретные структуры внутреннего состава кодера из 32 битов в 34 бита и декодера из 32 битов в 34 бита представлены на фиг. 13 и фиг. 15 и описания в соответствующих вариантах осуществления и детали здесь повторно не приведены.
[0212] Вариант осуществления настоящего изобретения дополнительно предусматривает оптическую сетевую систему, как показано на фиг. 16. Оптическая сетевая система может представлять собой систему WDMPON или систему GE.
[0213] Оптическая сетевая система включает в себя, по меньшей мере: терминал 1600 оптической линии и оптический сетевой модуль 1602, где терминал 1600 оптической линии включает в себя любое первое оптическое сетевое устройство, представленное на фиг. 12, и оптический сетевой модуль 1602 включает в себя любое второе оптическое сетевое устройство, представленное на фиг. 14; или оптический сетевой модуль 1602 включает в себя любое первое оптическое сетевое устройство, представленное на фиг. 12, и терминал 1600 оптической линии включает в себя любое второе оптическое сетевое устройство, представленное на фиг. 14. Конкретные структуры состава первого оптического сетевого устройства и второго оптического сетевого устройства, представлены на фиг. 12, фиг. 14, и описания в соответствующих вариантах осуществления. Дополнительно, конкретные структуры внутреннего состава кодера из 32 битов в 34 бита и декодера из 32 битов в 34 бита представлены на фиг. 13 и фиг. 15, и описания в соответствующих вариантах осуществления и детали здесь повторно не приведены.
[0214] Система связи или оптическая сетевая система, предусмотренная в этом варианте осуществления настоящего изобретения, включает в себя, по меньшей мере, два оптических сетевых устройства. Новая схема кодирования реализуется следующим образом: первое оптическое сетевое устройство осуществляет кодирование из 32 битов в 34 бита и кодирование FEC применительно к принятому потоку данных, и выводит кодированный поток данных на второе оптическое сетевое устройство; и второе оптическое сетевое устройство осуществляет декодирование FEC и декодирование из 32 битов в 34 бита применительно к принятому потоку данных, и затем выводит декодированный поток данных. Таким образом, экономится ресурс полосы пропускания линии; контроль линии можно реализовать, не прерывая обслуживание, что легко реализовать и позволяет значительно улучшить различные эксплуатационные показатели системы.
[0215] Вариант осуществления настоящего изобретения дополнительно предусматривает компьютерную систему для обработки сигнала. Как показано на фиг. 17, для компьютерной системы применяется общая структура компьютерной системы, и компоненты, которые используются для обработки сигнала и входят в состав компьютерной системы, включают в себя:
первое устройство 1700 ввода, выполненное с возможностью приема данных;
первое устройство 1702 вывода, выполненное с возможностью отправки данных;
первую память 1704, которая выполнена с возможностью хранения программы и включает в себя:
первый модуль интерфейса, выполненный с возможностью приема потока данных из уровня присоединения физического носителя на скорости линии, где поток данных является потоком данных, подвергнутым 8-битовому/10-битовому кодированию, и осуществления последовательно-параллельного преобразования применительно к принятому потоку данных;
8-битовый/10-битовый декодер, выполненный с возможностью осуществления 8-битового/10-битового декодирования применительно к принятому потоку данных и вывода потока данных, подвергнутого 8-битовому/10-битовому декодированию;
кодер из 32 битов в 34 бита, выполненный с возможностью осуществления кодирования из 32 битов в 34 бита применительно к выходному потоку данных, подвергнутому 8-битовому/10-битовому декодированию, и вывода потока данных, подвергнутого кодированию из 32 битов в 34 бита;
кодер с прямым исправлением ошибок, выполненный с возможностью осуществления кодирования с прямым исправлением ошибок применительно к выходному потоку данных, подвергнутому кодированию из 32 битов в 34 бита, и вывода потока данных, подвергнутого кодированию с прямым исправлением ошибок;
первый преобразователь битовой ширины, выполненный с возможностью осуществления преобразования битовой ширины 34 бита/10 битов применительно к выходному потоку данных, подвергнутому кодированию с прямым исправлением ошибок; и
второй модуль интерфейса, выполненный с возможностью отправки потока данных, подвергнутого преобразованию битовой ширины, в уровень, зависящий от физического носителя, на скорости линии; и
первый процессор 1706, соединенный с первым устройством 1700 ввода, первым устройством 1702 вывода и первой памятью 1704, и выполненный с возможностью управления выполнением программы.
[0216] В частности, компьютерная система может представлять собой, в частности, компьютер на основе процессора, например, персональный компьютер общего назначения (PC), портативное устройство, например планшетный компьютер, или смартфон. Компьютерная система включает в себя шину, первый процессор 1706, первую память 1704, интерфейс 1708 связи, первое устройство 1700 ввода и первое устройство 1702 вывода. Шина может включать в себя канал для передачи информации между компонентами компьютера. Первый процессор 1706 может представлять собой центральный процессор общего назначения (CPU), микропроцессор, специализированную интегральную схему (application-specific integrated circuit, ASIC) или одну или более интегральных схем, выполненных с возможностью управления выполнением программы решения в настоящем изобретении. Компьютерная система дополнительно включает в себя один или более блоков памяти, которые могут представлять собой постоянную память (read-only memory, ROM) или статическое запоминающее устройство другого типа, способное хранить статическую информацию и статическую инструкцию, оперативную память (random access memory, RAM) или динамическое запоминающее устройство другого типа, способное хранить динамическую информацию и динамическую инструкцию, или могут представлять собой память на магнитном диске. Один или более блоков памяти подключены к процессору с использованием шины.
[0217] Первое устройство 1700 ввода включает в себя такое устройство, как клавиатура, мышь, камера, сканер, световое перо, устройство голосового ввода и сенсорный экран, для приема данных и информации вводимых или выводимых пользователем. Первое устройство 1702 вывода может включать в себя устройство, включающее в себя экран, принтер, громкоговоритель, и пр., позволяющее выводить информацию пользователю. Компьютерная система дополнительно включает в себя интерфейс 1708 связи, который использует такое устройство, как приемопередатчик для осуществления связи с другим устройством или сетью связи, например, сетью Ethernet, сетью радиодоступа (RAN) и беспроводной локальной сетью (WLAN).
[0218] В первой памяти 1704, например, RAM, хранится программа, выполняющая решение настоящего изобретения, и также может храниться операционная система и другая прикладная программа. В памяти хранится сохраненная программа или программный код, выполняющий решение настоящего изобретения, и процессор управляет выполнением.
[0219] Программа, которая выполняет решение настоящего изобретения и находится в первой памяти, в частности, включают в себя первый модуль интерфейса, 8-битовый/10-битовый декодер, кодер из 32 битов в 34 бита, кодер с прямым исправлением ошибок, первый преобразователь битовой ширины и второй модуль интерфейса. Подробное описание функции каждой части приведено со ссылкой на фиг. 12 и описание в соответствующем варианте осуществления и детали здесь повторно не представлены (следует отметить, что эта часть предусматривает дополнительные детали устройства, относящиеся к идее изобретения, и разделение структуры может осуществляться согласно разным случаям).
[0220] Компьютерная система для обработки сигнала может применяться на устройстве центрального офиса в системе GE или в системе WDMPON, например, терминале оптической линии, или может применяться на оконечном устройстве в системе GE или системе WDMPON, например, на оптическом сетевом модуле или терминале оптической сети.
[0221] Вариант осуществления настоящего изобретения дополнительно предусматривает другая компьютерная система для обработки сигнала. Как показано на фиг. 18, для компьютерной системы применяется общая структура компьютерной системы, и действия обработки сигнала, выполняемые компьютерной системой, включают в себя:
второе устройство 1800 ввода, выполненное с возможностью приема данных;
второе устройство 1802 вывода, выполненное с возможностью отправки данных;
вторую память 1804, которая выполнена с возможностью хранения программы и включает в себя:
третий модуль интерфейса, выполненный с возможностью приема поток данных из уровня, зависящего от физического носителя, на скорости линии, где поток данных является потоком данных, подвергнутым кодированию из 32 битов в 34 бита;
второй преобразователь битовой ширины, выполненный с возможностью осуществления преобразования битовой ширины 10 битов/34 битов применительно к принятому потоку данных;
декодер с прямым исправлением ошибок, выполненный с возможностью осуществления декодирования с прямым исправлением ошибок применительно к потоку данных, подвергнутому преобразованию битовой ширины;
декодер из 32 битов в 34 бита, выполненный с возможностью осуществления декодирования из 32 битов в 34 бита применительно к потоку данных, подвергнутому декодированию с прямым исправлением ошибок;
8-битовый/10-битовый кодер, выполненный с возможностью осуществления 8-битового/10-битового кодирования применительно к потоку данных, подвергнутому декодированию из 32 битов в 34 бита; и
четвертый модуль интерфейса, выполненный с возможностью отправки потока данных, подвергнутого 8-битовому/10-битовому кодированию, на уровень присоединения физического носителя.
[0222] В частности, компьютерная система может представлять собой, в частности, компьютер на основе процессора, например, персональный компьютер общего назначения (PC), портативное устройство, например планшетный компьютер, или смартфон. Компьютерная система включает в себя шину, процессор, память, интерфейс связи, устройство ввода и устройство вывода. Шина может включать в себя канал для передачи информации между компонентами компьютера. Второй процессор может представлять собой центральный процессор общего назначения (CPU), микропроцессор, специализированную интегральную схему (application-specific integrated circuit, ASIC) или одну или более интегральных схем, выполненных с возможностью управления выполнением программы решения в настоящем изобретении. Компьютерная система дополнительно включает в себя один или более блоков памяти, которые могут представлять собой постоянную память (read-only memory, ROM) или статическое запоминающее устройство другого типа, способное хранить статическую информацию и статическую инструкцию, оперативную память (random access memory, RAM) или динамическое запоминающее устройство другого типа, способное хранить информацию и инструкцию, или могут представлять собой память на магнитном диске. Эти блоки памяти подключены к процессору с использованием шины.
[0223] Второе устройство 1800 ввода включает в себя такое устройство, как клавиатура, мышь, камера, сканер, световое перо, устройство голосового ввода и сенсорный экран, для приема данных и информации вводимых или выводимых пользователем. Второе устройство 1802 вывода может включать в себя устройство, включающее в себя экран, принтер, громкоговоритель, и пр., позволяющее выводить информацию пользователю. Компьютерная система дополнительно включает в себя интерфейс связи 1808, который использует такое устройство, как приемопередатчик для осуществления связи с другим устройством или сетью связи, например, сетью Ethernet, сетью радиодоступа (RAN) и беспроводной локальной сетью (WLAN).
[0224] Во второй памяти 1804, например, RAM, хранится программа, выполняющая решение настоящего изобретения, и также может храниться операционная система и другая прикладная программа. В памяти хранится сохраненная программа или программный код, выполняющий решение настоящего изобретения, и процессор управляет выполнением.
[0225] Программа, которая выполняет решение настоящего изобретения и находится во второй памяти 1804 в частности, включают в себя: третий модуль интерфейса, второй преобразователь битовой ширины, декодер с прямым исправлением ошибок, декодер из 32 битов в 34 бита, 8-битовый/10-битовый кодер и четвертый модуль интерфейса. Подробное описание функции каждой части приведено со ссылкой на фиг. 14 и описание в соответствующем варианте осуществления и детали здесь повторно не представлены (следует отметить, что эта часть предусматривает дополнительные детали устройства, относящиеся к идее изобретения, и разделение структуры может осуществляться согласно разным случаям).
[0226] Компьютерная система для обработки сигнала может применяться на устройстве центрального офиса в системе GE или в системе WDMPON, например, терминале оптической линии, или может применяться на оконечном устройстве в системе GE или системе WDMPON, например, на оптическом сетевом модуле или терминале оптической сети.
[0227] Ознакомившись с описаниями вышеупомянутых вариантов осуществления, специалист в данной области техники может отчетливо понять, что настоящее изобретение может быть реализовано посредством оборудования, программно-аппаратного обеспечения или их комбинации. Кода настоящее изобретение реализуется посредством программного обеспечения, вышеописанные функции могут храниться на компьютерно-считываемом носителе или передаваться в виде одной или более инструкций или кода на компьютерно-считываемой среде. Компьютерно-считываемый носитель включает в себя компьютерный носитель данных и среду передачи данных, где среда передачи данных включает в себя любую среду, которая позволяет передавать компьютерную программу из одного места в другое. Носитель данных может представлять собой любой доступный носитель, к которому может обращаться компьютер. Ниже приведен пример, не предусматривающий ограничения: компьютерно-считываемый носитель может включать в себя RAM, ROM, EEPROM, CD-ROM или другое хранилище в виде оптического диска, носитель данных в виде магнитного диска или другое магнитное запоминающее устройство, или любой другой носитель, который может переносить или сохранять исполнимый программный код в форме инструкции или структуры данных и к которому может обращаться компьютер. Кроме того, любое соединение может надлежащим образом становиться компьютерно-считываемым носителем. Например, если программное обеспечение передается с веб-сайт, сервера или другого удаленного источника с использованием коаксиального кабеля, оптического волокна/кабеля, витой пары, цифровой абонентской линии (DSL) или беспроводных технологий, например, инфракрасного излучения, радио- и микроволн, коаксиальный кабель, оптическое волокно/кабель, витая пара, DSL или беспроводные технологии, например, инфракрасное излучение, радио- и микроволны, включены в фиксацию носителя, к которому они принадлежат. Например, диск (Disk) и диск (disc) используемый настоящим изобретением, включает в себя компакт-диск (CD), лазерный диск, оптический диск, цифровой универсальный диск (DVD), флоппи-диск и диск Blu-ray, где диск в общем случае копирует данные магнитными средствами, и диск копирует данные оптически лазерными средствами. Вышеописанная комбинация также подлежит включению в объем защиты компьютерно-считываемого носителя.
[0228] В итоге, выше приведены лишь иллюстративные варианты осуществления технических решений настоящего изобретения, которые не призваны ограничивать объем защиты настоящего изобретения. Любая/ое модификация, эквивалентная замена или усовершенствование, не выходящая/ее за рамки сущности и принципа настоящего изобретения, подлежит включению в объем защиты настоящего изобретения.