Особенности реализации алгоритмов цифровой обработки сигналов на процессорах с целочисленной архитектурой

16 декабря 2011 г. 10:24

Т-Сотт #9-2010

Особенностиреализации алгоритмов цифровой обработки сигналов на поцессорах с целочисленной архитектурой

Рассмотрены особенности реаіизации алгоритмов цифр/тпі обработки сигналов на процессорах с целочисленной архитектурой. Проанализирована типовая схема квадратурного демодулятора сигналов и ее реализация на процессорах Т\К320С64х.

Ерохин С .Д., МТУСИ

Журавлев Л.П., Акаде.\іня криптографии

Обработка протоколов физического уровня беспроводных систем связи реализуется с применением сложных методов цифровой обработки сигналов (ЦОС). Особенностью современных систем связи последних лет является использование пакетных сигналов в каналах прямых и обратных направлений.

Поэтапно процесс обработки пакетного сигнала от аналогово-цифрового преобразования в низкочастотной области до битового потока можно обозначить так:

- корреляция на уникальное слово в начале пакета;

- восстановление искаженных параметров сигнала: несущей и тактовой частоты;

- компенсация амплитудно-фазовых искажений сигнала в канале связи;

- символьное детектирование по заданной сигнально-кодовой схеме.

При высоких скоростях передачи информации практическая реализация алгоритмов ЦОС выполняется на аппаратных элементах с программируемой логикой. Одним из эффективных вариантов является реализация обработки на базе сигнальных процессоров с целочисленной арифметикой. Данный вариант реализации отличает гибкость логики применения языка программирования высокого уровня и вычислительная мощность целочисленного процессора ЦОС.

Существенными преимуществами цифровых процессоров обработки сигналов являются ориентированность системы команд па задачи обработки сигналов, высокая тактовая частота, оптимальное соотношение стоимость/производительность, надежность работы микросхемы.

Типовая схема квадратурного демодулятора пакетных сигналов с амплитудно-фазовой модуляцией показана на рисунке 1. Входной сигнал в данном случае перенесен в низкочастотную область и оцифрован с частотой, кратной тактовой скорости.

На схеме представлены следующие типы преобразования сигнала:

• *1пТ) - входной сигнал с частотой дискретиза-

ции I, = —  являющейся кратной тактовой частоте

передачи обрабатываемого канала связи ( ( - \. /?, где

.V = 2.4. 8,...);

• л-0г„ ж - квадратурный сигнал, полученный из входного квадратурным преобразованием с известной несущей частотой канала и последующей фильтрацией;

• .Г; - квадратурный сигнал пакета, обнаруженного методом корреляции на известное уникальное слово;

• ,'х V - квадратурный сигнал уникального слова (преамбулы) выделенный корреляционным методом обнаружения (сигнал уникального слова длинной £ участвует в обработке целиком в виде массива /../ длинной X I);

• Л/и - расстройка несущей частоты, определенная по сигналу уникального слова;

• д.- - квадратурный сигнал пакета с восстановленной несущей частотой;

• ,'х У - квадратурный сигнал уникального слова с восстановленной несущей частотой;

• X) - квадратурный сигнал пакета с заданным уровнем амплитуды, обработанный модулем автоматической регулировки усиления (АРУ);

• ,'х У - квадратурный сигнал уникального слова с заданным уровнем амплитуды, используемый для предварительной настройки коэффициентов алаптивно-го корректора;

• Х4 - квадратурный сигнал пакета, обработанный адаптивным корректором, компенсирующим искажения в канале связи и межеимнольную интерференцию;

• ев - фаза сигнала восстановления расстройки несущей частоты на длине пакета, является результатом работы модуля фазовой автоподстройки частоты (ФАНЧ) по решению;

• лч - квадратурный сигнал пакета с точно восстановленной несущей частотой;

• - ошибка фазы сигнала, используемая для точного восстановления несущей частоты (модуль ФАПЧ):

• р, - сигнал схемы принятия решений, используемый для подстройки коэффициентов адаптивного корректора на длине пакета;

• к„ - выходные символы схемы принятия решения - выход демодулятора.

Т-Comm #9-2010

Корреляционный обмару ж «пет.

**М*М«1«ПЬ 1

Определение

иссумгйпо

лдомдупо

М)

V,

щ

Фммрмаат*» 2

Рис. 1. Структурная схема демодулятора

АРУ

АЛ«01И8ММЯ

коррекюр

<fcwo»p.»upinu}

is

W,

ВОССМИМ

иссуво*

Особенностью реализации алгоритмов ЦОС па процессорах с целочисленной архитектурой является ограниченная разрядность арифметических операций (например. для целочисленных ЦПОС серии ТМ5320С64х 16/32-битные операции сложения и 16-битные операции умножения) и блочный характер конвейерной обработки.

Особенность скоростной конвейерной обработки ЦПОС заставляет применять блочные варианты алгоритмов обработки. Т.е. на вход демодулятора будут поступать не отсчеты сигнала, а массивы отсчетов сигнала определенной длины. Длину массива сигнала следует выбирать исходя из особенностей системы связи. Например, определяющим фактором может быть длительность передаваемых пакетов, либо длительность тайм-слотов в системах связи с фиксированной временной структурой.

Рассмотрим некоторые элементы демодулятора с точки зрения реализации в целочисленном виде.

Квадратурное представление с фильтрацией характеризуется формулой /’ ’

х„

n=Ll=1jl

2П 4 U

рядность отсчетов сигнала и разрядность коэффициентов фильтров (в т.ч. адаптивного корректора) также следует делать 16-битной. Обработка сигнала в ФНЧ, модуле корреляционного обнаружения, адаптивном корректоре представляет собой блочное умножение сигнала на соответствующие коэффициенты (цифровая фильтрация). При этом последующую нормировку сигнала (с 32-битного в 16-битное представление) следует выполнять побитовым сдвигом на (16 - р) бит. где

2' = Р - порядок цифрового фильтра.

Сигнал с выхода АРУ по мощности записывается так:

, т> вт хЛ"Т)

ху (п Т)=———*-------

2‘г|/м 0*Т) ' ^

ВАРУ - базовый коэффициент АРУ, выбирается в соответствии с мощностью заданной сигнальнокодовой конструкции (СКК):

к

К

X *«(') 1+і-1;™(')i

где Ki - коэффициенты фильтра нижних частот (ФНЧ). Р - порядок ФНЧ, j - мнимая единица.

В целочисленном виде квадратурное представление, т.е. умножение на cos и sin (2яГОпТ), проще реализуется в виде умножения сигнала на элементы массивов cosjm! и sin{m!. При этом изменение фазы 2лГОпТ (в соответствии с несущей частотой ГО) будет определятся изменением индекса m массивов cos J m J и sin imi.

Размерность массивов cosjm), sin{mj следует выбирать исходя из необходимой точности работы преобразований несущей частоты, в том числе точности работы всех фазовращателей и модулей восстановления несущей. Точность преобразования несущей (в Гц) определяется по формуле:

где К - число точек в СКК. 7(|) - комплексные координаты точек; уАРУ(пТ) -плавающий коэффициент определяемый фильтром АРУ

х2((п- \)Т)\ К2лп

і ап

АП

где Щ - частота дискретизации (Гц). П - целочисленное число я равное половине периода функций cos и sin. М -размерность массивов cosjm! и sinjmj.

В случае использования в процессоре 16-битных операций умножения (в 32-битным результатом) раз-

- коэффициенты фильтра АРУ.

Операция деления в формуле (3) реатизустся путем целочисленного представления деления операциями последовательного вычитания, побитного сдвига и сравнения.

На сегодняшний день лидером в производстве ЦПОС и сопровождении их средствами разработки является фирма Texas Instruments. Флагманом в линейке высокопроизводительных ЦІІОС фирмы Texas Instruments является процессор TMS320C6416. Это ЦПОС с фиксированной точкой и самой высокой производительностью. Структурная схема процессора показана на рисунке 2.

TMS320C64X (в т.ч. TMS320C6416) - поколение наиболее производительных ЦПОС, выполненных на платформе TMS320C6000. ЦІ10С TMS320C64x выпол-

115