АРСЕНИД-ГАЛЛИЕВЫЙ ВЫХОДНОЙ КАСКАД УСИЛИТЕЛЯ МОЩНОСТИ
GALLIUM ARSENIDE POWER AMPLIFIER OUTPUT STAGE

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в качестве арсенид-галлиевого выходного каскада усилителя мощности различных аналоговых устройств, допускающих работу в условиях воздействия проникающей радиации, низких и высоких температур.
Известно значительное количество схем выходных каскадов усилителей мощности и буферных усилителей (ВК), которые реализуются на биполярных (BJT) и полевых (JFet, КМОП, КНИ, КНС и др.) транзисторах, а также при их совместном включении [1-29]. Во многих применениях схема ВК адаптируется под конкретные технологические процессы и внешние воздействующие факторы, например, влияние низких температур или радиации, т.к. только в этом случае обеспечивается реализациях предельных параметров ВК.
В настоящее время в российской и зарубежной микроэлектронике уделяется повышенное внимание арсенид-галлиевым микросхемам [30-33]. Данное направление создания электронной компонентной базы относится к числу наиболее перспективных в задачах космического приборостроения. Однако, особенности арсенид-галлиевых технологических процессов [30-33] накладывают существенные ограничения на типы реализуемых транзисторов и их характеристики. Так, например, арсенид-галлиевый технологический процесс, освоенный фирмами США [30-33], а также Минским научно-исследовательским институтом радиоматериалов (https://mniirm.by/), ориентирован на изготовление аналоговых схем, содержащих только полевые GaAs транзисторы с управляющим p-n-переходом и биполярные GaAs p-n-p-транзисторы. Применение других полупроводниковых приборов не допускается. Это накладывает существенные ограничения на схемотехнику аналоговых устройств, ориентированных на данный технологический процесс [30-33].
Ближайшим прототипом (фиг. 1) заявляемого устройства является выходной каскад усилителя мощности, представленный в патенте RU № 2523947. Он содержит (фиг. 1) вход 1 и выход 2 устройства, входной 3 полевой транзистор с управляющим p-n-переходом, затвор которого соединен со входом 1 устройства, а сток связан с первой 4 шиной источника питания, выходной 5 биполярный транзистор, эмиттер которого соединен с выходом 2 устройства, коллектор подключен ко второй 6 шине источника питания, причем затвор первого 7 вспомогательного полевого транзистора с управляющим p-n-переходом подключен ко второй 6 шине источника питания, а его сток связан с базой выходного 5 биполярного транзистора, второй 8 вспомогательный полевой транзистор с управляющим p-n-переходом, затвор которого связан с второй 6 шиной источника питания и подключен к истоку второго 8 вспомогательного полевого транзистора с управляющим p-n-переходом через первый 9 токостабилизирующий двухполюсник.
Существенный недостаток выходного каскада – прототипа состоит в том, что он не может быть реализован на основе технологических процессов, позволяющих создавать только арсенид-галлиевые JFET полевые транзисторы с управляющим p-n-переходом и биполярные GaAs p-n-p-транзисторы.
Основная задача предполагаемого изобретения состоит в создании выходного каскада усилителя мощности, реализуемого только на арсенид-галлиевых JFET полевых транзисторах с управляющим p-n-переходом и GaAs биполярных p-n-p-транзисторах.
Поставленная задача достигается тем, что в выходном каскаде усилителя мощности фиг. 1, содержащем вход 1 и выход 2 устройства, входной 3 полевой транзистор с управляющим p-n-переходом, затвор которого соединен со входом 1 устройства, а сток связан с первой 4 шиной источника питания, выходной 5 биполярный транзистор, эмиттер которого соединен с выходом 2 устройства, коллектор подключен ко второй 6 шине источника питания, причем затвор первого 7 вспомогательного полевого транзистора с управляющим p-n-переходом подключен ко второй 6 шине источника питания, а его сток связан с базой выходного 5 биполярного транзистора, второй 8 вспомогательный полевой транзистор с управляющим p-n-переходом, затвор которого связан с второй 6 шиной источника питания и подключен к истоку второго 8 вспомогательного полевого транзистора с управляющим p-n-переходом через первый 9 токостабилизирующий двухполюсник, предусмотрены новые элементы и связи – в схему введены первый 10 и второй 11 дополнительные биполярные транзисторы, а также первый 12 и второй 13 дополнительные резисторы, причем исток входного 3 полевого транзистора с управляющим p-n-переходом соединен с выходом 2 устройства, сток входного 3 полевого транзистора с управляющим p-n-переходом связан с первой 4 шиной источника питания через первый 12 дополнительный резистор и подключен к эмиттеру первого 10 дополнительного биполярного транзистора, эмиттер второго 11 дополнительного биполярного транзистора связан с первой 4 шиной источника питания через второй 13 дополнительный резистор, база второго 11 дополнительного биполярного транзистора соединена с базой и коллектором первого 10 дополнительного биполярного транзистора и подключена к стоку второго 8 вспомогательного полевого транзистора с управляющим p-n-переходом, коллектор второго 11 дополнительного биполярного транзистора соединен со стоком первого 7 вспомогательного полевого транзистора с управляющим p-n переходом, причем исток первого 7 вспомогательного полевого транзистора с управляющим p-n-переходом связан со второй 6 шиной источника питания через третий 14 дополнительный резистор.
На фиг.1 показана схема выходного каскада усилителя мощности – прототипа.
На фиг. 2 представлена схема заявляемого арсенид-галлиевого выходного каскада усилителя мощности.
На фиг. 3 представлена схема заявляемого арсенид-галлиевого выходного каскада усилителя мощности для случая в соответствии с п.2 формулы изобретения, когда транзисторы 7 и 8 выполнены по каскодной структуре.
На фиг. 4 представлена схема заявляемого арсенид-галлиевого выходного каскада усилителя мощности в соответствии с п. 3, п. 4 формулы изобретения.
о
На фиг. 5 приведена схема для моделирования арсенид-галлиевого выходного каскада фиг. 2 в среде LTspice  при t=27C, R1=350 Ом, R2= 150 Ом, R3=5.4 кОм, R4= 11.5 кОм, R5= 10 кОм, V1=-1.2 В, Eп(±)= 10В.
о
На фиг. 6 представлена амплитудная характеристика выходного каскада фиг. 5 при t=27C, R1=350 Ом, R2= 150 Ом, R3=5.4 кОм, R4= 11.5 кОм, R5= 10 кОм, V1=-1.2 В, Eп(±)= 10В.
о
На фиг. 7 приведена в среде LTspice схема для моделирования арсенид-галлиевого выходного каскада фиг.4 для t=27C, R1=350 Ом, R2= 150 Ом, R3=5.4 кОм, R4= 11.5 кОм, R5= 5 кОм, V1=-1.17 В, Eп(±)= 10В.
о
На фиг. 8 показана амплитудная характеристика выходного каскада фиг. 7 для t=27C, R1=350 Ом, R2= 150 Ом, R3=5.4 кОм, R4= 11.5 кОм, R5= 5 кОм, V1=- V1=-1.17 В,Eп(±)= 10В, при Rн= 2 кОм/ 20 кОм/∞.
Арсенид-галлиевый выходной каскад усилителя мощности фиг. 2 содержит вход 1 и выход 2 устройства, входной 3 полевой транзистор с управляющим p-n-переходом, затвор которого соединен со входом 1 устройства, а сток связан с первой 4 шиной источника питания, выходной 5 биполярный транзистор, эмиттер которого соединен с выходом 2 устройства, коллектор подключен ко второй 6 шине источника питания, причем затвор первого 7 вспомогательного полевого транзистора с управляющим p-n-переходом подключен ко второй 6 шине источника питания, а его сток связан с базой выходного 5 биполярного транзистора, второй 8 вспомогательный полевой транзистор с управляющим p-n-переходом, затвор которого связан с второй 6 шиной источника питания и подключен к истоку второго 8 вспомогательного полевого транзистора с управляющим p-n-переходом через первый 9 токостабилизирующий двухполюсник. В схему введены первый 10 и второй 11 дополнительные биполярные транзисторы, а также первый 12  и второй 13 дополнительные резисторы, причем исток входного 3 полевого транзистора с управляющим p-n-переходом соединен с выходом 2 устройства, сток входного 3 полевого транзистора с управляющим p-n-переходом связан с первой 4 шиной источника питания через первый 12 дополнительный резистор и подключен к эмиттеру первого 10 дополнительного биполярного транзистора, эмиттер второго 11 дополнительного биполярного транзистора связан с первой 4 шиной источника питания через второй 13 дополнительный резистор, база второго 11 дополнительного биполярного транзистора соединена с базой и коллектором первого 10 дополнительного биполярного транзистора и подключена к стоку второго 8 вспомогательного полевого транзистора с управляющим p-n-переходом, коллектор второго 11 дополнительного биполярного транзистора соединен со стоком первого 7 вспомогательного полевого транзистора с управляющим p-n переходом, причем исток первого 7 вспомогательного полевого транзистора с управляющим p-n-переходом связан со второй 6 шиной источника питания через третий 14 дополнительный резистор.
н
Двухполюсник R на чертежах фиг. 2 и далее моделирует свойства нагрузки ВК.
На фиг. 3, в соответствии с п. 2 формулы изобретения, первый 7 и второй 8 вспомогательные полевые транзисторы с управляющим p-n-переходом выполнены соответственно в виде каскодных составных транзисторов с управляющим p-n-переходом 15, 16 и 17, 18.
На фиг. 4, в соответствии с п. 3 формулы изобретения, сток первого 7 вспомогательного полевого транзистора с управляющим p-n переходом связан с базой выходного 5 биполярного транзистора через истоковый повторитель напряжения 19.
На фиг. 4, в соответствии с п. 4 формулы изобретения, истоковый повторитель напряжения 19 содержит первый 20 и второй 21 дополнительные полевые транзисторы с управляющим p-n-переходом, причем объединенные исток первого 20 дополнительного полевого транзистора с управляющим p-n переходом и сток второго 21 дополнительного полевого транзистора с управляющим p-n-переходом являются выходом истокового повторителя напряжения 19, затвор второго 21 дополнительного полевого транзистора с управляющим p-n-переходом подключен ко второй 6 шине источника питания, исток второго 21 дополнительного полевого транзистора с управляющим p-n-переходом связан со второй 6 шиной источника питания через вспомогательный резистор 23, а затвор первого 20 дополнительного полевого транзистора с управляющим p-n-переходом является входом истокового повторителя напряжения 19.
Рассмотрим работу предлагаемого выходного каскада фиг. 2.
н
вх
В статическом режиме (R=∞, u=0) в схеме фиг. 2 устанавливаются следующие токи и напряжения:
(1)
эб.11
эб.10
где U, U – напряжения эмиттер-база второго 11 и первого 10 дополнительных биполярных транзисторов;
7
зи.7
14
I = U / R – статический ток первого 7 вспомогательного полевого транзистора с управляющим p-n переходом;
зи.7
U – напряжение затвор-исток первого 7 вспомогательного полевого транзистора с управляющим p-n-переходом;
– сквозной ток ВК при Rн=∞;
12
13
14
R, R, R – сопротивления первого 12, второго 13 и третьего 14 дополнительных резисторов;
– статический ток второго 8 вспомогательного полевого транзистора с управляющим p-n-переходом.
7
8
э.10
эб.11
эб.10
скв
Из уравнения (1) следует, что при I=const, I=I=const, U=U≈const за счет выбора сопротивлений первого 12 и второго 13 дополнительных резисторов в схеме фиг. 2 устанавливаются заданные значения сквозного тока I.
н
н.max
н.max
(+)
(+)
Если на вход ВК фиг. 2 подается положительное входное напряжение , то в нагрузке R образуется выходной ток , максимальное значение которого I определяется максимальным допустимым током истока входного 3 полевого транзистора с управляющим p-n-переходом. В этом случае с помощью второго 11 дополнительного биполярного транзистора обеспечивается запирание по цепи базы выходного 5 биполярного транзистора, который может быть исключен из дальнейшего рассмотрения работы схемы в этом режиме. При параллельном включении нескольких элементарных полевых транзисторов в качестве входного 3 полевого транзистора с управляющим p-n-переходом численные значения максимального тока I могут быть увеличены до заданных значений.
н
вх
н
(-)
При отрицательном приращении входного напряжения ВК ток в нагрузке R обеспечивается выходным 5 биполярным транзистором. В связи с уменьшением тока стока входного 3 полевого транзистора с управляющим p-n-переходом уменьшается статический ток второго 11 дополнительного биполярного транзистора, что приводит к увеличению тока базы выходного 5 биполярного транзистора и, как следствие, выходного тока в нагрузке при отрицательном u. Как следствие, максимальный отрицательный ток в нагрузке R будет определяться максимальным током стока первого 7 вспомогательного полевого транзистора с управляющим p-n-переходом
(2)
и3
вх
н
(-)
При этом за счет отрицательной обратной связи ток истока входного 3 полевого транзистора с управляющим p-n-переходом практически не изменяется (I≈const) и, следовательно, приращение выходного напряжения в данном режиме ВК соответствует приращению его входного напряжения u. Как следствие, максимальный отрицательный ток в нагрузке R будет определяться уравнением (2).
Особенность предлагаемой схемы ВК – наличие общей отрицательной обратной связи относительно выхода 2 устройства, что обеспечивает высокую линейность амплитудной характеристики – отсутствие зоны нечувствительности, характерной для ВК класса «АВ».
В схеме фиг. 3, в соответствии с п. 2 формулы изобретения, первый 7 и второй 8 вспомогательные полевые транзисторы с управляющим p-n-переходом выполнены по каскодной структуре на транзисторах 15, 16 и 17, 18 соответственно. Это повышает петлевое усиление по цепи отрицательной обратной связи ВК, а также уменьшает влияние нестабильностей напряжений на первой 4 и второй 6 шинах источников питания на работу схемы.
н.max
(-)
В схему фиг. 4, в соответствии с п. 3 и п. 4 формулы изобретения, введен истоковый повторитель напряжения 19, который способствует увеличению петлевого усиления по цепи отрицательной обратной связи ВК, а также позволяет получить более высокие значения максимального тока в нагрузке I.
Для уменьшения численных значений сопротивления первого 12 дополнительного резистора первый 10 дополнительный биполярный транзистор в схемах фиг. 3 и фиг. 4 может быть выполнен в виде параллельного включения нескольких элементарных биполярных транзисторов. В этом случае численные значения сопротивления первого 12 дополнительного резистора могут быть близки к нулю.
Компьютерное моделирование (фиг. 5 – фиг. 8) показывает, что предлагаемый выходной каскад, схемотехника которого адаптирована на применение в диапазоне низких температур и воздействия проникающей радиации [29], имеет существенные достоинства в сравнении с известными вариантами построения ВК при их реализации в рамках рассматриваемого арсенид-галлиевого технологического процесса, обеспечивающего создание JFET полевых транзисторов с управляющим p-n-переходом и биполярных p-n-p-транзисторов.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент RU № 2523947 fig. 4, 2014 г.
2. Патент RU № 2668981, 2018 г.
3. Патент RU № 2677401, 2019 г.
4. Патент WO 2007135139, 2007 г.
5. Патент US 4743862, 1988 г.
6. Патент US 6433638, fig. 1a-2, 2002 г.
7. Патентная заявка US  20050253653, 2005 г.
8. Патент US 4825174, fig. 3, fig. 6, 1989 г.
9. Патент RU 2099856, fig. 3, 1997 г.
10. Патент US 4904953, fig. 2, 1990 г.
11. Патент US 7896339, fig. 4, 2011 г.
12. Патент US 6342814, 2002 г.
13. Патентная заявка US 2010/0182086, 2010 г.
14. Патент US 5387880, fig. 1, 1995 г.
15. Патент US 4598253, 1986 г.
16. Патент US 4667165, fig. 2, 1987 г.
17. Патент US 4596958, 1986 г.
18. Патент US 7116172, fig. 4, fig. 5, 2006 г.
19. Патент US 5648743, 1997 г.
20. Патент US 5367271, fig. 2, 1994 г.
21. Патентная заявка US 2000/0112075, fig. 3, 2000 г.
22. Патент US 5065043, fig. 1f, 1991 г.
23. Патентная заявка US 2007/0115056, fig. 2, 2007 г.
24. Патент US 7548117, fig. 5, 2009 г.
25. Патент EP 0 293486 B1, fig. 5, 1991 г.
26. Патент US 4420726, fig. 1 – fig. 3, 1983 г.
27. Хоровиц П., Хилл У. Искусство схемотехники: Пер. с англ.— Изд. 2-е. — М.: Издательство БИНОМ. 2014. - 704 с. Рис. 3.26, рис. 3.28, рис. 3.29.
28. Patt Boonyaporn, Varakorn Kasemsuwan. A High Performance Class AB CMOS Rail to Rail Voltage Follower // ASIC, 2002. Proceedings. 2002 IEEE Asia-Pacific Conference on, pp. 161-163.
29. Элементная база радиационно-стойких информационно-измерительных систем: монография / Н.Н. Прокопенко, О.В. Дворников, С.Г. Крутчинский; под общ. ред. д.т.н. проф. Н.Н. Прокопенко; ФГБОУ ВПО «Южно-Рос. гос. ун-т экономики и сервиса». - Шахты: ФГБОУ ВПО «ЮРГУЭС», 2011. - 208 с.
30. M. Fresina, "Trends in GaAs HBTs for wireless and RF," 2011 IEEE Bipolar/BiCMOS Circuits and Technology Meeting, Atlanta, GA, USA, 2011, pp. 150-153. doi: 10.1109/BCTM.2011.6082769.
31. P. J. Zampardi, M. Sun, C. Cismaru and J. Li, "Prospects for a BiCFET III-V HBT Process," 2012 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS), La Jolla, CA, USA, 2012, pp. 1-3. doi: 10.1109/CSICS.2012.6340116.
32. W. Liu, D. Hill, D. Costa and J. S. Harris, "High-performance microwave AlGaAs-InGaAs Pnp HBT with high-DC current gain," in IEEE Microwave and Guided Wave Letters, vol. 2, no. 8, pp. 331-333, Aug. 1992. doi: 10.1109/75.153604.
33. Peatman W. et al. InGaP-Plus™: advanced GaAs BiFET technology and applications // CS MANTECH Conference, May 14-17, 2007, Austin, Texas, USA. pp. 243-246.