МНОГОПОЗИЦИОННОЕ УСТРОЙСТВО ПЕРЕКЛЮЧЕНИЯ ИСТОЧНИКА ТОКА
MULTIPOSITIONAL DEVICE FOR SWITCHING CURRENT SOURCE

[0001] Настоящая заявка испрашивает приоритет китайской патентной заявки №201210586629.X, озаглавленной "a multipath current source switching device", поданной в SIPO 28 декабря 2012 года, полное содержимое которой включено в данный документ по ссылке.
Область техники, к которой относится изобретение
[0002] Настоящее изобретение относится к технической области цифро-аналоговой гибридной интегральной схемы, а более конкретно, к управляемому цифровым образом многопозиционному устройству переключения источника тока.
Уровень техники
[0003] С развитием технологии интегральных схем применение источников тока становится все более и более популярным. В частности, с широким применением высокомощного белого LED-освещения и большого по размеру LED-дисплея большее число LED требуется возбуждать, обычно в форме последовательных LED-строк. Для того, чтобы удовлетворять требованиям равномерного освещения и баланса белого, ток возбуждения каждой цепи должен быть неизменным. Следовательно, особенно важным является проектирование схемы возбуждения, которая может обеспечивать практически равномерные неизменные токи множеству LED-цепей и гарантировать, что сверхток или нулевой ток не генерируется во время переключения цепей.
[0004] Традиционная многопозиционная схема переключения источника тока является такой, как показано на фиг. 1 (имеющей три цепи, например). Схема включает в себя: операционные усилители 101, 102 и 103; электронно-лучевые МОП-коммутаторы M1, M2 и M3; низкоомные резисторы R1, R2 и R3; переключатели S1…S6; и нагрузки 104, 105 и 106.
[0005] Когда выполняется переключение с третьей цепи на вторую цепь, переключатели S2, S3 и S6 включены, переключатели S1, S4 и S5 выключены, а синфазные входные клеммы операционных усилителей 101, 102 и 103 соответственно соединены с опорным уровнем Vref и заземлением. В этот момент вторая цепь включена, а первая цепь и третья цепь выключены, и ток, протекающий через МОП-коммутатор M2, является выходным током и может быть выражен уравнением 1. Поскольку операционный усилитель 102, МОП-коммутатор M2 и низкоомный резистор R2 формируют контур отрицательной обратной связи, ток ветви, в которой присутствует МОП-коммутатор M2, сохраняется неизменным. Когда выполняется переключение со второй цепи на первую цепь, переключатели S1, S4 и S6 включены, переключатели S2, S3 и S5 выключены, а синфазные входные клеммы операционных усилителей 101, 102 и 103 соответственно соединены с опорным уровнем Vref, и заземлением. В этот момент первая цепь включается, а вторая и третья цепь выключаются, и выходной ток управляется посредством первой цепи.
[0006] Таким образом, может быть получено, что принципом действия традиционной многопозиционной схемы переключения источника тока является то, что, когда цепи токовых схем переключаются, синфазная входная клемма усилителя сигнала ошибки цепи соединяется с Vref, синфазные входные клеммы усилителей сигнала ошибки остальных цепей заземлены. Поскольку только одна цепь включена в одно и то же время, токовые цепи переключаются посредством выключения предыдущей цепи во время включения следующей цепи
(Уравнение 1)
[0007] Когда традиционная многопозиционная схема переключения источника тока переключается между цепями схем, цепь должна включаться одновременно с тем, когда другая цепь выключается. Поскольку несинхронизированные управляющие сигналы могут возникать в следующей ситуации: когда выполняется переключение со второй цепи на первую цепь, обе из синфазных входных клемм операционного усилителя 101 и операционного усилителя 102 соединяются с Vref через переключатели, ток в нагрузке 104 выражается уравнением 2, а ток в нагрузке 105 выражается уравнением 3; когда обе из синфазных входных клемм операционного усилителя 101 и операционного усилителя 102 заземлены через переключатели, оба тока в нагрузке 104 и нагрузке 105 являются нулевыми
(Уравнение 2)
(Уравнение 3)
[0008] Следовательно, когда традиционная многопозиционная схема переключения источника тока переключается между цепями схем, вследствие задержки управляющего переключением сигнала для цепи или по другим причинам, две цепи могут быть включены или выключены в одно и то же время, так что ток в нагрузке может быть слишком большим или быть нулевым, получающимся в результате отказа схемы.
Сущность изобретения
[0009] Согласно настоящему изобретению предоставляется многопозиционное (со множеством путей) устройство переключения источника тока. Многопозиционное устройство переключения источника тока включает в себя блок управления переключением; множество N токовых цепей, каждая из которых состоит из схемы источника неизменного тока и схемы переключения; и множество нагрузок, число нагрузок является таким же, что и число токовых цепей, при этом
[0010] одна клемма (вывод) первой нагрузки из множества нагрузок соединена с источником питания нагрузки, а другая ее клемма соединена с выходной клеммой схемы источника неизменного тока первой токовой цепи и одной клеммой второй нагрузки; одна клемма i-ой нагрузки соединена с другой клеммой (i-1)-ой нагрузки и выходной клеммой схемы источника неизменного тока i-ой токовой цепи;
[0011] каждая схема источника неизменного тока соединена с блоком управления переключением через схему переключения и выводит ток согласно напряжению, предоставленному посредством схемы переключения; и
[0012] под управлением блока управления переключением, при переключении схемы, рабочее напряжение, выводимое посредством схемы переключения токовой цепи, которая должна быть выключена, уменьшается согласно предварительно определенной величине изменения напряжения до тех пор, пока рабочее напряжение не будет равно нулю, и, одновременно, рабочее напряжение, выводимое посредством схемы переключения токовой цепи, которая должна быть включена, увеличивается до наивысшего рабочего напряжения согласно предварительно определенной величине изменения напряжения, так что ток в любой из нагрузок не превышает предварительно определенный ток во время переключения, при этом
[0013] число N является целым числом, не меньшим, чем 2, а i=2, 3, 4, …, N.
[0014] Дополнительно, когда не находится в режиме переключения схемы, блок управления переключением предоставляет возможность только схеме переключения одного токового пути предоставлять рабочее напряжение соответствующей схеме источника неизменного тока для того, чтобы соответствующая схема источника неизменного тока выводила неизменный ток.
[0015] Предпочтительно, N токовых цепей являются первой токовой цепью, второй токовой цепью и третьей токовой цепью, а множество нагрузок являются первой нагрузкой, второй нагрузкой и третьей нагрузкой.
[0016] При этом каждая схема переключения включает в себя: счетчик, сконфигурированный, чтобы выполнять вычитающий подсчет согласно тактовому сигналу от блока управления переключением, когда принимает управляющий сигнал высокого уровня блока управления переключением, выполнять суммирующий подсчет согласно тактовому сигналу от блока управления переключением, когда принимает управляющий сигнал низкого уровня блока управления переключением, и выводить сигнал подсчета; и цифро-аналоговый преобразователь, сконфигурированный, чтобы формировать выходное напряжение согласно сигналу подсчета от счетчика, чтобы управлять выходным током соответствующей схемы источника неизменного тока.
[0017] Предпочтительно, каждый счетчик включает в себя число 2P D-триггеров, первый фазоинвертор, второй фазоинвертор и третий фазоинвертор, первый трехвходовый вентиль И и второй трехвходовый вентиль И и селектор данных, P является целым числом, большим, чем 2;
[0018] управляющий уровнем сигнал от блока управления переключением соединяется с клеммами сброса первого, второго, …, P-го D-триггеров, также как и входными клеммами третьего фазоинвертора, первого трехвходового вентиля И и селектора данных; выход третьего фазоинвертора соединен со входной клеммой первого трехвходового вентиля И и клеммами сброса каждого из (P+1)-го, (P+2)-го, …, (2P)-го D-триггеров;
[0019] тактовый сигнал, предоставленный посредством блока управления переключением, соединяется с входными клеммами первого трехвходового вентиля И и второго трехвходового вентиля И; выход второго трехвходового вентиля И соединен с тактовыми входными клеммами первого, второго, …, P-го D-триггеров; выход первого трехвходового вентиля И соединяется с тактовыми входными клеммами (P+1)-го, (P+2)-го, …, (2P)-го D-триггеров; и
[0020] входы первого и (P+1)-го D-триггеров соединены с высоким уровнем напряжения, их не-Q-выходы соответственно соединены с D-входными клеммами второго и (P+2)-го D-триггеров; для второго, третьего, …, P-го и (P+2)-го, (P+3)-го, …, 2P-го D-триггеров, Q-выходная клемма предыдущего триггера соединена с D-входной клеммой следующего триггера; выходные клеммы P-го и (2P)-го D-триггеров соответственно соединены с входными клеммами первого фазоинвертора и второго фазоинвертора; выходы первого фазоинвертора и второго фазоинвертора соответственно соединены с входными клеммами первого трехвходового вентиля И и второго трехвходового вентиля И, выходы первого, второго, …, P-го D-триггеров последовательно, в порядке от старшего бита до младшего бита, соединены с первой входной клеммой селектора данных, выходы (P+1)-го, (P+2)-го, …, (2P)-го D-триггеров последовательно, в порядке от младшего бита до старшего бита, соединены с второй входной клеммой селектора данных.
[0021] Предпочтительно, каждый из D-триггеров срабатывает на нарастающем фронте тактового сигнала.
[0022] Предпочтительно, каждый цифро-аналоговый преобразователь включает в себя число P-1 резисторов делителя, число P электронно-лучевых коммутаторов, первый дополнительный электронно-лучевой коммутатор M41 и второй дополнительный электронно-лучевой коммутатор M42, и первый дополнительный фазоинвертор Con41 и второй дополнительный фазоинвертор Con42;
[0023] при этом резисторы R1, R2, …, RP-1 делителя последовательно соединены один за другим;
[0024] электрод стока первого дополнительного электронно-лучевого коммутатора M41 соединен с одной клеммой резистора R1 делителя, которая не соединена с резистором R2 делителя, его электрод истока заземлен, а его электрод затвора соединен с выходной клеммой первого дополнительного фазоинвертора Con41;
[0025] электрод стока второго дополнительного электронно-лучевого коммутатора M42 соединен с опорным напряжением Vref, его электрод истока соединен с электродом стока P-ого электронно-лучевого коммутатора и одной клеммой резистора RP-1 делителя, которая не соединена с резистором RP-2 делителя последовательно, а его электрод затвора соединен с выходной клеммой второго фазоинвертора Con42;
[0026] электроды стока со второго по (P-1)-й электронно-лучевых коммутаторов последовательно соединены с соединительной клеммой, где резистор R1 делителя и резистор RP-1 делителя соединены последовательно, электрод стока первого дополнительного электронно-лучевого коммутатора соединен с соединительной клеммой, куда подключены резистор R1 делителя и первый дополнительный электронно-лучевой коммутатор M41, электрод стока P-го электронно-лучевого коммутатора соединен с соединительной клеммой, куда подключены резистор RP-1 делителя и электрод истока второго дополнительного электронно-лучевого коммутатора M42; и
[0027] p битов линии данных DATA<P-1:0> соответственно соединены с электродами затворов с первого по P-ый электронно-лучевых коммутаторов и входными клеммами первого дополнительного фазоинвертора и второго дополнительного фазоинвертора; электроды истока с первого по P-ый электронно-лучевых коммутаторов соединены с выходной клеммой цифро-аналогового преобразователя;
[0028] при этом включение и выключение первого дополнительного электронно-лучевого коммутатора, второго дополнительного электронно-лучевого коммутатора, …, P-го электронно-лучевого коммутатора соответственно управляются посредством с первого по p-ый битов линии данных (DATA<0>, DATA<1> … DATA<P-1>), выводимых счетчиком, включение и выключение второго дополнительного электронно-лучевого коммутатора M42 управляются посредством первого бита линии данных DATA <0>, а включение и выключение первого дополнительного электронно-лучевого коммутатора M41 управляются посредством p-го бита линии данных DATA<P-1>.
[0029] Предпочтительно, число P равно 10.
[0030] При этом, когда токовая цепь должна быть переключена, согласно управляющему уровнем сигналу блока управления переключением и тактовому сигналу от блока управления переключением, счетчик схемы переключения токовой цепи, которая должна быть включена, выполняет вычитающий подсчет и выводит сигнал подсчета соответствующему цифроаналоговому преобразователю схемы переключения, чтобы формировать выходное напряжение, уменьшенное согласно величине изменения напряжения 1/(P-1)Vref; и, одновременно, счетчик схемы переключения токовой цепи, которая должна быть выключена, выполняет суммирующий подсчет и выводит сигнал подсчета цифро-аналоговому преобразователю схемы переключения, чтобы формировать выходное напряжение, увеличенное согласно величине изменения напряжения 1/(P-1)Vref, так что выходной ток схемы источника неизменного тока токовой цепи, которая должна быть включена, увеличивается согласно предварительно заданной величине изменения тока в процессе включения, в то время как выходной ток схемы источника неизменного тока токовой цепи, которая должна быть выключена, уменьшается согласно предварительно заданной величине изменения тока в процессе выключения.
[0031] При этом каждая схема источника неизменного тока включает в себя: операционный усилитель, электронно-лучевой коммутатор и резистор дискретизации;
[0032] электрод стока электронно-лучевого коммутатора соединен с соответствующей нагрузкой, его электрод истока заземлен через резистор дискретизации, его электрод затвора соединен с выходной клеммой операционного усилителя; и
[0033] синфазная входная клемма операционного усилителя соединена с выходной клеммой схемы переключения, а противофазная входная клемма заземлена через резистор дискретизации.
[0034] При этом величина выходного тока каждой схемы источника неизменного тока равна
INP
[0035] при этом V является входным напряжением синфазной клеммы операционного усилителя.
[0036] В настоящем изобретении, когда переключение не выполняется, ток включаемой цепи сохраняется неизменным. Когда цепь должна быть переключена, может быть гарантировано, что ток цепи, которая должна быть выключена, последовательно уменьшается, и, одновременно, ток цепи, которая должна быть включена, последовательно увеличивается. Следовательно, настоящее изобретение может реализовывать плавное изменение тока всей схемы, которая должна быть переключена, и эффективно избегает сверхтока и нулевого тока. Кроме того, поскольку конденсатор не применяется в схеме настоящего изобретения, площадь компоновки может быть эффективно уменьшена, и стоимость производства может быть снижена; статическое энергопотребление счетчика и DAC равно 0, после того как переключение выполнено, таким образом, энергопотребление может быть эффективно уменьшено.
Краткое описание чертежей
[0037] Для того чтобы объяснять варианты осуществления настоящего изобретения или технические решения на предшествующем уровне техники более ясно, чертежи, упомянутые в описании вариантов осуществления или предшествующего уровня техники, будут просто описаны далее в данном документе. Очевидно, чертежи, описанные ниже, являются только некоторыми вариантами осуществления настоящего изобретения, для специалистов в области техники, другие варианты осуществления и их чертежи могут также быть получены согласно вариантам осуществления, показанным на этих чертежах.
[0038] Фиг. 1 – это схема традиционного LED-формирователя, имеющего две цепи;
[0039] Фиг. 2 – это схематичная блок-схема многопозиционного устройства переключения источника тока согласно варианту осуществления настоящего изобретения;
[0040] Фиг. 3 – это принципиальная схема для управляемой цифровым образом схемы переключения источника тока согласно примерному варианту осуществления настоящего изобретения;
[0041] Фиг. 4 – это принципиальная схема для частичной схемы счетчика схемы переключения согласно настоящему изобретению;
[0042] Фиг. 5 – это принципиальная схема для частичной схемы цифро-аналогового преобразователя DAC схемы переключения согласно настоящему изобретению; и
[0043] Фиг. 6 показывает результат моделирования управляемого цифровым образом переключения источника тока согласно примерным вариантам осуществления на фиг. 3-5 настоящего изобретения.
Подробное описание изобретения
[0044] Для того чтобы сделать цели, технические решения и преимущества настоящего изобретения более понятными, настоящее изобретение будет дополнительно описано в деталях со ссылкой на сопровождающие чертежи и варианты осуществления.
[0045] Фиг. 2 иллюстрирует схематичную блок-схему многопозиционного устройства переключения источника тока согласно варианту осуществления настоящего изобретения. Как показано на фиг. 2, многопозиционное устройство переключения источника тока включает в себя блок 200 управления переключением, первую-третью схемы источника неизменного тока, первую-третью схемы переключения и первую-третью нагрузки. Одна клемма первой нагрузки соединена с источником питания нагрузки, а другая ее клемма соединена с выходной клеммой первой схемы источника неизменного тока и одной клеммой второй нагрузки; одна клемма второй нагрузки соединена с другой клеммой первой нагрузки и выходной клеммой второй схемы источника неизменного тока; одна клемма третьей нагрузки соединена с другой клеммой второй нагрузки и выходной клеммой третьей схемы источника неизменного тока. Под управлением блока 200 управления переключением, когда переключение схемы не выполняется, только одна из первой-третьей схем переключения предоставляет рабочее напряжение соответствующей схеме источника неизменного тока, для того, чтобы схема источника неизменного тока выводила неизменный ток; когда переключение схемы выполняется, рабочее напряжение, выводимое схемой переключения, которая должна быть выключена, уменьшается до нуля согласно первой предварительно определенной величине изменения напряжения, и, одновременно, рабочее напряжение, выводимое схемой переключения, которая должна быть включена, увеличивается до наивысшего рабочего напряжения согласно предварительно определенной величине изменения напряжения, так что ток в любой одной из первой-третьей нагрузок не превышает предварительно определенного тока во время переключения.
[0046] На фиг. 2 переключение выполняется для трех цепей источников тока просто в качестве примера. Может быть понятно специалистам в области техники, что настоящее изобретение может быть применено в переключении между двумя цепями источников тока и между более чем тремя цепями источников тока. В случае N цепей источников тока одна клемма первой нагрузки из множества нагрузок соединена с источником питания нагрузки, а другая ее клемма соединена с выходной клеммой первой схемы источника неизменного тока и одной клеммой второй нагрузки. Одна клемма i-ой нагрузки соединена с другой клеммой (i-1)-ой нагрузки и выходной клеммой схемы источника неизменного тока i-ой токовой цепи. Каждая схема источника неизменного тока в токовой цепи соединена с блоком управления переключением через схему переключения и выводит ток согласно напряжению, предоставленному посредством схемы переключения. Под управлением блока управления переключением, когда переключение схемы не выполняется, только одна схема переключения одной токовой цепи предоставляет рабочее напряжение соответствующей схеме источника неизменного тока для того, чтобы соответствующая схема источника неизменного тока выводила неизменный ток; когда переключение схемы выполняется, рабочее напряжение, выводимое схемой переключения токовой цепи, которая должна быть выключена, уменьшается до нуля согласно первой предварительно определенной величине изменения напряжения, и, одновременно, рабочее напряжение, выводимое схемой переключения токовой цепи, которая должна быть включена, увеличивается до наивысшего рабочего напряжения согласно предварительно определенной величине изменения напряжения, так что ток в любой одной из нагрузок не превышает предварительно определенный ток в течение предварительно определенного периода времени переключения. При этом N является целым числом, не меньшим, чем 2, а i=2, 3, 4, …, N.
[0047] Предпочтительно, каждая схема переключения имеет одинаковую конфигурацию, включающую в себя счетчик и цифро-аналоговый преобразователь (DAC). Счетчик выполняет либо вычитающий подсчет, либо суммирующий подсчет под управлением схемы управления переключением. DAC выводит рабочее напряжение на входную клемму схемы источника неизменного тока согласно сигналу подсчета счетчика с тем, чтобы предоставлять возможность выходному току уменьшаться или увеличиваться. Блок управления переключением управляет управляющим уровнем сигналом, предоставляемым счетчику каждой схемы переключения, с тем, чтобы предоставлять возможность управляющему уровнем сигналу каждого счетчика синхронно изменяться.
[0048] В настоящем изобретении, поскольку переключение схемы не выполняется посредством простого выключения одной цепи и включения другой цепи, а посредством постепенного уменьшения выходного тока одной цепи с предварительно определенной величиной изменения напряжения и одновременно увеличения выходного тока другой цепи с предварительно определенной величиной изменения напряжения, может быть гарантировано, что максимальный ток в любой одной из нагрузок не превышает предварительно определенный ток, таким образом, избегая сверхтока и нулевого тока, вызываемых несинхронизированным управляющим сигналом. Дополнительно, с цифровой схемой переключения, состоящей из счетчика и цифро-аналогового преобразователя, посредством цифрового управления, в переключении схемы, ток в каждой цепи может реализовывать плавный переход, таким образом, избегая сверхтока и нулевого тока и предоставляя возможность более аккуратного управления переключением схемы.
[0049] Фиг. 3 иллюстрирует конкретную структурную схему для трехпозиционной схемы переключения источника тока согласно варианту осуществления настоящего изобретения. Первая цепь переключения включает в себя первую схему переключения, состоящую из первого счетчика 201 и первого цифро-аналогового преобразователя (DAC) 202 и первого модуля 203 неизменного тока. Вторая цепь переключения включает в себя вторую схему переключения, состоящую из второго счетчика 204 и второго цифро-аналогового преобразователя (DAC) 205 и второго модуля 206 неизменного тока. Третья цепь переключения включает в себя третью схему переключения, состоящую из третьего счетчика 207 и третьего цифроаналогового преобразователя (DAC) 208 и третьего модуля 209 неизменного тока.
I1
I1
I2
I2
I3
I3
I1
I1
I1
[0050] Как показано на фиг. 3, первый модуль неизменного тока состоит из первого операционного усилителя, первого электронно-лучевого коммутатора M и первого дискретизирующего резистора R. Второй модуль неизменного тока состоит из второго операционного усилителя, второго электронно-лучевого коммутатора M и второго дискретизирующего резистора R. Третий модуль неизменного тока состоит из третьего операционного усилителя, третьего электронно-лучевого коммутатора M и третьего дискретизирующего резистора R. Структура схемы и принцип работы первого-третьего модулей неизменного тока являются одинаковыми. Рассматривая первый модуль неизменного тока в качестве примера, выходная клемма электронно-лучевого коммутатора M (а именно, его электрод стока) соединена с первой нагрузкой, его электрод истока заземлен через дискретизирующий резистор R. Синфазная входная клемма операционного усилителя в первом модуле неизменного тока соединена с выходной клеммой цифро-аналогового преобразователя 202, а его противофазная входная клемма заземлена через дискретизирующий резистор R. Когда напряжение, приложенное к синфазной входной клемме первого операционного усилителя, является неизменным, первый выходной ток сохраняется неизменным, а когда напряжение изменяется, выходной ток также изменяется соответствующим образом. Величина выходного тока первого модуля неизменного тока может быть выражена следующим уравнением:
[0051] Аналогично, величины выходных токов второго и третьего модулей неизменного тока равны:
и
[0052] Входные управляющие сигналы первого-третьего счетчиков 201, 204 и 207 соответственно принимают первый-третий управляющие уровнем сигналы DOWN/UP1, DOWN/UP2 и DOWN/UP3, предоставляемые блоком управления переключением; клеммы входного тактового сигнала первого-третьего счетчиков принимают тактовый сигнал CLK, предоставляемый блоком 200 управления переключением; выходы первого-третьего счетчиков соответственно соединены с клеммами ввода цифрового сигнала первого-третьего DAC 202, 205 и 208; выходы первого-третьего DAC 202, 205 и 208 соответственно соединены с синфазными входными клеммами первого-третьего операционных усилителей первого-третьего модулей 203, 206 и 209 постоянного тока; и первый-третий модули 203, 206 и 209 постоянного тока соответственно выводят первый-третий токи I1, I2 и I3. В настоящем варианте осуществления, первый-третий счетчики соответственно считают согласно первому-третьему управляющим уровнем сигналам DOWN/UP1, DOWN/UP2 и DOWN/UP3 и тактовому сигналу CLK, и сигналы подсчета соответственно выводятся первому-третьему DAC. Первый-третий DAC соответственно формируют соответствующие сигналы VINP1, VINP2 и VINP3 напряжения согласно сигналам подсчета, выводимым первым-третьим счетчиками. Первый-третий модули неизменного тока соответственно выводят первый-третий токи согласно сигналам напряжения, выводимым первым-третьим DAC. Как показано на фиг. 3, первый-третий токи соответственно выражены следующим образом:
,  и
[0053] В уравнениях VINP1-VINP3 соответственно являются сигналами напряжения, формируемыми первым-третьим цифро-аналоговыми преобразователями, и выводятся на синфазные входные клеммы первого-третьего операционных усилителей.
[0054] Когда выполняется переключение с третьей цепи на вторую цепь, первый управляющий уровнем сигнал DOWN/UP1 сохраняет высокий уровень, второй управляющий уровнем сигнал DOWN/UP2 изменяется с высокого уровня на низкий уровень, третий управляющий уровнем сигнал DOWN/UP3 изменяется с низкого уровня на высокий уровень, и первый-третий управляющие уровнем сигналы синхронно изменяются. Третий управляющий уровнем сигнал DOWN/UP3 предоставляет возможность третьему счетчику 207 выполнять вычитающий подсчет, выход третьего счетчика предоставляет возможность выходному напряжению третьего DAC 208 уменьшаться постепенно, таким образом, выходной ток третьего модуля 209 неизменного тока может уменьшаться постепенно до тех пор, пока выходной ток не будет равен 0. Второй управляющий уровнем сигнал DOWN/UP2 предоставляет возможность второму счетчику 204 выполнять суммирующее сложение, выход второго счетчика предоставляет возможность выходному напряжению второго DAC 205 уменьшаться постепенно, таким образом, выходной ток второго модуля 206 неизменного тока может постепенно увеличиваться до максимального значения. Когда выполняется переключение со второй цепи на первую цепь, первый управляющий уровнем сигнал DOWN/UP1 изменяется с высокого уровня на низкий уровень, второй управляющий уровнем сигнал DOWN/UP2 изменяется с низкого уровня на высокий уровень, третий управляющий уровнем сигнал DOWN/UP3 управления уровнем сохраняет высокий уровень, и эти управляющие сигналы изменяются синхронно. Второй управляющий уровнем сигнал DOWN/UP2 предоставляет возможность второму счетчику 204 выполнять вычитающий подсчет, выход второго счетчика предоставляет возможность выходному напряжению второго DAC 205 уменьшаться постепенно, таким образом, выходной ток второго модуля 206 неизменного тока может уменьшаться постепенно до тех пор, пока выходной ток не будет равен 0. Первый управляющий уровнем сигнал DOWN/UP1 предоставляет возможность первому счетчику 201 выполнять суммирующее сложение, выход первого счетчика предоставляет возможность выходному напряжению первого DAC 202 уменьшаться постепенно, таким образом, выходной ток первого модуля 203 неизменного тока может постепенно увеличиваться до максимального значения.
[0055] В варианте осуществления, показанном на фиг. 3, ради краткости, переключение выполняется между трехпозиционным источником тока, например. Специалисты в области техники могут применять его к переключению между N-позиционным источником тока, N является целым числом, большим или равным 2. При переключении N-позиционного источника тока существует N нагрузок, N схем переключения и N схем источников неизменного тока. Управляющие уровнем сигналы DOWN/UP1, DOWN/UP2 и DOWN/UP3 … DOWN/UPn предоставляются блоком управления переключения. Поскольку только одна цепь включена в один и тот же момент, только один управляющий сигнал имеет низкий уровень в одно и то же время. Когда переключение цепи должно быть выполнено, управляющий уровнем сигнал цепи, которая должна быть включена, изменяется с высокого на низкий, в то время как управляющий уровнем сигнал цепи, которая должна быть выключена, изменяется с низкого на высокий, и другие управляющие сигналы, которые имеют высокие уровни, остаются на высоких уровнях.
[0056] Фиг. 4 – это структурная схема счетчика согласно варианту осуществления настоящего изобретения. Как показано на фиг. 4, структура схемы и принцип работы каждого из первого-третьего счетчиков 201, 204 и 207 являются одинаковыми. Рассматривая первый счетчик 201 в качестве примера, первый счетчик 201 состоит из D-триггеров 301-320, фазоинверторов 321-323, первого трехвходового вентиля И 324 и второго трехвходового вентиля И 325 и селектора 326 данных. Сигнал DOWN/UP1 соединен с клеммами сброса D-триггеров 301…310, входными клеммами фазоинвертора 323, первого трехвходового вентиля И 324 и селектора данных. Выход фазоинвертора 323 соединен с входной клеммой первого трехвходового вентиля И 324 и клеммами сброса D-триггеров 311, 312, …, 320. Сигнал CLK, предоставляемый блоком управления переключением, соединен с входными клеммами первого трехвходового вентиля И 324 и второго трехвходового вентиля И 325; выход второго трехвходового вентиля И 325 соединен с тактовыми входными клеммами D-триггеров 301…310; выход первого трехвходового вентиля И 324 соединен с тактовыми входными клеммами D-триггеров 311…320; входы D-триггеров 301 и 311 соединены с высоким уровнем VCC; их не-Q-выходы соответственно соединены с D-входными клеммами D-триггеров 302 и 312; для D-триггеров 302… 301 и D-триггеров 312 … 320 Q-выходная клемма предыдущего триггера соединена с D-выходной клеммой следующего триггера; выходные клеммы D-триггеров 310 и 320 соответственно соединены с входными клеммами фазоинверторов 321 и 322; выходы фазоинверторов 321 и 322 соответственно соединены с входными клеммами трехвходовых вентилей И 324 и 325; выходы D-триггеров 301 … 310 последовательно от старшего бита до младшего бита соединены с первой входной клеммой селектора данных; и выходы D-триггеров 311 … 320 последовательно от младшего бита до старшего бита соединены со второй входной клеммой селектора данных. Каждый из D-триггеров срабатывает на нарастающем фронте тактового сигнала, и D-триггеры сбрасываются асинхронно (действительно при низком уровне). Счетчик может выполнять как суммирующий подсчет, так и вычитающий подсчет. Когда DOWN/UP1 имеет высокий уровень, выполняется вычитающий подсчет, сигнал CLR2 является действительным, сигнал CLR1 является недействительным, DATA_A<9:0> равно 1000000000, DATA_B<0:9> равно 1000000000, селектор 326 данных разрешает первую линию данных DATA_A<9:0>. Со скачками тактового сигнала данные сдвигаются вправо бит за битом, счетное значение равно от 1000000000, 0100000000 … до 0000000001. Когда выход равен 0000000001, D-триггер 310 выводит 1, фазоинвертор 321 выводит 0, трехвходовый вентиль И 325 выводит 0, подсчет останавливается, и выходное значение счетчика отправляется в DAC, чтобы предоставлять возможность поступательного уменьшения тока цепи. Когда DOWN/UP1 имеет низкий уровень, выполняется суммирующий подсчет, сигнал CLR1 является действительным, сигнал CLR2 является недействительным, DATA_A<9:0> равно 1000000000, DATA_B<0:9> равно 1000000000, селектор 326 данных разрешает вторую линию данных DATA_B<0:9>. Со скачками тактового сигнала данные сдвигаются влево бит за битом, данные подсчета равны от 0000000001, 0000000010 … до 1000000000, подсчет останавливается, и выходное значение счетчика отправляется в DAC, чтобы предоставлять возможность поступательного увеличения тока цепи.
[0057] Фиг. 5 иллюстрирует структурную схему первого-третьего цифро-аналоговых преобразователей, соответствующих первому-третьему счетчикам согласно настоящему изобретению. Структура и принцип работы первого-третьего DAC являются полностью одинаковыми. Как показано на фиг. 5, рассматривая первый цифроаналоговый преобразователь в качестве примера, первый цифроаналоговый преобразователь включает в себя резисторы R1 … R9 делителя, соединенные последовательно; электронно-лучевые коммутаторы 400 … 409, второй дополнительный электронно-лучевой коммутатор M42, первый дополнительный электронно-лучевой коммутатор M41; и второй дополнительный фазоинвертор Con42 и первый дополнительный фазоинвертор Con41. Резисторы R1, R2, … R9 делителя соединены последовательно. Электрод стока первого дополнительного электронно-лучевого коммутатора M41 соединен с одной клеммой резистора R1 делителя, которая не соединена с резистором R2 делителя, его электрод истока заземлен, а его электрод затвора соединен с выходной клеммой фазоинвертора Con41. Электрод стока второго дополнительного электронно-лучевого коммутатора M42 соединен с опорным напряжением VREF, его электрод истока соединен с электродом стока электронно-лучевого коммутатора 409 и одной клеммой резистора R9 делителя, которая не соединена с резистором R8 делителя последовательно, а его электрод затвора соединен с выходной клеммой фазоинвертора Con42. Электроды стока электронно-лучевых коммутаторов 402-408 последовательно соединены с соединительной клеммой, куда резистор R1 делителя и резистор R9 делителя подключены последовательно; электрод стока электронно-лучевого коммутатора 400 соединен с соединительной клеммой, куда подключены резистор R1 и электронно-лучевой коммутатор M41; электрод стока электронно-лучевого коммутатора 409 соединен с соединительной клеммой, куда подключены резистор R9 делителя и электрод истока второго дополнительного электронно-лучевого коммутатора M42; третья линия данных DATA<9:0> соответственно соединена с электродами затвора электронно-лучевых коммутаторов 400-409 и входными клеммами дополнительных фазоинверторов Con42 и Con41; и электроды истока электронно-лучевых коммутаторов 400-409 соединены с выходной клеммой цифро-аналогового преобразователя. При этом включение и выключение электронно-лучевых коммутаторов 400, 401, …, 409 последовательно управляются посредством DATA<0>, DATA<1> … DATA<9>, выводимых первым счетчиком, второй дополнительный электронно-лучевой коммутатор M42 управляется посредством DATA<0>, а первый дополнительный электронно-лучевой коммутатор M41 управляется посредством DATA<9>. Когда суммирующий подсчет выполняется посредством первого счетчика, выходное напряжение VOUT первого DAC увеличивается. Когда первый счетчик увеличивается до максимального значения, т.е., DATA<9:0> равно 1000000000, управляющий сигнал DATA<9> управляет первым дополнительным электронно-лучевым коммутатором M41, чтобы выключать его через фазоинвертор Con41, и ветвь сопротивления, подключенная последовательно, отсоединяется. Когда вычитающий подсчет выполняется посредством первого счетчика, выходное напряжение VOUT для DAC уменьшается. Когда первый счетчик уменьшается до минимального значения, т.е., DATA<9:0> равно 0000000001, управляющий сигнал DATA<0> управляет вторым дополнительным электронно-лучевым коммутатором M42, чтобы выключать его через второй дополнительный фазоинвертор Con42, и ветвь сопротивления, подключенная последовательно, отсоединяется.
[0058] Далее в данном документе, рассматривая первый счетчик в качестве примера, конкретный процесс работы счетчика описывается в деталях. Когда управляющий уровнем сигнал DOWN/UP1 имеет высокий уровень, вычитающий подсчет выполняется посредством первого счетчика. В этот момент селектор 326 данных разрешает DATA_A<9:0>, сигнал CLR2 является действительным, DATA_B<0:9> равно 1000000000, DATA_A<9:0> равно 1000000000, выходные значения D-триггеров 301-310 равны 1000000000. Со скачками тактового сигнала данные сдвигаются вправо бит за битом, подсчитанное значение изменяется от 1000000000, 0100000000 …, до тех пор, пока выходной сигнал высокого уровня посредством D-триггера 310 не изменится на низкий уровень через фазоинвертор 321. Низкий уровень и тактовый сигнал выполняются с помощью операции И через вентиль И 325, и вычитающий подсчет останавливается. Аналогично, когда управляющий уровнем сигнал DOWN/UP1 имеет низкий уровень, суммирующий подсчет выполняется посредством первого счетчика. В этот момент селектор 326 данных разрешает DATA_B<0:9>, сигнал CLR1 является действительным, DATA_A<0:9> равно 1000000000, DATA_B<0:9> равно 1000000000, выходные значения D-триггеров 311-320 равны 1000000000. Поскольку DATA_B<0:9> соответствует DATA_A<9:0>, выводимым посредством селектора 326 данных, со скачками тактового сигнала данные сдвигаются вправо бит за битом, подсчитанное значение изменяется от 0000000001, 0000000010 …, до тех пор пока выходной сигнал высокого уровня D-триггера 320 не изменится на низкий уровень через фазоинвертор 322. Низкий уровень и тактовый сигнал выполняются с помощью операции И через вентиль И 324, и суммирующий подсчет останавливается.
[0059] Как показано на фиг. 5, процесс работы DAC в многопозиционной схеме переключения источника тока настоящего изобретения является следующим. Счетчик выводит DATA<9:0> в качестве входных сигналов для DAC, DATA<9> по DATA<0> последовательно управляют включением и выключением электронно-лучевых МОП-коммутаторов 409-400, соответственно, M42 управляется посредством DATA<0>, а M41 управляется посредством DATA<9>. Когда счетчик находится в рабочем состоянии для выполнения суммирующего подсчета, электронно-лучевые МОП-коммутаторы включаются по одному от 400, 401 … до 409, напряжение делится посредством резисторов делителя, и выходное напряжение изменяется согласно предварительно определенной величине 1/9Vref изменения напряжения от 0 В, 1/9Vref, 2/9Vref … до Vref. Когда счетчик увеличивается до максимального значения, т.е., DATA<9:0> равно 1000000000, и выходное напряжение равно Vref, управляющий сигнал DATA<9> управляет первым дополнительным электронно-лучевым коммутатором M41, чтобы выключать его через фазоинвертор Con41, ветвь сопротивления, соединенная последовательно, отсоединяется, и ток в этой ветви равен 0. Когда счетчик находится в рабочем состоянии выполнения вычитающего подсчета, электронно-лучевые МОП-коммутаторы включаются по одному от 409, 408 … до 400, напряжение делится посредством резисторов делителя, и выходное напряжение изменяется согласно предварительно определенной величине 1/9Vref изменения напряжения от Vref, 8/9Vref … до 0 В в конечном счете. Когда счетчик уменьшается до минимального значения, т.е., DATA<9:0> равно 0000000001, выходное напряжение равно 0 В, управляющий сигнал DATA<0> управляет вторым дополнительным электронно-лучевым коммутатором M42, чтобы выключать его через второй дополнительный фазоинвертор Con42, ветвь сопротивления, соединенная последовательно, отсоединяется, и ток в этой ветви равен 0.
[0060] В настоящем варианте осуществления, когда цепи должны переключаться, соответствующий каждой из цепи, которая должна быть выключена, и цепи, которая должна быть включена, счетчик начинает считать согласно управляющему уровнем сигналу и тактовому сигналу, выходное подсчитанное значение отправляется в соответствующий DAC, и DAC формирует соответствующий сигнал величины изменения напряжения согласно выходному сигналу подсчета, управляет величиной напряжения синфазной входной клеммы соответствующего операционного усилителя, чтобы управлять выходным током, таким образом, управляя переключением токовых цепей Когда цепи не должны переключаться, цепь, которую требуется включить, сохраняется соединенной все время под управлением блока управления переключением, и соответствующая схема источника неизменного тока является неизменным током, выводимым посредством модуля неизменного тока.
[0061] Далее в данном документе процесс переключения для многопозиционной схемы переключения источника тока будет описан со ссылкой на фиг. 3-5. Когда управляющий выходной сигнал блока управления переключением принимается в настоящий момент времени, первая цепь должна быть отключена, а вторая цепь включена. В это момент управляющий уровнем сигнал DOWN/UP1, вводимый в первый счетчик, изменяется с низкого уровня на высокий уровень, и, одновременно, управляющий уровнем сигнал DOWN/UP2, вводимый во второй счетчик, изменяется с высокого уровня на низкий уровень, и первый и второй счетчики начинают считать. Вычитающий подсчет выполняется посредством первого счетчика 201, и подсчитанное значение равно от 1000000000, 0100000000 … до 0000000001. Выходное напряжение первого DAC 202 постепенно уменьшается от Vref до 0, и ток цепи 1 постепенно уменьшается до 0. В это же время, суммирующий подсчет выполняется посредством второго счетчика 201, подсчитанное значение равно от 0000000001, 0000000010 … до 1000000000. Выходное напряжение второго DAC 205 постепенно увеличивается от 0 до Vref, и ток цепи 2 постепенно увеличивается, таким образом, переключение между двумя цепями выполняется. Аналогично, переключение между другими цепями может быть выполнено таким же способом. Таким образом, во время переключения цепей, ток в любой одной из нагрузок (например, в первой нагрузке) не будет нулевым, а максимальный ток не может превышать предварительно определенный ток, предварительно определенный ток является максимальным значением из I1 и I2. В случае, когда каждая схема источника неизменного тока и модуля источника неизменного тока полностью являются одинаковыми, во время переключения цепей ток в любой одной из нагрузок, такой как первая нагрузка, не может превышать предварительно определенный ток I1. В настоящем изобретении управляющий уровнем сигнал формируется блоком управления переключением. Что касается множественного переключения цепей, только одна цепь включена в одно и то же время, и одна цепь выключена. Когда управляющий сигнал некой цепи является действительным в одно и то же время, действительный управляющий сигнал в предыдущей цепи должен стать недействительным, и только управляющий сигнал одной цепи является действительным в одно и то же время. Пока изменения управляющего сигнала являются синхронными, изменения соответствующего счетчика будут синхронными под управлением тактового сигнала.
[0062] Результат моделирования переключения многопозиционных источников тока на фиг. 4 и фиг. 5 показан на фиг. 6. Кривые на фиг. 6 являются кривой напряжения VINP1 синфазной клеммы операционного усилителя в первом модуле 203 неизменного тока и кривой напряжения VINP2 синфазной входной клеммы операционного усилителя в модуле 206 неизменного тока при переключении между двумя цепями. В настоящий момент Vref равно 1 В. Может быть видно, для цепи, которая должна быть выключена, что ступенчатое по форме напряжение постепенно уменьшается до 0 В; и, одновременно, для цепи, которая должна быть включена, что ступенчатое по форме напряжение постепенно увеличивается до 1 В. Из  и , т.е., ток цепи, которая должна быть выключена в схеме, постепенно уменьшается, ток в цепи, которая должна быть включена в схеме, постепенно увеличивается, и таким образом токовое переключение между цепями в схеме выполняется.
[0063] В вариантах осуществления на фиг. 4 и фиг. 5, где линиями данных являются 10 цепей, например, число резисторов делителя, соединенных последовательно, равно 9, число электронно-лучевых коммутаторов, соответственно соединенных с резисторами делителя, равно 10, а DAC является 10-битным, например. Может быть понятно специалистам в области техники, что, согласно требованию точности управления, третья линия данных может быть P-битной, т.е., DATA<P-1:0>. Соответственно, число резисторов делителя, соединенных последовательно, равно P-1, число электронно-лучевых коммутаторов, соответственно соединенных с резисторами делителя, равно P, DAC является P-битным, при этом P является целым числом, большим, чем 2. Кроме того, первая линия данных обозначена как DATA_A<P-1:0>, вторая линия данных обозначена как DATA_B<P-1:0>, число D-триггеров, соединенных с первой линией данных, равно P, а число D-триггеров, соединенных со второй линией данных, равно M.
P-1
P-2
1
0
0
P-1
P-1
0
1
P-2
P-1
[0064] В случае P битов, аналогично ситуации для 10 цепей, показанной на фиг. 3, рассматривая первый счетчик 201 в качестве примера, первый счетчик 201 состоит из D-триггеров от 1 до P и от P+1 до 2P, фазоинверторов 321-323, первого трехвходового вентиля И 324 и второго трехвходового вентиля И 325 и селектора 326 данных. Сигнал DOWN/UP1 соединен с клеммами сброса D-триггеров 1, 2, …, P, фазоинвертором 323, первым трехвходовым вентилем И 324 и входной клеммой селектора данных. Выход фазоинвертора 323 соединен с входной клеммой первого трехвходового вентиля И 324 и клеммами сброса D-триггеров P+1, P+2, …, 2P. Сигнал CLK, предоставляемый блоком управления переключением, соединен с входными клеммами первого трехвходового вентиля И 324 и второго трехвходового вентиля И 325; выход второго трехвходового вентиля И 325 соединен с тактовыми входными клеммами D-триггеров 1, 2, …, P; выход первого трехвходового вентиля И 324 соединен с тактовыми входными клеммами D-триггеров P+1, P+2, …, 2P; входы D-триггеров 1 и P+1 соединены с высоким уровнем VCC; их не-Q-выходы соответственно соединены с D-входными клеммами D-триггеров 2 и P+2; для D-триггеров 2, 3, …, P и D-триггеров P+2, P+3, …, 2P Q-выходная клемма предыдущего триггера соединена с D-выходной клеммой следующего триггера; выходные клеммы D-триггеров P и 2P соответственно соединены с входными клеммами фазоинверторов 321 и 322; выходы фазоинверторов 321 и 322 соответственно соединены с входными клеммами трехвходовых вентилей И 324 и 325; выходы D-триггеров 1, 2, … P от старшего бита до младшего бита последовательно соединены с первой входной клеммой селектора данных; и выходы D-триггеров P+1, P+2, … 2P от младшего бита до старшего бита последовательно соединены со второй входной клеммой селектора данных. Каждый из D-триггеров срабатывает на нарастающем фронте тактового сигнала, и D-триггеры сбрасываются асинхронно (действительно при низком уровне). Аналогично, счетчик может выполнять как суммирующий подсчет, так и вычитающий подсчет. Когда DOWN/UP1 имеет высокий уровень, выполняется вычитающий подсчет, сигнал CLR2 является действительным, сигнал CLR1 является недействительным, DATA_A<P-1:0> равно 1000000000, DATA_B<0:P-1> равно 1000000000, селектор 326 данных разрешает первую линию данных DATA_A<P:0>. Со скачками тактового сигнала данные сдвигаются вправо бит за битом, подсчитанное значение равно от 2, 2, …, до 2, 2; когда выход равен 2, D-триггер P выводит 1, фазоинвертор 321 выводит 0, трехвходовый вентиль И 325 выводит 0, подсчет останавливается, и выходное подсчитанное значение отправляется в DAC, таким образом, поступательное уменьшение тока цепи может быть реализовано. Когда DOWN/UP1 имеет низкий уровень, выполняется суммирующий подсчет, сигнал CLR1 является действительным, сигнал CLR2 является недействительным, DATA_A<P-1:0> равно 2, DATA_B<0:P-1> равно 2, и селектор 326 данных разрешает вторую линию данных DATA_B<0:P-1>. Со скачками тактового сигнала данные сдвигаются влево бит за битом, подсчитанное значение равно от 2, 2 … до 2, 2, подсчет останавливается и выходное подсчитанное значение отправляется в DAC, таким образом, поступательное увеличение тока цепи может быть реализовано.
[0065] В случае P битов структура цифро-аналогового преобразователя аналогична структуре, показанной на фиг. 5. Например, рассматривая первый цифро-аналоговый преобразователь в качестве примера, первый цифро-аналоговый преобразователь включает в себя резисторы R1 … RP-1 делителя, соединенные последовательно; электронно-лучевые коммутаторы 1, 2, … P; дополнительные электронно-лучевые коммутаторы M42 и M41; и дополнительные фазоинверторы Con42 и Con41. Резисторы R1, R2, … RP-1 делителя соединены последовательно. Электрод стока первого дополнительного электронно-лучевого коммутатора M41 соединен с одной клеммой резистора R1 делителя, которая не соединена с резистором R2 делителя, его электрод истока заземлен, а его электрод затвора соединен с выходной клеммой фазоинвертора Con41. Электрод стока второго дополнительного электронно-лучевого коммутатора M42 соединен с опорным напряжением VREF, его электрод истока соединен с электродом стока электронно-лучевого коммутатора P и одной клеммой резистора RP-1 делителя, которая не соединена с резистором RP-2 делителя последовательно, а его электрод затвора соединен с выходной клеммой фазоинвертора Con42. Электроды стока каждого из электронно-лучевых коммутаторов 2 по P-1 соответственно соединены с соединительной клеммой, куда резистор R1 делителя и резистор RP-1 делителя соединены последовательно; электрод стока электронно-лучевого коммутатора 1 соединен с соединительной клеммой резистора R1 делителя и первого дополнительно электронно-лучевого коммутатора M41; электрод стока электронно-лучевого коммутатора P соединен с соединительной клеммой резистора RP-1 делителя и электродом истока второго дополнительного электронно-лучевого коммутатора M42; третья линия данных DATA<P-1:0> соответственно соединена с электродами затвора электронно-лучевых коммутаторов 1-P и входными клеммами фазоинверторов Con42 и Con41; электроды истока электронно-лучевых коммутаторов 1-P соединены с выходной клеммой цифро-аналогового преобразователя. При этом включение и выключение электронно-лучевых коммутаторов 1, 2, …, P последовательно управляются посредством DATA<0>, DATA<1> … DATA<P-1>, выводимых первым счетчиком, второй дополнительный электронно-лучевой коммутатор M42 управляется посредством DATA<0>, а первый дополнительный электронно-лучевой коммутатор M41 управляется посредством DATA<P-1>. Когда суммирующий подсчет выполняется посредством первого счетчика, выходное напряжение VOUT первого DAC увеличивается, и когда первый счетчик увеличивается до максимального значения, т.е., DATA<P-1:0> равно 1000000000, управляющий сигнал DATA<P-1> управляет первым дополнительным электронно-лучевым коммутатором M41, чтобы выключать его через первый дополнительный фазоинвертор Con41, и ветви сопротивления, соединенные последовательно, отсоединяются. Когда вычитающий подсчет выполняется посредством первого счетчика, выходное напряжение VOUT для DAC уменьшается, и когда первый счетчик уменьшается до минимального значения, т.е., DATA<P-1:0> равно 1, управляющий сигнал DATA<0> управляет вторым дополнительным электронно-лучевым коммутатором M42, чтобы выключать его через второй дополнительный фазоинвертор Con42, и ветви сопротивления, соединенные последовательно, отсоединяются.
[0066] В случае P битов принципы работы счетчика и цифро-аналогового преобразователя аналогичны случаю с 10 битами. Различие в том, что в процессе переключения цепей напряжение, выводимое цифро-аналоговым преобразователем, увеличивается или уменьшается согласно предварительно определенной величине изменения напряжения, а именно, 1/(P-1)Vref, до тех пор, пока напряжение не будет максимальным значением или нулевым.
[0067] Может быть видно из вышеприведенной схемы, в настоящем изобретении, когда переключение не выполняется, ток включаемой цепи сохраняется неизменным. Когда цепь должна быть переключена, может быть гарантировано, что цепь, которая должна быть выключена, и ток последовательно уменьшаются, и, в то же время, цепь, которая должна быть включена, и ток последовательно увеличиваются. Следовательно, настоящее изобретение может реализовывать плавное изменение тока переключения всей схемы и эффективно избегать явления сверхтока и нулевого тока. И, схема настоящего изобретения не имеет конденсатора, таким образом, площадь компоновки может быть эффективно уменьшена, и стоимость производства уменьшается; статическое энергопотребление счетчика и DAC равно 0, после того как переключение выполнено, таким образом, энергопотребление может быть эффективно уменьшено.
[0068] Вышеприведенные описания являются только предпочтительными вариантами осуществления настоящего изобретения и не предназначены, чтобы ограничивать рамки защиты настоящего изобретения. Любая модификация, эквивалент или улучшение и т.п., выполненные в духе и принципах настоящего изобретения, должны быть включены в рамки защиты настоящего изобретения.