ВЕРТИКАЛЬНЫЙ ОРГАНИЧЕСКИЙ СВЕТОИЗЛУЧАЮЩИЙ ТРАНЗИСТОР С ИСПОЛЬЗОВАНИЕМ РАЗРЕЖЕННОГО ИСТОКА АКТИВНОЙ МАТРИЦЫ

1. Дисплейная панель, содержащая:
массив пикселей, в котором по меньшей мере один пиксель содержит:
переключающий транзистор; и
транзистор возбуждения, соединенный с переключающим транзистором, при этом транзистор возбуждения выполнен с возможностью излучения света в ответ на активацию с помощью переключающего транзистора.
2. Дисплейная панель по п.1, в которой транзистор возбуждения представляет собой вертикальный органический светоизлучающий транзистор с разреженным истоком (DS-VOLET), соединенный с переключающим транзистором.
3. Дисплейная панель по п.2, в которой DS-VOLET представляет собой вертикальный органический светоизлучающий транзистор с использованием углеродных нанотрубок (CN-VOLET).
4. Дисплейная панель по п.2, в которой DS-VOLET содержит:
слой подложки;
электрод затвора, расположенный на подложке для обеспечения поля затвора;
истоковый слой, содержащий материал разреженного истока;
диэлектрический слой, расположенный между электродом затвора и истоковым слоем, причем упомянутый диэлектрический слой расположен на электроде затвора;
стоковый слой, включающий в себя проводник для инжекции заряда, который является комплементарным по отношению к другому заряду, инжектированному с помощью истокового слоя; и
активный слой, расположенный между истоковым слоем и стоковым слоем, причем заряды объединяются для получения фотонов, а инжекция заряда между истоковым слоем и активным слоем модулируется полем затвора.
5. Дисплейная панель по п.4, в которой слой подложки представляет собой изолятор.
6. Дисплейная панель по п.5, в которой слой подложки включает в себя стекло и/или пластик.
7. Дисплейная панель по п.4, в которой слой подложки является металлическим и включает в себя изолирующий базовый слой, расположенный между указанным слоем подложки и переключающим транзистором и между указанным слоем подложки и DS-VOLET.
8. Дисплейная панель по п.7, в которой изолирующий базовый слой включает в себя по меньшей мере один из следующих материалов: оксид кремния, нитрид кремния, полиимид и обрабатываемый раствором изолирующий полимер.
9. Дисплейная панель по п.4, в которой слой подложки является гибким.
10. Дисплейная панель по п.4, в которой электрод затвора включает в себя проводник.
11. Дисплейная панель по п.4, в которой электрод затвора включает в себя по меньшей мере один из следующих материалов: оксид индия, легированный оловом (ITO), алюминий, молибден, тантал, титан и золото.
12. Дисплейная панель по п.4, в которой диэлектрический слой затвора представляет собой изолятор.
13. Дисплейная панель по п.4, в которой диэлектрический слой затвора представляет собой двойной слой.
14. Дисплейная панель по п.13, в которой двойной слой включает себя слой неорганического оксида и слой гидрофобного полимера.
15. Дисплейная панель по п.4, в которой слой неорганического оксида содержит оксид алюминия, и слой гидрофобного полимера содержит бензоциклобутен (ВСВ).
16. Дисплейная панель по п.4, в которой материал разреженного истока включает в себя перколяционную разреженную ячеистую структуру.
17. Дисплейная панель по п.4, в которой материал разреженного истока включает в себя материал с низкой плотностью состояний.
18. Дисплейная панель по п.4, в которой материал разреженного истока включает в себя графен.
19. Дисплейная панель по п.4, в которой материал разреженного истока включает в себя множество слоев графена.
20. Дисплейная панель по п.19, в которой в графене сформирован рисунок для того, чтобы иметь отверстия.
21. Дисплейная панель по п.4, в которой материал разреженного истока включает в себя разреженную ячеистую структуру углеродных трубок.
22. Дисплейная панель по п.4, в которой активный слой включает в себя полупроводниковый слой и светоизлучающий слой.
23. Дисплейная панель по п.22, в которой полупроводниковый слой включает в себя органический полупроводник или неорганический полупроводник.
24. Дисплейная панель по п.22, в которой активный слой включает в себя множество полупроводниковых слоев.
25. Дисплейная панель по п.24, в которой множество полупроводниковых слоев включает в себя слой поликристаллического полупроводника и слой обрабатываемого раствором полимера, расположенный на слое поликристаллического полупроводника.
26. Дисплейная панель по п.25, в которой слой обрабатываемого раствором полимера является слоем сшиваемого, обрабатываемого раствором полимера.
27. Дисплейная панель по п.22, в которой активный слой включает в себя множество светоизлучающих слоев.
28. Дисплейная панель по п.22, в которой активный слой дополнительно включает в себя переходной проводящий слой между полупроводниковым слоем и светоизлучающим слоем.
29. Дисплейная панель по п.28, дополнительно содержащая промежуточный диэлектрический слой, который электрически изолирует переходной проводящий слой от истоковой проводящей линии.
30. Дисплейная панель по п.28, в которой участок переходного проводящего слоя непосредственно контактирует со слоем подложки.
31. Дисплейная панель по п.4, в которой истоковый слой соединен с истоковой проводящей линией.
32. Дисплейная панель по п.4, в которой стоковый слой представляет собой двойной слой.
33. Дисплейная панель по п.32, в которой двойной слой включает в себя слой фторида лития и слой алюминия.
34. Дисплейная панель по п.4, в которой стоковый слой является многослойным.
35. Дисплейная панель по п.34, в которой многослойный слой включает в себя слой фторида лития, слой оксида молибдена и слой оксида индия, легированного оловом (ITO).
36. Дисплейная панель по п.2, в которой переключающий транзистор соединен с DS-VOLET посредством проводящей линии.
37. Дисплейная панель по п.36, в которой проводящая линия образует электрод стока переключающего транзистора.
38. Дисплейная панель по п.1, в которой переключающий транзистор включает в себя тонкопленочный транзистор (TFT).
39. Дисплейная панель по п.1, в которой переключающий транзистор соединен с информационной проводящей линией, причем информационная проводящая линия образует электрод истока переключающего транзистора.
40. Дисплейная панель по п.1, в которой переключающий транзистор включает в себя электрод затвора, соединенный с проводящей линией сканирования.
41. Дисплейная панель по п.1, в которой переключающий транзистор включает в себя вертикальный полевой транзистор с разреженным истоком (DS-VFET).
42. Дисплейная панель по п.41, в которой истоковый слой DS-VFET включает в себя перколяционную разреженную ячеистую структуру.
43. Дисплейная панель по п.4, в которой истоковый слой DS-VFET включает в себя материал с низкой плотностью состояний.
44. Дисплейная панель по п.41, в которой истоковый слой DS-VFET включает в себя слой графена.
45. Дисплейная панель по п.44, в которой рисунок графена сформирован с наличием отверстий.
46. Дисплейная панель по п.41, в которой DS-VFET представляет собой вертикальный полевой транзистор с использованием углеродных нанотрубок (CN-VFET).
47. Дисплейная панель по п.46, в которой истоковый слой CN-VFET включает в себя разреженную ячеистую структуру углеродных нанотрубок.
48. Дисплейная панель по п.41, в которой DS-VFET включает в себя истоковый слой, соединенный с информационной проводящей линией, и проводящую линию стокового слоя, соединенную с электродом затвора транзистора возбуждения.
49. Дисплейная панель по п.41, в которой DS-VFET включает в себя стоковый слой, соединенный с информационной проводящей линией, и проводящую линию стокового слоя, соединенную с электродом затвора транзистора возбуждения.
50. Дисплейная панель по п.41, в которой DS-VFET включает в себя:
электрод затвора, расположенный на подложке;
диэлектрический слой затвора, расположенный на электроде затвора;
истоковый слой, содержащий материал разреженного истока, расположенный на
диэлектрическом слое затвора;
полупроводниковый слой; и стоковый слой, причем полупроводниковый слой расположен между истоковым
слоем и стоковым слоем.
51. Дисплейная панель по п.50, в которой диэлектрический слой затвора является двухслойным.
52. Дисплейная панель по п.51, в которой двухслойный слой включает в себя слой неорганического оксида и слой гидрофобного полимера.
53. Дисплейная панель по п.52, в которой слой неорганического оксида содержит оксид алюминия, и слой гидрофобного полимера содержит бензоциклобутен (ВСВ).
54. Дисплейная панель по п.1, в которой переключающий транзистор включает в себя сдвоенный боковой вертикальный полевой транзистор с разреженным истоком (DS-VFET).
55. Дисплейная панель по п.54, в которой сдвоенный боковой DS-VFET включает в себя первый DS-VFET и второй DS-VFET, соединенные параллельно.
56. Дисплейная панель по п.55, в которой первый DS-VFET и второй DS-VFET совместно используют электрод затвора.
57. Дисплейная панель по п.55, в которой каждый первый DS-VFET и второй DS-VFET включают в себя истоковый слой, содержащий разреженную ячеистую структуру углеродных нанотрубок.
58. Дисплейная панель по п.55, в которой каждый первый DS-VFET и второй DS-VFET включает в себя исток слой, содержащий слой графена.
59. Дисплейная панель по п.55, в которой переключающий транзистор соединен с электродом затвора транзистора возбуждения посредством проводящей линии, при этом проводящая линия соединена с истоковым слоем первого DS-VFET и образует электрод стока на втором DS-VFET, а информационная проводящая линия соединена с истоковым слоем второго DS-VFET и образует стоковый электрод первого DS-VFET.
60. Дисплейная панель по п.1, в которой переключающий транзистор включает в себя сдвоенный обращенный вертикальной полевой транзистор с разреженным истоком (DS-VFET).
61. Дисплейная панель по п.60, в которой переключающий транзистор соединен с электродом затвора транзистора возбуждения посредством проводящей линии, при этом сдвоенный обращенный DS-VFET содержит:
первый электрод затвора, соединенный с проводящей линией сканирования;
первый диэлектрический слой затвора, расположенный на первом электроде затвора;
первый истоковый слой, расположенный на первом диэлектрическом слое затвора, причем первый истоковый слой включает в себя материал разреженного истока, и первый истоковый слой соединен с информационной проводящей линией;
полупроводниковый слой, расположенный на первом истоковом слое;
второй истоковый слой, расположенный на полупроводниковом слое, причем второй истоковый слой включает в себя материал разреженного истока, и второй истоковый слой соединен с проводящей линией;
второй диэлектрический слой затвора, расположенный на втором истоковом слое; и второй электрод затвора, расположенный на втором диэлектрическом слое затвора,
причем второй электрод затвора соединен с проводящей линией сканирования.
62. Дисплейная панель по п.61, в которой первый и второй истоковые слои включают в себя перколяционные разреженные ячеистые структуры.
63. Дисплейная панель по п.61, в которой первый и второй истоковые слои включают с себя материалы с низкой плотностью состояний.
64. Дисплейная панель по п.61, в которой первый и второй истоковые слои включают в себя разреженные ячеистые структуры углеродных нанотрубок.
65. Дисплейная панель по п.61, в которой первый и второй истоковые слои включают в себя графен.
66. Дисплейная панель по п.1, в которой переключающий транзистор включает в себя обращенный, последовательно сдвоенный вертикальный полевой транзистор с использованием разреженного истока (DS-VFET).
67. Дисплейная панель по п.66, в которой обращенный последовательно сдвоенный DS-VFET включает в себя первый DS-VFET и второй DS-VFET, соединенные последовательно.
68. Дисплейная панель по п.67, в которой первый DS-VFET и второй DS-VFET совместно используют электрод затвора.
69. Дисплейная панель по п.67, в которой стоковый слой первого DS-VFET соединен со стоковым слоем второго DS-VFET.
70. Дисплейная панель по п.67, в которой переключающий транзистор соединен с электродом затвора транзистора возбуждения посредством проводящей линии, причем проводящая линия соединена с истоковым слоем первого DS-VFET, и информационная проводящая линия соединена с истоковым слоем второго DS-VFET.
71. Дисплейная панель по п.67, в которой истоковый слой первого DS-VFET соединен с истоковым слоем второго DS-VFET.
72. Дисплейная панель по п.67, в которой переключающий транзистор соединен с электродом затвора транзистора возбуждения посредством проводящей линии, причем проводящая линия соединена со стоковым слоем первого DS-VFET, и информационная проводящая линии соединена со стоковым слоем второго DS-VFET.
73. Сдвоенный боковой вертикальный полевой транзистор с разреженным истоком (DS-VFET), содержащий:
первый DS-VFET; и
второй DS-VFET, соединенный параллельно первому DS-VFET,
причем первый DS-VFET и второй DS-VFET совместно используют электрод затвора, при этом каждый первый DS-VFET и второй DS-VFET включает в себя истоковый слой, содержащий материал разреженного истока.
74. Сдвоенный боковой DS-VFET по п.73, в котором первый и второй DS-VFET представляют собой вертикальные полевые транзисторы с использованием углеродных нанотрубок (CN-VFET).
75. Сдвоенный боковой DS-VFET по п.73, в котором первый DS-VFET и второй DS-VFET расположены на слое подложки, причем слой подложки включает в себя металл.
76. Сдвоенный боковой DS-VFET по п.75, в котором металл представляет собой нержавеющую сталь.
77. Сдвоенный боковой DS-VFET по п.75, в котором слой подложки является гибким.
78. Сдвоенный боковой DS-VFET по п.75, в котором изолирующий базовый слой расположен между слоем подложки и первым DS-VFET и между слоем подложки и вторым DS-VFET.
79. Сдвоенный боковой DS-VFET по п.73, в котором истоковый слой первого DS-VFET соединен с электродом стока второго DS-VFET, и истоковый слой второго DS-VFET соединен со стоковым электродом первого DS-VFET.
80. Сдвоенный обращенный вертикальный полевой транзистор с использованием разреженного истока (DS-VFET), содержащий:
слой подложки;
первый затворный слой, осажденный на слой подложки;
первый истоковый слой, расположенный на первом затворном слое, причем первый истоковый слой включает в себя материал разреженного истока;
полупроводниковый слой, расположенный на первом истоковом слое;
второй истоковый слой, расположенный на полупроводниковом слое,
причем второй истоковый слой включает в себя материал разреженного истока; и
второй затворный слой, расположенный на втором истоковом слое.
81. Сдвоенный обращенный DS-WET по п.80, в котором первый и второй истоковые слои включают с себя перколяционные разреженные ячеистые структуры.
82. Сдвоенный обращенный DS-WET по п.80, в котором первый и второй истоковые слои включают в себя материалы с низкой плотностью состояний.
83. Сдвоенный обращенный DS-VFET по п.80, в котором первый и второй истоковые слои включают разреженные ячеистые структуры углеродных нанотрубок.
84. Сдвоенный обращенный DS-VFET по п.80, в котором первый и второй истоковые слои включают в себя графен.
85. Сдвоенный обращенный DS-VFET по п.80, в котором каждый первый и второй затворный слой включает в себя электрод затвора и диэлектрик затвора.
86. Сдвоенный обращенный DS-VFET по п.80, в котором слой подложки включает в себя изолятор.
87. Сдвоенный обращенный DS-VFET по п.80, в котором слой подложки является гибким.
88. Сдвоенный обращенный DS-VFET по п.80, в котором изолирующий базовый слой позиционируется между слоем подложки и первым затворным слоем, где слой подложки включает в себя металл.