Быстродействующий синтезатор частот

Полезная модель относится к радиотехнике и может быть использована для формирования сетки стабильных частот с равномерным шагом в приемных и передающих устройствах.
В модуляторах радиопередатчиков и гетеродинах радиоприемников связной аппаратуры используются синтезаторы частот (СЧ), основанные на системе импульсной фазовой автоподстройки частоты (ИФАПЧ). Основные предъявляемые к таким устройствам требования включают в себя уменьшение уровня фазовых шумов и паразитных спектральных составляющих выходного сигнала СЧ, сокращение времени перестройки по частоте.
Синтезаторы частот с ИФАПЧ широко известны в технической литературе [1], [2], [3] и др. Такие СЧ позволяют получить гармонические колебания с заданным шагом по частоте, при этом стабильность частоты определяется прецизионным кварцевым опорным генератором. Однако синтезаторы частот, основанные на ИФАПЧ, имеют в составе своего выходного сигнала значительный уровень побочных спектральных составляющих и фазовых шумов.
Функциональная схема типового СЧ приведена на рис.5.15 стр.142 в книге [4].
В таком СЧ на первый вход частотно-фазового детектора (ЧФД) подключается опорный генератор (более точно – после делителя на 4), а на второй вход ЧФД поступает выходное напряжение с генератора, управляемого напряжением (ГУН). Выход ЧФД через фильтр нижних частот (ФНЧ) управляет частотой выходного сигнала ГУН таким образом, что она принимает значение, равное частоте опорного генератора, умноженной на коэффициент деления N делителя с переменным коэффициентом деления (ДПКД). Такой синтезатор частот представляет собой астатическую систему авторегулирования. Известно, что в кольце системы присутствует интегратор. Реализуется интегратор, как ФНЧ с коэффициентом передачи K(f), который зависит от частоты f:
ср
где f – частота среза ФНЧ.
СР
СР
2
ФНЧ выделяет постоянную составляющую разницы между частотой сигнала опорного генератора и частотой сигнала ГУН (поделенной в N раз) и фильтрует (подавляет) выходное напряжение с частотами опорного генератора, с частотой ГУН, прошедшей деление в ДПКД, а также различные паразитные наводки и шумы. Принципиально нельзя повысить фильтрацию, применяя ФНЧ более высокого порядка, например, с коэффициентом передачи (1+f/f). По этой причине фильтрация помех и различных наводок, возникающих в ДПКД и ЧФД, происходит по закону (1+f/f) и, следовательно, ограничена.
В книге [3] уровень помех в полосе пропускания ФНЧ системы ИФАПЧ определен в районе 100 дБ/мВт в полосе частот 10 Гц. Там же на стр.87 приведены зависимости “шумов”, вызванных цепью фазовой автоподстройки (рис.2.37), из которого видно, что при отстройке на 10 кГц от несущей частоты ослабление "шумов" составляет 90-110 дБ/мВт в полосе частот 1 Гц. В [2] уровень подавления помех дробности оценен в (80÷120) дБ/мВт. Аналогичные цифры приводятся во многих других источниках.
Такое подавление помех и наводок в выходном напряжении синтезатора для современных условий загрузки радиочастотного диапазона является недостаточным.
Другой недостаток рассматриваемого СЧ состоит в следующем.
Известно, что система ИФАПЧ СЧ представляет собой фильтр нижних частот по отношению к шумам опорного сигнала и фильтр верхних частот по отношению к шумам выходного сигнала ГУН. Иными словами, в полосе пропускания системы ИФАПЧ СЧ преобладают умноженные в N раз шумы опорного генератора (где N коэффициент деления), шумы детектора и т.д., а за пределами полосы пропускания ИФАПЧ СЧ преобладают шумы ГУН. Следовательно, в случае необходимости использования больших коэффициентов деления (в СЧ с высокой частотой выходного сигнала и сравнительно низкой частотой сравнения) целесообразно уменьшать полосу пропускания системы ИФАПЧ СЧ. Но для обеспечения необходимого быстродействия СЧ, определяемого инерционностью ФНЧ системы ИФАПЧ, необходимо использовать широкополосную систему ИФАПЧ СЧ.
Таким образом, в однокольцевом СЧ с ИФАПЧ практически невозможно одновременно получить высокое быстродействие и необходимые шумовые характеристики выходного сигнала. Так, для осуществления режима фиксированной частоты с улучшенными спектральными характеристиками (медленный режим) и для реализации программируемой перестройки радиочастоты, которая требует высокого быстродействия (быстрый режим), приходится создавать два синтезатора частот под оба режима, либо осуществлять коммутацию ФНЧ с широкой и узкой полосой пропускания для совмещения обоих режимов в одном устройстве.
Наиболее близким по технической сущности к предлагаемому можно считать синтезатор частот, описанный в патенте на полезную модель RU 135468, принятый за прототип.
Функциональная схема устройства-прототипа представлена на фиг.1, где введены следующие обозначения:
1.1, 2.1 – первый и второй блоки синтезатора частот (БСЧ);
1.2, 2.2 – первый и второй фильтры нижних частот (ФНЧ);
1.3, 2.3 – первый и второй генератор, управляемый напряжением (ГУН);
3 – высокочастотный коммутатор (ВК);
4 – шина управления (ШУ).
Устройство-прототип состоит из двух ветвей. Первая ветвь содержит последовательно соединенные первый блок синтезатора частот (БСЧ) 1.1, первый фильтр нижних частот (ФНЧ) 1.2 и первый генератор, управляемый напряжением (ГУН) 1.3, выход которого соединен со вторым входом БСЧ 1.1. Вторая ветвь содержит последовательно соединенные второй БСЧ 2.1, второй ФНЧ 2.2 и второй ГУН 2.3, выход которого соединен со вторым входом БСЧ 2.1. Кроме того, первые входы первого 1.1 и второго 2.1 БСЧ объединены и являются входом сигнала опорного генератора (на фиг. не показан). Выходы первого 1.3 и второго 2.3 ГУН соединены с соответствующими входами высокочастотного коммутатора (ВК) 3, управляющий вход которого шиной управления 4 соединен с управляющими входами первого 1.1 и второго 2.1 БСЧ и является входом сигнала от внешнего управляющего устройства (ВУУ) (на фиг. не показан). Выход ВК 3 является выходом устройства.
Устройство-прототип работает следующим образом.
От ВУУ на управляющие входы первого 1.1 и второго 1.2 БСЧ поступают команды записи необходимых коэффициентов деления, а на управляющие входы ВК 3 поступает сигнал коммутации, обеспечивающий коммутацию сигнала с выходов ГУН 1.3 и 2.3 на входы ВК 3.
На первый вход первого БСЧ 1.1 поступает сигнал от опорного генератора (ОГ), частота которого в БСЧ 1.1 делится и поступает на один из входов частотно-фазового детектора, входящего в состав БСЧ 1.1. На второй вход БСЧ 1.1 поступает выходной сигнал ГУН 1.3, частота которого делится в N раз и поступает на другой вход частотно-фазового детектора, входящего в состав БСЧ 1.1. На выходе БСЧ 1.1 формируется сигнал рассогласования частот (и фаз) обоих сигналов, поступающих на входы частотно-фазового детектора БСЧ 1.1, который затем поступает на вход первого ФНЧ 1.2. В ФНЧ 1.2 выделяется постоянная составляющая сигнала рассогласования, и подавляются высокочастотные составляющие этого сигнала. Затем с выхода ФНЧ 1.2 постоянная составляющая сигнала рассогласования поступает на управляющий вход ГУН 1.3. Частота выходного сигнала ГУН 1.3 меняется до тех пор, пока, поделенная в N раз в БСЧ 1.1, она не станет равной частоте сигнала ОГ поделенной в БСЧ 1.1. Данный сигнал поступает на вход частотно-фазового детектора, входящего в состав БСЧ 1.1. После наступления равенства частот сигналов на входах частотно-фазового детектора, входящего в состав БСЧ 1.1, сигнал на его выходе перестает изменяться.
По шине 4 от ВУУ на управляющие входы второго БСЧ 2.1 поступают команды записи необходимых коэффициентов деления.
Таким образом, устройство-прототип представляет собой два синтезатора частот с ИФАПЧ, выходные сигналы которых поочередно коммутируются на выход устройства. При этом один из синтезаторов частот настраивается в процессе работы второго синтезатора. Следовательно, можно выбрать узкополосные ФНЧ в обоих синтезаторах частот с ИФАПЧ, и этим обеспечить требуемые малые фазовые шумы выходных сигналов, а за счет поочередной коммутации выходных сигналов этих синтезаторов обеспечить малое время перестройки по частоте всего устройства.
Недостатком устройства-прототипа является невысокое быстродействие синтезатора, т.к. при его использовании во время переключения высокочастотного коммутатора изменяется управляющее напряжение на ГУН 1.3 и ГУН 2.3, работающих в момент переключения. Это происходит из-за изменения сопротивления на выходе ГУН в момент переключения ВК 3, считается, что перестраивающийся ГУН настроен на нужную частоту и может подать требуемый сигнал на выход устройства. Однако на практике этого не происходит, т.к. частота выходного сигнала ГУН меняется до тех пор, пока, поделенная в N раз в БСЧ, она не станет равной частоте сигнала ОГ, поделенной в БСЧ. Это требует дополнительного времени на перестройку, что в свою очередь уменьшает быстродействие синтезатора частот.
Задача, на решение которой направлена заявляемое устройство, заключается в увеличении быстродействия синтезатора частот.
Для решения поставленной задачи в быстродействующем синтезаторе частот, содержащим две ветви, каждая из которых состоит из последовательно соединенных блока синтезатора частот (БСЧ), фильтра нижних частот и генератора, управляемого напряжением (ГУН), выход которого соединен со вторым входом соответствующего БСЧ, при этом входы обоих БСЧ объединены и являются входом сигнала от опорного генератора; управляющие входы обоих БСЧ и высокочастотного коммутатора (ВК) шиной управления соединены с внешним управляющим устройством, выход ВК является выходом синтезатора, согласно полезной модели, в каждую ветвь введены последовательно соединенные блок буферов и аттенюатор, причем входы блоков буферов соединены с выходами соответствующих ГУН, выходы аттенюаторов соединены с соответствующими входами ВК, при этом каждый блок буферов состоит из М буферов (М≥1).
Функциональная схема заявляемого устройства приведена на фиг. 2, где введены следующие обозначения:
1.1, 2.1 – первый и второй блоки синтезатора частот (БСЧ);
1.2, 2.2 – первый и второй фильтры нижних частот (ФНЧ);
1.3, 2.3 – первый и второй генератор, управляемый напряжением (ГУН);
1.4, 2.4 – первой и второй блоки буферов;
1.5, 2.5 – первый и второй аттенюаторы (АТТ);
3 – высокочастотный коммутатор (ВК);
4 – шина управления (ШУ).
Заявляемое устройство состоит и двух ветвей. Первая ветвь содержит последовательно соединенные первый блок синтезатора частот (БСЧ) 1.1, первый фильтр нижних частот (ФНЧ) 1.2, первый генератор, управляемый напряжением (ГУН) 1.3, первый блок буферов 1.4, и первый аттенюатор 1.5. Вторая ветвь содержит последовательно соединенные второй БСЧ 2.1, второй ФНЧ 2.2, второй ГУН 2.3, второй блок буферов 2.4 и второй аттенюатор 2.5. При этом выходы первого 1.3 и второго 2.3 ГУН соединены со вторыми входами первого 1.1 и второго 2.1 БСЧ соответственно. Выходы первого 1.4 и второго 2.4 блоков буферов соединены с соответствующими входами первого 1.5 и второго 2.5 аттенюаторов, выходы которых соединены с соответствующими входами высокочастотного коммутатора (ВК) 3, выход которого является выходом устройства. Первые входы первого 1.1 и второго 2.1 БСЧ объединены и являются входом сигнала опорного генератора (на фиг. не показан). Управляющий вход ВК 3 шиной управления 4 соединен с управляющими входами первого 1.1 и второго 2.1 БСЧ и является входом сигнала от внешнего управляющего устройства (ВУУ) (на фиг. не показан). Первый 1.4 и второй 2.4 блоки буферов содержат последовательно соединенные М (М≥1) буферов, состоящих из последовательно соединенных аттенюатора и усилителя (на фиг. 2 не показаны).
Заявляемое устройство работает следующим образом.
От ВУУ по шине 4 на управляющий вход первого БСЧ 1.1 поступают команды записи необходимых коэффициентов деления, а на управляющий вход ВК 3 поступает сигнал коммутации, обеспечивающий коммутацию сигнала с выхода первого ГУН 1.3 на вход ВК.
На первый вход первого БСЧ 1.1 поступает сигнал ОГ, частота которого в БСЧ 1.1 (в общем случае) делится и поступает на один из входов частотно-фазового детектора, входящего в состав БСЧ 1.1. На второй вход БСЧ 1.1 поступает выходной сигнал ГУН 1.3, частота которого делится в N раз (в общем случае N может быть как целым, так и дробным числом) и поступает на другой вход частотно-фазового детектора, входящего в состав БСЧ 1.1. На выходе БСЧ 1.1 формируется сигнал рассогласования частот (и фаз) обоих сигналов, поступающих на входы частотно-фазового детектора БСЧ 1.1. Затем сигнал поступает на вход первого ФНЧ 1.2, в котором выделяется постоянная составляющая сигнала рассогласования и подавляются высокочастотные составляющие этого сигнала. С выхода ФНЧ 1.2 постоянная составляющая сигнала рассогласования поступает на управляющий вход первого ГУН 1.3, частота выходного сигнала которого меняется до тех пор, пока она не станет равной частоте сигнала ОГ, поделенной в БСЧ 1.1. Данный сигнал поступает на вход частотно-фазового детектора, входящего в состав БСЧ 1.1. После наступления равенства частот сигналов на входах частотно-фазового детектора, входящего в состав БСЧ 1.1, сигнал на его выходе перестает изменяться. Частота выходного сигнала ГУН 1.3 поддерживается равной частоте сигнала ОГ, умноженной в N раз. Для устранения изменений управляющего напряжения на выходе ГУН 1.3 при переключении ВК 3, выходной сигнал ГУН 1.3 через блок буферов 1.4 и аттенюатор 1.5 подается на вход BK 3.
Во время настройки БСЧ 1.1, по шине 4 от ВУУ на управляющие входы второго БСЧ 2.1 поступают команды записи необходимых коэффициентов деления. На первый вход второго БСЧ 2.1 поступает сигнал от ОГ, частота которого в БСЧ 2.1 делится и поступает на один из входов частотно фазового детектора, входящего в состав БСЧ 2.1. На второй вход второго БСЧ 2.1 поступает выходной сигнал ГУН 2.3, частота которого делится в N1 раз (в общем случае N1 может быть как целое число, так и дробно и не равно N) и поступает на другой вход частотно-фазового детектора, входящего в состав БСЧ 2.1. На выходе БСЧ 2.1 формируется сигнал рассогласования частот (и фаз) обоих сигналов, поступающих на выходы частотно-фазового детектора, входящего в состав БСЧ 2.1. Затем сигнал поступает на вход второго ФНЧ 2.2, в котором выделяется постоянная составляющая сигнала рассогласования и подавляются высокочастотные составляющие этого сигнала. С выхода ФНЧ 2.2 постоянная составляющая сигнала рассогласования поступает на вход второго ГУН 2.3. Частота выходного сигнала ГУН 2.3 меняется до тех пор, пока, поделенная в N1 раз в БСЧ 2.1, она не станет равной частоте сигнала ОГ, поделенной в БСЧ 2.1 и приведенной на вход частотно-фазового детектора, входящего в состав БСЧ 2.1. После наступления равенства частот сигналов на входах частотно-фазового детектора, входящего в состав БСЧ 2.1, сигнал на его выходе перестает изменяться. Частота выходного сигнала ГУН 2.3 поддерживается равной частоте сигнала ОГ, умноженной в N1 раз. Для устранения изменений управляющего напряжения на выходе ГУН 2.3 при переключении ВК 3, выходной сигнал ГУН 2.3 через блок буферов 2.4 и аттенюатор 2.5 подается на вход BK 3.
Затем, при необходимости перестроить устройство с первой настроенной частоты на вторую, от ВУУ по шине 4 команда коммутации поступает в ВК 3, и сигнал с выхода ГУН 2.3 через блок буферов 2.4 и аттенюатор 2.5 проходит на выход устройства. Время перестройки будет равно времени коммутации ВК 3.
Таким образом, предлагаемое устройство представляет собой две идентичные ветви с ИФАПЧ, выходные сигналы которых поочередно коммутируются на выход устройства. При этом одна из ветвей настраивается в процессе работы второй ветви. Следовательно, можно выбрать узкополосные ФНЧ в обеих ветвях с ИФАПЧ, и этим обеспечить требуемые малые фазовые шумы выходных сигналов, а за счет поочередной коммутации выходных сигналов этих ветвей обеспечить малое время перестройки по частоте всего устройства.
Для устранения влияния изменений управляющего напряжения на выходе ГУН (в процессе переключения из-за изменения сопротивления ВК), сигнал с выхода ГУН через блок буферов и аттенюатор поступает на ВК, тем самым изменение сопротивления ВК не влияет на сигнал с выхода ГУН, который заводится на БСЧ. Это справедливо для обеих ветвей.
Благодаря этому увеличивается быстродействие системы. Количество буферов (М≥1) в блоках буферов в каждой ветви меняется в зависимости от требований точности передаваемого сигнала по частоте и (или) фазе.
Блок синтезатора частот может быть выполнен, например, на основе микросхемы ADF4158 фирмы Analog Devices [5], либо HMC704LP4E фирмы Hittite [6]. Такие микросхемы имеют в своем составе делитель частоты сигнала опорного генератора, делитель частоты сигнала ГУН, частотно-фазовый детектор, а также устройство токовой накачки, при этом управление такими микросхемами осуществляется по протоколу Serial Peripheral Interface (SPI).
Высокочастотный коммутатор может быть выполнен, например, на основе микросхемы HMC349LP4C фирмы Hittite, управление такой микросхемой осуществляется двумя логическими сигналами Vctl и EN. Аттенюаторы могут быть выполнены, например, на микросхеме GAT-9+ фирмы Mini-Circuit. Усилители могут быть выполнены, например, на микросхеме HMC392LC4 фирмы Analog Devices.
Достигаемый технический результат – увеличение быстродействия синтезатора частот за счет включение блока буферов и аттенюатора на выход каждого канала.
Источники информации:
1. Манассевич В. Синтезаторы частот. Теория и проектирование. Перевод с английского В.А.Повзнера, под ред. А.С.Галина. - М.: Связь, 1979 г.
2. Синтезаторы частот с системой импульсно-фазовой автопордстройки // Левин В.А., Малиновский В.Н., Романов С.К. - М.: Радио и связь, 1989 г.
3. Системы фазовой синхронизации // Акимов В.Н., Белюстина Л.Н., Белых В.Н. и др.; Под ред. В.В.Шахгильдяна, Л.Н.Белюстиной - М.: Радио и связь, 1982 г.
4. Бобков A.M. Реальная избирательность радиоприемных трактов в сложной помеховой обстановке. - Санкт-Петербург 2001 г, стр.142.
5. Описание микросхемы ADF4158 на официальном сайте фирмы Analog Devices, http://www.analog.com/static/imported-files/data_sheets/ADF4158.pdf
6. Описание микросхемы HMC704LP4E на официальном сайте фирмы Hittite, http://www.hittite.com/content/documents/data_sheet/hmc7041p4.pdf.