ПРОЦЕССОР, ВЫПОЛНЕННЫЙ С ВОЗМОЖНОСТЬЮ ТРАНЗАКЦИЙ, И СХЕМА РЕГИСТРАЦИИ ДЛЯ ОТЧЕТА ОБ ОПЕРАЦИЯХ ТРАНЗАКЦИЙ

1. Процессор, содержащий:
схему обнаружения конфликтов доступа к памяти для идентификации конфликта, относящегося к выполняемой транзакции, в потоке, полагающем, что он заблокировал информацию в памяти;
схему регистрации для формирования и вывода в качестве отчета пакета данных, при идентификации, упомянутой схемой обнаружения конфликтов доступа к памяти, конфликта, вызывающего прерывание упомянутой транзакции.
2. Процессор по п. 1, дополнительно содержащий пространство регистра для хранения информации, относящейся к упомянутому прерыванию транзакции.
3. Процессор по п. 2, в котором упомянутый пакет данных включает в себя информацию из упомянутого пространства регистра.
4. Процессор по п. 3, в котором упомянутая информация указывает, что упомянутая транзакция прервана из-за обнаружения, схемой обнаружения конфликтов доступа к памяти, конфликта.
5. Процессор по п. 1, содержащий схему обнаружения гонки за память, выполненную с возможностью обнаружения гонки за память, при этом упомянутая схема регистрации данных выполнена с возможностью формирования и вывода в качестве отчета пакета данных, если упомянутая схема обнаружения гонки за память, обнаружит гонку за память.
6. Процессор по п. 5, характеризующийся тем, что выполнен с возможностью выдачи разрешения упомянутой схеме регистрации осуществлять параллельное реагирование как для упомянутой схемы обнаружения конфликтов доступа к памяти, так и для упомянутой схемы обнаружения гонки за память.
7. Процессор по п. 1, характеризующийся тем, что выполнен с возможностью поддержки команды, однозначно прерывающей транзакцию, при этом упомянутая схема регистрации выполнена с возможностью регистрации отправки в качестве отчета второго пакета данных, если упомянутая команда выполнена.
8. Процессор по п. 1, характеризующийся тем, что выполнен с возможностью поддержки команды, означающей начало транзакции, при этом упомянутая схема регистрации выполнена с возможностью отправки в качестве отчета второго пакета данных, если упомянутая команда выполнена.
9. Процессор по п. 1, характеризующийся тем, что выполнен с возможностью поддержки команды, означающей конец успешно завершенной транзакции, при этом упомянутая схема регистрации выполнена с возможностью вывода в качестве отчета второго пакета данных, если упомянутая команда выполнена.
10. Способ, содержащий этапы, на которых:
выполняют команду, указывающую начало транзакции, при этом упомянутая команда является частью потока, полагающего, что он заблокировал информацию в памяти;
создают и отправляют в качестве отчета пакет сообщений о регистрации в ответ на упомянутое выполнение упомянутой команды и
создают и отправляют в качестве отчета второй пакет сообщений о регистрации в ответ на окончание упомянутой транзакции.
11. Способ по п. 10, в котором когда упомянутая транзакция успешно закончена, создают и выводят в качестве отчета упомянутый второй пакет в ответ на выполнение второй команды, означающей успешное окончание упомянутой транзакции.
12. Способ по п. 10, в котором когда упомянутая транзакция прервана, создают и выводят в качестве отчета упомянутый второй пакет в ответ на выполнение второй команды, однозначно прерывающей упомянутую транзакцию.
13. Способ по п. 10, в котором упомянутая транзакция прервана из-за обнаружения конфликта доступа к памяти.
14. Способ по п. 10, дополнительно содержащий этап, на котором обнаруживают гонку за памятью во время выполнения упомянутой транзакции.
15. Способ по п. 14, дополнительно содержащий этап, на котором создают и выводят в качестве отчета третий пакет сообщений о регистрации в ответ на упомянутое обнаружение упомянутой гонки за память.
16. Вычислительная система, включающая в себя:
процессор, содержащий:
схему обнаружения конфликтов доступа к памяти для идентификации конфликта, относящегося к выполняемой транзакции, в потоке, полагающем, что он заблокировал информацию в памяти;
схему регистрации для создания и вывода в качестве отчета пакета данных, при идентификации, упомянутой схемой обнаружения конфликтов доступа к памяти, конфликта, вызывающего прерывание упомянутой транзакции; и
соединенный с упомянутой памятью контроллер памяти.
17. Вычислительная система по п. 16, в которой упомянутый процессор выполнен с возможностью поддержки команды, однозначно прерывающей транзакцию, а упомянутая схема регистрации, выполнена с возможностью вывода в качестве отчета второго пакета данных, если упомянутая команда выполнена.
18. Вычислительная система по п. 16, в которой упомянутый процессор выполнен с возможностью поддержки команды, означающей начало транзакции, при этом упомянутая схема регистрации выполнена с возможностью вывода в качестве отчета второго пакета данных, если упомянутая команда выполнена.
19. Вычислительная система по п. 16, в которой упомянутый процессор выполнен с возможностью поддержки команды, указывающей конец успешно завершенной транзакции, при этом упомянутая схема регистрации выполнена с возможностью передачи в качестве отчета второго пакета данных, если упомянутая команда выполнена.
20. Вычислительная система по п. 16, в которой упомянутый процессор включает в себя пространство регистра для хранения информации, относящейся к упомянутому прерыванию транзакции, при этом упомянутый пакет содержит информацию из упомянутого пространства регистра.