УСТРОЙСТВО ДЛЯ ДИАГНОСТИКИ ЭЛЕКТРОННЫХ СХЕМ

Полезная модель относится к устройствам для диагностики, которые используются для тестирования электронных схем и компонентов в процессе пусконаладочных работ, эксплуатации и ремонте.
Основной проблемой устройств для диагностики является зависимость качества их работы от характеристик тестируемого объекта, дефекты которого могут привести не только к искажению показаний, но и к выходу из строя самого тестера в результате короткого замыкания либо перенапряжения.
Известен, например, тестер для диагностики стабилитронов по патенту на полезную модель №182112, публ. 03.08.18 г. В нем улучшена защита тестера, но при этом ограничено применение - только для стабилитронов и оптронов.
Известно также устройство диагностики для исследования параметров полупроводниковых приборов по патенту РФ на полезную модель №150080, публ. 27.01.15 г., в котором предусмотрены возможности исследования приборов во всех режимах работы тестируемых приборов. Устройство содержит 3 сектора для разного типа приборов. Недостатком этого тестера является низкая защита от дефектов тестируемого прибора.
Наиболее близким техническим решением к предлагаемому устройству является устройство для автоматического контроля электрических свойств компонентов схемы по патенту на изобретение US №4216539, публ. 05.08.1980 г. Устройство содержит микропроцессор для управления тестированием и интерпретации результатов, тестовые выводы, связанные с различными сигнальными линиями, набор переключателей, связанных с сигнальными линиями, включающими и линии отклика, набор генераторов испытательных сигналов, средство выбора одного из переключателей для соединения с выбранным генератором тестового сигнала, функциональный тестер, связанный с процессором, для тестирования на сигнальной линии сигнала отклика.
На фиг. 6 указанного патента (см. приложение 1) приведена схема типичного драйвера для формирования сигнала на выходе одной из сигнальных линий, а именно на выходе цифрового испытательного сигнала. Здесь применена классическая схема полупроводникового (КМОП) выхода. Схема содержит два транзистора, на которые через открытые коллекторы с выходов триггером логических элементов И-НЕ поступают управляющие сигналы. Выходной сигнал драйвера имеет три состояния. Первое, когда оба транзистора не получают управляющих сигналов - драйвер отключен. Второе, когда поступают управляющие сигналы с обоих триггеров, выходной сигнал одного из логических элементов И-НЕ снижается и на выходе одного из транзисторов появляется сигнал, соответствующий «1». Третье, когда на выходе второго транзистора появляется сигнал, соответствующий логическому «0».
К недостаткам прототипа по патенту US №4216539 можно отнести отсутствие защиты от короткого замыкания на землю, и невозможность подключения к цепям с большим потенциалом, чем напряжение питания этой схемы. Устранение последнего недостатка необходимо для возможности тестирования не только цифровых логических, но и релейных схем, т.к. для управления реле как правило используются напряжения выше, чем в схемах с логическими элементами: 12В, 24В.
Техническим результатом предлагаемого решения является повышение эффективности устройства для диагностики электронных схем за счет улучшения защиты от дефектов тестируемого прибора, а также за счет расширения области применения.
Для достижения заявленного технического результата в устройстве для диагностики электронных схем, содержащем микропроцессорный блок, порты ввода-вывода, блок аналоговых сигналов, блок питания и не менее одного блока дискретных сигналов, каждый из которых содержит драйвер на двух полевых транзисторах 4, 5, при этом затвор р-канального транзистора 4 подключен через логический буфер с открытым коллектором 6 к выходу Н0 микроконтроллера, а затвор второго n-канального транзистора 5 соединен с выходом L0 микроконтроллера, внесены изменения в схему драйвера блока дискретных сигналов. Между истоком первого транзистора и шиной питания включен последовательный линейный стабилизатор напряжения 1 и токоограничивающий резистор 2, а между стоком первого транзистора и выходом DR0 устройства включен диод, соединенный анодом со стоком первого транзистора, а катодом - со стоком второго транзистора драйвера.
Внесенные изменения в конструкцию драйвера позволяют обеспечить защиту устройства от коротких замыканий в тестируемых приборах, а также позволяют диагностировать не только цифровые схемы (КМОП или ТТЛ), но и реле, напряжение питания которых как правило выше напряжения питания, применяемых в цифровых схемах. Все указанные преимущества повышают эффективность и надежность работы предлагаемого устройства для диагностики.
Устройство для диагностики электронных схем представлено на рисунках 1 и 2, где показаны:
Фиг. 1. Блок - схема устройства.
Фиг. 2. Схема блока дискретных сигналов.
Устройство для диагностики содержит (фиг. 1):
- микропроцессорный блок I, обрабатывает данные сигналов, блок управления;
- порты ввода-вывода II, обеспечивают связь устройства для диагностики с ЦПУ, в качестве которого могут быть использованы персональные компьютеры, серверы, ноутбуки, встраиваемые процессорные системы и т.д;
- блок аналоговых сигналов III, обеспечивает возможность генерации и измерения аналоговых сигналов;
- блок дискретных сигналов IV, обеспечивает возможность тестирования схем на логических элементах, а также реле, является объектом усовершенствования,
- система питания V, генерирует необходимые для работы устройства для диагностики напряжения.
Устройство для диагностики электронных схем содержит 8 одинаковых блоков дискретных сигналов для формирования цифровых сигналов DR0…DR7, поэтому далее будет показана работа только одного из них на примере сигнала DR0. Каждый блок дискретных сигналов содержит драйвер на двух полевых транзисторах 4, 5. Для управления р-канальным транзистором 4 используется логический буфер с открытым коллектором 6, выход которого подключен к затвору транзистора 4. На вход этого логического элемента подается сигнал Н0 с выхода микроконтроллера. Другой сигнал L0 подается с отдельного выхода микроконтроллера на затвор n-канального транзистора 5.
Для устранения недостатка, связанного с отсутствием защиты от короткого замыкания сигнальной линии на землю в результате неисправности тестируемого устройства, в блок дискретных сигналов IV добавлена схема ограничения тока.
Существующие широко известные схемы ограничения тока вносят в цепь падение напряжения, пропорциональное току нагрузки. В некоторых случаях при большой нагрузке напряжения на выходе схемы ограничения тока может быть недостаточно для получения уровня логической «1» для тестируемого устройства.
Предложенная схема ограничения тока в драйвере дискретного сигнала содержит последовательный линейный стабилизатор напряжения 1 и токоограничивающий резистор 2, соединенный с одной стороны со входом стабилизатора 1, а с другой подключен к шине питания V_SYS+ со стабилизированным напряжением 12 В (стабилизированный источник напряжения входит в состав блока питания V, см. блок-схему фиг. 1). На схеме показана упрощенная схема линейного стабилизатора напряжения 1. Выходное напряжение линейного стабилизатора может быть регулируемым для обеспечения совместимости с логическими уровнями различных тестируемых устройств (3.3 В, 5 В).
Для расширения сферы применения устройства для диагностики в схему добавлен диод 3, включенный анодом к стоку р-канального транзистора 4 (Q1 прототипа), а катодом к выходу DR0 устройства для диагностики и стоку n-канального транзистора 5 (Q2 прототипа).
Функции триггеров разрешения (в прототипе 602 - см. приложение 1) и данных (в прототипе 600) и логических элементов И (в прототипе 612) и И-НЕ (в прототипе 604), а именно формирование синхронизированных сигналов для управления транзисторами 4 и 5, перенесены в микроконтроллер, таким образом эти триггеры и логические элементы исключены из схемы фиг. 2. Для управления р-канальным транзистором 4 используется логический буфер с открытым коллектором 6, выход которого подключен к затвору транзистора 4. На вход этого логического элемента подается сигнал НО с выхода микроконтроллера. Другой сигнал L0 подается с отдельного выхода микроконтроллера на затвор n-канального транзистора 5 (это не является принципиальным улучшением, просто используются возможности современной элементной базы).
Выходной сигнал блока дискретных сигналов на фиг. 2, как и в прототипе, также имеет три допустимых состояния.
Первое, когда оба транзистора 4 и 5 находятся в непроводящем состоянии, то драйвер DR0 отключен. Это отключенное состояние получается в случае, когда сигнал L0 сброшен в логический «0», а сигнал Н0 установлен в логическую «1».
Выход логического буфера 6 подтягивается до потенциала "V+" на резисторе 7, отключая р-канальный транзистор 4. В этом случае выходной сигнал драйвера DR0 является разомкнутым контуром, и драйвер не оказывает влияния на тестируемое устройство. В случае подключения к выходу DR0 в качестве тестируемого узла реле, то реле будет в выключенном состоянии.
Второе, когда транзистор 4 проводит, выходной сигнал соответствует логической «1». Это состояние получается, когда сигналы L0 и Н0 оба сброшены в логический «0». Выход логического буфера с открытым коллектором 6 становится низким, открывая р-канальный транзистор 4. Диод 3 в таком случае оказывается включенным в прямом направлении и ток беспрепятственно проходит через него на выход DR0. В случае подключения к выходу DR0 в качестве тестируемого узла реле, то реле также будет в выключенном состоянии, так как диод 3 окажется включенным в обратном направлении и будет препятствовать прохождению тока от источника VRELAY+ во вход DR0.
Третье, когда транзистор 5 проводит, выходной сигнал соответствует логическому «0». Это происходит при установке обоих сигналов L0 и Н0 в логическую «1». Сигнал D0 открывает n-канальный транзистор 5, а выход логического буфера 6 подтягивается до потенциала "V+" на резисторе 7, отключая р-канальный транзистор 4. В случае подключения к выходу DR0 в качестве тестируемого узла реле, то это реле будет во включенном состоянии, так как ток от источника VRELAY+ потечет через n-канальный транзистор 5.
Комбинация управляющих сигналов L0 и Н0, при которых L0 сброшен в логический «0», а Н0 установлен в логическую «1» является запрещенной, что контролируется и исключается программным обеспечением микроконтроллера.
Поскольку собственный ток потребления линейного стабилизатора является незначительным, то им можно пренебречь. Таким образом резистор 2, стабилизатор напряжения 1, транзистор 4, диод 3 и подключенная нагрузка (в виде входного сопротивления тестируемого устройства) образуют одну цепь, в которой ток, протекающий последовательно из шины питания +V_SYS через все указанные элементы на «землю», одинаков.
Схема ограничения тока может находиться в одном из двух режимов работы:
Первый, рабочий режим (режим стабилизации напряжения). Линейный стабилизатор напряжения 1 находится в этом режиме пока напряжение на его входе превышает напряжение стабилизации V+ на величину минимального падения напряжения, определяемого внутренним устройством стабилизатора. В данной схеме применяется линейный стабилизатор напряжения с малым падением напряжения (порядка 100…150 мВ). Принимая во внимание, что напряжение VSYS+ также стабилизировано, то напряжение на входе стабилизатора 1 равняется разности напряжения шины питания VSYS+ и падения напряжения на резисторе 2. В данном случае, пока выполняются вышеизложенные условия, напряжение на выходе линейного стабилизатора 1 напряжения, а, следовательно, и на выходе блока дискретных сигналов DR0 не будет зависеть от величины протекающего тока (нагрузки).
Второй, режим ограничения тока. При дальнейшем повышении нагрузки, а, следовательно, и увеличении протекающего через резистор 2 тока, напряжение на входе стабилизатора 1 станет ниже минимально необходимого для стабилизации напряжения, что приведет к снижению напряжения на выходе стабилизатора 1, а, следовательно, и на выходе блока дискретных сигналов DR0. Таким образом осуществляется ограничение выходного тока. Для идеальных элементов (стабилизатор напряжения 1, диод 3) максимальный выходной ток короткого замыкания не будет превышать напряжения VSYS+, разделенного на сопротивление резистора 2. В реальных схемах максимальный ток короткого замыкания будет ниже за счет падения напряжения на стабилизаторе напряжения 1 и диоде 3.
Введение в устройство указанных изменений исключает зависимость выходного напряжения от нагрузки во всем диапазоне рабочих нагрузок, но ограничивает ток при коротком замыкании, что позволяет существенно повысить защиту устройства. А также данное решение позволяет подключать к выходу DR0 устройства для диагностики не только цифровые схемы (КМОП или ТТЛ), но и реле, напряжение питания которых как правило выше напряжения питания, применяемых в цифровых схемах.