АРСЕНИД-ГАЛЛИЕВЫЙ БУФЕРНЫЙ УСИЛИТЕЛЬ НА ПОЛЕВЫХ И БИПОЛЯРНЫХ P-N-P ТРАНЗИСТОРАХ
GALLIUM ARSENIDE BUFFER AMPLIFIER ON FIELD-EFFECT AND BIPOLAR P-N-P TRANSISTORS

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в качестве арсенид-галлиевого выходного каскада различных аналоговых устройств, допускающих работу в условиях воздействия проникающей радиации, низких и высоких температур.
Известно значительное количество схем выходных каскадов буферных усилителей (БУ) аналоговых микроэлектронных изделий, которые реализуются на биполярных (BJT) и полевых (JFet, КМОП, КНИ, КНС и др.) транзисторах, а также при их совместном включении [1-26]. Сегодня популярны схемы БУ с составными BJT и CMOS (JFET) выходными транзисторами с разными типами каналов [31-33], однотактные БУ с входным CMOS и выходными n-р-n транзисторами [34], двухтактные БУ с выходными однотипными JFET транзисторами и входными биполярными р-n-р (n-р-n) [35], двухтактные БУ на комплементарных JFET транзисторах [36-39], однотактные БУ только на JFET [40].
Во многих применениях схема БУ адаптируется под конкретные технологические процессы и внешние воздействующие факторы, например, влияние низких температур и радиации, т.к. только в этом случае обеспечивается реализациях предельных параметров БУ.
В настоящее время в российской и зарубежной микроэлектронике уделяется повышенное внимание арсенид-галлиевым микросхемам. Данное направление создания электронной компонентной базы относится к числу наиболее перспективных в задачах космического приборостроения. Однако особенности арсенид-галлиевых технологических процессов накладывают существенные ограничения на типы реализуемых транзисторов и их характеристики. Так, например, арсенид-галлиевый технологический процесс, освоенный фирмами США [27-30], а также Минским научно-исследовательским институтом радиоматериалов (https://mniirm.by/), ориентирован на изготовление аналоговых схем, содержащих только полевые GaAs транзисторы с управляющим р-n переходом и биполярные GaAs р-n-р транзисторы. Применение других полупроводниковых приборов не допускается. Это накладывает существенные ограничения на схемотехнику аналоговых устройств, ориентированных на данный технологический процесс.
Ближайшим прототипом (фиг. 1) заявляемого устройства является буферный усилитель логического элемента, представленный в патенте US 5.083.046, fig. 3, 1992 г. Он содержит (фиг. 1) вход 1 и выход 2 устройства, входной полевой транзистор 3, затвор которого соединен со входом 1 устройства, исток подключен к выходу 2 устройства, а сток согласован с первой 4 шиной источника питания, выход устройства 2 соединен со стоком выходного полевого транзистора 5, затвор которого связан со второй 6 шиной источника питания через источник опорного тока 7, между истоком выходного полевого транзистора 5 и второй 6 шиной источника питания включен источник опорного напряжения 8, вспомогательный полевой транзистор 9, сток которого соединен с первой 4 шиной источника питания, вспомогательный р-n переход 10.
Существенный недостаток буферного усилителя-прототипа состоит в том, что он может работать в двухтактном режиме только с дифференциальным входным сигналом, подаваемым на входы in. 1 и in. 2 (фиг. 1). Кроме этого, данная схема не может быть реализована на основе перспективных технологических процессов [27-30], позволяющих создавать только JFET GaAs полевые транзисторы с управляющим р-n переходом и биполярные GaAs р-n-р транзисторы.
Основная задача предлагаемого изобретения состоит в создании буферного усилителя, реализуемого на JFET арсенид-галлиевых полевых транзисторах с управляющим р-n переходом и биполярных GaAs р-n-р транзисторах.
Поставленная задача достигается тем, что в буферном усилителе фиг. 1, содержащем вход 1 и выход 2 устройства, входной полевой транзистор 3, затвор которого соединен со входом 1 устройства, исток подключен к выходу 2 устройства, а сток согласован с первой 4 шиной источника питания, выход устройства 2 соединен со стоком выходного полевого транзистора 5, затвор которого связан со второй 6 шиной источника питания через источник опорного тока 7, между истоком выходного полевого транзистора 5 и второй 6 шиной источника питания включен источник опорного напряжения 8, вспомогательный полевой транзистор 9, сток которого соединен с первой 4 шиной источника питания, вспомогательный р-n переход 10, предусмотрены новые элементы и связи - затвор вспомогательного полевого транзистора 9 соединен со стоком входного полевого транзистора 3, исток вспомогательного полевого транзистора 9 подключен к стоку входного полевого транзистора 3 через дополнительный резистор 11 и связан с эмиттером дополнительного биполярного транзистора 12, база дополнительного биполярного транзистора 12 соединена с источником напряжения смещения 13, коллектор дополнительного биполярного транзистора 12 связан с затвором выходного полевого транзистора 5, а между источником напряжения смещения 13 и стоком входного полевого транзистора 3 включен вспомогательный р-n переход 10.
На чертеже фиг. 1 показана схема буферного усилителя-прототипа.
На чертеже фиг. 2 представлена схема заявляемого устройства в соответствии с п. 1 формулы изобретения.
На чертеже фиг. 3 приведена схема заявляемого устройства в соответствии с п. 2 формулы изобретения.
На чертеже фиг. 4 показана схема заявляемого устройства в соответствии с п. 3 формулы изобретения.
load
На чертеже фиг. 5 представлена схема для моделирования GaAs БУ фиг. 4 в среде LTspice без смещения при t=27°С, +Vcc=-Vee=10 В, R=∞ Ом, R1=R2=11 кОм, R3=R4=200 кОм, источнике опорного напряжения 8 (при V1=1.8 B).
load
На чертеже фиг. 6 приведена амплитудная характеристика GaAs БУ фиг. 5 в среде LTspice при t=27°С, +Vcc=-Vee=10 В, R=10 кОм/20 кОм/∞ Ом, R1=R2=11 кОм, R3=R4=200 кОм, источнике опорного напряжения 8 (V1=1.8B).
Арсенид-галлиевый буферный усилитель на полевых и биполярных р-n-р транзисторах фиг. 2 содержит вход 1 и выход 2 устройства, входной полевой транзистор 3, затвор которого соединен со входом 1 устройства, исток подключен к выходу 2 устройства, а сток согласован с первой 4 шиной источника питания, выход устройства 2 соединен со стоком выходного полевого транзистора 5, затвор которого связан со второй 6 шиной источника питания через источник опорного тока 7, между истоком выходного полевого транзистора 5 и второй 6 шиной источника питания включен источник опорного напряжения 8, вспомогательный полевой транзистор 9, сток которого соединен с первой 4 шиной источника питания, вспомогательный р-n переход 10. Затвор вспомогательного полевого транзистора 9 соединен со стоком входного полевого транзистора 3, исток вспомогательного полевого транзистора 9 подключен к стоку входного полевого транзистора 3 через дополнительный резистор 11 и связан с эмиттером дополнительного биполярного транзистора 12, база дополнительного биполярного транзистора 12 соединена с источником напряжения смещения 13, коллектор дополнительного биполярного транзистора 12 связан с затвором выходного полевого транзистора 5, а между источником напряжения смещения 13 и стоком входного полевого транзистора 3 включен вспомогательный р-n переход 10.
На чертеже фиг. 3, в соответствии с п. 2 формулы изобретения, в качестве источника напряжения смешения 13 используется выход дополнительного повторителя напряжения 14, вход которого соединен с выходом 2 устройства.
н
В частном случае источник опорного тока 7 (фиг. 4) может быть выполнен на полевом транзисторе 16 и дополнительном резисторе 15. В схемах фиг. 1, фиг. 2, фиг. 4, фиг. 4 двухполюсник R моделирует свойства нагрузки, подключаемой к выходу устройства 2.
На чертеже фиг. 4, в соответствии с п. 3 формулы изобретения, дополнительный повторитель напряжения 14 выполнен на первом 17 и втором 18 дополнительных полевых транзисторах, а также первом 19 и втором 20 дополнительных резисторах, причем затвор первого 17 дополнительного полевого транзистора является входом дополнительного повторителя напряжения 14, сток первого 17 дополнительного полевого транзистора соединен с первой 4 шиной источника питания, исток первого 17 дополнительного полевого транзистора подключен к затвору второго 18 дополнительного полевого транзистора и через первый 19 дополнительный резистор связан со второй 6 шиной источника питания, сток второго 18 дополнительного полевого транзистора соединен с первой 4 шиной источника питания, его исток является выходом дополнительного повторителя напряжения 14 и соединен со второй 6 шиной источника питания через дополнительный резистор 20.
Рассмотрим работу предлагаемого буферного усилителя фиг. 2.
н
н
(-)
При уменьшении отрицательного напряжения на входе 1 подзапирается входной полевой транзистор 3. Это приводит к увеличению напряжения на стоке входного полевого транзистора 3 и затворе вспомогательного полевого транзистора 9, а также к увеличению эмиттерного тока дополнительного биполярного транзистора 12. Как следствие, это вызывает увеличение напряжения на затворе выходного полевого транзистора 5, который «открывается» и создает ток i в нагрузке R. В связи с высоким входным сопротивлением по цепи затвора выходного полевого транзистора 5 ток источника опорного тока 7 может измеряться десятками микроампер.
н
н
(+)
Если на вход 1 подается положительное напряжение, то это вызывает увеличение тока истока и тока стока входного полевого транзистора 3, а также создает ток положительного направления i в нагрузке R. При этом напряжение на стоке входного полевого транзистора 3 уменьшается, что вызывает запирание дополнительного биполярного транзистора 12 и переход вспомогательного р-n перехода 10 в режим прямого смещения.
н
Особенность схемы фиг. 3 по п. 2 формулы изобретения состоит в том, что здесь источник напряжения смещения 13 «следит» за уровнем напряжения на выходе БУ. При этом ток положительного направления в нагрузке R и вспомогательном р-n переходе 10 замыкается на выход дополнительного повторителя напряжения 14.
В частном случае повторитель напряжения 14 может быть выполнен на полевых транзисторах в соответствии с фиг. 4 по п. 3 формулы изобретения, а источник опорного тока 7 целесообразно выполнять на полевом транзисторе 16 и дополнительном резисторе 15 (фиг. 4).
Амплитудная характеристика предлагаемого БУ фиг. 4, представленная на чертеже фиг. 6, показывает, что рассматриваемая схема при двуполярном питании ±10 В обеспечивает выходные напряжения с максимальной амплитудой 8,2-9,9 В. Для низкоомных сопротивлений нагрузки необходимо увеличивать ширину канала применяемых полевых транзисторов или использовать параллельное включение нескольких активных элементов JFET или BJT.
Компьютерное моделирование (фиг. 6) показывает, что предлагаемый буферный усилитель, схемотехника которого адаптирована на применение в диапазоне низких температур и воздействия проникающей радиации [26], имеет существенные достоинства в сравнении с известными вариантами построения БУ при их реализации в рамках рассматриваемого арсенид-галлиевого технологического процесса, обеспечивающего создание только полевых транзисторов с управляющим р-n переходом и биполярных р-n-р транзисторов.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент RU №2523947 fig. 4, 2014 г.
2. Патент WO 2007135139, 2007 г.
3. Патент US 4743862, 1988 г.
4. Патент US 6433638, fig. 1a-2, 2002 г.
5. Патентная заявка US 20050253653, 2005 г.
6. Патент US 4825174, fig. 3, fig. 6, 1989 г.
7. Патент RU 2099856, fig. 3, 1997 г.
8. Патент US 4904953, fig. 2, 1990 г.
9. Патент US 7896339, fig. 4, 2011 г.
10. Патент US 6342814, 2002 г.
11. Патентная заявка US 2010/0182086, 2010 г.
12. Патент US 5387880, fig. 1,1995 г.
13. Патент US 4598253, 1986 г.
14. Патент US 4667165, fig. 2, 1987 г.
15. Патент US 4596958, 1986 г.
16. Патент US 7116172, fig. 4, fig. 5, 2006 г.
17. Патент US 5648743, 1997 г.
18. Патент US 5367271, fig. 2, 1994 г.
19. Патентная заявка US 2000/0112075, fig. 3, 2000 г.
20. Патент US 5065043, fig. 1f, 1991 г.
21. Патентная заявка US 2007/0115056, fig. 2, 2007 г.
22. Патент US 7548117, fig. 5, 2009 г.
23. Патент ЕР 0 293486 B1, fig. 5, 1991 г.
24. Патент US 4420726, fig. 1 - fig. 3, 1983 г.
25. Хоровиц П., Хилл У. Искусство схемотехники: Пер. с англ. - Изд. 2-е. - М.: Издательство БИНОМ. 2014. - 704 с. Рис. 3.26, рис. 3.28, рис. 3.29
26. Проектирование низкотемпературных и радиационно-стойких аналоговых микросхем для обработки сигналов датчиков: монография / Н.Н. Прокопенко, О.В. Дворников, А.В. Бугакова. - М.: СОЛОН-Пресс, 2021. - 200 с.
27. М. Fresina, "Trends in GaAs HBTs for wireless and RF," 2011 IEEE Bipolar/BiCMOS Circuits and Technology Meeting, Atlanta, GA, USA, 2011, pp. 150-153. doi: 10.1109/BCTM.2011.6082769
28. P.J. Zampardi, M. Sun, C. Cismara and J. Li, "Prospects for a BiCFET III-V HBT Process," 2012 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS), La Jolla, CA, USA, 2012, pp. 1-3. doi: 10.1109/CSICS.2012.6340116
29. W. Liu, D. Hill, D. Costa and J.S. Harris, "High-performance microwave AlGaAs-InGaAs Pnp HBT with high-DC current gain," in IEEE Microwave and Guided Wave Letters, vol. 2, no. 8, pp. 331-333, Aug. 1992. doi: 10.1109/75.153604
30. Peatman W. et al. InGaP-Plus™: advanced GaAs BiFET technology and applications // CS MANTECH Conference, May 14-17, 2007, Austin, Texas, USA. pp. 243-246.
31. Патентная заявка US 2007/0115056, fig.2, 2007 г.
32. Патент DE 2548906, fig. 1, 1975 г.
33. Патент WO 2014/168518 (PCT RU 2014/000255), fig. 8, 2014 г.
34. Патент US 4.420.726, fig. 1, fig. 3, 1983 г.
35. Патент DE 2354552, fig. 2, 1973 г.
36. Патент RU 2723673, 2020 г.
37. Патент RU 2721940, 2020 г.
38. D. Danyuk. Linear Integrated Systems Headphone Amplifier Evaluation Board. URL: https://www.linearsystems.com/lsdata/others/Headphone_Amplifier_Evaluation_Board.pdf
39. Патент US 5.083.046, fig. 3, 1992 г.
40. Патент US 5.367.271, fig. 2, 1994 г.