АДДИТИВНЫЙ ФОРМИРОВАТЕЛЬ СИГНАЛА ТРЕУГОЛЬНОЙ ФОРМЫ

Полезная модель относится к области радиотехники и вычислительной техники и может быть использована в радиолокации, в преобразователях "напряжение-временной интервал", широтно-импульсных модуляторах, устройствах временной задержки и т.д.
Известно устройство [Шустов М.А. Аддитивный формирователь сигнала треугольной формы. - Радиотехника, 2003, №1, (стр.95 - Рис.1)], содержащее фазовращатель, два двухполупериодных выпрямителя и сумматор, на выходе которого формируется сигнал треугольной формы.
К недостаткам устройства относятся:
1. Значительная нелинейность формируемого сигнала треугольной формы на участках «прямого» и «обратного» хода формируемого сигнала.
2. Для работы формирователя необходимо использование входного сигнала достаточно большой амплитуды.
2. Необходим подбор диодов по критерию идентичности вольт-амперных и вольт-емкостных характеристик.
3. Наличие большого количества регулировочных элементов («компенсация», «баланс», «регулировка фазы»).
4. Сложность настройки формирователя (необходима последовательно-поочередная регулировка трех подстроечных резисторов).
Наиболее близким устройством к заявленной полезной модели по совокупности существенных признаков является, принятый за прототип, преобразователь ортогональных напряжений в постоянное (А.с. СССР №1631679, кл. Н02М 7/00, опубл. 28.02.91, Бюл. №8), который содержит вычислитель модуля,
удвоитель частоты и блок суммирования-вычитания с одним неинвертирующим и двумя инвертирующими входами, при этом выход вычислителя модуля соединен с неинвертирующим входом блока суммирования-вычитания, выход которого соединен с выходом аддитивного формирователя сигнала треугольной формы.
Задачей, на решение которой направлена полезная модель, является расширение функциональных возможностей устройства и повышение линейности формируемого сигнала.
Технический результат, достигаемый при осуществлении полезной модели, заключается в расширении функциональных возможностей предлагаемого устройства путем получения на выходе аддитивного формирователя сигнала треугольной формы и значительном повышении линейности формируемого сигнала путем введения дополнительного компенсирующего сигнала при оптимальном соотношении коэффициентов передачи блока суммирования-вычитания.
Указанный технический результат при осуществлении полезной модели достигается тем, что в аддитивный формирователь сигнала треугольной формы, содержащий первый вычислитель модуля, удвоитель частоты и блок суммирования-вычитания с одним инвертирующим и двумя неинвертирующими входами, при чем выход первого вычислителя модуля соединен с первым неинвертирующим входом блока суммирования-вычитания, выход которого соединен с выходом аддитивного формирователя сигнала треугольной формы, дополнительно введен второй вычислитель модуля, а удвоитель частоты выполнен с двумя входами, которые соединены, соответственно, с первым и вторым входами аддитивного формирователя сигнала треугольной формы, при этом инвертирующий и второй неинвертирующий входы блока суммирования-вычитания подключены, соответственно, к выходу второго вычислителя модуля и к выходу удвоителя частоты, а входы первого и второго вычислителей модуля
соединены» соответственно, с первым и вторым входами аддитивного формирователя сигнала треугольной формы.
Вычислители модуля могут быть выполнены из двухполупериодных выпрямителей.
Вычислители модуля могут быть выполнены из перемножителя и усилителя-ограничителя, при этом вход вычислителя модуля соединен с первым входом перемножителя и входом усилителя-ограничителя, выход которого соединен со вторым входом перемножителя, выход которого соединен с выходом вычислителя модуля.
Вычислители модуля могут быть выполнены из операционного усилителя, амплитудного компаратора, электронного ключа и четырех резисторов, при этом последовательно соединенные первый и второй резисторы подключены между входом и выходом вычислителя модуля, последовательно соединенные третий и четвертый резисторы соединены между входом вычислителя модуля и неинвертирующим входом операционного усилителя, инвертирующий вход которого соединен с общей точкой соединения первого и второго резисторов, а выход - с выходом вычислителя модуля, причем между общей точкой соединения третьего и четвертого резисторов и общей шиной включен электронный ключ, управляющий вход которого подключен к выходу амплитудного компаратора, неинвертирующий вход которого соединен с общей шиной, а инвертирующий вход - с входом вычислителя модуля.
Удвоитель частоты может быть выполнен из первого и второго квадраторов и вычитателя, при этом первый и второй входы вычитателя соединены, соответственно, с выходами первого и второго квадраторов, при чем первый и второй входы удвоителя частоты, соединены, соответственно, с входами первого и второго квадраторов, а выход - с выходом вычитателя.
Удвоитель частоты может быть выполнен из сумматора, вычитателя и перемножителя, при этом первый вход удвоителя частоты соединен с первыми входами сумматора и вычитателя, второй вход удвоителя частоты соединен со вторыми входами сумматора и вычитателя, при чем к выходам сумматора и вычитателя подключены, соответственно, первый и второй входы перемножителя, выход которого соединен с выходом удвоителя частоты.
Проведенный заявителем анализ уровня техники, включающий поиск по патентным и научно-техническим источникам информации, позволил установить, что заявитель не обнаружил аналог, характеризующийся признаками, тождественными всем существенным признакам заявленной полезной модели. Следовательно, заявляемая полезная модель соответствует условию «новизна».
Введение в предлагаемое устройство дополнительного вычислителя модуля и компенсирующего сигнала при оптимальном соотношении коэффициентов передачи блока суммирования-вычитания позволило расширить функциональные возможности устройства и значительно повысить линейность формируемого сигнала треугольной формы.
Полезная модель иллюстрируется чертежами, где: фиг.1 - блок схема аддитивного формирователя сигнала треугольной формы; фиг.2 - первый вариант исполнения вычислителя модуля; фиг.3 - второй вариант исполнения вычислителя модуля; фиг.4 - первый вариант исполнения удвоителя частоты;
фиг.5 - второй вариант исполнения удвоителя частоты; фиг.6 - фиг.10 - графики, поясняющие принцип работы аддитивного формирователя сигнала треугольной формы.
Аддитивный формирователь сигнала треугольной формы (фиг.1) содержит первый 1 и второй 5 вычислители модуля, удвоитель частоты 2 с двумя
входами и сумматор 3, с одним инвертирующим и двумя неинвертирующими входами, при чем выход первого вычислителя модуля 1 соединен с первым неинвертирующим входом блока суммирования-вычитания 3, выход которого соединен с выходом 4 аддитивного формирователя сигнала треугольной формы. Первый и второй входы удвоителя частоты соединены, соответственно, с первым 6 и вторым 7 входами аддитивного формирователя сигнала треугольной формы, при этом инвертирующий и второй неинвертирующий входы блока суммирования-вычитания 3 подключены, соответственно, к выходу второго вычислителя модуля 5 и к выходу удвоителя 2, а входы первого 1 и второго 5 вычислителей модуля соединены, соответственно, с первым 6 и вторым 7 входами аддитивного формирователя сигнала треугольной формы.
Вычислители модуля 1 и 5 могут быть выполнены из двухполупериодных выпрямителей.
Вычислители модуля 1 и 5 могут быть выполнены (фиг.2) из перемножителя 8 и усилителя-ограничителя 9, при этом вход вычислителя модуля соединен с первым входом перемножителя 8 и входом усилителя-ограничителя 9, выход которого соединен со вторым входом перемножителя 8, выход которого соединен с выходом вычислителя модуля.
Вычислители модуля 1 и 5 могут быть выполнены (фиг.3) из операционного усилителя 10, амплитудного компаратора 11, электронного ключа 12 и четырех резисторов 13-16, при этом последовательно соединенные первый 13 и второй резисторы 14 подключены между входом и выходом вычислителя модуля, последовательно соединенные третий 15 и четвертый 16 резисторы соединены между входом вычислителя модуля и неинвертирующим входом операционного усилителя 10, инвертирующий вход которого соединен с общей точкой соединения первого 13 и второго 14 резисторов, а выход - с выходом вычислителя модуля, причем между общей точкой соединения третьего 15 и четвертого 16 резисторов и общей шиной включен электронный ключ 12, управляющий вход которого подключен к выходу амплитудного компаратора 11, неинвертирующий
вход которого соединен с общей шиной, а инвертирующий вход - с входом вычислителя модуля.
Удвоитель частоты 2 может быть выполнен (фиг.4) из первого 17 и второго 18 квадраторов и вычитателя 19, при этом первый и второй входы вычитателя 19 соединены, соответственно, с выходами первого 17 и второго 18 квадраторов, при чем первый и второй входы удвоителя частоты, соединены, соответственно, с входами первого 17 и второго 18 квадраторов, а выход - с выходом вычитателя 19.
Удвоитель частоты 2 может быть выполнен (фиг.5) из сумматора 20, вычитателя 21 и перемножителя 22, при этом первый вход удвоителя частоты 2 соединен с первыми входами сумматора 20 и вычитателя 21, второй вход удвоителя частоты 2 соединен со вторыми входами сумматора 20 и вычитателя 21, при чем к выходам сумматора 20 и вычитателя 21 подключены, соответственно, первый и второй входы перемножителя 22, выход которого соединен с выходом удвоителя частоты 2.
Аддитивный формирователь сигнала треугольной формы работает следующим образом.
На первый вход 6 формирователя (фиг.1), а, следовательно, на вход первого вычислителя модуля 1 и на первый вход удвоителя частоты 2 подается сигнал
0
1
0
где А - амплитуда, а ω - круговая частота сигнала S(t), связанная с циклической частотой f известным соотношением ω=2 πf.
На второй вход 7 формирователя, а, следовательно, на вход второго вычислителя модуля 5 и на второй вход удвоителя частоты 2 подается сигнал
1
сдвинутый по отношению к сигналу S(t) на угол π/2.
1
2
Вычислители модулей 1 и 5 обеспечивают (фиг.6) получение модулей сигналов S(t) и S(1):
которые поступают, соответственно, на первый неинвертирующий и инвертирующий входы блока суммирования-вычитания 3.
Вычислители модуля 1(5), выполненные из перемножителя 8 и усилителя-ограничителя 9 (фиг.2), работают следующим образом.
1
1
1
1
1
3
1
1
1
1
При подаче на вход первого вычислителя модуля 1 гармонического сигнала S(t) на выходе усилителя-ограничителя 9 формируется сигнал F(t)=1, соответствующий положительной полуволне сигнала S(t), и сигнал F(t)=-1, соответствующий отрицательной полуволне сигнала S(t). На выходе перемножителя 8 формируется сигнал S(t)=S(t)·F(t)=mod [S(t)], являющийся модулем сигнала S(t).
2
2
2
2
2
4
2
2
2
2
При подаче на вход формирователя модуля 5 гармонического сигнала S(t) на выходе усилителя-ограничителя 9 формируется сигнал F(t)=1, соответствующий положительной полуволне сигнала S(t), и сигнал F(t)=-1, соответствующий отрицательной полуволне сигнала S(t). На выходе перемножителя 8 формируется сигнал S(t)=S(t)·F(t)=mod [S(t)], являющийся модулем сигнала S(t).
3
4
Временные диаграммы, поясняющие принцип формирования сигналов S(t) и S(t), изображены на фиг.7.
В вычислителе модуля (фиг.3), операционный усилитель 10, электронный ключ 12 и четыре резистора 13-16 образуют коммутатор со сменой знака выходного сигнала.
1
y
y
вх
э
13
14
2
1
На вход вычислителя модуля 1 поступает сигнал S(t), а на управляющий вход электронного ключа 12 с выхода амплитудного компаратора 11 - сигнал E(t) либо с уровнем «Лог.0», либо с уровнем «Лог.1». При подаче на управляющий вход электронного ключа 12 сигнала E(t) с уровнем «Лог.0» ключ 12 размыкается. Поскольку входное сопротивление R операционного усилителя 10 много больше эквивалентного сопротивления R=(R+R), то U(t)≈S(t).
На инвертирующем входе операционного усилителя 10 будет сигнал
3
2
1
0
0
0
13
14
1
1
3
1
1
1
Выходной сигнал S(t)=[U(t)-U(t)]·К, где К - коэффициент усиления операционного усилителя 10 при разомкнутой обратной связи. При достаточно большом коэффициенте усиления К операционного усилителя 10 и при равенстве резисторов R=R=R коэффициент усиления N вычислителя модуля 1 будет равен единице N=1. В этом случае S(t)=N·S(t)=S(t).
y
2
2
3
2
1
1
При подаче на управляющий вход электронного ключа 12 сигнала E(t) с уровнем «Лог.1» ключ 12 замыкается. В этом случае коэффициент усиления N вычислителя модуля 1 будет равен минус единице N=-1, следовательно, выходной сигнал S(t)=N·S(t)=-S(t).
3
1
1
Таким образом, на выходе вычислителя модуля 1 формируется сигнал S(t)=mod [S(t)], являющийся модулем сигнала S(t).
4
2
2
Аналогично работает формирователь модуля 5, на выходе которого формируется сигнал S(t)=mod [S(t)], являющийся модулем сигнала S(t).
3
4
Временные диаграммы, поясняющие принцип формирования сигналов S(t) и S(t), изображены на фиг.8.
Удвоитель частоты 2 (фиг.4), выполненный из первого 17 и второго 18 квадратов работает следующим образом.
1
0
2
0
1
1
2
2
2
2
На первый вход удвоителя частоты 2, следовательно, на вход квадратора 17 подается сигнал S(t)=sin(ωt), а на второй вход удвоителя частоты 2, следовательно, на вход квадратора 18 поступает сигнал S(t)=cos(ωt). На выходе первого квадратора 17 формируется сигнал X(t)=[S(t)], на выходе второго квадратора 18 - сигнал X(t)=[S(t)], а на выходе вычитателя 19 сигнал
Удвоитель частоты 2 (фиг.5), выполненный из сумматора 20, вычитателя 21 и перемножителя 22 работает следующим образом.
1
2
3
1
2
4
2
1
При подаче сигналов S(t) и S(t) на соответствующие входы удвоителя частоты 2 на выходе сумматора 20 формируется сигнал X(t)=S(t)+S(t), на выходе вычитателя 21 - сигнал X(t)=S(t)-S(t), а на выходе умножителя 22 сигнал
5
При отсутствии компенсирующего сигнала S(t) на выходе блока суммирования-вычитания 3 будет сформирован (фиг.6) сигнал
синт
1
3
2
4
1
1
2
2
S(t)=K·S(t)-К·S(t)]=K·mod [S(t)] - К·mod [S(t)], (6)
1
2
1
2
синт
3
4
где К и К - коэффициенты передачи блока суммирования-вычитания 3 по первому неинвертирующему и второму инвертирующему входам, соответственно. При K=К=α=1 на выходе 4 амплитуда сигнала S(t) будет равна амплитуде А входных сигналов S(t) и S(t).
1
синт
0
1
2
1
0
На фиг.6 графики построены для нормированного значения А=1. Частота основной гармоники ω синтезированного сигнала треугольной формы S(t) равна удвоенному значению частоты ω, квадратурных сигналов S(t) и S(t), то есть происходит умножение частоты ω=2ω.
синт
На участках «прямого хода» (интервал от нуля до π/2), и «обратного хода» (интервал от π/2 до π) сигнал 8 (t) имеет S-образные характеристики, то есть является «квазилинейным».
синт
Используя разложение сигнала S (t) в ряд Фурье представим этот сигнал в следующей форме:
1синт
Для первой гармоники амплитудное значение А=8/(3π)≈0,849.
n
0
эт
При удвоенных значениях частоты n-ой гармоники ω=2nω эталонный периодический сигнал S(t) треугольной формы может быть представлен с помощью следующего ряда:
1эт
2
Амплитудное значение первой гармоники А=8/(π)≈0,811.
1
синт
1
эт
синт
1
0
1
Погрешность ε квазилинейного, то есть синтезированного сигнала S (t), найдем с помощью следующего выражения: ε=S(t) - S(t). График зависимости ε от угла Θ=ωt приведен на фиг.9. Максимальное отклонение ε
1
по модулю превышает 4% (ε=42,5 мВ при нормированном значении амплитуды А=1000 мВ).
2
синт
эт
Анализ формулы (7) позволяет сделать вывод, что при 4n≫1 закон изменения высших гармонических составляющих сигнала S(t) будет соответствовать закону изменения аналогичных составляющих сигнала S(t):
Найдем отношение
синт
1
эт
1сиинт
1
2
При умножении сигнала S(t) на нормирующий множитель α=M все высшие гармоники этого сигнала практически будут совпадать с аналогичными гармониками эталонного сигнала S(t). Однако первая гармоника А после умножения на нормирующий множитель M будет отличаться от первой гармоники эталонного сигнала (фиг.10). В некоторой степени это будет касаться и наиболее сильной третьей гармоники. Если произвести нормирование по третьей гармонике, то нормирующий множитель М будет равен:
Оптимальное значение нормирующего множителя
После введения нормирующего множителя первая гармоника сигнала будет превышать необходимое значение. Для исключения этого явления на второй неинвертирующий вход блока суммирования-вычитания 3 с выхода удвоителя частоты 2 подается компенсирующий гармонический сигнал с частотой, равной удвоенному значению частоты входных сигналов:
f
f
где K - коэффициент передачи удвоителя частоты 2; β - коэффициент передачи блока суммирования-вычитания 3 по второму неинвертирующему входу. При K=1 необходимое значение β=(α-1)=(1,25-1)=0,25.
комп
вых
Введение компенсирующего сигнала S(t) позволило (фиг.10) значительно улучшить линейность формируемого сигнала S(t), поскольку остаточная
2
вых
1
синт
погрешность ε выходного сигнала S (t) значительно меньше погрешности ε (фиг.9) синтезированного сигнала S(t).
Использование предлагаемой полезной модели позволит расширить функциональные возможности устройства и значительно улучшить линейность формируемого сигнала треугольной формы.