Многоканальный быстродействующий операционный усилитель
MULTICHANNEL HIGH-SPEED OPERATIONAL AMPLIFIER

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в аналоговых интерфейсах и устройствах преобразования сигналов, в том числе работающих в диапазоне низких температур и проникающей радиации [1].
уст.
Быстродействие операционных усилителей (ОУ), которое характеризуется максимальной скоростью нарастания выходного напряжения (Slew Rate – SR) и временем установления переходного процесса (t), определяет динамические параметры многих аналоговых интерфейсов датчиков, буферных каскадов, АЦП, драйверов линий связи и т.п.
В современной радиоэлектронной аппаратуре находят применение операционные усилители, реализуемые на основе двухканальной структуры входного каскада (Dual-Input-Stage), содержащего два параллельно-включенных по входу дифференциальных усилителя [2-45]. Причем структура Dual-Input-Stage реализуется как на биполярных [2-23], так и на полевых [24-45] транзисторах и часто используется совместно с так называемыми «перегнутыми» и двойными «перегнутыми» каскодами [2-45]. Благодаря многоканальности и применению высокочастотного «перегнутого» каскода такое схемотехническое решение наиболее популярно как в зарубежных, так и в российских широкополосных аналоговых микросхемах, имеющих повышенные значения частоты единичного усиления. На основе ОУ данного класса возможно построение как быстродействующих, так и прецизионных усилителей.
Ближайшим прототипом  (фиг. 1) заявляемого устройства является ОУ по патенту US № 4.649.352 (1987 г.). Он содержит (фиг. 1) первый 1 и второй 2 дифференциальные входы устройства, токовый выход 3 устройства, первый 4 входной транзистор, база которого соединена с первым 1 входом устройства, эмиттер соединен с эмиттером второго 5 входного транзистора и через первый 6 токостабилизирующий двухполюсник соединен с первой 7 шиной источника питания, третий 8 входной транзистор, база которого соединена с первым 1 входом устройства, а эмиттер соединен с четвертым 9 входным транзистором и через второй 10 токостабилизирующий двухполюсник соединен со второй 11 шиной источника питания, причем базы второго 5 и четвертого 9 входных транзисторов соединены со вторым 2 входом устройства, первый 12 и второй 13  выходные транзисторы, базы которых объединены и подключены к источнику напряжения смещения 14, эмиттер первого 12 выходного транзистора подключен к коллектору первого 4 входного транзистора и через третий 15 токостабилизирующий двухполюсник соединен со второй 11 шиной источника питания, эмиттер второго 13 выходного транзистора подключен к коллектору второго 5 входного транзистора и через четвертый 16 токостабилизирующий двухполюсник соединен со второй 11 шиной источника питания, третий 17 и четвертый 18 выходные транзисторы с объединенными базами, эмиттер третьего 17 выходного транзистора подключен к коллектору третьего 8 входного транзистора и через пятый 19 токостабилизирующий двухполюсник соединен с первой 7 шиной источника питания, эмиттер четвертого 18 выходного транзистора подключен к коллектору четвертого 9 входного транзистора и через шестой 20 токостабилизирующий двухполюсник связан с первой 7 шиной источника питания, причем коллекторы второго 13 и четвертого 18 выходных транзисторов связаны с токовым выходом 3 устройства, к которому подключен первый 21 корректирующий конденсатор.
1
Существенный недостаток известного ОУ фиг. 1 состоит в том, что при повышенных значениях частоты единичного усиления f, которую обеспечивает  двойной «перегнутый» каскод, в данной схеме не реализуется высокое быстродействие в режиме большого сигнала. Это обусловлено нелинейным режимом работы «перегнутых» каскодов – отсутствием пропорциональности между входным дифференциальным напряжением ОУ и током перезаряда корректирующего конденсатора ОУ [46].
Основная задача предполагаемого изобретения состоит в повышении более чем в 30 раз максимальной скорости нарастания выходного напряжения ОУ с двойным «перегнутым» каскодом, в т.ч. при работе входных транзисторов ОУ в режиме микротоков, т.е. с малым энергопотреблением.
Поставленная задача достигается тем, что в операционном усилителе фиг. 1, содержащем  первый 1 и второй 2 дифференциальные входы устройства, токовый выход 3 устройства, первый 4 входной транзистор, база которого соединена с первым 1 входом устройства, эмиттер соединен с эмиттером второго 5 входного транзистора и через первый 6 токостабилизирующий двухполюсник соединен с первой 7 шиной источника питания, третий 8 входной транзистор, база которого соединена с первым 1 входом устройства, а эмиттер соединен с четвертым 9 входным транзистором и через второй 10 токостабилизирующий двухполюсник соединен со второй 11 шиной источника питания, причем базы второго 5 и четвертого 9 входных транзисторов соединены со вторым 2 входом устройства, первый 12 и второй 13  выходные транзисторы, базы которых объединены и подключены к источнику напряжения смещения 14, эмиттер первого 12 выходного транзистора подключен к коллектору первого 4 входного транзистора и через третий 15 токостабилизирующий двухполюсник соединен со второй 11 шиной источника питания, эмиттер второго 13 выходного транзистора подключен к коллектору второго 5 входного транзистора и через четвертый 16 токостабилизирующий двухполюсник соединен со второй 11 шиной источника питания, третий 17 и четвертый 18 выходные транзисторы с объединенными базами, эмиттер третьего 17 выходного транзистора подключен к коллектору третьего 8 входного транзистора и через пятый 19 токостабилизирующий двухполюсник соединен с первой 7 шиной источника питания, эмиттер четвертого 18 выходного транзистора подключен к коллектору четвертого 9 входного транзистора и через шестой 20 токостабилизирующий двухполюсник связан с первой 7 шиной источника питания, причем коллекторы второго 13 и четвертого 18 выходных транзисторов связаны с токовым выходом 3 устройства, к которому подключен первый 21 корректирующий конденсатор, предусмотрены новые элементы и связи – в схему введены первое 22 токовое зеркало, согласованное с первой 7 шиной источника питания и второе 23 токовое зеркало, согласованное со второй 11 шиной источника питания, вход первого 22 токового зеркала соединен с коллектором первого 12 выходного транзистора, а его выход подключен к токовому выходу устройства 3, вход второго 23 токового зеркала соединен  с коллектором третьего 17 выходного транзистора, а его выход подключен к токовому выходу устройства 3, объединенные базы третьего 17 и четвертого 18 выходных транзисторов подключены к дополнительному источнику напряжения смещения 24, между входом второго 23 токового зеркала и эмиттером первого 12 выходного транзистора включен первый 25 дополнительный p-n переход, между входом первого 22 токового зеркала и эмиттером третьего 17 выходного транзистора включен второй 26 дополнительный p-n переход, причем между объединенными эмиттерами первого 4 и второго 5 входных транзисторов и объединенными эмиттерами третьего 8 и четвертого 9 входных транзисторов включен второй 30 корректирующий конденсатор.
На чертеже фиг. 1 показана схема ОУ-прототипа. На чертеже фиг. 2 представлена схема заявляемого ОУ в соответствии с п.1 и п. 2 формулы изобретения.
На чертеже фиг. 3 приведена ОУ фиг. 2 при 100% отрицательной обратной связи (ООС) в среде PSpice на моделях интегральных транзисторов радиационно-стойкого аналогового базового матричного кристалла АБМК_1.4 (ОАО «Интеграл», г. Минск).
На чертеже фиг. 4 представлены переходные процессы в ОУ фиг. 3 (передний фронт выходного напряжения) при емкости первого 21 корректирующего конденсатора С2(С21)=7 пФ и различных значениях емкости второго 30 корректирующего конденсатора С1(С30)=0÷80 пФ, где и далее:
С21 – обозначение емкости первого 21 корректирующего конденсатора в схеме фиг. 2;
С2 – обозначение емкости первого 21 корректирующего конденсатора в среде моделирования PSpice (фиг. 3);
С30 – обозначение емкости второго 30 корректирующего конденсатора в схеме фиг. 2;
С1 – обозначение емкости второго 30 корректирующего конденсатора в среде моделирования PSpice (фиг. 3).
(+)
На чертеже фиг. 5 приведена таблица 1, которая характеризует зависимость SR  переднего фронта выходного напряжения ОУ фиг. 3 от емкости второго 30 корректирующего конденсатора C1(C30) в диапазоне 0÷80 пФ.
На чертеже фиг. 6 изображены графики переходного процесса в ОУ фиг. 3 (задний фронт выходного напряжения) при емкости первого 21 корректирующего конденсатора С2(С21)=7 пФ и различных значениях емкости второго 30 корректирующего конденсатора С1(С30)=0÷80 пФ.
(-)
На чертеже фиг. 7 представлена таблица 2 – зависимость SR  заднего фронта выходного напряжения ОУ фиг. 3 от емкости второго 30 корректирующего конденсатора C1(C30) в диапазоне 0÷80 пФ.
Многоканальный быстродействующий операционный усилитель фиг. 2  содержит первый 1 и второй 2 дифференциальные входы устройства, токовый выход 3 устройства, первый 4 входной транзистор, база которого соединена с первым 1 входом устройства, эмиттер соединен с эмиттером второго 5 входного транзистора и через первый 6 токостабилизирующий двухполюсник соединен с первой 7 шиной источника питания, третий 8 входной транзистор, база которого соединена с первым 1 входом устройства, а эмиттер соединен с четвертым 9 входным транзистором и через второй 10 токостабилизирующий двухполюсник соединен со второй 11 шиной источника питания, причем базы второго 5 и четвертого 9 входных транзисторов соединены со вторым 2 входом устройства, первый 12 и второй 13  выходные транзисторы, базы которых объединены и подключены к источнику напряжения смещения 14, эмиттер первого 12 выходного транзистора подключен к коллектору первого 4 входного транзистора и через третий 15 токостабилизирующий двухполюсник соединен со второй 11 шиной источника питания, эмиттер второго 13 выходного транзистора подключен к коллектору второго 5 входного транзистора и через четвертый 16 токостабилизирующий двухполюсник соединен со второй 11 шиной источника питания, третий 17 и четвертый 18 выходные транзисторы с объединенными базами, эмиттер третьего 17 выходного транзистора подключен к коллектору третьего 8 входного транзистора и через пятый 19 токостабилизирующий двухполюсник соединен с первой 7 шиной источника питания, эмиттер четвертого 18 выходного транзистора подключен к коллектору четвертого 9 входного транзистора и через шестой 20 токостабилизирующий двухполюсник связан с первой 7 шиной источника питания, причем коллекторы второго 13 и четвертого 18 выходных транзисторов связаны с токовым выходом 3 устройства, к которому подключен первый 21 корректирующий конденсатор. В схему введены первое 22 токовое зеркало, согласованное с первой 7 шиной источника питания и второе 23 токовое зеркало, согласованное со второй 11 шиной источника питания, вход первого 22 токового зеркала соединен с коллектором первого 12 выходного транзистора, а его выход подключен к токовому выходу устройства 3, вход второго 23 токового зеркала соединен  с коллектором третьего 17 выходного транзистора, а его выход подключен к токовому выходу устройства 3, объединенные базы третьего 17 и четвертого 18 выходных транзисторов подключены к дополнительному источнику напряжения смещения 24, между входом второго 23 токового зеркала и эмиттером первого 12 выходного транзистора включен первый 25 дополнительный p-n переход, между входом первого 22 токового зеркала и эмиттером третьего 17 выходного транзистора включен второй 26 дополнительный p-n переход, причем между объединенными эмиттерами первого 4 и второго 5 входных транзисторов и объединенными эмиттерами третьего 8 и четвертого 9 входных транзисторов включен второй 30 корректирующий конденсатор.
В схеме фиг. 2 параллельно эмиттерно-базовому переходу второго 13 и четвертого 18 выходных транзисторов включены вспомогательные диоды 27 и 31, которые заперты при малых входных сигналах. Такой режим обеспечивается соответствующим выбором источника напряжения смещения 14 и дополнительного источника напряжения смещения 24, а также схемотехникой первого 22 и второго 23 токовых зеркал.
На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения, токовый выход 3 устройства соединен со входом дополнительного буферного усилителя 28, выход которого 29 является низкоомным потенциальным выходом устройства.
Рассмотрим работу предлагаемого ОУ фиг. 2 в режиме большого сигнала со 100% отрицательной обратной связью с низкоомного потенциального выхода 29 ОУ на инвертирующий вход 2. Такой режим соответствует типовой схеме измерения SR в неинвертирующем включении (фиг. 3).
В статическом режиме эмиттерные токи первого 4, второго 5, третьего 8, четвертого 9 входных транзисторов определяются первым 6 и вторым 10 токостабилизирующими двухполюсниками. Первый 21 корректирующий конденсатор определяет частоту единичного усиления ОУ фиг. 2 и запас устойчивости по фазе. Второй 30 корректирующий конденсатор в режиме малого сигнала не влияет на амплитудно-частотную характеристику ОУ, т.к. включен в мостовую схему, образуемую первым 4, вторым 5 и третьим 8, четвертым 9 входными транзисторами.
Статический режим промежуточного каскада (первый 12, второй 13 и третий 17, четвертый 18 выходные транзисторы) устанавливается третьим 15, четвертым 16, пятым 19 и шестым 20 токостабилизирующими двухполюсниками.
При малых входных сигналах первый 25 и второй 26 дополнительные p-n переходы находятся в закрытом состоянии, что обеспечивается источником напряжения смещения 14 и дополнительным источником напряжения смещения 24, а также схемотехникой входных цепей первого 22 и второго 23 токовых зеркал.
c2
c2
c2
(+)
(+)
(+)
Если на неинвертирующий вход 1 подать большой положительный импульсный сигнал, соизмеримый с напряжением на второй 11 шине источника питания, то это вызывает запирание второго 5 и третьего 8 входных транзисторов и формирование большого импульса тока через второй 30 корректирующий конденсатор (i). Этот ток (i) передается в эмиттер  и далее коллектор первого 4 входного транзистора и вызывает переход первого 25 дополнительного p-n перехода в режим прямого смещения. Как следствие, импульс тока i поступает на вход второго 23 токового зеркала, далее - на его выход и далее – в первый 21 корректирующий конденсатор. В результате перезаряд первого 21 корректирующего конденсатора существенно ускоряется (фиг. 4), что в конечном итоге повышает быстродействие ОУ фиг. 2 (см. таблицу 1, фиг. 5).
c2
(-)
При большом отрицательном импульсе напряжения на входе 1 запираются  первый 4 и четвертый 9 входные транзисторы. Формирующийся при этом импульс тока i через второй 30 корректирующий конденсатор передается через второй 26 дополнительный p-n переход на вход первого 22 токового зеркала и далее – в первый 21 корректирующий конденсатор. В конечном итоге, это существенно ускоряет перезаряд первого 21 корректирующего конденсатора (см. фиг. 6) и способствует повышению быстродействия ОУ фиг. 2 (см. таблицу 2 фиг. 7) при отрицательном входном импульсе.
Таким образом, заявляемое устройство обладает существенными преимуществами по быстродействию в режиме большого сигнала в сравнении с ОУ-прототипом. Применение биполярно-полевого техпроцесса [1] обеспечивает его работоспособность в тяжелых условиях эксплуатации.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507
1. Патент US 5.153.529, 1992 г.
2. Патент US 5.455.536, fig. 2, 1995 г.
3. Патент US 7.411.451, fig. 2, 2008 г.
4. Патент US 5.291.149, fig. 1, 1994 г.
5. Патент US 5.610.557, fig. 1, 1997 г.
6.  Патент US 5.455.535 fig. 2,  1995 г.
7. Патент US 7.791.414, fig. 6, 2010 г.
8. Патент US 5.729.177, fig. 1, 1998 г.
9. Патент US 4.649.352, 1987 г.
10. Патент US 4.417.292, fig. 1, 1983 г.
11. Патент SU 1385255, 1988 г.
12. Патент US 5.610.547, fig. 28, fig. 34 1997 г.
13. Патент SU 459780, 1975 г.
14. Патент US 5.420.540, 1995 г.
15. Патент US 4.406.990, fig. 4, 1983 г.
16. Патент US 4.607.232, 1986 г.
17. Патент US 5.523.718, fig. 1, 1996 г.
18. Патент РФ № 2193273, 2002 г.
19. Патент US № 6.366.170, 2002 г.
20. Патент US № 4.837.523, 1989 г.
21. Патент US № 5.140.280, 1992 г.
22. Патент US № 4.600.893, fig. 3, 1986 г.
23. Патент US 6.628.168, fig.2, 2003 г.
24. Патентная заявка US 2006/0125522, fig. 3, 2006 г.
25. Патентная заявка US 2009/0302895, 2009 г.
26. Патент US 5.714.906, fig. 4, 1998 г.
27.  Патент US 7.408.410, 2008 г.
28.  Патент EP 0318263, 1989 г.
29. Патент US 2005/0285677, 2005 г.
30. Патент US 5.070.306, fig. 3, 1991 г.
31. Патент US 2010/001797, 2010 г.
32. Патент US 6.972.623, fig. 4, fig. 6, 2005 г.
33. Патент US 2008/0252374, 2008 г.
34. Патент US 7.586.373, 2009 г.
35. Патент US 2006/0215787, 2006 г.
36. Патент US 7.453.319, 2008 г.
37. Патент US 2004/0174216, fig. 2, 2004 г.
38. Патент US 7.215.200, fig. 6, 2007 г.
39. Патент US № 6.433.637 фиг. 2, 2002 г.
40. Патент US № 6.392.485, 2002 г.
41. Патент US 5.963.085, fig. 3, 1999 г.
42. Патент US 6.788.143, 2004 г.
43. Патент US 4.390.850, 1983 г.
44. Патент US 6.696.894, fig. 1, 2004 г.
45. Операционные усилители с непосредственной связью каскадов: монография / Анисимов В.И., Капитонов М.В., Прокопенко Н.Н., Соколов Ю.М. - Л.: «Энергия», 1979. - 148 с.