Формальная система вывода резервированных кмдп-структур отказоустойчивых самосинхронных схем

2016 Электротехника, информационные технологии, системы управления № 18 УДК 681.32

С.Ф. Тюрин, А.Н. Каменских

Пермский национальный исследовательский политехнический университет,

Пермь, Россия

ФОРМАЛЬНАЯ СИСТЕМА ВЫВОДА РЕЗЕРВИРОВАННЫХ КМДП-СТРУКТУР ОТКАЗОУСТОЙЧИВЫХ САМОСИНХРОННЫХ СХЕМ

Так называемые самосинхронные схемы - ССС, основы проектирования которых заложил Д. Маллер в конце 50-х гг. прошлого столетия, но которые не получили в то время широкого коммерческого использования, в последние годы востребованы как в энергоэффективных приложениях, так и в наноэлектронике, где уже начинают проявляться квантовые эффекты, приводящие к проблемам синхронизации. В настоящее время в Институте проблем информатики -ИПИ РАН (г. Москва) активно работает группа Ю.А. Степченкова, продолжающая исследования, начатые ещё в ССС группой В.И. Варшавского. Разработана обширная библиотека самосинхронных КМДП-элементов, ориентированная на базовые матричные кристаллы - БМК. В Великобритании, в университете НьюКасла работает в направлении ССС проф. А. Яковлев, работавший с В.И. Варшавским.

Одной из актуальных проблем в области ССС являются вопросы обеспечения отказоустойчивости. При этом основное внимание уделяется активной отказоустойчивости. Для обеспечения пассивной отказоустойчивости ССС можно было бы применить, например, так называемое троирование - три канала цифрового автомата, битовые выходы которых поступают на три входа мажоритарного элемента, реализующего мажоритарную функцию (выбора «два из трёх» >2). Но тогда нарушается основной принцип самосинхроники - полумодулярность, что фиксируют существующие средства анализа корректности ССС. Авторами предложено комбинированное резервирование на основе транзисторных структур, парирующих отказы части транзисторов, возникающие в результате воздействия радиации и других негативных факторов. Однако такое резервирование возможно не всегда в силу ограничений Мида и Конвей. В статье предлагается формальная система, обеспечивающая вывод резервированной КМДП ССС с учётом заданного ограничения на длину последовательной цепочки транзисторов.

Ключевые слова: самосинхронная схемотехника - ССС, КМДП-транзистор, транзисторная структура, резервирование, расчетверение, формальная система.

120

S.F. Tyurin, A.N. Kamenskih

Perm National Research Polytechnic University, Perm, Russian Federation

FORMAL SYSTEM FOR FAULT-TOLERANT CMOS SELF-TIMED CIRCUITS

Self-timed circuits -STC, which laid the foundations of designing D. Muller, in the late 50s of the last century, but have not received at the time of wide commercial use in recent years as the demand for energy efficiency and in Nano electronics that are already beginning to affect the quantum effects. The Institute of Informatics Problems - IPI RAS active group Y. Stepchenkova, continuing the work of the group V.I. Warsawski, developed an extensive library of self-timed elements oriented gate array - BMK.

In the UK, the University of Newcastle is working towards C Yakovlev, who worked with V.I. Warsawski in Leningrad, USSR. One of the current problems in the STC are the issues of fault tolerance. This focuses on the active failure resistance.

To provide passive fault-tolerance could be applied, for example, the so-called triple redundancy - three channels of digital machine, bit outputs are supplied to three inputs of the majority elements realizing the majority function (select "two out of three» >2). But then it violated the basic principle of STC that fix existing analysis tools correctness. The authors suggested a combined reservations based transistor structures, parrying failures of the transistors, resulting from exposure to radiation and other negative factors. However, this redundancy is not always possible due to limitations of Mead and Conway. The paper proposes a formal systems obtain fault-tolerant CMOS self-timed circuits

Keywords: Self-timed technology, transistor, redundancy, failure resistance, quadrupling, CMOS transistors, the formal system.

Введение. В настоящее время наиболее широко применяются синхронная схемотехника, период тактовой частоты, в которой превышает длительность переходных процессов в самом худшем случае. Асинхронные схемы избавлены от этого недостатка, но их проектирование требует тщательного учёта всех возможных вариантов состязаний или гонок сигналов, цепей и элементов памяти. Самосинхронные схемы (ССС) являются третьим схемотехническим вариантом и сами формируют сигналы завершения переходного процесса. ССС впервые предложены в работах Д. Маллера в конце 50-х гг. ХХ в. [1]. Элементная база тех лет не обеспечивала в полной мере реализацию принципов, сформулированных Маллером, хотя предположение о приведённых задержках соответствовало действительности. На фоне активного развития ИМС малой, средней и начинающей уже развиваться большой степени интеграции в СССР в Ленинграде сформировалась группа энтузиастов под руководством В.И. Варшавского [2, 3], активно работавших на поприще ССС до 90-х гг. В постсоветский период направление ССС продолжает развиваться благодаря трудам его бывших учеников и последователей, например А. Яковлева [4], работающего

121

теперь в университете Нью-Касла (Великобритания). В РФ активно работает научно-исследовательская группа специалистов Института проблем информатики РАН, возглавляемая Ю. Степченковым, разработавших и продолжающих совершенствовать библиотеку самосинхронных элементов [5]. Примеров коммерческого использования самосинхронной технологии немного, но они есть [6]. Развитие направления ССС, по оценкам специалистов, может внести вклад в создание отечественной электронной компонентной базы. Большие надежды в этом плане возлагаются на базовые матричные кристаллы [7-8]. В некоторых важных областях применения весьма востребованы надёжные, отказоустойчивые цифровые устройства, особенно радиационно-стойкие [9-11]. Вопросы надёжности самосинхронных схем по большей части рассматриваются в ракурсе активной отказоустойчивости [5]. Для аппаратуры, работающей на относительно небольшом временном участке, необходима пассивная отказоустойчивость [12-18]. Однако исследования в области пассивно-отказоустойчивых ССС освещены в литературе недостаточно. В статье предлагается формальная система для комбинированного резервирования ССС, обеспечивающего пассивную отказоустойчивость.

Обеспечение пассивной k-отказоустойчивости инвертора. Пусть допустимое число транзисторов в последовательной цепочке q = 4 [19], число парируемых отказов k = 1, заданное максимальное число транзисторов в последовательной цепочке схемы d <= q/k+1. Возьмём d=1, т.е. инвертор для некоторой i-й переменной:

F+ = Xt; F_ = Xi,

где F+ - подсхема подключения источника питания Vcc через транзистор р-проводимости X;, F_ - подсхема подключения шины «Ноль вольт» (Ground) через транзистор и-проводимости X;. Схему (1) можно описать выражением-цепочкой:

где * - символ конкатенации верхней (подключения источника питания Vcc) и нижней (двойственной) частей схемы, точка подключения выходного контакта-выхода реализуемой логической функции F. Тогда получим правило k-толерантного инвертора [17-18]:

122

где Х - нетерминальные символы, х - терминальные символы для 1-й переменной, отказ в любом из четырёх экземпляров которой в каждом из двух выражений не приведёт к отказу схемы. Эквивалентные с точки зрения отказоустойчивости выражения-правила:

Получаем толерантный инвертор к = 1. Аналогично можно предложить правила для толерантного инвертора к = 2:

(Х1) * (Х1) ^ [(хих1.2х13 Vх 1.4х 1.5 х16 Vх1.7х1.8х19) * *(х1.1х,2х,3 Vх1.4х1.5х1.6 Vх1.7х1.8х,9)]

или

(Х1) * (Х1) ^ [(X,1VX,2 VX1.3)(X1.4^1.5 VX 1.6)(х 1.7^1.8 VX1.9) * , ч

*(х,1^1.2 VX 1.3 )(х 1.4 ^1.5 1.6 )(х 1.7 V х1.8 VX1.9)].

Также возможны и другие варианты, сочетающие ДНФ и КНФ представление к-толерантной функции, которую обозначим Т(к). Толерантный инвертор для ДНФ при к = 3:

(Х1) * (Х1) ^ [(х 1.1х 1.2 х 1.3 х 14 Vх 1.5 х 1.6 х 1.7 х 18 Vх 1.9 х 1.10 х 1.11х 112 V

V х1.13х1.14х1.15х1.16) *

Vх 1.9х 1.10 х 1.11х1.12 Vх 1.13 х 1.14 х 1.15 х 1.16 )].

Толерантный инвертор к = 4 при заданном условии д = 4 нереализуем, поскольку 4/4 + 1< (ё = 1). Таким образом, обобщая, получим правило 1:

(Х1)*(Х1)^{Т(к)х1}*{Т(к)х1};ё(Т(к)) <

Обеспечение пассивной к-отказоустойчивости на основе базисных элементов 2И-НЕ, 2ИЛИ-НЕ. Очевидно, что выражение (10) не обеспечивает при расчетверении (термин классификатора изобретений) переменных функциональной полноты, требуемой для реализации любой логической функции от любого числа переменных. Поэтому получим выражения для к = 1 толерантного элемента 2И-НЕ по 1-й иу-й переменным:

д к+1

123

Для к = 1 толерантного элемента 2ИЛИ-НЕ по 1-й и у-й переменным:

В дальнейшем конъюнкцию л или точку, как правило, указывать не будем. Тогда путём суперпозиции Б (11) и/или (12) известными методами (например, с использованием двойной инверсии) можно получить любую заданную толерантную логическую функцию О от некоторого заданного множества переменных М и дополнительных (промежуточных) переменных Р:

О

О

Выражения (13),(14) не учитывают возможность комбинирования базисов. Если указать аксиому, например, (X,vXj) * (X,лXj) или

(X, лXj) * (X, V Xj), то задача заключается в построении дерева реализации О путём правил суперпозиции Б с последующим применением правил (11) (12) для корня и каждого узла дерева. Например, для заданной ДНФ:

{(X, лXg) V ^ лXm)} ^

^ [

Ч^к vXm) * (Xk ЛXm)] л [(X, vXg) * (X, ЛXg)]}.

Но общее отрицание не соответствует структуре формальной системы, поэтому сформируем правило:

{(X!лXg) V(XkлXm)> ^ [(X!VXg)*(X!лXg)]

_ _ у _ _

{[(Xk vXm) * (Xk лXm)][(Xl vXj) * (X, лXj)],

где точки ,, j позволяют получить структуру типа «дерево». Выражение (16) учитывает случаи X = 0,1. Поставим задачу получения необходимой отказоустойчивой суперпозиции Б по уже заданной КМДП-схеме.

124

й £

. В библиотеке ССС элементов имеется мажоритарный эле-

Обеспечение пассивной к-отказоустойчивости при

д к + 1

мент (элемент, реализующий функцию бинарного переноса от А, В, С) с парафазным выходом при наличии парафазных входов А, КА, В, КВ, С, КС переменных [5] (рис. 1).

Рис. 1. Реализация функции бинарного переноса - мажоритарной функции

Элемент (см. рис. 1) реализует две функции: Р(А,В,С,КА,КВ,КС) = = (С • В V (В V С) • А)} * (С • В V (В V С) • А)},

КР(А,В,С,КА,КВ,КС) = {(КС • КВ V (КВ V КС) • КА)} * *{(КС • КВ V (КВ V КС) • КА)}.

Здесь (17), (18) представляют собой скобочную форму СкоФ логической функции, и соответствующая КМД11-схема может быть обобщённо, описывая последовательно-параллельное соединение, представлена в виде

12 ,_ , 2 1 12 , , 2 1

Р =

5152 5,- 5,- 5151 8182 5,- 5,- 5151

где 5, - признак операции - конъюнкции (последовательное соединение) или двойственный признак 5, дизъюнкции (параллельное соединение), в частности, двойственная (правая) часть (19) может быть эквивалентна левой части для самодвойственной функции, каковой являются (17), (18).

125

Для применения ^-резервирования в выражении (19) должно со

Ч

блюдаться условие максимальной длины конъюнкций й <

4

В нашем случае при заданном условии ч = 4 это так: 2 = -—-

к +1 Тогда

получаем:

Р (Л,Б,С,КЛ,КБ,КС) = {((N0 • N0 V N0 • N0) • (КБ • КБ V КБ • КБ) V v((NB • NБ V NБ • NБ) V (N0 • N0 V N0 • N0)) • ^Л • ^ V ^ • NЛ)) * (20) *{((Ж • N0 V N0 • N0) • (Ж • Ж V NБ • NБ) V ((Ж • NБ V Ж • NБ) V v(NC • N0 V N0 • N0)) * ^Л • ^ V ^ • NЛ)),

№ = ((0 • 0 V 0 • 0) • (Б • Б V Б • Б) V ((Б • Б V Б • Б) V

v(C • 0 V 0 • 0)) • (Л • Л V Л • Л))} * ((0 • 0 V 0 • 0) • (Б • Б V Б • Б) V (21) v((B • Б V Б • Б) V (0 • 0 V 0 • 0)) • (Л • Л V Л • Л))}.

На рис. 2 изображена схема для функции Р.

Рис. 2. Резервированная реализация функции бинарного переноса - мажоритарной функции Р

126

Таким образом, при й <

Ч

к +1

для каждой переменной (19) при-

меняется терминальное правило (10).

Обеспечение пассивной к-отказоустойчивости при

Ч

й >

к +1

. Рассмотрим пример. Задана функция:

ОБ = [

Несмотря на то, что в (22) все конъюнкции длиной 2, но функция не самодвойственна, поэтому схема представляется в виде:

{[

и в нижней части имеется последовательное соединение трёх транзисторов, что недопустимо для к-резервирования при ч = 4. Предложим

Ч

правило отделения

к +1

{[(ЕВ) V (ЦБ) V (Е0)]О} *{О V (ЕВ)(ЦВ)(Е0)} ^

— X

^ {[(ЕВ) V (ЦБ)]О} * {О V (ЕВ)(ЦБ)}

{(X) * (X)} {[(У V (Е0)О} * {У[О V (Е0)]}.

Символ * без верхнего обозначения - выход структуры, допускающей резервирование. В этом случае как бы происходит «отделение» одной допустимой ветви, например (рис. 4), (Е0)О. Аналогичные преобразования могут быть предложены для последовательного соединения трёх переменных:

(ВДХк)* (X V Xj V Хк) ^

_У

^ (XiXj) * (X V Xj){X* Х}(УХк) * (У V Хк). Для четырёх переменных:

(Х^ХкХш) * (Х. V XJ V Хк V Хт) ^ (Х.^)*(Х. V Х^{ХУХ} (ХкХт) *(Хк V Хт)(У *У)(У*) * (У V *).

127

Правила отделения

к +1

для параллельного соединения двой-

ственны правилам последовательного соединения и выглядят следующим образом:

(X; V ^ V Хк) * (Х^Хк) ^

^ (X V Хо Х(х;х^{Х ух}(У V Хк) * (ухк).

(X; V XJ V Хк V Хт) * (Х^ХкХт) ^ (X; V XJ) * (Х;Х^{Х *X} (Хк V Хт) * (ХкХт)(У *У)(У V *) * (У*).

Самое сложное правило отделения

9

к+1

для последовательно-

параллельного соединения представляют собой композицию (25)-(28) и для ДНФ имеют вид:

[(X1.1Xj.1Xk1) V (Х;.2Х].2Хк.2) V (Х1.зХ,зХк.э)] * Чл)(Х,.2 V ^.2 V Хк2)(Х,з'

X,

*(Х;.1 V Х^., V Хк.1)(Х;.2 V Xj.2 V Хк.2)(Х;.з V XJ.з V Хкз) ^

{Х1*1Х1}

{Х2*2Х2}

{Хз *Хз}

(X * Х)(У V Х£з) * (УХ£з).

9

128

Обеспечение пассивной к-отказоустойчивости для ортого-нально-мостиковых схем. В библиотеке ССС-элементов имеется полный сумматор (элемент, реализующий бинарную сумму от A, B, С) с парафазным выходом при наличии парафазных входов A, NA, B, КБ, C, КС переменных [5] (рис. 3).

Рис. 3. Транзисторная реализация парафазного полного сумматора

Такая схема может быть описана выражением: (Ш^ХАДС^АДБ^С) =

1 2 N8 2 1

= {(С)(Ш Х- КА V Б Х- А)} * {{(КБ Х- КА V Б Х- А)(С)}} V

1 2 8 2 1 v{(NC)(NB Х- КА V Б Х- А)} *{(Ш Х- КА V Б Х- А)(КС)},

где стрелки Х обозначают «мостики».

Но такие «мостики» можно делать только для ортогональных конъюнкций. Всегда активируется один путь, за исключением ситуации спейсера. Видим, что при резервировании транзисторов (см. рис. 3) получатся цепочки из 6 транзисторов подряд, что недопустимо [19]. Поэтому выполним декомпозицию с использованием суммы не более двух слагаемых (рис. 4).

129

Получим правило:

NF

NS

(NF• NC v F• C)} * (NF• NC vF• C)}.

Рис. 4. Транзисторная реализация парафазной суммы не более двух слагаемых

Выводы. Таким образом, в случаях соблюдения ограничения Мида и Конвей выполняется непосредственное резервирование транзисторных структур основной и двойственной частей комбинационной ССС либо элементов памяти. В случае несоблюдения ограничения Мида и Конвей выполняется получение требуемой структуры с помощью предложенной формальной системы, но её результаты должны быть корректны с точки зрения полумодулярности [5], т.е. проходят проверку системой ТРАНАЛ (БТРАН) [5]. Иначе необходимо выполнить расчетверение элемента с использование функционально-полного толерантного элемента (ФПТЭ) [17-18] на выходе полученной структуры. Необходимо учитывать тот факт, что ФПТЭ инвертирует сигнал. Обеспечение отказоустойчивости гистерезисных триггеров (Г-триг-геров) выполняется путём каскадирования отказоустойчивых Г-триг-

130

геров на 2 входа. Предложенная формальная система позволяет проектировать пассивно отказоустойчивые ССС на основании схем существующих элементов с целью использования в высоконадёжных областях применения [11], в том числе в специальной аппаратуре.

Библиографический список

1. Muller D.E., Bartky W.S. A theory of asynchronous circuits // Proc. Int Symp. On the Theory of Switching. Part 1. - Harvard University Press, 1959. - P. 204-243.

2. Апериодические автоматы / под ред. В.И. Варшавского. - М.: Наука, 1976. - С. 304.

3. Искусственный интеллект: в 3 т. / В.И. Варшавский, В.Б. Ма-раховский, Л.Я. Розенблюм и А.В. Яковлев. Т. 3, § 4.3 Апериодическая схемотехника // Программные и аппаратные средства / под ред. В. Н. Захарова, В.Ф. Хорошевского. - М.: Радио и связь, 1990.

4. Yakovlev A. Energy-modulated computing // Design, Automation & Test in Europe Conference & Exhibition (DATE), 2011; IEEE, 2011. - С. 1-6.

5. Библиотека элементов для проектирования самосинхронных полузказных микросхем серий 5503/5507 и 5508/5509 / Ю.А. Степчен-ков, А.Н. Денисов, Ю.Г. Дьяченко, Ф.И. Гринфельд, О.П. Филимоненко, Н.В. Морозов, Д.Ю. Степченков. - М.: Изд-во ИПИ РАН, 2008. - 296 с.

6. Delay-insensitive asynchronous ALU for cryogenic temperature environments / Hollosi B. [et al.] // Circuits and Systems, 2008. MWSCAS 2008. 51st Midwest Symposium on. - IEEE, 2008. - С. 322-325.

7. САПР «Ковчег 3.0» для проектирования микросхем на БМК серий 5503, 5507, 5521 и 5529 / С В. Гаврилов, А.Н. Денисов, В В. Ко-няхин, М М. Макарцева. - М., 2013. - 295 с.

8. Библиотека функциональных ячеек для проектирования полузаказных микросхем серий 5503 и 5507 / А.Н. Денисов, Ю.П. Фомин, В.В. Коняхин, Р.А. Федоров; под общ. ред. А.Н. Саурова. - М: Техносфера, 2012. - 304 c.

9. Designing Integrated Circuits to Withstand Space Radiation // Crosslink. - Vol. 4. - № 2 [Электронный ресурс]. - URL: http://www.aero.org/publications/crosslink/summer2003/06.html (дата обращения: 20.05.2015).

10. Юдинцев В. Радиационно-стойкие интегральные схемы. Надёжность в космосе и на земле [Электронный ресурс] // Электроника:

131

Наука, Технология, Бизнес. - 2007. - № 5. - С. 72-77. - URL: http://www.electronics.rU/files/article_pdf/0/article_592_363.pdf (дата обращения: 29.05.2015).

11. Чекмарёв С. А. Способ и система инъекции ошибок для тестирования сбоеустойчивых процессоров бортовых систем космических аппаратов [Электронный ресурс] // Вестник Сибир. гос. аэрокосм. ун-та им. акад. М.Ф. Решетнева. - 2014. - Вып. 4(56). - URL: http://cyberleninka.ru/article/n/sposob-i-sistema-inektsii-oshibok-dlya-testiro-vaniya-sboeustoychevyh-protsessorov-bortovyh-sistem-kosmicheskih-appara-tov (дата обращения: 16.12.2015).

12. ГОСТ Р 53480-2009. Надежность в технике. Термины и определения. IEC 60050 (191):1990-12 (NEQ). - М.: Стандартинформ, 2010.

13. ГОСТ 20911-89. Техническая диагностика. Термины и определения. - М.: Стандартинформ, 2010.

14. Stuck-at fault [Электронный ресурс]. - URL: http://en.wikipedia.org/wiki/Stuck-at_fault (дата обращения: 28.05.2015).

15. Отказоустойчивые вычислительные системы / В. А. Бородин [и др.]. - М.: Изд-во МО СССР, 1990. - С. 55.

16. Тюрин С. Ф., Каменских А. Н. Анализ отказоустойчивой самосинхронной реализации двоичного сумматора // Вестник Пермского национального исследовательского политехнического университета. Электротехника, информационные технологии, системы управления. -2014. - № 1(9). - С. 25-39.

17. Kamenskih A.N., Tyurin S.F. Features that provide fault tolerance of self-synchronizing circuits // Russian Electrical Engineering. - 2015. -P. 672-682.

18. Tyurin S.F., Kamenskih A.N. Research into the reservation of logic function at transistor level // В мире научных открытий. - 2014. -№ 10(58). - С. 232-247.

19. Дж.Д. Ульман. Вычислительные аспекты СБИС / пер. с англ. А.В. Неймана; под ред. П.П. Пархоменко. - М.: Радио и связь, 1990. - 480 с.

References

1. Muller D.E., Bartky W.S. A theory of asynchronous circuits. Proceedings of an International Symposium on the Theory of Switching, Part 1. Harvard University Press, 1959, рр. 204-243.

132

2. Varshavskii V.I. Aperiodicheskie avtomaty [Noncyclic machines]. Moscow: Nauka, 1976. 304 р.

3. Varshavskii V.I., Marakhovskii V.B., Rozenblium L.Ia., Iakovlev A.V. Aperiodicheskaia skhemotekhnika [Aperiodic circuit technique]. Iskusstvennyi intellekt. Tom 3. Programmnye i apparatnye sredstva. Eds. Zakharov V.N., Khoroshevskii V.F. Moskow: Radio i svjaz', 1990.

4. Yakovlev A. Energy-modulated computing. Design, Automation & Test in Europe Conference & Exhibition (DATE), 2011. IEEE, 2011, рр. 1-6.

5. Stepchenkov Iu.A., Denisov A.N., D'iachenko Iu.G., Grinfel'd F.I., Filimonenko O.P., Morozov N.V., Stepchenkov D.Iu. Biblioteka elementov dlia proektirovaniia samosinkhronnykh poluzakaznykh mikroskhem serii 5503/5507 i 5508/5509 [The Library of the elements for the self-synchronous semi specialized micro schemes, series 5503/5507 and 5508/5509 design]. Moscow: Institut problem informatiki Rossiiskoi akademii nauk, 2008. 296 p.

6. Hollosi B. [et al.]. Delay-insensitive asynchronous ALU for cryogenic temperature environments. Circuits and Systems, 2008. MWSCAS 2008. 51st Midwest Symposium on. IEEE, 2008, pp. 322-325.

7. Gavrilov S.V., Denisov A.N., Koniakhin V.V., Makartseva MM. Sistema avtomatizirovannogo proektirovaniia «Kovcheg3.0» dlia proektirovaniia mikroskhem na BMK ser. 5503, 5507, 5521 i 5529 [CAD «Kovcheg 3.0» for the microlaterologging micro schemes series 5503, 5507, 5521 and 5529 design]. Moskow, 2013. 295 p.

8. Denisov A.N., Fomin Iu.P., Koniakhin V.V., Fedorov R.A. Biblioteka funktsional'nykh iacheek dlia proektirovaniia poluzakaznykh mikroskhem serii 5503 i 5507 [The library of the functional cells for the microlaterologging micro schemes 5503 and 5507 series design]. Мoscow: Tekhnosfera, 2012. 304 p.

9. Designing Integrated Circuits to Withstand Space Radiation. Crosslink, vol. 4, no. 2, available at: http://www.aero.org/publications/ crosslink/summer2003/06.html (accessed 20 May 2015).

10. Iudintsev V. Radiatsionno-stoikie integral'nye skhemy. Nadezhnost' v kosmose i na zemle [Radiation-hardened integral schemes. Reliability in the space and on the earth]. Elektronika: Nauka, Tekhnologiia, Biznes, 2007, no. 5, рр. 72-77, available at: http://www.electronics.ru/files/ article_pdf/0/article_592_363.pdf (accessed 29 May 2015).

133

C. 0. Tmpun, A.H. KaMencKux

11. Chekmarev S.A. Sposob i sistema in"ektsii oshibok dlia testirovaniia sboeustoichivykh protsessorov bortovykh sistem kosmicheskikh apparatov [The Method and the system of the error injecting mapping for the stable processors of the spaceship onboard digital computers testing]. Vestnik Sibirskogo gosudarstvennogo aerokosmicheskogo universiteta imeni akademika M.F. Reshetneva, 2014, iss. 4(56), available at: http://cyberleninka.ru/article/n7sposob-i-sistema-inektsii-oshibok-dlya-testiro-vaniya-sboeustoychevyh-protsessorov-bortovyh-sistem-kosmicheskih-appara-tov (accessed 16 December 2015).

12. GOST R 53480-2009. Nadezhnost' v tekhnike. Terminy i opredeleniia. IEC 60050 (191):1990-12 (NEQ) [GOST P 53480-2009. Reliability in equipment. Terms and definitions]. Мoscow: Standartinform, 2010.

13. GOST 20911-89. Tekhnicheskaia diagnostika. Terminy i opredeleniia [GOST 20911-89. Technical diagnostics. Terms and definitions]. Мoscow: Standartinform, 2010.

14. Stuck-at fault, available at: http://en.wikipedia.org/wiki/Stuck-at_fault (accessed 28 May 2015).

15. Borodin V.A. [et al.]. Otkazoustoichivye vychislitel'nye sistemy [Fault-tolerant computer systems]. Мoscow: MO SSSR, 1990. P. 55.

16. Tiurin S.F., Kamenskikh A.N. Analiz otkazoustoichivoi samosinkhronnoi realizatsii dvoichnogo summatora [The analysis of the fault tolerant and self - synchronous realization of the binary adder]. Vestnik Permskogo natsional'nogo issledovatel'skogo politekhnicheskogo universiteta. Elektrotekhnika, informatsionnye tekhnologii, sistemy upravleniia, 2014, no. 1(9), pp. 25-39.

17. Kamenskih A.N., Tyurin S.F. Features that provide fault tolerance of self-synchronizing circuits. Russian Electrical Engineering. 2015, pp. 672-682.

18. Tyurin S.F., Kamenskih A.N. Research into the reservation of logic function at transistor level. V mire nauchnykh otkrytii, 2014, no. 10(58), pp. 232-247.

19. Ul'man Dzh. D. Vychislitel'nye aspekty SBIS [Computational Aspects of VLSI]. Moscow: Radio i sviaz', 1990. 480 p.

134

Сведения об авторе

Тюрин Сергей Феофентович (Пермь, Россия) - заслуженный изобретатель Российской Федерации, доктор технических наук, профессор кафедры автоматики и телемеханики Пермского национального исследовательского политехнического университета (614990, Пермь, Комсомольский пр., 29, e-mail: tyurinsergfeo@yandex.ru).

Каменских Антон Николаевич (Пермь, Россия) - аспирант, ассистент кафедры автоматики и телемеханики Пермского национального исследовательского политехнического университета (614990, г. Пермь, Комсомольский пр., 29, e-mail: kamenskikh.anton@gmail.com).

About the authors

Tyurin Sergey Feofentovich (Perm, Russian Federation) is а Honored Inventor of the Russian Federation, Doctor of Technical Sciences, Professor at the Department of Automation and Telemechanics Perm National Research Polytechnic University (614990, Perm, 29, Komsomolsky pr., e-mail: tyurinsergfeo@yandex.ru).

Kamenskih Anton Nikolaevich (Perm, Russian Federation) is а Graduate Student, Assistant Lecturer at the Department of Automation and Telemechanics Perm National Research Polytechnic University (614990, Perm, 29, Komsomolsky pr., e-mail: antoshkinoinfo@yandex.ru).

Получено 20.04.2016

135