ФУНКЦИОНАЛЬНЫЙ ПРОТОТИП НА ПРОГРАММИРУЕМОЙ ЛОГИЧЕСКОЙ ИНТЕГРАЛЬНОЙ СХЕМЕ ЦИФРОВОЙ СВЕРХБОЛЬШОЙ ИНТЕГРАЛЬНОЙ СХЕМЫ ДЛЯ РАДИОСИСТЕМ

Заявляемая полезная модель «Устройство кодирования и декодирования» относится к технике радиосвязи и может быть использована в передающих и приемных устройствах систем передачи цифровых данных, в частности, для передачи речи.
Уровень техники
В системах передачи данных для борьбы с ошибками, возникающими в каналах связи, используют различные виды помехоустойчивых кодов. Выбор метода кодирования определяется характеристиками канала и требованиями к качеству связи, оцениваемому, в общем случае, вероятностью битовой ошибки. В каналах с независимыми ошибками используют блоковые и сверточные коды, в каналах с групповыми ошибками используют сочетание помехоустойчивого кода и перемежение бит, при этом эффективность схемы кодирования зависит от характеристик канала.
Аналогов и прототипов устройств кодирования и декодирования, удовлетворяющих всем требованиям и функционалам заявляемой полезной модели, не существует.
Задача, на решение которой направлено заявленное техническое решение, заключается в обеспечении требуемого уровня помехоустойчивости при расширении условий использования технических средств в данной области, а именно, повышении качества связи.
Данная задача достигается за счет того, что устройство кодирования и декодирования состоит из блока обработки данных, процессорной системы, блока ввода- вывода, соединенных шиной, причем блок обработки данных содержит кодер источника данных, помехоустойчивый кодер, перемежитель, формирователь пакетов данных, разборщик пакетов данных, обратный перемежитель, помехоустойчивый декодер (далее - модули блока обработки данных), при этом обмен данными между любой парой модулей блока обработки данных или любым модулем из блока обработки данных и блоком ввода-вывода выполняется через блоки памяти процессорной системы, передача данных от каждого модуля блока обработки данных выполняется по шине, осуществляющей соединение блока обработки данных, процессорной системы, блока ввода-вывода, а процессорная система содержит процессорное ядро, блоки памяти, периферийные блоки, причем процессорная система имеет программное обеспечение для конфигурации помехоустойчивого кодера и помехоустойчивого декодера, а последовательность обработки данных модулей блока обработки данных определяется программным обеспечением процессорного ядра. Помехоустойчивый кодер включает сверточный кодер, кодер Рида-Соломона, кодер Голея, а помехоустойчивый декодер включает соответственно декодер Витерби, декодер кода Рида-Соломона и декодер кода Голея, входные и выходные данные сверточного кодера, кодера Рида-Соломона, кодера Голея, декодера Витерби, декодера кода Рида-Соломона и декодера кода Голея хранятся в блоках памяти процессорной системы, передача данных выполняется по шине, осуществляющей соединение блока обработки данных, процессорной системы, блока ввода-вывода. Конфигурирование помехоустойчивого кодера и помехоустойчивого
декодера выполняется программным обеспечением для конфигурации помехоустойчивого кодера и помехоустойчивого декодера.
Техническим результатом, обеспечиваемым приведенной совокупностью признаков, является улучшенное качество связи за счет изменения метода помехоустойчивого кодирования путем конфигурирования помехоустойчивого кодера и помехоустойчивого декодера программным обеспечением для конфигурации помехоустойчивого кодера и помехоустойчивого декодера, а также за счет согласования параметров перемежителя с помехоустойчивым кодером, позволяющим исправлять ошибки в условиях пропуска пакетов данных, вызванных замираниями в канале.
Устройство кодирования и декодирования поясняется фигурой, на которой изображена структурная схема.
Устройство кодирования и декодирования данных, характеризующееся тем, что оно включает блок обработки данных 1, процессорную систему 2, блок ввода-вывода 3, соединенные шиной 4, причем блок обработки данных содержит кодер источника данных 11, помехоустойчивый кодер 12, перемежитель 13, формирователь пакетов данных 14, разборщик пакетов данных 15, обратный перемежитель 16, помехоустойчивый декодер 17, а процессорная система - процессорное ядро 21, блоки памяти 22, периферийные блоки 23, а процессорная система 2 имеет программное обеспечение для конфигурации помехоустойчивого кодера и помехоустойчивого декодера, причем, входные и выходные данные каждого модуля обработки данных 11-17 хранятся в памяти 22 процессорной системы, обмен данными между модулями блока обработки данных 1 и процессорной системой 2 выполняется по шине 4, а последовательность обработки данных модулями обработки данных 11-17 определяется программным обеспечением для конфигурации помехоустойчивого кодера и помехоустойчивого декодера процессорного ядра 21.
Помехоустойчивый кодер 12 содержит сверточный кодер 121, кодер Рида-Соломона 122, кодер Голея 123.
Помехоустойчивый декодер 17 содержит декодер Витерби 171, декодер кода Рида-Соломона 172 и декодер кода Голея 173.
Вход 1 используется для установки программного обеспечения для конфигурации помехоустойчивого кодера и помехоустойчивого декодера процессорной системы, Вход 2 используется для настройки параметров алгоритмов программного обеспечения для конфигурации помехоустойчивого кодера и помехоустойчивого декодера процессорной системы и модулей блока обработки данных, Вход 3 является информационным входом устройства кодирования и декодирования, Выход является информационным выходом.
Конфигурирование (выбор одного сверточного кодера, или кодера Рида-Соломона, или кодера Голея, или декодера Витерби, или декодера кода Рида-Соломона, или декодера кода Голея) помехоустойчивого кодера 12 и помехоустойчивого декодера 17 выполняется программным обеспечением для конфигурации помехоустойчивого кодера и помехоустойчивого декодера процессорной системы 2.
Устройство работает следующим образом.
Устройство кодирования и декодирования - программно-аппаратная система. Взаимодействие программной и аппаратной частей системы осуществляется через память процессорной системы. Функционирование устройства кодирования и декодирования осуществляется под управлением программного обеспечения ядра процессорной системы, которое анализирует значения определенной области памяти и инициирует программную или аппаратную обработку следующего шага обработки информации. Различаются алгоритмы обработки, реализованные аппаратно и реализованные программно.
Программная часть реализована на процессорном ядре.
Перед началом работы устройства кодирования и декодирования необходимо выполнить установку программного обеспечения для конфигурации помехоустойчивого кодера и помехоустойчивого декодера процессорной системы через Вход 1, изменяя программное обеспечение можно изменять алгоритм обработки сигнала - добавлять новые методы помехоустойчивого кодирования или кодирования источника данных, при этом алгоритмы, реализованные аппаратно, изменять или добавлять нельзя.
Затем выполняется конфигурирование режимов работы устройства и параметров алгоритмов, реализованных программно и аппаратно. Конфигурирование устройства выполняется путем записи данных со входа Вход 2 в память процессорной системы, при этом определяется режим работы устройства - передатчик или приемник информации, используемый метод помехоустойчивого кодирования - сверточный код, код Рида-Соломона или код Голея, включение/выключение перемежителя, параметры структуры пакета данных. Режим работы устройства устанавливается однократно перед первым включением устройства, все остальные параметры могут быть изменены в ходе работы.
При работе в качестве передатчика информации устройство кодирования и декодирования принимает данные со входа Вход 3. Возможная последовательность обработки данных:
а) Кодирование данных в кодере источника 11, при этом выполняется сжатие информации, например, кодирование речи по алгоритму адаптивной дифференциальной импульсно-кодовой модуляции. Для формирования 100 пакетов информации используется 64000 бит с выхода кодера источника.
б) Помехоустойчивое кодирование в помехоустойчивом кодеке 12. При использовании в качестве помехоустойчивого кода сверточного кода в кодере 12 обработка данных выполняется сверточным кодеком 121, при этом данные на вход кодека поступают непрерывным потоком, выходные данные - непрерывный поток, который последовательно заполняет буфер перемежения в памяти 21, для скорости сверточного кода размер выходных данных кодера 121-128000 бит.
в) Перемежение бит в блоке перемежитель. Для сверточного кода используется алгоритм блочного перемежения, буфер перемежения рассматривается в виде двумерной матрицы, размером 1280×100. Перемежитель считывает один столбец матрицы размером 1280 бит, эти данные используются для формирования одного пакета данных.
г) Формирование пакета данных. Пакет содержит 46 бит заголовка и 1280 информационных бит. Заголовок - два блока кода Голея, содержащие 7 бит номера, 7 бит служебной информации, например, адрес передатчика, 10 бит контрольной суммы, рассчитываемой для 14 бит номера и служебной информации.
д) Пакеты данных подаются на Выход устройства последовательно с пакета с номером 1 по пакет с номером 100.
При работе в качестве приемника информации устройство кодирования и декодирования принимает данные с входа Вход 3. Последовательность обработки данных обратна последовательности обработки на передающей стороне. Для варианта обработки данных, рассмотренных на передающей стороне, используется следующая последовательность:
а) Разбор пакета в блоке 15. Выполняется декодирование двух блоков кода Голея - декодированные 26 бит содержат номер пакета, служебную информацию и контрольную сумму, для бит декодированного номера и служебной информации рассчитывается контрольная сумма, если она совпадает с декодированной контрольной суммой, номер принят правильно, данные пакета записываются в память 32, если на принимающей стороне при определении номера пакета диагностируется ошибка, данные пакета игнорируются.
б) Обратное перемежение в блоке 16. В соответствии с принятым номером пакета данные записываются в буфер перемежения по столбцам.
в) Декодирование данных в блоке 17. Данные на вход декодера считываются из буфера перемежения по строкам. Количество декодированных бит - 64000. В зависимости от конфигурации устройства используется только один декодер - или 171, или 172, или 173. Для декодеров 172 и 173 данные их памяти извлекаются блоками длиной 224 и 24 бита соответственно с учетом добавленных нулевых бит.
г) Декодирование данных в блоке 11, метод кодирования тот же, что и на передающей стороне.
д) Данные передаются на Выход устройства кодирования и декодирования.
Выбор методов кодирования для использования в системе основан на анализе характеристик помехоустойчивых кодов с учетом их возможной реализации в свербольшой интегральной схеме (далее - СБИС). Основной критерий для выбора блоков для аппаратной реализации - площадь блока при реализации в СБИС.
Выбор алгоритмов обработки данных подтвержден результатами моделирования системы передачи данных в различных условиях использования. Например, в каналах с прямой видимостью или в условиях городской застройки лучшие характеристики имеет вариант с использованием сверточного кода, в условиях здания - вариант с кодом Рида-Соломона, при низких отношениях сигнал/шум и небольших скоростях передачи - код Голея.
Таким образом, в различных условиях применения устройства кодирования и декодирования программным обеспечением для конфигурации помехоустойчивого кодера и помехоустойчивого декодера можно обеспечить повышение качества связи.