СХЕМА, СПОСОБ И УСТРОЙСТВО ДЛЯ ПРОБУЖДЕНИЯ ГЛАВНОГО БЛОКА МИКРОКОНТРОЛЛЕРА

1. Схема для пробуждения главного MCU, содержащая главный MCU, микросхему периферийного интерфейса и микросхему периферийной обработки, в которой
микросхема периферийной обработки соединена с главным MCU посредством микросхемы периферийного интерфейса;
линия синхронизации главного MCU соединена с сигналом ведущего генератора синхроимпульсов, а каждая из линии синхронизации микросхемы периферийной обработки и линии синхронизации микросхемы периферийного интерфейса соединена с сигналом ведомого генератора синхроимпульсов таким образом, что микросхема периферийного интерфейса и микросхема периферийной обработки остаются в нормальном рабочем состоянии, когда главный MCU переходит в состояние глубокого сна; и
микросхема периферийного интерфейса выполнена с возможностью контроля объема данных, передаваемых микросхемой периферийной обработки в микросхему периферийного интерфейса, и передачи сигнала пробуждения в главный MCU, если объем данных превышает порог.
2. Схема по п. 1, в которой передача микросхемой периферийного интерфейса сигнала пробуждения в главный MCU включает в себя:
передачу микросхемой периферийного интерфейса сигнала пробуждения в виде сигнала прерывания в главный MCU.
3. Схема по п. 1, в которой дальнейшее нахождение микросхемы периферийного интерфейса и микросхемы периферийной обработки в нормальном рабочем состоянии включает в себя:
передачу данных между микросхемой периферийной обработки и микросхемой периферийного интерфейса посредством Прямого Доступа к Памяти DMA.
4. Схема по п. 1, в которой микросхема периферийного интерфейса представляет собой блок Универсального Асинхронного Приемопередатчика UART, блок Последовательного Периферийного Интерфейса SPI, блок шины для Соединения Микросхем I2C или блок Bluetooth;
микросхема периферийной обработки представляет собой блок Аналого-Цифрового преобразователя АЦП, блок Широтно-Импульсной Модуляции ШИМ, блок обработки видеосигналов или блок обработки звуковых сигналов.
5. Способ пробуждения главного Блока Микроконтроллера MCU, применяемый в устройстве, содержащем главный MCU, микросхему периферийного интерфейса и микросхему периферийной обработки, и включающий в себя:
настройку главного MCU на нахождение в состоянии глубокого сна и настройку микросхемы периферийного интерфейса и микросхемы периферийной обработки на нахождение в нормальном рабочем состоянии;
контроль объема данных, передаваемых микросхемой периферийной обработки в микросхему периферийного интерфейса; и
если объем данных превышает порог, передачу сигнала пробуждения в главный MCU.
6. Способ по п. 5, в котором передача сигнала пробуждения в главный MCU включает в себя:
передачу сигнала пробуждения в виде сигнала прерывания в главный MCU.
7. Способ по п. 5, в котором настройка главного MCU на нахождение в состоянии глубокого сна и настройка микросхемы периферийного интерфейса и микросхемы периферийной обработки на нахождение в нормальном рабочем состоянии включает в себя:
соединение линии синхронизации главного MCU с сигналом ведущего генератора синхроимпульсов;
соединение каждой из линии синхронизации микросхемы периферийной обработки и линии синхронизации микросхемы периферийного интерфейса с сигналом ведомого генератора синхроимпульсов; и
управление сигналом ведущего генератора синхроимпульсов и сигналом ведомого генератора синхроимпульсов, чтобы настроить главный MCU на нахождение в состоянии глубокого сна и настроить микросхему периферийной обработки и микросхему периферийного интерфейса на нахождение в нормальном рабочем состоянии.
8. Способ по п. 5, в котором настройка микросхемы периферийного интерфейса и микросхемы периферийной обработки на нахождение в нормальном рабочем состоянии включает в себя:
настройку микросхемы периферийной обработки и микросхемы периферийного интерфейса на передачу данных между друг другом посредством Прямого Доступа к Памяти DMA.
9. Способ по п. 5, в котором
микросхема периферийного интерфейса представляет собой блок Универсального Асинхронного Приемопередатчика UART, блок Последовательного Периферийного Интерфейса SPI, блок шины для Соединения Микросхем I2C или блок Bluetooth; и
микросхема периферийной обработки представляет собой блок Аналого-Цифрового Преобразователя АЦП, блок Широтно-Импульсной Модуляции ШИМ, блок обработки видеосигналов или блок обработки звуковых сигналов.
10. Устройство для пробуждения главного Блока Микроконтроллера MCU, применяемое в устройстве, содержащем главный MCU, микросхему периферийного интерфейса и микросхему периферийной обработки, и содержащее:
модуль настройки, выполненный с возможностью настройки главного MCU на нахождение в состоянии глубокого сна и настройки микросхемы периферийного интерфейса и микросхемы периферийной обработки на нахождение в нормальном рабочем состоянии;
модуль контроля, выполненный с возможностью контроля объема данных, передаваемых микросхемой периферийной обработки в микросхему периферийного интерфейса; и
модуль передачи, выполненный с возможностью передачи сигнала пробуждения в главный MCU, если объем данных превышает порог.
11. Устройство по п. 10, в котором модуль передачи выполнен с возможностью передачи сигнала пробуждения в виде сигнала прерывания в главный MCU.
12. Устройство по п. 10, в котором модуль настройки содержит:
первый субмодуль соединения, выполненный с возможностью соединения линии синхронизации главного MCU с сигналом ведущего генератора синхроимпульсов;
второй субмодуль соединения, выполненный с возможностью соединения каждой из линии синхронизации микросхемы периферийной обработки и линии синхронизации микросхемы периферийного интерфейса с сигналом ведомого генератора синхроимпульсов; и
субмодуль управления, выполненный с возможностью управления сигналом ведущего генератора синхроимпульсов и сигналом ведомого генератора синхроимпульсов, чтобы настроить главный MCU на нахождение в состоянии глубокого сна и настроить микросхему периферийной обработки и микросхему периферийного интерфейса на нахождение в нормальном рабочем состоянии.
13. Устройство по п. 10, в котором модуль настройки выполнен с возможностью настройки на передачу данных между друг другом посредством Прямого Доступа к Памяти DMA.
14. Устройство по п. 10, в котором
микросхема периферийного интерфейса представляет собой блок Универсального Асинхронного Приемопередатчика UART, блок Последовательного Периферийного Интерфейса SPI, блок шины для Соединения Микросхем I2C или блок Bluetooth; и
микросхема периферийной обработки представляет собой блок Аналого-Цифрового Преобразователя АЦП, блок Широтно-Импульсной Модуляции ШИМ, блок обработки видеосигналов или блок обработки звуковых сигналов.
15. Устройство для пробуждения главного Блока Микроконтроллера MCU, содержащее:
процессор; и
память, выполненную с возможностью хранения команд, исполнимых процессором;
причем процессор выполнен с возможностью:
настройки главного MCU на нахождение в состоянии глубокого сна и настройки микросхемы периферийного интерфейса и микросхемы периферийной обработки на нахождение в нормальном рабочем состоянии;
контроля объема данных, передаваемых микросхемой периферийной обработки в микросхему периферийного интерфейса; и
передачи сигнала пробуждения в главный MCU, если объем данных превышает порог.