УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ n-РАЗРЯДНОГО ДВОИЧНОГО СИГНАЛА

Полезная модель относится к области информационных технологий и предназначена для использования в радиотехнических системах передачи дискретных сообщений, работающих с двоичными сигналами.
Наиболее близким техническим решением, принятым за прототип, является цифровое устройство для декодирования n-разрядного двоичного сигнала, содержащее ограничитель, стробирующее устройство, регистр сдвига, перемножители импульсных сигналов, постоянное запоминающее устройство, мультиплексор и сумматор (см. патент РФ №RU 101603 от 26.10.2010).
В стробирующем устройстве каждый символ двоичного сигнала стробируется N числом коротких импульсов. На каждом тактовом интервале информация, записанная в регистр сдвига и постоянное запоминающее устройство, считывается. Ожидаемая кодовая комбинация записывается в постоянное запоминающее устройство заранее. Выходные импульсы постоянного запоминающего устройства и регистра сдвига перемножаются поблочно в перемножителях импульсных сигналов. При совпадении знаков символов на выходе каждого перемножителя формируется единичный отсчет положительной полярности, а при их несовпадении - отрицательной полярности. Формируемые отсчеты поступают на входы мультиплексора, в котором параллельный двоичный код преобразуется в последовательный. Сумматор в каждом тактовом интервале определяет алгебраическую сумму отсчетов, которая в дальнейшем сравнивается с пороговым уровнем для принятия решения о правильном приеме n-разрядной кодовой комбинации.
Недостатком прототипа является необходимость обеспечения все еще достаточно высоких тактовых частот, которые напрямую связаны с разрядностью кода. Разрядность кода может составить большую величину, измеряемую десятками и сотнями, а при работе с широкополосными сигналами она может достигать тысяч и даже десятков тысяч.
Технический результат состоит в существенном снижении максимальной тактовой частоты без изменения временных параметров обработки сигналов за счет замены некоторых операций, требующих применения счетчиков импульсов вычислителем веса кода, где задача решается с помощью логических элементов.
Технический результат достигается тем, что устройство для декодирования n-разрядного двоичного сигнала, содержащее ограничитель, стробирующее устройство, регистр сдвига, снабжено вычислителем веса кода, инверторами, число которых соответствует числу нулевых символов в принимаемой кодовой комбинации, и пороговым устройством.
На фиг.1 представлена структурная схема устройства декодирования n-разрядного двоичного сигнала, которое включает ограничитель 1, стробирующее устройство 2, регистр сдвига 3, прямой канал передачи символов 4, место расположения которого соответствует месту логической единицы в принимаемой кодовой комбинации, инверторный канал передачи символов 5, место расположения которого соответствует месту логического нуля в принимаемой кодовой комбинации, вычислитель веса кода 6, пороговое устройство 7.
Выход ограничителя 1 соединяется со входом стробирующего устройства 2, выход которого соединяется со входом регистра сдвига 3, выходы которого напрямую 4 или через инверторы 5 в соответствии с построением принимаемой кодовой комбинации соединяются со входами вычислителя веса кода 6, выход которого соединяется со входом порогового устройства 7.
1
Схема не требует предварительной синхронизации. В стробирующем устройстве, в качестве которого может использоваться микросхема 564КТЗ, к одному входу которой подается прямоугольный импульс с выхода ограничителя, к другому входу - стробирующие импульсы извне с тактовой частотой ƒ, выход соединяется со входом регистра сдвига, каждый символ двоичного сигнала стробируется N числом коротких импульсов, в результате, каждый символ будет представлен N единичными отсчетами разного знака.
1
Поток коротких импульсов единичной амплитуды разного знака, полученный в результате стробирования, с тактовой частотой ƒ, равной
где C - скорость передачи двоичной информации, бит/с, записывается в ячейки регистра сдвига и преобразуются в последовательность параллельных импульсов.
Отсчеты, снимаемые через каждые N ячеек регистра сдвига, поступают на входы вычислителя веса кода, причем, если ячейка соответствует единичному символу ожидаемой кодовой комбинации, напрямую, а если ячейка соответствует нулевому символу - через инвертор.
Вычислитель веса кода, определяя количество единичных отсчетов, поступающих на его вход, тем самым вычисляет количество совпадающих с эталоном символов в принятой кодовой комбинации.
В пороговом устройстве число совпадающих символов, являющихся выходным сигналом декодирующего устройства, сравнивается с пороговым уровнем, при достижении или превышении которого принимается решение о правильном приеме многоразрядного двоичного сигнала.
Из-за случайного характера временного положения строб-импульсов относительно начала и конца импульса, имеет место некоторая потеря амплитуды сигнала при его декодировании. Средняя величина относительных потерь амплитуды сигнала оценивается по формуле:
m
m
где U - амплитуда сигнала, а ΔU - потери амплитуды сигнала.
В частности, для того, чтобы средняя величина относительных потерь амплитуды не превышала 5%, число отсчетов на символ должно быть не менее 10.
Таким образом, случайный характер временного положения строб-импульсов относительно начала и конца импульса не влияет на достоверность приема двоичного сигнала, которая близка к максимальной величине, наблюдаемой при точном совпадении строб-импульса с моментом окончания символа.
Положительный результат достигается заменой операций вычислений, требующих применения счетчиков импульсов, вычислителем веса кода, где задача решается с помощью логических элементов без изменения временных параметров обработки сигналов по сравнению с прототипом.
Основные элементы предлагаемого устройства реализуются на экономичных микросхемах КМОП-структуры 564 серии: в качестве регистра сдвига используется микросхема 564ПР1, в качестве стробирующего устройства - микросхема 564КГЗ, ограничитель собран на базе операционного усилителя.
Устройство декодирования n-разрядного двоичного сигнала используется в радиотехнических системах передачи дискретных сообщений, работающих с двоичными сигналами. Предлагаемое устройство декодирования работает без стартовой части сигнала и не требует синхронизации.
Результатом использования полезной модели является значительное снижение максимальной тактовой частоты по сравнению с прототипом без изменения временных параметров обработки сигналов, что имеет существенное значение при работе с большими скоростями передачи информации.