Устройство для интерполяции изображений

Полезная модель относится к вычислительной технике и может быть использована в системах технического зрения для аппаратного масштабирования статических цифровых изображений.
Известен метод и устройство интерполяции № US 6091862, содержащее процессор, тактовый генератор и микросхему памяти. Недостатком устройства является невысокая скорость интерполяции и отсутствие связи с ЭВМ.
Технической задачей устройства является повышение скорости интерполяции изображений.
Техническая задача решается тем, что в устройство для интерполяции изображений, содержащее процессор, тактовый генератор и микросхему памяти введены дополнительно две микросхемы памяти, шина USB и контроллер шины USB, причем 1 и 2 входы-выходы USB шины подключены к 1 и 2 входам-выходам контроллера шины USB, 1 вход которого соединен с 1 выходом процессора, и 1 выход которого соединен с 1 входом процессора, а 3,4,5 входы-выходы контроллера шины USB и 1 вход-выход процессора соединены соответственно с первыми входами-выходами трех микросхем памяти, причем 1 вход-выход процессора соединен с 6 входом-выходом USB контроллера, 1 выход тактового генератора соединен с 2 входом процессора, а 2 выход процессора соединен с 1 входами трех микросхем памяти, и 3,4,5,6,7,8,9 выходы процессора соединены со 2,3,4,5,6,7,8 входами первой, второй и третей микросхемы памяти.
Сущность полезной модели поясняется чертежом, где на фиг. 1 представлена структурная схема устройства для интерполяции изображений.
Устройство для интерполяции изображений содержит USB шину 1, контроллер USB шины 2, тактовый генератор 3, процессор 4, микросхемы памяти 5,6,7, причем первый и второй входы-выходы USB шины 1 подключены к первому и второму входам-выходам контроллера шины USB 2, первый вход которого соединен с первым выходом процессора 4, и первый выход которого соединен с первым входом процессора 4, а третий, четвертый и пятый входы-выходы контроллера шины USB 2 и первый вход-выход процессора 4 соединены соответственно с первыми входами-выходами трех микросхем памяти 5,6,7, причем первый вход-выход процессора 4 соединен с шестым входом-выходом USB контроллера 2, первый выход тактового генератора 3 соединен со вторым входом процессора 4, а второй выход процессора 4 соединен с первыми входами трех микросхем памяти 5,6,7, и третий, четвертый, пятый, шестой, седьмой, восьмой и девятый выходы процессора 4 соединены со вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым входами микросхем памяти 5,6,7 параллельно.
Устройство работает следующим образом.
По шине USB 1 в контроллер шины USB 2 передается команда на начало загрузки данных. Контроллер шины USB 2 выставляет  на линию первого выхода сигнал низкого уровня, который сигнализирует процессору 4, что внешнее устройство требует доступ к локальной памяти. Если шина обмена данными с памятью не занята, и есть необходимость в получении данных - процессор 4 выставляет на линию управления USB контроллером 2 приоритетную команду на чтение или запись в память, после чего подает на линию своего первого выхода сигнал, информирующий USB контроллер 2 о необходимости выполнить команду.
При чтении или записи данных процессор 4 выставляет на шину адреса, соединяющую его второй выход с первыми входами трех микросхем памяти 5,6,7 адрес ячейки памяти, к которой он, или контроллер USB 2 хотят получить доступ. Одновременно с этим процессор 4 через специализированные третий, четвертый, пятый, шестой, седьмой, восьмой, девятый выходы также осуществляет управление режимом работы, синхронизацией и обновлением во всех модулях памяти 5,6,7.
Изображения передаются по трем портам приема-передачи данных USB контроллера 2, подключенным по шине данных, соединяющей третий, четвертый и пятый входы-выходы контроллера шины USB 2 и первый вход-выход процессора 4 с первыми входами-выходами трех микросхем памяти 5,6,7 соответственно, к трем портам приема-передачи данных модулей памяти 5,6,7. При процессе обработки изображений процессор 4 получает, обрабатывает и отсылает обратно изображения по шине данных.
Выбор ячейки внутри каждого модуля памяти 5,6,7 определяется сигналами с шины адреса, общей для всех модулей памяти 5,6,7.  Управление чтением - записью, обновлением и выборам адреса осуществляется процессором 4.
Таким образом, предложенное решение позволяет увеличить скорость интерполяции изображений за счет введения в устройство трех микросхем памяти 5,6,7 и распараллеливания алгоритма билинейной интерполяции изображений.