ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С ОТРИЦАТЕЛЬНОЙ ОБРАТНОЙ СВЯЗЬЮ ПО СИНФАЗНОМУ СИГНАЛУ

1. Дифференциальный усилитель с отрицательной обратной связью по синфазному сигналу, содержащий входной параллельно-балансный каскад (1), общая эмиттерная цепь (2) которого соединена с выходом (3) первого токового зеркала (4), первый (5) и второй (6) двухполюсники нагрузки, подключенные к первому (7) и второму (8) выходам входного параллельно-балансного каскада (1) и базам первого (9) и второго (10) выходных транзисторов, первый согласующий резистор (11), включенный между эмиттером первого выходного транзистора (9) и входом (12) первого токового зеркала (4), второй согласующий резистор (13), первый вывод которого связан с эмиттером второго (10) выходного транзистора, отличающийся тем, что в схему введено второе токовое зеркало (14), выход которого (15) подключен к общей эмиттерной цепи (2) входного параллельно-балансного каскада (1), а вход (16) соединен со вторым выводом второго (13) согласующего резистора (фиг.2).
2. Устройство по п.1, отличающееся тем, что в качестве основных противофазных потенциальных выходов используются входы (12) и (16) первого (4) и второго (14) токовых зеркал (фиг.2).
3. Устройство по п.1, отличающееся тем, что в качестве вспомогательных противофазных потенциальных выходов используются эмиттеры первого (9) и второго (10) выходных транзисторов (фиг.2).
4. Устройство по п.1, отличающееся тем, что в качестве первой группы дополнительных противофазных выходов используются коллектор первого выходного транзистора (9) и вход (16) второго (14) токового зеркала (фиг.2).
5. Устройство по п.1, отличающееся тем, что в качестве второй группы дополнительных противофазных выходов используются коллектор второго выходного транзистора (10) и вход (12) первого токового зеркала (4) (фиг.2).
6. Устройство по п.4, отличающееся тем, что коллектор первого выходного транзистора (9) соединен со входом первого дополнительного токового зеркала (17), а вход (16) второго токового зеркала (4) подключен к базе первого дополнительного транзистора (18), причем выход первого дополнительного токового зеркала (17) соединен с коллектором первого дополнительного транзистора (18) и выходом (19) дифференциального усилителя (фиг.3).
7. Устройство по п.2, отличающееся тем, что вход (12) первого (4) токового зеркала связан с базой первого (20) вспомогательного транзистора, вход (16) второго (14) токового зеркала подключен к базе второго вспомогательного транзистора (21), коллектор первого (20) вспомогательного транзистора соединен со входом второго (22) дополнительного токового зеркала, выход которого связан с коллектором второго (21) вспомогательного транзистора и выходом (23) дифференциального усилителя (фиг.4).
8. Устройство по п.5, отличающееся тем, что коллектор второго выходного транзистора (10) соединен со входом третьего (24) дополнительного токового зеркала, а вход (12) первого токового зеркала (4) подключен к базе третьего (25) вспомогательного транзистора, причем выход третьего (24) дополнительного токового зеркала соединен с коллектором третьего (25) вспомогательного транзистора и выходом (26) дифференциального усилителя (фиг.5).
9. Устройство по п.8, отличающееся тем, что в схему введено четвертое дополнительное токовое зеркало (27), четвертый (28) и пятый (29) вспомогательные транзисторы, причем выход четвертого дополнительного токового зеркала (27) соединен с выходом (26) дифференциального усилителя и выходом третьего (24) дополнительного токового зеркала, эмиттер четвертого дополнительного транзистора (28) соединен с базой пятого дополнительного транзистора (29) и эмиттером второго (10) выходного транзистора, база четвертого дополнительного транзистора (28) подключена к эмиттеру пятого (29) дополнительного транзистора и эмиттеру первого (9) выходного транзистора, а коллектор пятого (29) дополнительного транзистора соединен со входом четвертого (27) токового зеркала (фиг.5).