УСТРОЙСТВО ОБРАБОТКИ ДАННЫХ И СПОСОБ ОБРАБОТКИ ДАННЫХ

1. Устройство обработки данных, содержащее:
модуль обратного взаимного обмена, выполненный с возможностью выполнения обработки обратного взаимного обмена для возврата положения взаимозамененного бита кода, полученного из данных, переданных устройством передачи, в исходное положение, и
модуль декодирования, выполненный с возможностью декодирования кода LDPC, полученного посредством обработки обратного взаимного обмена, при этом устройство передачи, включает в себя
модуль кодирования, выполненный с возможностью выполнения кодирования LDPC на основе матрицы проверки четности кода LDPC, в котором длина кода составляет 16200 битов и скорость кодирования равна 8/15, при этом
модуль взаимного обмена, выполнен с возможностью обмена бита кода для кода LDPC, в котором длина кода составляет 16200 битов и скорость кодирования составляет 8/15, с символьным битом символа, соответствующего любой из 8 точек сигнала, определенных 8PSK, при этом
когда 3 бита битов кода, сохраненные в трех модулях хранения, имеющих емкость хранения 16200/3 битов, и считываемых поразрядно из модулей хранения, выделяют для одного символа, (#i+1)-ый бит от старшего значащего бита из 3 битов из битов кода устанавливают в бит b#i, (#i+1)-ый бит от старшего значащего бита из 3 битов символьных битов одного символа устанавливают в бит y#i, а модуль взаимного обмена выполнен с возможностью осуществления обмена
бита b0 на бит y1,
бита b1 на бит y0 и
бита b2 на бит y2, причем
код LDPC включает в себя информационный бит и бит четности,
матрица проверки на четность включает в себя информационную часть матрицы, соответствующую информационному биту, и часть матрицы четности, соответствующую биту четности, при этом
часть информационной матрицы представлена в таблице исходного значения матрицы проверки на четность, а
таблица исходного значения матрицы проверки на четность представляет собой таблицу, представляющую положения элементов, равных 1 части информационной матрицы для каждых 360 столбцов, и выражена следующим образом
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464.
2. Способ обработки данных, содержащий:
этап обратного взаимного обмена, на котором осуществляют обработку обратного взаимного обмена для возврата положения взаимозамененного бита кода, полученного из данных, переданных устройством передачи, в исходное положение, и
этап декодирования, на котором осуществляют декодирование кода LDPC, полученного посредством обработки обратного взаимного обмена, при этом устройство передачи, включает в себя
модуль кодирования, выполненный с возможностью выполнения кодирования LDPC на основе матрицы проверки четности кода LDPC, в котором длина кода составляет 16200 битов и скорость кодирования равна 8/15, при этом
модуль взаимного обмена, выполнен с возможностью обмена бита кода для кода LDPC, в котором длина кода составляет 16200 битов и скорость кодирования составляет 8/15, с символьным битом символа, соответствующего любой из 8 точек сигнала, определенных 8PSK, при этом
когда 3 бита битов кода, сохраненные в трех модулях хранения, имеющих емкость хранения 16200/3 битов, и считываемых поразрядно из модулей хранения, выделяют для одного символа, (#i+1)-ый бит от старшего значащего бита из 3 битов из битов кода устанавливают в бит b#i, (#i+1)-ый бит от старшего значащего бита из 3 битов символьных битов одного символа устанавливают в бит y#i, а модуль взаимного обмена выполнен с возможностью осуществления обмена
бита b0 на бит y1,
бита b1 на бит y0 и
бита b2 на бит y2, причем
код LDPC включает в себя информационный бит и бит четности,
матрица проверки на четность включает в себя информационную часть матрицы, соответствующую информационному биту, и часть матрицы четности, соответствующую биту четности, при этом
часть информационной матрицы представлена в таблице исходного значения матрицы проверки на четность, а
таблица исходного значения матрицы проверки на четность представляет собой таблицу, представляющую положения элементов, равных 1 части информационной матрицы для каждых 360 столбцов, и выражена следующим образом
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464.
3. Устройство обработки данных, содержащее:
модуль обратного взаимного обмена, выполненный с возможностью выполнения обработки обратного взаимного обмена для возврата положения взаимозамененного бита кода, полученного из данных, переданных устройством передачи, в исходное положение, и
модуль декодирования, выполненный с возможностью декодирования кода LDPC, полученного посредством обработки обратного взаимного обмена, при этом устройство передачи, включает в себя
модуль кодирования, выполненный с возможностью выполнения кодирования LDPC на основе матрицы проверки четности кода LDPC, в котором длина кода составляет 16200 битов и скорость кодирования равна 8/15, при этом
модуль взаимного обмена, выполненный с возможностью взаимного обмена бита кода для кода LDPC, в котором длина кода составляет 16200 битов, и скорость кодирования составляет 8/15, с символьным битом символа, соответствующего любой из 16 точек сигнала, определенных 16APSK, при этом
когда 4 бита битов кода, сохраненных в четырех модулях хранения, имеющих емкость хранения 16200/4 битов, и считываемых поразрядно из модулей хранения, выделяют для одного символа, (#i+1)-ый бит от старшего значащего бита из 4 битов из битов кода устанавливают в бит b#i, (#i+1)-ый бит от старшего значащего бита из 4 битов символьных битов одного символа устанавливают в бит y#i, а модуль взаимного обмена выполнен с возможностью осуществления обмена
бита b0 на бит y2,
бита b1 на бит y1,
бита b2 на бит y0 и
бита b3 на бит y3, причем
код LDPC включает в себя информационный бит и бит четности,
матрица проверки на четность включает в себя информационную часть матрицы, соответствующую информационному биту, и часть матрицы четности, соответствующую биту четности, при этом
часть информационной матрицы представлена в таблице исходного значения матрицы проверки на четность, а
таблица исходного значения матрицы проверки на четность представляет собой таблицу, представляющую положения элементов, равных 1 части информационной матрицы для каждых 360 столбцов, и выражена следующим образом
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
4. Способ обработки данных, содержащий:
этап обратного взаимного обмена, на котором осуществляют обработку обратного взаимного обмена для возврата положения взаимозамененного бита кода, полученного из данных, переданных устройством передачи, в исходное положение, и
этап декодирования, на котором осуществляют декодирование кода LDPC, полученного посредством обработки обратного взаимного обмена, при этом устройство передачи, включает в себя
модуль кодирования, выполненный с возможностью выполнения кодирования LDPC на основе матрицы проверки четности кода LDPC, в котором длина кода составляет 16200 битов и скорость кодирования равна 8/15, при этом
модуль взаимного обмена, выполненный с возможностью взаимного обмена бита кода для кода LDPC, в котором длина кода составляет 16200 битов, и скорость кодирования составляет 8/15, с символьным битом символа, соответствующего любой из 16 точек сигнала, определенных 16APSK, при этом
когда 4 бита битов кода, сохраненных в четырех модулях хранения, имеющих емкость хранения 16200/4 битов, и считываемых поразрядно из модулей хранения, выделяют для одного символа, (#i+1)-ый бит от старшего значащего бита из 4 битов из битов кода устанавливают в бит b#i, (#i+1)-ый бит от старшего значащего бита из 4 битов символьных битов одного символа устанавливают в бит y#i, а модуль взаимного обмена выполнен с возможностью осуществления обмена
бита b0 на бит y2,
бита b1 на бит y1,
бита b2 на бит y0 и
бита b3 на бит y3, причем
код LDPC включает в себя информационный бит и бит четности,
матрица проверки на четность включает в себя информационную часть матрицы, соответствующую информационному биту, и часть матрицы четности, соответствующую биту четности, при этом
часть информационной матрицы представлена в таблице исходного значения матрицы проверки на четность, а
таблица исходного значения матрицы проверки на четность представляет собой таблицу, представляющую положения элементов, равных 1 части информационной матрицы для каждых 360 столбцов, и выражена следующим образом
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464.