ЦИФРОВОЙ УМНОЖИТЕЛЬ ИМПУЛЬСНЫХ ПОТОКОВ НА КОНСТАНТУ

Полезная модель относится к области вычислительной техники и может быть использована в различных областях науки и промышленности при создании устройств управления и цифровой обработки сигналов.
Из существующего уровня техники известен умножитель импульсных потоков [Fujisaka Н. et al. Bit-stream signal processing and its application to communication systems // IEE Proceedings-Circuits, Devices and Systems. - 2002. - T. 149. - №. 3. - С 159-166.]. Такое устройство содержит 6 элементов задержки, 15 двухвходовых сумматоров импульсных потоков и элементов типа исключающее-ИЛИ.
Недостатками данного устройства является существенная ресурсоемкость при реализации на базе программируемых логических интегральных схем (ПЛИС) и невозможность получения амплитуды демодулированного выходного импульсного потока больше, чем амплитуды демодулированных входных импульсных потоков, что делает невозможным умножение на константы более 1.
Предлагаемая полезная модель направлена на решение технической задачи по устранению указанных недостатка.
Достигаемый при этом технический результат заключается в снижение ресурсоемкости умножителя при реализации на ПЛИС и обеспечении возможности умножения импульсного потока на константу более 1.
Технический результат достигается тем, что цифровой умножитель импульсных потоков на константу включает в себя мультиплексор на сигнальные входы которого поступают 0, отрицательное и положительное значение константы, а на управляющий вход поступает входной импульсный поток, на выходе мультиплексора формируется N-битный код, который далее преобразуется в импульсный поток при помощи цифрового сигма-дельта модулятора первого порядка, включающего в себя цифровой отрицательный сумматор, соединенный с цифровым сумматором интегратора, который соединен с элементом памяти, вход разрешения записи которого подключен к таблице истинности, подключенной к двум старшим битам результата цифрового сумматора интегратора и старшему биту результата цифрового отрицательного сумматора, а выход элемента памяти подключен к цифровому квантователю, выход которого является выходом цифрового умножителя импульсных потоков на константу, а также подключен к цифровому отрицательному сумматору.
Указанные признаки полезной модели являются существенными и совокупность этих признаков достаточна для получения требуемого технического результата.
Полезная модель поясняется чертежами.
На фиг. 1 показана блок-схема заявляемой полезной модели. Она содержит мультиплексор 1, цифровой отрицательный сумматор 2, цифровой сумматор интегратора 3, элемент памяти 4 с входом разрешения записи, цифровой квантователь 5 и таблицу истинности 6.
Работает устройство следующим образом. На его вход поступает импульсный поток, закодированных таким образом, что импульсу амплитудой -1 соответствует двухбитный код 11, импульсу с амплитудой 1 соответствует двухбитный код 01, а отсутствию импульса соответствует код 00. Коды входных импульсных потоков поступают на управляющий вход мультиплексора 1, на выходе которого формируется N-битный код, соответствующий представлению в двоичном дополнительном коде с фиксированной точкой и М-бит целой части одному из сигнальных входов мультиплексора 0, K или -К, где K - это константа на которую полезная модель умножает входной импульсный поток. Выбор значения выходного сигнала мультиплексора осуществляется в соответствии с таблицей 1.
Выход мультиплексора 1 поступает на вход N-битного цифрового отрицательного сумматора 2, где из него вычитается выход цифрового умножителя импульсных потоков на константу, полученный на предыдущем шаге расчета, дополненный М-1 старшими знаковыми битами и N-M-1 нулевыми младшими битами до размера N-бит.Младшие N-бит выхода цифрового отрицательного сумматора 2 поступают на первый вход цифрового сумматора интегратора 3, к второму входу которого подключен выход элемента памяти 4. Выход цифрового сумматора интегратора 3 записывается в элемент памяти 4 при наличии сигнала разрешения записи. Сигнал разрешения записи формируется при помощи таблицы истинности 6, на вход которой поступают два старших бита выхода элемента памяти и старший бит выхода цифрового отрицательного сумматора 2. Формирование выхода таблицы истинности 6 осуществляется согласно таблице 2. Выход элемента памяти 4 поступает на симметричный цифровой квантователь 5, который на его основе формирует двухбитный код, соответствующий значению амплитуды следующего импульса выходного потока. Зависимость выхода цифрового квантователя 5 от его входа показана на фиг. 2. Элементы 1-5 изменяют свои выходы синхронно по фронту общего тактового сигнала.
Работоспособность предложенного устройства была проверена на макете, который наглядно продемонстрировал получение требуемого технического результата. Цифровой умножитель импульсных потоков на константу был реализован с параметрами N=16, М=5. Формирование входного импульсного потока осуществлялось при помощи цифрового сигма-дельта модулятора первого порядка, работающего на частоте 100 МГц. Демодуляция входного и результирующего импульсных потоков умножителя осуществлялась при помощи усредняющего фильтра с окном 65535 измерений с периодом 10 не. Все элементы макета были реализованы на базе микросхемы ПЛИС Xilinx XC7A100T-1CSG324C, которая тактировалась генератором с частотой 100 МГц.
Для проверки работоспособности была проведена серия из 3120 экспериментов при различных значения К. Как видно из фиг. З, максимальная ошибка умножения для всех рассмотренных значений К не превышает 3 единиц младшего разряда, в том числе для К более 1, что говорит о работоспособности полезной модели и возможности умножения с ее помощью импульсного потока на константу, более 1.
По результатам синтеза полезной модели для ПЛИС Xilinx XC7A100T-1CSG324C ее ресурсоемкость составила 36 LUT6, в то время как ресурсоемкость известного умножителя импульсных потоков [Fujisaka Н. et al. Bit-stream signal processing and its application to communication systems // TEE Proceedings-Circuits, Devices and Systems. - 2002. - T. 149. - №. 3. - С 159-166.], синтезированного для той же микросхемы ПЛИС с теми же настройками оптимизации, составила 77 LUT6. Таким образом, ресурсоемкость цифрового умножителя импульсных потоков на константу оказалась более чем в 2 раза меньше известного аналога, что в совокупности с результатами экспериментальных исследований, предоставленными на фиг. З, говорит о достижении заявленного технического результата.