УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ВРЕМЕН ЗАДЕРЖЕК РАСПРОСТРАНЕНИЯ СИГНАЛА ОПТОЭЛЕКТРОННЫХ ПЕРЕКЛЮЧАТЕЛЕЙ ЛОГИЧЕСКИХ СИГНАЛОВ

Полезная модель относится к области измерения и контроля динамических параметров оптоэлектронных переключателей логических сигналов (ОПЛС). Заявляемое устройство предназначено для измерения времен задержек распространения сигнала при включении и выключении.
Известно устройство для измерения временных параметров оптоэлектронных интегральных микросхем и оптопар, содержащее генератор импульсов, проверяемый прибор, источник постоянного напряжения, токозадающий резистор, цепь нагрузки и осциллографический измеритель временных интервалов (ГОСТ 24613.9-83. Микросхемы интегральные оптоэлектронные и оптопары. Метод измерения временных параметров).
Недостатками данного устройства являются отсутствие автоматизации процесса измерения и наличие субъективных погрешностей фиксации начала и конца измеряемого интервала.
Наиболее близким по технической сущности к заявляемому является устройство, характеризующееся реализацией измерителя временных интервалов по электронно-счетному способу на блоке таймера / счетчика микроконтроллера, содержащее генератор импульсов, источник постоянного напряжения, общую шину, проверяемый прибор, токозадающий резистор, цепь нагрузки, усилитель-формирователь, блок регистрации и микроконтроллер, включающий таймер / счетчик, блок вычитания, блок вычисления модуля, блок интерфейса, первый вход захвата таймера / счетчика соединен с выходом усилителя-формирователя, вход которого соединен с выходом источника излучения проверяемого прибора, который через токозадающий резистор соединен с общей шиной, вход источника излучения проверяемого прибора соединен с выходом генератора импульсов, вход питания проверяемого прибора - с выходом источника постоянного напряжения, а выход проверяемого прибора - с цепью нагрузки и со вторым входом захвата таймера / счетчика, выходы первого и второго регистров захвата которого поразрядно соединены с первой и второй группой входов блока вычитания, выходы которого поразрядно соединены со входами блока вычисления модуля, выходы которого через блок интерфейса соединены со входами блока регистрации, (Болл С. Аналоговые интерфейсы микроконтроллеров. - М.: Издательский дом «Додэка-ХХ1», 2007. - 360 с.).
Недостатком данного устройства является высокая погрешность измерения типовых времен задержек распространения современных ОПЛС, составляющих порядка десятков наносекунд (см., например, Optoelectronic High Speed Logic Gates. - Режим доступа: https://www.onsemi.com/PowerSolutions/parametrics/17721/_products, свободный. Язык английский), обусловленная тем же порядком минимального значения периода счетных импульсов таймеров / счетчиков современных микроконтроллеров (см., например, STM32F4 - ARM -Cortex М4 High-Performance MCUs - STMicroelectronics. - Режим доступа: https://www.st.com/content/st_com/en/products/microcontrollers-microprocessors/stm32-32-bit-arm-cortex-mcus/stm32-high-performance-mcus/stm32f4-series.html?querycriteria=productId=SS1577, свободный. Язык английский).
Технической задачей является снижение погрешности измерения времен задержек распространения сигнала ОПЛС при включении и выключении.
Техническая задача достигается тем, что в устройство, содержащее генератор импульсов, источник постоянного напряжения, общую шину, проверяемый прибор, токозадающий резистор, цепь нагрузки, усилитель-формирователь, блок регистрации, микроконтроллер, включающий таймер / счетчик, блок вычитания, блок вычисления модуля, блок интерфейса, первый вход захвата таймера / счетчика соединен с выходом усилителя-формирователя, вход которого соединен с выходом источника излучения проверяемого прибора, который через токозадающий резистор соединен с общей шиной, вход источника излучения проверяемого прибора соединен с выходом генератора импульсов, вход питания проверяемого прибора - с выходом источника постоянного напряжения, а выход проверяемого прибора - с цепью нагрузки и со вторым входом захвата таймера / счетчика, выходы первого и второго регистров захвата которого поразрядно соединены с первой и второй группой входов блока вычитания, выходы которого поразрядно соединены со входами блока вычисления модуля, выходы блока интерфейса соединены со входами блока регистрации, в микроконтроллер дополнительно введены блок умножения с накоплением, блок памяти весовых коэффициентов и блок усреднения, выходы которого поразрядно соединены со входами блока интерфейса, а входы поразрядно соединены с выходами блока умножения с накоплением, первая группа входов которого поразрядно соединена с выходами блока вычисления модуля, а вторая группа входов - с выходами блока памяти весовых коэффициентов.
Технический результат заявляемого решения состоит в возможности измерения времен задержек распространения сигнала быстродействующих ОПЛС посредством встроенных таймеров / счетчиков серийно выпускаемых микроконтроллеров общего назначения, без применения специализированных высокочастотных генераторов и счетчиков импульсов, что дает существенный выигрыш в стоимости, энергопотреблении и габаритах устройства.
Сущность заявляемого технического решения поясняется следующими графическими материалами.
На фиг. 1 приведена структурная схема устройства для измерения времен задержек распространения сигнала ОПЛС при включении и выключении; на фиг. 2 представлены временные диаграммы, поясняющие принцип работы устройства.
Устройство (фиг. 1) содержит генератор 1 импульсов, источник 2 постоянного напряжения, проверяемый прибор 3, токозадающий резистор 4, общую шину 5, цепь 6 нагрузки, усилитель-формирователь 7, таймер / счетчик 8, блок 9 вычитания, блок 10 вычисления модуля, блок 11 умножения с накоплением, блок 12 памяти весовых коэффициентов, блок 13 усреднения, блок 14 интерфейса, блок 15 регистрации. Таймер / счетчик 8, блок 9 вычитания, блок 10 вычисления модуля, блок 11 умножения с накоплением, блок 12 памяти весовых коэффициентов, блок 13 усреднения и блок 14 интерфейса являются блоками микроконтроллера 16. Формирование связей между ними осуществляется под управлением его программного обеспечения. Выход генератора 1 импульсов соединен со входом источника излучения проверяемого прибора 3, выход источника излучения которого соединен со входом усилителя-формирователя 7, а также, через токозадающий резистор 4 - с общей шиной 5. Вход питания проверяемого прибора 3 соединен с выходом источника 2 постоянного напряжения, а выход - с цепью 6 нагрузки и со вторым входом захвата таймера / счетчика 8, первый вход захвата которого соединен с выходом усилителя-формирователя 7. Выходы первого и второго регистров захвата таймера / счетчика 8 поразрядно соединены с первой и второй группой входов блока 9 вычитания, выходы которого поразрядно соединены со входами блока 10 вычисления модуля, выходы которого поразрядно соединены с первой группой входов блока 11 умножения с накоплением, вторая группа входов которого поразрядно соединена с выходами блока 12 памяти весовых коэффициентов, а выходы поразрядно соединены со входами блока 13 усреднения, выходы которого через блок 14 интерфейса соединены со входами блока 15 регистрации.
2
В качестве блока 12 памяти весовых коэффициентов может служить некоторая область энергонезависимой памяти данных. В качестве блока 14 интерфейса может служить любой из блоков стандартного цифрового интерфейса микроконтроллера 16 (SPI, USART, IС и т.п.) (см, например, STM32F4 - ARM - Cortex М4 High-Performance MCUs - STMicroelectronics. - Режим доступа: https://www.st.com/content/st_com/en/products/microcontrollers-microprocessors/stm32-32-bit-arm-cortex-mcus/stm32-high-performance-mcus/stm32f4-series.html?querycriteria=productId=SS1577, свободный. Язык английский).
В качестве блока 15 регистрации может служить, например, рабочая станция на основе персонального компьютера.
Принцип работы заявляемого устройства поясняется временными диаграммами (фиг. 2), на которых представлены: временная диаграмма А счетных импульсов таймера / счетчика 8; упрощенная временная диаграмма В изменения результата счета (без учета ступенчатого характера данного изменения); временные диаграммы С и D сигналов на выходах усилителя-формирователя 7 и проверяемого прибора 3 соответственно. Приведенные временные диаграммы соответствуют режиму измерения времени задержки распространения сигнала неинвертирующего ОПЛС при включении ().
N
Заявляемое устройство функционирует следующим образом. Генератор 1 импульсов вырабатывает периодическую последовательность прямоугольных импульсов напряжения. Данные импульсы поступают на вход источника излучения проверяемого прибора 3. Падение напряжения на токоограничивающем резисторе 4, прямо пропорциональное току источника излучения, поступает на вход усилителя-формирователя 7. На его выходе формируются логические импульсы, фронт и спад которых совпадают во времени с фронтом и спадом импульса тока источника излучения проверяемого прибора 3. Выходные импульсы усилителя-формирователя 7 поступают на первый вход захвата таймера / счетчика 8, на второй вход которого поступают выходные импульсы проверяемого прибора 3. Таймер / счетчик 8 работает в режиме непрерывного прямого счета, со сбросом в нулевое состояние после каждого достижения максимального результата счета, равного 2-1, где N - разрядность таймера / счетчика 8. По программно задаваемым перепадам сигналов на первом и втором входах захвата таймера / счетчика 8 (в представленном на фиг. 2 примере - по фронтам) в первом и втором регистрах захвата таймера / счетчика 8 фиксируется результат счета, достигнутый к моменту соответствующего перепада. Разность указанных результатов счета по модулю 2 м, вычисляемая посредством блока 9 вычитания и блока 10 вычисления модуля по выражению:
связана с измеряемым временем задержки распространения следующим соотношением (фиг. 2):
1i
2i
где: N и N - результаты счета, зафиксированные в первом и втором регистрах захвата таймера-счетчика 8 в i-м цикле измерения;
2i
1i
1i
2i
N
N
N-N(mod2) -разностьзначений N и N по модулю 2;
0
Т - период счетных импульсов таймера-счетчика 8;
ЗДР
t - измеряемое время задержки распространения (в примере, иллюстрируемом представленными на фиг. 2 временными диаграммами, им является время задержки распространения сигнала при включении,).
0
ЗДР
0
ЗДР
Случайная составляющая относительной погрешности измерения при этом равна ±(T/t). При типовых значениях Т и t, характерных для современных микроконтроллеров и ОПЛС и равных порядка единиц -десятков наносекунд (см, например, STM32F4 - ARM - Cortex М4 High-Performance MCUs - STMicroelectronics. - Режим доступа: https://www.st.com/content/st_com/en/products/microcontrollers-microprocessors/stm32-32-bit-arm-cortex-mcus/stm32-high-performance-mcus/stm32f4-series.html?quervcriteria=productId=SS1577, свободный. Язык английский) и десятков - сотен наносекунд (см., например, Optoelectronic High Speed Logic Gates. - Режим доступа: https://www.onsemi.com/PowerSolutions/parametrics/17721/_products, свободный. Язык английский) соответственно, указанная составляющая погрешности может достигать порядка нескольких десятков процентов, что неприемлемо для большинства практических случаев.
В заявляемом устройстве снижение случайной составляющей погрешности достигается за счет усреднения результатов K циклов измерения, в соответствии с выражением:
где: - конечный результат измерения времени задержки распространения;
K - общее число циклов измерения;
w
i
F и w - соответственно нормирующий коэффициент и отсчеты усредняющей весовой функции (ВФ) (весовые коэффициенты) (Гутников B.C. Фильтрация измерительных сигналов. - Л.: Энергоатомиздат, Ленингр. отдел-е, 1990. - 192 с.).
t
Вычисление конечного результата измерения в соответствии с выражением (3) осуществляется посредством блока 11 умножения с накоплением и блока 13 усреднения. Отсчеты w усредняющей ВФ хранятся в блоке 12 памяти весовых коэффициентов.
Конечные результаты измерения через блок 14 интерфейса поступают на блок 15 регистрации.
w
1
2
K
w
Усреднение в соответствии с выражением (3) позволяет уменьшить случайную составляющую погрешности измерения в  раз, где k - коэффициент, определяемый видом применяемой ВФ. В частности, при использовании прямоугольной ВФ, т.е. при w= w=…= w = 1 данный коэффициент равен единице, а случайная составляющая погрешности снижается в  раз (Вентцель Е.С. Теория вероятностей. - М.: ЮСТИЦИЯ, 2018. - 658 с.). Для более сложных ВФ коэффициент kменьше единицы, и достижимо снижение случайной составляющей погрешности более чем в  раз (Гутников B.C. Фильтрация измерительных сигналов. - Л.: Энергоатомиздат, Ленингр. отдел-е, 1990. - 192 с.).
Таким образом, введение в известное устройство блока 11 умножения с накоплением, блока 12 памяти весовых коэффициентов и блока 13 усреднения позволяет достигнуть существенного снижения случайной составляющей погрешности измерения времен задержек распространения сигналов ОПЛС.