АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ С ВНУТРЕННЕЙ ПАМЯТЬЮ (ВАРИАНТЫ)

Аналого-цифровой преобразователь с внутренней памятью (варианты)
Устройство относится к области цифровой техники, в частности - к устройствам преобразования аналогового напряжения в цифровой код.
В процессе цифровой обработки различного рода сигналов самой первой является задача преобразования аналогового сигнала, например напряжения, в цифровую форму.
Известно большое количество различных схем (см., например, 1-8) аналого-цифровых преобразователей (АЦП). Основными их характеристиками являются быстродействие (скорость преобразования) и разрядность преобразования (достижимое количество разрядов в выходном цифровом коде) при разумных экономических
критериях.- iИзвестны АЦП прямого преобразования 6-7, в которых входной аналоговый сигнал сравнивается в (2 -1) компараторах с таким же количеством опорных напряжений, различающихся на целое число шагов, равных цене младшего разряда выходного кода. Они обладают самым высоким быстродействием. Их недостаток - сложность и высокая стоимость изготовления, быстро растущие с увелиМПК: НОЗМ 1/00
чением числа разрядов. Их разрядность не превышает 8 (3, стр.3, 9).
Известны интегрирующие АЦП (3, стр. 4, 9, 5), в которых входной сигнал интефируется в течение фиксированного промежутка времени, а затем дезинтегрируется эталонным напряжением; результат получается как отношение интервала дезинтефирования к интервалу интефирования. Они могут обеспечить достаточно высокую разрядность интефирования и хорошую экономическую эффективность, но их основной недостаток - низкое быстродействие.
Известны сигма-дельта АЦП (3, стр. 5, 9, 4), в которых на основе сигма-дельта модуляторов и счета тактовых импульсов, следующих с очень высокой частотой, с последующей цифровой фильтрацией и прореживанием (децимацией) отсчетов получаются требуемые цифровые выборки. Эти АЦП обеспечивают самую высокую разрядность преобразования (24 и более разрядов); их недостатки - низкое быстродействие, лишь немного превышающее быстродействие интефирующих АЦП, и сложность архитектуры, влекущая за собой высокие требования к технологии производства и соответственно - высокую стоимость.
Известны АЦП последовательного приближения (3, стр. 3, 9, 2), содержащие регистр последовательных приближений (РПП), цифро-аналоговый преобразователь (ЦАП), компаратор и схему управления, в которых формируемый последовательно в старших разрядах РПП код с помощью ЦАП преобразуется в аналоговую величину, которая в компараторе сравнивается с входным сигналом и по знаку выходного напряжения компаратора схема управления вырабатывает сигнал (лог. 1 или 0) для записи в следующий разряд РПП. Эти АЦП обеспечивают разрядность преобразования 10-12 разрядов и достаточно высокое быстродействие при хороших экономических показателях. Однако, дальнейшее повышение разрядности и быстродействия в АЦП этого типа связано с очень большими производственными сложностями, приводящими к резкому возрастанию их стоимости.
Известны конвейерные (pipeline) АЦП (3, стр. 5, 9), содержащие несколько последовательно соединенных каскадов, причем последний каскад нафужен на точный АЦП. Каждый каскад содержит 4-разрядный АЦП, кодовый выход которого подается на логическую схему коррекции и калибровки и на ЦАП, преобразующий этот код в аналоговый сигнал, который вычитается из входного аналогового сигнала, а остаток поступает на усилитель с фиксированным усилением, выход которого соединен со входом следующего каскада. Выход точного ЦАП также подается на схему коррекции и калибровки, в которой производится корректировка кодов из предыдущих каскадов по кодам из последующих и точного АЦП. Выход этой логической схемы через драйверы дает полную кодовую выборку. Согласно 3, этот АЦП имеет быстродействие, превышающее быстродействие АЦП последовательного приближения, и разрядность выходного кода от 12 до 16 разрядов. Недостатком этого АЦП является сложность архитектуры и вытекающие отсюда проблемы изготовления.
Известный АЦП 1, принятый за прототип, относится к цепочечным (конвейерным) АЦП, и содержит N последовательно соединенных каскадов по числу разрядов выходного кода и источник эталонного (опорного) напряжения DO (ИЭН), знак которого совпадает со знаком входного напряжения. Каждый из N каскадов содержит дифференциальный (операционный) усилитель (ДУ) с коэффициентом усиления 2, компаратор (КОМ) и два токовых ключа, вход ДУ первого каскада является входом АЦП, выход ДУ N-oro каскада является
аналоговым выходом АЦП, служащим для наращивания цепочки аналого-цифрового преобразования, причем прямой вход ДУ соединен с прямым входом КОМ, инвертирующий вход КОМ соединен с ИЭН, выход КОМ, являющийся одновременно цифровым выходом АЦП, соединен с управляющим входом первого ключа и через инвертор - с управляющим входом второго ключа. Вход первого ключа соединен с ИЭН, вход второго ключа соединен с общей шиной (землей), а выходы ключей соединены между собой и подключены к инвертирующему входу ДУ. Этот АЦП имеет высокое быстродействие, но его главный недостаток - высокие требования к технологическому процессу (очень высокая точность подгонки компонент), приводящая к снижению экономических показателей.
Сущность предлагаемого устройства заключается в создании адекватного современной технологии АЦП, обеспечивающего наивысшее достижение потенциально возможного показателя критерия «сложность - стоимость - эффективность , т. е. обеспечивающего максимальную эффективность при минимальных стоимости и сложности производства.
Основной технический результат предлагаемого устройства повышение разрядности аналого-цифрового преобразования при сохранении достаточно высокого быстродействия и упрощение его архитектуры за счет устранения из прототипа цепочки однотипных каскадов (оставлен только один) и введения промежуточных аналоговых запоминающих устройств (АЗУ), устройства управления (УУ), преобразователя выходного последовательного кода в параллельный (ППКП) и счетчика по модулю М (СМ), где М - число разрядов преобразования; введен также входной каскад определения знака входного сигнала и инвертирования последнего в случае, когда он отрицательный (схемы известны).
Технический результат достигается следующим образом.
АЦП с внутренней памятью (ВП) включает один каскад цепочечного АЦП, два коммутируемых АЗУ, УУ, ППКП, СМ и источник эталонного (опорного) напряжения (ИЭН) UQ.
Устройство может быть выполнено в двух вариантах.
АЦП в первом варианте содержит дифференциальный (операционный) усилитель (ДУ) с коэффициентом усиления 2, два АЗУ, компаратор (КОМ), пять токовых ключей, УУ, PC, СМ и усилитель постоянного тока (УПТ) с коэффициентом усиления по напряжению равным единице, причем прямой вход ДУ, являющийся входом АЦП, соединен с прямым входом КОМ, с первым АЗУ и через третий и четвертый ключи - соответственно с источником входного сигнала и с выходом УПТ, инвертирующий вход КОМ соединен с ИЭН, выход КОМ, являющийся одновременно цифровым (разрядным) выходом АЦП, соединен с информационным входом ППКП, управляющим входом первого ключа и через инвертор - с управляющим входом второго ключа, вход первого ключа соединен с ИЭН, вход второго ключа соединен с общей шиной (землей), а выходы первого и второго кпючей соединены между собой и подключены к инвертирующему входу ДУ. Второе АЗУ соединено со входом УПТ и через пятый ключ - с выходом ДУ, первый выход УУ соединен с управляющим входом третьего ключа, второй выход УУ соединен с управляющим входом четвертого ключа, третий выход УУ соединен с управляющим входом пятого ключа, тактовым входом ППКП и со счетным входом СМ, четвертый выход УУ соединен со входом обнуления СМ, а выход переполнения СМ соединен с управляющим входом УУ.
ДУ, a инверсный - с общим проводом (землей), инверсный вход первого ДУ соединен с ИЭН, выход первого ДУ соединен с прямым входом КОМ и со входом первого ключа, инвертирующий вход КОМ соединен с общим проводом (землей), выход второго ДУ соединен со входом второго ключа, а выходы первого и второго ключей соединены со входом пятого ключа, причем коэффициенты усиления обоих ДУ сделаны равными единице, а коэфициент усиления УПТ сделан равным 2.
Общая блок-схема АЦП с ВП в первом варианте приведена на фиг. 1, во втором варианте - на фиг. 2.
АЦП с ВП содержит: 1, 2, 3, 4, 5 - токовые ключи; 6 - дифференциальный усилитель (ДУ) с коэффициентом усиления 2 (в первом варианте) или 1 (во втором варианте); 7 - компаратор (КОМ); 8 усилитель постоянного тока (УПТ) с коэффициентом усиления 1 (в первом варианте) или 2 (во втором варианте); 9 - инвертор; 10, 11 аналоговые запоминающие устройства (АЗУ); 12 - устройство управления (УУ); 13 - преобразователь последовательного кода в параллельный (ППКП); 14 - счетчик по модулю М (СМ); 15 - входной каскад определения знака и инвертирования отрицательных напряжений; 16 - второй ДУ (во втором варианте) с коэффициентом усиления 1.
Работа устройства поясняется диафаммой выходных сигналов УУ (Фиг. 3).
Устройство работает следующим образом.
В исходном состоянии УУ 12 не работает, потенциалы на его выходах неизменны, причем на первом и третьем выходах они равны единице, на втором - нулю. Под действием этих потенциалов третий 3 и пятый 5 ключи будут постоянно замкнуты, а четвертый ключ 4 - разомкнут. Входной аналоговый сигнал поступает на вход перво J/ J -T
го АЗУ 10, в котором он запоминается, на прямой вход ДУ 6 и на вход КОМ 7 (в первом варианте) или на прямой вход второго ДУ 16 (во втором варианте), в которых производится сравнение напряжения этого сигнала с опорным напряжением UQ; величина последнего выбирается равной цене старшего разряда (например, половине максимального значения входного напряжения). В первом варианте если напряжение на входе превысит UQ, на выходе КОМ 7 появится логическая (лог.)1, которая откроет ключ 1 и (через инвертор 9) запрет ключ 2; таким образом, на инвертирующий вход ДУ 6 будет подано опорное напряжение UQ. Если же напряжение на входе будет меньше Uo, на выходе КОМ 7 появится лог. О, который закроет ключ 1 и откроет ключ 2: на инвертирующий вход ДУ 6 в этом случае будет подано напряжение, равное 0. Таким образом, на выходе КОМ 7 появится значение первого (старшего) разряда выходного кода, а ДУ 6 произведет вычитание поданного на его инверсный вход напряжения (Uo или 0) из входного и усилит в 2 раза разность напряжений на прямом и инверсном входе; в любом случае, эта разность по величине окажется меньше цены разряда (в предельном случае равна). Выходное напряжение ДУ 6 подается через открытый ключ 5 на вход второго АЗУ 11, где оно запоминается и поступает на вход УПТ8.
Во втором варианте сравнение опорного и входного сигналов производится в ДУ 6; в зависимости от результата сравнения на выходе ДУ 6 будет либо положительное напряжение (равное разности входного и опорного напряжений), либо отрицательное. Это напряжение подается на прямой вход КОМ 7 и создает на его выходе лог. 1 в первом случае или лог. О во втором случае, замыкающие соответственно ключ 1 или 2 и размыкающие ключ 2 или 1, вследствие чего на ключ 5 и далее на АЗУ 11 подается и запоминается в нем
выходное напряжение либо ДУ 6, равное разности входного и опорного сигналов, либо ДУ 16, равное входному сигналу.
После поступления команды Пуск УУ 12 начинает работу. В первом такте работы первый управляющий сигнал становится равнм О и размыкает третий ключ 3, который остается разомкнутым до конца преобразования. Управляющий сигнал пятого ключа также спадает до О и размыкает пятый ключ; АЗУ 11 хранит запомненный уровень сигнала с выхода ДУ 6 (ДУ 16). Одновременно этим перепадом напряжения в первый разряд ППКП 13 записывается выходной уровень КОМ 7 - лог. 1 или лог. О, т.е. первый разряд (по старшинству) выходного кода. После этого вторым управляющим сигналом замыкается четвертый ключ 4 и запомненный в АЗУ 11 уровень сигнала (в первом варианте) или усиленный в два раза (во втором варианте) поступает в АЗУ 10 и запоминается в нем. Длительность импульса открывания ключа 4 должна быть достаточной для того, чтобы успели затухнуть все переходные процессы. После этого ключ 4 размыкается, а вслед за этим замыкается ключ 5, при чем перепадом управляющего напряжения при замыкании ключа 5 в СМ 14 прибавляется 1. Далее повторяются процессы, происходившие до размыкания ключа 5: производится сравнение нового уровня сигнала, соответствующего второму (по старшинству) разряду выходного числа, с эталонным напряжением UQ и т. д., но обрабатывается уже запомненный в АЗУ остаток входного сигнала. На этом заканчивается первый такт работы АЦП. Второй такт также начинается с запирания ключа 5, записи в этот момент в ППКП 13 нового кода с выхода КОМ 7 и его сдвига, отпирания ключа 4, передачи в АЗУ 10 уровня остаточного сигнала, запомненного в АЗУ 11, сравнения этого значения с UQ и т.д., как в первом такте. Такты повторяются до заполнения СМ 14. После заполнения СМ 14 импульс его перепол / V/ - « 7
нения воздействует на управляющий вход УУ и переводит последний в исходное состояние; при этом ситал с четвертого выхода УУ сбрасывает СМ.
Как видно из описания, заявляемый АЦП отличает исключительная простота архитектуры. Его структура не зависит от числа разрядов выходного кода и содержит наименьшее по сравнению с известными АЦП количество регулируемых элементов. Очевидно, что в качестве АЗУ целесообразно применять конденсаторы подходящей емкости. Еще одним преимуществом заявляемого АЦП является то, что он не требует дополнительного внешнего устройства выборки-хранения.
ИСТОЧНИКИ ПО УРОВНЮ ТЕХНИКИ
I. Прототип и аналог.
1.Свидетельство на полезную модель № 18330 МПК НОЗМ 1/00, опубл. 10.06.2001: БИПМ, 2001, № 16, с. 418 (прототип).
2.А.с. СССР № 1677872, МПК НОЗМ 1/18, опубл. 20.08.99: БИ, 1999, № 23, с. 338-339 (аналог).
П. Дополнительные источники по уровню техники:
3.Pipeline ADCs come of age. Maxim Engineering Journal, 1999, vol. 33
4.Заявка РФ № 98101746, МПК НОЗМ 3/00, 3/04, опубл. 20.11.99: БИ, 1999, № 32, с. 63.
5.Пат. РФ № 2101859, МПК НОЗМ 1/48, опубл. 10.01.98: БИ, 1998, №1,с. 428.
6.Пат. РФ № 2110886, МПК НОЗМ 1/34, опубл. 10.05.98: БИ, 1998, №13, с. 398
7.Пат. РФ № 2107388, МПК НОЗМ 1/10, опубл. 20.03.98: БИ, 1998, №8, с. 504.
8.Заявка РФ № 96101790, МПК НОЗМ 1/34, опубл. 20.03.98: БИ, 1998, №8, с. 176-177