КОРРЕКЦИЯ СМЕЩЕНИЯ ДЛЯ ПАССИВНЫХ СМЕСИТЕЛЕЙ
CORRECTION OF SHIFT FOR PASSIVE MIXERS

РОДСТВЕННЫЕ ЗАЯВКИ
По настоящей заявке испрашивается приоритет на основании предварительной заявки на патент США № 60/972719, озаглавленной "OFFSET CORRECTION FOR PASSIVE MIXERS", поданной 14 сентября 2007 года, раскрытие этой заявки во всей своей полноте рассматривается как часть раскрытия данной заявки.
ОБЛАСТЬ ТЕХНИКИ, К КОТОРОЙ ОТНОСИТСЯ ИЗОБРЕТЕНИЕ
Раскрытие имеет отношение к приемникам системы связи и, в частности, к методикам коррекции смещения для смесителей в приемниках системы связи.
УРОВЕНЬ ТЕХНИКИ
В системе цифровой связи приемник принимает радиочастотный (RF) модулированный сигнал от передатчика. Приемник преобразует с понижением частоты принятый сигнал от радиочастоты до основной полосы частот, переводит сигнал основной полосы частот в цифровую форму для формирования выборок и в цифровой форме обрабатывает выборки для восстановления данных, отправленных передатчиком. Приемник может использовать один или более смесителей преобразования с понижением частоты для преобразования с понижением частоты принятого сигнала от радиочастоты до основной полосы частот.
Идеальный смеситель просто преобразует входной сигнал из одной частоты в другую без искажения. Однако в интегральных схемах работа смесителя может отклоняться от идеального случая вследствие рассогласования между транзисторами, вызванного, например, изменениями схемы размещения или процесса. Такое рассогласование может внести искажение в выходной сигнал смесителя, приводя к нежелательным интермодуляционным составляющим. Например, в смесителе для приемника прямого преобразования интермодуляционные составляющие второго порядка (IM2), в частности, могут особенно ухудшить отношение сигнала к шуму (SNR) в основной полосе частот. Хотя симметричная схема размещения и дифференциальная обработка сигналов могут помочь уменьшить эффекты рассогласования устройства, по-прежнему может присутствовать остаточное рассогласование вследствие ограничений.
В настоящем документе раскрыты методики обеспечения конфигурируемых параметров в смесителе для выполнения калибровки и коррекции для такого рассогласования и тем самым минимизации искажения смесителя.
РАСКРЫТИЕ ИЗОБРЕТЕНИЯ
Аспект настоящего раскрытия обеспечивает устройство приемника, содержащее смеситель, выполненный с возможностью смешивать входной радиочастотный (RF) сигнал с сигналом гетеродина (LO) для формирования сигнала основной полосы частот, смеситель содержит первый и второй радиочастотные транзисторы для приема входного радиочастотного сигнала, смеситель дополнительно содержит первый и второй транзисторы сигнала гетеродина для приема сигнала гетеродина, по меньшей мере один из транзисторов имеет напряжение смещения на затворе, которое может изменяться в ответ на конфигурируемый управляющий сигнал.
Другой аспект раскрытия обеспечивает устройство приемника, содержащее смеситель, выполненный с возможностью смешивать входной радиочастотный (RF) сигнал с сигналом гетеродина (LO) для формирования сигнала основной полосы частот, смеситель содержит первый и второй радиочастотные транзисторы для приема входного радиочастотного сигнала, смеситель дополнительно содержит первый и второй транзисторы сигнала гетеродина для приема сигнала гетеродина, по меньшей мере один из транзисторов имеет напряжение смещения на подложке, которое может изменяться в ответ на конфигурируемый управляющий сигнал.
Еще один аспект раскрытия обеспечивает способ преобразования с понижением частоты принятого сигнала, причем способ содержит этапы, на которых подают конфигурируемый управляющий сигнал на смеситель, причем управляющий сигнал определяет напряжение смещения на затворе по меньшей мере одного транзистора в упомянутом смесителе; и преобразуют с понижением частоты упомянутый принятый сигнал посредством смешивания упомянутого принятого сигнала с сигналом гетеродина.
Еще один аспект раскрытия обеспечивает способ преобразования с понижением частоты принятого сигнала, причем способ содержит этапы, на которых: подают конфигурируемый управляющий сигнал на смеситель, причем управляющий сигнал определяет напряжение смещения на подложке по меньшей мере одного транзистора в упомянутом смесителе; и преобразуют с понижением частоты упомянутый принятый сигнал посредством смешивания упомянутого принятого сигнала с сигналом гетеродина.
Еще один аспект раскрытия обеспечивает способ калибровки смесителя, причем способ содержит этапы, на которых подают входной сигнал на смеситель; инициализируют по меньшей мере одно напряжение смещения на затворе смесителя и измеряют выходную характеристику смесителя, соответствующую по меньшей мере одному инициализированному напряжению смещения на затворе; регулируют по меньшей мере одно напряжение смещения на затворе смесителя и измеряют выходную характеристику смесителя, соответствующую по меньшей мере одному отрегулированному напряжению смещения на затворе; на основе измеренной выходной характеристики смесителя определяют предпочтительную настройку по меньшей мере для одного напряжения смещения на затворе смесителя; и сохраняют упомянутую предпочтительную настройку для использования во время работы смесителя.
Еще один аспект раскрытия обеспечивает способ калибровки первого и второго смесителей в приемнике, причем способ содержит этапы, на которых подают входной сигнал на приемник; инициализируют по меньшей мере одно напряжение смещения на затворе первого смесителя и измеряют выходную характеристику первого смесителя, соответствующую по меньшей мере одному инициализированному напряжению смещения на затворе; регулируют по меньшей мере одно напряжение смещения на затворе первого смесителя и измеряют выходную характеристику первого смесителя, соответствующую по меньшей мере одному отрегулированному напряжению смещения на затворе; на основе измеренной выходной характеристики первого смесителя определяют предпочтительную настройку по меньшей мере для одного напряжения смещения на затворе первого смесителя; и при настройке по меньшей мере одного напряжения смещения на затворе первого смесителя на предпочтительную настройку повторяют этапы регулировки, измерения и определения для второго смесителя.
Еще один аспект раскрытия обеспечивает способ калибровки смесителя, причем способ содержит этапы, на которых: подают входной сигнал на смеситель; инициализируют по меньшей мере одно напряжение смещения на подложке смесителя и измеряют выходную характеристику смесителя, соответствующую по меньшей мере одному инициализированному напряжению смещения на подложке; регулируют по меньшей мере одно напряжение смещения на подложке смесителя и измеряют выходную характеристику смесителя, соответствующую по меньшей мере одному отрегулированному напряжению смещения на подложке; на основе измеренной выходной характеристики смесителя определяют предпочтительную настройку по меньшей мере для одного напряжения смещения на подложке смесителя; и сохраняют упомянутую предпочтительную настройку для использования во время работы смесителя.
Еще один аспект раскрытия обеспечивает способ калибровки первого и второго смесителей в приемнике, причем способ содержит этапы, на которых: подают входной сигнал на приемник; инициализируют по меньшей мере одно напряжение смещения на подложке первого смесителя и измеряют выходную характеристику первого смесителя, соответствующую по меньшей мере одному инициализированному напряжению смещения на подложке; регулируют по меньшей мере одно напряжение смещения на подложке первого смесителя и измеряют выходную характеристику первого смесителя, соответствующую по меньшей мере одному отрегулированному напряжению смещения на подложке; на основе измеренной выходной характеристики первого смесителя определяют предпочтительную настройку по меньшей мере для одного напряжения смещения на подложке первого смесителя; и при настройке по меньшей мере одного напряжения смещения на подложке первого смесителя на предпочтительную настройку повторяют этапы регулировки, измерения и определения для второго смесителя.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
Фиг.1 изображает обычную топологию схемы для пассивного смесителя.
Фиг.2 изображает вариант выполнения, в котором напряжения смещения на затворе постоянного тока транзисторов сделаны конфигурируемыми для корректировки рассогласования транзисторов M1-M4 смесителя.
Фиг.3 изображает дополнительный вариант выполнения, в котором конфигурируемыми сделаны напряжения смещения на подложке, а не напряжения смещения на затворе транзисторов для корректировки рассогласования в транзисторах M1-M4 смесителя.
Фиг.4 изображает механизм калибровки для приемника, использующего описанный в настоящем документе смеситель с конфигурируемыми напряжениями смещения.
Фиг.5 изображает вариант выполнения способа калибровки конфигурируемого смесителя согласно настоящему раскрытию для минимизации интермодуляционных составляющих второго порядка (IM2).
Фиг.5A изображает альтернативный вариант выполнения способа калибровки конфигурируемого смесителя согласно настоящему раскрытию, использующего потенциально сокращенное количество этапов по сравнению с фиг.5.
|f1-f2|
Фиг.5B изображает гипотетическое соотношение мощности P и напряжения VC1 для иллюстрации приведенных выше параметров.
best
best
Фиг.6 изображает один вариант выполнения способа, который последовательно выполняет итерации произвольное количество раз n, чтобы определить оптимальные управляющие сигналы VC1(n) и VC2(n).
Фиг.7 изображает вариант выполнения механизма калибровки для устройства радиосвязи, имеющего два смесителя, например, смеситель для синфазного (I) тракта и смеситель для квадратурного (Q) тракта.
Фиг.8 изображает вариант выполнения способа калибровки I/Q-смесителей, показанных на фиг.7.
ОСУЩЕСТВЛЕНИЕ ИЗОБРЕТЕНИЯ
В соответствии с настоящим раскрытием раскрыты методики калибровки и коррекции смещения в устройствах смесителей.
P
N
P
N
P
N
P
P
N
N
Фиг.1 изображает обычную топологию схемы для пассивного смесителя. Следует заметить, что на фиг.1 не показаны подробности смещения постоянного тока (DC) и связи по постоянному току. На фиг.1 первое дифференциальное напряжение V1 (V1=V1-V1) смешивается со вторым дифференциальным напряжением V2 (V2=V2-V2) для формирования дифференциального выходного тока IOUT (IOUT=IOUT-IOUT, причем IOUT определяется как ток, текущий из контакта OUT, и IOUT является током, текущим к контакту OUT). В предположении, что транзисторы согласованы, ток на выходе может быть приближенно выражен как:
Уравнение (1),
ds
OX
T
где r - сопротивление между стоком (D) и истоком (S) (обозначенных для транзистора M1 на фиг.1), μC представляет параметр транзисторного прибора, W и L представляют ширину и длину каждого транзистора, V представляет пороговое напряжение, и K представляет константу (см., например, Thomas H. Lee, "The Design of CMOS Radio-Frequency Integrated Circuits" ("Конструкция радиочастотных интегральных схем с технологией КМОП"), 1998, страница 341).
В существующих интегральных схемах рассогласование устройства может внести нелинейное искажение в выходной сигнал смесителя, приводя к отклонению входных-выходных характеристик смесителя от идеального сценария уравнения (1). Чтобы справиться с эффектами рассогласования, одно или более напряжений смещения транзисторов M1-M4 может быть отрегулировано в соответствии с настоящим раскрытием.
M1
M2
M3
M4
P1
N1
P2
N2
P
N
Фиг.2 изображает вариант выполнения, в котором напряжения смещения на затворе постоянного тока транзисторов сделаны конфигурируемыми для коррекции рассогласования в транзисторах M1-M4 смесителя. Напряжения VG, VG, VG и VG представляют напряжения смещения на затворе каждого из транзисторов M1-M4, соответственно. Напряжения смещения могут быть поданы на затворы транзисторов посредством резисторов R1-R4, которые могут номинально иметь одинаковые сопротивления. Посредством внесения намеренных смещений в напряжения смещения на затворе рассогласование между транзисторами M1-M4, а так же резисторами R1-R4, может быть скорректировано. На фиг.2 конденсаторы C1, C1, C1, C1, C2 и C2 служат для подачи только компонентов переменного тока сигналов V1 и V2 на смеситель.
Следует заметить, что на фиг.2 показано, что напряжение смещения VB на подложке является постоянным для всех транзисторов. Однако в альтернативных вариантах выполнения, описанных позже, напряжения смещения на подложке также могут быть сделаны конфигурируемыми.
M1
M2
M3
M4
В варианте выполнения напряжения смещения VG, VG, VG и VG могут быть установлены посредством подаваемых извне управляющих сигналов VC1-VC4 следующим образом:
Уравнения (2)
VG<sub>M1</sub>=VC1,
VG<sub>M2</sub>=VC2,
VG<sub>M3</sub>=VC3 и
VG<sub>M4</sub>=VC4.
Таким образом, сигналы VC1-VC4 дают четыре степени свободы при конфигурации четырех напряжений смещения на затворе.
M1
M3
M2
M4
В альтернативных вариантах выполнения для упрощения калибровки количество степеней свободы может быть уменьшено посредством того, что некоторые из напряжений смещения делаются не конфигурируемыми. В варианте выполнения напряжения VG и VG могут быть сделаны не конфигурируемыми, например, привязанными к опорным напряжениям микросхемы, в то время как напряжения VG и VG могут быть сделаны независимо конфигурируемыми посредством управляющих сигналов VC1 и VC2. Хотя это уменьшает количество степеней свободы в конфигурации до двух, это также дает возможность более простой калибровки благодаря меньшему количеству параметров.
В другом варианте выполнения напряжения смещения на затворе могут быть определены следующим образом:
Уравнения (3)
VG<sub>M2</sub>=VG<sub>M1</sub>+VC1 и
VG<sub>M4</sub>=VG<sub>M3</sub>+VC2,
M1
M3
где напряжения VG и VG являются не конфигурируемыми, и напряжения VC1 и VC2 могут быть охарактеризованы как конфигурируемые напряжения смещения между транзисторами в каждой дифференциальной паре.
В еще одном варианте выполнения два из этих четырех напряжений смещения на затворе могут быть определены следующим образом:
Уравнения (4)
VG<sub>M1</sub>=VG<sub>M1_nom</sub>+VC1 и
VG<sub>M3</sub>=VG<sub>M3_nom</sub>+VC2,
M1_nom
M3_nom
M1
M3
M2
M4
где VG и VG представляют номинальные значения для напряжений VG и VG, соответственно. Остальные напряжения смещения на затворе VG и VG могут быть сделаны не конфигурируемыми и установленными в номинальные напряжения.
В еще одном варианте выполнения для еще большего упрощения калибровки только одно из этих четырех напряжений смещения на затворе должно быть сделано конфигурируемым.
Напряжения смещения могут быть в общем определены посредством управляющего сигнала или сигналов непосредственно как в уравнениях (2) или опосредованно посредством любых линейных или нелинейных соотношений, таких как соотношения, показанные в уравнениях (3) и (4).
M1
M2
M3
M4
Фиг.3 изображает дополнительный вариант выполнения, в котором для коррекции рассогласования в транзисторах M1-M4 смесителя конфигурируемыми делаются напряжения смещения на подложке, а не напряжения смещения на затворе. Напряжения VB, VB, VB и VB представляют напряжения смещения на подложке каждого из транзисторов M1-M4, соответственно. Посредством внесения намеренных смещений в напряжения смещения на подложке рассогласования между транзисторами M1-M4 могут быть скорректированы. Следует заметить, что фиг.3 показывает, что напряжение смещения на затворе VG является не конфигурируемым для всех транзисторов. Однако напряжения смещения на затворе также могут быть сделаны конфигурируемыми согласно ранее описанным вариантам выполнения.
Аналогично описанию для напряжений смещения на затворе управляющие сигналы VC1-VC4 могут использоваться для управления напряжениями смещения на подложке с четырьмя степенями свободы. Напряжения смещения на подложке могут также быть конфигурируемыми в меньше, чем четырех степенях свободы для упрощения калибровки, как ранее описано для напряжений смещения на затворе. Управляющие сигналы могут быть связаны с напряжениями смещения на подложке прямо или косвенно посредством любого предопределенного преобразования.
Фиг.4 изображает механизм калибровки для приемника, использующего смеситель с конфигурируемыми напряжениями смещения, как описано в настоящем документе. Во время нормальной работы антенна 400 соединена с антенным переключателем 402 через соединитель 401 антенны. Антенный переключатель 402 позволяет совместно использовать антенну 400 трактом 450 передачи (TX) и трактом 451 приема (RX). Во время фазы калибровки на соединитель 401 антенны может подаваться сигнал Vs. В варианте выполнения антенна 400 отсоединяется от соединителя 401 антенны, когда сигнал Vs подается на соединитель 401 антенны. В другом варианте выполнения (не показан) сигнал Vs может подаваться непосредственно на антенну 400 при соединении с соединителем 401 антенны, например, в виде электромагнитного излучения. Сигнал Vs подается на вход усилителя 404 с низким уровнем шума (LNA). В еще одном варианте выполнения (не показан) сигнал Vs может подаваться от тракта 450 передачи.
Выходной сигнал от усилителя LNA подается на вход смесителя 406, который может поддерживать ранее описанные конфигурируемые напряжения смещения на затворе или на подложке. Смеситель 406 смешивает выходной сигнал усилителя LNA с сигналом гетеродина LO (не показан) для формирования смешанного сигнала. В варианте выполнения выходной сигнал гетеродина соответствует дифференциальному сигналу V1 на фиг.2 или 3, и выходной сигнал усилителя LNA соответствует дифференциальному сигналу V2. В другом варианте выполнения можно поменять местами выходной сигнал гетеродина и выходной сигнал усилителя LNA. Выходной сигнал смесителя 406 выдается процессору 408 основной полосы частот. Выходной сигнал от процессора 408 основной полосы частот выдается процессору 410 цифровых сигналов (DSP).
На основе выходного сигнала процессора 408 основной полосы частот процессор 410 DSP выдает цифровые сигналы 414. В варианте выполнения цифровые сигналы 414 могут содержать цифровые представления управляющих сигналов VC1-VC4 или любое подмножество управляющих сигналов, ранее описанных здесь. Цифровые сигналы 414 могут быть получены в соответствии со способом калибровки для минимизации составляющих IM2, который будет описан позже, или сигналы 414 могут быть получены в соответствии с любым другим способом для любой другой цели, например, для минимизации искажения, не относящегося к составляющим IM2. Цифровые сигналы 414 могут быть преобразованы в аналоговые напряжения 416 посредством цифро-аналогового преобразователя 412 (DAC). Аналоговые напряжения 416 могут использоваться для формирования напряжений смещения смесителя 406, как описано ранее.
max_offset
max_offset
max_offset
Диапазоны, в которых регулируются управляющие сигналы VC1 и VC2, могут быть определены в соответствии с отображением между управляющими сигналами и конкретным напряжением или напряжениями смещения, которые должны конфигурироваться. В варианте выполнения напряжения VC1 и VC2 регулируют смещение между напряжениями смещения на затворе транзисторов в дифференциальной паре, например, в соответствии с уравнениями (3). Напряжение VC1 затем может быть сконфигурировано для изменения от минимального напряжения -V до максимального напряжения +V, где V - параметр, имеющий отношение к полному диапазону значений напряжения VC1. Напряжение VC2 может иметь диапазон, идентичный диапазону напряжения VC1 или отличный от него.
max_offset
max_offset
Чтобы определить диапазон, который идет от отрицательного смещения напряжения до позитивного смещения напряжения, преобразователь 412 ЦАП может поддерживать цифровые представления управляющих сигналов со знаком. В варианте выполнения напряжение VC1 может быть представлено восьмибитовым значением, запрограммированным посредством процессора 410 DSP в восьмибитовый регистр в преобразователе 412 ЦАП. В варианте выполнения биты <7:6> регистра могут являться кодом, указывающим напряжение V, используемое для определения полного диапазона значений напряжения VC1, и биты <5:0> могут определить величину со знаком управляющего сигнала VC1, причем бит <5> является битом знака. В варианте выполнения отображение битов <7:6> на напряжение V может быть следующим:
Таблица 1
Биты <7:6>
V<sub>max_offset</sub> [мВ]
00
37
01
19
10
10
11
62
Другие цифровые управляющие сигналы, например VC2-VC4 (если они имеются), могут быть представлены аналогичным образом.
Следует заметить, что механизм, показанный на фиг.4, предназначен для иллюстрации только одного варианта выполнения механизма калибровки для раскрытых здесь конфигурируемых смесителей. Альтернативные варианты выполнения могут использовать меньше или больше функциональных блоков, чем показано на фиг.4. В варианте выполнения цифровые сигналы 414 могут быть сформированы и выданы непосредственно процессором 408 основной полосы частот. В альтернативном варианте выполнения они могут быть сформированы и выданы модулями, которые не показаны, например, микропроцессором.
Следует заметить, что преобразователь 412 ЦАП, изображенный на фиг.4, может поддержать любое количество цифровых управляющих сигналов 414 и выдавать одно или более аналоговых напряжений 416, соответствующих каждому цифровому управляющему входному сигналу.
Фиг.5 изображает вариант выполнения способа калибровки конфигурируемого смесителя настоящего раскрытия для минимизации интермодуляционных составляющих второго порядка (IM2). Этапы на фиг.5 описываются со ссылкой на механизм калибровки, показанный на фиг.4. Однако способ, показанный на фиг.5, в равной мере применим к механизмам калибровки, отличающимся от показанного на фиг.4. Например, способ, показанный на фиг.5, не обязательно требует антенну 400 или элементы, отличающиеся от смесителя 406 в лежащем в основе механизме калибровки. Например, способ, показанный на фиг.5, может использовать микропроцессор или другое вычислительное устройство вместо процессора DSP.
M1
M3
M1
M3
В способе, показанном на фиг.5, смеситель является конфигурируемым по двум степеням свободы через управляющие сигналы VC1 и VC2. Однако способ может быть легко расширен для калибровки смесителя с меньшим или большим количеством степеней свободы в соответствии с ранее раскрытыми принципами. Сигналы VC1 и VC2 могут использоваться, например, для установки напряжения смещения на затворе VG и VG, как отмечено на фиг.2, или напряжения смещения на подложке VB и VB, как отмечено на фиг.3.
Как показано на фиг.5, на этапе 500 механизму калибровки, показанному на фиг.4, может быть дана команда выполнять прием на канале около центра интересующей полосы частот, например 869-894 МГц, соответствующей диапазону сотовой связи, или 1930-1990 МГц, соответствующей полосе службы персональной связи (PCS). Это может быть выполнено посредством настройки частоты гетеродина (не показан на фиг.4) на частоту желаемого канала. Управляющие сигналы VC1 и VC2 первоначально устанавливаются на минимальные значения в пределах их соответствующих диапазонов. На этапе 502 сигнал с двумя частотными тонами f1 и f2 подается на вход усилителя LNA в качестве входного напряжения Vs. В варианте выполнения частоты f1 и f2 лежат вне интересующего канала. В варианте выполнения приемника прямого преобразования для стандарта W-CDMA частоты f1 и f2 отличаются на 200 кГц с тем, чтобы их составляющие IM2 находились в пределах канала основной полосы частот, имеющего ширину полосы 1,92 МГц.
|f1-f2|
|f1-f2|
|f1-f2|
|f1-f2|
|f1-f2|
best
best
В присутствии искажения второго порядка в смесителе выходной сигнал смесителя будет содержать тон на разностной частоте |f1-f2|. На этапе 504 процессор 408 основной полосы частот измеряет мощность P тона, присутствующего на разностной частоте |f1-f2|, и выдает значение мощности P процессору DSP. На этапе 506 процессор DSP записывает значение мощности P с соответствующим значением сигнала VC1. На этапе 508 процессор DSP определяет, было ли значение напряжения VC1 увеличено до максимального значения в пределах его диапазона. Если нет, то процессор DSP увеличивает напряжение VC1 на шаговое значение на этапе 510 и возвращается к этапу 504. Если напряжение VC1 достигло максимального допустимого значения, то процессор DSP переходит на этап 512. На этапе 512 процессор DSP анализирует записанные значения мощности P для всех смещенных значений напряжения VC1 и определяет значение напряжения VC1, соответствующее наименьшей измеренной мощности P. Это значение напряжения VC1 может обозначаться как VC1. Также на этапе 512 значение напряжения VC1 может быть установлено равным VC1 для остальных этапов, показанных на фиг.5.
|f1-f2|
Фиг.5B изображает гипотетическое соотношение мощности P и напряжения VC1 для иллюстрации приведенных выше параметров. Следует заметить, что фиг.5B предоставлена только в иллюстративных целях и не предназначается для ограничения раскрытой методики устройствами или параметрами, имеющими любые конкретные характеристики передачи.
|f1-f2|
Следует заметить, что способ, показанный на фиг.5, может быть выполнен с возможностью оптимизации других параметров или в дополнение к параметру составляющих IM2 посредством простой замены проверки на минимум значения P на проверку желаемой характеристики или характеристик некоторого другого параметра или параметров.
best
|f1-f2|
|f1-f2|
|f1-f2|
|f1-f2|
best
best
best
best
На фиг.5 показано, что напряжение VC2 затем пробегает по предопределенному диапазону, в то время как напряжение VC1 удерживается постоянным в значении VC1. В частности, этап 514 первоначально начинается с установки напряжения VC2 в минимальное значение в пределах его допустимого диапазона. На этапе 514 процессор основной полосы частот снова измеряет мощность, присутствующую на разностной частоте, и выдает измеренное значение мощности P процессору DSP. На этапе 516 процессор DSP записывает измеренную мощность P с соответствующим значением напряжения VC2. На этапе 518 процессор DSP определяет, было ли значение VC2 увеличено до максимума в пределах его диапазона. Если нет, то процессор DSP увеличивает напряжение VC2 на этапе 520 и возвращается на этап 514. Если напряжение VC2 достигло максимально допустимого, процессор DSP переходит на этап 522. На этапе 522 процессор DSP анализирует записанные значения мощности P для всех пройденных значений напряжения VC2 и определяет значение VC2, соответствующее самому низкому измеренному значению P. Это значение напряжения VC2 может называться VC2. Когда значение VC2 определено, радио может выйти из режима калибровки и начать (или продолжить) нормальную работу. В варианте выполнения во время нормальной работы управляющие сигналы VC1 и VC2 могут непрерывно подаваться на преобразователь ЦАП для конфигурирования напряжений смещения смесителя, как ранее описано здесь.
В варианте выполнения во время калибровки каждое из напряжений VC1 и VC2 может быть увеличено на шаговое значение, равное минимальному разрешению преобразователя ЦАП. Например, в варианте выполнения, в котором биты <5:0> регистра преобразователя ЦАП определяют величину со знаком напряжения VC1, шаговое значение может являться разностью напряжения, соответствующей младшему биту из битов <5:0>.
best
|f1-f2|
best
|f1-f2|
best
В альтернативном варианте выполнения для ускорения калибровки шаговое значение может быть больше минимального разрешения преобразователя ЦАП. В этом варианте выполнения установка для значения VC1, соответствующего самым низким составляющим IM2 для смесителя, может не присутствовать в записанных значениях соответствий между напряжением VC1 и мощностью P, поскольку наилучшая настройка могла быть "пропущена" из-за большего размера шага. В этом случае значение VC1 может быть определено посредством усреднения двух значений напряжения VC1, соответствующих самому низкому и следующему после самого низкого значениям мощности P. В качестве альтернативы предопределенное смещение может быть добавлено к определенному значению VC1 для получения фактического управляющего входного сигнала, подаваемого на смеситель.
|f1-f2|
|f1-f2|
|f1-f2|
best
|f1-f2|
Фиг.5A изображает альтернативный вариант выполнения способа калибровки конфигурируемого смесителя настоящего раскрытия с использованием потенциально сокращенного количества этапов по сравнению с фиг.5. Этапы на фиг.5A соответствуют так же помеченным этапам на фиг.5 с отмеченными различиями на этапах 508A и 518A. В варианте выполнения на фиг.5A вместо проверки на этапе 508, было ли значение напряжения VC1 увеличено до максимального, способ на этапе 508A проверяет, является ли измеренное в настоящее время значение мощности P больше, чем ранее измеренное значение мощности P. Если это так, способ переходит к калибровке напряжения VC2 без пробега через остальные значения напряжения VC1. Значение напряжения VC1, соответствующее мощности P, измеренной до обнаруженного увеличения, может быть взято в качестве значения VC1. Аналогичная проверка может быть выполнена для напряжения VC2 на этапе 518A. Этот вариант выполнения эффективно рассматривает локальный минимум измеренной мощности P как глобальный минимум. Это может ускорить калибровку, поскольку желаемые значения для напряжений VC1 и VC2 могут быть определены без пробега через весь диапазон каждого параметра.
Следует заметить, что способы, изображенные в фиг.5 и 5A, могут быть легко применены для калибровки смесителей, имеющих больше или меньше двух конфигурируемых степеней свободы, например, обеспечивающих большее или меньшее количество этапов, чем показано. Например, в варианте выполнения, в котором только один управляющий сигнал VC1 используется для конфигурации смесителя, способ, показанный на фиг.5, может быть завершен после этапа 512. В другом варианте выполнения четыре управляющих сигнала VC1-VC4 могут быть определены посредством добавления этапов вне этапа 522 для определения напряжений VC3 и VC4 при удержании ранее оптимизированных степеней свободы постоянными в их определенных оптимальных значениях.
Следует заметить, что калибровка, описанная на фиг.5 и 5A, может быть выполнена всякий раз, когда известен входной сигнал Vs. В варианте выполнения калибровка может быть сделана на фабрике, когда микросхема проверяется перед отгрузкой. В варианте выполнения калибровка может быть сделана во время обычной работы следующим образом. Когда поддерживается полная дуплексная работа (то есть одновременная передача и прием посредством одного радио), передатчик 450 может передавать сигнал Vs, который подается на приемник 451 через остаточную связь антенного переключателя 402. Следует заметить, что передатчик 450 может передать сигнал Vs на подходящем уровне мощности, чтобы преодолеть ослабление между трактом передачи и трактом приема, вносимое, например, антенным переключателем 402 и/или фильтрами передатчика/приемника (не показаны).
best
best
min
min
best
best
best
best
В варианте выполнения в дополнение к этапам, показанным на фиг.5, могут быть обеспечены этапы для дополнительной оптимизации по составляющим IM2 для смесителя. Фиг.6 изображает один вариант выполнения способа, который последовательно выполняет итерации произвольное количество раз n, чтобы определить оптимальные управляющие сигналы VC1(n) и VC2(n). На этапе 600 n задается начальное нулевое значение, и напряжениям VC1 и VC2 могут быть заданы начальные минимальные напряжения VC1 и VC2. На этапе 602 напряжение VC2 поддерживается постоянным, в то время как напряжение VC1 пробегает по своему диапазону для определения местонахождения наилучшей настройки VC1(1). В варианте выполнения пробег может быть сделан в соответствии со способом, показанным на любой из фиг.5 или 5A. В других вариантах выполнения для определения VC1 могут применяться другие способы. На этапе 604 напряжение VC1 поддерживается постоянным в значении VC1(1), и напряжение VC2 пробегает по своему диапазону для определения местонахождения наилучшей настройки VC2(1). На этапе 606 n увеличивается на единицу, и этапы 602-604 могут быть повторены (то есть выполнены в цикле).
|f1-f2|
best
best
|f1-f2|
best
best
Следует заметить, что способ, показанный на фиг.6, может вообще быть завершен в любой произвольной точке в цикле. В варианте выполнения способ завершается, когда n достигает 1, то есть выполняется только одна итерация цикла. В другом варианте выполнения способ завершается после этапа 702 при n=1, то есть выполняются полторы итерации цикла. В другом варианте выполнения способ завершается, когда измеренное значение P для нового определенного напряжения VC1(n) или VC2(n) отличается от измеренного значения P для предыдущего напряжения VC1(n-1) или VC2(n-1), соответственно, на величину, меньшую предопределенного порога.
Следует заметить, что способ, изображенный на фиг.6, может быть легко применен для калибровки смесителей, имеющих больше двух конфигурируемых степеней свободы, например, посредством добавления дополнительных этапов в пределах показанного цикла.
Фиг.7 изображает вариант выполнения механизма калибровки для радио, имеющего два смесителя, например, смеситель для синфазного (I) тракта и смеситель для квадратурного (Q) тракта. Фиг.7 показывает антенну 700, присоединенную к антенному переключателю 702 через соединитель 701 антенны. Выходной сигнал усилителя 704 LNA подается на I-смеситель 706A и Q-смеситель 706B. Каждый смеситель может быть сделан конфигурируемым в соответствии с раскрытыми здесь вариантами выполнения. Выходные сигналы смесителей 706A и 706B подаются на процессор 708 основной полосы частот, и процессор 708 основной полосы частот выдает сигналы процессору 710 DSP. Процессор 710 DSP формирует цифровые сигналы VCI и VCQ 714. Сигнал VCI может содержать один или более управляющих сигналов для конфигурирования I-смесителя 706A в соответствии с настоящим раскрытием, и сигнал VCQ может аналогичным образом содержать один или более управляющих сигналов для конфигурирования Q-смесителя 706B. Цифровые сигналы 714 подаются на преобразователь 712 ЦАП, который преобразовывает цифровые сигналы 714 в два множества аналоговых напряжений 716A и 716B. Аналоговые напряжения 716A используются для конфигурирования I-смесителя 706A, в то время как аналоговые напряжения 716B используются для конфигурирования Q-смесителя 706B в соответствии с ранее раскрытыми здесь методиками.
best
best
best
best
Фиг.8 изображает вариант выполнения способа калибровки I/Q-смесителей, показанных на фиг.7. На этапе 800 инициализируются значения VCI и VCQ. На этапе 802 входной сигнал Vs, содержащий два тона, подается на усилитель 704 LNA, показанный на фиг.7. На этапе 804 для I-смесителя определяется наилучший управляющий сигнал или сигналы VCI. Для получения значения VCI этап 804 может использовать ранее раскрытый здесь способ или любой другой способ. На этапе 806 определяется наилучший управляющий сигнал или сигналы VCQ для Q-смесителя 706B, в то время как сигнал VCI поддерживается равным значению VCI.
best
best
В варианте выполнения способ, показанный на фиг.8, может быть дополнительно увеличен посредством возврата с этапа 806 на этап 804 и определения нового значения для VCI при поддержании значения VCQ фиксированным и равным VCQ. Это может быть сделано произвольное количество раз для получения оптимальной конфигурации для управляющих сигналов.
Следует отметить, что методики настоящего раскрытия не должны быть ограничены пассивными смесителями. Активные смесители, такие как использующие умножители Гильберта, могут также использовать раскрытые методики. Соответствующие модификации будут понятны обычным специалистам в области техники и подразумеваются находящимися в объеме настоящего раскрытия.
На основе описанных здесь идей должно быть очевидно, что раскрытый здесь аспект изобретения может быть осуществлен независимо от любых других аспектов изобретения, и что два или более из этих аспектов могут быть объединены различными способами. Описанные здесь методики могут быть реализованы в аппаратном оборудовании, программном обеспечении, встроенном программном обеспечении или любой их комбинации. Если методики реализованы в аппаратном оборудовании, они могут быть осуществлены с использованием цифрового оборудования, аналогового оборудования или их комбинации. Если методики реализованы в программном обеспечении, они могут быть осуществлены, по меньшей мере частично, посредством компьютерного программного продукта, который включает в себя машиночитаемый носитель, на котором хранятся одна или более команд или коды.
В качестве примера, но не ограничения, такие машиночитаемые носители могут содержать оперативное запоминающее устройство (ОЗУ; RAM), такое как синхронное динамическое оперативное запоминающее устройство (SDRAM), постоянное запоминающее устройство (ПЗУ; ROM), энергонезависимое оперативное запоминающее устройство (NVRAM), электрически стираемое программируемое постоянное запоминающее устройство (ЭСППЗУ; EEPROM), стираемое программируемое постоянное запоминающее устройство (СППЗУ; EPROM), флэш-память, компакт-диск, предназначенный только для чтения (CD-ROM), или другое запоминающее устройство на оптическом диске, запоминающее устройство на магнитном диске или другие магнитные запоминающие устройства, или любую другую материальную передающую среду, которая может использоваться для переноса или хранения желаемого программного кода в виде команд или структур данных, и к которой можно получить доступ посредством компьютера.
Команды или код, соответствующие машиночитаемому носителю компьютерного программного продукта, могут исполняться компьютером, например, одним или более процессорами, такими как один или более процессоров цифровых сигналов (DSP), процессоров общего назначения, специализированных интегральных схем (ASIC), программируемых вентильных матриц (FPGA) или других эквивалентов интегрированных или дискретных логических схем.
Были описаны несколько аспектов и примеров. Однако для этих примеров возможны различные модификации, и представленные здесь принципы могут быть также применены к другим аспектам. Эти и другие аспекты находятся в объеме следующей формулы изобретения.