СИСТЕМА ДИСПЕТЧЕРСКОГО КОНТРОЛЯ И МОНИТОРИНГА ЖЕЛЕЗНОДОРОЖНОГО ТРАНСПОРТА

Полезная модель относится к области обеспечения безопасности на железнодорожном транспорте и касается надежности работы вычислительных систем диспетчерского контроля и мониторинга железнодорожной инфраструктуры.
Известен мобильный диагностический комплекс автоматизированной оценки состояния объектов железнодорожной инфраструктуры (патент РФ №91321, МПК В61К 9/00, публикация 2010 г.), предназначенный для диагностики, анализа и прогнозирования состояния таких объектов железнодорожной инфраструктуры как рельсы, шпалы, контактные провода, мосты, туннели и др. Техническое устройство отражает состояние геометрии рельсового пути, износа рельсов, контроль дефектов рельсов, условия эксплуатации - скорости передвижения поездов и других рельсовых транспортных средств, динамические нагрузки, нагрузки на оси колес и т.д., а также характеристики дорожных схем, расположение поворотов, кривых и прямых участков рельсового пути, местонахождение откосов и пр.
Высокоскоростное движение поездов ставит жесткие требования по обеспечению надежности работы вычислительных систем диспетчерского контроля и мониторинга параметров технического состояния элементов железнодорожной автоматики.
Для обеспечения надежности работы вычислительных систем диспетчерского контроля и мониторинга железнодорожного транспорта используются различные микропроцессорные системы железнодорожной автоматики (СЖАТ), создание которых тесно связано с задачей их контроля в процессе функционирования. Известны различные способы контроля микропроцессорных систем железнодорожной автоматики, в основу которых положена избыточность - параметрическая, аппаратная, программная, информационная, временная. Например, введение аппаратной избыточности (дублирование, троирование и т.д.). Так ряд систем железнодорожной автоматики (такая как система МПЦ-И) реализована как двухканальная или трехканальная (работающая по принципу «2 из 3») структура с умеренными связями (два или три одинаковых контроллера с одинаковым программным обеспечением).
В большинстве современных разработок требуемый уровень надежности достигается путем резервирования аппаратных и программных средств, организации внутрипроцессорного и межпроцессорного контроля и безопасного поведения при отказах. Используемые методы резервирования и контроля должны обеспечивать: независимость отказов в однотипных элементах избыточных структур, защиту системы от сбоев и отказов, исключение возможности накопление отказов, контроль правильности функционирования программного обеспечения. При этом эффективность мероприятий определяется в основном интенсивностью потоков отказов элементов, длительностью периода диагностирования, глубиной контроля, а также достоверностью работы контрольных средств.
Известна одноканальная структура контроля, в которой микропроцессорное устройство работает по заданному спецификацией алгоритму. Схема контроля осуществляет проверку всех выходных сигналов и по принятому критерию их корректности устанавливает появления ложного значения, переключая в этом случае систему в защитное состояние. Примерами служат:
- одноканальный микропроцессорный (МП) блок VPI американской фирмы GRS;
- во Франции была осуществлена разработка МП модуля SAGEM со специализированным набором программных команд (OPELEM);
- в Италии в основе системы ASCV процедура обеспечения требований безопасности была возложена на внешний аппаратный модуль (динамический контроллер CKDYN), осуществляющего проверку принадлежности разрешенному кодовому вектору и перевод выходов в случае ошибки в безопасное состояние.
Однако подобным архитектурам присущи следующие недостатки:
большое время обнаружения отказа вследствие последовательности процедур диагностики, накопление неисправностей, сложность диагностирования программных сбоев. К недостаткам программного резервирования можно отнести трудность обеспечения независимости отказов в различных каналах обработки данных, поскольку они функционируют на одних и тех же аппаратных средствах.
Известен другой подход к организации контроля, основанный на использовании двухканальной структуры. Примерами такого построения являются:
- разработанный фирмой Siemens (Германия) безопасный блок SIMIS. Он содержит два идентичных МП с общим тактовым генератором и одинаковым ПО. Безопасность блока основана на непрерывном контроле совпадения результатов обработки информации в шинах данных адресов и управления аппаратурным компаратором (SICOMP), осуществляющим перезапуск или выключение всего блока при расхождении сравниваемых данных;
- австрийский вариант двухканальной системы носит название Electra. В данной системе действуют два независимых канала, как аппаратных, так и программных, функционирование которых выполняется в отдельном безопасном канале и по его результатам выполняется команда управления.
- фирма ADTranz в своих разработках системы Ebilock использует подход, основанный на диверситетном программировании.
Известна микропроцессорная система обеспечения безопасности, применяемая в области железнодорожного транспорта для контроля и управления исполнительными механизмами по данным, поступающим от датчиков, содержащая по меньшей мере два соединенных параллельно микропроцессора, выполняющих одну и ту же прикладную программу, на входы которых поступают предварительно кодируемые данные от датчиков и выходные данные которых повторно считываются в режиме обеспечения надежности, затем сравниваются с входными данными, и третий микропроцессор сравнения, называемый голосующим процессором, служащий для сравнения с помощью программного обеспечения, в режиме обеспечения надежности, кодированных характеристических результатов обоих микропроцессоров прикладных программ и управления, в зависимости от результатов сравнения, динамическим контроллером, санкционирующим передачу выходных данных на исполнительные механизмы (заявка 94013455, B61L 23/14, публикация 1996 г.).
Известной системе присущи следующие недостатки:
- сложность коммутаций и перерыв в работе системы на выходе из строя одного из комплектов;
- трудоемкость создания программного обеспечения с множеством контрольных точек;
- жесткая синхронизация работы по корреляции результатов в контрольных точках.
Ряд недостатков был исключен, например, в системе SMILE (Япония), где при построении системы использовалось тройное резервирование с жесткой синхронизацией. Подобный мажоритарный принцип был использован и в системе SSI (Великобритания), но при этом использовалась мягкая синхронизация в идентичных каналах.
Однако необходимость в синхронизации, которую трудоемко осуществлять между множествами вычислительных каналов, высокая избыточность, трудоемкость построения решающих устройств и устройств сопряжения, сложность определения одинаковых ошибок - все эти недостатки присущи известной системе.
В реальной эксплуатации находится достаточно большое количество микропроцессорных систем железнодорожной автоматики, достоверность работы которых базируется на высоких показателях безотказности средств вычислительной техники. Анализ работы этих систем показывает, что в процессе работы в них периодически возникают сбои (например, из-за магнитных помех) или отказы технических средств.
Поскольку эти системы представляют законченный и отлаженный аппаратно-программный модуль, то вносить в них изменения на аппаратно-программном уровне становиться проблематично. Поэтому оснащение таких систем средствами контроля с минимальным вмешательством в программные и аппаратные части системы становиться весьма актуально.
Задачей, на решение которой направлена предлагаемая полезная модель, является расширение функциональных возможностей системы диспетчерского контроля и мониторинга железнодорожного транспорта, повышение надежности и отказоустойчивости работы системы.
Технический результат заключается в получении системы диспетчерского контроля и мониторинга железнодорожного транспорта, обладающей высоконадежной вычислительной системой, обеспечивающей контроль как новых, так и эксплуатируемых вычислительных систем железнодорожной автоматики.
Поставленная техническая задача решается тем, что система диспетчерского контроля и мониторинга железнодорожного транспорта, реализуемая по иерархическому многоуровневому принципу, включает средства сбора и передачи информации, содержащие датчики параметров технического состояния элементов железнодорожной автоматики и микропроцессорное устройство для первичного аналого-цифрового преобразования информации с датчиков. Средства сбора и передачи информации подключены посредством проводной и/или беспроводной связи к базовым станциям системы диспетчерского контроля и мониторинга, содержащим микропроцессорные устройства логической обработки данных с датчиков средств сбора и передачи информации.
Базовые станции подключены посредством проводной связи к серверам хранения, обработки и анализа полученной информации вычислительной системы диспетчерского, контроля и мониторинга, которая содержит, по крайней мере, одно микропроцессорное устройство для аналого-цифровой обработки получаемой информации об измеряемых и/или контролируемых параметрах технического состояния элементов железнодорожной автоматики. В качестве микропроцессорного устройства вычислительной системы использован многоядерный микропроцессор, обладающий встроенной аппаратной избыточностью собственной архитектуры и возможностью выполнения программного алгоритма методом повторного счета с кодированием промежуточных результатов вычислений.
Многоядерные микропроцессоры, структуры которых построены по принципам блоков (кластеров) однотипных ядер на одном кристалле, позволяют повысить производительность вычислительной системы, а также позволяют повысить надежность работы прикладного программного обеспечения (сервисов), выполняемых при ее эксплуатации.
Основа всех методов обеспечения отказоустойчивости систем - введения избыточности.
Для новой структуры микропроцессорного устройства, основывающейся на многоядерности, наиболее предпочтительно для решения задачи обеспечения отказоустойчивости сочетание нескольких видов избыточности.
Предложенное техническое решение основано на использовании избыточности собственной архитектуры микропроцессорных систем, причем как программной, так и аппаратной части, и не требует изменения самих устройств железнодорожной автоматики.
Сущность заявляемого технического решения поясняется чертежами, где на фиг.1 представлена структура системы диспетчерского контроля и мониторинга железнодорожного транспорта; на фиг.2 представлена схема многоядерной архитектуры микропроцессора; на фиг.3 представлена схема контроля с использованием многоядерной архитектуры микропроцессора;
на фиг.4 представлена схема информационных потоков с использованием многоядерной архитектуры микропроцессора.
Система диспетчерского контроля и мониторинга железнодорожного транспорта реализуется по иерархическому многоуровневому принципу и включает в себя средства сбора и передачи информации 1, содержащие датчики параметров технического состояния элементов железнодорожной автоматики и микропроцессорное устройство для первичного аналого-цифрового преобразования информации с датчиков. Средства сбора и передачи информации 1 соединены посредством проводной и/или беспроводной связи к базовым станциям 2 системы диспетчерского контроля и мониторинга, которые содержат микропроцессорные устройства логической обработки данных с датчиков средств сбора и передачи информации.
Базовые станции 2 подключены посредством проводной связи к серверам хранения, обработки и анализа полученной информации вычислительной системы 3, которая содержит микропроцессорное устройство для аналого-цифровой обработки получаемой информации об измеряемых и/или контролируемых параметрах технического состояния элементов железнодорожной автоматики.
В качестве микропроцессорного устройства вычислительной системы 3 использован многоядерный микропроцессор, обладающий встроенной аппаратной избыточностью собственной архитектуры и возможностью выполнения программного алгоритма методом повторного счета с кодированием промежуточных результатов вычислений.
Вычислительная система сообщена посредством проводной и/или беспроводной связи к удаленным пользователям 4 системы диспетчерского контроля и мониторинга железнодорожного транспорта.
Многоядерная вычислительная система предполагает возможность независимых вычислений на каждом из ядер. Данная организация наиболее подходит для внесения временной избыточности с целью повышения отказоустойчивости. Одним из вариантов ее внесения может служить метод повторного счета. Производительность таких систем крайне высока, поэтому введение задачи параллельного выполнения вычислений одной и той же операции на физически разных ядрах оправдано и не несет существенного падения производительности.
Поскольку многоядерность можно рассматривать как аппаратную избыточность, то в совокупности с программным обеспечением, построенным определенным образом, можно организовать параллельную выполнение рабочих программ. Такой подход позволяет не изменять существующие программы реальных систем управления, а организовать их синхронное и синфазное выполнение на многоядерном процессоре, создавая параллельные потоки, и осуществлять лишь сравнение результатов выполнения вычислений. Предлагаемый подход позволяет отказаться от трудоемкой задачи N - версионного программирования для решения задачи надежности.
Например, два ядра решают задачи параллельности выполнения рабочих алгоритмов, а третье ядро (или логически объединенные несколько ядер в случае более трех ядер на кристалле процессора) осуществляет сравнение полученных результатов (конечных или промежуточных). Однако реализация данной задачи зависит еще и от программного обеспечения, под управлением которого осуществляется работа с аппаратными ресурсами вычислительной системы.
Многоядерная архитектура вычислительной системы, показанная на фиг.2 демонстрирует взаимодействие между всеми уровнями памяти (L1, L2, L3), блоками интерфейса ввода/вывода и интерфейсом системной шины. Все операции происходят на каждом из комплектов ВС независимо.
На одном кристалле расположено несколько ядер вычислительной системы, память для каждого из ядер используется как независимый блок (однако физически она одна), также как и отдельный комплект периферийных интерфейсных шин FSB на каждый комплект (интерфейс ввода-вывода на чипсет). Разделение области памяти осуществляется на уровне адресного пространства (регистровый уровень). Чипсет системной платы позволяет объединить расположенные на кристалле независимые вычислительные средства (интерфейсные сигналы) в единую систему. Чипсет обеспечивает «мосты» (туннели) между МП и другими типами шин, а также обеспечивает какое-то количество интегрированных контроллеров. Одно из преимуществ такой реализации заключается в том, что блоки памяти, блоки ввода-вывода могут быть задействованы в нужном количестве по мере необходимости. Под общим полем блока понимается равнодоступность устройств. Так, общее поле памяти означает, что все модули ОП доступны всем процессорам и каналам ввода-вывода (или всем периферийным устройствам в случае наличия общего интерфейса).
Рассмотрим, как реализовано диагностирование с использованием многоядерной архитектуры микропроцессора (МАП).
Для практического исполнения диагностирования с использованием МАП необходим микропроцессор, поддерживающий 3-х и более ядерную архитектуру. На ВС устанавливается программное обеспечение работающее в операционной системе (ОС) Unix, Linux (так как прикладное использование в основном связано с ОС жесткого реального времени), а также программу, позволяющую производить многократный запуск исполняемой программы, хранящейся в адресном пространстве жесткого диска, перенаправляя ее исполнение на каждое из ядер процессора индивидуально. Такими возможностями обладает, например: QNX вер. 6;
Linux Suse 10.
При реализации кода (операции вычисления в ядре) исполняемой программы необходимо отметить, что исполняемые копии тестовой программы независимы, копии генерируются в программном обеспечении одновременно, а значения и команды, поступающие на вход ВС выполняются синхронно и синфазно, причем данные поступают из вне через порт на чипсете и кодируются кодом с контролем на четность. При этом одна и та же программа выполняется на каждом из блоков вычислительной системы одновременно или со сдвигом во времени. Тем самым происходит имитация метода двойного счета, вносится (временная избыточность). Результаты выполнения исполняемой программы на каждом из ядер микропроцессора формируют кодовый вектор. Это необходимо для защиты полученных результатов от искажений при прохождении их через общие аппаратные узлы МАП (фиг.4).
Полученный вектор анализирует программа (реализующая вычисления на третьем ядре или совокупности ядер), позволяющая проверять принадлежность полученных результатов, например коду с постоянным весом (для данного примера код с постоянным весом «I из 4» на фиг.3).
Программа проверки реализована как самопроверяемый автомат. Это позволяет получать на выходе парафазный сигнал контроля кодового вектора. Результаты проверки выводятся на устройство контроля (возможно внешнее через порт на чипсете, так же как и ранее входные значения также кодируются) или записываются в общую память машины. Результатом работы программы сравнения является наличие или отсутствие сигнала об ошибке. Контроль ошибки производится блочно. При наличии сообщения об ошибке блоки программы блокируются или, в случае не существенных ошибок, выводится сообщение об ошибке или производится повторный запуск исполняемой программы.
Предложенное техническое решение позволяет создать систему диспетчерского контроля и мониторинга железнодорожного транспорта, обладающую высоконадежной вычислительной системой, обеспечивающей контроль как новых, так и эксплуатируемых вычислительных систем железнодорожной автоматики.