Согласование уровней на высокой частоте

Имеется микросхема с параллельной двунаправленной 8-битной шиной, работающей на частоте 60 МГц (конкретно - микросхема физического уровня USB с интерфейсом ULPI). Нужно с ней работать с FPGA Ottira Cyclone VI. Проблема в том, что напряжение ввода-вывода для этой микросхемы - 1.8 вольта, а на имеющейся плате с FPGA входы VDDIO всех банков ввода-вывода разведены на стабилизатор 3.3В. Как следствие, FPGA может использовать только это напряжение ввода-вывода. Конечно, можно заказать отдельно ПЛИС, сделать свою плату с ней, однако это займёт много времени. А значит нужно подумать о согласовании уровней.

В голову приходит схема с резистивным делителем. Допустим, взять 1.2 кОм и 1 кОм. В таком случае, если ПЛИС подаст свои 3.3В, то они поделятся и получится 1.8. То что нужно. А если USB PHY подаст 1.8В, то они просто пройдут через резистор 1 кОм в ПЛИС без изменения (ну разве что линия данных будет ещё притянута к земле через резистор 1.2 кОм, но тока ножек должно хватить). Вопрос в том, что будет с этим делителем на частоте 60 МГц. Насколько я понимаю, на таких частотах уже будет вовсю проявлятся скин-эффект и влияние индуктивностей проводников. Заработает ли такая схема? Какие номиналы резисторов следует использовать (подойдёт мой вариант 1 и 1.2 кОм или нужно побольше/поменьше)? Общее расстояние от ножки одной микросхемы до соответсвующей ножки другой с учётом длины проводников не превышает 10 см.