Функциональный преобразователь
FUNCTIONAL CONVERTER

Изобретение относится к цифровой вычислительной технике и может найти применение для аппаратной реализации преобразователя.
Известен функциональный преобразователь (авт.св. №591861 СССР, 1976 г.), содержащий сумматоры-вычитатели, регистры, блок анализа и блок управления.
Его недостатком являются ограниченные функциональные возможности, так как он предназначен для вычисления только двух функций.
,
Наиболее близким к заявляемому является функциональный преобразователь (авт.св. 960807 СССР, 1982 г.), содержащий пять (от первого до пятого) сумматоров-вычитателей, первый и второй регистры, блок анализа, блок управления, блок дополнения, два информационных входа Xи Yчетыре выхода (по числу реализуемых функций). Выход первого сумматора-вычитателя соединен с входом блока анализа, первый выход которого подключен к входу блока управления. Первый выход блока управления соединен с первыми входами всех сумматоров-вычитателей, а второй выход - с первыми входами обоих регистров. Выход первого регистра соединен с третьим входом первого сумматора-вычитателя, выход второго регистра - с третьими входами второго, третьего и четвертого сумматоров-вычитателей. Вторые входы четвертого и пятого сумматора-вычитателя соединены с выходом блока дополнения, вход которого связан со входом X. Входы Xи Y, кроме того, связаны со вторыми входами первого и второго регистров и со вторыми входами первого, второго, третьего и суммматора-вычитателя соответственно.
у
х,
Его недостатком является также ограниченный круг реализуемых функций. Из четырех - одна тривиальная , которая после преобразования равна = -а вторая  известная ранее , взятая с отрицательным знаком.
Задача изобретения - расширение класса реализуемых функций.
X, Y, S, W
Технический результат - возможность реализации дополнительных функции  и , где - аргументы этих функции, без увеличения аппаратуры и при неснижении точности и быстродействия преобразователя.
-
Технический результат достигается за счет того, что дополнительно включается третий Sи четвертый Wинформационные входы, а также третий регистр, причем первый Xинформационный вход связан с входом первого регистра и со вторым входом пятого сумматора-вычитателя, третий информационный вход Sсо вторыми входами второго и третьего сумматора-вычитателя, четвертый Wинформационный вход связан с входом второго регистра, второй Yинформационный вход связан с входом третьего регистра и со вторым входом первого сумматора-вычитателя, кроме того, второй выход блока управления связан со вторым входом третьего регистра, а выход третьего регистра - с третьими входами четвертого и пятого сумматоров-вычитателей.
Введение дополнительно двух информационных входов, замена блока дополнения на регистр и их связей с остальными блоками преобразователя позволили расширить класс решаемых задач.
Это является новым техническим решением в области цифровых вычислений, поскольку результаты проведенного авторами анализа аналогов и прототипа не позволили выявить признаки, тождественные всем существенным признакам данного изобретения.
Предложенный функциональный преобразователь промышленно применим, поскольку его техническая реализация возможна с использованием типовых элементов микроэлектронной техники (интегральных логических схем).
На фиг. представлена структурная схема функционального преобразователя. Он содержит пять (от первого до пятого) сумматоров-вычитателей 1, 2, 3, 4, 5, первый и второй и третий регистры 6, 7, 8, блок анализа 9, блок управления 10, четыре информационных входа 11(Х), 12(Y), 13(S), 14(W) и столько же выходов 15, 16, 17, 18. Кроме того есть еще вход запуска 19 всего преобразователя в работу.
Вычисление функций в данном функциональном преобразователе основано на одновременном решении системы разностно-итерационных соотношений (алгоритм вычисления) в итерационном процессе.
i
n
где =0, 1, …, n-1 - номер итерации, - число двоичных разрядов аргументов.
n+m
т=[log
n]
-
Y
U
Y
Y
>
q
х⋅
у⋅
2
int
I
i
i
i
i
-
i
-
i
Рекуррентные соотношения предложенного алгоритма обладают групповыми свойствами и вычисляются одновременно в одном итерационном цикле, причем каждое соотношение может вычисляться либо за один такт, либо за  тактов, где число дополнительных защитных разрядов регистров и сумматоров-вычитателей для компенсации погрешности от усечения чисел при их сдвиге. Соотношение  реализуется в сумматоре-вычитателе 1, соотношение - в сумматоре-вычитателе 2, соотношение (4) - в сумматоре-вычитателе 3 выход 16, соотношение (5) - в сумматоре-вычитателе 4 выход 17, соотношение (6) - в сумматоре-вычитателе 5 выход 18. Логическое уравнение > (<)0 решается в блоке 9 анализа, где формируются сигналы 0 (первый выход) <0 (второй выход). Величины 2и 2получаются на выходах регистров 6 и 8 соответственно после окончания итерации, причем перед первой итерацией сдвиг не производится.
Вычисление указанных функций в данном функциональном преобразователе осуществляется следующим образом.
X,
Y.
W,
S
Первоначально в регистр 6, в сумматоры-вычитатели 4 и 5 заносится код аргумента а в регистр 8 и в сумматор-вычитатель 1 заносится код аргумента Кроме того, в регистр 7 заносится аргумент а аргумент заносится в сумматоры-вычитатели 2 и 3. По стартовому сигналу с входа 19 включается блок 10 управления и на первом и втором выходах появляется последовательности тактовых импульсов для продвижения содержимых регистров 6, 7 и 8 на соответствующие входы сумматоров-вычитателей 1-5 и для продвижения информации в последних.
q
=
q
=
i
i
При +1 в сумматорах-вычитателях 1, 3 и 5 выполняется вычитание, а в сумматорах-вычитателях 2 и 4 - сложение. При -1 режим работы меняется на обратный.
После выполнения определенного числа итераций при равенстве нулю содержания сумматора-вычитателя 1 процесс вычисления закончен. При этом в сумматоре-вычитателе 4 содержится значение функции , в сумматоре-вычитателе 5 - значение функции , в сумматоре-вычитателе 2 - значение функции , а в сумматоре-вычитателе 3 - значение функции .
Максимальное время вычисления четырех функций для параллельного решения каждого соотношения алгоритма не увеличивается по сравнению с прототипом.
n
В общем случае погрешность вычисления указанных функций определяется длиной разрядной сетки регистров и сумматоров-вычитателей, и в случае использования дополнительных разрядов m всегда меньше единицы последнего младшего разряда , то есть не увеличивается в сравнении с прототипом. Использование вместо блока дополнения третьего регистра не приводит к увеличению аппаратных затрат при осуществлении изобретения.