ЛОГИЧЕСКИЙ МОДУЛЬ
LOGIC MODULE

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
1
2
n-1
n
Известны логические модули (патент РФ 2248034, кл. G06F 7/38, 2005 г.; патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые реализуют любую из простых симметричных булевых функций τ, τ, τ, τ, зависящих от n аргументов - входных двоичных сигналов, при n=4.
1
2
n-1
n
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ, τ, τ, τ при n=7.
1
2
n-1
n
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2393528, кл. G06F 7/57, 2010 г.), который содержит четыре мажоритарных элемента и реализует любую из простых симметричных булевых функций τ,τ, τ, τ, зависящих от n аргументов - входных двоичных сигналов, при n=4.
1
2
n-1
n
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ, τ, τ, τ при n=7.
1
2
n-1
n
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ, τ, τ, τ, зависящих от n аргументов - входных двоичных сигналов, при n=7.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем четыре мажоритарных элемента, которые имеют по три входа, первый вход третьего мажоритарного элемента и первый вход первого мажоритарного элемента, подключенного выходом к второму входу второго мажоритарного элемента, первый вход четвертого мажоритарного элемента соединены соответственно с вторым и первым настроечными входами логического модуля, особенность заключается в том, что в него дополнительно введены шесть аналогичных упомянутым мажоритарных элементов, второй и третий входы j-го  второй и третий входы k-го  мажоритарных элементов соединены соответственно с выходами (j-1)-го и (j+2)-го, (k+2)-го и (k+4)-го мажоритарных элементов, а выход четвертого и второй вход девятого мажоритарных элементов подключены соответственно к выходу и третьему настроечному входу логического модуля, первый настроечный вход которого соединен с первыми входами второго, пятого, шестого, седьмого и девятого мажоритарных элементов.
На чертеже представлена схема предлагаемого логического модуля.
1
10
2
j
k
1
j-1
j+2
k+2
k+4
4
3
9
1
2
4
5
6
7
9
Логический модуль содержит мажоритарные элементы 1, …, 1, которые имеют по три входа, причем второй вход элемента 1, второй и третий входы элемента 1 второй и третий входы элемента 1 соединены соответственно с выходами элементов 1, 1 и 1, 1 и 1, а выход элемента 1 и первый вход элемента 1, второй вход элемента 1 подключены соответственно к выходу и второму, третьему настроечным входам логического модуля, первый настроечный вход которого соединен с первыми входами элементов 1, 1, 1, 1, 1, 1, 1.
1
2
3
1
8
1
8
2
8
7
10
7
10
9
10
1
2
3
4
5
6
1
6
i
4
1
2
1
2
2
1
2
1
3
2
1
2
2
1
2
3
Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, второй, третий настроечные входы подаются соответственно необходимые двоичные сигналы ƒ, ƒ, ƒ ∈ {0,1}. На второй вход элемента 1, первый вход элемента 1; третий вход элемента 1, второй вход элемента 1; третьи входы элементов 1, 1; второй вход элемента 1, первый вход элемента 1; третий вход элемента 1, второй вход элемента 1; третьи входы элементов 1, 1 подаются соответственно двоичные сигналы x; х; х; х; х; х (x, …, х ∈ {0,1}). На выходе элемента 1 имеем  где  есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 1 определяется выражением Z=ƒ(ƒy∨ƒy∨yy)∨ƒy∨(ƒy∨ƒy∨yy)y, в котором
1
1
1
1
1
2
1
2
1
3
1
1
1
2
1
2
3
y=ƒ(ƒx∨ƒx∨xx)∨ƒx∨(ƒx∨ƒx∨xx)x;
2
1
1
4
1
5
4
5
1
1
3
1
6
3
6
y=ƒ(ƒx∨ƒx∨xx)∨ƒ(ƒƒ∨ƒx∨ƒx)∨
1
4
1
5
4
5
1
3
1
6
3
6
∨(ƒx∨ƒx∨xx)(ƒƒ∨ƒx∨ƒx);
3
1
1
2
1
3
2
3
1
4
5
4
6
5
6
y=ƒ(xx∨xx∨xx)∨ƒ(xx∨xx∨xx)∨
1
2
1
3
2
3
4
5
4
6
5
6
∨(xx∨xx∨xx)(xx∨xx∨xx).
Таким образом, на выходе предлагаемого логического модуля получим
1
2
6
7
1
7
где τ, τ, τ, τ есть простые симметричные булевы функции семи аргументов x, …, x (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).
1
2
n-1
n
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует любую из простых симметричных булевых функций τ, τ, τ, τ, зависящих от n аргументов - входных двоичных сигналов, при n=7.