СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНЫХ СХЕМ

Способ изготовления интегральных схем, включающий нанесение на полупроводниковую подложку со сформированными активными областями первого слоя кремния, слоя силицида тугоплавкого металла, второго слоя кремния, формирование рисунка элементов металлизации, формирование пассивирующего покрытия высокотемпературным отжигом в среде кислорода, отличающийся тем, что, с целью улучшения электрофизических характеристик и упрощения способа за счет формирования рисунка элементов металлизации и пассивирующего покрытия в едином технологическом цикле, второй слой кремния наносят толщиной от 100 до 150 нм, затем проводят травление этого слоя в соответствии с рисунком элементов металлизации, после чего формируют рисунок элементов металлизации и пассивирующее покрытие отжигом при температуре от 1223 до 1323 K в течение от 120 до 180 мин.