СИСТЕМА СИНХРОНИЗАЦИИ ПО ИНТЕРВАЛАМ ОРТОГОНАЛЬНОСТИ ФУНКЦИЙ УОЛША ДЛЯ СИСТЕМЫ ПЕРЕДАЧИ ИНФОРМАЦИИ С КОДОВЫМ РАЗДЕЛЕНИЕМ КАНАЛОВ

Предлагаемая полезная модель относится к технике цифровой связи и предназначена для использования в передающем и приемном устройствах системы передачи информации с кодовым разделением абонентских каналов (далее по тексту - CDMA), в которой переносчиками канальных (абонентских) сигналов являются сигналы, изменяющиеся во времени по законам ортогональных функций Уолша.
Все канальные переносчики в такой системе, кроме нулевого (по Уолшу), который не подвергается модуляции и его относительная величина постоянно равна 1, модулируются по амплитуде равновероятными информационными символами «1» (в этом случае соответствующий канальный переносчик присутствует в групповом сигнале) или «0» (в этом случае соответствующий канальный переносчик в групповом сигнале отсутствует).
n
Групповой сигнал системы CDMA представляет собой алгебраическую сумму модулированных канальных переносчиков. Общее число N канальных переносчиков является степенью числа 2, например, N=2=8; 16; 32, ..., где n - положительное целое число.
о
o
Интервал ортогональности Т содержит N положительных и отрицательных импульсов - «чипов», каждый из которых расположен в своем «чиповом» временном интервале T/n.
В системах CDMA известны следующие системы, устройства и способы поиска и установки состояния синхронизма по интервалам ортогональности:
1. Системы и способы синхронизации, использующие расчет и оценку корреляции в месте приема группового сигнала.
1.1 Система и способ, основанные на оценке корреляции входной последовательности чипов с эталонной последовательностью, осуществляемой на приемной стороне. Осуществление синхронизации по этому алгоритму заключается в следующем: формируют с помощью блока выборки соответствующие последовательности входных импульсов (подинтервальные группы) попарно и по столбцам, подают их на сумматор, затем, используя коррелятор, определяют корреляцию текущей последовательности чипов и эталонной, причем вместо
корреляции со всей эталонной последовательностью, с помощью решающего устройства оценивают корреляцию только с суммированными подинтервальными группами, которые существенно короче. В самом простом случае может быть сформирована только единственная суммированная подинтервальная группа, которая охватывает все подинтервалы. Если из-за низкого отношения сигнал-шум это невозможно, то с помощью блока выборки формируют множество суммированных подинтервальных групп, с использованием части различных подинтервалов. В случае, когда результат корреляции не определен, повторно оценивают с помощью решающего устройства корреляцию наблюдаемой суммированной подинтервальной группы, также используя для этого коррелятор. После повторной оценки проверяют только несколько предположений с известным сдвигом по времени (см. патент США №2002080761, МПК: Н04В 7/216; H04J 3/06, опубликованный 27.06.2002).
1.2 Система и способ, основанные на оценке с помощью коррелятора корреляции между принятой и задержанной в линии обратной связи последовательностями чипов. Результат вычисления оценок коррелятора дает ошибку, которая поступает для сравнения с пороговым значением на вход компаратора. Согласно результату сравнения устанавливают необходимый временной сдвиг для установки истинного состояния синхронизма (см. патент Финляндии №0726658, МПК: Н04В 1/707; Н04J 3/06, опубликованный 14.08.1996).
Однако использование описанных в п.п.1.1 и 1.2 систем и способов, основанных на оценке корреляции, приводит к большому времени поиска и вхождения в синхронизм и усложнению приемного оборудования.
2. Известны также системы и методы поиска синхронизации, основанные на сравнении полученной в приемной части последовательности данных с эталонной последовательностью, которая хранится на приемной стороне в запоминающем устройстве.
2.1. Система и способ, в котором сопоставляют каждую принятую последовательность кода синхронизации с соответствующей эталонной последовательностью, хранящейся в блоке памяти устройства синхронизации на приемной стороне системы CDMA. Принимаемые последовательности кода синхронизации, соответствующие 64 кодовым группам, определенным в системах CDMA, соответствуют 64 эталонным последовательностям. Реальную последовательность сравнивают, используя коррелятор и сумматор, с 64 эталонными последовательностями и определяют одну или две группы кода-кандидата, которые используют для базовой станции. Чтобы определить заданную кодовую группу и границу фрейма, сравнивают последовательный код синхронизации, переданный базовой станцией со
всеми кодами-кандидатами комбинаций данного кода, используя для этого сдвиговый регистр и компаратор (см. патент США №2002064211, МПК: Н04К 1/00, опубликованный 30.05.2002).
2.2. Система и способ, заключающийся в том, что в блок памяти устройства синхронизации на приемной стороне системы CDMA записаны образцы чипов, которые представляют собой амплитуды последовательностей чипов с промежутками, меньшими, чем чиповые интервалы. Синхронизацию осуществляют путем поиска и сравнения набора образцов чипов и поступающей через буферный согласующий каскад последовательности данных, что реализуется следующими блоками: двумя регистрами, один из которых предназначен для хранения последовательности записанной из блока памяти, а второй для хранения поступающей входной последовательности чипов перемножителями разрядов регистров, сумматором и компаратором, при этом выход буферного согласующего каскада соединен с входом первого регистра, выходы данного регистра соединены с соответствующими входами перемножителей, выход блока памяти соединен с входом второго регистра, выходы которого соединены с соответствующими входами перемножителей, а выходы перемножителей соединены с входами сумматора, выход сумматора для сравнения соединен со входом компаратора. Если набор образцов чипов, записанных в регистр из блока памяти, и поступающая последовательность данных соответствуют друг другу, то полученные образцы чипов являются синхронизирующей последовательностью. В противном случае считывают из блока памяти следующий набор образцов чипов и проводят сравнение следующего набора и поступающей последовательности данных (см. патент США №6373881, МПК: H04L 27/30, опубликованный 16.04.2002).
Однако при использовании описанных в п.п.2.1 и 2.2 систем и способов поиска состояния синхронизма необходимо иметь быстродействующее запоминающее устройство большой емкости для хранения множества комбинаций возможных кодов, что приводит к усложнению приемного оборудования системы и увеличению времени вхождения в синхронизм.
3. Известны также системы поиска синхронизма, основанные на использовании статистических свойств группового сигнала системы CDMA.
3.1. Система, в основе которой лежит анализ группового сигнала Уолша на приемной стороне. Поиск синхронизма осуществляют путем сравнения полученного чипа группового сигнала с пороговым значением N/2 и по результатам сравнения принимается решение о синхронизации, что реализуется следующими блоками: буферным согласующим каскадом, выделителем тактовой частоты, ключевым
блоком, запоминающим устройством, компаратором, предназначенными для сравнения чипа группового сигнала с пороговым значением N/2, коммутатором, предназначенным для подключения к устройству проверки истинности синхронизма, делителем частоты и двумя блоками запрета, при этом выход буферного согласующего каскада соединен с входом выделителя тактовой частоты и формирователя тактовых импульсов, с первым входом коммутатора, а также с входом ключевого блока, выход ключевого блока соединен с входом запоминающего устройства, выход которого соединен с одним из входов компаратора, на другой вход которого поступает сигнал постоянной величины, равной N/2, выход компаратора соединен со вторым входом коммутатора, первый и второй выходы коммутатора являются выходами устройства синхронизации для подключения к устройству проверки истинности найденного синхронизма, а третий вход коммутатора является входом устройства синхронизации для подключения к устройству проверки истинности найденного синхронизма, третий выход коммутатора соединен с запрещающим входом первого блока запрета, выход которого соединен с запрещающим входом второго блока запрета, выход выделителя тактовой частоты-формирователя тактовых импульсов соединен с информационным входом второго блока запрета, а его выход связан с входом делителя частоты. Выход делителя частоты соединен с информационным входом первого блока запрета и разрешающим входом ключевого блока и является выходом устройства синхронизации для подключения к декодеру.
Если значение чипа группового сигнала превышает пороговое значение N/2, то на выходе делителя частоты формируется периодическая маркерная последовательность синхронизирующих импульсов, которая синхронизирована по интервалам ортогональности входного группового сигнала. В противном случае, следующий по времени чип группового сигнала сравнивается с пороговым значением N/2. Процесс сравнения чипов группового сигнала длится до тех пор, пока не будет найден синхронизм (см. заявку на полезную модель №2006140722/22, решение о выдаче патента РФ от 18.12.2006, МПК: Н04В 7/00, H04J 13/00).
Однако при использовании описанной в п.3.1 системы поиска состояния синхронизма время поиска синхронизма зависит от вероятностей появления «1» и «0» в информационном сигнале и поэтому может быть большим при малой насыщенности информационного сигнала «единицами».
Данная система выбрана за прототип.
Задачей предлагаемой полезной модели является уменьшение времени вхождения в синхронизм при одновременном обеспечении
независимости работы устройства от статистической структуры информационного сигнала, то есть от вероятности появления «1» и «0» в его составе, упрощении устройства за счет отказа от использования запоминающих устройств большой емкости и уменьшении избыточности цифрового сигнала.
син
син
Для решения поставленной задачи система синхронизации может быть выполнена в двух вариантах, реализующих единый изобретательский замысел, состоящий в том, что на передающей стороне системы CDMA формируется синхрогруппа, передающаяся в начале каждого интервала ортогональности группового сигнала в виде, по меньшей мере, одного чипа. При этом по первому предлагаемому варианту она формируется согласно условию -N≤А<-N/2, где A - относительное амплитудное значение чипа синхрогруппы. На приемной стороне производится поиск указанной синхрогруппы в групповом сигнале и, в результате ее отыскания, установление синхронизма приемного и передающего оборудования по интервалам ортогональности функций Уолша.
1,2син
1син
2син
Второй вариант предлагаемой системы предусматривает формирование синхрогруппы, состоящей из двух чипов, при этом она формируется, исходя из двух условий: N/2<A≤N и A≠A, это в частности, позволяет значительно сократить динамический диапазон группового сигнала в сравнении с первым вариантом реализации. На приемной стороне системы CDMA, как и в первом варианте, производится поиск указанной синхрогруппы из двух чипов в групповом сигнале и, в результате ее отыскания, установление синхронизма приемного и передающего оборудования по интервалам ортогональности.
Для этого предлагаемая полезная модель в первом варианте содержит на приемной стороне буферный согласующий каскад, выходом связанный со входом выделителя тактовой частоты-формирователя тактовых импульсов, коммутатор, ключевой блок, компаратор и отличается тем, что на передающей стороне введены первое постоянное запоминающее устройство (ПЗУ), дополнительный коммутатор, первый дешифратор, первый счетчик, при этом первый вход дополнительного коммутатора является входом для подачи группового сигнала от устройства объединения канальных сигналов, его второй вход соединен с выходом первого ПЗУ, его вход управления соединен с выходом первого дешифратора и входом сигнала обнуления первого счетчика, вход которого является входом для подачи тактовых импульсов от источника тактовых импульсов, выход первого счетчика соединен со входом первого дешифратора, а выход дополнительного коммутатора является выходом для подключения к модулятору ВЧ
системы CDMA, на приемной стороне введены второе ПЗУ, второй дешифратор и второй счетчик, а на приемной стороне выход буферного согласующего каскада подключен ко входу коммутатора, первый выход которого подключен ко входу ключевого блока, а второй выход является выходом для подключения к устройству контроля состояния синхронизма, выход ключевого блока подключен к одному из входов компаратора, второй вход которого соединен с выходом второго ПЗУ, выход компаратора соединен с управляющим входом второго счетчика, выход которого подключен к входу второго дешифратора, выход которого является выходом устройства синхронизации для подключения к декодеру системы CDMA, а также соединен с входом обнуления второго счетчика и с управляющим входом коммутатора, выход выделителя тактовой частоты-формирователя тактовых импульсов подключен к входу второго счетчика и к управляющему входу ключевого блока.
По второму варианту предлагаемая полезная модель содержит на приемной стороне буферный согласующий каскад, выходом подключенный ко входу выделителя тактовой частоты- формирователя тактовых импульсов, ключевой блок, компаратор, коммутатор и отличается тем, что на передающей стороне введены дополнительный коммутатор, первое ПЗУ, первый и второй дешифраторы, первый и второй счетчики и триггер, при этом первый вход дополнительного коммутатора является входом подачи группового сигнала с выхода устройства объединения канальных сигналов, а выход дополнительного коммутатора является выходом для подключения к модулятору ВЧ системы CDMA, вход первого счетчика и вход второго счетчика, являются входами для подачи тактовых импульсов от источника тактовых импульсов, выход первого счетчика соединен с входом первого дешифратора, выход которого подключен к управляющему входу второго счетчика, и к входу обнуления первого счетчика, а также к входу триггера, выход второго счетчика соединен с входом второго дешифратора и с адресным входом первого ПЗУ, выход второго дешифратора подключен к входу обнуления второго счетчика и к управляющему входу триггера, выход первого ПЗУ соединен с вторым входом дополнительного коммутатора, выход триггера подключен ко входу управления дополнительного коммутатора, а на приемной стороне введены второе ПЗУ, третий и четвертый дешифраторы, третий и четвертый счетчики, при этом вход коммутатора соединен с выходом буферного согласующего каскада, первый выход коммутатора подключен ко входу ключевого блока, выход ключевого блока подключен к одному из входов компаратора, второй вход которого соединен с выходом второго ПЗУ, выход компаратора подключен к входу третьего счетчика и к входу обнуления этого счетчика, выход третьего счетчика подключен к входу третьего дешифратора и к
адресному входу второго ПЗУ, выход третьего дешифратора соединен с управляющим входом четвертого счетчика, выход которого подключен к входу четвертого дешифратора, выход которого является выходом устройства синхронизации для подключения к декодеру, а также соединен с входом обнуления четвертого счетчика и с управляющим входом коммутатора, выход выделителя тактовой частоты-формирователя тактовых импульсов подключен к входу четвертого счетчика и к управляющему входу ключевого блока.
Для проверки и контроля истинности найденного состояния синхронизма предлагаемая система синхронизации на приемной стороне может содержать дополнительное устройство проверки и контроля истинности синхронизма, которое подключается к второму выходу коммутатора и может быть выполнено в соответствии с п.п.2, 3 заявки на полезную модель №2006140722/22, решение о выдаче патента от 18.12.2006.
син
син
син
1,2син
1син
2син
Теоретическое обоснование влияния указанных отличительных признаков на решение поставленной задачи приведено в приложении, где минимально возможное относительное значение первого чипа интервала ортогональности группового сигнала равно +1, а его максимально возможное значение равно +N. В то же время относительное значение любого следующего по времени чипа того же интервала ортогональности не меньше, чем минус N/2, и не превышает плюс N/2. На основе данных свойств группового сигнала можно утверждать, что необходимая минимальная длина m синхрогруппы составляет либо m=1, тогда А выбирается в пределах -N≤A<-N/2 (первый вариант), либо m=2, тогда амплитудное значение каждого чипа синхрогруппы А выбирается в пределах N/2<A≤N, причем A≠A (второй вариант).
Предлагаемая система поясняется чертежами. На фиг.1 представлена структурная схема той части предлагаемой системы, реализованной по первому варианту, которая входит в состав передающего устройства системы CDMA, а на фиг.2 представлена структурная схема другой части этой системы, входящей в состав приемного устройства системы CDMA. На фиг.3 представлена структурная схема той части предлагаемой системы, реализованной по второму варианту, которая входит в состав передающего устройства системы CDMA, а на фиг.4 представлена структурная схема другой части этой системы, входящей в состав приемного устройства системы CDMA.
Согласно фиг.1 на передающей стороне система содержит: первое ПЗУ 1, дополнительный коммутатор 2, первый счетчик 3, первый дешифратор 4.
син
Первый вход дополнительного коммутатора 2 является входом для подачи группового сигнала от устройства объединения канальных сигналов, на его второй вход поступает сигнал A с выхода первого ПЗУ 1. Вход управления дополнительного коммутатора 2 соединен с выходом первого дешифратора 4 и входом сигнала обнуления первого счетчика 3, вход которого является входом для подачи тактовых импульсов от источника тактовых импульсов. Выход первого счетчика 3 соединен со входом первого дешифратора 4, а выход дополнительного коммутатора 2 является выходом для подключения к модулятору ВЧ системы CDMA.
Согласно фиг.2 на приемной стороне система содержит: буферный согласующий каскад 5, выделитель тактовой частоты - формирователь тактовых импульсов (ВТЧ-ФТИ) 6, коммутатор 7, ключевой блок 8, компаратор 9, второе ПЗУ 10, второй счетчик 11, второй дешифратор 12.
Сигнал из канала связи поступает на вход буферного согласующего каскада 5, выход которого соединен с входом ВТЧ-ФТИ 6 и с входом коммутатора 7. Первый выход коммутатора 7 подключен ко входу ключевого блока 8, а второй его выход является выходом для подключения к устройству контроля состояния синхронизма. Выход ключевого блока 8 подключен к одному из входов компаратора 9, второй вход которого соединен с выходом второго ПЗУ 10. Выход компаратора 9 соединен с управляющим входом второго счетчика 11, выход которого подключен к входу второго дешифратора 12, выход которого является выходом устройства синхронизации для подключения к декодеру системы CDMA, а также соединен с входом обнуления второго счетчика 11 и с управляющим входом коммутатора 7. Выход ВТЧ-ФТИ 6 подключен к входу второго счетчика 11 и к управляющему входу ключевого блока 8.
Согласно фиг.3 на передающей стороне система содержит: первое ПЗУ 1, дополнительный коммутатор 2, первый счетчик 3, первый дешифратор 4, триггер 13, второй счетчик 14, второй дешифратор 15.
Первый вход дополнительного коммутатора 2 является входом подачи группового сигнала с выхода устройства объединения канальных сигналов, а его выход является выходом для подключения к модулятору ВЧ системы CDMA. Вход первого счетчика 3 и вход второго счетчика 14, являются входами для подачи тактовых импульсов от источника тактовых импульсов. Выход первого счетчика 3 соединен с входом первого дешифратора 4, выход которого подключен к управляющему входу второго счетчика 14, и к входу обнуления первого
счетчика 3, а также к входу триггера 13. Выход второго счетчика 14 соединен с входом второго дешифратора 15 и с адресным входом первого ПЗУ 1. Выход второго дешифратора 15 подключен к входу обнуления второго счетчика 14 и к управляющему входу триггера 13. Выход первого ПЗУ 7 соединен с вторым входом дополнительного коммутатора 2, выход триггера 13 подключен ко входу управления дополнительного коммутатора 2.
Согласно фиг.4 на приемной стороне система содержит: буферный согласующий каскад 5, ВТЧ-ФТИ 6, коммутатор 7, ключевой блок 8, компаратор 9, второе ПЗУ 10, третий счетчик 16, третий дешифратор 77, четвертый счетчик 18, четвертый дешифратор 19.
Сигнал из канала связи поступает на вход буферного согласующего каскада 5, выход которого соединен с входом ВТЧ-ФТИ 6 и с входом коммутатора 7. Первый выход коммутатора 7 подключен ко входу ключевого блока 8, выход которого подключен к одному из входов компаратора 9, второй вход которого соединен с выходом второго ПЗУ 10. Выход компаратора 9 подключен к входу третьего счетчика 16 и к входу обнуления этого счетчика. Выход третьего счетчика 16 подключен к входу третьего дешифратора 17 и к адресному входу второго ПЗУ 10. Выход третьего дешифратора 17 соединен с управляющим входом четвертого счетчика 18, выход которого подключен к входу четвертого дешифратора 19, выход которого является выходом устройства синхронизации для подключения к декодеру, а также соединен с входом обнуления четвертого счетчика 18 и с управляющим входом коммутатора 7. Выход ВТЧ-ФТИ 6 подключен к входу четвертого счетчика 15 и к управляющему входу ключевого блока 8.
син
Работа той части предлагаемой системы синхронизации (см. фиг.1), которая расположена в передающем устройстве системы CDMA и реализована по первому варианту, заключается в следующем. Входной импульсно-аналоговый групповой сигнал с предусмотренным в начале каждого интервала ортогональности дополнительным чиповым интервалом, предназначенным для вставки одного чипа синхрогруппы, с выхода устройства объединения канальных сигналов системы CDMA поступает на первый вход дополнительного коммутатора 2. При отсутствии сигнала на управляющем входе дополнительного коммутатора 2 сигнал с первого его входа поступает на его выход и далее на модулятор ВЧ системы CDMA, а при наличии сигнала на управляющем входе сигнал со второго входа дополнительного коммутатора 2, то есть с выхода первого ПЗУ 1, сигнал постоянной величины, равной А, поступает к модулятору ВЧ системы CDMA.
Тактовые импульсы от источника тактовых импульсов поступают на вход первого счетчика 3. Результат счета с выхода первого счетчика
3 поступает на вход первого дешифратора 4. В случае, когда результат счета первого счетчика 3 равен пороговому значению N+1, то есть в данный момент времени требуется вставить в групповой сигнал чип синхрогруппы, на выходе первого дешифратора 4 появляется сигнал «1». Данный сигнал производит обнуление первого счетчика 3, что необходимо для определения начала следующего по времени интервала ортогональности группового сигнала и вставки чипа синхрогруппы, а также поступает на управляющий вход дополнительного коммутатора 2, производя тем самым коммутацию, как описано выше.
Если сигнал «0» с выхода первого дешифратора 4 поступает на управляющий вход дополнительного коммутатора 2, то дополнительный коммутатор 2 переводится в состояние вывода группового сигнала. Описанный процесс повторяется в каждом интервале ортогональности.
Таким образом, осуществляется вставка одночиповой синхрогруппы в дополнительный чиповый интервал каждого интервала ортогональности группового сигнала системы CDMA.
син
син
Работа той части предлагаемой системы синхронизации (см. фиг.2), которая расположена в приемном устройстве системы CDMA и реализована по первому варианту, заключается в следующем. Входной импульсно-аналоговый групповой сигнал из канала связи поступает через буферный согласующий каскад 5 и коммутатор 7 на вход ключевого блока 8, а с выхода ключевого блока 8 сигнал поступает для сравнения на вход компаратора 9. С помощью ВТЧ-ФТИ 6 формируется периодическая последовательность тактовых импульсов с частотой следования чиповых интервалов. Ключевой блок 8 открывает вход компаратора 9 при поступлении на его разрешающий вход импульсов с выхода ВТЧ-ФТИ 6. Таким образом, в компаратор 9 поступает каждый чип группового сигнала. На второй вход компаратора 9 поступает сигнал постоянной величины, равной А, с выхода второго ПЗУ 10, где сравнивается со значением чипа группового сигнала, действующего на первом входе компаратора 9. В случае равенства амплитуды чипа группового сигнала сигналу A, действующему на втором входе компаратора 9, на его выходе появляется «1», иначе «0».
Если на выходе компаратора 9 появился «0», который поступает на управляющий вход второго счетчика 11, запрещая тем самым начало счета, то и на вход второго дешифратора 12 поступает сигнал «0». На выходе данного дешифратора 12 при этом условии появляется «0», который поступает на выход устройства поиска синхронизма, на вход обнуления второго счетчика 11, и на управляющий вход коммутатора 7, соединяя тем самым буферный согласующий каскад 5 с устройством поиска синхронизма, и процесс поиска синхронизма начинается сначала.
син
Если же на выходе компаратора 9 появился сигнал «1», то есть значение чипа группового сигнала равно А, то этот сигнал разрешает начало счета второму счетчику 11, причем этот сигнал удерживается на его управляющем входе. Результат счета данного счетчика поступает для анализа на вход второго дешифратора 12. В случае, когда результат счета равен пороговому значению N+1, на выходе второго дешифратора 12 появляется сигнал «1». Указанный сигнал «1» обнуляет второй счетчик 11 для подсчета следующих N+1 тактовых импульсов с выхода ВТЧ-ФТИ 6 и удерживается на выходе второго дешифратора 12 до тех пор, пока на вход второго дешифратора 12 не поступит сигнал «0» с выхода второго счетчика 11, после его обнуления. Таким образом, на выходе второго дешифратора 12 формируется периодическая маркерная последовательность синхронизирующих импульсов, которая синхронизирована по интервалам ортогональности входного группового сигнала. Кроме того, сигнал «1» с выхода второго дешифратора 12 поступает на управляющий вход коммутатора 7 и переключает сигнал с выхода буферного согласующего каскада 5 на вход устройства проверки и контроля установленного синхронизма, которое может быть выполнено в соответствии с заявкой на полезную модель  №2006140722/22, решение о выдаче патента от 18.12.2006.
Работа той части предлагаемой системы синхронизации (см. фиг.3), которая расположена в передающем устройстве системы CDMA и реализована по второму варианту, заключается в следующем.
1,2син
1,2син
1син
2син
Входной импульсно-аналоговый групповой сигнал с предусмотренными в начале каждого интервала ортогональности т дополнительными чиповыми интервалами, предназначенными для вставки синхрогруппы из m чипов, с выхода устройства объединения канальных сигналов системы CDMA поступает на первый вход дополнительного коммутатора 2. При отсутствии сигнала на управляющем входе дополнительного коммутатора 2 сигнал с первого его входа поступает на его выход и далее на модулятор ВЧ системы CDMA, а при наличии сигнала на управляющем входе второй вход дополнительного коммутатора 2, то есть выход первого ПЗУ 1, соединяется с выходом, предназначенным для подключения к модулятору ВЧ системы CDMA. При этом в ПЗУ 1 заранее записаны значения относительной амплитуды первого и второго чипов синхрогруппы A, выбранные в пределах N/2<A≤N, причем A≠A.
Тактовые импульсы от источника тактовых импульсов поступают на вход первого счетчика 3, а также на вход второго счетчика 14. Результат счета с выхода первого счетчика 3 поступает на вход первого дешифратора 4. В случае, когда результат счета первого счетчика 3
равен пороговому значению N+1, то есть в данный момент времени требуется вставить в групповой сигнал первый чип синхрогруппы, на выходе первого дешифратора 4 появляется сигнал «1». Данный сигнал поступает на управляющий вход второго счетчика 14 и разрешает начало счета тактовых импульсов, причем этот сигнал на управляющем входе остается постоянным до поступления на вход обнуления этого счетчика 14 сигнала обнуления с выхода второго дешифратора 15. Сигнал с выхода первого дешифратора 4 поступает также на вход триггера 13, где он остается постоянным до появления сигнала «1» на управляющем входе триггера 13. Сигнал с выхода первого дешифратора 4 производит также обнуление первого счетчика 3, что необходимо для определения начала следующего по времени интервала ортогональности группового сигнала. Сигнал с выхода триггера 13 поступает на управляющий вход дополнительного коммутатора 2, производящего тем самым коммутацию, как описано выше.
Если на управляющем входе второго счетчика 14 действует сигнал «1», который разрешает начало счета тактовых импульсов, то результат счета из данного счетчика поступает на адресный вход первого ПЗУ 1, тем самым достигается последовательный вывод значений чипов синхрогруппы из ячеек памяти первого ПЗУ 1 для вставки этих чипов с помощью дополнительного коммутатора 2 в групповой сигнал системы CDMA. Сигнал с выхода второго счетчика 14 поступает для анализа и на вход второго дешифратора 15.
В случае, когда результат счета равен m, то есть в групповой сигнал вставлены все m чипов синхрогруппы, на выходе второго дешифратора 15 появляется сигнал «1», который обнуляет второй счетчик 14, сбрасывая тем самым адрес вывода из первого ПЗУ 1 в начальную ячейку памяти. Перевод адреса вывода из первого ПЗУ 1 в начальную ячейку памяти требуется для вставки m чипов синхрогруппы в следующий по времени интервал ортогональности группового сигнала. Сигнал с выхода второго дешифратора 15 поступает и на управляющий вход триггера 13, сбрасывая его в нулевое положение, то есть дополнительный коммутатор 2 переводится в состояние вывода группового сигнала. Описанный процесс повторяется в каждом интервале ортогональности.
Таким образом, происходит вставка m-чиповой синхрогруппы в дополнительные чиповые интервалы каждого интервала ортогональности группового сигнала. Как было указано выше, во втором варианте полезной модели минимально необходимое значение m равно 2.
Работа той части предлагаемой системы синхронизации (см. фиг.4), которая расположена в приемном устройстве системы CDMA и реализована по второму варианту, заключается в следующем. Входной импульсно-аналоговый групповой сигнал из канала связи поступает
1,2син
1,2син
1син
2син
через буферный согласующий  каскад 5 и коммутатор 7 на вход ключевого блока 8, а с выхода ключевого блока 8 сигнал поступает для сравнения на вход компаратора 9. С помощью ВТЧ-ФТИ 6 формируется периодическая последовательность тактовых импульсов с частотой следования чиповых интервалов. Ключевой блок 8 открывает вход компаратора 9 при поступлении на его разрешающий вход импульсов с выхода ВТЧ-ФТИ 6. Таким образом, в компаратор 9 поступает каждый чип группового сигнала. На второй вход компаратора 9 поступает значение первого чипа синхрогруппы, записанное во второе ПЗУ 10, и сравнивается со значением чипа группового сигнала, действующего на первом входе компаратора 9. При этом в ПЗУ 10 заранее записаны значения относительной амплитуды первого и второго чипов синхрогруппы A, выбранные в пределах N/2<А≤N, причем A≠A. В случае равенства амплитуды чипа группового сигнала амплитуде первого чипа синхрогруппы, записанной во втором ПЗУ 10, на выходе компаратора 9 появляется «1», иначе «0».
Если на выходе компаратора 9 появился «0», он поступает на вход обнуления третьего счетчика 16 и производит обнуление данного счетчика. Таким образом, на вход третьего дешифратора 17, и на вход второго ПЗУ 10, в качестве сигнала адреса, поступает сигнал «0». С выхода третьего дешифратора 17 этот сигнал поступает на управляющий вход четвертого счетчика 18, запрещая тем самым начало счета. Следовательно, на вход четвертого дешифратора 19 поступает сигнал «0». На выходе данного дешифратора 19 при таком условии появляется «0», который поступает на выход устройства поиска синхронизма, на вход обнуления четвертого счетчика 18, и на управляющий вход коммутатора 7, соединяющего буферный согласующий каскад 5 с устройством поиска синхронизма, и процесс поиска синхронизма начинается сначала.
Если же на выходе компаратора 9 появилась «1», то есть значение чипа группового сигнала равно значению первого чипа синхрогруппы, записанному во второе ПЗУ 10, то этот сигнал поступает на вход обнуления третьего счетчика 16 и на его информационный вход, увеличивая тем самым показание третьего счетчика на единицу. Результат счета с выхода данного счетчика 16, в качестве сигнала адреса, поступает на адресный вход второго ПЗУ 10, тем самым достигается вывод следующего значения чипа синхрогруппы из следующей ячейки памяти второго ПЗУ 10 для сравнения со следующим чипом группового сигнала компаратором 9. Результат счета с выхода третьего счетчика 16 поступает также на вход третьего дешифратора 17. В случае, когда результат счета равен m, на выходе третьего дешифратора 17 появляется сигнал «1», который разрешает начало счета четвертому счетчику 18, причем этот сигнал удерживается
на управляющем входе счетчика 18. Результат счета данного счетчика поступает для анализа на вход четвертого дешифратора 19. В случае, когда этот результат счета равен пороговому значению N+m, на выходе четвертого дешифратора 19 появляется сигнал «1». Указанный сигнал «1» обнуляет четвертый счетчик 18 для подсчета следующих N+m тактовых импульсов с выхода ВТЧ-ФТИ 6. Этот сигнал удерживается на выходе четвертого дешифратора 19 до тех пор, пока на вход четвертого дешифратора 19 не поступит сигнал «0» с выхода четвертого счетчика 18 после его обнуления.
В результате работы системы на выходе четвертого дешифратора 19 формируется периодическая маркерная импульсная последовательность синхронизирующих импульсов, которая синхронизированная с интервалами ортогональности входного группового сигнала. Кроме того, сигнал «1» с выхода четвертого дешифратора 19 поступает на управляющий вход коммутатора 7 и переключает сигнал с выхода буферного согласующего каскада 5 на вход устройства проверки и контроля установленного синхронизма, которое может быть выполнено в соответствии с заявкой на полезную модель №2006140722/22, решение о выдаче патента от 18.12.2006.
Рассмотрим пример реализации блоков предлагаемых устройств.
Буферный согласующий каскад может быть выполнен согласно (см. Буга Н.Н., Фалько А.И., Чистяков Н.И. Радиоприемные устройства. М.: «Радио и Связь», 1986, стр.55-57).
Выделитель тактовой частоты и формирователь тактовых импульсов может быть выполнен согласно (см. Мальцева Л.А., Фромберг Э.М., Ямпольский B.C. Основы цифровой техники. М.: «Радио и связь» 1987, стр.28-33).
Коммутаторы могут быть выполнены согласно (см. Клингман Э. Проектирование микропроцессорных систем. М.: «Мир», 1980. стр.97.)
Ключевой блок можно выполнить согласно (см. Гивоне Д., Россер Р. Микропроцессоры и микрокомпьютеры. М.: «Мир», 1983, стр.147-148).
Постоянное запоминающее устройство может быть выполнено согласно (см. Мальцева Л.А., Фромберг Э.М., Ямпольский B.C. Основы цифровой техники. М.: «Радио и связь» 1987, стр.79-82.)
Компаратор может быть выполнен согласно (см. Клингман Э. Проектирование микропроцессорных систем. М.: «Мир», 1980. стр.96.)
Счетчики можно выполнить согласно (см. Мальцева Л.А., Фромберг Э.М., Ямпольский B.C. Основы цифровой техники. М.: «Радио и связь» 1987, стр.40-43.)
Дешифраторы можно выполнить согласно (см. Мальцева Л.А., Фромберг Э.М., Ямпольский B.C. Основы цифровой техники. М.: «Радио и связь» 1987, стр.47-52.)
Триггер можно выполнить согласно (см. Гивоне Д., Россер Р. Микропроцессоры и микрокомпьютеры. М.: «Мир», 1983, стр.151-160).
Реализация блоков предлагаемого устройства может быть также осуществлена программным способом путем формирования необходимых элементов с помощью программируемых логических интегральных схем (ПЛИС).
Буферный согласующий каскад может быть выполнен согласно (см. «ХАСТ Libraries Guide» XILINX, 1994 г., стр.3-103.)
Коммутаторы могут быть выполнены согласно (см. «ХАСТ Libraries Guide» XILINX, 1994 г., стр.3-351 - 3-355.)
Ключевой блок можно выполнить согласно (см. «ХАСТ Libraries Guide» XILINX, 1994 г., стр.3-403 - 3-382)
Постоянное запоминающее устройство может быть выполнено согласно (см. «ХАСТ Libraries Guide» XILINX, 1994 г., стр.3-366 - 3-416)
Компаратор может быть выполнен согласно (см. «ХАСТ Libraries Guide» XILINX, 1994 г., стр.3-211 - 3-222)
Счетчики можно выполнить согласно (см. «ХАСТ Libraries Guide» XILINX, 1994 г., стр.3-109 - 3-175)
Дешифраторы можно выполнить согласно (см. «ХАСТ Libraries Guide» XILINX, 1994 г., стр.3-227 - 3-230)
Триггер можно выполнить согласно (см. «ХАСТ Libraries Guide» XILINX, 1994 г., стр.3-245 - 3-296).
Приложение
Исследование свойств группового сигнала Уолша, используемых для формирования структуры синхрогруппы
Исследуются свойства группового сигнала в системе с кодовым разделением каналов, представляющего собой сумму модулированных функций Уолша - канальных переносчиков.
Пусть в N-мерном базисе Уолша нулевая (по Уолшу) функция постоянна и равна 1, а все остальные N-1 функций модулированы информационными битами «1» (в этом случае соответствующий канальный переносчик присутствует в групповом сигнале) или «0» (в этом случае соответствующий канальный переносчик в групповом сигнале отсутствует), причем длительность информационного бита равна длительности интервала ортогональности, состоящего из N чипов. Тогда справедливы следующие положения.
1. Минимально возможное значение любого чипа группового сигнала, кроме первого, равно минус N/2, где N - размерность базиса функций Уолша (возможное количество канальных переносчиков в данной системе). При этом минимально возможное значение первого чипа группового сигнала равно 1.2. Максимально возможное значение первого чипа интервала ортогональности группового сигнала равно N, а максимально возможное значение любого следующего по времени чипа того же интервала ортогональности группового сигнала не превышает N/2.
Доказательство.
Для наглядности, без потери общности исследования, рассмотрим случай N=8. Соответствующий этому базису набор функций Уолша, упорядоченных по Уолшу, представлен в таблице.
Таблица
№ функции Уолша
Относительная амплитуда чипа
1 чип
2 чип
3 чип
4 чип
5 чип
6 чип
7 чип
8 чип
0
1
1
1
1
1
1
1
1
1
1
1
1
1
-1
-1
-1
-1
2
1
1
-1
-1
-1
-1
1
1
3
1
1
-1
-1
1
1
-1
-1
4
1
-1
-1
1
1
-1
-1
1
5
1
-1
-1
1
-1
1
1
-1
6
1
-1
1
-1
-1
1
-1
1
7
1
-1
1
-1
1
-1
1
-1
Как видно из таблицы, амплитуда первого чипа любой функции Уолша в результате модуляции принимает значение +1 или 0, а значения остальных чипов равны +1 или -1. Тогда сумма амплитуд всех первых чипов может принимать значения только от +1 до +8, а амплитуда любого другого чипа группового сигнала может принимать значения только от -4 до +4.
n
Так как характеристики любого базиса Уолша размерности N=2, где n - положительное целое число, аналогичны характеристикам рассмотренного базиса N=8, можно утверждать, что максимально возможное значение первого чипа интервала ортогональности группового сигнала равно N, а любой следующий по времени чип в том же интервале ортогональности может принимать значения только от -N/2 до N/2, то есть в групповом сигнале не могут встретиться два чипа подряд с амплитудой, заключенной в пределах от N/2 до N. С другой стороны, минимально возможное (в алгебраическом смысле) значение группового сигнала составляет минус N/2.
Эти свойства и положены в основу предлагаемой полезной модели. Как видно из сказанного выше, минимально достаточная длина m синхрогруппы в составе группового сигнала составляет:
син
син
Первый вариант: m=1, при этом должно выполняться условие -N≤A<-N/2, где A - относительная амплитуда одночиповой синхрогруппы.
1,2син
1син
2син
1,2син
Второй вариант: m=2, при этом должны выполняться условия N/2<A≤N и A≠A, где A - относительные амплитуды первого и второго чипов синхрогруппы.