УМНОЖИТЕЛЬ-НАКОПИТЕЛЬ

Полезная модель относится к области вычислительной техники и может быть использовано для построения быстродействующих арифметических устройств цифровой обработки сигналов, работающих с кодами и числами с фиксированной запятой.
Наиболее близким к заявляемому умножителю-накопителю техническим решением, взятым в качестве прототипа, является Умножитель-накопитель ТМС - 2210 фирмы TRW LSI Products Inc. (США), содержащий первый и второй регистры входных данных, логический блок, элемент ИЛИ, блок умножения, сумматор-накопитель, регистр сумматора-накопителя, мультиплексор, блок выходных усилителей, выходы которых являются выходом старших разрядов результата, а информационный вход соединен с первым входом сумматора-накопителя и входом мультиплексора и подключен к выходу регистра сумматора-накопителя, информационный вход которого подключен к выходу сумматора-накопителя, второй вход которого подключен к выходу блока умножения, входы которого подключены к выходам соответственно первого и второго регистров входных данных, информационный вход первого регистра входных данных соединен с первым входом данных устройства, второй вход данных устройства подключен к информационному входу второго регистра входных данных и к выходу мультиплексора, первые управляющие входы первого и второго регистров входных данных подключены соответственно к первому и второму управляющим входам устройства и соответственно к первому и второму входам элемента ИЛИ, выход которого подсоединен к первому входу логического блока, второй групповой вход которого подключен к групповому управляющему входу устройства, а выходы подключены соответственно ко вторым управляющим входам первого и второго регистров входных данных, управляющие входы регистра-накопителя, мультиплексора и блока выходных усилителей являются соответствующими управляющими входами устройства. (Смотри Каталог Data Convert s Diqital Siqnal Processors Productive Data Book, 1991 г., с. 85-94).
Недостаток известного устройства - недостаточные функциональные возможности, ограничивающие область применения последнего в системах цифровой обработки.
Задача, на решение которой направлена предложенная полезная модель, заключается в расширении функциональных возможностей и повышении быстродействия устройства.
Техническим результатом является выполнение дополнительных функций алгебраического сложения входных данных, алгебраического накопления сумм входных данных, арифметического сдвига результата
(умножение и деление на величину 2, К  0,3 ) на выходе устройства, а также отключение выхода младших разрядов регистра-накопителя через мультиплексор от информационного входа второго входного регистра.
Вышеуказанный технический результат достигается тем, что в умножитель-накопитель, содержаший первый и второй регистры входных данных, логический блок, элемент ИЛИ, блок умножения, сумматорнакопитель, регистр сумматора-накопителя, первый мультиплексор, блок выходных усилителей, выходы которых являются выходами младших и старших разрядов результата, информационный вход регистра сумматоранакопителя подключен к выходу сумматора-накопителя, входы умножителя подключены к выходам соответственно первого и второго регистров входных данных, информационный вход первого регистра входных данных соединен с первым входом данных устройства, второй вход данных устройства подключен к информационному входу второго регистра входных данных, первые управляющие входы первого и второго регистров входных данных подключены соответственно к первому и второму управляющим входам устройства и соответственно к первому и второму входам элемента ИЛИ, выход которого подключен к первому входу логического блока, второй групповой вход которого подключен к групповому управляющему входу устройства, вторые управляющие входы первого и второго регистров входных данных подключены соответственно к первому и второму выходам логического блока, управляющие входы регистра сумматора-накопителя, первого мультиплексора и блока выходных усилителей являются соответственно третьим, четвертым, пятым и шестым управляюшими входами устройства, согласно предложению, в состав устройства введены второй и третий мультиплексоры и сдвигатель, информационный выход которого подключен к информационному входу блока выходных усилителей, а информационный вход подключен к информационному выходу первого мультиплексора, информационные входы которого объединены соответственно со входами первой группы второго мультиплексора и подключены к выходу регистра-накопителя, входы первой группы третьего мультиплексора подключены к выходу блока умножения, первый и второй входы которого подключены соответственно к соответствующим входам вторых групп второго и третьего мультиплексоров, первый и второй управляющие входы второго и третьего мультиплексоров подключены соответственно к седьмому, восьмому, девятому и десятому управляющим входам устройства; управляющий вход сумматора-накопителя, первый, второй, третий, четвертый управляющие входы сдвигателя подключены соответственно к управляющим входам устройства с одиннадцатого по пятнадцатый, выход переноса сумматора-накопителя является выходом переноса устройства.
На рисунке представлена функциональная схема умножителянакопителя, содержащая:
3-логический блок,
4-элемент ИЛИ,
5-блок умножителя,
6-сумматор-накопитель,
7-регистр сумматора-накопителя,
8-первый мультиплексор,
9-блок выходных усилителей,
10- второй мультиплексор,
11- третий мультиплексор, 12-сдвигатель,
X - первый вход данных устройства,
Y - второй вход данных устройства,
Р - выход результата устройства,
CLKX - первый управляющий вход устройства,
CLKY - второй управляющий вход устройства,
АСС, SUB, ТС - групповой управляющий вход устройства,
PREL - третий управляющий вход устройства,
CLKP - четвертый управляющий вход устройства,
TSL - пятый управляющий вход устройства,
TSM - шестой управляющий вход устройства,
F1 - седьмой управляющий вход устройства,
F2 -восьмой управляющий вход устройства,
F3 - девятый управляющий вход устройства,
F4 - десятый управляющий вход устройства,
F5 - одиннадцатый управляющий вход устройства,
SH1 - двенадцатый управляющий вход устройства,
SH2 - тринадцатый управляющий вход устройства,
SH3 - четырнадцатый управляющий вход устройства,
SM - пятнадцатый управляющий вход устройства,
CARRY - выход переноса устройства.
Умножитель-накопитель содержит первый 1 и второй 2 регистры входных данных, информационные входы которых X и Y являются соответственно первым и вторым входами данных устройства, а управляющие входы подключены соответственно к первому и второму входам элемента ИЛИ 4 и являются соответственно первым CLKX и вторым CLKY управляющими входами устройства. Выход элемента ИЛИ 4 подключен к первому входу логического 3 блока, второй групповой вход которого подключен к групповому управляющему входу (АСС, SUB, ТС) устройства. Входы умножителя 5 подключены к выходам соответственно первого 1 и второго 2 регистров входных данных. Выход сумматора-накопителя 6 подключен к информационному входу регистра 7 сумматора-накопителя, выходы которого подключены соответственно к информационным входам первого 8 мультиплексора. Управляющие входы регистра 7 сумматора-накопителя, первого 8 мультиплексора и блока 9 выходных
усилителей являются соответственно третьим (PREL), четвертым (CLKP), пятым (TSL) и шестым управляющими входами устройства. Выходы блока 9 выходных усилителей являются выходами младших (Pis-Po)  (Р2гРб) и старших (P28-Pi3)  (Рз4-Р1б) разрядов результата устройства. Управляющий вход TSM блока 9 выходных усилителей является шестым управляющим входом устройства. Информационные выходы регистра 7 сумматоранакопителя подключены ко входам первой группы второго 10 мультиплексора. Входы первой группы третьего 11 мультиплексора подключены к выходу блока 5 умножения, первый и второй входы которого подключены соответственно к соответствующим входам вторых групп второго 10 и третьего 11 мультиплексоров, управляющие входы которых F1, F2, F3 и F5 являются соответственно управляющими входами устройства с седьмого по десятый. Информационный выход первого 8 мультиплексора подключен к информационному входу сдвигателя 12, информационный выход которого подключен к информационному входу блока 9 выходных усилителей. Управляющий вход F5 сумматора-накопителя 6 является одиннадцатым управляющим входом устройства. Управляющие входы SH1, SH2, SH3, SM являются соответственно управляющими входами устройства с двенадцатого по пятнадцатый.
Умножитель-накопитель выполняет следующие операции:
Арифметические команды
Работу умножителя-накопителя рассмотрим на примерах выполнения некоторых команд, заданных таблицами 1 и 2.
1.Умножение с накоплением (строка 1 таблицы 1):
По сигналам CLKX и CLKY данные с информационных входов X и Y в формате чисел в дополнительном коде с фиксированной точкой (старший разряд считается знаковым) заносятся в регистры 1 и 2. Одновременно сигналы CLKX и CLKY поступают через элемент 4 ИЛИ в логический 3 блок, на который поступают управляющие сигналы ТС, АСС, SUB в комбинации 010. Эта комбинация позволяет логическому 3 блоку сформировать управляющие сигналы, поступающие на вторые управляющие входы регистров 1 и 2 , позволяющие поступившие на них через информационные входы двоичные кодовые комбинации, интерпретировать как числа с фиксированной точкой.
Блок 5 умножения перемножает содержимое регистров 1 и 2 и через третий И мультиплексор при комбинации управляющих входов  и  передает результат умножения  на второй вход сумматора-накопителя 6, на первый вход которого при комбинации управляющих входов  и  через второй мультиплексор 10 передается содержимое Р регистра сумматоранакопителя 7. В сумматоре-накопителе 6 при значении управляющего входа  происходит сложение результата умножения  с содержимым Р регистра - с сумматора-накопителя 7. По сигналу  содержимое сумматора-накопителя 6 переписывается в регистр 7 с сумматора-накопителя, где и образуется результат . Далее в зависимости от комбинации управляющих сигналов, заданных в таблице 2, осуществляется передача результата операции с регистра 7 сумматора-накопителя на выход устройства Р через первый 8 мультиплексор, сдвигатель 12 и блок 9 выходных усилителей.
Таблица 2.
2. Зафузка константы (строки 14 и15 таблицы 1):
По сигналам CLKX и CLKY данные с информационных входов X и Y в формате кодов (старший разряд считается знаковым) заносятся в регистры 1 и 2. При этом, если  () в регистр 1 заносятся данные со входа X, если  () в регистр 2 заносятся данные со входа Y, если  и  данные в регистр 1 и в регистр 2 заносятся соответственно со входов X и Y. Одновременно CLKX и CLKY поступают через элемент 4 ИЛИ в логический 3 блок, на который поступают управляющие сигналы ТС, АСС, SUB в комбинации 100. Эта комбинация позволяет логическому 3 блоку сформировать управляющие сигналы, поступающие на вторые управляющие входы регистров 1 и 2, позволяющие поступившие на них через информационные входы двоичные комбинации, интерпретировать как коды. С регистров 1 и 2 данные поступают на вторые группы информационных входов соответственно второго 10 и третьего И мультиплексоров. При комбинации управляющих сигналов F1, F2, F3, F4, F5, равной 01001 (таблица 1), в регистр 7 сумматора-накопителя через сумматор-накопитель 6 и второй 10 мультиплексор загружаются данные регистра 1. При комбинации управляющих сигналов F1, F2, F3, F4, F5, равной 00011 (таблица 1), в регистр 7 сумматоранакопителя через сумматор-накопитель 6 и третий 11 мультиплексор загружаются данные с регистра 2.
Аналогично выполняются и все остальные команды умножителянакопителя, определенные в таблицах 1 и 2.
Использование предложенной полезной модели позволит расширить функциональные возможности и повысить быстродействие вычислительной техники.