ИЗМЕРИТЕЛЬ ЧАСТОТЫ ГАРМОНИЧЕСКОГО СИГНАЛА

Полезная модель относится к электроизмерительной технике и может быть использована в измерительных устройствах, средствах автоматического контроля и управления.
8
Известен измеритель частоты гармонического сигнала [Авторское свидетельство СССР №1160327 МПК G01R 23/00, опубл. 07.06.1985 г.], содержащий квадратор, два последовательно соединенные блока дифференцирования, последовательно соединенные умножитель, блок вычитания, блок деления, блок извлечения квадратного корня, индикатор и усилитель с автоматической регулировкой усиления, первый вход которого соединен с входной шиной, выход соединен с его вторым входом, с первым входом умножителя и с входом первого блока дифференцирования, выход которого соединен с входом квадратора, выход второго блока дифференцирования соединен со вторым входом умножителя, выход квадратора соединен со вторым входом блока вычитания.
Недостатком данного измерителя является низкое быстродействие, обусловленное применением усилителя с автоматической регулировкой усиления, схема которого, как правило, содержит детектор и фильтр нижних частот в цепи его отрицательной обратной связи. При этом постоянная времени фильтра нижних частот выбирается достаточно большой исходя из обеспечения заданных пульсаций напряжения управления на самой нижней частоте рабочего диапазона, что предопределяет низкое быстродействие устройства во всем рабочем диапазоне частот.
Наиболее близким аналогом к предлагаемой полезной модели является измеритель частоты гармонического сигнала [Патент на ПМ №196115 РФ, МПК G01R 23/02, опубл. 18.02.2020 г.], содержащий блок деления, первый и второй блоки дифференцирования, блок умножения, блок вычитания, блок извлечения квадратного корня, амплитудный детектор, интегратор, инвертор, два блока выделения модуля и фильтр нижних частот, причем вход измерителя соединен с первым входом блока деления и входом амплитудного детектора, выход которого соединен со вторым входом блока деления, выход которого соединен с входами первого блока дифференцирования, интегратора и первого блока выделения модуля, выход которого соединен со вторым входом блока вычитания, выход первого блока дифференцирования соединен с первым входом блока умножения, второй вход которого подключен к выходу интегратора, выход блока умножения через инвертор соединен с входом блока извлечения квадратного корня, выход которого соединен с первым входом блока вычитания, выход которого соединен с входом второго блока дифференцирования, выход которого через второй блок выделения модуля соединен с входом фильтра нижних частот, выход которого является выходом измерителя.
Данное техническое решение выбрано в качестве прототипа.
Недостатком данного устройства является невысокое быстродействие, особенно в переходных режимах, обусловленное наличием на выходе фильтра нижних частот, частота среза которого выбирается из условия получения достаточной точности измерения на низшей рабочей частоте.
Техническим результатом заявляемой полезной модели является повышение быстродействия устройства.
Указанный технический результат достигается тем, что в известный измеритель частоты гармонического сигнала, содержащий амплитудный детектор, блок деления, первый и второй блоки выделения модуля, блок вычитания, блок дифференцирования и фильтр нижних частот, причем вход измерителя соединен с первым входом блока деления и входом амплитудного детектора, выход которого соединен со вторым входом блока деления, а выход первого блока выделения модуля соединен со вторым входом блока вычитания, выход которого соединен с входом блока дифференцирования, выход которого через второй блок выделения модуля соединен с входом фильтра нижних частот, выход которого является выходом измерителя, дополнительно введены удвоитель частоты, третий блок выделения модуля и фазосмещатель, причем выход блока деления через удвоитель частоты соединен с входом фазосмещателя и входом третьего блока выделения модуля, выход которого соединен с первым входом блока вычитания, а выход фазосмещателя соединен с входом первого блока выделения модуля.
Существенными отличиями предлагаемого устройства является введение дополнительно удвоителя частоты, третьего блока выделения модуля, фазосмещателя и организация новых связей между элементами устройства. Совокупность элементов и связей между ними обеспечивают достижение положительного эффекта - повышение быстродействия измерителя частоты.
Сущность полезной модели поясняется чертежами.
На фиг. 1 приведена функциональная схема измерителя частоты;
вх
1
8
вых
на фиг. 2 - временные диаграммы напряжений u, u-u и u.
Измеритель частоты содержит (фиг. 1) амплитудный детектор 1, блок деления 2, удвоитель частоты 3, фазосмещатель 4, первый, второй и третий блоки выделения модуля 6,9 и 5, блок вычитания 7, блок дифференцирования 8 и фильтр нижних частот 10.
Устройство работает следующим образом. Входное синусоидальное напряжение переменного тока  (фиг. 2) с частотой ω подается на входы амплитудного детектора 1 и блока деления 2. После деления входного напряжение на его амплитуду , формируемую амплитудным детектором 1, в блоке деления 2, на его выходе формируется напряжение  с единичной амплитудой, которое поступает на вход удвоителя частоты 3.
2
На выходе удвоителя частоты формируется напряжение u с удвоенной частотой и единичной амплитудой  (фиг. 2), которое подается на входы фазосмещателя 4 и третьего блока выделения модуля 5.
2
Фазосмещатель 4 сдвигает фазу его входного напряжения u на угол 90° в сторону опережения и на его выходе формируется напряжение (фиг. 2):
4
При этом на выходе третьего блока выделения модуля 5 формируется напряжение u (фиг. 2)
5
А на выходе первого блока выделения модуля 6 формируется напряжение u (фиг. 2):
4
5
Напряжения u и u имеют форму напряжения двухполупериодного выпрямления, сдвинутые друг относительно друга на угол 90° (фиг. 2).
4
5
4
5
6
Напряжения u и u подаются соответственно на первый и второй входы блока вычитания 7, на выходе которого после операции вычитания u из u формируется переменное напряжение u, имеющее форму близкую к треугольной (фиг. 2).
6
7
вх
В результате дифференцирования блоком дифференцирования 8 напряжения u на его выходе формируется переменное напряжение u, по форме близкое к прямоугольной с частотой равной удвоенной частоте 2ω входного синусоидального напряжения u (фиг. 2).
7
8
После выпрямления переменного напряжения u во втором блоке выделения модуля 9, на его выходе формируется постоянное напряжение u, содержащее незначительные пульсации, которые эффективно сглаживаются фильтром нижних частот 10, имеющим небольшую постоянную времени (фиг. 2).
вых
В результате на выходе фильтра нижних частот 10 и на выходе устройства формируется постоянное напряжение u, которое не содержит переменной составляющей.
Таким образом, частота переменного напряжения на выходе дифференциатора в два раза выше и имеет меньшую амплитуду пульсаций, чем у прототипа. В результате этого для достижения требуемого уровня амплитуды пульсаций выходного напряжения фильтр нижних частот 10 имеет значительно меньшую постоянную времени. Следовательно, имеет место повышение быстродействия устройства.
При практической реализации предлагаемого измерителя амплитудный детектор 1 можно выполнить по одной из известных схем (А. Дж. Пейтон, В. Волш. Аналоговая электроника на операционных усилителях. - М.: БИНОМ, 1994, стр. 292, рис. 11.17; стр. 304, рис. 11.29). Блок деления 2 можно выполнить на операционном усилителе (ОУ), включив перемножитель напряжений на микросхеме К525ПС3 в цепь его отрицательной обратной связи. Удвоитель частоты 3 можно выполнить по схеме (Патент на ПМ №190822 РФ, Н03В 19/00. Гармонический удвоитель частоты, опубл. 15.07.2019 г.). Фазосмещатель на 90° 4 можно выполнить по схеме (Патент на ПМ №127554 РФ, Н03В 27/00. Формирователь квадратурных сигналов, опубл. 27.04.2013 г.). В качестве блоков выделения модуля 5, 6, 9 можно использовать схему двухполупериодного выпрямителя на ОУ, выполненного по схеме (А. Дж. Пейтон, В. Волш. Аналоговая электроника на операционных усилителях. - М.: БИНОМ, 1994, стр. 315, рис. 11.37). Блок вычитания 7 представляет собой обычный параллельный сумматор на ОУ. Блок дифференцирования 8 можно выполнить по известной схеме на ОУ с времязадающей RC-цепью. Фильтр нижних частот 10 можно выполнить по схеме фильтра нижних частот первого порядка на ОУ (А. Дж. Пейтон, В. Волш. Аналоговая электроника на операционных усилителях. - М.: БИНОМ, 1994, стр. 105, рис. 6.10).