СПОСОБ ПОДСТРОЙКИ ЧАСТОТЫ ПО ДАННЫМ И ФАЗОВЫЙ ДЕТЕКТОР

1. Способ подстройки тактовой частоты по фронтам данных, в котором сигналы первом и втором выходах детектора управляют подключением первого и второго двухполярного сигналов для суммирования, двухполярные сигналы суммируют, фильтруют, полученным сигналом управляют частотой генератора, частоту генератора делят и формируют такты, причем на первом выходе детектора формируют сигнал от фронта данных до следующего за ним перепадом тактов, причем если фронт данных поступит позже центра зоны удержания, фронт данных поступил позже центра зоны удержания, то после окончания сигнала на первом выходе детектора формируют сигнал на втором выходе детектора сигнал от фронта тактов до среза тактов, отличающийся тем, что считают число фронтов тактов, прошедших после поступления предшествующего фронта данных, а в области регулирования при увеличении числа подсчитанных фронтов тактов амплитуды первого и второго двухполярных сигналов снижают.
2. Способ по п. 1, отличающийся тем, что устанавливается фиксированное отношение амплитуды первого двухполярного сигнала к амплитуде второго двухполярного сигнала, это отношение сохраняется при изменении амплитуд двухполярных сигналов, после окончания сигнала на первом выходе детектора на втором выходе детектора всегда формируют сигнал от фронта тактов до среза тактов.
3. Способ по п. 3, отличающийся тем, что отношение амплитуды первого двухполярного сигнала к амплитуде второго двухполярного сигнала равное двум.
4. Фазовый детектор, содержащий детектор и формирователь двухполярных сигналов, причем первый и второй выходы детектора соединены со входами формирователя двухполярных сигналов, а входы детектора соединены попарно соответственно со входом опорной частоты и входом тактов отличающийся тем, что дополнительно содержит три D-триггера, два элемента И, элемент ИЛИ, счетчик, преобразователь кода и цифро-аналоговый преобразователь, причем тактовый вход соединен с С-входами, трех D-триггеров и счетчика, вход опорной частоты соединен с D-входом первого D-триггера и входом первого элемента И, выход первого элемента И соединен со входом элемента ИЛИ, выход первого D-триггера соединен с D-входом второго D-триггера, выход которого соединен с входом второго элемента И и с D-входом третьего D-триггера, инверсный выход которого соединен с другими входами первого и второго элементов И, выход второго элемента И соединен со входом сброса счетчика, выход переноса счетчика соединен с другим входом элемента ИЛИ, выход которого соединен с СЕ входом счетчика, выходы которого соединены попарно соответственно со входами преобразователя кода, выходы которого соединены попарно соответственно со входами цифро-аналогового преобразователя, выход которого соединен с управляющим входом формирователя двухполярных сигналов.
5. Фазовый детектор по п. 5, отличающийся тем, что С-входы счетчика, первого и третьего D-триггеров - инверсные, а С-вход второго D-триггера - прямой.