СХЕМА ПОДКЛЮЧЕНИЯ ПЕРВИЧНОЙ СТОРОНЫ ДРАЙВЕРНОГО ЯДРА УПРАВЛЕНИЯ IGBT-КЛЮЧОМ

Заявляемая полезная модель относится к электротехнике, к области полупроводниковой преобразовательной техники, в частности к управлению силовыми IGBT-транзисторными ключами. Полученные результаты могут быть использованы в электротехническом оборудовании, в котором применяются полностью управляемые мощные быстродействующие ключи.
Задачей предлагаемой полезной модели является усовершенствование имеющихся технических решений по защите дорогостоящих IGBT-модулей от аварийных режимов и продлению срока их службы.
Из уровня техники известен ряд драйверов для управления высокомощными IGBT-модулями, которые обеспечивают защиту от короткого замыкания и осуществляют контроль напряжения питания. Примером такого драйвера является ядро 2SC0435T фирмы Power Integrations [1], рекомендуемая организация подключения первичной стороны которого приведена на фиг. 1. На фигуре введена следующая нумерация блоков: 1 - инвертирующий операционный усилитель, 2 - операционный усилитель сигнала управления. Следует отметить, что в данном случае рассматривается пример управления одним силовым ключом, то есть изображен один канал управления драйверного ядра без цепей питания и конфигурации режимов работы. От системы управления приходит сигнал управления каналом PWM1 через операционный усилитель 2 на вход INA драйверного ядра, который в свою очередь обрабатывается микросхемой драйвера и далее идет на управление силовым ключом. При возникновении аварийного состояния в силовом ключе (короткое замыкание, перегрузка по току или сниженное питающее напряжение) на выход статуса SO1 драйверное ядро выдает низкий потенциал, который передается через инвертирующий операционный усилитель 1 системе управления. При этом блокируется обработка драйвером управляющего сигнала INA на время блокирования Тв, настраиваемое в диапазоне от 1,2 до 12,2 мкс. По прошествии данного промежутка времени выход статуса SO1 возвращается в начальное состояние с высоким потенциалом, а сигнал управления силовым ключом INA разрешен к обработке. Данный принцип работы заложен во многие драйверы управления высокомощными IGBT-модулями. Выбираем это универсальное техническое решение в качестве прототипа.
Следует отметить, что в стандартной организации подключения драйвера есть опасность вторичного включения силового модуля по прошествии времени блокировки после аварийного состояния, если система управления не получила сигнал статуса аварии вследствие обрыва и не сняла сигналы управления ключом до выяснения причины аварии. За это короткое время силовой ключ не успевает охладиться после токовой перегрузки или короткого замыкания и снова открывается сигналом управления. Таких циклов будет несколько в зависимости от типа транзисторного ключа, после чего силовой ключ выйдет из строя из-за малого времени охлаждения. Изменим устройство прототипа, введя таймер 3, реализующий выдержку времени 2,5 с, достаточную для охлаждения ключа, и светодиод HL для визуализации аварийного состояния оператором. Организация подключения первичной стороны драйвера после изменения изображена на фиг. 2. На фигуре введена следующая нумерация блоков: 1 - инвертирующий операционный усилитель, 2 - операционный усилитель сигнала управления, 3 - таймер, 4 - инвертор на основе микросхемы ИЛИ-НЕ, 5 - логическая микросхема И.
Устройство для подключения первичной стороны драйверного ядра управления IGBT-ключом, содержащее операционный усилитель (2) для подключения ко входу управления (INA) драйверного ядра и инвертирующий операционный усилитель (1) для подключения к выходу статусного состояния (SQ1) драйверного ядра, передающий сигнал аварии системе управления (Fault), отличается тем, что содержит таймер (3) для подключения к выходу статусного состояния (SQ1), выходной сигнал которого через инвертор (4) подключен совместно с сигналом управления (PWM1) к логическому элементу И (5), передающий через операционный усилитель (2) сигнал на вход управления (INA) драйверного ядра. Также результат достигается тем, что дополнительно к выходу таймера подключает через токоограничивающий резистор (R) светодиод (HL).
Таким образом, когда на выход статуса SO1 драйверное ядро выдает низкий потенциал в результате идентификации аварии (см. фиг. 2), он поступает как в систему управления, так и на вход таймера 3, выходной сигнал которого инвертируется инвертором 4 и подается на вход логической микросхемы И 5 вместе с сигналом управления ключа PWM1, запрещая таким образом прохождение PWM1 на вход управления каналом INA драйверного ядра. При этом на время отсчета таймером времени в 2,5 с светится светодиод HL, подключенный через токоограничивающий резистор R к выходу таймера. Это помогает зафиксировать аварию соответствующему персоналу визуально. По окончании работы таймера запрет на поступление сигналов управления PWM1 снимается. Одновременно гаснет светодиод. Данной выдержки времени таймера достаточно для охлаждения IGBT-ключа и обнаружения аварии обслуживающим персоналом.
Заявляемое техническое решение реализовано в серийно выпускаемых транзисторных преобразователях частоты, входящих в состав автоматизированных установок выращивания монокристаллов искусственных сапфиров и гранатов.
Источники информации 1. Описание и руководство по применению 2SC0435T. www.efo-power.ru/pub/power/Drivers/2SC0435T_rus.pdf.