СХЕМА КОНТРОЛЯ
CONTROL CIRCUIT

Изобретение относится к импульсной технике и может быть использовано для обеспечения безопасности аппаратуры железнодорожной автоматики.
Известен безопасный логический элемент (авторское свидетельство СССР № 1499479, кл. Н03К 19/00, 1989), в котором четыре конденсатора, четыре диода, два транзистора, семь резисторов и пороговое устройство обеспечивают выполнение логической функции "И". Однако схема этого устройства имеет низкую достоверность функционирования и потребляет электроэнергию даже при отсутствии входных логических сигналов.
В качестве аналога заявляемого изобретения, по совокупности существенных признаков и функциональным возможностям, выбрана схема контроля (Патент РФ на изобретение №2295827 от 10.08.2005 г.), содержащая компаратор контроля уровня напряжения питания усилителей, на один вход которого подается сигнал тактовой частоты, а на второй вход - сигнал от источника питания. Выход компаратора связан с входом усилителя динамического сигнала, с выхода которого сигнал поступает на входной усилитель, с прямого и инверсного выходов которого сигналы поступают через схемы гальванической развязки на усилители каналов, формирующие противофазные сигналы контрольной частоты, которые подаются на схему формирования сигнала обратной связи отрицательной полярности, на выходе которой формируется напряжение питания входного усилителя. С контрольных точек противофазные контролируемые динамические сигналы подаются на усилители сигнала первой и второй контрольных точек соответственно, которые передают сигналы на входные плечи двух диодных выпрямительных мостов, соединенных параллельно. С выходов выпрямительных мостов осуществляется питание первого и второго усилителей канала соответственно, выходной динамический сигнал контрольной частоты снимается с инверсного выхода входного усилителя через дополнительную схему гальванической развязки.
Недостатками данного устройства являются: дополнительное формирование контрольных сигналов, а усложнение схемы за счет применения дополнительных источников питания, с их контролем, снижает надежность.
Задачей, на решение которой направлено заявляемое изобретение, является создание схемы контроля, предназначенной для сравнения двух последовательностей сигналов и формирования динамического сигнала при эквивалентности этих последовательностей, обеспечивающей получение технического результата, состоящего в упрощении и повышении надежности работы устройства за счет исключения дополнительных источников питания и питания схемы контроля только от двух противофазных сигналов.
Технический результат достигается тем, что в схеме контроля, содержащей два усилителя сигналов, подключенных к диодному мосту, первый и второй оптронные драйверы, соединенные последовательно с выходным каскадом, содержащим импульсный трансформатор с двумя выходными обмотками, прямого хода для формирования контрольной частоты и обратного для формирования напряжения питания первого оптронного драйвера. Буферный каскад, формирующий короткий импульс напряжения для запуска схемы и обеспечивающий прохождение тактовой частоты на второй оптронный драйвер для управления выходным каскадом. С двух усилителей сигналов подаются противофазные динамические сигналы на диодный мост, на выходе которого формируется напряжение питания второго оптронного драйвера и выходного каскада.
На чертеже представлена структурная схема устройства.
Схема контроля содержит два усилителя сигналов 1 и 2, соединенных с контрольными точками KТ1 и KТ2 соответственно, с которых подаются противофазные динамические сигналы. Усилители сигналов 1 и 2 питаются от источника питания Uп. Выходы усилителей сигналов 1 и 2 подключены к диодному мосту 5.
Первый оптронный драйвер 3, первый выход которого соединен последовательно с входом второго оптронного драйвера 6, а второй - с буферным каскадом 4 и выходным каскадом 7. Второй оптронный драйвер 6 соединен с выходным каскадом 7. В состав выходного каскада 7 входит импульсный трансформатор с обмотками прямого и обратного хода (на фиг. не показан). Выходы диодного моста 5 образуют шину питания для второго оптронного драйвера 6 и выходного каскада 7.
Сигнал тактовой частоты Fc поступает на первый оптронный драйвер 3, который питается от шины, образованной обратным напряжением выходного каскада 7 и буферным каскадом 4, формирующего короткий импульс напряжения по сигналу Z.
Схема работает следующим образом.
На вход схемы контроля подается сигнал тактовой частоты Fc, представляющий собой меандр. Первый оптронный драйвер 3 обеспечивает гальваническую развязку между входом и выходом. Вначале работы питание на первый оптронный драйвер 3 не подается и сигнал на выходе отсутствует.
Запуск схемы контроля производится подачей короткого импульса Z на буферный каскад 4, который формирует импульс на шине питания первого оптронного драйвера 3. В этот момент на его выходе появляется сигнал тактовой частоты Fc, поступающий на вход второго оптронного драйвера 6, который в свою очередь запускает выходной каскад 7.
С выходов усилителей сигналов 1 и 2 подаются противофазные динамические сигналы на диодный мост 5, на выходе которого формируется напряжение питания второго оптронного драйвера 6 и выходного каскада 7. Сигнал тактовой частоты Fc проходит через первый и второй оптронный драйвер 3 и 6 соответственно и поступает на вход выходного каскада 7, где рабочий импульс тактовой частоты Fc формирует сигнал контрольной частоты Fk на его выходе. Интервал времени от окончания рабочего импульса до начала следующего периода контрольной частоты, типа меандр, формирует в выходном каскаде 7 с импульсным трансформатором импульс обратного хода, который служит для формирования шины питания первого оптронного драйвера 3, что поддерживает схему в рабочем состоянии после прохождения импульса запуска.
Пока сигналы с контрольных точек KТ1 и KТ2 противофазны, на второй оптронный драйвер 6 и выходной каскад 7 подается постоянное напряжение питания. Любой сдвиг по фазе противофазных динамических сигналов приведет к провалам постоянного напряжения питания на выходе диодного моста 5, что явится причиной пропуска в формировании импульсов контрольной частоты Fk и соответствующего питания для первого оптронного драйвера 3. Это в свою очередь приведет к тому, что импульсы не будут поступать на выходной каскад 7, который в случае рассогласования на контрольных точках KТ1 и KТ2 не сможет формировать напряжение питания для первого оптронного драйвера, после чего схема переводится в выключенное состояние. Схема прекратит формирование импульсов контрольной частоты Fk. Для приведения схемы в рабочее состояние потребуется импульс запуска Z на буферный каскад 4.