СИНТЕЗАТОР ЧАСТОТ
FREQUENCY SYNTHESISER

Изобретение относится к радиоизмерительной технике и может быть использовано при разработке источников сигнала СВЧ-диапазона (генераторы сигналов, синтезаторы частот, гетеродинные устройства).
Известны цифровые синтезаторы частот (ЦСЧ), построенные по методу прямого цифрового синтеза на базе двоичного накопителя фазы [1, 2], которые выпускаются в виде интегральных микросхем и широко применяются для решения различных задач радиотехники. К их достоинствам относятся высокое разрешение по частоте (тысячные доли герца при выходной частоте в десятки мегагерц) и субмикросекундное быстродействие. Среди недостатков ЦСЧ, затрудняющих их непосредственное использование, основным является бинарность, приводящая к тому, что значения выходной частоты синтезатора обратно пропорциональны степени числа два, тогда как в измерительной технике принята десятичная система счисления, и эталоны частоты в основном имеют номинальные значения 5 и 10 МГц. Для получения децимального шага сетки частот применяют схему на базе двух ЦСЧ, один из которых включен в обратную связь системы фазовой синхронизации (СФС), выходной сигнал которой является опорным для второго ЦСЧ, описанную в патенте США 4,951,004 МКИ Н03В 19/00; H03L 7/18 [3] и выбранную в качестве прототипа. Недостатком прототипа является низкое быстродействие при установлении рабочего режима при включении питания или после сбоя захвата вследствие воздействия интенсивной импульсной помехи, обусловленное инерционностью СФС, типичное значение длительности этих переходных процессов составляет несколько миллисекунд. Быстродействие не может быть увеличено путем простого расширения полосы СФС, поскольку это приведет к ухудшению фильтрации помех частоты сравнения и ее гармоник, присутствующих в выходном сигнале частотно-фазового детектора (ЧФД).
Технической задачей, которую решает предлагаемое устройство, является увеличение быстродействия синтезатора частот.
Сущность предлагаемого технического решения заключается в том, что в синтезатор частот, содержащий кольцо фазовой синхронизации, включающее соединенные последовательно ЧФД 1, пропорционально-интегрирующий фильтр (ПИФ) 2, состоящий из последовательно соединенных резисторов 7, 8 и конденсатора 9, вторая обкладка которого соединена с корпусом, причем сопротивление резистора 7 в несколько раз больше сопротивления резистора 8, перестраиваемый генератор (ПГ) 3 и сдвоенный ЦСЧ 4, введены диоды 5 и 6, включенные соответственно в прямом и обратном направлении параллельно резистору 7.
Структурная электрическая схема синтезатора частот представлена на фиг.1, где обозначено:
1 - частотно-фазовый детектор;
2 - пропорционально-интегрирующий фильтр;
3 - перестраиваемый генератор;
4 - сдвоенный цифровой синтезатор частот;
5 - первый диод;
6 - второй диод;
7 - первый резистор;
8 - второй резистор;
9 - конденсатор;
10 - первый цифровой синтезатор частот, входящий в состав сдвоенного ЦСЧ 4.
11 - второй цифровой синтезатор частот, входящий в состав сдвоенного ЦСЧ 4.
В качестве примера конкретного выполнения устройства на фиг.2 представлен фрагмент принципиальной электрической схемы синтезатора частот.
Выходным сигналом синтезатора частот является выходной сигнал первого цифрового синтезатора частот 10, входящего в состав сдвоенного ЦСЧ 4. Опорный сигнал ЦСЧ 10 формируется системой фазовой синхронизации, включающей соединенные последовательно ЧФД 1, ПИФ 2, состоящий из элементов 5, 6, 7, 8 и 9, ПГ 3 и второй ЦСЧ 11, входящий в состав сдвоенного ЦСЧ 4.
Работа синтезатора частот происходит следующим образом.
В начале процесса установления режима захвата в СФС частоты сигналов на входах ЧФД 1 различны, и его выходное напряжение принимает значения 0 или U в зависимости от знака расстройки по частоте. В первый момент после подачи питания напряжение на конденсаторе 9 равно нулю, следовательно, напряжение на выходе ПИФ 2, определяемое делителем из резисторов 7, 8, также близко к нулю. Частота ПГ 3 при этом принимает нижнее значение диапазона и выходная частота ЦСЧ2 11 оказывается меньше опорной, следовательно, на выходе ЧФД 1 устанавливается максимальное положительное напряжение U. При этом открывается диод 5 и шунтирует резистор 7, уменьшая время заряда конденсатора 9 по сравнению с прототипом. После того как напряжение на выходе ПИФ 2 достигнет величины, компенсирующей начальную частотную расстройку ПГ 3, ЧФД 1 переходит в режим фазового детектирования и переходный процесс заканчивается. Диод 5 закрывается и частотная характеристика СФС становится идентичной прототипу, поскольку флуктуации напряжения на выходе ЧФД 1 при использовании стандартных малошумящих ПГ много меньше порога отпирания диода. Аналогично проходит переходный процесс при возникновении сбоя синхронизации при воздействии интенсивной импульсной помехи. В зависимости от знака возникающей частотной расстройки заряд конденсатора 9 будет происходить через один из диодов 5 или 6.
Промышленное использование предлагаемого синтезатора частот планируется в составе измерительного источника сигнала СВЧ-диапазона в качестве синтезатора мелкой сетки частот.
Практическая реализация блоков синтезатора частот возможна на базе серийно выпускаемых электронных компонентов. В диапазоне частот 50-75 МГц длительность переходных процессов по сравнению с прототипом уменьшается с 5,5 мс до 0,3 мс.
Библиографические данные
1. Low Power ADS9833/34 DDS Application Guide-Analog Devices, 2003.
2. 2-Channel 500 MSPS DDS with 10-Bit DACs-AD9958, D05252-0-9/05/00, www.Analog.com.
3. Coherent Direct Digital Synthesizer United States Patent 4,951,004, МПК Н03В 19/00; H03L 7/18.