УНИВЕРСАЛЬНЫЙ КОНВЕРТЕР ИНТЕРФЕЙСОВ

Полезная модель относится к области микроэлектроники, и предназначена для преобразования сигналов последовательного интерфейса USB в сигналы эксплуатируемых в промышленности, вычислительной, организационной технике и иных областях интерфейсов для осуществления процесса обмена и/или передачи цифровой информации между устройством-хостом и клиентским устройством, а также для программирования микроконтроллеров и некоторых микросхем.
Известен конвертер USB-COMI-Si-M, содержащий ввод интерфейса USB и вывод интерфейсов EIA/TIA-422, EIA/TIA-485 (см. журнал «Компоненты и технологии», С.Долгушин, «Простые решения FTDI: от USB-хоста до высокоскоростных аппаратных мостов USB-UART/FIFO», М, Изд. Файнстрит, №5, 2008 г., стр.42-44). Недостатком известного устройства является узкая область применения из-за невозможности обслуживания большинства промышленных интерфейсов передачи данных. Недостатком также является отсутствие возможности одновременной работы выводов интерфейсов.
Наиболее близким к предложенному является конвертер интерфейсов по патенту РФ №91447 U1, содержащий блок ввода интерфейса, блок гальванической развязки, блок управления, блоки вывода интерфейсов, принятый в качестве прототипа. Известное устройство обеспечивает преобразование сигналов последовательного интерфейса USB в сигналы магистрального интерфейса RS-485 и магистрального интерфейса связи RS-422. Недостаток известного устройства состоит в ограниченном количестве форматов ввода-вывода, тем самым не обеспечена универсальность в области конвертирования информации, невозможна одновременная работа входящих в конвертер блоков интерфейсов. Недостатком также является низкая надежность устройства и безопасность работы с ним, т.к. установка входящей в состав устройства гальванической развязки не обеспечивает изоляцию выводов интерфейсов и возможно повреждение компонентов цепи, включающей устройство и поражение персонала, прикасающегося к оборудованию, имеющему электрический контакт с цепью.
Задачей, решаемой предложенной полезной моделью, является обеспечение универсальности применения предложенного конвертера, повышение безопасности и расширение функций устройства.
2
Техническим результатом, получаемым от применения полезной модели, является обеспечение преобразования сигнала, поступающего на интерфейс USB в сигналы эксплуатируемых форматов синхронных и асинхронных интерфейсов (в частности EIA/TIA-485, EIA/TIA-232C, EIA/TIA-232C с логическими уровнями TTL, SPI, IC и JTAG) по выбору пользователя, повышение безопасности работы устройства путем обеспечения гальванической развязки каждого блока интерфейса, повышение удобства эксплуатации устройства. Также техническим результатом является расширение области применения устройства, возможность программирования микроконтроллеров и микросхем, а также применение конвертера для обеспечения питанием внешних устройств напряжением 5 В или 3,3 В.
Технический результат достигается тем, что универсальный конвертер интерфейсов содержит блок ввода USB-интерфейса, блок преобразования сигнала, блок управления питанием, узел вывода интерфейсов. Узел вывода интерфейсов содержит блоки синхронных и асинхронных интерфейсов. Блок преобразования сигнала выполнен с возможностью распознавания сигнала USB-интерфейса и преобразования его в сигнал каждого эксплуатируемого синхронного и/или асинхронного интерфейса. Блок управления питанием выполнен с возможностью снабжения питанием блоков конвертера, а узел вывода интерфейсов выполнен с возможностью одновременной работы двух и более интерфейсов.
Конвертер снабжен корпусом.
Корпус выполнен жестким и разъемным.
Блок ввода USB-интерфейса выполнен с возможностью передачи питания от шины USB на блок управления питанием.
Блок управления питанием снабжен внешними выводами питания.
Блок управления питанием выполнен с возможностью обеспечения питанием внешних выводов напряжением 3,3 В и/или 5 В.
Внешние выводы питания снабжены гальванической развязкой.
2
Блоки синхронных интерфейсов выполнены в виде интерфейса JTAG и/или интерфейса SPI, и/или интерфейса IC, а блоки асинхронных интерфейсов в виде интерфейса EIA/TIA-485, и/или интерфейса EIA/TIA-232C, и/или интерфейса EIA/TIA-232С с логическими уровнями TTL (далее - EIA/TIA-232C TTL).
Каждый блок интерфейса снабжен блоком гальванической развязки.
Полезная модель поясняется чертежами.
На фиг.1 изображена блок-схема устройства.
На фиг.2 изображена принципиальная схема примера реализации устройства.
Конвертер содержит блок 1 ввода USB-интерфейса, блок 2 преобразования сигнала, блок 3 управления питанием, узел 4 вывода интерфейсов. Узел 4 вывода интерфейсов содержит группу 5 блоков синхронных и группу 6 блоков асинхронных интерфейсов. Конвертер снабжен внешним выводом 7 питания 5 В и внешним выводом 8 питания 3,3 В, каждый из которых имеет гальваническую развязку.
Интерфейс USB выступает источником питания, т.к. выполнен с возможностью подачи по его шине напряжения в 5 В на вход блока 3 управления питанием, включающий стабилизатор напряжения, а также понижающий линейный регулятор напряжения со стабилизатором. Блок 3 обеспечивает стабилизацию напряжения 5 В и подачу его на внешний вывод питания 7. Посредством линейного регулятора напряжения со стабилизатором обеспечено понижение напряжения до 3.3 В. Питание в 3.3 В поступает на внешний вывод питания 8. Внешние выводы предназначены для питания подключаемых устройств, которыми могут быть микроконтроллеры, датчики, логические схемы, реле и др. Также питание 5 В и 3.3 В поступает и на внутренние выводы для обеспечения питания блоков конвертера. Блок 3 управления питанием снабжен также внешним вводом питания 5 В.
Блок 2 преобразования сигнала включает процессор 9 протокола USB и устройство управления буферами (не показаны на схеме), работающими по принципу FIFO, мультипротокольный синхронный последовательный процессор 10 и универсальный асинхронный приемопередатчик (УАПП) 11.
2
2
2
Узел 4 вывода интерфейсов выполнен в виде набора микросхем и включает модуль 12 интерфейса JTAG, в состав которого входит блок 13 гальванической развязки JTAG; модуль 14 интерфейсов SPI и IC, в состав которого входит блок 15 логики автоматического выбора интерфейса SPI или IC. Модуль 14 снабжен блоком 16 гальванической развязки вывода интерфейса SPI и блоком 17 гальванической развязки вывода интерфейса IC; модуль 18 интерфейсов EIA/TIA-485, EIA/TIA-232C, EIA/TIA-232С TTL, включающий блок 19 логики автоматического выбора интерфейса EIA/TIA-485 пли EIA/TIA-232C, или EIA/TIA-232C TTL, и блоки 20, 21 преобразования сигналов EIA/TIA-232C, EIA/TIA-485 соответственно в сигналы, пригодные для использования в цифровых схемах на базе транзисторно-транзисторной логики или комплементарной логики на транзисторах металл-оксид-полупроводниковых технологий. Модуль 18 снабжен также блоками 22, 23, 24 гальванической развязки выводов интерфейсов EIA/TIA-232C, EIA/TIA-232C TTL, EIA/TIA-485 соответственно. Для максимально полного использования возможностей предложенной полезной модели и отладки описываемых интерфейсов необходимо наличие как минимум двух модулей 18 интерфейсов EIA/TIA-485, EIA/TIA-232C, EIA/TIA-232C TTL.
Блок 1 ввода USB-интерфейса снабжен модулем 25 электрически стираемого перепрограммируемого постоянного запоминающего устройства (EEPROM) для хранения настроек всех узлов конвертера, а также для обеспечения корректной работы аппаратной составляющей устройства.
Конвертер снабжен блоком 26 генерации тактовых импульсов, задающим несущую частоту блока 2.
Внешний сигнал через блок 1 ввода USB-интерфейса поступает на вход процессора 9 блока 2 преобразования сигнала, где происходит распознавание вида сигнала в соответствии со стандартами USB (см. .org/developers/docs/usb_20_052212.zip, ) и преобразование его, соответственно, в заданный сигнал, необходимый для работы с конвертером, из числа эксплуатируемых (ныне применяемых во всех областях техники).
При необходимости выбора интерфейса JTAG, сигнал от процессора 9 поступает на вход мультипротокольного синхронного последовательного процессора 10, а от него по каналу связи поступает на вход модуля 12. Встроенный в модуль 12 блок 13 гальванической развязки обеспечивает передачу сигнала между электрическими цепями без электрического контакта между ними, тем самым обеспечивая передачу сигнала на выход интерфейса JTAG и защиту оборудования и персонала от поражения электрическим током. Интерфейс JTAG не требует блока автоматического выбора интерфейсов т.к. монопольно владеет сигналом, поступающим от мультипротокольного синхронного последовательного процессора 10.
2
2
2
2
2
При необходимости выбора интерфейса SPI или IC сигнал от мультипротокольного синхронного последовательного процессора 10 поступает на вход блока 15 логики автоматического выбора интерфейсов модуля 14. Выбор активного интерфейса происходит автоматически посредством логики, которая может быть реализована в виде программируемой логической интегральной схемы (ПЛИС) или в виде микроконтроллера. Блок 15 отслеживает состояние линии связи SS (slave select) и при наличии на ней уровня, соответствующего логической единице, включает интерфейс SPI и отключает IC. При наличии на линии SS уровня, соответствующего логическому нулю интерфейс SPI отключается и включается интерфейс IC. Отключение интерфейса IC означает, что сигнал с блока 15 поступит на блок 16 гальванической развязки вывода интерфейса SPI и далее па выходной интерфейс SPI и наоборот. Одновременная работа интерфейсов SPI и IC невозможна.
При необходимости преобразования сигнала в сигнал интерфейса EIA/TIA-485 или EIA/TIA-232C, или EIA/TIA-232C TTL сигнал, поступивший на вход процессора 9 блока 2, передается от процессора 9 на вход УАПП 11, преобразуется в последовательный и поступает на блок 19 логики автоматического выбора активного интерфейса модуля 18. Выбор обеспечен схемой, составленной из логических элементов. Схема охватывает линии связи RXD (EIA/TIA-232C, EIA/TIA-232C TTL, EIA/TIA-485) и CTS (EIA/TIA-232C, EIA/TIA-232 TTL) и работает по принципу бинарной конъюнкции. Если на одной из входных линий связи уровень сигнала соответствует логическому нулю, на выходе логической схемы также будет ноль. Условием наличия на выходе схемы логической единицы является установление на всех входных линиях связи высоко логического уровня. Установка логических уровней на линиях RXD и CTS осуществляется с помощью дополнительного сигнала, поступающего по интерфейсу USB. Следовательно, одновременно может работать только один интерфейс из трех (EIA/TIA-485, EIA/TIA-232C, EIA/TIA-232C TTL). Благодаря наличию двух групп интерфейсов в устройстве одновременно при необходимости могут работать два любых интерфейса из трех EIA/TIA-485, EIA/TIA-232С, EIA/TIA-232C TTL, в том числе и два одноименных интерфейса. Наличие двух одинаковых групп асинхронных интерфейсов является оптимальным, т.к. часто возникает потребность отладки одноименных интерфейсов.
Сигнал от блока 19 поступает на выбранный блок 20, 21 преобразующий сигналы EIA/TIA-232C, EIA/TIA-485 соответственно в сигналы, пригодные для использования в цифровых схемах на базе ТТЛ или КМОП технологий, далее через соответствующий блок 22, 24 гальванической развязки сигнал поступает на выходные интерфейсы EIA/TIA-232C или EIA/TIA-485 соответственно. При выборе интерфейса EIA/TIA-232C TTL сигнал поступает непосредственно через блок 23 гальванической развязки на вывод интерфейса EIA/TIA-232C TTL. Блоки 22, 23, 24 обеспечивают предотвращение возникновение разности потенциалов между источником и приемником сигнала. Передача цифровой информации от клиентских устройств к блоку USB-интерфейса и к устройству-хосту происходит в обратном порядке.
Пример реализации конвертера интерфейсов (см. Фиг.2).
Источником питания служит порт USB блока 1, а для стабилизации напряжения применена микросхема MCP1703, от которой питание поступает на вход микроконтроллера, обеспечивающего вывод сигнала по четырем каналам связи. Микроконтроллер представлен микросхемой FT4232H, которая обеспечивает четыре интерфейса вывода при наличии входного USB интерфейса. Для работы микросхемы в необходимом режиме настраивают два порта для работы мультипротокольного синхронного последовательного процессора, а два других порта для работы в режиме в режиме УАПП.
Модуль 25 (EEPROM) выполнен на базе микросхемы 93C46A и обеспечивает хранение настроек конвертера, а также однозначное определение конвертера в используемой операционной системе.
Блок 26 генерации тактовых импульсов выполнен на базе кварцевого резонатора с высокоизбирательным фильтром, необходимого для запуска и обеспечения частоты работы блока 2 (микроконтроллера FT4232H).
Для гальванической развязки выводов питания использована микросхема AduM5000, обеспечивающая защиту цепей устройства в течение одной минуты до 2500 В. Максимальная суммарная нагрузка на выходные цепи питания составляет 300 мА.
2
Блок 15 логики автоматического выбора интерфейсов разработан на основе ПЛИС MAX7000S. Возможно также применение микроконтроллера ATtiny87 по выбору. Недостатком упомянутого микроконтроллера является меньшая скорость работы, что может привести к сбоям при использовании интерфейса на высоких скоростях передачи данных. Гальваническая развязка вывода интерфейса IC представлена микросхемой AduM1250. Гальваническая развязка вывода интерфейса SPI представлена микросхемами AduM5240 и AduM1201.
Блоки 20, 21 преобразования сигналов EIA/TIA-485, EIA/TIA-232C в сигналы, пригодные для использования в цифровых схемах на базе ТТЛ или КМОП технологий, выполнены на базе микросхем SP481E и МАХ3245Е соответственно. Гальваническая развязка всех выводов интерфейсов EIA/TIA-485, EIA/TIA-232C, EIA/TIA-232C TTL осуществлена на основе транзисторных оптронов MOC205M. Выбор активного интерфейса из вышеупомянутых обеспечен конъюнктивным бинарным элементом 74AC08.
2
Разъемы интерфейсов SPI и IC выполнены в виде винтовых клемм. Разъем JTAG интерфейса реализован в виде вилки двухрядной угловой BH-10R, являющейся стандартным решением для этого интерфейса. EIA/TIA-485, EIA/TIA-232C представлены как в виде разъемов DE-9M, так и в виде клемм.
Интерфейс USB имеет разъем типа B.
2
Основным преимуществом предложенного устройства является возможность использования одновременно нескольких интерфейсов, по одному интерфейсу из каждой группы, для преобразования информации. К первой и второй группам относятся интерфейсы EIA/TIA-485, EIA/TIA-232C, EIA/TIA-232C TTL, к третьей группе относятся интерфейсы SPI и IC, четвертая группа представлена интерфейсом JTAG. Все интерфейсы снабжены блоками гальванической развязки для обеспечения надежности и безопасности работы устройства.
Дополнительным преимуществом устройства является возможность его использования в качестве источника питания с гальванической развязкой.
Изготовленный по полезной модели опытный образец компактен, имеет эргономичный дизайн и предназначен для применения как специалистами отладчиками оборудования, так и системными программистами. Высокий уровень автоматизации достигается за счет богатой аппаратной составляющей, а наличие гальванических развязок гарантирует сохранность устройства при отладке в условиях сильных электромагнитных помех или скачков напряжений.