ЛОГИЧЕСКИЙ ПРОЦЕССОР
LOGIC PROCESSOR

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны логические процессоры (см., например, патент РФ 2260837, кл. G06F 7/38, 2005 г.), которые реализуют шесть простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических процессоров, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация восьми простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический процессор (патент РФ 2260205, кл. G06F 7/38, 2005 г.), который содержит вычислительные ячейки и при n=8 реализует восемь простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов.
я
я
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что минимальное время реализации восьми упомянутых функций превышает 8Δt, где Δt есть длительность задержки, вносимой вычислительной ячейкой.
Техническим результатом изобретения является повышение быстродействия за счет уменьшения времени реализации восьми простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов.
<mrow><mo stretchy="false">(</mo><mi>i</mi><mo>=</mo><mover accent="true"><mrow><mn>1</mn><mo>,</mo><mn>2</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
<mrow><mo stretchy="false">(</mo><mi>j</mi><mo>=</mo><mover accent="true"><mrow><mn>7</mn><mo>,</mo><mn>8</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом процессоре, содержащем семь вычислительных ячеек, каждая из которых содержит элемент ИЛИ, подключенный первым, вторым входами и выходом соответственно к ее первому, второму входам и первому выходу, и элемент И, первый, второй входы и выход которого соединены соответственно с ее первым, вторым входами и вторым выходом, особенность заключается в том, что в него дополнительно введены двенадцать аналогичных упомянутым вычислительных ячеек, причем первый, второй входы i-й
и первый, второй входы j=й
вычислительных ячеек подключены соответственно к первым выходам (i+2)-й, (i+4)-й и вторым выходам (j-4)-й, (j-2)-й вычислительных ячеек, первые выходы i-й, j-й и вторые выходы i-й, j-й вычислительных ячеек соединены соответственно с i-ым входом одиннадцатой, вторым входом (j+2)-й и первым входом (i+8)-й, (j-6)-м входом пятнадцатой вычислительных ячеек, первый, второй выходы (i+8)-й, первый, второй входы семнадцатой и первый, второй входы восемнадцатой вычислительных ячеек подключены соответственно к i-ым входам двенадцатой, четырнадцатой, второму выходу тринадцатой, первому выходу четырнадцатой и второму выходу двенадцатой, первому выходу шестнадцатой вычислительных ячеек, i-й вход k-й (k∈{13, 16, 19}) вычислительной ячейки соединен с (3-i)-м выходом (k-3+i)-й вычислительной ячейки, а первые выходы одиннадцатой, тринадцатой, семнадцатой, девятнадцатой и вторые выходы девятнадцатой, восемнадцатой, шестнадцатой, пятнадцатой вычислительных ячеек являются соответственно первым, вторым, третьим, четвертым и пятым, шестым, седьмым, восьмым выходами логического процессора, первый, третий, пятый, седьмой и второй, четвертый, шестой, восьмой входы которого подключены соответственно к первым и вторым входам третьей, пятой, четвертой, шестой вычислительных ячеек.
На фиг.1 и фиг.2 представлены соответственно схема предлагаемого логического процессора и схема вычислительной ячейки, использованной при построении указанного процессора.
1
19
i
i+2
i+4
j-4
j-2
i
j
i
j
11
j+2
i+8
15
i+8
17
18
12
14
13
14
12
16
k
k-3+i
11
13
17
19
19
18
16
15
3
5
4
6
<mrow><mo stretchy="false">(</mo><mi>i</mi><mo>=</mo><mover accent="true"><mrow><mn>1</mn><mo>,</mo><mn>2</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
<mrow><mo stretchy="false">(</mo><mi>j</mi><mo>=</mo><mover accent="true"><mrow><mn>7</mn><mo>,</mo><mn>8</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
Логический процессор содержит вычислительные ячейки 1,…,1. Каждая вычислительная ячейка содержит элемент ИЛИ 2, подключенный первым, вторым входами и выходом соответственно к ее первому, второму входам и первому выходу, и элемент И 3, подсоединенный первым, вторым входами и выходом соответственно к ее первому, второму входам и второму выходу. Первый, второй входы ячейки 1
и первой, второй входы ячейки j=й
подключены соответственно к первым выходам ячеек 1, 1 и вторым выходам ячеек 1, 1, первые выходы ячеек 1, 1 и вторые выходы ячеек 1, 1 соединены соответственно с i-ым входом ячейки 1, вторым входом ячейки 1 и первым входом ячейки 1, (j-6)-ым входом ячейки 1, первый, второй выходы ячейки 1, первый, второй входы ячейки 1 и первый, второй входы ячейки 1 подключены соответственно к i-ым входам ячеек 1, 1, второму выходу ячейки 1, первому выходу ячейки 1 и второму выходу ячейки 1, первому выходу ячейки 1, i-й вход ячейки 1(k∈{13, 16, 19}) соединен с (3-i)-ым выходом ячейки 1, а первые выходы ячеек 1, 1, 1, 1 и вторые выходы ячеек 1, 1, 1, 1 являются соответственно первым, вторым, третьим, четвертым и пятым, шестым, седьмым, восьмым выходами логического процессора, первый, третий, пятый, седьмой и второй, четвертый, шестой, восьмой входы которого подключены соответственно к первым и вторым входам ячеек 1, 1, 1, 1.
1
8
1
8
Работа предлагаемого логического процессора осуществляется следующим образом. На его первый,…, восьмой входы подаются соответственно двоичные сигналы х, …, х∈{0,1}. Тогда сигналы y, …, y (см. фиг.1) будут определяться выражениями
<mrow><msub><mi>y</mi><mrow><mn>1</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>=</mo><msub><mi>x</mi><mrow><mn>1</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>∨</mo><msub><mi>x</mi><mrow><mn>2</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>∨</mo><msub><mi>x</mi><mrow><mn>3</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>∨</mo><msub><mi>x</mi><mrow><mn>4</mn><mo>+</mo><mi>q</mi></mrow></msub></mrow>
,
<mrow><msub><mi>y</mi><mrow><mn>2</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>=</mo><msub><mi>x</mi><mrow><mn>1</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>2</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>∨</mo><msub><mi>x</mi><mrow><mn>1</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>3</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>∨</mo><msub><mi>x</mi><mrow><mn>1</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>4</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>∨</mo><msub><mi>x</mi><mrow><mn>2</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>3</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>∨</mo><msub><mi>x</mi><mrow><mn>2</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>4</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>∨</mo><msub><mi>x</mi><mrow><mn>3</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>4</mn><mo>+</mo><mi>q</mi></mrow></msub></mrow>
,
<mrow><msub><mi>y</mi><mrow><mn>3</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>=</mo><msub><mi>x</mi><mrow><mn>1</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>2</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>3</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>∨</mo><msub><mi>x</mi><mrow><mn>1</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>2</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>3</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>∨</mo><msub><mi>x</mi><mrow><mn>1</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>2</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>4</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>∨</mo><msub><mi>x</mi><mrow><mn>1</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>3</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>4</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>∨</mo><msub><mi>x</mi><mrow><mn>2</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>3</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>4</mn><mo>+</mo><mi>q</mi></mrow></msub></mrow>
,
<mrow><msub><mi>y</mi><mrow><mn>4</mn><mo>+</mo><mi>q</mi></mrow></msub><mo>=</mo><msub><mi>x</mi><mrow><mn>1</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>2</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>3</mn><mo>+</mo><mi>q</mi></mrow></msub><msub><mi>x</mi><mrow><mn>4</mn><mo>+</mo><mi>q</mi></mrow></msub></mrow>
<mo>∨</mo>
1
8
где q∈{0,4};
есть символы операций ИЛИ, И. В представленной ниже таблице приведены значения сигналов на выходах предлагаемого процессора при всех возможных наборах значений сигналов y, …, y.
№ набора
y<sub>1</sub>
y<sub>2</sub>
y<sub>3</sub>
y<sub>4</sub>
y<sub>5</sub>
y<sub>6</sub>
y<sub>7</sub>
y<sub>8</sub>
z<sub>1</sub>
z<sub>2</sub>
z<sub>3</sub>
z<sub>4</sub>
z<sub>5</sub>
z<sub>6</sub>
z<sub>7</sub>
z<sub>8</sub>
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
2
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
3
1
1
0
0
0
0
0
0
1
1
0
0
0
0
0
0
4
1
1
1
0
0
0
0
0
1
1
1
0
0
0
0
0
5
1
1
1
1
Q
0
0
0
1
1
1
1
0
0
0
0
6
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
7
1
0
0
0
1
0
0
0
1
1
0
0
0
0
0
0
8
1
1
0
0
1
0
0
0
1
1
1
0
0
0
0
0
9
1
1
1
0
1
0
0
0
1
1
1
1
0
0
0
0
10
1
1
1
1
1
0
0
0
1
1
1
1
1
0
0
0
11
0
0
0
0
1
1
0
0
1
1
0
0
0
0
0
0
12
1
0
0
0
1
1
0
0
1
1
1
0
0
0
0
0
13
1
1
0
0
1
1
0
0
1
1
1
1
0
0
0
0
14
1
1
1
0
1
1
0
0
1
1
1
1
1
0
0
0
15
1
1
1
1
1
1
0
0
1
1
1
1
1
1
0
0
16
0
0
0
0
1
1
1
0
1
1
1
0
0
0
0
0
17
1
0
0
0
1
1
1
0
1
1
1
1
0
0
0
0
18
1
1
0
0
1
1
1
0
1
1
1
1
1
0
0
0
19
1
1
1
0
1
1
1
0
1
1
1
1
1
1
0
0
20
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
21
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
22
1
0
0
0
1
1
1
1
1
1
1
1
1
0
0
0
23
1
1
0
0
1
1
1
1
1
1
1
1
1
1
0
0
24
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
25
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
<mrow><mrow><mo>(</mo><mrow><mi>r</mi><mo>=</mo><mover accent="true"><mrow><mn>1</mn><mo>,</mo><mn>8</mn></mrow><mo stretchy="true">¯</mo></mover></mrow><mo>)</mo></mrow></mrow>
Таким образом, на r-м
выходе предлагаемого процессора имеем
<mrow><msub><mi>z</mi><mi>r</mi></msub><mo>=</mo><munderover><mi>V</mi><mrow><mi>m</mi><mo>=</mo><mn>1</mn></mrow><mi>N</mi></munderover><msub><mi>x</mi><mrow><mi>m</mi><mn>1</mn></mrow></msub><mo>…</mo><msub><mi>x</mi><mrow><mi>m</mi><mi>r</mi></mrow></msub></mrow>
m1
mr
1
8
m1
mr
r
r
r
<mrow><mi>N</mi><mo>=</mo><msubsup><mi>C</mi><mn>8</mn><mi>r</mi></msubsup></mrow>
где x, …, x∈{x, …, x} (1≤m1<…<mr≤8);
есть количество неповторяющихся конъюнкций x…x, определяемое как число сочетаний из восьми по r. Следовательно, z=τ, где τ, есть r-я. простая симметричная булевая функция восьми аргументов (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).
я
я
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический процессор обладает более высоким по сравнению с прототипом быстродействием, так как реализует восемь простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов, за время, не превышающее 7Δt, где Δt - длительность задержки, вносимой вычислительной ячейкой.