УСТРОЙСТВО АДАПТИВНОЙ КОРРЕКЦИИ С ОБРАТНОЙ СВЯЗЬЮ ПО РЕШЕНИЮ

Полезная модель относится к области электрорадиотехники, а именно к технике радиосвязи, и может быть использована в системах одночастотной передачи данных с адаптивной коррекцией сигналов на приемной стороне.
Сущность адаптивной коррекции заключается в построении корректирующего фильтра (КФ), компенсирующего искажения сигнала, являющиеся следствием многолучевого распространения в канале связи, в частности в коротковолновом канале связи. Следствием многолучевого распространения является межсимвольная интерференция (МСИ).
Наиболее близким к заявленному техническому решению является устройство коррекции с решающей обратной связью, описанное в [Н.В. Захарченко, П.Я. Нудельман, В.Г. Кононович. Основы передачи дискретных сообщений - М.: Радио и связь, 1990. - 240 с] принятое за прототип. Устройство содержит корректирующий фильтр, демодулятор, решающую схему и цепь обратной связи.
К недостаткам прототипа относится то, что возникшая однажды ошибка распространяется через цепь обратной связи, в результате чего появляется пачка ошибок, а помехоустойчивость значительно снижается.
Целью изобретения является повышение помехоустойчивости передаваемой информации.
Поставленная цель достигается тем, что в устройство адаптивной коррекции с обратной связью по решению, содержащее корректирующий фильтр, демодулятор, введены первый блок вычитания тестовых сигналов, в котором вычитают тест до и после информационного сигнала, первый вход которого подключен к входу устройства, на которое поступает сигнал, содержащий последовательно передаваемые сегменты, состоящие из теста и информационного сигнала, второй вход подключен к первому выходу блока памяти, по которому передают тестовый сигнал, полученный на предыдущем шаге, то есть при аналогичной обработке предыдущего сегмента, а выход первого блока вычитания тестовых сигналов, по которому передают информационный сигнал после вычитания тестов, соединен с первым входом первого корректирующего фильтра, второй вход которого соединен со вторым выходом блока памяти, откуда поступает импульсная характеристика корректирующего фильтра, вычисленная на предыдущем шаге, а выход первого корректирующего фильтра, где получают откорректированный информационный сигнал, соединен с входом первого демодулятора, выход которого подключен к входу первого модулятора, выход первого модулятора подключен к первому входу первого блока вычисления свертки, второй вход которого соединен с третьим выходом блока памяти, по которому передают импульсную характеристику канала, вычисленную на предыдущем шаге, при этом выход первого блока вычисления свертки, в котором осуществляют свертку восстановленного информационного сигнала с импульсной характеристикой канала, соединен с третьим входом блока вычитания информационных сигналов, первый вход которого подключен к входу устройства, а второй вход соединен с четвертым выходом блока памяти, по которому передают информационный сигнал, полученный на предыдущем шаге, при этом выход блока вычитания информационных сигналов, где осуществляют вычитание информационных сигналов до и после теста, соединен с первым входом блока расчета импульсных характеристик канала и корректирующего фильтра, где осуществляют расчет импульсных характеристик канала и корректирующего фильтра, второй вход которого соединен с пятым выходом блока памяти, по которому передают неискаженный тест, первый выход блока расчета импульсных характеристик канала и корректирующего фильтра, по которому передают рассчитанную импульсную характеристику канала, соединен с первым входом блока памяти и вторым входом второго блока вычисления свертки, а также со вторым входом третьего блока вычисления свертки, а второй выход блока расчета импульсных характеристик канала и корректирующего фильтра, по которому передают рассчитанную импульсную характеристику корректирующего фильтра, соединен со вторым входом блока памяти и вторым входом второго корректирующего фильтра, первый вход второго блока вычисления свертки соединен с пятым выходом блока памяти, а выход, по которому передают результат свертки неискаженного теста и рассчитанной импульсной характеристики канала, подключен к третьему входу блока памяти и второму входу второго блока вычитания тестовых сигналов, при этом первый вход второго блока вычитания тестовых сигналов подключен к входу устройства, а выход второго блока вычитания тестовых сигналов подключен к первому входу второго корректирующего фильтра, выход которого подключен к входу второго демодулятора, выход которого подключен к входу получателя информации и входу второго модулятора, выход которого соединен с первым входом третьего блока вычисления свертки, выход которого соединен с четвертым входом блока памяти, по которому передают результат вычисления свертки между восстановленным информационным сигналом и рассчитанной импульсной характеристикой.
Структурная схема предлагаемого устройства изображена на фиг. 1. Она содержит первый (1) блок вычитания тестовых сигналов 1, первый вход которого подключен к входу устройства, второй вход подключен к первому выходу блока памяти 6, а выход первого (1) блока вычитания тестовых сигналов 1 соединен с первым входом первого (1) корректирующего фильтра 2, второй вход которого соединен со вторым выходом блока памяти 6, а выход первого (1) корректирующего фильтра 2 соединен с входом первого (1) демодулятора 3, выход которого подключен к входу первого (1) модулятора 4, выход первого (1) модулятора 4 подключен к первому входу первого (1) блока вычисления свертки 5, второй вход которого соединен с третьим выходом блока памяти 6, при этом выход первого (1) блока вычисления свертки 5 соединен с третьим входом блока вычитания информационных сигналов 7, первый вход которого подключен к входу устройства, а второй вход соединен с четвертым выходом блока памяти 6, при этом выход блока вычитания информационных сигналов 7 соединен с первым входом блока расчета ИХ и КФ 8, второй вход которого соединен с пятым выходом блока памяти 6, первый выход блока расчета ИХ канала и КФ 8 соединен с первым входом блока памяти 6 и вторым входом второго (2) блока вычисления свертки 9, а также со вторым входом третьего (3) блока вычисления свертки 10, а второй выход блока расчета ИХ канала и КФ 8 соединен со вторым входом блока памяти 6 и вторым входом второго (2) корректирующего фильтра 13, первый вход второго (2) блока вычисления свертки 9 соединен с пятым выходом блока памяти 6, а выход подключен к третьему входу блока памяти 6 и второму входу второго (2) блока вычитания тестовых сигналов 12, при этом первый вход второго (2) блока вычитания тестовых сигналов 12 подключен к входу устройства, а выход второго (2) блока вычитания тестовых сигналов 12 подключен к первому входу второго (2) корректирующего фильтра 13, выход которого подключен к входу второго (2) демодулятора 14, выход которого подключен к входу получателя информации 15 и входу второго (2) модулятора И, выход которого соединен с первым входом третьего (3) блока вычисления свертки 10, выход которого соединен с четвертым входом блока памяти 6.
Работа устройства осуществляется следующим образом.
На вход устройства поступает входной сигнал, содержащий последовательно передаваемые сегменты, состоящие из теста и информационного сигнала, при этом каждый сегмент «тест + информация» условно пронумерован «0», «1», «2» и т.д., как показано на фиг. 2. Допустим, что осуществляется прием информации из сегмента под номером «1». В первом (1) блоке вычитания тестовых сигналов 1, осуществляют вычитание теста , из входного сигнала, до и после информационного сигнала с номером «1». При этом  известен с предыдущего шага, и поступает на второй вход первого (1) блока вычитания тестовых сигналов 1 с первого выхода блока памяти 6. Информационный сигнал с выхода первого (1) блока вычитания тестовых сигналов 1 подают на первый вход первого (1) корректирующего фильтра 2, на второй вход которого со второго выхода блока памяти 6 передают импульсную характеристику (ИХ) корректирующего фильтра (КФ) полученную на предыдущем шаге  Откорректированный информационный сигнал с выхода первого (1) корректирующего фильтра 2 передают на вход первого (1) демодулятора 3, где получают последовательность информационных бит, которые передают на вход первого (1) модулятора 4, где получают восстановленный информационный сигнал. Этот сигнал подают на первый вход первого (1) блока вычисления свертки 5, на второй вход которого с третьего выхода блока памяти 6 передают ИХ канала, полученную на предыдущем шаге . На выходе первого (1) блока вычисления свертки 5 получают восстановленный информационный сигнал , который передают на третий вход блока вычитания информационных сигналов 7. При этом на второй вход блока вычитания информационных сигналов 7 с четвертого выхода блока памяти 6 подают информационный сигнал предыдущего шага , а на первый вход блока вычитания информационных сигналов 7 поступает входной сигнал. В блоке вычитания информационных сигналов 7 осуществляют вычитания соответствующих информационных сигналов до и после теста номером «1». Сигнал, соответствующий этому тесту с выхода блока вычитания информационных сигналов 7 передают на первый вход блока расчета ИХ канала и КФ 8, на второй вход которого поступает неискаженный тест с пятого выхода блока памяти 6. В блоке расчета ИХ канала и КФ 8 осуществляют расчет ИХ канала и ИХ КФ известным способом, например, алгоритмом RLS (Recursive Least Squares) описанным в [В.И. Джиган. Адаптивная фильтрация сигналов: теория и алгоритмы. М.: Техносфера, 2013. - 528 с]. На первом выходе блока расчета ИХ канала и КФ 8 получают ИХ канала , которую передают на первый вход блока памяти 6, второй вход второго (2) блока вычисления свертки 9 и второй вход третьего (3) блока вычисления свертки 10. На втором выходе блока расчета ИХ канала и КФ 8 получают ИХ КФ , которую передают на второй вход блока памяти 6 и второй вход второго (2) корректирующего фильтра 13. На первый вход второго (2) блока вычисления свертки 9 с пятого выхода блока памяти 6 передают неискаженный тест. В результате на выходе второго (2) блока вычисления свертки 9 получают сигнал теста  который передают на третий вход блока памяти 6 и второй вход второго (2) блока вычитания тестовых сигналов 12. На первый вход второго (2) блока вычитания тестовых сигналов 12 поступает входной сигнал. Во втором (2) блоке вычитания тестовых сигналов осуществляют вычитание теста  из входного сигнала, до и после информационного сигнала с номером «1». Информационный сигнал с выхода второго (2) блока вычитания тестовых сигналов 12 подают на первый вход второго (2) корректирующего фильтра 13. Откорректированный информационный сигнал с выхода второго (2) корректирующего фильтра 13 передают на вход второго (2) демодулятора 14, где получают последовательность информационных бит, которые передают на вход получателя сообщений 15, а также на вход второго (2) модулятора 11, где получают восстановленный информационный сигнал. Этот сигнал подают на первый вход третьего (3) блока вычисления свертки 10, на выходе которого получают восстановленный информационный сигнал, , который передают на четвертый вход блока памяти 6. В блоке памяти 6 перед приемом следующего информационного сигнала осуществляют следующую перезапись:
,
,
,
.
Предлагаемое устройство может быть использовано для систем одночастотной передачи данных с адаптивной коррекцией сигналов на приемной стороне.
Предлагаемое устройство обеспечивает повышение точности расчета ИХ КФ за счет уменьшения влияния МСИ, и как следствие значительное повышение помехоустойчивости по сравнению с прототипом. Кроме того в отличие от прототипа ошибки демодуляции, в зависимости от положения в информационной последовательности, либо никак не сказываются на процедуре коррекции, либо их вклад эквивалентен шуму, и не приводит к дальнейшему распространению ошибок.