ДВУХВХОДОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ КОНТРОЛЯ НА ЧЁТНОСТЬ

Полезная модель относится к электронике и предназначена для использования в интегральных микросхемах на комплементарных полевых транзисторах структуры металл-окисел-полупроводник (МОП).
Двухвходовые логические элементы контроля на четность с функциями ИСКЛЮЧАЮЩЕЕ 2ИЛИ либо РАВНОЗНАЧНОСТЬ 2 во множестве используются в вычислительных устройствах для выполнения сложения разрядов двоичных чисел и в качестве элементов схем обнаружения и коррекции ошибок в устройствах передачи или хранения данных. Поэтому к плотности размещения этих элементов на поверхности кристалла интегральной схемы предъявляют повышенные требования.
Известен логический элемент на комплементарных МОП-транзисторах, выполняющий функцию ИСКЛЮЧАЮЩЕЕ 2ИЛИ. См., например, авторское свидетельство СССР №1072264 МПК Н03К 19/094, опубликованное 07 февраля 1984 г. [1]. Такой элемент содержит пять пар комплементарных МОП-транзисторов, по две пары из которых имеют одинаковые подключения затворов к первому и второму логическим входам. Это позволяет сосредоточить МОП-транзисторы обоих типов в двух парах смежных продольными сторонами МОП-структурных областей, поперек пересеченных общими полосками затворов, и тем самым снизить площадь размещения элемента.
Конфигурация электрической схемы элемента позволяет расположить по краям областей МОП-структур n-типа проводимости истоки, подключенные к общей шине питания, которые с целью еще большего уплотнения могли бы быть совмещены у соседних элементов. Однако этого не позволяет необходимость изоляции крайних сток-истоков в р-МОП-структурных областях.
В некоторой степени этот недостаток устранен в элементе ИСКЛЮЧАЮЩЕЕ 2ИЛИ, описанном в патенте КНР №105375916 МПК Н03К 19/21, Н03К 19/00, опубликованном 02 марта 2016 г. [2]. В его электрической схеме изменена последовательность подключения р-МОП-транзисторов в цепочке, соединяющей выход элемента с шиной положительного полюса напряжения питания. По своей технической сущности данное решение наиболее близко заявляемой полезной модели.
Наиболее близкий аналог содержит пять пар МОП-транзисторов с индуцированными каналами первого и второго типов проводимости. Истоки первого и пятого МОП-транзисторов первого типа подключены к шине первого полюса напряжения питания, а их стоки соответственно соединены с истоком второго и с истоками третьего, четвертого МОП-транзисторов первого типа. Истоки первого, второго, третьего и пятого МОП-транзисторов второго типа подключены к шине второго полюса напряжения питания, а сток третьего - к истоку четвертого МОП-транзистора второго типа, сток которого вместе со стоком пятого МОП-транзистора второго типа соединены со стоками третьего и четвертого МОП-транзисторов первого типа и являются выходом элемента. Затворы первого, третьего МОП-транзисторов первого типа и первого, четвертого МОП-транзисторов второго типа соединены с первым входом элемента, а затворы второго, четвертого МОП-транзисторов первого типа и второго, третьего МОП-транзисторов второго типа соединены сего вторым входом. Затворы пятых МОП-транзисторов обоих типов подключены к соединенным стокам второго МОП-транзистора первого типа и первого, второго МОП-транзисторов второго типа.
Технический результат полезной модели заключается в повышении возможности уплотнения размещения МОП-транзисторов в составе многоэлементных узлов за счет совмещения подключенных к шинам питания крайних истоков в МОП-структурных областях соседних элементов и в предложении реализующего эти возможности конструктивного выполнения элемента.
Технический результат достигается тем, что в двухвходовый логический элемент контроля на четность, содержащий пять пар МОП-транзисторов с индуцированными каналами первого и второго типов проводимости, истоки первого и пятого МОП-транзисторов первого типа подключены к шине первого полюса напряжения питания, а их стоки соответственно соединены с истоком второго и с истоками третьего, четвертого МОП-транзисторов первого типа, истоки первого, второго, третьего и пятого МОП-транзисторов второго типа подключены к шине второго полюса напряжения питания, а сток третьего - к истоку четвертого МОП-транзистора второго типа, сток которого вместе со стоком пятого МОП-транзистора второго типа соединены со стоками третьего и четвертого МОП-транзисторов первого типа и являются выходом элемента, затворы первого, третьего МОП-транзисторов первого типа и первого МОП-транзистора второго типа соединены с первым входом элемента, а затворы второго, четвертого МОП-транзисторов первого типа и второго МОП-транзистора второго типа соединены с его вторым входом, затворы пятых МОП-транзисторов обоих типов подключены к соединенным стокам второго МОП-транзистора первого типа и первого, второго МОП-транзисторов второго типа, внесены отличия, заключающиеся в подключении затворов третьего и четвертого МОП-транзисторов второго типа соответственно к первому и второму входам элемента.
Конструктивно элемент выполнен в виде первой и второй смежных продольными сторонами областей МОП-структур первого типа и примыкающих к ним продольными сторонами также смежных первой и второй областей МОП-структур второго типа, причем вторые области МОП-структур первого и второго типов расположены рядом, поперек областей МОП-структур, разделяя их на области стоков-истоков соответствующих типов, проходят три полоски затворов, первая и вторая из которых, пересекая первые области МОП-структур обоих типов, образуют области каналов первых и вторых МОП-транзисторов соответствующих типов, а пересекая вторые области МОП-структур первого и второго типов, - области каналов третьих и четвертых МОП-транзисторов первого и второго типов соответственно, третья полоска затворов, пересекая вторые области МОП структур обоих типов со стороны второй полоски затворов, образует области каналов пятых МОП-транзисторов соответствующих типов, крайние области истоков со стороны первой полоски затворов в первой области МОП-структур первого типа и со стороны третьей полоски затворов во второй области МОП-структур первого типа подключены к шине первого полюса напряжения питания, а крайние области истоков обеих областей МОП-структур второго типа подключены к шине второго полюса напряжения питания, области стоков-истоков, расположенные на краю со стороны первой полоски затворов и между второй и третьей полосками затворов во второй области МОП-структур первого типа электрически связаны, а крайняя со стороны второй полоски затворов область стока первой области МОП-структур первого типа и область стоков, расположенная между первой и второй полосками затворов в первой области МОП-структур второго типа, электрически соединены с третьей полоской затворов, области стоков, расположенные между первой и второй полосками затворов во второй области МОП-структур первого типа и между второй и третьей полосками затворов во второй области МОП-структур второго типа, электрически связаны с выходом элемента.
Указанное выполнение двухвходового логического элемента контроля на четность позволяет повысить плотность упаковки содержащих такие элементы устройств в интегральном исполнении.
Отличительными признаками полезной модели являются связи затворов третьего и четвертого МОП-транзисторов второго типа проводимости и конструктивное выполнение элемента.
Полезную модель поясняют чертежи. Фиг. 1 и 2 представляют принципиальную электрическую схему и схему конструктивного выполнения логического элемента в случае его реализации, когда первым и вторым типами проводимости соответственно являются р- и n-типы, а первым и вторым полюсами напряжения питания -положительный и отрицательный, при этом элемент выполняет логическую функцию ИСКЛЮЧАЮЩЕЕ 2ИЛИ. Аналогичные схемы на фиг. 3 и 4 относятся к случаю, когда первый и второй типы проводимости - это n- и р-типы соответственно, а первому и второму полюсам напряжения питания соответствуют отрицательный и положительный полюсы, а элемент выполняет функцию РАВНОЗНАЧНОСТЬ 2. На фиг. 5 показан пример объединенной конструкции элементов разных вариантов реализации, а примеры сочетающих в своем составе элементы ИСКЛЮЧАЮЩЕЕ 2ИЛИ и РАВНОЗНАЧНОСТЬ 2 схем одноразрядных сумматоров и устройств проверки на четность 9- и 14-разрядного двоичного кода последовательной и параллельной структуры представляют соответственно фиг. 6а и 6б, 7 и 8.
П
П
П
П
Двухвходовый логический элемент контроля на четность, содержит пять МОП-транзисторов 1,… 5 с индуцированными каналами первого типа проводимости, истоки первого и пятого из которых 1 и 5 подключены к шине первого полюса напряжения питания, и пять МОП-транзисторов 6,… 10 с индуцированными каналами второго типа проводимости, истоки первого, второго, третьего и пятого из которых 6, 7, 8 и 10 подключены к шине второго полюса напряжения питания. В схемах на фиг. 1 и 2 первым и вторым полюсами напряжения питания соответственно являются положительный +U и отрицательный -U, первый тип проводимости - это р-тип, а второй - n. На фиг. 3 и 4 наоборот, первый и второй полюсы напряжения питания соответствуют отрицательному -U и положительному +U, а первый и второй типы проводимости - n и р.
Стоки МОП-транзисторов 1 и 5 соответственно подключены к истоку МОП-транзистора 2 и истокам МОП-транзисторов 3, 4, а сток МОП-транзистора 8 - к истоку МОП-транзистора 9. Стоки МОП-транзисторов 3, 4 и 9, 10 соединены и являются выходом элемента. На фиг. 1 и 2 на выходе формируется функция  а на фиг. 3 и
Затворы МОП-транзисторов 1, 3 и 6, 8 соединены с первым входом А элемента, а затворы МОП-транзисторов 2, 4 и 7, 9 - с его вторым входом В. Затворы МОП-транзисторов 5 и 10 подключены к стокам МОП-транзисторов 2 и 6, 7.
Логический элемент на фиг. 1 выполняет функцию ИСКЛЮЧАЮЩЕЕ 2ИЛИ, принимающую единичные логические значения только в случаях равенства единице одной и только одной из входных переменных А, В, ей соответствует логическое выражение
Вентильная цепь из р- и n-МОП-транзисторов 1, 2 и 6, 7 формирует инверсию дизъюнкции входных переменных  сигнал которой поступает на затворы МОП-транзисторов 5 и 10. Благодаря этому р-МОП-транзистор 5 имеет открытый канал при всех комбинациях состояний входных сигналов А и В, исключая случай двух логических нулей, когда открывается канал у n-МОП-транзистора 10.
П
Параллельно соединенные р-МОП-транзисторы 3 и 4, последовательно подключенные к р-МОП-трагзистору 5 открываются одновременно с ним, когда логический ноль поступает только на один из входов А или В. Соединяя выход с шиной +U, цепь из р-МОП-транзисторов 3, 4 и 5 формирует единичные логические состояния выполняемой элементом функции
П
Подключенные параллельно к n-МОП-транзистору 10 последовательно соединенные n-МОП-транзисторы 8 и 9 открывают общий канал при наличие двух логических единиц на входах А и В. В нулевых состояниях функции  цепь из n-МОП-транзисторов 8, 9 и 10 соединяет выход элемента с шиной -U.
Логический элемент на фиг. 3 выполняет функцию РАВНОЗНАЧНОСТЬ 2, ее единичные логические значения соответствуют случаям, когда обе входные переменные А и В одновременно равны логической единице или логическому нулю, алгебраически она записывается как
Р- и n-МОП-транзисторы 6, 7 и 1, 2, образуют вентиль, Формирующий инверсию конъюнкции входных переменных  сигнал которой, поступая на затвор n-МОП-транзистора 5, открывает его канал при нулевом логическом состоянии хотя бы у одного из входных сигналов А и В, а поступая на затвор р-МОП-транзистора 10, - только когда на оба входа А и В поступают логические единицы.
П
Последовательно соединенные р-МОП-транзисторы 8 и 9, параллельно подключенные к р-МОП-трагзистору 10, одновременно открываются только когда логические нули поступают сразу на оба входа А и В. Соединяя выход с шиной +U, цепь из р-МОП-транзисторов 8, 9 и 10 формирует единичные логические состояния выполняемой элементом функции
П
Подключенные последовательно к n-МОП-транзистору 5 параллельно соединенные n-МОП-транзисторы 3 и 4 открывают общий с ним канал только при двух логических комбинациях единицы и нуля на входах А и В. В нулевых состояниях функции  цепь из n-МОП-транзисторов 3, 4 и 5 соединяет выход элемента с шиной -U.
Конструктивно каждый логический элемент ИСКЛЮЧАЮЩЕЕ 2ИЛИ и РАВНОЗНАЧНОСТЬ 2 по электрическим схемам фиг. 1 и 3 выполнен в виде первой и второй смежных продольными сторонами областей 11 и 12 МОП-структур первого типа и примыкающих к ним продольными сторонами также смежных первой и второй областей 13 и 14 МОП-структур второго типа.
Поперек областей 11,12,13,14 МОП-структур, разделяя их на области стоков-истоков соответствующих типов, проходят три полоски 15, 16, 17 затворов, первая и вторая из которых 15 и 16, пересекая первые области 11 и 13 МОП-структур обоих типов, образуют области каналов первых и вторых МОП-транзисторов 1, 2 и 6, 7 соответствующих типов, а, пересекая вторые области 12 и 14 МОП-структур первого и второго типов, - области каналов третьих и четвертых МОП-транзисторов 3, 4 и 8, 9 первого и второго типов соответственно. Третья полоска 17 затворов, пересекая вторые области 12 и 14 МОП структур обоих типов со стороны второй полоски 16 затворов, образует области каналов пятых МОП-транзисторов 5 и 10 соответствующих типов.
П
П
П
П
Крайние области истоков со стороны первой полоски 15 затворов в первой областей 11 МОП-структур первого типа и со стороны третьей полоски 17 затворов во второй области 12 МОП-структур первого типа подключены к шине первого полюса напряжения питания +U на фиг. 2 и -U на фиг. 4. Крайние области истоков обеих областей 13 и 14 МОП-структур второго типа подключены к шине второго полюса напряжения питания -U на фиг. 2 и +U на фиг. 4.
Области стоков-истоков, расположенные на краю со стороны первой полоски 15 затворов и между второй и третьей полосками 16 и 17 затворов во второй области 12 МОП-структур первого типа электрически связаны, а крайняя со стороны второй полоски 16 затворов область стока первой области 11 МОП-структур первого типа и область стоков, расположенная между первой и второй полосками 15 и 16 затворов в первой области 13 МОП-структур второго типа, электрически соединены с третьей полоской 17 затворов.
Области стоков, расположенные между первой и второй полосками 15 и 16 затворов во второй области 12 МОП-структур первого типа и между второй и третьей полосками 16 и 17 затворов во второй области 14 МОП-структур второго типа, электрически связаны с выходом элемента,  на фиг.2 и на фиг. 4.
Конструктивное выполнение двухвходового логического элемента контроля на четность ассиметрично с точки зрения возможности уплотнения МОП-структур разных типов в общей конструкции интегральной схемы. Для областей 13 и 14 МОП-структур второго типа, имеющих связанные с шиной питания области истоков по обоим краям уплотнение возможно за счет совмещения этих истоков у соседних элементов. В то время как для областей 11 и 12 МОП-структур первого типа эта возможность ниже, так как они содержат только по одной связанной с шиной питания области истока на противоположных краях.
Для выравнивания плотностей заполнения МОП-структур обоих типов в устройствах с большим числом двухвходовых элементов контроля на четность целесообразно применять оба варианта их реализации, причем в равных или мало различающихся количествах.
П
П
В представленной фиг. 5 объединенной конструкции два логических элементы ИСКЛЮЧАЮЩЕЕ 2ИЛИ и два элемента РАВНОЗНАЧНОСТЬ 2 сориентированы таким образом, что области 12-1, 12-2, 14-3 МОП-структур n-типа и области 12-4, 14-2, 14-3 МОП-структур р-типа проводимости соприкасаются краями, на которых расположены истоки, подключенные к шинам -U и +U напряжения питания. Это позволило совместить эти истоки и тем самым повысить плотность заполнения МОП-структур.
Пример объединенной конструкции на фиг. 5 представляет вариант максимального уплотнения МОП-структур. При увеличении числа элементов данная последовательность циклически повторяется. При этом у прежде установленных и добавляемых областей МОП-структур совмещаются области истоков по примыкающим краям.
Двухвходовые логические элементы контроля на четность чаще всего применяют в устройствах сложения двоичных чисел и проверки двоичного кода на четность. Возможность реализации таких и подобных им устройств, содержащих элементы ИСКЛЮЧАЮЩЕЕ 2ИЛИ и РАВНОЗНАЧНОСТЬ 2 в требуемом соотношении подтверждает анализ свойств этих логических функций.
В первую очередь следует отметить, что логические операции ИСКЛЮЧАЮЩЕЕ 2ИЛИ и РАВНОЗНАЧНОСТЬ 2, обозначаемые в приведенных здесь логических формулах соответственно символами «⊕» и «~», обладают свойством взаимоинверсности, то есть
Из этого следует, что замена в логических выражениях четного количества операций «⊕» операциями «~» или наоборот не меняет его логического смысла, а замена нечетного количества операций приводит к инверсии выражения, как показывают следующие примеры.
i
j
i
i
j
j
i
j
На фиг. 6а и 6б приведены равнозначные варианты выполнения одноразрядного сумматора на элементах ИСКЛЮЧАЮЩЕЕ 2ИЛИ и РАВНОЗНАЧНОСТЬ 2. Сумматоры формируют разряды суммы s и s, складывая пары разрядов a, b и a, b суммируемых чисел с разрядами c и c переносов, которые могут поступать и с инверсиями.
Еще операции «⊕» и «~» обладают свойствами коммутативности и ассоциативности, причем не только в выражениях, содержащих их по отдельности, но и в сочетающих их, что поясняют формулы:
Это позволяет произвольно менять порядок следования переменных и операций в логических выражениях, а также произвольно расставлять скобки, определяющие порядок выполнения действий.
Логические выражения, содержащие символы «⊕» и «~» вместе со скобками, наряду с функциями устройств, построенных на элементах ИСКЛЮЧАЮЩЕЕ 2ИЛИ и РАВНОЗНАЧНОСТЬ 2, могут описывать их схемную конфигурацию.
Так, количества символов «⊕» и «~» в формуле соответствуют количествам составляющих схему элементов ИСКЛЮЧАЮЩЕЕ 2ИЛИ и РАВНОЗНАЧНОСТЬ 2. Выражения в скобках высшего приоритета отражают подключение входов и функции элементов первого каскада, а в скобках последующих приоритетов - для следующих за ними элементов. Это иллюстрируют дополненные соответствующими логическими формулами функциональные схемы устройств проверки 9- и 14-разрядного двоичного кода на четность на фиг. 7 и 8.
Устройство на фиг. 7, построенное по последовательной структурной схеме, работает в соответствии с формулой:
3
9
содержащей по четыре операции «⊕» и «~», которые в схеме выполняют четыре элемента 18-1,18-2,18-3,18-4 ИСКЛЮЧАЮЩЕЕ 2ИЛИ и четыре элемента 19-1,19-2,19-3,19-4 РАВНОЗНАЧНОСТЬ 2. Элемент 16-1 вырабатывает признак нечетности для переменных х1(х2, а следующие за ним по цепи элементы 18-2,19-1,19-2,18-3,18-4,19-3, 19-4 последовательно дополняют результат проверки следующими по порядку номеров переменными х,…х. Последовательность работы элементов схемы в формуле (5) показывают скобки, избыточные с точки зрения математического представления общей функции.
В конкретной реализации устройства проверки на четность последовательной структуры порядок подключения сигналов входных переменных, а также соотношение количеств и порядок следования элементов ИСКЛЮЧАЮЩЕЕ 2ИЛИ и РАВНОЗНАЧНОСТЬ 2 в цепи следует выбирать только сообразно цели оптимально плотного размещения элементов и рациональной трассировки их связей. Для примера, в устройствах на фиг. 6а, 6б и 7 элементы следуют в том же порядке, как в циклически повторяемой последовательности на чертеже фиг. 5. Для наглядности на схемах фиг. 6а, 6б и 7 приведены обозначения входов элементов соответственно этому чертежу.
В полной мере это же относится и к устройству на фиг. 8, построенному по древовидной параллельной схеме, соответствующей формуле:
1
2
3
4
13
14
Элементы 18-1, 18-2, 18-3, 18-4 ИСКЛЮЧАЮЩЕЕ 2ИЛИ и элементы 19-1, 19-2, 19-3 РАВНОЗНАЧНОСТЬ 2 первого каскада этого устройства, принимая на свои входы А и В пары разрядов x и х, х и х, … х и х проверяемого двоичного кода, формируют на своих выходах сигналы вида  принимающие единичные логические значения соответственно в случаях нечетности и четности единичных состояний входных сигналов.
1
2
3
4
9
10
11
12
5
6
7
8
Результаты парных проверок далее идут на входы элементов 19-4,18-5,19-5, составляющих второй каскад. Элементы 19-4 и 19-5 РАВНОЗНАЧНОСТЬ 2, принимая пары из сигналов частичных признаков нечетности и четности, формируют признаки нечетности для объединенных 4-разрядных групп х, х, х, х и х, х, х, х, а элемент 18-5 ИСКЛЮЧАЮЩЕЕ 2ИЛИ из аналогичной комбинации сигналов - признак четности для четырех разрядов х, х, х, х.
1,
8
9
10
11
12
13
14
В третьем каскаде устройства элемент 18-6 ИСКЛЮЧАЮЩЕЕ 2ИЛИ формирует признак четности для восьми входных разрядов х…х, а элемент 19-6 РАВНОЗНАЧНОСТЬ 2 - объединяет признаки нечетности для четырех разрядов х, х, х, х и для двух разрядов х, х в сигнал общего признака четности.
1
14
Оба сигнала четности с выходов элементов 18-6 и 19-6 третьего каскада объединяет выходной элемент 17-7 ИСКЛЮЧАЮЩЕЕ 2ИЛИ, формируя общий признак нечетности всей совокупности входных разрядов х, … х.
Общее количество элементов ИСКЛЮЧАЮЩЕЕ 2ИЛИ и РАВНОЗНАЧНОСТЬ 2 в устройствах на фиг. 7 и 8 равно количеству входных переменных за вычетом одного, такое же, как и в любом другом, составленном из двухвходовых логических элементов. Для достижения максимального эффекта от комбинирования элементов разных вариантов реализации количества каждого из них должны быть равны, если число разрядов проверяемого кода нечетно или отличаться на один, если четно.
Таким образом, применение предлагаемых схемного и конструктивного решений двухвходового логического элемента контроля на четность позволяет повысить плотность размещения МОП-транзисторов на поверхности кристалла интегральной схемы. В первую очередь за счет двухрядного расположения областей МОП-структур, дающего возможность уменьшения площади изолирующих областей, а в устройствах с большим содержанием таких элементов еще и за счет совмещения подключенных к шинам питания областей истоков соседних МОП-структур. Возможности совмещение крайних истоков в наибольшей степени могут быть использованы при сочетании элементов обоих вариантов реализации.
Данные решения и принципы их использования показывают эффективность применения системного подхода, рассматривающего логико-математический, схемотехнический и конструктивно-топологический аспекты проектирования интегральной микросхемы в системе всесторонних прямых и обратных взаимосвязей.