Способ формирования управляющих импульсов с низким уровнем джиттера для полупроводниковых коммутирующих устройств
METHOD FOR GENERATING CONTROL PULSES WITH LOW JITTER LEVEL FOR SEMICONDUCTOR SWITCHING DEVICES

Изобретение относится к области импульсной техники, в частности к высоковольтным импульсным генераторам и высоковольтным полупроводниковым коммутирующим устройствам.
Техническим результатом является возможность программирования режимов работы, параметров коммутации и защит высоковольтных полупроводниковых коммутирующих устройств и высоковольтных импульсных генераторов без внесения дополнительного джиттера, обусловленного периодом тактирующего сигнала ПЛИС-микросхемы.
Результат достигается тем, что формирование управляющих импульсов для управления полупроводниковыми коммутирующими устройствами осуществляется с помощью системы обработки входного сигнала, на входе которой установлен триггера Шмидта, подключенный к параллельно расположенным ПЛИС-микросхеме/микропроцессору и микросхеме программируемой задержки, подключенным к микросхеме управления сигналом, это позволяет снизить уровень джиттера, возникающий при логической обработке управляющего сигнала при помощи ПЛИС-микросхемы/микропроцессора, менее периода тактирующего сигнала ПЛИС-микросхемы.
Известен патент CN102441231B ПЛИС-микросхема для управления твердотельным высоковольтным наносекундным импульсным генераторам (FPGA (field programmable gate array) control-based all-solid-state high-voltage nanosecond pulse generator). В указанном патенте описывается система управления высоковольтным генератором Маркса, в схеме в качестве коммутатора используются твердотельные элементы. Для управления коммутирущими элементами используется ПЛИС-микросхема, с помощью нее возможно управлять амплитудой выходного импульса, шириной импульса, частотой последовательности импульсов и количеством импульсов в пачке.
Недостатком данного способа является то, что ПЛИС-микросхема вносит дополнительную погрешность в управляющий сигнал, равную периоду тактирующего сигнала. Период тактирования современных ПЛИС-микросхем составляет более 1 нс., что сравнимо с длительностью импульсов наносекундных импульсных генераторов. Создаваемая погрешность недопустима для работы генератора.
Известен патент 2019142615/08(082965) «Устройство и способ управления высоковольтным полупроводниковым коммутирующим устройством». В указанном патенте описывается способ управления высоковольтным полупроводниковым коммутирующим устройством, используется развязывающий трансформатор подключаемый по мостовой схеме, первичная обмотка которого выполнена в виде одного разомкнутого витка высоковольтного провода, пропущенного через несколько ферритовых кольцевых сердечников, каждый из которых имеет вторичную обмотку, выполненную в виде нескольких витков провода с дополнительным выводом в средней точке, благодаря чему появляется возможность получения импульсов обоих полярностей на вторичной стороне. Данное устройство позволяет генерировать высоковольтные импульсы произвольной длительности с короткими передним и задним фронтом, увеличивать максимальную длину высоковольтного импульса.
Недостатком данного способа является то, что для получения высоковольтного импульса произвольной длительности на вывод трансформатора следует подать серию токовых импульсов с периодом, меньшим чем период саморазряда силового транзистора высоковольтной сборки. Управляющий сигнал должен непосредственно приходить в высоковольтное полупроводниковое коммутирующее устройство с необходимой частотой, что может внести ошибку в работу устройства из-за воздействия наводок и ошибок в формирующем сигнал устройстве.
Предлагаемое изобретение решает поставленную задачу и позволяет производить обработку сигнала микропроцессорным устройством с любым периодом тактирующего сигнала без внесения существенной погрешности в частоту следования высоковольтных импульсов. Это открывает возможность генерации импульсов заданной длины не зависимо от параметров входного сигнала, цифровой фильтрации сигнала, фильтрации входного сигнала по частоте, мониторинга состояния управляющего сигнала в реальном времени, генерации пачки импульсов по единичному входному сигналу, запрет генерации по сигналу с внешних датчиков, а так же реализации любых заданных пользователем алгоритмов генерации сигнала.
Результат достигается тем, что на сигнальный вход устройства добавляется система обработки входного сигнала, включающее в себя триггер Шмидта (1), микросхему программируемой задержки (2), микросхему управления сигналом (3) и микропроцессор (4).
На фиг. 1 представлена блок-схема системы обработки входного логического сигнала.
Устройство на фиг. 1 состоит из 4 функциональных узлов. Узел (1) представляет собой микросхему с функционалом триггера Шмидта. При достижении определённого уровня напряжения на входе (1), выход (1) переходит в высокое состояние. Аналогичным образом происходит и переход в низкое состояние. Узел (2) представляет собой микросхему с функцией задержки входного сигнала. Время задержки должно быть достаточным для того, чтобы получение сигнала (3) от (4) всегда было раньше, чем (3) от (2). Таким образом, задержка (2) должна быть не менее, чем сумма периода тактирующего сигнала (4) и джиттер (2). Узел (3) представляет собой микросхему, выходной сигнал которой в зависимости от управляющего сигнала может повторять значение сигнала на входе (высокое или низкое), а также принудительно переходить в высокое или в низкое состояние. Узел (4) представляет собой микропроцессор/ПЛИС, выполняющий обработку входного сигнала.
Узел (4) управляет узлом (3) по следующему принципу. Изначально выход (3) находится в принудительно низком состоянии. После получения сигнала, узел (4) выполняет операции с ним и переводит выход узла (3) в состояние, идентичное входу в случае допустимости генерации сигнала. Продолжительность нахождения узла (3) в данном состоянии должна быть достаточной для получения сигнала узлом (3) при любом возможном взаимном временном расположении внешнего сигнала и тактирующего сигнала узла (4). При верном выборе времени задержки оптимальная продолжительность пропускающего состояния составляет два периода тактирующего сигнала узла (4). К этому моменту на выход устройства приходит сигнал, добавочный джиттер которого равен суммарному джиттеру узлов (1), (2) и (3). Затем узел (4) переводит узел (3) в любое из возможных состояний в соответствии с исполняемой программой.
Поскольку к моменту поступления на вход узла (3) сигнала, разрешённого микросхемой (4), состояние её выхода повторяет состояние входа, тактовая частота работы микропроцессора/ПЛИС не оказывает влияния на джиттер сигнала на выходе узла (3). Суммарный джиттер прошедшего сигнала будет равна суммарному джиттеру узлов (1), (2) и (3), что многократно меньше минимально возможного периода тактирующего сигнала и составляет порядка 20 пс.