ПРОЦЕССОРЫ С ВЫСОКОЙ ПРОИЗВОДИТЕЛЬНОСТЬЮ

1. Процессор с высокой производительностью, содержащий:
алгоритмически согласованный компилятор конвейерного типа; и
матрицу реконфигурируемых плиток, где эту матрицу реконфигурируемых плиток программируют посредством алгоритмически согласованного компилятора конвейерного типа, так что каждая из реконфигурируемых плиток в этой матрице реконфигурируемых плиток представляет собой ядро RAPC, и эта матрица реконфигурируемых плиток построена так, что результат проходит от одной реконфигурируемой плитки в матрице реконфигурируемых плиток к другой из плиток в этой матрице реконфигурируемых плиток в каждом такте, после первоначального периода задержки для загрузки первоначальных входных данных, где алгоритмически согласованный компилятор конвейерного типа конфигурирует матрицу реконфигурируемых плиток таким образом, что эта матрица реконфигурируемых плиток осуществляет алгоритмические вычисления в качестве процессора компьютера с производительностью один результат в одном такте без задержек распространения.
2. Процессор с высокой производительностью по п. 1, где каждое ядро RAPC представляет собой 8-битовое ядро RAPC.
3. Процессор с высокой производительностью по п. 2, дополнительно содержащий предварительный компилятор, где этот предварительный компилятор обрабатывает программу на стандартном языке программирования высокого уровня, написанную не для процессора с высокой производительностью, а для обычного нереконфигурируемого процессора, и этот предварительный компилятор генерирует команды для алгоритмически согласованного компилятора конвейерного типа для программирования матрицы реконфигурируемых плиток.
4. Процессор с высокой производительностью по п. 1, отличающийся тем, что каждая из реконфигурируемых плиток в матрице реконфигурируемых плиток содержит по меньшей мере одну таблицу LUT.
5. Процессор с высокой производительностью по п. 4, отличающийся тем, что по меньшей мере одна таблица LUT реализует логический модуль.
6. Процессор с высокой производительностью по п. 5, отличающийся тем, что каждая из реконфигурируемых плиток в матрице реконфигурируемых плиток реконфигурируемым образом соединена с одной или несколькими соседними реконфигурируемыми плитками в матрице реконфигурируемых плиток, так что данные могут быть обработаны матрицей реконфигурируемых плиток в виде 8-битовых данных, 16-битовых данных, 32-битовых данных, 64-битовых данных или какого-либо другого кратного 8-битовых данных.
7. Процессор с высокой производительностью по п. 1, отличающийся тем, что матрицу реконфигурируемых плиток конфигурируют для выполнения задач без каких-либо дополнительных издержек от процессорного блока.
8. Процессор с высокой производительностью по п. 1, отличающийся тем, что каждая из реконфигурируемых плиток в матрице реконфигурируемых плиток соединена реконфигурируемым образом с одной или несколькими соседними реконфигурируемыми плитками в матрице реконфигурируемых плиток, так что двухточечные соединения создают без использования какого-либо канала связи или шины связи совместно с какими-либо другими логическими модулями
9. Система, содержащая процессор с высокой производительностью по п. 1, выполняющая этапы:
первоначального ввода данных в течение периода задержки; и
вычисления результата в каждом такте после этого периода задержки.
10. Система по п. 9, отличающаяся тем, что тактовая скорость для процессора с высокой производительностью, конфигурированного с 1-битовыми ядрами RAPC, в восемь раз выше тактовой скорости для процессора с высокой производительностью, конфигурированного с 8-битовыми ядрами RAPC.
11. Система по п. 10, отличающаяся тем, что точность выходных данных для процессора с высокой производительностью, конфигурированного с несколькими 1-битовыми ядрами RAPC или с несколькими 4-битовыми ядрами RAPC, является такой же, как точность выходных данных для процессора с высокой производительностью, конфигурированного с 8-битовыми ядрами RAPC.
12. Система по п. 11, дополнительно выполняющая этап реконфигурируемого размещения нескольких процессоров с высокой производительностью по п. 1 в одном корпусе кристалла интегральной схемы ASIC.