АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ
ANALOGUE-TO-DIGITAL CONVERTER

Изобретение относится к вычислительной технике и может быть использовано в качестве входного устройства цифровых вычислительных комплексов для регистрации быстропротекающих электрических процессов.
Известен n-разрядный аналого-цифровой преобразователь (АЦП), содержащий устройство управления (УУ), схему сравнения (СС) и n-разрядный преобразователь код-напряжение (ПКН, DAC). УУ состоит из n-разрядного регистра (RG) и n-триггеров со схемами И. Схема сравнения представлена аналоговым компаратором напряжения, на входы которого подается входное напряжение и напряжение с выхода ПКН. УУ, СС и n-разрядный ПКН объединены в n-разрядный блок преобразования (БП). Выходы БП образованы n-информационными выходами, являющимися выходами n-триггеров. [1]
Недостатком аналога является невысокое быстродействие. Для n-разрядного АЦП быстродействие составляет n тактов.
1
n
1
n
Наиболее близким по технической сущности является аналого-цифровой преобразователь разрядностью n, содержащий триггер, схему И, n-разрядный мультиплексор, n от 1 - до n-разрядных блоков преобразования, каждый из которых включает n-разрядный регистр (RG), n триггеров Тг,…, Тг со схемами И И И, n-разрядный преобразователь код-напряжение и схему сравнения, причем:
к счетному входу C n-разрядного регистра подключен выход схемы И, к входу которой подключена шина тактовых импульсов и выход триггера, к входу S которого подключена шина запуск, а к входу R - выход младшего разряда n-разрядного регистра;
1
n
1
n-1
1
n
1
n
1
n
выходы n-разрядного регистра n,…,1 подключены к входам схем И И,…,И, к входу S триггеров Тг Тг подключены выходы 1,…, n-1 n-разрядного регистра, к другому входу схем И И,…, И подключен выход схемы сравнения, к входам которой подключен измерительный канал и выход n-разрядного преобразователя код-напряжение, выходы схем И И,…, И подключены к входам R триггеров Тг,…, Тг;
n
1
n-1
1
n-1
1
n
шина запуск подключена к входу направления счета V n-разрядного регистра, к входу S триггера Тг, а также к входу R триггеров Тг,…, Тг; выход триггеров Тг,…, Тг соответственно подключен к входам а,…,a n-разрядного преобразователя код-напряжение.
Прототип также включает n n-разрядных мультиплексоров (МП), n-разрядный приоритетный шифратор (ПШ, CD). Разряды цифрового кода сформированы выходными цепями мультиплексоров, начиная с n-го мультиплексора.
Недостатком прототипа является невысокая надежность работы и значительные массогабаритные показатели за счет использования большого числа аналоговых и цифровых логических устройств.
Целью изобретения является улучшение эксплуатационных характеристик АЦП, а именно надежности работы и массогабаритных характеристик.
0
0
1
n
1
n
0
0
0
n-1
1
n
1
n-1
n-1
1
1
n
1
n
1
n
n
1
n-1
1
n
1
n
1
n
эт1
этn
0
1
n
эт1
этn
пит
1
n
0
n-1
0
k-1
0
k-1,
n-1
0
0
n-1
n
1
0
n
1
Поставленная цель достигается тем, что в известном АЦП разрядностью n, содержащем n-разрядный приоритетный шифратор, триггер Тг, схему И И, n-разрядный регистр, n триггеров Тг,…, Тг со схемами И И,…, И, n-разрядный преобразователь код-напряжение и схему сравнения, в котором: к счетному входу С n-разрядного регистра подключен выход схемы И И, к входу которой подключен выход триггера Тг, к входу S которого подключена шина запуск; выходы n-разрядного регистра F,…, F подключены к входам схем И И,…, И, к входу S триггеров Тг,…, Tг соответственно подключены выходы F,…, F n-разрядного регистра, к входу схем И И,…, И подключен выход схемы сравнения, к входам которой подключен измерительный канал и выход n-разрядного преобразователя код-напряжение, выходы схем И И,…, И соответственно подключены к входам R триггеров Тг,…,Тг; шина запуск подключена к входу направления счета V п-разрядного регистра, к входу S триггера Тг, а также к входу R триггеров Тг,·, Тг выход триггеров Тг,…, Тг соответственно подключен к входам а,…, a n-разрядного преобразователя код-напряжение. Дополнительно содержит n аналоговых компараторов напряжения К,…, K, n блоков эталонных напряжений U,…, U, а также n-разрядный демультиплексор (DMS) и генератор тактовых импульсов, причем: генератор тактовых импульсов подключен к входу схемы И И; к входу аналоговых компараторов напряжения подключен измерительный канал, к другому входу аналоговых компараторов напряжения К,…, K соответственно подключены выходы блоков эталонных напряжений U,…,U, к входу которых подключена шина питающего напряжения U, выходы аналоговых компараторов напряжения К,…, K соответственно подключены к входам х,…, x n-разрядного приоритетного шифратора; выходы приоритетного шифратора y,…, y подключены к адресным входам n-разрядного демультиплексора А,…, A шина запуск подключена к входу D n-разрядного демультиплексора и к входу R n-разрядного регистра; выходы n-разрядного демультиплексора F,…, F соответственно подключены к входам D,…, D n-разрядного регистра, а также к входам S триггеров Тг,…, Тг, младший разряд n-разрядного регистра подключен к входу R триггера Тг; разряды цифрового кода сформированы выходными цепями триггеров Тг,…, Тг начиная с 1-го триггера.
Использование новых узлов и новых функциональных связей обеспечивает уменьшение количества аналоговых и цифровых логических устройств, за счет чего увеличивается надежность работы аналого-цифрового преобразователя и уменьшаются массогабаритные показатели.
На фиг.1 представлена функциональная схема n-разрядного АЦП.
На фиг.2 приведена функциональная схема четырехразрядной реализации АЦП.
эт1
этn
1
n
0
0
1
n
1
n
n-разрядный АЦП содержит: n-разрядный приоритетный шифратор 1; генератор тактовых импульсов 2; n-разрядный демультиплексор 3; схему сравнения 4; n-разрядный регистр 5; n-разрядный преобразователь код-напряжение 6; n блоков эталонных напряжений U,…, U; n аналоговых компараторов напряжения К,…, K; триггер Тг; схему И И; n триггеров Тг,…, Тг со схемами И И,…, И.
1
n
вх
1
n
эт1
этn
пит
1
n
0
n-1
0
k-1
0
k-1
n-1
0
0
n-1
n
1
0
0
0
0
n-1
1
n
1
n-1
n-1
1
1
n
1
n
1
n
1
n-1
1
n
1
n
В котором: к входу аналоговых компараторов напряжения К,…, K подключен измерительный канал U, к другому входу аналоговых компараторов напряжения К,…, K соответственно подключены выходы блоков эталонных напряжений U,…, U, к входу которых подключена шина питающего напряжения U, выходы аналоговых компараторов напряжения К,…, K соответственно подключены к входам x,…, x n-разрядного приоритетного шифратора 1; выходы приоритетного шифратора 1 y,…, y подключены к адресным входам А,…, A n-разрядного демультиплексора 3; выходы n-разрядного демультиплексора 3 F,…,F соответственно подключены к входам D,…, D n-разрядного регистра 5, а также к входам S триггеров Тг,…, Тг младший разряд n-разрядного регистра 5 подключен к входу R триггера Тг; к счетному входу C n-разрядного регистра 5 подключен выход схемы И И, к входу которой подключен генератор тактовых импульсов 2 и выход триггера Тг к входу S, которого подключена шина запуск; выходы n-разрядного регистра 5 F,…, F подключены к входам схем И И,…, И, к входу S триггеров Тг,…,Тг соответственно подключены выходы F,…,F n-разрядного регистра 5, к другому входу схем И И,…, И подключен выход схемы сравнения 4, к входам которой подключен измерительный канал и выход n-разрядного преобразователя код-напряжение 6, выходы схем И И,…, И соответственно подключены к входам R триггеров Тг,…, Тг; шина запуск подключена к входу D n-разрядного демультиплексора 3, к входу R и V n-разрядного регистра 5, к входу S триггера Тгп, а также к входу R триггеров Тг,…, Tr; выход триггеров Тг,…, Тг соответственно подключен к входам а,…, a n-разрядного преобразователя код-напряжение 6.
эт1
этn
Значения эталонных напряжений с блоков U,…, U соответствуют напряжению, равному единице разряда цифрового кода, согласно порядковому номера блока эталонного напряжения.
Аналого-цифровой преобразователь функционирует следующим образом.
1
n
0
1
n
0
n-1
0
n-1
0
n-1
k,
k
вх
вх
k,
k
k
k-1,
k-1
k-1
0
0
В первом такте работы АЦП по приходу импульса по шине запуск обнуляются значения на n-разрядном приоритетном шифраторе 1, n-разрядном регистре 5 и триггерах Тг,…, Тг, а триггер Тг переводится в единичное состояние и подает на один из входов схемы И 2 логическую единицу, аналоговые компараторы напряжения К,…, K вырабатывают импульсы, поступающие на информационные входы х,…, x n-разрядного приоритетного шифратора 1, который считывает значения информационных входов x,…, x и генерирует код, поступающий на адресные входы демультиплексора 3, который коммутирует вход D с одним из выходов F,…, F, при этом сигнал проходит через n-разрядный регистр 5 и устанавливает в единичное состояние триггер, к примеру Тг который подает единичное значение на вход a ПКН 6, при этом схемой сравнения 4 производится сравнение напряжения с измерительного канала U и эталонного напряжения с выхода ПКН 6, если напряжение с измерительного канала U меньше напряжения с выхода ПКН 6, то схема сравнения 4 выдаст импульс, который, пройдя схему И установит триггер Тг в состояние 0. n-разрядный регистр производит сдвиг единицы с выхода F на выход F при этом триггер Тг переводится в единичное состояние, при этом, если напряжение измерительного канала UBX больше напряжения с выхода ПКН 6, то триггер Тг сохраняет состояние 1. Такты работы аналого-цифрового преобразователя повторяются до тех пор, пока на младшем разряде n-разрядного регистра 5 не будет единицы, при этом триггер Тг переводится в нулевое состояние, тем самым закрывая схему И И. Разряды цифрового кода формируются выходными цепями триггеров начиная с 1-го триггера.
вх
В качестве примера ниже приведено аналого-цифровое преобразование четырехразрядным аналого-цифровым преобразователем фиг.2 напряжения измерительного канала U, соответствующего цифровому коду 0011.
0
1
4
0
1
2
3
0
1
0
1
1
2
2
2
3
1
0
0
В первом такте триггер Тг переводится в единичное состояние и подает на один из входов схемы И 2 логическую единицу, одновременно аналоговые компараторы напряжения К,…, К вырабатывают импульсы, поступающие на информационные входы приоритетного шифратора 1, приоритетный шифратор 1 считывает значения информационных входов х - 1, x - 1, х - 0, х - 0 и генерирует код y - 1, y - 0, поступающий на адресные входы а и а демультиплексора 3. Демультиплексор 3 коммутирует вход D с выходом F, при этом триггер Тг переводится в единичное состояние, на вход а ПКН 6 поступает единица, соответственно на его выходе формируется эталонное напряжение, соответствующее цифровому коду 0010. На выходе схемы сравнения 4 импульс не формируется, триггер Тг сохраняет свое значение, четырехразрядный регистр 5 производит сдвиг единицы на выход F, триггер Tг переводится в единичное состояние, а триггер Тг в состояние 0, тем самым закрывается схема И.
Использование описанного аналого-цифрового преобразователя позволяет сократить необходимое число аналоговых и цифровых логических устройств относительно прототипа с сохранением заданного быстродействия, а именно для n-разрядного АЦП на:
n n-разрядных мультиплексоров;
n-1 от 1 до n-1-разрядных блоков преобразования, например, k-разрядный блок преобразования включает: схему сравнения; k-разрядный преобразователь код-напряжение; k-разрядный регистр; k триггеров; k схем И.
Полезным эффектом от использования устройства является повышение надежности его работы, а также структурное упрощение АЦП и снижение массогабаритных показателей.
В качестве экономического положительного эффекта можно выделить снижение стоимости аналого-цифрового преобразователя по сравнению с прототипом.
Положительные эффекты от использования аналого-цифрового преобразователя достигаются за счет применения оригинальных схемотехнических решений, позволяющих снизить число используемых аналоговых и цифровых логических устройств.
Промышленная осуществимость предлагаемого АЦП обосновывается тем, что в примере его технической реализации используются известные по своему прямому функциональному назначению узлы и связи.
Источники информации
1. Гиттис Э.И., Пискулов Е.А. Аналого-цифровые преобразователи: Учеб. пособие для вузов. - М.: Энергоиздат, 1981. - 360 с.(стр.233-236) - аналог.
2. Патент на полезную модель Аналого-цифровой преобразователь, №119190, опубл. 10.08.2012, авторы Кривоногов А.Н., Константинов Е.Н., патентообладатель ФГУП "18 ЦНИИ" МО РФ - прототип.