УПРАВЛЕНИЕ РЕЖИМАМИ ОЖИДАНИЯ В БЕСПРОВОДНОМ ПРИЕМОПЕРЕДАТЧИКЕ

1. Беспроводный приемопередатчик, содержащий
процессор, выполненный с возможностью определения информации времени, относящейся к периодам ожидания, для, по меньшей мере, части компонентов приемопередатчика; и
логическую схему управления ожиданием, соединенную с процессором для приема информации, относящейся к периодам ожидания, от процессора и выполненную с возможностью осуществления отключения, по меньшей мере, части компонентов приемопередатчика во время периодов уменьшения потребления энергии независимо от процессора.
2. Приемопередатчик по п.1, в котором логическая схема управления ожиданием дополнительно выполнена с возможностью подачи питания для, по меньшей мере, части компонентов независимо и синхронно с системным временем приемопередатчика.
3. Приемопередатчик по п.1, в котором логическая схема управления ожиданием дополнительно выполнена с возможностью отключения неполного количества компонентов из, по меньшей мере, части компонентов, когда часть обработки сигналов принятого сигнала передачи данных с помощью приемопередатчика закончена перед заданным моментом времени, и отключения другой части компонентов из, по меньшей мере, части компонентов, если обработка сигналов, выполняемая процессором, будет закончена к заданному моменту времени.
4. Приемопередатчик по п.1, в котором логическая схема управления ожиданием дополнительно выполнена с возможностью выработки сигнала прерывания для процессора, который позволяет переключать процессор в активный режим работы после определения окончания режима ожидания логической схемой управления ожиданием.
5. Приемопередатчик по п.1, в котором процессор выполнен с возможностью программирования логической схемы управления ожиданием с помощью информации, передаваемой в логическую схему управления ожиданием.
6. Приемопередатчик по п.1, в котором логическая схема управления ожиданием представляет собой часть приемника основной полосы, выполненного с возможностью приема сигналов пакетной передачи данных.
7. Приемопередатчик по п.1, в котором логическая схема управления ожиданием выполнена с возможностью определения окончания времени режима ожидания и инициирования переключения в активный режим, по меньшей мере, части компонентов приемопередатчика.
8. Приемопередатчик по п.7, в котором логическая схема управления ожиданием выполнена с возможностью вырабатывать сигнал прерывания для переключения в активный режим работы процессора после определения окончания времени режима ожидания.
9. Приемопередатчик по п.1, в котором сигнал прерывания для перехода в активный режим работы представляет собой динамический параметр, определяемый процессором после каждого принятого пакета данных.
10. Контроллер режима ожидания, предназначенный для использования в беспроводном приемопередатчике, содержащий логическую схему управления ожиданием, соединенную с возможностью обмена данными с процессором для приема из процессора информации, относящейся к периодам ожидания, и выполненную с возможностью отключения и подачи питания для, по меньшей мере, части компонентов приемопередатчика во время периодов уменьшенного потребления энергии питания независимо от процессора.
11. Контроллер режима ожидания по п.10, в котором логическая схема управления ожиданием дополнительно выполнена с возможностью осуществления отключения и подачи питания для, по меньшей мере, части компонентов независимо и синхронно с системным временем приемопередатчика.
12. Контроллер режима ожидания по п.10, в котором логическая схема управления ожиданием дополнительно выполнена с возможностью отключения неполного количества компонентов, по меньшей мере, из части компонентов, когда часть обработки сигналов принятого сигнала передачи данных приемопередатчиком была закончена до заданного момента времени, и отключения другой части компонентов, по меньшей мере, из части компонентов, если обработка сигналов, выполняемая процессором, будет закончена до заданного момента времени.
13. Контроллер режима ожидания по п.10, в котором логическая схема управления ожиданием дополнительно выполнена с возможностью вырабатывать сигнал прерывания для конфигурирования процессора, для переключения процессора в режим активной работы после определения окончания режима ожидания.
14. Контроллер режима ожидания по п.10, в котором процессор выполнен с возможностью программирования логической схемы управления ожиданием с помощью информации, передаваемой в логическую схему управления ожиданием.
15. Контроллер режима ожидания по п.10, в котором логическая схема управления ожиданием представляет собой часть приемника основной полосы, выполненного с возможностью приема сигналов пакетной передачи данных.
16. Контроллер режима ожидания по п.10, в котором логическая схема управления ожиданием выполнена с возможностью определения времени окончания режима ожидания и инициирования переключения в активный режим, по меньшей мере, части компонентов приемопередатчика.
17. Контроллер режима ожидания по п.16, в котором логическая схема управления ожиданием выполнена с возможностью вырабатывать сигнал для переключения в активный режим работы процессора после определения окончания времени режима ожидания.
18. Контроллер режима ожидания по п.10, в котором сигнал прерывания для переключения в активный режим работы представляет собой динамический параметр, определяемый процессором после каждого принятого пакета данных.
19. Способ управления режимами ожидания в беспроводном приемопередатчике, содержащий:
определяют информацию времени, относящуюся к периодам ожидания, для, по меньшей мере, части компонентов приемопередатчика с процессором;
принимают из процессора информацию, относящуюся к периодам ожидания, с использованием логической схемы управления ожиданием, соединенной с процессором; и
отключают упомянутую, по меньшей мере, часть компонентов приемопередатчика во время периодов пониженного потребления энергии питания независимо от и синхронно с системным временем приемопередатчика.
20. Способ по п.19, в котором логическая схема управления ожиданием дополнительно выполнена с возможностью отключения неполного количества компонентов из упомянутой, по меньшей мере, части компонентов, когда часть обработки сигналов принятого сигнала передачи данных приемопередатчиком была закончена перед заданным моментом времени, и отключения другой части компонентов из упомянутой, по меньшей мере, части компонентов, если обработка сигналов, выполняемая процессором, была закончена до заданного момента времени.
21. Способ по п.19, дополнительно содержащий:
определяют окончание режима ожидания логической схемой управления ожиданием и
передают сигнал прерывания в процессор из логической схемы управления ожиданием для переключения процессора в активный режим работы на основе определения окончания режима ожидания.
22. Способ по п.20, в котором процессор выполнен с возможностью программирования логической схемы управления ожиданием с помощью информации, передаваемой в логическую схему управления ожиданием.
23. Способ по п.19, в котором логическая схема управления ожиданием представляет собой часть приемника основной полосы, выполненного с возможностью приема сигналов пакетной передачи данных.
24. Способ по п.19, в котором логическая схема управления ожиданием выполнена с возможностью определения времени окончания режима ожидания и инициирования переключения в активный режим работы, по меньшей мере, части компонентов приемопередатчика.
25. Способ по п.24, в котором логическая схема управления ожиданием выполнена с возможностью передачи сигнала прерывания для переключения в активный режим работы процессора после определения времени окончания режима ожидания.
26. Способ по п.19, в котором сигнал прерывания для переключения в активный режим работы представляет собой динамический параметр, определяемый процессором после каждого принятого пакета данных.
27. Приемопередающее устройство, содержащее:
средство определения информации времени, относящейся к периодам ожидания для, по меньшей мере, части компонентов приемопередатчика;
средство вывода информации, относящейся к периодам ожидания, из средства определения и
средство выполнения периодов ожидания, выполненное с возможностью отключения упомянутой, по меньшей мере, части компонентов приемопередатчика во время периодов уменьшенного потребления энергии питания, независимо от и синхронно со средством определения информации времени.
28. Устройство по п.27, в котором средство выполнения периодов ожидания дополнительно выполнено с возможностью отключения неполного количества компонентов из упомянутой, по меньшей мере, части компонентов, когда часть обработки принятого сигнала передачи данных, выполняемой средством определения, была закончена ранее, и отключения другой части компонентов из упомянутой, по меньшей мере, части компонентов, если обработка сигналов, выполняемая процессором, была закончена к заданному моменту времени.
29. Устройство по п.27, в котором средство выполнения периодов ожидания выполнено с возможностью определения окончания режима ожидания и выработки сигнала прерывания в процессор с использованием логической схемы управления ожиданием для переключения процессора в режим активной работы на основе определения окончания режима ожидания.
30. Устройство по п.29, в котором процессор выполнен с возможностью программирования логической схемы управления ожиданием с использованием информации, переданной в логическую схему управления ожиданием.
31. Устройство по п.27, в котором логическая схема управления ожиданием представляет собой часть приемника основной полосы, выполненного с возможностью приема сигналов пакетной передачи данных.
32. Устройство по п.27, в котором логическая схема управления ожиданием выполнена с возможностью определения времени окончания режима ожидания и инициирования переключения в активный режим работы, по меньшей мере, части компонентов приемопередатчика.
33. Устройство по п.32, в котором логическая схема управления ожиданием выполнена с возможностью передачи сигнала прерывания для переключения в режим активной работы процессора после определения времени окончания режима ожидания.
34. Устройство по п.27, в котором сигнал прерывания для переключения в режим активной работы представляет собой динамический параметр, определяемый процессором после каждого принятого пакета данных.
35. Считываемый компьютером носитель, на котором записан кодированный набор инструкций, причем инструкции содержат:
инструкцию для определения информации времени, относящейся к периодам ожидания, для, по меньшей мере, части компонентов приемопередатчика с процессором;
инструкцию для приема из процессора информации, относящейся к периодам ожидания, с помощью логической схемы управления ожиданием, соединенной с процессором; и
инструкцию для отключения, по меньшей мере, части компонентов приемопередатчика во время периодов пониженного потребления энергии питания, независимо от и синхронно с системным временем приемопередатчика.