АДАПТИВНАЯ СИСТЕМА ПЕРЕДАЧИ И ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ

Адаптивная система передачи и приема дискретной информации.
Полезная модель относится к вычислительной технике и технике связи и может быть использована для построения локальных сетей, обеспечивающих возможность передачи и приема дщскретной информации.
Известна адаптивная система для приема дискретной информации, закодированной корректирующим кодом, имеющая накопитель с блоком памяти, регистры, блок ключей и сумматоры (см,, например, описание изобретения к авторскому свидетельству СССР № 1674384, кл. Н 03 М 13 /00, 1988).
Недостатками системы являются ее сложность реализации, а также необходимость коррекции кодовой комбинации путем передачи ее в накопитель и исправления ошибочных разрядов.
Наиболее близкой из известных по своей технической сущности и достигаемому результату является выбранная в качестве прототипа адаптивная система для передачи и приема дискретной информации, содержащая на передающей стороне информационный канал, включающий буферный регистр, присоединенный к линии связи, на принимающей стороне - сумматор по модулю два, первый вход которого через сдвиговый регистр подключен к линии связи, элементы И и узел управления, имеющий первый и второй буферные регистры, генератор тактовых импульсов и элемент задержки (см., например, описание изобретения к авторскому свидетельству СССР № 1691965, кл. Н 03 М 13 /00, 1989).
К недостаткам системы следует отнести передачу ответного вектора ошибок по линии связи в обратном направлении.
Сущность полезной модели выражается в совокупности существенных признаков, достаточных для достижения технического результата, который выражается в повышении достоверности передачи цифровой информации по прямому каналу JjIepeдaчи цифрово информации путем обнаружения ошибок декодирования на приемной стороне
Н 03 М 13/00
системы.
Заявленная совокупность существенных признаков находится в прямой причинноследственной связи к достигаемому результату.
Сравнение заявленного технического решения с прототипом позволило установить соответствие его 1фитерию новизна, так как оно не известно из уровня техники. Предложенная система является промышленно применимой существующими средствами.
Таким обрезом, предложенное техническое решение соответствует установленным условиям патентоспособности полезной модели.
Других издестных технических решений аналогичного назначения с подобными существенными пл изнаками заявителем не обнаружено.
На фигЛ изображена структурная электрическая схема предлагаемой системы, на фиг.2 - временные диаграммы работы системы.
Адаптивна система для передачи и приема дискретной информация содержит на передающей стороне первый  регистр I, кодер 2, первый процессор 3, прямой канал 4 передачи дискретной цифровой информации , на приемной стороне второй буферный регистр 5, декодер 6, второй процессор 7, регистр сдвига 8, буферный регистр 9, дополнительные регистры сдвига 10 и 11, сумматоры по модулю два 2 и 13, первый элемент И 14, обратный канал 15 передачи цифровой информации, второй элемент И 16, элемент задержки 17, генератор 18 тактовых импульсов.
Предлагаемая система работает следующим образом.
По команде с управляющего устройства (не показано) на передающей стороне на вход первого буферного регистра 1 поатУпает управляющий сигнал, под воздействием которого из первого буферного регистра 1 на йход кодера 2 постуяает дискретная
(двоичная) информация в виде k-разрядного сообщения AJ, /  1, Л (каждый раз|)яд которого является 0 или I). К-разрядное сообщение AJ кодируется системой кодирования CKj, i  1,«, () в ш-разрядный кодовый вектор (где k - информационные разряды, а m-k избыточные разряды, вводимые в k-разрядное сообщение AJ с целью повышения достоверносте передаваемой информации). Алгоритм кодирования системы кодирования CKj, работ&ет таким образом, что всего кодером 2 (который реализует алгоритм кодирования CKj) может быть сгенерировано п га-разрядных кодовых векторов (Xi, Х2,
... Х„), для каждого из которых справедливо условие XieCKi, / 1,« (где Х{ произвольный i-ый кодовый вектор из множества кодовых векторов, входящих в CKj). Количество т-разрядных кодовых векторов (п), генерируемых кодером 2, реализующих алгоритм кодирования CKj, меньще общего количества т-разрядных кодовых векторов, и справедливо условие .
В результате работы кодера 2, k-разрядное сообщение AJ кодируется в один из гаразрядных кодовых векторов XjcCKj, /  1, Л, который поступает на вход 1 первого процессора 3, в котором запоминается. С выхода 1 первого процессора 3 кодовый вектор Xi поступает на вход прямого канала 4 передачи цифровой информации .
В канале 4 на кодовый вектор Xj воздействуют помехи (F), которые могут внести ощибки (под воздействием помех F в произвольном из га-разрядов кодового вектора Xi может произойти замена содержимого двоичного разряда на противоположное значение, например , ), в результате чего кодовый вектор Xi преобразуется в кодовый вектор Х/( Xi).
На приемной стороне системы, с выхода канала 4 кодовый вектор Xi поступает на вход второго буферного регистра 5, с выхода которого кодовый вектор Xi поступает на вход декодера 6, где он (кодовый вектор Xi ) декодируется в кодовый вектор Yi.
В результате работы декодера 6 кодовый вектор Xi, преобразуется в кодовый вектор Yi (Xi - Yi), при этом возможны три состояния:
, YisCKi, ,n -состояние правильное декодирование ;
, , /  1, 7Z - состояние отказ от декодирования.
На приемной стороне системы состояния: правильное декодирование и ошибка декодирования не различи(лы. Состояние ошибка декодирования на приемной стороне системы не о аруживается (веяная CKi имеет определенную вероятность ошибки декодирования Рошда.(СШ)).
Кодовый вектор У с выхода декодера 6 поступает на вход 1 второго процессора 7. С выхода 1 второго процессора 7 кодовый векторYi поступает на вход ш-разрядного сдвигового регистра 8.
По команде с управляющего устройства (не показано) на приемной стороне из буферного регистра 9 на входы йьразрядных дополнительных сдвиговых регистров 10 и 11 поступают эталонные кодовые вектора Xi, Х2,...Хп (количество ш-разрядных сдвиговых регистров 10 , ... 11 равно количеству кодовых векторов (п) системы кодирования CKi). Эталонные кодовые вектора Xi, Х2,...Хо (системы кодирования CKj) с выходов гаразрядных сдвиговых регистров 10 и 11 поступают на один из входов ш-разрядных сумматоров по модуля два 12 и 13, оютветственно (количество ш-разрядных сумматоров по модулю два (12, ... 13) равно количеству ш-разрядных сдвиговых регистров (10, ... П) и равно количеству кодовых векторов п). На другой вход ш-разрядных сумматоров по модулю два 12 и 13, с выхода т-разрадного сдвигового регистра 8, поступает кодовый вектор Yi.
Если для кодового вектора Yj выполняются условия (случай I):
, YieCKj, / 1,«-состояние правильное декодирование ;
или , YjsCKi, /  I, й- состояние ошибка декодирования, где Xi произвольный эталонный кодовой вектор из множества векторов Х, Х2,...Хп, то на выжод одного из т-разрядныхсумматоров по модулю два (12, ... 13) будет сигнал О, а на выходах остальных ш-разрядных сумматоров по модулю два (12, ...
13) будет сигнал 1. В результате поступления сигнала О с выхода одного из тразрядных сумматоров по модулю два (12, ... 13) на один из входов элемента И 14 и поступления сигналов 1 с выходов остальных т-разрядных сумматоров по модулю два (12, ... 13) на остальные входы элемента И 14, на выходе элемента И 14 образуется сигнал О {количество входов элемента И 14 равно количеству т-разрядных сумматоров по модулю два и равно количеству эталонных кодовых векторов п).
Появление сигнала О на выходе элемента И 14 означает ситуации: правильное декодирование или ошибка декодирования. На приемной стороне системы состояния: правильное декодирование или  ошибка декодирования (случай I) не различимы. Состояние ошибка декодирования на приемной стороне системы не обнаруживается (всякая CKi имеет определенную вероятность ошибки декодирования Рош.дек.(ск1)) Поэтому на приемной стороне системы случай I воспринимается как сигнал правильной передачи и приема кодового вектора Xi. С выхода элемента И 14 сигнал О поступает на вход 2 процессора 7. В результате этого кодовый вектор Yi считывается с выхода 2 процессора 7 в устройство обработки (не показано), где из него выделяется k информационных разрядов (избыточные m-k разрядов при этом отбрасываются). Сформированное, таким образом из кодового вектора Yj, k-разрядное информационное сообщение AJ поступает далее на обработку.
Сигнал О (случай I) с выхода элемента И 14 поступает на вход обратного канала 15 цифровой информации , с выхода которого сигнал О поступает на один из двух входов элемента И 16, на другой вход которого поступает тактовый импульс (имеющий значение 1) с выхода элемента задержки 17, на вход которого поступает сигнал с генератора 18 тактовых импульсов ,
На фиг. 2 обозначены следующие сигналы:
а - сигналы О или I с выхода элемента И 14;
5
сов. временной интервал Тп между тактовыми импульсами равен времени передачи кодового вектора Xi по прямому каналу 4, плюс время обработки цифровой информации на приемной стороне системы, плюс время передачи по обратному каналу 15.
С выхода элемента И 16 сигнал О поступает на вход 2 первого процессора 3. С выхода 2 первого процессора 3 поступает управляющий сигнал на вход 2 первого буф)ного регистра 1, в результате чего с выхода первого буферного регистра 1 на вход кодера 2 поступает следующая дискретная информация AJ+I.
Если для кодового вектора Yi вьшолняется условие (случай П):
, , ,n -состояние отказ от декодирования, то на выходе всех т-разрядных сумматоров по модулю два (12, ... 13) будет сигнал 1. В результате поступления сигналов 1 с выходов всех т-разрядных сумматоров по модулю два (12, ...13) на все входы элемента И 14, на выходе элемента И 14 образуется сигнал.
Появление сигнала I на выходе элемента И 14 означает ситуацию отказ от декодирования. На приемной стороне системы ситуация отказ от декодирования обнаруживается в процессе проверки условия , , ,n. Если с выхода элемента
И 14 поступает сигнал 1 на вход 2 процессора 7, то кодовый вектор Yj не считывается (так как на приемной стороне случай И обнаруживается как состояние отказ от декодирования). Сигнал 1 с выхода элемента И 14 поступает одновременно на вход обратного канала 15 передачи цифровой информации , с выхода которого сигнал 1 поступает на один из двух входов элемента И 16, на другоа вход которого поступает тактовый импульс с выхода эл1емй1та задержки 17, на вход которого поступает сигнал с генератора 18 тактовых импульсов. С выхода элемента И 16 сигнал 1, в момент поступления тйктового импульса (им ощего значение 1) поступает на вход 2 первого процессора 3. В этом случае, с выхода 1 первого процессора 3 на вход  канала 4 передачи цифровой информации, поБГторно поступает кодовый вектор X (partee запомненный в первом процессоре 3), с цеяыю обеспечения достоверной передачи информации в системе. Одновременно (в случае Д) с выхода 2 первого процессора 3 поступает управляющий сигнал на вход 2 первого буферного регистра 1, в результате чего с выхода первого буферного регистра 1 на вход кодера 2 не поступает следующая дискретная информация AJ+I.
Далее цикл работы повторяется.
Применение предложенной системы позволяет повысить достоверность передачи цифровой инфор«{ации по каналам свя(зй, подверженным воздействию импульсных и других помех при обеспечении высокой скорост г передачи информации.
1