Исследование алгоритма упорядочения каналов трассировки СБИС

Известия ТРТУ

Тематический выпуск

Приведенная выше концепция построения пользовательского интерфейса САПР была реализована на языке АЦТОЫБР для пакета программ АЦТОСАО 12.0. В качестве инициализирующего меню используется стандартный интерфейс асаё.тпи. Проведенные сеансы работы с системой АЦТОСАО 12.0 различными пользователями показали, что предлагаемый подход позволяет оптимизировать и настроить стандартный интерфейс асаё.тпи под конкретного разработчика, повышает эффективность и удобство его работы.

УДК 658.512

Н.Н. Рябец, М.Н. Рябец Исследование алгоритма упорядочения каналов трассировки СБИС

Проблема выявления последовательности проведения трасс в каналах особенно остро стоит при проектировании СБИС.

Предлагается новый подход к решению этой проблемы. Для удачного размещения элементов на кристалле необходимо, по крайней мере, выполнить следующие процедуры: квазиоптимальное размещение блоков (набор связных элементов или библиотечных наборов элементов); назначение области для дальнейшей трассировки соединений; формирование канального графа; проведение глобальной трассировки, используя известные алгоритмы, например, построения дерева Штейнера; упорядочение каналов (назначение приоритетов каналам); детальная трассировка. Многие этапы этой задачи решены [1,2]. Отмечается, что поскольку каналы взаимосвязаны, то после фиксации трассировки отдельного канала его структура приводит к существенным ограничениям для трассировки последующих соединений.

В предлагаемом алгоритме используются известные структурные графы. Считаем, что основной задачей при распределении соединений по каналам является минимизация общей площади кристалла. Также необходимо учесть временные затраты и общую длину соединений. Оценку кристалла можно выразить как Н= Ы + С( - М), где Ьбс1, М, соответственно длина критического пути по высоте и ширине кристалла. Коэффициент С расположен между 0 и 1.Как правило, С=0.95. В случае, если С=1, все сегменты каналов будут реализованы, когда С=0, трассировка затруднительна и алгоритм сводится к алгоритму упаковки блоков. Задача распределения цепей по каналам в соответствии с приведенной оценкой решается следующим образом.

При определенном начальном размещении блоков (элементов) формируем канальный граф реализаций. Для примера используем двумерное представление блоков. Тогда алгоритм можно представить следующим образом.

Шаг 1. Проводим горизонтальные и вертикальные линии границ элементов. Если они соприкасаются с линиями других элементов, то они пересекают эти линии.

Шаг 2. Если, таким образом, выполненные действия приводят к перекрытию областей, незанятых физическими элементами, то они совмещаются.

Шаг 3. Определяем точки пересечения и запоминаем их.

Шаг 4. Определяем корень дерева разбиения со всеми элементами и линии сегментов.

Шаг 5. Проводим разбиение. (В начальном случае - корня дерева).

Шаг б.Генерируем канальный граф.

Алгоритм был исследован на ряде реальных и случайно генерируемых СБИС. Исследовались два кристалла: первый содержит 10 блоков (элементов), количество Цепей • 203, количество контактов -351; второй содержит 33 блока (элемента), Количество цепей - 123, количество контактов - 211. Результаты экспериментов

Материалы Всероссийской конференции “Интеллектуальные САПР-96”

показали, что при проектировании специализированных СБИС можно уменьшить размер кристалла на 7 процентов, причем время обработки увеличилось на 20 процентов при использовании методов Гаусса-Зейделя [3]. При генерации тестовых схем с помощью случайных распределений каналов размер кристалла уменьшился на 2.7 процента при увеличении времени работы программы на 9 процентов.

ЛИТЕРАТУРА

1. Селютин В.А. Автоматизированное проектирование топологии БИС. М.: Радио и связь, 1983.

2. Файзулаев Б.Н. и др. Быстродействующие матричные БИС и СБИС. М.:Радио и связь, 1989.

3. Жермен-Лакур П. и др. Математика и САПР:Кн.2. М.:Мир, 1989.

УДК 53.072

В. С. Князьков Организация и сложность массово-конвейерных итерационно-разрядных вычислений в одномерных вычислительных структурах

В докладе приводятся оценки временной и пространственной сложности реализации итерационно-разрядных вычислений в режиме массово-конвейерной обработки N элементарных структур данных в одномерных итеративно-битовых вычислителях. В качестве математической модели таких вычислителей принята однородная структура из к вычислителей. Каждый вычислитель содержит битовый процессорный элемент, битовый коммутационный элемент и модуль ОЗУ с битовым доступом. Вычислители связаны между собой битовыми каналами обмена данными: (к)-й модуль связан с(к+1)-м и (к-1)-м модулем. Для организации режима конвейерной обработки используются разряженные диагональные схемы хранения данных в массиве модулей ОЗУ: при разрядно-паралельном

расположении разрядов данных в физическом пространстве памяти в (i)-M модуле ОЗУ в 0)-й ячейке памяти помещен (а)-й разряд (к)-го данного, а в (j+l)-fi ячейке -(а)-й разряд (к+1)-го данного и т.д. В результате такого расположения данных при выполнении массовых операций в процессорные элементы на каждом шаге вычислений поступают различные разряды различных данных. С момента запуска всех вычислительных модулей в активную работу в них на каждом шаге вычислений поступают различные разряды различных данных. В итоге при диагональных схемах хранения обеспечивается совмещенная во времени обработка разрядов различных данных и конвейерное формирование значений разрядов отдельного данного.

При организации последовательно разрядно-параллельных массовоконвейерных вычислений итерационно-разрядного типа временная (TIME) и пространственная (SPACE) сложности равны:

TIME =3(М + N - 1), SPACE = M(2N + М + 5)П - 1.