ВЫСОКОСКОРОСТНАЯ МНОГОКАНАЛЬНАЯ ПЛАТА СБОРА ДАННЫХ

Область техники
Полезная модель относится к области цифровой техники, в частности к высокоскоростным многоканальным платам сбора данных, которые могут быть использованы в различных устройствах обработки аналоговой и цифровой информации для одновременной оцифровки по нескольким каналам рассеянного сигнала в распределенных волоконно-оптических, акустических, температурных датчиках и датчиках деформации с получением разрешения по длине менее одного метра и генерации сигнала синхронизации для оптических амплитудных и фазовых модуляторов.
Уровень техники
В настоящее время для высокоскоростных плат сбора и оцифровки данных аналого-цифровым преобразователем (АЦП), их буферизации и передачи по последовательному интерфейсу периферии PCI Express (PCIe) используется процессор, оперативная память и интерфейсная микросхема PCIe, соответственно. При этом процессор выполняет команды последовательно и разрядность шины данных процессор-память ограничена. Таким образом, получить данные одновременно с нескольких АЦП и передать их по интерфейсу PCIe является технически сложной задачей. Современные программируемые логические интегральные схемы (ПЛИС) имеют достаточное количество встроенной распределенной быстрой оперативной памяти для буферизации передаваемых данных по интерфейсу PCIe. Так как встроенная оперативная память распределена по блокам, то нет ограничения шины данных при опросе нескольких АЦП, что позволяет создавать высокоскоростные многоканальные платы сбора и оцифровки различных данных.
Так из уровня техники патент RU 2251209 С2, опуб. 2005-04-27, известен наиболее близкий аналог - двухканальный резервированный АЦП, содержащий первый и второй АЦП, выполненные идентично, первые аналоговые входы двух АЦП соответственно подсоединены к выходам первого, второго датчиков входных сигналов, выход первого АЦП соединен с первым входом первого коммутатора, выходы которого являются выходными шинами, первые и вторые входы управления двух АЦП соответственно соединены с входными шинами “сброс” и “начало преобразования”. Также введены второй коммутатор и блок управления, первый и второй входы которого соответственно соединены с входными шинами “сброс” и “начало преобразования”, третий и четвертый входы блока управления соответственно соединены с нулевой и единичной выходными шинами первого АЦП, пятый и шестой входы блока управления соответственно соединены с нулевой и единичной выходными шинами второго АЦП, седьмой вход блока управления соединен с выходной шиной “не годен-1” первого АЦП, восьмой вход блока управления соединен с выходной шиной “не годен-2” второго АЦП, также упомянутые шины соединены со вторыми входами соответственно первого и второго коммутаторов, первый выход блока управления соединен с третьими входами управления обоих АЦП и коммутаторов, второй выход блока управления соединен с четвертыми управляющими входами первого АЦП и второго коммутатора, третий выход блока управления соединен с четвертыми управляющими входами второго АЦП и первого коммутатора, выход второго АЦП соединен с первым входом второго коммутатора и пятым входом первого коммутатора, выход первого АЦП, соединенный с первым входом первого коммутатора, соединен с пятым входом второго коммутатора, выходы которого являются выходными шинами, вторые аналоговые входы первого и второго АЦП соответственно соединены с выходами второго и первого датчиков входных сигналов. Аналог направлен на обеспечение повышения отказоустойчивости и достоверности преобразования, выполняемого двухканальным резервированным АЦП, который с целью расширения функциональных возможностей осуществляет преобразование напряжения в код при работе в режимах параллельного и/или последовательного опроса двух датчиков, что позволяет оперативно производить реконфигурацию устройства при отказах по результатам самоконтроля в процессе функционирования каждого АЦП.
Недостатками аналога являются низкое быстродействие и невысокая точность оцифровки данных, невозможность предварительной обработки оцифрованных данных и расширения каналов АЦП.
Соответственно, необходимо разработать высокоскоростную многоканальную плату сбора данных, которая обеспечит: уменьшение вычислительной нагрузки на центральный процессор и, соответственно, снизит требования к производительности центрального процессора по обработке оцифрованных данных, так как обработка выполняется на ПЛИС платы сбора данных; возможность выбора используемых микросхем АЦП за счет способности ПЛИС реализовывать различные интерфейсы получения данных с микросхем АЦП.; возможность расширения каналов АЦП.
Техническим результатом предложенной полезной модели является обеспечение оцифровки аналоговых данных одновременно с нескольких каналов, с точностью до разницы задержек между каналами АЦП с возможность расширения каналов АЦП от двух до шести установкой двух дополнительных мезонин-плат, и тем самым обеспечить возможность установки меньших по объему логических элементов микросхемы ПЛИС одного семейства и в однотипном корпусе, обеспечение предварительной обработки оцифрованных данных в ПЛИС с передачей обработанных данных по шине PCIe на персональный компьютер (внешнюю материнскую плату с процессором), а также снижение требований к производительности центрального процессора.
Таким образом, предложенная полезная модель позволяет устранить недостатки предшествующего уровня техники.
Сущность полезной модели
Указанный технический результат достигается тем, что предложена высокоскоростная многоканальная плата сбора данных, содержащая двухканальный АЦП, отличающаяся тем, что дополнительно содержит: разъемы АЦП, которые соединены с входами первого и второго операционного усилителя (ОУ), выходы которых соединены с входами двухканального АЦП, выход которого соединен с ПЛИС, причем ПЛИС соединена: с разъемом интерфейса PCIe, перепрограммируемым постоянным запоминающим устройством (ПЗУ) последовательного периферийного интерфейса (SPI) Flash, разъемом интерфейса объединенной рабочей группы по методам и средствам автоматизации тестирования (JTAG), дополнительным разъемом, и с разъемами первой и второй плат-мезонин АЦП, и блок питания, который входом соединен с разъемом интерфейса PCIe, а выходом с первым и вторым ОУ, двухканальным АЦП и ПЛИС.
Предпочтительным вариантом осуществления полезной модели является выполнение высокоскоростной многоканальной платы сбора данных, которая своим разъемом PCIe подключается к разъему интерфейса PCIe материнской платы с процессором и содержит сигнальные контакты интерфейса PCIe ПЛИС и контакты цепей питания для первой и второй плат-мезонин АЦП и блока питания, где материнская плата с процессором собирает обработанные данные на основе настроек режима сбора данных с двухканального АЦП, первой и второй платы-мезонина АЦП, при этом режим сбора данных включает изменение, например, скорости оцифровки, количества оцифровываемых сигналов и др.
Предпочтительным вариантом осуществления полезной модели является выполнение высокоскоростной многоканальной платы сбора данных, в которой двухканальный АЦП предназначен для оцифровки сигналов с двух каналов, при этом сигналы усилены и предварительно отфильтрованы первым и вторым ОУ, а ПЛИС предназначена для реализации автоматов сбора данных с двухканального АЦП, с первой и второй плат-мезонина АЦП и выполняет предварительную обработку собранных данных, буферизацию, передачу собранных данных по интерфейсу PCIe, и логику управления режимами сбора данных и записью настроек в перепрограммируемое ПЗУ SPI Flash, которое предназначено для хранения конфигурации ПЛИС и при начале работы ее загрузки в ПЛИС.
Предпочтительным вариантом осуществления полезной модели является выполнение высокоскоростной многоканальной платы сбора данных, в которой каждая первая и вторая платы-мезонин АЦП представляют собой съемные модули с разъемами АЦП, которые соединены с входами двух ОУ для соответствующего канала, а их выходы соединены с входами двухканального АЦП.
Таким образом, все отличительные от прототипа признаки предложенной полезной модели направлены на получение указанного технического результата.
Проведенный анализ уровня техники и аналога позволяет определить, что предложенное техническое решение, характеризующееся описанной совокупностью существенных признаков является новым, а возможность его использования в промышленности определяет его как промышленно применимым.
Эти и другие аспекты предложенной высокоскоростной многоканальной платы сбора данных станут очевидными и будут объяснены ссылками на чертежи и варианты реализации, описанные в дальнейшем.
Краткое описание чертежей
На фиг. 1 показана общая блок-схема предложенной высокоскоростной многоканальной платы сбора данных.
На фиг. 2 и 3 показан внешний вид с двух сторон предложенной высокоскоростной многоканальной платы сбора данных.
Осуществление полезной модели
Блок-схема высокоскоростной многоканальной платы сбора данных показана на фиг. 1. Высокоскоростная многоканальная плата сбора данных содержит: двухканальный АЦП 1 соединенный с ПЛИС 4 и ОУ 6 и ОУ 7. Разъемы для АЦП плат-мезонин 2 и 3 соединены с ПЛИС 4. ПЛИС 4 соединена с разъемом интерфейса PCIe 8, перепрограммируемого ПЗУ SPI Flash 9, разъемом интерфейса JTAG11 и дополнительным разъемом 12. Разъемы АЦП 5 соединены с входами операционных усилителей ОУ 6 и 7. Разъемом PCIe 8 плата сбора данных подключается к разъему интерфейса PCIe несущей (материнской) платы процессорной системы. Вход блока питания 10 соединен с разъемом PCIe 8, а выходы блока питания 10 соединены с АЦП 1, ПЛИС 4, ОУ 6 и 7 (не показано на фиг. 1).
АЦП 1 предназначен для оцифровки аналоговых сигналов с двух каналов, усиленных ОУ 6 (канал А) и ОУ 7 (канал В), оцифровка начинается по фронту тактирующего сигнала от ПЛИС 4.
Разъемы плат-мезонин АЦП 2 и АЦП 3 предназначены для увеличения количества оцифровываемых сигналов. Платы-мезонин представляют собой съемные модули с составом аналогичным разъемам АЦП 5, ОУ 6, ОУ 7 и АЦП 1.
ПЛИС 4 предназначена для реализации автоматов сбора данных с АЦП 1, (с плат-мезонин АЦП 2 и АЦП 3), предварительной обработки собранных данных, буферизации собранных данных, передачи собранных данных по интерфейсу PCIe, интерфейса PCIe, логики управления режимами сбора данных и записью настройки в перепрограммируемое ПЗУ SPI Flash 9.
Разъемы АЦП 5 предназначены для присоединения сигнальных кабелей оцифровываемых сигналов к ОУ 6 и ОУ 7.
ОУ 6 и ОУ 7 предназначены для усиления входных сигналов по каналам А и В, соответственно, и предварительной фильтрации перед их оцифровкой в АЦП 1.
Разъем PCIe 8 предназначен для соединения платы сбора данных с несущей (материнской) платой, содержит сигнальные контакты интерфейса PCIe ПЛИС 4 и контакты цепей питания для плат-мезонин АЦП 2, АЦП 3 и блока питания 10. Разъем PCIe 8 представляет собой «ножевой» разъем выполненный рисунком печатного проводника.
Перепрограммируемое ПЗУ SPI Flash 9 предназначено для хранения конфигурации ПЛИС 4 и загрузки конфигурации в ПЛИС 4 после подаче питания.
Блок питания 10 состоит из нескольких преобразователей напряжения, необходимого для работы ПЛИС 4, АЦП 1, ОУ 6 и ОУ 7 и имеет управление последовательностью подачи напряжения преобразователей.
Разъем JTAG 11 предназначен для соединения с интерфейсом JTAG ПЛИС 4 и предназначен для записи конфигурации ПЛИС 4 в перепрограммируемое ПЗУ SPI Flash 9 посредством ПЛИС 4.
Дополнительные разъемы 12 предназначены для подключения к сигналам ПЛИС 4, назначение которых может выбираться при проектировании или в процессе работы.
Высокоскоростная многоканальная плата сбора данных работает следующим образом.
При подаче питания через разъем PCIe 8 блок питания 10 в требуемой для ПЛИС 4 последовательности подает напряжения питания. ПЛИС 4 загружает конфигурацию из перепрограммируемой ПЗУ SPI Flash 9 и выполняет свою настройку. Оцифровываемые сигналы подаваемые на разъемы АЦП 5 посредством операционных усилителей ОУ 6 и ОУ 7 усиливаются и фильтруются. Двухканальный АЦП 1 оцифровывает сигналы с выходов ОУ 6 и ОУ 7 по фронту тактирующего сигнала с ПЛИС 4. ПЛИС 4 забирает данные с АЦП 1 по сигналу готовности данных АЦП 1, выполняет предварительную обработку данных и буферизирует обработанные данные во внутренней оперативной памяти. Процессорная система (например, внешняя материнская платы с процессором), соединенная разъемом PCIe 8, по интерфейсу PCIe забирает обработанные данные. Процессорная система по интерфейсу PCIe может изменять режим сбора данных с АЦП 1 (АЦП 2 и 3), например, скорость оцифровки, количество оцифровываемых сигналов. Интерфейс PCIe обслуживается target-контроллером реализованным в ПЛИС 4. Сбор данных с плат-мезонин АЦП 2 и 3 аналогичен сбору данных с АЦП 1.
На фиг. 2 показан внешний вид сверху (со стороны установки основных компонентов) предложенной высокоскоростной многоканальной платы сбора данных, а на фиг. 3 показан ее внешний вид снизу.
Полезная модель может быть осуществлена посредством аппаратных средств, содержащих несколько отличных элементов или посредством запрограммированного процессора /программной матрицы/ и др. Перечисленные средства или несколько из этих средств, например, могут быть воплощены одним и тем же элементом аппаратных или программных средств, преимущественно в виде запрограммированного процессора или микросхемы и могут быть объединены в единое конструктивное устройство.
Вышеупомянутые варианты осуществления полезной модели не являются исчерпывающими и приведены только с целью пояснения и подтверждения возможности ее промышленной применимости. Специалисты в данной области техники способны создавать альтернативные варианты ее осуществления без отрыва от объема приложенной формулы, но в пределах сущности полезной модели, отраженной в описании.