ВЕРОЯТНОСТНОЕ АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

Полезная модель относится к области автоматики и измерительной техники и может быть использована в арифметических устройствах, специализированных и универсальных ЭВМ.
Из существующего уровня техники известны арифметические устройства, основой которых является сумматор с дополнительной логикой, расширяющей его функциональные возможности, выполняющие арифметические операции сложения, вычитания, умножения и деления над данными, представленными в двоичном позиционном коде (Угрюмов Е.П. Цифровая схемотехника: Учеб. пособие для вузов. - 2-е изд., перераб. и доп. - СПб.: БХВ-Петербург, 2004. - С. 90-93 ил. 2.35).
Основным недостатком прототипа является большой аппаратный объем, низкое быстродействие при выполнении операции умножения, деления и возведения в целую степень, поскольку данные операции выполняются с помощью операции сложения и сдвига, а также невозможность выполнения арифметических операций над данными, представленными в виде вероятностных отображений.
Задачей, на решение которой направлена заявляемая полезная модель - сокращение аппаратного объема оборудования арифметического устройства при выполнении операции сложения, вычитания, умножения, деления и возведения в целую положительную степень.
Данная задача решается за счет того, что заявленное вероятностное арифметическое устройство выполняет арифметические операции сложения, умножения, вычитания, деления, возведения в целую положительную степень над операндами, представленными в виде вероятностных отображений, содержит: генератор тактовых импульсов, дешифратор команд, счетчик результата, блок переписи результата, генератор псевдослучайных равномерно распределенных чисел, блок сложения, блок вычитания, блок умножения, блок деления, блок возведения в целую положительную степень, дизъюнктор на четыре входа и регистр результата, выход которого является выходом устройства, на вход которого нагружен выход блока переписи результата, на вход которого подается значение с выхода дизъюнктора, к входам которого подключены выходы блока сложения, блока умножения, блока деления, блока возведения в целую положительную степень, на входы которых подаются операнды представленные в виде вероятностных отображений, они же подаются на входы блока вычитания, выход которого, минуя счетчик результата, подается на блок переписи результата, а на входы блока деления и блока сложения дополнительно подаются значения с выхода генератора псевдослучайных равномерно распределенных чисел, при этом синхронизация всей схемы выполняется генератором тактовых импульсов, кроме того, на разрешающие входы блока сложения, блока умножения, блока деления, блока вычитания, блока возведения в целую положительную степень подается сигнал с выходов дешифратора команд, входы которого совместно с входами операндов являются входами устройства.
Сущность полезной модели поясняется чертежом Фиг., на котором изображена схема вероятностного арифметического устройства, в состав которой входят:
1 - дизъюнктор на четыре входа;
2 - блок деления;
3 - блок умножения;
4 - блок возведения в целую степень;
5 - блок сложения;
6 - генератор случайных равномерно распределенных чисел;
7 - генератор тактовых импульсов;
8 - счетчик результата;
9 - блок вычитания;
10 - блок переписи результата;
11 - регистр результата;
12 - дешифратор команд.
Также на чертеже Фиг. используются следующие обозначения:
КОП - код арифметической операции;
Y1 и Y2 - входы на которые поразрядно подается вероятностное отображение операндов;
F - результат на выходе вероятностного арифметического устройства;
n - количество разрядов, необходимых для представления результата в виде двоичного позиционного кода;
Е - разрешающие входы блоков.
Суть полезной модели заключается в выполнении арифметических операций сложения, вычитания, умножения, деления и возведения в целую положительную степень над операндами, представленными в виде вероятностных отображений, и дальнейшем применении преимуществ вероятностной формы представления информации, что в свою очередь, позволяет значительно сократить по сравнению с цифровой формой представления информации в виде двоичного позиционного кода, аппаратный объем устройства, а также значительно ускорить получение результатов вычисления арифметических операций.
Преобразование информации, представленной в двоичных позиционных кодах в вероятностное отображение поясняется правилом:
i
где x - i-е значение параметра преобразуемого сигнала X(t);
ij
R(t) - j-е значение параметра вспомогательного случайного сигнала R(t), изменяющегося в интервале изменения X(t);
- число циклов преобразования сигнала Х(t);
i
i
i+1
i
- количество статистических испытаний каждого значения x внутри временного интервала Δt=t-t;
ij
i
i
i1
i2
ij
iK
y - значение вероятностного отображения параметра сигнала x из ряда Y(t)={y; y; …y; …y}.
Для вычисления результатов выполнения операций сложения, вычитания, умножения, деления и возведения в целую степень операнды предварительно преобразуются в вероятностную форму значение каждого из которых для удобства нормированы в единичном диапазоне:
Операция деления при представлении операндов в виде вероятностных отображений непосредственно выполнена быть не может, потому заменена на операцию умножения делимого на обратное значение делителя. В основе вероятностного преобразования делимого x лежит соотношение:
и тогда выражение для частного примет вид:
2j
Оценка разницы 1-y может быть получена в виде инвертированного вероятностного отображения  Тогда для вероятностного преобразования делителя необходимо последовательно выполнить операции инверсии, возведения в целую степень, умножения и сложения.
Для вычисления произведения двух величин, представленных в виде вероятностных отражений, следует воспользоваться соотношением:
откуда следует, что для вычисления произведения двух вероятностно представленных сомножителей необходим один двухвходовой конъюнктор.
Для нахождения суммы вероятностно представленных сигналов воспользуемся соотношением:
При выполнении операции вычитания выполняем те же действия, что и для сложения двух слагаемых, второй из которых взят с обратным знаком, получим выражение при равномерном распределении вспомогательных случайных сигналов:
Для возведения операнда x представленного в виде вероятностного отображения в целую степень n воспользуемся выражением:
Схема вероятностного арифметического устройства для выполнения арифметических операций сложения, вычитания, умножения, деления и возведения в целую степень над операндами, представленными в виде вероятностных отображений работает следующим образом. Согласно кода операции (КОП), поступающего на вход дешифратора команд (12) в виде трехразрядного позиционного кода, на выходе дешифратора команд (12) формируется сигнал разрешения на выполнение одной из пяти операций (деления, умножения, сложения, вычитания, или возведения в целую степень).
В случае прихода КОП на выполнение операции умножения, деления или сложения от дешифратора команд (12) на входы соответствующих блоков 2, 3, 5 подаются два вероятностно представленных операнда, в случае прихода КОП операции деления или сложения, на входы блоков деления (2) и сложения (5) подается значение с выхода генератора псевдослучайных равномерно распределенных чисел (6), а в случае выполнения операции возведения в целую положительную степень на блок возведения в целую степень (4) подается показатель степени и сам операнд. За К тактов производится выполнения соответствующих операций, на каждом такте с выхода соответствующего блока промежуточный результат через дизъюнктор (1) подается на счетчик результата (8), после прохождения К тактов, результат переписывается со счетчика результата (8) в регистр результата (11) через блок переписи (10). В случае прихода КОП операции вычитания из дешифратора команд на блок вычитания (9), на его входы подаются два вероятностно представленных операнда, по К тактов производится выполнение соответствующей операции, и через блок переписи результата (10) разность поступает в регистр результата (11). Генератор тактовых импульсов (7), выполняет задающую и синхронизирующую функции. Счетчик результата (8), блок переписи результата (10), регистр результата (11) соединены друг с другом последовательно с помощью n-разрядной шины. Входы дешифратора команд (12) вместе с входами операндов Y1, Y2 являются входами устройства. Выход F регистра результата (11) является выходом всей схемы.
Таким образом, если предположить, что необходимо выполнить сложение двух операндов, аппаратурный объем вероятностного сумматора составит 13 базовых логических элементов, в то время как аппаратный объем параллельного 16-ти разрядного комбинационного сумматора составит 181 логический элемент, что на уровне логического элемента превышает предложенное решение в 14 раз. При умножении двух двухбайтовых двоичных чисел требуется множительное устройство, число логических элементов булева базиса, в котором, составит около 700, в то время как вероятностное множительное устройство будет реализовано на трех конъюнкторах. Схема возведения в квадрат в вероятностной форме реализуется на двух элементах, с увеличением степени количество элементов будет 2*n, где n - это степень, что дает преимущество по сравнению детерминированным устройством приблизительно в 300 раз. Аппаратурный объем предложенного вероятностного делителя по сравнению с цифровым примерно в 6 раз меньше.
Техническим результатом, обеспечиваемым приведенной совокупностью признаков, является значительное снижение аппаратного объема устройства в целом более чем в 200 раз, сравнительно с прототипом.