МУЛЬТИПРОЦЕССОРНАЯ АРХИТЕКТУРА, ОПТИМИЗИРОВАННАЯ ДЛЯ ПОТОКОВ

1. Система, содержащая:
множество параллельных процессоров в одном чипе; и
компьютерную память, расположенную в этом чипе и доступную каждому из упомянутых процессоров,
причем каждый из этих процессоров выполнен с возможностью обработки набора команд, оптимизированного для параллельной обработки на уровне потоков;
причем каждый процессор осуществляет доступ к внутренней шине данных компьютерной памяти в упомянутом чипе и эта внутренняя шина данных не шире одной строки памяти; и
причем упомянутое множество процессоров можно изготавливать в упомянутом одном чипе с компьютерной памятью, расположенной в этом чипе, используя полупроводниковый производственный процесс, разработанный для монолитных устройств памяти.
2. Система, содержащая:
множество процессоров в одном чипе; и
компьютерную память, расположенную в этом чипе и доступную каждому из упомянутых процессоров, причем каждый из этих процессоров выполнен с возможностью обработки минимального набора команд, и причем каждый из этих процессоров содержит схемы локальной кэш-памяти, выделенные каждому из по меньшей мере трех конкретных регистров в данном процессоре.
3. Система по п.2, в которой упомянутый минимальный набор команд содержит множество расширений команд для оптимизации выполнения последовательностей команд в процессоре, причем такие расширения команд состоят по существу менее чем из 20 команд.
4. Система по п.2, в которой упомянутое множество процессоров изготовлено в упомянутом одном чипе с компьютерной памятью, расположенной в этом чипе, используя полупроводниковый производственный процесс, разработанный для монолитных устройств памяти.
5. Система по п.4, в которой полупроводниковый производственный процесс использует менее 4 слоев металлических соединений.
6. Система по п.4, в которой полупроводниковый производственный процесс использует менее 3 слоев металлических соединений.
7. Система по п.2, в которой интеграция упомянутого множества процессоров в схему компьютерной памяти приводит к менее чем 30%-ному увеличению площади кристалла чипа.
8. Система по п.2, в которой интеграция упомянутого множества процессоров в схему компьютерной памяти приводит к менее чем 20%-ному увеличению площади кристалла чипа, или к менее чем 10%-ному увеличению площади кристалла чипа, или к менее чем 5%-ному увеличению площади кристалла чипа.
9. Система по п.2, в которой менее 250000 транзисторов используются для создания каждого из процессоров в упомянутом чипе.
10. Система по п.2, в которой чип изготовлен с использованием полупроводникового производственного процесса, который использует менее 4 слоев металлических соединений.
11. Система, содержащая:
множество параллельных процессоров, внедренных в кристалл динамической оперативной памяти (DRAM);
причем данное множество параллельных процессоров связано с внешним контроллером памяти и с внешним процессором, и
причем каждый из упомянутых параллельных процессоров выполнен с возможностью обработки набора команд, оптимизированного для параллельной обработки на уровне потоков.
12. Система по п.11, в которой упомянутые параллельные процессоры установлены на модуле памяти с двухсторонним расположением микросхем.
13. Система, содержащая:
множество параллельных процессоров, установленных на модуле памяти;
внешний контроллер памяти; и
центральный процессор общего назначения;
причем каждый из упомянутых параллельных процессоров выполнен с возможностью обработки набора команд, оптимизированного для параллельной обработки на уровне потоков.
14. Система по п.13, в которой упомянутый модуль памяти является модулем памяти с двухсторонним расположением микросхем.
15. Система по п.13, в которой упомянутый модуль памяти является одним или, более из DRAM, SRAM и флэш-памяти.