КАСКОДНЫЙ ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С УПРАВЛЯЕМЫМ УСИЛЕНИЕМ

1. Каскодный дифференциальный усилитель с управляемым усилением, содержащий первый (1) и второй (2) входные транзисторы, эмиттеры которых связаны с источником опорного тока (3), первый (4) и второй (5) выходные составные транзисторы, основные эмиттеры которых (6) и (7) соединены с соответствующими коллекторами первого (1) и второго (2) входных транзисторов, коллекторы связаны цепью нагрузки (8), а базы подключены к источнику напряжения смещения (9), отличающийся тем, что в схему введен дополнительный транзистор (10), эмиттер которого соединен с дополнительным источником опорного тока (11) и через дополнительный резистор (12) связан с объединенными эмиттерами первого (1) и второго (2) входных транзисторов, база соединена с управляющим входом (13) каскодного дифференциального усилителя с управляемым усилением, причем в качестве первого (3) и второго (4) выходных составных транзисторов используются составные транзисторы с основными (6, 7) и дополнительными (14, 15) эмиттерами, которые объединены друг с другом и соединены с коллектором дополнительного транзистора (10).
2. Устройство по п.1, отличающееся тем, что каждый первый (3) и второй (4) выходной составной транзистор содержит двухэмиттерный транзистор (18), причем первый эмиттер двухэмиттерного транзистора является основным эмиттером (6, 7) выходного составного транзистора, а второй эмиттер - дополнительным эмиттером (14, 15) выходного составного транзистора.
3. Устройство п.1, отличающееся тем, что каждый первый (3) и второй (4) выходной составной транзистор содержит вспомогательный транзистор (19), эмиттер которого является основным эмиттером (6. 7) выходного составного транзистора, а дополнительный эмиттер (14, 15) выходного составного транзистора соединен с эмиттером вспомогательного транзистора (19) через вспомогательный резистор (20).
4. Устройство по п.1 или 2, отличающееся тем, что проводимость первого (3) и второго (4) выходных составных транзисторов противоположна проводимости первого (1) и второго (2) входных транзисторов, причем основные (6, 7) и объединенные дополнительные (14, 15) эмиттеры выходных составных транзисторов связаны соответственно с первым (21), вторым (22) и третьим (23) вспомогательными источниками опорного тока.
5. Устройство по п.1 или 3, отличающееся тем, что проводимость первого (3) и второго (4) выходных составных транзисторов противоположна проводимости первого (1) и второго (2) входных транзисторов, причем основные (6, 7) эмиттеры выходных составных транзисторов связаны соответственно с четвертым (24) и пятым (25) вспомогательными источниками опорного тока.