КОМПЛЕМЕНТАРНЫЙ КАСКОДНЫЙ ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ
COMPLEMENTARY CASCODE DIFFERENTIAL AMPLIFIER

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ)).
Известны схемы дифференциальных усилителей (ДУ), реализованных на основе двух параллельно включенных комплементарных дифференциальных каскадов (ДК) с источниками опорного тока в эмиттерных цепях входных транзисторов (так называемые «dual input stage», или «комплементарные дифференциальные усилители (КДУ)») [1-21]. По такой архитектуре, на модификации которой выдано около 50 патентов различных стран, выполнены операционные усилители ведущих микроэлектронных фирм (AD8631, AD8632, НА2539 и др.). Однако в практических схемах известных КДУ напряжение смещения нуля измеряется единицами милливольт. Это связано с несимметрией архитектуры КДУ.
Ближайшим прототипом (фиг.1) заявляемого устройства является комплементарный каскодный дифференциальный усилитель AD8631, описанный в патенте фирмы Analog Devices, США, №4.649.352, fig.1, содержащий первый дифференциальный каскад 1 на n-p-n транзисторах, базы которых подключены ко входам 2 и 3 комплементарного каскодного дифференциального усилителя, а эмиттеры связаны с первым источником опорного тока 4, согласованного с шиной 5 отрицательного источника питания, второй дифференциальный каскад 6 на p-n-p транзисторах, базы которых подключены ко входам 2 и 3 комплементарного каскодного дифференциального усилителя, а эмиттеры связаны со вторым источником опорного тока 7, согласованного с шиной 8 положительного источника питания, первый 9 и второй 10 выходные p-n-p транзисторы, базы которых объединены и подключены к положительному источнику напряжения смещения 11, первый 12 и второй 13 выходные n-p-n транзисторы, базы которых объединены, причем эмиттер первого 9 выходного p-n-p транзистора соединен с первым 14 токовым выходом первого дифференциального каскада 1 на n-p-n транзисторах и через первый 15 токостабилизирующий двухполюсник связан с шиной 8 положительного источника питания, эмиттер второго 10 выходного p-n-p транзистора связан со вторым 16 токовым выходом первого дифференциального каскада 1 на n-p-n транзисторах и через второй 17 токостабилизирующий двухполюсник связан с шиной 8 положительного источника питания, эмиттер первого 12 выходного n-p-n транзистора соединен с первым 18 токовым выходом второго дифференциального каскада 6 на p-n-p транзисторах и через третий 19 токостабилизирующий двухполюсник связан с шиной 5 отрицательного источника питания, эмиттер второго 13 выходного n-p-n транзистора соединен со вторым 20 токовым выходом второго дифференциального каскада 6 на p-n-p транзисторах и через четвертый 21 токостабилизирующий двухполюсник связан с шиной 5 отрицательного источника питания, коллектор второго 10 выходного p-n-p транзистора и коллектор второго 13 выходного n-p-n транзистора подключены к выходу 22 комплементарного каскодного дифференциального усилителя, а коллекторы первого 9 выходного p-n-p и первого 12 выходного n-p-n транзисторов связаны друг с другом.
см
Существенный недостаток известного КДУ состоит в том, что он имеет сравнительно большое напряжение смещения нуля U. Это связано с особенностями его архитектуры.
Основная цель предлагаемого изобретения состоит в уменьшении напряжения смещения нуля.
Поставленная цель достигается тем, что в комплементарном каскодном дифференциальном усилителе, фиг.1, содержащем первый дифференциальный каскад 1 на n-p-n транзисторах, базы которых подключены ко входам 2 и 3 комплементарного каскодного дифференциального усилителя, а эмиттеры связаны с первым источником опорного тока 4, согласованного с шиной 5 отрицательного источника питания, второй дифференциальный каскад 6 на p-n-p транзисторах, базы которых подключены ко входам 2 и 3 комплементарного каскодного дифференциального усилителя, а эмиттеры связаны со вторым источником опорного тока 7, согласованного с шиной 8 положительного источника питания, первый 9 и второй 10 выходные p-n-p транзисторы, базы которых объединены и подключены к положительному источнику напряжения смещения 11, первый 12 и второй 13 выходные n-p-n транзисторы, базы которых объединены, причем эмиттер первого 9 выходного p-n-p транзистора соединен с первым 14 токовым выходом первого дифференциального каскада 1 на n-p-n транзисторах и через первый 15 токостабилизирующий двухполюсник связан с шиной 8 положительного источника питания, эмиттер второго 10 выходного p-n-p транзистора связан со вторым 16 токовым выходом первого дифференциального каскада 1 на n-p-n транзисторах и через второй 17 токостабилизирующий двухполюсник связан с шиной 8 положительного источника питания, эмиттер первого 12 выходного n-p-n транзистора соединен с первым 18 токовым выходом второго дифференциального каскада 6 на p-n-p транзисторах и через третий 19 токостабилизирующий двухполюсник связан с шиной 5 отрицательного источника питания, эмиттер второго 13 выходного n-p-n транзистора соединен со вторым 20 токовым выходом второго дифференциального каскада 6 на p-n-p транзисторах и через четвертый 21 токостабилизирующий двухполюсник связан с шиной 5 отрицательного источника питания, коллектор второго 10 выходного p-n-p транзистора и коллектор второго 13 выходного n-p-n транзистора подключены к выходу 22 комплементарного каскодного дифференциального усилителя, а коллекторы первого 9 выходного p-n-p и первого 12 выходного n-p-n транзисторов связаны друг с другом, предусмотрены новые связи - коллектор первого 9 выходного p-n-p транзистора соединен со входом первого 23 дополнительного токового зеркала, коллектор первого 12 выходного транзистора соединен со входом второго 24 дополнительного токового зеркала, выход первого 23 дополнительного токового зеркала соединен с эмиттером второго 10 выходного p-n-p транзистора, выход второго 24 дополнительного токового зеркала соединен с эмиттером второго 13 n-p-n выходного транзистора, а объединенные базы первого 12 и второго 13 выходных n-p-n транзисторов подключены к дополнительному отрицательному источнику напряжения смещения 25.
Схема заявляемого устройства в соответствии с формулой изобретения показана на фиг.2.
На фиг.3 показана обобщенная схема заявляемого устройства фиг.2.
На фиг.4 показана схема фиг.2 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».
На фиг.5 показана схема КДУ-прототипа фиг.1 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».
Комплементарный каскодный дифференциальный усилитель, фиг.2, содержит первый дифференциальный каскад 1 на n-p-n транзисторах, базы которых подключены ко входам 2 и 3 комплементарного каскодного дифференциального усилителя, а эмиттеры связаны с первым источником опорного тока 4, согласованного с шиной 5 отрицательного источника питания, второй дифференциальный каскад 6 на p-n-p транзисторах, базы которых подключены ко входам 2 и 3 комплементарного каскодного дифференциального усилителя, а эмиттеры связаны со вторым источником опорного тока 7, согласованного с шиной 8 положительного источника питания, первый 9 и второй 10 выходные p-n-p транзисторы, базы которых объединены и подключены к положительному источнику напряжения смещения 11, первый 12 и второй 13 выходные n-p-n транзисторы, базы которых объединены, причем эмиттер первого 9 выходного p-n-p транзистора соединен с первым 14 токовым выходом первого дифференциального каскада 1 на n-p-n транзисторах и через первый 15 токостабилизирующий двухполюсник связан с шиной 8 положительного источника питания, эмиттер второго 10 выходного p-n-p транзистора связан со вторым 16 токовым выходом первого дифференциального каскада 1 на n-p-n транзисторах и через второй 17 токостабилизирующий двухполюсник связан с шиной 8 положительного источника питания, эмиттер первого 12 выходного n-p-n транзистора соединен с первым 18 токовым выходом второго дифференциального каскада 6 на p-n-p транзисторах и через третий 19 токостабилизирующий двухполюсник связан с шиной 5 отрицательного источника питания, эмиттер второго 13 выходного n-p-n транзистора соединен со вторым 20 токовым выходом второго дифференциального каскада 6 на p-n-p транзисторах и через четвертый 21 токостабилизирующий двухполюсник связан с шиной 5 отрицательного источника питания, коллектор второго 10 выходного p-n-p транзистора и коллектор второго 13 выходного n-p-n транзистора подключены к выходу 22 комплементарного каскодного дифференциального усилителя, а коллекторы первого 9 выходного p-n-p и первого 12 выходного n-p-n транзисторов связаны друг с другом. Коллектор первого 9 выходного p-n-p транзистора соединен со входом первого 23 дополнительного токового зеркала, коллектор первого 12 выходного транзистора соединен со входом второго 24 дополнительного токового зеркала, выход первого 23 дополнительного токового зеркала соединен с эмиттером второго 10 выходного p-n-p транзистора, выход второго 24 дополнительного токового зеркала соединен с эмиттером второго 13 n-p-n выходного транзистора, а объединенные базы первого 12 и второго 13 выходных n-p-n транзисторов подключены к дополнительному отрицательному источнику напряжения смещения 25.
Проведем сравнительный анализ КДУ фиг.1 и фиг.2 на постоянном токе.
см
Первая «схемотехническая» причина повышенных значений напряжения смещения нуля U в КДУ-прототипе, фиг.1, - асимметричные режимы работы транзисторов 12 и 13, а также транзисторов 9, 10 по напряжению коллектор-база. Действительно, для КДУ, фиг.1
10
9
13
12
где U, U, U, U - напряжение коллектор-база транзисторов 10, 9, 13 и 12.
Неодинаковые напряжения коллектор-база транзисторов 10 и 9, 13 и 12 подчеркивают влияние эффекта Эрли (внутренней обратной связи в транзисторах) на напряжение смещения нуля. Особенно сильно это проявляется при низкоомных резисторах 15 и 17, 19 и 21.
см
13
к13
0
б
0
Вторая «схемотехническая» причина повышенного напряжения смещения нуля U в КДУ-прототипе, фиг.1, - статическая ошибка в токовом зеркале на транзисторах 12 и 13, зависящая от коэффициента усиления по току базы (β) транзистора 13 (β). Действительно, статический коллекторный ток транзистора 13 (I=I-2I) меньше коллекторного тока I транзистора 10 на величину
Это создает смещение нуля КДУ:
вх
23
н
н
где  - крутизна преобразования входного напряжения КДУ u=u в ток его нагрузки R(i).
9
10
12
13
см
см
β
В заявляемом устройстве указанные выше эффекты минимизированы из-за высокой симметрии его схемы по координатам статического режима. Действительно, все транзисторы 9, 10, 12 и 13 работают при почти одинаковых напряжениях коллектор-база (U≈U, U≈U), что минимизирует составляющую U, обусловленную эффектом Эрли. Кроме этого, вследствие высокой симметрии схемы абсолютное значение коэффициента усиления по току базы β транзисторов 9 и 10, 12 и 13 влияет здесь на U в N раз слабее, где
Необходимо отметить, что токовые зеркала 23 и 24 в схеме фиг.2 включаются в работу только при появлении разницы токов коллектора транзисторов 9 и 12. Если эти токи равны, то токовые зеркала 23 и 24 обесточены и не влияют на работу схемы.
см
Компьютерное моделирование заявляемого и известного КДУ на моделях интегральных транзисторов ФГУП НПП «Пульсар» подтверждает полученные выше теоретические выводы: U улучшается более чем в 20 раз.
см
c.max
Следует заметить, что уменьшение U в заявляемом устройстве обеспечивается без ухудшения энергетических характеристик (токопотребления), а также диапазона изменения входных синфазных сигналов (U).
Кроме этого, КДУ, фиг.2, может работать при малых напряжениях питания. Это является существенным достоинством заявляемой схемы.
Источники информации
1. Патент РФ №2193273, H03F 3/45.
2. Патент Японии №53-25232, H03F 3/26, 98(5) А332.
3. Патент US 2001/0052818 А1, H03F, 3/45.
4. Патент Японии №JP8222972.
5. Авт. свид. СССР №611288.
6. Матавкин В.В. Быстродействующие операционные усилители. - М.: Радио и связь, 1989, стр.103, рис.6.11.
7. Патент США №6.366.170 B1, H03F/45.
8. Патент США №6.268.769, H03F/45.
9. Патент США №3.974.455, H03F/45.
10. Патент США №3.968.451, H03F/45.
11. Патент США №4.837.523, H03F/45.
12. Патент США №5.291.149, H03F/45.
13. Патент США №4.636.743, H03F/45.
14. Патент США №4.783.637, H03F/45.
15. Патент США №5.515.005, H03F/45.
16. Патент США №5.291.149, H03F/45.
17. Патент США №5.140.280, H03F/45.
18. Патент США №5.455.535, H03F/45.
19. Патент США №5.523.718, H03F/45.
20. Патент США №4.600.893, H03F/45.
21. Дворников О.В. Схемотехника биполярно-полевых аналоговых микросхем. Chip News, 2004, #10 (93), стр.41.