ВЫЧИСЛИТЕЛЬНЫЙ МОДУЛЬ

Вычислительный модуль
Полезная модель относится к вычислительной технике и может быть использована в вычислительных устройствах различного назначения.
Известен вычислительный модуль, описанный в работе 1, являющийся наиболее близким к предлагаемому и принятый за прототип.
Известный вычислительный модуль содержит шину адреса (внутреннюю системную магистраль адреса), шину данных (внутреннюю системную магистраль данных), шину управления (внутреннюю системную магистраль управления), микропроцессор (центральный процессор), оперативное запоминающее устройство, постоянное запоминающее устройство, контроллер связи с внешними устройствами.
В вычислительном модуле выходы адреса центрального процессора, входы адреса оперативного запоминаюшего устройства, входы адреса постоянного запоминающего устройства и входы адреса контроллера связи с внешними устройствами соединены с внутренней системной магистралью адреса.
Входы-выходы данных центрального процессора, входы-выходы данных оперативного запоминающего устройства, входы-выходы данных постоянного запоминающего устройства и входы-выходы данных контроллера связи с внешними устройствами соединены с внутренней системной магистралью данных. Входы-выходы управления центрального процессоМПК G06F 7/00
pa, входы-выходы управления оперативного запоминающего устройства, входы-выходы управления постоянного запоминающего устройства и входы-выходы управления контроллера связи с внешними устройствами соединены с внутренней системной магистралью управления.
Недостатком устройства-прототипа является невозможность использования различных независимых программ стартовой последовательности .
Задачей полезной модели является обеспечение возможности использования двух различных полностью независимых программ стартовой последовательности.
Сущность предлагаемой полезной модели заключается в том, что вычислительный модуль, содержащий внутреннюю системную магистраль адреса, внутреннюю системную магистраль данных, внутреннюю системную магистраль управления, центральный процессор, оперативное запоминающее устройство, постоянное запоминающее устройство и контроллер связи с внещними устройствами, дополнительно содержит блок элементов Исключающее ИЛИ и вход выбора стартового адреса, при этом младщие разряды входа адреса постоянного запоминающего устройства соединены с внутренней системной магистралью адреса, старщие разряды входа адреса постоянного запоминающего устройства соединены с выходами блока элементов Исключающее ИЛИ, первые входы которого соединены с внутренней системной магистралью адреса, а вторые - со входом выбора стартового адреса.
Кроме этого в вычислительном модуле:
блок элементов Исключающее ИЛИ выполнен на микросхеме программируемой логики;
постоянное запоминающее устройство выполнено на элементах энергонезависимой электроперепрограммируемой памяти;
ной магистрали адреса, входы-выходы внешней системной магистрали данных и входы-выходы внешней системной магистрали управления которого являются, соответственно, входами-выходами внешней системной магистрали адреса, входами-выходами внешней системной магистрали данных и входами-выходами внешней системной магистрали управления вычислительного модуля.
Сущность предлагаемой полезной модели поясняется чертежом, на котором обозначены:
1- внутренняя системная магистраль адреса;
2- внутренняя системная магистраль данных;
3- внутренняя системная магистраль управления;
4- центральный процессор;
5- оперативное запоминающее устройство;
6- постоянное запоминающее устройство;
7- блок элементов Исключающее
8- контроллер внешней системной магистрали;
9- вход-выход внещней системной магистрали адреса;
10- вход-выход внешней системной магистрали данный;
11- вход-выход внещней системной магистрали управления;
12- вход выбора стартового адреса.
Вычислительный модуль содержит внутреннюю системную магистраль 1 адреса, внутреннюю системную магистраль 2 данных, внутреннюю системную магистраль 3 управления, центральный процессор 4, оперативное запоминающее устройство 5, постоянное запоминающее устройство 6, контроллер 8 внещней системной магистрали, вход-выход 9 внешней системной магистрали адреса, вход-выход 10 внещней системной магистрали данный, вход-выход 11 внешней системной магистрали управления, блок 7 элементов Исключающее ИЛИ, вход 12 выбора стартового адреса. -3 Оперативное запоминающее устройство 5, постоянное запоминающее устройство 6 и контроллер 8 внешней системной магистрали имеют входы адреса, входы-выходы данных и входы-выходы управления.
Центральный процессор 4 имеет выходы адреса, входы-выходы данных и входы-выходы управления.
Контроллер 8 внешней системной магистрали имеет входы-выходы внешней системной магистрали адреса, входы-выходы внешней системной магистрали данных и входы-выходы внешней системной магистрали управления.
Входы-выходы внешней системной магистрали адреса, входы-выходы внешней системной магистрали данных и входы-выходы внешней системной магистрали управления контроллера 8 внешней системной магистрали являются, соответственно, входами-выходами 9, 10 и 11 внешних магистралей адреса, данных и управления.
Входы адреса оперативного запоминающего устройства 5 и контроллера 8 внешней системной магистрали соединены с внутренней системной магистралью 1 адреса.
Выходы адреса центрального процессора 4 соединены с внутренней системной магистралью 1 адреса.
Входы-выходы данных центрального процессора 4, оперативного запоминающего устройства 5, постоянного запоминающего устройства б и контроллера 8 внешней системной магистрали соединены с внутренней системной магистралью 2 данных.
Входы-выходы управления центрального процессора 4, оперативного запоминающего устройства 5, постоянного запоминающего устройства б и контроллера 8 внешней системной магистрали соединены с внутренней системной магистралью 3 управления.
Младшие разряды входа адреса постоянного запоминающего устройства б соединены с внутренней системной магистралью 1 адреса, при этом, старшие разряды входа адреса постоянного запоминающего устройства б соединены с выходами блока 7 элементов Исключающее ИЛИ, первые входы блока 7 элементов Исключающее ИЛИ соединены с внутренней системной магистралью 1 адреса, вторые входы блока 7 элементов Исключающее ИЛИ соединены со входом 12 выбора стартового адреса.
Постоянное запоминающее устройство 6 выполнено на элементах энергонезависимой электроперепрограммируемой памяти. Это позволяет изменять содержимое постоянного запоминающего устройства 6 программным путём без его демонтажа или замены, без применения дополнительных устройств (например, программаторов).
Блок 7 элементов Исключающее ИЛИ выполнен на микросхеме программируемой логики.
Входы-выходы 9, 10 и 11 внещних магистралей адреса, данных и управления предназначены для подключения к вычислительному модулю дополнительных устройств (периферийных устройств).
Блок 7 элементов Исключающее ИЛИ в зависимости от сигнала, поданного на вход 12 выбора стартового адреса, позволяет подавать на вход адреса постоянного запоминающего устройства б сигналы адреса с неизменными или инвертированными старшими разрядами.
Вычислительный модуль работает следующим образом. После включения питания центральный процессор 4 выдаёт на внутреннюю системную магистраль 1 адреса адрес первой команды программы, а на внутреннюю системную магистраль 3 управления сигнал чтение.
Происходит чтение данных из постоянного запоминающего устройства б, которые при помощи внутренней системной магистрали 2 данных передаются в центральный процессор 4. Центральный процессор 4 начинает выполнение записанной в постоянном запоминающем устройстве б программы.
9Qif6 e8 - 5 сигнал, соответствующий логическому нулю, то на выходы блока 7 элементов Исключающее ИЛИ поступают сигналы, соответствующие сигналам старших разрядов адреса, поданных на первые входы блока 7 элементов Исключающее ИЛИ. Если на вход 12 выбора стартового адреса и, соответственно, на вторые входы блока 7 элементов Исключающее ИЛИ, подан сигнал, соответствующий логической единице, то на выходы блока 7 элементов Исключающее ИЛИ поступают сигналы, инверсные по отношению к сигналам старщих разрядов адреса, поданных на первые входы блока 7 элементов Исключающее ИЛИ из центрального процессора 4 .
Таким образом, в зависимости от сигнала, поданного на вход 12 выбора стартового адреса, на вход адреса постоянного запоминающего устройства б можно подавать сигналы адреса с измененными старшими разрядами, что позволяет использовать две различные независимые стартовые программы (программы самотестирования и инициализации). Например, одна из этих программ может быть предназначена для проведения заводской регулировки и тестирования, а другая для осуществления запуска и обеспечения работы пользовательского программного обеспечения.
Представленные чертежи и описание вычислительного модуля позволяют, используя существующую элементную базу, изготовить его промышленным способом и использовать в вычислительных устройствах различного назначения, что характеризует предлагаемую полезную модель как промышленно применимую.
Источники информации.
1. Каган Б.М. Стащин В.В. Основы проектирования микропроцессорных устройств автоматики. - М.: Энергоатомиздат, 1987, - с.11. (прототип)
/.376 -6Вычислительный модуль
Перечень обозначений к чертежу
1- внутренняя системная магистраль адреса;
2- внутренняя системная магистраль данных;
3- внутренняя системная магистраль управления;
4- центральный процессор;
5- оперативное запоминающее устройство;
6- постоянное запоминающее устройство;
7- блок элементов Исключающее
8- контроллер внешней системной магистрали;
9- вход-выход внешней системной магистрали адреса; 10- вход-выход внешней системной магистрали данных;
11 - вход-выход внешней системной магистрали управлен 12- вход выбора стартового адреса.