УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОТКАЗОВ В ШАГОВОМ ЭЛЕКТРОПРИВОДЕ
DEVICE FOR FAILURE DETECTION IN STEP ELECTRIC DRIVE

Изобретение относится к области автоматики и может быть использовано в системах с шаговым электроприводом на базе двигателей с различным числом фаз, работающих в режимах реверсивной поочередной и парной коммутации, стоянки под током, обесточенной стоянки, с автоматическим определением одиночных и многократных отказов благодаря аппаратной реализации модифицированного алгоритма Хэмминга.
j
j
j∧
j
Известно устройство для обнаружения отказов в шаговом электроприводе [1], содержащее шаговый двигатель, в цепь каждой j фазы которого включены последовательно пороговые датчики тока I, a параллельно каждой обмотке включены пороговые датчики напряжения U, конъюнкции которых IU подключены к одноименным разрядным входам реверсивного регистра сдвига и первым входам элемента сравнения, вторые входы которого соединены с одноименными выходами реверсивного сдвигового регистра. При этом режим прямого или реверсивного сдвига определяется значением логической переменной на шине реверса, а сдвиг содержимого регистра - импульсами на тактовой шине, исходное содержимое регистра, соответствующее начальной комбинации включения фаз, загружается в регистр по сигналу на шине начальной установки. В рабочем режиме по каждому тактовому импульсу происходит циклический сдвиг начального содержимого регистра и его сравнение с коммутационной комбинацией включения фаз и в случае их несовпадения формируется сигнал «отказ».
К недостаткам устройства следует отнести то, что отказ не будет обнаружен, если исходно все фазы находятся под током или все фазы обесточены, кроме того, при штатном функционировании четырехфазного двигателя в восьмитактном режиме устройство сформирует ложный сигнал «отказ», кроме того, переход на 6-8-12-тактное управление достаточно трудоемко.
Наиболее близким к заявленному устройству является устройство для управления шаговым двигателем [2], содержащее первую-третью шины выбора режима коммутации, шины управления, тактовую, реверса, реверсивный счетчик, первый, второй и третий входы которого соединены с шиной управления, тактовой шиной, шиной реверса соответственно, постоянное запоминающее устройство, шину разрешения чтения, при этом первый-четвертый выходы реверсивного счетчика соединены с одноименными входами постоянного запоминающего устройства, пятый-восьмой входы которого соединены с третьей, второй, первой, седьмой шинами выбора режима коммутации и разрешения чтения соответственно, а выходы первый-шестой постоянного запоминающего устройства являются одноименными выходами устройства управления шаговым двигателем.
Это устройство реализует режимы реверсивной коммутации, обесточенной стоянки, стоянки под током для трех, четырех, шестифазных двигателей при поочередной и парной коммутации, при этом режим коммутации задается набором логических переменных на шинах 1-3 управления, а первый-шестой выходы постоянного запоминающего устройства являются одноименными выходами устройства.
Однако данное устройство не обеспечивает автоматический контроль и индикацию отказов в работе шагового электропривода.
Заявляемое изобретение направлено на расширение функциональных возможностей устройства.
Это достигается тем, что в устройство дополнительно введены первая-четвертая схемы свертки, седьмой-десятый выходы постоянного запоминающего устройства, дешифратор, схема ИЛИ, блок индикации, одиннадцатая-четырнадцатая шины пороговых датчиков фазных токов и напряжений, при этом одиннадцатая шина соединена с объединением одиннадцатых входов первой, второй, третьей, четвертой схем свертки, двенадцатая шина соединена с объединением двенадцатых входов второй, третьей, четвертой схем свертки, тринадцатая шина соединена с объединением тринадцатых входов первой, третьей, четвертой схем свертки, четырнадцатая шина - с четырнадцатыми входами первой, второй, четвертой схем свертки, седьмой, восьмой, девятый, десятый выходы постоянного запоминающего устройства соединены с одноименными входами первой-четвертой схем свертки, выход четвертой схемы свертки соединены со вторым входом дешифратора, первый вход которого соединен с выходом схемы ИЛИ, пятый-седьмой входы которой объединены с одноименными входами блока индикации и подключены к выходам третьей, второй, первой схем свертки соответственно, первый-четвертый выходы дешифратора соединены с одноименными входами блока индикации, выходы которого седьмой-десятый являются вторым групповым выходом заявляемого устройства.
На фиг.1 приведена блок-схема устройства, на фиг.2 показано подключение фазных обмоток четырехфазного двигателя к выходам 1-4 устройства, выходов пороговых датчиков фазных токов и напряжений к шинам 11-14, а также циклы четырехтактных поочередной и парной коммутации и соответствующие им диаграммы поля старта.
Устройство содержит шины выбора режима коммутации 1-3, шину управления 4, тактовую шину 5, шину реверса 6, шину разрешения чтения 7, шины датчиков фазных токов и напряжений 11-14, реверсивный 2/12 счетчик 15, постоянное запоминающее устройство 16, первую-четвертую схемы свертки 17-20, дешифратор 21, схему ИЛИ 22, блок индикации 23, выходные шины блока индикации 7-10, выходные шины устройства 1-6. Шины выбора режима коммутации 3, 2, 1 соединены со входами 5, 6, 7 постоянного запоминающего устройства соответственно, шины управления 4, тактовая 5, реверса 6 соединены с первым, вторым, третьим входами реверсивного счетчика 15 соответственно, шина разрешения чтения 7 соединена с восьмым входом постоянного запоминающего устройства 16, выходы 1, 2, 3, 4 реверсивного счетчика соединены с одноименными входами постоянного запоминающего устройства 16, первая группа выходов которого 1-6 является выходами 1-6 заявляемого устройства, вторая группа выходов 7-10 постоянного запоминающего устройства 16 соединена с одноименными входами первой-четвертой схем свертки 20-17, при этом выход четвертой схемы свертки соединен со вторым входом дешифратора 21, первый вход которого соединен с выходом элемента ИЛИ 22, объединение 5-7 входов которого с одноименными входами блока индикации соединено с соответствующими выходами 5-7 третьей 18, второй 19, первой 20 схем свертки, входы 1-4 блока индикации 23 соединены с одноименными выходами дешифратора 21.
Устройство работает следующим образом.
5
6
7
1
2
3
4
1
7
1
6
0
4
1
6
<mrow><mover accent="true"><mi>V</mi><mo>¯</mo></mover><mo>∧</mo><mi>E</mi><mo>=</mo><mn>1</mn></mrow>
При начальной установке, например, четырехфазного двигателя выполняется подключение выходов устройства 1-4 через усилители мощности и пороговые датчики тока к фазным обмоткам шагового двигателя и пороговым датчикам напряжения в соответствии с фиг.2, при этом выходы 11-14 датчиков подключаются к одноименным шинам пороговых датчиков, а на шинах выбора режима коммутации 1-3 устанавливают коды 101 или 001, что реализует режим четырехтактной поочередной (код 101) либо четырехтактной парной (код 001) коммутации. Коды режимов задаются старшими разрядами адреса а, а, a  постоянного запоминающего устройства (Фиг.1). Значение младших адресных разрядов которого a, а, а, а представлено кодом состояния реверсивного счетчика на его выходах 1-4. При наличии сигнала разрешения чтения Е=1, код содержимого постоянного запоминающего устройства по адресу a-a выводится на первый групповой выход b-b, обеспечивая заданную коммутацию напряжений на фазовых обмотках ABCD двигателя, а на второй групповой выход - значение эталонных контрольных разрядов x-x модифицированного кода Хэмминга в соответствии с таблицей 1. Значение Е=0 устанавливает на выходе устройства переменные b-b равными нулю, обеспечивая реализацию режима обесточенной стоянки. Значение
обеспечивает реализацию режима стоянки под током.
0
1
2
4
3
5
6
7
1
2
4
По данным x, x, x, x и x, x, x, x первая-четвертая схемы свертки 20-17 и схема ИЛИ 22 формируют Р, S, S, S, M в соответствии с соотношениями 1.1.
<mrow><mrow><mo>{</mo><mtable columnalign="left"><mtr><mtd><mi>P</mi><mo>=</mo><msub><mi>x</mi><mn>0</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>1</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>2</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>3</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>4</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>5</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>6</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>7</mn></msub><mo>,</mo></mtd></mtr><mtr><mtd><msub><mi>S</mi><mn>1</mn></msub><mo>=</mo><msub><mi>x</mi><mn>1</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>3</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>5</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>7</mn></msub><mo>,</mo></mtd></mtr><mtr><mtd><msub><mi>S</mi><mn>2</mn></msub><mo>=</mo><msub><mi>x</mi><mn>2</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>3</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>6</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>7</mn></msub><mo>,</mo><mtext>                                   </mtext><mo stretchy="false">(</mo><mn>1</mn><mo>.</mo><mn>1</mn><mo stretchy="false">)</mo></mtd></mtr><mtr><mtd><msub><mi>S</mi><mn>4</mn></msub><mo>=</mo><msub><mi>x</mi><mn>4</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>5</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>6</mn></msub><mo>⊕</mo><msub><mi>x</mi><mn>7</mn></msub><mo>,</mo></mtd></mtr><mtr><mtd><mi>M</mi><mo>=</mo><msub><mi>S</mi><mn>1</mn></msub><mo>∨</mo><msub><mi>S</mi><mn>2</mn></msub><mo>∨</mo><msub><mi>S</mi><mn>4</mn></msub><mo>.</mo></mtd></mtr></mtable></mrow></mrow>
3
3
3
5
6
7
В таблице 2 показано функционирование заявляемого устройства в штатном режиме, при одиночном отказе x≡1, x≡0, при отказе фаз А, В (х=x≡0), либо С, D (х=x≡1), а также в ситуации, когда все четыре фазы обесточены или постоянно находятся под током.
<mrow><mi>α</mi><mo>=</mo><mover accent="true"><mi>Р</mi><mo>¯</mo></mover><mo>∧</mo><mover accent="true"><mi>М</mi><mo>¯</mo></mover></mrow>
<mrow><mover accent="true"><mi>М</mi><mo>¯</mo></mover><mi></mi><mi>Р</mi></mrow>
<mrow><mi>М</mi><mi></mi><mover accent="true"><mi>Р</mi><mo>¯</mo></mover></mrow>
При штатной работе устройства дешифратор 21 формирует сигнал
, а блок индикации отображает ситуацию и выдает сигнал во внешние цепи по шине 7 «штатная работа», при одиночном отказе блок индикации высвечивает номер 8 отказавшего канала и формирует сигнал β=Р∧М об одиночном отказе на выходной шине 10. В случае отказа большей кратности ситуация отображается в блоке индикации и формируются сигналы
,
на шинах 8, 9, при этом М⊕Р=γ.
Источники информации
1. Авторское свидетельство №1415401, кл. Н02Р 8/00, опубликованное от 07.08.88. Бюл. №29.
2. Патент RU 2417512, Н02Р 8/00, Н02Р 8/20, опубликован 27.04.2011. Бюл. №34.
3. Дискретный электропривод с шаговыми двигателями / Под редакцией М.Г.Чиликинаю М.: Энергия, 1971.
4. Угрюмов Е.П. Цифровая схемотехника: Учеб. пособие для вузов. - 2-е изд. перераб. и доп. - СПб.: БХВ - Петербург, 2007.
Таблица 1
Число фаз
4
4
Код режима Код счетчика
а<sub>5</sub>а<sub>6</sub>а<sub>7</sub>=001 4-тактный парный
а<sub>5</sub>а<sub>6</sub>а<sub>7</sub>=101 4-тактный поочередный
Выходы постоянного запоминающего устройства 1-10
x<sub>7</sub>
x<sub>6</sub>
x<sub>5</sub>
x<sub>3</sub>
x<sub>7</sub>
x<sub>6</sub>
x<sub>5</sub>
x<sub>3</sub>
D
С
В
А
x<sub>4</sub>x<sub>2</sub>x<sub>1</sub>x<sub>0</sub>
D
C
B
A
x<sub>4</sub>x<sub>2</sub>x<sub>1</sub>x<sub>0</sub>
b<sub>6</sub>b<sub>5</sub>
b<sub>4</sub>
b<sub>3</sub>
b<sub>2</sub>
b<sub>1</sub>
b<sub>6</sub>b<sub>5</sub>
b<sub>4</sub>
b<sub>3</sub>
b<sub>2</sub>
b<sub>1</sub>
0000
0
0
1
1
1100
0
0
0
1
0010
1000
0
1
1
0
0110
0
0
1
0
1011
0100
1
1
0
0
0011
0
1
0
0
1101
1100
1
0
0
1
1001
1
0
0
0
1110
0010
0
0
1
1
1100
0
0
0
1
0010
1010
0
1
1
0
0110
0
0
1
0
1011
0001
1
1
0
0
0011
0
1
0
0
1101
1001
1
0
0
1
1001
1
0
0
0
1110
0101
0
0
1
1
1100
0
0
0
1
0010
1101
0
1
1
0
0110
0
0
1
0
1011
0011
1
1
0
0
0011
0
1
0
0
1101
1011
1
0
0
1
1001
1
0
0
0
1110
Устройство для обнаружения отказов в шаговом электроприводе
Таблица 2
Р=x<sub>1</sub>⊕x<sub>2</sub>⊕⊕x<sub>3</sub>⊕x<sub>4</sub>⊕⊕x<sub>5</sub>⊕x<sub>6</sub>⊕⊕x<sub>7</sub>⊕x<sub>0</sub>
S=1·S<sub>1</sub>+2·S<sub>2</sub>+4·S<sub>4</sub>
S<sub>4</sub>=x<sub>4</sub>⊕x<sub>5</sub>⊕⊕x<sub>6</sub>⊕x<sub>7</sub>
S<sub>2</sub>=x<sub>2</sub>⊕x<sub>3</sub>⊕⊕x<sub>6</sub>⊕x<sub>7</sub>
S<sub>1</sub>=x<sub>1</sub>⊕x<sub>3</sub>⊕⊕x<sub>5</sub>⊕x<sub>7</sub>
x<sub>4</sub>
x<sub>2</sub>
x<sub>1</sub>
x<sub>0</sub>
x<sub>7</sub>
x<sub>6</sub>
x<sub>5</sub>
x<sub>3</sub>
4
2
1
D
C
B
A
Штатное функционирование
α
0
0
0
0
0
1
1
0
0
0
0
1
1
α
0
0
0
0
0
0
1
1
0
0
1
1
0
α
0
0
0
0
0
0
0
1
1
1
1
0
0
α
0
0
0
0
0
1
0
0
1
1
0
0
1
Фаза А постоянно под током х<sub>3</sub>=1
α
0
0
0
0
0
1
1
0
0
0
0
1
1
β
1
3
0
1
1
0
1
1
0
0
1
1
1
β
1
3
0
1
1
0
0
1
1
1
1
0
1
α
0
0
0
0
0
1
0
0
1
1
0
0
1
Фаза А постоянно обесточена х<sub>3</sub>=0
β
1
3
0
1
1
1
1
0
0
0
0
1
0
α
0
0
0
0
0
0
1
1
0
0
1
1
0
α
0
0
0
0
0
0
0
1
1
1
1
0
0
β
1
3
0
1
1
1
0
0
1
1
0
0
0
Фазы А, В постоянно обесточены х<sub>3</sub>=x<sub>5</sub>=0
γ
0
6
1
1
0
1
1
0
0
0
0
0
0
β
1
5
1
0
1
0
1
1
0
0
1
0
0
α
0
0
0
0
0
0
0
1
1
1
1
0
0
β
1
3
0
1
1
1
0
0
1
1
0
0
0
Фазы С, D постоянно под током x<sub>6</sub>=x<sub>7</sub>=1
γ
0
1
0
0
1
1
1
0
0
1
1
1
1
β
1
7
1
1
1
0
1
1
0
1
1
1
0
α
0
0
0
0
0
0
0
1
1
1
1
0
0
β
1
6
1
1
0
1
0
0
1
1
1
0
1
Продолжение таблицы 2
Р=x<sub>1</sub>⊕x<sub>2</sub>⊕⊕x<sub>3</sub>⊕x<sub>4</sub>⊕⊕x<sub>5</sub>⊕x<sub>6</sub>⊕⊕x<sub>7</sub>⊕x<sub>0</sub>
S=1·S<sub>1</sub>+2·S<sub>2</sub>+4·S<sub>4</sub>
S<sub>4</sub>=x<sub>4</sub>⊕x<sub>5</sub>⊕⊕x<sub>6</sub>⊕x<sub>7</sub>
S<sub>2</sub>=x<sub>2</sub>⊕x<sub>3</sub>⊕⊕x<sub>6</sub>⊕x<sub>7</sub>
S<sub>1</sub>=x<sub>1</sub>⊕x<sub>3</sub>⊕⊕x<sub>5</sub>⊕x<sub>7</sub>
x<sub>4</sub>
x<sub>2</sub>
x<sub>1</sub>
x<sub>0</sub>
x<sub>7</sub>
x<sub>6</sub>
x<sub>5</sub>
x<sub>3</sub>
4
2
1
D
C
B
A
Все фазы обесточены x<sub>3</sub>=x<sub>5</sub>=x<sub>6</sub>=x<sub>7</sub>≡0
γ
0
6
1
1
0
1
1
0
0
0
0
0
0
γ
0
3
0
1
1
0
1
1
0
0
0
0
0
γ
0
1
0
0
1
0
0
1
1
0
0
0
0
γ
0
4
1
0
0
1
0
0
1
0
0
0
0
Все фазы под током x<sub>3</sub>=x<sub>5</sub>=x<sub>6</sub>=x<sub>7</sub>≡1
γ
0
1
0
0
1
1
1
0
0
1
1
1
1
γ
0
4
1
0
0
0
1
1
0
1
1
1
1
γ
0
6
1
1
0
0
0
1
1
1
1
1
1
γ
0
3
0
1
1
1
0
0
1
1
1
1
1