УСТРОЙСТВО ПРИЕМА СИГНАЛА 8-ФМ С КОДОМ ГРЕЯ
APPARATUS FOR RECEIVING 8-FM SIGNAL WITH GREY CODE

Изобретение относится к области радиотехники и предназначено для приема и декодирования цифровых данных, передаваемых в сигнале с модуляцией 8-ФМ, в котором используется код Грея для отображения цифровых данных в фазовые состояния сигнала.
Известно устройство приема сигнала 8-ФМ с кодом Грея, описанное в книге Xiong F. Digital Modulation Techniques. - Artech House, 2000, c.141, рис.4.11 и содержащее последовательно соединенные первый перемножитель и первый интегратор со сбросом, последовательно соединенные второй перемножитель и второй интегратор со сбросом, генератор гармонического сигнала, первый и второй выходы которого соединены соответственно с вторыми входами первого и второго перемножителей, вычислитель, первый и второй входы которого соединены соответственно с выходами первого и второго интеграторов со сбросом, первые входы первого и второго перемножителей соединены между собой и являются входом устройства приема сигнала 8-ФМ, а выход вычислителя является выходом данного устройства.
Наиболее близким к предлагаемому изобретению является устройство приема сигнала 8-ФМ с кодом Грея, описанное в книге Tri Т. Digital Satellite Communication. - McGraw-Hill, New-York, 1990, c. 424, рис.9.24 и содержащее последовательно соединенные первый перемножитель, первый интегратор со сбросом, первый блок формирования дискретных выборок, фазовый детектор, выход которого является выходом устройства приема сигнала 8-ФМ, последовательно соединенные второй перемножитель, второй интегратор со сбросом и второй блок формирования дискретных выборок, выход которого соединен с вторым входом фазового детектора, последовательно соединенные блок выделения колебания несущей частоты и гибридный фазовращатель на 90°, первый и второй выходы которого соединены с вторыми входами первого и второго перемножителей соответственно, блок формирования синхроимпульсов частоты следования символов сигнала 8-ФМ, выход которого соединен с управляющими входами первого и второго блоков формирования дискретных выборок, а вход соединен с первыми входами первого и второго перемножителей, входом блока формирования синхроимпульсов частоты следования символов сигнала 8-ФМ и является входом устройства приема сигнала 8-ФМ.
Недостатком такого устройства приема сигнала 8-ФМ с кодом Грея является то, что на его выходе формируется оценка сразу тройки бит цифровых данных, передаваемых в одном фазовом состоянии, и отсутствует возможность выделения каждого переданного бита цифровых данных в отдельности. Это приводит к увеличению ошибки выделения цифровых данных.
Технической задачей изобретения являются расширение функциональных возможностей и повышение точности декодирования за счет выделения каждого бита цифровых данных при приеме сигнала 8-ФМ с кодом Грея.
Сущность изобретения поясняется чертежами, где на фиг.1 представлена функциональная схема устройства приема сигнала 8-ФМ, на фиг.2 представлена диаграмма фазовых состояний для сигнала 8-ФМ с кодом Грея.
Устройство приема сигнала 8-ФМ с кодом Грея содержит последовательно соединенные первый перемножитель 1, первый интегратор со сбросом 2, первый блок формирования дискретных выборок 3, первый компаратор 4 и первый триггер 5, выход которого является первым выходом устройства приема сигнала 8-ФМ с кодом Грея, последовательно соединенные второй перемножитель 6, второй интегратор со сбросом 7, второй блок формирования дискретных выборок 8, второй компаратор 9 и второй триггер 10, выход которого является вторым выходом устройства приема сигнала 8-ФМ с кодом Грея, последовательно соединенные блок выделения колебания несущей частоты 11 и фазовращатель на 90° 12, выход которого соединен с вторым входом второго перемножителя 6, блок формирования синхроимпульсов частоты следования символов сигнала 8-ФМ 13, выход которого соединен с управляющими входами первого 3 и второго 8 блоков формирования дискретных выборок, с управляющими входами первого 2 и второго 7 интеграторов со сбросом и управляющими входами первого 5 и второго 10 триггеров, последовательно соединенные первый блок вычисления модуля 14, третий компаратор 15 и третий триггер 16, выход которого является третьим выходом устройства приема сигнала 8-ФМ с кодом Грея, а его второй (управляющий) вход соединен с выходом блока формирования синхроимпульсов частоты следования символов сигнала 8-ФМ 13, второй блок вычисления модуля 17, вход которого соединен с выходом второго блока формирования дискретных выборок 8, а выход соединен с вторым входом третьего компаратора 15, блок формирования порога сравнения 18, выход которого соединен с вторыми входами первого 4 и второго 9 компаратора, входы первого 1 и второго 6 перемножителей, вход блока формирования синхроимпульсов частоты следования символов сигнала 8-ФМ и вход блока выделения колебания несущей частоты 11 соединены между собой и являются входом устройства приема сигнала 8-ФМ с кодом Грея, выход блока выделения колебания несущей частоты 11 соединен с вторым входом первого перемножителя 1.
Устройство приема сигнала 8-ФМ с кодом Грея работает следующим образом.
i
i
s
k
k-1
3
2
1
3
2
1
На входе устройства приема сигнала 8-ФМ с кодом Грея принят сигнал s(t,i)=Acos(ωt-φ), А - амплитуда, ω - частота, φ - фаза сигнала, которая может принимать одно из возможных значений , , конкретное значение которой на интервале времени T=t-t определяется значениями трех передаваемых бит b, b, b цифровых данных. Для сигнала 8-ФМ с кодом соответствие фазовых состояний и значений трех передаваемых бит b, b, b определяется следующим образом:
с
φ<sub>0</sub>
φ<sub>1</sub>
φ<sub>2</sub>
φ<sub>3</sub>
φ<sub>4</sub>
φ<sub>5</sub>
φ<sub>6</sub>
φ<sub>7</sub>
b<sub>3</sub>b<sub>2</sub>b<sub>1</sub>
000
001
011
010
110
111
101
100
11
12
В блоке выделения колебания несущей частоты 11 из входного сигнала s(t,i) выделяется гармоническое колебание u(t)=cos(ωt) несущей частоты ω, которое в качестве опорного сигнала подается на первый перемножитель 1, а сдвинутое на 90° колебание u(t)=sin(ωt) с выхода фазовращателя на 90° 12 подается на второй перемножитель 6.
k
Последовательно соединенные блоки: первый перемножитель 1, первый интегратор со сбросом 2, первый блок формирования дискретных выборок 3 и второй перемножитель 6, второй интегратор со сбросом 7, второй блок формирования дискретных выборок 8, представляют собой два коррелятора, на выходах которых в моменты снятия данных t формируются отсчеты напряжений
k
Моменты снятия данных t задаются синхроимпульсами, формирующимися на выходе блока формирования синхроимпульсов частоты следования символов сигнала 8-ФМ 13 в результате обработки входного сигнала s(t,i), так что частота их следования равна частоте следования символов сигнала 8-ФМ.
k-1
k
Моменты начала t и конца t интегрирования в первом 2 и втором 7 интеграторах со сбросом также задаются синхроимпульсами блока формирования синхроимпульсов частоты следования символов сигнала 8-ФМ13.
3
2
1
3,k
8,k
Значения бит b, b, b определяются в результате обработки отсчетов u и u с выходов соответственно первого 3 и второго 8 блоков формирования дискретных выборок.
3
8,k
пор18
пор18
8,k
пор18
3
На выходе второго триггера 10 формируется значение третьего бита цифровых данных b=0 (низкое напряжение), если во втором компараторе 9 выполняется условие u≥u, где u=0 задается блоком формирования порога сравнения 18. Если во втором компараторе 9 выполняется обратное условие u<u, то на выходе второго триггера 10 формируется значение третьего бита цифровых данных b=1 (высокое напряжение).
2
3,k
пор18
3,k
пор18
2
На выходе первого триггера 5 формируется значение второго бита цифровых данных b=0 (низкое напряжение), если в первом компараторе 4 выполняется условие u≥u. Если в первом компараторе 4 выполняется обратное условие u<u, то на выходе первого триггера 5 формируется значение второго бита цифровых данных b=1 (высокое напряжение).
1
3,k
8,k
3,k
8,k
На выходе третьего триггера 16 формируется значение первого бита цифровых данных b=0 (низкое напряжение), если в третьем компараторе 15 выполняется условие |u|≥|u|. Значение модулей |u| и |u| отсчетов с выходов первого 3 и второго 8 блоков формирования дискретных выборок формируется соответственно первым 14 и вторым 17 блоками вычисления модуля.
Съем данных с первого 5, второго 10 и третьего 16 триггеров управляется синхроимпульсами с выхода блока формирования синхроимпульсов частоты следования символов сигнала 8-ФМ 13.
Использование изобретения обеспечивает расширение функциональных возможностей и повышение точности декодирования за счет выделения каждого бита цифровых данных при приеме сигнала 8-ФМ, в котором используется код Грея для отображения цифровых данных в фазовые состояния сигнала.