СПОСОБ ДЛЯ ВОЗБУЖДЕНИЯ УСТРОЙСТВА ФИКСАЦИИ ИЗОБРАЖЕНИЙ, СПОСОБ ДЛЯ КОРРЕКЦИИ ЦИФРОВОГО СИГНАЛА, УСТРОЙСТВО ФИКСАЦИИ ИЗОБРАЖЕНИЙ, СПОСОБ ДЛЯ ВОЗБУЖДЕНИЯ СИСТЕМЫ ЗАХВАТА ИЗОБРАЖЕНИЙ И СИСТЕМА ЗАХВАТА ИЗОБРАЖЕНИЙ
METHOD OF DRIVING IMAGE RECORDING DEVICE, METHOD OF CORRECTING DIGITAL SIGNAL, IMAGE RECORDING DEVICE, METHOD OF DRIVING IMAGE CAPTURING SYSTEM AND IMAGE CAPTURING SYSTEM

ОБЛАСТЬ ТЕХНИКИ
[0001] Настоящее изобретение относится к устройству фиксации (pickup) изображений и системе захвата (capture) изображений, которые включают в себя модуль аналого-цифрового (AD) преобразования, сконфигурированный так, чтобы преобразовывать пиксельный сигнал, выводимый посредством пикселя, в цифровой сигнал.
ОПИСАНИЕ ПРЕДШЕСТВУЮЩЕГО УРОВНЯ ТЕХНИКИ
[0002] Предлагаются устройства фиксации изображений, включающие в себя модуль аналого-цифрового преобразования, сконфигурированный так, чтобы преобразовывать пиксельный сигнал, выводимый посредством пикселя, в цифровой сигнал. Модуль аналого-цифрового преобразования, описанный в выложенном патентном документе (Япония) номер 2011-211535, включает в себя модуль подачи опорных сигналов. Модуль подачи опорных сигналов выводит первый опорный сигнал, потенциал которого изменяется на первую величину в единицу времени, и второй опорный сигнал, потенциал которого изменяется на вторую величину в единицу времени, причем вторая величина превышает первую величину. Модуль аналого-цифрового преобразования, описанный в выложенном патентном документе (Япония) номер 2011-211535, дополнительно включает в себя модуль сравнения. Модуль сравнения сравнивает пиксельный сигнал с первым опорным сигналом и вторым опорным сигналом. Модуль сравнения также сравнивает потенциал на основе шумового сигнала с первым опорным сигналом и вторым опорным сигналом.
СУЩНОСТЬ ИЗОБРЕТЕНИЯ
[0003] Аспект настоящего изобретения предоставляет способ для возбуждения устройства фиксации изображений, включающего в себя пиксель, сконфигурированный так, чтобы выводить пиксельный сигнал, и модуль аналого-цифрового преобразования, сконфигурированный так, чтобы преобразовывать аналоговый сигнал в цифровой сигнал, причем модуль аналого-цифрового преобразования включает в себя модуль сравнения, сконфигурированный так, чтобы выводить сигнал результата сравнения, полученный посредством сравнения аналогового сигнала с опорным сигналом, потенциал которого изменяется во времени. Способ включает в себя формирование, с использованием модуля аналого-цифрового преобразования, первого цифрового сигнала на основе сигнала результата сравнения, выводимого посредством модуля сравнения в качестве результата сравнения модулем сравнения первого аналогового сигнала с первым опорным сигналом, потенциал которого изменяется на первую величину в единицу времени; формирование, с использованием модуля аналого-цифрового преобразования, второго цифрового сигнала на основе сигнала результата сравнения, выводимого посредством модуля сравнения в качестве результата сравнения модулем сравнения первого аналогового сигнала со вторым опорным сигналом, потенциал которого изменяется на вторую величину в единицу времени, причем вторая величина превышает первую величину; формирование, с использованием модуля аналого-цифрового преобразования, третьего цифрового сигнала на основе сигнала результата сравнения, выводимого посредством модуля сравнения в качестве результата сравнения модулем сравнения сигнала на основе пиксельного сигнала с первым опорным сигналом или вторым опорным сигналом; и корректировку третьего цифрового сигнала на основе первого цифрового сигнала и второго цифрового сигнала.
[0004] Другой аспект настоящего изобретения предоставляет способ коррекции цифрового сигнала, который формируется в качестве результата выполнения модулем аналого-цифрового преобразования аналого-цифрового преобразования в отношении аналогового сигнала. Способ включает в себя формирование, с использованием модуля аналого-цифрового преобразования, первого цифрового сигнала на основе результата, полученного посредством сравнения первого аналогового сигнала с первым опорным сигналом, потенциал которого изменяется на первую величину в единицу времени; формирование, с использованием модуля аналого-цифрового преобразования, второго цифрового сигнала на основе результата, полученного посредством сравнения первого аналогового сигнала со вторым опорным сигналом, потенциал которого изменяется на вторую величину в единицу времени, причем вторая величина превышает первую величину; и коррекцию цифрового сигнала, сформированного с использованием модуля аналого-цифрового преобразования, на основе первого цифрового сигнала и второго цифрового сигнала.
[0005] Еще один другой аспект настоящего изобретения предоставляет способ для возбуждения системы захвата изображений, включающей в себя устройство фиксации изображений, включающее в себя пиксель, сконфигурированный так, чтобы выводить пиксельный сигнал, и модуль аналого-цифрового преобразования, сконфигурированный так, чтобы преобразовывать аналоговый сигнал в цифровой сигнал, причем модуль аналого-цифрового преобразования включает в себя модуль сравнения, сконфигурированный так, чтобы выводить сигнал результата сравнения, полученный посредством сравнения аналогового сигнала с опорным сигналом, потенциал которого изменяется во времени; и процессор (модуль обработки) сигналов, сконфигурированный так, чтобы обрабатывать сигнал, выводимый из устройства фиксации изображений. Способ включает в себя формирование, с использованием модуля аналого-цифрового преобразования, первого цифрового сигнала на основе сигнала результата сравнения, выводимого посредством модуля сравнения в качестве результата сравнения модулем сравнения первого аналогового сигнала с первым опорным сигналом, потенциал которого изменяется на первую величину в единицу времени; формирование, с использованием модуля аналого-цифрового преобразования, второго цифрового сигнала на основе сигнала результата сравнения, выводимого посредством модуля сравнения в качестве результата сравнения модулем сравнения первого аналогового сигнала со вторым опорным сигналом, потенциал которого изменяется на вторую величину в единицу времени, причем вторая величина превышает первую величину; формирование, с использованием модуля аналого-цифрового преобразования, третьего цифрового сигнала на основе сигнала результата сравнения, выводимого посредством модуля сравнения в качестве результата сравнения модулем сравнения сигнала на основе пиксельного сигнала с первым опорным сигналом или вторым опорным сигналом; и коррекцию третьего цифрового сигнала на основе первого цифрового сигнала и второго цифрового сигнала.
[0006] Дополнительный аспект настоящего изобретения предоставляет устройство фиксации изображений, включающее в себя пиксель, сконфигурированный так, чтобы выводить пиксельный сигнал, модуль аналого-цифрового преобразования, сконфигурированный так, чтобы преобразовывать аналоговый сигнал в цифровой сигнал, модуль подачи опорных сигналов, сконфигурированный так, чтобы подавать опорный сигнал, потенциал которого изменяется во времени, в модуль аналого-цифрового преобразования, и модуль коррекции. Модуль аналого-цифрового преобразования включает в себя модуль сравнения, сконфигурированный так, чтобы выводить сигнал результата сравнения, полученный посредством сравнения аналогового сигнала с опорным сигналом, и запоминающее устройство, сконфигурированное так, чтобы хранить первый цифровой сигнал на основе сигнала результата сравнения, выводимого посредством модуля сравнения в качестве результата сравнения модулем сравнения первого аналогового сигнала с первым опорным сигналом, потенциал которого изменяется на первую величину в единицу времени, второй цифровой сигнал на основе сигнала результата сравнения, выводимого посредством модуля сравнения в качестве результата сравнения модулем сравнения первого аналогового сигнала со вторым опорным сигналом, потенциал которого изменяется на вторую величину в единицу времени, причем вторая величина превышает первую величину, и третий цифровой сигнал на основе сигнала результата сравнения, выводимого посредством модуля сравнения в качестве результата сравнения модулем сравнения сигнала на основе пиксельного сигнала с первым опорным сигналом или вторым опорным сигналом. Модуль коррекции сконфигурирован так, чтобы корректировать третий цифровой сигнал на основе первого цифрового сигнала и второго цифрового сигнала.
[0007] Еще один дополнительный аспект настоящего изобретения предоставляет систему захвата изображений, включающую в себя устройство фиксации изображений, включающее в себя пиксель, сконфигурированный так, чтобы выводить пиксельный сигнал, модуль аналого-цифрового преобразования, сконфигурированный так, чтобы преобразовывать аналоговый сигнал в цифровой сигнал, и модуль подачи опорных сигналов, сконфигурированный так, чтобы подавать опорный сигнал, потенциал которого изменяется во времени, в модуль аналого-цифрового преобразования; процессор сигналов, сконфигурированный так, чтобы обрабатывать сигнал, выводимый из устройства фиксации изображений; и модуль коррекции. Модуль аналого-цифрового преобразования включает в себя модуль сравнения, сконфигурированный так, чтобы выводить сигнал результата сравнения, полученный посредством сравнения аналогового сигнала с опорным сигналом, и запоминающее устройство, сконфигурированное так, чтобы хранить первый цифровой сигнал на основе сигнала результата сравнения, выводимого посредством модуля сравнения в качестве результата сравнения модулем сравнения первого аналогового сигнала с первым опорным сигналом, потенциал которого изменяется на первую величину в единицу времени, второй цифровой сигнал на основе сигнала результата сравнения, выводимого посредством модуля сравнения в качестве результата сравнения модулем сравнения первого аналогового сигнала со вторым опорным сигналом, потенциал которого изменяется на вторую величину в единицу времени, причем вторая величина превышает первую величину, и третий цифровой сигнал на основе сигнала результата сравнения, выводимого посредством модуля сравнения в качестве результата сравнения модулем сравнения сигнала на основе пиксельного сигнала с первым опорным сигналом или вторым опорным сигналом. Модуль коррекции сконфигурирован так, чтобы корректировать третий цифровой сигнал на основе первого цифрового сигнала и второго цифрового сигнала.
[0008] Дополнительные признаки настоящего изобретения должны становиться очевидными из нижеприведенного описания примерных вариантов осуществления со ссылкой на прилагаемые чертежи.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
[0009] Фиг. 1A является схемой, иллюстрирующей пример конфигурации устройства фиксации изображений.
[0010] Фиг. 1B является схемой, иллюстрирующей пример подробной конфигурации части устройства фиксации изображений.
[0011] Фиг. 2 является схемой, иллюстрирующей пример работы устройства фиксации изображений.
[0012] Фиг. 3A является схемой, иллюстрирующей пример операции битового сдвига, выполняемой в отношении цифрового сигнала.
[0013] Фиг. 3B является схемой, иллюстрирующей пример операций модуля подачи опорных сигналов и счетчика.
[0014] Фиг. 4A является схемой, иллюстрирующей пример работы устройства фиксации изображений.
[0015] Фиг. 4B является схемой, иллюстрирующей пример работы устройства фиксации изображений.
[0016] Фиг. 5A является схемой, иллюстрирующей пример конфигурации устройства фиксации изображений.
[0017] Фиг. 5B является схемой, иллюстрирующей пример подробной конфигурации части устройства фиксации изображений.
[0018] Фиг. 6A является схемой, иллюстрирующей пример работы устройства фиксации изображений.
[0019] Фиг. 6B является схемой, иллюстрирующей пример работы устройства фиксации изображений.
[0020] Фиг. 7 является схемой, иллюстрирующей пример системы захвата изображений.
[0021] Фиг. 8A является схемой, иллюстрирующей пример конфигурации части устройства фиксации изображений.
[0022] Фиг. 8B является схемой, иллюстрирующей пример работы устройства фиксации изображений.
[0023] Фиг. 9A является схемой, иллюстрирующей пример системы захвата изображений.
[0024] Фиг. 9B является схемой, иллюстрирующей пример конфигурации процессора цифровых сигналов (DSP) устройства фиксации изображений.
ОПИСАНИЕ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ
[0025] В устройстве фиксации изображений, раскрытом в выложенном патентном документе (Япония) номер 2011-211535, можно вызывать смещение между значениями сигналов цифровых сигналов, полученных посредством преобразования аналоговых сигналов, имеющих идентичное значение сигнала, с использованием первого и второго опорных сигналов. Для устройства фиксации изображений, раскрытого в выложенном патентном документе (Япония) номер 2011-211535, уменьшение смещения, включенного в цифровой сигнал, не поясняется.
[0026] Способ для возбуждения устройства фиксации изображений, способ для коррекции цифрового сигнала, устройство фиксации изображений, способ для возбуждения системы захвата изображений и система захвата изображений, описанные ниже, устраняют недостаток, описанный выше.
ПЕРВЫЙ ВАРИАНТ ОСУЩЕСТВЛЕНИЯ
[0027] Ниже описывается устройство фиксации изображений согласно первому варианту осуществления со ссылкой на чертежи.
[0028] Фиг. 1A является принципиальной схемой устройства 100 фиксации изображений согласно первому варианту осуществления. Компоненты устройства 100 фиксации изображений, проиллюстрированного на фиг. 1A, сформированы на одной полупроводниковой подложке.
[0029] Устройство 100 фиксации изображений включает в себя пиксельный модуль 10, в котором пиксели 1 размещены в нескольких строках и нескольких столбцах. Каждый из пикселей 1 выводит пиксельный сигнал в модуль 20 усиления в ответ на сканирование, выполняемое посредством схемы 15 вертикального сканирования. Каждый из пикселей 1 включает в себя часть фотоэлектрического преобразования, в котором происходит фотоэлектрическое преобразование падающего света. Пиксельный сигнал включает в себя шумовой сигнал и сигнал фотоэлектрического преобразования, который выводится на основе зарядов, возникающих в результате фотоэлектрического преобразования падающего света. Схема 15 вертикального сканирования выполняет сканирование в отношении пикселей 1 построчно в соответствии с сигналом, выводимым из генератора тактовых импульсов (в дальнейшем в этом документе, сокращенно называемого TG) 70. Модуль 20 усиления усиливает каждый пиксельный сигнал и выводит усиленный пиксельный сигнал в соответствующую схему 301 компаратора, включенную в модуль 30 сравнения. Модуль 20 усиления расположен в электрическом пути между модулем 30 сравнения и пикселями 1. Модуль 25 подачи опорных сигналов выводит несколько опорных сигналов в селекторные схемы 302 в соответствующих столбцах. Каждая из схем 301 компаратора выводит сигнал SEL выбора в соответствующую селекторную схему 302 через переключатель 303 на основе сигнала результата сравнения, который указывает результат, полученный посредством сравнения сигнала, выводимого посредством модуля 20 усиления, с пороговым сигналом. На основе сигнала SEL выбора, каждая из селекторных схем 302 выбирает опорный сигнал, который должен быть выведен в соответствующую схему 301 компаратора, из нескольких опорных сигналов. Каждая из схем 301 компаратора выводит сигнал результата сравнения, который указывает результат, полученный посредством сравнения сигнала, выводимого посредством модуля 20 усиления с опорным сигналом, в запоминающее устройство 50 и соответствующую селекторную схему 302. Запоминающее устройство 50 включает в себя запоминающие устройства 501 флагов, первые запоминающие устройства 502 и вторые запоминающие устройства 503. TG 70 выводит сигнал F_En в запоминающие устройства 501 флагов. Счетчик 40 выводит сигнал значения счетчика, который представляет подсчитанное значение синхросигнала CLK, в первые запоминающие устройства 502 и вторые запоминающие устройства 503. TG 70 выводит сигналы M1_En и M2_En в первые запоминающие устройства 502 и вторые запоминающие устройства 503, соответственно. Схема 60 горизонтального сканирования инструктирует цифровым сигналам, хранимым посредством запоминающих устройств 501 флагов, первых запоминающих устройств 502 и вторых запоминающих устройств 503 в соответствующих столбцах, последовательно вводиться в процессор 80 цифровых сигналов (DSP). DSP 80 обрабатывает сигналы, выводимые из запоминающих устройств 501 флагов, первых запоминающих устройств 502 и вторых запоминающих устройств 503 в соответствующих столбцах, и выводит обработанные сигналы в выходную схему 90. Выходная схема 90 выводит сигналы за пределы устройства 100 фиксации изображений в соответствии с сигналом, выводимым посредством TG 70.
[0030] В устройстве 100 фиксации изображений, проиллюстрированном на фиг. 1A, каждый из модулей 110 аналого-цифрового преобразования в соответствующем столбце включает в себя модуль 30 сравнения и запоминающее устройство 50. Кроме того, каждый из модулей 110 аналого-цифрового преобразования предоставляется для соответствующего столбца пикселей 1.
[0031] Далее описывается конфигурация DSP 80 со ссылкой на фиг. 1B. DSP 80 включает в себя модуль 801 сдвига уровня, сконфигурированный так, чтобы сдвигать биты сигнала, хранимого в первом запоминающем устройстве 502, по направлению к старшему биту (MSB) на два бита, когда значение сигнала, хранимое во запоминающем устройстве 501 флагов, имеет низкий уровень. Когда выполняется операция коррекции, проиллюстрированная на фиг. 4B, модуль 801 сдвига уровня выводит результирующий сигнал в модуль 802 извлечения значений коррекции. Сигнал также выводится в модуль 802 извлечения значений коррекции из второго запоминающего устройства 503. Значение коррекции, сформированное посредством модуля 802 извлечения значений коррекции, выводится в модуль 803 вычисления коррекции. Модуль 803 вычисления коррекции корректирует сигнал, выводимый посредством модуля 801 сдвига уровня, и выводит скорректированный сигнал в S-N-модуль 804. S-N-модуль 804 определяет разность между сигналом, выводимым посредством модуля 803 вычисления коррекции, и сигналом, выводимым посредством второго запоминающего устройства 503, и выводит результирующий сигнал в выходную схему 90. DSP 80 служит в качестве модуля коррекции в этом варианте осуществления.
[0032] Ссылаясь на фиг. 2, описывается работа устройства 100 фиксации изображений, проиллюстрированного на фиг. 1A. На фиг. 2, Out_Amp обозначает сигнал, выводимый посредством модуля 20 усиления. Vr1 и Vr2 обозначают опорные сигналы, выводимые посредством модуля 25 подачи опорных сигналов. Опорный сигнал Vr1 служит в качестве первого опорного сигнала, потенциал которого изменяется на первую величину в единицу времени. Опорный сигнал Vr2 служит в качестве второго опорного сигнала, потенциал которого изменяется на вторую величину в единицу времени, причем вторая величина превышает первую величину. Vr_Cmp обозначает опорный сигнал, выводимый в схему 301 компаратора в качестве результата выбора селекторной схемой 302 одного из опорных сигналов Vr1 и Vr2. CMP обозначает сигнал результата сравнения, который указывает результат, полученный посредством схемы 301 компаратора посредством сравнения сигнала Out_Amp с опорным сигналом Vr_Cmp. S1 обозначает сигнал для управления проводимостью переключателя 303. Высокий уровень (в дальнейшем в этом документе, называемый H-уровнем) активирует проводимость переключателя 303. Когда сигнал F_En задается равным H-уровню, запоминающее устройство 501 флагов хранит сигнал CMP результата сравнения. Первое запоминающее устройство 502 хранит сигнал значения счетчика, когда значение сигнала для сигнала CMP результата сравнения изменяется в состоянии, в котором сигнал M1_En имеет H-уровень. Второе запоминающее устройство 503 хранит сигнал значения счетчика, когда значение сигнала для сигнала CMP результата сравнения изменяется в состоянии, в котором сигнал M2_En имеет H-уровень.
[0033] Во время t1 сигнал CMP результата сравнения и сигналы S1, F_En, M1_En и M2_En имеют низкий уровень (в дальнейшем в этом документе, называемый L-уровнем). Сигнал SEL выбора имеет H-уровень.
[0034] Во время t2 пиксель 1 выводит шумовой сигнал. Модуль 20 усиления выводит сигнал, полученный посредством усиления шумового сигнала.
[0035] Во время t3, модуль 25 подачи опорных сигналов начинает изменение потенциала опорного сигнала Vr1 во времени. Когда сигнал SEL выбора имеет H-уровень, селекторная схема 302 выводит опорный сигнал Vr1, из опорных сигналов Vr1 и Vr2, в схему 301 компаратора. Кроме того, TG 70 задает сигнал M2_En равным H-уровню.
[0036] Во время t4, соотношение абсолютных величин между сигналом Out_Amp, выводимым посредством модуля 20 усиления, и опорным сигналом Vr_Cmp меняется на противоположное, и, следовательно, изменяется значение сигнала для сигнала CMP результата сравнения. В это время второе запоминающее устройство 503 хранит сигнал значения счетчика.
[0037] Во время t5 модуль 25 подачи опорных сигналов прекращает изменение потенциала опорного сигнала Vr1 во времени и возвращает потенциал опорного сигнала Vr1 к потенциалу времени t3. Кроме того, TG 70 задает сигнал M2_En равным L-уровню.
[0038] Во время t6 пиксель 1 выводит сигнал фотоэлектрического преобразования. Модуль 20 усиления выводит сигнал, полученный посредством усиления сигнала фотоэлектрического преобразования, в схему 301 компаратора.
[0039] Во время t7 модуль 25 подачи опорных сигналов задает потенциал опорного сигнала Vr1 равным потенциалу порогового сигнала VREF. Потенциал порогового сигнала VREF почти равен потенциалу опорного сигнала Vr1, во время t11, описанное ниже. Если сигнал Out_Amp, выводимый посредством модуля 20 усиления, превышает пороговый сигнал VREF, схема 301 компаратора выводит сигнал CMP результата сравнения для L-уровня. Наоборот, если пороговый сигнал VREF превышает сигнал Out_Amp, выводимый посредством модуля 20 усиления, схема 301 компаратора выводит сигнал CMP результата сравнения H-уровня. Здесь, описание приводится при условии, что сигнал CMP результата сравнения, выводимый посредством схемы 301 компаратора имеет L-уровень. TG 70 задает сигнал S1 равным H-уровню. Следовательно, сигнал CMP результата сравнения для L-уровня времени t7 выводится в качестве сигнала SEL выбора в селекторную схему 302. Селекторная схема 302 выбирает опорный сигнал, который должен быть выведен в схему 301 компаратора во время и после времени t9, в соответствии со значением сигнала для сигнала SEL выбора времени t7. Описывается взаимосвязь между работой селекторной схемы 302 и значением сигнала для сигнала SEL выбора от времени t7 до времени t9. После того, как сигнал SEL выбора переключается на L-уровень во время t7, селекторная схема 302 продолжает выводить опорный сигнал Vr1 в схему 301 компаратора от времени t7 до времени t8. Селекторная схема 302 выбирает опорный сигнал, который должен быть выведен во время и после времени t9, в соответствии со значением сигнала для сигнала SEL выбора. Кроме того, во время t7 TG 70 задает сигнал F_En равным H-уровню. Следовательно, запоминающее устройство 501 флагов хранит сигнал CMP результата сравнения времени t7, т.е. сигнал CMP результата сравнения для L-уровня.
[0040] Во время t8 модуль 25 подачи опорных сигналов возвращает потенциал опорного сигнала Vr1 к потенциалу времени t3. Кроме того, TG 70 задает сигнал F_En равным L-уровню.
[0041] Во время t9, модуль 25 подачи опорных сигналов начинает изменение потенциалов опорных сигналов Vr1 и Vr2 во времени. Селекторная схема 302 выводит опорный сигнал Vr2 в схему 301 компаратора в соответствии с сигналом SEL выбора L-уровня. TG 70 задает сигнал M1_En равным H-уровню.
[0042] Во время t10, соотношение абсолютных величин между сигналом Out_Amp, выводимым посредством модуля 20 усиления, и опорным сигналом Vr_Cmp меняется на противоположное, и, следовательно, изменяется значение сигнала для сигнала CMP результата сравнения. В это время первое запоминающее устройство 502 хранит сигнал значения счетчика.
[0043] Во время t11 модуль 25 подачи опорных сигналов прекращает изменение потенциалов опорных сигналов Vr1 и Vr2 во времени и возвращает потенциал опорного сигнала Vr1 к потенциалу времени t3. TG 70 задает сигнал M1_En равным L-уровню.
[0044] После времени t11 схема 60 горизонтального сканирования последовательно выполняет сканирование в отношении запоминающего устройства 50 на основе столбцов, с тем чтобы инструктировать цифровым сигналам, хранимым во запоминающих устройствах 501 флагов, первых запоминающих устройствах 502 и вторых запоминающих устройствах 503 в соответствующих столбцах, выводиться в DSP 80.
2
[0045] Ссылаясь далее на фиг. 3A, описывается работа модуля 801 сдвига уровня DSP 80. На фиг. 3A, DN обозначает цифровой сигнал, хранимый посредством второго запоминающего устройства 503. DS-1 обозначает цифровой сигнал, хранимый посредством первого запоминающего устройства 502 и полученный посредством сравнения сигнала Out_Amp, выводимого посредством модуля 20 усиления, с опорным сигналом Vr1. DS2 обозначает цифровой сигнал, хранимый посредством первого запоминающего устройства 502 в столбце, отличающемся от столбца первого запоминающего устройства 502, которое хранит вышеуказанный цифровой сигнал DS-1, и полученный посредством сравнения сигнала Out_Amp, выводимого посредством модуля 20 усиления, с опорным сигналом Vr2. Цифровой сигнал, хранимый посредством второго запоминающего устройства 503, имеет длину в 10 битов, тогда как цифровой сигнал, хранимый посредством первого запоминающего устройства 502, имеет длину в 12 битов. Фиг. 3A иллюстрирует пример, в котором величина изменения потенциала опорного сигнала Vr2 в единицу времени в четыре раза превышает величину изменения потенциала опорного сигнала Vr1. Соответственно, необходимо инструктировать цифровому сигналу DS-2 иметь значение сигнала, которое в четыре раза превышает значение сигнала для цифрового сигнала DS-1. Поскольку Log4=2, биты цифрового сигнала DS-2 сдвигаются к MSB-стороне на два бита с тем, чтобы формировать сигнал ED_DS-2. S-N-модуль 804 вычитает цифровой сигнал DN из цифрового сигнала DS-1, задает значения сигналов Data 12 и Data 13 равными нулю с тем, чтобы формировать 14-битовый сигнал, и выводит 14-битовый сигнал в выходную схему 90. S-N-модуль 804 также задает значения сигналов Data 0 и Data 1 цифрового сигнала ED_DS-2 равными нулю и затем вычитает цифровой сигнал DN из результирующего сигнала. Таким образом, цифровой сигнал, выводимый из DSP 80, становится 14-битовым сигналом, состоящим из Data 0-Data 13. Следует отметить, что то, какой из опорных сигналов Vr1 и Vr2 использован для того, чтобы получать цифровой сигнал, хранимый посредством первого запоминающего устройства 502, может быть определено на основе сигнала, хранимого посредством запоминающего устройства 501 флагов. В частности, что касается операции, проиллюстрированной на фиг. 2, если сигнал, хранимый посредством запоминающего устройства 501 флагов, имеет H-уровень, сигнал, хранимый посредством первого запоминающего устройства 502, является сигналом, полученным с использованием опорного сигнала Vr1. Аналогично, если сигнал, хранимый посредством запоминающего устройства 501 флагов, имеет L-уровень, сигнал, хранимый посредством первого запоминающего устройства 502, является сигналом, полученным с использованием опорного сигнала Vr2.
[0046] Ссылаясь на фиг. 3B, дополнительно описываются операции модуля 25 подачи опорных сигналов и счетчика 40. Фиг. 3B является принципиальной схемой, иллюстрирующей случаи, в которых сигнал Out_Amp, имеющий определенное значение сигнала, сравнивается с опорными сигналами Vr1 и Vr2. Во время t20, модуль 25 подачи опорных сигналов начинает изменение потенциалов опорных сигналов Vr1 и Vr2 во времени. Предполагается, что счетчик 40 начинает подсчет синхросигнала во время t21, которое находится после начала изменения потенциалов опорных сигналов Vr1 и Vr2.
[0047] Когда сигнал Out_Amp сравнивается с опорным сигналом Vr2, сигнал CMP результата сравнения изменяется во время t22. Когда сигнал Out_Amp сравнивается с опорным сигналом Vr1, сигнал CMP результата сравнения изменяется во время t23. Во время t24 модуль 25 подачи опорных сигналов прекращает изменение потенциалов опорных сигналов Vr1 и Vr2 во времени, и счетчик 40 прекращает подсчет синхросигнала.
[0048] Теперь описывается цифровой сигнал, хранимый посредством первого запоминающего устройства 502. Сначала описывается случай использования опорного сигнала Vr1. Период L1 от момента, когда потенциал опорного сигнала Vr1 начинает изменяться во времени, до момента, когда изменяется значение сигнала для сигнала CMP результата сравнения, выражается следующим образом:
L1=t23-t20 (1).
[0049] Период LS1 от момента, когда счетчик 40 начинает подсчет синхросигнала, до момента, когда изменяется значение сигнала для сигнала CMP результата сравнения, выражается следующим образом:
LS1=t23-t21 (2).
[0050] Дополнительно, период L0 от момента, когда потенциал опорного сигнала Vr1 начинает изменяться во времени, до момента, когда счетчик 40 начинает подсчет, выражается следующим образом:
L0=t21-t20 (3).
[0051] Период LS1 выражается с использованием периодов L1 и L0 следующим образом:
LS1=L1-L0 (4).
[0052] Сигнал значения счетчика, соответствующий периоду LS1, является цифровым сигналом, сформированным с использованием опорного сигнала Vr1.
[0053] Аналогично, описывается случай использования опорного сигнала Vr2. Период L2 от момента, когда потенциал опорного сигнала Vr2 начинает изменяться во времени, до момента, когда изменяется значение сигнала для сигнала CMP результата сравнения, выражается следующим образом:
L2=t22-t20 (5).
[0054] Период LS2 от момента, когда счетчик 40 начинает подсчет синхросигнала, до момента, когда изменяется значение сигнала для сигнала CMP результата сравнения, выражается следующим образом:
LS2=t22-t21 (6).
[0055] Период LS2 выражается с использованием периодов L2 и L0 следующим образом:
LS2=L2-L0 (7).
[0056] Сигнал значения счетчика, соответствующий периоду LS2, является цифровым сигналом, сформированным с использованием опорного сигнала Vr2.
[0057] В данном документе предполагается, что величина изменения потенциала опорного сигнала Vr2 в единицу времени в четыре раза превышает величину изменения потенциала опорного сигнала Vr1. В этом случае, соотношение:
L1=4×L2 (8)
сохраняется между периодами L1 и L2.
[0058] Как проиллюстрировано на фиг. 3A, биты цифрового сигнала, сформированного с использованием опорного сигнала Vr2, сдвигаются к MSB-стороне на два бита. Результирующий цифровой сигнал имеет значение сигнала, эквивалентное сигналу значения счетчика, который получается в течение периода, в четыре раза превышающего период LS2. Период 4LS2 выражается с использованием периодов LS1 и L0 следующим образом:
4LS2=4L2-4L0=L1-4L0=LS1-3L0 (9).
[0059] На фиг. 3B, сигнал, имеющий определенное значение сигнала, выводимый посредством модуля 20 усиления, преобразуется в цифровые сигналы с использованием опорных сигналов Vr1 и Vr2. Таким образом, сигнал, возникающий в результате сдвига цифрового сигнала, полученного с использованием опорного сигнала Vr2, к MSB-стороне на два бита в идеале имеет значение сигнала, равное значению сигнала для цифрового сигнала, полученного с использованием опорного сигнала Vr1. Тем не менее, как указано посредством уравнения (9), когда время, в которое опорные сигналы Vr1 и Vr2 начинают изменяться во времени, отличается от времени, в которое счетчик 40 начинает подсчет синхросигнала, вызывается смещение 3L0.
[0060] Это смещение описывается с использованием фиг. 4A. Фиг. 4A иллюстрирует цифровой сигнал, выводимый посредством DSP 80 в случае, если не выполняется коррекция согласно первому варианту осуществления (описан ниже). Ссылаясь на фиг. 4A, горизонтальная ось обозначает количество света, которое падает на часть фотоэлектрического преобразования пикселя 1, тогда как вертикальная ось обозначает значение цифрового сигнала, выводимого посредством DSP 80. Кроме того, (X) обозначает цифровой сигнал, полученный, когда аналого-цифровое преобразование выполняется с использованием опорного сигнала Vr1, тогда как (Y) обозначает цифровой сигнал, полученный, когда аналого-цифровое преобразование выполняется с использованием опорного сигнала Vr2. I-L обозначает диапазон, для которого сигнал Out_Amp, выводимый посредством модуля 20 усиления, сравнивается с опорным сигналом Vr1. I-H обозначает диапазон, для которого сигнал Out_Amp, выводимый посредством модуля 20 усиления, сравнивается с опорным сигналом Vr2. IO обозначает границу между диапазонами I-L и I-H. График в виде сплошной линии обозначает взаимосвязь между количеством падающего света и цифровым сигналом, сформированным через аналого-цифровое преобразование с использованием опорного сигнала Vr1 в диапазоне I-L и опорного сигнала Vr2 в диапазоне I-H. График в виде пунктирной линии обозначает взаимосвязь между количеством падающего света и цифровым сигналом, сформированным через аналого-цифровое преобразование с использованием опорного сигнала Vr1 в диапазоне I-H. Смещение 3L0 вызывается при количестве света на границе IO между диапазонами I-L и I-H. В первом варианте осуществления, операция коррекции выполняется для того, чтобы уменьшать разность между значениями сигналов для цифровых сигналов (X) и (Y) для определенного количества падающего света.
[0061] Фиг. 4B является схемой, иллюстрирующей операцию коррекции согласно первому варианту осуществления. В течение периода операции коррекции, проиллюстрированной на фиг. 4B, пиксель 1 выводит шумовой сигнал.
[0062] Во время t30 сигнал SEL выбора имеет H-уровень, а сигналы M1_En и M2_En имеют L-уровень.
[0063] Во время t31, модуль 25 подачи опорных сигналов начинает изменение потенциала опорного сигнала Vr1 во времени. Кроме того, TG 70 задает сигнал M2_En равным H-уровню. Во время t32, которое находится после времени t30 на период L0, счетчик 40 начинает подсчет синхросигнала.
[0064] Во время t33, изменяется значение сигнала для сигнала CMP результата сравнения. В это время второе запоминающее устройство 503 хранит сигнал значения счетчика. Этот сигнал значения счетчика, хранимый посредством второго запоминающего устройства 503, упоминается в качестве цифрового сигнала DN1. Цифровой сигнал DN1 служит в качестве первого цифрового сигнала, сформированного посредством модуля 110 аналого-цифрового преобразования на основе сигнала CMP результата сравнения, который выводится посредством модуля 30 сравнения в качестве результата сравнения первого аналогового сигнала с первым опорным сигналом.
[0065] Во время t34 модуль 25 подачи опорных сигналов прекращает изменение потенциала опорного сигнала Vr1 во времени.
[0066] В течение периода от времени t34 до времени t35, сигнал SEL выбора изменяется с H-уровня на L-уровень.
[0067] Во время t35, модуль 25 подачи опорных сигналов начинает изменение потенциала опорного сигнала Vr2 во времени. Кроме того, TG 70 задает сигнал M1_En равным H-уровню. Во время t36, которое находится после времени t35 на период L0, счетчик 40 начинает подсчет синхросигнала.
[0068] Во время t37, изменяется значение сигнала для сигнала CMP результата сравнения. В это время первое запоминающее устройство 502 хранит сигнал значения счетчика. Этот сигнал значения счетчика, хранимый посредством первого запоминающего устройства 502, упоминается в качестве цифрового сигнала DN2. Цифровой сигнал DN2 служит в качестве второго цифрового сигнала, сформированного посредством модуля 110 аналого-цифрового преобразования на основе сигнала CMP результата сравнения, который выводится посредством модуля 30 сравнения в качестве результата сравнения первого аналогового сигнала со вторым опорным сигналом.
[0069] Во время t38 модуль 25 подачи опорных сигналов прекращает изменение потенциала опорного сигнала Vr2 во времени.
[0070] Далее описывается работа модуля 802 извлечения значений коррекции.
[0071] Модуль 801 сдвига уровня сдвигает биты цифрового сигнала DN2, хранимого посредством первого запоминающего устройства 502, к MSB-стороне на два бита. Результирующий цифровой сигнал DN2, полученный посредством битового сдвига к MSB-стороне на два бита, затем выводится в модуль 802 извлечения значений коррекции. Модуль 802 извлечения значений коррекции извлекает значение α коррекции с использованием нижеприведенного уравнения (10):
α=DN1-4×DN2 (10),
где DN1 обозначает значение сигнала для цифрового сигнала DN1, а 4×DN2 обозначает значение сигнала для цифрового сигнала, полученное посредством сдвига битов цифрового сигнала DN2 к MSB-стороне на два бита.
[0072] Модуль 802 извлечения значений коррекции выводит извлеченное значение α коррекции в модуль 803 вычисления коррекции. Биты цифрового сигнала, хранимого посредством первого запоминающего устройства 502 в столбце, в котором запоминающее устройство 501 флагов хранит L-уровень, сдвигаются к MSB-стороне на два бита посредством модуля 801 сдвига уровня. Результирующий сигнал выводится в модуль 803 вычисления коррекции. Модуль 803 вычисления коррекции суммирует значение α коррекции с сигналом, полученным посредством битового сдвига, выполняемого посредством модуля 801 сдвига уровня. Следует отметить, что цифровой сигнал, хранимый посредством первого запоминающего устройства 502, служит в качестве третьего цифрового сигнала на основе пиксельного сигнала.
[0073] С другой стороны, операция битового сдвига и операция суммирования значения α коррекции не выполняются посредством модуля 801 сдвига уровня и модуля 803 вычисления коррекции, соответственно, для цифрового сигнала, хранимого посредством первого запоминающего устройства 502 в столбце, в котором запоминающее устройство 501 флагов хранит H-уровень.
[0074] Устройство 100 фиксации изображений согласно первому варианту осуществления включает в себя модуль 802 извлечения значений коррекции и модуль 803 вычисления коррекции. При этой конфигурации, может быть уменьшено смещение, включенное в цифровой сигнал, возникающее в результате разности между временем, когда потенциал опорного сигнала начинает изменяться во времени, и временем, когда счетчик начинает подсчет синхросигнала.
[0075] В первом варианте осуществления описана конфигурация, в которой счетчик 40 начинает подсчет после того, как потенциал опорного сигнала начинает изменяться во времени. Операция коррекции согласно первому варианту осуществления также является применимой к другой конфигурации, в которой счетчик 40 начинает подсчет до того, как потенциал опорного сигнала начинает изменяться во времени. Смещение +3L0 вызывается из вычисления (X)-(Y) для цифровых сигналов (X) и (Y), описанных на фиг. 4A. В конфигурации, в которой счетчик 40 начинает подсчет до того, как потенциал опорного сигнала начинает изменяться во времени, смещение -3L0 вызывается из (X)-(Y). Тем не менее, также в этой конфигурации, посредством выполнения операции коррекции, описанной со ссылкой на фиг. 4B, может быть получен цифровой сигнал, в котором уменьшается смещение, вызываемое в качестве результата начала подсчета посредством счетчика 40 до того, как потенциал опорного сигнала начинает изменяться во времени.
[0076] Следует отметить, что значение α коррекции первого варианта осуществления может извлекаться для каждого модуля 110 аналого-цифрового преобразования в соответствующем столбце. Альтернативно, значения α коррекции могут извлекаться с использованием цифровых сигналов, выводимых посредством модулей 110 аналого-цифрового преобразования в нескольких столбцах, и усредненное значение коррекции может быть использовано посредством модуля 803 вычисления коррекции. Альтернативно, модули 110 аналого-цифрового преобразования в соответствующих столбцах могут быть группированы в несколько блоков, и среднее значений α коррекции может извлекаться для каждого блока. Например, в случае, если буфер для ретрансляции сигнала значения счетчика предоставляется для каждых нескольких модулей 110 аналого-цифрового преобразования в нескольких столбцах, модули 110 аналого-цифрового преобразования могут быть группированы в блоки на побуферной основе. Это обусловлено тем, что буфер может вызвать задержку сигнала значения счетчика, в частности, поскольку разность между временем, когда потенциал опорного сигнала начинает изменяться во времени, и временем, когда сигнал значения счетчика вводится в каждый столбец запоминающего устройства 50, может варьироваться в буфере. Когда извлекается значение α коррекции, первые цифровые сигналы и вторые цифровые сигналы, полученные посредством модулей 110 аналого-цифрового преобразования в нескольких столбцах, усредняются, и значение α коррекции, совместно используемое для модулей 110 аналого-цифрового преобразования в нескольких столбцах, может извлекаться из разности между усредненными первыми и вторыми цифровыми сигналами. Альтернативно, несколько значений α коррекции могут быть получены для нескольких кадров. В этом случае, модуль 803 вычисления коррекции может использовать среднее нескольких значений α коррекции. Посредством усреднения нескольких значений α коррекции может быть уменьшен случайный шум, содержащийся в значениях α коррекции. Таким образом, модуль 803 вычисления коррекции может формировать цифровой сигнал, в котором уменьшается влияние случайного шума от входного цифрового сигнала.
[0077] Кроме того, операция коррекции согласно первому варианту осуществления может быть выполнена сразу после включения питания устройства 100 фиксации изображений. Альтернативно, операция коррекции согласно первому варианту осуществления может быть выполнена во время интервала гашения от момента, когда схема 15 вертикального сканирования заканчивает сканировать все строки пиксельного модуля 10, до момента, когда схема 15 вертикального сканирования начинает сканирование пиксельного модуля 10 в следующий раз. Альтернативно, операция коррекции согласно первому варианту осуществления может быть выполнена, когда изменяется режим захвата изображений, к примеру, видеорежим или режим неподвижных изображений.
[0078] Фиг. 4B иллюстрирует конфигурацию, в которой пиксель 1 выводит шумовой сигнал в первом варианте осуществления. Вместо шумового сигнала, может быть использован сигнал, выводимый посредством модуля 20 усиления на основе потенциала сброса во входном узле модуля 20 усиления. В случае, если модуль 20 усиления является схемой усиления с емкостной обратной связью, потенциал может сбрасываться посредством обеспечения проводимости тракта обратной связи из выходного узла дифференциального усилителя во входной узел дифференциального усилителя. Входной узел этого дифференциального усилителя служит в качестве входного узла модуля 20 усиления. В дополнение к конфигурации, в которой потенциал во входном узле модуля 20 усиления сбрасывается, также возможна конфигурация, в которой сигнал, вводимый в схему 301 компаратора, сохраняется практически постоянным от времени t31 до времени t34 и от времени t35 до времени t38. Если сигнал, вводимый в схему 301 компаратора во время операции коррекции, проиллюстрированной на фиг. 4B, является сигналом на основе потенциала сброса во входном узле модуля 20 усиления, операция коррекции для коррекции значения α извлечения может быть выполнена в течение периода накопления экспозиции, в который пиксели 1 подвергаются воздействию света, когда захватывается неподвижное изображение. В случае, если операция коррекции выполняется в течение периода накопления экспозиции, операция коррекции для определения значения α коррекции может быть надлежащим образом выполнена в течение периода, в котором схема 15 вертикального сканирования не выполняет вертикальное сканирование для пикселей 1 пиксельного модуля 10, или периода, в котором шумовой сигнал выводится из пиксельного модуля 10.
[0079] Кроме того, в описании первого варианта осуществления отношение величины изменения потенциала опорного сигнала Vr2 в единицу времени к величине изменения потенциала опорного сигнала Vr1 равняется четырем, но первый вариант осуществления может быть надлежащим образом выполнен для другого отношения. Например, предположим, что отношение величины изменения потенциала опорного сигнала Vr2 в единицу времени к величине изменения потенциала опорного сигнала Vr1 равняется восьми. В этом случае, модуль 801 сдвига уровня сдвигает биты цифрового сигнала, хранимого посредством первого запоминающего устройства 502 в столбце, в котором запоминающее устройство 501 флагов хранит L-уровень, к MSB-стороне на три бита и выводит результирующий сигнал в модуль 803 вычисления коррекции. Модуль 802 извлечения значений коррекции может извлекать значение α коррекции с использованием нижеприведенного уравнения (11):
α=DN1-8×DN2 (11)
[0080] Пусть G обозначает отношение величины изменения потенциала опорного сигнала Vr2 в единицу времени к величине изменения потенциала опорного сигнала Vr1. Затем, значение α коррекции может извлекаться с использованием нижеприведенного уравнения (12):
α=DN1-G×DN2 (12)
[0081] В первом варианте осуществления, описана конфигурация коррекции цифрового сигнала, сформированного с использованием опорного сигнала Vr2. Альтернативно, может корректироваться цифровой сигнал, сформированный с использованием опорного сигнала Vr1. В частности, значение α коррекции, полученное с использованием уравнения (10), может вычитаться из цифрового сигнала, хранимого посредством первого запоминающего устройства 502 в столбце, в котором запоминающее устройство 501 флагов хранит H-уровень. Даже в этой конфигурации, устройство фиксации изображений, которое использует несколько опорных сигналов, изменение потенциалов которых на различные величины в единицу времени может уменьшать смещение, возникающее в результате разности между временем, когда потенциал опорного сигнала начинает изменяться во времени, и временем, когда счетчик начинает подсчет синхросигнала. Кроме того, в первом варианте осуществления, описана конфигурация извлечения значения α коррекции на основе разности между первым цифровым сигналом и вторым цифровым сигналом, но также возможна другая конфигурация. Например, значение α коррекции может извлекаться на основе отношения между первым цифровым сигналом и вторым цифровым сигналом.
[0082] Устройство фиксации изображений, раскрытое в выложенном патентном документе (Япония) номер 2011-211535, сравнивает потенциал на основе сигнала фотоэлектрического преобразования и потенциал на основе шумового сигнала с первым опорным сигналом и вторым опорным сигналом. Напротив, в первом варианте осуществления, потенциал на основе сигнала фотоэлектрического преобразования может сравниваться с одним из первого опорного сигнала и второго опорного сигнала. Кроме того, потенциал на основе шумового сигнала может сравниваться с первым опорным сигналом. В устройстве 100 фиксации изображений согласно первому варианту осуществления DSP 80 выполняет операцию битового сдвига и операцию для дополнения младших битов значения сигнала после битового сдвига. Соответственно, разрешение цифрового сигнала на основе сигнала фотоэлектрического преобразования и разрешение цифрового сигнала на основе шумового сигнала совпадает без сравнения потенциалов на основе сигнала фотоэлектрического преобразования и шумового сигнала с первыми и вторыми опорными сигналами. Это дает возможность устройству 100 фиксации изображений согласно первому варианту осуществления уменьшать период, требуемый для аналого-цифрового преобразования пиксельных сигналов, выводимых из пикселей одной строки, по сравнению с устройством фиксации изображений, раскрытым в выложенном патентном документе (Япония) номер 2011-211535.
ВТОРОЙ ВАРИАНТ ОСУЩЕСТВЛЕНИЯ
[0083] Ниже описывается устройство фиксации изображений согласно второму варианту осуществления со ссылкой на чертежи, главным образом, на предмет отличий от первого варианта осуществления.
[0084] Устройство 100 фиксации изображений согласно второму варианту осуществления может не только предоставлять преимущество, предоставленное посредством устройства 100 фиксации изображений согласно первому варианту осуществления, но также и уменьшать ошибки в цифровом сигнале, которые являются результатом варьирований в отношении между величинами изменения потенциала нескольких опорных сигналов в единицу времени.
[0085] Фиг. 5A иллюстрирует устройство 100 фиксации изображений согласно второму варианту осуществления. На фиг. 5A, компоненты, имеющие функции, аналогичные функциям соответствующих компонентов устройства 100 фиксации изображений, проиллюстрированного на фиг. 1A, обозначаются посредством ссылок, идентичных ссылкам, используемым на фиг. 1A. Устройство 100 фиксации изображений согласно второму варианту осуществления включает в себя модуль 200 подачи тестовых сигналов, который электрически подключен к вертикальным сигнальным линиям 2. Сигналы S2 и S3 выводятся в модуль 200 подачи тестовых сигналов из TG 70.
[0086] Фиг. 5B является схемой, иллюстрирующей пример конфигурации модуля 200 подачи тестовых сигналов. Модуль 200 подачи тестовых сигналов включает в себя модуль 201 выбора тестовых сигналов, линию 202 подачи тестовых сигналов и переключатель 203. Модуль 201 выбора тестовых сигналов выводит один из тестовых сигналов VS1 и VS2, которые имеют различные значения сигналов, в линию 202 подачи тестовых сигналов на основе сигнала S2. Тестовый сигнал VS1, используемый во втором варианте осуществления, имеет значение сигнала для шумового сигнала пикселя 1 в первом варианте осуществления. Тестовый сигнал VS2, используемый во втором варианте осуществления, имеет значение сигнала, которое ниже или равно потенциалу опорного сигнала Vr1 во время t48 (описано ниже). Линия 202 подачи тестовых сигналов электрически подключена к вертикальным сигнальным линиям 2 в соответствующих столбцах через соответствующие переключатели 203. Переключатели 203 являются проводящими в момент, когда сигнал S3 имеет H-уровень.
[0087] Ссылаясь на фиг. 6A, описывается операция коррекции устройства 100 фиксации изображений согласно второму варианту осуществления.
[0088] Во время t40 сигнал S3 имеет H-уровень, и тем самым сигнал на линии 202 подачи тестовых сигналов выводится в вертикальные сигнальные линии 2 в соответствующих столбцах. Сигнал SEL выбора имеет H-уровень.
[0089] Во время t41 TG 70 задает сигнал S2 равным H-уровню. Следовательно, тестовый сигнал VS1 выводится в вертикальные сигнальные линии 2 в соответствующих столбцах.
[0090] Во время t42-1, модуль 25 подачи опорных сигналов начинает изменение потенциала опорного сигнала Vr1 во времени. TG 70 задает сигнал M2_En равным H-уровню. Затем, во время t42-2, счетчик 40 начинает подсчет синхросигнала.
[0091] Во время t43, соотношение абсолютных величин между тестовым сигналом VS1 и опорным сигналом Vr1 меняется на противоположное, и, следовательно, изменяется значение сигнала для сигнала CMP результата сравнения. В это время второе запоминающее устройство 503 хранит сигнал значения счетчика. Этот сигнал значения счетчика, хранимый посредством второго запоминающего устройства 503, упоминается в качестве цифрового сигнала DN1 во втором варианте осуществления. Цифровой сигнал DN1 служит в качестве первого цифрового сигнала, сформированного посредством модуля 110 аналого-цифрового преобразования на основе сигнала CMP результата сравнения, который выводится посредством модуля 30 сравнения в качестве результата сравнения первого аналогового сигнала с первым опорным сигналом.
[0092] Во время t44 модуль 25 подачи опорных сигналов прекращает изменение потенциала опорного сигнала Vr1.
[0093] Во время t45 TG 70 задает сигнал S2 равным L-уровню. Следовательно, тестовый сигнал VS2 выводится в вертикальные сигнальные линии 2 в соответствующих столбцах через линию 202 подачи тестовых сигналов и соответствующие переключатели 203.
[0094] Во время t46-1, модуль 25 подачи опорных сигналов начинает изменение потенциала опорного сигнала Vr1 во времени. Кроме того, TG 70 задает сигнал M1_En равным H-уровню. Затем, во время t46-2, счетчик 40 начинает подсчет синхросигнала.
[0095] Во время t47, соотношение абсолютных величин между тестовым сигналом VS2 и опорным сигналом Vr1 меняется на противоположное, и, следовательно, изменяется значение сигнала для сигнала CMP результата сравнения. В это время первое запоминающее устройство 502 хранит сигнал значения счетчика. Этот сигнал значения счетчика, хранимый посредством первого запоминающего устройства 502, упоминается в качестве цифрового сигнала как DS1 во втором варианте осуществления. Цифровой сигнал DS1 служит в качестве четвертого цифрового сигнала, сформированного посредством модуля 110 аналого-цифрового преобразования на основе сигнала CMP результата сравнения, который выводится посредством модуля 30 сравнения в качестве результата сравнения первого опорного сигнала со вторым аналоговым сигналом, имеющим значение сигнала, отличающееся от значения сигнала первого аналогового сигнала.
[0096] Во время t48 модуль 25 подачи опорных сигналов прекращает изменение потенциала опорного сигнала Vr1 во времени. В течение периода от времени t48 до времени t50-1 схема 60 горизонтального сканирования последовательно переносит в DSP 80 сигналы, хранимые посредством первых запоминающих устройств 502 и вторых запоминающих устройств 503 в соответствующих столбцах.
[0097] Во время t49 TG 70 задает сигнал S2 равным H-уровню. Следовательно, тестовый сигнал VS1 выводится в вертикальные сигнальные линии 2 в соответствующих столбцах через линию 202 подачи тестовых сигналов и соответствующие переключатели 203. Кроме того, TG 70 задает сигнал SEL выбора равным L-уровню.
[0098] Во время t50-1, модуль 25 подачи опорных сигналов начинает изменение потенциала опорного сигнала Vr2 во времени. Кроме того, TG 70 задает сигнал M2_En равным H-уровню. Затем, во время t50-2, счетчик 40 начинает подсчет синхросигнала.
[0099] Во время t51, соотношение абсолютных величин между тестовым сигналом VS1 и опорным сигналом Vr2 меняется на противоположное, и, следовательно, изменяется значение сигнала для сигнала CMP результата сравнения. В это время второе запоминающее устройство 503 хранит сигнал значения счетчика. Этот сигнал значения счетчика, хранимый посредством второго запоминающего устройства 503, упоминается в качестве цифрового сигнала DN2 во втором варианте осуществления. Цифровой сигнал DN2 служит в качестве второго цифрового сигнала, сформированного посредством модуля 110 аналого-цифрового преобразования на основе сигнала CMP результата сравнения, который выводится посредством модуля 30 сравнения в качестве результата сравнения первого аналогового сигнала со вторым опорным сигналом.
[00100] Во время t52, модуль 25 подачи опорных сигналов прекращает изменение потенциала опорного сигнала Vr2 во времени.
[00101] Во время t53, TG 70 задает сигнал S2 равным L-уровню.
[00102] Во время t54-1, модуль 25 подачи опорных сигналов начинает изменение потенциала опорного сигнала Vr2 во времени. Кроме того, TG 70 задает сигнал M1_En равным H-уровню. Затем, во время t54-2, счетчик 40 начинает подсчет синхросигнала.
[00103] Во время t55, соотношение абсолютных величин между тестовым сигналом VS2 и опорным сигналом Vr2 меняется на противоположное, и, следовательно, изменяется значение сигнала для сигнала CMP результата сравнения. В это время первое запоминающее устройство 502 хранит сигнал значения счетчика. Этот сигнал значения счетчика, хранимый посредством первого запоминающего устройства 502, упоминается в качестве цифрового сигнала DS2 во втором варианте осуществления. Цифровой сигнал DS2 служит в качестве пятого цифрового сигнала, сформированного посредством модуля 110 аналого-цифрового преобразования на основе сигнала CMP результата сравнения, который выводится посредством модуля 30 сравнения в качестве результата сравнения второго аналогового сигнала со вторым опорным сигналом.
[00104] Во время t56, модуль 25 подачи опорных сигналов прекращает изменение потенциала опорного сигнала Vr2 во времени.
[00105] После времени t56, схема 60 горизонтального сканирования последовательно переносит в DSP 80 сигналы, хранимые посредством первых запоминающих устройств 502 и вторых запоминающих устройств 503 в соответствующих столбцах.
[00106] Ссылаясь на фиг. 6B, описываются значения сигналов для цифровых сигналов, полученных, когда операция коррекции согласно второму варианту осуществления не выполняется. На фиг. 6B, (Y1) и (Y2) обозначают цифровые сигналы, возникающие в результате аналого-цифрового преобразования с использованием опорного сигнала Vr2. В частности, (Y1) обозначает цифровой сигнал, полученный, когда отношение величины изменения потенциала опорного сигнала Vr2 в единицу времени к величине изменения потенциала опорного сигнала Vr1 равняется четырем. Напротив, (Y2) обозначает цифровой сигнал, полученный, когда отношение величины изменения потенциала опорного сигнала Vr2 в единицу времени к величине изменения потенциала опорного сигнала Vr1 меньше четырех вследствие ошибок. На границе IO между диапазонами I-L и I-H, значения сигналов для цифровых сигналов (X) и (Y1) составляют D1 и D2, соответственно, как описано на фиг. 4A. Дополнительно, в случае (Y2), отношение величины изменения потенциала опорного сигнала Vr2 в единицу времени к величине изменения потенциала опорного сигнала Vr1 меньше четырех вследствие ошибок, и тем самым значение сигнала результирующего цифрового сигнала составляет D3, что меньше D2. Во втором варианте осуществления, операция коррекции выполняется для того, чтобы уменьшать разность между значениями сигналов для цифровых сигналов (X) и (Y2) при определенном количестве падающего света.
[00107] Далее описывается операция коррекции согласно второму варианту осуществления. DSP 80, который выполняет эту операцию коррекции, может иметь конфигурацию, аналогичную конфигурации первого варианта осуществления.
[00108] Модуль 802 извлечения значений коррекции извлекает значения α и β коррекции с использованием нижеприведенных уравнений (13) и (14):
α=DS1-4×β×DS2 (13)
(14)
[00109] Модуль 802 извлечения значений коррекции выводит извлеченные значения α и β коррекции в модуль 803 вычисления коррекции. Биты цифрового сигнала, хранимого посредством первого запоминающего устройства 502 в столбце, в котором запоминающее устройство 501 флагов хранит L-уровень, сдвигаются к MSB-стороне на два бита посредством модуля 801 сдвига уровня, и результирующий сигнал затем выводится в модуль 803 вычисления коррекции. Модуль 803 вычисления коррекции корректирует сигнал, возникающий в результате битового сдвига посредством модуля 801 сдвига уровня на основе нижеприведенного уравнения (15):
CAL_DS=α+ED_DS×β (15)
[00110] В уравнении (15), ED_DS обозначает сигнал, полученный посредством сдвига цифрового сигнала, хранимого посредством первого запоминающего устройства 502 в столбце, в котором запоминающее устройство 501 флагов хранит L-уровень, к MSB-стороне на два бита и выводимый в модуль 803 вычисления коррекции посредством модуля 801 сдвига уровня, и CAL_DS обозначает скорректированный цифровой сигнал, выводимый посредством модуля 803 вычисления коррекции.
[00111] Операция битового сдвига и операция суммирования значения α коррекции не выполняются посредством модуля 801 сдвига уровня и модуля 803 вычисления коррекции, соответственно, для цифрового сигнала, хранимого посредством первого запоминающего устройства 502 в столбце, в котором запоминающее устройство 501 флагов хранит H-уровень.
[00112] Операции S-N-модуля 804 и выходной схемы 90 могут быть идентичными операциям первого варианта осуществления. Кроме того, значение α коррекции может быть получено с использованием нижеприведенного уравнения (16) вместо уравнения (13):
α=DN1-4×β×DN2 (16)
[00113] Уравнение (13) использует цифровой сигнал, сформированный с использованием тестового сигнала VS2, тогда как уравнение (16) использует цифровой сигнал, сформированный с использованием тестового сигнала VS1, имеющего значение сигнала, меньшее значения сигнала для тестового сигнала VS2. По этой причине, уравнение (16) с большей вероятностью подвержено влиянию шума, и точность значения α коррекции может становиться низкой. Таким образом, предпочтительно использовать уравнение (13).
[00114] При использовании устройства 100 фиксации изображений согласно второму варианту осуществления могут быть получены преимущества, аналогичные преимуществам первого варианта осуществления. Дополнительно, устройство 100 фиксации изображений согласно второму варианту осуществления может уменьшать ошибки цифрового сигнала, которые являются результатом варьирований в отношении между величинами изменений потенциала нескольких опорных сигналов в единицу времени.
[00115] В ходе работы, проиллюстрированной на фиг. 6A во втором варианте осуществления, цифровые сигналы формируются в порядке DN1, DS1, DN2 и DS2. Альтернативно, цифровые сигналы могут быть сформированы, например, в порядке DN1, DN2, DS1 и DS2. В этом случае, цифровые сигналы DN1 и DN2, соответственно, хранятся посредством первого запоминающего устройства 502 и второго запоминающего устройства 503. Схема 60 горизонтального сканирования последовательно переносит в DSP 80 цифровые сигналы из соответствующих столбцов запоминающего устройства 50. После этого, цифровые сигналы DS1 и DS2, соответственно, хранятся посредством первого запоминающего устройства 502 и второго запоминающего устройства 503. Затем, схема 60 горизонтального сканирования последовательно переносит в DSP 80 цифровые сигналы из соответствующих столбцов запоминающего устройства 50. В альтернативном примере, устройство 100 фиксации изображений может включать в себя два первых запоминающих устройства и два вторых запоминающих устройства для каждого столбца. Два первых запоминающих устройства сохраняют соответствующий один из цифровых сигналов DN1 и DN2. Два вторых запоминающих устройства сохраняют соответствующий один из цифровых сигналов DS1 и DS2. В этом случае, необходимо четыре запоминающих устройства. Напротив, устройство 100 фиксации изображений согласно второму варианту осуществления включает в себя одно первое запоминающее устройство 502 и одно второе запоминающее устройство 503 в модуле 110 аналого-цифрового преобразования в каждом столбце. Это позволяет уменьшать размер схемы запоминающего устройства 50 по сравнению со случаем, в котором модуль 110 аналого-цифрового преобразования в каждом столбце включает в себя два первых запоминающих устройства 502 и два вторых запоминающих устройства 503.
[00116] Далее снова поясняется вышеописанный случай, в котором цифровые сигналы получаются в порядке DN1, DN2, DS1 и DS2. В этом случае, тестовый сигнал VS1, имеющий более постоянное значение сигнала по сравнению со случаем по фиг. 6A, может быть преобразован в цифровой сигнал. Таким образом, может уменьшаться варьирование в компоненте шума, включенном в цифровые сигналы DN1 и DN2. То же применимо к случаю использования сигналов, выводимых посредством пикселей 1, вместо тестовых сигналов, выводимых посредством модуля 200 подачи тестовых сигналов. В частности, аналого-цифровое преобразование выполняется для сигнала на основе шумового сигнала, выводимого из пикселя 1, с использованием опорных сигналов Vr1 и Vr2. Затем, аналого-цифровое преобразование выполняется для сигнала, выводимого на основе сигнала фотоэлектрического преобразования из пикселя 1, с использованием опорных сигналов Vr1 и Vr2. Даже в этом случае, могут извлекаться значения α и β коррекции уравнений (13) и (14). Варьирования с меньшей вероятностью возникают в значениях сигналов для шумового сигнала и сигнала фотоэлектрического преобразования, которые подвергаются аналого-цифровому преобразованию с использованием опорных сигналов Vr1 и Vr2, по сравнению с конфигурацией, в которой аналого-цифровое преобразование выполняется в порядке по фиг. 6A. Таким образом, могут быть получены цифровые сигналы, в которых уменьшаются варьирования значений сигналов для шумового сигнала и сигнала фотоэлектрического преобразования. Как результат, могут быть получены более точные значения α и β коррекции. Это преимущество ограниченно не получается из конфигурации, в которой цифровые сигналы получаются в порядке DN1, DN2, DS1 и DS2. Два цифровых сигнала на основе тестового сигнала VS1 могут последовательно формироваться. Кроме того, два цифровых сигнала на основе тестового сигнала VS2 могут последовательно формироваться. Например, цифровые сигналы могут быть сформированы в порядке DN2, DN1, DS2 и DS1 или DS1, DS2, DN2 и DN1. Иными словами, после того, как сформирован один из первого цифрового сигнала и второго цифрового сигнала, может быть сформирован другой из первого цифрового сигнала и второго цифрового сигнала. Кроме того, после того, как сформирован один из четвертого цифрового сигнала и пятого цифрового сигнала, может быть сформирован другой из четвертого цифрового сигнала и пятого цифрового сигнала.
[00117] Описан случай, когда устройство 100 фиксации изображений согласно второму варианту осуществления корректирует цифровой сигнал, сформированный с использованием опорного сигнала Vr2. Альтернативно, как описано в первом варианте осуществления, может корректироваться цифровой сигнал, сформированный с использованием опорного сигнала Vr1. В частности, значение сигнала для цифрового сигнала, хранимого посредством первого запоминающего устройства 502 в столбце, в котором запоминающее устройство 501 флагов хранит H-уровень, делится на значение β коррекции. Затем, значение α коррекции вычитается из результата. Таким образом, могут быть получены преимущества, аналогичные преимуществам, описанным в первом варианте осуществления. Кроме того, устройство 100 фиксации изображений согласно второму варианту осуществления может уменьшать ошибки в цифровом сигнале, которые являются результатом варьирований в отношении между величинами изменения потенциала нескольких опорных сигналов в единицу времени.
[00118] В данном документе, описан случай, когда счетчик 40 подает сигнал значения счетчика совместно в модули 110 аналого-цифрового преобразования в соответствующих столбцах. Альтернативно, модули 110 аналого-цифрового преобразования в соответствующих столбцах могут включать в себя счетчик. В примере этого случая, модули 110 аналого-цифрового преобразования в соответствующих столбцах включают в себя счетчик, запоминающее устройство флагов, первое запоминающее устройство и второе запоминающее устройство. Даже в этом случае, операции счетчика, запоминающего устройства флагов, первого запоминающего устройства и второго запоминающего устройства могут быть идентичными операциям, описанным в каждом варианте осуществления.
[00119] Кроме того, в данном документе описан случай, когда потенциал опорного сигнала изменяется во времени по кривой, но опорный сигнал может изменяться ступенчатым способом. Опорный сигнал, потенциал которого изменяется ступенчатым способом, является примером опорного сигнала, потенциал которого изменяется во времени.
ТРЕТИЙ ВАРИАНТ ОСУЩЕСТВЛЕНИЯ
[00120] В третьем варианте осуществления, устройство фиксации изображений получает значения α и β коррекции с использованием выходных сигналов, выводимых посредством модуля 25 подачи опорных сигналов, вместо тестовых сигналов, выводимых посредством модуля 200 подачи тестовых сигналов.
[00121] Ниже описываются, главным образом, отличия от второго варианта осуществления со ссылкой на чертежи.
[00122] Устройство 100 фиксации изображений согласно третьему варианту осуществления имеет конфигурацию, аналогичную конфигурации, проиллюстрированной на фиг. 1.
[00123] Фиг. 8A иллюстрирует конфигурацию схемы 301 компаратора согласно третьему варианту осуществления.
[00124] Напряжение Vdd питания подается в один конец источника 311 тока. Другой конец источника 311 тока электрически подключен к главному узлу PMOS-транзистора 312 и главному узлу PMOS-транзистора 313. Другой главный узел PMOS-транзистора 312 электрически подключен к главному узлу NMOS-транзистора 314. Другой главный узел PMOS-транзистора 313 электрически подключен к главному узлу NMOS-транзистора 315. Напряжение земли подается в другие главные узлы NMOS-транзисторов 314 и 315. Управляющие узлы NMOS-транзисторов 314 и 315 электрически подключены совместно к главному узлу NMOS-транзистора 314. Управляющие узлы PMOS-транзисторов 312 и 313 электрически подключены к узлам емкостных элементов 318 и 319, соответственно. Опорный сигнал Vr_Cmp вводится в другой узел емкостного элемента 318. Выходной сигнал Out_Amp вводится в другой узел емкостного элемента 319.
[00125] Управляющие узлы PMOS-транзисторов 312 и 313 электрически подключены к главным узлам NMOS-транзисторов 316 и 317, соответственно. Кроме того, узел, к которому электрически подключены главные узлы PMOS-транзистора 312 и NMOS-транзистора 314, электрически подключен к другому главному узлу NMOS-транзистора 316. Кроме того, узел, к которому электрически подключены главные узлы PMOS-транзистора 313 и NMOS-транзистора 315, электрически подключен к другому главному узлу NMOS-транзистора 317. Сигнал RESET вводится в управляющие узлы NMOS-транзисторов 316 и 317 из TG 70. Когда TG 70 задает сигнал RESET равным H-уровню, узел, к которому электрически подключены главные узлы PMOS-транзистора 312 и NMOS-транзистора 314, и управляющий узел PMOS-транзистора 312 замыкаются накоротко. Кроме того, узел, к которому электрически подключены главные узлы PMOS-транзистора 313 и NMOS-транзистора 317, и управляющий узел PMOS-транзистора 313 замыкаются накоротко. Следовательно, управляющие узлы PMOS-транзисторов 312 и 313 имеют практически равные потенциалы.
[00126] Схема 301 компаратора включает в себя схему 320 вывода результатов сравнения.
[00127] Узел, к которому электрически подключены главные узлы PMOS-транзистора 313 и NMOS-транзистора 315, дополнительно электрически подключен к схеме 320 вывода результатов сравнения. На основе результата, полученного посредством сравнения выходного сигнала Out_Amp с опорным сигналом Vr_Cmp, схема 320 вывода результатов сравнения выводит сигнал CMP результата сравнения и сигнал SEL выбора в селекторную схему 302. Хотя не проиллюстрировано на фиг. 8A, значение сигнала для сигнала SEL выбора, выводимого посредством схемы 320 вывода результатов сравнения, может быть принудительно задано под управлением TG 70 независимо от результата, полученного посредством сравнения выходного сигнала Out_Amp с опорным сигналом Vr_Cmp.
[00128] Далее описывается работа устройства 100 фиксации изображений согласно третьему варианту осуществления.
[00129] Фиг. 8B является временной диаграммой, иллюстрирующей работу согласно третьему варианту осуществления. В течение периода, проиллюстрированного на фиг. 8B, пиксель 1 выводит шумовой сигнал. В течение периода, проиллюстрированного на фиг. 8B, выходной сигнал Out_Amp имеет уровень сигнала для усиленного шумового сигнала. Кроме того, в течение периода, проиллюстрированного на фиг. 8B, схема 320 вывода результатов сравнения выводит сигнал SEL выбора, имеющий значение сигнала на основе управления TG 70, в селекторную схему 302.
[00130] Во время t60, TG 70 сохраняет сигнал SEL выбора равным H-уровню, и тем самым селекторная схема 302 выводит опорный сигнал Vr1 в схему 301 компаратора. Кроме того, TG 70 сохраняет сигнал RESET равным L-уровню.
[00131] Во время t61, модуль 25 подачи опорных сигналов изменяет потенциал опорного сигнала Vr1 на Vros1.
[00132] Во время t62, TG 70 задает сигнал RESET равным H-уровню. Затем, во время t63, TG 70 задает сигнал RESET равным L-уровню. Следовательно, управляющие узлы PMOS-транзисторов 312 и 313 имеют практически равные потенциалы. Поскольку значение сигнала для выходного сигнала Out_Amp является постоянным, значение сигнала для сигнала CMP результата сравнения изменяется с L-уровня на H-уровень, когда амплитуда потенциала опорного сигнала Vr1 становится больше амплитуды потенциала Vros1.
[00133] Во время t64, модуль 25 подачи опорных сигналов возвращает потенциал опорного сигнала Vr1 к потенциалу времени t60.
[00134] Во время t65-1, модуль 25 подачи опорных сигналов начинает изменение потенциала опорного сигнала Vr1 во времени. TG 70 задает сигнал M2_En равным H-уровню. Затем, во время t65-2, счетчик 40 начинает подсчет синхросигнала.
[00135] Во время t66, амплитуда опорного сигнала Vr_Cmp становится больше амплитуды потенциала Vros1. В это время, значение сигнала для сигнала CMP результата сравнения изменяется с L-уровня на H-уровень. В ответ на изменение значения сигнала для сигнала CMP результата сравнения с L-уровня на H-уровень во время t66, второе запоминающее устройство 503 хранит цифровой сигнал DN1.
[00136] Во время t67, модуль 25 подачи опорных сигналов прекращает изменение потенциала опорного сигнала Vr1.
[00137] Во время t68, модуль 25 подачи опорных сигналов изменяет потенциал опорного сигнала Vr1 на потенциал Vros2, который превышает потенциал Vros1 по амплитуде. Во время t69, TG 70 задает сигнал RESET равным H-уровню. Затем, во время t70, TG 70 задает сигнал RESET равным L-уровню. Поскольку значение сигнала для выходного сигнала Out_Amp является постоянным, значение сигнала для сигнала CMP результата сравнения изменяется с L-уровня на H-уровень, когда амплитуда потенциала опорного сигнала Vr1 становится больше амплитуды потенциала Vros2.
[00138] Во время t71, модуль 25 подачи опорных сигналов возвращает потенциал опорного сигнала Vr1 к потенциалу времени t60.
[00139] Во время t72-1, модуль 25 подачи опорных сигналов начинает изменение потенциала опорного сигнала Vr1 во времени. Кроме того, TG 70 задает сигнал M1_En равным H-уровню. Затем, во время t72-2, счетчик 40 начинает подсчет синхросигнала.
[00140] Во время t73, опорный сигнал Vr_Cmp превышает потенциал Vros2. В это время, схема 301 компаратора определяет то, что соотношение абсолютных величин изменено на противоположное, и, следовательно, изменяется значение сигнала для сигнала CMP результата сравнения. В ответ на изменение значения сигнала для сигнала CMP результата сравнения с L-уровня на H-уровень во время t73, первое запоминающее устройство 502 хранит цифровой сигнал DS1.
[00141] Во время t74, модуль 25 подачи опорных сигналов прекращает изменение потенциала опорного сигнала Vr1 во времени.
[00142] В течение периода от времени t74 до времени t75, схема 60 горизонтального сканирования последовательно переносит в DSP 80 сигналы, хранимые посредством первых запоминающих устройств 502 и вторых запоминающих устройств 503 в соответствующих столбцах.
[00143] Во время t75, модуль 25 подачи опорных сигналов задает потенциал опорного сигнала Vr1 равным Vros1.
[00144] Во время t76, TG 70 задает сигнал RESET равным H-уровню. Затем, во время t76, TG 70 задает сигнал RESET равным L-уровню. Поскольку значение сигнала для выходного сигнала Out_Amp является постоянным, значение сигнала для сигнала CMP результата сравнения изменяется с L-уровня на H-уровень, когда амплитуда потенциала опорного сигнала Vr2, который вводится позднее, становится больше амплитуды потенциала Vros1.
[00145] Во время t78, модуль 25 подачи опорных сигналов возвращает потенциал опорного сигнала Vr1 к потенциалу времени t60.
[00146] Во время t79, TG 70 задает сигнал SEL выбора равным L-уровню. Селекторная схема 302 выводит опорный сигнал Vr2 в схему 301 компаратора.
[00147] Во время t80-1, модуль 25 подачи опорных сигналов начинает изменение потенциала опорного сигнала Vr2 во времени. TG 70 задает сигнал M2_En равным H-уровню. Затем, во время t80-2, счетчик 40 начинает подсчет синхросигнала.
[00148] Во время t81, амплитуда потенциала опорного сигнала Vr2 становится больше амплитуды потенциала Vros1. В это время, значение сигнала для сигнала CMP результата сравнения изменяется с L-уровня на H-уровень. В ответ на изменение значения сигнала для сигнала CMP результата сравнения с L-уровня на H-уровень во время t81, второе запоминающее устройство 503 хранит цифровой сигнал DN2.
[00149] Во время t82, модуль 25 подачи опорных сигналов прекращает изменение потенциала опорного сигнала Vr2.
[00150] Во время t83, TG 70 задает сигнал SEL выбора равным H-уровню. Селекторная схема 302 выводит опорный сигнал Vr1 в схему 301 компаратора.
[00151] Во время t84, модуль 25 подачи опорных сигналов изменяет потенциал опорного сигнала Vr1 на Vros2.
[00152] Во время t85, TG 70 задает сигнал RESET равным H-уровню. Затем, во время t86, TG 70 задает сигнал RESET равным L-уровню. Поскольку значение сигнала для выходного сигнала Out_Amp является постоянным, значение сигнала для сигнала CMP результата сравнения изменяется с L-уровня на H-уровень, когда амплитуда потенциала опорного сигнала Vr2, который вводится позднее, становится больше амплитуды потенциала Vros2.
[00153] Во время t87, модуль 25 подачи опорных сигналов возвращает потенциал опорного сигнала Vr1 к потенциалу времени t60.
[00154] Во время t88, TG 70 задает сигнал SEL выбора равным L-уровню. Селекторная схема 302 выводит опорный сигнал Vr2 в схему 301 компаратора.
[00155] Во время t89-1, модуль 25 подачи опорных сигналов начинает изменение потенциала опорного сигнала Vr2 во времени. Кроме того, TG 70 задает сигнал M1_En равным H-уровню. Затем, во время t89-2, счетчик 40 начинает подсчет синхросигнала.
[00156] Во время t90, амплитуда потенциала опорного сигнала Vr_Cmp становится больше амплитуды потенциала Vros2. В это время, значение сигнала для сигнала CMP результата сравнения изменяется с L-уровня на H-уровень. В ответ на изменение значения сигнала для сигнала CMP результата сравнения с L-уровня на H-уровень во время t90, первое запоминающее устройство 502 хранит цифровой сигнал DS2.
[00157] Во время t91, модуль 25 подачи опорных сигналов прекращает изменение потенциала опорного сигнала Vr2 во времени.
[00158] После времени t91, схема 60 горизонтального сканирования последовательно переносит в DSP 80 сигналы, хранимые посредством первых запоминающих устройств 502 и вторых запоминающих устройств 503 в соответствующих столбцах.
[00159] DSP 80 и выходная схема 90 могут выполнять операции, аналогичные операциям второго варианта осуществления, с использованием цифровых сигналов DN1, DN2, DS1 и DS2, полученных посредством вышеуказанной операции.
[00160] Как описано выше, устройство 100 фиксации изображений согласно третьему варианту осуществления может извлекать значения α и β коррекции с использованием выходных сигналов, выводимых посредством модуля 25 подачи опорных сигналов, вместо тестовых сигналов, выводимых посредством модуля 200 подачи тестовых сигналов.
ЧЕТВЕРТЫЙ ВАРИАНТ ОСУЩЕСТВЛЕНИЯ
[00161] Фиг. 7 иллюстрирует систему захвата изображений, которая использует устройство 100 фиксации изображений, описанное в первом-третьем вариантах осуществления, в качестве устройства 154 фиксации изображений.
[00162] Ссылаясь на фиг. 7, система захвата изображений включает в себя перегородку 151, которая защищает линзу, линзу 152, которая формирует оптическое изображение объекта в устройстве 154 фиксации изображений, и апертуру 153, которая обеспечивает варьирование количества света, которое проходит через линзу 152. Система захвата изображений дополнительно включает в себя процессор 155 выходных сигналов, сконфигурированный так, чтобы обрабатывать сигнал, выводимый из устройства 154 фиксации изображений. Сигнал, выводимый из устройства 154 фиксации изображений, является захваченным сигналом изображения, используемым для того, чтобы формировать захваченное изображение объекта. Процессор 155 выходных сигналов при необходимости выполняет различные типы коррекции и сжатия для захваченного сигнала изображения, выводимого из устройства 154 фиксации изображений, с тем чтобы формировать изображение. Линза 152 и апертура 153 составляют оптическую систему, которая фокусирует лучи на устройство 154 фиксации изображений.
[00163] Система захвата изображений, проиллюстрированная на фиг. 7, дополнительно включает в себя буферное запоминающее устройство 156, которое временно сохраняет данные изображений, и внешний интерфейсный модуль 157, который обменивается данными с внешним компьютером и т.п. Система захвата изображений дополнительно включает в себя съемный носитель 159 записи, к примеру, полупроводниковое запоминающее устройство, в которое и из которого захваченные данные изображений записываются и считываются, и интерфейсный модуль 158 управления носителем записи, который записывает и считывает захваченные данные изображений на и с носителя записи 159. Система захвата изображений дополнительно включает в себя центральный модуль 1510 управления и обработки, сконфигурированный так, чтобы осуществлять различные виды обработки и управления в системе захвата изображений.
[00164] В системе захвата изображений, проиллюстрированной на фиг. 7, DSP 80, описанный в первом-третьем вариантах осуществления, может быть включен в процессор 155 выходных сигналов, который предоставляется за пределами устройства 154 фиксации изображений. В этой конфигурации, процессор 155 выходных сигналов служит в качестве процессора сигналов, включающего в себя модуль коррекции. Даже при этой конфигурации, система захвата изображений согласно четвертому варианту осуществления может получать преимущества, аналогичные преимуществам, описанным в первом-третьем вариантах осуществления. Альтернативно, DSP 80, описанный в первом-третьем вариантах осуществления, может быть включен в центральный модуль 1510 управления и обработки, который предоставляется за пределами устройства 154 фиксации изображений. В этой конфигурации, центральный модуль 1510 управления и обработки служит в качестве процессора сигналов, включающего в себя модуль коррекции.
ПЯТЫЙ ВАРИАНТ ОСУЩЕСТВЛЕНИЯ
[00165] Фиг. 9A иллюстрирует систему захвата изображений согласно пятому варианту осуществления. На фиг. 9A, компоненты, имеющие функции, аналогичные функциям компонентов, проиллюстрированных на фиг. 7, обозначаются посредством ссылок, идентичных ссылкам, используемым на фиг. 7. Ниже описываются, главным образом, отличия от четвертого варианта осуществления.
[00166] Устройство 154 фиксации изображений системы захвата изображений согласно пятому варианту осуществления отличается от устройства 100 фиксации изображений, описанного во втором варианте осуществления, тем, что устройство 154 фиксации изображений не включает в себя модуль 802 извлечения значений коррекции.
[00167] Фиг. 9B иллюстрирует конфигурацию DSP 80, включенного в устройство 154 фиксации изображений в пятом варианте осуществления. На фиг. 9B, компоненты, имеющие функции, аналогичные функциям компонентов, проиллюстрированных на фиг. 1, обозначаются посредством ссылок, идентичных ссылкам, используемым на фиг. 1. DSP 80 включает в себя модуль 801 сдвига уровня, модуль 803 вычисления коррекции и S-N-модуль 804. Следует отметить, что модуль 802 извлечения значений коррекции, описанный во втором варианте осуществления, включается в процессор 155 выходных сигналов в системе захвата изображений согласно пятому варианту осуществления. Компоненты устройства 154 фиксации изображений располагаются на одной полупроводниковой подложке, но модуль 802 извлечения значений коррекции располагается на полупроводниковой подложке, отличающейся от полупроводниковой подложки, имеющей устройство 154 фиксации изображений.
[00168] Когда модуль 110 аналого-цифрового преобразования выполняет аналого-цифровое преобразование для тестовых сигналов, DSP 80 выводит результирующие цифровые сигналы DN1, DN2, DS1 и DS2 в процессор 155 выходных сигналов через выходную схему 90. Модуль 802 извлечения значений коррекции, включенный в процессор 155 выходных сигналов, извлекает значения α и β коррекции на основе цифровых сигналов DN1, DN2, DS1 и DS2. Модуль 802 извлечения значений коррекции выводит извлеченные значения α и β коррекции в модуль 803 вычисления коррекции.
[00169] Модуль 803 вычисления коррекции хранит значения α и β коррекции, выводимые из процессора 155 выходных сигналов. Когда модуль 110 аналого-цифрового преобразования выполняет аналого-цифровое преобразование для сигнала на основе пиксельного сигнала, модуль 803 вычисления коррекции выполняет операцию коррекции, аналогичную операции коррекции второго варианта осуществления, с использованием значений α и β коррекции. Иными словами, модуль 803 вычисления коррекции служит в качестве модуля коррекции, сконфигурированного так, чтобы корректировать цифровой сигнал на основе пиксельного сигнала на основе значений коррекции, выводимых из модуля 802 извлечения значений коррекции.
[00170] Как описано выше, даже когда схема, которая извлекает значения α и β коррекции из цифровых сигналов DN1, DN2, DS1 и DS2, располагается на полупроводниковой подложке, отличающейся от полупроводниковой подложки устройства фиксации изображений, могут быть получены преимущества, аналогичные преимуществам второго варианта осуществления.
[00171] Следует отметить, что устройство 154 фиксации изображений, включенное в систему захвата изображений согласно пятому варианту осуществления, является аналогичным устройству 100 фиксации изображений согласно второму варианту осуществления за исключением конфигурации DSP 80. В другом примере, устройство 154 фиксации изображений, включенное в систему захвата изображений согласно пятому варианту осуществления, может быть аналогичным устройству 100 фиксации изображений согласно третьему варианту осуществления за исключением конфигурации DSP 80. Система захвата изображений этого примера также может получать преимущества, аналогичные преимуществам третьего варианта осуществления.
[00172] Кроме того, в пятом варианте осуществления описан пример, в котором устройство 154 фиксации изображений формирует цифровые сигналы DN1, DN2, DS1 и DS2. В другом примере, в котором устройство 154 фиксации изображений не формирует цифровые сигналы DS1 и DS2, но формирует цифровые сигналы DN1 и DN2, могут быть получены преимущества, аналогичные преимуществам первого варианта осуществления.
[00173] Устройства фиксации изображений и системы захвата изображений согласно вышеописанным вариантам осуществления могут уменьшать смещение, вызываемое между несколькими цифровыми сигналами, сформированными с использованием соответствующих опорных сигналов, имеющих различные величины изменения потенциала в единицу времени.
[00174] Хотя настоящее изобретение описано со ссылкой на примерные варианты осуществления, следует понимать, что изобретение не ограничено раскрытыми примерными вариантами осуществления. Объем нижеследующей формулы изобретения должен соответствовать самой широкой интерпретации, так что он заключает в себе все такие модификации и эквивалентные структуры и функции.