СВОБОДНАЯ ОТ БЛОКИРОВАНИЯ ПОТОКОВАЯ ПЕРЕДАЧА ДАННЫХ ИСПОЛНЯЕМОГО КОДА

1. Реализуемый компьютером способ, содержащий:
прием инструкций, содержащих множество кодов операции, при этом каждый код операции содержит один или более байтов данных;
дизассемблирование инструкций на отдельные коды операции;
создание таблицы, идентифицирующей границы между каждым кодом операции; и
запись каждого кода операции в память код операции за кодом операции посредством атомарной записи стандартных блоков памяти.
2. Реализуемый компьютером способ по п. 1, дополнительно содержащий:
запись кодов операции отладочной точки останова во все участки памяти для инициализации памяти.
3. Реализуемый компьютером способ по п. 1, дополнительно содержащий:
добавление кодов операции отладочной точки останова к коду операции для создания полного стандартного блока памяти.
4. Реализуемый компьютером способ по п. 1, в котором длина стандартного блока памяти составляет тридцать два бита или шестьдесят четыре бита.
5. Реализуемый компьютером способ по п. 1, дополнительно содержащий:
идентификацию, когда длинный код операции будет перекрывать два или более стандартных блока памяти;
запись второй части длинного кода операции во второй блок памяти; и
запись первой части длинного кода операции в первый блок памяти.
6. Реализуемый компьютером способ по п. 5, дополнительно содержащий:
добавление кодов операции отладочной точки останова ко второй части длинного кода операции для создания полного стандартного блока памяти.
7. Реализуемый компьютером способ по п. 6, дополнительно содержащий:
запись предшествующего кода операции и первой части длинного кода операции в первый блок памяти.
8. Компьютерная система, содержащая:
процессор;
системную память;
один или более считываемых компьютером носителей данных с хранимыми на них исполняемыми компьютером инструкциями, которые при исполнении одним или более процессорами побуждают процессор к выполнению способа для потоковой передачи исполняемого кода, причем процессор функционирует для:
приема инструкций, содержащих множество кодов операции, при этом каждый код операции содержит один или более байтов данных;
дизассемблирования инструкций на отдельные коды операции;
создания таблицы, идентифицирующей границы между каждым кодом операции;
записи каждого кода операции в память код операции за кодом операции посредством атомарной записи стандартных блоков памяти; и
добавления кодов операции отладочной точки останова к коду операции для создания полного стандартного блока памяти.
9. Компьютерная система по п. 8, причем процессор дополнительно функционирует для:
записи кодов операции отладочной точки во все участки памяти для инициализации памяти.
10. Компьютерная система по п. 8, причем процессор дополнительно функционирует для:
идентификации, когда длинный код операции будет перекрывать два или более стандартных блока памяти;
записи второй части длинного кода операции во второй блок памяти; и
записи первой части длинного кода операции в первый блок памяти.