ОГРАНИЧИТЕЛЬ СИГНАЛОВ

Полезная модель относится к электронным схемам общего назначения, в частности, к области цифровой обработки сигналов, и может быть использована в системах автоматического управления для ограничения сигналов в дополнительном или обратном кодах, превышающих динамический диапазон, в частности в радиолокационных станциях для подавления пассивных помех.
Известен дискретный накопитель (RU №2412543 C2, МПК H04B 1/10, заявлен 24.03.2009, опубликован 20.02.2011, Бюл. №5), содержащий сумматор, линию задержки и модифицированный ограничитель состоящий из двустороннего ограничителя с уровнем ограничения ±A, двух вычитающих устройств, нелинейного элемента и усилителя.
В данном устройстве в случае превышение превышения входным сигналом порогового уровня осуществляется вычитание из этого сигнала некоторого постоянного значения, доводя уровень сигнала до требуемого.
К причинам, препятствующим достижению указанного ниже технического результата, относятся большие аппаратные затраты и нерегулярность структуры.
Известен амплитудный ограничитель (SU №1840049 A1, МПК H04G 11/06, H04B 1/10 заявлен 16.01.1985, опубликован 20.07.2006, Бюл. №20), содержащий первый и второй датчики кода, блок схемы сравнения, коммутатор, делитель, блок вычисления модуля, первый и второй перемножители.
В данном устройстве для входного сигнала вычисляется модуль комплексной огибающей, который затем сравнивается с уровнем ограничения.
К причинам, препятствующим достижению указанного ниже технического результата, относятся большие аппаратные затраты и нерегулярность структуры.
Известен ограничитель в дополнительном коде (RU №2439790 C1, МПК H03K 5/1252, H04B 1/64, заявлен 01.12.2010, опубликован 10.01.2012, Бюл. №1), содержащий логические элементы ИЛИ, И-НЕ, И, НЕ и коммутатор.
Данное устройство предназначено для преобразования сигналов, превышающих динамический диапазон, из (n+k)-разрядных в n-разрядные с отбрасыванием k старших разрядов и преобразованием n младших разрядов.
Недостатком данного устройства является то, что уровень ограничения сигналов в дополнительном коде, превышающих динамический диапазон, для отрицательных чисел не постоянен.
К причинам, препятствующим достижению указанного ниже технического результата, относятся также большие аппаратные затраты.
Наиболее близким устройством того же назначения, к заявленной полезной модели, по совокупности признаков является, принятый за прототип, ограничитель в дополнительном коде для цифрового тракта (RU №2405250 C2, МПК H04B 1/64, 04.12.2008, опубликован 27.11.2010, Бюл. №33), содержащий логический элемент И-НЕ, логический элемент ИЛИ, логический элемент НЕ, первый и второй логические элементы И, первый и второй коммутаторы, k входов отбрасываемых разрядов, n входов преобразуемых разрядов, вход знакового разряда, причем k входов отбрасываемых разрядов соединены с k входами логических элементов И-НЕ и ИЛИ, выход логического элемента И-НЕ соединен с первым входом первого логического элемента И, выход логического элемента ИЛИ соединен с первым входом второго логического элемента И, вход знакового разряда соединен с входом логического элемента НЕ и со вторым входом первого логического элемента И, выход логического элемента НЕ соединен со вторым входом второго логического элемента И.
Данное устройство предназначено для преобразования сигналов, превышающих динамический диапазон, из (n+k)-разрядных в n-разрядные с отбрасыванием k старших разрядов и преобразованием n младших разрядов.
(n+k)
n
n
n
n
Недостатком данного устройства является то, что уровень ограничения диапазона для отрицательных чисел не постоянен - двоичные числа в диапазоне от -2 до -(2+1) преобразуются в число на выходе (-2+1), а числа -2 преобразуются в число на выходе -2, например, при n=3 и k=2 для диапазона отрицательных чисел от -32 до -9 на выходе формируется число -7, а для входного числа -8 формируется -8.
К причинам, препятствующим достижению указанного ниже технического результата, относятся большие аппаратные затраты и связи между ними, что приводит к снижению быстродействия, уменьшению надежности и усложнению устройства а также отсутствие средств, обеспечивающих возможность формирования флагов превышения динамического диапазона.
Техническим результатом предлагаемой полезной модели является создание более надежного, быстродействующего и простого устройства, а также расширение функциональных возможностей в части задания входных данных в дополнительном или обратном кодах, сохранении уровней ограничения сигналов для диапазона отрицательных и положительных входных чисел и формировании флагов превышения динамического диапазона
Указанный технический результат при осуществлении полезной модели достигается тем, что в ограничитель сигналов содержащий первый логический элемент И-НЕ, логический элемент ИЛИ, первый логический элемент НЕ, логический элемент И, k входов отбрасываемых разрядов, n входов преобразуемых разрядов, вход знакового разряда, выход знакового разряда, n выходов преобразованных разрядов, причем k входов отбрасываемых разрядов соединены с k входами логических элементов первого логического элемента И-НЕ и логического элемента ИЛИ, выход логического элемента ИЛИ соединен с первым входом логического элемента И, вход знакового разряда соединен с входом первого логического элемента НЕ, выход которого соединен со вторым входом логического элемента И, дополнительно введены второй логический элемент И-НЕ, второй логический элемент НЕ, группа из n логических элементов ИЛИ и группа из n логических элементов И, выходы флагов превышения диапазона для положительных и отрицательных кодов, причем выход первого логического элемента И-НЕ соединен с первым входом второго логического элемента И-НЕ, второй вход которого соединен с входом знакового разряда, выход логического элемента И соединен с первыми входами всех n логических элементов ИЛИ группы, вторые входы которых соединены с соответствующими n входами преобразуемых разрядов, выход второго логического элемента И-НЕ соединен с первыми входами всех n логических элементов И группы, вторые входы которых соединены с соответствующими выходами n логических элементов ИЛИ группы, выходы n логических элементов И группы являются выходами n преобразованных разрядов, выход второго логического элемента И-НЕ также соединен с входом второго логического элемента НЕ, выход которого является выходом флага превышения диапазона для отрицательных кодов, а выход второго логического элемента И является выходом флага превышения диапазона для положительных кодов, вход знакового разряда подключен к выходу знакового разряда.
На фиг. 1 приведена схема ограничителя сигналов
1
n
n+1
n+k
1
n
На фиг. 1 приняты следующие обозначения: первый логический элемент И-НЕ 1, логический элемент ИЛИ 2, первый логический элемент НЕ 3, второй логический элемент И-НЕ 4, логический элемент И 5, второй логический элемент НЕ 6, группа 7 из n логических элементов ИЛИ, группа 8 из n логических элементов И, n входов X, …, X преобразуемых разрядов 9, k входов X, …, X отбрасываемых разрядов 10, вход Sign знакового разряда 11, выход Sign знакового разряда 12, n выходов Y, Y преобразованных разрядов 13, выход 14 флага FL превышения диапазона для отрицательных кодов, выход 15 флага FM превышения диапазона для положительных кодов.
n+1
n+k
Отбрасываемые разряды 10 k входов X, …, X соединены с k входами первого логического элемента И-НЕ 1 и логического элемента ИЛИ 2. Выход первого логического элемента И-НЕ 1 соединен с первым входом второго логического элемента И-НЕ 4, выход логического элемента ИЛИ 2 соединен с первым входом логического элемента И 5. Вход 11 знакового разряда Sign соединен с входом первого логического элемента НЕ 3 и со вторым входом второго логического элемента И-НЕ 4, выход первого логического элемента НЕ 3 соединен со вторым входом логического элемента И 5.
1
n
1
n
Выход первого логического элемента И 5 соединен с первыми входами всех n логических элементов ИЛИ группы 7, вторые входы которых соединены с соответствующими n входами X, …, X преобразуемых разрядов 9, выход второго логического элемента И-НЕ 4 соединен с первыми входами всех n логических элементов И группы 8, вторые входы которых соединены с соответствующими выходами n логических элементов ИЛИ группы 7, выходы n логических элементов И группы 8 являются n выходами Y, …, Y преобразованных разрядов 13. Выход второго логического элемента И-НЕ 4 также соединен с входом второго логического элемента НЕ 6, выход которого является выходом 14 флага FL превышения диапазона для отрицательных кодов, а выход логического элемента И 5 является выходом 15 флага FM превышения диапазона для положительных кодов, вход 11 знакового разряда подключен к выходу 12 знакового разряда.
Предлагаемый ограничитель сигналов работает следующим образом.
Входное число задается в дополнительном или обратном коде. На входы преобразуемых разрядов 9 и входы отбрасываемых разрядов 10 поступает (n+k)-разрядный входной двоичный код. На вход знакового разряда 11 поступает знак Sign входного кода - логический «0» или логическая «1».
1
n+k
1
n
В таблице приведено соответствие между наборами входных X, …, X сигналов 9 и 10 и преобразованных выходных Y, …Y сигналов 13 при n=3 и k=2, их десятичные значения для чисел в дополнительном и обратном коде, а также значения флагов FM и FL превышения диапазона для положительных и отрицательных кодов.
Устройство работает по следующему алгоритму ограничения сигналов превышающих динамический диапазон.
1
n
1
n
Если входное число находится внутри заданного диапазона чисел, то значения n входов X, …, X преобразуемых разрядов 9 без изменений передаются на n выходов Y, …, Y преобразованных разрядов 13.
n
n
1
n
3
2
1
Для положительных чисел при превышении диапазона (более +(2-1)) на всех n выходах Y, …, Y преобразованных разрядов 13 формируется код логической «1», что соответствует положительной границе диапазона +(2-1) и формируется значение логической «1» на выходе 15 флага FM превышения диапазона для положительных кодов. В таблице при n=3 и k=2 для диапазона положительных чисел +8 - +31 на выходах Y Y Y формируется код 111, что соответствует числу +7.
1
n
3
2
1
n
n
Для отрицательных чисел при превышении диапазона на всех n выходах Y, …, Y преобразованных разрядов 13 формируется код логического «0», что соответствует отрицательной границе диапазона -(2-1) для чисел в обратном коде и -(2) для чисел в дополнительном коде и формируется значение логической «1» на выходе 14 флага FL превышения диапазона для отрицательных кодов. В таблице при n=3 и k=2 при превышении отрицательной границы диапазона для обратных чисел на выходах Y Y Y формируется код 000, что соответствует числу -7 для обратных чисел и числу -8 для дополнительных чисел.
1
n
Если на вход знакового разряда 11 поступает логический «0», т.е. число положительное, то на выходе второго логического элемента И-НЕ 4 будет установлена логическая «1» и соответственно на выходе второго логического элемента НЕ 6 будет установлен логический «0», значение которого передается на выход 14 флага FL превышения диапазона для отрицательных кодов. Таким образом, на первых входах логических элементов И группы 8 будет установлена логическая «1» и следовательно на n выходов Y, …, Y преобразованных разрядов 13 передаются значения n выходов логических элементов ИЛИ группы 7.
n+1
n+k
1
n
1
n
Если на вход знакового разряда 11 поступает логический «0», т.е. число положительное, и во всех отбрасываемых разрядах X, …, X 10 логический «0» (т.е. входные числа не выходят за пределы заданного диапазона положительных чисел), то на выходе логического элемента ИЛИ 2 будет установлен логический «0» и на выходе логического элемента И 5 также будет логический «0». Поэтому на n выходах группы 7 логических элементов ИЛИ будут повторяться значения n входов X, …, X преобразуемых разрядов 9, которые через группу 8 логических элементов И передаются на n выходов Y, …, Y преобразованных разрядов 13. При этом на выходе 15 флага FM превышения диапазона для положительных кодов и на выходе 14 флага FL превышения диапазона для отрицательных кодов будут установлены значения логического «0».
n+1
n+k
1
n
n
Если на вход знакового разряда 11 поступает логический «0», т.е. число положительное, и хотя бы в одном из отбрасываемых разрядах X, X 10 есть логическая «1» (т.е. входные числа выходят за пределы заданного диапазона положительных чисел), то на выходе логического элемента ИЛИ 2 и логического элемента И 5 будут установлены значения логической «1», поэтому на всех выходах группы 7 логических элементов ИЛИ также будут установлены значения логической «1», которые через группу 8 логических элементов И передаются на n выходов Y, …, Y преобразованных разрядов 13, т.е. на выходах преобразованный сигнал будет представлен максимальным положительным числом, соответствующим числу +(2-1). При этом с выхода логического элемента И 5 на выходе 15 флага FM превышения диапазона для положительных кодов будет установлено значение логической «1».
1
n
Если на вход знакового разряда 11 поступает логическая «1», т.е. число отрицательное, то на выходе первого логического элемента НЕ 3 будет установлен логический «0» и соответственно на выходе логического элемента И 5 также будет установлен логический «0», значение которого также передается на выход 15 флага FM превышения диапазона для положительных кодов. При этом, на n выходах группы 7 логических элементов ИЛИ, для всех отрицательных чисел, будут повторяться значения n входов X, …, X преобразуемых разрядов 9, которые будут поступать на вторые входы логических элементов И группы 8.
n+1
n+k
1
n
1
n
Если на вход знакового разряда 11 поступает логическая «1», т.е. число отрицательное, и во всех отбрасываемых разрядах X, X 10 логическая «1» (т.е. входные числа не выходят за пределы заданного диапазона отрицательных чисел), то на выходе первого логического элемента И-НЕ 1 будет логический «0», а на выходе второго логического элемента И-НЕ 4 будет установлена логическая «1». Поэтому с n выходов группы 7 логических элементов ИЛИ значения n входов X, …, X преобразуемых разрядов 9 через группу 8 логических элементов И передаются на n выходов Y, …, Y преобразованных разрядов 13. При этом на выходе 14 флага FL превышения диапазона для отрицательных кодов и на выходе 15 флага FM превышения диапазона для положительных кодов будут установлены значения логического «0».
n+1
n+k
1
n
n
n
Если на вход знакового разряда 11 поступает логическая «1», т.е. число отрицательное, и хотя бы в одном из отбрасываемых разрядах X, …, X 10 логический «0» (т.е. входные числа выходят за пределы заданного диапазона отрицательных чисел), то выходе первого логического элемента И-НЕ 1 будет логическая «1», а на выходе второго логического элемента И-НЕ 4 будет установлен логический «0», который поступает на первые входы всех логических элементов И группы 8. Поэтому на всех выходах группы 8 логических элементов И также будут установлены значения логического «0», которые передаются на n выходов Y, …, Y преобразованных разрядов 13, т.е. на выходах преобразованный сигнал будет представлен максимальным отрицательным числом, соответствующим числу -(2-1) для отрицательных чисел представленных в обратном коде или числом -2 для отрицательных чисел представленных в дополнительном коде. При этом на выходе 14 флага FL превышения диапазона для отрицательных кодов будет установлено значение логической «1».
Таким образом, вышеизложенные сведения позволяют сделать вывод, что предлагаемый ограничитель сигналов обеспечивает преобразование сигналов, превышающих динамический диапазон, из (n+k)-разрядных в n-разрядные с отбрасыванием k старших разрядов и преобразованием n младших разрядов. При этом ограничитель сигналов обладает регулярностью структуры и связей, сокращается объем оборудования, что позволяет повысить надежность и быстродействие, упростить конструкцию, а также расширить функциональные возможности в части задания входных данных в дополнительном или обратном кодах, сохранении уровней ограничения сигналов для всего диапазона входных чисел и формировании флагов FL и FM превышения динамического диапазона.