ДИФФЕРЕНЦИАЛЬНЫЙ ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ С МАЛЫМ НАПРЯЖЕНИЕМ СМЕЩЕНИЯ НУЛЯ
DIFFERENTIAL OPERATIONAL AMPLIFIER WITH LOW VOLTAGE OF ZERO SHIFT

см
Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в аналоговых интерфейсах систем связи, имеющих малые значения напряжения смещения нуля U в условиях воздействия радиации или температуры).
см
Архитектура операционных усилителей (ОУ) на основе так называемых «перегнутых» каскодов с неуправляемой активной нагрузкой относится к числу наиболее перспективных для многих применений и поэтому широко используется в микроэлектронных устройствах [1-12]. В таких схемах согласование высокоимпедансного узла «А» (фиг.1) с нагрузкой обеспечивается цепью экстракции выходного сигнала (например, эмиттерным повторителем), входной ток которой оказывает повышенное влияние на величину напряжения смещения нуля ОУ (U) и его температурный и радиационный дрейф.
Наиболее близким по технической сущности к заявляемому схемотехническому решению является архитектура ОУ фиг.1, представленная в патенте США 4.293.824, fig.5. Она также присутствует в других патентах и литературных источниках, например [1-12].
см
Существенный недостаток известного ОУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U), зависящей от свойств его архитектуры.
см
Основная цель предлагаемого изобретения состоит в уменьшении абсолютного значения систематической составляющей U, ее температурного и радиационного дрейфа.
Поставленная цель достигается тем, что в операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 и второй 5 выходные транзисторы, эмиттеры которых связаны с первым 6 источником питания через соответствующие первый 7 и второй 8 токостабилизирующие резисторы и подключены к соответствующим первому 2 и второму 3 токовым выходам входного дифференциального каскада 1, третий 9 выходной транзистор, эмиттер которого соединен с объединенными базами первого 4 и второго 5 выходных транзисторов и коллектором второго 5 выходного транзистора, база через первый 10 источник опорного тока связана со вторым 11 источником питания, а коллектор через второй 12 источник опорного тока соединен со вторым 11 источником питания и подключен ко входу цепи экстракции выходного сигнала 13, причем коллектор первого 4 выходного транзистора связан с базой третьего 9 выходного транзистора, предусмотрены новые элементы и связи - цепь экстракции выходного сигнала 13 содержит первый 14 дополнительный транзистор, коллектор которого соединен со вторым 11 источником питания, база является входом цепи экстракции выходного сигнала 13, а эмиттер соединен с выходом устройства и коллектором второго 15 дополнительного транзистора, эмиттер второго 15 дополнительного транзистора через дополнительный резистор 16 соединен с первым 6 источником питания, а его база подключена к коллектору первого 4 выходного транзистора.
Схема ОУ-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 формулы изобретения, а на фиг.3 - по п.2 и п.3 формулы изобретения. Схема фиг.4 соответствует п.4 формулы изобретения.
На фиг.5 показана схема операционного усилителя - прототипа фиг.1 с таким же выполнением цепи экстракции выходного сигнала 13, что и у предлагаемого ОУ фиг.3, а на фиг.6 - заявляемого ОУ (фиг.3) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».
см
На фиг.7 приведены температурные зависимости напряжения смещения нуля U сравниваемых схем фиг.5, фиг.6.
На фиг.8 показана схема операционного усилителя-прототипа фиг.1, а на чертеже фиг.9 - заявляемого ОУ фиг.4 в среде компьютерного моделирования Cadence на моделях других интегральных транзисторов HJW.
см
На фиг.10 приведены температурные зависимости напряжения смещения нуля U сравниваемых схем фиг.8, фиг.9.
На фиг.11 показаны амплитудно-частотные характеристики коэффициента усиления схем фиг.8 и фиг.9.
Дифференциальный операционный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 и второй 5 выходные транзисторы, эмиттеры которых связаны с первым 6 источником питания через соответствующие первый 7 и второй 8 токостабилизирующие резисторы и подключены к соответствующим первому 2 и второму 3 токовым выходам входного дифференциального каскада 1, третий 9 выходной транзистор, эмиттер которого соединен с объединенными базами первого 4 и второго 5 выходных транзисторов и коллектором второго 5 выходного транзистора, база через первый 10 источник опорного тока связана со вторым 11 источником питания, а коллектор через второй 12 источник опорного тока соединен со вторым 11 источником питания и подключен ко входу цепи экстракции выходного сигнала 13, причем коллектор первого 4 выходного транзистора связан с базой третьего 9 выходного транзистора. Цепь экстракции выходного сигнала 13 содержит первый 14 дополнительный транзистор, коллектор которого соединен со вторым 11 источником питания, база является входом цепи экстракции выходного сигнала 13, а эмиттер соединен с выходом устройства и коллектором второго 15 дополнительного транзистора, эмиттер второго 15 дополнительного транзистора через дополнительный двухполюсник 16 соединен с первым 6 источником питания, а его база подключена к коллектору первого 4 выходного транзистора.
На фиг.3, в соответствии с п.2 формулы изобретения, в схему введен транзистор терморадиационной компенсации 17, эмиттер которого соединен с его базой и базами первого 4 и второго 5 выходных транзисторов, а коллектор связан с базой третьего 9 выходного транзистора.
Кроме этого, на фиг.3, в соответствии с п.3 формулы изобретения, дополнительный двухполюсник 16 содержит последовательно включенные резисторы 18 и прямосмещенный p-n переход 19.
На фиг.4, в соответствии с п.4 формулы изобретения, коллектор первого 4 выходного транзистора связан с базой третьего 9 выходного транзистора через вспомогательный p-n переход 20. В частном случае входной дифференциальный каскад 1 реализован на входных транзисторах 21 и 22, а также источнике тока 23.
см
Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U в схеме фиг.4, т.е. зависящие от схемотехники ОУ.
2
3
0
эi
кi
20
э
8
Если выходные токи первого 2 (I) и второго 3 (I) токовых выходов входного дифференциального каскада 1, а также токи двухполюсников 10 и 12 равны величине I, то токи эмиттеров I и коллекторов I транзисторов 4, 5, 9 и вспомогательного p-n перехода (I) и двухполюсников 7 (I) и 8 (I) определяются соотношениями:
б.р
э.i
i
э.i
0
где I=I/β - ток базы n-p-n транзисторов 4, 5, 9, 14, 15 при эмиттерном токе I=I;
i
э
0
β - коэффициент усиления по току базы n-p-n транзисторов при токе эмиттера I=I.
Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину
б.14
б.р
где I=2I - ток базы транзистора 14.
р
см
Подставляя (1)÷(10) в (11), находим, что в схеме фиг.4 разностный ток I, определяющий U операционного усилителя,
см
см
p
см
вх
Таким образом, в заявляемом устройстве при выполнении условия (10) уменьшается систематическая составляющая U, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U, так как разностный ток I в узле «А» создает U, зависящее от крутизны S преобразования входного дифференциального напряжения (u) ОУ в выходной ток узла «А». В частном случае для фиг.4:
э21
э22
где r= r - сопротивления эмиттерных переходов входных транзисторов 21 и 22 входного дифференциального каскада 1 при его построении по классической параллельно-балансной схеме (фиг.4).
Поэтому для схемы фиг.4
т
где φ=26 мВ - температурный потенциал.
p
см
см
см
В ОУ-прототипе I≠0, поэтому здесь систематическая составляющая U получается более чем в 100 раз больше (U=-8,9 мВ), чем в заявляемой схеме (U=-23,4 мкВ).
Компьютерное моделирование схем фиг.5, фиг.6 на моделях транзисторов ФГУП НПП «Пульсар» подтверждает (фиг.7) данные теоретические выводы.
см
см
см
Для минимизации U при повышенных температурах (t°>80°C) в схеме фиг.3 предусмотрен транзистор терморадиационной компенсации 17, который находится в закрытом состоянии. Однако ток через его p-n переход на подложку, который существенно возрастает на высоких температурах (или при радиационных воздействиях), компенсирует соответствующий ток через p-n переход на подложку транзистора 5. Это уменьшает производную dU/dT и абсолютные значения U при t°>80°С.
см
см
см
Аналогичные, но более высокие результаты по величине U получаются при построении ОУ на интегральных транзисторах с моделями HJW фирмы Zarlink (фиг.8, фиг.9). Анализ графиков фиг.10 показывает, что в рабочем диапазоне температур -60°С÷+80°С U заявляемого ОУ изменяется на 1,5 мкВ, что соответствует температурному дрейфу U на 0,01 мкВ/°C. При этом коэффициент усиления по напряжению ОУ превышает 100 дБ (фиг.11).
Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент США №5.422.600.
2. Патент США №4.644.295.
3. Патент США №5.734.296.
4. Патент США №5.420.540.
5. Патент США №5.952.882.
6. Патент США №6.542.030.
7. Патент США №6.456.162.
8. Патент США №4.293.824.
9. Патент США №6.456.163.
10. Патент США №6.501.333.
11. Патент Англии №2.035.003 кл. Н3Т.
12. Патент Японии JP 2010-28173.