АКТИВНЫЙ СМЕСИТЕЛЬ С ПОВЫШЕННОЙ ЛИНЕЙНОСТЬЮ

Полезная модель относится к электронике и может быть использована для создания активных смесителей с повышенной линейностью.
III
V
Известен смеситель [RU 2473166, C1, G06G 7/12, H03D 7/00, 20.01.2013], содержит коаксиально-волноводный тройник в виде отрезка прямоугольного волновода, коаксиальную линию передачи - вывод преобразованной частоты, изолирующую подложку, на одной стороне которой выполнено металлизированное покрытие, а на другой - интегральная схема с активным элементом, низкочастотный фильтр, при этом, изолирующая подложка размещена вдоль волновода, посередине и перпендикулярно его широкой стенке, изолирующая подложка выполнена из полупроводникового материала типа AB, металлизированное покрытие изолирующей подложки выполнено локально, неметаллизированная часть изолирующей подложки выполнена в виде плавных переходов с противоположных концов изолирующей подложки, на другой стороне изолирующей подложки с обоих противоположных ее концов дополнительно выполнены Г-образные металлические проводники, а интегральная схема с активным элементом, низкочастотный фильтр и Г-образные металлические проводники выполнены в виде монолитной интегральной схемы, активный элемент монолитной интегральной схемы выполнен в виде полевого транзистора с барьером Шотки.
Недостатком устройства является относительно узкая область применения.
Известен также смеситель [RU 2450352, C1, G06G 7/12, H03F 3/45, 10.05.2012], содержащий входную перемножающую ячейку Джильберта, эмиттерная цепь которой согласована с первой шиной источника питания, первый и второй (4) входы канала «X» перемножающей ячейки Джильберта, первый и второй входы канал «Y» перемножающей ячейки Джильберта, первый выход устройства, соединенный с первым токовым выходом перемножающей ячейки Джильберта и первым выводом первого резистора нагрузки, второй выход устройства, соединенный со вторым токовым выходом перемножающей ячейки Джильберта и первым выводом второго резистора нагрузки, причем второй вывод первого резистора нагрузки и второй вывод второго резистора нагрузки связаны со второй шиной источника питания, при этом, второй вывод первого резистора нагрузки связан со второй шиной источника питания через первый дополнительный резистор и через первый двухполюсник с малым дифференциальным сопротивлением по переменному току связан с эмиттером первого дополнительного транзистора, коллектор которого подключен к первому токовому выходу перемножающей ячейки Джильберта, второй вывод второго резистора нагрузки связан со второй шиной источника питания через второй дополнительный резистор и через второй двухполюсник с малым дифференциальным сопротивлением по переменному току связан с эмиттером второго дополнительного транзистора, коллектор которого подключен ко второму токовому выходу перемножающей ячейки Джильберта), эмиттер первого дополнительного транзистора связан с первой шиной источника питания через первый дополнительный токостабилизирующий двухполюсник, эмиттер второго дополнительного транзистора связан с первой шиной источника питания через второй дополнительный токостабилизирующий двухполюсник, причем, база первого дополнительного транзистора соединена с выходом первой цепи установления статического режима, а база второго дополнительного транзистора соединена с выходом (23) второй цепи установления статического режима.
Недостатком этого технического решения является относительно низкая стабильность коэффициента передачи, вызванная относительно высоким уровнем нелинейных искажений и относительно высоким уровнем шумов транзисторов на выходе устройства.
Наиболее близким по технической сущности к предложенному является смеситель [RU 2450353, C1, G06G 7/12, H03F 3/45, 10.05.2012], содержащий входную перемножающую ячейку Джильберта, эмиттерная цепь которой согласована с первой шиной источника питания, первый и второй входы канала «X» перемножающей ячейки Джильберта, первый и второй входы канал «Y» перемножающей ячейки Джильберта, первый выходной транзистор, эмиттер которого соединен с первым токовым выходом перемножающей ячейки Джильберта, второй выходной транзистор, эмиттер которого соединен со вторым токовым выходом перемножающей ячейки Джильберта, первый выход устройства, соединенный с коллектором первого выходного транзистора, второй выход устройства, соединенный с коллектором второго выходного транзистора, вспомогательный источник напряжения, подключенный к базам первого и второго выходных транзисторов, первый резистор нагрузки, первый вывод которого подключен к коллектору первого выходного транзистора, второй резистор нагрузки, коллектор которого подключен к коллектору второго выходного транзистора, причем второй вывод первого резистора нагрузки и второй вывод второго резистора нагрузки связаны со второй шиной источника питания, отличающийся тем, что второй вывод первого резистора нагрузки связан со второй шиной источника питания через первый дополнительный резистор и через первый двухполюсник с малым дифференциальным сопротивлением по переменному току связан с эмиттером первого выходного транзистора, а второй вывод второго резистора нагрузки связан со второй шиной источника питания через второй дополнительный резистор и через второй двухполюсник с малым дифференциальным сопротивлением по переменному току связан с эмиттером второго выходного транзистора.
Недостатком этого технического решения является относительно низкая стабильность коэффициента передачи, вызванная относительно высоким уровнем нелинейных искажений и относительно высоким уровнем шумов транзисторов на выходе устройства.
Задачей, которая решается в предложенном техническом решении, является создание смесителя с повышенной стабильностью коэффициента передачи, способного обеспечивать малый уровень нелинейные искажения с одновременным подавлением шумов транзисторов и пониженную чувствительность к отклонениям технологического процесса изготовления микросхемы.
Требуемый технический результат заключается в повышении стабильности коэффициента передачи.
Поставленная задача решается, а требуемый технический результат достигается тем, что, в устройство, содержащее перемножающую ячейку Джильберта, первый и второй входы которой являются входами сигнала гетеродина, а также первый и второй источники тока, первый и второй транзисторы и первый, второй, третий и четвертый резисторы, согласно полезной модели, введены третий, четвертый и пятый источники тока, транзисторы с третьего по двенадцатый и резисторы с пятого по четырнадцатый, причем, первые клеммы первого, второго, третьего, четвертого и пятого источников тока заземлены, вторая клемма пятого источника тока соединена с первой клеммой входного источника сигнала и через седьмой резистор соединена с эмиттером седьмого транзистора, вторая клемма пятого источника тока соединена со второй клеммой входного источника сигнала и через восьмой резистор соединена с эмиттером восьмого транзистора, вторая клемма первого источника тока через первый резистор соединена с эмиттером первого транзистора, а через второй резистор соединена с эмиттером второго транзистора, вторая клемма второго источника тока соединена через третий резистор с эмиттером третьего транзистора и с базой второго транзистора, а через четвертый резистор соединена с эмиттером четвертого транзистора и с базой пятого транзистора, вторая клемма третьего источника тока через пятый резистор соединена с эмиттером пятого транзистора, а через шестой резистор соединена с эмиттером шестого транзистора, база которого соединена с базой четвертого транзистора и со второй клеммой входного источника сигнала, а коллектор через двенадцатый резистор соединен с эмиттером двенадцатого транзистора, база которого соединена с базами девятого, десятого и одиннадцатого транзисторов и заземлена, база восьмого транзистора соединена с коллектором пятого транзистора, который через одиннадцатый резистор соединен с эмиттером одиннадцатого транзистора, база первого транзистора соединена с базой третьего транзистора и с первой клеммой входного источника сигнала, коллектор второго транзистора соединен с базой седьмого транзистора и через десятый резистор соединена с эмиттером десятого транзистора, коллектор первого транзистора через девятый резистор соединен с эмиттером девятого транзистора, коллектор которого соединен с коллекторами седьмого транзистора, восьмого транзистора, десятого транзистора, одиннадцатого транзистора и двенадцатого транзистора, а также с первыми клеммами тринадцатого и четырнадцатого резисторов, вторые клеммы которых являются выходными клеммами перемножающей ячейки Джильберта, первая и вторая клеммы входного сигнала которой соединены с коллекторами третьего и четвертого транзисторов, соответственно, при этом, при этом, токи четвертого и пятого источников тока и сопротивления седьмого и восьмого резисторов выбираются из условия обеспечения согласования по мощности с источником сигналов, выбирают равными значения сопротивлений первого, второго, пятого и шестого резисторов, значения сопротивлений девятого, десятого, одиннадцатого и двенадцатого резисторов, значения сопротивлений седьмого и восьмого резисторов, равными значения площадей третьего и четвертого транзисторов, равными значения площадей седьмого и восьмого транзисторов, равными значения площадей первого, второго, пятого и шестого транзисторов, а значение последовательного соединения сопротивлений одиннадцатого резистора и выходного сопротивления эмиттера одиннадцатого транзистора выбирают из условия:
ИСТ
22
23
26
E
29
e17
10
11
14
4
где: g - проводимость источника входного сигнала, g - проводимость четвертого резистора, g - проводимость пятого резистора, g - проводимость восьмого резистора, R - сопротивление последовательного соединения одиннадцатого резистора R и выходного сопротивления эмиттера r одиннадцатого транзистора, S - крутизна выходной характеристики в рабочей точке четвертого транзистора, S - крутизна выходной характеристики в рабочей точке пятого транзистора, S - крутизна выходной характеристики в рабочей точке восьмого транзистора, I - ток третьего источника тока
На чертеже представлена электрическая схема активного смесителя с повышенной линейностью.
Активный смеситель с повышенной линейностью содержит перемножающую ячейку 1 Джильберта, первый и второй входы которой являются входами сигнала гетеродина, а также первый 2, второй 3, третий 4, четвертый 5 и пятый 6 источники тока и первый 7, второй 8, третий 9, четвертый 10, пятый 11, шестой 12, седьмой 13, восьмой 14, девятый 15, десятый 16, одиннадцатый 17 и двенадцатый 18 транзисторы.
Кроме того, активный смеситель с повышенной линейностью содержит первый 19, второй 20, третий 21, четвертый 22, пятый 23, шестой 24, седьмой 25, восьмой 26, девятый 27, десятый 28, одиннадцатый 29, двенадцатый 30, тринадцатый 31 и четырнадцатый 32 резисторы.
Перемножающая ячейка 1 Джильберта выполнена по классической схеме и содержит тринадцатый 33, четырнадцатый 34, пятнадцатый 35 и шестнадцатый 36 транзисторы.
При этом, в активном смесителе с повышенной линейностью первые клеммы первого 2, второго 3, третьего 4, четвертого 5 и пятого 6 источников тока заземлены, вторая клемма пятого источника 6 тока соединена с первой клеммой входного источника сигнала и через седьмой резистор 25 соединена с эмиттером седьмого транзистора 13, вторая клемма пятого источника тока соединена со второй клеммой входного источника сигнала и через восьмой резистор 26 соединена с эмиттером восьмого транзистора 14, вторая клемма первого источника 2 тока через первый резистор 19 соединена с эмиттером первого транзистора 7, а через второй резистор 20 соединена с эмиттером второго транзистора 8, вторая клемма второго источника 3 тока соединена через третий резистор 21 с эмиттером третьего транзистора 9 и с базой второго транзистора 8, а через четвертый резистор 22 соединена с эмиттером четвертого транзистора 10 и с базой пятого транзистора 11, вторая клемма третьего источника 4 тока через пятый резистор 23 соединена с эмиттером пятого транзистора 11, а через шестой резистор 24 соединена с эмиттером шестого транзистора 12, база которого соединена с базой четвертого транзистора 10 и со второй клеммой входного источника сигнала, а коллектор через двенадцатый резистор 30 соединен с эмиттером двенадцатого транзистора 18, база которого соединена с базами девятого 15, десятого 16 и одиннадцатого 17 транзисторов и заземлена, база восьмого транзистора 14 соединена с коллектором пятого транзистора 11, который через одиннадцатый резистор 29 соединен с эмиттером одиннадцатого транзистора 17, база первого транзистора 7 соединена с базой третьего транзистора 9 и с первой клеммой входного источника сигнала, коллектор второго транзистора 8 соединен с базой седьмого транзистора 13 и через десятый резистор 28 соединена с эмиттером десятого транзистора 16, коллектор первого транзистора 7 через девятый резистор 27 соединен с эмиттером девятого транзистора 15, коллектор которого соединен с коллекторами седьмого транзистора 13, восьмого транзистора 14, десятого транзистора 16, одиннадцатого транзистора 17 и двенадцатого транзистора 12, а также с первыми клеммами тринадцатого 31 и четырнадцатого 32 резисторов, вторые клеммы которых являются выходными клеммами перемножающей ячейки Джильберта, первая и вторая клеммы входного сигнала которой соединены с коллекторами третьего 9 и четвертого 10 транзисторов, соответственно, при этом, выбирают равными значения сопротивлений первого 19, второго 20, пятого 23 и шестого 24 резисторов, значения сопротивлений девятого 27, десятого 28, одиннадцатого 29 и двенадцатого 30 резисторов, значения сопротивлений седьмого 25 и восьмого 26 резисторов, равными значения площадей третьего 9 и четвертого 10 транзисторов, равными значения площадей седьмого 13 и восьмого 14 транзисторов, равными значения площадей первого 7, второго 8, пятого 11 и шестого 1 транзисторов,
В представленной схеме предлагаемого смесителя не указаны цепи установки рабочей точки и отсутствуют развязывающие емкости поскольку в диапазоне средних частот их можно считать короткозамкнутыми. Она реализована на базе биполярных транзисторов, но возможна реализация и на МОП структурах.
Работает активный смеситель с повышенной линейностью следующим образом.
ист.сигн
ист
Входной сигнал от источника U с выходным сопротивлением Rпоступает на вход основного преобразователя напряжение-ток, состоящего из третьего 9 и четвертого 10 транзисторов, третьего 21 и четвертого 22 резисторов и второго источника 3 тока. Переменный входной дифференциальный сигнал, поступающий на базы третьего 9 и четвертого 10 транзисторов, возбуждает в последних переменные токи коллекторов и эмиттеров, которые, кроме полезного сигнала, содержат в себе нелинейные искажения. Эмиттерные токи преобразуются в дифференциальное напряжение с помощью третьего 21 и четвертого 22 резисторов
ист.сигн
ИСТ
Напряжения, снимаемые с эмиттеров третьего 21 и четвертого 22 резисторов, поступают на пару эквивалентных сумматоров. Первый сумматор образован элементами первым 7, вторым 8, девятым 15 и десятым 16 транзисторами, первым 19, вторым 20, девятым 27 и десятым 29 резисторами и первым источником 2 тока. Второй сумматор включает в себя пятый 11, шестой 12, одиннадцатый 17 и двенадцатый 18 транзисторы, пятый 23, шестой 24, одиннадцатый 29 и двенадцатый 30 резисторы и третий 4 источник тока. На вторые входы сумматоров подается полезный сигнал от источника U. Основная функция этих сумматоров заключается в подавлении компонентов полезного сигнала в переменном напряжении, действующем в эмиттерах транзисторов третьего 9 и четвертого 10 транзисторов. Выделенные первым и вторым сумматорами искажения суммируются с входным сигналом. Операция суммирования осуществляется с помощью третьего сумматора, образованного седьмым 13 и восьмым 14 транзисторами, седьмым 25 и восьмым 26 резисторами ч четвертым 5 и пятым 6 источниками тока. Номиналы резисторов, параметры транзисторов, значения источников токов и соединения элементов подбираются так, чтобы нелинейные искажения, содержащиеся в сумме сигналов компенсировались нелинейными искажениями, образуемыми под действием полезного сигнала. В частности, ток четвертого 5 и пятого 6 источников тока и номиналы седьмого 25 и восьмого 26 резисторов выбираются из соображения обеспечения согласования по мощности с источником сигналов: активная часть последовательного соединения сопротивления седьмого резистора 25 (восьмого резистора 26) и выходного сопротивления эмиттера седьмого транзистора 13 (восьмого транзистора 14) должны быть равны половине выходного сопротивления источника сигнала R.
Кроме того, теоретически установлено и экспериментально подтверждено, что для достижения требуемого технического результата выбирают равными значения сопротивлений первого 19, второго 20, пятого 23 и шестого 24 резисторов, значения сопротивлений девятого 27, десятого 28, одиннадцатого 29 и двенадцатого 30 резисторов, значения сопротивлений седьмого 25 и восьмого 26 резисторов:
19
20
23
24
27
28
29
30
25
26
R=R=R=R, R=R=R=R, R=R,
равными значения площадей третьего 9 и четвертого 10 транзисторов, равными значения площадей седьмого 13 и восьмого 14 транзисторов, равными значения площадей первого 7, второго 8, пятого 11 и шестого 1 транзисторов. Значение последовательного соединения одиннадцатого резистора 29 и выходного сопротивления эмиттера одиннадцатого транзистора 17, при котором будут компенсироваться нелинейные искажения третьего 9 и четвертого 10 транзисторов выбирается из условия
ИСТ
22
23
26
E
е17
10
11
14
4
где: g - проводимость источника входного сигнала, g - проводимость четвертого резистора 22, g - проводимость пятого резистора 23, g - проводимость восьмого резистора 26, R - сопротивление последовательного соединения одиннадцатого резистора 29 и выходного сопротивления эмиттера r одиннадцатого транзистора 17, S - крутизна выходной характеристики в рабочей точке четвертого транзистора 10, S - крутизна выходной характеристики в рабочей точке пятого транзистора 11, S - крутизна выходной характеристики в рабочей точке восьмого транзистора 14, I - ток третьего источника тока 4.
Таким образом, благодаря усовершенствованию известного устройства путем введения дополнительных элементов определенных соотношений между их параметрами достигается требуемый технический результат, заключающийся в повышении стабильности коэффициента передачи с обеспечением малого уровня нелинейных искажений с одновременным подавлением шумов транзисторов и пониженной чувствительности к отклонениям технологического процесса изготовления микросхемы.