АРСЕНИД-ГАЛЛИЕВЫЙ БУФЕРНЫЙ УСИЛИТЕЛЬ НА ОСНОВЕ n-КАНАЛЬНЫХ ПОЛЕВЫХ И p-n-p БИПОЛЯРНЫХ ТРАНЗИСТОРОВ
GALLIUM ARSENIDE BUFFER AMPLIFIER BASED ON n-CHANNEL FET AND p-n-p BIPOLAR TRANSISTORS

Изобретение относится к области микроэлектроники и может быть использовано в качестве выходного каскада различных аналоговых устройств, допускающих работу в условиях воздействия проникающей радиации, низких и высоких температур.
Известно значительное количество схем выходных каскадов (ВК) и буферных усилителей (БУ) аналоговых микроэлектронных изделий, которые реализуются на полевых транзисторах с управляющим p-n переходом по схеме включения «с общим стоком». Данное схемотехническое решение является базовым [1-10] для современной электроники – на ее основе реализуются многие серийные микросхемы.
Во многих применениях схема БУ адаптируется под конкретные технологические процессы и внешние воздействующие факторы, например, влияние низких температур и радиации, т.к. только в этом случае обеспечивается реализациях предельных параметров ВК и БУ.
В настоящее время в российской и зарубежной микроэлектронике уделяется повышенное внимание арсенид-галлиевым микросхемам [11-14]. Данное направление создания электронной компонентной базы относится к числу наиболее перспективных в задачах космического приборостроения. Однако, особенности арсенид-галлиевых технологических процессов накладывают существенные ограничения на типы реализуемых транзисторов и их характеристики. Так, например, арсенид-галлиевый технологический процесс, предлагаемый фирмами США [11-14], а также разрабатываемый Минским научно-исследовательским институтом радиоматериалов (https://mniirm.by/), ориентирован на изготовление аналоговых схем, содержащих только полевые GaAs транзисторы с управляющим p-n переходом  и биполярные GaAs p-n-p транзисторы. Применение других полупроводниковых приборов не допускается. Это накладывает существенные ограничения на схемотехнику аналоговых устройств, ориентированных на данный технологический процесс.
L
Ближайшим прототипом (фиг. 1) заявляемого устройства является буферный усилитель (истоковый повторитель), представленный в патенте US 5.083.046, fig. 1, 1992 г. (элементы Q3, R, C). Он содержит (фиг. 1) вход 1 и выход 2 устройства, входной n-канальный полевой транзистор 3, сток которого согласован с первой 4 шиной источника питания, а исток связан с выходом 2 устройства и через двухполюсник нагрузки 5 соединен с общей шиной источников питания 6, вторую 7 шину источника питания.
н
Существенный недостаток БУ – прототипа состоит в том, что при его реализации на арсенид-галлиевых транзисторах он не может обеспечить в относительно низкоомной нагрузке R токи двух направлений, т.к. он не работает в двухтактном режиме класса АВ.
Основная задача предполагаемого изобретения состоит в создании двухтактного буферного усилителя, реализуемого на JFET арсенид-галлиевых полевых транзисторах с управляющим p-n переходом и биполярных GaAs p-n-p транзисторах, который имеет малый статический ток потребления и обеспечивает стабильность основных параметров в диапазоне внешних воздействий (температура, радиация).
предусмотрены новые элементы и связи –
Поставленная задача достигается тем, что в буферном усилителе фиг. 1, содержащем вход 1 и выход 2 устройства, входной n-канальный полевой транзистор 3, сток которого согласован с первой 4 шиной источника питания, а исток связан с выходом 2 устройства и через двухполюсник нагрузки 5 соединен с общей шиной источников питания 6, вторую 7 шину источника питания, в схему введен первый 8 дополнительный арсенид-галлиевый p-n-p биполярный транзистор, база которого соединена со входом 1 устройства, коллектор подключен ко второй 7 шине источника питания, а эмиттер связан с выходом 2 устройства и стоком первого 9 дополнительного арсенид-галлиевого полевого транзистора с n-каналом, причем исток первого 9 дополнительного арсенид-галлиевого полевого транзистора с n-каналом соединен со второй 7 шиной источника питания через первый 10 вспомогательный резистор, а затвор первого 9 дополнительного арсенид-галлиевого полевого транзистора с n-каналом подключен ко второй 7 шине источника питания.
На чертеже фиг. 1 показана схема буферного усилителя – прототипа, который известен как схема «с общим стоком».
На чертеже фиг. 2 представлена схема заявляемого устройства в соответствии с п. 1 формулы изобретения.
На чертеже фиг. 3 приведена схема заявляемого буферного усилителя  в соответствии с п.2  формулы изобретения, по которому первый 8 дополнительный арсенид-галлиевый p-n-p биполярный транзистор выполнен по схеме Дарлингтона на входном 8.1 и выходном 8.2 p-n-p транзисторах.
На чертеже фиг. 4 показана схема заявляемого буферного усилителя  в соответствии с п.3  формулы изобретения.
На чертеже фиг. 5 представлена схема заявляемого буферного усилителя  в соответствии с п.4  формулы изобретения.
На чертеже фиг. 6  приведена схема заявляемого буферного усилителя  в соответствии с п.5  формулы изобретения.
На чертеже фиг. 7 показана схема заявляемого буферного усилителя  в соответствии с п.6  формулы изобретения.
На чертеже фиг. 8 представлена схема заявляемого буферного усилителя  в соответствии с п.7  формулы изобретения.
o
load
На чертеже фиг. 9 приведена схема для моделирования  буферного усилителя на чертеже фиг. 2 при его реализации на GaAs транзисторах в среде LTspice c входным смещением (V1=-1.24В)  при t=27 C, +Vcc=-Vee=10В, R=∞ Ом, R1= 64.5 кОм.
o
load
На чертеже фиг.10 показана амплитудная характеристика GaAs буферного усилителя фиг. 9 в среде LTspice при t=27 C, +Vcc=-Vee=10 В, R= 2кОм/5кОм/10кОм/∞ Ом, V1=-1.24 В, R1= 64.5 кОм.
o
load
На чертеже фиг. 11 представлена амплитудно-частотная характеристика коэффициента передачи по напряжению GaAs буферного усилителя на чертеже фиг. 9 в среде LTspice при t=27 C, +Vcc=-Vee=10 В, R=∞ Ом, R1= 64.5 кОм.
Арсенид-галлиевый буферный усилитель на основе n-канальных полевых и p-n-p биполярных транзисторов фиг. 2 содержит вход 1 и выход 2 устройства, входной n-канальный полевой транзистор 3, сток которого согласован с первой 4 шиной источника питания, а исток связан с выходом 2 устройства и через двухполюсник нагрузки 5 соединен с общей шиной источников питания 6, вторую 7 шину источника питания. В схему введен первый 8 дополнительный арсенид-галлиевый p-n-p биполярный транзистор, база которого соединена со входом 1 устройства, коллектор подключен ко второй 7 шине источника питания, а эмиттер связан с выходом 2 устройства и стоком первого 9 дополнительного арсенид-галлиевого полевого транзистора с n-каналом, причем исток первого 9 дополнительного арсенид-галлиевого полевого транзистора с n-каналом соединен со второй 7 шиной источника питания через первый 10 вспомогательный резистор, а затвор первого 9 дополнительного арсенид-галлиевого полевого транзистора с n-каналом подключен ко второй 7 шине источника питания.
На чертеже фиг. 3, в соответствии с п. 2 формулы изобретения, первый 8 дополнительный арсенид-галлиевый p-n-p биполярный транзистор выполнен по схеме составного транзистора Дарлингтона и содержит последовательно включенные входной 8.1 и выходной 8.2 p-n-p транзисторы, причем эмиттер входного 8.1 p-n-p транзистора соединен с базой выходного 8.2 p-n-p транзистора, их коллекторы объединены и подключены ко второй 7 шине источника питания.
На чертеже фиг. 4, в соответствии с п. 3 формулы изобретения, первый 9 дополнительный арсенид-галлиевый полевой транзистор с n-каналом выполнен по первой каскодной схеме и содержит входной 9.1 и выходной 9.2 арсенид-галлиевые полевые транзисторы с n-каналом, причем сток входного 9.1 арсенид-галлиевого полевого транзистора с n-каналом соединен с истоком выходного 9.2 арсенид-галлиевого полевого транзистора с n-каналом, а затвор выходного 9.2 арсенид-галлиевого полевого транзистора с n-каналом соединен с истоком входного 9.1 арсенид-галлиевого полевого транзистора с n-каналом.
На чертеже фиг. 5, в соответствии с п. 4 формулы изобретения,  первый 9 дополнительный арсенид-галлиевый полевой транзистор с n-каналом выполнен по второй каскодной схеме и содержит входной 9.3 и выходной 9.4 арсенид-галлиевые полевые транзисторы с n-каналом, причем  сток входного 9.3 арсенид-галлиевого полевого транзистора с n-каналом соединен с истоком выходного 9.4 арсенид-галлиевого полевого транзистора с n-каналом, а затвор выходного 9.4 арсенид-галлиевого полевого транзистора с n-каналом соединен с затвором входного 9.3 арсенид-галлиевого полевого транзистора с n-каналом.
На чертеже фиг. 6, в соответствии с п. 5 формулы изобретения, исток выходного 9.4 арсенид-галлиевого полевого транзистора с n-каналом связан со второй 7 шиной источника питания через первый 11 дополнительный резистор.
На чертеже фиг. 7, в соответствии с п. 6 формулы изобретения, исток выходного 9.2 арсенид-галлиевого полевого транзистора с n-каналом связан со второй 7 шиной источника питания через второй 12 дополнительный резистор.
На чертеже фиг. 8, в соответствии с п. 7 формулы изобретения, входной n-канальный полевой транзистор 3 выполнен как составной транзистор на основе первого 3.1 и второго 3.2 вспомогательных полевых транзисторов с n-каналом, причем затвор первого 3.1 вспомогательного полевого транзистора с n-каналом соединен с затвором второго 3.2 вспомогательного полевого транзистора с n-каналом, а сток первого 3.1 вспомогательного полевого транзистора с n-каналом соединен с истоком второго 3.2 вспомогательного полевого транзистора с n-каналом.
Рассмотрим работу предлагаемого буферного усилителя фиг. 2.
0
0
Статический режим БУ на чертеже фиг. 2 определяется вольт-амперными характеристиками входного n-канального полевого транзистора  3 и первого 8 дополнительного арсенид-галлиевого p-n-p биполярного транзистора, имеющих различную физическую природу и разные принципы действия, а также первого 9 дополнительного арсенид-галлиевого полевого транзистора с n-каналом, формирующего заданный ток I. Причем от свойств этого источника тока I, который имеет много вариантов построения для получения разных свойств БУ в диапазоне температур и радиационных воздействий, а также минимизации влияния на характеристики схемы нестабильности напряжения питания.
0
Экспериментальные исследования GaAs полевых и биполярных транзисторов показывает, что для получения высокой стабильности сквозного тока БУ необходимо иметь вполне определенную температурную или радиационную зависимость тока I, который определяется соответствующим выбором рабочей точки на вольт-амперные характеристики первого 9 дополнительного арсенид-галлиевого полевого транзистора с n-каналом. Так, применение каскодной структуры на входном 9.1 и выходном 9.2 арсенид-галлиевых полевых транзисторах с n-каналом (фиг. 4) вместо одиночного первого 9 дополнительного арсенид-галлиевого полевого транзистора с n-каналом (фиг. 2, фиг. 3) уменьшает паразитную емкость в цепи нагрузки БУ, что обусловлено эффектом собственной компенсации емкости затвор-сток выходного 9.2 арсенид-галлиевого полевого транзистора с n-каналом.
В схеме на чертеже фиг. 5 первый 9 дополнительный арсенид-галлиевый полевой транзистор с n-каналом выполнен на основе так называемых split-length составных транзисторов, которые, в отличие от схемы фиг. 2, фиг. 3, обеспечивают малую внутреннюю обратную связь.
0
Реализация транзистора на основе входного 9.3 и выходного 9.4 арсенид-галлиевых полевых транзисторов с n-каналом и первого 11 дополнительного резистора позволяет управлять температурной и радиационной зависимостью тока I. Аналогичным свойством обладает и схема на чертеже фиг. 7, которая также обеспечивает собственную компенсацию емкости затвор-сток.
Особенность схемы на чертеже фиг. 8 состоит в  том, что за счет применения так называемого split-length составного транзистора на первом 3.1 и втором 3.2  вспомогательных полевых транзисторах с n-каналом в каскодном включении в качестве входного n-канального полевого транзистора 3 уменьшается влияние нестабильности напряжения питания на характеристики БУ.
н
н
(+)
Если на вход 1 подается положительное напряжение, то это вызывает увеличение тока истока и тока стока входного n-канального полевого транзистора 3, а также создает ток положительного направления i  в нагрузке R.
При уменьшении отрицательного напряжения на входе 1 подзапирается входной n-канальный полевой транзистор 3 и отрицательное приращение тока в нагрузке создается первым 8 дополнительным арсенид-галлиевым p-n-p биполярным транзистором.
н
Амплитудная характеристика предлагаемого БУ фиг. 9, представленная на чертеже фиг. 10, показывает, что рассматриваемая схема при двуполярном питании ±10В обеспечивает выходные напряжения с максимальной амплитудой 8,2-9,0 В при R=2 КОм. Для более низкоомных сопротивлений нагрузки Rн необходимо увеличивать ширину канала применяемых  полевых транзисторов или использовать параллельное включение нескольких активных элементов JFET или BJT.
Компьютерное моделирование (фиг. 9, фиг. 10) показывает, что предлагаемый буферный усилитель, схемотехника которого адаптирована на применение в диапазоне низких температур и воздействия проникающей радиации [15], имеет существенные достоинства в сравнении с известными вариантами построения БУ при их реализации в рамках рассматриваемого арсенид-галлиевого технологического процесса, обеспечивающего создание только полевых транзисторов с управляющим p-n переходом и биполярных p-n-p транзисторов.
Таким образом, заявляемое устройство имеет существенные преимущества в сравнении с БУ-прототипом.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент WO 2014/168518 (PCT RU 2014/000255), fig. 8, 2014 г. (транзистор 57, резистор 55)
2. Патент DE 2354552, fig. 8, 1974 г. (транзистор Tr33, резистор 89)
R12
3. Патент US 5.083.046, fig. 1, 1992 г. (транзистор Q, резистор R)
4. Патент US 5.367.271, fig. 13, 1994 г. (транзистор J29, резистор 31)
5. Патент US  5.083.095, fig. 6, 1992 г. (транзистор 63, резистор S63)
L
6. Патент US 6437612, fig. 1, 2002 г. (транзистор М2б резистор R)
7. Патент US 3678402, fig. 3, 1972 г. (транзистор 13, резистор 18)
8. Патент SU 1059665, 1983 г. (транзистор 1, резистор 3)
9. Основы электроники, радиотехники и связи: Учебное пособие для вузов , А.Д. Гуменюк, В.И. Журавлев, Ю.Ю. Мартюшев и др.; Под редакцией Г.Д. Петрухина. – М.: Горячая линия – Телеком, 2008. – С. 195, рис. 8.28б
10. Singh R., Mehra R, “Design A Darlington Amplifier with Improved Gain and Slew Rate”, International Journal of Electronics and Communication Technology. 2017. Т. 8. №. 4. Pp. 13-16. Fig. 3
11. M. Fresina, "Trends in GaAs HBTs for wireless and RF," 2011 IEEE Bipolar/BiCMOS Circuits and Technology Meeting, Atlanta, GA, USA, 2011, pp. 150-153. doi: 10.1109/BCTM.2011.6082769
12. P. J. Zampardi, M. Sun, C. Cismaru and J. Li, "Prospects for a BiCFET III-V HBT Process," 2012 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS), La Jolla, CA, USA, 2012, pp. 1-3. doi: 10.1109/CSICS.2012.6340116
13. W. Liu, D. Hill, D. Costa and J. S. Harris, "High-performance microwave AlGaAs-InGaAs Pnp HBT with high-DC current gain," in IEEE Microwave and Guided Wave Letters, vol. 2, no. 8, pp. 331-333, Aug. 1992. doi: 10.1109/75.153604
14. Peatman W. et al. InGaP-Plus™: advanced GaAs BiFET technology and applications // CS MANTECH Conference, May 14-17, 2007, Austin, Texas, USA. pp. 243-246.
15. Проектирование низкотемпературных и радиационно-стойких аналоговых микросхем для обработки сигналов датчиков: монография / Н.Н. Прокопенко, О.В. Дворников, А.В. Бугакова. – М.: СОЛОН-Пресс, 2021. – 200 с.