Проблемно-ориентированное вычислительное устройство

Полезная модель относится к области вычислительной техники, в частности к проблемно-ориентированным вычислительным системам высокой производительности кластерного типа, предназначенным для решения вычислительно сложных вариантных задач дискретной математики с использованием распараллеливания вычислений.
Проблемно-ориентированная вычислительная система кластерного типа представляет собой множество вычислительных узлов, объединенных коммуникационной средой. Коммуникационная среда обеспечивает взаимодействие между вычислительными узлами и строится с использованием сетевых адаптеров, кабелей и коммутаторов.
Вычислительные узлы проблемно-ориентированных вычислительных систем кластерного типа включают вычислитель общего назначения, работающий совместно с вычислительными модулями-ускорителями.
Вычислитель общего назначения включает процессоры общего назначения, оперативную память, шину ввода-вывода PCI-Express, сетевые интерфейсы.
Вычислительный модуль-ускоритель - это подключаемый к вычислителю общего назначения с помощью шины ввода-вывода PCI-Express и работающий под его управлением высокопроизводительный одноплатный вычислитель, который может содержать процессоры с различной архитектурой: графические процессоры, программируемые логические интегральные схемы (ПЛИС), специализированные процессоры.
Под проблемной ориентацией вычислительных систем понимается такой выбор архитектуры и состава вычислительных модулей-ускорителей, который при выполнении прикладных задач целевой предметной области обеспечивает их более высокие относительные показатели производительности по сравнению с вычислительными системами общего назначения, сопоставимыми с ними по уровню технологии, использованной при изготовлении компонентов.
Реконфигурация - это программируемое изменение связей между вычислительными элементами микросхемы, позволяющее строить из имеющихся ресурсов функциональные узлы и вычислительные устройства для эффективной реализации целевых алгоритмов обработки данных.
Известна реконфигурируемая вычислительная система с вычислительными модулями - ускорителями на ПЛИС фирмы DINI Group, содержащая вычислительные узлы DNK7_F5_8_Cluster (http://www.dinigroup.com/web/DNK7_F5_8_Cluster.php), каждый из которых содержит вычислитель общего назначения на основе процессора ХеопЕ3-1275, подключенный к сети EtherNet, и восемь вычислительных модулей-ускорителей DNBFC_K7F5_PCIe, каждый из которых включает пять вычислительных ПЛИС Kintex-7 410Т фирмы Xilinx. Вычислительные модули-ускорители устанавливаются на материнскую плату в разъемы шины PCI-Express. Все вычислительные ПЛИС модули DNBFC_K7F5_PCIe объединены кольцевой 46-разрядной шиной, а один из них подключен 78-разрядной шиной к системной ПЛИС Virtex-6 фирмы Xilinx, реализующей мост между шиной PCI-Express и внутренней шиной вычислительного модуля- ускорителя. Системная ПЛИС осуществляет также конфигурирование вычислительных ПЛИС.
Недостатками данной реконфигурируемой вычислительной системы являются отсутствие возможности объединения вычислительных ПЛИС в единое поле, низкая максимальная скорость обмена данными между вычислительными ПЛИС и управляющим процессором, невысокая вычислительная мощность и надежность работы.
Наиболее близкой вычислительной системой того же назначения, к заявленной полезной модели, по совокупности признаков, принятой за прототип, является реконфигурируемая вычислительная система (RU №156778 U1, МПК G06F 15/16, заявлено 10.04.2015, опубликовано 20.11.2015 Бюл. №32), содержащая коммутатор управления EtherNet и группу из L вычислительных узлов, причем каждый из вычислительных узлов содержит универсальную ЭВМ с интерфейсами EtherNet и PCI-Express на своей материнской плате, коммутатор PCI-Express и группу из К реконфигурируемых вычислительных модулей, каждый из которых состоит из коммутатора PCI-Express и группы из N вычислительных ПЛИС, интерфейсной ПЛИС, памяти конфигурации ПЛИС и блока конфигурирования и мониторинга, причем коммутатор управления EtherNet соединен группой из L сетевых интерфейсов EtherNet с универсальной ЭВМ, которые соединены по высокоскоростному последовательному интерфейсу PCI-Express внутри вычислительных узлов, с коммутаторами PCI-Express, которые соединены группой из К высокоскоростных последовательных интерфейсов PCI-Express с коммутаторами PCI-Express проблемно-ориентированных вычислительных модулей, внутри которых коммутаторы PCI-Express соединены группой из N высокоскоростных последовательных интерфейсов PCI-Express с группой из N вычислительных ПЛИС, которые соединены шиной конфигурации и мониторинга с блоком конфигурирования и мониторинга, который соединен с интерфейсной ПЛИС, которая соединена с памятью конфигурации, и по высокоскоростному последовательному интерфейсу PCI-Express с коммутаторами PCI-Express.
Недостатком данной реконфигурируемой вычислительной системы является невысокая вычислительная мощность при относительно высокой мощности энергопотребления при реализации трудоемких вычислительных алгоритмов.
Причиной, препятствующей достижению технического результата, является то, что при реализации трудоемких вычислительных алгоритмов на вычислительных ПЛИС имеет место большой процент накладных расходов, что уменьшает эффективность использования вычислительных ресурсов, а также невысокие рабочие частоты выполнения операций, что связанно со спецификой внутренней структуры ПЛИС, на основе которых реализована данная вычислительная система.
Задача, на решение которой направлена предлагаемая полезная модель, заключается в обеспечении возможности быстрого создания высокоэффективных вычислительных средств для решения заданного множества вычислительно сложных вариантных задач дискретной математики, производительность которых при равном объеме оборудования превосходит производительность реконфигурируемых вычислительных систем на основе ПЛИС.
Техническим результатом предлагаемой полезной модели является уменьшение времени и сокращение трудоемкости создания проблемно-ориентированного вычислительного устройства, а также увеличение производительности.
1
L
1
К
1
N
1
L
1
L
1
L
1
К
1
К
1
N
1
N
1
К
Для решения данной задачи в проблемно-ориентированное вычислительное устройство содержащее коммутатор коммуникационной среды EtherNet 1 и группу из L вычислительных узлов 2, …, 2, причем каждый из L вычислительных узлов содержит вычислитель общего назначения 3 с интерфейсами EtherNet и шиной ввода-вывода PCI-Express, коммутатор PCI-Express 4 и группу из К вычислительных модулей-ускорителей 6, …, 6, каждый из которых состоит из коммутатора PCI-Express 7 и группы из N интерфейсных ПЛИС 8, …, 8, системной ПЛИС 10, памяти конфигурации 13 и блока конфигурирования и мониторинга 11, причем коммутатор коммуникационной среды EtherNet 1 соединен группой из L сетевых интерфейсов EtherNet 5, …, 5 c вычислителями общего назначения 3 вычислительных узлов 2, …, 2, которые соединены по высокоскоростному последовательному интерфейсу PCI-Express 16 внутри вычислительных узлов 2, …, 2, с коммутаторами PCI-Express 4, которые в свою очередь соединены группой из К высокоскоростных последовательных интерфейсов PCI-Express 17, …, 17 с коммутаторами PCI-Express 7 вычислительных модулей-ускорителей 6, …, 6, внутри которых коммутаторы PCI-Express 7 соединены группой из N высокоскоростных последовательных интерфейсов PCI-Express 9, …. 9 с группой из N интерфейсных ПЛИС 8, …. 8, которые соединены шиной конфигурации и мониторинга 12 с блоком конфигурирования и мониторинга 11, который соединен с системной ПЛИС 10, которая соединена с памятью конфигурации 13, и по высокоскоростному последовательному интерфейсу PCI-Express 14 с коммутаторами PCI-Express 7, в каждом из вычислительных модулей-ускорителей 6, …, 6,
1
К
1
N
1
N
1
N
1
N
дополнительно в каждый из К вычислительных модулей-ускорителей 6, …, 6 введена группа из N проблемно-ориентированных вычислительных СБИС, установленных на унифицированные посадочные места 19, …, 19, память 21 стартовой конфигурации интерфейсных ПЛИС, блок 18 конфигурирования памяти стартовой конфигурации и блок 22 мониторинга, управления питанием и формирования рабочих частот для проблемно-ориентированных вычислительных СБИС, который соединен с системной ПЛИС 10 и унифицированной шиной синхронизации, мониторинга и управления питанием 15 с первой группой контактов группы из N проблемно- ориентированных вычислительных СБИС, установленных на унифицированные посадочные места 19, … 19, вторая группа контактов которой соединена с группой из N унифицированных интерфейсов взаимодействия 24, …, 24 с соответствующими группами входов одноименных интерфейсных ПЛИС 8, …, 8, которые соединены интерфейсом конфигурирования 20 с памятью стартовой конфигурации 21, которая соединена шиной конфигурирования 23 с блоком конфигурирования 18, который соединен с системной ПЛИС 10.
Далее в тексте приняты следующие сокращения:
ПОВУ - проблемно-ориентированное вычислительное устройство;
ВУ - вычислительный узел;
ВМУ - вычислительный модуль-ускоритель;
L - количество вычислительных узлов в проблемно-ориентированном вычислительном устройстве;
К - количество вычислительных модулей-ускорителей в вычислительных узлах проблемно-ориентированного вычислительного устройства;
N - количество интерфейсных ПЛИС и вычислительных СБИС в вычислительном модуле-ускорителе.
На фиг. 1 приведена функциональная схема ПОВУ.
На фиг. 1 приняты следующие обозначения:
1 - коммутатор EtherNet коммуникационной среды ПОВУ;
2 - вычислительные узлы ПОВУ;
3 - вычислитель общего назначения;
4 - коммутатор PCI-Express вычислительного узла ПОВУ;
1
L
5, …, 5 - группа из L интерфейсов EtherNet вычислительных узлов ПОВУ;
1
K
6, …,6 - группа из К проблемно-ориентированных ВМУ вычислительного узла ПОВУ;
7 - коммутатор PCI-Express;
1
N
8, …, 8 - группа из N интерфейсных ПЛИС;
1
N
9, …,9 - группа из N высокоскоростных последовательных интерфейсов PCI- Express;
10 - системная ПЛИС;
11 - блок конфигурирования и мониторинга интерфейсных ПЛИС;
12 - шина конфигурирования и мониторинга интерфейсных ПЛИС;
13 - память конфигурации системной ПЛИС;
14 - высокоскоростной последовательный интерфейс PCI-Express системной ПЛИС;
15 -унифицированная общая шина синхронизации, мониторинга и управления питанием проблемно-ориентированных вычислительных СБИС;
16 - высокоскоростной последовательный интерфейс PCI-Express вычислитель общего назначения 3 вычислительного узла ПОВУ;
1
K
1
K
17, …, 17 - группа из К высокоскоростных последовательных интерфейсов PCI-Express между коммутаторами PCI-Express вычислительных узлов 4 и коммутаторами PCI-Express группы из К проблемно-ориентированных ВМУ 6, …, 6;
18 - блок конфигурирования памяти стартовой конфигурации 21;
1
N
19, …, 19 - группа из N проблемно-ориентированных вычислительных СБИС, установленных на унифицированные посадочные места;
20 - интерфейс конфигурирования интерфейсных ПЛИС;
21 - память стартовой конфигурации интерфейсных ПЛИС;
22 - блок мониторинга, управления питанием и формирования рабочих частот проблемно-ориентированных вычислительных СБИС;
23 - шина конфигурирования памяти стартовой конфигурации 21;
1
N
24, …, 24 - группа из N унифицированных интерфейсов
взаимодействия между интерфейсными ПЛИС и проблемно-ориентированными вычислительными СБИС.
1
L
Вычислительные узлы 2, …, 2 предназначены для параллельной высокоскоростной обработки данных в процессе решения трудоемких вычислительных задач.
1
L
Вычислители общего назначения 3 вычислительных узлов 2, …, 2, включают в себя процессоры общего назначения, оперативную память, шину ввода-вывода PCI-Express, сетевые интерфейсы и предназначены для подготовки данных и организации управления и вычислений в ВУ.
1
K
1
K
Коммутатор PCI-Express 4 предназначен для обеспечения взаимодействия вычислителя общего назначения 3 с группой из К вычислительных модулей-ускорителей 6, …,6 по высокоскоростным последовательным интерфейсам PCI-Express 17, …, 17.
1
K
Проблемно-ориентированные ВМУ 6, …,6 предназначены для выполнения основного объема обработки данных в процессе решения вычислительно сложных вариантных задач дискретной математики с использованием различных техник ускорения вычислений в зависимости от архитектуры использованных вычислительных СБИС.
1
K
1
N
1
N
1
K
Коммутатор PCI-Express 7 ВМУ 6, …,6 предназначен для организации обмена данными между системной ПЛИС 10 по интерфейсу PCI-Express 14 и интерфейсными ПЛИС 8, …, 8 по интерфейсам PCI-Express 9, …, 9 и по интерфейсам PCI-Express 17, … 17 через коммутатор 4 с вычислителем общего назначения 3.
1
N
1
N
1
N
Интерфейсные ПЛИС 8, …, 8 осуществляют обмен данными с вычислителем общего назначения 3 и взаимодействие по унифицированным интерфейсам 24, …, 24 с проблемно-ориентированными вычислительными СБИС на унифицированных посадочных местах 19, …, 19, а также выполняют обмен данными и результатами с вычислителем общего назначения.
Системная ПЛИС 10 загружается программой по включению питания из памяти конфигурации 13 и предназначена для организации взаимодействия с блоками конфигурирования и мониторинга, конфигурирования памяти стартовой конфигурации 21, мониторинга, управления питанием и формирования рабочих частот проблемно- ориентированных вычислительных СБИС служебных программ вычислителем общего назначения 3 по высокоскоростному последовательному интерфейсу PCI-Express 14.
1
N
1
N
Блок конфигурирования и мониторинга 11 предназначен для организации конфигурирования и мониторинга состояния группы из N интерфейсных ПЛИС 8, …, 8 по шине конфигурирования и мониторинга 12 с использованием температурных датчиков, встроенных в интерфейсные ПЛИС 8, …, 8.
Память конфигураций 13 предназначена для хранения рабочей конфигурации для системной ПЛИС 10.
1
N
Память стартовой конфигурации 21 предназначена для хранения стартовой конфигурации для интерфейсных ПЛИС 8, …, 8.
1
N
Блок конфигурирования памяти стартовой конфигурации 21 предназначен для программирования памяти стартовой конфигурации 21 и управления стартовым конфигурированием группы из N интерфейсных ПЛИС 8, …, 8.
Блок мониторинга, управления питанием и формирования рабочих частот 22 предназначен для обеспечения заданных номиналов и организации включения и выключения питания (как правило питания ядра и периферийных буферов), контроля температуры, а также формирования требуемых рабочих частот на унифицированном посадочном месте под проблемно-ориентированные вычислительные СБИС по унифицированной общей шине синхронизации, мониторинга и управления питанием проблемно-ориентированных вычислительных СБИС на унифицированных посадочных местах.
1
N
Группа из N проблемно-ориентированных вычислительных СБИС, установленных на унифицированные посадочные места 19, …, 19, предназначена для выполнения основного объема обработки данных в процессе решения вычислительно сложных вариантных задач дискретной математики с использованием различных техник ускорения вычислений в зависимости от архитектуры вычислительных СБИС, и выполненных в заданном типе корпуса, который характеризуется одинаковой разводкой питания, "земли", унифицированных интерфейсов взаимодействия и опорных рабочих частот для них, а также типовых телеметрических сигналов (например, датчиков температуры).
1
N
Унифицированные интерфейсы взаимодействия 24, …, 24 предназначены для организации взаимодействия интерфейсных ПЛИС и проблемно-ориентированных вычислительных СБИС, и характеризуются прежде всего количеством информационных, управляющих и сигналов синхронизации между интерфейсными ПЛИС и проблемно-ориентированными вычислительными СБИС, а также их привязкой к физическим контактам корпусов.
Предлагаемое проблемно-ориентированное вычислительное устройство создается следующим образом.
Проводится анализ вычислительных свойств подмножества вариантных задач дискретной математики, для выполнения которых предназначается создаваемое ПОВУ, выполняется декомпозиция целевых задач на составляющие их подалгоритмы и отображение подалгоритмов на вычислительные ресурсы ПОВУ - на процессоры общего назначения и на проблемно-ориентированные СБИС. В процессе отображения генерируются различные варианты построения проблемно-ориентированных СБИС с использованием множества ранее разработанных верифицированных макроблоков. Макроблоки представляют собой крупные функциональные узлы для построения вычислителя в СБИС (процессорные ядра, контроллеры, элементы внутрикристальных сетей).
Для каждого варианта построения проблемно-ориентированной СБИС и отображения подалгоритмов на ресурсы ПОВУ проводится расчет ожидаемых технико-экономических характеристик ПОВУ и выбирается вариант, приводящий к их лучшим значениям при удовлетворении имеющихся проектных ограничений (например, на мощность электропитания ПОВУ или суммарную стоимость комплектующих).
После выбора варианта построения проблемно-ориентированной СБИС из имеющегося множества совместимых унифицированных аппаратных и программных компонентов выбираются необходимые для построения вычислительного узла ПОВУ и определяется состав ВУ. Далее, исходя из требований к производительности ПОВУ, определяется необходимое число вычислительных узлов в ПОВУ и выбираются унифицированные средства комплексирования (серверы управления, коммутаторы, хранилища данных и т.п.) для построения вычислительной системы кластерного типа.
Проблемно-ориентированные СБИС изготавливаются как заказные СБИС с использованием библиотек стандартных ячеек в унифицированных корпусах и с унифицированными интерфейсами обмена и в сравнении с ПЛИС более эффективно используют площадь кристалла за счет отсутствия потерь на программно конфигурируемые межсоединения элементов, а также имеют в 3-5 раз более высокую тактовую частоту работы за счет уменьшения задержек при передачи данных между элементами.
Сокращение времени и трудоемкости создания проблемно-ориентированного вычислительного устройства для решения заданного множества вычислительно сложных вариантных задач дискретной математики достигается за счет широкого использования ранее разработанных аппаратных и программных компонентов и сведения необходимых объемов новых разработок в процессе создания проблемно-ориентируемых вычислительных устройств только к разработке проблемно-ориентированной СБИС, трудоемкость разработки которой, в свою очередь, существенно снижена, за счет использования для ее построения верифицированных крупных функциональных узлов (макроблоков).
Предлагаемое проблемно-ориентированное вычислительное устройство может работать как автономно, в этом случае оно должно иметь в своем составе подсистемы управления и визуализации, а также хранения данных, так и в составе общих (глобальных, больших) вычислительных систем, в этом случае коммутатор 1 EtherNet коммуникационной среды ПОВУ должен иметь дополнительный вход (на рисунке не показан) для связи с этой системой.
Предлагаемое проблемно-ориентированное вычислительное устройство работает следующим образом.
После включения питания на вычислительных узлах ПОВУ осуществляется автоматическое включение питания всех ПЛИС (интерфейсных и системных) для осуществления их конфигурирования из памятей стартовых конфигураций, при этом стартовая конфигурация интерфейсных ПЛИС может обеспечивать только инициализацию их как агентов сети PCI-Express, для сокращения времени подготовки устройства к штатной работе. В тоже время стартовая конфигурация системных ПЛИС должна обеспечивать возможность использования уже готовых программных средств, к которым прежде всего относятся:
- программа конфигурирования памяти стартовой конфигурации интерфейсных ПЛИС 21 по шине конфигурирования 23 посредством блока конфигурирования 18;
- программа переконфигурирования собственной памяти стартовой конфигурации 13;
- программа конфигурирования интерфейсных ПЛИС 8 по шине конфигурирования и мониторинга 12 посредством блока конфигурирования и мониторинга 11;
- программа управления и контроля состояния интерфейсных ПЛИС 8 по шине конфигурирования и мониторинга 12 посредством блока конфигурирования и мониторинга 11;
- программа управления синхронизацией, питания и контроля состояния проблемно- ориентированных СБИС 19 по шине 15 посредством блока 22.
Все данные программы выполняются на вычислителях общего назначения 3 вычислительных узлов ПОВУ 6 после загрузки на них ОС, являются унифицированными и используют ресурсы системных ПЛИС 10, которые взаимодействуют с вычислителями общего назначения по высокоскоростным последовательным интерфейсам PCI-Express 14 с использованием сети PCI-Express, организованной посредством коммутаторов PCI-Express 7 и 4. Первичная стартовая конфигурация системных ПЛИС записывается в память 13 на этапе изготовления проблемно-ориентированных ВМУ с использованием также унифицированных средств работы с ПЛИС.
1
N
Далее в зависимости от решаемой задачи на предлагаемом ПОВУ, а соответственно и от типа установленной на унифицированное посадочное место 19 проблемно-ориентированной вычислительной СБИС, осуществляется конфигурирование интерфейсных ПЛИС 8, …, 8 из памяти стартовой конфигурации 21 уже рабочими программами, поддерживающими протоколы их обмена, настройка рабочих частот и телеметрической системы СБИС, к которой прежде всего относится установка порогов срабатывания их температурной защиты, и только после этого осуществляется подача на них питания.
После запуска резидентной программы контроля напряжений питания и температуры всех ПЛИС и проблемно-ориентированных вычислительных СБИС, предлагаемое ПОВУ подготовлено к использованию для решения задач пользователей.
При решении вычислительно сложных вариантных задач дискретной математики на ПОВУ используется распараллеливание по данным, при этом каждый ВУ обрабатывает выделенное ему управляющим мастер-процессом подмножество данных по идентичному алгоритму. В вычислительном узле общую организацию вычислений и выполнение нетрудоемких подалгоритмов выполняет вычислитель общего назначения. Выполнение наиболее трудоемких подалгоритмов, суммарная трудоемкость которых составляет не менее 95% от трудоемкости задачи в целом, осуществляется с использованием вычислительных модулей-ускорителей, построенных на основе проблемно-ориентированных СБИС. Обмены данными в ВУ между вычислителем общего назначения и вычислительными модулями-ускорителями выполняются с использованием коммутатора и интерфейсов шины PCI-Express, а также с использованием интерфейсных ПЛИС.
В силу проблемной ориентации на заданное множество алгоритмов, более эффективного использования площади кристалла и более высокой тактовой частоты работы по сравнению с ПЛИС, эффективность проблемно-ориентированных СБИС, понимаемая как отношение производительности СБИС к ее энергопотреблению или к площади кристалла, превосходит соответствующие показатели эффективности программируемых логических интегральных схем, а также процессоров общего назначения и графических процессоров. По этой причине эффективность ПОВУ выше, чем у вычислительных систем кластерного типа, в том числе и построенных с использованием ускорителей на основе графических процессоров и программируемых логических интегральных схем.
Предлагаемое проблемно-ориентированное вычислительная устройство может быть реализовано на следующих элементах:
Вычислители общего назначения вычислительных узлов ПОВУ 2: процессор Intel Xeon E2620V4 2.10 GHz 8 cores; оперативная память 64 GB; жесткий диск 1 ТВ; восемь вычислительных модулей-ускорителей 6.
1
N
Вычислительные модули-ускорители вычислительных узлов ПОВУ: системная ПЛИС 10 - на микросхемах фирмы Xilinx типа XC7A35T-FGG484; в качестве интерфейсных ПЛИС 8, …, 8, могут использоваться микросхемы фирмы Xilinx типов XC7A100T-FGG484; коммутатор PCI-Express 7 - на микросхеме коммутатора РЕХ8732 фирмы PLX Technology; блок мониторинга, управления питанием и формирования рабочих частот проблемно-ориентированных вычислительных СБИС 22 - на микросхемах МАХ6656, TMP461AIRUNT, 570FCA000133DG; память стартовых конфигураций 21 интерфейсных ПЛИС и памяти конфигурации 13 системной ПЛИС - на микросхемах Flash-памяти S29GL512P и SPI-памяти М25Р64.
Кристаллы проблемно-ориентированных СБИС могут быть установлены в типовой корпус HSBGA-400. У корпуса данного типа должно быть отведено 142 контакта для цепи положительного питания вычислительного ядра СБИС, 16 контактов для цепи питания буферов ввода-вывода, 2 контакта для питания температурного датчика, расположенного на кристалле СБИС и 145 контактов для цепи нулевого потенциала "Земля", что позволяет для разных типов кристаллов СБИС организовать на печатной плате проблемно-ориентированного вычислительного модуля унифицированную трассировку цепей питания и "Земли". Количество контактов, отведенных под цепи питания, обусловлено большой потребляемой мощностью кристалла СБИС.Для питания вычислительных ядер всех СБИС на плате модуля можно использовать, например, понижающий импульсный преобразователь фирмы Linear Technology LTM4650, с уровнем выходного напряжения +1 В и максимальным выходным током 50 А, а для питания буферов ввода-вывода вычислительных СБИС - преобразователь фирмы Texas Instruments LMZ31710, с уровнем выходного напряжения 2.5 В и максимальным выходным током 10 А.
Унифицированный интерфейс взаимодействия между интерфейсными ПЛИС и проблемно-ориентированными вычислительными СБИС может быть выполнен, например, в виде двунаправленного параллельного интерфейса, реализованного по принципу точка-точка, который содержит сигналы синхронизации, две n-разрядные шины данных и сигналы арбитража -готовности к совершению транзакции принимающей и передающей сторон. Трассировка данных сигналов на печатной плате осуществляется с выравниванием длин проводников внутри отдельных групп цепей унифицированного интерфейса для увеличения скорости обмена между интерфейсными ПЛИС и проблемно-ориентированными вычислительными СБИС.
Для обеспечения синхронизации вычислительного ядра, типовой корпус проблемно-ориентированного СБИС должен содержать следующие выводы для входного и выходного сигналов основной синхронизации, трассировка которых осуществляется на печатной плате в соответствии с правилами для высокоскоростных дифференциальных сигналов. Все сигналы синхронизации должны поступать на глобальные буфера проблемно-ориентированного вычислительного СБИС.
Кроме того, для организации управления и мониторинга рабочих параметров, типовой корпус должен содержать выводы для входного сигнала сброса и выходных сигналов температурного датчика и напряжения питания кристалла проблемно-ориентированного вычислительного СБИС.
Организация контактов унифицированных посадочных мест 19 и трассировка цепей питания и внешних интерфейсов должна соответствовать данному типу корпуса проблемно-ориентированных вычислительных СБИС.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемое ПОВУ решает поставленную задачу и соответствует заявляемому техническому результату - уменьшение времени и сокращение трудоемкости создания проблемно-ориентированного вычислительного устройства для решения заданного множества вычислительно сложных вариантных задач дискретной математики за счет широкого использования ранее разработанных аппаратных и программных компонентов и сведения необходимых объемов новых разработок в процессе создания проблемно-ориентированных вычислительных устройств только к разработке проблемно-ориентированной заказной СБИС, которая также разрабатывается на основе верифицированных компонентов, а также увеличение производительности разрабатываемых ПОВУ по сравнению с реконфигурируемыми вычислителями на основе ПЛИС при равном объеме оборудования.