РЕЛЯТОРНЫЙ МОДУЛЬ
RELATOR UNIT

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.
Известны реляторные модули (см., например, патент РФ 2188453, кл. G06G 7/25, 2002 г.), которые обеспечивают выбор минимального или максимального из трех входных аналоговых сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных реляторных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется выбор медианного из трех входных аналоговых сигналов.
р
р
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип реляторный модуль (патент РФ 2195701, кл. G06G 7/25, 2002 г.), который содержит реляторы и обеспечивает выбор минимального, медианного или максимального из трех входных аналоговых сигналов. При этом максимальное время задержки распространения сигнала в прототипе равно 2τ, где τ есть время задержки релятора.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит шесть реляторов.
Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и быстродействия прототипа.
<mrow><mo stretchy="false">(</mo><mi>j</mi><mo>=</mo><mover accent="true"><mrow><mn>3,4</mn></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
Указанный технический результат при осуществлении изобретения достигается тем, что в реляторном модуле, содержащем четыре релятора, каждый из которых содержит компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, размыкающий и замыкающий ключи, причем первый и второй компараторные входы релятора образованы соответственно неинвертирующим и инвертирующим входами компаратора, подключенного выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей, входы которых образуют соответственно первый и второй переключательные входы релятора, а выходы являются соответственно первым и вторым выходами релятора, вход управления четвертого релятора и объединенные входы управления первого, второго, третьего реляторов соединены соответственно с первым и вторым входами управления реляторного модуля, выходы j-го
релятора объединены, а первый выход первого релятора соединен с первым переключательным входом второго релятора, второй переключательный и первый компараторный входы которого объединены, особенность заключается в том, что первые и вторые компараторные входы первого, третьего реляторов подключены соответственно к второму и третьему входам реляторного модуля, первый вход и выход которого соединены соответственно с первыми компараторными входами второго, четвертого и первым выходом четвертого реляторов, первый и второй компараторные входы первого (третьего) релятора соединены соответственно с его первым (вторым) и вторым (первым) переключательными входами, второй компараторный вход i-го (i∈{2,4}) релятора соединен с выходами (i-1)-го релятора, выходы второго релятора соединены с первым переключательным входом четвертого релятора, подсоединенного вторым переключательным входом к выходам третьего релятора.
На чертеже представлена схема предлагаемого реляторного модуля.
1
4
1
2
1
2
4
1
2
3
4
1
2
1
3
2
4
1
3
i
i-1
2
4
3
Реляторный модуль содержит реляторы 1, …, 1. Каждый релятор содержит компаратор 2, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3, размыкающий и замыкающий ключи 4 и 4, причем первый и второй компараторные входы релятора образованы соответственно неинвертирующим и инвертирующим входами компаратора 2, подключенного выходом к первому входу элемента 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом ключей 4 и 4, входы которых образуют соответственно первый и второй переключательные входы релятора, а выходы являются соответственно первым и вторым выходами релятора. Вход управления релятора 1 и объединенные входы управления реляторов 1, 1, 1 соединены соответственно с первым и вторым входами управления реляторного модуля, к выходу которого подключены выходы релятора 1, первый выход релятора 1 соединен с первым переключательным входом релятора 1, второй переключательный и первый компараторный входы которого объединены, первые и вторые компараторные входы реляторов 1, 1 подключены соответственно к второму и третьему входам реляторного модуля, первый вход которого соединен с первыми компараторными входами реляторов 1, 1, первый и второй компараторные входы релятора 1 (1) соединены соответственно с его первым (вторым) и вторым (первым) переключательными входами, второй компараторный вход релятора 1(i∈{2,4}) соединен с выходами релятора 1, а выходы релятора 1 соединены с первым переключательным входом релятора 1, подсоединенного вторым переключательным входом к выходам релятора 1.
1
2
3
1
2
1
2
1
2
3
1
2
Работа предлагаемого реляторного модуля осуществляется следующим образом. На его первый, второй и третий входы подаются соответственно аналоговые сигналы (напряжения) x, x и x; на его первом, втором входах управления фиксируются соответственно необходимые управляющие сигналы f, f∈{0,1}. Если на входе управления релятора присутствует лог. «0» (лог.«1») и сигнал на его первом компараторном входе больше либо меньше сигнала на его втором компараторном входе, то ключ 4 соответственно разомкнут (замкнут) либо замкнут (разомкнут), а ключ 4 соответственно замкнут (разомкнут) либо разомкнут (замкнут). В представленной ниже таблице приведены все возможные варианты упорядочения сигналов x, x, x, и соответствующие этим вариантам значения сигнала Z на выходе предлагаемого реляторного модуля при некоторых комбинациях значений сигналов f и f. С учетом данных, приведенных в таблице, операция, воспроизводимая предлагаемым модулем, определяется выражением:
<mrow><mi>Z</mi><mo>=</mo><mrow><mo>{</mo><mtable columnalign="left"><mtr><mtd><mi>min</mi><mo stretchy="false">(</mo><msub><mi>x</mi><mn>1</mn></msub><mo>,</mo><msub><mi>x</mi><mn>2</mn></msub><mo>,</mo><msub><mi>x</mi><mn>3</mn></msub><mo stretchy="false">)</mo><msub><mtext> при f</mtext><mtext>1</mtext></msub><mo>=</mo><mtext>0</mtext><msub><mtext>, f</mtext><mtext>2</mtext></msub><mo>=</mo><mn>1</mn></mtd></mtr><mtr><mtd><mi>m</mi><mi>e</mi><mi>d</mi><mo stretchy="false">(</mo><msub><mi>x</mi><mn>1</mn></msub><mo>,</mo><msub><mi>x</mi><mn>2</mn></msub><mo>,</mo><msub><mi>x</mi><mn>3</mn></msub><mo stretchy="false">)</mo><msub><mtext> при f</mtext><mtext>1</mtext></msub><mo>=</mo><msub><mtext> f</mtext><mtext>2</mtext></msub><mo>=</mo><mn>0</mn></mtd></mtr><mtr><mtd><mi>max</mi><mo stretchy="false">(</mo><msub><mi>x</mi><mn>1</mn></msub><mo>,</mo><msub><mi>x</mi><mn>2</mn></msub><mo>,</mo><msub><mi>x</mi><mn>3</mn></msub><mo stretchy="false">)</mo><msub><mtext> при f</mtext><mtext>1</mtext></msub><mo>=</mo><mn>1,</mn><msub><mtext> f</mtext><mtext>2</mtext></msub><mo>=</mo><mn>0</mn></mtd></mtr></mtable></mrow></mrow>
р
р
При этом максимальное время задержки распространения сигнала в предлагаемом модуле равно 2τ, где τ есть время задержки релятора.
Варианты упорядочения
Z
f<sub>1</sub>=0, f<sub>2</sub>=1
f<sub>1</sub>=f<sub>2</sub>=0
f<sub>1</sub>=1, f<sub>2</sub>=0
x<sub>1</sub><x<sub>2</sub><x<sub>2</sub>
x<sub>1</sub>
x<sub>2</sub>
x<sub>3</sub>
x<sub>2</sub><x<sub>3</sub><x<sub>1</sub>
x<sub>2</sub>
x<sub>3</sub>
x<sub>1</sub>
x<sub>3</sub><x<sub>1</sub><x<sub>2</sub>
x<sub>3</sub>
x<sub>1</sub>
x<sub>2</sub>
x<sub>3</sub><x<sub>2</sub><x<sub>1</sub>
x<sub>4</sub>
x<sub>2</sub>
x<sub>1</sub>
x<sub>2</sub><x<sub>1</sub><x<sub>3</sub>
x<sub>2</sub>
x<sub>1</sub>
x<sub>3</sub>
x<sub>1</sub><x<sub>3</sub><x<sub>2</sub>
x<sub>1</sub>
x<sub>3</sub>
x<sub>2</sub>
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый реляторный модуль обеспечивает выбор минимального, медианного или максимального из трех входных аналоговых сигналов, имеет быстродействие прототипа и обладает меньшими по сравнению с ним аппаратурными затратами.