АДАПТИВНАЯ СИСТЕМА ОБРАБОТКИ ДАННЫХ

Полезная модель относится к вычислительной технике и может быть использована в измерительно-вычислительных комплексах на основе мультипроцессорных вычислительных систем.
Задачей полезной модели является уменьшение общего времени, затрачиваемого на передачу данных между линейками обработки в адаптивной системе обработки данных за счет исключения использования модулей обработки при выполнении транзитных передач данных.
1
1
n
n
Для этого в систему, содержащую блок памяти заявок, входную магистраль передачи сигналов, линейку обработки из M модулей обработки и M селекторов каналов, N-1 линеек обработки из M модулей обработки и M блоков выбора каналов, N выходных магистралей передачи сигналов, магистраль задания режимов работы системы, регистр задания режимов работы, мультиплексор/демультиплексор выходных магистралей, дополнительно введены кросс-магистраль передачи сигналов и N магистральных кросс-блоков.
Из существующего уровня техники известна адаптивная система обработки данных [1], содержащая входную магистраль передачи сигналов, блок памяти, N селекторов каналов, N соответствующих им модулей обработки, в каждом из которых имеется L процессоров, подключенных к магистрали передачи сигналов этого модуля обработки.
(A.C. SU №1451713 А1, кл. G06F 15/16, опубл. 15.01.1989. Бюл. №2).
Недостатком известной системы является низкая пропускная способность системы и значительное время, затрачиваемое на передачу данных при обработке потока заявок сложной структуры из-за ограниченной степени распараллеливания потока заявок, обусловленной использованием одной и той же магистрали передачи сигналов модуля обработки для ввода информации в процессоры и для передачи результатов обработки между процессорами и на выход системы.
1
1
Из существующего уровня техники известна адаптивная система обработки данных [2], содержащая блок памяти заявок, подключенный к входной магистрали передачи сигналов, линейку из M модулей обработки и M селекторов каналов, магистраль задания режимов работы системы и выходную магистраль передачи сигналов.
(А.С. SU №1552195 А1, кл. G06F 15/16, опубл. 23.03.1990. Бюл. №11).
Недостатком известной системы является ее низкая пропускная способность при обработке потока заявок сложной структуры из-за затрат времени, обусловленных необходимостью использования модулей обработки и единственной выходной магистрали передачи сигналов для передачи данных.
1
1
n
n
В качестве прототипа принята известная из существующего уровня техники адаптивная система обработки данных [3], содержащая блок памяти заявок, подключенный к входной магистрали передачи сигналов, магистраль задания режимов работы системы, регистр задания режимов работы с количеством выходов, соответствующим общему количеству модулей обработки в системе, первую линейку обработки из M модулей обработки с входом установки режима работы, шинным входом и K шинными выходами каждый, M селекторов каналов, соответствующих модулям обработки, N-1 линеек обработки, каждая из которых содержит M модулей обработки с входом установки режима работы, шинным входом и K шинными выходами каждый, M соответствующих им блоков выбора каналов, причем каждая из N линеек обработки имеет выходную магистраль передачи сигналов, содержащую шину сигналов занятости, шину сигналов запроса, шину сигналов захвата/ответа, шину приема, шину выдачи, шину адреса и шину данных, подключенных к одноименным выводам K шинных выходов каждого модуля обработки каждой линейки обработки, входная магистраль передачи сигналов подключена к блоку памяти заявок и к селекторам каналов первой линейки обработки, у каждого из которых выходная шина подключена к одноименным выводам шинного входа соответствующего модуля обработки первой линейки обработки, регистр задания режимов работы подключен своими входами к магистрали задания режимов работы системы, причем каждый выход этого регистра подключен к входу установки режима работы соответствующего модуля обработки системы, шинные входы каждого модуля обработки подключены к одноименным выводам соответствующего блока выбора каналов каждой из N-1 линеек обработки, к входам каждого блока выбора каналов каждой из N-1 линеек обработки подключены шины адреса, данных, сигналов выдачи, приема, запроса и занятости, соединенные с одноименными шинами выходной магистрали передачи сигналов предыдущей линейки обработки, каждая из N выходных магистралей передачи сигналов подключена к соответствующему входу мультиплексора/демультиплексора выходных магистралей, к выходу которого подключена выходная магистраль передачи сигналов системы.
(Решение о выдаче патента на полезную модель от 22.03.2011 по заявке №2011107386/08(010465) от 25.02.2011).
Недостатком прототипа является необходимость использования модулей обработки при выполнении транзитных передач данных между линейками обработки при обработке потока заявок сложной структуры, что требует значительных временных затрат и, соответственно, снижает общую пропускную способность системы.
Задачей, на решение которой направлена заявляемая полезная модель, является уменьшение общего времени, затрачиваемого на передачу данных между линейками обработки в адаптивной системе обработки данных за счет исключения использования модулей обработки при выполнении транзитных передач данных.
Данная задача решается за счет того, что в систему введены кросс-магистраль передачи сигналов и N магистральных кросс-блоков.
Техническим результатом, обеспечиваемым приведенной совокупностью признаков, является уменьшение общего времени, затрачиваемого на передачу данных между линейками обработки в адаптивной системе обработки данных, что ведет к увеличению ее пропускной способности.
Сущность системы поясняется чертежами, на которых изображено:
на фиг.1 - схема системы;
на фиг.2 - схема подключения выходной магистрали передачи сигналов к магистральному кросс-блоку;
на фиг.3 - схема магистрального кросс-блока;
на фиг.4 - фрагмент потока задач;
на фиг.5 - схема организации межмагистральных передач данных;
на фиг.6 - реализация обработки в предлагаемой системе;
на фиг.7 - реализация обработки в прототипе.
Адаптивная система обработки данных содержит (фиг.1) блок 1 памяти заявок, входную магистраль 2 передачи сигналов, одну линейку 3 обработки, N-1 линеек 4 обработки, магистраль 5 задания режимов работы системы, регистр 6 задания режимов работы, мультиплексор/демультиплексор 8 выходных магистралей, выходную магистраль 9 передачи сигналов системы, кросс-магистраль 10 передачи сигналов.
1
1
n
n
Линейка 3 обработки содержит выходную магистраль 11 передачи сигналов, магистральный кросс-блок 12, M модулей 7 обработки и M соответствующих им селекторов 13 каналов. Каждая из N-1 линеек 4 обработки содержит выходную магистраль 11 передачи сигналов, магистральный кросс-блок 12, M модулей 7 обработки и M соответствующих им блоков 14 выбора каналов.
Каждый селектор 13 каналов имеет шинный вход 15, подключенный к входной магистрали 2 передачи сигналов и шинный выход 16, подключенный к входу модуля 7 обработки.
Каждый модуль 7 обработки имеет K шинных выходов 17, подключенных к выходной магистрали 11 передачи сигналов и вход 18 установки режима работы, подключенный к соответствующему выходу регистра 6 задания режимов работы. Входы регистра 6 задания режимов работы подключены к магистрали 5 задания режимов работы.
Каждый блок 14 выбора каналов имеет шинный вход 19, подключенный к выходной магистрали 11 передачи сигналов предыдущей линейки обработки, и шинный выход 20, подключенный к модулю 7 обработки.
Кросс-магистраль 10 передачи сигналов содержит шину 21 сигналов занятости, шину 22 сигналов запроса, шину 23 сигналов приема, шину 24 сигналов выдачи, шину 25 адреса, шину 26 данных и шину 27 сигналов захвата/ответа.
Магистральный кросс-блок 12 имеет первый шинный вход/выход, подключенный к кросс-магистрали 10 и второй шинный вход/выход, подключенный к выходной магистрали 11 линейки 3 (4) обработки. Первый шинный вход/выход имеет вывод 28 запроса, вывод 29 занятости, вывод 30 приема, вывод 31 выдачи, выводы 32 адреса, выводы 33 данных, вывод 34 захвата и вывод 34' ответа. Второй шинный вход/выход (фиг.2) имеет вывод 35 запроса, вывод 36 занятости, вывод 37 приема, вывод 38 выдачи, выводы 39 адреса, выводы 40 данных, вывод 41 захвата.
Выходная магистраль 11 передачи сигналов каждой линейки (фиг.2) содержит шину 42 сигналов занятости, шину 43 сигналов запроса, шину 44 сигналов приема, шину 45 сигналов выдачи, шину 46 адреса, шину 47 данных и шину 48 сигналов захвата/ответа.
Модули 7 обработки, селекторы 13 каналов, блоки 14 выбора каналов реализуются так же, как в прототипе [3, фиг.2…6].
Магистральный кросс-блок 12 может быть реализован, как показано на фиг.3. Он содержит приемопередатчик 49 адреса с первым и вторым двунаправленными входами/выходами 50 и 51 и первым и вторым управляющими входами 52 и 53, приемопередатчик 54 данных с первым и вторым двунаправленными входами/выходами 55 и 56 и первым и вторым управляющими входами 57 и 58, дешифратор 59 адреса выдачи с информационными входом 60 и выходом 61 и инверсным управляющим входом 62, дешифратор адреса 63 приема с информационными входом 64 и выходом 65 и управляющим входом 66, шесть двухвходовых схем 67…72 И, три из которых 67, 71 и 72 имеют по одному инверсному входу, два RS-триггера 73 и 74 и три шинных формирователя 75…77 с управляющими входами 78…80, информационными однонаправленными входами 81…83 и выходами 84…86 и двунаправленными входами/выходами 87…89. Однонаправленный выход 84 первого шинного формирователя 75 подключен к инверсному входу первой схемы 67 И, выход которой подключен к входу S первого RS-триггера 73. К однонаправленному входу 81 этого шинного формирователя подключены его управляющий вход 78, первый управляющий вход 52 приемопередатчика 49 адреса, первый управляющий вход 57 приемопередатчика 54 данных, выход первого RS-триггера 73 и первый вход второй схемы 68 И. Однонаправленный выход 85 второго шинного формирователя 76 подключен к первому входу третьей схемы 69 И. К однонаправленному входу 82 этого шинного формирователя подключены его управляющий вход 79 и выход четвертой схемы 70 И. Однонаправленный выход 86 третьего шинного формирователя 77 подключен к первому входу четвертой схемы 70 И, к инверсному входу пятой схемы 71 И и к входу R второго RS-триггера 74. Однонаправленный и управляющий входы 83 и 80 третьего шинного формирователя 77 подключены к выходу третьей схемы 69 И и к входу R первого RS-триггера 73. Выход 61 дешифратора 59 адреса выдачи подключен к прямому входу пятой схемы 71 И, к второму входу четвертой схемы 70 И, к второму управляющему входу 58 приемопередатчика 54 данных и к второму управляющему входу 53 приемопередатчика 49 адреса. К выходу пятой схемы 71 И подключен вход S второго RS-триггера 74. К выводу 29 занятости первого шинного входа/выхода магистрального кросс-блока 12 подключена шина 22 сигналов занятости кросс-магистрали 10 передачи сигналов. Вывод 29 занятости первого шинного входа/выхода магистрального кросс-блока 12 подключен к двунаправленному входу/выходу 87 первого шинного формирователя 75. К выводу 30 приема первого шинного входа/выхода магистрального кросс-блока 12 подключена шина 23 сигналов приема кросс-магистрали 10 передачи сигналов. Вывод 30 приема первого шинного входа/выхода магистрального кросс-блока 12 подключен к двунаправленному входу/выходу 88 второго шинного формирователя 76. К выводу 32 адреса первого шинного входа/выхода магистрального кросс-блока 12 подключена шина 25 адреса кросс-магистрали 10 передачи сигналов. Вывод 32 адреса первого шинного входа/выхода магистрального кросс-блока 12 подключен к первому входу/выходу 50 приемопередатчика 49 адреса и к информационному входу 60 дешифратора 59 адреса выдачи. К выводу 33 данных первого шинного входа/выхода магистрального кросс-блока 12 подключена шина 26 данных кросс-магистрали 10 передачи сигналов. Вывод 33 данных первого шинного входа/выхода магистрального кросс-блока 12 подключен к первому входу/выходу 55 приемопередатчика 54 данных. К выводу 34 захвата первого шинного входа/выхода магистрального кросс-блока 12 подключена линия захвата шины 27 сигналов захвата/ответа кросс-магистрали 10 передачи сигналов. Вывод 34 захвата первого шинного входа/выхода магистрального кросс-блока 12 подключен к второму входу второй схемы 68 И, к выходу которой через вывод 34' ответа подключена линия ответа шины 27 сигналов захвата/ответа кросс-магистрали 10 передачи сигналов. К выводу 36 занятости второго шинного входа/выхода магистрального кросс-блока 12 подключена шина 43 сигналов занятости выходной магистрали 11 передачи сигналов. Вывод 36 занятости второго шинного входа/выхода магистрального кросс-блока 12 подключен к инверсному входу шестой схемы 72 И, к прямому входу которой подключен выход второго RS-триггера 74. К выводу 37 приема второго шинного входа/выхода магистрального кросс-блока 12 подключена шина 44 сигналов приема выходной магистрали 11 передачи сигналов. Вывод 37 занятости второго шинного входа/выхода магистрального кросс-блока 12 подключен к двунаправленному входу/выходу 89 третьего шинного формирователя 77. К выводу 38 выдачи второго шинного входа/выхода магистрального кросс-блока 12 подключена шина 45 сигналов выдачи выходной магистрали 11 передачи сигналов. Вывод 38 выдачи второго шинного входа/выхода магистрального кросс-блока 12 подключен к инверсному управляющему входу 62 дешифратора 61 адреса выдачи и к управляющему входу 66 дешифратора 63 адреса приема. К выводу 39 адреса второго шинного входа/выхода магистрального кросс-блока 12 подключена шина 46 адреса выходной магистрали 11 передачи сигналов. Вывод 39 адреса второго шинного входа/выхода магистрального кросс-блока 12 подключен к второму входу/выходу 51 приемопередатчика 49 адреса и к информационному входу 64 дешифратора 63 адреса приема, выход которого подключен к прямому входу первой схемы 67 И и к первому входу третьей схемы 69 И. К выводу 40 данных второго шинного входа/выхода магистрального кросс-блока 12 подключена шина 47 данных выходной магистрали 11 передачи сигналов. Вывод 40 адреса второго шинного входа/выхода магистрального кросс-блока 12 подключен к второму входу/выходу 56 приемопередатчика 54 данных. К выводу 41 захвата/ответа второго шинного входа/выхода магистрального кросс-блока 12 подключена шина 48 сигналов захвата/ответа выходной магистрали 11 передачи сигналов. Вывод 41 захвата второго шинного входа/выхода магистрального кросс-блока 12 подключен к выходу шестой схемы 72 И.
В магистральном кросс-блоке 12 для реализации узлов 61, 63, 67…74 могут быть использованы стандартные логические схемы, например серий К555, К1533, для реализации приемопередатчиков 49 и 54 - микросхемы приемопередатчиков с двумя двунаправленными шинами, например серий К580, К589, для реализации шинных формирователей 75…77 - микросхемы приемопередатчиков с одной двунаправленной шиной и двумя однонаправленными шинами, например серии К589 [4, 5].
РАБОТА СИСТЕМЫ
В предлагаемой системе так же, как и в прототипе, в качестве входных заявок могут быть использованы идентифицированные наборы параметров/данных, последовательно поступающие в блок памяти заявок от многоканальных систем сбора информации. Кроме этого, в качестве заявок в системе могут выступать промежуточные результаты обработки данных.
При этом каждая заявка представляет собой совокупность номера (адреса) измерительного канала и значения параметра по этому каналу, закодированных двоичными кодами. Номер канала используется в системе в качестве идентификатора программ обработки.
С вычислительной точки зрения заявка вызывает на исполнение некоторую связанную с ней вычислительную задачу, которая реализуется соответствующей программой обработки (например, фильтрации, усреднения, прогнозирования, калибровки и др.).
В рассматриваемой системе важное место занимает организация передач данных. При передаче данных в системе возможны два случая.
1. Передача производится из i-й линейки обработки в (i+1)-ю линейку через выходную магистраль i-й линейки. Такие передачи соответствуют смежным связям между задачами в потоке и называются смежными.
2. Передача производится из i-й линейки обработки в (i+k)-ю линейку (k>1), минуя одну или несколько линеек. Такие передачи соответствуют транзитным связям между задачами в потоке и называются транзитными.
Наличие в схеме процесса обработки потока транзитных передач (кросс-передач) данных означает, что в системе необходимо выполнить передачу данных с одной информационной магистрали на другую (с большим номером), не выполняя при этом никакой обработки этих данных. В этом случае происходит просто трансляция данных через промежуточный модуль обработки. Такие транзитные передачи данных требуют исполнения определенной процедуры по выполнению операций приема данных в модуль обработки с одной информационной магистрали и выдачи этих же данных на другую магистраль.
Такие действия занимают гораздо больше времени, чем просто передачи данных через магистраль с модуля обработки i-ой линейки на модуль обработки (i+1)-ой линейки. Поэтому в структуре системы обработки предусмотрены средства, направленные на сокращение издержек времени на транзитные передачи через кросс-магистраль.
Для примера на фиг.4 показан граф фрагмента потока задач, поступающих на вход системы, в котором вершинами обозначены задачи обработки, а дуги соответствуют направлениям смежных и транзитных передач результатов обработки. Конфигурация этих передач определяется структурой потока и структурой системы обработки. На фиг.4 передачи данных между задачами S1→S5, S6→S10 и т.п. являются смежными, а передачи S5→S14, S6→S13 и т.п. являются транзитными.
Каждая из задач реализуется модулями обработки. Структура задач и возможность их разбиения на отдельные подзадачи определяет порядок формирования и обработки заявок на выполнение задачи.
Свойство адаптивности предлагаемой системы состоит в том, что в ней в зависимости от свойств входящего потока заявок и алгоритмов обработки заявок могут быть осуществлены различные режимы работы, при этом структура системы адаптируется под структуру потока, что позволяет организовать наиболее эффективную работу системы в каждом конкретном применении.
В зависимости от значения сигналов на шинах задания режима работы магистрали 5 любой модуль 7 обработки по аналогии с прототипом может работать в одном из двух режимов: в режиме параллельной обработки или в режиме последовательной (конвейерной) обработки.
При описании работы системы предполагается, что все каналы разбиты предварительно на группы по числу модулей обработки, причем номера каналов одной группы используются как адреса.
В работе системы, выполняются такие же процессы, которые реализуются в прототипе. Дополнительно в рассматриваемой системе выполняется процесс транзитной передачи промежуточных результатов.
Таким образом, в предлагаемой системе при организации обработки потока заявок должны быть реализованы следующие процессы:
1. Прием заявок на обработку первой линейкой обработки системы.
2. Обработка информации в линейках обработки.
3. Передача промежуточных результатов от одного модуля обработки к другому в одной линейке обработки.
4. Передача промежуточных результатов обработки от предыдущей линейки обработки к последующей линейке обработки.
5. Выдача результатов обработки любой линейки на выход системы.
6. Транзитная передача промежуточных результатов.
1. Прием заявок на обработку первой линейкой обработки системы.
Процесс приема заявок из блока 1 памяти заявок в модули 8 обработки происходит асинхронно с процессом собственно обработки заявок.
При наличии заявок и сигнала запроса на входе блока 1 памяти заявок, последний выставляет на входной магистрали 2 коды номера канала и выборки очередной заявки и выдает на шинные входы 15 всех селекторов 13 каналов сигнал разрешения. Под действием сигнала разрешения на шинном выходе 16 одного из селекторов 13 каналов будет установлен единичный сигнал разрешения, который поступает на вход модуля 7 обработки и разрешает передачу данных. Далее происходит передача данных по входной магистрали 2 в модуль 7 обработки. По окончании передачи сигнал разрешения снимается, входная магистраль 2 освобождается. Процесс приема заявок на обработку совмещен в общем случае с процессом обработки заявок (независимо от режима работы блоков обработки).
2. Обработка информации в модулях обработки.
Режимы работы модулей 7 обработки задаются от внешних устройств по магистрали 5 задания режима работы системы путем установки в ноль (параллельная обработка) или единицу (последовательная обработка) соответствующих разрядов в регистре 6 задания режимов работы модулей обработки. Каждый выход этого регистра соединен с соответствующим входом 18 задания режима работы каждого модуля 7 обработки. Таким образом, в системе может быть реализовано несколько различных режимов обработки, что позволяет системе эффективно адаптироваться к входным потокам разной структуры.
2.1. Режим параллельной обработки заявки.
В этом режиме значение сигнала на входе 18 задания режима работы равно нулю, при этом на один модуль обработки назначаются каналы, характеризующиеся обработкой заявок, допускающих параллельное исполнение соответствующих задач. По номеру канала в модуле 7 обработки определяется и начинает выполняться программа обработки заявки.
Результаты обработки заявок выдаются модулем 7 обработки через соответствующую выходную магистраль 11 передачи сигналов линейки обработки для передачи на последующую линейку 4 обработки или на соответствующий информационный вход мультиплексора/демультиплексора 8 выходных магистралей для выдачи результатов на выход системы.
2.2. Режим последовательной обработки заявки.
В этом режиме значение сигнала на входе 18 задания режима работы равно единице, при этом на один модуль обработки назначаются каналы, характеризующиеся обработкой заявок, допускающих последовательное исполнение соответствующих задач. Каждая заявка последовательно обслуживается в каждом модуле 7 обработки по частям по аналогии с прототипом. Результаты обработки заявок выдаются модулем 7 обработки через соответствующую выходную магистраль 11 передачи сигналов линейки обработки для передачи на последующую линейку 4 обработки или на соответствующий информационный вход мультиплексора/демультиплексора выходных магистралей 8 для выдачи результатов на выход системы.
3. Передача промежуточных результатов от одного модуля обработки к другому в одной линейке обработки.
При наличии информационной зависимости между обрабатываемыми заявками может возникнуть (запрограммированная) потребность в передаче/приеме результатов обработки от одних модулей обработки к другим модулям обработки одной и той же линейки обработки. Для передачи результатов обработки от одного модуля 7 обработки к другому модулю 7 обработки этой же линейки обработки, предусмотрена команда, по которой формируются требования на подключение выходной магистрали 11 соответствующей линейки обработки. После захвата выходной магистрали 11 передающим модулем 7 обработки происходит подключение этой магистрали к приемному модулю 7 обработки. Далее осуществляется передача данных, после чего выходная магистраль освобождается.
4. Передача промежуточных результатов обработки от предыдущей линейки обработки к последующей линейке обработки.
Для передачи результатов обработки от любого модуля 7 обработки i-ой линейки к любому модулю 7 обработки (i+1)-ой линейки в модулях 7 обработки предусмотрено выполнение команды, по которой формируется требование на подключение выходной магистрали 11 i-ой линейки к передающему модулю 7 обработки этой линейки.
После того, как выходная магистраль 11 i-ой линейки захвачена, происходит передача адреса блока 14 выбора каналов (i+1)-ой линейки обработки (которому предназначены данные) на шинные входы 19 всех блоков 14 выбора каналов (i+1)-ой линейки, а так же на все модули 7 обработки i-ой линейки и на соответствующий информационный вход мультиплексора/демультиплексора 8 выходных магистралей.
В блоках 14 выбора каналов происходит дешифрирование адреса блока выбора каналов. При совпадении адреса производится передача результатов обработки от передающего модуля 7 обработки через выходную магистраль 11 i-ой линейки в выбранный блок 14 выбора каналов. Далее блок выбора 14 каналов освобождает доступ к выходной магистрали 11 i-ой линейки другим модулям 7 обработки этой линейки.
На этом процесс передачи результатов обработки по выходной магистрали 11 от i-ой линейки к (i+1)-ой линейке заканчивается.
Записанные в блок выбора 14 каналов результаты обработки для соответствующего модуля 7 обработки (i+1)-ой линейки являются заявками на обработку.
Для дальнейшей работы модуль 7 обработки выполняет процедуру приема заявок на обработку от блока выбора 14 каналов. Для этого модуль 7 обработки (i+1)-ой линейки, если он не загружен полностью, выставляет сигнал запроса, который поступает по шинному выходу 20 на вход соответствующего блока 14 выбора каналов для выработки сигнала разрешения на передачу информации в модуль 7 обработки (i+1)-ой линейки.
Если в блоке 14 выбора каналов есть хотя бы одна необработанная заявка, то в ответ на сигнал запроса с выхода блока 14 выбора каналов по шинному выходу 20 на модуль 7 обработки выдается сигнал разрешения, по которому происходит передача информации из блока 14 выбора каналов в модуль 7 обработки.
По окончании записи модуль 7 обработки, принявший заявку, выставляет сигнал подтверждения приема информации, который по связи 20 поступает на блок 14 выбора каналов. При этом сигнал разрешения с выхода блока 14 выбора каналов прекращает свое действие, и переданная заявка удаляется из блока 14 выбора каналов.
В случае если в блоке 14 выбора каналов нет заявок, то модуль обработки продолжает работу по заданной программе, ожидая появления заявок.
5. Передача результатов обработки любой линейки на выход системы.
Для передачи результатов обработки от любого модуля 7 обработки любой линейки обработки на выход системы в модулях 7 обработки предусмотрено выполнение команды, по которой формируется требование на подключение выходной магистрали 11 линейки обработки к передающему модулю 7 обработки этой линейки. Выходная магистраль 11 подключается в том случае, если она не занята. После того, как выходная магистраль 11 линейки обработки захвачена, передающий модуль 7 обработки выставляет адрес линейки обработки (от которой данные должны быть выданы на выход системы) на эту выходную магистраль 11. Адрес поступает на соответствующий информационный вход мультиплексора/демультиплексора 8 выходных магистралей, на все блоки 14 выбора каналов последующей линейки обработки, а так же на все модули 7 обработки текущей линейки обработки.
При совпадении адреса в мультиплексоре/демультиплексоре 8 выходных магистралей происходит подключение выходной магистрали 7 линейки обработки к выходной магистрали 9 системы. На выход системы поступают результаты обработки от этой линейки обработки. По окончании передачи результатов обработки на выходной магистрали 11 появляется сигнал подтверждения приема, выдаваемый устройством, подключенным к выходной магистрали 9 системы и принявшим эти результаты. При этом выходная магистраль 9 системы отключается от выходной магистрали 11 выбранной линейки обработки и освобождается.
6. Работа системы при транзитной передаче промежуточных результатов.
Работа системы в данном режиме поясняется фиг.5. Для транзитной передачи результатов обработки от любого модуля 7 обработки i-ой линейки (передающего модуля) к любому модулю 7 обработки (i+k)-ой (k>1) линейки (приемному модулю), в передающем модуле 7 обработки i-ой линейки так же, как и в прототипе, выполняется команда, по которой формируется требование на подключение выходной магистрали 11 i-ой линейки к этому модулю 7 обработки. В результате выполнения данной команды выходная магистраль 11 i-ой линейки оказывается захваченной передающим модулем 7 обработки i-ой линейки обработки. При этом шины выходной магистрали 11 находятся в следующих состояниях: на шине 43 сигналов занятости - логическая единица; на шине 44 сигналов приема - логический ноль; на шине 45 сигналов выдачи - логическая единица (признак выдачи информации от передающего модуля обработки); на шине 46 адреса - адресная информация, в т.ч. адрес передающей i-ой линейки и адрес приемной (i+k)-ой (k>1) линейки, участвующих в данной транзитной передаче; на шине 47 данных - промежуточные результаты обработки, полученные в модуле обработки i-ой линейки обработки; на линии захвата в начале шины 48 захвата/ответа - логический ноль, поступающий от кросс-блока, подключенного к данной выходной магистрали.
При транзитных передачах на (i+k)-ю (k>1) линейку используется выходная магистраль (i+(k-1))-ой (k>1) линейки, т.к. данные на (i+k)-ю (k>1) линейку могут поступать только от выходной магистрали предыдущей линейки. Поэтому для осуществления транзитных передач на (i+k)-ю (k>1) линейку необходимо подключить к кросс-магистрали выходную магистраль i-ой линейки (с помощью передающего магистрального кросс-блока) и выходную магистраль (i+(k-1))-ой (k>1) линейки (с помощью приемного магистрального кросс-блока).
В работе системы при транзитных передачах можно выделить следующие этапы, выполняемые последовательно в одном цикле шины с помощью аппаратной логики кросс-блоков:
- Подключение выходной магистрали i-ой линейки к кросс-магистрали с помощью передающего магистрального кросс-блока.
- Захват кросс-магистрали передающим магистральным кросс-блоком i-ой линейки.
- Подключение кросс-магистрали к выходной магистрали (i+(k-1))-ой (k>1) линейки с помощью приемного магистрального кросс-блока.
- Передача информации в блок выбора каналов (i+k)-ой (k>1) линейки.
- Освобождение кросс-магистрали и выходных магистралей i-ой и (i+(k-1))-ой (k>1) линеек.
6.1. Подключение выходной магистрали i-ой линейки к кросс-магистрали с помощью передающего магистрального кросс-блока.
После того, как выходная магистраль 11 i-ой линейки захвачена, передающий модуль 7 обработки выставляет на шине 46 адреса этой магистрали адрес (номер) i-ой линейки (от которой передаются данные) и адрес (номер) (i+k)-ой (k>1) линейки (которой предназначены данные). Одновременно с этим на шине 33 данных выходной магистрали 11 i-ой линейки выставляются данные, предназначенные для передачи, а на шине 45 сигналов выдачи появляется единичный сигнал выдачи (признак того, что передающий модуль обработки готов выдать информацию. Информация с шин 45…47 поступает на одноименные выводы 38…40 второго шинного входа/выхода магистрального кросс-блока 12 i-ой линейки обработки. Сигнал выдачи используется для подключения кросс-блока на передачу информации от выходной магистрали к кросс-магистрали, если этот сигнал равен единице, или на передачу информации от кросс-магистрали к выходной магистрали, если сигнал равен нулю. Единичный сигнал выдачи с вывода 38 поступает на управляющий вход 66 дешифратора 63 адреса приема, разрешая его работу и на инверсный управляющий вход 62 дешифратора 59 адреса выдачи, запрещая его работу. При совпадении адреса, поступающего на вход 64 дешифратора 63 адреса приема с адресом, назначенным данному кросс-блоку для приема данных от выходной магистрали, на выходе 65 дешифратора 63 появляется логическая единица, которая поступает на входы схем 67 и 69 И. Далее происходит процесс захвата кросс-магистрали передающим магистральным кросс-блоком.
6.2. Захват кросс-магистрали передающим магистральным кросс-блоком i-ой линейки.
В исходном состоянии на выходах первого и второго RS-триггеров 73 и 74 имеются логические нули.
Если кросс-магистраль 10 занята, то на вход 87 первого шинного формирователя 75 через вывод 29 первого шинного входа/выхода передающего магистрального кросс-блока с шины 22 сигналов занятости кросс-магистрали 10 поступает логическая единица, которая проходит на выход 84 первого шинного формирователя 75, т.к. на управляющий вход 78 этого шинного формирователя приходит логический ноль с выхода первого RS-триггера 73. При этом запрещается работа первой схемы 67 И, первый RS-триггер 73 не может быть установлен в единичное состояние и кросс-магистраль передающим магистральным кросс-блоком 12 не захватывается, поэтому транзитная передача откладывается до освобождения кросс-магистрали.
Если кросс-магистраль 10 свободна, то на вход 87 первого шинного формирователя 75 через вывод 29 первого шинного входа/выхода магистрального кросс-блока поступает логический ноль с шины 22 сигналов занятости кросс-магистрали 10, который проходит на выход 84 первого шинного формирователя 75, т.к. на управляющий вход 78 этого шинного формирователя приходит ноль с выхода первого RS-триггера 73. При этом разрешается работа первой схемы 67 И, первый RS-триггер 73 устанавливается в единичное состояние, происходит распространение сигнала захват/ответ по шине 27 кросс-магистрали 10 через линию 34 захвата первого шинного входа/выхода, вторую схему 68 И и линию 34' ответа, что необходимо для арбитража на кросс-магистрали 10.
Логическая единица с первого RS-триггера 73 поступает на управляющий вход 78 первого шинного формирователя 75, подключая однонаправленный вход 81 этого формирователя к его двунаправленному входу/выходу 87 и попадает через вывод 29 первого шинного входа/выхода на шину 22 занятости кросс-магистрали 10, сообщая другим кросс-блокам о занятости этой магистрали. Эта же логическая единица поступает на первые управляющие входы 52 и 57 приемопередатчиков 49 адреса и 54 данных, организуя в них режим передачи информации от выходной магистрали на кросс-магистраль. При этом шина 46 адреса и шина 47 данных выходной магистрали 11 соответственно через выводы 39 и 40 второго шинного входа/выхода, вторые входы/выходы 51 и 56 и первые входы/выходы 50 и 55 приемопередатчиков 49 и 54, выводы 39 и 40 первого шинного входа/выхода подключаются к шине 25 адреса и шине 26 данных кросс-магистрали 10.
Таким образом, адрес и данные от передающего модуля 7 обработки оказываются выставленными на захваченной кросс-магистрали 10.
Далее происходит подключение кросс-магистрали к выходной магистрали (i+(k-1))-ой (k>1) линейки с помощью приемного кросс-блока.
6.3. Подключение кросс-магистрали к выходной магистрали (i+(k-1))-ой линейки с помощью приемного магистрального кросс-блока.
После того, как кросс-магистраль 10 захвачена передающим магистральным кросс-блоком 12, адрес (номер) i-ой линейки (от которой передаются данные) и адрес (номер) (i+k)-ой (k>1) линейки (которой предназначены данные), выставленные на шине 25 адреса кросс-магистрали 10, а также данные, выставленные на шине 26 данных кросс-магистрали 10 поступают на все магистральные кросс-блоки 12 системы. Через вывод 32 первого шинного входа/выхода магистрального кросс-блока адрес поступает на первый вход 50 приемопередатчика 49 адреса и на вход 60 дешифратора 59 выдачи, через вывод 33 данные поступают на первый вход 55 приемопередатчика 54 данных.
В кросс-блоке (i+(k-1))-ой_(k>1) линейки (через выходную магистраль которой данные будут поступать на (i+k)-ю (k>1) линейку) происходит дешифрирование адреса с помощью дешифратора 59 адреса.
В случае занятости выходной магистрали (i+(k-1))-ой_(k>1) линейки сигнал выдачи на шине 45 выдачи и сигнал занятости на шине 43 занятости равны единице, при этом на инверсном управляющем входе 62 дешифратора 59 адреса действует запрещающий сигнал, сигнал на выходе 61 дешифратора 59 адреса равен нулю, и захват магистрали откладывается до ее освобождения.
Если (i+(k-1))-я_(k>1) линейка не занята передачей информации, то сигнал занятости на шине 43 занятости равен нулю и сигнал выдачи на шине 45 выдачи и, соответственно, на вводе 38 выдачи и на инверсном управляющем входе 62 дешифратора 59 выдачи равен нулю. При этом с выхода 61 дешифратора 59 адреса выдается разрешающий сигнал логической единицы.
Далее происходит выдача информации на приемный блок выбора каналов (i+k)-ой (k>1) линейки.
6.4. Передача информации в блок выбора каналов (i+k)-ой линейки.
Разрешающий сигнал с выхода 61 дешифратора 59 адреса поступает на первые управляющие входы 53 и 58 приемопередатчиков 49 адреса и 54 данных, на второй вход четвертой схемы 70 И и на прямой вход пятой схемы 71 И. При этом на первый вход четвертой схемы 70 И приходит логический ноль с однонаправленного выхода 86 третьего шинного формирователя 77 четвертой схемы 70 И, запрещая ее работу до выдачи приемным модулем обработки сигнала приема по окончании приема информации. С этого же выхода 86 логический ноль поступает на вход R второго RS-триггера 74, разрешая его установку в единичное состояние и на инверсный вход пятой схемы 71 И, разрешая ее работу. С выхода пятой схемы 71 И логическая единица поступает на вход S второго RS-триггера 74, устанавливая его в единичное состояние. Если выходная магистраль (i+(k-1))-ой (k>1) линейки свободна, то с шины 43 этой выходной магистрали через ввод 36 занятости второго шинного входа/выхода приемного кросс-блока на инверсный вход шестой схемы 72 И подается логический ноль, разрешая ее работу, поэтому логическая единица с выхода второго RS-триггера 74 проходит на выход шестой схемы 72 И, далее на вывод 41 запроса второго шинного входа/выхода и попадает на шину 48 захвата/ответа выходной магистрали для реализации арбитража на ней.
Адрес и данные с вторых выходов 51 и 53 приемопередатчиков 49 адреса и 54 данных через выводы 39 и 40 второго шинного входа/выхода попадают на шины 46 адреса и 47 данных выходной магистрали (i+(k-1))-ой (k>1) линейки и, соответственно, на все блоки выбора каналов (i+k)-ой (k>1) линейки обработки.
Далее производится захват выходной магистрали (i+(k-1))-ой (k>1) линейки одним из блоков выбора каналов (i+k)-ой (k>1) линейки и передача информации от передающего модуля i-ой линейки к блоку выбора каналов (i+k)-ой (k>1) линейки. Для этого в блоках выбора каналов (i+k)-ой (k>1) линейки производится дешифрирование адреса блока выбора каналов и при совпадении адреса в приемном блоке выбора каналов осуществляется прием данных от модуля обработки i-ой линейки через выходную магистраль этой линейки, через передающий магистральный кросс-блок, через кросс-магистраль, через приемный кросс-блок, через выходную магистраль (i+(k-1))-ой (k>1) линейки обработки. При этом по шине 43 занятости выходной магистрали (i+(k-1))-ой (k>1) линейки выдается единичный сигнал занятости, который запрещает работу шестой схемы 72 И и прерывает распространение сигнала захват/ответ. Магистраль захвачена, приемный блок выбора каналов через приемный магистральный кросс-блок осуществляет прием информации, выставленной на кросс-магистрали.
По окончании приема информации приемный блок выбора каналов выдает сигнал подтверждения приема, по которому производится освобождение кросс-магистрали и выходных магистралей i-ой и (i+(k-1))-ой (k>1) линеек обработки.
6.5. Освобождение кросс-магистрали и выходных магистралей i-ой и (i+(k-1))-ой линеек обработки.
Сигнал приема в системе используется для сообщения передающему модулю обработки об окончании приема данных приемным блоком выбора каналов. До окончания передачи на кросс-магистрали 10 не выставлен единичный сигнал приема, и в передающем магистральном кросс-блоке 12 на вход 88 второго шинного формирователя 76 через вывод 30 первого шинного входа/выхода магистрального кросс-блока поступает логический ноль с шины 23 сигналов приема кросс-магистрали 10. Этот логический ноль проходит на выход 85 второго шинного формирователя 76, т.к. на управляющий вход 79 этого шинного формирователя приходит логический ноль с выхода четвертой схемы 70 И. Логический ноль на выходе четвертой схемы 70 И обусловлен тем, что на вход этой схемы подается логический ноль с выхода 61, запрещенного к работе дешифратора 59 адреса выдачи. Логический ноль с выхода третьей схемы 69 И поступает на вход R первого RS-триггера 73 и на управляющий вход 80 третьего шинного формирователя 77. При этом третий шинный формирователь через однонаправленный выход 86 и двунаправленный вход/выход 89, через вывод 37 второго шинного входа/выхода подключает шину 44 сигналов приема к входу R второго RS-триггера 74, к входу четвертой схемы 70 И и к инверсному входу пятой схемы 71 И. Таким образом, передающий магистральный кросс-блок оказывается подготовлен к приему подтверждения окончания приема информации приемным модулем 7 обработки.
По окончании приема информации приемный блок выбора каналов выдает на шину 44 приема выходной магистрали (i+(k-1))-ой (k>1) линейки обработки единичный сигнал подтверждения приема, который поступает через вывод 37 второго шинного входа/выхода приемного магистрального кросс-блока на двунаправленный вход/выход 89 третьего шинного формирователя 77 и далее с выхода 86 на вход R второго RS-триггера 74, на вход четвертой схемы 70 И и на инверсный вход пятой схемы 71 И. При этом второй RS-триггер 74 оказывается в нулевом состоянии, а на выходе шестой схемы 72 И появляется логический ноль, который через вывод 41 второго шинного входа/выхода приемного магистрального кросс-блока поступает на линию захвата шины 48 захвата/ответа выходной магистрали (i+(k-1))-ой (k>1) линейки обработки, освобождая ее. Одновременно с этим логическая единица с выхода четвертой схемы 70 И поступает на управляющий вход 79 второго шинного формирователя, подключая однонаправленный вход 82 этого формирователя к его двунаправленному входу/выходу 88 и попадает через вывод 30 первого шинного входа/выхода приемного кросс-блока на шину 23 сигналов приема кросс-магистрали 10.
В передающем магистральном кросс-блоке данная логическая единица с вывода 30 первого шинного входа/выхода поступает на двунаправленный вход/выход 88 и далее на однонаправленный выход 85 второго шинного формирователя 76, т.к. с выхода четвертой схемы 70 И на управляющий вход 79 этого формирователя поступает логический ноль, и двунаправленный вход/выход 88 поэтому подключен к однонаправленному выходу 85 этого шинного формирователя. С выхода 85 логическая единица поступает на вход третьей схемы 69 И. С выхода третьей схемы 69 И логическая единица поступает на вход R первого RS-триггера 73, обнуляя его. Логический ноль с выхода первого RS-триггера 73 запрещает работу второй схемы 68 И, освобождая этим шину 27 сигналов захвата/ответа кросс-магистрали 10, отключает приемопередатчики 49 адреса и 54 данных от кросс-магистрали 10 и выходной магистрали 11, а также отключает первый шинный формирователь от шины 22 сигналов занятости кросс-магистрали 10, освобождая ее. Кроме этого, логическая единица с выхода третьей схемы 69 И поступает на управляющий вход 80 третьего шинного формирователя, подключая его однонаправленный вход 83 к двунаправленному входу/выходу 89 и попадает через вывод 37 второго шинного входа/выхода передающего магистрального кросс-блока на шину 44 сигналов приема выходной магистрали 11 i-ой линейки, сообщая передающему модулю обработки о завершении приема данных. Передающий модуль обработки освобождает выходную магистраль и снимает сигнал занятости с шины 43 выходной магистрали 11 i-ой линейки.
Таким образом, в результате перечисленных действий происходит передача данных от i-ой линейки к (i+k)-ой (k>1) линейке обработки, т.е. осуществляются транзитные передачи. При этом время, затрачиваемое на подключение кросс-магистрали к выходным магистралям i-ой и (i+(k-1))-ой (k>1) линеек обработки и на передачу данных соизмеримо с временем цикла выходной магистрали, т.к. для коммутации магистралей в системе используется аппаратная логика, а не процессоры ввода/вывода, в которых требуется значительно больше времени для коммутации магистралей и передачи данных на эти магистрали из-за выполнения специальных команд.
ОЦЕНКА ПОЛОЖИТЕЛЬНОГО ТЕХНИЧЕСКОГО ЭФФЕКТА ОТ ПРИМЕНЕНИЯ ПОЛЕЗНОЙ МОДЕЛИ
i
j
i
ср
ср
Оценка технического эффекта проведена на примере некоторого конкретного фрагмента потока задач сложной структуры, поступающего на вход системы и имеющего ряд связей между задачами, требующих организации транзитных передач. На фиг.4 показан граф фрагмента потока задач, используемого для оценки, в котором вершинами обозначены задачи обработки, а дуги соответствуют направлениям передачи результатов обработки. Каждая из задач реализуется модулями обработки. Рассматриваемый фрагмент потока задач сложной структуры характеризуется высокой степенью связанности между исполняемыми задачами S, , т.к. результаты обработки одних задач являются входными данными для других задач. Каждая связь, показанная дугой, характеризуется объемом ν данных, передаваемых от задачи к задаче в потоке. Каждая задача S характеризуется двумя параметрами обработки: средним временем τ выполнения задачи на одном модуле обработки; средним объемом ν промежуточных данных от одного модуля обработки, порождаемых задачей при ее выполнении.
ср
ср
Среднее общее время выполнения одной задачи в системе теоретически составляет , где t - среднее время передачи промежуточных данных ν одной задачи через информационную магистраль системы.
В адаптивной системе обработки теоретическая предельная пропускная способность, приведенная к одной задаче, с учетом затрат на передачу промежуточных результатов обработки определяется выражением
.
Пропускная способность реальной системы зависит от ее структуры. Для сопоставления предлагаемой системы с прототипом принято, что реализация исполнения отдельных задач обработки в модулях обработки предлагаемой системы и прототипа одинакова.
Оценка пропускной способности предлагаемой системы.
В предлагаемой системе обработка рассматриваемого фрагмента потока реализована на четырех линейках обработки, содержащих по четыре модуля обработки (фиг.6). На фиг.6 сплошными линиями показаны смежные передачи, пунктирными линиями - транзитные передачи.
В этой системе смежные передачи данных осуществляются через выходные магистрали линеек обработки, а транзитные передачи - через кросс-магистраль системы, при этом модули обработки не участвуют в выполнении транзитных передач.
При оценке считается, что время передачи единицы информации по выходной магистрали и через кросс-магистраль примерно соизмеримы, так что .
ср
1
На каждую выходную магистраль и на кросс-магистраль выдается общий объем передаваемых данных по 4ν. С учетом того, что передачи, как правило, статистически совмещены с выполнением некоторых задач в модулях, среднее общее время, необходимое на выполнение задачи и передачу данных составит , где k≈0,1…0,4 - уменьшающий коэффициент за счет совмещения передач данных по магистрали с выполнением задач.
ср
ср
ср
2
ср
2
Особенность потоковых задач состоит в том, что время t, затрачиваемое на передачу данных объемом ν от одной задачи S обычно составляет t=kτ, где k≈0,1…0,3. С учетом этого среднее время выполнения одной задачи (заявки) составит
.
Пропускная способность предлагаемой системы составит
.
Оценка пропускной способности прототипа.
В прототипе обработка фрагмента потока организуется так же, как и в предлагаемой системе, на четырех линейках обработки, содержащих по четыре модуля обработки, но транзитные передачи ввиду отсутствия кросс-магистрали производятся через модули обработки (фиг.7). При этом модули обработки осуществляют только прием, буферизацию и выдачу информации без ее обработки.
ср
ср
ср
В прототипе так же, как и в предлагаемой системе, величина ν характеризует средний объем передаваемых данных от одного модуля обработки, порождаемых задачей при ее выполнении, а значение t - среднее время передачи промежуточных данных ν одной задачи через выходную магистраль линейки обработки.
В прототипе для каждой задачи имеются дополнительные затраты времени (по сравнению с предлагаемой системой) на передачу транзитных данных. Эти затраты увеличивают общее время обработки задачи (заявки) на величину , которая определяется средним объемом транзитных данных , приходящихся на одну заявку. При оценке времени  необходимо учитывать следующее:
1. Каждая транзитная передача состоит из двух частей:
пр
фазы длительностью t - прием данных в буферную память модуля обработки через локальную магистраль модуля обработки от выходной магистрали предыдущей линейки обработки;
выд
фазы длительностью t - выдача данных из буферной памяти модуля обработки на выходную магистраль последующей линейки обработки.
С учетом этого .
пр
выд
2. Значения времен приема и выдачи данных в модулях обработки соизмеримы между собой, т.е. t≈t.
3. Среднее время на передачу единицы данных в каждой из фаз соизмеримо с временем передачи единицы данных по выходной магистрали и оценивается величиной .
ср
2
ср
Общее время на транзитную передачу данных объемом  в прототипе с учетом того, что t=kτ, оценивается выражением
,
где  - коэффициент, учитывающий долю среднего объема транзитных данных, приходящихся на одну задачу по отношению к среднему объему промежуточных данных от одной задачи.
Общее среднее время выполнения одной задачи в прототипе составит
.
Пропускная способность системы-прототипа составит
.
Оценка выигрыша.
Выигрыш в пропускной способности от применения предлагаемой системы по сравнению с прототипом составит:
.
1
2
T
Численное значение выигрыша от применения полезной модели в зависимости от значения коэффициентов k, k и k представлено в таблице.
k<sub>1</sub>
0,1
k<sub>2</sub>
0,1
0,2
0,3
k<sub>T</sub>
0,1
0,2
0,3
0,1
0,2
0,3
0,1
0,2
0,3
<img file="00000026.tif" he="5" wi="10" img-content="undefined" img-format="tif" />
0,962
0,926
0,893
<img file="00000027.tif" he="5" wi="11" img-content="undefined" img-format="tif" />
0,943
0,925
0,909
0,892
0,862
0,833
0,847
0,806
0,769
η
1,019
1,038
1,057
1,03
1,074
1,111
1,053
1,107
1,160
k<sub>1</sub>
0,2
k<sub>2</sub>
0,1
0,2
0,3
k<sub>T</sub>
0,1
0,2
0,3
0,1
0,2
0,3
0,1
0,2
0,3
<img file="00000026.tif" he="5" wi="10" img-content="undefined" img-format="tif" />
0,926
0,862
0,806
<img file="00000027.tif" he="5" wi="11" img-content="undefined" img-format="tif" />
0,909
0,893
0,877
0,833
0,806
0,781
0,769
0,735
0,704
η
1,019
1,037
1,056
1,034
1,069
1,103
1,048
1,097
1,145
k<sub>1</sub>
0,3
k<sub>2</sub>
0,1
0,2
0,3
k<sub>T</sub>
0,1
0,2
0,3
0,1
0,2
0,3
0,1
0,2
0,3
<img file="00000026.tif" he="5" wi="10" img-content="undefined" img-format="tif" />
0,893
0,806
0,735
<img file="00000027.tif" he="5" wi="11" img-content="undefined" img-format="tif" />
0,877
0,862
0,847
0,781
0,758
0,735
0,704
0,676
0,649
η
1,018
1,036
1,054
1,032
1,065
1,097
1,044
1,088
1,132
1
2
T
Таким образом, использование предлагаемой системы дает увеличение пропускной способности на рассмотренном фрагменте потока задач до 16% по сравнению с прототипом при одинаковых заданных коэффициентах k, k и k, что является заметным улучшением технического эффекта.
В предлагаемой системе адаптация структуры под различные входные потоки задач обеспечивается более гибко, чем в прототипе за счет организации транзитных передач данных по отдельной кросс-магистрали.
ЛИТЕРАТУРА
1. В.А.Курчидис. Адаптивная система обработки данных. Авторское свидетельство СССР SU №1451713 А1, кл. G06F 15/16, опубл. 15.01.1989. Бюл. №2.
2. В.А.Курчидис, М.Л.Королев. Адаптивная система обработки данных. Авторское свидетельство СССР SU №1552195 А1, кл. G06F 15/16, опубл. 23.03.1990. Бюл. №11.
3. Решение о выдаче патента на полезную модель Адаптивная система обработки данных, заявка №2011107386/08(010465) от 22.03.2011. Авторы: С.В.Погребной, В.А.Курчидис, А.В.Соколов.
4. Пухальский Г.И., Новосельцева Т.Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник. - М.: Радио и связь, 1990. - 304 с.: ил.
5. Пухальский Г.И. Проектирование микропроцессорных устройств: Учебной пособие для вузов. - СПб.: Политехника, 2001. - 544 с.: ил.