Логический синтез многоразрядных сумматоров на основе линейной алгебры

Заключение. Из рассмотренного примера видно, что для изображений плохого качества предложенный метод превосходит существующие. Это позволяет использовать данный метод в задачах распознавания образов широкого класса.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. ТуДж., Гонсалес Р. Принципы распознавания образов. - М.: Мир, 1978. - 411 с.

2. Шикин Е.Б., Боресков Ф.Б. Компьютер пая графика. - М.: Диалог-МИФИ, 1995. - 285 с.

3. Аммерал А. Принципы программирования в машинной графике. - М.: Сол Систем, 1992. - 224 .

4. Фар оное В.В. БЕЬРШ. - М.: Питер, 2004. - 639 с.

С.П. Назаров, Н.И. Чернов ЛОГИЧЕСКИЙ СИНТЕЗ МНОГОРАЗРЯДНЫХ СУММАТОРОВ НА ОСНОВЕ ЛИНЕЙНОЙ АЛГЕБРЫ

Анализ развития теории и техники логического синтеза и реализации цифровой и цифроаналоговой элементной базы показывает, что он определяется двумя основными и взаимосвязанными факторами:

♦ состоянием развития технологии изготовления таких устройств;

♦ состоянием развития теории и методов проектирования цифровых устройств.

Первый фактор оценивается уровнем развития конструирования и технологии

,

той или иной технологии для реализации получаемых логических, а затем и схемотехнических решений, а второй - логико-математическими возможностями алгеб-, -рования и систем проектирования на их основе.

К настоящему времени в разработке БИС и СБИС, в первую очередь в технологически развитых странах, сложилась ситуация, говорящая о том, что все успехи в повышении сложности и улучшении характеристик БИС и СБИС достигнуты за счет развития технологии, конструкторско-технологических и САПР. Функционально-логическое же проектирование развивается гораздо медленнее.

В то же время на рост сложности БИС начинают все больше влиять ограничивающие факторы именно схемотехнического плана. Среди них, прежде всего, следует отметить проблему межсоединений. Суть ее можно проиллюстрировать следующими характеристиками:

1. До 80% полезной площади кристалла современной БИС занимают соединения между компонентами. Если на начальном этапе становления микроэлектроники кристалл ИС представлял собой множество элементов, соединенных линиями связи, то современный кристалл - это паутина проводов, в которую изредка вкрап-. .

2. До 75% потребляемой БИС мощности расходуется на перезаряд емкостей линий связи в кристалле. С ростом сложности кристалла эта доля также может только возрастать.

Поскольку уровень отечественной технологии и фактические темпы ее развития значительно отстают от соответствующего уровня и темпов развития в индустриально развитых странах, то надеяться на достижение сколько-нибудь значимых успехов в развитии отечественной технологии при следовании ее чисто по пути западной технологии проблематично. К тому же проблема межсоединений при

этом остается нерешенной. Поэтому представляется целесообразным улучшение характеристик элементной базы за счет развития теории и методов логического проектирования и изготовления БИС. Другими словами, необходимы новые схем,

функциональной адекватности их более сложным существующим схемным реше-

.

создания топологически более простой, но функционально более сложной эле, .

В качестве основных проблем улучшения характеристик БИС предлагается рассмартивать:

♦ уменьшение количества активных и пассивных элементов;

♦ уменьшение количества связей;

♦ повышение технологичности;

♦ повышение эксплуатационной надежности.

Для уменьшения количества активных и пассивных элементов предлагается использовать токовые логические схемы, позволяющие представить реализуемую логическую функцию в виде разности более простых логических функций, т.е. в

виде / (х(и)) = А (х(и)) - В (х1"). Реализация логической функции в виде указанной

разности получается предельно экономной по аппаратным затратам благодаря тому, что:

♦ в силу неотрицательности значений логической функции элементы В [х1^) этой разности формируются из элементов А [х1^) путем добавления в последние лишь некоторых дополнительных аргументов из

х(п));

♦ выбор более удобного в использовании вида логического сигнала (например, использование токового представления) позволяет заменить одну из логических операций «монтажной» операцией.

Уменьшение количества связей может быть достигнуто использованием многозначного внутреннего представления информации в БИС. Низкий уровень помех внутри БИС позволяет уменьшить допустимую величину логического уровня и, , ,

линии связи.

Возможным вариантом повышения технологичности является уменьшение разновидностей используемых для реализации БИС компонентов. Поскольку основными видами компонентами являются транзисторы и резисторы, то замена потенциального представления логического сигнала токовым позволяет исключить изготовление резисторов из технологического цикла изготовления БИС, заменив их токовыми зеркалами, и, тем самым, повысить технологичность БИС. Кроме ,

является синтезом цифровых схем на основе аналоговых компонентов, что сближает технологии изготовления цифровых и аналоговых схем и позволяет формировать аналогово-цифровые схемы в едином технологическом цикле.

Повышение эксплуатационной надежности БИС может быть достигнуто также за счет использования указанного выше разностного представления реализуемой логической функции. Поскольку значение реализуемой логической функции /1 х1") определяется разностью выходных сигналов логических функций

Ах*^) и Вх^), то все дестабилизирующие воздействия (девиация питания,

температура, ионизирующие излучения и т.д.) воздействуют на обе составляющие и вычитаются. В результате БИС будут работоспособны в более широком диапазоне изменения внешних возмущающих воздействий.

В настоящей работе для решения указанных проблем предлагается применение математического аппарата линейной алгебры [1], а демонстрация особенностей этого аппарата для синтеза цифровых схем производится на примере логического синтеза многоразрядных сумматоров, являющихся наиболее функционально сложными компонентами цифровых систем.

Логическое описание одноразрядного полусумматора с использованием математического аппарата булевой алгебры производится на основе следующего описания реализуемых в нем логических функций:

РБ = х1 х2 V х1 х2 = х1 ф х2,

РР = х1 х2,

а его структурная схема имеет вид, показанный на рис.1.

(1) [1] :

РБ =П. (х, + х2 > 0)-РР,

^ 1 2 '

РР = П2 (х + х2 > 1).

Реализация одноразрядного сумматора с использованием математического аппарата булевой алгебры производится на основе следующего описания реализуемых в нем логических функций:

Б = Х1У1Р0 V Х1>1Р0 V Х1У1Р0 V х1>2Р0 = х1 ф У ф P,

Р = Х1У1Р0 V Х1у1Р0 V Х1У1Р0 V Х1У1Р0 = Р0 (х1 ф У1 ) V Х1У1.

а его структурная схема имеет вид, показанный на рис.2.

РР РБ Р Б

1 Г

х1 У1

Рис.1. Структурная схема полусумматора

Р 1 Б Р 1 Б

РБ БМ

х 1 У У 1 х 1 Р

х1 У1 Р0

Рис.2. Структурная схема сумматора

Эти выражения могут быть преобразованы к виду:

Б = х V Х1У1 ) ) V (х V ЗД ) Р0 = РБ1 ф Р0.

Р = Х1У1Р0 V ЗДР0 V Х1У1Р- V Х1У1Р0 =

= Р0 ( Х1 ф У1 ) V Х1У1 = РР2 V РР1,

описывающему реализацию одноразрядного сумматора на двух полусумматорах, структура которой представлена на рис.3.

р

Уі

£

р

Рис.3. Структурная схема сумматора на полусумматорах

Логические выражения (3) и (4) приобретают в линейной алгебре [1] следующий вид:

Б =П, (х + У1 + Р > 0)-Р,

Р = пг

Б = П1 (х1 + У1 + Р >0)-Р,

Р =П2 (РР + РР2 > 0).

В параллельных многоразрядных сумматорах с последовательным переносом формирование сумм и переносов в каждом (,'+1)-м разряде в булевой алгебре производится в соответствии с выражениями:

£+і = РБМ © Рі

Р+1 = Р (х ф У,-)V х>У> = РРИ V РРИ

а структурная реализация их имеет вид, показанный на рис.4.

У X

' п п

У 2 Х2

У і Хі р0 = 0

Рис 4.Структурная схема многоразрядного сумматора с последовательным

переносом

Представление выражения (7) в линейной алгебре имеет вид:

£+і = Пі,

В параллельных сумматорах с параллельным переносом формирование полусумм, полупере носов и переносов в каждом , +1-м разряде производится в соответствии с выражениями:

р£+і = X+і © У,+і >

РР,+1 = х,+1 • У,+1,

Р+1 = РР+1 V РБ+1 • Р„ а формирование переносов и разрядов суммы - в соответствии с выражениями

X

Р+1 = РРМ VРРг • Р5+ VРР-1 • Р5г • Р5+ 1 у...

... VРР2 • Р5з • Р54 •.,.Р$+1 VРРХ • Р52 •.,.Р8++1,

5+ = Р © Р5,.+1.

Количество разрядов в параллельных сумматорах в сумматорах с параллельным переносом ограничивается числом входов логических элементов и их нагрузочной способностью по выходу и, как правило, не превышает пяти. Структурная реализация последних выражений для п = 4 их имеет вид, показанный на рис.5.

Рис. 5. Структурная схема многоразрядного сумматора с параллельным

переносом

Представление выражений (9) и (10) в линейной алгебре для п = 4 имеет следующий вид:

Р =П1 ( + У1 )> 1),

Р2 = П2 (( ( + У 2 + Р ) > 1 ,

Рз =Пз ( + Уз + Р )> 1),

Р =П4 (( ( + У 4 + Рз )> 1).

Поскольку компоненты схем сумматоров отдельных разрядов работают здесь в активном режиме, т.е. задержки в каждом разряде минимальны, то для реализации следующего переноса можно использовать непосредственно сигналы переносов предыдущих разрядов.

Оценим ориентировочно затраты в количестве элементов и линий связи на реализацию сумматоров с последовательным и параллельным переносами. Отдельный двухвходовой вентиль требует для своей реализации 5 транзисторов, 5 резисторов и 11 линий связи. Минимальная схема одноразрядного полного сумматора требует для своей реализации 8 вентилей [2]. Сумматор с последовательным переносом не требует дополнительного оборудования для реализации схемы, по, 4- з2

или 160 транзисторов, 160 резисторов и з52 линии связи.

Для сумматора с параллельным переносом к приведенным затратам необходимо добавить затраты на организацию схемы переноса, ориентировочно состав-1з . 225 , 225

резисторов и около 500 линий связи.

При моделировании аналогичных схем на основе математического аппарата линейной алгебры были получены следующие результаты. Затраты на реализацию порогового полного одноразрядного сумматора при использовании генераторов тока на основе схемы Уилсона [з] составляют 42 транзистора и з0 линий связи.

4- -

реносом дополнительные затраты оборудования отсутствуют, для него необходимо 168 120 . 4-

218

168 .

, -

ство элементов практически отсутствуют и основным препятствием дальнейшего повышения степени интеграции являются межсоединения, можно заключить, что предлагаемые схемы обладают лучшими технологическими (отсутствие резисто-, ), ( -) . -вания показывают, что цифровые ТТЛ-схемы, реализованные на основе математического аппарата линейной алгебры устойчиво работают при 4 ^ 8-кратном изменения питающего напряжения. Это позволяет при построении сложных цифровых устройств на основе предлагаемого подхода обойтись без стабилизированного пи, -.

БИБЛИОГРДФИЧЕСКИЙ СПИСОК

1. Чернов Н.К Линейный синтез цифровых структур АСОиУ. - Таганрог: Изд-во ТРТУ, 2004. - 118 с.

2. Справочник по цифровой вычислительной технике. Под ред. Малиновского Б.Н. - Киев: Техника, 1974. - 511 с.

3. Хорвиц П., Хилл У. Искусство схемотехники / Под ред. МБ. Гальперина. - М:. Мир, т.1, 198з. - 598 с.

В. В. Гудилов МЕТОДЫ СИНТЕЗА АППАРАТНЫХ СХЕМ С ПРИМЕНЕНИЕМ ВЕРОЯТНОСТНЫХ ГЕНЕТИЧЕСКИХ АЛГОРИТМОВ

.

с точки зрения математического описания, можно выделить тот факт, что представление схемы возможно в виде графа или сети, в вершинах которой находятся

,

булевыми функциями, таблицами истинности, ДНФ или такими же сетями. Поэто-

,

применением вероятностных генетических алгоритмов, необходимо рассматривать методы синтеза функциональных элементов или схем с позиции синтеза аппаратных схем по их функциональному описанию.

Методы динамической модификации аппаратных схем также удобно изучать на примере схем сетевой структуры, в которых не нарушается общая структура , -ки схемы в процессе ее работы. Посредством изменения законов функционирования этих узлов и их структуры, имеется возможность изменять алгоритм функционирования всей схемы, тем самым, адаптируя ее к изменяющимся внешним пара.

При изучении методов автоматизированного проектирования, необходимо , , -щиеся только на знания, ограниченные набором функциональных элементов, из