РЕСИНХРОНИЗАТОР СЕТИ ETHERNET POWERLINK

Полезная модель относится к области промышленных систем связи реального времени и может быть использована в различных областях науки и промышленности при создании устройств управления, распределенных систем ввода/вывода и электроприводов.
Из существующего уровня техники известно ведущее устройство сети Ethernet POWERLINK, построенное с использованием операционной системы Linux и стэка протоколов openPOWERLINK [электронный ресурс: openpowerlink.sourceforge.net/web/]. Такое устройство представляет из себя персональный или встраиваемый компьютер, оснащенный сетевой картой, работающий под управлением операционной системой Linux, на котором запущенно программное приложение, использующее для информационного обмена стэк протоколов openPOWERLINK.
Недостатком данного устройства является высокой уровень флуктуаций периода формирования пакетов SoC (согласно стандарту IEEE 61158) в сети Ethernet POWERLINK, вызванный неопределенностью длительности исполнения операций в операционной системе Linux и, в частности, в драйверах сетевых карт для данной операционной системы.
Предлагаемая полезная модель направлена на решение технической задачи по устранению указанного недостатка.
Достигаемый при этом технический результат заключается в снижении флуктуаций периода формирования пакетов SoC (согласно стандарту IEEE 61158) в сети Ethernet POWERLINK.
Технический результат достигается тем, что ресинхронизатор сети Ethernet POWERLINK включает в себя приемник канала ретрансляции ведомых устройств, подключенный к блоку памяти канала ретрансляции ведомых устройств, подключенный к коммутатору канала ретрансляции ведомых устройств, выход которого подключен к передатчику канала ретрансляции ведомых устройств, а второй вход - к блоку формирования SoC пакетов, выход которого также подключен к коммутатору канала ретрансляции ведущего устройства, а вход - к блоку управления ресинхронизацией, который также подключен к блоку таймеров и детектору SoC пакетов, вход которого подключен к приемнику канала ретрансляции ведущего устройства, выход которого также подключен к блоку памяти канала ретрансляции ведущего устройства, вход разрешения которого также подключен к выходу разрешения детектора SoC пакетов, а выход блока памяти канала ретрансляции ведущего устройства подключен к коммутатору канала ретрансляции ведущего устройства, выход которого подключен к передатчику канала ретрансляции ведущего устройства.
Указанные признаки полезной модели являются существенными и совокупность этих признаков достаточна для получения требуемого технического результата.
Полезная модель поясняется следующими чертежами.
На фиг. 1 показана блок-схема заявляемой полезной модели. Она содержит передатчик канала ретрансляции ведомых устройств 1, коммутатор канала ретрансляции ведомых устройств 2, блок памяти канала ретрансляции ведомых устройств 3, приемник канала ретрансляции ведомых устройств 4, приемник канала ретрансляции ведущего устройства 5, блок памяти канала ретрансляции ведущего устройства 6, коммутатор канала ретрансляции ведущего устройства 7, передатчик канала ретрансляции ведущего устройства 8, детектор SoC пакетов 9, блок управления ресинхронизацией 10, блок формирования SoC пакетов 11, блок таймеров 12.
mj
mj
cycle
cycle
cycle
mj
Работает устройство следующим образом. Устройство устанавливается в разрыв линии связи между ведомыми устройствами и ведущим устройством сети Ethernet POWERLINK, построенным с использованием операционной системы Linux и стэка протоколов openPOWERLINK. Полезная модель соединяется с ними либо напрямую по интерфейсу RMII, либо через микросхемы физического уровня сети Ethernet, с которыми соединяется по интерфейсу RMII. При получении данных приемник канала ретрансляции ведомых устройств 4 детектирует преамбулу Ethernet пакета и все данные после нее объединяет в байты, которые записываются в блок памяти канала ретрансляции ведомых устройств 3, где они дополняются новой преамбулой, а после автоматически вычитываются и передаются на вход коммутатора канала ретрансляции ведомых устройств 2. Если в тот же самый момент на вход коммутатора канала ретрансляции ведомых устройств 2 не поступают данные от блока формирования SoC пакетов 11, то коммутатор канала ретрансляции ведомых устройств 2 автоматически передает данные, прочитанные из блока памяти канала ретрансляции ведомых устройств 3, на передатчик канала ретрансляции ведомых устройств 1, который отправляет их на вход ведущего устройства сети Ethernet POWERLINK. Если же на вход коммутатора канала ретрансляции ведомых устройств 2 поступают данные от блока формирования SoC пакетов 11, то они имеют приоритет и передаются на вход передатчика канала ретрансляции ведомых устройств 1, в то время как вычитывание данных из блока памяти канала ретрансляции ведомых устройств 3 приостанавливается до момента окончания отправки данных от блока формирования SoC пакетов 11. При получении данных приемник канала ретрансляции ведущего устройства 5 детектирует преамбулу Ethernet пакета и все данные после нее объединяет в байты, которые записываются в блок памяти канала ретрансляции ведущего устройства 6, где они дополняются новой преамбулой и в случае наличия разрешения, полученного от детектора SoC пакетов 9, автоматически вычитываются и передаются на вход коммутатора канала ретрансляции ведущего устройства 7. Если в тот же самый момент на вход коммутатора канала ретрансляции ведущего устройства 7 не поступают данные от блока формирования SoC пакетов 11, то коммутатор канала ретрансляции ведущего устройства 7 автоматически передает данные, прочитанные из блока памяти канала ретрансляции ведущего устройства 6, на передатчик канала ретрансляции ведущего устройства 8, который отправляет их на вход ведомых устройств сети Ethernet POWERLINK. Если же на вход коммутатора канала ретрансляции ведущего устройства 7 поступают данные от блока формирования SoC пакетов 11, то они имеют приоритет и передаются на вход передатчика канала ретрансляции ведущего устройства 8, в то время как вычитывание данных из блока памяти канала ретрансляции ведущего устройства 6 приостанавливается до момента окончания отправки данных от блока формирования SoC пакетов 11. Детектор SoC пакетов 9 подключается на выход приемника канала ретрансляции ведущего устройства 5 параллельно с блоком памяти канала ретрансляции ведущего устройства 6 и «на лету» осуществляет автоматическое определение и разбор данных из SoC пакета согласно стандарту IEEE 61158. В случае детектирования SoC пакетов, детектор SoC пакетов 9 снимает разрешение, выдаваемое на вход блока памяти канала ретрансляции ведущего устройства 6, и тем самым предотвращая его автоматическую ретрансляцию ведущим устройствам. В случае же, если детектор SoC пакетов 9 определяет, что входящий пакет имеет другой тип, то он выставляет разрешение на вход блока памяти канала ретрансляции ведущего устройства 6, обеспечивая тем самым прямую ретрансляцию принимаемого пакета ведомым устройствам. Данные, полученные из SoC пакета, передаются от детектора SoC пакетов 9 на вход блока управления ресинхронизацией 10, который представляет из себя аппаратно реализованный конечный автомат, работающий по следующему алгоритму. Если в течение времени, равного трем и более циклам информационного обмена сети Ethernet POWERLINK, детектор SoC пакетов 9 не определял SoC пакет, то через T после его приема на вход блока формирования SoC пакетов 11 отдается команда по формированию и отправке SoC пакета, где T - максимальная оценка уровня флуктуаций периода цикла Ethernet POWERLINK на выходе ведущего устройства. Если в течение времени, равного трем циклам информационного обмена сети Ethernet POWERLINK, детектор SoC пакетов 9 получал SoC пакет от ведущего устройства, то команда на формирование и отправку SoC пакета на вход блока формирования SoC пакетов 11 отдается через T после предыдущей аналогичной команды, сформированной на блок формирования SoC пакетов 11, где T - длительность одного циклам сети Ethernet POWERLINK. Отсчет периодов времени T и T осуществляется блоком таймеров 12. Блок формирования SoC пакетов 11 побайтно формирует на входах коммутаторов 2 и 7 SoC пакет согласно стандарту IEEE 61158 по команде блока управления ресинхронизацией 10.
Работоспособность полезной модели была проверена на макете, который наглядно продемонстрировал получение требуемого технического результата. Предложенное устройство было реализовано при помощи отладочной платы Digilent Nexys 2, оснащенной программируемой логической интегральной схемой (ПЛИС) Xilinx Spartan 3Е, работающей с тактовой частотой 50 МГц, и двух микросхем физического уровня сети Ethernet LAN8720. Устройство было подключено к ведущему устройству сети Ethernet POWERLINK на базе компьютера, оснащенного процессором Intel Atom N450 с тактовой частотой 1,66 ГГц, 2 Гб оперативной памяти и сетевым адаптером Realtek RTL8191E. Данный компьютер работал под управлением операционной системы Linux с программным обеспечением информационного обмена на базе стэка протоколов openPOWERLINK. В качестве ведомых устройств использовались модули дискретного вывода B&R X20DO9322, подключенные к сети Ethernet POWERLINK при помощи контроллеров шины B&R Х20ВС0083.
Для оценки временных характеристик работы полезной модели к ее входам и выходам был подключен анализатор пакетов Ethernet POWERLINK на базе ПЛИС, который менял состояние двух дискретных выходов 3.3В. Первый дискретный выход (С1) менялся каждый раз, когда на полезную модель приходил SoC пакет от ведущего устройства, а второй выход (С2) менялся всякий раз, когда SoC пакет отправляла полезная модель. Оба дискретных выхода анализировались при помощи цифрового осциллографа LeCroy WaveRunner WR 610Zi, который был настроен на наложение нескольких последовательных периодов сигнала на одной осциллограмме (фиг. 2). Как видно из фиг. 2, период времени приема SoC пакетов от ведущего устройства постоянно меняется, что выражается в утолщениях на фронтах дискретного сигнала С1, в то время как аналогичные утолщения на фронтах сигнала С2, соответствующего SoC пакетам, формируемым полезной моделью, отсутствуют, что говорит о постоянстве периода их отправки. Максимальный уровень флуктуаций моментов времени изменения выходного сигнала на выходах подключенных к полезной модели ведомых устройств B&R Х20ВС0083 составил 12 мкс, в то время как при использовании того же ведущего устройства сети без применения предлагаемого ресинхронизатора сети Ethernet POWERLINK этот параметр составил 496 мкс. Таким образом, использование настоящей полезной модели позволило снизить флуктуации периода формирования пакетов SoC более чем в 40 раз, что говорит о достижении заявленного технического результата.