УСТРОЙСТВО (ВАРИАНТЫ) И СПОСОБ КОДИРОВАНИЯ С ПЕРЕМЕННОЙ ЧЕТНОСТЬЮ

1. Устройство для кодирования с переменной четностью, содержащее:
множество первых схем, сконфигурированных для (i) генерирования множества промежуточных бит посредством деления множества информационных бит на множество минимальных полиномов кодирования по первому пути и (ii) генерирования множества бит четности посредством умножения промежуточных бит на названные минимальные полиномы по второму пути, где число названных бит четности может быть изменяемым в зависимости от сигнала конфигурации; и
вторую схему, сконфигурированную для (i) задержки названных информационных бит и (ii) генерирования множества кодовых бит посредством присоединения названных бит четности к последнему из названных информационных бит.
2. Устройство по п.1, отличающееся тем, что названные первые схемы дополнительно сконфигурированы для изменения названного числа вышеупомянутых бит четности посредством выборочного реконфигурирования, по меньшей мере, одной из названных первых схем в ответ на вышеупомянутый сигнал конфигурации.
3. Устройство по п.1, отличающееся тем, что (i) начальная из названных первых схем получает, по меньшей мере, два из названных информационных бита параллельно на каждом из множества тактовых циклов, и (ii) названная вторая схема представляет, по меньшей мере, два из названных кодовых бита параллельно на каждом из названных тактовых циклов.
4. Устройство по п.1, отличающееся тем, что названная вторая схема дополнительно сконфигурирована для генерирования стробирующего сигнала (i) в первом состоянии для указания того, что названные кодовые биты в выходном сигнале являются действительными (ii) во втором состоянии для указания того, что названные кодовые биты в выходном сигнале не являются действительными.
5. Устройство по п.1, отличающееся тем, что (i) в состав каждой из названных первых схем входят, по меньшей мере, две подсхемы, и (ii) число названных минимальных полиномов соответствует общему числу названных подсхем во всех вышеупомянутых первых схемах.
6. Устройство по п.5, отличающееся тем, что каждая из названных подсхем сконфигурирована для (i) генерирования первого сигнала в названном первом пути посредством суммирования элементов второго сигнала и третьего сигнала, и (ii) генерирования названного третьего сигнала посредством выполнения операции линейной обратной связи сдвига на названном первом сигнале.
7. Устройство по п.5, отличающееся тем, что каждая из названных подсхем сконфигурирована для (i) генерирования первого сигнала в названном втором пути посредством суммирования элементов второго сигнала и третьего сигнала, и (ii) генерирования названного третьего сигнала посредством выполнения операции линейной обратной связи сдвига на названном втором сигнале.
8. Устройство по п.1, отличающееся тем, что названное кодирование включает одно из нижеперечисленных: (i) кодирование БЧХ, (ii) двоичное кодирование БЧХ и (iii) кодирование Рида-Соломона.
9. Устройство по п.1, отличающееся тем, что названные первые схемы и названные вторые схемы реализованы, по меньшей мере, в одном из нижеперечисленного: (i) контроллере твердотельных дисков и (ii) контроллере жестких дисков.
10. Устройство по п.1, отличающееся тем, что названное устройство реализовано в виде одной или нескольких интегральных схем.
11. Способ кодирования с переменной четностью, характеризующийся тем, что включает:
(A) генерирование множества промежуточных бит посредством деления множества информационных бит на множество минимальных полиномов кодирования по первому пути через множество схем;
(B) генерирование множества бит четности посредством умножения промежуточных бит на названные минимальные полиномы по второму пути через вышеупомянутые схемы, где число названных бит четности может быть изменяемым в зависимости от сигнала конфигурации;
(C) задержку названных информационных бит; и
(D) генерирование множества кодовых бит посредством присоединения названных бит четности к последнему из названных информационных бит.
12. Способ по п.11, отличающийся тем, что дополнительно включает изменение названного числа вышеупомянутых бит четности посредством выборочного реконфигурирования, по меньшей мере, одной из названных схем в ответ на вышеупомянутый сигнал конфигурации.
13. Способ по п.11, отличающийся тем, что (i) начальная из названных первых схем получает, по меньшей мере, два из названных информационных бита параллельно на каждом из множества тактовых циклов, и (ii) названная вторая схема представляет, по меньшей мере, два из названных кодовых бита параллельно на каждом из названных тактовых циклов.
14. Способ по п.11, отличающийся тем, что дополнительно включает генерирование сигнала стробирования (i) в первом состоянии для указания того, что названные кодовые биты в выходном сигнале являются действительными (ii) во втором состоянии для указания того, что названные кодовые биты в выходном сигнале не являются действительными.
15. Способ по п.11, отличающийся тем, что (i) в состав каждой из названных первых схем входят, по меньшей мере, две подсхемы, и (ii) число названных минимальных полиномов соответствует общему числу названных подсхем во всех вышеупомянутых первых схемах.
16. Способ по п.15, отличающийся тем, что каждая из названных подсхем выполняет:
генерирование первого сигнала в названном первом пути посредством суммирования элементов второго сигнала и третьего сигнала; и
генерирование названного третьего сигнала посредством выполнения операции линейной обратной связи сдвига на названном первом сигнале.
17. Способ по п.15, отличающийся тем, что каждая из названных подсхем выполняет:
генерирование первого сигнала в названном втором пути посредством суммирования элементов второго сигнала и третьего сигнала; и
генерирования названного третьего сигнала посредством выполнения операции линейной обратной связи сдвига на названном втором сигнале.
18. Способ по п.11, отличающийся тем, что названное кодирование включает одно из нижеперечисленных: (i) кодирование БЧХ, (ii) двоичное кодирование БЧХ и (iii) кодирование Рида-Соломона.
19. Способ по п.11, характеризующийся тем, что названное кодирование реализовано, по меньшей мере, в одном из нижеперечисленного: (i) контроллере твердотельных дисков и (ii) контроллере жестких дисков.
20. Устройство для кодирования с переменной четностью, содержащее:
средства для генерирования множества промежуточных бит посредством деления множества информационных бит на множество минимальных полиномов кодирования по первому пути через множество схем;
средства для генерирования множества бит четности посредством умножения названных промежуточных бит на названные минимальные полиномы по второму пути через названные схемы, где число названных бит четности является переменным в зависимости от сигнала конфигурации;
средства для задержки названных информационных бит; и
средства для генерирования множества кодовых бит посредством присоединения названных бит четности к последнему из названных информационных бит.