СПОСОБ ФОРМИРОВАНИЯ ПСЕВДОСЛУЧАЙНЫХ СИГНАЛОВ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ
METHOD FOR FORMING PSEUDORANDOM SIGNALS AND APPARATUS FOR IMPLEMENTATION THEREOF

Изобретение относится к области радиотехники, а конкретно к способам и устройствам формирования псевдослучайных сигналов, и может быть использовано при формировании ансамблей псевдослучайных сигналов, используемых в радиоэлектронных системах связи для решения задач защиты информации.
k
k
0
1
2
3
r
w
0
r
k
i
r
k
e
В качестве аналога способа формирования псевдослучайных сигналов рассмотрен патент способ для генерирования псевдослучайной последовательности и способ для кодирования или декодирования потока данных RU 2609098 C2, опубликованный 23.05.2013, в котором последовательность чисел с плавающей запятой x формируется путем вычисления численного решения x(t) дифференциального уравнения x'=f(x,t) динамической системы, которая будет использоваться для генерирования псевдослучайной последовательности, затем из x=0,dddd…d…d⋅10, (где e - показатель степени, w - длина мантиссы, d - старший разряд мантиссы, и d - некоторый разряд, который вместе с разрядами слева от него в приближении для решения x совпадает с точным значением решения дифференциального уравнения, f(x,t)) генерируют псевдослучайную последовательность с разрядами d…d из набора последовательности значений x, где i - предопределенное целочисленное значение, удовлетворяющее условию 0<i≤r; то есть, используются разряды фактического числа, которые соответствуют следующим требованиям:
- они принадлежат мантиссе,
k
- они являются разрядами, совпадающими с точным решением x,
- они не являются старшими.
k
k
Выбор из набора x имеет результатом совокупность значений, которые будут более некоррелированными, когда они будут больше разнесены на временной шкале. Последнее свойство - не являться старшими разрядами фактического числа x - обеспечивает преимущество генерирования последовательности значений, которые не коррелированы относительно друг друга, в самое короткое возможное время. После устранения зависимости между старшими разрядами получается последовательность, значения которой являются некоррелированными.
n
n
N
N-1
1
n
n
n
i
2
1
0
i
В качестве аналога устройства формирования псевдослучайных сигналов рассмотрен патент генератор псевдослучайных чисел RU 2740339 C1, опубликованный 05.03.2020, в котором генератор псевдослучайныхчисел, состоящий из N регистров разрядности n, (N-1) блоков сложения в GF(2), где n>1 - целое, N блоков умножения в GF(2), причем величина, на которую происходит умножение в (i+1)-м блоке умножения, равна коэффициенту a характеристического многочлена ϕ(x)=(х+1)λ(х)=x+a+…+ах+ах+а, где i=0, 1, 2, …, (N-1), a∈GF(2), λ(х) - многочлен степени (N-1), примитивный над GF(2), выходы N-го регистра соединены со входами всех блоков умножения, выходы (j+1)-х блоков умножения и выходы j-х регистров соединены соответственно с первыми и вторыми входами j-x блоков сложения, выходы которых соединены со входами (j+1)-х регистров, где j=1, 2, (N-1), причем устройство дополнительно содержит блок управляющих воздействий и N-й блок сложения в GF(2), первые входы которого подключены к выходам первого блока умножения, а выходы соединены со входами первого регистра, вторые входы N-го блока сложения и третьи входы j-x блоков сложения подключены к соответствующим выходам блока управляющих воздействий.
.
Наиболее близкими к предполагаемым изобретениям является способ генерирования псевдослучайных сигналов на основе системы Лоренца и устройство для его осуществления, описанные в статье "Practical Implementation of a Pseudo-Random Signal Generator Based on the Lorenz System Realized on FPGA", опубликованной в сборнике материалов конференции Systems of Signal Synchronization Generating and Processing in Telecommunications (SYNCHROINFO)2019 Данные способ и устройство выбраны в качестве прототипа заявленных изобретений.
Характеристика прототипа способа, описанного в статье, опубликованной в 2019 заключается в том, что псевдослучайный сигнал формируется путем вычисления трех уравнений модифицированной динамической системы Лоренца:
p
p
p
i
i
i
i+1
i+1
i+1
0
0
0
N
N
где ⊕ - операция исключающее «ИЛИ», ⋅ - операция умножения, которая производится над полем Галуа GF(2), где р - целое число больше единицы, X, Y, Z - текущие отсчеты псевдослучайных сигналов, двоичные p-разрядные числа, X, Y, Z - вычисляемые отсчеты псевдослучайных сигналов, двоичные p - разрядные числа, t - шаг интегрирования динамической системы, двоичное p - разрядное число, с - число Прандтля, двоичное p - разрядное число, r - число Рэлея, двоичное p - разрядное число, b - геометрический параметр динамической системы, двоичное p - разрядное число, для формирования псевдослучайных сигналов задают начальные отсчеты псевдослучайных сигналов модифицированной системы X, Y, Z, шаг интегрирования динамической системы t, число Прандтля c, число Рэлея r, геометрический параметр динамической системы b и примитивный полином, образующий поле Галуа g(2) - двоичное p+1 - разрядное число, i - номер текущего отсчета, целое число от нуля до количества отсчетов формируемого псевдослучайного сигнала , затем при формировании псевдослучайного сигнала производится генерация отсчетов путем вычисления  отсчетов псевдослучайного сигнала, где N - целое число больше 1, результатом каждого вычисления является следующий отсчет псевдослучайного сигнала, особенностью данного генератора является то, что при вычислениях все арифметические операции выполняются над полем Галуа GF(2), результатом вычислений являются псевдослучайные сигналы, описываемые последовательностями:
где X, Y, Z - последовательности отсчетов формируемых псевдослучайных сигналов.
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
i
i
i
i+1
i+1
i+1
Характеристика прототипа устройства, описанного в статье, опубликованной в 2019, заключается в том, что устройство формирования псевдослучайных сигналов содержит восемь умножителей в GF(2), четыре регистра, пять элементов исключающее «ИЛИ» и один трехвходовый элемент исключающее «ИЛИ», имеющие вход для подачи тактовых сигналов, при этом первый вход устройства является входом для подачи текущего отсчета X псевдослучайного сигнала, второй вход устройства является входом для подачи текущего отсчета Y псевдослучайного сигнала, третий вход устройства является входом для подачи текущего отсчета Z псевдослучайного сигнала, первый выход устройства является выходом для съема вычисляемого отсчета X псевдослучайного сигнала, второй выход устройства является выходом для съема вычисляемого отсчета Y псевдослучайного сигнала, третий выход устройства является выходом для съема вычисляемого отсчета Z псевдослучайного сигнала, первый и второй входы первого элемента исключающее «ИЛИ» соединены со вторым и первым входами устройства соответственно, выход первого элемента исключающее «ИЛИ» соединен со вторым входом первого умножителя в GF(2), первый вход которого соединен с выходом первого регистра, выход первого умножителя в GF(2) соединен со вторым входом второго умножителя в GF(2), первый вход которого соединен с выходом второго регистра, выход второго умножителя в GF(2) соединен с первым входом второго элемента исключающее «ИЛИ», второй вход которого соединен с первым входом устройства, выход второго элемента исключающее «ИЛИ» соединен с первым выходом устройства, первый вход третьего умножителя в GF(2) соединен с выходом третьего регистра, второй вход третьего умножителя в GF(2) соединен с первым входом устройства, выход третьего умножителя в GF(2) соединен с первым входом трехвходового элемента исключающее «ИЛИ», второй вход которого соединен с выходом четвертого умножителя в GF(2), первый и второй входы которого соединены с первым и третьим входами устройства соответственно, третий вход трехвходового элемента исключающее «ИЛИ» соединен со вторым входом устройства, выход трехвходового элемента исключающее «ИЛИ» соединен со вторым входом пятого умножителя в GF(2), первый вход которого соединен с выходом второго регистра, выход пятого умножителя в GF(2) соединен с первым входом третьего элемента исключающее «ИЛИ», второй вход которого соединен со вторым входом устройства, выход третьего элемента исключающее «ИЛИ» соединен со вторым выходом устройства, первый и второй входы шестого умножителя в GF(2) соединены с первым и вторым входами устройства соответственно, выход шестого умножителя в GF(2) соединен с первым входом четвертого элемента исключающее «ИЛИ», второй вход которого соединен с выходом седьмого умножителя в GF(2), первый вход которого соединен с выходом четвертого регистра, второй вход седьмого умножителя в GF(2) соединен с третьим входом устройства, выход четвертого элемента исключающее «ИЛИ» соединен со вторым входом восьмого умножителя в GF(2), первый вход которого соединен с выходом второго регистра, выход восьмого умножителя в GF(2) соединен с первым входом пятого элемента исключающее «ИЛИ», второй вход которого соединен с третьим входом устройства, выход пятого элемента исключающее «ИЛИ» соединен с третьим выходом устройства.
Недостатком данных способа и устройства является небольшой период повторения псевдослучайных сигналов, обусловленный ограниченным количеством состояний поля Галуа.
Техническая проблема заключается в неизменном исходном полиноме, образующем поле Галуа, что приводит к установлению периодичности и последующей генерации сигнала в пределах установившегося периода последовательности.
Технический результат предлагаемого способа формирования псевдослучайных сигналов и устройство для его осуществления заключается в увеличении периода повторяемости псевдослучайного сигнала и достигается условным переключением полинома, образующего поле, на следующий примитивный полином поля из заранее отобранного ансамбля примитивных полиномов.
p
i
v,
Технический результат в способе формирования псевдослучайных сигналов, заключающемся в формировании псевдослучайных сигналов путем вычисления трех уравнений модифицированной динамической системы Лоренца в арифметике над полем Галуа GF(2), достигается тем, что при формировании псевдослучайных сигналов, когда остаток от деления номера формируемого отсчета сигнала  на период смены примитивного полинома образующего поле Галуа  равен нулю согласно уравнению:
j
j+1
0
1
j+1
K
p
p
p
p
p
p
производят изменение примитивного полинома, образующего поле Галуа g(2), где p - целое число больше единицы, на следующий примитивный полином, образующий поле Галуа g(2), из отобранного ансамбля полиномов {g(2), g(2), …, g(2) … g(2)}, где j меняется от нуля до К, где К - целое число равное количеству полиномов в отобранном ансамбле, далее формируют псевдослучайные сигналы описываемые последовательностями:
путем вычисления трех уравнений модифицированной динамической системы Лоренца:
где
⊕ - операция исключающее «ИЛИ»,
p
⋅ - операция умножения, которая производится над полем Галуа GF(2),
р - целое число больше единицы,
X, Y, Z - последовательности отсчетов псевдослучайных сигналов,
i+1
i+1
i+1
X, Y, Z - вычисляемые отсчеты псевдослучайных сигналов, двоичные p-разрядные числа,
i
i
i
X, Y, Z - текущие отсчеты псевдослучайных сигналов, двоичные p-разрядные числа,
i-1
i-1
i-1
i-1
i-1
i-1
X, Y, Z - предыдущие отсчеты псевдослучайных сигналов, двоичные p-разрядные числа, в начальный момент времени предыдущие отсчеты псевдослучайных сигналов X, Y, Z системы равны нулю,
N - количество отсчетов формируемого псевдослучайного сигнала, целое число больше единицы,
i - номер формируемого отсчета, целое число от единицы до количества отсчетов формируемого псевдослучайного сигнала N,
K - количество примитивных полиномов, образующих поле Галуа, целое число больше нуля,
j - номер используемого примитивного полинома, образующего поле Галуа, целое число от нуля до количества примитивных полиномов, образующих поле Галуа K,
t - шаг интегрирования динамической системы, двоичное p-разрядное число,
с - ослабляющий коэффициент, двоичное p-разрядное число,
r - усиливающий коэффициент, двоичное p-разрядное число,
b - геометрический параметр динамической системы, двоичное p-разрядное число,
v
- период смены примитивного полинома образующего поле Галуа, целое число больше единицы, меньше N,
j
p
g(2) - примитивный полином, образующий поле Галуа, двоичное p+1-разрядное число,
p
GF(2) - поле Галуа, образованное полиномом степени p.
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
i+1
i+1
i+1
Технический результат в устройстве формирования псевдослучайных сигналов, содержащем пять элементов исключающее «ИЛИ», восемь умножителей в GF(2), четыре регистра, и один трехвходовый элемент исключающее «ИЛИ», имеющие вход для подачи тактовых сигналов, при этом первый выход устройства является выходом для съема вычисляемого отсчета псевдослучайного сигнала X, второй выход устройства является выходом для съема вычисляемого отсчета псевдослучайного сигнала Y, третий выход устройства является выходом для съема вычисляемого отсчета псевдослучайного сигнала Z, выход первого элемента исключающее «ИЛИ» соединен со вторым входом первого умножителя в GF(2), первый вход которого соединен с выходом первого регистра, выход первого умножителя в GF(2) соединен со вторым входом второго умножителя в GF(2), первый вход которого соединен с выходом второго регистра, выход второго умножителя в GF(2) соединен с первым входом второго элемента исключающее «ИЛИ», выход которого соединен с первым выходом устройства, первый вход третьего умножителя в GF(2) соединен с выходом третьего регистра, выход третьего умножителя в GF(2) соединен с первым входом трехвходового элемента исключающее «ИЛИ», второй вход которого соединен с выходом четвертого умножителя в GF(2), выход трехвходового элемента исключающее «ИЛИ» соединен со вторым входом пятого умножителя в GF(2), первый вход которого соединен с выходом второго регистра, выход пятого умножителя в GF(2) соединен с первым входом третьего элемента исключающее «ИЛИ», выход которого соединен со вторым выходом устройства, выход шестого умножителя в GF(2) соединен с первым входом четвертого элемента исключающее «ИЛИ», второй вход которого соединен с выходом седьмого умножителя в GF(2), первый вход которого соединен с выходом четвертого регистра, выход четвертого элемента исключающее «ИЛИ» соединен со вторым входом восьмого умножителя в GF(2), первый вход которого соединен с выходом второго регистра, выход восьмого умножителя в GF(2) соединен с первым входом пятого элемента исключающее «ИЛИ», выход которого соединен с третьим выходом устройства, отличающееся тем, что в устройство дополнительно введены три элемента исключающее «ИЛИ», три линии задержки, вычислитель, счетчик отсчетов псевдослучайного сигнала, четыре регистра, три переключателя и блок памяти примитивных полиномов, имеющие вход для подачи тактовых сигналов, второй вход второго элемента исключающее «ИЛИ» соединен с выходом шестого элемента исключающее «ИЛИ», первый вход которого соединен с выходом первого переключателя, второй вход шестого элемента исключающее «ИЛИ» соединен с выходом первой линии задержки, вход которой соединен с выходом первого переключателя, первый вход первого переключателя соединен с выходом пятого регистра, второй вход первого переключателя соединен с первым выходом устройства, второй вход третьего элемента исключающее «ИЛИ» соединен с выходом седьмого элемента исключающее «ИЛИ», первый вход которого соединен с выходом второго переключателя, второй вход седьмого элемента исключающее «ИЛИ» соединен с выходом второй линии задержки, вход которой соединен с выходом второго переключателя, первый вход второго переключателя соединен с выходом шестого регистра, второй вход второго переключателя соединен со вторым выходом устройства, второй вход пятого элемента исключающее «ИЛИ» соединен с выходом восьмого элемента исключающее «ИЛИ», первый вход которого соединен с выходом третьего переключателя, второй вход восьмого элемента исключающее «ИЛИ» соединен с выходом третьей линии задержки, вход которой соединен с выходом третьего переключателя, первый вход третьего переключателя соединен с выходом седьмого регистра, второй вход третьего переключателя соединен со вторым выходом устройства, первый вход вычислителя соединен с выходом счетчика отсчетов псевдослучайного сигнала, второй вход вычислителя соединен с выходом восьмого регистра, выход вычислителя соединен со входом блока памяти примитивных полиномов, выход которого соединен с третьим входом первого, второго, третьего, четвертого, пятого, шестого, седьмого и восьмого умножителей в GF(2), третий вход первого, второго и третьего переключателей соединены с выходом счетчика отсчетов псевдослучайного сигнала, первый вход первого элемента исключающее «ИЛИ» соединен с выходом первого переключателя, второй вход первого элемента исключающее «ИЛИ» соединен с выходом второго переключателя, второй вход третьего умножителя в GF(2) соединен с выходом первого переключателя, первый вход четвертого умножителя в GF(2) соединен с выходом первого переключателя, второй вход четвертого умножителя в GF(2) соединен с выходом третьего переключателя, третий вход трехвходового элемента исключающее «ИЛИ» соединен с выходом второго переключателя, первый вход шестого умножителя в GF(2) соединен с выходом первого переключателя, второй вход шестого умножителя в GF(2) соединен с выходом второго переключателя, второй вход седьмого умножителя в GF(2) соединен с выходом третьего переключателя,
где
р - целое число больше единицы,
i+1
i+1
i+1
X, Y, Z - вычисляемые отсчеты псевдослучайных сигналов, двоичные p-разрядные числа,
p
GF(2) - поле Галуа, образованное полиномом степени p, где р - целое число больше единицы.
На фиг. 1 приведена структурная схема устройства формирования псевдослучайных сигналов для реализации предлагаемого способа.
На фиг. 2 приведен алгоритм работы устройства формирования псевдослучайных сигналов.
На фиг. 3 приведен алгоритм работы вычислителя.
p
На фиг. 4 приведен алгоритм работы первого умножителя в GF(2).
На фиг. 5 приведен алгоритм работы первого переключателя.
На фиг. 6 приведены автокорреляционные функции псевдослучайного сигнала с выхода предлагаемого устройства и устройства, описанного в прототипе.
На фиг. 7 приведены временные диаграммы псевдослучайных сигналов с выхода предлагаемого устройства и устройства, описанного в прототипе.
i+1
i+1
i+1
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
1
2
3
1
2
3
1
1
1
1
2
2
2
2
3
3
3
4
5
2
5
3
6
4
7
4
4
8
2
8
5
2
6
1
6
1
1
1
5
1
3
7
2
7
2
2
2
6
2
5
8
3
3
3
3
7
3
8
1
2
3
4
5
6
7
8
1
2
3
1
1
1
2
3
1
4
1
4
3
2
6
1
6
2
7
3
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
p
На фиг. 1 приведена структурная схема устройства формирования псевдослучайных сигналов для реализации предлагаемого способа. На всех блоках устройства формирования псевдослучайных сигналов имеется не приведенный на фиг. 1 вход, для подачи тактовых сигналов, на который подается тактовый сигнал, частота которого может составлять от 1 до 200 МГц. Устройство формирования псевдослучайных сигналов (фиг. 1) имеет три выхода, первый выход устройства является выходом для съема вычисляемого отсчета псевдослучайного сигнала X, второй выход устройства является выходом для съема вычисляемого отсчета псевдослучайного сигнала Y, третий выход устройства является выходом для съема вычисляемого отсчета псевдослучайного сигнала Z, Устройство содержит: первый элемент исключающее «ИЛИ» 1, второй элемент исключающее «ИЛИ» 1, третий элемент исключающее «ИЛИ» 1, четвертый элемент исключающее «ИЛИ» 1, пятый элемент исключающее «ИЛИ» 1, шестой элемент исключающее «ИЛИ» 1, седьмой элемент исключающее «ИЛИ» 1 восьмой элемент исключающее «ИЛИ» 1, первый умножитель в GF(2) 2, второй умножитель в GF(2) 2, третий умножитель в GF(2) 2, четвертый умножитель в GF(2) 2, пятый умножитель в GF(2) 2, шестой умножитель в GF(2) 2, седьмой умножитель в GF(2) 2, восьмой умножитель в GF(2) 2, первый регистр 3, второй регистр 3, третий регистр 3, четвертый регистр 3, пятый регистр 3, шестой регистр 3, седьмой регистр 3, восьмой регистр 3, трехвходовый элемент исключающее «ИЛИ» 4, первый переключатель 5, второй переключатель 5, третий переключатель 5, первую линию задержки 6, вторую линию задержки 6, третью линию задержки 6, вычислитель 7, счетчик отсчетов псевдослучайного сигнала 8, блок памяти примитивных полиномов 9, выход первого элемента исключающее «ИЛИ» 1 соединен со вторым входом первого умножителя в GF(2) 2, первый вход которого соединен с выходом первого регистра 3, выход первого умножителя в GF(2) 2 соединен со вторым входом второго умножителя в GF(2) 2, первый вход которого соединен с выходом второго регистра 3, выход второго умножителя в GF(2) 2 соединен с первым входом второго элемента исключающее «ИЛИ» 1, выход которого соединен с первым выходом устройства, первый вход третьего умножителя в GF(2) 2 соединен с выходом третьего регистра 3, выход третьего умножителя в GF(2) 2 соединен с первым входом трехвходового элемента исключающее «ИЛИ» 4, второй вход которого соединен с выходом четвертого умножителя в GF(2) 2, выход трехвходового элемента исключающее «ИЛИ» 4 соединен со вторым входом пятого умножителя в GF(2) 2, первый вход которого соединен с выходом второго регистра 3, выход пятого умножителя в GF(2) 2 соединен с первым входом третьего элемента исключающее «ИЛИ» 1, выход которого соединен со вторым выходом устройства, выход шестого умножителя в GF(2) 2 соединен с первым входом четвертого элемента исключающее «ИЛИ» 1, второй вход которого соединен с выходом седьмого умножителя в GF(2) 2, первый вход которого соединен с выходом четвертого регистра 3, выход четвертого элемента исключающее «ИЛИ» 1 соединен со вторым входом восьмого умножителя в GF(2) 2, первый вход которого соединен с выходом второго регистра 3, выход восьмого умножителя в GF(2) 2 соединен с первым входом пятого элемента исключающее «ИЛИ» 1, выход которого соединен с третьим выходом устройства, второй вход второго элемента исключающее «ИЛИ» 1 соединен с выходом шестого элемента исключающее «ИЛИ» 1, первый вход которого соединен с выходом первого переключателя 5, второй вход шестого элемента исключающее «ИЛИ» 1 соединен с выходом первой линии задержки 6, вход которой соединен с выходом первого переключателя 5, первый вход первого переключателя 5 соединен с выходом пятого регистра 3, второй вход первого переключателя 5 соединен с первым выходом устройства, второй вход третьего элемента исключающее «ИЛИ» 1 соединен с выходом седьмого элемента исключающее «ИЛИ» 1, первый вход которого соединен с выходом второго переключателя 5, второй вход седьмого элемента исключающее «ИЛИ» 1 соединен с выходом второй линии задержки 6, вход которой соединен с выходом второго переключателя 5, первый вход второго переключателя 5 соединен с выходом шестого регистра 3, второй вход второго переключателя 5 соединен со вторым выходом устройства, второй вход пятого элемента исключающее «ИЛИ» 1 соединен с выходом восьмого элемента исключающее «ИЛИ» 1, первый вход которого соединен с выходом третьего переключателя 5, второй вход восьмого элемента исключающее «ИЛИ» соединен с выходом третьей линии задержки 6, вход которой соединен с выходом третьего переключателя 5, первый вход третьего переключателя 5 соединен с выходом седьмого регистра 3, второй вход третьего переключателя 5 соединен со вторым выходом устройства, первый вход вычислителя 7 соединен с выходом счетчика отсчетов псевдослучайного сигнала 8, второй вход вычислителя 7 соединен с выходом восьмого регистра 3, выход вычислителя 7 соединен со входом блока памяти примитивных полиномов 9, выход которого соединен с третьим входом первого 2, второго 2, третьего 2, четвертого 2, пятого 2, шестого 2, седьмого 2 и восьмого 2 умножителей в GF(2), третьи входы первого 5, второго 5 и третьего 5 переключателей соединены с выходом счетчика отсчетов псевдослучайного сигнала 8, первый вход первого элемента исключающее «ИЛИ» 1 соединен с выходом первого переключателя 5, второй вход первого элемента исключающее «ИЛИ» 1 соединен с выходом второго переключателя 5, второй вход третьего умножителя в GF(2) 2 соединен с выходом первого переключателя 5, первый вход четвертого умножителя в GF(2) 2 соединен с выходом первого переключателя 5, второй вход четвертого умножителя в GF(2) 2 соединен с выходом третьего переключателя 5, третий вход трехвходового элемента исключающее «ИЛИ» 4 соединен с выходом второго переключателя 5, первый вход шестого умножителя в GF(2) 2 соединен с выходом первого переключателя 5, второй вход шестого умножителя в GF(2) 2 соединен с выходом второго переключателя 5, второй вход седьмого умножителя в GF(2) 2 соединен с выходом третьего переключателя 5. Перечисленные выше блоки имеют стандартные, опубликованные в литературе схемы и имеют соответствующие системы электропитания.
p
i
v,
Способ формирования псевдослучайных сигналов заключается в формировании псевдослучайных сигналов путем вычисления трех уравнений модифицированной динамической системы Лоренца в арифметике над полем Галуа GF(2), причем при формировании псевдослучайных сигналов, когда остаток от деления номера формируемого отсчета сигнала  на период смены примитивного полинома образующего поле Галуа  равен нулю согласно уравнению:
j
j+1
0
1
j+1
K
p
p
p
p
p
p
производят изменение примитивного полинома, образующего поле Галуа g(2), где p - целое число больше единицы, на следующий примитивный полином, образующий поле Галуа g(2), из отобранного ансамбля полиномов {g(2), g(2), …, g(2) … g(2)}, где j меняется от нуля до К, где К - целое число равное количеству полиномов в отобранном ансамбле, далее формируют псевдослучайные сигналы описываемые последовательностями:
путем вычисления трех уравнений модифицированной динамической системы Лоренца:
где
⊕ - операция исключающее «ИЛИ»,
p
⋅ - операция умножения, которая производится над полем Галуа GF(2),
р - целое число больше единицы,
X, Y, Z - последовательности отсчетов псевдослучайных сигналов,
i+1
i+1
i+1
X, Y, Z - вычисляемые отсчеты псевдослучайных сигналов, двоичные p-разрядные числа,
i
i
i
X, Y, Z - текущие отсчеты псевдослучайных сигналов, двоичные p-разрядные числа,
i-1
i-1
i-1
i-1
i-1
i-1
X, Y, Z - предыдущие отсчеты псевдослучайных сигналов, двоичные p-разрядные числа, в начальный момент времени предыдущие отсчеты псевдослучайных сигналов X, Y, Z системы равны нулю,
N - количество отсчетов формируемого псевдослучайного сигнала, целое число больше единицы,
i - номер формируемого отсчета, целое число от единицы до количества отсчетов формируемого псевдослучайного сигнала N,
K - количество примитивных полиномов, образующих поле Галуа, целое число больше нуля,
j - номер используемого примитивного полинома, образующего поле Галуа, целое число от нуля до количества примитивных полиномов, образующих поле Галуа K,
t - шаг интегрирования динамической системы, двоичное p-разрядное число,
с - ослабляющий коэффициент, двоичное p-разрядное число,
r - усиливающий коэффициент, двоичное p-разрядное число,
b - геометрический параметр динамической системы, двоичное p-разрядное число,
v
- период смены примитивного полинома образующего поле Галуа, целое число больше единицы, меньше N,
j
p
g(2) - примитивный полином, образующий поле Галуа, двоичное p+1 - разрядное число (может составлять, например: "1011" для p = 4, "1000001010011" для p = 12, ….),
p
GF(2) - поле Галуа, образованное полиномом степени p.
p
p
p
p
p
p
p
p
p
p
p
1
2
3
4
5
0
6
0
7
0
8
i
1
i
2
1
1
1
2
2
2
6
i
1
1
i-1
1
i+1
i
1
3
3
i
2
4
i
1
i
3
5
2
3
7
i
2
2
i-1
2
i+1
i
1
i
2
6
4
7
i
3
4
4
8
2
5
8
i
3
3
i-1
3
i+1
8
j
1
2
3
4
5
6
7
8
1
5
2
6
3
7
с
t
r
b
v
K
с
t
r
t
b
t
v
Рассмотрим осуществление способа формирования псевдослучайных сигналов и работу устройства для его осуществления. Все блоки устройства подключаются к сети электропитания, на все блоки устройства подается тактовый сигнал (например с частотой 50 МГц), в блок вычислителя, блоки умножителей в GF(2) и переключателей загружают программы согласно приведенным на фиг. 3, фиг. 4 и фиг. 5 алгоритмам работы данных блоков, далее в первый регистр 3 вносится значение ослабляющего коэффициента  (например: "00001111"), во второй регистр 3 вносится значение шага интегрирования динамической системы (например: "00001100"), в третий регистр 3 вносится значение усиливающего коэффициента  (например: "00001010"), в четвертый регистр 3 вносится значение геометрического параметра динамической системы  (например: "00000001"), в пятый регистр 3 вносится значение нулевого отсчета X псевдослучайного сигнала (например: "00000101"), в шестой регистр 3 вносится значение нулевого отсчета Y псевдослучайного сигнала (например: "00000110"), в седьмой регистр 3 вносится значение нулевого отсчета Z псевдослучайного сигнала (например: "00000100"), в восьмой регистр 3 вносится значение периода смены примитивного полинома, образующего поле  (например: 57, что в двоичном представлении равно "00111001"), в блок памяти примитивных полиномов 8 вносится  значений примитивных полиномов, образующих поле Галуа (например: значение первого полинома "101100011", значение второго полинома "100011101" …), затем значения значение отсчета псевдослучайного сигнала X с выхода первого переключателя 5 и значение отсчета псевдослучайного сигнала Y с выхода второго переключателя 5 в первом элементе исключающее «ИЛИ» 1 проходят операцию исключающее «ИЛИ», затем в первом умножителе в GF(2) 2 умножаются на значение ослабляющего коэффициента , которое хранится в первом регистре 3, затем во втором умножителе в GF(2) 2 результат умножается на значение шага интегрирования динамической системы , которое хранится во втором регистре 3, результат во втором элементе исключающее «ИЛИ» 1 проходит операцию исключающее «ИЛИ» с прошедшими в шестом элементе исключающее «ИЛИ» 1 операцию исключающее «ИЛИ» значение отсчета сигнала X с выхода первого переключателя 5 и задержанным первой линией задержки 6 на один отсчет значением псевдослучайного сигнала X с выхода первого переключателя 5, таким образом на первом выходе устройства получаем значение вычисляемого отсчета псевдослучайного сигнала X, значение отсчета псевдослучайного сигнала X с выхода первого переключателя 5 в третьем умножителе в GF(2) 2 проходит операцию умножения на значение усиливающего коэффициента , которое хранится в третьем регистре 3, затем результат в трехвходовом элементе исключающее «ИЛИ» 4 проходит операцию исключающее «ИЛИ» со значением отсчета псевдослучайного сигнала Y с выхода второго переключателя 5 и с умноженными в четвертом умножителе в GF(2) 2 значением отсчета псевдослучайного сигнала X с выхода первого переключателя 5 и значением отсчета псевдослучайного сигнала Z с выхода третьего переключателя 5, затем полученный результат в пятом умножителе в GF(2) 2 проходит операцию умножения на значение шага интегрирования динамической системы , который хранится во втором регистре 3, затем полученный результат в третьем элементе исключающее «ИЛИ» 1 проходит операцию исключающее «ИЛИ» с прошедшими в седьмом элементе исключающее «ИЛИ» 1 операцию исключающее «ИЛИ» значением отсчета псевдослучайного сигнала Y с выхода второго переключателя 5 и задержанным второй линией задержки 6 на один отсчет значением псевдослучайного сигнала Y с выхода второго переключателя 5, таким образом на втором выходе устройства получаем значение вычисляемого отсчета псевдослучайного сигнала Y, значение отсчета псевдослучайного сигнала X с выхода первого переключателя 5 и значение отсчета псевдослучайного сигнала Y с выхода второго переключателя 5 умножаются в шестом умножителе в GF(2) 2, затем результат умножения поступает на четвертый элемент исключающее «ИЛИ» 1, в котором проходит операцию исключающее «ИЛИ» с умноженным в седьмом умножителе в GF(2) 2 значением отсчета псевдослучайного сигнала Z с выхода третьего переключателя 5 на значение геометрического параметра динамической системы , которое хранится в четвертом регистре 3, результат с четвертого элемента исключающее «ИЛИ» 1 поступает на восьмой умножитель в GF(2) 2, в котором умножается на значение шага интегрирования динамической системы , которое хранится во втором регистре 3, результат умножения поступает на пятый элемент исключающее «ИЛИ» 1, в котором проходит операцию исключающее «ИЛИ» с прошедшими в восьмом элементе исключающее «ИЛИ» 1 операцию исключающее «ИЛИ» значением отсчета псевдослучайного сигнала Z с выхода третьего переключателя 5 и задержанным третьей линией задержки 6 на один отсчет значением псевдослучайного сигнала Z с выхода третьего переключателя 5, таким образом на третьем выходе устройства получаем вычисляемый отсчет псевдослучайного сигнала Z, при этом значение сигнала со счетчика отсчетов псевдослучайного сигнала 8 поступает на вычислитель 7, в котором делится на значение периода смены примитивного полинома образующего поле , который хранится в восьмом регистре 3, затем в вычислителе 7 остаток от деления сравнивается с нулем, затем вычислитель согласно алгоритму, приведенному на фиг. 3, выдает значение номера используемого примитивного полинома, образующего поле Галуа j, который поступает на блок памяти примитивных полиномов 9, из которого значение примитивного полинома, образующего поле Галуа g(2), поступает на третий вход первого 2, второго 2, третьего 2, четвертого 2, пятого 2, шестого 2, седьмого 2 и восьмого 2 умножителей в GF(2), значение сигнала с выхода счетчика отсчетов псевдослучайного сигнала 8 поступает на вход первого переключателя 5, который согласно алгоритму приведенному на фиг. 5 пропускает на выход сигнал с выхода пятого регистра 3 или сигнал с первого выхода устройства, значение сигнала с выхода счетчика отсчетов псевдослучайного сигнала 8 поступает на вход второго переключателя 5, который согласно алгоритму приведенному на фиг. 5 пропускает на выход сигнал с выхода шестого регистра 3 или сигнал со второго выхода устройства, значение сигнала с выхода счетчика отсчетов псевдослучайного сигнала 8 поступает на вход третьего переключателя 5, который согласно алгоритму приведенному на фиг. 5 пропускает на выход сигнал с выхода седьмого регистра 3 или сигнал с третьего выхода устройства.
v
K
j
i
0
0
0
i+1
i+1
i+1
i
i
i
На фиг. 2 приведен алгоритм работы устройства формирования псевдослучайного сигнала, согласно которому сначала вводятся исходные данные: значение ослабляющего коэффициента с, значение шага интегрирования динамической системы t, значение усиливающего коэффициента r, значение геометрического параметра динамической системы b, значение периода смены примитивного полинома образующего поле , значение начального отсчета псевдослучайного сигнала X, значение начального отсчета псевдослучайного сигнала Y, значение начального отсчета псевдослучайного сигнала Z, в блок памяти примитивных полиномов 9 вносится  значений примитивных полиномов, образующих поле Галуа, при нулевом значении отсчета сигнала производится вычисление последующего значения отсчета при начальных значениях отсчетов, затем при увеличении номера формируемого отсчета последующие значения отсчетов сигналов X, Y, Z вычисляются исходя из предыдущих значений отсчетов сигналов X, Y, Z, причем значение полинома, образующего поле ,изменяется в зависимости от номера формируемого отсчета .
i
v
v,
v
K
,
-
i
v
j
K
K
j
K
j
i
v
р
На фиг. 3 приведен алгоритм работы вычислителя 7, который имеет первый вход для подачи значения номера формируемого отсчета пседослучайного сигнала , второй вход для подачи значения периода смены примитивного полинома, образующего поле  и выход на который выводится номер используемого примитивного, образующего поле Галуа j, согласно алгоритму сначала вводятся исходные значения периода смены примитивного полинома где  - целое число от 1 до 2-1, количество используемых примитивных полиномов , номер исходного примитивного полинома jгде j целое число от 0 до K, затем выполняется деление номера формируемого отсчета  на период смены примитивного полинома , если остаток от деления равен нулю, то производится сравнение номера используемого примитивного полинома  с количеством примитивных полиномов, образующих поле Галуа , если количество примитивных полиномов, образующих поле Галуа  равно номеру используемого примитивного полинома , то вычислитель выдает нулевой номер полинома, образующего поле, в случае неравенства количества примитивных полиномов, образующих поле Галуа  и номера примитивного полинома  производится увеличение номера используемого примитивного полинома, и вычислитель выдает следующий номер примитивного полинома, если остаток от деления номера формируемого отсчета  на период смены примитивного полинома  не равен нулю, то полином не меняется, и вычислитель выдает текущий номер примитивного полинома.
p
p
p
p
p
p
p
p
p
1
1
1
1
1
j
1
2
3
4
5
6
7
8
На фиг. 4 приведен алгоритм работы первого умножителя в GF(2) 2, который имеет первый вход для подачи первого умножаемого значения сигнала, второй вход для подачи второго умножаемого значения сигнала, третий вход для подачи примитивного полинома образующего поле Галуа и выход на который выводится результат умножения в GF(2), согласно алгоритму сначала производится операция двоичного умножения значения p-разрядного сигнала с первого входа первого умножителя в GF(2) 2 на значение p-разрядного сигнала со второго входа первого умножителя в GF(2) 2, затем производится деление результата умножения (2p-1 разрядного сигнала) на значение сигнала с третьего входа первого умножителя в GF(2) 2 (p+1 - разрядный сигнал), результатом умножения в первом умножителе в GF(2) 2 является остаток от деления результата умножения на полином образующий поле Галуа g(2), результат умножения (p-разрядный сигнал) снимают с выхода первого умножителя в GF(2) 2, второй 2, третий 2, четвертый 2, пятый 2, шестой 2, седьмой 2 и восьмой 2 умножители в GF(2) работают по тому же алгоритму.
1
1
1
1
2
3
На фиг. 5 приведен алгоритм работы первого переключателя 5, который имеет первый вход для подачи первого сигнала, второй вход для подачи второго сигнала, третий вход для подачи номера формируемого отсчета пседослучайного сигнала и выход на который выводится результат, один из сигналов, согласно алгоритму при единичном значении номера отсчета псевдослучайного сигнала (i=1), на выход первого переключателя 5 проходит сигнал с первого входа первого переключателя 5, если i не равно единице на выход проходит сигнал со второго входа первого переключателя 5, второй 5 и третий 5 переключатели работают по тому же алгоритму.
На фиг. 6 изображены автокорреляционные функции псевдослучайного сигнала с выхода предлагаемого устройства 10 и устройства прототипа 11, из которых видно, что временной сдвиг τ (показывающий наличие взаимосвязей в псевдослучайной последовательности) между уровнем главного и бокового лепестка автокорреляционной функции для предлагаемого способа составляет более 30000 мкс по сравнению с 2879 мкс для прототипа.
0
16
1
16
2
16
32
32
32
На фиг. 7 изображены временные диаграммы псевдослучайных сигналов с выхода предлагаемого устройства 12 и устройства прототипа 13, из которых видно, что в предлагаемом устройстве в отличии от прототипа нулевой(начальный) примитивный полином, образующий поле Галуа g(2) = 100400007 на 3-ей мс меняется на первый примитивный полином, образующий поле Галуа g(2) = 100049805, на 6-ой мс на второй примитивный полином, образующий поле Галуа g(2) = 1454423E7.
По сравнению с прототипом предлагаемый способ формирования псевдослучайных сигналов и устройство для его осуществления позволяют формировать псевдослучайные сигналы с большим периодом повторения.
В качестве устройства формирования псевдослучайных сигналов может быть использована схема, реализуемая в ПЛИС (программируемой логической интегральной схеме).