КОМПАРАТОР ДВОИЧНЫХ ЧИСЕЛ
BINARY NUMBER COMPARATOR

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
1
0
1
0
0
1
0
1
Известны компараторы двоичных чисел (см., например, патент РФ 2300131, кл. G06F 7/02, 2007 г.), которые формируют признаки соотношений А>В, А=В, где А=аа, В=bb - двухразрядные двоичные числа, задаваемые двоичными сигналами a, a, b, b ∈{0,1}, и с учетом рис.1.35б на стр.57 в книге Шило В.Л. Популярные цифровые микросхемы: Справочник. М.: Металлургия, 1988, а также рис.4-1 на стр.170, рис.4-4 на стр.171, рис.4-8 на стр.173 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974, содержат транзисторы и резисторы.
T
Т
К причине, препятствующей достижению указанного ниже технического результата при использовании известных компараторов двоичных чисел, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения в них сигнала определяется выражением τ=5τ, где τ - время задержки транзистора.
1
0
1
0
0
1
0
1
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип компаратор двоичных чисел (рис.8.32а на стр.500 в книге Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. М.: Радио и связь, 1990), который формирует признаки соотношений А>В, А=В, где A=aa, В=bb - двухразрядные двоичные числа, задаваемые двоичными сигналами a, a, b, b ∈{0,1}, и с учетом рис.8.33а, 8.33б на стр.501 в книге Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. М.: Радио и связь, 1990, рис.1.35е на стр.57 в книге Шило В.Л. Популярные цифровые микросхемы: Справочник. М.: Металлургия, 1988, а также рис.4-1 на стр.170, рис.4-4 на стр.171 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974, содержит 26 транзисторов и 14 резисторов.
T
T
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в прототипе определяется выражением τ=4τ, где τ - время задержки транзистора.
Техническим результатом изобретения является повышение быстродействия при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в компараторе двоичных чисел, содержащем 26 транзисторов и 14 резисторов, особенность заключается в том, что в него дополнительно введены три транзистора, причем все транзисторы подключены эмиттерами к шине нулевого потенциала и сгруппированы в девять групп так, что i-я  и первая группы содержат соответственно три и четыре транзистора, а вторая группа дополнительно содержит четвертый транзистор, объединенные коллекторы первого, второго транзисторов i-й группы соединены с базой третьего транзистора i-й группы и первым выводом i-го резистора, подключенного вторым выводом к шине единичного потенциала, во второй группе объединенные коллекторы первого, второго транзисторов дополнительно соединены с базой четвертого транзистора, а коллектор и база j-го  транзистора первой группы соединены соответственно с первым выводом (j+9)-го резистора, подключенного вторым выводом к шине единичного потенциала, и j-м входом компаратора двоичных чисел, первый и второй выходы которого образованы соответственно объединенными первым выводом первого резистора, подключенного вторым выводом к шине единичного потенциала, коллекторами третьих транзисторов второй, шестой - девятой групп и объединенными первым выводом четырнадцатого резистора, подключенного вторым выводом к шине единичного потенциала, коллектором четвертого транзистора второй группы, коллекторами третьих транзисторов третьей-пятой групп, коллектор и база первого транзистора первой группы подключены соответственно к базе первого транзистора пятой группы и объединенным базам первых транзисторов третьей, шестой, седьмой групп, коллектор и база второго транзистора первой группы подключены соответственно к базе первого транзистора четвертой группы и объединенным базе второго транзистора шестой группы, базам первых транзисторов второй, восьмой групп, база и коллектор третьего транзистора первой группы подключены соответственно к базе второго транзистора пятой группы и объединенным базе первого транзистора девятой группы, базам вторых транзисторов третьей, восьмой групп, а база и коллектор четвертого транзистора первой группы подключены соответственно к базе второго транзистора четвертой группы и объединенным базам вторых транзисторов второй, седьмой, девятой групп.
На чертеже представлена схема предлагаемого компаратора двоичных чисел.
(1)(1)
(2)(4)
(3)(1)
(9)(3)
1
14
(i)(1)
(i)(2)
(i)(3)
(1)(1)
(i)(4)
(2)(4)
(i)(1)
(i)(2)
(i)(3)
i
(2)(1)
(2)(2)
(2)(4)
(1)(j)
j+9
1
(2)(3)
(6)(3)
(9)(3)
14
(2)(4)
(3)(3)
(5)(3)
(1)(1)
(5)(1)
(3)(1)
(6)(1)
(7)(1)
(1)(2)
(4)(1)
(2)(1)
(6)(2)
(8)(1)
(1)(3)
(5)(2)
(3)(2)
(8)(2)
(9)(1)
(1)(4)
(4)(2)
(2)(2)
(7)(2)
(9)(2)
Компаратор двоичных чисел содержит 29 транзисторов 1, …, 1, 1,…, 1 и 14 резисторов 2, …, 2, причем все транзисторы подключены эмиттерами к шине нулевого потенциала и сгруппированы в девять групп так, что i-я  и первая группы содержат соответственно транзисторы 1, 1, 1 и 1, …, 1, а вторая группа дополнительно содержит транзистор 1, объединенные коллекторы транзисторов 1, 1 соединены с базой транзистора 1 и первым выводом резистора 2, подключенного вторым выводом к шине единичного потенциала, объединенные коллекторы транзисторов 1, 1 дополнительно соединены с базой транзистора 1, а коллектор и база транзистора 1 соединены соответственно с первым выводом резистора 2, подключенного вторым выводом к шине единичного потенциала, и j-м входом компаратора двоичных чисел, первый и второй выходы которого образованы соответственно объединенными первым выводом резистора 2, подключенного вторым выводом к шине единичного потенциала, коллекторами транзисторов 1, 1, …, 1 и объединенными первым выводом резистора 2, подключенного вторым выводом к шине единичного потенциала, коллекторами транзисторов 1, 1, …, 1, коллектор и база транзистора 1 подключены соответственно к базе транзистора 1 и объединенным базам транзисторов 1, 1, 1, коллектор и база транзистора 1 подключены соответственно к базе транзистора 1 и объединенным базам транзисторов 1, 1, 1, база и коллектор транзистора 1 подключены соответственно к базе транзистора 1 и объединенным базам транзисторов 1, 1, 1, а база и коллектор транзистора 1 подключены соответственно к базе транзистора 1 и объединенным базам транзисторов 1, 1, 1.
Работа предлагаемого компаратора двоичных чисел осуществляется следующим образом.
0
1
0
1
0
1
1
0
1
1
0
0
На его первый, второй и третий, четвертый входы подаются соответственно произвольные двоичные сигналы а, а, ∈{0,1} и b, b ∈{0,1}, которые задают подлежащие сравнению двухразрядные двоичные числа А=aa и В=bb (а, b и a, b определяют значения старших и младших разрядов соответственно). Тогда сигналы на первом, втором выходах предлагаемого компаратора будут определяться выражениями
A>B
A=B
В таблице приведены значения реализуемых выражениями (1), (2) функций на всех возможных наборах значений их аргументов. С учетом таблицы имеем Q=1, если А>В, Q=1, если А=В.
А
B
Q<sub>A>B</sub>
Q<sub>A=B</sub>
а<sub>1</sub>
a<sub>0</sub>
b<sub>1</sub>
b<sub>0</sub>
0
0
0
0
0
1
0
0
1
0
0
0
1
0
0
0
1
0
1
0
1
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
1
1
0
1
0
1
1
0
0
0
1
0
0
1
0
0
1
1
0
0
0
1
1
0
0
1
0
1
1
1
0
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
0
1
1
0
1
1
1
1
0
1
1
0
1
0
0
1
0
1
T
Т
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый компаратор двоичных чисел формирует признаки соотношений А>В, А=В, где А=aa, В=bb - двухразрядные двоичные числа, задаваемые двоичными сигналами a, а, b, b ∈ {0,1}, и обладает более высоким по сравнению с прототипом быстродействием, т.к. максимальное время задержки распространения сигнала в предлагаемом компараторе определяется выражением τ=3τ, где τ - время задержки транзистора.