ПЕЧАТАЮЩИЙ КОМПОНЕНТ СО СХЕМОЙ ПАМЯТИ

1. Схема памяти для печатающего компонента, содержащая:
множество площадок ввода/вывода (I/O), включающих в себя площадку для аналогового сигнала, для соединения с множеством трактов передачи сигналов, по которым печатающему компоненту сообщаются рабочие сигналы;
компонент памяти для хранения значений памяти, связанных с печатающим компонентом; и
схему управления для выдачи, в ответ на идентификацию последовательности рабочих сигналов, представляющих считывание памяти из выбранных сохраненных значений памяти, первого аналогового сигнала на площадку для аналогового сигнала для объединения на площадке для аналогового сигнала со вторым аналоговым сигналом от печатающего компонента с выдачей на площадку для аналогового сигнала значения аналогового электрического сигнала, представляющего сохраненные значения памяти, выбранные путем считывания памяти.
2. Схема памяти по п. 1, при этом значение аналогового электрического сигнала на площадке для аналогового сигнала является уровнем напряжения, когда считывание памяти содержит сигнал вынужденного тока на площадке для аналогового сигнала.
3. Схема памяти по п. 1 или 2, при этом значение аналогового электрического сигнала на площадке для аналогового сигнала является уровнем тока, когда считывание памяти содержит сигнал вынужденного напряжения на площадке для аналогового сигнала.
4. Схема памяти по любому из пп. 1-3, при этом, в ответ на последовательность рабочих сигналов на площадках I/O, представляющих запись в память, схема управления предназначена обновлять сохраненные значения памяти, идентифицированные при записи в память.
5. Схема памяти по любому из пп. 1-4, при этом печатающий компонент имеет элементы памяти, причем каждый элемент памяти имеет битовое значение, каждое значение памяти из части значений памяти компонента памяти соответствует различному из элементов памяти, когда значение памяти может отличаться от битового значения соответствующего элемента памяти.
6. Схема памяти по п. 5, при этом значения памяти схемы памяти предназначены дополнять массив элементов памяти.
7. Схема памяти по п. 5 или 6, при этом второй аналоговый сигнал представляет битовые значения элементов памяти, выбранных путем считывания памяти, схема управления предназначена выдавать первый аналоговый сигнал, так что значение аналогового электрического сигнала на площадке для аналогового сигнала представляет сохраненные значения памяти, соответствующие выбранным элементам памяти печатающего компонента.
8. Схема памяти по любому из пп. 5-7, при этом схема управления предназначена регулировать первый аналоговый сигнал таким образом, чтобы первый аналоговый сигнал и второй аналоговый сигнал вместе приводили в результате к значению аналогового электрического сигнала на площадке для аналогового сигнала, представляющему ожидаемое значение аналогового электрического сигнала, соответствующее сохраненным значениям памяти, соответствующим выбранным элементам памяти печатающего компонента.
9. Схема памяти по п. 8, при этом схема управления предназначена регулировать уровень тока первого аналогового сигнала для регулирования уровня тока на площадке для аналогового сигнала до ожидаемого уровня тока, когда считывание памяти содержит вынужденное напряжение на площадке для аналогового сигнала.
10. Схема памяти по п. 8, при этом схема управления предназначена регулировать уровень тока первого аналогового сигнала для регулирования уровня напряжения на площадке для аналогового сигнала до ожидаемого уровня напряжения, когда считывание памяти содержит вынужденный ток на площадке для аналогового сигнала.
11. Схема памяти по п. 9 или 10, при этом схема управления содержит:
первый управляемый напряжением источник тока, подающий ток на площадку для аналогового сигнала;
второй управляемый напряжением источник тока, отбирающий ток с площадки для аналогового сигнала; и
управляющую логику для регулирования уровня тока первого аналогового сигнала путем:
регулирования управляющего напряжения первого управляемого напряжением источника тока для регулирования уровня тока, подаваемого на площадку для аналогового сигнала; и
регулирования управляющего напряжения второго управляемого напряжением источника тока для регулирования уровня тока, отбираемого с площадки для аналогового сигнала.
12. Схема памяти по п. 9 или 10, при этом схема управления содержит:
операционный усилитель, включающий в себя:
выход, соединенный с площадкой для аналогового сигнала;
первый вход, соединенный с опорным напряжением через источник напряжения; и
второй вход, соединенный с площадкой для аналогового сигнала; и
управляющую логику для регулирования уровня тока первого аналогового сигнала путем регулирования уровня напряжения, выдаваемого источником напряжения.
13. Схема памяти по любому из пп. 1-12, при этом площадка для аналогового сигнала является площадкой для аналогового сигнала регистрации.
14. Схема памяти по любому из пп. 1-13, при этом площадка для аналогового сигнала соединена со схемой для аналогового сигнала регистрации.
15. Схема памяти по любому из пп. 1-14, при этом компонент памяти и схема управления находятся на одном и том же кристалле.
16. Схема памяти по любому из пп. 1-15, при этом компонент памяти содержит массив ячеек памяти, хранящих значения памяти.
17. Схема памяти по любому из пп. 1-16, при этом компонент памяти содержит поисковую таблицу значений памяти.
18. Печатающий компонент, содержащий:
множество площадок I/O, включающих в себя площадку для аналогового сигнала, для сообщения рабочих сигналов для работы печатающего компонента;
схему выброса текучей среды, соединенную с площадками I/O, включающую в себя:
массив активаторов текучей среды; и
массив элементов памяти, причем каждый элемент памяти предназначен хранить бит данных, имеющий битовое значение, представляющее информацию, связанную с печатающим компонентом; и
схему памяти, включающую в себя:
компонент памяти для хранения значений памяти, связанных с печатающим компонентом, причем каждое значение памяти из по меньшей мере части значений памяти компонента памяти соответствует различному из элементов памяти, когда значение памяти может отличаться от битового значения соответствующего элемента памяти; и
схему управления для выдачи, в ответ на идентификацию последовательности рабочих сигналов, представляющих считывание памяти выбранных элементов памяти, первого аналогового сигнала на площадку для аналогового сигнала параллельно со вторым аналоговым сигналом от схемы выброса текучей среды, представляющим битовые значения выбранных элементов памяти, с выдачей на площадку для аналогового сигнала значения аналогового электрического сигнала, представляющего сохраненные значения памяти, соответствующие выбранным элементам памяти, при этом схема управления предназначена регулировать первый аналоговый сигнал таким образом, чтобы первый аналоговый сигнал и второй аналоговый сигнал вместе приводили в результате к значению аналогового электрического сигнала на площадке для аналогового сигнала, представляющему ожидаемое значение аналогового электрического сигнала, соответствующее сохраненным значениям памяти, соответствующим выбранным элементам памяти печатающего компонента.
19. Печатающий компонент по п. 18, при этом, в ответ на последовательность рабочих сигналов на площадках I/O, представляющих запись в память, схема управления предназначена обновлять сохраненные значения памяти, идентифицированные при записи в память.
20. Печатающий компонент по п. 18 или 19, при этом значения памяти схемы памяти предназначены дополнять массив элементов памяти.
21. Печатающий компонент по любому из пп. 18-20, при этом значение аналогового электрического сигнала на площадке для аналогового сигнала является уровнем напряжения, когда считывание памяти содержит сигнал вынужденного тока на площадке для аналогового сигнала.
22. Печатающий компонент по любому из пп. 18-20, при этом значение аналогового электрического сигнала на площадке для аналогового сигнала является уровнем тока, когда считывание памяти содержит сигнал вынужденного напряжения на площадке для аналогового сигнала.
23. Печатающий компонент по п. 18, при этом схема управления предназначена регулировать уровень тока первого аналогового сигнала для регулирования уровня тока на площадке для аналогового сигнала до ожидаемого уровня тока, когда считывание памяти содержит вынужденное напряжение на площадке для аналогового сигнала.
24. Печатающий компонент по п. 18, при этом схема управления предназначена регулировать уровень тока первого аналогового сигнала для регулирования уровня напряжения на площадке для аналогового сигнала до ожидаемого уровня напряжения, когда считывание памяти содержит вынужденный ток на площадке для аналогового сигнала.
25. Печатающий компонент по п. 23 или 24, при этом схема управления содержит:
первый управляемый напряжением источник тока, подающий ток на площадку для аналогового сигнала;
второй управляемый напряжением источник тока, отбирающий ток с площадки для аналогового сигнала; и
управляющую логику для регулирования уровня тока первого аналогового сигнала путем:
регулирования управляющего напряжения первого управляемого напряжением источника тока для регулирования уровня тока, подаваемого на площадку для аналогового сигнала; и
регулирования управляющего напряжения второго управляемого напряжением источника тока для регулирования уровня тока, отбираемого с площадки для аналогового сигнала.
26. Печатающий компонент по п. 23 или 24, при этом схема управления содержит:
операционный усилитель, включающий в себя:
выход, соединенный с площадкой для аналогового сигнала;
первый вход, соединенный с опорным напряжением через источник напряжения; и
второй вход, соединенный с площадкой для аналогового сигнала; и
управляющую логику для регулирования уровня тока первого аналогового сигнала путем регулирования уровня напряжения, выдаваемого источником напряжения.
27. Печатающий компонент по любому из пп. 18-26, при этом площадка для аналогового сигнала является площадкой для аналогового сигнала регистрации.
28. Печатающий компонент по любому из пп. 18-27, при этом площадка для аналогового сигнала соединена со схемой для аналогового сигнала регистрации.
29. Печатающий компонент по любому из пп. 18-28, при этом компонент памяти и схема управления находятся на одном и том же кристалле.
30. Печатающий компонент по любому из пп. 18-29, при этом компонент памяти содержит массив ячеек памяти, хранящих значения памяти.
31. Печатающий компонент по любому из пп. 18-30, при этом компонент памяти содержит поисковую таблицу значений памяти.
32. Печатающий компонент, содержащий:
множество матриц выброса текучей среды, причем каждая включает в себя:
массив активаторов текучей среды; и
массив элементов памяти, причем каждый элемент памяти предназначен хранить бит данных, имеющий битовое значение;
множество площадок I/O, передающих рабочие сигналы для работы печатающего компонента, включающих в себя отдельную площадку данных для каждой схемы выброса текучей среды и площадку для аналогового сигнала, совместно используемую каждой схемой выброса текучей среды; и
кристалл памяти, соединенный с площадками I/O параллельно с каждой матрицей выброса текучей среды, причем кристалл памяти включает в себя:
компонент памяти для хранения значений памяти, причем каждое значение памяти соответствует различному из элементов памяти множества матриц выброса текучей среды, когда значение памяти может отличаться от битового значения соответствующего элемента памяти; и
схему управления для выдачи, в ответ на последовательность рабочих сигналов, представляющих считывание памяти выбранных элементов памяти множества матриц для текучей среды, первого аналогового сигнала на площадку для аналогового сигнала для объединения на площадке для аналогового сигнала со вторым аналоговым сигналом от матрицы выброса текучей среды, представляющего битовые значения выбранных элементов памяти, так что результирующее значение аналогового электрического сигнала из объединенных первого и второго аналогового сигналов на площадке для аналогового сигнала представляет сохраненные значения памяти, соответствующие выбранным элементам памяти.
33. Печатающий компонент по п. 32, при этом в ответ на идентификацию последовательности рабочих сигналов, представляющих запись в память в выбранные элементы памяти множества матриц для текучей среды, схема управления предназначена обновлять значения памяти, соответствующие выбранным элементам памяти.
34. Печатающий компонент по п. 32 или 33, при этом схема памяти предназначена дополнять массив элементов памяти части матриц для текучей среды.
35. Печатающий компонент по любому из пп. 32-34, при этом множество матриц выброса текучей среды содержит три матрицы для текучей среды, выполненные с возможностью формировать перо цветной печати.
36. Печатающий компонент по любому из пп. 32-34, при этом множество матриц выброса текучей среды содержит матрицу для текучей среды, выполненную с возможностью формировать перо монохромной печати.
37. Печатающий компонент по любому из пп. 32-36, при этом схема управления предназначена регулировать первый аналоговый сигнал таким образом, чтобы первый аналоговый сигнал вместе со вторым аналоговым сигналом приводили в результате к значению аналогового электрического сигнала на площадке для аналогового сигнала, представляющему сохраненные значения памяти, соответствующие элементам памяти, выбранным путем считывания памяти.
38. Печатающий компонент по любому из пп. 32-37, при этом значение аналогового электрического сигнала включает в себя один из уровня напряжения и уровня тока.