ВЫЧИСЛИТЕЛЬНО-ИНТЕРФЕЙСНЫЙ МОДУЛЬ

Предлагаемая полезная модель относится к вычислительной технике и может быть использована в составе цифровых вычислительных систем интегрированной модульной авионики (ИМА).
Известна электронная вычислительная машина (см. патент RU №2272317 с приоритетом от 16.08.2004), которая содержит центральный процессор, перепрограммируемое энергонезависимое запоминающее устройство, энергозависимое запоминающее устройство, устройство ввода-вывода данных и постоянное энергонезависимое запоминающее устройство, предназначенное для однократного занесения в него информации при изготовлении ЭВМ и постоянного хранения ее без возможности изменения в процессе эксплуатации, а также для обеспечения выполнения хранящейся в нем вспомогательной программы.
Известное устройство, выбранное в качестве аналога, имеет следующие признаки, совпадающие с заявляемой полезной моделью: центральный процессор, перепрограммируемое энергонезависимое запоминающее устройство.
Известное устройство обладает узкими функциональными возможностями, не позволяющими реализовать требуемые оперативно-тактические характеристики по обмену информацией со специальной аппаратурой.
По совокупности сходных существенных признаков наиболее близким к предложенной полезной модели является вычислительно-интерфейсный модуль (см. патент RU №101225 с приоритетом от 06.09.2010), который содержит микропроцессор, два синхронных динамических ОЗУ, два коммутатора, РПЗУ начальной загрузки, РПЗУ программ и данных пользователя, два моста PCI Express-PCI, два Ethernet приемопередатчика, два контроллера шины USB, контроллер съемного накопителя информации, два мультипротокольных приемопередатчика, часы реального времени, датчик температуры, последовательные РПЗУ, микроконтроллер, супервизор напряжений питания, таймер наработки, источники вторичных напряжений питания, первый и второй модули РМС/ХМС, генераторы тактовых серий, блок управления и общесистемный соединитель.
К недостаткам указанного модуля относятся узкие функциональные возможности, которые не позволяют реализовать требуемые оперативно-тактические характеристики по обмену информацией со специальной аппаратурой при кондуктивном охлаждении модуля.
Перед заявленной полезной моделью была поставлена задача уменьшения потребляемой мощности модуля при расширении его функциональных возможностей по обмену информацией со специальной аппаратурой и выполнении конструкции модуля по стандарту VITA 46 с форм-фактором 3U.
2
Поставленная задача решается тем, что предложен вычислительно-интерфейсный модуль, содержащий микропроцессор с технологическим интерфейсом JTAG, двумя контроллерами шины PCI Express, первый из которых через шину PCI е - 1 подключен к соединителю мезонина, а второй через шину PCI е - 2 подключен к общесистемному соединителю модуля, и контроллером интерфейса USB 2.0 с интегрированным физическим уровнем и поддержкой режимов ведущий, ведомый и OTG, подключенным через узел защиты к общесистемному соединителю. Модуль содержит также два динамических ОЗУ SDRAM, датчик температуры и память идентификации EEPROM, подключенные через первый буфер к первой шине I С микропроцессора, вторая шина IC которого через второй буфер подключена к общесистемному соединителю, два РПЗУ программ и начальной загрузки NOR Flash, РПЗУ данных пользователя NAND Flash, два канала мультипротокольных приемопередатчиков RS232, подключенных к общесистемному соединителю и управляемых по интерфейсам UART 2, 3 микропроцессора, два канала приемопередатчиков Ethernet, подключенных к общесистемному соединителю и связанных с микропроцессором, генераторы тактовых серий, выход которых подключен к микропроцессору, блок управления вводом-выводом разовых команд, супервизор напряжений питания и источники вторичных напряжений питания.
2
Новым в предложенном устройстве является то, что в него дополнительно введены ПЛИС для встроенного контроля модуля и два ЭЗУ NVRAM для хранения результатов контроля, подключенные к микропроцессору по шине SPI, драйвер сигналов MLVDS, подключенный к общесистемному соединителю, второй датчик температуры, подключенный к первой шине IC, третье и четвертое динамические ОЗУ SDRAM, которые как и первые два ОЗУ SDRAM выбраны типа DDR3L и подключены к микропроцессору по шине DDR3, третий канал мультипротокольных приемопередатчиков RS232/RS485, связанный с общесистемным соединителем и подключенный к микропроцессору через интерфейс UART 1, третий канал приемопередатчиков Ethernet, подключенный к общесистемному соединителю и связанный с микропроцессором через интерфейсы SGMII, как и первые два канала, используемые для сети AFDX, буфер для системных сигналов NVMRO, SYS_CON и SYSRESET, подключенный к общесистемному соединителю и связанный с ПЛИС, узел входных предохранителей, через который источники вторичных напряжений, супервизор напряжений питания, блок управления вводом-выводом разовых команд, ПЛИС и соединитель мезонина по питанию подключены к общесистемному соединителю, при этом большая часть источников вторичных напряжений питания подключена к напряжению питания +3,3 V соединителя VPX, блок управления вводом-выводом разовых команд под управлением ПЛИС обеспечивает функциональный контроль выходных разовых команд, включая сигнал ИСПРАВНОСТЬ, и тестовый контроль электрических цепей входных разовых команд. Сигнал SYSRESET с выхода ПЛИС подключен к микропроцессору, сигнал Ready с выхода ПЛИС подключен к соответствующему входу блока управления вводом-выводом разовых команд, сигнал ИСПРАВНОСТЬ с выхода которого подключен к общесистемному соединителю, оба РПЗУ NOR Flash подключены к шине IFC микропроцессора через регистр-защелку, а РПЗУ NAND Flash - непосредственно, генераторы тактовых серий подключены к ПЛИС и к драйверу сигналов MLVDS, блок управления вводом-выводом разовых команд подключен к общесистемному соединителю и связан с ПЛИС, драйвер сигналов MLVDS и выходы супервизора напряжений питания подключены к ПЛИС, шина JTAG микропроцессора подключена к ПЛИС, к приемопередатчикам Ethernet и через входной буфер к общесистемному соединителю, а через выходной буфер - к соединителю мезонина, общесистемный соединитель выполнен как VPX соединитель, а соединитель мезонина выполнен как ХМС соединитель.
Технический результат заявленной полезной модели состоит в уменьшении потребляемой мощности (до 7 Вт без учета мезонина) и расширении функциональных возможностей модуля в части обеспечения обмена информацией по сети AFDX, системной шине PCI Express и сигналам MLVDS со специальной аппаратурой, а также организации встроенного контроля за счет введения ПЛИС, ЭЗУ и расширения функциональных возможностей блока управления вводом-выводом разовых команд.
На фигуре представлена функциональная блок-схема заявленного устройства.
2
2
2
Заявленное устройство содержит микропроцессор 1, ПЛИС 2, четыре динамических ОЗУ SDRAM типа DDR3L 3, два РПЗУ начальной загрузки, системного программного обеспечения и программ пользователя типа NOR Flash 4 с регистром-защелкой 5, РПЗУ данных пользователя типа NAND Flash 6, два мультипротокольных приемопередатчика RS-232 7 и приемо-передатчик RS-232/RS-485 (TRS) 8, три приемо-передатчика Ethernet 9, два из которых AFDX, два датчика температуры 10, память идентификации типа EEPROM 11, генераторы тактовых серий 12, узел защиты интерфейса USB 2.0 13, два ЭЗУ типа NVRAM 14, драйвер сигналов MLVDS 15, блок управления вводом-выводом разовых команд 16, буферы интерфейсов IC 17, 18, входной и выходной буферы интерфейса JTAG 19, 20, буфер системных сигналов VPX 21, источники вторичных напряжений питания 22, супервизор напряжений питания 23, узел входных предохранителей 24, общесистемный VPX соединитель 25 и ХМС соединитель мезонина 26. Микропроцессор 1 через интерфейс PCIe-1 27 соединен с ХМС соединителем мезонина 16, через интерфейс PCIe-2 28 - с общесистемным VPX соединителем 25, через интерфейс 29 IC-1 и буфер 17 - с ХМС соединителем мезонина 26, датчиками температуры 10 и памятью идентификации EEPROM 11, через интерфейсы UART 2,3 30 и через мультипротокольные приемопередатчики RS-232 7 - с общесистемным VPX соединителем 25, через интерфейс UART 1 31 и через мультипротокольный приемопередатчик RS-232/RS-485 8 - с общесистемным VPX соединителем 25, через интерфейсы SGMII 1-3 32 и через приемопередатчики Ethernet 9 - с общесистемным VPX соединителем 25, через интерфейс USB 2.0 33 и узел защиты 13 - с общесистемным VPX соединителем 25, через интерфейс DDR3 34 - с четырьмя динамическими ОЗУ SDRAM 3, через интерфейс IFC 35 и регистр-защелку 5 - с двумя РПЗУ NOR Flash 4 и непосредственно с РПЗУ NAND Flash 6, через интерфейс SPI 36 с ПЛИС 2 и двумя ЭЗУ NVRAM 14, через технологический интерфейс JTAG 37 - с ПЛИС 2, тремя приемопередатчиками Ethernet 9 и через буферы 19, 20 - с общесистемным VPX соединителем 25 и ХМС соединителем мезонина 26 соответственно, через интерфейс IC-2 38 и буфер 18 - с общесистемным VPX соединителем 25. ПЛИС 2 через драйвер сигналов MLVDS 15 подключена к общесистемному VPX соединителю 25, через буфер системных сигналов NVMRO, SYS_CON и SYSRESET 21 к общесистемному VPX соединителю 25, а по сигналу SYSRESET 39 к микропроцессору 1. Генераторы тактовых серий 12 подключены к микропроцессору 1, к ПЛИС 2 и к драйверу сигналов MLVDS 15. Блок управления вводом-выводом разовых команд 16 подключен по сигналам разовых команд и сигналам управления 40 к ПЛИС 2 и отдельно к общесистемному VPX соединителю 25, по сигналу READY 41 - к ПЛИС 2 и по выходу сигнала ИСПРАВНОСТЬ 42 - к общесистемному VPX соединителю 25. Узел входных предохранителей 24 подключен к общесистемному VPX соединителю 25. Выход 43 напряжения 27V узла входных предохранителей 24 подключен к входу питания блока управления вводом-выводом разовых команд 16, выход 44 напряжений +12V и 3,3 V - к соответствующим входам источников вторичных напряжений питания 22, а выход 45 напряжений 3,3 V, 3,3 V aux подключен к соответствующим входам супервизора напряжений питания 23, ПЛИС 2 и ХМС соединителю мезонина 26. Выходы источников вторичных напряжений питания 22 подключены к внутренним узам модуля (на чертеже не показаны) и к соответствующим входам супервизора напряжений питания 23, выходы которого подключены к ПЛИС 2.
Заявленное устройство работает следующим образом.
2
2
2
При подаче на вычислительно-интерфейсный модуль первичных напряжений +27 V, +12 V, +3,3 V и +3,3 V aux через общесистемный VPX соединитель 25 и узел входных предохранителей 24, напряжение от сети постоянного тока +27 V по шине 43 поступает на вход питания блока управления вводом-выводом разовых команд 16, напряжения электропитания +12 V и +3,3 V по шине 44 поступают на соответствующие входы питания источников вторичных напряжений питания 22, +5V USB и +2,5 V, +1,8 V, +1,5 V, +1V, +0,75 V, а напряжения +3,3 V и +3,3 V aux по шине 45 поступают на входы супервизора напряжений питания 23, ПЛИС и на мезонинный модуль (на чертеже не показан) через ХМС соединитель мезонина 26. Источники вторичных напряжений питания 22 формируют вторичные напряжения электропитания и подают их на микропроцессор 1, память всех видов 3, 4, 6, 11, 14 и остальные элементы модуля и на соответствующие входы супервизора напряжений питания 23, который производит их оценку и результаты оценки (компарирования) выдает в ПЛИС 2. ПЛИС 2 конфигурируется и формирует системный сброс SYSRESET, который по шине 39 поступает на микропроцессор 1. По окончании системного сброса микропроцессор 1 производит конфигурирование своих внутренних ресурсов и инициализацию ресурсов модуля из РПЗУ 4 по шине IFC 35. По завершению процесса конфигурирования микропроцессора 1 и инициализации внутренних ресурсов модуля производится загрузка в ОЗУ 3 по шине 34 и запуск операционной системы под управлением загрузчика из РПЗУ 4. Далее начинают исполняться пользовательские программы, хранящиеся в РПЗУ 4, при выполнении которых осуществляется обмен данными с внешними системами по интерфейсам AFDX 1,2 через приемопередатчики 9, RS-232/RS-485 через мультипротокольные приемопередатчики 7, 8, USB 2.0 через узел защиты 13, PCI е 1,2 27, 28 через внешние коммутаторы (на чертеже не показаны). На ПЛИС 2 возложена функция встроенного контроля модуля под управлением ПЛИС с выдачей интегрированного сигнала ИСПРАВНОСТЬ 42 через блок управления вводом-выводом разовых команд 16 на общесистемный VPX соединитель 25. В процессе контроля ПЛИС проверяет: наличие и параметры всех вторичных питающих напряжений с выходов источников 22 с помощью супервизора питающих напряжений 23, с помощью блока управления вводом-выводом разовых команд 16 осуществляет функциональный контроль выходных разовых команд, включая сигнал ИСПРАВНОСТЬ, и тестовый контроль электрических цепей входных разовых команд по шине 40 через блок управления 16, принимает и выдает на общесистемный VPX соединитель 25 модуля системные сигналы NVMRO, SYS_CON и SYSRESET через буфер 21, обменивается с внешними системами сигналами MLVDS через драйвер 15, синхронизируемый сигналами с генераторов тактовых серий 12. Результаты оперативного контроля ПЛИС 2 посылает в ЭЗУ NVRAM 14 и в микропроцессор 1 по интерфейсу SPI 36. Датчики температуры 10 обеспечивают точное измерение текущей температуры воздуха внутри вычислительно-интерфейсного модуля в наиболее теплонагруженной его части. Результаты измерений вместе с результатами контроля мезонина, установленного в соединитель 26, по шине IC-1 через буфер 17 поступают в микропроцессор 1 для оценки и регистрации отклонений от нормы с последующей передачей измеренных данных во внешние системы по интерфейсу IC-2 38 через буфер 18 и общесистемный VPX соединитель 25. Идентификация модуля по шине IC осуществляется с помощью EEPROM 11. Технологический интерфейс JTAG 37 является специализированным аппаратным интерфейсом для прямой связи микропроцессора 1 со сложными микросхемами, водящими в состав приемопередатчиков Ethernet 9 и ПЛИС и служит для отладки и программирования микросхем, в том числе микросхем мезонина через буфер 20 и соединитель 26, с помощью внешнего оборудования, подключенного к шине 37 через буфер 19 и общесистемный VPX соединитель 25 (технологические соединители JTAG для автономной отладки микропроцессора 1 ПЛИС 2 на чертеже не показаны).
Принятые сокращения
ОЗУ - оперативное запоминающее устройство;
ПЗУ - постоянное запоминающее устройство;
ПЛИС - программируемая логическая интегральная схема;
РПЗУ - перепрограммируемое ПЗУ;
ЭВМ - электронная вычислительная машина;
ЭЗУ - энергонезависимое запоминающее устройство;
PCI Express - Peripheral Component Interconnect Express-последовательная шина ввода-вывода для периферийных устройств;
USB - Universal Serial Bus - универсальная последовательная шина;
JTAG - Joint Test Action Group - аппаратный интерфейс для прямой связи тестового оборудования с чипами на плате;
SDRAM - Synchronous Dynamic Random Access Memory - синхронная динамическая оперативная память;
EEPROM - Electrically Erasable Programmable Read-Only-Memory -электрически стираемое перепрограммируемое ПЗУ;
2
IC - Inter-Integrated circuit - последовательная ассиметричная шина;
UART - Universal Asynchronous receiver/transmitter - универсальный асинхронный приемопередатчик;
NVRAM - Non Volative Random Access Memory -энергонезависимое запоминающее устройство с произвольным доступом;
AFDX - Avionics Full Duplex Switched Ethernet - полнодуплексный коммутируемый Ethernet для авиационного применения;
SGMII - Serial Gigabit Media Independent Interface - последовательный гигабитный независящий от среды передачи интерфейс;
MLVDS - Multipoint Low-voltage Differential Signaling- многоточечная низковольтная дифференциальная передача сигналов;
SPI - Serial Peripheral Interface -последовательный периферийный интерфейс;
NOR Flash - NOT OR Flash - HE ИЛИ флэш память с доступом к каждому байту;
NAND Flash - NOT AND Flash - HE И флэш память с блочным доступом;
ХМС - Switched Mezzanine Card -мезонинная плата, вставляемая в носитель;
VPX - Versatile Performance Switching - шина VPX (стандарт VITA 46);
IFC - Industry Foundation Classes - формат данных с открытой спецификацией;
DDR - Double Data Rate - удвоенная скорость передачи данных;
SYSRESET - системный сброс;
OTG - On The Go -легкое соединение;
NVMRO - NV Memory Read Only - запрет записи в NVRAM;
SYS_CON - сигнал системной конфигурации.