ПРИЕМНИК ДЛЯ СЕТИ БЕСПРОВОДНОЙ СВЯЗИ С РАСШИРЕННЫМ ДИАПАЗОНОМ

1. Устройство, содержащее
процессор, выполненный с возможностью формирования произведений символов по меньшей мере для двух задержек, для выполнения корреляции между произведениями для каждой задержки и известными значениями для задержки, для объединения результатов корреляции по меньшей мере для двух задержек и для обнаружения наличия сигнала на основании из объединенных результатов корреляции; и запоминающее устройство, соединенное с процессором.
2. Устройство по п. 1, в котором процессор выполнен с возможностью формирования каждого произведения на основании символа и комплексного сопряжения другого символа, который находится по меньшей мере одним периодом символа ранее.
3. Устройство по п. 1, в котором процессор выполнен с возможностью формирования 1-символьных произведений с задержкой и 2-символьных произведений с задержкой, формирования каждого 1-символьного произведения с задержкой с парой символов, разделенных одним периодом символа, и формирования каждого 2-символьного произведения с задержкой с парой символов, разделенных двумя периодами символа.
4. Устройство по п. 1, в котором процессор выполнен с возможностью каждой задержки, суммирования расположенных рядом произведений для задержки и выполнения корреляции между суммированными произведениями и известными значениями для задержки.
5. Устройство по п. 1, в котором по меньшей мере две задержки содержат первую задержку и вторую задержку, и в котором процессор выполнен с возможностью поворота результатов корреляции для второй задержки на множество предполагаемых фаз, объединения повернутых результатов корреляции для второй задержки с результатами корреляции для первой задержки и выбора объединенных результатов корреляции с наибольшей величиной среди множества предполагаемых фаз.
6. Устройство по п. 1, в котором процессор выполнен с возможностью некогерентного объединения результатов корреляции по меньшей мере для двух задержек.
7. Устройство по п. 1, в котором процессор выполнен с возможностью вычисления принятой энергии по меньшей мере для двух символов, выведения пороговой величины на основании из принятой энергии и сравнения объединенных результатов корреляции с пороговой величиной для обнаружения наличия сигнала.
8. Устройство по п. 1, в котором процессор выполнен с возможностью определения синхронизации сигнала на основании из объединенных результатов корреляции.
9. Устройство по п. 1, в котором процессор выполнен с возможностью кодирования выборок с сужением спектра с помощью кодовой последовательности для формирования символов.
10. Способ выполнения обнаружения сигнала, содержащий этапы, на которых
формируют произведения символов по меньшей мере для двух задержек;
выполняют корреляцию между произведениями для каждой задержки и известными значениями для задержки;
объединяют результаты корреляции по меньшей мере для двух задержек; и
обнаруживают наличие сигнала на основании объединенных результатов корреляции.
11. Способ по п. 10, в котором этап, на котором формируют произведения символов по меньшей мере для двух задержек, содержит этапы, на которых
формируют 1-символьные произведения с задержкой, причем каждое 1-символьное произведение с задержкой формируют с парой символов, разделенных одним периодом символа; и
формируют 2-символьные произведения с задержкой, причем каждое 2-символьное произведение с задержкой формируют с парой символов, разделенных двумя периодами символов.
12. Способ по п. 10, в котором этап, на котором выполняют корреляцию, содержит этапы, на которых
суммируют расположенные рядом произведения для задержки; и
выполняют корреляцию между суммированными произведениями и известными значениями для задержки.
13. Способ по п. 10, в котором по меньшей мере две задержки содержат первую задержку и вторую задержку, и в котором этап, на котором объединяют результаты корреляции по меньшей мере для двух задержек, содержит этапы, на которых
поворачивают результаты корреляции для второй задержки на множество предполагаемых фаз;
объединяют повернутые результаты корреляции для второй задержки с результатами корреляции для первой задержки; и
выбирают объединенные результаты корреляции с наибольшей величиной среди множества предполагаемых фаз.
14. Способ по п. 10, в котором этап, на котором обнаруживают наличие сигнала, содержит этапы, на которых
вычисляют принятую энергию по меньшей мере для двух символов;
выводят пороговую величину на основании из принятой энергии; и
сравнивают объединенные результаты корреляции с пороговой величиной для обнаружения наличия сигнала.
15. Устройство, содержащее
средство для формирования произведений символов по меньшей мере для двух задержек;
средство для выполнения корреляции между произведениями для каждой задержки и известными значениями для задержки;
средство для объединения результатов корреляции по меньшей мере для двух задержек; и
средство для обнаружения наличия сигнала на основании объединенных результатов корреляции.
16. Устройство по п. 15, в котором средство для формирования произведений символов по меньшей мере для двух задержек содержит
средство для формирования 1-символьных произведений с задержкой, причем каждое 1-символьное произведение с задержкой формируется с парой символов, разделенных одним периодом символа; и
средство для формирования 2-символьных произведений с задержкой, причем каждое 2-символьное произведение с задержкой формируется с парой символов, разделенных двумя периодами символов.
17. Устройство по п. 15, в котором средство для выполнения корреляции содержит
средство для суммирования расположенных рядом произведений для задержки; и
средство для выполнения корреляции между суммированными произведениями и известными значениями для задержки.
18. Устройство по п. 15, в котором по меньшей мере две задержки содержат первую задержку и вторую задержку, и в котором средство для объединения результатов корреляции по меньшей мере для двух задержек содержит
средство для поворота результатов корреляции для второй задержки на множество предполагаемых фаз;
средство для объединения повернутых результатов корреляции для второй задержки с результатами корреляции для первой задержки; и
средство для выбора объединенных результатов корреляции с наибольшей величиной среди множества предполагаемых фаз.
19. Устройство по п. 15, в котором средство для обнаружения наличия сигнала содержит
средство для вычисления принятой энергии по меньшей мере для двух символов;
средство для вывода пороговой величины на основании принятой энергии; и
средство для сравнения объединенных результатов корреляции с пороговой величиной для обнаружения наличия сигнала.
20. Устройство, содержащее
процессор, выполненный с возможностью выполнения обнаружения сигнала с использованием корреляции во временной области для первого этапа, для выполнения обнаружения сигнала с использованием обработки в частотной области для второго этапа, и для объявления обнаружения сигнала на основании из результатов первого и второго этапов; и
запоминающее устройство, соединенное с процессором.
21. Устройство по п. 20, в котором для первого этапа процессор выполнен с возможностью формирования произведений символов по меньшей мере для одной задержки, выполнения корреляции между произведениями для каждой задержки и известными значениями для задержки, и для объявления обнаружения в результате первого этапа на основании результатов корреляции по меньшей мере для одной задержки.
22. Устройство по п. 20, в котором для второго этапа процессор выполнен с возможностью определения энергий для множества элементов разрешения по частоте и объявления обнаружения в результате второго этапа на основании энергий для множества элементов разрешения по частоте.
23. Устройство по п. 20, в котором процессор выполнен с возможностью выполнения обнаружения сигнала с использованием обработки во временной области для третьего этапа и объявления наличия сигнала на основании из результатов первого, второго и третьего этапов.
24. Устройство по п. 23, в котором для третьего этапа процессор выполнен с возможностью вывода множества канальных отводов для оценки импульсной характеристики канала и объявления обнаружения в результате третьего этапа на основании множества канальных отводов.
25. Устройство по п. 20, в котором процессор выполнен с возможностью вычисления принятой энергии по меньшей мере для двух символов, выведения первой пороговой величины для первого этапа и второй пороговой величины для второго этапа на основании принятой энергии, выполнения обнаружения сигнала для первого этапа с помощью первой пороговой величины и выполнения обнаружения сигнала для второго этапа с помощью второй пороговой величины.
26. Способ выполнения обнаружения сигнала, содержащий этапы, на которых
выполняют обнаружение сигнала с использованием корреляции во временной области для первого этапа;
выполняют обнаружение сигнала с использованием обработки в частотной области для второго этапа; и
объявляют наличие сигнала на основании результатов первого и второго этапов.
27. Способ по п. 26, дополнительно содержащий этап, на котором
выполняют обнаружение сигнала с использованием обработки во временной области для третьего этапа, и при этом наличие сигнала объявляют на основании результатов первого, второго и третьего этапов.
28. Способ по п. 26, дополнительно содержащий этапы, на которых
вычисляют принятую энергию по меньшей мере для двух символов; и
выводят первую пороговую величину для первого этапа и вторую пороговую величину для второго этапа на основании принятой энергии, причем обнаружение сигнала для первого этапа выполняют с помощью первой пороговой величины, а обнаружение сигнала для второго этапа выполняют с помощью второй пороговой величины.
29. Устройство, содержащее
средство для выполнения обнаружения сигнала с использованием корреляции во временной области для первого этапа;
средство для выполнения обнаружения сигнала с использованием обработки в частотной области для второго этапа; и
средство для объявления наличия сигнала на основании результатов первого и второго этапов.
30. Устройство по п. 29, дополнительно содержащее
средство для выполнения обнаружения сигнала с использованием обработки во временной области для третьего этапа, и при этом наличие сигнала объявляется на основании результатов первого, второго и третьего этапов.
31. Устройство по п. 29, дополнительно содержащее
средство для вычисления принятой энергии по меньшей мере для двух символов; и
средство для вывода первой пороговой величины для первого этапа и второй пороговой величины для второго этапа на основании принятой энергии, причем обнаружение сигнала для первого этапа выполняется с помощью первой пороговой величины, обнаружение сигнала для второго этапа выполняется с помощью второй пороговой величины.
32. Устройство, содержащее
процессор, выполненный с возможностью удаления ухода частоты во входных выборках для получения выборок с частотной коррекцией, обработки выборок с частотной коррекцией с помощью оценки канала для получения обнаруженных символов, корректирования фаз обнаруженных символов для получения символов с фазовой коррекцией и выполнения демодуляции над символами с фазовой коррекцией для получения демодулированных символов; и
запоминающее устройство, соединенное с процессором.
33. Устройство по п. 32, в котором процессор выполнен с возможностью регулирования синхронизации входных выборок для получения отрегулированных по времени выборок и удаления ухода частоты в отрегулированных по времени выборках для получения выборок с частотной коррекцией.
34. Устройство по п. 33, в котором процессор выполнен с возможностью фильтрации входных выборок с помощью многофазного фильтра для регулирования синхронизации входных выборок.
35. Устройство по п. 32, в котором процессор выполнен с возможностью определения регулировки синхронизации на основании ухода частоты, регулирования синхронизации входных выборок на основании регулировки синхронизации для получения отрегулированных по времени выборок и удаления ухода частоты в отрегулированных по времени выборках для получения выборок с частотной коррекцией.
36. Устройство по п. 32, в котором процессор выполнен с возможностью выведения первого множества канальных отводов на основании первого множества символов, выведения второго множества канальных отводов на основании второго множества символов, определения разности фаз между первым и вторым множествами канальных отводов, оценки остаточного отклонения частоты на основании разности фаз и удаления остаточного ухода частоты из входных выборок.
37. Устройство по п. 36, в котором первое множество символов предназначено для первой части поля SYNC, переносящего пилот-сигнал, а второе множество символов предназначено для второй части поля SYNC.
38. Устройство по п. 36, в котором процессор выполнен с возможностью формирования произведений канальных отводов в первом множестве с комплексным сопряжением канальных отводов во втором множестве и суммирования произведений для определения разности фаз между первым и вторым множествами канальных отводов.
39. Устройство по п. 38, в котором процессор выполнен с возможностью выполнения сравнения с пороговой величиной канальных отводов в первом и втором множествах, или произведений, или как канальных отводов, так и произведений.
40. Устройство по п. 32, в котором процессор выполнен с возможностью поворота каждого обнаруженного символа на опорную фазу для получения соответствующего символа с фазовой коррекцией.
41. Устройство по п. 40, в котором процессор выполнен с возможностью обновления опорной фазы на основании фаз обнаруженных символов.
42. Устройство по п. 32, в котором процессор выполнен с возможностью обратного перемежения демодулированных символов и декодирования обратно перемеженных символов для получения декодированных данных.
43. Способ приема передачи, содержащий этапы, на которых
удаляют уход частоты во входных выборках для получения выборок с частотной коррекцией;
обрабатывают выборки с частотной коррекцией с помощью оценки канала для получения обнаруженных символов;
корректируют фазы обнаруженных символов для получения символов с фазовой коррекцией; и
выполняют демодуляцию над символами с фазовой коррекцией для получения демодулированных символов.
44. Способ по п. 43, дополнительно содержащий этапы, на которых
определяют регулировку синхронизации на основании ухода частоты; и
регулируют синхронизацию входных выборок на основании регулировки синхронизации для получения отрегулированных по времени выборок, и при этом уход частоты удаляют из отрегулированных по времени выборок для получения выборок с частотной коррекцией.
45. Способ по п. 43, дополнительно содержащий этапы, на которых
выводят первое множество канальных отводов на основании первого множества символов;
выводят второе множество канальных отводов на основании второго множества символов;
определяют разность фаз между первым и вторым множествами канальных отводов;
оценивают остаточное отклонение частоты на основании разности фаз; и
удаляют остаточный уход частоты из входных выборок.
46. Способ по п. 43, в котором этап, на котором корректируют фазы обнаруженных символов, содержит этап, на котором поворачивают каждый обнаруженный символ на опорную фазу для получения соответствующего символа с фазовой коррекцией, и обновляют опорную фазу на основании фаз обнаруженных символов.
47. Устройство, содержащее
средство для удаления ухода частоты во входных выборках для получения выборок с частотной коррекцией;
средство для обработки выборок с частотной коррекцией с помощью оценки канала для получения обнаруженных символов;
средство для корректировки фаз обнаруженных символов для получения символов с фазовой коррекцией; и
средство для выполнения демодуляции над символами с фазовой коррекцией для получения демодулированных символов.
48. Устройство по п. 47, дополнительно содержащее
средство для определения регулировки синхронизации на основании ухода частоты; и
средство для регулирования синхронизации входных выборок на основании регулировки синхронизации для получения отрегулированных по времени выборок, и при этом уход частоты удаляется из отрегулированных по времени выборок для получения выборок с частотной коррекцией.
49. Устройство по п. 47, дополнительно содержащее
средство для выведения первого множества канальных отводов на основании первого множества символов;
средство для выведения второго множества канальных отводов на основании второго множества символов;
средство для определения разности фаз между первым и вторым множествами канальных отводов;
средство для оценки остаточного отклонения частоты на основании разности фаз; и
средство для удаления остаточного ухода частоты из входных выборок.
50. Устройство по п. 47, в котором средство для корректировки фаз обнаруженных символов содержит средство для поворота каждого обнаруженного символа на опорную фазу для получения соответствующего символа с фазовой коррекцией, и
средство для обновления опорной фазы на основании фаз обнаруженных символов.
51. Устройство, содержащее
по меньшей мере одну антенну; и
процессор, выполненный с возможностью формирования произведений символов с символами по меньшей мере одной антенны, которые задерживаются по меньшей мере на один период символа, выполнения корреляции между произведениями и известными значениями для задержки, объединения результатов корреляции для символов от одной и той же антенны и обнаружения наличия сигнала на основании объединенных результатов корреляции.
52. Устройство по п. 51, в котором процессор выполнен с возможностью формирования каждого произведения на основании символа и комплексного сопряжения другого символа, который находится по меньшей мере одним периодом символа ранее.
53. Устройство по п. 51, в котором процессор выполнен с возможностью формирования 1-символьных произведений с задержкой и 2-символьных произведений с задержкой, формирования каждого 1-символьного произведения с задержкой с парой символов, разделенных одним периодом символа, и формирования каждого 2-символьного произведения с задержкой с парой символов, разделенных двумя периодами символа.
54. Устройство по п. 51, в котором процессор выполнен с возможностью для каждой задержки суммирования расположенных рядом произведений для задержки и выполнения корреляции между суммированными произведениями и известными значениями для задержки.
55. Устройство по п. 51, в котором процессор выполнен с возможностью некогерентного объединения результатов корреляции по меньшей мере для двух задержек.
56. Устройство по п. 51, в котором процессор выполнен с возможностью вычисления принятой энергии по меньшей мере для двух символов, выведения пороговой величины на основании принятой энергии и сравнения объединенных результатов корреляции с пороговой величиной для обнаружения наличия сигнала.
57. Устройство по п. 51, в котором процессор выполнен с возможностью определения синхронизации сигнала на основании объединенных результатов корреляции.