МЕТОД И АППАРАТУРА ДЛЯ ОБЕСПЕЧЕНИЯ ПОДДЕРЖКИ АЛЬТЕРНАТИВНЫХ ВЫЧИСЛЕНИЙ В РЕКОНФИГУРИРУЕМЫХ СИСТЕМАХ-НА-КРИСТАЛЛЕ

1. Метод повышения эффективности вычислений в реконфигурируемых системах-на-кристалле (РСНК), предусматривающий
уменьшение количества ячеек матрицы РСНК, необходимого для реализации прикладных алгоритмов с ветвлениями, за счет реализации в одном процессорном элементе РСНК альтернативных ветвей вычислений.
2. Метод по п.1, отличающийся тем, что для реализации альтернативных ветвей вычислений вводятся соответствующие альтернативные поля в код настройки процессорного элемента, управляющие входным коммутатором, блоком обработки данных и выходным коммутатором.
3. Метод по п.1, отличающийся тем, что выбор одного из двух альтернативных полей определяется булевой переменной условия, источником которой могут быть как внешние, так и внутренние сигналы процессорного элемента и константы «0» и «1».
4. Метод по п.1, отличающийся тем, что определение адреса источника булевой переменной условия задается дополнительным полем кода настройки процессорного элемента.
5. Процессорный элемент реконфигурируемой однородной вычислительной РСНК, содержащая наборы внешних одноразрядных входов и выходов и включающая регистр кода настройки, входной коммутатор, блок обработки данных и выходной коммутатор, управляемые соответствующими полями кода настройки,
причем входной и выходной коммутаторы и блок обработки данных управляются парами альтернативных полей кода настройки, выбор одного из которых обеспечивается соответствующим многоразрядным мультиплексором, управляемым одноразрядным сигналом переменной условия.
6. Процессорный элемент по п.5, отличающийся тем, что содержит дополнительные аппаратные блоки - элементы памяти, регистры, транзитные каналы и устройство управления, функционирование которых определяется полями кода настройки отличными от упомянутых выше.
7. Процессорный элемент по п.5, отличающийся тем, что мультиплексор выполнен с возможностью формирования одноразрядного сигнала переменного условия,
причем на его информационные входы подаются все внешние входы процессорного элемента, а также подаются внутренние сигналы с выходов операционного блока и прочих аппаратных блоков процессорного элемента -элементов памяти, регистров, транзитных каналов и устройства управления.
8. Процессорный элемент по п.5, отличающийся тем, что блок обработки данных, выполнен с возможностью настройки на выполнение одного из двух альтернативных функциональных операторов из заданного множества возможных операторов в зависимости от состояния булевой переменной условия,
причем альтернативный функциональный оператор выбирает для управления блоком обработки данных соответствующее поле из двух альтернативных полей кода настройки.
9. Процессорный элемент по п.5, отличающийся тем, что блок обработки данных включает множество внутренних блоков обработки данных, функционирование которых определяется соответствующими одиночными подполями или альтернативными подполями, содержащимися в поле управления блока обработки данных регистра коде настройки.
10. Процессорный элемент по п.5, отличающийся тем, что входной и выходной коммутаторы реализованы с помощью элемента управляемого мультиплексора с одним выходом,
причем число указанных элементов равно числу выходов коммутатора, к входам каждого элемента подключены все внешние входы коммутатора, включая информационные входы, вход управления и сигналы двух соответствующих альтернативных полей из регистра кода настройки;
выходы всех таких элементов подключены к внешним выходам коммутатора;
а элемент управляемого коммутатора включает мультиплексор, информационные входы которого подключены к внешним входам элемента, его выход подключен к внешнему выходу элемента,
а его управляющий вход подключен к выходу многоразрядного мультиплексора, на информационные входы которого подаются два двоичных кода альтернативных полей управления,
а на управляющий вход подается однобитовый сигнал булевой переменной условия выбора полей, поступающий с соответствующего внешнего входа элемента.