УСТРОЙСТВО КОРРЕКЦИИ СКВАЖНОСТИ ВХОДНОГО СИГНАЛА
DEVICE FOR CORRECTING PULSE RATIO OF INPUT SIGNAL

Изобретение относится к полупроводниковой промышленности, в частности к интегральным микросхемам, и может быть использовано в синхронных системах приема, обработки и передачи цифровых данных, в которых существуют жесткие требования к времени задержки распространения и скважности управляющих сигналов.
В системах синхронизации разработчикам сложных интегральных схем приходится учитывать изменения задержек и фронтов сигналов при их прохождении через несколько буферов. Используются различные системы выравнивания задержек распространения и подстройки скважности сигналов синхронизации.
Существуют цифровые и аналого-цифровые схемы подстройки скважности исходного сигнала. Например, в патенте США 5757218 (МПК H03K 3/017, опубликован 26.05.1998) представлено устройство, содержащее цифровую схему коррекции скважности, в которой кроме коррекции скважности учитывается влияние последующих инвертирующих элементов. При этом отмечается, что предложенное решение сокращает количество используемых компонентов в сравнении с системами, основанными на устройствах PLL (фазовая автоподстройка) и DLL (управляемая цифровым кодом линия задержки).
Аналого-цифровые схемы подстройки скважности строятся, в частности, с использованием КМОП модуляторов с регулируемым порогом буфера, например, как в патенте США 4959557 (МПК H03K 5/156, опубликован 25.09.1990), или регулируемой скоростью нарастания/спада сигнала модулятора, например, как в патенте США 7199632 (МПК G11C 7/22, опубликован 29.12.2005). Отмечается, что схема с модулятором обладает рядом преимуществ: она позволяет устанавливать скважность в широком диапазоне, например, 20%-80%, обладает точностью на уровне 5% и менее, относительно менее сложна в сравнении с цифровыми аналогами. Кроме модулятора схема содержат следующие блоки: драйвер, усилитель ошибки с фильтрующим конденсатором, детектирующий фильтр, которые охвачены регулирующей обратной связью.
Наиболее близким к заявленному изобретению является известное из уровня техники устройство коррекции скважности входного импульса, представленное в патенте США 6320438 (МПК H03K 3/017, опубликован 20.11.2001). Устройство по патенту (фиг.1) содержит двухфазный модулятор, включающий управляемые напряжением CTL МОП транзисторы, а также МОП ключи, противофазно переключаемые входным сигналом CLK IN. МОП транзисторы имеют ограниченные токи стоков, изменяющиеся противофазно при воздействии напряжения CTL. Выход модулятора DRIVER IN соединен с входом драйвера. Сигнал DRIVER OUT с выхода драйвера через RC-фильтр поступает на положительный вход DET OUT усилителя ошибки, отрицательный вход которого подключен к фильтрующему конденсатору и источнику опорного напряжения VDD/2. Усилитель ошибки формирует напряжение CTL, которое фильтруется конденсатором и поступает на затворные цепи МОП транзисторов, меняя их проводимость. В зависимости от напряжения CTL в соответствии с проводимостью МОП транзисторов изменяются положительный и отрицательный фронты сигнала DRIVER IN, воздействуя на скважность выходного сигнала DRIVER OUT. Таким образом, напряжение CTL, воздействуя на оба фронта сигнала DRIVER IN, изменяет время задержки распространения сигнала CLK IN как в фазе формирования высокого, так и низкого уровня выходного сигнала DRIVER OUT. За счет глубокой отрицательной обратной связи в установившемся состоянии напряжение DET OUT примерно равно напряжению VDD/2, что соответствует скважности выходного сигнала DRIVER OUT примерно 50%. Изменяя напряжение на отрицательном входе усилителя ошибки, можно достичь различных величин скважности выходного сигнала DRIVER OUT. В описанном устройстве коррекции скважности время задержки фронтов нарастания и спада выходного сигнала DRIVER OUT зависит от частоты и скважности входного сигнала CLK IN. Это связано с тем, что входной сигнал поступает непосредственно на модулятор, цель которого состоит в том, чтобы, изменяя фронты нарастания и спада сигнала DRIVER IN, формировать скважность выходного сигнала DRIVER OUT. Таким образом, на задержку прохождения сигнала DRIVER IN через модулятор оказывают влияние как входной сигнал CLK IN, определяя частоту и длительность выходного сигнала, так и напряжение CTL, которое определяет скважность выходного сигнала.
С существенными признаками заявляемого изобретения совпадают такие признаки аналога, как наличие модулятора, усилителя ошибки, драйвера, фильтра, детектора, общей шины, шины питания и вывода для подключения входного сигнала, также наличие соединений выхода драйвера с входом детектора, выхода детектора с инвертирующим входом усилителя ошибки, выхода усилителя ошибки с входом фильтра, выхода фильтра с входом модулятора, подключение усилителя ошибки к опорному напряжению.
Задачей настоящего изобретения является создание устройства с обеспечением синхронизации потока данных.
Технический результат заключается в устранении зависимости задержки распространения входного сигнала от частоты и скважности для положительного или отрицательного фронта, обеспечении точности поддержания скважности, обеспечении временной диаграммы работы устройств.
Для достижения вышеуказанного технического результата устройство коррекции скважности входного сигнала, содержащее модулятор, усилитель ошибки, драйвер, фильтр, детектор, общую шину, шину питания и вывод для подключения входного сигнала, выход драйвера соединен с входом детектора, выход которого соединен с инвертирующим входом усилителя ошибки, выход усилителя ошибки соединен с входом фильтра, усилитель ошибки подключен к опорному напряжению, выход фильтра соединен с входом модулятора, где детектор содержит резистор, подключенный к выходу драйвера и инвертирующему входу усилителя ошибки, и конденсатор, подключенный к инвертирующему входу усилителя ошибки и к общей шине, дополнительно содержит детектор фронта, RS-триггер с первым и вторым входами управления и первым и вторым выходами и буфер, причем вход детектора фронта соединен с выводом для подключения входного сигнала, выход детектора фронта соединен с первым входом управления RS-триггера, второй вход управления RS-триггера соединен с выходом модулятора, первый выход RS-триггера соединен с входом драйвера, второй выход RS-триггера соединен с входом буфера, а модулятор выполнен однофазным.
В частном случае выполнения изобретения модулятор содержит n-канальный, первый и второй p-канальные транзисторы, инвентор, причем затворы n-канального и второго p-канального транзисторов соединены с выходом буфера, а их стоки подключены к входу инвентора, исток n-канального транзистора соединен с общей шиной, затвор первого p-канального транзистора соединен с выходом фильтра, сток первого p-канального транзистора соединен с истоком второго p-канального транзистора, а исток первого p-канального транзистора соединен с шиной питания, причем выход модулятора выполнен в виде выхода инвентора.
Указанный технический результат достигается посредством того, что в устройстве коррекции скважности входного сигнала дополнительно используется детектор входного положительного или отрицательного фронта, RS-триггер, буфер, а модулятор выполнен однофазным. Только один из фронтов нарастания и спада управляется напряжением с усилителя ошибки, второй фронт выполняется минимальным. При этом входной сигнал IN поступает на детектор фронта, а модулятором управляет внутренний сигнал OUTB, формируемый буфером.
Изобретение поясняется чертежами, где:
- на фиг.1 изображена схема коррекции скважности по патенту США 6320438;
- на фиг.2 изображена схема устройства коррекции скважности входного сигнала;
- на фиг.3 изображена схема однофазного модулятора;
- на фиг.4 изображена возможная схема реализации детектора;
- на фиг.5 изображена возможная схема реализации RS-триггера;
- на фиг.6 изображена временная диаграмма работы устройства.
Изобретение осуществляется следующим образом.
Устройство коррекции скважности входного сигнала содержит модулятор 1, драйвер 2, детектор 3, усилитель ошибки 4, фильтр 5, детектор фронта 6, RS-триггер 7 с первым и вторым входами управления и первым и вторым выходами, буфер 8, общую шину 9, шину питания 10 и вывод для подключения входного сигнала 11 (фиг.2). Выход драйвера 2 соединен с входом детектора 3, выход которого соединен с инвертирующим входом усилителя ошибки 4. Выход усилителя ошибки 4 соединен с входом фильтра 5. Усилитель ошибки 4 подключен к опорному напряжению. Выход фильтра 5 соединен с входом модулятора 1. Вход детектора фронта 6 соединен с выводом для подключения входного сигнала 11. Выход детектора фронта 6 соединен с первым входом управления RS-триггера 7. Второй вход управления RS-триггера 7 соединен с выходом модулятора 1. Первый выход RS-триггера 7 соединен с входом драйвера 2. Второй выход RS-триггера соединен с входом буфера 8. Детектор 3 содержит резистор, подключенный к выходу драйвера 2 и инвертирующему входу усилителя ошибки 4, и конденсатор, подключенный к инвертирующему входу усилителя ошибки 4, причем конденсатор подключен к общей шине 9.
Модулятор выполнен однофазным и содержит n-канальный 11, первый и второй p-канальные транзисторы 12 и 13, инвентор 14 (фиг.3). Затворы n-канального 11 и второго p-канального транзисторов 13 соединены с выходом буфера 8, а их стоки подключены к входу инвентора 14. Исток n-канального транзистора 11 соединен с общей шиной 9. Затвор первого p-канального транзистора 11 соединен с выходом фильтра 5. Сток первого p-канального транзистора 11 соединен с истоком второго p-канального транзистора 12, а исток первого p-канального транзистора 11 соединен с шиной питания 10. Выход инвентора 14 является выходом модулятора 1.
Пример осуществления работы устройства излагается при использовании в качестве детектора фронта 6 - детектора положительного фронта входного сигнала (фиг.4). Детектор 6 содержит логическую схему 15, выполняющую логическую функцию 2И-НЕ, один вход которой непосредственно соединен с входом IN, а второй соединен через нечетное количество инверторов 16, которые задают длительность выходного отрицательного импульса. Этот импульс формируется только при прохождении положительного фронта входного сигнала. В остальное время выход детектора VR находится в состоянии высокого логического уровня. С выхода детектора положительного фронта отрицательный импульс поступает на вход S (первый вход) RS-триггера 7 и устанавливает его выход Q (первый выход) в состояние высокого, а выход QB (второй выход) в состояние низкого логического уровня. При этом выходы драйвера OUT и буфера OUTB принимают высокое и низкое логическое состояние соответственно. Низкий уровень сигнала OUTB поступает на вход однофазного модулятора (фиг.3) и открывает второй p-канальный транзистор 13, который разрешает зарядку емкости узла VOX по цепи: VDD, 12, 13. Скорость зарядки емкости узла определяется крутизной транзистора 13, которая управляется напряжением на его затворе VCTR, а скорость разрядки определяется крутизной транзистора 11, которая должна быть выше крутизны транзистора 12. Напряжение VOX поступает на вход инвертора 14 и при достижении порога переключения меняет состояние его выхода VM с высокого логического уровня на низкий, формируя задержку Tdel. Низкий уровень сигнала VM поступает на вход R RS-триггера 7 (фиг.5) и переключает его в противоположное логическое состояние, формируя низкий уровень сигнала VOX, высокий уровень на выходе OUTB и низкий на OUT.
Временная диаграмма работы схемы коррекции скважности в целом представлена на фиг.6, где для иллюстрации входной сигнал IN имеет длительность высокого уровня меньше, чем низкого уровня. В момент времени T1 положительный фронт входного сигнала поступает на вход детектора фронта 6, который формирует отрицательный импульс VR, переключающий RS-триггер 7 в состояние с низким уровнем на выходе QB. Буфер 8, повторяя логическое состояние выхода QB, передает его на выход OUTB. При этом выходы Q и OUT переходят в состояние высокого уровня, формируя положительный фронт выходного сигнала OUT. Время задержки формирования положительного фронта сигнала OUT по отношению к положительному фронту сигнала IN (Tdr) равно сумме задержек в фазовом детекторе 6, RS-триггере 7, драйвере 3 и может примерно составлять три задержки распространения сигнала в КМОП вентиле. Эта задержка не зависит от частоты и скважности входного сигнала. Низкий уровень сигнала OUTB в момент T2 инициирует формирование низкого уровня на выходе модулятора 1, который поступает на вход R RS-триггера 7 и меняет его логическое состояние на противоположное. В результате высокий логический уровень сигнала OUTB приходит на модулятор 1 и инициирует формирование высокого логического уровня на его выходе VM. Сигнал OUTB, переключая модулятор, выполняет функцию внутреннего сигнала управления скважностью. Напряжение усилителя ошибки VCTR поступает на модулятор 1 с выхода усилителя ошибки 4 через фильтр 5. Величина этого напряжения зависит от уровня опорного напряжения VREF и скважности сигнала OUT, прошедшего через детектор 3 и поступившего на вход усилителя ошибки 4. Если напряжение VRECT меньше напряжения VREF, то напряжение VCTR уменьшается, стремясь к напряжению общей шины 10. Если напряжение VRECT больше напряжения VREF, то напряжение VCTR возрастает, стремясь к напряжению шины питания 10. В соответствии с величиной VCTR изменяется скважность сигнала OUT, которая, в свою очередь, изменяет напряжение VRECT и, как следствие, VCTR. Процесс изменения скважности заканчивается тогда, когда среднее значение напряжения VRECT примерно равно VREF с некоторой точностью, определяемой коэффициентом усиления в петле обратной связи.
При изменении напряжения VREF скважность выходного сигнала OUT изменяется. Для устойчивой работы петли обратной связи необходимо, чтобы усилитель ошибки 4 не терял свои усилительные свойства. Для этого нужно, чтобы его рабочий диапазон входных синфазных напряжений соответствовал диапазону напряжений VREF и VRECT. Желательно использовать усилитель ошибки с рабочим диапазоном входных синфазных напряжений, изменяющийся от напряжения питания до напряжения общей шины.
В качестве примера описана схема коррекции скважности, содержащая детектор положительного фронта. Используя изобретение, может быть построена схема с детектором отрицательного фронта.
Схема коррекции скважности входного сигнала прошла проверку моделированием с использованием КМОП процесса с проектной нормой 0,18 мкм в составе устройства передачи данных с частотами входных сигналов от 50 до 200 МГц и скважностью 50%. Точность поддержания скважности не превышала 2% при различных вариациях технологического процесса, напряжения питания, температуры и скважности входного сигнала, а время распространения положительного фронта от входа до выхода не зависело от частоты и скважности входного сигнала и не превышало 600 пс.