СПОСОБ ОЦИФРОВКИ АНАЛОГОВОЙ ВЕЛИЧИНЫ, ОЦИФРОВЫВАЮЩЕЕ УСТРОЙСТВО, ОСУЩЕСТВЛЯЮЩЕЕ УКАЗАННЫЙ СПОСОБ, И ДЕТЕКТОР ЭЛЕКТРОМАГНИТНОГО ИЗЛУЧЕНИЯ, СОДЕРЖАЩИЙ ТАКОЕ УСТРОЙСТВО

E
E
1. Способ для оцифровки аналоговой величины (V), произведенной детектором электромагнитного излучения, в частности, инфракрасного излучения, причем упомянутый детектор содержит матрицу смежно-расположенных элементарных датчиков, взаимодействие которых с упомянутым излучением образует упомянутую аналоговую величину (V), причем способ содержит для каждой строки или для каждого столбца упомянутой матрицы этапы, состоящие:
в выполнении первой фазы (302) интегрирования упомянутой аналоговой величины по первому временному интервалу с использованием каскада (410) интегратора;
ref
в задании прерывания упомянутой первой фазы (302) интегрирования посредством каскада (420) компаратора, у которого один вход связан с выходом упомянутого каскада (410) интегратора, и другой вход - с опорной схемой, подающей опорное значение (V);
S
в преобразовании аналоговой величины, тем самым интегрировании (V) до первого числового значения (B) посредством двоичного счетчика (442) и элемента (441) памяти, соединенного с выходом упомянутого каскада (420) компаратора;
в сохранении упомянутого первого числового значения (B) в форме первого двоичного числа, отображающего старшие биты,
отличающийся тем, что дополнительно содержит этапы, для каждой строки или для каждого столбца упомянутой матрицы, состоящие:
DAC
E
в преобразовании упомянутого первого числового значения (B), полученного таким образом, в аналоговый сигнал (V), подобный оцифровываемой аналоговой величине (V), посредством аналого-цифрового преобразователя (451);
DAC
E
в вычитании упомянутого аналогового сигнала (V) из упомянутой оцифровываемой аналоговой величины (V);
E
DAC
в усилении сигнала (V-V), получающегося из упомянутого вычитания с коэффициентом усиления, отображающим упомянутое первое числовое значение (B);
B
E
DAC
в выполнении второй фазы (303) интегрирования с использованием упомянутого каскада (410) интегратора для производства второго числового значения (M), пропорционального аналоговому сигналу, тем самым усиленному как 2·(V-V), и формировании второго двоичного числа, отображающего младшие биты;
E
в добавлении упомянутого первого (B) и второго (M) числовых значений для формирования числа (N), отображающего упомянутую интегрируемую аналоговую величину (V).
В
2. Способ по п.1, в котором упомянутый коэффициент усиления (2) имеет значение два, возведенное в степень упомянутого первого числового значения.
3. Способ по п.2, в котором упомянутое первое числовое значение (B) увеличивают на единицу перед упомянутым этапом преобразования для коррекции смещения напряжения, даваемого каскадом (420) компаратора.
4. Способ по любому из предыдущих пунктов, причем каскад (410) интегратора содержит конденсатор (C), и упомянутый способ дополнительно содержит этапы, состоящие:
в зарядке упомянутого конденсатора (C) преобразуемой аналоговой величиной;
в разряде упомянутого конденсатора (C) при большом постоянном токе (I) в течение первой фазы (302) интегрирования;
E
DAC
E
в перезарядке упомянутого конденсатора (C) напряжением (V-V), зависящем от разности между интегрируемой аналоговой величиной (V) и результатом первой фазы преобразования;
B
в разряде упомянутого конденсатора (C) при малом постоянном токе (I/2) в течение второй фазы (303) интегрирования.
ref
5. Способ по пп.1-3, в котором опорное значение (V) определено, как функция диапазона чувствительности детектора.
E
6. Устройство для оцифровки аналоговой величины (V), произведенной детектором электромагнитного излучения, в частности, инфракрасного излучения, причем упомянутый детектор содержит матрицу смежно расположенных элементарных датчиков, взаимодействие которых с упомянутым излучением создает упомянутую аналоговую величину, причем упомянутое устройство содержит способ, содержащий этапы, состоящие для каждой строки или для каждого столбца упомянутой матрицы из:
E
каскада (410) интегратора, содержащего операционный усилитель (414), по меньшей мере, один конденсатор (C) и электрически управляемое устройство (411) переключения, включенное параллельно между выходом и реверсивным входом (-) упомянутого операционного усилителя (414), причем упомянутый каскад (410) интегратора готов для интегрирования упомянутой аналоговой величины (V), когда упомянутое устройство (411) переключения разомкнуто;
ref
каскада (420) компаратора, содержащего единственный операционный усилитель (421), реверсивный вход (-) которого соединен с выходом упомянутого каскада интегратора, и другой вход соединен с опорной схемой, подающей опорное значение (V);
S
двоичного счетчика (442), соединенного с двумя элементами (441, 443) памяти, управляемыми выходным сигналом упомянутого каскада (420) компаратора, и пригодного для определения первого числового значения (B), пропорционального упомянутой интегрированной аналоговой величине (V);
средства для сохранения упомянутого первого числового значения (B);
схемы (450) с отрицательной обратной связью, вход которой соединен с выходом упомянутого элемента (441) памяти, содержащей:
DAC
E
преобразователь (451), пригодный для преобразования упомянутого первого числового значения (B) в аналоговый сигнал (V), подобный упомянутой аналоговой величине (V),
DAC
E
средство (452) для вычитания упомянутого аналогового сигнала (V) из упомянутой аналоговой величины (V),
E
DAC
B
и средство (453) для усиления сигнала (V-V), образованного упомянутым вычитанием, с коэффициентом усиления (2), зависящим от числа В битов упомянутого первого числового значения;
B
E
DAC
выхода упомянутой схемы (450) с отрицательной обратной связью, соединенного со входом (415) упомянутого каскада (410) интегратора так, что последний производит второе числовое значение (M), пропорциональное, таким образом, усиленному аналоговому сигналу, (2 [V-V]);
средства (460) для добавления упомянутого первого (B) и второго (M) числовых значений для формирования числа (N), отображающего упомянутую интегрируемую аналоговую величину.
7. Устройство по п.6, в котором двоичный счетчик (442) смещен и является общим для множества аналого-цифровых преобразователей, помещенных на каждом столбце.
8. Устройство по любому из пп.6 и 7, в котором средство хранения содержит две блокирующиеся схемы памяти (441, 443), соединенные с выходом двоичного счетчика (442).
9. Устройство по одному из пп.6 и 7, характеризующееся тем, что упомянутая схема (450) с отрицательной обратной связью содержит декодирующую систему, пригодную для выполнения функции аналого-цифрового преобразования, и множество запоминающих устройств, смонтированных параллельно и индивидуально переключаемых с использованием переключающих устройств.
10. Детектор электромагнитного излучения, в частности инфракрасного, содержащий матрицу смежно расположенных элементарных датчиков, отличающийся тем, что он содержит устройство по одному из пп.6-9.
11. Детектор электромагнитного излучения по п.10, в котором матрица имеет единственную строку или единственный столбец.
12. Детектор электромагнитного излучения по любому из пп.10 и 11, в котором элементарные датчики являются болометрами.