ЛОГИЧЕСКАЯ СХЕМА

1. Комплект логических схем, выполненный с возможностью осуществления связи с логической схемой устройства печати,
причем комплект логических схем выполнен с возможностью отвечать на передачи, отправленные на первый адрес и на по меньшей мере один второй адрес, и
при этом комплект логических схем содержит первую логическую схему, причем первый адрес является адресом для первой логической схемы, и
при этом комплект сконфигурирован таким образом, что в ответ на первую команду, указывающую задачу и первый период времени, отправленную на первый адрес, комплект доступен через по меньшей мере один второй адрес в течение некоторого периода времени.
2. Комплект логических схем по п. 1, причем комплект служит для ассоциирования с контейнером для материала печати.
3. Комплект логических схем по п. 2, дополнительно содержащий память, хранящую данные, представляющие по меньшей мере одну характеристику контейнера для материала печати.
4. Комплект логических схем по любому из предыдущих пунктов, который выполнен с возможностью I2C-совместимости, и при этом по меньшей мере один из первого и второго адресов являются I2C-совместимыми адресами.
5. Комплект логических схем по любому из предыдущих пунктов, причем комплект не доступен по второму адресу в течение второго периода времени, предшествующего первому периоду времени и/или в течение третьего периода времени, следующего за первым периодом времени.
6. Комплект логических схем по любому из предыдущих пунктов, который выполнен с возможностью:
отвечать на передачи, отправленные на первый адрес, но не на передачи, отправленные на второй(ые) адрес(а) за пределами первого периода времени; и
отвечать на передачи, отправленные на второй(ые) адрес(а), но не на передачи, отправленные на первый адрес в течение первого периода времени.
7. Комплект логических схем по любому из предыдущих пунктов выполненный с возможностью задания второго адреса равным начальному второму адресу в каждом начале первого периода времени.
8. Комплект логических схем по п. 7, причем комплект выполнен с возможностью задания его второго адреса равным временному адресу в ответ на команду, отправленную на начальный второй адрес, причем команда включает в себя этот временный адрес.
9. Комплект логических схем по п. 7 или 8, причем после приема последующей команды, указывающей задачу и первый период времени, отправленной на первый адрес, комплект логических схем сконфигурирован, чтобы иметь один и тот же начальный второй адрес.
10. Комплект логических схем по любому из предыдущих пунктов, причем первая логическая схема служит для осуществления задачи в течение упомянутого периода времени.
11. Комплект логических схем по п. 10, в котором задача содержит по меньшей мере одно из:
активации второго адреса, деактивации первого адреса, передачи сигнала на другую логическую схему комплекта, переконфигурирования начального второго адреса на другой, временный второй адрес, осуществления вычислительной задачи, и отслеживания таймера первой логической схемы.
12. Комплект логических схем по любому из предыдущих пунктов, в котором первая логическая схема содержит таймер для измерения длительности периода времени.
13. Комплект логических схем по любому из предыдущих пунктов, в котором первая логическая схема выполнена с возможностью не отвечать на команды, отправленные на первый адрес в течение упомянутого периода времени.
14. Комплект логических схем по любому из предыдущих пунктов, причем комплект выполнен с возможностью работы в первом режиме в ответ на передачи, отправленные на первый адрес, и работы во втором режиме в ответ на передачи, отправленные на второй адрес.
15. Комплект логических схем по любому из предыдущих пунктов, причем комплект выполнен с возможностью обеспечения криптографически аутентифицированного набора ответов в ответ на криптографически аутентифицированные передачи, отправленные на первый адрес, и обеспечения второго, не криптографически аутентифицированного, набора ответов в ответ на передачи, отправленные на по меньшей мере один второй адрес.
16. Комплект логических схем по любому из предыдущих пунктов, дополнительно содержащий вторую логическую схему, в котором второй адрес является адресом второй логической схемы.
17. Комплект логических схем по п. 16, в котором вторая логическая схема включает в себя по меньшей мере одно из энергонезависимой памяти, множества регистров, таймера и буферов считывания и/или записи.
18. Комплект логических схем по п. 16 или 17, в котором вторая логическая схема содержит по меньшей мере один датчик или массив датчиков.
19. Комплект логических схем по любому из пп. 16-18, причем комплект содержит специальный сигнальный тракт между первой и второй логическими схемами, и по меньшей мере один второй адрес задействуется первой логической схемой, отправляющей сигнал через специальный сигнальный тракт и при этом комплект выполнен с возможностью активации второй логической схемы в ответ на первую команду.
20. Комплект логических схем по п. 19, в котором сигнал присутствует в течение упомянутого периода времени.
21. Комплект логических схем по любому из предыдущих пунктов, который содержит по меньшей мере один датчик или массив датчиков.
22. Комплект логических схем по п. 20, в котором по меньшей мере один датчик или массив датчиков содержит по меньшей мере один из датчика уровня материала печати и датчика другого типа.
23. Комплект логических схем по любому из предыдущих пунктов, который выполнен с возможностью передачи, за пределами упомянутого периода времени и в ответ на передачи, отправленные на первый адрес, передач, которые аутентифицируются с использованием ключа, и который дополнительно выполнен с возможностью передачи, в течение упомянутого периода времени и в ответ на передачи, отправленные на второй адрес, передач, которые не аутентифицируются с использованием этого ключа.
24. Комплект логических схем по любому из предыдущих пунктов, который выполнен с возможностью передачи, за пределами упомянутого периода времени и в ответ на передачи, отправленные на первый адрес, данных, связанных с уровнем материала печати, которые аутентифицируются с использованием ключа, и который дополнительно выполнен с возможностью передачи, в течение упомянутого периода времени и в ответ на передачи, отправленные на второй адрес, данных, связанных с уровнем материала печати, не аутентифицированных с использованием этого ключа, причем данные, связанные с уровнем материала печати, являются данными, которые логическая схема устройства печати интерпретирует и представляет как уровень материала печати компонента печати, к которому относится комплект логических схем.
25. Комплект логических схем по п. 23 или 24, в котором ключом является ключ шифрования и/или секретный базовый ключ.
26. Сменный компонент устройства печати, включающий в себя комплект логических схем по любому из предыдущих пунктов, причем компонент дополнительно содержит некоторый объем жидкости,
причем компонент имеет высоту больше, чем ширина, и длину больше, чем высота, причем ширина проходит между двумя сторонами, и при этом:
комплект содержит контактные площадки интерфейса для осуществления связи с логической схемой устройства печати, и контактные площадки интерфейса обеспечены на внутренней стороне одной из сторон, обращенной к вырезу для межсоединения с возможностью передачи данных, подлежащего вставлению, причем контактные площадки интерфейса проходят в направлении высоты вблизи верхней части и передней части компонента, и контактные площадки интерфейса содержат контактную площадку для обмена данными, причем контактная площадка для обмена данными является самой нижней из этих контактных площадок интерфейса,
и жидкостный и воздушный интерфейс компонента обеспечен спереди на одной и той же вертикальной опорной оси, параллельной направлению высоты, причем вертикальная ось параллельна и удалена от оси, которая пересекает контактные площадки интерфейса.
27. Сменный компонент устройства печати по п. 26, в котором остаток комплекта логических схем также обеспечен напротив внутренней стороны.
28. Множество комплектов по любому из пп. 1-25, имеющих разные первые адреса и один и тот же второй адрес.
.
29Сменный компонент устройства печати, включающий в себя I2C-совместимый комплект логических схем, причем I2C-совместимый комплект логических схем содержит:
интерфейс I2C, включающий в себя контакт для обмена данными для осуществления связи через шину I2C главного устройства печати;
память, содержащую данные, представляющие характеристики жидкости печати, причем данные можно извлекать и обновлять через контакт для обмена данными;
причем комплект выполнен с возможностью передачи данных, включающих в себя упомянутые данные, представляющие характеристики жидкости печати в шину через контакт для обмена данными; и
комплект дополнительно выполнен с возможностью, в ответ на команду, указывающую первый период времени, отправленную на первый адрес, затем отвечать на команды, отправленные на по меньшей мере один второй адрес в течение периода времени по одной и той же шине и через контакт для обмена данными; и
по окончании периода времени, снова отвечать на команды, передаваемые на первый адрес по одной и той же шине и через контакт для обмена данными.
30. Сменный компонент устройства печати по п. 29, в котором команда также указывает задачу.
31. Сменный компонент устройства печати по п. 29, в котором
второй адрес включает в себя начальный второй адрес, и
комплект выполнен с возможностью, в ответ на команду на начальный второй адрес, включающий в себя временный адрес, отвечать на данные, отправленные на временный адрес до окончания периода времени по одной и той же шине и через контакт для обмена данными.
32. Картридж печати, содержащий I2C-совместимый комплект логических схем по любому из пп. 1-25 и имеющий корпус, ширина которого меньше высоты, на передней поверхности которого, снизу вверх, предусмотрены выход для жидкости печати, вход для воздуха и выемка, соответственно, причем выемка проходит в верхней части, причем контакты шины I2C комплекта обеспечены на стороне выемки напротив внутренней стороны боковой стенки корпуса рядом с верхней частью и передней частью корпуса, причем контакт для обмена данными является самый низким из контактов.
33. Картридж печати по п. 32, в котором первая логическая схема комплекта также обеспечена напротив внутренней стороны боковой стенки.
34. Способ, содержащий этап, на котором:
в ответ на первую команду, указывающую задачу и первый период времени, отправленную на первый адрес схемы обработки через шину связи, разрешают доступ к схеме обработки через по меньшей мере один второй адрес в течение периода времени.
35. Способ по п. 34, в котором способ осуществляется на схеме обработки, обеспеченной на сменном компоненте устройства печати.
36. Способ по п. 34 или 35, дополнительно содержащий этап, на котором блокируют доступ к схеме обработки через первый адрес в течение периода времени.
37. Способ по п. 34-36, дополнительно содержащий этап, на котором блокируют доступ к схеме обработки через любой второй адрес по истечении периода времени.
38. Способ по любому из пп. 34-37, дополнительно содержащий этап, на котором отслеживают длительность периода времени с использованием таймера схемы обработки.
39. Способ по любому из пп. 34-38, в котором первый адрес ассоциирован с первой логической схемой, и второй адрес ассоциирован со второй логической схемой, и способ содержит осуществление, первой логической схемой, задачи в течение периода времени.
40. Способ по любому из пп. 34-38, в котором первый адрес ассоциирован с первой логической схемой, и по меньшей мере один второй адрес ассоциирован со второй логической схемой, и при этом задействование доступа к схеме обработки через второй адрес содержит активацию второй логической схемы.
41. Способ по п. 40, в котором способ содержит отправку, первой логической схемой, сигнала активации на вторую логическую схему для активации схемы.
42. Способ по п. 41, в котором способ дополнительно содержит этап, на котором деактивируют вторую логическую схему путем отключения сигнала активации.
43. Способ по любому из пп. 40-42, содержащий этап, на котором отправляют сигнал активации через специальный сигнальный тракт.
44. Способ по любому из пп. 34-43, в котором второй адрес сконфигурирован как начальный второй адрес в начале первого периода времени.
45. Способ по п. 44, содержащий переконфигурирование, схемой обработки, начального второго адреса во временный адрес в ответ на команду, отправленную на начальный второй адрес и включающую в себя этот временный адрес в течение первого периода времени.
46. Способ по п. 44 или 45, в котором, после приема последующей команды, указывающей задачу и первый период времени, отправленной на первый адрес, схема обработки конфигурируется тем же начальным вторым адресом.
47. Схема обработки для использования со сменным компонентом устройства печати, содержащая:
память и первую логическую схему для осуществления операции считывания из памяти,
причем схема обработки доступна через шину I2C устройства печати, в котором установлен сменный компонент устройства печати, и ассоциирована с первой адресом и по меньшей мере одним вторым адресом, и первый адрес является адресом I2C для первой логической схемы, и
первая логическая схема выполнена с возможностью участия в аутентификации сменного компонента устройства печати устройством печати, в котором установлен сменный компонент устройства печати; и
схема обработки сконфигурирована таким образом, что после приема первой команды, указывающей первый период времени, отправленной на первую логическую схему через первый адрес, схема обработки доступна через по меньшей мере один второй адрес в течение периода времени.
.
48Схема обработки по п. 47, в которой схема обработки дополнительно содержит вторую логическую схему, причем вторая логическая схема доступна через по меньшей мере один второй адрес, и при этом вторая логическая схема содержит по меньшей мере один датчик, который может считываться устройством печати, в котором установлен сменный компонент устройства печати, через по меньшей мере один второй адрес.
49. Схема обработки по п. 47 или 48, в которой по меньшей мере один датчик, который может считываться устройством печати, в котором установлен сменный компонент устройства печати, через по меньшей мере один второй адрес, не считывается через первый адрес.
50. Схема обработки по любому из пп. 47-49, в которой датчик содержит датчик уровня расходных материалов.