УСТРОЙСТВО И СПОСОБ УПРАВЛЕНИЯ МИКРОКОМАНДАМИ БЕЗ ЗАДЕРЖКИ

1. Устройство, содержащее:
память, сконфигурированную для хранения множества инструкций, где (i) каждая из названных инструкций включает в себя соответствующую команду и число повторов соответствующей команды, и (ii) по меньшей мере, одна из названных инструкций включает в себя вызов подпроцедуры; и
схему, сконфигурированную для (i) декодирования названных инструкций по одной за раз и (ii) представления последовательности названных команд в интерфейсе, где названная последовательность (i) основана на вышеупомянутом декодировании и (ii) не имеет задержек между указанными последовательными командами в вышеупомянутом интерфейсе.
2. Устройство по п.1, отличающееся тем, что названная память и вышеупомянутая схема образуют контроллер микрокоманд.
3. Устройство по п.1, отличающееся тем, что названное декодирование происходит по мере того, как указанные инструкции добавляются к вышеупомянутой последовательности.
4. Устройство по п.1, отличающееся тем, что названная схема дополнительно сконфигурирована для генерирования множества возможных адресов значений, представляемых указанной памяти.
5. Устройство по п.4, отличающееся тем, что (i) названная схема дополнительно сконфигурирована для генерирования сигнала управления на основе названного декодирования, и (ii) названный сигнал управления определяет, какие из вышеупомянутых возможных значений адресов представляются названной памяти.
6. Устройство по п.1, отличающееся тем, что названная схема дополнительно сконфигурирована для выбора следующей из названных инструкций, добавляемых к вышеупомянутой последовательности из множества источников.
7. Устройство по п.6, отличающееся тем, что (i) названная схема дополнительно сконфигурирована для генерирования сигнала управления на основе названного декодирования, и (ii) названный сигнал управления определяет, какой из названных источников предоставляет вышеупомянутую следующую инструкцию.
8. Устройство по п.1, отличающееся тем, что названная схема дополнительно сконфигурирована для буферизации в стеке до множества названных инструкций, которые включают вышеупомянутый вызов подпроцедуры.
9. Устройство по п.1, отличающееся тем, что (i) каждая из названных инструкций, имеющих указанный вызов подпроцедуры, также включает в себя число повторов вызова и соответствующий адрес возврата, и (ii) по меньшей мере, одна из названных инструкций также включает в себя флаг возврата.
10. Устройство по п.1, отличающееся тем, что названное устройство реализовано в виде интегральной схемы.
11. Способ управления микрокомандами без задержки, в состав которого входят шаги:
(A) хранения множества инструкций в памяти, где (i) каждая из названных инструкций включает в себя соответствующую команду и соответствующее число повторов команды, и (ii) по меньшей мере, одна из названных инструкций включает в себя вызов подпроцедуры;
(B) декодирования названных инструкций по одной за раз; и
(C) представления последовательности названных команд в интерфейсе, где названная последовательность (i) основана на вышеупомянутом декодировании и (ii) не имеет задержек между вышеупомянутыми последовательными командами в интерфейсе.
12. Способ по п.11, отличающийся тем, что названные шаги действуют как контроллер микрокоманд.
13. Способ по п.11, отличающийся тем, что названное декодирование происходит по мере того, как названные инструкции добавляются к вышеупомянутой последовательности.
14. Способ по п.11, отличающийся тем, что дополнительно включает генерирование множества возможных значений адресов, представляемых вышеупомянутой памяти.
15. Способ по п.14, отличающийся тем, что дополнительно включает генерирование сигнала управления на основании названного декодирования, где названный сигнал управления определяет, какие из названных значений адресов представляются названной памяти.
16. Способ по п.11, отличающийся тем, что дополнительно включает в себя выбор следующих названных инструкций, добавляемых к названной последовательности из множества источников.
17. Способ по п.16, отличающийся тем, что дополнительно включает генерирование сигнала управления на основе названного декодирования, где названный сигнал управления определяет, какой из названных источников предоставляет вышеупомянутую следующую инструкцию.
18. Способ по п.11, отличающийся тем, что дополнительно включает буферизацию в стеке до множества названных инструкций, которые включают названный вызов подпроцедуры.
19. Способ по п.11, отличающийся тем, что (i) каждая из названных инструкций, имеющих вышеупомянутый вызов подпроцедуры, дополнительно включает в себя число повторов соответствующего вызова и соответствующий адрес возврата, и (ii) по меньшей мере, одна из названных инструкций также включает в себя флаг возврата.
20. Устройство, содержащее:
средства для хранения множества инструкций, где (i) каждая из названных инструкций включает в себя соответствующую команду и число повторов соответствующей команды, и (ii) по меньшей мере, одна из названных инструкций включает в себя вызов подпроцедуры; и
средства для управления, сконфигурированные для (i) декодирования названных инструкций по одной за раз и (ii) представления последовательности команд в интерфейсе, где названная последовательность (i) имеет вышеупомянутое декодирование и (ii) не имеет задержек между последовательными командами на названном интерфейсе.