ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ
LOGICAL CALCULATOR

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны логические вычислители (см., например, фиг.1 в описании изобретения к патенту РФ 2276399, кл. G06F 7/00, 2006 г.), которые реализуют параллельный набор n простых симметричных булевых функций, зависящих от последовательного набора n аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических вычислителей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация последовательного набора n простых симметричных булевых функций, зависящих от параллельного набора n аргументов - входных двоичных сигналов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический вычислитель (фиг.1 в описании изобретения к патенту РФ 2282234, кл. G06F 7/57, 2006 г.), который содержит n замыкающих, n размыкающих ключей, n элементов И, n элементов ИЛИ, n D-триггеров и реализует последовательный набор n простых симметричных булевых функций, зависящих от параллельного набора n аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация параллельного набора n простых симметричных булевых функций, зависящих от последовательного набора n аргументов - входных двоичных сигналов.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации параллельного набора n простых симметричных булевых функций, зависящих от последовательного набора n аргументов - входных двоичных сигналов либо последовательного набора этих функций, зависящих от параллельного набора указанных аргументов.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом вычислителе, содержащем n замыкающих, n размыкающих ключей, n элементов И, n элементов ИЛИ и n D-триггеров, первый и второй входы i-го  элемента И соединены соответственно с вторым и первым входами i-го элемента ИЛИ, выход i-го замыкающего и выход i-го размыкающего ключей объединены, а их вход управления соединен с первым управляющим входом логического вычислителя, подсоединенного вторым управляющим входом к тактовому входу i-го D-триггера, особенность заключается в том, что выход k-го  элемента И и выход i-го элемента ИЛИ подключены соответственно к первому входу (k+1)-го элемента И и входу данных i-го D-триггера, неинвертирующий выход которого соединен с входом i-го размыкающего ключа, подсоединенного выходом к первому входу i-го элемента ИЛИ, выход которого соединен с i-ым параллельным выходом логического вычислителя, подключенного i-ым параллельным входом, последовательным входом и последовательным выходом соответственно к входу i-го замыкающего ключа, первому входу первого и выходу n-го элементов И.
На фиг.1 и фиг.2 представлены соответственно схема предлагаемого логического вычислителя и временные диаграммы, поясняющие принцип его работы.
1
n
1
n
1
n
1
n
1
n
k+1
i
i
i
i
i
i
i
n
i
i
i
Логический вычислитель содержит n замыкающих ключей 1,…,1, n размыкающих ключей 2,…,2, n элементов И 3,…,3, n элементов ИЛИ 4,…,4 и n D-триггеров 5,…,5, причем выход элемента  первый и второй входы элемента  соединены соответственно с первым входом элемента 3, вторым и первым входами элемента 4, выход которого подключен к входу данных D-триггера 5, подсоединенного неинвертирующим выходом к входу ключа 2, выход которого соединен с выходом ключа 1 и первым входом элемента 4, подсоединенного выходом к i-му параллельному выходу логического вычислителя, i-й параллельный вход, последовательный вход, последовательный выход, первый и второй управляющие входы которого соединены соответственно с входом ключа 1, первым входом элемента 3, выходом элемента 3, входом управления ключей 1, 2 и тактовым входом D-триггера 5.
1
2
1
2
*
*
*
Работа предлагаемого логического вычислителя осуществляется следующим образом. На его первый, второй управляющие входы подаются соответственно импульсные сигналы у, у∈{0,1} (фиг.2), причем длительность Т высокого уровня сигнала у и период Т сигнала у должны удовлетворять условиям Т>Δt и Т>Δt, где
*
И
Tp
И
Тр
И
1
n
1
1
i
i
i
Δt=nΔt, Δt=Δt+nΔt, a Δt и Δt есть длительности задержек, вносимых D-триггером и элементом И. Аргументы реализуемых функций - входные двоичные сигналы х,…,х∈{0,l} либо последовательно подаются согласно фиг.2 на последовательный вход логического вычислителя (при этом на его первом,…, n-ом параллельных входах фиксируется логический «0»), либо параллельно подаются соответственно на первый,…, n-й параллельные входы логического вычислителя (при этом на его последовательном входе фиксируется логическая «1»). Если у=1 (y=0), то ключ  замкнут (разомкнут), а ключ 2 разомкнут (замкнут). Тогда сигналы на выходах элементов 3, 4 будут определяться рекуррентными выражениями
j
i0
i
0j
i0
0j
j
i0
i
0j
i0
0j
j
где  есть номер момента времени t (фиг.2); V=x, W=1 либо V=0, W=x. В представленных ниже табл.1 и табл.2 приведены значения выражений (1) при n=4, если соответственно V=х, W=1 и V=0, W=x.
Таблица 1
W<sub>11</sub>=x<sub>1</sub>V<sub>11</sub>=1
W<sub>21</sub>=x<sub>1</sub>x<sub>2</sub><img file="00000009.tif" he="5" wi="29" img-content="undefined" img-format="tif" />
W<sub>31</sub>=x<sub>1</sub>x<sub>2</sub>x<sub>3</sub><img file="00000010.tif" he="5" wi="33" img-content="undefined" img-format="tif" />
W<sub>41</sub>=x<sub>1</sub>x<sub>2</sub>x<sub>3</sub>x<sub>4</sub><img file="00000011.tif" he="5" wi="38" img-content="undefined" img-format="tif" />
W<sub>12</sub>=1V<sub>12</sub>=1
<img file="00000012.tif" he="5" wi="29" img-content="undefined" img-format="tif" />V<sub>22</sub>=1
<img file="00000013.tif" he="3" wi="36" img-content="undefined" img-format="tif" /><img file="00000014.tif" he="4" wi="32" img-content="undefined" img-format="tif" />
<img file="00000015.tif" he="3" wi="55" img-content="undefined" img-format="tif" /><img file="00000016.tif" he="5" wi="64" img-content="undefined" img-format="tif" />
W<sub>13</sub>=1V<sub>13</sub>=1
W<sub>23</sub>=1V<sub>23</sub>=1
<img file="00000017.tif" he="5" wi="40" img-content="undefined" img-format="tif" />V<sub>33</sub>=1
<img file="00000018.tif" he="11" wi="58" img-content="undefined" img-format="tif" /><img file="00000019.tif" he="5" wi="45" img-content="undefined" img-format="tif" />
W<sub>14</sub>=1V<sub>14</sub>=1
W<sub>24</sub>=1V<sub>24</sub>=1
W<sub>34</sub>=1V<sub>34</sub>=1
<img file="00000020.tif" he="5" wi="52" img-content="undefined" img-format="tif" />V<sub>44</sub>=1
Таблица 2
W<sub>11</sub>=0V<sub>11</sub>=x<sub>1</sub>
W<sub>12</sub>=x<sub>1</sub>x<sub>2</sub><img file="00000021.tif" he="3" wi="20" img-content="undefined" img-format="tif" />
<img file="00000022.tif" he="5" wi="38" img-content="undefined" img-format="tif" /><img file="00000023.tif" he="5" wi="40" img-content="undefined" img-format="tif" />
<img file="00000024.tif" he="5" wi="53" img-content="undefined" img-format="tif" /><img file="00000025.tif" he="5" wi="52" img-content="undefined" img-format="tif" />
W<sub>21</sub>=0V<sub>21</sub>=0
W<sub>22</sub>=0V<sub>22</sub>=x<sub>1</sub>x<sub>2</sub>
W<sub>23</sub>=x<sub>1</sub>x<sub>2</sub>x<sub>3</sub><img file="00000026.tif" he="3" wi="35" img-content="undefined" img-format="tif" />
<img file="00000027.tif" he="4" wi="58" img-content="undefined" img-format="tif" /><img file="00000028.tif" he="11" wi="58" img-content="undefined" img-format="tif" />
W<sub>31</sub>=0V<sub>31</sub>=0
W<sub>32</sub>=0V<sub>32</sub>=0
W<sub>33</sub>=0V<sub>33</sub>=x<sub>1</sub>x<sub>2</sub>x<sub>3</sub>
W<sub>34</sub>=x<sub>1</sub>x<sub>2</sub>x<sub>3</sub>x<sub>4</sub><img file="00000029.tif" he="4" wi="69" img-content="undefined" img-format="tif" />
W<sub>41</sub>=0V<sub>41</sub>=0
W<sub>42</sub>=0V<sub>42</sub>=0
W<sub>43</sub>=0V<sub>43</sub>=0
W<sub>44</sub>=0V<sub>44</sub>=x<sub>1</sub>x<sub>2</sub>x<sub>3</sub>x<sub>4</sub>
i0
i
0j
Таким образом, при V=x и W=1 на последовательном выходе предлагаемого логического вычислителя имеем
i0
0j
j
а при V=0, W=х и j=n на его первом, втором,…, n-ом параллельных выходах соответственно имеем
1
n
где τ,…, τ есть простые симметричные булевы функции (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический вычислитель обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию параллельного набора n простых симметричных булевых функций, зависящих от последовательного набора n аргументов - входных двоичных сигналов, либо последовательного набора этих функций, зависящих от параллельного набора указанных аргументов.