ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТЕЙ ИМПУЛЬСОВ

Предлагаемая полезная модель относится к импульсной и цифровой технике и может быть использована в управляющих устройствах для формирования временных диаграмм произвольной формы.
Известны генераторы последовательностей импульсов (см. книгу Титце У., Шенк К. Полупроводниковая схемотехника. 12_е изд. Том I: Пер. с нем. - М.: 2008. - 832 с.: стр. 754, рис. 9.23), представляющие собой счетчик, содержащий М J-K триггеров, вход первого J-K подключен ко входу частоты, выходы К J-K триггеров являются выходами устройства, при этом выход каждого предыдущего J-K триггера подключен к счетному входу каждого следующего J-K триггера.
Недостатком устройства является невозможность формирования временной диаграммы произвольной формы.
Наиболее близким техническим решением к предлагаемому является генератор импульсных последовательностей (см. кн. Новиков Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. - М.: Мир, 2001, стр. 242, рис. 6.13.), содержащий генератор частоты, подключенный ко входу С счетчика и через логическую схему НЕ - ко входу С регистра, выход счетчика подключен ко входу постоянного запоминающего устройства (ПЗУ), выход которого подключен ко входу данных D регистра, K выходов которого являются выходом устройства, а K+1 выход подключен ко входу сброса R счетчика.
Недостатком устройства является необходимость использования ПЗУ большого объема памяти..
Задачей предлагаемой полезной модели является уменьшение объема ПЗУ при создании генератора последовательностей импульсов.
Техническим результатом предлагаемой полезной модели является обеспечение возможности уменьшения объема памяти ПЗУ для генерации импульсных последовательностей с малым количеством событий при высокой тактовой частоте и большой временной длине импульсных последовательностей.
Сущность полезной модели состоит в том, что генератор последовательностей импульсов содержит счетчик, выход которого подключен ко входу постоянного запоминающего устройства (ПЗУ), выход которого подключен ко входу данных D регистра, K выходов которого являются выходом устройства, при этом генератор частоты подключен через логическую схему НЕ ко входу С регистра.
Новым в предлагаемой полезной модели является то, что введены второй счетчик, второе ПЗУ, компаратор кодов, логическая схема И, дешифратор и элемент задержки, при этом выход генератора частоты подключен к первому входу логической схемы И и счетному входу С второго счетчика, выход второго счетчика подключен к первому входу компаратора кодов, выход которого подключен ко второму входу логической схемы И, выход логической схемы И подключен к счетному входу С первого счетчика, выход первого счетчика подключен ко входу дешифратора и ко входу второго постоянного запоминающего устройства, выход которого подключен ко второму входу компаратора кодов, при этом выход дешифратора подключен ко входу элемента задержки, выход элемента задержки соединен с R входами первого и второго счетчиков.
Введение новых узлов и связей обеспечило возможность резкого уменьшения объема ПЗУ путем запоминания не всех точек временной диаграммы, а только узловых точек, в которых происходят события (перепады напряжения).
На Фиг. 1 представлена схема генератора последовательностей импульсов.
На Фиг. 2 - диаграмма работы устройства.
Генератор последовательностей импульсов содержит первый счетчик 1, первое постоянное запоминающее устройство (ПЗУ) 2, регистр 3, генератор частоты 4, логическую схему И 5, второй счетчик 6, компаратор кодов 7, второе ПЗУ 8, дешифратор 9, элемент задержки 10, логическая схема НЕ 11.
Выход первого счетчика 1 подключен ко входу первого постоянного запоминающего устройства 2, выход которого подключен ко входу данных D регистра 3, K выходов которого являются выходом устройства. Выход генератора частоты 4 соединен со входом логической схемы НЕ 11, выход которой подключен ко входу С регистра 3. Выход генератора частоты 4 подключен к первому входу логической схемы И 5 и счетному входу С второго счетчика 6. Выход второго счетчика 6 подключен к первому входу компаратора кодов 7, выход которого подключен ко второму входу логической схемы И 5. Выход логической схемы И 5 подключен к счетному входу С первого счетчика 1, выход первого счетчика 1 подключен ко входу дешифратора 9 и ко входу второго постоянного запоминающего устройства 8, выход которого подключен ко второму входу компаратора кодов 7. Выход дешифратора 9 подключен ко входу элемента задержки 10, выход элемента задержки 10 соединен с R входами первого 1 и второго 6 счетчиков.
Генератор последовательностей импульсов функционирует следующим образом.
Формирование временных последовательностей начинается с нулевого состояния первого и второго счетчиков 1 и 6 (момент Т0 на фиг. 2). При этом на выходе первого ПЗУ 2 установится код начального значения временных последовательностей, а на выходе второго ПЗУ 8 установится константа, равная номеру следующей узловой точки диаграммы (т.е. точки, где имеет место перепад напряжения хотя бы на одном выходе 1, 2, К соответственно). Ближайшим отрицательным перепадом частоты на выходе логической схемы НЕ 11 значение выходов первого ПЗУ 2 перепишется в регистр 3 (в нашем примере 1-1-0 на выходах 1, 2, К соответственно, момент Т1 на фиг. 2,). С каждым отрицательным перепадом тактовой частоты содержимое второго счетчика 6 увеличивается, пока не достигнет значения константы, записанной во втором ПЗУ 8 по нулевому адресу с выхода первого счетчика 1 (в нашем примере это число 3). На выходе компаратора кодов 7 возникнет сигнал совпадения, который вызовет на выходе логической схемы И 5 появление импульса, задним фронтом которого увеличится содержимое первого счетчика 1 (момент Т2 на фиг. 2), что приведет к установке на выходе первого ПЗУ 2 кода следующего значения временных последовательностей, а на выходе второго ПЗУ 8 установке константы, равной номеру следующей узловой точки диаграммы. Ближайшим отрицательным перепадом частоты на выходе логической схемы НЕ 11 значение выходов первого ПЗУ 2 перепишется в регистр 3 (в нашем примере 1-0-1 на выходах 1, 2, К соответственно, момент Т3 на фиг. 2,).
Так будет продолжаться до окончания формирования диаграммы временных последовательностей на выходах устройства 1, 2, К (Т4…Т10 на фиг. 2). При достижении в нашем примере вторым счетчиком 6 значения 250 на выходе дешифратора 9 появится положительный импульс, который пройдя через элемент задержки 10 обнулит первый и второй счетчики 1 и 6. Далее временные последовательности импульсов на выходах 1, 2, К будут повторяться. Задержка элемента задержки 10 выбирается такой, чтобы ширина импульса на выходе последнего была достаточной для надежного обнуления обоих счетчиков.
2
Таким образом, если бы применялось одно ПЗУ, то при минимальном расстояние между событиями на диаграмме временных последовательностей в 1 мкс (один период тактовой частоты с генератора частоты 4) при длине диаграммы L=800 мкс, объем ПЗУ составил бы K*800 бит. В нашем случае при количестве узловых точек 5 потребовалось два ПЗУ: Объем ПЗУ1=K*5 бит, объем ПЗУ2=5*logL=5*10 бит, т.е. даже при К=3 это почти в 40 раз меньше по объему, что существенно при использовании ПЛИС.