УСТРОЙСТВО ВЫБОРКИ-ХРАНЕНИЯ ДАННЫХ

Полезная модель относится к электронике и может быть использована в системах сбора данных для изготовления в рамках глубоко субмикронной КМОП технологии.
Современная техника передачи, обработки и хранения информации предусматривает, в первую очередь, ее представление в цифровой форме. Неуклонный рост потоков информации с неизбежностью ужесточает требования к устройствам, осуществляющим ее преобразование из аналоговой формы в цифровую и обратно. Устройства выборки-хранения (УВХ) данных широко применяются в интегральных микросхемах, таких как быстродействующие аналого-цифровые преобразователи. УВХ предназначено для запоминания мгновенного значения аналогового сигнала и его хранения в течение времени необходимого для его дальнейшего преобразования [1].
В конвейерных аналого-цифровых преобразователях, реализуемых по КМОП технологии, применяются устройства выборки-хранения, способы, построения которых рассмотрены в статье [2]. Одна из конфигураций это УВХ с переворачивающимся конденсатором. В устройствах с такой архитектурой имеется по одному конденсатору в каждой половине дифференциальной схемы. На этапе выборки сигнальная обкладка каждого из конденсаторов подключена к входу, а на этапе хранения - к выходу. В статье также была представлена схема выборки-хранения, позволяющая устранить напряжение смещения усилителя, называемая как УВХ с компенсацией смещения операционного усилителя, в схему были добавлены дополнительные ключи, подключающие выходы усилителя к опорному уровню.
Существуют реализации УВХ, использующие принцип перераспределения заряда [3, 4]. В фазу выборки конденсаторы на входе устройства заряжаются до уровня входного сигнала, а заряд на конденсаторах обратной связи обнуляется. В фазе хранения входные конденсаторы соединяются последовательно, и заряд перераспределятся между емкостями на входе устройства и емкостями обратной связи.
Вышеперечисленные структуры обладают рядом общих недостатков - большие коммутационные выбросы, неудовлетворительные быстродействие и точность. Причина этих недостатков связана с наличием ключей в обратной связи операционного усилителя, во многом определяющих интенсивность и продолжительность переходных процессов.
Из известных архитектур наиболее близкой по технической сущности к заявленному решению является схема, в которой поддерживается обратная связь независимо от фазы работы УВХ [5]. Для устранения зависимости инжекции зарядов от уровня сигналов фазы тактирования одноименных ключей сдвинуты относительно друг друга [6]. Недостатком же этой структуры является общее количество ключей, оно должно быть минимально, что способствует снижению уровня коммутационных помех. Отличием и достоинством предлагаемой полезной модели устройства выборки-хранения данных является устранение влияния напряжения смещения усилителя. В фазу хранения одна из обкладок конденсаторов выборки подключается к виртуальной земле (половина напряжения питания устройства), и к ней же подключаются входы и выходы дифференциального усилителя в фазу выборки. В составе схемы использовались только двунаправленные комплементарные ключи.
Задача полезной модели - повышение точности преобразования устройства.
Техническим результатом полезной модели является достижение точности преобразования на уровне 10-12 разрядов.
Указанный технический результат достигается тем, что устройство выборки-хранения данных, содержащее дифференциальный операционный усилитель с двумя конденсаторами обратной связи, два конденсатора прямой передачи, фиксирующих значение входного напряжения, пару входных ключей, две пары внутренних ключей, обеспечивающих перенос заряда конденсаторов прямой передачи на конденсаторы обратной связи и пару выходных ключей, фиксирующих выходное напряжение устройства во время интервала выборки входного напряжения, в качестве входных ключей используются двунаправленные комплементарные ключи, а вторая пара последовательно соединенных внутренних ключей подключена ко входам дифференциального операционного усилителя, при этом средняя точка упомянутых внутренних ключей вместе со средней точкой первой пары внутренних ключей подключается к виртуальной земле.
На фиг.1 изображена блок-схема устройства выборки-хранения данных, на фиг.2 - временная диаграмма фаз тактирования.
Структура устройства-выборки хранения данных (фиг.1) основана на дифференциальном операционном усилителе 9, аналоговых двунаправленных комплементарных ключах 1, 2, 3, 4, 7, 8, 12, 13, а также емкостей 5, 6, 10, 11.
in+
in-
1
2
mid
out+
out-
1d
mid
1
На входы устройства V и V - подается входной аналоговый сигнал, который после прохождения ключей 1 и 2 (тактируемых фазой выборки F) попадает на конденсаторы выборки 5, 6. В фазу хранения F обкладки этих емкостей подключаются к виртуальной земле V (половина напряжения питания) через ключи 3, 4 и емкости 5, 6 разряжаются на емкости 10, 11, находящиеся в обратной связи, обкладки которых подключены к выходам устройства (V и V), в итоге на выходе УВХ удерживается постоянное значение входного сигнала. Также к виртуальной земле подключаются входы дифференциального усилителя 9 в фазу тактирования F через ключи 7, 8, а выходы операционного усилителя подключаются к V через ключи 12, 13 в фазу тактирования F.
1
1d
d
Импульсы различных фаз не перекрываются во времени, и длительность импульсов максимально большая, чтобы обеспечивалась полная передача зарядов. Для устранения зависимости инжекции зарядов от уровня сигналов, фазы тактирования F и F, сдвинуты относительно друг друга на величину t.
Источники информации:
1. Проектирование аналоговых КМОП-микросхем. Краткий справочник разработчика / Под редакцией В.И.Эннса. - М.: Горячая линия - Телеком. - 2005. - 454 с
2. Гуменюк А.С., Бочаров Ю.И. Устройства выборки-хранения быстродействующих АЦП. Микроэлектроника, том 36, №5, с.390-400, 2007.
3. United States Patent Number 6,072,355 Date of Patent Jun.6, 2000, «BOOTSTRAPPED CMOS SAMPLE AND HOLD CIRCUITRY AND METHOD».
4. United States Patent Number US 2007/0090984 A1 Date of Patent Apr.26, 2007 «DUAL MODE SAMPLE AND HOLD CIRCUIT AND CYCLIC PIPELINE ANALOG TO DIGITAL CONVERTER USING THE SAME»
5. 1.5-V 10-b 50 MS/s Time-Interleaved Switched-Opamp Pipeline CMOS ADC with High Energy Efficiency / Bruno Vaz, Student Member, IEEE 2004.
6. United States Patent Number 5,111,072 Date of Patent May 5, 1992, «SAMPLE-AND-HOLD SWITCH WITH LOW ON RESISTANCE AND REDUCED CHARGE INJECTION».