Управляемый коммутатор

Полезная модель относится к системам передачи данных, в частности, к модульной, масштабируемой структуре для построения коммутаторов сетей быстрого Ethernet, обращающихся к общей шине распределения данных, и к методу распределения кадров в сети Ethernet в режиме "сохранить-и-переслать" (store-and-forward).
Наиболее близким техническим решением, отвечающим требованиям управляемых коммутаторов, является устройство, описанное в статье «Оценка эффективности архитектур сетевых процессоров» (Грищенко В.И., Ладыженский Ю.В., Юнис М. Основные направления развития современных сетевых процессоров / Д.Д. Моргайлов, Ю.В. Ладыженский, М. Юнис // Hayковi працi ДонНТУ. - Донецк, 2011. - (Серия «Iнформатика, кiбернетика та обчислювальна технiка»). - №14 (188). - с. 123-127.) - прототип.
Данное устройство содержит центральное процессорное устройство (ЦПУ), постоянное запоминающее устройство (ПЗУ), оперативное запоминающее устройство (ОЗУ), порты ввода информации, соединенные шиной адреса и данных с ЦПУ; первый блок питания.
Цель полезной модели - мониторинг состояния управляемого коммутатора и его бесперебойное питание.
Поставленная цель достигается тем, что в управляемый коммутатор, содержащий центральное процессорное устройство, первое постоянное запоминающее устройство, первое оперативное запоминающее устройство, порты ввода информации, соединенные с первой шиной адреса и данных с центральным процессорным устройством; первый блок питания, отличающийся тем, что в него дополнительно введены приемопередающие модули Ethernet (PHY), первые входы/выходы которых соединены шиной со вторыми входами/выходами центрального процессорного устройства; вторые порты ввода/вывода информации, первые входы которых соединены со вторыми входами/выходами приемопередающих модулей Ethernet (PHY), а вторые входы/выходы являются входами/выходами устройства; датчик температуры окружающей среды, датчик температуры системы охлаждения, выходы которых соединены с входами соответствующих первых портов ввода информации; система питания в составе микроконтроллера, второго постоянного запоминающего устройства, второго оперативного запоминающего устройства, блока ввода информации, блока вывода информации, первого блока индикации, объединенные между собой второй шиной адреса и данных; блока дистанционного контроля и управления, второй вход/выход которого соединен с первой шиной адреса и данных, первый выход - с третьим входом блока ввода информации, а первый вход - со вторым выходом блока вывода информации; блок измерения нагрузки, первый выход которого соединен с третьим входом блока дистанционного контроля и управления, а второй выход - со вторым входом блока ввода информации; блока управления мощностью, первый вход которого соединен с первым выходом блока вывода информации; источника бесперебойного питания, первый выход которого соединен со вторым входом блока управления мощностью, второй выход - с первым входом блока ввода информации, а вход - с третьим выходом блока вывода информации; блока управляемого реле, вход которого соединен со вторым выходом блока дистанционного контроля и управления; блока коммутируемых источников питания в составе первого и второго блоков питания, первый вход которого соединен с выходом блока управления мощностью, второй вход - с выходом блока управляемого реле, а выход - с входом блока измерения нагрузки; второй блок индикации, соединенный через первую шину адреса и данных с центральным процессорным устройством; отладочная консоль, вход/выход которой соединен с центральным процессорным устройством.
Сравнение с прототипом показывает, что заявляемое устройство отличается наличием новых блоков и их связями между ними. Таким образом, заявляемая система соответствует критерию «новизна».
Сравнение заявляемого решения с другими техническими решениями показывает, что перечисленные элементы, используемые в блоках, являются известными, однако их введение в указанной связи с остальными элементами приводит к расширению функциональных возможностей устройства. Это подтверждает соответствие технического решения критерию «существенные отличия».
На фиг. 1 представлена блок-схема предлагаемого устройства, в состав которого входят центральное процессорное устройство (ЦПУ) 1, приемопередающие модули Ethernet (PHY) 2, первое постоянное запоминающее устройство (ПЗУ) 3, первое оперативное запоминающее устройство (ОЗУ) 4, порты ввода информации 5, первая шина адреса и данных 6, датчик температуры окружающей среды 7, датчик температуры системы охлаждения 8, второй блок индикации 9, система питания 10, порты ввода/вывода информации 11, отладочная консоль 12.
На фиг. 2 представлена блок-схема системы питания 10 в составе микроконтроллера 10-1, второго ПЗУ 10-2, второго ОЗУ 10-3, блока ввода информации 10-4, блока вывода информации 10-5, второй шины адреса и данных 10-6, источника бесперебойного питания 10-7, блока управления мощностью 10-8, блока измерения нагрузки 10-9, блока дистанционного контроля и управления 10-10, блока управляемого реле 10-11, блока коммутируемых источников питания 10-12, первого блока индикации 10-13.
Работа предлагаемого устройства.
Устройство коммутации сетевых пакетов Ethernet включает в свой состав:
1. Базовые функциональные компоненты коммутатора Ethernet.
2. Дополнительные компоненты, повышающие живучесть и позволяющие производить удаленное оперативное восстановление работоспособности коммутатора в случае критической ситуации, а также ликвидацию последствий возможных вредоносных воздействий на него.
К первой группе относятся:
- порты ввода/вывода 11 (фиг. 1) сигналов, соответствующих физическому и вышерасположенным уровням сетевой модели стандарта Ethernet, способные функционировать при подключении к сетям со скоростями 10 Мбит/с, 100 Мбит/с и 1 Гбит/с и поддерживающие как электрическую, так и оптическую среду передачи информации, а также порты для непосредственного локального управления коммутатором с терминала на базе персонального компьютера. На практике используется стандартный интерфейс Gigabit Ethernet передачи 1000Base-T по неэкранированной витой паре категории 5 и выше. Этот стандарт обеспечивает дуплексную передачу, причем данные по каждой паре передаются одновременно сразу в двух направлениях - двойной дуплекс (dual duplex). Для организации оптических портов используются SFP модули;
- ЦПУ 1 со встроенным контроллером для взаимодействия с подключенным дополнительным оборудованием, позволяющее производить аппаратную коммутацию сетевых пакетов на скорости не менее той, которую обеспечивает физическая среда передачи данных с сохранением гарантированного времени доставки пакета. Используется 24-портовый коммутатор 10/100/1000 Мбит/с.Ethernet с четырьмя 1G / 10G Uplinks интегрированным процессором ВСМ53346 и 16 медными приемопередающими модулями Ethernet (PHY) 2 (ВСМ54282);
- ОЗУ 4 (память RAM) и ПЗУ 3 (память ROM) для обеспечения возможности реализации сложных динамически перестраиваемых алгоритмов управления потоками сетевых пакетов, используя как аппаратные возможности классификации, модификации и коммутации пакетов, так и возможности встроенного в сетевой процессор процессора общего назначения для реализации нестандартных алгоритмов обработки сетевых пакетов. В качестве ОЗУ 4 используется модуль DDR3 512МВ, а для ПЗУ 3 -SPI 64MB;
- система питания 10 коммутатора и управляемый генератор тактовой частоты компонентов коммутатора;
Ко второй группе относятся:
- ситуационный анализ пропадания напряжения питания основных функциональных блоков коммутатора, обеспечивающий обнаружение неполадок в электропитании коммутатора и своевременную сигнализацию о них в центр управления сетью.
- отдельный порт Ethernet (UART) для удаленной отладки (отладочная консоль 12) на критически важные и/или вновь введенные в эксплуатацию и/или проходящие настройку на специфическую конфигурацию коммутаторы, что позволяет с использованием специальной отладочной сети Ethernet удаленно обращаться к программным и аппаратным компонентам коммутатора с целью отслеживания и корректировки идущих в них процессов обработки пакетов в реальном масштабе времени.
На практике реализация предлагаемого коммутатора может быть выполнена на базе интегральной схемы специального назначения ASIC (application-specific integrated circuit). В отличие от интегральных схем общего назначения, специализированные интегральные схемы применяются в конкретном устройстве и выполняют строго ограниченные функции, характерные только для данного устройства; вследствие этого выполнение функций происходит быстрее.
Современные ASIC часто содержат 32-битный или даже 64-битный процессор, иногда в количестве нескольких ядер, блоки памяти (как ПЗУ, так и ОЗУ) и другие крупные блоки. Такие ASIC называют система на кристалле SoC (System-on-a-Chip). Это позволяет получить более дешевые и простые в разработке устройства, сэкономить на компонентах, печатной плате и т.д.
Входы портов ввода информации 5 (фиг. 1) соединены с датчиками температуры окружающей среды 7 и температуры системы охлаждения коммутатора 8, что позволяет контролировать через ЦПУ 1 температурный режим работы устройства.
Приемо-передающие модули Ethernet (PHY) 2 - интегральная схема, предназначенная для выполнения функций физического уровня сетевой модели OSI.
Микросхемы PHY позволяют другим микросхемам канального уровня, называемыми MAC, подключиться к физической среде передачи, такой как оптическое волокно или медный кабель. Стандартный микрочип PHY включает в себя модули подуровня физического кодирования (PCS, Physical Coding Sublayer) и подуровня среды передачи (PMD, Physical Medium Dependent). Модуль подуровня физического кодирования выполняет функции кодирования и декодирования передаваемого и принимаемого потока данных. Целью кодирования является упрощение процесса восстановления потока данных приемником.
Работа системы питания 10.
В начальном состоянии блок коммутируемых источников питания отключен. При необходимости подключения блока питания БП1 (блока коммутируемых источников питания 10-12) команда подается в блок дистанционного контроля и управления 10-10. При этом включается реле в блоке управляемого реле 10-11, контакты которого подключают выход питающего напряжения с БП1 к элементам коммутатора и сигнализируют его подключение через блок дистанционного контроля и управления 10-10. При включении БП1 в блоке измерения нагрузки 10-9 вычисляется ток потребления, значение которого передается в блок дистанционного контроля и управления 10-10, а также через блок ввода информации 10-4 в микроконтроллер 10-1 и далее через шину адреса и данных 10-6 и блок вывода информации 10-5 в блок дистанционного контроля и управления 10-10, а затем через ЦПУ 1 контролирующему органу.
Программное обеспечение, заложенное в памяти микроконтроллера 10-1, обеспечивает вычисление по току потребления израсходованной электроэнергии, аналогично счетчикам электроэнергии. Данная информация также отображается по каждому блоку питания (БП1 и БП2) в блоке индикации 10-13 вместе с отображением статуса блоков питания (БП1, БП2) (вкл./выкл.).
Все вычисления проводятся в микроконтроллере 10-1. Возможная реализация блока управления мощностью 10-8 может быть выполнена на симисторе.
Неотъемлемой частью заявляемого устройства является источник бесперебойного питания (ИБП) 10-7, который поддерживает питание БП1 и БП2 в случае пропадания напряжения в централизованной сети. ИБП 10-7 также находится под контролем блока 10-10 через цепи: блок 10-4 -микроконтроллер 10-1 - блок 10-5 - блок 10-10. При этом осуществляется контроль уровня зарядки батарей, непосредственно их зарядка и сигнализация режимов работы ИБП 10-7.
Блок измерения нагрузки 10-9 может быть выполнен с использованием датчиков тока на эффекте Холла, датчиков тока компенсационного типа, либо на микросборке ACS712.
Блок дистанционного контроля и управления 10-10 представляет собой активное сетевое устройство, производящее прием-передачу и обработку сигналов на основе сетевых протоколов (например, протоколов TCP/IP).
Микроконтроллер 10-1 представляет собой БИС семейства INTEL 80С51 с тактовой частотой 12-14 МГц.
ПЗУ 10-2 предназначено для хранения памяти данных (максимальный ток потребления коммутатора, ток заряда батареи ИБП 10-7) и команд для микроконтроллера 10-1, и представляет собой стандартную БИС семейства INTEL 27С512 емкостью 64 кбайт.
ОЗУ 10-3 предназначено для хранения информации, связанной с режимом работы системы. ОЗУ подключено к системной шине адреса и данных 10-6 и представляет собой стандартную БИС семейства INTEL 6264 емкостью 8 кбайт.
Блоки ввода/вывода информации 10-4, 10-5 предназначены для организации 8-разрядных портов ввода/вывода сигналов логического уровня. Они подключены к системной шине 10-6 и представляет собой параллельный разрядный регистр.
Кроме этого, в предлагаемом устройстве используется источник бесперебойного питания (ИБП) 10-7 с добавлением в основной блок питания аккумуляторной батареи и блока ее зарядки. Это обеспечивает бесперебойную работу коммутатора при пропадании основного питающего напряжения 220 В.
Таким образом, рассмотренное техническое решение позволяет осуществлять дистанционный мониторинг основных параметров коммутатора и обеспечивать его бесперебойную работу.