ДЕЛИТЕЛЬ ЧАСТОТЫ ГАРМОНИЧЕСКОГО СИГНАЛА

Полезная модель относится к области радиоэлектроники, и может быть использована в различных радиотехнических устройствах, требующих деление частоты на два.
Известен делитель частоты гармонического сигнала [Ризкин И.Х. Умножители и делители частоты. М.: «Связь», 1966, с. 12-15, рис. 3.2, а], содержащий нелинейный элемент и счетчик периодов входного колебания.
Это устройство имеет высокий уровень паразитных составляющих выходного сигнала.
Наиболее близким аналогом к предлагаемой полезной модели является делитель частоты гармонического сигнала [Авторское свидетельство СССР №668062 МПК Н03В 19/12, опубл. 15.06.1979 г.], содержащий блок извлечения квадратного корня, перемножитель сигналов, дискриминатор нулевого уровня, счетный триггер, источник постоянного напряжения, равного амплитуде входного сигнала и сумматор сигналов, входы которого соединены с входом делителя частоты и источником постоянного напряжения, а выход соединен с входом блок извлечения квадратного корня, выход которого соединен с входами перемножителя сигналов непосредственно и через последовательно соединенные дискриминатор нулевого уровня и счетный триггер.
Данное техническое решение выбрано в качестве прототипа.
Устройство позволяет существенно снизить уровень паразитных гармонических составляющих выходного сигнала. Однако недостатком данного делителя частоты является невысокая его точность, обусловленная тем, что он не обеспечивает равенства амплитуд входного и выходного напряжений в рабочем диапазоне значений входного сигнала. Кроме того, в нем амплитуда входного сигнала задается источником постоянного напряжения, а не измеряется автоматически. Это ограничивает работоспособность делителя частоты только амплитудой входного сигнала, равной заданной.
Техническим результатом заявляемой полезной модели является повышение точности делителя частоты гармонического сигнала.
Указанный технический результат достигается тем, что в известный делитель частоты гармонического сигнала, содержащий сумматор, блок извлечения квадратного корня, дискриминатор нулевого уровня, счетный триггер и перемножитель, причем вход делителя частоты соединен с первым входом сумматора, а выход дискриминатора нулевого уровня соединен с входом счетного триггера, дополнительно введены амплитудный детектор, блок масштабирования, блок деления и блок переключения полярности сигнала, причем вход делителя частоты соединен с входом амплитудного детектора, выход которого соединен со вторым входом сумматора, выход которого соединен с первым входом блока деления, второй вход которого соединен с выходом блока масштабирования, вход которого соединен с выходом амплитудного детектора и вторым входом перемножителя, выход блока деления через блок извлечения квадратного корня соединен с первым входом перемножителя, выход которого соединен с входами дискриминатора нулевого уровня и блока переключения полярности сигнала, управляющий вход которого соединен с выходом счетного триггера, а выход блока переключения полярности сигнала является выходом делителя частоты.
Существенными отличиями предлагаемого устройства являются введение амплитудного детектора, блока масштабирования, блока деления, блока переключения полярности сигнала и организация новых связей между элементами устройства. Совокупность элементов и связей между ними обеспечивают достижение положительного эффекта - повышение точности делителя частоты гармонического сигнала.
вх
2
2
8
вых
Сущность полезной модели поясняется чертежами. На фиг. 1 приведена функциональная схема устройства, на фиг. 2 - временные диаграммы напряжений u, u, u-u и u.
Устройство (фиг. 1) содержит сумматор 1, амплитудный детектор 2, блок деления 3, блок масштабирования 4, блок извлечения квадратного корня 5, перемножитель 6, дискриминатор нулевого уровня 7, счетный триггер 8 и блок переключения полярности сигнала 9.
Устройство работает следующим образом. Входное синусоидальное напряжение переменного тока  с частотой ω подается на первый вход сумматора 1 и вход амплитудного детектора 2.
m вх
2
После сложения входного напряжение с его амплитудой U, формируемой амплитудным детектором 2, в сумматоре 1, на его выходе формируется напряжение u (фиг. 2):
3
m вх
2
3
4
Блок масштабирования имеет коэффициент передачи 2 и на его выходе формируется напряжение u, равное 2⋅U. После деления в блоке деления 3 напряжения u на u, на его выходе имеем напряжение u с единичной амплитудой (фиг. 2):
4
5
После извлечения квадратного корня в блоке квадратного корня 5 из напряжения u, согласно тригонометрическому тождеству, на его выходе формируется напряжение u, имеющее форму двухполупериодного выпрямления (фиг. 2):
5
1
m вх
В перемножителе 6 производится умножение напряжения u на u, тем самым происходит восстановление амплитуды входного напряжения U U (фиг. 2):
7
6
8
6
Дискриминатор нулевого уровня 7 вырабатывает на выходе узкие импульсы u в моменты времени, когда уровень напряжения u близок к нулю. Выходные импульсы дискриминатора 7 поступают на вход счетного триггера 8, на выходе которого формируются периодическая последовательность импульсов u длительностью равной периоду напряжения u (фиг. 2).
8
8
6
Блок переключения полярности сигнала 9 имеет коэффициент передачи равный единице и позволяет изменять полярность входного сигнала под действием напряжения u на его втором входе. Напряжение u управляет блоком переключения полярности сигнала 9 таким образом, что при отсутствии импульса на выходе счетного триггера 8, напряжение u передается блоком 9 без изменения полярности, а при наличии импульса - инвертируется (фиг. 2).
вых
вых
В результате на выходе блока переключения полярности сигнала 9 и выходе делителя формируется напряжение u с амплитудой равной амплитуде входного напряжения u частотой ω/2 в два раза меньшей частоты ω входного напряжения,
следовательно, имеет место деление частоты на два (фиг. 2):
При практической реализации предлагаемого устройства сумматор 1 представляет собой двухвходовой сумматор на операционном усилителе (ОУ). Амплитудный детектор 2 можно выполнить по одной из известных схем (А. Дж. Пейтон, В. Волш. Аналоговая электроника на операционных усилителях. - М.: БИНОМ, 1994, стр. 292, рис. 11.17; стр. 304, рис. 11.29). Блок деления 3 можно выполнить на ОУ, включив перемножитель сигналов на микросхеме К525ПС3 в цепь его отрицательной обратной связи. Блок масштабирования 4 представляет собой обычный усилитель на ОУ с коэффициентом усиления два. В качестве блока извлечения квадратного корня 7 можно использовать схему на ОУ, включив квадратор на перемножителе К525ПС3 в цепь его отрицательной обратной связи. Перемножитель 6 представляет собой перемножитель напряжений на микросхеме КР525ПС3. В качестве дискриминатора нулевого уровня 7 можно использовать компаратор на ОУ с уровнем опорного напряжения близким к нулю. В качестве счетного триггера 8 можно использовать обычный Т-триггер. Блок переключения полярности сигнала 9 можно выполнить по схеме (Хоровиц П. и Хилл У. Искусство схемотехники. - М.: БИНОМ, 2014, стр. 190, рис. 4.14), использовав в качестве ключа транзистор.