МАЖОРИТАРНЫЙ МОДУЛЬ
MAJORITY MODULE

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.
Известны мажоритарные модули (см., например, патент РФ 2700552, кл. H03K19/23, 2019 г.), которые содержат элементы 2И, элементы 2ИЛИ и реализуют мажоритарную функцию семи аргументов – входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся большие аппаратурные затраты, обусловленные тем, что, в частности, упомянутый аналог содержит двенадцать элементов 2И и двенадцать элементов 2ИЛИ.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2764709, кл. G06F7/57, 2022 г.), который содержит десять элементов 2И, десять элементов 2ИЛИ и реализует мажоритарную функцию семи аргументов – входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в прототипе определяется выражением , где  есть длительность задержки, вносимой логическим элементом.
Техническим результатом изобретения является повышение быстродействия при сохранении аппаратурного состава прототипа.
k
m
k
m
k
k
m
m
особенность
Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем десять элементов 2И и десять элементов 2ИЛИ, первый, второй входы -го (), первый вход -го () и выход восьмого элементов 2ИЛИ соединены соответственно с первым, вторым входами -го, первым входом -го элементов 2И и выходом мажоритарного модуля, четвертый, пятый входы которого подключены соответственно к первому, второму входам второго элемента 2ИЛИ,  заключается в том, что вторые входы -го, девятого элементов 2ИЛИ и первые входы десятых элементов 2И, 2ИЛИ соединены соответственно с вторыми входами -го, девятого элементов 2И и выходами девятых элементов 2ИЛИ, 2И, вторые входы шестых элементов 2И, 2ИЛИ и первый, второй входы пятого элемента 2ИЛИ подключены соответственно к первым входам девятых элементов 2ИЛИ, 2И и выходам десятых элементов 2И, 2ИЛИ, первый вход шестого, выход второго элементов 2И и второй вход десятого элемента 2ИЛИ соединены соответственно с вторым входом девятого, первым входом четвертого и выходом третьего элементов 2И, первый, второй входы ()-го и второй вход шестого элементов 2И подключены соответственно к выходам ()-го, -го и выходу первого элементов 2ИЛИ, первый, второй входы ()-го и первый, второй входы шестого элементов 2ИЛИ соединены соответственно с выходами ()-го, -го и выходами шестого, первого элементов 2И, а вторые входы четвертого, десятого и первый вход шестого элементов 2И подключены соответственно к выходам третьего, второго элементов 2ИЛИ и первому входу мажоритарного модуля, второй, третий и шестой, седьмой входы которого соединены соответственно с первым, вторым входами первого и первым, вторым входами третьего элементов 2ИЛИ.
На чертеже представлена схема предлагаемого мажоритарного модуля.
1
10
1
10
i
9
10
10
i
9
9
9
6
6
5
9
9
10
10
6
2
10
9
4
3
j
6
j
–1
j
–3
1
j
6
j
j
–3
6
1
4
10
6
8
3
2
k
Мажоритарный модуль содержит элементы 2И 1,…, 1 и элементы 2ИЛИ 2,…,2, причем первый, второй входы элемента 2 (), второй вход элемента 2 и первые входы элементов 1, 2 соединены соответственно с первым, вторым входами элемента 1, вторым входом элемента 1 и выходами элементов 2, 1, вторые входы элементов 1, 2 и первый, второй входы элемента 2 подключены соответственно к первым входам элементов 2, 1 и выходам элементов 1, 2, первый вход элемента 1, выход элемента 1 и второй вход элемента 2 соединены соответственно с вторым входом элемента 1, первым входом элемента 1 и выходом элемента 1, первый, второй входы элемента 1 () и второй вход элемента 1 подключены соответственно к выходам элементов 2, 2 и выходу элемента 2, первый, второй входы элемента 2 и первый, второй входы элемента 2 соединены соответственно с выходами элементов 1, 1 и выходами элементов 1, 1, вторые входы элементов 1, 1, первый вход элемента 1 и выход элемента 2 подключены соответственно к выходам элементов 2, 2, первому входу и выходу мажоритарного модуля, ()-й (), ()-й входы которого соединены соответственно с первым, вторым входами элемента 2.
Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, седьмой входы подаются соответственно двоичные сигналы . На выходе предлагаемого модуля получим
,
где  ∙,  и  есть соответственно символы операций И, ИЛИ и мажоритарная функция семи аргументов . При этом максимальное время задержки распространения сигнала в предлагаемом модуле определяется выражением  ( – длительность задержки, вносимой логическим элементом).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию семи аргументов – входных двоичных сигналов, имеет аппаратурный состав прототипа и обладает более высоким по сравнению с прототипом быстродействием.