ВЫЧИСЛИТЕЛЬНЫЙ МОДУЛЬ

Полезная модель относится к области вычислительной техники, в частности к вычислительным устройствам с перестраиваемой архитектурой, и может быть использована в многопользовательских реконфигурируемых вычислительных системах, предназначенных для решения трудоемких задач и обработки больших информационных массивов и потоков, с использованием распараллеливания и конвейеризации вычислительных процессов.
Известен вычислительный модуль (RU №144357 U1, МПК G06F 15/16, заявлено 11.04.2014, опубликовано 20.08.2014, БИ №23), содержащий внешний порт для обмена информацией, коммутатор PCI-Express, интерфейсную и восемь вычислительных ПЛИС, каждая из которых содержит высокоскоростной последовательный интерфейс PCI-Express, причем порты коммутатора PCI-Express соединены с внешними портами модуля и с интерфейсами PCI-Express интерфейсной ПЛИС и восьми вычислительных ПЛИС, блок оперативного конфигурирования ПЛИС, память стартовых конфигураций вычислительных ПЛИС, блок контроля и управления питанием и блок мониторинга, соединенные двунаправленными шинами с интерфейсной ПЛИС, а также введены порт контроля и управления JTAG и память конфигурации интерфейсной ПЛИС, соединенные с блоком оперативного конфигурирования ПЛИС, причем интерфейсная ПЛИС соединена двунаправленной общей шиной с восемью вычислительными ПЛИС, которые двунаправленной шиной мониторинга соединены с блоком мониторинга.
Недостатком данного реконфигурируемого вычислительного модуля является недостаточно высокая вычислительная мощность при относительно высокой мощности энергопотребления при реализации трудоемких вычислительных алгоритмов.
Причиной, препятствующей достижению технического результата, является то, что при реализации трудоемких вычислительных алгоритмов на вычислительных ПЛИС имеют место накладные расходы на реализацию, что уменьшает эффективность использования вычислительных ресурсов, а также недостаточно высокие частоты выполнения операций в ПЛИС.
Наиболее близким устройством того же назначения, к заявленной полезной модели, по совокупности признаков является принятый за прототип реконфигурируемый вычислительный модуль (RU №168565 U1, МПК G06F 15/177, заявлено 21.11.2016, опубликовано 08.02.2017), содержащий внешний порт для обмена информацией, коммутатор PCI-Express, интерфейсную и N вычислительных ПЛИС, каждая из которых содержит высокоскоростной последовательный интерфейс PCI-Express, причем порты коммутатора PCI-Express соединены с внешними портами модуля и с интерфейсами PCI-Express интерфейсной ПЛИС и N вычислительных ПЛИС, группу из N вычислительных СБИС, причем каждая СБИС из N вычислительных СБИС соединена индивидуальными двунаправленными информационными шинами с соответствующими вычислительными ПЛИС, блок оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС, соединенный с интерфейсной ПЛИС, каждая ПЛИС из группы N вычислительных ПЛИС соединена с соответствующими памятями стартовых конфигураций вычислительных ПЛИС, которые шиной оперативного реконфигурирования также соединены между собой и с блоком оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС, блок контроля и управления питанием и блок мониторинга, соединенные двунаправленными шинами с интерфейсной ПЛИС, порт контроля и управления JTAG и память конфигурации интерфейсной ПЛИС, соединенные с блоком оперативного конфигурирования интерфейсной ПЛИС, причем интерфейсная ПЛИС соединена двунаправленной общей шиной с N вычислительными ПЛИС, каждая ПЛИС из группы N вычислительных ПЛИС и каждая СБИС из группы N вычислительных СБИС соединены двунаправленной шиной мониторинга с блоком мониторинга, блок синхронизации, соединенным двунаправленной шиной с интерфейсной ПЛИС, причем каждая СБИС из группы N вычислительных СБИС соединена шиной синхронизации с блоком синхронизации.
Недостатками данного модуля являются невысокая средняя скорость обмена информацией вычислительных ПЛИС по внешнему порту и неравномерное энергопотребление модуля, в зависимости от характера решаемых им задач.
Причиной, препятствующей достижению технического результата, является распределение вычислительных ресурсов между пользователями реконфигурируемых вычислительных систем, построенных на базе данных модулей, при котором минимальной единицей ресурса для пользователя является вычислительный модуль в целом, состоящий из N вычислительных ПЛИС и N вычислительных СБИС, что связано с единой системой управления питанием, синхронизацией и оперативного реконфигурирования вычислительных ПЛИС, при которой все вычислительные ПЛИС и СБИС модуля могут работать только над выполнением однотипной задачи в текущем временном интервале, которая может требовать либо высокой интенсивности обмена, либо высокого энергопотребления.
Задачей, на решение которой направлена предлагаемая полезная модель, заключается в создании высокопроизводительного реконфигурируемого вычислительного модуля, который обеспечивает возможность распределения вычислительных ресурсов между задачами с точностью до одного вычислительного ПЛИС со СБИС.
Техническим результатом предлагаемой полезной модели является повышение средней скорости обмена вычислительных ПЛИС и уменьшение средней рабочей температуры вычислительных СБИС.
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
Указанный технический результат достигается тем, что в вычислительный модуль, содержащий внешний порт для обмена информацией 4, коммутатор PCI-Express 1, интерфейсную ПЛИС 2, группу из N вычислительных ПЛИС 3, 3, …, 3, каждая из которых содержит высокоскоростной последовательный интерфейс PCI-Express, причем порты коммутатора PCI-Express 1 соединены с внешним портом модуля 4 и с интерфейсами PCI-Express 5 интерфейсной ПЛИС и портами 6, 6, …, 6 высокоскоростного последовательного интерфейса PCI-Express вычислительных ПЛИС, группу из N памятей стартовых конфигураций 10, 10, …, 10 и группу из N вычислительных СБИС 8, 8, …, 8, каждая из которых соединена индивидуальными двунаправленными информационными шинами 19, 19, …, 19 с соответствующими вычислительными ПЛИС 3, 3, …, 3, блок 13 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС, соединенный с интерфейсной ПЛИС 2 и общей шиной 7 оперативного реконфигурирования с памятями стартовых конфигураций 10, 10, …, 10 вычислительных ПЛИС, каждая из которых соединена индивидуальной шиной реконфигурации 22, 22, …, 22 с соответствующими памятями 10, 10, …, 10 стартовых конфигураций вычислительных ПЛИС 3, 3, …, 3, блок 9 оперативного конфигурирования интерфейсной ПЛИС, внешний порт контроля и управления JTAG 11, соединенный с блоком 9 оперативного конфигурирования интерфейсной ПЛИС, и память 16 конфигурации интерфейсной ПЛИС, также соединенную с блоком 9 оперативного конфигурирования интерфейсной ПЛИС, соединенным с интерфейсной ПЛИС 2, причем интерфейсная ПЛИС 2 соединена двунаправленной общей шиной 14 с N вычислительными ПЛИС 3, 3, …, 3, и блок мониторинга 26, соединенный с интерфейсной ПЛИС 2 и общей шиной мониторинга 18 с каждой из N вычислительными ПЛИС 3, 3, …, 3 и каждым из N вычислительными СБИС 8, 8, …, 8, дополнительно введены группа из N блоков индивидуальной настройки рабочих частот 20, 20, …, 20, соединенных общей шиной настройки рабочих частот 12 с интерфейсной ПЛИС 2, а также соответствующими двунаправленными шинами с одноименными СБИС группы из N вычислительных СБИС 8, 8, …, 8 и индивидуальными шинами настройки рабочих частот 21, 21, …, 21 с соответствующими вычислительными ПЛИС 3, 3, …, 3, которые индивидуальными шинами оперативной реконфигурации 27, 27, …, 27 соединены с соответствующими памятями 10, 10, …, 10 стартовых конфигураций вычислительных ПЛИС, группа из N индивидуальных блоков мониторинга 17, 17, …, 17, соединенных с соответствующими одноименными вычислительными ПЛИС 3, 3, …, 3 индивидуальными шинами 25, 25, …, 25 мониторинга, а также соединенных общей шиной мониторинга 18 с блоком мониторинга 26, группа из N блоков индивидуального контроля и управления питанием 15, 15, …, 15, соединенных общей шиной контроля и управления питанием 23 с интерфейсной ПЛИС 2, причем каждая ПЛИС из группы N вычислительных ПЛИС 3, 3, …, 3 соединена с соответствующими блоками индивидуального контроля и управления питанием 15, 15, …, 15 индивидуальными шинами контроля и управления питанием 24, 24, …, 24.
На фиг. 1 приведена функциональная схема предлагаемого реконфигурируемого вычислительного модуля.
На фиг. 1 приняты следующие обозначения:
1 - коммутатор PCI-Express;
2 - интерфейсная ПЛИС;
1
2
N
3, 3, …, 3 - группа из N вычислительных ПЛИС;
4 - высокоскоростной внешний порт последовательного интерфейса PCI-Express;
5 - высокоскоростной последовательный интерфейс PCI-Express между коммутатором PCI-Express 1 и интерфейсной ПЛИС 2;
1
2
N
1
2
N
6, 6, …, 6 - группа из N высокоскоростных последовательных интерфейсов PCI-Express между коммутатором PCI-Express 1 и вычислительными ПЛИС 3, 3, …, 3;
1
2
N
7 - общая шина оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС 3, 3, …, 3;
1
2
N
8, 8, …, 8 - группа из N вычислительных СБИС;
9 - блок оперативного конфигурирования интерфейсной ПЛИС 2;
1
2
N
1
2
N
10, 10, …, 10 - группа из N памятей стартовых конфигураций вычислительных ПЛИС 3, 3, …, 3;
11 - внешний порт контроля и управления JTAG;
1
2
N
12 - общая шина настройки рабочих частот вычислительных СБИС 8, 8, …, 8;
1
2
N
13 - блок оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС 3, 3, …, 3;
14 - двунаправленная общая шина;
1
2
N
15, 15, …, 15 - группа из N блоков индивидуального контроля и управления питанием;
16 - память конфигурации интерфейсной ПЛИС 2;
1
2
N
17, 17, …, 17 - группа из N индивидуальных блоков мониторинга;
18 - общая шина мониторинга;
1
2
N
1
2
N
1
2
N
19, 19, …, 19 - группа из N двунаправленных информационных шин между одноименными вычислительными СБИС 8, 8, …, 8 и вычислительными ПЛИС 3, 3, …, 3;
1
2
N
1
2
N
20, 20, …, 20 - группа из N блоков индивидуальной настройки рабочих частот вычислительных СБИС 8, 8, …, 8;
1
2
N
1
2
N
21, 21, …, 21 - группа из N индивидуальных шин настройки рабочих частот вычислительных СБИС 8, 8, …, 8;
1
2
N
1
2
N
22, 22, …, 22 - группа из N индивидуальных шин реконфигурации вычислительных ПЛИС 3, 3, …, 3;
23 - общая шина контроля и управления питанием;
1
2
N
24, 24, …, 24 - группа из N индивидуальных шин контроля и управления питанием;
1
2
N
1
2
N
25, 25, …, 25 - группа из N индивидуальных шин мониторинга ПЛИС 3, 3, …, 3;
26 - блок мониторинга;
1
2
N
1
2
N
27, 27, …, 27 - группа из N индивидуальных шин оперативного реконфигурации памятей стартовых конфигураций вычислительных ПЛИС 3, 3, …, 3;
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
Коммутатор PCI-Express 1 предназначен для организации обмена информацией с интерфейсной ПЛИС 2 и вычислительными ПЛИС 3, 3, …, 3 по внешнему порту 4 и организации взаимодействия вычислительных ПЛИС 3, 3, …, 3 между собой по интерфейсам PCI-Express 6, 6, …, 6. Коммутатор PCI-Express 1 содержит N+2 высокоскоростных портов, которые соединены с внешним портом PCI-Express 4, с интерфейсной ПЛИС 2 по интерфейсу PCI-Express 5, с N вычислительными ПЛИС 3, 3, …, 3 по N интерфейсам PCI-Express 6, 6, …, 6.
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
Вычислительные ПЛИС 3, 3, …, 3 предназначены для осуществления высокопроизводительной предварительной обработки поступающих входных данных, последующей дообработки результатов работы вычислительных СБИС 8, 8, …, 8, а также обеспечивают обмен данными и результатами с вычислительными СБИС 8, 8, …, 8, организуют обмен информацией с индивидуальными блоками мониторинга 17, 17, …, 17, управление собственным питанием ПЛИС и питанием вычислительных СБИС 8, 8, …, 8, настройку рабочих частот вычислительных СБИС 8, 8, …, 8, и способны осуществлять оперативное самореконфигурирование без использования ресурсов интерфейсной ПЛИС 2, используя собственные ресурсы и памяти стартовых конфигураций 10, 10, …, 10.
1
2
N
1
2
N
Вычислительные СБИС 8, 8, …, 8 предназначены для прямой схемотехнической реализации критических участков трудоемких фрагментов вычислительных алгоритмов. Вычислительные СБИС 8, 8, …, 8 реализуются как заказные СБИС для реализации требуемых алгоритмов.
1
2
N
1
2
N
1
2
N
1
2
N
Интерфейсная ПЛИС 2 предназначена для организации обмена информацией с блоком мониторинга 26, с блоком 13 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС, с блоками индивидуального контроля и управления питанием 15, 15, …, 15 по общей шине контроля и управления питанием 23, с блоками индивидуальной настройки рабочих частот 20, 20, …, 20 вычислительных СБИС 8, 8, …, 8 по общей шине настройки 12, а также для оперативного реконфигурирования вычислительных ПЛИС 3, 3, …, 3 по общей шине реконфигурирования 14.
Блок 9 оперативного конфигурирования интерфейсной ПЛИС предназначен для организации конфигурирования интерфейсной ПЛИС 2 по внешнему порту JTAG 11 или из памяти 16 конфигурации интерфейсной ПЛИС, предназначенной для хранения ее рабочей конфигурации.
1
2
N
1
2
N
1
2
N
Группа из N памятей 10, 10, …, 10 стартовых конфигураций вычислительных ПЛИС 3, 3, …, 3 предназначена для хранения индивидуальных стартовых конфигураций вычислительных ПЛИС 3, 3, …, 3, которые в общем случае могут быть как одинаковыми, так и различными.
1
2
N
Порт контроля и управления JTAG 11 предназначен для организации контроля и управления вычислительных ПЛИС 3, 3, …, 3 и интерфейсной ПЛИС 2 средствами САПР от управляющего компьютера на этапе начальной наладки модуля и для диагностики неисправностей.
1
2
N
1
2
N
1
2
N
Блок 13 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС 3, 3, …, 3 предназначен для управления от интерфейсной ПЛИС 2 по общей шине 7 изменениями стартовых конфигураций вычислительных ПЛИС 3, 3, …, 3 в группе из N памятей 10, 10, …, 10.
1
2
N
1
2
N
1
2
N
Блоки индивидуального контроля и управления питанием 15, 15, …, 15 предназначены для контроля и управления питанием вычислительных ПЛИС 3, 3, …, 3 и вычислительных СБИС 8, 8, …, 8.
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
Блок мониторинга 26 и блоки индивидуального мониторинга 17, 17, …, 17 предназначены для контроля температурного режима вычислительных ПЛИС 3, 3, …, 3 и вычислительных СБИС 8, 8, …, 8 по общей шине мониторинга 18 и по индивидуальным шинам 25, 25, …, 25 мониторинга ПЛИС 3, 3, …, 3, с использованием датчиков температуры, встроенных в вычислительные ПЛИС 3, 3, …, 3 и вычислительные СБИС 8, 8, …, 8.
1
2
N
1
2
N
Блоки настройки рабочих частот 20, 20, …, 20 предназначены для обеспечения требуемыми рабочими частотами соответствующих одноименных вычислительных СБИС 8, 8, …, 8.
Принцип работы устройства состоит в следующем.
При решении трудоемких задач и обработки больших информационных массивов и потоков, с использованием распараллеливания и конвейеризации вычислительных процессов, для ускорения вычислений осуществляется декомпозиция вычислительных процессов на функциональные фрагменты, исполняемые универсальными и специализированными устройствами, которые объединяются в определенные конфигурации, изменяемые динамически или статически. При этом на универсальные устройства возлагаются задачи выполнения не трудоемких алгоритмов, а функции предварительной обработки и подготовки данных для трудоемких алгоритмов и обмен данными и результатами с внешними устройствами. Архитектура специализированных устройств адаптируется к особенностям исполняемых вычислительных процессов.
1
2
N
1
2
N
1
2
N
В предлагаемом вычислительном модуле вычислительные ПЛИС 3, 3, …, 3 выполняют не только функции универсальных устройств по предварительной обработке и обмену данными, а также сервисные функции по контролю и управлению конфигурированием, питанием и настройке рабочих частот вычислительных СБИС 8, 8, …, 8, обеспечивая, таким образом, независимое функционирование вычислительных СБИС внутри вычислительного модуля. При этом функции специализированных устройств выполняют вычислительные СБИС 8, 8, …, 8, которые реализуются на заказных СБИС и предназначены для прямой схемотехнической реализации конкретных критических фрагментов алгоритмов, которые могут присутствовать в различных вычислительных задачах.
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
При распределении выполняемых задач на всем поле вычислительных ПЛИС и СБИС, в вычислительных системах, использующих предлагаемые вычислительные модули, осуществляется распределение задач с интенсивным обменом данными по внешнему порту 4 и с высоким энергопотреблением, совместно с задачами не требующими интенсивного обмена или высокого энергопотребления, что достигается за счет реализации в предлагаемом вычислительном модуле независимой реконфигурации рабочих ПЛИС 3, 3, …, 3 из индивидуальных памятей стартовых конфигураций 10, 10, …, 10, а также раздельной индивидуальной настройки рабочих частот и раздельным индивидуальным управлением питания для каждой из вычислительной СБИС 8, 8, …, 8, а также индивидуальным мониторингом для каждой из вычислительных ПЛИС 3, 3, …, 3 со СБИС 8, 8, …, 8.
Предлагаемый вычислительный модуль работает следующим образом.
1
2
N
1
2
N
По внешнему порту конфигурировании JTAG 11 осуществляется запись рабочей конфигурации в перепрограммируемую память 16 для интерфейсной ПЛИС 2 и стартовых конфигураций в памяти 10, 10, …,10 для соответствующих одноименных вычислительных ПЛИС 3, 3, …, 3.
1
2
N
1
2
N
После включения питания на управляющей вычислительной машины, а соответственно и на вычислительных модулях, осуществляется загрузка рабочей конфигурации в интерфейсную ПЛИС 2 блоком 9 оперативного конфигурирования ПЛИС из памяти 16 конфигурации интерфейсной ПЛИС и стартовые конфигурации в вычислительные ПЛИС 3, 3, …, 3 из памятей стартовых конфигураций 10, 10, …, 10.
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
После загрузки операционной системы в управляющую вычислительную машину, в адресном пространстве PCI-Express которой размещаются конечные устройства: интерфейсная ПЛИС 2 и вычислительные ПЛИС 3, 3, …, 3, вычислительный модуль становится подготовленным к дальнейшей работе. При этом рабочая конфигурация интерфейсной ПЛИС 2 должна обеспечивать все необходимые функции управления, к которым, прежде всего, относится организация обмена информацией по внешнему порту PCI-Express 4 посредством ресурсов высокоскоростных последовательных интерфейсов PCI-Express с блоком мониторинга 26, с блоком 13 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС, с блоками контроля и управления питанием 15, 15, …, 15, с блоками настройки рабочих частот 20, 20, …, 20 вычислительных СБИС 8, 8, …, 8, а также для оперативного реконфигурирования вычислительных ПЛИС 3, 3, …, 3. Стартовые конфигурации же вычислительных ПЛИС 3, 3, …, 3 могут обеспечивать только лишь соответствующие ресурсы конечных устройств PCI-Express в адресном пространстве управляющей вычислительной машины, чтобы после реконфигурирования вычислительных ПЛИС 3, 3, …, 3 уже рабочими проектами, от интерфейсной ПЛИС 2 по общей шине конфигурирования 14, не выполнять перезагрузку от управляющей вычислительной машины, к которой подключен вычислительный модуль, что увеличивает время полезной работы.
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
Далее осуществляется распределение вычислительных ресурсов между пользователями (задачами) с целью увеличения средней скорости обмена данными вычислительных ПЛИС 3, 3, …, 3 по внешнему порту 4 и уменьшения средней рабочей температуры вычислительных СБИС 8, 8, …, 8. После этого пользователи индивидуально осуществляют конфигурирование выделенных рабочих ПЛИС путем перепрограммирования памятей стартовых конфигураций 10, 10, …, 10 и перезагрузки соответствующих рабочих ПЛИС 3, 3, …, 3, осуществляют подачу питания на выделенные им вычислительные СБИС 8, 8, …, 8 и настройку их рабочих частот. При этом рабочая конфигурация рабочих ПЛИС 3, 3, …, 3 должна также поддерживать программирование памятей из стартовых конфигураций 10, 10, …, 10, без использования ресурсов интерфейсной ПЛИС 2, и взаимодействие с блоками мониторинга 17, 17, …, 17.
Предлагаемый вычислительный модуль поддерживает следующие системы обмена данными:
1
2
N
max
max
max
1
2
N
- обмен индивидуальными данными по внешнему порту 4 непосредственно с вычислительными ПЛИС 3, 3, …, 3 через коммутатор PCI-Express 1 со средней скоростью обмена V1=0.5⋅V/(N-K+1), где V - максимальная скорость обмена по любому порту коммутатора PCI-Express 1, коэффициент 0.5 соответствует накладным расходам на арбитраж между N вычислительными ПЛИС 3, 3, …, 3, число К - количество вычислительных ПЛИС в модуле, не требующих интенсивного обмена, и обусловлено организацией распределения вычислительных задач между ними, при которой минимизируется количество выполняемых на модуле вычислительных задач, требующих высокой интенсивности обмена информацией по внешнему порту 4;
1
2
N
max
max
- обмен индивидуальными данными между парами вычислительных ПЛИС 3, 3, …, 3 через коммутатор PCI-Express 1 непосредственно при организации внутри модульной конвейеризации вычислительных процессов со средней скоростью обмена V2=1.0⋅V, где коэффициент 1.0 соответствует отсутствию накладных расходов на арбитраж, так как взаимодействие осуществляется непосредственно между двумя устройствами.
1
2
N
max
max
max
max
В соответствии с этим ожидаемая средняя скорость обмена информацией N вычислительных ПЛИС 3, 3, …, 3 через внешний порт 4 будет находиться в диапазоне от V1=(0.5⋅V/(N-K+1), при работе всех вычислительных ПЛИС только по внешнему порту, до V2=(1.0⋅V), при организации конвейерной обработки информации внутри модуля, при которой исходные данные последующих ступеней конвейера готовятся на предыдущих, и обмене по внешнему порту только через одну из вычислительных ПЛИС.
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
1
2
N
В предлагаемом вычислительном модуле предусмотрена установка индивидуальных порогов температурной защиты для вычислительных ПЛИС 3, 3, …, 3 и вычислительных СБИС 8, 8, …, 8. Во время выполнения задач осуществляется автоматический контроль температурного режима и имеется возможность индивидуального (независимого) отключения рабочего напряжения от вычислительных СБИС 8, 8, …, 8, на основании информации, получаемой с блока мониторинга 26, и индивидуальных блоков мониторинга 17, 17, …, 17, которые по шине мониторинга 18 соединены с N вычислительными ПЛИС 3, 3, …, 3 и с N вычислительными СБИС 8, 8, …, 8. Контроль и отключение рабочих напряжений осуществляется индивидуальными блоками контроля и управления питанием 15, 15, …, 15. С помощью блоков настройки рабочих частот 20, 20, …, 20 имеется возможность индивидуальной настройки рабочих частот для конкретных вычислительных СБИС 8, 8, …, 8, реализующих различные вычислительные алгоритмы.
1
2
N
1
2
N
1
2
N
1
2
N
Вычислительные ПЛИС 3, 3, …, 3 могут конфигурироваться для реализации как однотипных вычислений совместно с приданными им вычислительными СБИС 8, 8, …, 8, так и для реализации различных ступеней при конвейерной обработке алгоритмов. При этом на вычислительные ПЛИС 3, 3, …, 3 возлагаются функции обмена данными и результатами с внешним портом или с соседними вычислительными ПЛИС, а также подготовки и загрузки исходных данных для вычислительных СБИС 8, 8, …, 8, чтение и дообработка результатов перед передачей их на следующие ступени, при конвейерной обработке, или на выходной порт модуля.
Предлагаемый вычислительный модуль со СБИС может быть выполнен на следующих элементах:
коммутатор PCI-Express 1 - на микросхеме РЕХ8732 фирмы PLX Technology;
1
2
N
интерфейсная ПЛИС 2 и вычислительные ПЛИС 3, 3, …, 3 - на микросхемах фирмы Xilinx XC7A75T-FGG484;
блок оперативного конфигурирования ПЛИС - на микросхеме CPLD ХС2С64А;
1
2
N
памяти 10, 10, …, 10 стартовых конфигураций вычислительных ПЛИС - на микросхемах на SPI-памяти N25Q064A11EF640;
порт контроля и управления JTAG 11 - с использованием штатного разъема MOLEX и микросхемы CPLD ХС2С64А;
память 16 конфигурации интерфейсной ПЛИС - на SPI-памяти N25Q032A11EF640;
1
2
N
блоки мониторинга 26 и 17, 17, …, 17 - на микросхемах TMP461AIRUNT и МАХ1239ЕЕЕ;
1
2
N
блоки настройки рабочих частот 20, 20, …, 20 вычислительных СБИС - на микросхемах 570FCA000133DG.
Таким образом, применение предлагаемого вычислительного модуля по сравнению с прототипом обеспечивает распределение вычислительных ресурсов между пользователями с точностью до одного вычислительного ПЛИС с соответствующим СБИС, что при использовании его в многопользовательских (многозадачных) системах повышает среднюю скорость обмена данными вычислительных ПЛИС по внешним портам за счет перераспределения вычислительных ресурсов модуля между задачами с высокой и невысокой интенсивностью обмена, тем самым уменьшая очереди на обслуживание по системе в целом. Кроме этого, за счет перераспределения вычислительных ресурсов модуля между задачами с высоким и невысоким энергопотреблением уменьшается средняя рабочая температура вычислительных СБИС.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый вычислительный модуль соответствует заявляемому техническому результату - повышение средней скорости обмена вычислительных ПЛИС и уменьшение средней рабочей температуры вычислительных СБИС.