АВТОНОМНЫЙ ВЫЧИСЛИТЕЛЬНЫЙ МОДУЛЬ
AUTONOMOUS COMPUTING MODULE

ОБЛАСТЬ ТЕХНИКИ
Изобретение относится к области вычислительной техники, в частности, к вычислительным устройствам с перестраиваемой архитектурой, использующим программируемые логические интегральные схемы (ПЛИС) и заказные СБИС.
ПРЕДШЕСТВУЮЩИЙ УРОВЕНЬ ТЕХНИКИ
Известен многофункциональный вычислительный модуль (RU №150420 U1, МПК G06F 17/00, заявлено 17.09.2014, опубликовано 20.02.2015, БИ №5), содержащий два внешних порта для обмена информацией, коммутатор PCI-Express, интерфейсную и N вычислительных ПЛИС, объединенных кольцевым высокоскоростным последовательным каналом обмена информацией, блок оперативного конфигурирования ПЛИС, память стартовых конфигураций вычислительных ПЛИС, сетевой порт контроля и управления Ethernet, буферная память управления, блок контроля и управления питанием, блок мониторинга, порт контроля и управления JTAG, память стартовой конфигурации интерфейсной ПЛИС, блок управления ROOT, порт объединения устройств по контролю и управлению, память стартовой настройки коммутатора PCI-Express и группа из N высокоскоростных индивидуальных последовательных каналов обмена информацией между интерфейсной и вычислительными ПЛИС.
Недостатком данного многофункционального вычислительного модуля является невысокая вычислительная мощность при относительно высокой мощности потребления при реализации трудоемких вычислительных алгоритмов.
Причиной, препятствующей достижению технического результата, является то, что при реализации трудоемких вычислительных алгоритмов на вычислительных ПЛИС имеет место большой процент накладных расходов, что уменьшает эффективность использования вычислительных ресурсов, а также невысокие рабочие частоты выполнения операций, что связанно со спецификой внутренней структуры ПЛИС.
Наиболее близким устройством того же назначения, к заявленному изобретению, по совокупности признаков является принятый за прототип вычислительный модуль (RU №2686004 U1, МПК G06F 15/16, заявлен 26.07.2018, опубликован 23.04.2019 Бюл. №19), содержащий коммутатор PCI-Express, интерфейсную ПЛИС, группу из N вычислительных ПЛИС, внешний порт PCI-Express, группу из N вычислительных СБИС, внешний порт контроля и управления модуля JTAG, блок оперативного конфигурирования интерфейсной ПЛИС, память конфигурации интерфейсной ПЛИС, блок оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС, группу из N памятей стартовых конфигураций вычислительных ПЛИС, группу из N блоков индивидуального контроля и управления питанием вычислительных СБИС, блок мониторинга модуля, группу из N блоков индивидуальной настройки рабочих частот вычислительных СБИС, группу из N индивидуальных блоков мониторинга, сетевой коммутатор Ethernet, группа из N оперативных памятей, блок контроля и управления питанием модуля, блок сопряжения модуля с системой контроля и управления питанием, блок сопряжения модуля с системой мониторинга, внешний сетевой порт модуля, внешний порт мониторинга модуля, внешний порт контроля и управления питанием модуля.
Недостатками данного вычислительного модуля являются ограниченные возможности его применения, невысокая вычислительная мощность и ограниченность классов эффективно решаемых вычислительно сложных задач.
Причиной, препятствующей достижению технического результата является то, что вычислительный модуль предназначен для работы только в составе вычислительных систем, в адресном пространстве управляющих вычислительных машин, и имеет минимальное соотношение применяемых вычислительных СБИС к вычислительным ПЛИС.
ЗАДАЧА ИЗОБРЕТЕНИЯ
Задача, на решение которой направлено предлагаемое изобретение, заключается в создании высокопроизводительного вычислительного модуля широкого применения для эффективного решения различных вычислительно сложных задач.
Техническим результатом предлагаемого изобретения является увеличение производительности вычислительного модуля, а также расширение области применения и классов эффективно решаемых вычислительно сложных задач.
КРАТКОЕ ОПИСАНИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯ
1
N
11
N1
1
N
1
N
1
N
1
N
1
N
Указанный технический результат при осуществлении изобретения достигается тем, что в автономный вычислительный модуль, содержащий коммутатор 1 высокоскоростных последовательных каналов, интерфейсную ПЛИС 2, группу из N вычислительных ПЛИС 3, …, 3, внешний высокоскоростной последовательный порт 4, первую группу из N вычислительных СБИС 5, …, 5, внешний порт 6 контроля и управления ПЛИС, память 8 конфигурации интерфейсной ПЛИС, блок 9 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС, группу из N памятей 10, …, 10 стартовых конфигураций вычислительных ПЛИС, группу из N блоков 11, …, 11 индивидуального контроля и управления питанием вычислительных СБИС, блок 17 автономного мониторинга модуля, группу из N блоков 12, …, 12 индивидуальной настройки рабочих частот вычислительных СБИС, группу из N индивидуальных блоков 13, …, 13 мониторинга вычислительных ПЛИС и вычислительных СБИС, группу из N оперативных памятей 20, …, 20 вычислительных СБИС, блок 14 автономного контроля и управления питанием модуля, блок 15 сопряжения модуля с централизованной системой контроля и управления питанием, блок 18 сопряжения модуля с централизованной системой мониторинга, внешний сетевой порт 22 модуля, внешний порт 19 мониторинга модуля, внешний порт 16 контроля и управления питанием модуля,
1
N
1
N
1
N
11
N1
причем порты коммутатора 1 соединены высокоскоростным последовательным интерфейсом с интерфейсной ПЛИС 2, внешним высокоскоростным последовательным портом 4 и группой из N высокоскоростных последовательных интерфейсов 25, …, 25 с соответствующими вычислительными ПЛИС 3, …, 3, каждая из которых соединена индивидуальными двунаправленными информационными шинами 32, …, 32 с соответствующими вычислительными СБИС первой группы 5, …, 5,
1
N
1
N
1
N
1
N
1
N
1
N
1
N
интерфейсная ПЛИС 2 соединена с памятью конфигурации 8 интерфейсной ПЛИС, блоком 17 автономного мониторинга модуля, блоком 14 автономного контроля и управления питанием, двунаправленной общей шиной 37 конфигурирования с N вычислительными ПЛИС, общей шиной 34 настройки рабочих частот вычислительных СБИС с блоками 12, …, 12 и с блоком 9 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС, который соединен с памятями 10, …, 10 стартовых конфигураций вычислительных ПЛИС, которые соединены с соответствующими вычислительными ПЛИС 3, …,  3 индивидуальными шинами 29, …, 29 оперативной реконфигурации памятей стартовых конфигураций и индивидуальными шинами 30, …, 30 реконфигурации вычислительных ПЛИС, а также вычислительные ПЛИС 3, …, 3 соединены индивидуальными шинами с соответствующими блоками 11, …, 11 индивидуального контроля и управления питанием вычислительных СБИС,
1
N
1
N
11
N1
1
N
кроме того, N блоков 12, …, 12 индивидуальной настройки рабочих частот соединены шинами синхронизации 28, …, 28 с соответствующими СБИС первой группы из N вычислительных СБИС 5, …, 5 и индивидуальными шинами 31, …, 31 настройки рабочих частот с соответствующими вычислительными ПЛИС,
1
N
1
N
причем блок 17 автономного мониторинга модуля соединен общей шиной 35 с N индивидуальными блоками 13, …, 13 мониторинга, каждый из которых соединен индивидуальными шинами мониторинга 33, …, 33 с соответствующими вычислительными ПЛИС, а также блок 17 автономного мониторинга модуля соединен с блоком 18 сопряжения модуля с централизованной системой мониторинга, который подключен к внешнему порту 19 мониторинга модуля,
1
N
блок 14 автономного контроля и управления питанием модуля соединен общей шиной с N блоками 11, …, 11 индивидуального контроля и управления питанием вычислительных СБИС и с блоком 15 сопряжения модуля с централизованной системой контроля и управления питанием, который соединен с внешним портом 16 контроля и управления питанием модуля,
1
N
12
N2
1К
NК
дополнительно введены процессорное ядро 7, память 24 стартовой программы процессорного ядра, группа из N Flash памятей 21, …, 21 вычислительных СБИС, оперативная память 23 процессорного ядра, внешний порт 26 консольного управления, блок 27 индикации состояния модуля, внешний порт 36 контроля и управления СБИС и (К-1) групп по N вычислительных СБИС 5… 5, 5 … 5,
1
N
1
N
1
N
1
N
1
N
1
N
11
N1
1К
NК
1
N
причем процессорное ядро 7 соединено с внешним сетевым портом 22 модуля, оперативной памятью 23 процессорного ядра, памятью 24 стартовой программы процессорного ядра и интерфейсной ПЛИС 2, которая соединена с блоком 27 индикации состояния модуля, внешним портом 26 консольного управления, а вычислительные ПЛИС 3, …, 3 соединены с соответствующими Flash памятями 21, …, 21, оперативными памятями 20, …, 20 и индивидуальными двунаправленными информационными шинами 32, …, 32 с соответствующими одноименными вычислительными СБИС из (К-1) групп по N вычислительных СБИС, которые соединены шинами синхронизации 28, …, 28 с блоками 12, …, 12, кроме того все К групп вычислительных СБИС 5 … 5, 5 … 5 подключены к внешнему порту 36 контроля и управления СБИС, а вычислительные ПЛИС 3, …, 3 совместно с интерфейсной ПЛИС 2 подключены к внешнему порту 6 контроля и управления ПЛИС.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
На фиг. 1 приведена функциональная схема автономного вычислительного модуля.
На фиг. 1 и в тексте приняты следующие сокращения и обозначения:
N - количество вычислительных ПЛИС;
К - количество вычислительных СБИС у одной вычислительной ПЛИС;
1 - коммутатор высокоскоростных последовательных каналов;
2 - интерфейсная ПЛИС;
1
N
3, …, 3 - группа из N вычислительных ПЛИС;
4 - внешний высокоскоростной последовательный порт;
11
N1
1К
NК
5 … 5, …, 5 … 5 - К групп по N вычислительных СБИС;
6 - внешний порт контроля и управления ПЛИС;
7 - процессорное ядро;
8 - память конфигурации интерфейсной ПЛИС;
9 - блок оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС;
1
N
10, …, 10 - группа из N памятей стартовых конфигураций вычислительных ПЛИС;
1
N
11, …, 11 - группа из N блоков индивидуального контроля и управления питанием вычислительных СБИС;
1
N
12, …, 12 - группа из N блоков индивидуальной настройки рабочих частот вычислительных СБИС;
1
13, …, 13N - группа из N индивидуальных блоков мониторинга вычислительных ПЛИС и вычислительных СБИС;
14 - блок автономного контроля и управления питанием модуля;
15 - блок сопряжения модуля с централизованной системой контроля и управления питанием;
16 - внешний порт контроля и управления питанием модуля;
17 - блок автономного мониторинга модуля;
18 - блок сопряжения модуля с централизованной системой мониторинга;
19 - внешний порт мониторинга модуля;
1
N
20, …, 20 - группа из N оперативных памятей вычислительных СБИС;
1
N
21, …, 21 - группа из N Flash памятей вычислительных СБИС;
22 - внешний сетевой порт модуля;
23 - оперативная память процессорного ядра;
24 - память стартовой программы процессорного ядра;
1
N
25, …, 25 - группа из N высокоскоростных последовательных интерфейсов между коммутатором высокоскоростных последовательных каналов и вычислительными ПЛИС;
26 - внешний порт консольного управления модуля;
27 - блок индикации состояния модуля;
1
N
28, …,  28 - группа из N индивидуальных шин синхронизации вычислительных СБИС;
1
N
29, …, 29 - группа из N индивидуальных шин оперативной реконфигурации памятей стартовых конфигураций вычислительных ПЛИС;
1
N
30, …, 30 - группа из N индивидуальных шин реконфигурации вычислительных ПЛИС;
1
N
31, …, 31 - группа из N индивидуальных шин настройки рабочих частот вычислительных СБИС;
1
N
32, …, 32 - группа из N индивидуальных двунаправленных информационных шин между вычислительными ПЛИС и вычислительных СБИС;
1
N
33, … 33 - группа из N индивидуальных шин мониторинга вычислительных ПЛИС;
34 - общая шина настройки рабочих частот вычислительных СБИС;
35 - общая шина мониторинга модуля;
36 - внешний порт контроля и управления СБИС.
1
N
37 - двунаправленная общая шина конфигурирования вычислительных ПЛИС 3, …, 3.
ПОДРОБНОЕ ОПИСАНИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯ
1
N
11
N1
1К
Nк
Процессорное ядро 7 предназначено для организации автономного режима (без управляющей вычислительной машины, в собственном адресном пространстве) работы вычислительного модуля, распределения фрагментов вычислительных задач между вычислительными ПЛИС 3, …, 3 и СБИС 5 … 5, …, 5 … 5, обеспечения взаимодействия с внешними компонентами по сетевому интерфейсу Ethernet. В зависимости от исполнения может быть реализовано на процессоре Cortex, в случае применения систем на кристалле (ZYNQ), а может быть реализовано и на ресурсах интерфейсной ПЛИС 2 (процессоре MicroBlaze), в случае применения микросхем фирмы Xilinx (Spartan/Virtex/Kintex/Artix).
Оперативная память 23 процессорного ядра предназначена для функционирования операционной системы (например, Linux), исполнительных программ, хранения исходных данных и результатов работы программ, а также хранения информации о текущем состоянии вычислительного модуля.
Память стартовой программы 24 предназначена для хранения и запуска после включения питания стартового загрузчика процессорного ядра, который обеспечивает инициализацию сетевого протокола по внешнему сетевому порту 22 модуля, необходимого для загрузки операционной системы и исполнительных программ.
Внешний порт 26 консольного управления предназначен для организации взаимодействия с вычислительным модулем без подключения его по внешнему сетевому порту 22 к общей сети Ethernet при отладке программ и контроля функционирования его компонент.
Блок 27 индикации состояния предназначен для поддержки визуального контроля состояния вычислительного модуля с целью оперативного принятия решений оператором при различных ситуациях, как в процессе отладки программ, так и в процессе его эксплуатации.
1
N
1
N
1
N
Коммутатор 1 высокоскоростных последовательных каналов предназначен для организации обмена информацией процессорного ядра 7 и интерфейсной ПЛИС 2 с N вычислительными ПЛИС 3, …, 3 и организации взаимодействия N вычислительных ПЛИС 3, …, 3 между собой. Коммутатор 1 содержит N+2 высокоскоростных порта, которые соединены с внешним портом 4, интерфейсной ПЛИС 2 с N вычислительными ПЛИС 3, …, 3.
Внешний высокоскоростной последовательный порт 4 предназначен как для подключения к управляющей вычислительной машине, так и для объединения вычислительных модулей между собой в вычислительных системах при организации различных вычислительных структур.
1
N
1
N
1
N
1
N
1
N
1
N
Вычислительные ПЛИС 3, …, 3 предназначены для осуществления высокопроизводительной предварительной обработки поступающих входных данных, последующей дообработки результатов работы вычислительных СБИС. Кроме того, вычислительные ПЛИС 3, …, 3 осуществляют реконфигурацию собственных памятей 10, …, 10, стартовых конфигураций, обмен информацией с индивидуальными блоками 13, …, 13 мониторинга, блоками 12, …, 12 индивидуальной настройке рабочих частот и блоками 11, …, 11, индивидуального контроля и управления питанием, обеспечивая тем самым управление питанием вычислительных СБИС и осуществляя настройку частоты их работы.
11
N1
1К
NК
1
N
1
N
Вычислительные СБИС 5 … 5, …, 5 … 5 являются заказными компонентами и предназначены для осуществления как прямой схемотехнической реализации критических участков трудоемких фрагментов вычислительных алгоритмов, так и выполнения программно-аппаратной обработки данных для более широких классов вычислительно сложных задач, используя Flash память 21, …, 21 для хранения кодов выполняемых программ, а оперативную память 20, …,  20 для хранения данных и промежуточных результатов.
1
N
1
N
1
N
1
N
1
N
Интерфейсная ПЛИС 2 предназначена для организации обмена информацией с блоком мониторинга вычислительного модуля 17, с блоком контроля и управления питанием вычислительного модуля 14, с блоками индивидуальной настройки рабочих частот 12, …, 12 вычислительных СБИС по общей шине настройки 34, для оперативного конфигурирования вычислительных ПЛИС 3, …, 3 по двунаправленной общей шине конфигурирования и реконфигурирования памятей стартовых конфигураций 10, …, 10 вычислительных ПЛИС путем взаимодействия с блоком 9 оперативного реконфигурирования, а также для организации взаимодействия компонент вычислительного модуля по внешнему порту 26 консольного управления, для организации взаимодействия с блоком индикации 27 по отображению текущего состояния вычислительного модуля, и обеспечения обмена процессорного ядра 7 и управляющей вычислительной машины с вычислительными ПЛИС 3, …, 3 по высокоскоростным последовательным интерфейсам 25, …, 25.
Память 8 конфигурации интерфейсной ПЛИС 2, предназначенной для хранения ее рабочей конфигурации, которая загружается в нее по включению питания.
1
N
1
N
1
N
Памяти 10, …, 10 стартовых конфигураций вычислительных ПЛИС 3, …, 3 предназначены для хранения индивидуальных стартовых конфигураций вычислительных ПЛИС 3, …, 3, которые загружаются в них по включению питания и могут быть как одинаковыми, так и различными.
1
N
Внешний порт 6 контроля и управления ПЛИС предназначен для организации контроля и управления интерфейсной ПЛИС 2 и вычислительными ПЛИС 3, …, 3 средствами САПР ПЛИС на этапе настройки модуля, а также для диагностики неисправностей.
1
N
Блок 14 автономного контроля и управления питанием вычислительного модуля предназначен для контроля уровней напряжения питания и управления включением источников питания модуля, посредством группы из N блоков 11, …, 11 индивидуального контроля и управления питанием вычислительных СБИС, и взаимодействия с централизованной системой контроля и управления питанием посредством блока 15 сопряжения модуля с системой контроля и управления питанием через внешний порт 16 контроля и управления питанием вычислительного модуля.
1
N
1
N
Группа из N блоков 11, …, 11 индивидуального контроля и управления питанием вычислительных СБИС предназначена для реализации возможности независимого контроля и управления питанием вычислительными ПЛИС 3, …, 3 одноименных N групп из К вычислительных СБИС.
1
N
Группа из N блоков 13, …, 13 индивидуального мониторинга вычислительных ПЛИС и СБИС предназначена для реализации возможности независимого мониторинга температурного режима вычислительных ПЛИС и вычислительных СБИС.
1
N
1
N
Блок 17 мониторинга вычислительного модуля предназначен для контроля температурного режима вычислительных ПЛИС и вычислительных СБИС путем взаимодействия с группой из N блоков 13, …, 13 индивидуального мониторинга по общей шине мониторинга модуля 35 и по индивидуальным шинам 33, …, 33 мониторинга вычислительных ПЛИС с использованием датчиков температуры, встроенных в вычислительные ПЛИС и вычислительные СБИС (датчики температуры на фиг. 1 не показаны). Блок 17 мониторинга вычислительного модуля также осуществляет взаимодействие с внешней системой мониторинга посредством блока 18 сопряжения модуля с централизованной системой мониторинга через внешний порт 19 мониторинга вычислительного модуля.
1
N
1
N
1
N
Блоки 12, …, 12 настройки рабочих частот предназначены для обеспечения требуемыми индивидуальными рабочими частотами соответствующих одноименных N групп по К вычислительных СБИС, с управлением от интерфейсной ПЛИС 2 по общей шине 34 настройки рабочих частот вычислительных СБИС, или от одноименных вычислительных ПЛИС 3, …, 3 по индивидуальным шинам 31, …, 31 настройки рабочих частот вычислительных СБИС.
1
N
Группа из N оперативных памятей 20, …, 20 предназначена для буферизации очередных заданий, обрабатываемых данных и полученных результатов при использовании заказных вычислительных СБИС с прямой схемотехнической реализацией критических участков трудоемких фрагментов вычислительных алгоритмов, и для хранения исполняемых модулей программ и промежуточных результатов при использовании заказных вычислительных СБИС с программной обработкой.
Внешний порт 36 контроля и управления СБИС предназначен для организации контроля и управления вычислительными СБИС средствами САПР СБИС на этапе настройки вычислительного модуля и для диагностики неисправностей.
1
N
Группа из N Flash памятей 21, …, 21 предназначена для хранения выполняемых программ при использовании вычислительных СБИС с программной реализацией трудоемких фрагментов вычислительных алгоритмов.
В зависимости от условий исполнения и применения вычислительный модуль может работать в следующих режимах:
1. В составе вычислительной системы в едином адресном пространстве, с единым питанием и охлаждением, подключенным к общей высокоскоростной последовательной сети (например, PCI-Express) вычислительной системы через внешние порты 4 и к централизованной системе мониторинга через внешний порт 19 мониторинга.
2. В составе вычислительной системы в адресном пространстве процессорного ядра 7, с единым питанием и охлаждением, подключенным к общей сети Ethernet вычислительной системы и к централизованной системе мониторинга через внешний порт 19 мониторинга, и с возможностью объединения с аналогичными модулями по высокоскоростному последовательному интерфейсу (например, PCI-Express) через внешние порты 4.
3. В автономном режиме в адресном пространстве процессорного ядра 7 и с независимыми системами питания и охлаждения, подключенным к любой пользовательской сети Ethernet, и с возможностью объединения с аналогичными модулями по высокоскоростному последовательному интерфейсу (например, PCI-Express) через внешние порты 4.
Первый режим работы практически полностью совпадает с режимом работы прототипа. Соотношение вычислительных СБИС и вычислительных ПЛИС зависит от конструктивных возможностей исполнения вычислительного модуля и обеспечивает увеличение вычислительной мощности модуля (при использовании однотипных СБИС) и расширение классов эффективно решаемых задач (при использовании различных СБИС).
Второй режим работы по отношению к прототипу, позволяет также увеличивать вычислительную мощность системы за счет подключения практически неограниченного количества дополнительных вычислительных модулей по сетевому интерфейсу Ethernet, не требующему распределения в адресном пространстве управляющих вычислительных машин, и осуществлять гибкое (программное) перераспределение вычислительных ресурсов между выполняемыми задачами в пределах сети Ethernet вычислительной системы.
Третий, автономный, режим работы расширяет область применения вычислительных модулей за счет реализации возможности использования их вычислительных ресурсов всеми агентами пользовательской сети Ethernet, к которой они подключены, в силу использования независимых систем питания и охлаждения, а также наличия собственной операционной системы у процессорного ядра 7, позволяющей формировать внутреннее адресное пространство для осуществления взаимодействий последнего с вычислительными компонентами (ПЛИС, СБИС), управлять включением и выключением источников питания и осуществлять мониторинг состояния компонент вычислительного модуля.
Питание автономного вычислительного модуля может осуществляться, например, от стандартного источника АТХ постоянным током первичными напряжениями +12V и +5V (в автономном режиме +5VSB), при этом питание вычислительных ПЛИС и СБИС осуществляется от +12V, а питание системной ПЛИС, процессорного ядра с его памятью от +5V (в автономном режиме +5VSB) через внешние разъемы (на чертеже не показаны) через соответствующие преобразователи напряжения, расположенные на вычислительном модуле (на чертеже не показаны). Так как питание +5VSB всегда присутствует на выходе источника АТХ при подключении его к первичному питанию ~220V и используется для питания компонент, осуществляющих управление его включением.
Предлагаемый автономный вычислительный модуль работает следующим образом.
1
N
1
N
После централизованной подачи первичного питания +5V и +12V на вычислительный модуль в первом и втором режимах осуществляется загрузка рабочей конфигурации в интерфейсную ПЛИС 2 из памяти 8 конфигурации интерфейсной ПЛИС и стартовые конфигурации в вычислительные ПЛИС 3, …, 3 из соответствующих памятей 10, …, 10 стартовых конфигураций.
При работе вычислительных ПЛИС в первом режиме по высокоскоростному последовательному интерфейсу PCI-Express требуется перезагрузка операционной системы управляющей вычислительной машины для распределения всех ПЛИС и портов коммутатора 1 как агентов PCI-Express в ее адресном пространстве.
При работе во втором режиме перезагрузка операционной системы управляющей вычислительной машины необходима только в случае объединения вычислительного модуля по высокоскоростному последовательному интерфейсу через внешний высокоскоростной последовательный порт 4 с последовательным интерфейсом PCI-Express управляющей вычислительной машины.
1
N
В третьем режиме после подачи первичного питания +5VSB осуществляется загрузка рабочей конфигурации только в интерфейсную ПЛИС 2, а стартовые конфигурации в вычислительные ПЛИС 3, …, 3 загружаются только после прихода в процессорное ядро 7 сетевой команды "Включить питание АТХ", после выполнения которой включается источник +12V. При работе в данном режиме вычислительных ПЛИС даже по высокоскоростному последовательному интерфейсу PCI-Express перезагрузки операционной системы не требуется, так как распределение всех ПЛИС и портов коммутатора 1 как агентов PCI-Express осуществляется в адресном пространстве процессорного ядра 7.
1
N
1
N
1
N
При использовании модулей для решения задач в первом режиме осуществляется обмен очередными данными и результатами между вычислительными ПЛИС 3, …, 3 и управляющей вычислительной машиной по высокоскоростному последовательному интерфейсу через внешний порт 4 (например, PCI-Express). Каждая транзакция сопровождается отправкой вычислительным ПЛИС 3, …, 3 слова состояния о ее завершении, для перехода к следующей транзакции. Информация о состоянии вычислительного модуля формируется интерфейсной ПЛИС 2 в виде кадра состояния вычислительного модуля, который, в зависимости от организации системы мониторинга, может либо оставаться в памяти управляющей вычислительной машины, либо посредством блока 18 сопряжения модуля с централизованной системой мониторинга через внешний порт 19 мониторинга модуля направляться дальше для хранения, анализа и принятия решений о дальнейшем управлении вычислительным модулем. При этом высокоскоростной внешний порт 4 полностью освобождается от передачи информации о мониторинге, что в среднем на 10-15% увеличивает суммарное время взаимодействия вычислительных ПЛИС 3, …, 3 на обмен данными и результатами выполнения задач пользователей по данному порту, что увеличивает и производительность модуля.
1
N
При использовании вычислительных модулей для решения задач во втором и в третьем, автономном, режимах в качестве управляющей вычислительной машины для вычислительных ПЛИС 3, …, 3 фактически выступает процессорное ядро 7, взаимодействующее с ними по высокоскоростному последовательному интерфейсу через коммутатор 1 (например, PCI-Express). Информация о состоянии вычислительного модуля формируется интерфейсной ПЛИС 2 также в виде кадра состояния вычислительного модуля, который может либо оставаться в памяти процессорного ядра 7, либо передаваться им через высокоскоростной внешний сетевой порт 22 модуля дальше в сеть.
Объединение вычислительных модулей по внешнему высокоскоростному последовательному порту 4 при использовании для обмена интерфейса PCI-Express и работе модулей в различных адресных пространствах должно осуществляться через непрозрачный порт (NT) у одного из модулей, при этом порт PCI-Express другого модуля должен быть выходным (DS). Подключение вычислительных модулей к управляющей вычислительной машине для работы в ее адресном пространстве осуществляется через входной порт (US), при этом порт PCI-Express управляющей машины должен быть выходным (DS). Настройка режима работы внешнего высокоскоростного последовательного порта 4 может осуществляться программным или аппаратным путем (на чертеже не показано).
В предлагаемом модуле имеется возможность отключать питание не только у вычислительных СБИС, а и у соответствующих им вычислительных ПЛИС, что осуществляется интерфейсной ПЛИС 2 посредством блока 14 контроля и управления питанием модуля.
Применение в предлагаемом вычислительном модуле расширенного набора вычислительных СБИС позволяет значительно расширить классы решаемых модулем задач.
ПРИМЕР ОСУЩЕСТВЛЕНИЯ ИЗОБРЕТЕНИЯ
Предлагаемый вычислительный модуль может быть выполнен на следующих элементах:
коммутатор 1 высокоскоростных последовательных каналов - в зависимости от типов используемых каналов может быть реализован, на микросхеме РЕХ8732 фирмы PLX Technology (при использовании высокоскоростных последовательных каналов PCI-Express) или ресурсах интерфейсной ПЛИС 2 (при реализации уникальных каналов);
интерфейсная ПЛИС 2 и процессорное ядро 7 - на микросхеме фирмы Xilinx ZYNQ-7 XC7Z007S-2CLG400E;
1
N
вычислительные ПЛИС 3, …, 3 - на микросхемах фирмы Xilinx Spartan-7 XC7S75-2FGGA484C;
1
N
память стартовой программы 24 процессорного ядра 7 и Flash памяти 21, …, 21 программ СБИС - на микросхемах на SPI-памяти N25Q064A11EF640;
1
N
оперативные памяти 20, …, 20 и 23 - на микросхемах MT46H128M16LFDD-48;
1
N
памяти 10, …, 10 стартовых конфигураций вычислительных ПЛИС и память 8 конфигурации интерфейсной ПЛИС - на микросхемах на SPI-памяти N25Q064A11EF640;
порты 6 и 36 контроля и управления ПЛИС и СБИС - с использованием штатных разъема MOLEX и микросхем CPLD ХС2С64А;
1
N
блоки 17 и 13, …, 13 мониторинга - на микросхемах TMP461AIRUNT и МАХ1239ЕЕЕ;
1
N
блоки 12, …, 12 настройки рабочих частот вычислительных СБИС - на микросхемах 570FCA000133DG.
Предлагаемый вычислительный модуль может быть выполнен в виде плат, устанавливаемых в отдельные корпуса, как с собственным источником питания АТХ, так и с внешним.
Охлаждение модулей осуществляется воздушным потоком, формируемым блоком вентиляторов (на чертеже не показан), проходящим через радиаторы их компонент (на чертеже не показаны) и выбираемыми в зависимости от мощности их потребления. Скорость вращения вентиляторов регулируется в зависимости от текущей температуры вычислительных ПЛИС и СБИС блоком 17 автономного мониторинга при автономном режиме, или централизованной системой мониторинга по информации, получаемой с внешних портов 19 мониторинга модулей.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый вычислительный модуль соответствует заявляемому техническому результату - увеличение производительности вычислительного модуля, а также расширение области его применения и классов эффективно решаемых вычислительно сложных задач.