ТОКОВЫЙ ПОРОГОВЫЙ ЭЛЕМЕНТ ЛЕВОГО ЦИКЛИЧЕСКОГО СДВИГА
CURRENT THRESHOLD ELEMENT OF LEFT CYCLIC SHIFT

Предлагаемое изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в различных цифровых структурах и системах автоматического управления, передачи цифровой информации и т.п.
В различных вычислительных и управляющих системах широко используются компараторы, реализованные на основе эмиттерно-связанной логики [1-15], работающие по законам булевой алгебры и имеющие по выходу два логических состояния «0» и «1», характеризующихся низким и высоким потенциалами.
0
В патенте [16], статьях [17-20], а также монографиях [21-22] показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока I. Заявляемое устройство «Токовый пороговый элемент левого циклического сдвига» относится к этому типу логических элементов.
Ближайшим прототипом заявляемого устройства является логический элемент, представленный в патенте RU 2725149 («Токовый пороговый элемент правого циклического сдвига», МПК H03K 19/17, 2020 г.). Он содержит (фиг. 1) первый 1 и второй 2 входы устройства, выход 3 устройства, первый 4, второй 5, третий 6, четвёртый 7, пятый 8 и шестой 9 входные полевые транзисторы с объединенными затворами, которые подключены к первому 10 источнику напряжения смещения, седьмой 11, восьмой 12, девятый 13, десятый 14, одиннадцатый 15 и двенадцатый 16 входные полевые транзисторы другого типа проводимости с объединенными затворами, которые подключены ко второму 17 источнику напряжения смещения, стоки первого 4, второго 5, третьего 6, пятого 8 и шестого 9 входных полевых транзисторов соединены с первой 18 шиной источников питания, стоки седьмого 11, девятого 13 и десятого 14 входных полевых транзисторов связаны со второй 19 шиной источников питания, тринадцатый 20 и четырнадцатый 21 входные полевые транзисторы с объединенными затворами, которые подключены к третьему 22 источнику напряжения смещения, стоки тринадцатого 20 и четырнадцатого 21 входных полевых транзисторов соединены с первой 18 шиной источников питания, пятнадцатый 23 и шестнадцатый 24 входные полевые транзисторы другого типа проводимости с объединенными затворами, которые подключены к четвертому 25 источнику напряжения смещения, стоки пятнадцатого 23 и шестнадцатого 24 входных полевых транзисторов связаны со второй 19 шиной источников питания, семнадцатый 26 и восемнадцатый 27 входные полевые транзисторы, девятнадцатый 28, двадцатый 29, двадцать первый 30, двадцать второй 31, двадцать третий 32 и двадцать четвёртый 33 входные полевые транзисторы другого типа проводимости, первое 34 токовое зеркало, согласованное с первой 18 шиной источников питания, содержащее первый 35, второй 36, третий 37, четвертый 38 и пятый 39 выходы, вход которого подключен к первому 1 входу устройства, второе 40 и третье 41 токовые зеркала, согласованные с первой 18 шиной источника питания, четвертое 42, пятое 43, шестое 44, седьмое 45, восьмое 46 и девятое 47 токовые зеркала, согласованные со второй 19 шиной источников питания, десятое 48 токовое зеркало, согласованное с первой 18 шиной источников питания и содержащее первый 49 и второй 50 выходы, вход которого подключен ко второму 2 входу устройства, первый 51, второй 52, третий 53, четвёртый 54, пятый 55, шестой 56, седьмой 57, восьмой 58, девятый 59 и десятый 60 источники опорного тока, первый 35 выход первого 34 токового зеркала соединён с объединёнными истоками первого 4 и седьмого 11 входных полевых транзисторов, затвором девятнадцатого 28 входного полевого транзистора и связан со второй 19 шиной источников питания через первый 51 источник опорного тока, сток девятнадцатого 28 входного полевого транзистора согласован со второй 19 шиной источников питания, истоки девятнадцатого 28 и двадцатого 29 входных полевых транзисторов объединены и связаны с первой 18 шиной источников питания через второй 52 источник опорного тока, затвор двадцатого 29 входного полевого транзистора подключен к пятому 61 источнику напряжения смещения, сток двадцатого 29 входного полевого транзистора соединён со входом четвертого 42 токового зеркала, второй 36 выход первого 34 токового зеркала соединён с объединёнными истоками второго 5 и восьмого 12 входных полевых транзисторов, выходом четвертого 42 токового зеркала и связан с первой 18 шиной источников питания через третий 53 источник опорного тока, третий 37 выход первого 34 токового зеркала соединён с объединёнными истоками третьего 6 и девятого 13 входных полевых транзисторов, затвором  семнадцатого 26 входного полевого транзистора и связан со второй 19 шиной источников питания через четвертый 54 источник опорного тока, четвертый 38 выход первого 34 токового зеркала соединён со входом пятого 43 токового зеркала, пятый 39 выход первого 34 токового зеркала соединён с объединёнными истоками шестого 9 и двенадцатого 16  входных полевых транзисторов и подключен к выходу седьмого 45 токового зеркала, истоки семнадцатого 26 и восемнадцатого 27 входных полевых транзисторов объединены и связаны со второй 19 шиной источников питания через пятый 55 источник опорного тока, сток семнадцатого 26 входного полевого транзистора соединён с первой 18 шиной источников питания, сток восемнадцатого 27 входного полевого транзистора согласован со входом второго 40 токового зеркала, затвор восемнадцатого 27 входного полевого транзистора подключен к шестому 62 источнику напряжения смещения, выход пятого 43 токового зеркала соединён с объединёнными истоками четвертого 7 и десятого 14 входных полевых транзисторов и согласован с первой 18 шиной источников питания через шестой 56 источник опорного тока, сток четвертого 7 входного полевого транзистора подключен ко входу третьего 41 токового зеркала, выходы второго 40 и третьего 41 токовых зеркал соединены и подключены к объединённым истокам пятого 8 и одиннадцатого 15 входных полевых транзисторов, стоки восьмого 12, одиннадцатого 15 и двенадцатого 16 входных полевых транзисторов объединены и подключены ко входу шестого 44 токового зеркала, выход которого согласован с выходом 3 устройства, первый 49 выход десятого 48 токового зеркала соединён с объединёнными истоками тринадцатого 20 и пятнадцатого 23 входных полевых транзисторов, затвором двадцать первого 30 входного полевого транзистора и связан со второй 19 шиной источников питания через седьмой 57 источник опорного тока, второй 50 выход одиннадцатого 48 токового зеркала соединён с объединёнными истоками четырнадцатого 21 и шестнадцатого 24 входных полевых транзисторов, затвором двадцать третьего 32 входного полевого транзистора и связан со второй 19 шиной источников питания через девятый 59 источник опорного тока, истоки двадцать первого 30 и двадцать второго 31 входных полевых транзисторов объединены и согласованы с первой 18 шиной источников питания через восьмой 58 источник опорного тока, сток двадцать второго 31 входного полевого транзистора соединён со входом седьмого 45 токового зеркала, затвор двадцать второго 31 входного полевого транзистора подключен к седьмому 63 источнику напряжения смещения, истоки двадцать третьего 32 и двадцать четвёртого 33 входных полевых транзисторов объединены и связаны с первой 18 шиной источников питания через десятый 60 источник опорного тока, сток двадцать третьего 32 входного полевого транзистора соединён со входом восьмого 46 токового зеркала, затвор двадцать четвёртого 33 входного полевого транзистора подключен к восьмому 64 источнику напряжения смещения, стоки двадцать первого 30 и двадцать четвёртого 33 входных полевых транзисторов объединены и подключены ко входу девятого 47 токового зеркала.
Существенный недостаток известного логического элемента состоит в том, что он не реализует логическую функцию левого циклического сдвига. Это не позволяет создать полный базис средств вычислительной техники, функционирующих на принципах преобразования многозначных токовых сигналов. В первую очередь это связано с тем, что известная схема имеет погрешности преобразования сигналов, происходящие  на каждой операции, эти погрешности неизбежно суммируются в выходном сигнале и могут приводить к заметным общим отклонениям от уровней опорных сигналов. Применение пороговых функций и соответствующих им пороговых  элементов, кроме реализации заданной логической функции, обеспечивает масштабирование и нормализацию уровней выходных сигналов и тем самым устраняет все погрешности сигналов, возникающие до порогового элемента.
Основная задача предлагаемого изобретения состоит в создании токового порогового элемента левого циклического сдвига, в котором внутреннее преобразование информации производится в токовой форме сигналов. В конечном итоге это позволяет повысить быстродействие и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры [17-18].
Поставленная задача решается тем, что в логическом элементе (фиг.1),
содержащем первый 1 и второй 2 входы устройства, выход 3 устройства, первый 4, второй 5, третий 6, четвёртый 7, пятый 8 и шестой 9 входные полевые транзисторы с объединенными затворами, которые подключены к первому 10 источнику напряжения смещения, седьмой 11, восьмой 12, девятый 13, десятый 14, одиннадцатый 15 и двенадцатый 16 входные полевые транзисторы другого типа проводимости с объединенными затворами, которые подключены ко второму 17 источнику напряжения смещения, стоки первого 4, второго 5, третьего 6, пятого 8 и шестого 9 входных полевых транзисторов соединены с первой 18 шиной источников питания, стоки седьмого 11, девятого 13 и десятого 14 входных полевых транзисторов связаны со второй 19 шиной источников питания, тринадцатый 20 и четырнадцатый 21 входные полевые транзисторы с объединенными затворами, которые подключены к третьему 22 источнику напряжения смещения, стоки тринадцатого 20 и четырнадцатого 21 входных полевых транзисторов соединены с первой 18 шиной источников питания, пятнадцатый 23 и шестнадцатый 24 входные полевые транзисторы другого типа проводимости с объединенными затворами, которые подключены к четвертому 25 источнику напряжения смещения, стоки пятнадцатого 23 и шестнадцатого 24 входных полевых транзисторов связаны со второй 19 шиной источников питания, семнадцатый 26 и восемнадцатый 27 входные полевые транзисторы, девятнадцатый 28, двадцатый 29, двадцать первый 30, двадцать второй 31, двадцать третий 32 и двадцать четвёртый 33 входные полевые транзисторы другого типа проводимости, первое 34 токовое зеркало, согласованное с первой 18 шиной источников питания, содержащее первый 35, второй 36, третий 37, четвертый 38 и пятый 39 выходы, вход которого подключен к первому 1 входу устройства, второе 40 и третье 41 токовые зеркала, согласованные с первой 18 шиной источника питания, четвертое 42, пятое 43, шестое 44, седьмое 45, восьмое 46 и девятое 47 токовые зеркала, согласованные со второй 19 шиной источников питания, десятое 48 токовое зеркало, согласованное с первой 18 шиной источников питания и содержащее первый 49 и второй 50 выходы, вход которого подключен ко второму 2 входу устройства, первый 51, второй 52, третий 53, четвёртый 54, пятый 55, шестой 56, седьмой 57, восьмой 58, девятый 59 и десятый 60 источники опорного тока, первый 35 выход первого 34 токового зеркала соединён с объединёнными истоками первого 4 и седьмого 11 входных полевых транзисторов, затвором девятнадцатого 28 входного полевого транзистора и связан со второй 19 шиной источников питания через первый 51 источник опорного тока, сток девятнадцатого 28 входного полевого транзистора согласован со второй 19 шиной источников питания, истоки девятнадцатого 28 и двадцатого 29 входных полевых транзисторов объединены и связаны с первой 18 шиной источников питания через второй 52 источник опорного тока, затвор двадцатого 29 входного полевого транзистора подключен к пятому 61 источнику напряжения смещения, сток двадцатого 29 входного полевого транзистора соединён со входом четвертого 42 токового зеркала, второй 36 выход первого 34 токового зеркала соединён с объединёнными истоками второго 5 и восьмого 12 входных полевых транзисторов, выходом четвертого 42 токового зеркала и связан с первой 18 шиной источников питания через третий 53 источник опорного тока, третий 37 выход первого 34 токового зеркала соединён с объединёнными истоками третьего 6 и девятого 13 входных полевых транзисторов, затвором  семнадцатого 26 входного полевого транзистора и связан со второй 19 шиной источников питания через четвертый 54 источник опорного тока, четвертый 38 выход первого 34 токового зеркала соединён со входом пятого 43 токового зеркала, пятый 39 выход первого 34 токового зеркала соединён с объединёнными истоками шестого 9 и двенадцатого 16  входных полевых транзисторов и подключен к выходу седьмого 45 токового зеркала, истоки семнадцатого 26 и восемнадцатого 27 входных полевых транзисторов объединены и связаны со второй 19 шиной источников питания через пятый 55 источник опорного тока, сток семнадцатого 26 входного полевого транзистора соединён с первой 18 шиной источников питания, сток восемнадцатого 27 входного полевого транзистора согласован со входом второго 40 токового зеркала, затвор восемнадцатого 27 входного полевого транзистора подключен к шестому 62 источнику напряжения смещения, выход пятого 43 токового зеркала соединён с объединёнными истоками четвертого 7 и десятого 14 входных полевых транзисторов и согласован с первой 18 шиной источников питания через шестой 56 источник опорного тока, сток четвертого 7 входного полевого транзистора подключен ко входу третьего 41 токового зеркала, выходы второго 40 и третьего 41 токовых зеркал соединены и подключены к объединённым истокам пятого 8 и одиннадцатого 15 входных полевых транзисторов, стоки восьмого 12, одиннадцатого 15 и двенадцатого 16 входных полевых транзисторов объединены и подключены ко входу шестого 44 токового зеркала, выход которого согласован с выходом 3 устройства, первый 49 выход десятого 48 токового зеркала соединён с объединёнными истоками тринадцатого 20 и пятнадцатого 23 входных полевых транзисторов, затвором двадцать первого 30 входного полевого транзистора и связан со второй 19 шиной источников питания через седьмой 57 источник опорного тока, второй 50 выход одиннадцатого 48 токового зеркала соединён с объединёнными истоками четырнадцатого 21 и шестнадцатого 24 входных полевых транзисторов, затвором двадцать третьего 32 входного полевого транзистора и связан со второй 19 шиной источников питания через девятый 59 источник опорного тока, истоки двадцать первого 30 и двадцать второго 31 входных полевых транзисторов объединены и согласованы с первой 18 шиной источников питания через восьмой 58 источник опорного тока, сток двадцать второго 31 входного полевого транзистора соединён со входом седьмого 45 токового зеркала, затвор двадцать второго 31 входного полевого транзистора подключен к седьмому 63 источнику напряжения смещения, истоки двадцать третьего 32 и двадцать четвёртого 33 входных полевых транзисторов объединены и связаны с первой 18 шиной источников питания через десятый 60 источник опорного тока, сток двадцать третьего 32 входного полевого транзистора соединён со входом восьмого 46 токового зеркала, затвор двадцать четвёртого 33 входного полевого транзистора подключен к восьмому 64 источнику напряжения смещения, стоки двадцать первого 30 и двадцать четвёртого 33 входных полевых транзисторов объединены и подключены ко входу девятого 47 токового зеркала, предусмотрены новые cвязи –  выход третьего 41 токового зеркала соединён с выходом девятого 47 токового зеркала, выход четвертого 42 токового зеркала подключен к выходу восьмого 46 токового зеркала.
На чертеже фиг. 1 показана схема прототипа, а на чертеже фиг. 2 –схема заявляемого токового порогового элемента левого циклического сдвига на полевых транзисторах в соответствии с формулой изобретения.
На чертеже фиг. 3 представлена схема токового порогового элемента левого циклического сдвига фиг. 2 в среде компьютерного моделирования Micro-Cap на моделях биполярных транзисторов.
На чертеже фиг. 4 приведены осциллограммы входных и выходных сигналов схемы левого циклического сдвига фиг. 3.
Токовый пороговый элемент левый циклический сдвиг фиг. 2 содержит
первый 1 и второй 2 входы устройства, выход 3 устройства, первый 4, второй 5, третий 6, четвёртый 7, пятый 8 и шестой 9 входные полевые транзисторы с объединенными затворами, которые подключены к первому 10 источнику напряжения смещения, седьмой 11, восьмой 12, девятый 13, десятый 14, одиннадцатый 15 и двенадцатый 16 входные полевые транзисторы другого типа проводимости с объединенными затворами, которые подключены ко второму 17 источнику напряжения смещения, стоки первого 4, второго 5, третьего 6, пятого 8 и шестого 9 входных полевых транзисторов соединены с первой 18 шиной источников питания, стоки седьмого 11, девятого 13 и десятого 14 входных полевых транзисторов связаны со второй 19 шиной источников питания, тринадцатый 20 и четырнадцатый 21 входные полевые транзисторы с объединенными затворами, которые подключены к третьему 22 источнику напряжения смещения, стоки тринадцатого 20 и четырнадцатого 21 входных полевых транзисторов соединены с первой 18 шиной источников питания, пятнадцатый 23 и шестнадцатый 24 входные полевые транзисторы другого типа проводимости с объединенными затворами, которые подключены к четвертому 25 источнику напряжения смещения, стоки пятнадцатого 23 и шестнадцатого 24 входных полевых транзисторов связаны со второй 19 шиной источников питания, семнадцатый 26 и восемнадцатый 27 входные полевые транзисторы, девятнадцатый 28, двадцатый 29, двадцать первый 30, двадцать второй 31, двадцать третий 32 и двадцать четвёртый 33 входные полевые транзисторы другого типа проводимости, первое 34 токовое зеркало, согласованное с первой 18 шиной источников питания, содержащее первый 35, второй 36, третий 37, четвертый 38 и пятый 39 выходы, вход которого подключен к первому 1 входу устройства, второе 40 и третье 41 токовые зеркала, согласованные с первой 18 шиной источника питания, четвертое 42, пятое 43, шестое 44, седьмое 45, восьмое 46 и девятое 47 токовые зеркала, согласованные со второй 19 шиной источников питания, десятое 48 токовое зеркало, согласованное с первой 18 шиной источников питания и содержащее первый 49 и второй 50 выходы, вход которого подключен ко второму 2 входу устройства, первый 51, второй 52, третий 53, четвёртый 54, пятый 55, шестой 56, седьмой 57, восьмой 58, девятый 59 и десятый 60 источники опорного тока, первый 35 выход первого 34 токового зеркала соединён с объединёнными истоками первого 4 и седьмого 11 входных полевых транзисторов, затвором девятнадцатого 28 входного полевого транзистора и связан со второй 19 шиной источников питания через первый 51 источник опорного тока, сток девятнадцатого 28 входного полевого транзистора согласован со второй 19 шиной источников питания, истоки девятнадцатого 28 и двадцатого 29 входных полевых транзисторов объединены и связаны с первой 18 шиной источников питания через второй 52 источник опорного тока, затвор двадцатого 29 входного полевого транзистора подключен к пятому 61 источнику напряжения смещения, сток двадцатого 29 входного полевого транзистора соединён со входом четвертого 42 токового зеркала, второй 36 выход первого 34 токового зеркала соединён с объединёнными истоками второго 5 и восьмого 12 входных полевых транзисторов, выходом четвертого 42 токового зеркала и связан с первой 18 шиной источников питания через третий 53 источник опорного тока, третий 37 выход первого 34 токового зеркала соединён с объединёнными истоками третьего 6 и девятого 13 входных полевых транзисторов, затвором  семнадцатого 26 входного полевого транзистора и связан со второй 19 шиной источников питания через четвертый 54 источник опорного тока, четвертый 38 выход первого 34 токового зеркала соединён со входом пятого 43 токового зеркала, пятый 39 выход первого 34 токового зеркала соединён с объединёнными истоками шестого 9 и двенадцатого 16  входных полевых транзисторов и подключен к выходу седьмого 45 токового зеркала, истоки семнадцатого 26 и восемнадцатого 27 входных полевых транзисторов объединены и связаны со второй 19 шиной источников питания через пятый 55 источник опорного тока, сток семнадцатого 26 входного полевого транзистора соединён с первой 18 шиной источников питания, сток восемнадцатого 27 входного полевого транзистора согласован со входом второго 40 токового зеркала, затвор восемнадцатого 27 входного полевого транзистора подключен к шестому 62 источнику напряжения смещения, выход пятого 43 токового зеркала соединён с объединёнными истоками четвертого 7 и десятого 14 входных полевых транзисторов и согласован с первой 18 шиной источников питания через шестой 56 источник опорного тока, сток четвертого 7 входного полевого транзистора подключен ко входу третьего 41 токового зеркала, выходы второго 40 и третьего 41 токовых зеркал соединены и подключены к объединённым истокам пятого 8 и одиннадцатого 15 входных полевых транзисторов, стоки восьмого 12, одиннадцатого 15 и двенадцатого 16 входных полевых транзисторов объединены и подключены ко входу шестого 44 токового зеркала, выход которого согласован с выходом 3 устройства, первый 49 выход десятого 48 токового зеркала соединён с объединёнными истоками тринадцатого 20 и пятнадцатого 23 входных полевых транзисторов, затвором двадцать первого 30 входного полевого транзистора и связан со второй 19 шиной источников питания через седьмой 57 источник опорного тока, второй 50 выход одиннадцатого 48 токового зеркала соединён с объединёнными истоками четырнадцатого 21 и шестнадцатого 24 входных полевых транзисторов, затвором двадцать третьего 32 входного полевого транзистора и связан со второй 19 шиной источников питания через девятый 59 источник опорного тока, истоки двадцать первого 30 и двадцать второго 31 входных полевых транзисторов объединены и согласованы с первой 18 шиной источников питания через восьмой 58 источник опорного тока, сток двадцать второго 31 входного полевого транзистора соединён со входом седьмого 45 токового зеркала, затвор двадцать второго 31 входного полевого транзистора подключен к седьмому 63 источнику напряжения смещения, истоки двадцать третьего 32 и двадцать четвёртого 33 входных полевых транзисторов объединены и связаны с первой 18 шиной источников питания через десятый 60 источник опорного тока, сток двадцать третьего 32 входного полевого транзистора соединён со входом восьмого 46 токового зеркала, затвор двадцать четвёртого 33 входного полевого транзистора подключен к восьмому 64 источнику напряжения смещения, стоки двадцать первого 30 и двадцать четвёртого 33 входных полевых транзисторов объединены и подключены ко входу девятого 47 токового зеркала. В схему введены новые связи – выход третьего 41 токового зеркала соединён с выходом девятого 47 токового зеркала, выход четвертого 42 токового зеркала подключен к выходу восьмого 46 токового зеркала.
Рассмотрим работу предлагаемой схемы логического элемента фиг.2.
Таблица истинности функции  имеет вид:
Учитывая, что  для троичных переменных, функцию y запишем в следующем виде:
Выражение (1) реализовано схемой фиг. 2, на выход попадает переменная x при i=0. Переменная  при i=1 и переменная  при i=2.
1
0
0
0
Входная переменная «x» в виде сигнала втекающего тока поступает на первый 1 вход устройства и далее на вход первого 34 токового зеркала. Выходной сигнал с первого 35 выхода первого 34 токового зеркала подаётся на объединённые истоки первого 4 и седьмого 11 входных полевых транзисторов, а затем на затвор девятнадцатого 28 входного полевого транзистора, где из данного сигнала вычитается ток первого 51 источника опорного тока. Режимы работы первого 4 и седьмого 11 входных полевых транзисторов задаются значениями напряжений первого 10 и второго 17 источников напряжения смещения. Девятнадцатый 28 и двадцатый 29 входные полевые транзисторы образуют ДК, переключение токов стоков этих транзисторов определяется сигналом, поступающим на затвор девятнадцатого 28 входного полевого транзистора. ДК в данном случае выполняет функции порогового элемента, выполняя сравнение переменной (i < 1,5) c пороговым уровнем, задаваемым первым 51 источником опорного тока. Выбор такого порогового уровня обеспечивает независимость результатов преобразования сигналов от погрешностей преобразования в пределах диапазона изменения тока 0,5I. При положительной разности сигналов (i - 1) ток второго 52 источника опорного тока через сток двадцатого 29 входного полевого транзистора поступает на вход четвертого 42 токового зеркала. Выходной сигнал со второго 36 выхода первого 34 токового зеркала суммируется с сигналом третьего 53 источника опорного тока, а из полученной суммы вычитается выходной ток с выхода четвертого 42 токового зеркала, формируя сигнал . Входная переменная «i» в виде сигнала втекающего тока поступает на второй 2 вход устройства и далее на вход десятого 48 токового зеркала. Выходной сигнал с первого 49 выхода десятого 48 токового зеркала подаётся на объединённые истоки тринадцатого 20 и пятнадцатого 23 входных полевых транзисторов, а затем на затвор двадцать первого 30 входного полевого транзистора. Режимы работы тринадцатого 20 и пятнадцатого 23  входных полевых транзисторов задаются значениями напряжений третьего 22 и четвертого 25 источников напряжения смещения. Двадцать первый 30 и двадцать второй 31 входные полевые транзисторы образуют ДК, переключение токов стоков этих транзисторов определяется сигналом, поступающим на затвор двадцать первого 30 входного полевого транзистора. ДК в данном случае выполняет функции порогового элемента, выполняя сравнение переменной (i > 0,5) c пороговым уровнем седьмого 57 источника опорного тока. Выбор такого порогового уровня обеспечивает независимость результатов преобразования сигналов от погрешностей преобразования в пределах диапазона изменения тока 0,5I. При положительной разности сигналов (i - 0,5) ток восьмого 58 источника опорного тока через сток двадцать второго 31 входного полевого транзистора подается на вход седьмого 45 токового зеркала. На выходе седьмого 45 токового зеркала формируется сигнал «запрет», разрешая передачу сигнала с пятого 39 выхода первого 34 токового зеркала только при i=0, таким образом, формируя первое слагаемое выражения (1). Выходной сигнал со второго 50 выхода десятого 48 токового зеркала подаётся на объединённые истоки четырнадцатого 21 и шестнадцатого 24 входных полевых транзисторов, а затем на затвор двадцать третьего 32 входного полевого транзистора. Режимы работы четырнадцатого 21 и шестнадцатого 24 входных полевых транзисторов задаются значениями напряжений третьего 22 и четвертого 25 источников напряжения смещения. Двадцать третий 32 и двадцать четвёртый 33 входные полевые транзисторы образуют ДК, переключение токов стоков этих транзисторов определяется сигналом, поступающим на затвор двадцать третьего 32 входного полевого транзистора. ДК в данном случае выполняет функции порогового элемента, выполняя сравнение переменной (i < 0,5) c пороговым уровнем девятого 59 источника опорного тока. Выбор такого порогового уровня обеспечивает независимость результатов преобразования сигналов от погрешностей преобразования в пределах диапазона изменения тока 0,5I. При положительной разности сигналов (i - 0,5) ток десятого 60 источника опорного тока через сток двадцать четвёртого 33 входного полевого транзистора подается на вход девятого 47 токового зеркала. На выходе девятого 47 токового зеркала формируется сигнал «запрет», разрешая передачу сигнала с выхода третьего 41 токового зеркала только при i=2, таким образом, формируя третье слагаемое выражения (1). Выходной сигнал со стока двадцать первого 30 входного полевого транзистора складывается с выходным сигналом со стока двадцать четвертого 33 входного полевого транзистора и подается на вход девятого 47 токового зеркала. На выходе девятого 47 токового зеркала формируется сигнал «запрет», разрешая передачу сигнала  только при i=1, таким образом, формируя второе слагаемое выражения (1). Выходной сигнал со второго 36 выхода первого 34 токового зеркала складывается с сигналом третьего 53 источника опорного тока и подаётся на объединённые истоки второго 5 и восьмого 12 входных полевых транзисторов, где из данного сигнала вычитаются токи с выходов четвертого 42 и девятого 47 токовых зеркал. При положительном значении алгебраической суммы этих токов через сток восьмого 12 входного полевого транзистора ток, определяемый вторым слагаемым выражения (1) поступает на вход шестого 44 токового зеркала и далее на выход логического элемента.
0
Режимы работы второго 5 и восьмого 12 входных полевых транзисторов задаются значениями напряжений первого 10 и второго 17  источников напряжения смещения. Выходной сигнал с третьего 37 выхода первого 34 токового зеркала подаётся на объединённые истоки третьего 6 и девятого 13 входных полевых транзисторов, а затем на затвор семнадцатого 26 входного полевого транзистора, где из данного сигнала вычитается ток четвертого 54 источника опорного тока. Режимы работы второго 5 и восьмого 12 входных полевых транзисторов задаются значениями напряжений первого 10 и второго 17 источников напряжения смещения. Семнадцатый 26 и восемнадцатый 27 входные полевые транзисторы образуют ДК, переключение токов стоков этих транзисторов определяется сигналом, поступающим на затвор семнадцатого 26 входного полевого транзистора. ДК в данном случае выполняет функции порогового элемента, выполняя сравнение переменной (i > 0,5) c пороговым уровнем четвертого 54 источника опорного тока. Выбор такого порогового уровня обеспечивает независимость результатов преобразования сигналов от погрешностей преобразования в пределах диапазона изменения тока 0,5I. При положительной разности сигналов (i - 0,5) ток пятого 55 источника опорного тока через сток восемнадцатого 27 входного полевого транзистора поступает на вход второго 40 токового зеркала. Сигнал с выхода второго 40 токового зеркала суммируется с выходным током третьего 41 токового зеркала, формируя сигнал , и совместно с сигналом «запрет» на выходе девятого 47 токового зеркала через сток одиннадцатого 15 входного полевого транзистора поступает на вход шестого 44 токового зеркала и далее на выход логического элемента. Режимы работы одиннадцатого 15 входного полевого транзистора задаётся значениями напряжения второго 17 источника напряжения смещения. Выходной сигнал с четвертого 38 выхода первого 34 токового зеркала подаётся на вход пятого 43 токового зеркала. Из сигнала с выхода пятого 43 токового зеркала вычитается ток шестого 56 источника тока и подаётся на объединённые истоки четвертого 7 и десятого 14 входных полевых транзисторов. Режимы работы четвертого 7 и десятого 14 входных полевых транзисторов задаются значениями напряжений первого 10 и второго 17 источников напряжения смещения. Сигнал со стока четвертого 7 входного полевого транзистора подаётся на вход третьего 41 токового зеркала. Выходной сигнал с пятого 39 выхода первого 34 токового зеркала вычитается из сигнала с выхода седьмого 45 токового зеркала и подаётся на объединённые истоки шестого 9 и двенадцатого 16 входных полевых транзисторов. Режимы работы шестого 9 и двенадцатого 16 входных полевых транзисторов задаются значениями напряжений первого 10 и второго 17 источников напряжения смещения. Сигнал со стока двенадцатого 16 входного полевого транзистора складывается с сигналами со стоков восьмого 12 и одиннадцатого 15 входных полевых транзисторов, и подаются на вход шестого 44 токового зеркала, где преобразуются в равный им вытекающий ток и передаются на выход 3 устройства.
В схеме на фиг. 2 двухполюсник 65 служит для обнаружения наличия кванта тока в выходной цепи в процессе экспериментальных исследований.
Показанные на фиг. 4 результаты моделирования подтверждают указанные свойства заявляемой схемы.
Таким образом, рассмотренное схемотехническое решение токового порогового элемента левого циклического сдвига характеризуется многозначным состоянием внутренних сигналов и сигналов на его токовых входах и выходах, что может быть положено в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент SU 1621164, 1991 г.
2. Патент US 6.700.413, 2004 г.
3. Патент US 6.414.519, 2002 г.
4. Патент US 6.566.912, 2003 г.
5. Патентная заявка US 2007/0018694, 2007 г.
6. Патентная заявка US 2004/0263210, 2004 г.
7. Патент US 6.680.625, 2004 г.
8. Патент US 5.742.154, 1998 г.
9. Патент US 6.573.758, 2003 г.
10. Патент US 5.155.387, 1992 г.
11. Патент US 4.713.790, 1987 г.
12. Патент US 5.608.741, 1997 г.
13. Патент US 4.185.210, fig.2, 1980 г.
14. Патент US 3.040.192, fig.1. 1962 г.
15. Патент RU 2692573, 2019 г.
16. Патент RU 2725149, 2020 г.
17. N.N. Prokopenko, N.V. Butyrlagin, N.I. Chernov, V.Ya. Yugai,  “Basic Linear Elements of k-valued Digital Structures,” ICSES 2016 International Conference on Signals and Electronic Systems, Krakow, Poland, 5-7 September, 2016. pp. 7-12. DOI: 10.1109/ICSES.2016.7847763.
18. N.N. Prokopenko, N.I. Chernov, V.Ya. Yugai, N.V. Butyrlagin.”The Element Base of the Multivalued Threshold Logic for the Automation and Control Digital Devices,” on International Siberian Conference on Control and Communications, SIBCON-2017, Astana, Kazakhstan, 29-30 June, 2017.
19. N.N. Prokopenko, N.I. Chernov, V.Ya. Yugai, N.V. Butyrlagin, “The Multifunctional Current Logical Element for Digital Computing Devices, Operating on the Principles of Linear (Not Boolean) Algebra,” IEEE East-West Design & Test Symposium (EWDTS’2016), Yerevan, Armenia, 14 – 17 Oct. 2016. pp. 278-282. DOI: 10.1109/EWDTS.2016.7807723.
20. N.N. Prokopenko, N.I. Chernov, V.Ya. Yugai, P.S. Budyakov, “Logic functions representation and synthesis of k-valued digital circuits in linear algebra,” 2016 24nd Telecommunications Forum (TELFOR 2016), Belgrade, Serbia, 22-23 November 2016, pp. 1-4. DOI: 10.1109/TELFOR.2016.7818892.
21. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел // Монография. – Таганрог: ТРТУ, 2001. – 147с.
22. Чернов Н.И. Линейный синтез цифровых структур АСОИУ» // Учебное пособие Таганрог. – ТРТУ, 2004г., 118с.