ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ
LOGIC CONVERTER

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны логические преобразователи (см., например, патент РФ 2294007, кл. G06F 7/57, 2007 г.), которые реализуют любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.
M
M
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся большие аппаратурные затраты и низкое быстродействие, обусловленные соответственно аппаратурным составом из девятнадцати мажоритарных элементов и максимальным временем задержки распространения сигнала, определяемым выражением Δt=6Δt, где Δt есть время задержки мажоритарного элемента.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2393527, кл. G06F 7/57, 2010 г.), который содержит мажоритарные элементы и реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.
M
M
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты и низкое быстродействие, обусловленные соответственно тем, что прототип содержит восемь мажоритарных элементов и максимальное время задержки распространения сигнала в нем определяется выражением Δt=4Δt, где Δt есть время задержки мажоритарного элемента.
Техническим результатом изобретения является уменьшение аппаратурных затрат и повышение быстродействия при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем семь мажоритарных элементов, среди которых первый мажоритарный элемент подсоединен вторым и третьим входами соответственно к первому и второму информационным входам логического преобразователя, подключенного вторым и первым настроечными входами соответственно к первому входу четвертого, и объединенным первым входам первого, третьего мажоритарных элементов, особенность заключается в том, что объединенные вторые входы второго, пятого, объединенные первые входы пятого, шестого и объединенные первые входы второго, седьмого мажоритарных элементов соединены соответственно с третьим информационным, первым и вторым настроечными входами логического преобразователя, первый, второй, четвертый информационные и третий настроечный входы которого подключены соответственно к второму, третьему входам четвертого, третьему входу второго и третьему входу пятого мажоритарных элементов, второй и третий входы i-го (i∈{3,6}) мажоритарного элемента соединены соответственно с выходом (i-2)-го и выходом (i-1)-го мажоритарных элементов, а второй, третий входы и выход седьмого мажоритарного элемента подключены соответственно к выходу третьего, выходу шестого мажоритарных элементов и выходу логического преобразователя.
На чертеже представлена схема предлагаемого логического преобразователя.
1
7
1
4
1
4
2
5
2
i
i-2
i-1
7
3
6
5
1
3
5
6
2
4
7
Логический преобразователь содержит мажоритарные элементы 1, …, 1, причем объединенные вторые входы элементов 1, 1, объединенные третьи входы элементов 1, 1 и объединенные вторые входы элементов 1, 1 соединены соответственно с первым, вторым и третьим информационными входами логического преобразователя, четвертый информационный вход которого образован третьим входом элемента 1, второй и третий входы элемента 1 (i∈{3,6}) соединены соответственно с выходами элементов 1 и 1, а второй, третий входы и выход элемента 1 подключены соответственно к выходам элементов 1, 1 и выходу логического преобразователя, третий, первый и второй настроечные входы которого образованы соответственно третьим входом элемента 1, объединенными первыми входами элементов 1, 1, 1, 1 и объединенными первыми входами элементов 1, 1, 1.
1
4
1
3
k1
k2
k3
k1
k2
k1
k3
k2
k3
k1
k2
k3
a
a
a
a
a
a
a
a
a
a
a
a
Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый, …, четвертый информационные и первый, …, третий настроечные входы подаются соответственно двоичные сигналы х, …, x ∈ {0,1} и f, …, f ∈ {0,1}. На выходе мажоритарного элемента  имеем ##=∨∨, где , ,  и #, ∨, · есть соответственно сигналы на его первом, втором, третьем входах и символы операций Maj, ИЛИ, И. Следовательно, сигнал на выходе предлагаемого логического преобразователя определяется выражением
2
1
2
2
1
2
Z=fy∨fy∨yy,
где
1
1
1
1
1
2
1
2
1
2
3
2
4
3
4
y=f(fx∨fx∨xx)∨f(fx∨fx∨xx)∨
1
1
1
2
1
2
2
3
2
4
3
4
∨(fx∨fx∨xx)(fx∨fx∨xx);
2
1
2
1
2
2
1
2
1
1
3
1
3
3
3
y=f(fx∨fx∨xx)∨f(fx∨ff∨xf)∨
2
1
2
2
1
2
1
3
1
3
3
3
∨(fx∨fx∨xx)(fx∨ff∨xf).
Таким образом, на выходе предлагаемого логического преобразователя получим
1
5
1
5
M
M
где τ, …, τ есть простые симметричные булевы функции пяти аргументов x, …, x (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974). При этом указанный преобразователь содержит семь мажоритарных элементов, а максимальное время задержки распространения сигнала в нем определяется выражением Δt=3Δt, где Δt есть время задержки мажоритарного элемента.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и обладает меньшими по сравнению с прототипом аппаратурными затратами и более высоким быстродействием.