ПАРЫ ИНСТРУКЦИЙ УСТАНОВЛЕНИЯ ОЧЕРЁДНОСТИ ИСПОЛНЕНИЯ ИНСТРУКЦИЙ, ПРОЦЕССОРЫ, СПОСОБЫ И СИСТЕМЫ

1. Процессор, содержащий:
блок выборки инструкций для выборки пары инструкций установления очередности исполнения инструкций, которая должна быть частью набора инструкций процессора, причем пара инструкций установления очередности исполнения инструкций включает в себя инструкцию активации и инструкцию установления, причем инструкция активации появляется перед инструкцией установления в очереди программы; и
модуль установления очередности исполнения инструкций, в ответ на пару инструкций установления очередности исполнения инструкций, для предотвращения обработки инструкций, появляющихся после инструкции установления в очереди программы, перед инструкцией активации в части с изменением очередности исполнения инструкций процессора.
2. Процессор по п. 1, в котором модуль установления очередности исполнения инструкций содержит: модуль активации, который должен активировать установление очередности исполнения инструкций, в ответ на инструкцию активации, в первом каскаде конвейера процессора; и
модуль блокирования, соединенный с модулем активации, причем модуль блокирования, при активации установления очередности исполнения инструкций, для предотвращения продвижения инструкции установления и инструкций, появляющихся после инструкции установления, за пределами второго каскада конвейера.
3. Процессор по п. 2, опционально содержащий один или более разрядов управления установлением очередности исполнения инструкций процессора; где модуль активации должен изменять один или более разрядов управления установлением очередности исполнения инструкций из первого состояния во второе состояние для активации установления очередности исполнения инструкций;
где модуль блокирования должен удерживать инструкцию установления во втором каскаде и должен предотвращать продвижение инструкции после инструкции установления около инструкции установления тогда, когда разряды имеют второе состояние; и
опционально содержащий модуль деактивации для изменения одного или более разрядов управления установлением очередности исполнения инструкций для деактивации установления очередности исполнения инструкций, в ответ на инструкцию активации, в третьем каскаде конвейера процессора.
4. Процессор по п. 2, опционально содержащий счетчик установления очередности исполнения инструкций, соединенный с модулем активации; где модуль активации должен активировать счетчик установления очередности исполнения инструкций для запуска начала отсчета, чтобы активировать установление очередности исполнения инструкций; и
где модуль блокирования должен удерживать инструкцию установления во втором каскаде и должен предотвращать продвижение инструкции после инструкции установления около инструкции установления до тех пор, пока счетчик не досчитает до значения.
5. Процессор по п. 4, в котором инструкция активации должна удерживать операнд для указания значения, которое будет использоваться для активации счетчика установления очередности исполнения инструкций.
6. Процессор по п. 2, в котором модуль активации должен активировать установление очередности исполнения инструкций в препроцессоре без изменения очередности исполнения инструкций конвейера;
в котором модуль блокирования должен предотвращать продвижение инструкции установления и инструкций, появляющихся после инструкции установления, за пределами второго каскада препроцессора без изменения очередности исполнения инструкций конвейера; и
опционально содержащий модуль деактивации для деактивации установления очередности исполнения инструкций, в ответ на инструкцию активации, в постпроцессоре без изменения очередности исполнения инструкций конвейера.
7. Процессор по п. 6, в котором модуль активации должен активировать установление очередности исполнения инструкций в одном из: каскада выборки и каскада выделения;
в котором модуль блокирования должен предотвращать продвижение инструкции установления и инструкций, появляющихся после инструкции установления, за пределами одного из каскадов выборки и выделения; и
в котором модуль деактивации должен деактивировать установление очередности исполнения инструкций после того, как инструкция активации достигнет каскада фиксации изменений.
8. Процессор по п. 1, в котором по меньшей мере одно из следующего:
префикс инструкции активации должен показывать активацию установления очередности исполнения инструкций, и где помимо активации установления очередности исполнения инструкций инструкция активации должна также показывать по меньшей мере одну другую операцию; и
префикс инструкции установления должен показывать установление очередности исполнения инструкций, и где помимо установления очередности исполнения инструкций инструкция установления должна также показывать по меньшей мере одну другую операцию.
9. Процессор по п. 1, в котором процессор содержит процессор с сокращенным набором инструкций (RISC).
10. Процессор по п. 1, в котором процессор не выполнен с возможностью использования микрокода для реализации пары инструкций установления очередности исполнения инструкций.
11. Способ, выполняемый процессором, содержащий:
прием пары инструкций установления очередности исполнения инструкций, которая является частью набора инструкций процессора, причем пара инструкций установления очередности исполнения инструкций включает в себя инструкцию активации и инструкцию установления, при этом инструкция активации появляется перед инструкцией установления в очереди программы; и
в ответ на пару инструкций установления очередности исполнения инструкций, предотвращение обработки инструкций, появляющихся после инструкции установления в очереди программы, перед инструкцией активации в части с изменением очередности исполнения инструкций процессора.
12. Способ по п. 11, опционально содержащий:
активацию установления очередности исполнения инструкций, в ответ на инструкцию активации, в первом каскаде конвейера процессора; и
при активации установления очередности исполнения инструкций, установление очередности исполнения инструкций путем предотвращения продвижения инструкции установления и инструкций, появляющихся после инструкции установления, за пределами второго каскада конвейера.
13. Способ по п. 12, в котором активация содержит изменение одного или более разрядов управления установлением очередности исполнения инструкций процессора с первого состояния на второе состояние;
в котором установление очередности исполнения инструкций содержит удержание инструкции установления во втором каскаде и предотвращение продвижения инструкций после инструкции установления около инструкции установления; и
опционально содержащий деактивацию установления очередности исполнения инструкций, в ответ на инструкцию активации, в третьем каскаде конвейера, причем деактивация установления очередности исполнения инструкций содержит изменение одного или более разрядов управления установлением очередности исполнения инструкций.
14. Способ по п. 12, в котором активация содержит активацию счетчика установления очередности исполнения инструкций для запуска начала отсчета; и
в котором установление очередности исполнения инструкций содержит удержание инструкции установления во втором каскаде и предотвращение продвижения инструкций после инструкции установления около инструкции установления до тех пор, пока счетчик установления очередности исполнения инструкций не досчитает до значения.
15. Способ по п. 14, в котором прием пары инструкций содержит прием инструкции активации, которая содержит операнд, который показывают, что значение, которое используется для активации счетчика установления очередности исполнения инструкций.
16. Способ по п. 12, в котором активация содержит активацию установления очередности исполнения инструкций в препроцессоре без изменения очередности исполнения инструкций конвейера;
в котором установление очередности исполнения инструкций содержит предотвращение продвижения инструкции установления и инструкций после инструкции установления за пределами второго каскада препроцессора без изменения очередности исполнения инструкций конвейера; и
опционально содержащий деактивацию установления очередности исполнения инструкций, в ответ на инструкцию активации, в постпроцессоре без изменения очередности исполнения инструкций конвейера.
17. Способ по п. 16, в котором активация содержит активацию установления очередности исполнения инструкций в одном из: каскада выборки и каскада выделения;
в котором предотвращение продвижения инструкции установления и инструкций после инструкции установления за пределами второго каскада содержит предотвращение продвижения за пределами одного из каскадов выборки и выделения; и
в котором деактивация содержит деактивацию установления очередности исполнения инструкций после того, как инструкция активации достигнет каскада фиксации изменений.
18. Способ по п. 11, опционально содержащий по меньшей мере одно из:
определение на основании префикса, который инструкция активации должна активировать установление очередности исполнения инструкций, причем помимо активации установления очередности исполнения инструкций инструкция активации также показывает по меньшей мере одну другую выбранную операцию; и
определение на основании префикса того, что инструкция установления должна устанавливать очередность исполнения инструкций, причем помимо установления очередности исполнения инструкций инструкция установления также показывает по меньшей мере одну другую операцию.
19. Способ по п. 11, в котором прием пары инструкций установления очередности исполнения инструкций содержит прием пары инструкций установления очередности исполнения инструкций в процессоре с сокращенным набором инструкций (RISC).
20. Способ по п. 11, в котором прием пары инструкций установления очередности исполнения инструкций содержит прием пары инструкций установления очередности исполнения инструкций в процессоре, который не выполнен с возможностью использования микрокода, для реализации пары инструкций установления очередности исполнения инструкций.
21. Система для обработки инструкций, содержащая:
межсоединение;
процессор, соединенный с межсоединением; и
динамическое оперативное запоминающее устройство (DRAM), соединенное с межсоединением, причем DRAM хранит пару инструкций установления очередности исполнения инструкций, которая является частью набора инструкций процессора, при этом пара инструкций установления очередности исполнения инструкций включает в себя инструкцию активации и инструкцию установления, причем инструкция активации появляется перед инструкцией установления в очереди программы, при этом пара инструкций установления очередности исполнения инструкций в случае исполнения их процессором предписывает процессору выполнять операции, содержащие:
предотвращение обработки инструкций, появляющихся после инструкции установления в очереди программы, перед инструкцией активации в части с изменением очередности исполнения инструкций процессора.
22. Система по п. 21, в которой пара инструкций установления очередности исполнения инструкций в случае исполнения их процессором выполнена с возможностью предписания процессору выполнять операции, содержащие: активацию установления очередности исполнения инструкций, в ответ на инструкцию активации, в первом каскаде конвейера процессора; и
при активации установления очередности исполнения инструкций, установление очередности исполнения инструкций путем предотвращения продвижения инструкции установления и инструкций, появляющихся после инструкции установления, за пределами второго каскада конвейера.
23. Изделие промышленного производства, содержащее постоянный машиночитаемый носитель информации, хранящий пару инструкций установления очередности исполнения инструкций, которая является частью набора инструкций процессора, при этом пара инструкций установления очередности исполнения инструкций включает в себя инструкцию активации и инструкцию установления, причем инструкция активации появляется перед инструкцией установления в очереди программы, при этом пара инструкций установления очередности исполнения инструкций в случае исполнения их процессором предписывает процессору выполнять операции, содержащие:
предотвращение обработки инструкций, появляющихся после инструкции установления в очереди программы, перед инструкцией активации в части с изменением очередности исполнения инструкций процессора.
24. Изделие промышленного производства по п. 23, в котором пара инструкций установления очередности исполнения инструкций в случае исполнения их процессором выполнена с возможностью предписания процессору выполнять операции, содержащие: активацию установления очередности исполнения инструкций, в ответ на инструкцию активации, в первом каскаде конвейера процессора; и
при активации установления очередности исполнения инструкций, установление очередности исполнения инструкций путем предотвращения продвижения инструкции установления и инструкций, появляющихся после инструкции установления, за пределами второго каскада конвейера.