СПОСОБ И УСТРОЙСТВО ДЛЯ УМЕНЬШЕНИЯ ПОТРЕБЛЯЕМОЙ МОЩНОСТИ В АССОЦИАТИВНОЙ ПАМЯТИ

1. Способ уменьшения потребляемой мощности в схеме многоуровневой иерархической ассоциативной памяти (АП), содержащий этапы:
получение информации разрешения, ассоциированной с одной или более линиями совпадения АП, включенными в схему многоуровневой иерархической АП; и
предотвращение отдельных линий совпадения АП от восстановления в состояние, предшествующее определению, в ответ на информацию разрешения.
2. Способ по п.1, в котором отдельные линии совпадения АП, которым препятствуют восстановиться в состояние, предшествующее определению, являются по меньшей мере одними из: локальных линий совпадения АП и промежуточных линий совпадения АП.
3. Способ по п.1, в котором предотвращение восстановления отдельных линий совпадения АП в состояние, предшествующее определению, в ответ на информацию разрешения содержит предотвращение предварительной зарядки линии совпадения.
4. Способ по п.1, в котором предотвращение восстановления отдельных линий совпадения АП в состояние, предшествующее определению, в ответ на информацию разрешения содержит предотвращение предварительной разрядки линии совпадения.
5. Способ по п.1, в котором предотвращение восстановления отдельных линий совпадения АП в состояние, предшествующее определению, в ответ на информацию разрешения содержит блокировку схемы, сконфигурированной, чтобы восстанавливать отдельные линии совпадения АП в их соответствующие состояния, предшествующие определению.
6. Способ по п.1, дополнительно содержащий предотвращение отдельных линий совпадения АП в ответ на информацию разрешения от влияния на состояние, предшествующее определению, соответствующих линий совпадения АП более высокого уровня.
7. Способ по п.6, в котором предотвращение отдельных линий совпадения АП в ответ на информацию разрешения от влияния на состояние, предшествующее определению, соответствующих линий совпадения АП более высокого уровня содержит разрешение работы схемы, сконфигурированной так, чтобы отсоединить отдельные линии совпадения АП от их соответствующих линий совпадения АП более высокого уровня.
8. Способ по п.6, в котором линии совпадения АП более высокого уровня являются по меньшей мере одними из: промежуточных линий совпадения АП и глобальных линий совпадения АП.
9. Способ по п.6, в котором информация разрешения содержит один или более битов, которые указывают, должны ли быть использованы результаты поиска, ассоциированные с отдельными линиями совпадения АП.
10. Схема многоуровневой иерархической ассоциативной памяти (АП), содержащая:
множество линий совпадения более низкого уровня, сконфигурированных так, чтобы быть восстановленными в состояние, предшествующее определению, во время периода, предшествующего определению;
множество линий совпадения более высокого уровня, конфигурированных так, чтобы фиксировать состояние оценки соответствующих групп из одной или более линий совпадения более низкого уровня во время периода определения и восстанавливаться в состояние, предшествующее определению, во время периода, предшествующего определению; и
схему восстановления линий совпадения, сконфигурированную, чтобы предотвратить восстановление по меньшей мере одной из линий совпадения более низкого уровня в состояние, предшествующее определению, в ответ на соответствующую информацию разрешения.
11. Схема многоуровневой иерархической АП по п.10, в которой схема восстановления линий совпадения конфигурируется, чтобы предотвратить по меньшей мере одну из линий совпадения более низкого уровня от восстановления в состояние, предшествующее определению, в ответ на информацию разрешения посредством предотвращения предварительной зарядки линии совпадения.
12. Схема многоуровневой иерархической АП по п.10, в которой схема восстановления линий совпадения конфигурируется, чтобы предотвратить по меньшей мере одну из линий совпадения более низкого уровня от восстановления в состояние, предшествующее определению, в ответ на информацию разрешения посредством предотвращения предварительной разрядки линии совпадения.
13. Схема многоуровневой иерархической АП по п.10, в которой схема восстановления линий совпадения дополнительно конфигурируется, чтобы препятствовать восстановлению одной или более промежуточных линий совпадения в состояние, предшествующее определению, в ответ на информацию разрешения.
14. Схема многоуровневой иерархической АП по п.10, в которой схема многоуровневой иерархической АП дополнительно содержит схему отсоединения линий совпадения, конфигурированную так, чтобы отсоединять одну или более линий совпадения более низкого уровня в ответ на информацию разрешения от их соответствующих линий совпадения более высокого уровня.
15. Схема многоуровневой иерархической АП по п.14, в которой схема отсоединения линий совпадения конфигурируется так, чтобы отсоединять одну или более линий совпадения более низкого уровня в ответ на информацию разрешения от их соответствующих линий совпадения более высокого уровня посредством предотвращения влияния отдельных линий совпадения более низкого уровня на состояние, предшествующее определению, их соответствующих линий совпадения более высокого уровня.
16. Схема многоуровневой иерархической АП по п.15, в которой схема отсоединения линий совпадения конфигурируется, чтобы предотвратить влияние отдельных линий совпадения более низкого уровня на состояние, предшествующее определению, их соответствующих линий совпадения более высокого уровня посредством предотвращения отдельных линий совпадения более низкого уровня от разряда их соответствующих линий совпадения более высокого уровня.
17. Схема многоуровневой иерархической АП по п.14, в которой схема отсоединения линий совпадения конфигурируется, чтобы отсоединять одну или более линий совпадения более низкого уровня в ответ на информацию разрешения от их соответствующих линий совпадения более высокого уровня посредством отсоединения одной или более промежуточных линий совпадения от соответствующих линий совпадения более высокого уровня.
18. Схема многоуровневой иерархической АП по п.14, в которой информация разрешения содержит один или более битов, которые указывают, должны ли быть использованы результаты поиска, ассоциированные с отдельными линиями совпадения АП.
19. Схема многоуровневой иерархической АП по п.10, в которой множество линий совпадения более низкого уровня являются локальными линиями совпадения, и множество линий совпадения более высокого уровня являются глобальными линиями совпадения.
20. Микропроцессор, включающий в себя схему многоуровневой иерархической АП по п.10.
21. Схема буфера динамического преобразования (TLB), содержащая схему многоуровневой иерархической ассоциативной памяти (АП), имеющую множество записей и соответствующих линий совпадения, причем схема многоуровневой иерархической АП сконфигурирована так, чтобы хранить информацию разрешения, ассоциированную с упомянутыми записями, чтобы преобразовывать адреса виртуальной памяти в соответствующие физические адреса памяти и препятствовать тому, чтобы отдельные линии совпадения были восстановлены в состояние, предшествующее определению, в ответ на информацию разрешения.
22. Схема TLB по п.21, в которой схема многоуровневой иерархической АП конфигурируется, чтобы препятствовать тому, чтобы отдельные линии совпадения были восстановлены в состояние, предшествующее определению, в ответ на информацию разрешения посредством запрещения работы схемы, включенной в схему многоуровневой иерархической АП, сконфигурированной так, чтобы восстанавливать линии совпадения.
23. Схема TLB по п.21, в которой схема многоуровневой иерархической АП дополнительно конфигурируется так, чтобы отсоединять отдельные линии совпадения в ответ на информацию разрешения от соответствующих линий совпадения более высокого уровня.
24. Схема TLB по п.23, в которой схема многоуровневой иерархической АП конфигурируется так, чтобы отсоединить отдельные линии совпадения, в ответ на информацию разрешения, от соответствующих линий совпадения более высокого уровня посредством разрешения работы схемы, включенной в схему многоуровневой иерархической АП, конфигурированной так, чтобы препятствовать тому, чтобы отдельные линии совпадения влияли на состояние, предшествующее определению, их соответствующих линий совпадения более высокого уровня.
25. Схема TLB по п.23, в которой схема многоуровневой иерархической АП конфигурируется так, чтобы отсоединять отдельные линии совпадения в ответ на информацию разрешения от соответствующих линий совпадения более высокого уровня посредством разряда отдельных линий совпадения более высокого уровня независимо от состояния соответствующих линий совпадения более низкого уровня.
26. Микропроцессор, включающий в себя схему TLB по п.21.