СПОСОБ И УСТРОЙСТВО ТЕСТИРОВАНИЯ МНОГОПОРТОВОГО МАССИВА ПАМЯТИ НА СКОРОСТИ

1. Способ тестирования массива памяти, имеющего множество портов записи, в процессоре, содержащий этапы, на которых
записывают первый шаблон данных по первому адресу в массив через первый порт записи,
одновременно записывают второй шаблон данных по второму адресу в массив через второй порт записи,
считывают первый и второй шаблоны данных из массива, и
сравнивают первый и второй шаблоны данных, считанные из массива, с первым и вторым шаблонами данных, записанными в массив, соответственно.
2. Способ по п.1, дополнительно содержащий этап, на котором записывают фоновый шаблон данных в по меньшей мере первый и второй адреса в массиве, до записи первого и второго шаблонов данных.
3. Способ по п.1, в котором первый и второй шаблоны данных одинаковы.
4. Способ по п.1, в котором первый и второй шаблоны данных различны.
5. Способ по п.1, в котором первый и второй адреса являются соседними.
6. Способ по п.1, в котором первый и второй адреса не являются соседними.
7. Способ по п.1, в котором запись и чтение тестовых шаблонов осуществляется на рабочей частоте интегральной схемы.
8. Способ тестирования массива памяти, имеющего множество портов чтения, в процессоре, содержащий этапы, на которых
записывают первый шаблон данных по первому адресу в массив,
записывают второй шаблон данных по второму адресу в массив,
считывают первый шаблон данных из массива через первый порт чтения,
одновременно считывают второй шаблон данных из массива через второй порт чтения, и
сравнивают первый и второй шаблоны данных, считанные из массива, с первым и вторым шаблонами данных, записанными в массив, соответственно.
9. Способ по п.8, дополнительно содержащий этап, на котором записывают фоновый шаблон данных в по меньшей мере первый и второй адреса в массив до записи первого и второго шаблонов данных.
10. Способ по п.8, в котором первый и второй шаблоны данных одинаковы.
11. Способ по п.8, в котором первый и второй шаблоны данных различны.
12. Способ по п.8, в котором первый и второй адреса одинаковы.
13. Способ по п.8, в котором первый и второй адреса различны.
14. Способ по п.8, в котором запись и чтение тестовых шаблонов осуществляется на рабочей частоте процессора.
15. Способ по п.8, в котором на этапе сравнения первого и второго шаблонов данных, считанных из массива, с первым и вторым шаблонами данных, записанными в массив, одновременно сравнивают первый и второй шаблоны данных, считанные из массива, с первым и вторым шаблонами данных, записанными в массив.
16. Способ по п.8 дополнительно содержащий этапы, на которых
записывают третий шаблон данных по третьему адресу в массив,
считывают третий шаблон данных из массива через третий порт чтения одновременно со считыванием первого и второго шаблонов данных, и
сравнивают третий шаблон данных, считанный из массива, с третьим шаблоном данных, записанным в массив.
17. Способ по п.16, в котором на этапе сравнения шаблонов данных
одновременно сравнивают первый и второй шаблоны данных, считанные из массива, с первым и вторым шаблонами данных, записанными в массив, и
затем сравнивают третий шаблон данных, считанный из массива, с третьим шаблоном данных, записанным в массив.
18. Способ тестирования массива памяти в процессоре, содержащий этапы, на которых
записывают один или более заранее определенных шаблонов данных в массив,
одновременно считывают шаблоны данных из массива через два или более портов чтения, что позволяет выявлять электрические предельные состояния в массиве и/или портах чтения, не выявленные путем чтения данных через один порт чтения единовременно.
19. Способ по п.18, в котором, на этапе записи одного или более заранее определенных шаблонов данных в массив, одновременно записывают заранее определенные шаблоны данных в массив через два или более портов записи, что позволяет выявлять электрические предельные состояния в массиве и/или портах записи, не выявленные путем записи данных через один порт записи единовременно.
20. Способ по п.18, в котором запись и чтение массивов осуществляются на рабочей частоте процессора.
21. Процессор, содержащий
массив памяти, имеющий по меньшей мере один порт записи и множество портов чтения типа защелки,
первый компаратор данных, имеющий входы для данных чтения и данных сравнения, и выводящий индикацию, совпадают ли данные чтения с шаблоном данных сравнения,
первый селектор, избирательно направляющий данные из двух или более первых портов чтения на вход данных чтения первого компаратора, и
контроллер встроенного самотестирования (BIST), который управляет портом записи, первыми портами чтения и первым селектором, и выдает данные записи на порт записи и данные сравнения на вход данных сравнения первого компаратора, и принимает выходной сигнал первого компаратора, причем контроллер BIST способен
записывать один или более заранее определенных шаблонов данных в массив через порт записи,
одновременно считывать записанные данные из массива через два или более первых портов чтения, и
последовательно предписывать первому селектору направлять данные из каждого первого порта чтения на первый компаратор, выдавать соответствующие данные сравнения на первый компаратор, и проверять массив путем проверки выхода первого компаратора.
22. Процессор по п.21, в котором контроллер BIST способен записывать шаблоны данных по разным адресам в массиве и одновременно считывать записанные данные из этих разных адресов через два или более первых портов чтения.
23. Процессор по п.21, в котором контроллер BIST способен записывать шаблон данных по одному адресу в массиве и одновременно считывать записанные данные с этого адреса через два или более первых портов чтения.
24. Процессор по п.21, в котором контроллер BIST производит запись и чтение массива памяти на рабочей частоте процессора.
25. Процессор по п.21, в котором первый селектор дополнительно избирательно направляет фиксированный шаблон данных на вход данных чтения первого компаратора, в котором контроллер BIST принимает сигнал сброса системы, и в котором контроллер BIST дополнительно способен предписывать первому селектору направлять фиксированный шаблон данных на первый компаратор после сброса.
26. Процессор по п.21, дополнительно содержащий
второй компаратор данных, имеющий входы для данных чтения и данных сравнения, и выводящий индикацию, совпадают ли данные чтения с шаблоном данных сравнения,
второй селектор, избирательно направляющий данные из двух или более вторых портов чтения на вход данных чтения второго компаратора, и
в котором контроллер BIST дополнительно управляет вторыми портами чтения и вторым селектором, выдает данные сравнения на вход данных сравнения второго компаратора, и принимает выходной сигнал второго компаратора, причем контроллер BIST дополнительно способен
записывать один или более заранее определенных шаблонов данных в массив через порт записи,
одновременно считывать записанные данные из массива через два или более первых портов чтения и два или более вторых портов чтения, и
последовательно предписывать первому и второму селекторам параллельно направлять данные из каждого соответствующего первого и второго порта чтения на соответствующий компаратор, выдавать соответствующие данные сравнения на соответствующий компаратор, и проверять массив путем проверки выходных сигналов первого и второго компаратора.