ДВОИЧНЫЙ СУММАТОР
BINARY ADDER

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.
Известны двоичные сумматоры (см., например, патент РФ 2533078, кл. G06F 7/505, 2014 г.), которые могут быть использованы для сложения двух трехразрядных двоичных чисел, задаваемых двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных двоичных сумматоров, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется сложение трех трехразрядных двоичных чисел, задаваемых двоичными сигналами.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип двоичный сумматор (патент РФ 2514785, кл. G06F 7/501, 2014 г.), который содержит элементы И, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и выполняет сложение двух трехразрядных двоичных чисел, задаваемых двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется сложение трех трехразрядных двоичных чисел, задаваемых двоичными сигналами.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения сложения трех трехразрядных двоичных чисел, задаваемых двоичными сигналами.
Указанный технический результат при осуществлении изобретения достигается тем, что в двоичном сумматоре, содержащем семь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и три элемента И, первый, второй входы r-го  элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с r-ым, (3+r)-ым входами и первым выходом двоичного сумматора, особенность заключается в том, что в него дополнительно введены четыре мажоритарных элемента, r-й вход i-го  и первый, второй входы j-го  элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с r-ым входом i-го мажоритарного элемента и первым, вторым входами (j-4)-го элемента И, первый, второй входы k-го , первый, второй входы седьмого и первый, второй, третий входы четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами (k-4)-го мажоритарного элемента, (k-3)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первого элемента И, шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и третьего, второго элементов И, третьего мажоритарного элемента, а третий вход r-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выход четвертого мажоритарного элемента соединены соответственно с (6+r)-ым входом и пятым выходом двоичного сумматора, второй, третий и четвертый выходы которого образованы соответственно выходами пятого, седьмого и четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.
На чертеже представлена схема предлагаемого двоичного сумматора.
1
7
1
3
1
4
i
j
j-4
k
7
4
k-4
k-3
1
6
3
2
3
r
1
5
7
4
4
Двоичный сумматор содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1, …, 1, элементы И 2, …, 2 и мажоритарные элементы 3, …, 3, причем r-й  вход элемента 1 и первый, второй входы элемента 1 соединены соответственно с r-ым входом элемента 3, и первым, вторым входами элемента 2, первый, второй входы элемента 1, первый, второй входы элемента 1 и первый, второй, третий входы элемента 1 соединены соответственно с выходами элементов 3, 1, 2, 1 и 2, 2, 3, а первый, второй, третий входы элемента 1 и выходы элементов 1, 1, 1, 1, 3 соединены соответственно с r-ым, (3+r)-ым, (6+r)-ым входами и первым, вторым, третьим, четвертым, пятым выходами двоичного сумматора.
а
а
а
0
1
2
0
1
2
0
1
2
2
1
0
2
1
0
2
1
0
2
2
2
0
0
0
2×r
r
r
r-1
r-1
r-1
0
4
1
6
Работа предлагаемого двоичного сумматора осуществляется следующим образом. На его первый, второй, третий, четвертый, пятый, шестой и седьмой, восьмой, девятый входы подаются соответственно двоичные сигналы , ,  ∈ {0,1}, b, b, b ∈ {0,1} и с, с, с ∈{0,1}, которые задают трехразрядные двоичные числа А=ааа, B=bbb, С=ссс, причем а, b, с и а, b, с определяют значения старших и младших разрядов соответственно. В представленной ниже табл. 1 приведены значения сигналов , z, полученные с учетом работы элементов 1, 3 для всех возможных наборов значений входных сигналов a, b, c. В табл. 2 указаны значения выходных сигналов s, …, s предлагаемого сумматора, полученные для всех возможных наборов значений сигналов z, …, z с учетом работы соответствующих элементов.
4
3
2
1
0
0
4
4
0
Согласно табл. 1, табл. 2 имеем S=А+В+С, где S=sssss - пятиразрядное двоичное число, задаваемое двоичными сигналами s, …,s ∈ {0,1} (s и s определяют значения старшего и младшего разрядов соответственно).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый двоичный сумматор обладает более широкими по сравнению с прототипом функциональными возможностями, так как выполняет сложение трех трехразрядных двоичных чисел, задаваемых двоичными сигналами.