ДВУНАПРАВЛЕННЫЙ РЕТРАНСЛЯТОР

Предлагаемая полезная модель относится к технике передачи информации и может быть использована в цифровых управляющих системах.
Известны двунаправленные ретрансляторы линий связи (см. кн. Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. - 2-е изд. перераб. и доп. - М. Радио и связь, 1990., стр.108, рис.3.18), содержащие два резистивных согласующих делителя, два логических элемента НЕ, два логических элемента И, два логических элемента ИЛИ-НЕ и два RC-фильтра первого порядка, при этом первый резистивный согласующий делитель включен между источником питания и землей, средняя точка его является первым входом-выходом устройства и подключена к выходу первого логического элемента НЕ и первому входу первого логического элемента ИЛИ-НЕ, выход которого подключен к первому входу первого логического элемента И и через RC-фильтр ко второму входу первого логического элемента И, выход которого подключен к первому входу второго логического элемента ИЛИ-НЕ и второму логическому элементу НЕ, второй резистивный согласующий делитель включен между источником питания и землей, средняя точка его является вторым входом-выходом устройства и подключена к выходу второго логического элемента НЕ и второму входу второго логического элемента ИЛИ-НЕ, выход которого подключен к первому входу второго логического элемента И и через RC-фильтр ко второму входу второго логического элемента И, выход которого подключен ко второму входу первого логического элемента ИЛИ-НЕ и первому логическому элементу И.
Недостатком устройства является малое быстродействие из-за большой задержки ретранслируемого сигнала по причине включения в цепь его прохождения RC-фильтров во избежание возникновения генерации.
Наиболее близким техническим решением к предлагаемому является двунаправленный ретранслятор линии связи (см. кн. Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. - 2-е изд. перераб. и доп. - М. Радио и связь, 1990., стр.109, рис.3.19), содержащий первый резистивный согласующий делитель, включенный между источником питания и землей, средняя точка которого является первым входом-выходом устройства и подключена к выходу первого логического элемента НЕ и через второй логический элемент НЕ к первому входу первого логического элемента И-НЕ и входу «С» первого D-триггера, выход которого подключен ко второму входу первого логического элемента И-НЕ, выход которого подключен к R входу второго D триггера и через третий логический элемент НЕ подключен ко входу четвертого логического элемента НЕ, средняя точка второго резистивного согласующего делителя, включенного между источником питания и землей, является вторым входом-выходом устройства и подключена к выходу четвертого логического элемента НЕ и через пятый логический элемент НЕ к первому входу второго логического элемента И-НЕ и входу «С» второго D-триггера, выход которого подключен ко второму входу второго логического элемента И-НЕ, выход которого подключен к R входу первого D-триггера и через шестой логический элемент НЕ ко входу первого логического элемента НЕ, при этом входы D первого и второго D-триггеров подключены к шине питания.
Недостатком устройства является малое быстродействие из-за большой задержки ретранслируемого сигнала в длинной цепочке логических элементов.
Техническим результатом предлагаемой полезной модели является увеличение быстродействия двунаправленного ретранслятора.
Сущность полезной модели состоит в том, что двунаправленный ретранслятор содержит первый резистивный согласующий делитель, включенный между источником питания и землей, средняя точка которого является первым входом-выходом устройства и подключена через первый логический элемент НЕ к первому входу первого логического элемента И-НЕ и входу «С» первого D-триггера, выход которого подключен ко второму входу первого логического элемента И-НЕ, средняя точка второго резистивного согласующего делителя, включенного между источником питания и землей, является вторым входом-выходом устройства и подключена через второй логический элемент НЕ к первому входу второго логического элемента И-НЕ и входу «С» второго D-триггера, выход которого подключен ко второму входу второго логического элемента И-НЕ.
Новым в предлагаемой полезной модели является то, что введен третий логический элемент И-НЕ и RC-фильтр, при этом первый вход-выход подключен ко входу D второго D-триггера и выходу второго логического элемента И-НЕ, а второй вход-выход подключен ко входу D первого D-триггера и выходу первого логического элемента И-НЕ, выходы первого и второго D-триггеров подключены соответственно к первому и второму входам третьего логического элемента И-НЕ, выход которого через RC-фильтр подключен к R входам первого и второго D-триггеров.
Введение новых узлов и связей обеспечило уменьшение количества логических элементов, через которые проходит ретранслируемый сигнал, что увеличило быстродействие устройства.
На Фиг.1 представлена схема двунаправленного ретранслятора, на фиг.2 представлена временная диаграмма, поясняющая его работу.
Устройство содержит первый резистивный согласующий делитель 1, включенный между источником питания и землей, средняя точка которого является первым входом-выходом устройства и подключена через первый логический элемент НЕ 2 к первому входу первого логического элемента И-НЕ 3 и входу «С» первого D-триггера 4, выход которого подключен ко второму входу первого логического элемента И-НЕ 3, средняя точка второго резистивного согласующего делителя 5, включенного между источником питания и землей, является вторым входом-выходом устройства и подключена через второй логический элемент НЕ 6 к первому входу второго логического элемента И-НЕ 7 и входу «С» второго D-триггера 8, выход которого подключен ко второму входу второго логического элемента И-НЕ 7, при этом первый вход-выход подключен ко входу D второго D-триггера 8 и выходу второго логического элемента И-НЕ 7, а второй вход-выход подключен ко входу D первого D-триггера 4 и выходу первого логического элемента И-НЕ 3, выходы первого и второго D-триггеров 4 и 8 подключены соответственно к первому и второму входам третьего логического элемента И-НЕ 9, выход которого через RC-фильтр 10 подключен к R входам первого и второго D-триггеров 4 и 8.
Двунаправленный ретранслятор функционирует следующим образом.
В исходном состоянии на первом и втором входах-выходах устройства установлены потенциалы высокого уровня, задаваемые резистивными согласующими делителями 1 и 5, для чего логические элементы И-НЕ 3 и 7 имеют выход типа «открытый коллектор» или «открытый исток» (как и все абоненты в линии связи).
Положим, что ретранслируемый сигнал приходит из левой линии связи на первый вход-выход устройства (момент Т1-1 на фиг.2). Сигнал инвертируется на первом логическом элементе НЕ 2 и поступает на вход С D-триггера 4, на D входе которого присутствует сигнал высокого единичного уровня с второго входа-выхода устройства (момент Т1-2 на фиг.2). D-триггер 4 взводится и выходным сигналом единичного уровня разрешает срабатывание логического элемента И-НЕ 3 (момент Т1-3 на фиг.2), на выходе которого появляется ретранслированный сигнал, поступающий на второй вход-выход устройства (момент Т1-4 на фиг.2). В момент Т1-5 на выходе логического элемента НЕ 6 появляется инвертированный ретранслированный сигнал, который поступает на С вход D-триггера 8 и положительным фронтом подтверждает его нулевое состояние, т.к. на D входе триггера установлен нулевой уровень.
Следует отметить, что на фиг.2 моменты 1…5 символизируют задержки в узлах устройства.
Положим теперь, что ретранслируемый сигнал приходит из правой линии связи на второй вход-выход устройства (момент Т2-1 на фиг.2). Сигнал инвертируется на втором логическом элементе НЕ 6 и поступает на вход С D-триггера 8, на D входе которого присутствует сигнал высокого единичного уровня с первого входа-выхода устройства (момент Т2-2 на фиг.2). D-триггер 8 взводится и выходным сигналом единичного уровня разрешает срабатывание логического элемента И-НЕ 7 (момент Т2-3 на фиг.2), на выходе которого появляется ретранслированный сигнал, поступающий на первый вход-выход устройства (момент Т2-4 на фиг.2). В момент Т2-5 на выходе логического элемента НЕ 2 появляется инвертированный ретранслированный сигнал, который поступает на С вход D-триггера 4 и положительным фронтом сбрасывает его в нулевое состояние, т.к. на D входе триггера установлен нулевой уровень. Возможное перекрытие фронтов сброса D-триггера 4 и установка единичного уровня на выходе логического элемента НЕ 2, приводящее к возникновению «просечки» низкого уровня на выходе логического элемента И-НЕ 3 не критично, т.к. на его выходе (второй вход-выход устройства) итак имеет место низкий логический уровень.
Для устранения несанкционированного пребывания D-триггеров 4 и 8 одновременно в единичном состоянии используется третья логическая схема И-НЕ 9, которая обеспечивает в этой ситуации формирование сигнала сброса D-триггеров 4 и 8 через RC-фильтр 10, подключенный к их R входам.
Задача RC-фильтра 10 подавить перехлест совпадения единичных уровней выходов D-триггеров 4 и 8 длительностью от Т2-3 до Т2-5 (фиг.2), поэтому постоянная времени фильтра выбирается на порядок больше разности этих моментов времени.
Таким образом, введение дополнительных элементов и связей обеспечило уменьшение количества логических элементов, через которые проходит ретранслируемый сигнал, что увеличило быстродействие устройства.