АДАПТИВНАЯ К СКОРОСТИ ПЕРЕДАЧИ ПЕРЕДАЮЩАЯ СХЕМА ДЛЯ СИСТЕМ С БОЛЬШИМ КОЛИЧЕСТВОМ ВХОДОВ И ВЫХОДОВ (БКВВ)

1. Устройство приемника в системе связи с большим количеством входов и выходов (БКВВ), содержащее
средство для получения множества потоков принимаемых символов для множества приемных антенн, причем множество потоков принимаемых символов включает в себя, по меньшей мере, один поток символов данных, обработанных с помощью основной матрицы передачи, для формирования множества потоков передаваемых символов для множества передающих антенн, причем основная матрица передачи определена таким образом, что каждый из, по меньшей мере, одного потока символов данных передается от множества передающих антенн, и каждый поток передаваемых символов передается на полной или близкой к полной мощности, доступной для связанной передающей антенны; и
средство для обработки множества потоков принимаемых символов для восстановления, по меньшей мере, одного потока символов данных.
2. Устройство приемника по п.1, в котором средство для обработки включает в себя
средство для выравнивания множества потоков принимаемых символов для получения оценки, по меньшей мере, одного потока символов данных и
средство для декодирования оценки, по меньшей мере, одного потока символов данных.
3. Устройство приемника по п.1, дополнительно содержащее
средство для оценки качества принимаемого сигнала для каждого из, по меньшей мере, одного потока символов данных; и
средство для определения скорости для каждого из, по меньшей мере, одного потока символов данных на основании оцененного качества принимаемого сигнала.
4. Считываемая процессором память, содержащая команды, причем команды исполняются для
приема, по меньшей мере, одного потока символов данных для передачи от множества антенн;
масштабирования каждого из, по меньшей мере, одного потока символов данных с помощью соответственного весового коэффициента, соответствующего величине мощности передачи, распределенной для этого потока символов данных, причем суммарная величина мощности передачи, распределенная, по меньшей мере, одному потоку символов данных, меньше или равна суммарной мощности передачи, доступной для системы; и
обработки по меньшей мере одного потока символов данных с помощью основной матрицы передачи для обеспечения множества потоков передаваемых символов, одного потока передаваемых символов для каждой из множества антенн, причем основная матрица передачи определена таким образом, что каждый из, по меньшей мере, одного потока символов данных передается от множества антенн, и каждый поток передаваемых символов передается на полной или близкой к полной мощности, доступной для связанной антенны.
5. Считываемая процессором память по п.4, причем основной матрицей передачи является матрица Уолша-Адамара.
6. Считываемая процессором память по п.4, причем основной матрицей передачи является матрица дискретного преобразования Фурье (ДПФ).
7. Считываемая процессором память по п.4, причем команды дополнительно исполняются для
распределения суммарной мощности передачи, по меньшей мере, для одного потока символов данных, и при этом весовой коэффициент для каждого потока символов данных определяют на основании величины мощности передачи, распределенной для потока символов данных.
8. Считываемая процессором память по п.7, причем величину мощности передачи, распределенную для каждого из, по меньшей мере, одного потока символов данных, определяют на основании состояния канала.
9. Считываемая процессором память по п.4, причем единственный поток символов данных передают от множества антенн на полной или близкой к полной мощности, доступной для каждой из множества антенн.
10. Считываемая процессором память по п.9, причем единственный поток символов данных передают по пространственному каналу, связанному с самым высоким качеством принимаемого сигнала.
N
N
N
N
T
T
T
T
11. Считываемая процессором память по п.4, причем  потоков символов данных передают от  антенн на полной или близкой к полной мощности, доступной для каждой из  антенн, где  - целое число, превышающее единицу.
N
N
N
N
N
N
D
T
T
T
D
T
12. Считываемая процессором память по п.4, причем  потоков символов данных передают от  антенн на полной или близкой к полной мощности, доступной для каждой из  антенн, где  - целое число, превышающее единицу, а  - целое число, меньше или равное .
13. Считываемая процессором память по п.4, причем передают переменное количество потоков символов данных на основании состояния канала.
14. Считываемая процессором память по п.4, причем каждый из, по меньшей мере, одного потока символов данных связан с конкретной скоростью передачи, определяемой на основании, по меньшей мере частично, качества принимаемого сигнала для этого потока символов данных.
15. Считываемая процессором память по п.4, причем команды дополнительно исполняются для
мультиплексирования символов пилот-сигнала в каждом из множества потоков передаваемых символов.
16. Считываемая процессором память, содержащая команды, причем команды исполняются для
получения множества потоков принимаемых символов для множества приемных антенн, причем множество потоков принимаемых символов включает в себя, по меньшей мере, один поток символов данных, обработанных с помощью основной матрицы передачи, для формирования множества потоков передаваемых символов для множества передающих антенн, причем основная матрица передачи определена таким образом, что каждый из, по меньшей мере, одного потока символов данных передается от множества передающих антенн, и каждый поток передаваемых символов передается на полной или близкой к полной мощности, доступной для связанной передающей антенны; и
обработки множества потоков принимаемых символов для восстановления, по меньшей мере, одного потока символов данных.
17. Считываемая процессором память по п.16, причем обработка включает в себя
выравнивание множества потоков принимаемых символов для получения оценки, по меньшей мере, одного потока символов данных и
декодирование оценки, по меньшей мере, одного потока символов данных.
18. Считываемая процессором память по п.17, причем выравнивание выполняют на основании матрицы согласованной фильтрации, которая содержит основную матрицу передачи.
19. Считываемая процессором память по п.17, причем команды дополнительно исполняются для
оценки качества принимаемого сигнала для каждого из, по меньшей мере, одного потока символов данных; и
определения скорости для каждого из, по меньшей мере, одного потока символов данных на основании оцененного качества принимаемого сигнала.