АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ И СПОСОБ ПРЕОБРАЗОВАНИЯ ДЛЯ НЕГО
ANALOGUE-TO-DIGITAL CONVERTER AND CONVERSION METHOD THEREFOR

ССЫЛКА НА РОДСТВЕННУЮ ЗАЯВКУ
Настоящая заявка основана на корейской заявке №10-2006-0138983, поданной 29 декабря 2006 г., описание которой во всей его полноте путем ссылки включается в настоящую заявку, и содержит притязание на приоритет этой заявки.
ПРЕДПОСЫЛКИ СОЗДАНИЯ ИЗОБРЕТЕНИЯ
Настоящее описание относится в основном к аналого-цифровому преобразователю (АЦП) и способу аналого-цифрового преобразования для него, способным преобразовывать аналоговый сигнал в соответствующий цифровой сигнал и осуществлять способ его преобразования. Более конкретно последующее описание относится к АЦП и способу преобразования для него, способным получать эффект одновременной дискретизации по множеству каналов аналоговых сигналов, когда множество каналов аналоговых сигналов преобразуется в соответствующие цифровые сигналы с использованием одного АЦП.
Обычно АЦП для преобразования множества каналов аналоговых сигналов в цифровые сигналы могут быть разделены на два типа, основанных на типе дискретизации множества каналов аналоговых сигналов, а именно на параллельный АЦП и последовательный АЦП.
Параллельный АЦП одновременно дискретизирует аналоговые сигналы множества каналов и по-разному преобразует дискретизированные аналоговые сигналы множества каналов в соответствующие цифровые сигналы. Преимуществом параллельного АЦП является то, что он может одновременно дискретизировать аналоговые сигналы множества каналов, и между аналоговыми сигналами каждого канала не возникает разности времени и разности фаз. Однако параллельный АЦП имеет тот недостаток, что его трудно реализовать аппаратными средствами и он дорог по сравнению с последовательным АЦП.
Последовательный АЦП последовательно и избирательно дискретизирует аналоговые сигналы множества каналов и преобразует каждый дискретизированный аналоговый сигнал в соответствующий цифровой сигнал. Преимуществом последовательного АЦП является то, что он легко может быть реализован методами распределения аппаратных средств и недорог по сравнению с параллельным АЦП. Однако он обладает тем недостатком, что возникают разность фаз и разность времени, которые должны быть скомпенсированы при последовательной и избирательной дискретизации аналоговых сигналов множества каналов. Известный путь преодоления данного недостатка заключается в том, что каждый канал снабжается АЦП для одновременного преобразования аналогового сигнала каждого канала в соответствующий цифровой сигнал, что, однако, требует применения количества АЦП, равного числу каналов, вследствие чего затраты на изготовление возрастают пропорционально числу каналов.
Другой известный путь преодоления данного недостатка заключается в том, что требуются отдельные аппаратные средства для конфигурирования фазокомпенсатора фазовой задержки при исключении фазокомпенсатора в процессоре цифровых сигналов. Однако компенсация фазовой задержки с помощью методов распределения аппаратных средств ведет к усложнению структуры аппаратных средств, вследствие чего возрастают затраты, связанные со структурой распределения аппаратных средств.
КРАТКОЕ ИЗЛОЖЕНИЕ ИЗОБРЕТЕНИЯ
Ввиду этих и других недостатков известного уровня техники одной из целей настоящего изобретения является обеспечение аналого-цифрового преобразователя (АЦП) и способа преобразования, способных последовательно дискретизировать аналоговые сигналы множества каналов, чтобы преобразовать аналоговые сигналы в соответствующие цифровые сигналы без компенсации фазовой задержки.
Еще одной целью является обеспечение аналого-цифрового преобразователя (АЦП) и способа аналого-цифрового преобразования, способных сместить фазовую задержку, возникающую при последовательной дискретизации аналоговых сигналов множества каналов, путем взаимного накопления и выравнивания возникающих фазовых задержек.
В настоящем новом раскрытии обеспечиваются АЦП и способ преобразования для него, в которых аналоговые сигналы множества каналов последовательно выбираются в прямом направлении, чтобы их дискретизировать и хранить, и аналоговые сигналы преобразуются в соответствующие цифровые сигналы. После того, как аналоговые сигналы множества каналов заканчиваются в прямом направлении выбора, аналоговые сигналы множества каналов последовательно выбираются в обратном направлении, чтобы их дискретизировать и хранить, и аналоговые сигналы преобразуются в соответствующие цифровые сигналы.
Следовательно, накопленные средние значения фазовой задержки, возникающей при последовательном выборе аналоговых сигналов множества каналов, выравниваются, что позволяет обходиться без компенсации фазовой задержки.
Согласно одному из общих аспектов настоящего изобретения аналого-цифровой преобразователь (АЦП) содержит: блок прямой/обратной коммутации для попеременного последовательного выбора аналоговых сигналов множества каналов в прямом и обратном направлениях; блок дискретизации/хранения для дискретизации и хранения аналоговых сигналов, выбранных блоком прямого/обратного переключения; и блок аналого-цифрового преобразования (АЦП-блок) для преобразования аналоговых сигналов, дискретизированных и сохраненных блоком дискретизации/хранения, в соответствующие цифровые сигналы.
АЦП дополнительно содержит процессор цифровых сигналов для обработки цифровых сигналов, преобразованных блоком АЦП, а блок прямой/обратной коммутации осуществляет попеременный и последовательный выбор аналоговых сигналов множества каналов в прямом и обратном направлениях в ответ на управляющий сигнал, формируемый процессором цифровых сигналов.
Согласно другому общему аспекту настоящего изобретения способ аналого-цифрового преобразования содержит: попеременный и последовательный выбор в прямом и обратном направлениях с помощью блока прямого/обратного переключения аналоговых сигналов множества каналов, соответственно входящих через множество каналов; дискретизацию и хранение с помощью блока дискретизации/хранения аналоговых сигналов, выбранных блоком прямого/обратного переключения; и преобразование с помощью блока аналого-цифрового преобразования сохраненных аналоговых сигналов в соответствующие цифровые сигналы.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
Последующее подробное описание настоящего изобретения содержит ссылки на прилагаемые чертежи, которые являются частью этого описания. Описание представляет собой показательные примеры осуществления, в которых изобретение может быть выполнено на практике. Настоящая новая концепция не ограничена этими конкретными показательными примерами. На разных чертежах, относящихся к одному и тому же или к разным примерам осуществления изобретения, сходными номерами позиций обозначаются функциональные или системные блоки, которые являются или могут быть одинаковыми или по существу одинаковыми для разных чертежей.
ФИГ.1 представляет собой блок-схему, иллюстрирующую конфигурацию аналого-цифрового преобразователя в соответствии с известным уровнем техники.
ФИГ.2 представляет собой блок-схему, иллюстрирующую конфигурацию аналого-цифрового преобразователя.
ФИГ.3 представляет собой блок-схему процесса, иллюстрирующую способ аналого-цифрового преобразования.
ПОДРОБНОЕ ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Последующее подробное описание, представляющее собой примерное осуществление, хотя настоящие рекомендации не ограничиваются каким-либо примером осуществления, приведено просто для пояснения принципов и концепции нового аналого-цифрового преобразователя и способа его работы. Специалисты в данной области техники после прочтения данного описания легко смогут реализовать другие конфигурации и схемы, воплощающие или использующие настоящее изобретение.
ФИГ.1 представляет собой блок-схему, иллюстрирующую конфигурацию аналого-цифрового преобразователя в соответствии с известным уровнем техники, где позицией 100 обозначен аналого-цифровой преобразователь (АЦП), а позицией 110 обозначен процессор цифровых сигналов.
АЦП (100) может включать блок последовательной коммутации (102), блок дискретизации/хранения (104) и блок аналого-цифрового преобразования (106).
Блок последовательной коммутации (102) может последовательно выбирать поочередно множество аналоговых сигналов, входящих через множество каналов (AN0, AN1, AN2, AN3) в ответ на управляющие сигналы (А0, А1), выходящие из процессора цифровых сигналов (110).
Блок дискретизации/хранения (104) может дискретизировать аналоговый сигнал заданного канала, подключенного и выбранного блоком последовательной коммутации (102), хранить дискретизированный аналоговый сигнал и выдавать его в блок аналого-цифрового преобразования (106).
Процессор цифровых сигналов (110) может формировать управляющие сигналы (А0, А1) для управления операцией коммутации в блоке последовательной коммутации (102). Кроме того, процессор цифровых сигналов (110) может быть снабжен фазокомпенсатором (112). Фазокомпенсатор (112) может осуществлять компенсацию разности фаз и разности времени между цифровыми сигналами, преобразованными из аналоговых сигналов множества каналов (AN0, AN1, AN2, AN3).
Когда множество аналоговых сигналов, входящих из множества каналов (AN0, AN1, AN2, AN3), преобразуется в соответствующие цифровые сигналы в последовательном АЦП, процессор цифровых сигналов (110) может формировать управляющие сигналы (А0, А1), и сформированные управляющие сигналы (А0, А1) могут быть поданы в блок последовательной коммутации (102) АЦП (110).
В ответ на управляющие сигналы (А0, А1) блок последовательной коммутации (102) может последовательно выбирать подряд аналоговые сигналы множества каналов (AN0, AN1, AN2, AN3). Аналоговые сигналы, выбранные блоком последовательной коммутации (102), могут быть дискретизированы блоком дискретизации/хранения (104).
Иными словами, аналоговый сигнал канала (AN0) может быть выбран блоком последовательной коммутации (102) в ответ на управляющие сигналы (А0, А1) и дискретизирован блоком дискретизации/хранения (104). После этого блок последовательной коммутации (102) может последовательно выбирать аналоговые сигналы каналов (AN1, AN2, AN3) в ответ на управляющие сигналы (А0, А1), а блок дискретизации/хранения (104) может дискретизировать выбранные аналоговые сигналы, причем блок последовательной коммутации (102) может последовательно выбирать поочередно аналоговые сигналы множества каналов (AN0, AN1, AN2, AN3).
Аналоговые сигналы, последовательно дискретизированные блоком дискретизации/хранения (104), могут храниться в блоке дискретизации/хранения (104) и подаваться оттуда в блок аналого-цифрового преобразования (106). Блок аналого-цифрового преобразования (106) может преобразовывать аналоговые сигналы, хранящиеся в блоке дискретизации/хранения (104), в соответствующие цифровые сигналы.
В это время, поскольку блок последовательной коммутации (102) последовательно коммутирует аналоговые сигналы множества каналов (AN0, AN1, AN2, AN3) в ответ на управляющие сигналы (А0, А1), возникают разность фаз и разность времени между цифровыми сигналами каждого канала (AN0, AN1, AN2, AN3), выходящими из блока аналого-цифрового преобразования (106), причем разности фаз и времени расхождения должны быть скомпенсированы.
Процессор цифровых сигналов (110) перед обработкой цифровых сигналов, преобразованных блоком аналого-цифрового преобразования (106), может формировать управляющие сигналы (А0, А1), причем разность фаз, возникающая из-за последовательной коммутации аналоговых сигналов множества каналов (AN0, AN1, AN2, AN3) блоком последовательной коммутации (102), может быть скомпенсирована программным путем с помощью фазокомпенсатора, а цифровые сигналы, скомпенсированные в отношении фазовой задержки, могут быть обработаны процессором цифровых сигналов (110).
Фазовая задержка, возникающая из-за последовательной дискретизации аналоговых сигналов множества каналов последовательным аналого-цифровым преобразователем, может быть скомпенсирована фазокомпенсатором (112) процессора цифровых сигналов (110). Фазовая компенсация может быть осуществлена в основном с использованием нелинейных функций.
В результате производительность процессора цифровых сигналов может в значительной степени расходоваться на компенсацию фазовой задержки, вследствие чего возникает перегрузка процессора цифровых сигналов, а обработка сигналов занимает много часов. Кроме того, числовые ошибки, появляющиеся в ходе компенсации фазовой задержки, могут приводить к искажению исходных сигналов, так что трудно ожидать получения хорошего и безошибочного результата обработки сигналов.
ФИГ.2 представляет собой блок-схему, иллюстрирующую конфигурацию аналого-цифрового преобразователя.
Как показано на ФИГ.2, АЦП согласно настоящему изобретению может содержать блок прямой/обратной коммутации (200), блок дискретизации/хранения (210), блок аналого-цифрового преобразования (220) и процессор цифровых сигналов (230).
Блок прямой/обратной коммутации (200) в ответ на входные управляющие сигналы (А00, А01) может выбирать аналоговые сигналы множества каналов (AN0, AN1, AN2, AN3) путем прямой коммутации множества каналов (AN0, AN1, AN2, AN3), а если прямая коммутация завершается, выбирается обратная коммутация, при этом прямая и обратная коммутация могут повторяться.
Блок дискретизации/хранения (210) может дискретизировать аналоговый сигнал заданного канала, выбранного путем коммутации блоком прямой/обратной коммутации (200), хранить дискретизированный аналоговый сигнал и выдавать аналоговый сигнал в блок аналого-цифрового преобразования (220). Блок аналого-цифрового преобразования (220) может преобразовывать сохраненный сигнал, входящий из блока дискретизации/хранения (210), в цифровой сигнал.
Процессор цифровых сигналов (230) может формировать управляющие сигналы (А00, А01) для управления операцией коммутации в блоке прямой/обратной коммутации (200). Кроме того, процессор цифровых сигналов (230) может получать цифровой сигнал, преобразованный блоком аналого-цифрового преобразования (220), для выполнения заданной операции.
В сконструированном подобным образом АЦП множество аналоговых сигналов может соответственно входить во множество каналов (AN0, AN1, AN2, AN3). Процессор цифровых сигналов (230) может формировать прямые управляющие сигналы (А00, А01) для последовательной прямой коммутации множества аналоговых сигналов, соответственно входящих в множество каналов (AN0, AN1, AN2, AN3). Сформированные прямые управляющие сигналы (А00, А01) подаются в блок прямой/обратной коммутации (200).
Блок прямой/обратной коммутации (200) в ответ на входящие управляющие сигналы (А00, А01) может выбирать аналоговые сигналы множества каналов (AN0, AN1, AN2, AN3) путем прямой коммутации аналоговых сигналов множества каналов (AN0, AN1, AN2, AN3), а если прямая коммутация множества аналоговых сигналов, входящих от множества каналов (AN0, AN1, AN2, AN3), завершается, то процессор цифровых сигналов (230) может формировать обратные управляющие сигналы (А00, А01) для последовательной обратной коммутации множества аналоговых сигналов, входящих от множества каналов (AN0, AN1, AN2, AN3).
Блок прямой/обратной коммутации (200) может подряд выбирать множество аналоговых сигналов, входящих от множества каналов (AN0, AN1, AN2, AN3), путем последовательной обратной коммутации в ответ на обратные управляющие сигналы (А00, А01).
Иными словами, блок прямой/обратной коммутации (200) в ответ на прямые управляющие сигналы (А00, А01) может путем последовательной коммутации выбирать множество аналоговых сигналов, входящих соответственно от множества каналов (AN0, AN1, AN2, AN3) в прямом порядке AN0→AN1→AN2→AN3. Более того, если прямая коммутация завершается на аналоговом сигнале канала (AN3), блок прямой/обратной коммутации (200) в ответ на обратные управляющие сигналы (А00, А01) может путем последовательной коммутации выбирать множество аналоговых сигналов, входящих соответственно от множества каналов (AN0, AN1, AN2, AN3) в обратном порядке AN3→AN2→AN1→AN0.
Как указано выше, аналоговые сигналы, выбираемые путем прямой и обратной коммутации в блоке прямой/обратной коммутации (200), могут подаваться в блок дискретизации/хранения (210) для дискретизации и хранения. Аналоговые сигналы, хранящиеся в блоке дискретизации/хранения (210), могут быть преобразованы в цифровые сигналы блоком аналого-цифрового преобразования (220), поданы в процессор цифровых сигналов (230) и обработаны в последнем.
АЦП согласно настоящему изобретению может выбирать путем последовательно-попеременной коммутации аналоговые сигналы, подаваемые блоком прямой/обратной коммутации (200) в множество каналов (AN0, AN1, AN2, AN3) в прямом и обратном направлениях. Выбранные аналоговые сигналы могут быть дискретизированы и сохранены в блоке дискретизации/хранения (210) и преобразованы в цифровые сигналы в блоке аналого-цифрового преобразования (220).
При подобной обработке цифровые сигналы множества каналов (AN0, AN1, AN2, AN3), выдаваемые блоком аналого-цифрового преобразования (220), могут иметь одно и то же накопленное среднее значение фазовых задержек, при котором задерживаются взаимные фазы. Вследствие этого данная операция может давать тот же результат, что и параллельная дискретизация аналоговых сигналов множества каналов (AN0, AN1, AN2, AN3) и преобразование их в цифровые сигналы, так что при этом может не потребоваться коррекция фаз цифровых сигналов, выходящих из блока аналого-цифрового преобразования (220).
ФИГ.3 представляет собой блок-схему процесса, иллюстрирующую способ аналого-цифрового преобразования.
Далее, как показано на ФИГ. 3, если множество аналоговых сигналов, поданных соответственно в множество каналов (AN0, AN1, AN2, AN3), преобразуется в цифровые сигналы, то блок прямой/обратной коммутации (200) может выбирать поочередно аналоговые сигналы множества каналов (AN0, AN1, AN2, AN3) путем последовательно прямой коммутации поочередно в ответ на управляющие сигналы (А00, А01), входящие извне (S300).
Аналоговые сигналы, выбираемые и коммутируемые с помощью блока прямой/обратной коммутации (200), могут быть поданы в блок дискретизации/хранения (210) для дискретизации и хранения (S302). Аналоговые сигналы, хранящиеся в блоке дискретизации/хранения (210), могут быть преобразованы в цифровые сигналы блоком аналого-цифрового преобразования (220) (S304).
В этом случае процессор цифровых сигналов может определить, были ли множество аналоговых сигналов, поданных во множество каналов (AN0, AN1, AN2, AN3), последовательно скоммутированы в прямом направлении поочередно (S306). Если по результатам этого определения будет установлено, что множество аналоговых сигналов, поданных во множество каналов (AN0, AN1, AN2, AN3), не были последовательно скоммутированы в прямом направлении и выбраны поочередно, то процесс возвращается к вышеупомянутой операции (S300), на которой блок прямой/обратной коммутации (200) может последовательно коммутировать в прямом направлении и выбирать поочередно аналоговые сигналы множества каналов (AN0, AN1, AN2, AN3), блок дискретизации/хранения (210) может дискретизировать и сохранять выбранные аналоговые сигналы, а блок аналого-цифрового преобразования (220) может повторять операцию преобразования сохраненных аналоговых сигналов в цифровые сигналы.
Если по результатам этого определения будет установлено, что множество аналоговых сигналов, поданных во множество каналов (AN0, AN1, AN2, AN3), были последовательно скоммутированы в прямом направлении и выбраны поочередно, то блок прямой/обратной коммутации (200) может последовательно осуществлять коммутацию в обратном направлении и выбирать поочередно аналоговые сигналы множества каналов (AN0, AN1, AN2, AN3) в ответ на управляющие сигналы (А00, А01), входящие извне (S308).
Аналоговые сигналы, коммутируемые и выбираемые блоком прямой/обратной коммутации (200), могут быть поданы в блок дискретизации/хранения (210) для дискретизации и хранения (S310), а аналоговые сигналы, хранящиеся в блоке дискретизации/хранения (210), могут быть преобразованы в цифровые сигналы блоком аналого-цифрового преобразования (220) (S312).
В этом случае процессор цифровых сигналов может определить, были ли множество аналоговых сигналов, поданных во множество каналов (AN0, AN1, AN2, AN3), последовательно обратно скоммутированы и выбраны поочередно (S314).
Если по результатам этого определения будет установлено, что множество аналоговых сигналов, поданных во множество каналов (AN0, AN1, AN2, AN3), не были последовательно обратно скоммутированы и выбраны поочередно, то процесс возвращается к вышеупомянутой операции (S300), на которой блок прямой/обратной коммутации (200) может последовательно коммутировать в обратном направлении и выбирать поочередно аналоговые сигналы множества каналов (AN0, AN1, AN2, AN3), блок дискретизации/хранения (210) может дискретизировать и сохранять выбранные аналоговые сигналы, а блок аналого-цифрового преобразования (220) может повторять операцию преобразования сохраненных аналоговых сигналов в цифровые сигналы.
Если по результатам этого определения будет установлено, что множество аналоговых сигналов, поданных во множество каналов (AN0, AN1, AN2, AN3), были последовательно обратно скоммутированы и выбраны поочередно, то процессор цифровых сигналов может определить, было ли завершено цифровое преобразование аналоговых сигналов (S316).
Если по результатам этого определения будет установлено, что цифровое преобразование не было завершено, то процесс возвращается к вышеупомянутой операции (S300), на которой блок прямой/обратной коммутации (200) может последовательно коммутировать в прямом направлении и выбирать поочередно аналоговые сигналы множества каналов (AN0, AN1, AN2, AN3), блок дискретизации/хранения (210) может дискретизировать и сохранять выбранные аналоговые сигналы, а блок аналого-цифрового преобразования (220) может преобразовывать сохраненные аналоговые сигналы в цифровые сигналы.
Если по результатам этого определения будет установлено, что прямой выбор был завершен, то блок прямой/обратной коммутации (200) может последовательно осуществлять коммутацию в обратном направлении и выбирать поочередно аналоговые сигналы множества каналов (AN0, AN1, AN2, AN3), блок дискретизации/хранения (210) может дискретизировать и сохранять выбранные аналоговые сигналы, а блок аналого-цифрового преобразования (220) может повторять операцию преобразования сохраненных аналоговых сигналов в цифровые сигналы.
Если по результатам определения на операции (S316) будет установлено, что цифровое преобразование завершено, то операция цифрового преобразования прекращается.
Предыдущее пояснение конкретно описывалось на показательных примерах осуществления, в которых аналоговые сигналы, входящие во множество каналов (AN0, AN1, AN2, AN3), последовательно выбираются в прямом и обратном направлениях и преобразуются в цифровые сигналы. Однако не стоит даже говорить, что настоящее изобретение не ограничено вышеизложенными примерами осуществления и в объеме настоящей новой концепции могут быть сделаны различные модификации и изменения. Например, конфигурация может быть выполнена таким образом, что в цифровые сигналы могут быть последовательно и выборочно преобразованы аналоговые сигналы, входящие в каналы при числе каналов меньше или больше 4. В этом случае число управляющих сигналов может изменяться в соответствии с числом каналов, в которые подаются аналоговые сигналы.
Как явствует из вышеприведенного пояснения, когда осуществляются дискретизация и сохранение аналоговых сигналов множества каналов, аналоговые сигналы множества каналов последовательно выбираются поочередно в прямом направлении для дискретизации и хранения и преобразуются в цифровые сигналы. Если прямой выбор завершается, то аналоговые сигналы множества каналов последовательно выбираются поочередно в обратном направлении для дискретизации и хранения и преобразуются в цифровые сигналы, причем эти операции повторяются.
Таким образом, фазовая задержка, возникающая при последовательном выборе аналоговых сигналов из каждого канала совокупно усредняется и взаимно компенсируется, так что фазовую задержку цифровых сигналов компенсировать не требуется, благодаря чему нагрузки на процессор цифровых сигналов могут быть уменьшены, а аналоговые сигналы могут быть несомненно преобразованы в цифровые сигналы.
Специалисты в данной области без труда выявят дополнительные преимущества и модификации. Поэтому настоящая новая концепция в широком смысле не ограничена конкретными деталями и показательными примерами осуществления, представленными и описанными здесь. Соответственно могут быть созданы разнообразные модификации без отступления от сущности или объема общей изобретательской концепции, определенной прилагаемой формулой изобретения и ее эквивалентами.