РАДИАЦИОННО-СТОЙКИЙ МУЛЬТИДИФФЕРЕНЦИАЛЬНЫЙ ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ ДЛЯ РАБОТЫ ПРИ НИЗКИХ ТЕМПЕРАТУРАХ
RADIATION-RESISTANT MULTIDIFFERENTIAL OPERATIONAL AMPLIFIER FOR OPERATION AT LOW TEMPERATURES

Изобретение относится к области радиоэлектроники и может быть использовано в качестве прецизионного устройства усиления широкополосных сигналов.
В современной радиоэлектронной аппаратуре находят применение операционные усилители (ОУ) на полевых и биполярных транзисторах [1-15], в т.ч. выполненные на основе несимметричных дифференциальных каскадов [14-16]. Основное достоинство последних - отсутствие классических источников опорного тока, отрицательно влияющих на важнейшие статические и динамические параметры.
13
2
Для работы в условиях низких температур, в условиях космического пространства, в экспериментальной физике необходимы радиационно-стойкие ОУ. Мировой опыт проектирования устройств данного класса показывает, что решение этих задач возможно с использованием биполярно-полевого технологического процесса [17], обеспечивающего формирование р-канальных полевых и высококачественных n-p-n биполярных транзисторов с радиационной стойкостью до 1 Мрад и потоком нейтронов до 10 н/см [18-21]. Однако в таких ОУ при t=-100 ÷ -120°C необходима специальная схемотехника, учитывающая ограничения биполярно-полевой технологии [17]. Для более низких температур в схемах рекомендуется использовать только полевые транзисторы [22-24].
Ближайшим прототипом (фиг. 1) заявляемого устройства является мультидифференциальный операционный усилитель (МОУ), представленный в патенте RU 2523124, фиг. 2. Он содержит (фиг. 1) первый 1 входной биполярный транзистор, база которого является первым 2 входом устройства, коллектор связан с первой 3 шиной источника питания, а эмиттер соединен с истоком первого 4 входного полевого транзистора, затвор первого 4 входного полевого транзистора связан со вторым 5 входом устройства, а сток соединен со входом первого 6 токового зеркала, согласованного со второй 7 шиной источника питания, причем выход первого 6 токового зеркала связан с первым 8 токовым выходом, второй 9 входной биполярный транзистор, база которого является третьим 10 входом устройства, а эмиттер связан с истоком второго 11 входного полевого транзистора, затвор второго 11 входного полевого транзистора соединен с четвертым 12 входом устройства, второе 13 токовое зеркало.
см
см
Существенный недостаток известного ОУ состоит в том, что он имеет повышенное напряжение смещения нуля (U). Это связано с тем, что в двухканальной структуре ОУ-прототипа фиг. 1 используются для передачи сигнала как первое 6, так и второе 13 токовые зеркала, реализуемые на разнотипных транзисторах (n-р-n, p-n-р), имеющих различные значения коэффициента усиления по току базы (β), а также неодинаковые напряжения Эрли. В конечном итоге, это увеличивает влияние неидентичности данных токовых зеркал (которая всегда присутствует в ОУ-прототипе) на величину U.
см
Основная задача предлагаемого изобретения состоит в уменьшении систематической составляющей напряжения смещения нуля (U).
Поставленные задачи достигаются тем, что в мультидифференциальном операционном усилителе фиг. 2, содержащем первый 1 входной биполярный транзистор, база которого является первым 2 входом устройства, коллектор связан с первой 3 шиной источника питания, а эмиттер соединен с истоком первого 4 входного полевого транзистора, затвор первого 4 входного полевого транзистора связан со вторым 5 входом устройства, а сток соединен со входом первого 6 токового зеркала, согласованного со второй 7 шиной источника питания, причем выход первого 6 токового зеркала связан с первым 8 токовым выходом, второй 9 входной биполярный транзистор, база которого является третьим 10 входом устройства, а эмиттер связан с истоком второго 11 входного полевого транзистора, затвор второго 11 входного полевого транзистора соединен с четвертым 12 входом устройства, второе 13 токовое зеркало, предусмотрены новые элементы и связи - в схему введены первый 14 и второй 15 дополнительные полевые транзисторы, исток первого 14 дополнительного полевого транзистора соединен с истоком первого 4 входного полевого транзистора, затвор первого 14 дополнительного полевого транзистора подключен к затвору первого 4 входного полевого транзистора, сток первого 14 дополнительного полевого транзистора соединен с выходом второго 13 токового зеркала, согласованного со второй 7 шиной источника питания, и подключен ко второму 16 токовому выходу, исток второго 15 дополнительного полевого транзистора соединен с истоком второго 11 входного полевого транзистора, затвор второго 15 дополнительного полевого транзистора соединен с затвором второго 11 входного полевого транзистора, сток второго 15 дополнительного полевого транзистора подключен ко входу второго 13 токового зеркала, сток второго 11 входного полевого транзистора соединен с первым 8 токовым выходом.
На чертеже фиг. 1 показана схема ОУ-прототипа, а на чертеже фиг. 2 - схема заявляемого устройства в соответствии с п. 1 и п. 2 формулы изобретения.
На чертеже фиг. 3 приведена схема заявляемого устройства в соответствии с п. 3, а на чертеже фиг. 4 - п. 4 формулы изобретения.
На чертеже фиг. 5 представлена схема МОУ с архитектурой, соответствующей чертежу фиг. 2, иллюстрирующая возможность построения входного каскада МОУ на JFet и CMOS-транзисторах.
На чертеже фиг. 6 представлена схема заявляемого устройства фиг. 4 с общей отрицательной обратной связью (ООС) в среде PSpice на слаботочных транзисторах (PNPJFjfet АБМК_1.4_Rad) Q3, Q4,Q5, Q6.
На чертеже фиг. 7 приведена амплитудно-частотная характеристика коэффициента усиления по напряжению схемы фиг. 6 со 100% ООС и без ООС.
см
На чертеже фиг. 8 показана зависимость систематической составляющей напряжения смещения нуля схемы фиг. 6 от потока нейтронов. Данный режим моделирования показывает предельные возможности предлагаемой схемы по величине U (без учета разброса параметров элементов).
см
На чертеже фиг. 9 показана зависимость систематической составляющей напряжения смещения нуля схемы фиг. 6 от температуры в диапазоне от -140÷ +80°С. Данный режим измерения показывает предельные возможности предлагаемой схемы по величине U (без учета разброса параметров элементов).
На чертеже фиг. 10 представлена схема заявляемого устройства фиг. 5 в среде PSpice на сильноточных транзисторах (PADJ АБМК_1.4_Rad) Q3, Q4, Q5, Q6.
На чертеже фиг. 11 приведена амплитудно-частотная характеристика коэффициента усиления по напряжению схемы фиг. 10 со 100% ООС и без ООС.
На чертеже фиг. 12 представлена схема заявляемого устройства фиг. 5 в среде PSpice на сильноточных транзисторах (PADJ АБМК_1.4_Rad) Q3, Q4, Q5, Q6 с введением резисторов R1 и R2, которые позволяют уменьшить величину статического тока входного каскада до заданного значения.
На чертеже фиг. 13 приведена амплитудно-частотная характеристика коэффициента усиления по напряжению схемы фиг. 12 со 100% ООС и без ООС.
На чертеже фиг. 14 представлена схема заявляемого устройства фиг. 5 в среде PSpice на сильноточных транзисторах (PADJ АБМК_1.4_Rad) Q3, Q4,Q5, Q6 с введением резисторов R3 и R4 в эмиттерные цепи выходных транзисторов Q11 и Q22.
На чертеже фиг. 15 приведена амплитудно-частотная характеристика коэффициента усиления по напряжению схемы фиг. 14 со 100% ООС и без ООС.
На чертеже фиг. 16 показана зависимость систематической составляющей напряжения смещения нуля схемы фиг. 14 от температуры в диапазоне от -60÷ +80°С.
Радиационно-стойкий мультидифференциальный операционный усилитель для работы при низких температурах фиг. 2 содержит первый 1 входной биполярный транзистор, база которого является первым 2 входом устройства, коллектор связан с первой 3 шиной источника питания, а эмиттер соединен с истоком первого 4 входного полевого транзистора, затвор первого 4 входного полевого транзистора связан со вторым 5 входом устройства, а сток соединен со входом первого 6 токового зеркала, согласованного со второй 7 шиной источника питания, причем выход первого 6 токового зеркала связан с первым 8 токовым выходом, второй 9 входной биполярный транзистор, база которого является третьим 10 входом устройства, а эмиттер связан с истоком второго 11 входного полевого транзистора, затвор второго 11 входного полевого транзистора соединен с четвертым 12 входом устройства, второе 13 токовое зеркало. В схему введены первый 14 и второй 15 дополнительные полевые транзисторы, исток первого 14 дополнительного полевого транзистора соединен с истоком первого 4 входного полевого транзистора, затвор первого 14 дополнительного полевого транзистора подключен к затвору первого 4 входного полевого транзистора, сток первого 14 дополнительного полевого транзистора соединен с выходом второго 13 токового зеркала, согласованного со второй 7 шиной источника питания, и подключен ко второму 16 токовому выходу, исток второго 15 дополнительного полевого транзистора соединен с истоком второго 11 входного полевого транзистора, затвор второго 15 дополнительного полевого транзистора соединен с затвором второго 11 входного полевого транзистора, сток второго 15 дополнительного полевого транзистора подключен ко входу второго 13 токового зеркала, сток второго 11 входного полевого транзистора соединен с первым 8 токовым выходом.
На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения в схему введен выходной дифференциальный усилитель 17, первый и второй входы которого подключены к соответствующим первому 8 и второму 16 токовым выходам, а выход 18 является потенциальным выходом устройства.
На чертеже фиг. 3, в соответствии с п. 3 формулы изобретения первое 6 токовое зеркало содержит выходной транзистор 19, коллектор которого связан с выходом первого 6 токового зеркала, база является входом первого 6 токового зеркала, эмиттер связан со второй 7 шиной источника питания, а между базой и эмиттером выходного транзистора 19 включен вспомогательный прямосмещенный р-n переход 20, причем второе 13 токовое зеркало содержит выходной транзистор 21, коллектор которого связан с выходом второго 13 токового зеркала, база является входом второго 13 токового зеркала, а эмиттер связан со второй 7 шиной источника питания, причем между базой и эмиттером выходного транзистора 21 включен вспомогательный прямосмещенный р-n переход 22, который может быть реализован на биполярном транзисторе.
На чертеже фиг. 4, в соответствии с п. 4 формулы изобретения выходной дифференциальный усилитель 17 содержит первый 23 и второй 24 выходные транзисторы, эмиттеры которых соединены со второй 7 шиной источника питания, база первого 23 выходного транзистора соединена с первым 8 токовым выходом, база второго 24 выходного транзистора соединена со вторым 16 токовым выходом, коллектор первого 23 выходного транзистора подключен ко входу дополнительного токового зеркала 25, согласованного с первой 3 шиной источника питания через цепь смещения потенциалов 26, коллектор второго 24 выходного транзистора соединен с выходом дополнительного токового зеркала 25 и входом буферного усилителя 27, выход которого соединен с потенциальным выходом устройства 18. На чертеже фиг. 4 в качестве цепи смещения потенциалов 26 могут использоваться резисторы, стабилитроны, группы последовательно включенных р-n переходов и т.п.
На чертеже фиг. 5 представлена функциональная схема МОУ с архитектурой, соответствующей чертежу фиг. 2, иллюстрирующая возможность построения входного каскада МОУ на JFet и CMOS-транзисторах.
Рассмотрим работу МОУ фиг. 4 с конкретным выполнением первого 6 и второго 13 токовых зеркал, а также с реализацией выходного дифференциального усилителя 17 в соответствии с п. 4 формулы изобретения.
В статическом режиме для схемы фиг. 4 можно составить следующие уравнения Кирхгофа:
вх.6
вых.6
где I, I - входной и выходной токи первого 6 токового зеркала;
вх.13
вых.13
I, I - входной и выходной токи второго 13 токового зеркала;
0
I - статический ток истока первого 4 входного полевого, первого 14 дополнительного полевого транзисторов, а также второго 11 входного полевого и второго 15 дополнительного полевого транзисторов;
бр
э
0
I - ток базы n-p-n транзисторов схемы (позиции 1, 9, 19, 21, 23, 24) при токе эмиттера I=I.
0
Численное значение тока I определяется геометрией и техническими параметрами полевых транзисторов (позиции 4, 14 и 11, 15).
бр
С уменьшением температуры в область отрицательных значений или повышением уровня радиации токи базы (I) транзисторов 19, 21, 23, 24 схемы фиг. 4 существенно (в 5-10 раз) возрастают [22-24, 18-21]. Однако в заявляемом устройстве фиг. 4 (при существенном, но идентичном изменении β указанных выше элементов) в первом 8 и втором 16 токовых выходах обеспечивается полная взаимная компенсация радиационных и температурных изменений токов базы биполярных транзисторов (позиции 19, 21, 23 и 24). Данный эффект реализуется за счет введения новых связей, а также конкретного построения основных функциональных узлов ОУ фиг. 4. В результате напряжение смещения нуля схемы фиг. 2 получается небольшим:
с11
c14
0
где I=I=I - токи стока полевых транзисторов 11 и 14;
вых.6
0
бр
I=I-2I - статический выходной ток первого 6 токового зеркала;
вых.13
0
бр
I=I-2I - статический выходной ток второго 13 токового зеркала;
б24
б23
бр
I=I=2I - токи базы первого 23 и второго 24 выходных транзисторов выходного дифференциального усилителя 17;
ДК
S - крутизна передачи входных напряжений МОУ к высокоимпедансным узлам 16 и 8.
После преобразования формулы (3) можно показать, что
см.1
Заметим, что в заявляемой схеме первое 6 и второе 13 токовые зеркала, реализованные в соответствии с фиг. 4, обеспечивают выполнение условий полной взаимной компенсации систематической составляющей U (3), (4) в широком диапазоне внешних воздействий. Другие токовые зеркала не дают такого положительного эффекта.
Из приведенного анализа следует, что схема фиг. 4 обладает уникальными свойством - в ней в первом 8 и втором 16 токовых выходах обеспечивается взаимная компенсация основных статических погрешностей преобразования сигналов, обусловленных деградацией (в 5-10 раз) коэффициента усиления по току базы транзисторов (β), входящих в первое 6 и второе 13 токовые зеркала, а также в выходной дифференциальный усилитель 17.
Таким образом, заявляемое устройство характеризуется более высокими значениями параметров, характеризующими его прецизионность, и имеет потенциальные возможности работы при низких температурах с одновременным воздействием радиации.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент US №4.596.958, fig. 2.
2. Патент US №4.901.031, fig. 3.
3. Патент US №5.291.149, fig. 4.
4. Патент US №4.357.578, fig. 1.
5. Патент US №3.703.650, fig. 1.
6. Патент US №2.070.768, fig. 1.
7. Патент US №2.571.579, fig. 4.
8. Патент US №3.873.933, fig. 2.
9. Патент US №7.202.738, fig. 10.
10.Патент US №4.198.610, fig. 3.
11. Патент US №6.407.537, fig. 1.
12. Патент US №4.667.165, fig. 3.
13. Патентная заявка US 2010/0117735, fig. 2.
14. Патент РФ 2523124.
15. Патент РФ 2517699.
16. Prokopenko, N.N. The Radiation-Hardened Differential Stages and Op Amps without Classical Reference Current Source / N.N. Prokopenko, O.V. Dvornikov, I.V. Pakhomov and N.V. Butyrlagin // 2015 Conference on Radiation Effects on Components and Systems (RADECS), September 14th-18th, 2015, Moscow, Russia. DOI: 10.1109/RADECS.2015.7365681.
17. Элементная база радиационно-стойких информационно-измерительных систем: монография / Н.Н. Прокопенко, О.В. Дворников, С.Г. Крутчинский; под общ. ред. д.т.н. проф. Н.Н. Прокопенко; ФГБОУ ВПО «Южно-Рос. гос. ун-т экономики и сервиса». - Шахты: ФГБОУ ВПО «ЮРГУЭС», 2011. - 208 с.
18. Дворников О. Создание низкотемпературных аналоговых ИС для обработки импульсных сигналов датчиков. Часть 1 / O. Дворников, В. Чеховский, В. Дятлов, Н. Прокопенко // Современная электроника, 2015, №4. С. 44-49.
19. Дворников О. Создание низкотемпературных аналоговых ИС для обработки импульсных сигналов датчиков. Часть 2 / О. Дворников, В. Чеховский, В. Дятлов, Н. Прокопенко // Современная электроника, 2015, №5. С. 24-28.
20. Дворников О. Создание низкотемпературных аналоговых ИС для обработки импульсных сигналов датчиков. Часть 3 / О. Дворников, В. Чеховский, В. Дятлов, Н. Прокопенко // Современная электроника, 2015, №6. С. 34-39.
21. Dvornikov, О.V. Specialized Integral Microcircuit of the Amplifier of Photosignals / О.V. Dvornikov, V.A. Chekhovskii, V.L. Dyatlov, and N. N. Prokopenko // Russian Microelectronics, 2015, Vol. 44, No. 3, pp. 197-202. (ISSN 1063-7397). DOI: 10.1134/S1063739715020031.
22. Dvornikov, О.V. An Integrated Circuit of a Universal Comparator / О.V. Dvornikov, V.A. Chekhovskii, V.L. Dyatlov, and N.N. Prokopenko // Instruments and Experimental Techniques, 2015, Vol. 58, No. 3, pp. 483-487. DOI: 10.1134/S0020441215030197.
23. Dvornikov, О.V. An integrated circuit for silicon photomultipliers tubes / O.V. Dvornikov, V.A. Tchekhovsi, V.L. Dyatlov, and N.N. Prokopenko // Instruments and Experimental Techniques, vol. 57, no. 1, pp. 40-44, Feb. 2014. WOS: 000331640100007, JCR 2013 Impact Factor - 0.349 DOI: 10.1134/S0020441214010047.
24. Dvornikov, О.V. Influence of Ionizing Radiation on the Parameters of an Operational Amplifier Based on Complementary Bipolar Transistors / О.V. Dvornikov, V.A. Tchekhovski, V.L. Dziatlau, and N. N. Prokopenko // Russian Microelectronics, 2016, Vol. 45, No. 1, pp. 54-62. (ISSN 1063-7397). DOI: 10.1134/S1063739716010030.