УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ХАРАКТЕРИСТИК МАТЕРИАЛОВ

Устройство для определения характеристик материалов, содержащее источник импульсного нагрева, четыре термопары, четыре усилителя, дифференциатор, семь интеграторов, пять компараторов, четыре масштабных усилителя, датчик длительности импульса нагрева, три блока деления, блок умножения, экстрематор, переключатель, два делителя частоты, четыре блока памяти, два сумматора, источник опорного напряжения и три блока вычитания, при этом первая термопара подключена через первый усилитель к входу дифференциатора, вход делителя первого блока деления соединен с выходом первого усилителя, первый вход управления первого интегратора соединен с выходом первого компаратора, а информационные входы первого и второго интеграторов - с выходом источника опорного напряжения, причем выходы первого масштабного усилителя, третьего, четвертого и пятого интеграторов являются первым, вторым, третьим и четвертым выходами устройства соответственно, выход второго интегратора соединен с входом первого масштабного усилителя, выход которого соединен с первым входом первого компаратора, второй вход которого соединен с выходом первого интегратора, выход дифференциатора соединен с первым входом блока умножения, второй вход которого соединен с выходом второго интегратора, а выход соединен с входом делимого первого блока деления, выход которого соединен с входом экстрематора, выход которого соединен со вторым входом управления первого интегратора, первыми входами управления второго, третьего, четвертого и пятого интеграторов и первым входом управления переключателя, второй вход управления которого соединен с выходом первого компаратора и входом первого делителя частоты, третий вход управления переключателя соединен с выходом датчика длительности импульса нагрева, третьим входом управления первого интегратора, вторым входом управления второго интегратора и входом управления первого блока памяти, выход которого является пятым выходом устройства, а информационный вход соединен с выходом первого усилителя, информационными входами второго блока памяти и переключателя, первый выход которого соединен с информационным входом третьего интегратора, второй выход переключателя соединен с информационным входом четвертого интегратора, третий выход переключателя соединен с информационным входом пятого интегратора, второй вход управления которого соединен со вторыми входами управления третьего и четвертого интеграторов, выходом первого делителя частоты и входом второго делителя частоты, выход которого соединен с входом управления второго блока памяти, выход которого является шестым выходом устройства, вход источника импульсного нагрева соединен с пусковой клеммой, выходы второй, третьей и четвертой термопар соединены через второй, третий и четвертый усилители с первыми входами второго, третьего и четвертого компараторов соответственно, выход второго компаратора соединен с первым входом управления шестого интегратора, второй вход управления которого соединен с выходом третьего компаратора, третий вход управления шестого интегратора соединен с первым входом управления седьмого интегратора, пусковой клеммой, входом управления третьего блока памяти и первым входом управления четвертого блока памяти, информационный вход шестого интегратора соединен с выходом источника опорного напряжения и информационным входом седьмого интегратора, второй вход управления которого соединен со вторым входом управления четвертого блока памяти и выходом четвертого компаратора, а выход соединен с первым входом пятого компаратора, второй вход которого соединен с выходом шестого интегратора и входом делителя второго блока деления, а выход соединен с входом управления третьего блока деления, вход делимого которого соединен с выходом второго блока деления, вход делителя третьего блока деления соединен с выходом первого сумматора, а выход является седьмым выходом устройства, выход второго усилителя соединен с первым входом второго сумматора и первым входом первого блока вычитания, второй вход которого соединен со вторым входом второго сумматора и выходом четвертого усилителя, а выход соединен с входом второго масштабного усилителя, выход которого соединен с первым входом первого сумматора, второй вход которого соединен с выходом третьего масштабного усилителя, вход которого соединен с выходом второго блока вычитания, первый вход которого соединен с выходом второго сумматора, а второй вход соединен с выходом четвертого масштабного усилителя, вход которого соединен с первым входом третьего блока вычитания, информационным входом четвертого блока памяти и первым входом третьего компаратора, второй вход которого соединен со вторыми входами второго и четвертого компараторов и выходом третьего блока памяти, информационный вход которого соединен с выходом первого усилителя, выход четвертого блока памяти соединен со вторым входом третьего блока вычитания, выход которого соединен с входом делимого второго блока деления, отличающееся тем, что дополнительно содержит блок управления, два блока памяти, делитель частоты, два масштабных усилителя, переключатель, блок деления, два квадратора, два блока умножения, два блока вычитания и четыре сумматора, при этом выход первого усилителя соединен с информационным входом второго переключателя, информационными входами третьего и четвертого сумматоров и входом первого квадратора, выход которого соединен с информационным входом пятого сумматора, выход которого соединен со входом пятого масштабного усилителя, выход которого соединен с первым информационным входом четвертого блока вычитания, второй информационный вход которого подключен к выходу второго квадратора, вход которого подключен к выходу третьего сумматора и первому информационному входу второго блока умножения, второй информационный вход которого подключен к выходу четвертого сумматора, а выход соединен с первым информационным входом пятого блока вычитания, второй информационный вход которого через шестой масштабный усилитель подключен к выходу шестого сумматора, а выход соединен с входом делимого четвертого блока деления, вход делителя которого подключен к выходу четвертого блока вычитания, а выход соединен с восьмым выходом устройства, первый выход второго переключателя соединен со входом пятого блока памяти, второй выход второго переключателя соединен со входом шестого блока памяти, выход которого соединен с первым информационным входом третьего блока умножения, второй информационный вход которого подключен к выходу пятого блока памяти, а выход соединен с информационным входом шестого сумматора, выход экстрематора соединен с первым входом блока управления и первым входом третьего делителя частоты, второй вход которого подключен к выходу первого компаратора и второму входу блока управления, а выход соединен с третьим входом блока управления, первый выход блока управления соединен со входами управления третьего и пятого сумматоров, второй выход блока управления соединен со входом управления второго переключателя, третий выход блока управления соединен со входом управления третьего блока умножения, четвертый выход блока управления соединен со входом управления шестого сумматора, пятый выход блока управления соединен со входом управления четвертого сумматора, шестой выход блока управления соединен со входом управления второго блока умножения, седьмой выход блока управления соединен со входами управления четвертого и пятого блоков вычитания, восьмой выход блока управления соединен со входом управления четвертого блока деления.