ДЕЛЬТА-СИГМА-ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

1. Дельта-сигма-цифроаналоговый преобразователь (Дельта-сигма-ЦАП) для преобразования цифрового входного сигнала в двоичный выходной сигнал, дискретный по времени в соответствии с тактовыми импульсами (CLK), с возможностью аналогового отображения входного сигнала посредством формирования среднего значения выходного сигнала за несколько тактовых импульсов (CLK), отличающийся тем, что Дельта-сигма-ЦАП выполнен таким образом, что он во время работы формирует выходной сигнал путем последовательного присоединения эталонных сигналов ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) пакета эталонных сигналов, причем каждый из эталонных сигналов пакета является двоичным, дискретным по времени в соответствии с тактовыми импульсами (CLK) и с длительностью такта эталонного сигнала, составляющей несколько тактовых импульсов, причем по меньшей мере два эталонных сигнала пакета имеют отличающиеся друг от друга средние значения эталонного сигнала, которые сформированы на соответствующей длине такта эталонного сигнала, и каждый из эталонных сигналов пакета имеет, по существу, одинаковое, в частности, ровно одинаковое количество фронтов (2, 3).
2. Дельта-сигма-ЦАП по п.1, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) имеет равное количество нарастающих фронтов (2) и равное количество ниспадающих фронтов (3).
3. Дельта-сигма-ЦАП по п.1 или 2, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) имеет одинаковую длительность такта эталонного сигнала.
4. Дельта-сигма-ЦАП по п.1 или 2, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) имеет ровно один нарастающий (2) и ровно один ниспадающий фронт (3).
5. Дельта-сигма-ЦАП по п.3, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) имеет ровно один нарастающий (2) и ровно один ниспадающий фронт (3).
6. Дельта-сигма-ЦАП по любому из пп.1, 2, 5, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) имеет отличающееся среднее значение эталонного сигнала.
7. Дельта-сигма-ЦАП по п.3, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) имеет отличающееся среднее значение эталонного сигнала.
8. Дельта-сигма-ЦАП по п.4, отличающийся тем, что каждый из эталонных сигналов пакета ("0" SM, "1" SM; "1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) имеет отличающееся среднее значение эталонного сигнала.
9. Дельта-сигма-ЦАП по любому из пп.1, 2, 5, 7, 8, отличающийся тем, что каждый из эталонных сигналов пакета ("1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) имеет длительность такта эталонного сигнала, равную m тактовым импульсам, при этом пакет включает m-1 различных эталонных сигналов, каждый с разным средним значением эталонного сигнала, причем эталонный сигнал ("1/4" SM; "1/16" SM) с наименьшим средним значением эталонного сигнала принимает в течение ровно одного тактового импульса высокое значение из двух двоичных значений, а в течение оставшихся m-1 тактовых импульсов низкое двоичное значение, каждый из эталонных сигналов пакета, имеющий следующее по возрастанию среднее значение эталонного сигнала, принимает высокое двоичное значение ровно на один такт дольше.
10. Дельта-сигма-ЦАП по п.3, отличающийся тем, что каждый из эталонных сигналов пакета ("1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) имеет длительность такта эталонного сигнала, равную m тактовым импульсам, при этом пакет включает m-1 различных эталонных сигналов, каждый с разным средним значением эталонного сигнала, причем эталонный сигнал ("1/4" SM; "1/16" SM) с наименьшим средним значением эталонного сигнала принимает в течение ровно одного тактового импульса высокое значение из двух двоичных значений, а в течение оставшихся m-1 тактовых импульсов низкое двоичное значение, каждый из эталонных сигналов пакета, имеющий следующее по возрастанию среднее значение эталонного сигнала, принимает высокое двоичное значение ровно на один такт дольше.
11. Дельта-сигма-ЦАП по п.4, отличающийся тем, что каждый из эталонных сигналов пакета ("1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) имеет длительность такта эталонного сигнала, равную m тактовым импульсам, при этом пакет включает m-1 различных эталонных сигналов, каждый с разным средним значением эталонного сигнала, причем эталонный сигнал ("1/4" SM; "1/16" SM) с наименьшим средним значением эталонного сигнала принимает в течение ровно одного тактового импульса высокое значение из двух двоичных значений, а в течение оставшихся m-1 тактовых импульсов низкое двоичное значение, каждый из эталонных сигналов пакета, имеющий следующее по возрастанию среднее значение эталонного сигнала, принимает высокое двоичное значение ровно на один такт дольше.
12. Дельта-сигма-ЦАП по п.6, отличающийся тем, что каждый из эталонных сигналов пакета ("1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) имеет длительность такта эталонного сигнала, равную m тактовым импульсам, при этом пакет включает m-1 различных эталонных сигналов, каждый с разным средним значением эталонного сигнала, причем эталонный сигнал ("1/4" SM; "1/16" SM) с наименьшим средним значением эталонного сигнала принимает в течение ровно одного тактового импульса высокое значение из двух двоичных значений, а в течение оставшихся m-1 тактовых импульсов низкое двоичное значение, каждый из эталонных сигналов пакета, имеющий следующее по возрастанию среднее значение эталонного сигнала, принимает высокое двоичное значение ровно на один такт дольше.
13. Дельта-сигма-ЦАП по любому из пп.1, 2, 5, 7, 8, 10-12, отличающийся тем, что содержит цифровой дельта-сигма-модулятор (22; 50), выполненный с возможностью модулировать, по меньшей мере, часть цифрового входного сигнала.
14. Дельта-сигма-ЦАП по п.3, отличающийся тем, что содержит цифровой дельта-сигма-модулятор (22; 50), выполненный с возможностью модулировать, по меньшей мере, часть цифрового входного сигнала.
15. Дельта-сигма-ЦАП по п.4, отличающийся тем, что содержит цифровой дельта-сигма-модулятор (22; 50), выполненный с возможностью модулировать, по меньшей мере, часть цифрового входного сигнала.
16. Дельта-сигма-ЦАП по п.6, отличающийся тем, что содержит цифровой дельта-сигма-модулятор (22; 50), выполненный с возможностью модулировать, по меньшей мере, часть цифрового входного сигнала.
17. Дельта-сигма-ЦАП по п.9, отличающийся тем, что содержит цифровой дельта-сигма-модулятор (22; 50), выполненный с возможностью модулировать, по меньшей мере, часть цифрового входного сигнала.
18. Дельта-сигма-ЦАП по п.13, отличающийся тем, что выполнен с возможностью отведения из цифрового входного сигнала заданного числа наивысших по значению двоичных разрядов и подачи оставшихся двоичных разрядов на цифровой дельта-сигма-модулятор (50) для формирования двоичного выходного сигнала модулятора, дискретного по времени в соответствии с тактовыми импульсами модулятора (1/16 CLK).
19. Дельта-сигма-ЦАП по любому из пп.14-17, отличающийся тем, что выполнен с возможностью отведения из цифрового входного сигнала заданного числа наивысших по значению двоичных разрядов и подачи оставшихся двоичных разрядов на цифровой дельта-сигма-модулятор (50) для формирования двоичного выходного сигнала модулятора, дискретного по времени в соответствии с тактовыми импульсами модулятора (1/16 CLK).
20. Дельта-сигма-ЦАП по п.18, отличающийся тем, что определена идентификация, по которой каждому эталонному сигналу ("1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) пакета, в зависимости от среднего значения эталонного сигнала, соответствует расположение отводимых наивысших по значению двоичных разрядов цифрового входного сигнала, при этом Дельта-сигма-ЦАП содержит генератор эталонных сигналов (52), выполненный с возможностью идентификации соответствующего эталонного сигнала в зависимости от фактического расположения отводимых наивысших по значению двоичных разрядов в соответствии с идентификацией соответствующего эталонного сигнала и с возможностью выведения этого идентифицированного эталонного сигнала в качестве нижнего значения величины модуляции для формирования выходного сигнала.
21. Дельта-сигма-ЦАП по п.19, отличающийся тем, что определена идентификация, по которой каждому эталонному сигналу ("1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) пакета, в зависимости от среднего значения эталонного сигнала, соответствует расположение отводимых наивысших по значению двоичных разрядов цифрового входного сигнала, при этом Дельта-сигма-ЦАП содержит генератор эталонных сигналов (52), выполненный с возможностью идентификации соответствующего эталонного сигнала в зависимости от фактического расположения отводимых наивысших по значению двоичных разрядов в соответствии с идентификацией соответствующего эталонного сигнала и с возможностью выведения этого идентифицированного эталонного сигнала в качестве нижнего значения величины модуляции для формирования выходного сигнала.
22. Дельта-сигма-ЦАП по п.20 или 21, отличающийся тем, что генератор эталонных сигналов (52) выполнен с возможностью выведения в качестве верхнего значения величины модуляции для формирования выходного сигнала эталонного сигнала ("1/4" SM, "2/4" SM, "3/4" SM; "1/16" SM, "2/16" SM, … "15/16" SM) со следующем по порядку возрастания средним значением эталонного сигнала по сравнению со средним значением эталонного сигнала, идентифицированного в качестве нижнего значения величины модуляции.
23. Дельта-сигма-ЦАП по п.22, отличающийся тем, что выполнен с возможностью подачи выходного сигнала цифрового дельта-сигма-модулятора (50) на генератор эталонных сигналов (52), при этом модуляция нижнего и верхнего значения величины модуляции проходит в зависимости от выходного сигнала модулятора.
24. Применение Дельта-сигма-ЦАП (48; 79) по любому из пп.1-23 в устройстве (78), оборудованном аналоговым токовым выходом или выходом по напряжению (80), для преобразования цифровой измеряемой величины, определяемой устройством (78), или для преобразования цифровой величины регулирующего воздействия, определяемой указанным устройством, в аналоговый токовый сигнал или сигнал по напряжению, выводимый через аналоговый токовый выход или выход напряжения (80).
25. Применение по п.24, отличающееся тем, что преобразование измеряемой величины или величины регулирующего воздействия в токовый сигнал, в частности в токовый сигнал, проходит по стандарту 4-20 мА.
26. Измерительное устройство с аналоговым токовым выходом или выходом напряжения (80), характеризующееся тем, что содержит Дельта-сигма-ЦАП (79) по любому из пп.1-23, причем устройство выполнено с возможностью подавать на Дельта-сигма-ЦАП (79) определенную в измерительном устройстве (78) цифровую измеряемую величину, а также с возможностью выводить выходной сигнал Дельта-сигма-ЦАП на токовом выходе или выходе напряжения (80) для формирования аналогового токового сигнала или сигнала по напряжению, соответствующего цифровой измеряемой величине.
27. Устройство управления с аналоговым токовым выходом или выходом напряжения, характеризующееся тем, что содержит Дельта-сигма-ЦАП (48) по любому из пп.1-23, причем устройство выполнено с возможностью подавать на Дельта-сигма-ЦАП (48) определенную в устройстве управления цифровую величину регулирующего воздействия в качестве цифрового входного сигнала и с возможностью выводить выходной сигнал Дельта-сигма-ЦАП для формирования аналогового токового сигнала или сигнала по напряжению, соответствующего цифровой величине регулирующего воздействия.