ШИРОКОПОЛОСНЫЙ ПРЕОБРАЗОВАТЕЛЬ N-ТОКОВЫХ ВХОДНЫХ СИГНАЛОВ В НАПРЯЖЕНИЕ НА ОСНОВЕ ОПЕРАЦИОННОГО УСИЛИТЕЛЯ
OPERATIONAL AMPLIFIER BASED BROADBAND CONVERTER FOR CONVERTING N-CURRENT INPUT SIGNALS INTO VOLTAGE

Изобретение относится к области радиотехники и связи и может быть использовано также в измерительной технике в качестве прецизионного устройства усиления сигналов различных сенсоров с токовым выходом.
В современной радиоэлектронной аппаратуре находят применение операционные усилители (ОУ) на биполярных и полевых транзисторах [1]. На их основе реализуется широкий класс устройств преобразования и усиления токовых и потенциальных сигналов [1-4]. Причем наименее изученными и исследованными являются преобразователи «ток-напряжение», обладающие существенными преимуществами в сравнении с преобразователями потенциальных сигналов. Известны схемы операционных преобразователей на основе инвертирующего [5-19] и неинвертирующего [20-27] буферного каскада. Кроме этого структура и схемотехника устройств рассматриваемого класса применяется в качестве промежуточных каскадов более сложных аналоговых микросхем [28-32].
Ближайшим прототипом (фиг. 1) заявляемого устройства является преобразователь токовых сигналов на основе ОУ по патенту US 7.541.872, fig. 4. Он содержит (фиг. 1) входной дифференциальный каскад 1 с расширенным диапазоном активной работы, общая эмиттерная цепь которого согласована с первой 2 шиной источника питания, первый 3 неинвертирующий вход входного дифференциального каскада 1 с расширенным диапазоном активной работы, второй 4 инвертирующий вход входного дифференциального каскада 1 с расширенным диапазоном активной работы, первый 5 и второй 6 противофазные токовые выходы входного дифференциального каскада 1 с расширенным диапазоном активной работы, цепь активной нагрузки 7, согласованную со второй 8 шиной источника питания, первый 9 вход цепи активной нагрузки 7, связанный с первым 5 токовым выходом входного дифференциального каскада 1 с расширенным диапазоном активной работы, второй 10 вход цепи активной нагрузки 7, связанный со вторым 6 токовым выходом входного дифференциального каскада 1 с расширенным диапазоном активной работы, выход устройства 11, связанный с цепью активной нагрузки 7.
Существенный недостаток известного устройства состоит в том, что оно не обеспечивает прецизионное преобразование нескольких независимых (1, 2, 3, …, N) дифференциальных и недифференциальных токовых сигналов в пропорциональное напряжение. Это значительно сужает области его практического использования. Кроме этого известное устройство не обеспечивает подавление синфазных составляющих входных токов.
Основная задача предлагаемого изобретения состоит в создании широкополосного преобразователя N-токовых входных сигналов (1, 2, 3, …, N), в т.ч. дифференциальных, в пропорциональное напряжение.
Дополнительная задача - обеспечение подавления синфазной составляющей входных дифференциальных токов устройства.
Поставленные задачи достигаются тем, что в широкополосном преобразователе сигналов фиг. 1, содержащем входной дифференциальный каскад 1 с расширенным диапазоном активной работы, общая эмиттерная цепь которого согласована с первой 2 шиной источника питания, первый 3 неинвертирующий вход входного дифференциального каскада 1 с расширенным диапазоном активной работы, второй 4 инвертирующий вход входного дифференциального каскада 1 с расширенным диапазоном активной работы, первый 5 и второй 6 противофазные токовые выходы входного дифференциального каскада 1 с расширенным диапазоном активной работы, цепь активной нагрузки 7, согласованную со второй 8 шиной источника питания, первый 9 вход цепи активной нагрузки 7, связанный с первым 5 токовым выходом входного дифференциального каскада 1 с расширенным диапазоном активной работы, второй 10 вход цепи активной нагрузки 7, связанный со вторым 6 токовым выходом входного дифференциального каскада 1 с расширенным диапазоном активной работы, выход устройства 11, связанный с цепью активной нагрузки 7, предусмотрены новые элементы и связи - в схему введен первый 12 дополнительный каскад преобразования входных токов на транзисторе по схеме с общей базой с N-токовыми входами 13.1, 13.2, …, 13.N, токовый выход 14 которого подключен ко второму 10 входу цепи активной нагрузки 7, причем второй 3 неинвертирующий вход входного дифференциального каскада 1 с расширенным диапазоном активной работы соединен с общей шиной источников питания 15, а выход устройства 11 связан со вторым 4 инвертирующим входом входного дифференциального каскада 1 с расширенным диапазоном активной работы.
На фиг. 1 показана схема устройства-прототипа, а на чертеже фиг. 2 - схема заявляемого устройства в соответствии с п. 1, п. 2 и п. 3 формулы изобретения.
На фиг. 3 приведена схема фиг. 2 с конкретным выполнением первого 12 дополнительного каскада преобразования входных токов на транзисторе по схеме с общей базой и четырехполюсника отрицательной обратной связи 16.
На фиг. 4 представлена схема заявляемого устройства в соответствии с п. 4 формулы изобретения, в которой в цепи активной нагрузки 7 используется инвертирующий буферный усилитель 31.
На фиг. 5 показана схема фиг. 4 с конкретным выполнением первого 12 дополнительного каскада преобразования входных токов на транзисторе по схеме с общей базой и четырехполюсника отрицательной обратной связи 16.
На фиг. 6 представлена схема заявляемого устройства в соответствии с п. 5 формулы изобретения, в которой в цепи активной нагрузки 7 применен неинвертирующий буферный усилитель 18.
На фиг. 7 представлена схема заявляемого устройства в соответствии с п. 5 формулы изобретения, но при другом варианте реализации цепи нагрузки 7 (на основе токового зеркала 30 и инвертирующего буферного усилителя 31).
На фиг. 8 приведена схема фиг. 6 с конкретным выполнением первого 12 дополнительного каскада преобразования входных токов на транзисторе по схеме с общей базой, четырехполюсника отрицательной обратной связи 16 и второго 32 дополнительного каскада преобразования входных токов на транзисторе по схеме с общей базой.
вх
На фиг. 9 показан частный вариант выполнения первого 12 и второго 32 дополнительных каскадов преобразования входных токов на транзисторе по схеме с общей базой. В данной схеме для повышения прецизионности и обеспечения нулевого входного сопротивления (R→∞) используется усилитель местной отрицательной обратной связи 40.
На фиг. 10 представлена схема фиг. 6 с выполнением первого 12 и второго 32 дополнительных каскадов преобразования входных токов на основе фиг. 9 для случая, когда выходной буферный усилитель 31 - неинвертирующий каскад.
На фиг. 11 представлена схема фиг. 6 с выполнением первого 12 и второго 32 дополнительных каскадов преобразования входных токов на транзисторе по схеме с общей базой на основе фиг. 9 для случая, когда выходной буферный усилитель 31 (фиг. 6) - инвертирующий каскад на транзисторе 44.
На фиг. 12 показана схема широкополосного преобразователя фиг. 11 в среде Pspice для случая, когда на токовые входы 13.1 и 34.1 подаются синусоидальный и «пилообразный» входные токовые сигналы.
На фиг. 13 представлены графики выходного напряжения схемы фиг. 12 для случая, когда один из входных токовых сигналов имеет «пилообразную» форму (фиг. 13а), а другой - синусоидальную форму (фиг. 13б). График фиг. 13в показывает, что выходной потенциальный сигнал заявляемого устройства пропорционален сумме двух входных токовых сигналов.
Широкополосный преобразователь N-токовых входных сигналов в напряжение на основе операционного усилителя фиг. 2 содержит входной дифференциальный каскад 1 с расширенным диапазоном активной работы, общая эмиттерная цепь которого согласована с первой 2 шиной источника питания, первый 3 неинвертирующий вход входного дифференциального каскада 1 с расширенным диапазоном активной работы, второй 4 инвертирующий вход входного дифференциального каскада 1 с расширенным диапазоном активной работы, первый 5 и второй 6 противофазные токовые выходы входного дифференциального каскада 1 с расширенным диапазоном активной работы, цепь активной нагрузки 7, согласованную со второй 8 шиной источника питания, первый 9 вход цепи активной нагрузки 7, связанный с первым 5 токовым выходом входного дифференциального каскада 1 с расширенным диапазоном активной работы, второй 10 вход цепи активной нагрузки 7, связанный со вторым 6 токовым выходом входного дифференциального каскада 1 с расширенным диапазоном активной работы, выход устройства 11, связанный с цепью активной нагрузки 7. В схему введен первый 12 дополнительный каскад преобразования входных токов на транзисторе по схеме с общей базой с N-токовыми входами 13.1, 13.2, …, 13.N, токовый выход 14 которого подключен ко второму 10 входу цепи активной нагрузки 7, причем второй 3 неинвертирующий вход входного дифференциального каскада 1 с расширенным диапазоном активной работы соединен с общей шиной источников питания 15, а выход устройства 11 связан со вторым 4 инвертирующим входом входного дифференциального каскада 1 с расширенным диапазоном активной работы.
На фиг. 2, в соответствии с п. 2 формулы изобретения, выход устройства 11 связан со вторым 4 инвертирующим входом входного дифференциального каскада 1 через четырехполюсник отрицательной обратной связи 16.
На фиг. 2, в соответствии с п. 3 формулы изобретения, цепь активной нагрузки 7 содержит токовое зеркало 17, согласованное со второй 8 шиной источника питания, вход которого подключен к первому 9 входу цепи активной нагрузки 7, выход соединен со вторым 10 входом цепи активной нагрузки 7 и подключен ко входу неинвертирующего буферного усилителя 18, выход которого связан с выходом устройства 11. Кроме этого на фиг. 2 входной дифференциальный каскад 1 с расширенным диапазоном активной работы реализован на транзисторах 19, 20, масштабирующем резисторе 21 и источниках опорного тока 22, 23.
На фиг. 3 первый 12 дополнительный каскад преобразования входных токов на транзисторе по схеме с общей базой реализован на основном транзисторе 24, вспомогательном транзисторе 25 и источниках опорного тока 26, 27, а четырехполюсник отрицательной обратной связи 16 содержит резисторы обратной связи 28 и 29.
На фиг. 4, в соответствии с п. 4 формулы изобретения, цепь активной нагрузки 7 содержит токовое зеркало 30, согласованное со второй 8 шиной источника питания, вход которого подключен ко второму 10 входу цепи активной нагрузки 7, выход соединен с первым 9 входом цепи активной нагрузки 7 и подключен ко входу инвертирующего буферного усилителя 31, выход которого связан с выходом устройства 11.
На фиг. 6, в соответствии с п. 5 формулы изобретения, в схему введен второй 32 дополнительный каскад преобразования входных токов на транзисторе по схеме с общей базой с N-токовыми входами 34.1, 34.2, …, 34.N, токовый выход 33 которого подключен к первому 9 входу цепи активной нагрузки 7.
На фиг. 8 первый 12 дополнительный каскад преобразования входных токов на транзисторе по схеме с общей базой содержит основной транзистор 24, вспомогательный транзистор 25 и токостабилизирующие двухполюсники 26, 27, а второй 32 дополнительный каскад преобразования входных токов на транзисторе по схеме с общей базой включает основной транзистор 35, вспомогательный транзистор 36 и двухполюсники 37, 38. Четырехполюсник отрицательной обратной связи 16 на данном рисунке включает резисторы 28, 29.
В схеме фиг. 9а и фиг. 9б, на основе которой могут быть выполнены первый 12 и второй 32 дополнительные каскады преобразования входных токов, каскад с общей базой реализован на основном транзисторе 39 (39*), усилителе местной отрицательной обратной связи 40 (40*) и токостабилизирующем двухполюснике 41 (41*). Коллектор транзистора 39 (39*) является выходом 14 для первого 12 дополнительного каскада преобразования входных токов на транзисторе по схеме с общей базой и выходом 33 для второго 32 дополнительного каскада преобразования входных токов на транзисторе по схеме с общей базой.
Схема фиг. 10, которая соответствует фиг. 7. В ней первый 12 и второй 32 дополнительные каскады преобразования входных токов на транзисторе по схеме с общей базой выполнены в соответствии с фиг. 9. Элементы 42 и 43 моделируют здесь эквивалентное сопротивление и эквивалентную паразитную емкость на входе инвертирующего буферного усилителя 31.
Схема фиг. 11, которая соответствует фиг. 10, содержит конкретное выполнение инвертирующего буферного усилителя 31 на основе транзистора 44 и источника тока 45.
Рассмотрим работу преобразователя фиг. 6.
1
Напряжение в высокоимпедансном узле Σ
к
где R - эквивалентное сопротивление в высокоимпедансном узле (на входе буферного усилителя 18);
21
R - сопротивление между эмиттерами транзисторов 19 и 20 входного дифференциального каскада 1;
<mrow><msubsup><mi>i</mi><mi>j</mi><mrow><mrow><mo>(</mo><mo>−</mo><mo>)</mo></mrow></mrow></msubsup></mrow>
<mrow><msubsup><mi>i</mi><mi>j</mi><mrow><mrow><mo>(</mo><mo>+</mo><mo>)</mo></mrow></mrow></msubsup></mrow>
,
- входные токи устройства на инвертирующем и неинвертирующем входах;
<mrow><msubsup><mi>α</mi><mi>i</mi><mrow><mrow><mo>(</mo><mo>+</mo><mo>)</mo></mrow></mrow></msubsup></mrow>
<mrow><msubsup><mi>α</mi><mi>i</mi><mrow><mrow><mo>(</mo><mo>−</mo><mo>)</mo></mrow></mrow></msubsup></mrow>
,
- коэффициент передачи по току первого 12 и второго 32 дополнительных каскадов преобразования входных токов на транзисторе по схеме с общей базой.
Выходное напряжение преобразователя
БУ
где K - коэффициент усиления по напряжению неинвертирующего буферного усилителя 18.
После преобразований последнего уравнения можно найти
где
к
БУ
Если RK→∞, то
где
После преобразований можно найти, что
ос
28
При 100% отрицательной обратной связи (β=1, R=0)
<mrow><msubsup><mi>α</mi><mi>i</mi><mrow><mrow><mo>(</mo><mo>+</mo><mo>)</mo></mrow></mrow></msubsup><mo>=</mo><msubsup><mi>α</mi><mi>i</mi><mrow><mrow><mo>(</mo><mo>−</mo><mo>)</mo></mrow></mrow></msubsup><mo>=</mo><mn>1</mn></mrow>
Если коэффициенты передачи тока по входам
, то
Таким образом, предлагаемое устройство обеспечивает прецизионное алгебраическое суммирование N-входных токов.
<mrow><msubsup><mi>i</mi><mn>1</mn><mrow><mrow><mo>(</mo><mo>+</mo><mo>)</mo></mrow></mrow></msubsup></mrow>
<mrow><msubsup><mi>i</mi><mn>1</mn><mrow><mrow><mo>(</mo><mo>−</mo><mo>)</mo></mrow></mrow></msubsup></mrow>
<mrow><msubsup><mi>i</mi><mrow><mi>c</mi><mn>1</mn></mrow><mrow><mrow><mo>(</mo><mo>+</mo><mo>)</mo></mrow></mrow></msubsup><mo>=</mo><msubsup><mi>i</mi><mrow><mi>c</mi><mn>1</mn></mrow><mrow><mrow><mo>(</mo><mo>−</mo><mo>)</mo></mrow></mrow></msubsup></mrow>
Если входные токи (например,
и
) имеют синфазную составляющую
, то в заявляемой схеме эта составляющая существенно ослабляется
Выполненный выше анализ, а также результаты компьютерного моделирования МОУ (фиг. 4, 5, 8, 10) показывают, что заявляемое устройство имеет существенные преимущества в сравнении с прототипом.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Полонников Д.Е. Операционные усилители: Принципы построения, теория, схемотехника. - М.: Энергоатомиздат, 1983. 216 с.
2. Операционные усилители с непосредственной связью каскадов: монография / Анисимов В.И., Капитонов М.В., Прокопенко Н.Н., Соколов Ю.М. - Л.: «Энергия», 1979. - 148 с.
3. Нелинейная активная коррекция в прецизионных аналоговых микросхемах: монография / Н.Н. Прокопенко. - Ростов-на-Дону: Изд-во Северо-Кавказского научного центра высшей школы, 2000. - 222 с.
4. Прокопенко Н.Н. Архитектура и схемотехника быстродействующих операционных усилителей: монография / Н.Н. Прокопенко, А.С. Будяков. - Шахты: Изд-во ЮРГУЭС, 2006. - 231 с.
5. Патент US 6580325.
6. Полонников Д.Е. Операционные усилители: Принципы построения, теория, схемотехника. - М.: Энергоатомиздат, 1983. - С. 94, рис. 3.9
7. Патент US 7102439, fig. 1.
8. Патент US 4051443.
9. Патент US 6011431.
10. Патент Англии 1364233.
11. Патент US 6580325.
12. Патент US 4342006.
13. Патент US 7646246.
14. Патент US 4060770.
15. Патент US 3852679.
16. Патент US 7221224.
17. Патент US 2006/0038619.
18. Патент DE 10297628.
19. Патент US 5153500.
20. Патент US 4801893.
21. Патент US 2006/0202761, fig. 1.
22. Патент US 2009/0021306, fig. 2.
23. Патент US 3434069.
24. Патент US 4042886, fig. 1.
25. Патент US 7541872, fig. 4.
26. Патент US 4679092, fig. 2.
27. Патент US 3760288.
28. Патент US 7545216.
29. Патент SU 970638.
30. Патент US 2007/0115056, fig. 2.
31. Патент US 4517524.
32. Патент US 4783637.