УСТРОЙСТВО СОРТИРОВКИ ИНФОРМАЦИИ МЕТОДОМ ПРЕОБРАЗОВАНИЯ ДАННЫХ В АДРЕС
DEVICE FOR SORTING INFORMATION BY CONVERTING DATA TO ADDRESS

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для решения задач по упорядочению числовой и символьной информации по возрастанию и убыванию, осуществлению операций поиска данных в информационном массиве как по указанному интервалу, так по конкретному значению.
Известно "Устройство для сортировки чисел" (а.с. №1304015, 1987 г.), позволяющее упорядочить массив чисел как в возрастающем, так и в убывающем порядке.
Известно "Устройство для сортировки чисел" (а.с. №1277091, 1986 г.), позволяющее упорядочить числа в возрастающем и в убывающем порядке.
Известно "Устройство для реализации упорядочивающих подстановок" (патент №2067315), выполняющую задачу алфавитной сортировки слов.
В качестве прототипа выбрано "Устройство сортировки символов" (патент №2067317), которое позволяет упорядочить информацию по возрастанию и по убыванию.
Задача заключается в следующем:
1) упростить алгоритм работы устройства сортировки информации,
2) повысить скорость упорядочения входных данных,
3) расширить функциональные возможности устройства сортировки информации.
В представленном устройстве сортировки информации методом преобразования данных в адрес выполняется задача сортировки входной числовой и символьной информации по возрастанию и убыванию. В устройстве осуществляются поисковые операции по указанному интервалу или по конкретному заданному символу или числу. Сортировка информации осуществляется как положительных, так и отрицательных чисел и символов. Выполняется подсчет количества одинаковых чисел и символов.
Предлагаемое устройство сортировки информации методом преобразования данных в адрес позволит значительно снизить аппаратные средства, что ведет к упрощению комбинационной схемы, упростит алгоритм работы устройства, а также расширить функциональные возможности устройства.
Современные вычислительные системы работают наиболее эффективно при упорядоченных данных. Сортировка информации - это процесс расстановки элементов в некотором порядке. Элементы размещаются следующим образом: 1) вычисления, которые требуют определенного порядка расположения данных, могли выполняться эффективно, 2) результаты имели осмысленный вид, 3) последующие операции имели бы упорядоченные исходные данные. Есть много различных способов упорядочений информации таких, например, как сортировка имен в списке по алфавиту или упорядочение данных по возрастанию или по убыванию.
Упорядочение данных включает анализ возможностей аппаратных средств вычислительных систем, расположения их каналов, объема оперативной памяти, частоты обращений, быстродействия, диапазона обработки входной числовой и символьной информации.
Задача сортировки потоков информации в вычислительной технике является настолько важной, что ее следует осуществлять только тогда, когда тщательное изучение аппаратных средств и параметров данных оправдывает сортировку [1].
Представленное устройство сортировки информации методом преобразования данных в адрес может использовать методы внешней сортировки данных. Внешние методы приемлемы для файлов данных, которые слишком велики, чтобы поместиться в оперативной памяти процессора.
Решение задачи осуществляется тем, что устройство сортировки информации методом преобразования данных в адрес, содержащее блок управления, отличающееся тем, что дополнительно введены: блок сортировки положительных чисел, блок хранения результата, блок сортировки отрицательных чисел, причем информационный выход блока ввода данных, на котором формируются двоичные коды чисел в прямом коде со своими знаковыми разрядами и символы, представленные в двоичном коде, передача входных двоичных кодов символов и чисел осуществляется в параллельном режиме побайтно, соединен с шестым информационным входом блока сортировки положительных чисел и с шестым информационным входом блока сортировки отрицательных чисел, с первого по пятый информационные входы блока сортировки отрицательных чисел, на которых формируются: сигнал обнуления двоичного счетчика строк, генератор прямоугольных импульсов, сигнал установки в нулевое состояние двоичного счетчика столбцов, генератор тактовых импульсов, сигнал сброса в нулевое состояние, записи, чтения регистров, сигналы выбора микросхемы, сигнал записи-считывания, сигнал разрешения по выходу четвертого оперативного запоминающего устройства, сигналы выбора микросхемы, сигнал записи-считывания, сигнал разрешения по выходу пятого оперативного запоминающего устройства, соединены соответственно с шестым по десятый информационными выходами блока управления, с первого по пятый информационные входы блока сортировки положительных чисел, на которых формируются: сигнал обнуления двоичного счетчика строк, генератор прямоугольных импульсов, сигнал установки в нулевое состояние двоичного счетчика столбцов, генератор тактовых импульсов, сигнал сброса в нулевое состояние, записи, чтения регистров, сигналы выбора микросхемы, сигнал записи-считывания, сигнал разрешения по выходу первого оперативного запоминающего устройства, сигналы выбора микросхемы, сигнал записи-считывания, сигнал разрешения по выходу второго оперативного запоминающего устройства, соединены соответственно с первым по пятый информационными выходами блока управления, с первого по восьмой управляющие выходы блока управления, на которых формируются сигналы обнуления двоичных счетчиков, формирующих адреса строк и столбцов, сигналы прямоугольных и тактовых импульсов, поступающие на суммирующие входы двоичных счетчиков, сигналы выбора микросхемы, сигнал записи-считывания, сигнал разрешения по выходу третьего оперативного запоминающего устройства, соединены соответственно с первым по восьмой управляющими входами блока хранения результата, информационный выход блока сортировки положительных чисел, на котором формируется двоичный код и количество одинаковых положительных чисел, соединен с первым информационным входом блока хранения результата, информационный выход блока сортировки отрицательных чисел, на котором формируется двоичный код и количество одинаковых отрицательных чисел, соединен со вторым информационным входом блока хранения результата, первый и второй управляющие входы "СБРОС" и "ПУСК" блока управления являются внешними входами устройства сортировки информации методом преобразования данных в адрес.
Устройство сортировки информации методом преобразования данных в адрес содержит: блок ввода данных, блок сортировки положительных чисел, блок хранения результата, блок сортировки отрицательных чисел, блок управления, оперативные запоминающие устройства, двоичные счетчики, пороговые элементы (фиг.1).
БВД - блок ввода данных служит для ввода чисел со своим знаковым разрядом и символов, информация представлена в двоичном коде.
БСПЧ - блок сортировки положительных чисел служит для определения знакового разряда двоичного числа, упорядочения положительных чисел, подсчета одинаковых положительных чисел и символов, а также для записи и хранения упорядоченной информации.
БХР - блок хранения результата служит для записи и хранения в нем результата упорядоченной двоичной информации.
БСОЧ - блок сортировки отрицательных чисел служит для определения знакового разряда двоичного числа, упорядочения отрицательных чисел, подсчета одинаковых отрицательных чисел, а также для записи и хранения упорядоченной информации.
БУ - блок управления служит для формирования управляющих сигналов, которые осуществляют процесс сортировки входной информации.
На фиг.1 изображена структурная схема устройства сортировки информации методом преобразования данных в адрес.
На фиг.2 представлен вариант технической реализации блока ввода данных.
На фиг.3 представлена структурная схема блока сортировки положительных чисел, блока электронных ключей первого, блока формирования адреса первого, блока памяти первого, блока формирования адреса второго, блока памяти второго.
На фиг.4 изображена функциональная схема блока электронных ключей первого, структурная схема блока формирования адреса первого и блока памяти первого.
На фиг.5 показана функциональна схема блока формирования адреса первого.
На фиг.6 представлен вариант технической реализации блока адреса первого.
На фиг.7 представлен вариант технической реализации блока памяти первого.
На фиг.8 изображена функциональная схема блока электронных ключей первого, структурная схема блока формирования адреса второго и блока памяти второго.
На фиг.9 показана функциональна схема блока формирования адреса второго.
На фиг.10 представлен вариант технической реализации блока памяти второго.
На фиг.11 показана функциональна схема блока хранения результата.
На фиг.12 представлена структурная схема блока сортировки отрицательных чисел, блока электронных ключей второго, блока формирования адреса третьего, блока памяти третьего, блока формирования адреса четвертого, блока памяти четвертого.
На фиг.13 изображена функциональная схема блока электронных ключей второго, структурная схема блока формирования адреса третьего и блока памяти третьего.
На фиг.14 показана функциональна схема блока формирования адреса третьего.
На фиг.15 представлен вариант технической реализации блока адреса третьего.
На фиг.16 изображена функциональная схема блока памяти третьего.
На фиг.17 изображена функциональная схема блока электронных ключей второго, структурная схема блока формирования адреса четвертого и блока памяти четвертого.
На фиг.18 представлен вариант технической реализации блока формирования адреса четвертого.
На фиг.19 представлен вариант технической реализации блока памяти четвертого.
На фиг.20а, 20б изображена содержательная граф-схема алгоритма ГСА работы устройства.
На фиг.21а, 21б представлена размеченная граф-схема алгоритма ГСА работы устройства.
Для описания алгоритма работы блока 5 управления используются следующие идентификаторы:
1. БВД - блок ввода данных.
2. БСПЧ - блок сортировки положительных чисел.
3. БХР - блок хранения результата.
4. БСОЧ - блок сортировки отрицательных чисел.
5. БУ - блок управления.
6. ШФР1 - шинный формирователь первый блока памяти второго.
7. СУМ1 - сумматор первый блока памяти второго.
8. ШФР2 - шинный формирователь второй блока памяти четвертого.
9. СУМ2 - сумматор второй блока памяти четвертого.
10. ЧСД - выходной информационный двоичный код числовых и символьных данных, поступающий из блока ввода данных.
11. ПЧК - информационный двоичный код положительных чисел, а также количество одинаковых чисел, поступающий из блока сортировки положительных чисел.
12. ОЧК - информационный двоичный код отрицательных чисел, а также количество одинаковых чисел, поступающий из блока сортировки отрицательных чисел.
13. УРСР - информационный сигнал, поступающий из блока управления на вход блока формирования адреса первого, состоящий из управляющих сигналов генератора импульсов ГИ и сигнала обнуления ОБН двоичного счетчика Сч1.
14. УРСЛ - информационный сигнал, поступающий из блока управления на вход блока формирования адреса первого, состоящий из управляющих сигналов генератора тактовых импульсов ТИ и сигнала обнуления УСО двоичного счетчика Сч2.
15. УРСРО - информационный сигнал, поступающий из блока управления на вход блока формирования адреса третьего, состоящий из управляющих сигналов генератора импульсов ГИН и сигнала обнуления ОБНЛ двоичного счетчика Сч5.
16. УРСЛО - информационный сигнал, поступающий из блока управления на вход блока формирования адреса третьего, состоящий из управляющих сигналов генератора тактовых импульсов ТИМ и сигнала обнуления УСНО двоичного счетчика Сч6.
17. СУРР - информационный сигнал, поступающий из блока управления, состоящий из управляющих сигналов: записи, чтения, сброса в нулевое состояние регистров блока формирования адреса второго.
18. СУРРО - информационный сигнал, поступающий из блока управления, состоящий из управляющих сигналов: записи, чтения, сброса в нулевое состояние регистров блока формирования адреса четвертого.
19. ЗАП - управляющий двоичный сигнал, разрешающий режим записи информации в регистры блока формирования адреса второго.
20. ЧТН - управляющий двоичный сигнал, разрешающий режим чтения информации из регистров блока формирования адреса второго.
21. СБР - управляющий двоичный сигнал, устанавливающий в нулевое состояние двоичные регистры блока формирования адреса второго.
22. ЗАПО - управляющий двоичный сигнал, разрешающий режим записи информации в регистры блока формирования адреса четвертого.
23. ЧТНО - управляющий двоичный сигнал, разрешающий режим чтения информации из регистров блока формирования адреса четвертого.
24. СБРО - управляющий двоичный сигнал, устанавливающий в нулевое состояние двоичные регистры блока формирования адреса четвертого.
25. СИУ - информационный сигнал управления, поступающий из блока управления, состоящий из управляющих сигналов, формирующих работу оперативного запоминающего устройства блока памяти первого: выбора микросхемы, записи считывания, разрешение по выбору.
26. СИУО - информационный сигнал управления, поступающий из блока управления, состоящий из управляющих сигналов, формирующих работу оперативного запоминающего устройства блока памяти третьего: выбора микросхемы, записи считывания, разрешение по выбору.
27.  - управляющий сигнал выбора микросхемы оперативного запоминающего устройства блока памяти первого.
28. CS21 - управляющий сигнал выбора микросхемы оперативного запоминающего устройства блока памяти первого.
29.  - управляющий сигнал записи считывания информации оперативного запоминающего устройства блока памяти первого.
30.  - управляющий сигнал разрешение по выбору оперативного запоминающего устройства блока памяти первого.
31. ЗРЧ - знаковый разряд двоичных положительных чисел.
32. ЗРОЧ - знаковый разряд двоичных отрицательных чисел.
33.  - управляющий сигнал выбора микросхемы оперативного запоминающего устройства блока памяти третьего.
34. CS24 - управляющий сигнал выбора микросхемы оперативного запоминающего устройства блока памяти третьего.
35.  - управляющий сигнал записи считывания информации оперативного запоминающего устройства блока памяти третьего.
36.  - управляющий сигнал разрешение по выбору оперативного запоминающего устройства блока памяти третьего.
37. СГУ - информационный сигнал, поступающий из блока управления, состоящий из управляющих сигналов, формирующих работу оперативного запоминающего устройства блока памяти второго: выбора микросхемы, записи считывания, разрешение по выбору.
38. СГУО - информационный сигнал, поступающий из блока управления, состоящий из управляющих сигналов, формирующих работу оперативного запоминающего устройства блока памяти четвертого: выбора микросхемы, записи считывания, разрешение по выбору.
39. - управляющий сигнал выбора микросхемы оперативного запоминающего устройства блока памяти второго.
40. CS22 - управляющий сигнал выбора микросхемы оперативного запоминающего устройства блока памяти второго.
41.  - управляющий сигнал записи считывания информации оперативного запоминающего устройства блока памяти второго.
42.  - управляющий сигнал разрешение по выбору оперативного запоминающего устройства блока памяти второго.
43.  - управляющий сигнал выбора микросхемы оперативного запоминающего устройства блока памяти четвертого.
44. CS25 - управляющий сигнал выбора микросхемы оперативного запоминающего устройства блока памяти четвертого.
45.  - управляющий сигнал записи считывания информации оперативного запоминающего устройства блока памяти четвертого.
46.  - управляющий сигнал разрешение по выбору оперативного запоминающего устройства блока памяти четвертого.
47. ДКЧС - информационный двоичный код положительных чисел и символов, поступающих с выхода шифратора блока ввода данных.
48. ДКОЧС - информационный двоичный код отрицательных чисел, поступающих с выхода шифратора блока ввода данных.
49. БЭК1 - блок электронных ключей первый.
50. БФАБП1 - блок формирования адреса и блок памяти первый.
51. БФА1 - блок формирования адреса первый.
52. БПАМ1 - блок памяти первый.
53. БФАБП2 - блок формирования адреса и блок памяти второй.
54. БФАБП3 - блок формирования адреса и блок памяти третий.
55. БФАБП4 - блок формирования адреса и блок памяти четвертый.
56. БФА2 - блок формирования адреса второй.
57. БФА3 - блок формирования адреса третий.
58. БФА4 - блок формирования адреса четвертый.
59. БПАМ2 - блок памяти второй.
60. БПАМ3 - блок памяти третий.
61. БПАМ4 - блок памяти четвертый.
62. ДКАСР - двоичный код адреса строк оперативного запоминающего устройства блока памяти первого, информационный сигнал, поступающий из блока формирования адреса первого.
63. ДКАСРО - двоичный код адреса строк оперативного запоминающего устройства блока памяти третьего, информационный сигнал, поступающий из блока формирования адреса третьего.
64. ДКАСЛ - двоичный код адреса столбцов оперативного запоминающего устройства блока памяти первого, информационный сигнал, поступающий из блока формирования адреса первого.
65. ДКАСЛО - двоичный код адреса столбцов оперативного запоминающего устройства блока памяти третьего, информационный сигнал, поступающий из блока формирования адреса третьего.
66. ДКАСС - информационный сигнал, формирующий адресную шину строк оперативного запоминающего устройства блока памяти второго, поступающий с выходов логических схем ИЛИ блока формирования адреса второго.
67. ДКАССО - информационный сигнал, формирующий адресную шину строк оперативного запоминающего устройства блока памяти четвертого, поступающий с выходов логических схем ИЛИ блока формирования адреса четвертого.
68. ДКАСТ - информационный сигнал, формирующий адресную шину столбцов оперативного запоминающего устройства блока памяти второго, поступающий с выходов логических схем ИЛИ блока формирования адреса второго.
69. ДКАСТО - информационный сигнал, формирующий адресную шину столбцов оперативного запоминающего устройства блока памяти четвертого, поступающий с выходов логических схем ИЛИ блока формирования адреса четвертого.
70. ПЧС - упорядоченные положительные числа, информационный сигнал, поступающий из блока памяти первого.
71. ОЧС - упорядоченные отрицательные числа, информационный сигнал, поступающий из блока памяти третьего.
72. КПЧ - количество одинаковых положительных чисел, информационный сигнал, поступающий из блока памяти второго.
73. КОЧ - количество одинаковых отрицательных чисел, информационный сигнал, поступающий из блока памяти четвертого.
74. ГИ - генератор прямоугольных импульсов, поступающих на суммирующий вход двоичного счетчика Сч1, формирующего адреса строк, блока формирования адреса первого.
75. ОБН - управляющий сигнал установки в нулевое состояние двоичного счетчика Сч1, формирующего адреса строк, блока формирования адреса первого.
76. ТИ - генератор тактовых импульсов, поступающих на суммирующий вход двоичного счетчика Сч2, формирующего адреса столбцов, блока формирования адреса первого.
77. УС0 - управляющий сигнал установки в нулевое состояние двоичного счетчика Сч2, формирующего адреса столбцов, блока формирования адреса первого.
78. УСН - управляющий сигнал установки в нулевое состояние двоичного счетчика Сч3, формирующего адреса строк, блока хранения результата.
79. ОБЛ - управляющий сигнал установки в нулевое состояние двоичного счетчика Сч4, формирующего адреса столбцов, блока хранения результата.
80. ГНИ - прямоугольные импульсы, поступающие с выхода генератора сигналов блока управления на суммирующий вход двоичного счетчика Сч3 блока хранения результата.
81. ТАИ - тактовые импульсы, поступающие с выхода генератора сигналов блока управления на суммирующий вход двоичного счетчика Сч4 блока хранения результата.
82.  - управляющий сигнал выбора микросхемы третьего оперативного запоминающего устройства блока хранения результата.
83. CS23 - управляющий сигнал выбора микросхемы третьего оперативного запоминающего устройства блока хранения результата.
84.  - управляющий сигнал записи считывание информации третьего оперативного запоминающего устройства блока хранения результата.
85.  - управляющий сигнал разрешение по выбору третьего оперативного запоминающего устройства блока хранения результата.
86. ВУИ - выходной упорядоченный информационный сигнал, поступающий с выхода третьего оперативного запоминающего устройства блока хранения результата.
87. АДСТР - информационный сигнал, формирующий адресную шину строк, поступающий на информационные входы логической схемы И с выхода двоичного счетчика Сч1 блока формирования адреса первого.
88. АДСТЛ - информационный сигнал, формирующий адресную шину столбцов, поступающий на информационные входы логической схемы И с выхода двоичного счетчика Сч2 блока формирования адреса первого.
89. АДСТРР - информационный сигнал, формирующий адресную шину строк, поступающий на информационные входы оперативного запоминающего устройства ОЗУ3 с выхода двоичного счетчика Сч3 блока хранения результата.
90. АДСТЛР - информационный сигнал, формирующий адресную шину столбцов, поступающий на информационные входы оперативного запоминающего устройства ОЗУ3 с выхода двоичного счетчика Сч4 блока хранения результата.
91. АДСТРО - информационный сигнал, формирующий адресную шину строк, поступающий на информационные входы логической схемы И с выхода двоичного счетчика Сч5 блока формирования адреса третьего.
92. АДСТЛО - информационный сигнал, формирующий адресную шину столбцов, поступающий на информационные входы логической схемы И с выхода двоичного счетчика Сч6 блока формирования адреса третьего.
93. КПОЧ - информационный сигнал, отображающий количество входных одинаковых положительных чисел, поступающий с выхода сумматора на вход шинного формирователя блока памяти второго.
94. КОТЧ - информационный сигнал, отображающий количество входных одинаковых отрицательных чисел, поступающий с выхода сумматора на вход шинного формирователя блока памяти четвертого.
95. ПУСК - внешний управляющий сигнал блока управления, означающий пуск работы устройства сортировки информации.
96. СБРОС - внешний управляющий сигнал блока управления, означающий сброс всех элементов памяти и двоичных счетчиков в нулевое состояние устройства сортировки информации.
Работа алгоритма управления устройства сортировки информации методом преобразования данных в адрес.
Содержательная ГСА управления приведена на фиг.20а, 20б и отражает работу устройства и блока управления (фиг.1).
Блок 1 алгоритма является начальным блоком алгоритма.
В блоке 2 алгоритма подается сигнал "СБРОС" установки в нулевое состояние на входы всех элементов устройства сортировки.
В блоке 2 алгоритма по команде «ОБН:=1» подается управляющий сигнал обнуления двоичного счетчика Сч1 блока формирования адреса первого, по команде «УС0:=1» подается управляющий сигнал обнуления двоичного счетчика Сч2 блока формирования адреса первого, по команде «ОБЛ:=1» подается управляющий сигнал обнуления двоичного счетчика Сч4 блока хранения результата, по команде «УСН:=1» подается управляющий сигнал обнуления двоичного счетчика Сч3 блока хранения результата, по команде «ОБНЛ:=1» подается управляющий сигнал обнуления двоичного счетчика Сч5 блока формирования адреса третьего, по команде «УСН0:=1» подается управляющий сигнал обнуления двоичного счетчика Сч6 блока формирования адреса первого.
В блоке 4 алгоритма подается внешний управляющий сигнал «ПУСК», означающий начала работы устройства.
В блоке 5 проверяется признак завершения ввода информационного двоичного кода числовых и символьных данных. Если ввод не завершен, то выполняется переход на блок 6, если все данные введены в устройство, то осуществляется переход на блоки 21 и 43 алгоритма.
В блоке 6 алгоритма по командам «БСПЧ:=ЧСД» и «БСОЧ:=ЧСД» двоичный код числовых и символьных данных поступает на входы блоков сортировки положительных и отрицательных чисел соответственно.
В блоке 7 анализируется знаковый разряд двоичного числа. Если знаковый разряд равен единичному значению, то осуществляется переход на блок 30 алгоритма, в случае равенства знакового разряда нулю происходит переход на блок 8 алгоритма.
В блоках 8-20 алгоритма выполняется упорядочение положительных чисел и символьных данных.
В блоке 8 по команде "ОЗУ1:=СИУ" на управляющие входы первого оперативного запоминающего устройства подается информационный сигнал, формирующий работу ОЗУ1 блока памяти первого, в состав информационного сигнала СИУ входят управляющие сигналы: выбора микросхемы, записи, считывания, разрешение по выбору.
В блоке 9 по команде «» поступает управляющий сигнал разрешения записи информации в первое оперативное запоминающее устройство блока памяти первого.
В блоке 10 по командам «ДКАСР:=ДКЧС», «ДКАСЛ:=ДКЧС» осуществляется формирование адресов строк и столбцов первого оперативного запоминающего устройства блока памяти первого.
В блоке 11 по командам «ОЗУ1:=ДКАСР» и «ОЗУ1:=ДКАСЛ» осуществляется подача адресов строк и столбцов на входы первого оперативного запоминающего устройства блока памяти первого.
В блоке 12 по команде «ОЗУ1:=ПЧС» информационная последовательность в виде символов и числовых данных записывается в первое оперативное запоминающее устройство блока памяти первого.
В блоке 13 по команде «ОЗУ2:=СГУ» на управляющие входы второго оперативного запоминающего устройства подается информационный сигнал, формирующий работу ОЗУ2 блока памяти второго, в состав информационного сигнала СГУ входят управляющие сигналы: выбора микросхемы, записи, считывания, разрешение по выбору.
В блоке 14 по командам «ДКАСС:=ДКЧС» и «ДКАСТ:=ДКЧС» осуществляется формирование адресов строк и столбцов на входы второго оперативного запоминающего устройства блока памяти второго.
В блоке 15 по команде «» подается управляющий сигнал разрешения чтения информации из второго оперативного запоминающего устройства блока памяти второго.
В блоке 16 по команде «ШФР1:=КПЧ» на вход первого шинного формирователя блока памяти второго поступает выходной информационный сигнал с выхода второго оперативного запоминающего устройства блока памяти второго. По команде «СУМ1:=КПЧ» на вход первого сумматора блока памяти второго поступает выходной информационный сигнал с выхода первого шинного формирователя блока памяти второго.
В блоке 17 по команде «КПОЧ:=КПЧ+1» выходной информационный сигнал первого сумматора СУМ1, соответствующий количеству одинаковых символов и положительных чисел, увеличивается на единицу.
В блоке 18 по команде «ШФР1:=КПОЧ» на вход первого шинного формирователя блока памяти второго поступает выходной информационный сигнал с выхода первого сумматора блока памяти второго.
В блоке 19 по команде «» подается управляющий сигнал, равный нулевому значению, для разрешения записи информации во второе оперативное запоминающее устройство блока памяти второго.
В блоке 20 по команде «ОЗУ2:=КПОЧ» производится запись во второе оперативное запоминающее устройство количества одинаковых символов и положительных чисел блока памяти второго.
В блоках 21-29 алгоритма осуществляется вывод упорядоченных в алфавитном порядке и количество одинаковых символов и положительных чисел.
В блоке 21 по команде «ОЗУ1:=СИУ» на управляющие входы первого оперативного запоминающего устройства подается информационный сигнал СИУ из блока управления, формирующий работу ОЗУ1 блока памяти первого: выбора микросхемы, записи, считывания, разрешение по выбору, по команде «ОЗУ2:=СГУ» на управляющие входы второго оперативного запоминающего устройства подается информационный сигнал СГУ из блока управления, формирующий работу ОЗУ2 блока памяти второго: выбора микросхемы, записи, считывания, разрешение по выбору.
В блоке 22 по команде  подается управляющий сигнал на вход первого оперативного запоминающего устройства блока памяти первого для разрешения чтения информации. По команде « подается управляющий сигнал на вход второго оперативного запоминающего устройства блока памяти второго для разрешения чтения информации.
В блоке 23 по команде «ДКАСР:=АДСТР» происходит формирование адресов строк первого оперативного запоминающего устройства блока памяти первого, по команде «ДКАСЛ:=АДСТЛ» происходит формирование адресов столбцов первого оперативного запоминающего устройства блока памяти первого.
В блоке 24 по командам «ОЗУ1:=ДКАСР» и «ОЗУ1:=ДКАСЛ» осуществляется подача адресов строк и столбцов на входы первого оперативного запоминающего устройства блока памяти первого.
В блоке 25 по команде «ДКАСС:=ДКАСР» » происходит подача адресов строк на адресные входы второго оперативного запоминающего устройства блока памяти второго, по команде «ДКАСТ:=ДКАСЛ» происходит подача адресов столбцов на адресные входы второго оперативного запоминающего устройства блока памяти второго.
В блоке 26 по команде «ПЧК:=КПЧ U ПЧС» из информационного сигнала упорядоченных положительных чисел и символов ПЧС, поступающего из блока памяти первого, и информационного сигнала количества одинаковых положительных чисел и символов КПЧ, поступающего из блока памяти второго, формируется информационный двоичный код положительных чисел и количества одинаковых входных данных ПЧК. По этой команде происходит объединение двух информационных сигналов в один.
В блоке 27 по команде «БХР:=ГНИ» прямоугольные импульсы поступают с выхода генератора сигналов блока управления на суммирующий вход двоичного счетчика Сч3 блока хранения результата. По команде «БХР:=ТАИ» тактовые импульсы поступают с выхода генератора сигналов блока управления на суммирующий вход двоичного счетчика Сч4 блока хранения результата.
В блоке 28 по команде «» подается управляющий сигнал из блока управления, равный нулевому значению для разрешения записи входной информации в оперативное запоминающее устройство блока хранения результата.
В блоке 29 по команде «ОЗУ3:=ПЧК» в оперативное запоминающее устройство блока хранения результата записывается информационный двоичный код, состоящий из упорядоченных положительных чисел и символов, а также количества одинаковых входных данных.
В блоках 30-42 алгоритма выполняется упорядочение отрицательных чисел.
В блоке 30 по команде "ОЗУ4:=СИУО" на управляющие входы четвертого оперативного запоминающего устройства подается информационный сигнал, формирующий работу ОЗУ блока памяти третьего, в состав информационного сигнала СИУО входят управляющие сигналы: выбора микросхемы, записи, считывания, разрешение по выбору.
В блоке 31 по команде «» поступает управляющий сигнал разрешения записи информации в четвертое оперативное запоминающее устройство блока памяти третьего.
В блоке 32 по командам «ДКАСРО:=ДКОЧС», «ДКАСЛО:=ДКОЧС» осуществляется формирование адресов строк и столбцов четвертого оперативного запоминающего устройства блока памяти третьего.
В блоке 33 по командам «ОЗУ4:=ДКАСРО» и «ОЗУ4:=ДКАСЛО» осуществляется подача адресов строк и столбцов на входы четвертого оперативного запоминающего устройства блока памяти третьего.
В блоке 34 по команде «ОЗУ4:=ОЧС» информационная последовательность в виде числовых отрицательных чисел записывается в четвертое оперативное запоминающее устройство блока памяти третьего.
В блоке 35 по команде «ОЗУ5:=СГУО» на управляющие входы пятого оперативного запоминающего устройства подается информационный сигнал, формирующий работу ОЗУ5 блока памяти четвертого, в состав информационного сигнала СГУО входят управляющие сигналы: выбора микросхемы, записи, считывания, разрешение по выбору.
В блоке 36 по командам «ДКАССО:=ДКОЧС» и «ДКАСТО:=ДКОЧС» осуществляется формирование адресов строк и столбцов на входы пятого оперативного запоминающего устройства блока памяти четвертого.
В блоке 37 по команде « подается управляющий сигнал разрешения чтения информации из пятого оперативного запоминающего устройства блока памяти четвертого.
В блоке 38 по команде «ШФР2:=КОЧ» на вход второго шинного формирователя блока памяти четвертого поступает выходной информационный сигнал с выхода пятого оперативного запоминающего устройства блока памяти четвертого. По команде «СУМ2:=КОЧ» на вход второго сумматора блока памяти четвертого поступает выходной информационный сигнал с выхода второго шинного формирователя блока памяти четвертого.
В блоке 39 по команде «КОТЧ:=КОЧ+1» выходной информационный сигнал второго сумматора СУМ2, соответствующий количеству одинаковых отрицательных чисел, увеличивается на единицу.
В блоке 40 по команде «ШФР2:=КОТЧ» на вход второго шинного формирователя блока памяти четвертого поступает выходной информационный сигнал с выхода второго сумматора блока памяти четвертого.
В блоке 41 по команде «» подается управляющий сигнал, равный нулевому значению, для разрешения записи информации в пятое оперативное запоминающее устройство блока памяти четвертого.
В блоке 42 по команде «ОЗУ5:=КОТЧ» осуществляется запись в пятое оперативное запоминающее устройство количества одинаковых отрицательных чисел блока памяти четвертого.
В блоках 43-51 осуществляется вывод результатов сортировки в алфавитном порядке отрицательных чисел.
В блоке 43 по команде «ОЗУ4:=СИУО» на управляющие входы четвертого оперативного запоминающего устройства подается информационный сигнал СИУО из блока управления, формирующий работу ОЗУ4 блока памяти третьего: выбора микросхемы, записи, считывания, разрешение по выбору. По команде «ОЗУ5:=СГУО» на управляющие входы пятого оперативного запоминающего устройства подается информационный сигнал СГУО из блока управления, формирующий работу ОЗУ5 блока памяти четвертого: выбора микросхемы, записи, считывания, разрешение по выбору.
В блоке 44 по команде  подается управляющий сигнал на вход четвертого оперативного запоминающего устройства блока памяти третьего для разрешения чтения информации. По команде « подается управляющий сигнал на вход пятого оперативного запоминающего устройства блока памяти четвертого для разрешения чтения информации.
В блоке 45 по команде «ДКАСРО:=АДСТРО» происходит формирование адресов строк четвертого оперативного запоминающего устройства блока памяти третьего. По команде «ДКАСЛО:=АДСТЛО» происходит формирование адресов столбцов четвертого оперативного запоминающего устройства блока памяти третьего.
В блоке 46 по командам «ОЗУ4:=ДКАСРО» и «ОЗУ4:=ДКАСЛО» осуществляется подача адресов строк и столбцов на входы четвертого оперативного запоминающего устройства блока памяти третьего.
В блоке 47 по команде «ДКАССО:=ДКАСРО» » происходит подача адресов строк на адресные входы пятого оперативного запоминающего устройства блока памяти четвертого, по команде «ДКАСТО:=ДКАСЛО» происходит подача адресов столбцов на адресные входы пятого оперативного запоминающего устройства блока памяти четвертого.
В блоке 48 по команде «ОЧК:=КОЧ U ОЧС» из информационного сигнала упорядоченных отрицательных чисел ОЧС, поступающего из блока памяти четвертого и информационного сигнала количества одинаковых отрицательных чисел КОЧ, поступающего из блока памяти третьего, формируется информационный двоичный код отрицательных чисел и количества одинаковых входных данных ОЧК. По этой команде происходит объединение двух информационных сигналов в один.
В блоке 49 по команде «БХР:=ГНИ» прямоугольные импульсы поступают с выхода генератора сигналов блока управления на суммирующий вход двоичного счетчика Сч3 блока хранения результата. По команде «БХР:=ТАИ» тактовые импульсы поступают с выхода генератора сигналов блока управления на суммирующий вход двоичного счетчика Сч4 блока хранения результата.
В блоке 50 по команде «» подается управляющий сигнал из блока управления, равный нулевому значению для разрешения записи входной информации в оперативное запоминающее устройство блока хранения результата.
В блоке 51 по команде «ОЗУ3:=ОЧК» в оперативное запоминающее устройство блока хранения результата записывается информационный двоичный код, состоящий из упорядоченных отрицательных чисел, а также количества одинаковых входных данных.
Блок 52 алгоритма является конечным блоком алгоритма.
Работа устройства сортировки информации методом преобразования данных в адрес заключается в следующем.
Входные данные - это символы, положительные и отрицательные числа, представленные в двоичном коде, поступают как с клавиатуры, так в виде текстового файла. Входные данные поступают одновременно на информационные и адресные входы первого оперативного запоминающего устройства. При такой структуре данные являются адресами. По сформированному из водных данных адресу поступившие символы и числа записываются на определенные строки и столбцы в первое ОЗУ. По этим адресным входам второго оперативного запоминающего устройства на информационные входы поступают и записываются данные о количестве одинаковых символов и чисел. По одинаковым адресам в первое ОЗУ записываются входные данные, во второе ОЗУ количество одинаковых чисел и символов. Положительные и отрицательные числа записываются в разные оперативные запоминающие устройства. В первое ОЗУ записываются положительные числа и символы, во второе ОЗУ записывается количество одинаковых данных, в четвертое ОЗУ записываются отрицательные числа, в пятое ОЗУ количество отрицательных чисел. В третье оперативное запоминающее устройство переписываются в порядке возрастания или убывания как положительные числа и символы, так отрицательные числа. В итоге в третьем оперативном запоминающем устройстве будут записаны упорядоченные входные данные.
Внешние управляющие сигналы "СБРОС" и "ПУСК" поступают в блок 5 управления.
Блок 1 ввода чисел БВД содержит шифратор (обычная стандартная клавиатура) ШФ DD6 (фиг.2). Этот блок позволяет вводить входные данные в двоичном коде. С выхода шифратора ШД DD6 формируются двоичные коды положительных, отрицательных чисел со своими знаками и символов, имеющих в знаковом разряде нулевое значение. Информационный сигнал двоичный код чисел и символов ДКЧС является выходным сигналом шифратора ШД. Управляющий сигнал знакового разряда числа ЗРЧ является выходным сигналом шифратора. Информационный сигнал двоичного кода числовых и символьных данных ЧСД является выходным информационным сигналом блока ввода данных БВД и включает в себя двоичные коды символов, положительных и отрицательных чисел со своими знаками (фиг.2).
Блок 2 сортировки положительных чисел БСПЧ предназначен для упорядочения положительных чисел и символов, подсчета количества одинаковых входных данных, а также для записи и хранения отсортированной информации. В состав блока входят: блок 7 электронных ключей первый БЭК1, блок 8 формирования адреса и блок памяти первый БФАБП1, блок 11 формирования адреса и блок памяти второй БФАБП2 (фиг.3). В состав блока 8 формирования адреса и блока памяти первый БФАБП1 входят: блок 9 формирования адреса первый БФА1, блок 10 памяти первый БПАМ1. В состав блока 11 формирования адреса и блока памяти второй БФАБП2 входят: блок 12 формирования адреса второй БФА2, блок 13 памяти второй БПАМ2 (фиг.3). Входными информационными сигналами блока 2 являются: информационный двоичный код числовых и символьных данных ЧСД, поступающий из блока ввода данных, информационный сигнал УРСР, поступающий из блока управления на вход блока формирования адреса первого, состоящий из управляющих сигналов генератора импульсов ГИ и сигнала обнуления ОБН двоичного счетчика Сч1 блока формирования адреса первого, информационный сигнал УРСЛ, поступающий из блока управления на вход блока формирования адреса первого, состоящий из управляющих сигналов генератора тактовых импульсов ТИ и сигнала обнуления УСО двоичного счетчика Сч2 блока формирования адреса первого, информационный сигнал СУРР, поступающий из блока управления, состоящий из управляющих сигналов: записи, чтения, сброса в нулевое состояние регистров блока формирования адреса второго, информационный сигнал управления СИУ, поступающий из блока управления, состоящий из управляющих сигналов, формирующих работу оперативного запоминающего устройства блока памяти первого: выбора микросхемы, записи, считывания, разрешение по выбору, информационный сигнал СГУ, поступающий из блока управления, состоящий из управляющих сигналов, формирующих работу оперативного запоминающего устройства блока памяти второго: выбора микросхемы, записи считывания, разрешение по выбору. Выходным информационным сигналом является информационный двоичный код положительных чисел, а также количество одинаковых входных данных ПЧК, объединяющий информационные сигналы: упорядоченные положительные числа и символы ПЧС, поступающий из блока памяти первого и количество одинаковых положительных чисел и символов КПЧ, поступающий из блока памяти второго. Управляющий сигнал знаковый разряд двоичных положительных чисел ЗРПЧ с выхода блока 7 электронных ключей первый БЭК1 поступает на вход блока 10 памяти первый. Информационный сигнал двоичного кода положительных чисел и символов ДКЧС является выходным сигналом блока 7 электронных ключей. Он поступает одновременно на входы: блока 9 формирование адреса первого, блока 10 памяти первого и блока 12 формирования адреса второго. Выходной информационный сигнал двоичного кода адреса строк ДКАСР ОЗУ1 блока памяти первого поступает с выхода блока формирования адреса первого на вход блока 10 памяти первого и на вход блока формирования адреса второго. Выходной информационный сигнал двоичного кода адреса столбцов ДКАСЛ ОЗУ1 блока памяти первого поступает с выхода блока формирования адреса первого на вход блока 10 памяти первого и на вход блока формирования адреса второго. Управляющий сигнал записи, считывания  с выхода блока 10 памяти первого поступает на вход блока 9 формирования адреса первого, который формирует режимы записи, считывания информации ОЗУ1 блока 10 памяти первого. Информационный сигнал ДКАСС, формирующий адреса строк ОЗУ2 блока памяти второго с выхода блока 12 формирования адреса второго поступает на вход блока 13 памяти второго, информационный сигнал ДКАСТ, формирующий адреса столбцов ОЗУ2 блока памяти второго, с выхода блока 12 формирования адреса второго поступает на вход блока 13 памяти второго (фиг.3).
Блок 7 электронных ключей первый БЭК1 представляет собой систему логических элементов И DD14, DD15, DD16, выполняющих функцию электронных ключей, выполненных на пороговых элементах (фиг.4). В состав блока 8 формирования адреса и блока памяти первого БФАБП1 входят: блок формирования адреса первый и блок памяти первый (фиг.4). Входными информационными сигналами блоков являются: информационный двоичный код числовых и символьных данных ЧСД, поступающий из блока ввода данных, информационный сигнал УРСР управление работой двоичного счетчика Сч1, состоящий из управляющих сигналов генератора импульсов ГИ и сигнала обнуления ОБН двоичного счетчика, информационный сигнал УРСЛ управления работой двоичного счетчика Сч2, состоящий из управляющих сигналов генератора тактовых импульсов ТИ и сигнала обнуления УС0 двоичного счетчика, информационный сигнал СИУ управления работой первого оперативного запоминающего устройства: выбора микросхемы, записи, считывания, разрешение по выбору, выходным информационным сигналом являются упорядоченные положительные числа и символы ПЧС. Система электронных ключей выполняет функцию вентиля. Логические элементы И имеют общий управляющий сигнал - знаковый разряд двоичных положительных чисел и символов ЗРПЧ, который поступает на вторые инверсные входы элементов И. На первые информационные входы элементов И поступает двоичный код чисел и символов ДКЧС. Если знаковый разряд входных данных равен единице, то, поступая на инверсные входы, инвертируется и запирает электронные ключи. В этом случае входной двоичный код чисел и символов не проходит через систему элементов И. Выходной информационный сигнал ДКЧС с выхода блока электронных ключей не поступит на вход блока 8 формирования адреса и блока памяти первого. Это означает, что на вход поступило отрицательное число. Если знаковый разряд входных данных ЗРПЧ равен нулевому значению, то, поступая на управляющие инверсные входы электронных ключей, также инвертируется и тем самым отпирает логические элементы И. Входной информационный сигнал двоичный код числовых и символьных данных ЧСД через открытые логические элементы И поступит на вход блока 8 (фиг.4). На входе положительные числа или символы. Информационный сигнал двоичного кода чисел и символов ДКЧС с выхода электронных ключей одновременно поступает на входы блоков 9 формирования адреса первого и блока 10 памяти первого. Знаковый разряд двоичного числа ЗРПЧ поступает одновременно на инверсные управляющие входы блока 7 электронных ключей и блока 10 памяти первого. В блоке 9 формирования адреса первого генерируются адресные входы строк и столбцов ДКАСР и ДКАСЛ соответственно и поступают на вход блока 10 памяти первого. С выхода блока 10 памяти первого управляющий сигнал разрешения записи, считывания первый  поступает на вход блока 9 формирования адреса первого (фиг.4). Основная функция этого блока состоит в том, чтобы из всего входного потока данных выбрать только положительные числа и символы, имеющие в знаковом разряде нулевые значения.
Блок 9 формирования адреса первый предназначен для определения адресов строк и столбцов первого оперативного запоминающего устройства блока памяти первого (фиг.5, 6). Функциональная схема блока формирования адреса строк ОЗУ1 блока памяти первого представлена на фиг.5. Эта схема состоит из системы логических элементов И DD17, DD18, DD19, имеющих общий инверсный управляющий вход, соединяющий параллельно вторые инверсные управляющие входы элементов И системы, выполненных на пороговых элементах, двоичного счетчика Сч1 DD20, на выходах которого формируются адреса строк первого оперативного запоминающего устройства, системы логических элементов И DD21, DD22, DD23, имеющих общий прямой управляющий вход, соединяющий параллельно первые прямые управляющие входы элементов И системы, выполненных на пороговых элементах, систему логических элементов ИЛИ DD24, DD25, DD26, выполняющую собирательную функцию, выполненных на пороговых элементах. При вводе данных, когда выполняется операция упорядочения чисел и символов, работает группа элементов: логические элементы И DD17, DD18, DD19 и логические элементы ИЛИ DD24, DD25, DD26. В случае считывания информации из первого оперативного устройства, после упорядочения данных, работает группа элементов: двоичный счетчик Сч1 DD20, логические элементы И DD21, DD22, DD23 и логические элементы ИЛИ DD24, DD25, DD26. Входными информационными входами блока являются сигналы: информационный двоичный код положительных чисел и символов ДКЧС, поступающий с выхода шифратора блока ввода данных на первые информационные входы логических элементов И DD17, DD18, DD19, информационный сигнал УРСР, поступающий из блока управления на вход блока формирования адреса первого, состоящий из управляющих сигналов генератора импульсов ГИ и сигнала обнуления ОБН двоичного счетчика Сч1 DD20, управляющий сигнал  записи, считывания информации, поступающий с выхода блока 10 памяти первого на вторые инверсные управляющие входы логических элементов И DD17, DD18, DD19 и первые прямые управляющие входы логических элементов И DD21, DD22, DD23. Выходным информационным сигналом является двоичный код адреса строк ДКАСР оперативного запоминающего устройства блока памяти первого. Если входной управляющий сигнал  равен нулевому значению - режим записи, то поступая на вторые инверсные управляющие входы системы элементов И DD17, DD18, DD19, инвертируется и отпирает систему. Логические элементы И DD21, DD22, DD23 будут заперты, так как нулевой сигнал  поступает на прямые управляющие входы системы. Входной информационный двоичный код положительных чисел и символов ДКЧС через открытую систему логических элементов И DD17, DD18, DD19 поступает на первые входы логических элементов ИЛИ DD24, DD25, DD26. С выхода элементов ИЛИ информационный сигнал двоичного кода строк ДКАСР поступает на вход ОЗУ1 блока памяти первого. Если входной управляющий сигнал  равен единичному значению - режим считывания, то поступая на вторые инверсные управляющие входы системы элементов И DD17, DD18, DD19, инвертируется и запирает систему. Логические элементы И DD21, DD22, DD23 будут открыты, так как единичный сигнал  поступает на прямые управляющие входы системы. Входной информационный двоичный код положительных чисел и символов ДКЧС через закрытую систему логических элементов И DD17, DD18, DD19 не поступит на первые входы логических элементов ИЛИ DD24, DD25, DD26. Двоичный счетчик Сч1 DD20 формирует адреса строк ОЗУ1 в виде информационного выходного сигнала АДСТР. Перед работой устройства счетчик Сч1 управляющим сигналом ОБН установлен в нулевое состояние. На суммирующий вход двоичного счетчика Сч1 поступают прямоугольные импульсы ГИ, которые формируют адреса строк первого ОЗУ блока памяти первого. Через открытую систему логических элементов И DD21, DD22, DD23 адресный двоичный код поступит на вторые входы логических элементов ИЛИ DD24, DD25, DD26. С выхода элементов ИЛИ выходной информационный сигнал ДКАСР в виде адреса строк ОЗУ1 поступит на вход блока памяти первого (фиг.5). Функциональная схема блока формирования адреса столбцов ОЗУ1 блока памяти первого представлена на фиг.6. Эта схема состоит из системы логических элементов И DD27, DD28, DD29, имеющих общий инверсный управляющий вход, соединяющий параллельно вторые инверсные управляющие входы элементов И системы, выполненных на пороговых элементах, двоичного счетчика Сч2 DD30, на выходах которого формируются адреса столбцов АДСТЛ первого оперативного запоминающего устройства, системы логических элементов И DD31, DD32, DD33, имеющих общий прямой управляющий вход, соединяющий параллельно первые прямые управляющие входы элементов И системы, выполненных на пороговых элементах, систему логических элементов ИЛИ DD34, DD35, DD36, выполняющую собирательную функцию, выполненных на пороговых элементах (фиг.6). При вводе данных, когда выполняется операция упорядочения чисел и символов, работает группа элементов: логические элементы И DD27, DD28, DD29 и логические элементы ИЛИ DD34, DD35, DD36. В случае считывания информации из первого оперативного запоминающего устройства, после упорядочения данных, работает группа элементов: двоичный счетчик Сч2 DD30, логические элементы И DD31, DD32, DD33 и логические элементы ИЛИ DD34, DD35, DD36. Входными информационными входами блока являются сигналы: информационный двоичный код положительных чисел и символов ДКЧС, поступающий с выхода шифратора блока ввода данных на первые информационные входы логических элементов И DD27, DD28, DD29, информационный сигнал УРСЛ, поступающий из блока управления на вход блока формирования адреса первого, состоящий из управляющих сигналов тактовых импульсов ТИ и сигнала обнуления УС0 двоичного счетчика Сч2 DD30, управляющий сигнал  записи, считывания информации, поступающий с выхода блока 10 памяти первого на вторые инверсные управляющие входы логических элементов И DD27, DD28, DD29 и первые прямые управляющие входы логических элементов И DD31, DD32, DD33. Выходным информационным сигналом является двоичный код адреса столбцов ДКАСЛ оперативного запоминающего устройства блока памяти первого. Если входной управляющий сигнал  равен нулевому значению - режим записи, то поступая на вторые инверсные управляющие входы системы элементов И DD27, DD28, DD29, инвертируется и отпирает систему. Логические элементы И DD31, DD32, DD33 будут заперты, так как нулевой сигнал  поступает на первые прямые управляющие входы системы. Входной информационный двоичный код положительных чисел и символов ДКЧС через открытую систему логических элементов И DD27, DD28, DD29 поступает на первые входы логических элементов ИЛИ DD34, DD35, DD36. С выхода элементов ИЛИ выходной двоичный информационный сигнал адреса столбцов ДКАСЛ поступает на вход ОЗУ1 блока памяти первого. Если входной управляющий сигнал  равен единичному значению - режим считывания, то поступая на вторые инверсные управляющие входы системы элементов И DD27, DD28, DD29, инвертируется и запирает систему. Логические элементы И DD31, DD32, DD33 будут открыты, так как единичный сигнал  поступает на первые прямые управляющие входы системы. Входной информационный двоичный код положительных чисел и символов ДКЧС через закрытую систему логических элементов И DD27, DD28, DD29 не поступит на первые входы логических элементов ИЛИ DD34, DD35, DD36. Двоичный счетчик Сч2 DD30 формирует адреса столбцов ОЗУ1 в виде информационного выходного сигнала АДСТЛ. Перед работой устройства счетчик Сч2 управляющим сигналом УС0 установлен в нулевое состояние. На суммирующий вход двоичного счетчика Сч2 поступают тактовые прямоугольные импульсы ТИ, которые формируют адреса столбцов ОЗУ1 блока памяти первого. Через открытую систему логических элементов И DD31, DD32, DD33 адресный двоичный код поступит на вторые входы логических элементов ИЛИ DD34, DD35, DD36. С выхода элементов ИЛИ выходной информационный сигнал ДКАСЛ в виде адреса столбцов ОЗУ1 поступит на вход блока памяти первого (фиг.6).
Блок памяти первый представляет собой оперативное запоминающие устройство ОЗУ1, выполненное на элементе DD37 (фиг.7). Этот блок предназначен для хранения двоичных кодов входных данных символов и положительных чисел. Входными информационными сигналами блока являются: двоичные коды адресов строк ДКАСР и столбцов ДКАСЛ первого оперативного запоминающего устройства, поступающие на адресные входы микросхемы памяти, информационный сигнал СИУ управления работой ОЗУ1, состоящий из управляющих сигналов, формирующих работу первого оперативного запоминающего устройства: выбора микросхемы сигналы СS11 и CS21, записи, считывания сигнал , разрешение по выбору сигнал , информационный двоичный код положительных чисел и символов ДКЧС, поступающих с выхода шифратора блока ввода данных, управляющий сигнал знакового разряда двоичных положительных чисел ЗРПЧ, информационный сигнал упорядоченные положительные числа и символы ПЧС объединяет информационные сигналы двоичного кода положительных чисел и символов ДКЧС и знакового разряда двоичных положительных чисел ЗРПЧ. Информационный сигнал упорядоченные положительные числа и символы ПЧС является одновременно входным и выходным сигналом блока памяти первого (фиг.7). Работает первое оперативное запоминающие устройство в двух режимах. Первый режим работы - запись информации при выполнении операции сортировки входных величин. Второй режим работы - считывание упорядоченной информации по убыванию или возрастанию. При записи информации в виде чисел и символов устанавливаются режимы работы ОЗУ1. Сигнал записи, считывания  устанавливается в нулевое значение. На адресные входы микросхемы памяти поступают информационные сигналы, двоичные коды адресов строк ДКАСР и двоичные коды адресов столбцов ДКАСЛ. По сформированным адресам происходит запись входного информационного сигнала положительных чисел и символов ПЧС, поступающего на входные информационные входы микросхемы. При считывании упорядоченной в алфавитном порядке информации устанавливаются режимы работы ОЗУ1. Сигнал записи, считывания  устанавливается в единичное значение. На адресные входы микросхемы памяти поступают информационные сигналы, двоичные коды адресов строк ДКАСР и двоичные коды адресов столбцов ДКАСЛ, но с выхода двоичных счетчиков Сч1 и Сч2 соответственно блока 9, определяющих адреса строк и столбцов памяти. По сформированным адресам происходит считывание выходного информационного сигнала отсортированных в порядке возрастания или убывания символов и положительных чисел ПЧС (фиг.7). Примером для реализации в устройстве может быть применена микросхема памяти КР537РУ17 [2].
На фиг.8 представлены: блок 7 электронных ключей первый БЭК1, блок 11 формирования адреса и блок памяти второй БФАБП2. В состав блока 11 формирования адреса и блока памяти второго БФАБП2 входят: блок 12 формирования адреса второй и блок 13 памяти второй (фиг.8). Входными информационными сигналами блоков являются: информационный двоичный код числовых и символьных данных ЧСД, поступающий из блока ввода данных, информационный сигнал СУРР управление работой двоичных регистров RG1 и RG2 блока 12 формирования адреса второго, состоящий из управляющих сигналов записи ЗАП информации в регистры блока, чтения ЧТН информации из регистров и сигнал сброса СБР, устанавливающий в нулевое состояние двоичные регистры блока, информационные сигналы: двоичные коды адресов строк ДКАСР и столбцов ДКАСЛ, поступающих с выхода блока 9 формирования адреса первого, информационный сигнал СГУ, состоящий из управляющих сигналов, формирующих работу второго оперативного запоминающего устройства блока памяти второго: выбора микросхемы, записи, считывания, разрешение по выбору. Выходным информационным сигналом является сигнал, определяющий количество одинаковых положительных чисел и символов КПЧ. Выходным управляющим сигналом является сигнал знаковый разряд двоичных положительных чисел ЗРПЧ, который поступает с выхода блока ввода данных. Информационный сигнал двоичного кода чисел и символов ДКЧС с выхода электронных ключей одновременно поступает на входы блоков 12 формирования адреса второго и блока 13 памяти второго. В блоке 12 формирования адреса второго генерируются адресные выходы строк и столбцов ДКАСС и ДКАСТ соответственно и поступают на вход блока 13 памяти второго (фиг.8). Основная функция этого блока состоит в том, чтобы подсчитать количество одинаковых входных данных в виде положительных чисел и символов и записать в ОЗУ2 блока 13 памяти второго по сформированным адресам.
Блок 12 формирование адреса второй БФА2 предназначен для формирования двоичных адресов при организации режимов записи или считывания информации из оперативного запоминающего устройства второго блока 13 памяти второго. В состав блока 12 БФА2 входят: двоичный регистр первый RG1, выполненный на элементе DD38, двоичный регистр второй RG2, выполненный на элементе DD40, логическая схема ИЛИ, выполненная на пороговом элементе DD39, логическая схема ИЛИ, выполненная на пороговом элементе DD41 (фиг.9). Входными информационными сигналами являются: информационный сигнал двоичного кода чисел и символов ДКЧС с выхода блока 7 электронных ключей первого БЭК1 одновременно поступает на входы первого и второго двоичных регистров RG1 DD39 и RG2 DD41, информационный сигнал СУРР управление работой двоичных регистров RG1 и RG2 блока 12 формирования адреса второго поступает одновременно на входы регистров, состоящий из управляющих сигналов записи ЗАП информации в регистры блока, чтения ЧТН информации из регистров и сигнал сброса СБР, устанавливающий в нулевое состояние двоичные регистры блока, информационные сигналы: двоичные коды адресов строк ДКАСР и столбцов ДКАСЛ поступают с выхода блока 9 формирования адреса первого на входы первой и второй логических схем ИЛИ блока 12 соответственно. Выходными информационными сигналами являются: адресные выходы строк ДКАСС и адресные выходы столбцов ДКАСТ. Эти информационные сигналы поступают на адресные входы оперативного запоминающего устройства второго блока 13 памяти второго (фиг.9, 10). Перед работой устройства сортировки информации управляющим сигналом сброс СБР, который поступает из блока управления, двоичные регистры RG1 и RG2 устанавливаются в нулевые состояния. Если устройство работает в режиме упорядочения информации, при этом входные данные являются адресами в оперативных запоминающих устройствах блоков, то входной информационный сигнал двоичного кода чисел и символов ДКЧС с выхода блока 12 БФА2 через двоичные регистры RG1 и RG2 поступает на входы элементов ИЛИ. Управляющие сигналы записи ЗАП и чтения ЧТН, равные единичному значению, обеспечивают режим передачи информации с входа блока информационного сигнала двоичного кода чисел и символов ДКЧС на его выход. При этом режиме работы устройства выходной информационный сигнал адресных выходов строк ДКАСС будет равен входному сигналу ДКЧС, информационный сигнал адресных выходов столбцов ДКАСТ будет равен входному сигналу ДКЧС. При режиме чтения информации из операционных запоминающих устройств блоков двоичные регистры RG1 и RG2 будут заперты нулевыми значениями управляющих сигналов записи ЗАП и чтения ЧТН, поступающих из блока управления. При этом режиме работы устройства выходной информационный сигнал адресных выходов строк ДКАСС будет равен входному сигналу ДКАСР, двоичному коду адреса строк оперативного запоминающего устройства блока памяти первого, поступающий из блока формирования адреса первого. Информационный сигнал адресных выходов столбцов ДКАСТ будет равен входному сигналу ДКАСЛ, двоичному коду адреса столбцов оперативного запоминающего устройства блока памяти первого, поступающий из блока формирования адреса первого. Входные информационные сигналы ДКАСР и ДКАСЛ двоичные адреса строк и столбцов оперативного запоминающего устройства второго поступают на входы логических схем ИЛИ DD39 и DD41 соответственно (фиг.9).
Блок памяти второй БПАМ2 предназначен для подсчета одинаковых входных данных, а также для записи, хранения и выдачи количества одинаковых положительных чисел и символов. В состав блока входят: второе оперативное запоминающие устройство ОЗУ2, выполненное на элементе DD42, первый шинный формирователь ШФР1, выполненный на элементе DD43, первый двоичный сумматор СУМ1, выполненный на элементе DD44 (фиг.10). Входными информационными сигналами блока являются: информационный сигнал ДКАСС, формирующий адреса строк ОЗУ2 блока памяти второго поступает с выхода блока 12 формирования адреса второго, информационный сигнал ДКАСТ, формирующий адреса столбцов ОЗУ2 блока памяти второго, поступает с выхода блока 12 формирования адреса второго, информационный сигнал управления СГУ, поступающий из блока управления на управляющие входы второго оперативного запоминающего устройства, состоящий из управляющих сигналов, формирующих работу ОЗУ2:  - управляющий сигнал выбора микросхемы, CS22 - управляющий сигнал выбора микросхемы,  - управляющий сигнал записи, считывания информации,  - управляющий сигнал разрешение по выбору. Выходным информационным сигналом является сигнал - количество одинаковых положительных чисел и символов КПЧ, входящий в состав информационного сигнала двоичного кода положительных чисел и символов, и количество одинаковых чисел ПЧК, который поступает на вход блока хранения результата (фиг.3, 10). По сформированным двоичным адресам строк ДКАСС и столбцов ДКАСТ второго оперативного запоминающего устройства ОЗУ2 происходит запись количества одинаковых входных данных, поступающих с выхода первого шинного формирователя ШФР1. В режиме записи информации на управляющие входы второго оперативного запоминающего устройства ОЗУ2, из блока 5 управления, поступает сигнал записи , равный нулевому значению, управляющий сигнал выбора микросхемы , равный нулевому значению, управляющий сигнал выбора микросхемы CS22, равный единичному значению, управляющий сигнал разрешение по выбору , равный безразличному уровню. При первых поступлениях двоичных адресов строк и столбцов происходит запись двоичного кода единицы в виде входных данных в ОЗУ2. Нулевой двоичный код считывается с выхода ОЗУ2, поступает на вход первого шинного формирователя ШФР1, который определяет направление входных и выходных информационных сигналов. Выходной двоичный код с выхода шинного формирователя поступает на второй вход двоичного сумматора СУМ1. На первый вход сумматора поступает сигнал, равный единичному значению. Выходной информационный сигнал двоичного сумматора СУМ1, соответствующий количеству входных одинаковых положительных чисел и символов КПОЧ, увеличивается на единицу. С выхода двоичного сумматора СУМ1, увеличенный на единицу информационный сигнал поступает на вход первого шинного формирователя ШФР1. С выхода первого шинного формирователя сигнал для записи поступает на входную шину второго оперативного запоминающего устройства ОЗУ2. При формировании одинаковых адресов строк и столбцов входные данные в памяти, записанные по этим адресам, увеличиваются на единицу. При считывании информации из ОЗУ2 управляющие сигналы принимают значения: выбор микросхемы  равен нулевому значению, выбор микросхемы CS22 равен единичному значению, сигнал считывания , равный единичному значению, разрешение по выбору  равен нулевому значению. В этом режиме в памяти блока формируется, а затем считывается выходной двоичный сигнал второго оперативного запоминающего устройства ОЗУ2, соответствующий количеству одинаковых положительных чисел и символов КПЧ (фиг.10).
Блок 3 хранения результата БХР предназначен для записи, хранения и считывания упорядоченного двоичного кода положительных, отрицательных чисел и символов. В состав блока входят: двоичный счетчик Сч3, выполненный на элементе DD45, формирующий адреса строк АДСТРР третьего оперативного запоминающего устройства блока хранения результата, двоичный счетчик Сч4, выполненный на элементе DD46, формирующий адреса столбцов АДСТЛР третьего оперативного запоминающего устройства блока хранения результата, третье оперативное запоминающее устройство ОЗУ3, выполненное на элементе DD47, предназначенное для записи, хранения и считывания результата, система логических элементов ИЛИ, выполненная на пороговых элементах DD48, DD49, DD50, выполняющая собирательную функцию (фиг.11). Двоичные счетчики Сч3 и Сч4 генерируют адреса строк АДСТРР и адреса столбцов АДСТЛР соответственно третьего оперативного запоминающего устройства ОЗУ3. По этим адресам происходит запись или считывание упорядоченной информации. Предварительно двоичный счетчик Сч3 DD45 управляющим сигналом УСН, поступающим из блока 5 управления, будет установлен в нулевое состояние. Сигнал установки в нуль УСН поступает на инверсный вход R двоичного счетчика Сч5. Двоичный счетчик Сч4 DD46 управляющим сигналом ОБЛ, поступающим из блока 5 управления, также будет установлен в нулевое состояние. Сигнал обнуления ОБЛ поступает на инверсный вход R двоичного счетчика Сч4. На суммирующий вход двоичного счетчика Сч3 DD45 поступает управляющий сигнал - генератор импульсов ГНИ из блока 5 управления. На выходе счетчика Сч3 формируются двоичные коды АДСТРР, которые в виде адресов строк поступают на адресные входы третьего оперативного запоминающего устройства ОЗУ3. На суммирующий вход двоичного счетчика Сч4 DD46 поступает управляющий сигнал - генератор тактовых импульсов ТАИ из блока 5 управления. На выходе счетчика Сч4 формируются двоичные коды АДСТЛР, которые в виде адресов столбцов поступают на адресные входы третьего оперативного запоминающего устройства ОЗУ3. В режиме записи информации на управляющие входы третьего оперативного запоминающего устройства ОЗУ3, из блока 5 управления, поступает сигнал записи , равный нулевому значению. Управляющие сигналы, поступающие из блока 5 управления:  - управляющий сигнал выбора микросхемы, равный нулевому значению, CS23 - управляющий сигнал выбора микросхемы, равный единичному значению, - управляющий сигнал разрешение по выбору, равный безразличному уровню сигнала, обеспечивают режим записи информации в ОЗУ3 блока хранения результата. При считывании информации из ОЗУ3 управляющие сигналы:  - управляющий сигнал выбора микросхемы равен нулевому значению, CS23 - управляющий сигнал выбора микросхемы равен единичному значению, сигнал считывания  равный единичному значению, - управляющий сигнал разрешение по выбору равен нулевому значению. Примером для реализации в устройстве может быть применена микросхема памяти КР537РУ17 [2]. Входной информационный сигнал двоичного кода положительных чисел, а также количество одинаковых чисел ПЧК, поступающий из блока сортировки положительных чисел, поступает на первые информационные входы элементов ИЛИ. Входной информационный сигнал двоичного кода отрицательных чисел, а также количество одинаковых чисел ОЧК, поступающий из блока сортировки отрицательных чисел, поступает на вторые информационные входы элементов ИЛИ. Такое соединение обеспечивает записывание информации в ОЗУ3 в порядке очереди информационного сигнала ПЧК, только затем сигнала ОЧК или в обратном порядке, в зависимости от решаемой задачи. Информационные выходы элементов ИЛИ поступают на входы третьего оперативного запоминающего устройства ОЗУ3 блока хранения результата. Выходным информационным сигналом является упорядоченный информационный сигнал ВУИ, поступающий с выхода третьего оперативного запоминающего устройства. По сформированным адресам двоичных счетчиков осуществляется запись или считывание упорядоченной информации в третье оперативное запоминающее устройство блока хранения результата (фиг.11).
Блок 4 сортировки отрицательных чисел БСОЧ предназначен для упорядочения отрицательных чисел, подсчета количества одинаковых входных данных, а также для записи и хранения отсортированной информации. В состав блока входят: блок 51 электронных ключей второй БЭК2, блок 52 формирования адреса и блок памяти третий БФАБП3, блок 55 формирования адреса и блок памяти четвертый БФАБП4 (фиг.12). В состав блока 52 формирования адреса и блока памяти третьего БФАБП3 входят: блок 53 формирования адреса третий БФА3, блок 54 памяти третий БПАМЗ. В состав блока 55 формирования адреса и блока памяти четвертого БФАБП4 входят: блок 56 формирования адреса четвертый БФА4, блок 57 памяти четвертый БПАМ4 (фиг.12). Входными информационными сигналами блока 4 БСОЧ являются: информационный двоичный код числовых и символьных данных ЧСД, поступающий из блока ввода данных, информационный сигнал УРСРО, поступающий из блока управления на вход блока формирования адреса третьего, состоящий из управляющих сигналов генератора импульсов ГИН и сигнала обнуления ОБНЛ двоичного счетчика Сч5 блока формирования адреса третьего, информационный сигнал УРСЛО, поступающий из блока управления на вход блока формирования адреса третьего, состоящий из управляющих сигналов генератора тактовых импульсов ТИМ и сигнала обнуления УСНО двоичного счетчика Сч6 блока формирования адреса третьего, информационный сигнал СУРРО, поступающий из блока управления, состоящий из управляющих сигналов: записи, чтения, сброса в нулевое состояние регистров блока формирования адреса четвертого, информационный сигнал управления СИУО, поступающий из блока управления, состоящий из управляющих сигналов, формирующих работу оперативного запоминающего устройства блока памяти третьего: выбора микросхемы, записи, считывания, разрешение по выбору, информационный сигнал СГУО, поступающий из блока управления, состоящий из управляющих сигналов, формирующих работу оперативного запоминающего устройства блока памяти четвертого: выбора микросхемы, записи считывания, разрешение по выбору. Выходным информационным сигналом является информационный двоичный код отрицательных чисел, а также количество одинаковых входных данных ОЧК, объединяющий информационные сигналы: упорядоченные отрицательные числа ОЧС, поступающий из блока памяти третьего и количество одинаковых отрицательных чисел КОЧ, поступающий из блока памяти четвертого. Управляющий сигнал знаковый разряд двоичных отрицательных чисел ЗРОЧ с выхода блока 51 электронных ключей второго БЭК2 поступает на вход блока 54 памяти третьего. Информационный сигнал двоичного кода отрицательных чисел ДКОЧС является выходным сигналом блока 51 электронных ключей. Он поступает одновременно на входы: блока 53 формирование адреса третьего, блока 54 памяти третьего и блока 56 формирования адреса четвертого. Выходной информационный сигнал двоичного кода адреса строк ДКАСРО ОЗУ4 блока памяти третьего поступает с выхода блока формирования адреса третьего на вход блока 54 памяти третьего и на вход блока формирования адреса четвертого. Выходной информационный сигнал двоичного кода адреса столбцов ДКАСЛО ОЗУ4 блока памяти третьего поступает с выхода блока формирования адреса третьего на вход блока 54 памяти третьего и на вход блока формирования адреса четвертого. Управляющий сигнал записи, считывания  с выхода блока 54 памяти третьего поступает на вход блока 53 формирования адреса третьего, который формирует режимы записи, считывания информации ОЗУ4 блока 54 памяти третьего. Информационный сигнал ДКАССО, формирующий адреса строк ОЗУ5 блока памяти четвертого с выхода блока 56 формирования адреса четвертого, поступает на вход блока 57 памяти четвертого, информационный сигнал ДКАСТО, формирующий адреса столбцов ОЗУ5 блока памяти четвертого, с выхода блока 56 формирования адреса четвертого поступает на вход блока 57 памяти четвертого (фиг.12).
Блок 51 электронных ключей второй БЭК2 представляет собой систему логических элементов И DD58, DD59, DD60, выполняющих функцию электронных ключей, выполненных на пороговых элементах (фиг.13). В состав блока 52 формирования адреса и блока памяти третьего БФАБП3 входят: блок формирования адреса третий и блок памяти третий (фиг.13). Входными информационными сигналами блоков являются: информационный двоичный код числовых и символьных данных ЧСД, поступающий из блока ввода данных, информационный сигнал УРСРО управление работой двоичного счетчика Сч5, состоящий из управляющих сигналов генератора импульсов ГИН и сигнала обнуления ОБНЛ двоичного счетчика, информационный сигнал УРСЛО управления работой двоичного счетчика Сч6, состоящий из управляющих сигналов генератора тактовых импульсов ТИМ и сигнала обнуления УСН0 двоичного счетчика, информационный сигнал СИУО управления работой четвертого оперативного запоминающего устройства: выбора микросхемы, записи, считывания, разрешение по выбору, выходным информационным сигналом являются упорядоченные отрицательные числа ОЧС. Система электронных ключей выполняет функцию вентиля. Логические элементы И имеют общий управляющий сигнал - знаковый разряд двоичных отрицательных чисел ЗРОЧ, который поступает на вторые прямые входы элементов И. На первые информационные входы элементов И поступает двоичный код чисел и символов ДКЧС. Если знаковый разряд входных данных равен единице, то, поступая на прямые управляющие входы, отпирает электронные ключи. В этом случае входной двоичный код отрицательных чисел проходит через открытую систему элементов И. С выхода блока электронных ключей выходной информационный сигнал ДКОЧС поступит на вход блока 52 формирования адреса и блока памяти третьего. Это означает, что на вход поступило отрицательное число. Если знаковый разряд входных данных ЗРОЧ равен нулевому значению, то, поступая на прямые управляющие входы электронных ключей, нулевым значением запирает логические элементы И. В этом случае входной информационный сигнал двоичный код числовых и символьных данных ЧСД через закрытые логические элементы И не поступит на вход блока 52 (фиг.13). На входе блока положительное число или символ. Информационный сигнал двоичного кода отрицательных чисел ДКОЧС, имеющий в знаковом разряде единицу, с выхода электронных ключей одновременно поступает на входы блоков 53 формирования адреса третьего и блока 54 памяти третьего. Знаковый разряд двоичного числа ЗРОЧ поступает одновременно на прямые управляющие входы блока 51 электронных ключей и блока 54 памяти третьего. В блоке 53 формирования адреса третьего генерируются адресные входы строк и столбцов ДКАСРО и ДКАСЛО соответственно и поступают на вход блока 54 памяти третьего. С выхода блока 54 памяти третьего управляющий сигнал разрешения записи, считывания четвертый  поступает на вход блока 53 формирования адреса третьего (фиг.13). Основная функция этого блока состоит в том, чтобы из всего входного потока данных выбрать только отрицательные числа.
Блок 53 формирования адреса третий предназначен для определения адресов строк и столбцов четвертого оперативного запоминающего устройства блока памяти третьего (фиг.14, 15). Функциональная схема блока формирования адреса строк ОЗУ4 блока памяти третьего представлена на фиг.14. Эта схема состоит из системы логических элементов И DD61, DD62, DD63, имеющих общий инверсный управляющий вход, соединяющий параллельно вторые инверсные управляющие входы элементов И системы, выполненных на пороговых элементах, двоичного счетчика Сч5 DD64, на выходах которого формируются адреса строк четвертого оперативного запоминающего устройства, системы логических элементов И DD65, DD66, DD67, имеющих общий прямой управляющий вход, соединяющий параллельно первые прямые управляющие входы элементов И системы, выполненных на пороговых элементах, систему логических элементов ИЛИ DD68, DD69, DD70, выполняющую собирательную функцию, выполненных на пороговых элементах. При вводе данных, когда выполняется операция упорядочения чисел и символов, работает группа элементов: логические элементы И DD61, DD62, DD63 и логические элементы ИЛИ DD68, DD69, DD70. В случае считывания информации из четвертого оперативного устройства, после упорядочения данных, работает группа элементов: двоичный счетчик Сч5 DD64, логические элементы И DD65, DD66, DD67 и логические элементы ИЛИ DD68, DD69, DD70. Входными информационными входами блока являются сигналы: информационный двоичный код отрицательных чисел ДКОЧС, поступающий с выхода шифратора блока ввода данных на первые информационные входы логических элементов И DD61, DD62, DD63, информационный сигнал УРСРО, поступающий из блока управления на вход блока формирования адреса третьего, состоящий из управляющих сигналов генератора импульсов ГИН и сигнала обнуления ОБНЛ двоичного счетчика Сч5 DD64, управляющий сигнал  записи, считывания информации, поступающий с выхода блока 54 памяти третьего на вторые инверсные управляющие входы логических элементов И DD61, DD62, DD63 и первые прямые управляющие входы логических элементов И DD65, DD66, DD67. Выходным информационным сигналом является двоичный код адреса строк ДКАСРО оперативного запоминающего устройства блока памяти третьего. Если входной управляющий сигнал  равен нулевому значению - режим записи, то, поступая на вторые инверсные управляющие входы системы элементов И DD61, DD62, DD63, инвертируется и отпирает систему. Логические элементы И DD65, DD66, DD67 будут заперты, так как нулевой сигнал  поступает на прямые управляющие входы системы. Входной информационный двоичный код отрицательных чисел ДКОЧС через открытую систему логических элементов И DD61, DD62, DD63 поступает на первые входы логических элементов ИЛИ DD68, DD69, DD70. С выхода элементов ИЛИ информационный сигнал двоичного кода строк ДКАСРО поступает на вход ОЗУ4 блока памяти третьего. Если входной управляющий сигнал  равен единичному значению - режим считывания, то, поступая на вторые инверсные управляющие входы системы элементов И DD61, DD62, DD63, инвертируется и запирает систему. Логические элементы И DD65, DD66, DD67 будут открыты, так как единичный сигнал  поступает на прямые управляющие входы системы. Входной информационный двоичный код отрицательных чисел ДКОЧС через закрытую систему логических элементов И DD61, DD62, DD63 не поступит на первые входы логических элементов ИЛИ DD68, DD69, DD70. Двоичный счетчик Сч5 DD64 формирует адреса строк ОЗУ4 в виде информационного выходного сигнала АДСТРО. Перед работой устройства счетчик Сч5 управляющим сигналом ОБНЛ установлен в нулевое состояние. На суммирующий вход двоичного счетчика Сч5 поступают прямоугольные импульсы ГИН, которые формируют адреса строк четвертого ОЗУ блока памяти третьего. Через открытую систему логических элементов И DD65, DD66, DD67 адресный двоичный код поступит на вторые входы логических элементов ИЛИ DD68, DD69, DD70. С выхода элементов ИЛИ выходной информационный сигнал ДКАСРО в виде адреса строк ОЗУ4 поступит на вход блока памяти третьего (фиг.14). Функциональная схема блока формирования адреса столбцов ОЗУ4 блока памяти третьего представлена на фиг.15. Эта схема состоит из системы логических элементов И DD71, DD72, DD73, имеющих общий инверсный управляющий вход, соединяющий параллельно вторые инверсные управляющие входы элементов И системы, выполненных на пороговых элементах, двоичного счетчика Сч6 DD74, на выходах которого формируются адреса столбцов АДСТЛО четвертого оперативного запоминающего устройства, системы логических элементов И DD75, DD76, DD77, имеющих общий прямой управляющий вход, соединяющий параллельно первые прямые управляющие входы элементов И системы, выполненных на пороговых элементах, систему логических элементов ИЛИ DD78, DD79, DD80, выполняющую собирательную функцию, выполненных на пороговых элементах (фиг.15). При вводе данных, когда выполняется операция упорядочения отрицательных чисел, работает группа элементов: логические элементы И DD71, DD72, DD73 и логические элементы ИЛИ DD78, DD79, DD80. В случае считывания информации из четвертого оперативного запоминающего устройства, после упорядочения данных, работает группа элементов: двоичный счетчик Сч6 DD74, логические элементы И DD75, DD76, DD77 и логические элементы ИЛИ DD78, DD79, DD80. Входными информационными входами блока являются сигналы: информационный двоичный код отрицательных чисел ДКОЧС, поступающий с выхода шифратора блока ввода данных на первые информационные входы логических элементов И DD71, DD72, DD73, информационный сигнал УРСЛО, поступающий из блока управления на вход блока формирования адреса третьего, состоящий из управляющих сигналов тактовых импульсов ТИМ и сигнала обнуления УСН0 двоичного счетчика Сч6 DD74, управляющий сигнал  записи, считывания информации поступает с выхода блока 54 памяти третьего на вторые инверсные управляющие входы логических элементов И DD71, DD72, DD73 и первые прямые управляющие входы логических элементов И DD75, DD76, DD77. Выходным информационным сигналом является двоичный код адреса столбцов ДКАСЛО оперативного запоминающего устройства блока памяти третьего. Если входной управляющий сигнал  равен нулевому значению - режим записи, то, поступая на вторые инверсные управляющие входы системы элементов И DD71, DD72, DD73, инвертируется и отпирает систему. Логические элементы И DD75, DD76, DD77 будут заперты, так как нулевой сигнал  поступает на первые прямые управляющие входы системы. Входной информационный двоичный код отрицательных чисел ДКОЧС через открытую систему логических элементов И DD71, DD72, DD73 поступает на первые входы логических элементов ИЛИ DD78, DD79, DD80. С выхода элементов ИЛИ выходной двоичный информационный сигнал адреса столбцов ДКАСЛО поступает на вход ОЗУ4 блока памяти третьего. Если входной управляющий сигнал  равен единичному значению - режим считывания, то, поступая на вторые инверсные управляющие входы системы элементов И DD71, DD72, DD73, инвертируется и запирает систему. Логические элементы И DD75, DD76, DD77 будут открыты, так как единичный сигнал  поступает на первые прямые управляющие входы системы. Входной информационный двоичный код отрицательных чисел ДКОЧС через закрытую систему логических элементов И DD71, DD72, DD73 не поступит на первые входы логических элементов ИЛИ DD78, DD79, DD80. Двоичный счетчик Сч6 DD74 формирует адреса столбцов ОЗУ4 в виде информационного выходного сигнала АДСТЛО. Перед работой устройства счетчик Сч6 управляющим сигналом УСН0 установлен в нулевое состояние. На суммирующий вход двоичного счетчика Сч6 поступают тактовые прямоугольные импульсы ТИМ, которые формируют адреса столбцов ОЗУ4 блока памяти третьего. Через открытую систему логических элементов И DD75, DD76, DD77 адресный двоичный код поступит на вторые входы логических элементов ИЛИ DD78, DD79, DD80. С выхода элементов ИЛИ выходной информационный сигнал ДКАСЛО в виде адреса столбцов ОЗУ4 поступит на вход блока памяти третьего (фиг.15).
Блок памяти третий представляет собой оперативное запоминающие устройство ОЗУ4, выполненное на элементе DD81 (фиг.16). Этот блок предназначен для хранения двоичных кодов отрицательных чисел. Входными информационными сигналами блока являются: двоичные коды адресов строк ДКАСРО и столбцов ДКАСЛО четвертого оперативного запоминающего устройства, поступающие на адресные входы микросхемы памяти, информационный сигнал СИУО управления работой ОЗУ4, состоящий из управляющих сигналов, формирующих работу четвертого оперативного запоминающего устройства: выбора микросхемы сигналы  и CS24, записи, считывания сигнал , разрешение по выбору сигнал , информационный двоичный код отрицательных чисел ДКОЧС, поступающих с выхода шифратора блока ввода данных, управляющий сигнал знакового разряда двоичных отрицательных чисел ЗРОЧ, информационный сигнал упорядоченные отрицательные числа ОЧС объединяет информационные сигналы двоичного кода отрицательных чисел ДКОЧС и знакового разряда двоичных отрицательных чисел ЗРОЧ. Информационный сигнал упорядоченные отрицательные числа ОЧС является одновременно входным и выходным сигналом блока памяти четвертого (фиг.16). Работает четвертое оперативное запоминающие устройство в двух режимах. Первый режим работы - запись информации при выполнении операции сортировки входных величин. Второй режим работы - считывание упорядоченной информации по убыванию или возрастанию. При записи двоичного кода отрицательных чисел устанавливаются режимы работы ОЗУ4. Сигнал записи, считывания  устанавливается в нулевое значение. На адресные входы микросхемы памяти поступают информационные сигналы, двоичные коды адресов строк ДКАСРО и двоичные коды адресов столбцов ДКАСЛО. По сформированным адресам происходит запись входного информационного сигнала отрицательных чисел ОЧС, поступающего на входные информационные входы микросхемы. При считывании упорядоченной в алфавитном порядке информации устанавливаются режимы работы ОЗУ4. Сигнал записи, считывания  устанавливается в единичное значение. На адресные входы микросхемы памяти поступают информационные сигналы, двоичные коды адресов строк ДКАСРО и двоичные коды адресов столбцов ДКАСЛО, но с выхода двоичных счетчиков Сч5 и Сч6 соответственно блока 53, определяющих адреса строк и столбцов памяти. По сформированным адресам происходит считывание выходного информационного сигнала отсортированных в порядке возрастания или убывания отрицательных чисел ОЧС (фиг.16). Примером для реализации в устройстве может быть применена микросхема памяти КР537РУ17 [2].
На фиг.17 представлены: блок 51 электронных ключей второй БЭК2, блок 55 формирования адреса и блок памяти четвертый БФАБП4. В состав блока 55 формирования адреса и блока памяти четвертого БФАБП4 входят: блок 56 формирования адреса четвертый и блок 57 памяти четвертый (фиг.17). Входными информационными сигналами блоков являются: информационный двоичный код числовых и символьных данных ЧСД, поступающий из блока ввода данных, информационный сигнал СУРРО управление работой двоичных регистров RG3 и RG4 блока 56 формирования адреса четвертого, состоящий из управляющих сигналов записи ЗАПО информации в регистры блока, чтения ЧТНО информации из регистров и сигнал сброса СБРО, устанавливающий в нулевое состояние двоичные регистры блока, информационные сигналы: двоичные коды адресов строк ДКАСРО и столбцов ДКАСЛО, поступающих с выхода блока 53 формирования адреса третьего, информационный сигнал СГУО, состоящий из управляющих сигналов, формирующих работу пятого оперативного запоминающего устройства блока памяти четвертого: выбора микросхемы, записи, считывания, разрешение по выбору. Выходным информационным сигналом является сигнал, определяющий количество одинаковых отрицательных чисел КОЧ. Выходным управляющим сигналом является сигнал знаковый разряд двоичных отрицательных чисел ЗРОЧ, который поступает с выхода блока ввода данных. Информационный сигнал двоичного кода отрицательных чисел ДКОЧС с выхода электронных ключей одновременно поступает на входы блоков 56 формирования адреса четвертого и блока 57 памяти четвертого. В блоке 56 формирования адреса четвертого генерируются адресные выходы строк и столбцов ДКАССО и ДКАСТО соответственно и поступают на вход блока 57 памяти четвертого (фиг.17). Основная функция этого блока состоит в том, чтобы подсчитать количество одинаковых входных данных в виде отрицательных чисел и записать в ОЗУ 5 блока 57 памяти четвертого по сформированным адресам.
Блок 56 формирование адреса четвертый БФА4 предназначен для формирования двоичных адресов при организации режимов записи или считывания информации из оперативного запоминающего устройства пятого блока 57 памяти четвертого. В состав блока 56 БФА4 входят: двоичный регистр третий RG3, выполненный на элементе DD82, двоичный регистр четвертый RG4, выполненный на элементе DD83, логическая схема ИЛИ, выполненная на пороговом элементе DD84, логическая схема ИЛИ, выполненная на пороговом элементе DD85 (фиг.18). Входными информационными сигналами являются: информационный двоичный код отрицательных чисел ДКОЧС, с выхода блока 51 электронных ключей второго БЭК2 одновременно поступает на входы третьего и четвертого двоичных регистров RG3 DD82 и RG4 DD83, информационный сигнал СУРРО, состоящий из управляющих сигналов: записи ЗАПО, чтения ЧТНО, сброса СБРО, который устанавливает в нулевые состояния регистры RG3 и RG4 блока формирования адреса четвертого. Информационный сигнал ДКОЧС поступает одновременно на входы регистров RG3 и RG4. Информационные сигналы: двоичные коды адресов строк ДКАСРО и столбцов ДКАСЛО, которые поступают с выхода блока 53 формирования адреса третьего на входы логических схем ИЛИ DD84 и DD85 блока 56 соответственно. Выходными информационными сигналами являются: адресные выходы строк ДКАССО и адресные выходы столбцов ДКАСТО. Эти информационные сигналы поступают на адресные входы оперативного запоминающего устройства пятого блока 57 памяти четвертого (фиг.18, 19). Перед работой устройства сортировки информации управляющим сигналом сброс СБРО, поступающим из блока управления, двоичные регистры RG3 и RG4 устанавливаются в нулевые состояния. Если устройство работает в режиме упорядочения информации, при этом входные данные являются адресами в оперативных запоминающих устройствах блоков, то входной информационный сигнал двоичного кода отрицательных чисел ДКОЧС с выхода блока 51 БФА2 через двоичные регистры RG3 и RG4 поступает на входы элементов ИЛИ. Управляющие сигналы записи ЗАПО и чтения ЧТНО, равные единичному значению, обеспечивают режим передачи информации с входа блока информационного сигнала двоичного кода отрицательных чисел ДКОЧС на его выход. При этом режиме работы устройства выходной информационный сигнал адресных выходов строк ДКАССО будет равен входному сигналу ДКОЧС, информационный сигнал адресных выходов столбцов ДКАСТО будет равен входному сигналу ДКОЧС. При режиме чтения информации из операционных запоминающих устройств блоков двоичные регистры RG3 и RG4 будут заперты нулевыми значениями управляющих сигналов записи ЗАПО и чтения ЧТНО, поступающих из блока управления. При этом режиме работы устройства выходной информационный сигнал адресных выходов строк ДКАССО будет равен входному сигналу ДКАСРО, двоичному коду адреса строк пятого оперативного запоминающего устройства блока памяти четвертого, поступающий из блока формирования адреса четвертого. Информационный сигнал адресных выходов столбцов ДКАСТО будет равен входному сигналу ДКАСЛО, двоичному коду адреса столбцов пятого оперативного запоминающего устройства блока памяти четвертого, поступающий из блока формирования адреса четвертого. Входные информационные сигналы ДКАСРО и ДКАСЛО двоичные адреса строк и столбцов оперативного запоминающего устройства пятого поступают на входы логических схем ИЛИ DD84 и DD85 соответственно (фиг.18).
Блок памяти четвертый БПАМ4 предназначен для подсчета одинаковых входных данных, а также для записи, хранения и выдачи количества одинаковых отрицательных чисел. В состав блока входят: пятое оперативное запоминающие устройство ОЗУ5, выполненное на элементе DD86, второй шинный формирователь ШФР2, выполненный на элементе DD87, второй двоичный сумматор СУМ2, выполненный на элементе DD88 (фиг.19). Входными информационными сигналами блока являются: информационный сигнал ДКАССО, формирующий адреса строк ОЗУ5 блока памяти четвертого поступает с выхода блока 56 формирования адреса четвертого, информационный сигнал ДКАСТО, формирующий адреса столбцов ОЗУ5 блока памяти четвертого, поступает с выхода блока 56 формирования адреса четвертого, информационный сигнал управления СГУО, поступающий из блока управления на управляющие входы пятого оперативного запоминающего устройства, состоящий из управляющих сигналов, формирующих работу ОЗУ5:  - управляющий сигнал выбора микросхемы, CS25 - управляющий сигнал выбора микросхемы,  - управляющий сигнал записи, считывания информации, - управляющий сигнал разрешение по выбору. Выходным информационным сигналом является сигнал - количество одинаковых отрицательных чисел КОЧ, входящий в состав информационного сигнала двоичного кода отрицательных чисел, и количество одинаковых отрицательных чисел ОЧК, который поступает на вход блока хранения результата (фиг.12, 19). По сформированным двоичным адресам строк ДКАССО и столбцов ДКАСТО пятого оперативного запоминающего устройства ОЗУ5 происходит запись количества одинаковых входных данных, поступающих с выхода второго шинного формирователя ШФР2. В режиме записи информации на управляющие входы пятого оперативного запоминающего устройства ОЗУ5, из блока 5 управления, поступает сигнал записи , равный нулевому значению, управляющий сигнал выбора микросхемы , равный нулевому значению, управляющий сигнал выбора микросхемы CS25, равный единичному значению, управляющий сигнал разрешение по выбору  равный безразличному уровню. При первых поступлениях двоичных адресов строк и столбцов происходит запись двоичного кода единицы в виде входных данных в ОЗУ5. Нулевой двоичный код считывается с выхода ОЗУ5, поступает на вход второго шинного формирователя ШФР2, который определяет направление входных и выходных информационных сигналов. Выходной двоичный код с выхода шинного формирователя поступает на второй вход двоичного сумматора СУМ2. На первый вход сумматора поступает сигнал, равный единичному значению. Выходной информационный сигнал двоичного сумматора СУМ2, соответствующий количеству входных одинаковых отрицательных чисел КОТЧ, увеличивается на единицу. С выхода двоичного сумматора СУМ2 увеличенный на единицу информационный сигнал поступает на вход второго шинного формирователя ШФР2. С выхода второго шинного формирователя сигнал для записи поступает на входную шину пятого оперативного запоминающего устройства ОЗУ5. При формировании одинаковых адресов строк и столбцов входные данные в памяти, записанные по этим адресам, увеличиваются на единицу. При считывании информации из ОЗУ5 управляющие сигналы принимают значения: выбор микросхемы  равен нулевому значению, выбор микросхемы CS25 равен единичному значению, сигнал считывания , равный единичному значению, разрешение по выбору  равен нулевому значению. В этом режиме в памяти блока формируется, а затем считывается выходной двоичный сигнал пятого оперативного запоминающего устройства ОЗУ5, соответствующий количеству одинаковых отрицательных чисел КОЧ (фиг.19).
Комбинационная схема блок управления устройства сортировки информации методом преобразования данных в адрес строится по размеченной граф-схеме алгоритма ГСА (фиг.21а, 21б) по известным правилам [5].
Логические условия:
X1:
"СБРОС"
Х3:
"ЗРЧ"
Х2:
"ЧДС"
Операторы:
У1:
"ОБН:=1"
У35:
"<img file="00000070.tif" he="4" wi="26" img-content="undefined" img-format="tif" />"
У2:
"УСО:=1"
У36:
"ОЗУ3:=ПЧК"
У3:
"ОБЛ:=1"
У37:
"ОЗУ4:=СИУО"
У4:
"УСН:=1"
У38:
"<img file="00000071.tif" he="4" wi="25" img-content="undefined" img-format="tif" />"
У5:
"ОБНЛ:=1"
У39:
"ДКАСРО:=ДКОЧС"
У6:
"УСНО:=1"
У40:
"ДКАСЛО:=ДКОЧС"
У7:
"ПУСК:=1"
У41:
"ОЗУ4:=ДКАСРО"
У8:
"БСПЧ:-ЧСД"
У42:
"ОЗУ4:=ДКАСЛО"
У9:
"БСОЧ:=ЧСД"
У43:
"ОЗУ4:=ОЧС"
У10:
"ОЗУ1:=СИУ"
У44:
"ОЗУ5:=СГУО"
У11:
"<img file="00000072.tif" he="5" wi="26" img-content="undefined" img-format="tif" />"
У45:
"ДКАССО:=ДКОЧС"
У12:
"ДКАСР:=ДКЧС"
У46:
"ДКАСТО:=ДКОЧС"
У13:
"ДКАСЛ:=ДКЧС"
У47:
"<img file="00000073.tif" he="4" wi="26" img-content="undefined" img-format="tif" />"
У14:
"ОЗУ1:=ДКАСР"
У48:
" ШФР2:=КОЧ"
У15:
"ОЗУ1:=ДКАСЛ"
У49:
" СУМ2:=КОЧ"
У16:
"ОЗУ1:=ПЧС"
У50:
" КОТЧ:=КОЧ+1"
У17:
"ОЗУ2:=СГУ"
У51:
" ШФР2:=КОТЧ"
У18:
"ДКАСС:=ДКЧС"
У52:
"<img file="00000074.tif" he="4" wi="26" img-content="undefined" img-format="tif" />"
У19:
"ДКАСТ:=ДКЧС"
У53:
"ОЗУ5:=КОТЧ"
У20:
"<img file="00000075.tif" he="4" wi="26" img-content="undefined" img-format="tif" />"
У54:
"<img file="00000076.tif" he="4" wi="25" img-content="undefined" img-format="tif" />"
У21:
"ШФР1:=КПЧ"
У55:
"ДКАСРО:=АДСТРО"
У22:
"СУМ1:=КПЧ"
У56:
"ДКАСЛО:=АДСТЛО"
У23:
"КПОЧ:=КПЧ+1"
У57:
"ДКАССО:=ДКАСРО"
У24:
"ШФР1:=КПОЧ"
У58:
"ДКАСТО:=ДКАСЛО"
У25:
"<img file="00000077.tif" he="4" wi="26" img-content="undefined" img-format="tif" />"
У59:
"ОЧК:=КОЧ U ОЧС"
У26:
"ОЗУ2:=КПОЧ"
У60:
"ОЗУ3:=ОЧК"
У27:
"<img file="00000078.tif" he="5" wi="28" img-content="undefined" img-format="tif" />"
У28:
"ДКАСР:=АДСТР"
У29:
"ДКАСЛ:=АДСТЛ"
У30:
"ДКАСС:=ДКАСР"
У31:
"ДКАСТ:=ДКАСЛ"
У32:
"ПЧК:=КПЧ U ПЧС"
У33:
"БХР:=ГНИ"
У34:
"БХР:=ТАИ"
ИСТОЧНИКИ ИНФОРМАЦИИ
1. Кнут Д.Э. Искусство программирования, том 3. Сортировка и поиск, 2-е изд.: Пер с англ. - М.: Издательский дом "Вильямс", 2001. - 832 с.: ил.
2. Большие интегральные схемы запоминающих устройств: Справочник / А.Ю.Гордонов, Н.В.Бекин, В.В.Цыркин и др. Под ред. А.Ю.Гордонова и Ю.Н.Дьякова. - М.: Радио и связь, 1990. - 288 с.: ил.
3. Зельдин Е.А. Цифровые интегральные микросхемы в информационной измерительной аппаратуре. - Л.: Энергоатомиздат, Ленингр. отд-ние, 1986. - 280 с.: ил.
4. Алексенко А.Г., Шагурин И.И. Микросхемотехника: Учеб. пособие для вузов. - 2-е изд., перераб. и доп. - М.: Радио и связь, 1990. - 496 с.: ил.
5. Баранов С.И. Синтез микропрограммных автоматов. - Энергия, Ленинградское отделение, 1974 г. - 184 с.
6. Мкртчян С.О. Проектирование логических устройств ЭВМ на нейронных элементах. - М.: Энергия, 1977 г.
7. Вавилов Е.И. и др. Синтез схем на пороговых элементах. - М.: Сов. радио, 1970 г.
8. Патент №2067317 "Устройство сортировки символов" / Шевелев С.С. и др.