ЧАСТОТНЫЙ КОМПАРАТОР

Полезная модель относится к импульсной технике, а более конкретно служит для контроля характеристик серий импульсов.
Известны частотные компараторы (см. патент США №3987365; А.с. №504299 кл. НОЗК 5/18, СССР, опублик. в бюл. №7 за 1976г.), содержащие два счетчика, триггер памяти, другой счетчик. На входы счетчиков подаются сравниваемые импульсные сигналы, а выходы счетчиков управляют триггером памяти. На выходе счетчика, имеющего большую входную частоту, формируется сигнал запуска триггера памяти; затем оба счетчика сбрасываются в исходное состояние выходным сигналом другого счетчика и цикл повторяется.
Недостатком данных устройств является низкая точность, которая определяется емкостью N делителей частоты, значительные аппаратурные затраты при выполнении частотных компараторов.
Наиболее близким по технической сущности и достигаемому результату является частотный компаратор (Беспалько В.А. Компаратор частоты, Нриборы и системы управления - 1979, №11, стр.30, рис.1), содержащий четыре Д- триггера, входы которых подключены к выходам двух источников входных импульсных сигналов, инверсные выходы двух первых триггеров подключены ко входам первого элемента И-НЕ и D-входам двух остальных
триггеров, прямые выходы которых подключены ко входам второго элемепта
1
И-НЕ, а инверспые выходы соединены с S-входами триггеров, причем выход первого элемента И-НЕ соединен с S -входами двух первых триггеров, а выход второго элемента И-НЕ соединен с R-входами двух вторых триггеров.
Недостатком данного устройства является значительное время определения знака разности частот, равное в данном устройстве двум периодам разностной частоты; невозможность получения в данном устройстве сигнала разностной частоты. Кроме того, рассматриваемое устройство работоспособно лишь тогда, когда на его входы подаются несовпадающие по времени импульсные последовательности частот fl и О. Указанные недостатки не позволяют эффективно использовать данное устройство в приборах и системах, предназначенных для работы с частотными датчиками, снижают быстродействие, точность работы приборов, систем с частотными датчиками, требуют применения дополнительных устройств для обеспечения несовпадения импульсов частот fl и 2.
Техническим результатом, на достижение которого направлено создание данной полезной модели, является расширение функциональных возможностей и снижение времени определения знака разности частот.
Поставленный технический результат достигается тем, что в компараторе частоты, содержащем четыре Д- триггера, входы которых подключены к выходам двух источников входных импульсных сигналов, первый источник входного сигнала подключен к D-входу первого триггера и к С- входу второ-te iiT
го триггера, второй источник входного сигнала подключен к С- входу нервоI
го триггера и к D-входу второго триггера, прямой выход первого триггера подключен к D-входу третьего и к С- входу четвертого триггера, прямой выход второго триггера подключен к С- входу третьего и к D-входу четвертого триггера, прямой выход третьего триггера подключен к R-входу четвертого, а прямой выход четвертого триггера подключен к R-входу третьего, причем прямые выходы третьего и четвертого триггеров являются выходами компаратора, при этом наличие логической единицы на прямом выходе третьего триггера соответствует условию , а наличие логической единиць на прямом выходе четвертого триггера соответствует условию , где fl, 2 частоты входных импульсов соответственно от первого и второго источников.
Заявленное устройство позволяет снизрпъ время определения знака разности частот двух импульсных последовательностей до одного периода разностной частоты и распшрить ф)шкциональные возможности, заключающиеся в том, что на выходах первого и второго триггеров образуются импульсы с частотой, равной модулю разности сравниваемых частот, когда частоты входных импульсов отличаются не более, чем на 30-40%, и в том, что устройство работоспособно и тогда, когда импульсы, поступающие на входы устройства, совпадают по времени.
Частотный компаратор содержит два источника входных импульсных
сигналов 1 и 2, первый D-триггер 3, второй D-триггер 4, третий D-триггер 5, четвертый D-триггер 6. Выход первого источника входных импульсов 1 подключен к D-входу первого триггера 3 и к С-входу второго триггера 4; выход второго источника входных импульсов 2 подключен к D-входу второго триггера 4 и к С-входу первого триггера 3. Прямой выход первого триггера 3 подключен к D-входу третьего триггера 5 и к С-входу четвертого триггера 6; прямой выход второго триггера 4 подключен к D-входу четвертого триггера 6 и к С-входу третьего триггера 5. Прямой выход третьего триггера 5 подключен к R-входу четвертого триггера 6, а прямой выход четвертого триггера 6 подключен к R-входу третьего триггера 5, причем прямые выходы третьего 5 и четвертого 6 триггеров являются выходами устройства. На фиг.2 приведены временные диаграммы импульсных сигналов для входов (х1, х2) устройства и для выходов (у1, у2, уЗ, у4) - триггеров соответственно 3, 4, 5, 6.
Устройство работает следуюпщм образом. Па входы первых двух Dтриггеров 3, 4 поступают импульсы от 1 и 2 источников входных импульсных сигналов. Для анализа работы положим, что частота fl импульсного сигнала источника 1 больше частоты f2 импульсного сигнала источника 2. Временные диаграммы работы устройства для этого случая приведены на левой половине фиг.2. В этом случае второй триггер 4 установится в состояние О раньше, чем первый триггер 3, и установит третий триггер 5 в режим хранения зфовня логического нуля, поскольку в предыдущем такте импульсного сигнала разностной частоты, существующего на выходах первого и второго триггеров,
на D-вход Третьего триггера 5 подавался сигнал логического нуля. Вследствие того, что частота сигнала первого источника больше частоты сигнала второго источника на выходе второго триггера 4 образуется сигнал логической единищ, раньше, чем на выходе первого триггера 3, т.е. триггер 4 переходит из состояния О в состояние 1 раньше, чем триггер 3. Этот сигнал поступает на С-вход третьего триггера 5, на D-вход которого подается сигнал логического нуля с выхода первого триггера 3, при этом осуществляется перезапись сигнала логического нуля на вход триггера 5. Далее, с некоторой задержкой по отношению к моменту времени перехода триггера 4 из состояния О в состояние 1 осуществляется переход триггера 3 из состояния О в состояние 1. Сформированный таким образом сигнал логической единипы на выходе триггера 3 поступает на С-вход четвертого триггера 6, на D-вход которого подается сигнал логической единицы с выхода второго триггера 4, при этом осуществляется запись логической един1щы на выходе четвертого триггера 6. Этот уровень логической единиць, устанавливающийся на выходе четвертого триггера 6, подается на R-вход третьего триггера 5, подтверждая установку его в нулевое состояние и осуществляя тем самым асинхронную установку нулевого состояния и дальнейшую блокировку работы триггера 5. Анализ временных диаграмм на фиг. 2 показывает, что в дальнейшем при условии  на выход четвертого триггера 6 периодически переписывается сигнал логической единицы, существующей на момент перезаписи на D5 iSlUov
входе четвертого триггера 6.
При изменении соотношения частот входных импульсов, т.е. когда fl становится меньше О, меняются соотношения между длительностями сигналов на выходах триггеров 3 и 4, и наступает такой момент, когда на выходе первого триггера 3 образуется логическая единица раньше, чем на выходе второго триггера 4, причем в этом же такте осуществляется запись логического нуля на выход четвертого триггера 6, и тем самым осз чествляется разблокирование работы триггера 5. Сигнал логической единицы, появляюшийся затем на выходе второго триггера 2, осуществляет запись на выход третьего триггера 5 логической единицы, которая присутствоваиа в данный момент времени на D-входе третьего триггера 5. При этом сигнал логической единицы с выхода третьего триггера 5 поступает на R-вход четвертого триггера 6, осуществляя тем самым асинхронную установку его в нулевое состояние и блокируя его дальнейшую работу. Указанные изменения состояний выходов триггеров 5, 6 при изменении соотношения между частотами входных импульсов осуществляется за время, не превышающее одного периода разностной частоты импульсного сигнала, поскольку за это время происходит смена порядка переходов триггеров 3, 4 из состояния О в состояние 1 и соответственно установка выходов триггеров 5, 6 в состояние, определяющее знак разности частот. При работе устройства импульсные сигнаны разностной частоты образуются на выходах триггеров 3,4.
(
время определения знака разности частот и тем самым повысить быстродействие, точность работы приборов с частотными датчиками. Кроме того, устройство позволяет получать импульсы с частотой, равной модулю разности сравниваемых частот в случае, когда частоты входных импульсов отличаются не более чем на 30-40%, что существенно расширяет ф)Т1кциональные возможности частотных преобразователей, поскольку имеется информапия как о модуле разностной частоты, так и о ее знаке. Дополнительным преимуществом предлагаемого устройства является его работоспособность и тогда, когда импульсы одновременно поступают на его входы.
. Ш1М
Генеральный директор /v/v/ XС.В.Архангельский