ПРЕЦИЗИОННЫЙ ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ
PRECISION OPERATIONAL AMPLIFIER

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в прецизионных инструментальных и решающих усилителях, компараторах и т.п.).
Известны схемы операционных усилителей (ОУ) на основе входных комплементарных дифференциальных каскадов (двух параллельно включенных классических дифференциальных усилителей с токостабилизирующими двухполюсниками в эмиттерных цепях входных транзисторов - так называемых «dual input stage») и промежуточных каскадов, выполненных на токовых зеркалах. ОУ с такой архитектурой стали основой построения многих современных аналоговых микросхем [1-14], в т.ч. ОУ с опцией rail-to-rail, имеющих максимальную амплитуду выходного напряжения, близкую к напряжению питания.
Ближайшим прототипом (фиг.1) заявляемого устройства является прецизионный операционный усилитель, описанный в патенте US №5374897, fig.3. Архитектура ОУ-прототипа также используется во многих других патентах ведущих микроэлектронных фирм [1-14]. ОУ фиг.1 содержит входной комплементарный дифференциальный каскад 1 на n-р-n и р-n-р транзисторах с первым 2 и вторым 3 токовыми выходами, первое 4 токовое зеркало, согласованное с первой 5 шиной источника питания, вход которого соединен с первым 2 токовым выходом входного дифференциального каскада 1, второе 6 токовое зеркало, согласованное со второй 7 шиной источника питания, вход которого соединен со вторым токовым выходом входного дифференциального каскада 1, и комплементарный буферный усилитель 8.
см
Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U), зависящей от свойств его архитектуры.
см
Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U и его температурного и/или радиационного дрейфа.
Поставленная задача достигается тем, что в прецизионном операционном усилителе (фиг.1), содержащем входной комплементарный дифференциальный каскад 1 на n-р-n и р-n-р транзисторах с первым 2 и вторым 3 токовыми выходами, первое 4 токовое зеркало, согласованное с первой 5 шиной источника питания, вход которого соединен с первым 2 токовым выходом входного дифференциального каскада 1, второе 6 токовое зеркало, согласованное со второй 7 шиной источника питания, вход которого соединен со вторым 3 токовым выходом входного дифференциального каскада 1, комплементарный буферный усилитель 8, предусмотрены новые элементы и связи - первый 9 и второй 10 выходные транзисторы n-р-n типа, а также первый 11 и второй 12 выходные транзисторы р-n-р типа, коллектор первого 9 выходного транзистора n-р-n типа и коллектор первого 11 выходного транзистора р-n-р типа объединены и подключены ко входу комплементарного буферного усилителя 8, коллектор первого 9 выходного транзистора n-р-n типа соединен с базой второго 10 выходного транзистора n-р-n типа, эмиттер второго 10 выходного транзистора n-р-n типа соединен с базой первого 9 выходного транзистора n-р-n типа, коллектор второго 10 выходного транзистора n-р-n типа соединен со входом первого 4 токового зеркала, а эмиттер первого 9 выходного транзистора n-р-n типа соединен с выходом второго 6 токового зеркала, коллектор первого 11 выходного транзистора р-n-р типа соединен с базой второго 12 выходного транзистора р-n-р типа, эмиттер второго 12 выходного транзистора р-n-р типа соединен с базой первого 11 выходного транзистора р-n-р типа, коллектор второго 12 выходного транзистора р-n-р типа соединен со входом второго 6 токового зеркала, а эмиттер первого 11 выходного транзистора р-n-р типа соединен с выходом первого 4 токового зеркала.
Схема операционного усилителя-прототипа представлена на фиг.1.
На фиг.2 показана схема заявляемого ОУ в соответствии с п.1 формулы изобретения.
см
n
р
3
4
На фиг.3 показана схема дифференциального усилителя-прототипа (фиг.1) в среде компьютерного моделирования РSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар» с буферным усилителем 8 на базе «бриллиантовых» составных транзисторов. Для данного ОУ напряжение смещения нуля U=814,9 мкВ при коэффициентах усиления по току базы β=25, β=43 и статических токах входных транзисторов буферного усилителя I=I=1,3 мА.
3
4
n
р
см
На фиг.4 показана схема заявляемого ОУ в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар». Для данного ОУ при токах I=I=1,3 мА и β=25, β=43 напряжение смещения нуля U=-1,6 мкВ.
n
р
На фиг.5 приведены температурные зависимости напряжения смещения нуля сравниваемых схем ОУ фиг.3 и фиг.4 при β=25, β=43.
cм
3
4
На фиг.6 представлена схема классического ОУ в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар». Для данного ОУ U=-192,2 мкВ при статических токах входных транзисторов буферного усилителя I=I=0,5 мА.
cм
3
4
На фиг.7 показана схема предлагаемого ОУ в среде Pspice на моделях интегральных транзисторов ФГУП НПП «Пульсар». В этой схеме U=4,5 мкВ при статических токах входных транзисторов БУ I=I=0,5 мА.
3
4
На фиг.8 показаны температурные зависимости напряжения смещения нуля сравниваемых схем ОУ при I=I=0,5 мА.
Прецизионный операционный усилитель фиг.2 содержит входной комплементарный дифференциальный каскад 1 на n-р-n и р-n-р транзисторах с первым 2 и вторым 3 токовыми выходами, первое 4 токовое зеркало, согласованное с первой 5 шиной источника питания, вход которого соединен с первым 2 токовым выходом входного дифференциального каскада 1, второе 6 токовое зеркало, согласованное со второй 7 шиной источника питания, вход которого соединен со вторым 3 токовым выходом входного дифференциального каскада 1, комплементарный буферный усилитель 8. Первый 9 и второй 10 выходные транзисторы n-р-n типа, а также первый 11 и второй 12 выходные транзисторы р-n-р типа, коллектор первого 9 выходного транзистора n-р-n типа и коллектор первого 11 выходного транзистора р-n-р типа объединены и подключены ко входу комплементарного буферного усилителя 8, коллектор первого 9 выходного транзистора n-р-n типа соединен с базой второго 10 выходного транзистора n-р-n типа, эмиттер второго 10 выходного транзистора n-р-n типа соединен с базой первого 9 выходного транзистора n-р-n типа, коллектор второго 10 выходного транзистора n-р-n типа соединен со входом первого 4 токового зеркала, а эмиттер первого 9 выходного транзистора n-р-n типа соединен с выходом второго 6 токового зеркала, коллектор первого 11 выходного транзистора р-n-р типа соединен с базой второго 12 выходного транзистора р-n-р типа, эмиттер второго 12 выходного транзистора р-n-р типа соединен с базой первого 11 выходного транзистора р-n-р типа, коллектор второго 12 выходного транзистора р-n-р типа соединен со входом второго 6 токового зеркала, а эмиттер первого 11 выходного транзистора р-n-р типа соединен с выходом первого 4 токового зеркала.
бр
бn
На фиг.2 в соответствии с п.2 формулы изобретения комплементарный буферный усилитель 8 имеет две противоположно направленные составляющие статического входного тока, приблизительно равные соответствующим токам базы первого 9 n-р-n и первого 11 р-n-р выходных транзисторов. Этот тип выходных каскадов широко применяется в ОУ рассматриваемого класса (см., например, патенты US 5515005, fig.2, 6268769, fig.3, JP 7050528), а их входной ток имеет две противоположно направленные составляющие, каждая из которых обусловлена токами базы n-р-n (I) и р-n-р (I) транзисторов. Примеры построения таких БУ приведены на фиг.3, фиг.4.
см
Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U в схеме фиг.2 (т.е. зависящие от схемотехники ОУ) с комплементарным буферным усилителем 8 (фиг.3, фиг.4).
Если учесть, что выходные токи входного комплементарного дифференциального каскада 1 удовлетворяют условиям:
I<sub>2</sub>=I<sub>0</sub>-I<sub>бр</sub>
(1)
I<sub>3</sub>=I<sub>0</sub>-I<sub>бл</sub>
(2)
4
6
i12
то можно найти выходные токи токовых зеркал 4 (I) и 6 (I), в качестве которых рекомендуется использовать классические токовые зеркала Вильсона с коэффициентом передачи по току К=-1:
I<sub>4</sub>=I<sub>0</sub>-I<sub>бр</sub>
(3)
I<sub>6</sub>=I<sub>0</sub>-I<sub>бn</sub>
(4)
бi
э.i
i
бр
бn
э.i
0
где I=I/β - ток базы n-p-n (I) или р-n-р (I) транзисторов схемы ОУ при их эмиттерном токе I=I;
i
β - коэффициент усиления по току базы i-го транзистора.
БУ
бр
бn
Учитывая, что токи базы транзисторов 10 и 12 малы в сравнении с токами базы транзисторов 9 и 11, можно найти коллекторные токи транзисторов 9 и 11 при входном токе комплементарного буферного усилителя I=I-I:
I<sub>к11</sub>=I<sub>0</sub>-I<sub>бn</sub>
(5)
I<sub>к9</sub>=I<sub>0</sub>-I<sub>бр</sub>
(5)
см
Таким образом, в схеме фиг.2 в высокоимпедансном узле «А» обеспечивается взаимная компенсация токов, обусловленных ошибкой установления статического режима входного комплементарного каскада 1 и выходного комплементарного буферного усилителя, связанной с неидентичностью β применяемых р-n-р и n-р-n транзисторов. Поэтому систематическая составляющая напряжения смещения нуля в схеме ОУ фиг.2 близка к нулю (U≈0).
см
3
4
Результаты компьютерного моделирования известной (фиг.3) и предлагаемой (фиг.4) схем ОУ, представленные на фиг.5, показывают, что схема фиг.4 имеет меньшее значение U=-1,6 мкВ и его температурный дрейф при статических токах входных транзисторов буферного усилителя, равных I=I=1,3 мА.
см
Исследования в среде PSpice схем ОУ фиг.6 и фиг.7, которые в отличии от фиг.3, фиг.4 используют другой статический режим входных транзисторов комплементарного буферного усилителя 8, также показывают (фиг.8) преимущества заявляемой схемы ОУ по величине U и его дрейфа.
Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент США №5512859, fig.1.
2. Патент США №5515005, fig.1.
3. Патентная заявка Японии JP 2008/235963.
4. Патент США №4783637, fig.1.
5. Патент Японии JP 7050528.
6. Патент США №5374897, fig.3.
7. Патент США №6268769.
8. Патент США №3968471.
9. Патент РФ №611288.
10. Патентная заявка США №2006/0125522, fig.1B.
11. Патент США №5291149, fig.3.
12. Патент США №5225791, fig.2.
13. Патент США №6504419, fig.2.
14. Патент США №5714906, fig.15.