СПОСОБ ПЕРЕДАЧИ ДОПОЛНИТЕЛЬНОЙ ИНФОРМАЦИИ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ
METHOD TO SEND ADDITIONAL INFORMATION AND DEVICE FOR ITS REALISATION

Предлагаемые технические решения объединены единым изобретательским замыслом, относятся к области волоконно-оптических систем передачи, в частности к системам, используемым для телеметрии и удаленного управления системами связи.
Известны способы передачи дополнительной информации по выделенному каналу связи (стандарты МСЭ G.774, G.692, G.694, патент США №6111680, от 29.08.2000 года, "Способ передачи сигнала с модуляцией коэффициента скважности"), заключающиеся в том, что в волоконно-оптической системе передачи предусматривается дополнительный канал для телеконтроля и управления. Канал может быть организован средствами как временного, так и спектрального каналообразования. Общим недостатком аналогов является относительно большая ресурсоемкость (до 13% от общей канальной емкости) дополнительной информации, кроме того, в сетевых элементах возможно ошибочное разделение дополнительной информации и сигнала данных.
Известны устройства передачи дополнительной информации, описанные в инструкциях по эксплуатации и технических описаниях (СМ-1/4 ТАИЦ.465113.002, СМВВ-1М ТАИЦ.465113.004). Устройства-аналоги обладают рядом общих недостатков.
1. Для передачи дополнительной информации используются информационные ресурсы основного канала данных.
2. Ограничение ширины полосы канала дополнительной информации приводит к невозможности увеличения скорости ее передачи либо делает невозможным увеличение пропускной способности канала, несущего полезную информацию, в случае малой загруженности канала дополнительных данных.
CHIP
Наиболее близким по технической сущности к заявляемому способу и выбранным в качестве прототипа является "Способ передачи сигналов дополнительных данных и сигнала полезных данных в оптических сетях" (патент РФ №2202150, от 01.04.1998), заключающийся в том, что на передающей стороне сигнал дополнительных данных, представляющий собой внешний дополнительный сигнал либо код опознавания, состоящий из нескольких битов, преобразуют в состоящий из кодовых последовательностей кодированный сигнал дополнительных данных, причем каждая кодовая последовательность состоит из нескольких импульсов (чипов, от англ. CHIP) и имеет меньшую частоту чипа (f), чем частота битов сигнала полезных данных, при этом логической 1 сигнала дополнительных данных приводят в соответствие состоящую из нескольких чипов (CHIP) кодовую последовательность, а другому логическому состоянию приводят в соответствие инвертированную кодовую последовательность, кроме того, одному биту сигнала дополнительных данных приводят в соответствие несколько следующих одна за другой кодовых последовательностей, затем кодированный сигнал дополнительных данных, который имеет меньшую амплитуду, чем сигнал полезных данных, накладывают на сигнал полезных данных и передают образованный таким образом суммарный сигнал, на приемной стороне производят отделение кодированного сигнала дополнительных данных от сигнала полезных данных, затем проводят сравнение кодированного сигнала дополнительных данных с действительными кодовыми последовательностями, после чего производят обратное преобразование в сигнал дополнительных данных, который сравнивают с дополнительным сигналом, выделенным из сигнала полезных данных и сигнала наличия ошибки приемного оптического модуля.
Из известных наиболее близким по своей технической сущности заявленному устройству является устройство передачи сигналов дополнительных данных и сигнала полезных данных в оптических сетях по патенту РФ №2202150, от 01.04.1998.
Устройство-прототип для передачи сигналов дополнительных данных и сигнала полезных данных в оптических сетях содержит передающее устройство, в состав которого входят генератор опорных CHIP-сигналов, делитель частоты, генератор кодовой последовательности, генератор кода опознавания, узел равнозначности, смеситель, генератор субчастот, модулятор, передающий оптический модуль, при этом к выходам генератора опорных CHIP-сигналов подключены делитель частоты и генератор кодовой последовательности, к выходу делителя частоты подключен генератор кода опознавания, вход которого является входом сигнала дополнительных данных, выходы генератора кода и генератора кода опознавания подключены к узлу равнозначности, выход которого подключен к входу умножителя, второй вход умножителя соединен с выходом генератора субчастот, первый вход модулятора соединен с выходом смесителя, а второй вход модулятора является входом сигнала полезных данных, выход модулятора подключен к передающему оптическому модулю, при этом вход волоконно-оптической линии связи соединен с выходом передающего устройства, которым является выход передающего оптического модуля, а выход волоконно-оптической линии связи подключен к приемному устройству, в состав которого входят приемный оптический модуль, фильтр, детектор, коррелятор, детектор дополнительных данных, пороговое устройство, управляющее устройство, регулируемый элемент задержки, генератор кодовой последовательности, умножитель частоты, дешифратор кода опознавания, генератор опорных CHIP-сигналов, при этом на вход приемного оптического модуля подается сигнал от оптической сети связи, выход приемного оптического модуля соединен с входом фильтра и является выходом сигнала полезных данных приемного устройства, выход фильтра соединен с детектором, выход которого подключен к входу коррелятора, выход которого соединен со входом детектора дополнительных данных и входом дешифратор кода опознавания, выход детектора дополнительных данных соединен со входом порогового устройства, выход которого подключен ко входу управляющего устройства, выход управляющего устройства связан со вторыми входами регулируемого элемента задержки и умножителя частоты, выход генератора опорных CHIP-сигналов соединен со входом генератора кода и первым входом умножителя частоты, выход которого соединен с первым входом дешифратора кода опознавания, выход генератора кода соединен с первым входом управляемого элемента задержки, а выход дешифратора кода опознавания является выходом сигнала дополнительных данных или сигнала подтверждения.
Недостатками способа-прототипа и устройства его реализующего являются следующие:
1. Низкая скорость передачи дополнительных данных. Способ-прототип и устройство его реализующее обеспечивают низкую скорость передачи вследствие наличия генераторов опорных CHIP-сигналов приема и передачи фиксированной частоты. Устройство-прототип при больших значениях скорости передачи полезных данных существенно искажает энергетический спектр. Часто следующие переходы логических 1 и 0 сигналов дополнительных данных, возникающие в результате переноса в область более высоких частот смесителем, существенно изменяют диспаритетность, следовательно, ухудшают характеристики линейного кода, применяемого в волоконно-оптическом линейном тракте. Таким образом, для передачи по волоконно-оптической линии связи и сигнала полезных данных, и сигнала дополнительных данных необходимо уменьшать скорость сигнала дополнительных данных.
Недостаточная помехоустойчивость передаваемых дополнительных данных. Помехоустойчивость характеризует достоверность передаваемых данных при воздействии на сигнал совокупности шумов и других и факторов, вызывающих искажения передаваемого сигнала. Способ-прототип и устройство его реализующее не имеют механизмов повышения помехоустойчивости на физическом уровне. Сигнал дополнительных данных передается малым уровнем, с целью сохранения энергии сигнала полезных данных, следовательно, нуждается в особой защите методами помехоустойчивого кодирования и решающей обратной связи.
2. Фиксированная скорость передачи дополнительных данных. В некоторых случаях условия передачи могут изменяться как в лучшую сторону (например, при модернизации сетевого оборудования либо изменении линейного оптического кода), так и в худшую сторону (например, в результате деградации оптических волокон). Тогда появляется необходимость увеличения или уменьшения скорости передачи дополнительных данных, что вследствие отсутствия регулируемых элементов невозможно.
Задачей изобретения является разработка способа передачи дополнительной информации и устройства для его осуществления, позволяющих передавать дополнительную информацию с переменной скоростью с заданной достоверностью.
Одним из критериев достоверности является вероятность битовой ошибки, которое определяется как отношение количества ошибочных битов к их общему переданному числу. Произведенное имитационное моделирование позволяет оценить выигрыш от предлагаемого способа.
CHIP
В заявленном способе эта задача решается тем, что на передающей стороне сигнал дополнительных данных преобразуют в состоящий из кодовых последовательностей кодированный сигнал дополнительных данных, при этом в качестве сигнала дополнительных данных передают двоичный сигнал, в котором логическому состоянию 1 приводят в соответствие кодовую последовательность, а другому логическому состоянию приводят в соответствие инвертированную кодовую последовательность, причем каждая кодовая последовательность состоит из нескольких чипов (CHIP) и имеет значительно меньшую частоту чипа (f), чем частота битов сигнала полезных данных, затем кодированный сигнал дополнительных данных, который имеет меньшую амплитуду, чем сигнал полезных данных, накладывают на единицы сигнала полезных данных и передают образованный таким образом суммарный сигнал, на приемной стороне производят отделение кодированного сигнала дополнительных данных от сигнала полезных данных, затем проводят сравнение кодированного сигнала дополнительных данных с эталонными кодовыми последовательностями, после чего производят обратное преобразование в сигнал дополнительных данных, дополнительно сигнал дополнительных данных, который выделяют на приеме корреляционным методом, сравнивают с сигналом дополнительных данных, выделенным из сигнала полезных данных и сигнала наличия ошибки приемного оптического модуля. В случае различия сигналов дополнительных данных, выделенных независимыми методами, формируют команду переспроса, по которой в передатчике формируют и передают сигнал переспроса. При этом в качестве сигнала дополнительных данных передают состоящий из нескольких битов код опознания, несущий информацию о необходимости повторения предыдущего блока дополнительных данных либо об увеличении/уменьшении скорости передачи дополнительных данных.
Новая совокупность существенных признаков позволяет решить задачу изобретения за счет того, что повторяют последний ошибочно принятый блок дополнительных данных, это производят следующим образом: принимают и анализируют блок данных, в случае несовпадения результатов декодирования от двух независимых источников формируют команду переспроса, по этой команде передающая часть выдает сигнал переспроса, после анализа которой приемной частью передающая часть повторяет последний блок данных. При необходимости изменения скорости передачи дополнительных данных поступают аналогичным образом, за исключением того, что посылают по каналу связи в качестве дополнительных данных не сигнал переспроса, а сигнал увеличения/уменьшения скорости.
Задача изобретения решается в заявленном устройстве передачи дополнительной информации за счет того, что в известном устройстве передачи сигналов дополнительных данных и сигнала полезных данных в оптических сетях, содержащем передающее устройство, в состав которого входят генератор опорных CHIP-сигналов, генератор кодовой последовательности, генератор кода опознавания, модулятор, передающий оптический модуль, при этом второй вход модулятора является входом сигнала полезных данных, к выходу генератора опорных CHIP-сигналов подключен генератор кодовой последовательности, второй вход модулятора является входом сигнала полезных данных, выход модулятора подключен к передающему оптическому модулю, при этом вход волоконно-оптической линии связи соединен с выходом передающего устройства, которым является выход передающего оптического модуля, а выход волоконно-оптической линии связи подключен к приемному устройству, в состав которого входят приемный оптический модуль, фильтр, коррелятор, детектор дополнительных данных, дешифратор кода опознавания, при этом на вход приемного оптического модуля подается сигнал от волоконно-оптической линии связи, первый выход приемного оптического модуля соединен со входом фильтра и является выходом сигнала полезных данных приемного устройства, выход коррелятора соединен со входом детектора дополнительных данных, в передающую часть дополнительно введены анализатор скорости вложения, коммутатор и оперативное запоминающее устройство (ОЗУ). При этом на первый вход анализатора скорости вложения поступает сигнал полезных данных, на второй вход анализатора скорости вложения поступает сигнал дополнительных данных, третий вход анализатора скорости вложения соединен с выходом дешифратора кода опознавания приемного устройства. Первый выход анализатора скорости вложения соединен со входом генератора опорных CHIP-сигналов, второй выход анализатора скорости вложения соединен с генератором кода опознавания и вторым входом коммутатора. Первый вход генератора кодовой последовательности является входом сигнала дополнительных данных. Первый выход генератора кодовой последовательности соединен со входом ОЗУ и первым входом коммутатора, выход ОЗУ соединен с четвертым входом коммутатора, к третьему входу которого подключен выход генератора кода опознавания. Первый выход коммутатора соединен с первым входом модулятора. Второй выход генератора кодовой последовательности связан со вторым входом коррелятора приемного устройства. В приемную часть дополнительно введены восстановитель формы импульсов, анализатор сигнала дополнительных данных и схема сравнения. При этом выход фильтра связан с восстановителем формы импульсов, выход которого соединен с первым входом коррелятора. Первый выход приемного оптического модуля связан с первым входом анализатора сигнала дополнительных данных, второй вход которого соединен со вторым выходом приемного оптического модуля, а выход анализатора дополнительных данных подключен ко второму входу схемы сравнения, первый вход которой соединен с детектором дополнительных данных. Первый выход схемы сравнения является также выходом сигнала дополнительных данных приемного устройства, кроме того, связан с первым входом дешифратора кода опознавания, второй вход которого соединен со вторым выходом схемы сравнения.
Благодаря новой совокупности существенных признаков за счет дополнительно введенных элементов в заявленное устройство, реализовано повышение достоверности передачи оптического сигнала. При этом введена возможность адаптивного автоматического изменения скорости передачи дополнительных данных исходя из условий передачи.
Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественных всем признакам заявленных способа и устройства передачи дополнительной информации, отсутствуют. Следовательно, каждое из заявленных изобретений соответствует условию патентоспособности "новизна".
Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленных объектов, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на решение задачи изобретения. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".
Заявленные объекты изобретения поясняются чертежами, на которых:
на фиг.1 - результаты сравнения имитационных моделей способа-прототипа и предлагаемого способа;
на фиг.2 - структурная схема устройства передачи дополнительной информации;
на фиг.3 - структурная схема анализатора скорости вложения;
на фиг.4 - структурная схема генератора кодовой последовательности;
на фиг.5 - структурная схема анализатора сигнала дополнительных данных;
на фиг.6 - структурная схема схемы сравнения.
Реализация заявленного способа заключается в следующем. Сигнал полезных данных модулируют дополнительной информацией на передаче, которая может представлять собой сигнал дополнительных данных реального времени, предыдущий блок сигнала дополнительных данных, запрос на повторение предыдущего блока сигнала дополнительных данных, запрос на положительное либо отрицательное изменение скорости передачи дополнительных данных. Сигнал дополнительных данных кодируют CHIP-последовательностями с бит-периодом, определяемым на основании скорости передачи дополнительной и полезной информации, а также качества канала связи. На приеме сигнал дополнительных данных и сигнал полезных данных разделяют двумя независимыми методами - корреляционным и логическим методом выделения из сигнала ошибки. Результаты сравнивают и в случае совпадения выдают на выход сигнала дополнительных данных. В случае различия формируют команду запроса на повторение, по которой передатчик выдает в канал сигнал запроса на повторение. Сигнал полезных данных на приемной части никаким дополнительным преобразованиям не подвергают. В случае приема и дешифрования сигнала изменения скорости формируют команду в передающую часть на изменение скорости.
Заявленный способ передачи дополнительной информации обеспечивает повышение достоверности передачи оптического сигнала за счет введения систем решающей обратной связи на физическом уровне и автоматического управления скоростью передачи дополнительных данных.
Правомерность теоретических предпосылок проверялась с помощью имитационной модели волоконно-оптической системы передачи при следующих условиях:
инф
1) контейнером полезных данных является синхронный транспортный модуль первой ступени (B=155,52 Мбит/с). С учетом линейного алфавитного кода 25В26В скорость передачи информации составляет 161,408 Мбит/с;
тт
-5
2) сила темнового фототока (i) - 10 мА;
тр
3) требуемое для данной системы при заданной скорости отношение оптический сигнал-шум ((OSNR) - 15 дБ;
4) длина волны источника оптического излучения - 1550 нм;
5) квантовая эффективность - 0,81;
6) мощность оптического сигнала на входе приемника - -37 дБ;
7) скорость вложения будем варьировать для получения зависимости в пределах от 64 кбит/с до 34,368 Мбит/с.
Результаты моделирования, приведенные на фиг.1, показывают, что применение предлагаемого способа дает выигрыш по вероятности битовой ошибки при равных условиях на 2-5 порядков (в зависимости от скорости дополнительных данных) по сравнению со способом-прототипом.
Из приведенных данных также следует, что после введения возможности автоматической оптимизации скорости передачи дополнительной информации и введения решающей обратной связи каналы передачи как полезной, так и дополнительной информации удовлетворяют требованию по достоверности передачи, что указывает на возможность решения задачи изобретения.
Устройство передачи дополнительной информации (фиг.2) состоит из передающего устройства, приемного устройства и волоконно-оптической линии связи (ВОЛС). При этом передающее устройство состоит из анализатора скорости вложения 1, генератора кодовой последовательности 2, генератора CHIP-сигналов 3, модулятора 4, коммутатора 5, оперативного запоминающего устройства 6, передающего оптического модуля 7 и генератора кода опознавания 8. Приемное устройство содержит дешифратор кода опознавания 9, фильтр 10, восстановитель формы импульсов 11, коррелятор 12, детектор дополнительных данных 13, схему сравнения 14, анализатор сигнала дополнительных данных 15, приемный оптический модуль 16.
Элементы соединены между собой следующим образом (фиг.2). Сигнал полезных данных и сигнал дополнительных данных поступают на передающее устройство, выход которого соединен с волоконно-оптической линией связи (ВОЛС), выход которой подключен к приемному устройству, выходы которого являются выходами сигналов полезных и дополнительных данных. Кроме того, приемное и передающее устройства соединены между собой дополнительными связями управления и команд.
Сигнал полезных данных поступает на второй вход модулятора 4 и первый вход анализатора скорости вложения 1. Второй вход анализатора скорости вложения 1 является входом сигнала дополнительных данных. Кроме того, сигнал дополнительных данных поступает на первый вход генератора кодовой последовательности 2. Первый выход анализатора скорости 1 соединен с генератором CHIP-сигналов 3, выход которого подключен ко второму входу генератора кодовой последовательности 2. Первый выход генератора кодовой последовательности 2 соединен с первым входом коммутатора 5 и входом оперативного запоминающего устройства 6, выход которого соединен с четвертым входом коммутатора 5. Первый выход коммутатора 5 соединен с первым входом модулятора 4. Выход модулятора 4 соединен со входом передающего оптического модуля 7, выход которого является выходом передающего устройства. Второй выход анализатора скорости вложения 1 соединен со вторым входом коммутатора 5 и через генератор кода опознавания 8 с третьим входом коммутатора 5. Второй выход генератора кодовой последовательности 2 подключен ко второму входу коррелятора 12 приемного устройства.
Вход приемного оптического модуля 16 является входом приемного устройства. Второй выход приемного оптического модуля 16 соединен со вторым входом анализатора сигнала дополнительных данных 15, а первый выход приемного оптического модуля 16 соединен с первым входом анализатора сигнала 15, фильтром 10, а также является выходом сигнала полезных данных приемного устройства. Выход фильтра 10 соединен со входом восстановителя формы импульсов 11, выход которого подключен к первому входу коррелятора 12. Выход коррелятора 12 соединен со входом детектора дополнительных данных 13, выход которого подключен к первому входу схемы сравнения 14. На второй вход схемы сравнения 14 подключен выход анализатора сигнала дополнительных данных 15. Первый выход схемы сравнения 14 является выходом сигнала дополнительных данных приемного устройства, а также подключен к дешифратору кода опознавания 9. Выход дешифратора кода опознавания 9 соединен со вторым входом анализатора скорости вложения 1 передающего устройства. Второй выход схемы сравнения 14 соединен со вторым входом дешифратора кода опознавания 9.
Анализатор скорости вложения 1 (фиг.3) имеет в своем составе выделитель тактовой частоты полезных данных 1.1, выделитель тактовой частоты дополнительных данных 1.2, счетчик 1.3, формирователь команд 1.4 и постоянное запоминающее устройство (ПЗУ) программ 1.5. При этом сигнал полезных данных подается на выделитель тактовой частоты полезных данных 1.1, а сигнал дополнительных данных - на соответствующий ему выделитель 1.2. Выходы выделителей тактовых частот 1.1 и 1.2 соединены с одноименными входами счетчика 1.3. Выход счетчика 1.3 подключен к первому входу формирователя команд 1.4, на второй вход которого подключен выход дешифратора кода опознавания 9, а на третий вход - постоянное запоминающее устройство программ 1.5. Первый выход формирователя команд 1.4 подключен к генератору CHIP-сигналов 3, второй - к генератору кода опознавания 8 и коммутатору 5. Работа анализатора скорости вложения заключается в следующем: выделители тактовых частот (ВТЧ) 1.1 и 1.2 определяют частоты передачи полезной и дополнительной информации, информация с выхода ВТЧ сигнала дополнительных данных 1.2 поступает на счетчик 1.3 в качестве строб-сигнала. Информационным входом счетчика 1.3 является выход ВТЧ сигнала полезных данных 1.1. Таким образом, на выходе счетчика 1.3 формируется информация о кратности информационных сигналов, которая поступает в формирователь команд 1.4. Формирователь команд 1.4 на основе поступившей информации и программы, заложенной в ПЗУ программ 1.5, формирует соответствующие команды. Исходными данными для формирователя команд являются кратность частот информационных сигналов, команда повторения, команда увеличения/уменьшения скорости передачи. Формирователь команд 1.4 выдает следующие команды: изменение масштабирующих коэффициентов управляемого генератора и указание адреса управления коммутатором, а также считывание блока информации из ПЗУ спецкоманд. ВТЧ является известным устройством, его схема представлена, например, в книге Слепова Н.Н. Современные технологии цифровых оптоволоконных сетей связи. - М.: Эко-Трендз, 2000, на с.254-257. Схемы счетчиков известны и могут быть реализованы как указано в книге Богдановича М.И. и др. Цифровые интегральные микросхемы. Справочное пособие / М.И.Богданович, И.Н.Грель, В.А.Прохоренко, В.В.Шалимо. - Мн.: Беларусь, 1991. - с.428-431. Схемы ПЗУ программ известны и описаны, например, в справочнике Перельман Б.Л., Шевелев В.И. Отечественные микросхемы и зарубежные аналоги. Справочник / Б.Л.Перельман, В.И.Шевелев. - М.: НТЦ Микротех, 2001. - с.105-128. Формирователь команд может быть реализован на основе микроконтроллера, описанного, например, в пособии Трамперт В. AVR-RISC микроконтроллеры / В.Трамперт. - М.: МК-Пресс, 2006. - с.210-221.
Генератор CHIP-сигналов 3 предназначен для формирования последовательности прямоугольных импульсов со скважностью 2 и регулируемым в заданных пределах бит-периодом. Устройство генератора CHIP-сигналов известно и описано в литературе Шапиро Д.Н., Паин А.А. Основы теории синтеза частот / Д.Н.Шапиро, А.А.Паин. - М.: Радио и связь, 1981. - с.113-121.
Генератор кодовой последовательности 2 (фиг.4) содержит элемент задержки 2.1, буферный элемент 2.2, электронные ключи 2.3, 2.4, логический элемент 2.5, элементы долговременной памяти 2.6, 2.7. Сигнал дополнительных данных поступает на элемент задержки 2.1, выход которого через буфер 2.2 подключен на управляющие входы ключей 2.3 и 2.4. Ко входам ключей 2.3 и 2.4 подключены выходы постоянных запоминающих устройств 2.6 и 2.4, к выходам которых, кроме того, подключен второй вход коррелятора 12. К выходам электронных ключей 2.3 и 2.4 подключены входы логического элемента 2.5, выход которого связан со входом оперативного запоминающего устройства 6 и первым входом коммутатора 5. Выход генератора CHIP-сигналов 3 подключен к тактирующим входам постоянных запоминающих устройств 2.6, 2.7. Функционирование генератора кодовой последовательности 2 происходит следующим образом, сигнал дополнительных данных поступает через элемент задержки 2.1, предназначенный для того, чтобы предоставить необходимое время для произведения вышеописанных операций анализатору скорости вложения 1 на буферное устройство 2.2. Буфер 2.2 предназначен для увеличения нагрузочной способности выхода элемента задержки 2.1. Далее информационный сигнал дополнительных данных поступает одновременно на входы управления ключами 2.3, 2.4. Ключи 2.3, 2.4 различаются потенциалом срабатывания, так электронный ключ 2.3 открывается при поступлении единицы, а ключ 2.4 - нуля. На коммутационные входы ключей 2.3 и 2.4 подключены постоянные запоминающие устройства (ПЗУ) 2.6 и 2.7 соответственно, содержащие последовательности, кодирующие сигналы 1 и 0 дополнительных данных. Коммутационные выходы ключей 2.3 и 2.4 соединены с элементом ИЛИ 2.5, выполняющим интегрирующую функцию. Выход логического элемента ИЛИ 2.5 подключен к ОЗУ 6 и первому входу коммутатора 5. ПЗУ 2.6 и 2.7 тактируются меандрами, формируемыми генератором CHIP-сигналов 3. Буферный элемент 2.2 можно исключить при применении выходных элементов с повышенной нагрузочной способностью, в противном случае использовать рекомендации, изложенные в Хоровиц П., Уинфилд X. / Искусство схемотехники: Пер. с англ. - Изд. Шестое. М.: Мир, 2001. - с.114-119. Электронные ключи описаны в Хоровиц П., Уинфилд X. / Искусство схемотехники: Пер. с англ. - Изд. Шестое. М.: Мир, 2001. - с.70-86. Элементы постоянной памяти известные устройства, которые описаны в Перельман Б.Л., Шевелев В.И. Отечественные микросхемы и зарубежные аналоги. Справочник / Б.Л.Перельман, В.И.Шевелев. - М.: НТЦ Микротех, 2001. - с.105-128. Реализация логического элемента ИЛИ приведена в справочном пособии Богданович М.И. и др. Цифровые интегральные микросхемы. Справочное пособие / М.И.Богданович, И.Н.Грель, В.А.Прохоренко, В.В.Шалимо. - Мн.: Беларусь, 1991. - с.305-318.
Коммутатор 5 предназначен для скоростной коммутации сигналов, поступающих на информационные входы, на выход под действием управляющего адресного сигнала. Второй вход - адресный, он соединен со вторым выходом анализатора скорости вложения 1. В основном режиме работы устройства на выход коммутатора 5 проключен сигнал с выхода элемента ИЛИ 2.5, при поступлении адресной команды с формирователя команд 1.4 коммутатор изменяет текущий вход. При поступлении команды на повторение коммутатор проключает выход ОЗУ 6 на второй вход модулятора 4. При поступлении запроса на повторение либо запроса на повышение/понижение скорости передачи дополнительных данных формирователь команд 1.4 дает коммутатору 5 команду на проключение выхода ПЗУ спецкоманд из состава генератора кода опознавания 8 на второй вход модулятора 4. Коммутатор является известным устройством и описан в пособии Харитонов В.И. Конспект лекций и материалы для подготовки к аттестационным испытаниям по дисциплине "Технические измерения и приборы". Часть 2 / В.И.Харитонов. - М.: Московский Государственный Технический Университет, 2004. - с.71-89.
Генератор кода опознавания 8 предназначен для формирования и выдачи специальных кодовых последовательностей, в зависимости от поступившей с анализатора скорости вложения 1 команды. Реализация генератора кода опознавания аналогична предлагаемой в устройстве-прототипе.
Модулятор 4 осуществляет внедрение признаков дополнительной информации, поступающей на первый вход, в сигнал полезных данных, поступающий на второй вход, методом амплитудной манипуляции с коэффициентом манипуляции не более 0,15. Принципы построения описаны в Свирид В.Л. Проектирование микроэлектронных устройств: Учеб. Пособие по курсу "Микросхемотехника" / В.Л.Свирид. - Мн.: БГУИР, 1994. - с.70-76.
Передающий оптический модуль 7 выполнен согласно ГОСТ Р 50989-96 и ГОСТ Р 50832-95 и обеспечивает электронно-оптическое преобразование методом модуляции током накачки источника оптического излучения.
Волоконно-оптическая линия связи предназначена для дуплексной передачи сигналов в определенном спектре частот. Реализуется согласно ГОСТ 25462-82, ГОСТ 26991-86, ГОСТ Р 52266-2004, ГОСТ Р МЭК 793-1-93 и др.
Приемный оптический модуль 16 обеспечивает оптоэлектронное преобразование, выделение сигнала наличия ошибки на второй вход выполняется согласно ГОСТ Р 50989-96 и ГОСТ Р 50832-95.
Фильтр 10 предназначен для выделения низкочастотной составляющей из суммарного электрического сигнала. Низкочастотная составляющая этого сигнала является сигналом дополнительных данных. Частота фильтра выбирается исходя из максимальной скорости сигнала дополнительных данных. Цифровой фильтр низких частот является известным устройством и реализуется, как указано в Рабинер Л., Гоулд Б. Теория и применение цифровой обработки сигналов / Л. Рабинер, Б. Гоулд. - М.: Мир, 1978. - с.252-265.
Восстановитель формы импульсов 11 предназначен для восстановления прямоугольной формы импульсов, прошедших операцию фильтрации. Является известным устройством и описан в монографии Шабронов А.В. Восстановители импульсных сигналов / А.В.Шабронов. - СПб.: Александр-ПРИНТ, 2003. - с.13-19.
Коррелятор 12 предназначен для раскодирования кодовой последовательности, переносящей биты сигнала дополнительных данных. На основной (первый) вход коррелятора поступает кодированный сигнал дополнительных данных, на дополнительные входы поступают эталонные сигналы кодовых последовательностей из ПЗУ 2.6, 2.78 генератора кодовой последовательности 2 передающего устройства. Коррелятор 12 сравнивает сигналы на своих входах, раскодирует их и выдает на выход. Реализация коррелятора аналогична предлагаемой в устройстве-прототипе.
Детектор дополнительных данных 13 предназначен для преобразования входящего сигнала к униполярному виду и выделения дополнительных данных, описан в Хоровиц П., Уинфилд X. / Искусство схемотехники: Пер. с англ. - Изд. Шестое. М.: Мир, 2001. - с.50-60.
Анализатор сигнала дополнительных данных 15 предназначен для выделения сигнала дополнительных данных из суммарного сигнала логическим методом и передачи его схему сравнения 14, он содержит в своем составе логический элемент ИЛИ 15.1, триггер 15.2, регулируемый элемент задержки 15.4, выделитель тактовой частоты 15.3. На первый вход логического элемента 15.1 подключены второй выход приемного оптического модуля 16 и второй (разрешающий) вход триггера 15.2. На второй вход логического элемента 15.1 подключен первый выход приемного оптического модуля 16. Выхода логического элемента 15.1 соединен с первым (информационным) входом триггера 15.2. Выход триггера 15.2 соединен с первым входом регулируемого элемента задержки 15.4 и входом выделителя тактовой частоты 15.3. Выход выделителя тактовой частоты 15.3 соединен со вторым входом регулируемого элемента задержки 15.4, выход которого подключен к схеме сравнения 14. Сигнал наличия ошибки и сигнал с первого выхода приемного оптического модуля 16 поступают на логический элемент ИЛИ 15.1, с выхода логического элемента 15.1 сигнал поступает на триггер 15.2, сигналом разрешения считывания которого является сигнал наличия ошибки, таким образом реализуется необходимая таблица истинности. С выхода триггера 15.2 сигнал поступает на регулируемую линию задержки 15.4 и ВТЧ 15.3, который определяет время выдачи импульсов линией задержки 15.4. Таким образом, происходит восстановление бит-периода сигнала дополнительных данных. Сигнал с регулируемой линии задержки 15.3 поступает в схему сравнения 14. ВТЧ является известным устройством, его схема представлена, например, в книге Слепова Н.Н. Современные технологии цифровых оптоволоконных сетей связи. - М.: Эко-Трендз, 2000, на с.254-257; элемент ИЛИ описан в справочнике Богданович М.И. и др. Цифровые интегральные микросхемы. Справочное пособие / М.И.Богданович, И.Н.Грель, В.А.Прохоренко, В.В.Шалимо. - Мн.: Беларусь, 1991. - с.305-318, реализация регулируемого элемента задержки аналогична устройству-прототипу, работа триггера согласно Богданович М.И. и др. Цифровые интегральные микросхемы. Справочное пособие / М.И.Богданович, И.Н.Грель, В.А.Прохоренко, В.В.Шалимо. - Мн.: Беларусь, 1991. - с.325-333.
Схема сравнения 14 предназначена для определения ошибки демодуляции и представляет собой узел равнозначности 14.1, управляющий электронным ключом 14.2. На первый вход узла равнозначности 14.1 подключен выход детектора дополнительных данных 13, на второй вход-выход анализатора сигнала дополнительных данных 15, а к выходу подключен управляющий вход электронного ключа 14.2 и второй вход дешифратора кода опознавания 9. Кроме того, выход анализатора дополнительных данных 15 подключен ко входу электронного ключа 14.2, к выходу которого подключен первый вход дешифратора кода опознавания 9 и выход сигнала дополнительных данных приемного устройства. Узел равнозначности 15.1 сравнивает побитно сигналы на своих входах, поступающие от детектора дополнительных данных 13 и анализатора дополнительных данных 15, в случае совпадения выдает разрешающий сигнал на ключ 15.2. Ключ 15.2 открывается и обеспечивает прохождение сигнала с выхода регулируемого элемента задержки 15.4 анализатора сигнала дополнительных данных 15 на выход сигнала дополнительных данных приемного устройства, а также на дешифратор кода опознавания 9. В случае несовпадения сигналов дополнительных данных, полученных независимыми методами, ключ 14.2 не открывается, а дешифратор кода опознавания 9 получает сигнал на формирование команды запроса на повторение. Электронный ключ является известным устройством и описан в Хоровиц П., Уинфилд X. / Искусство схемотехники: Пер. с англ. - Изд. Шестое. М.: Мир, 2001. - с.70-86.; узла равнозначности в - Богданович М.И. и др. Цифровые интегральные микросхемы. Справочное пособие / М.И.Богданович, И.Н.Грель, В.А.Прохоренко, В.В.Шалимо. - Мн.: Беларусь, 1991. - с.305-318.
Дешифратор кода опознавания 9 предназначен для анализа дополнительных данных, поступающих с выхода схемы сравнения 14, и выделения из них спецкоманд, а также формирования на основе команды неравнозначности, формируемой на втором выходе узла равнозначности 14.1 в случае несовпадения входных последовательностей хотя бы в одном бите, команды запроса на повторение. Все команды поступают в формирователь команд 1.4 передающего устройства. Реализуется согласно рекомендациям, изложенным в устройстве-прототипе.
Устройство работает следующим образом. На первый вход передающего устройства поступает сигнал полезных данных, который также поступает на первые входы модулятора 4 и анализатора скорости вложения 1, на второй вход которого со входа сигнала дополнительных данных приемного устройства поступает сигнал дополнительных данных, кроме того, сигнал дополнительных данных поступает на первый вход генератора кодовой последовательности 2; анализатор скорости вложения 1 производит оценку кратности сигналов на первом и втором входах и согласно программе выдает команду на генератор CHIP-сигналов 3, выход которого подключен ко второму входу генератора кодовой последовательности 2; генератор кодовой последовательности 2 на основании чип-сигналов и сигнала дополнительных данных формирует кодовые последовательности для нуля и единицы сигнала дополнительных данных - прямую и инверсную; первый выход генератора кодовой последовательности 2 соединен с первым входом коммутатора 5 и оперативным запоминающим устройством 6, выполняющим функцию буфера, предназначенного для запоминания и временного хранения входящей информации и последующей ее выдачи на четвертый вход коммутатора; коммутатор 5 проключает сигнал с первого входа на первый выход, который соединен с первым входом модулятора 4; после модуляции сигнала полезных данных сигналом дополнительных данных, происходящих в модуляторе 4, происходит электрооптическое преобразование в передающем оптическом модуле 7 и выдача оптического сигнала на выход передающего устройства, к которому подключена волоконно-оптическая линия связи; к выходу волоконно-оптической линии связи подключен вход приемного оптического модуля 16, который является входом приемного устройства; в приемном оптическом модуле 16 происходит оптоэлектронное преобразование, первый выход соединен со входом фильтра 10 и первым входом анализатора сигнала дополнительных данных 15, в котором происходит анализ сигналов с первого и второго входов, при этом второй вход анализатора сигнала дополнительных данных 15 соединен со вторым выходом приемного оптического модуля 16, с которого поступает сигнал наличия ошибки; результатом работы анализатора сигнала дополнительных данных 15 является извлеченный из суммарного сигнал дополнительных данных, поступающий на второй вход схемы сравнения 14; фильтр 10 выделяет низкочастотную составляющую, представляющую собой кодированный дополнительный сигнал; выход фильтра 10 подключен к восстановителю формы импульса 11, который корректирует форму после фильтрации; выход восстановителя формы импульса 11 подключен к первому входу коррелятора 12; на второй вход коррелятора 12 подключен второй выход генератора кодовой последовательности 2 передающего устройства; задачей коррелятора 12 является сравнение кодовых последовательностей на его входах и преобразование кодовых последовательностей к виду сигнала дополнительных данных; выход коррелятора 12 связан с входом детектора дополнительных данных 13, который восстанавливает униполярную форму сигнала, выход детектора дополнительных данных 13 связан с первым входом схемы сравнения 14, которая определяет равенство либо различие поступающих сигналов, сформированных независимыми методами; первый выход схемы сравнения 14 является выходом приемного устройства, с которого снимается сигнал дополнительных данных, этот сигнал также поступает на первый вход дешифратора кода опознавания 9, который по этому сигналу определяет наличие кода опознавания и обеспечивает формирование соответствующих команд на третий вход анализатора скорости вложения 1, управляющего через второй выход генератором кода опознавания 8 и коммутатором 5 (вход 2), для выдачи в канал связи соответствующих сигналов запроса на изменение скорости передачи дополнительных данных и др. служебных сигналов, для этого вход три коммутатора 5 проключается на первый выход, а на второй вход формирование дешифратором кода опознавания 9 команды запроса переспроса осуществляется по сигналу на втором входе, поступающем со второго выхода схемы сравнения 14 и свидетельствующем об ошибке демодуляции.