УСТРОЙСТВО И СПОСОБ ДЛЯ ОТОБРАЖЕНИЯ И ОБРАТНОГО ОТОБРАЖЕНИЯ СИГНАЛОВ В СИСТЕМЕ СВЯЗИ С ИСПОЛЬЗОВАНИЕМ КОДА С МАЛОЙ ПЛОТНОСТЬЮ ПРОВЕРОК НА ЧЕТНОСТЬ

1. Способ генерирования подпотоков передатчика сигналов, причем способ генерирования подпотоков содержит этапы, на которых:
записывают биты кодового слова с малой плотностью проверок на четность (LDPC) по столбцам;
считывают записанные биты LDPC-кодового слова по строкам; и
генерируют подпотоки посредством демультиплексирования считанных битов,
при этом, если 64-арная квадратурная амплитудная модуляция (64-QAM) используется в качестве схемы модуляции, и считанные биты с v0 по v11 назначаются 12 подпотокам с b0 по b11, генерирование подпотоков содержит назначение бита v0 биту b4, бита v1 биту b2, бита v2 биту b0, бита v3 биту b5, бита v4 биту b6, бита v5 биту b1, бита v6 биту b3, бита v7 биту b7, бита v8 биту b8, бита v9 биту b9, бита v10 биту b10 и бита v11 биту b11.
2. Способ генерирования подпотоков передатчика сигналов, причем способ генерирования подпотоков содержит этапы, на которых:
записывают биты кодового слова с малой плотностью проверок на четность (LDPC) по столбцам;
считывают записанные биты LDPC-кодового слова по строкам; и
генерируют подпотоки посредством демультиплексирования считанных битов,
при этом, если 64-арная квадратурная амплитудная модуляция (64-QAM) используется в качестве схемы модуляции, и считанные биты с v0 по v11 назначаются 12 подпотокам с b0 по b11, генерирование подпотоков содержит назначение бита v0 биту b4, бита v1 биту b0, бита v2 биту b1, бита v3 биту b6, бита v4 биту b2, бита v5 биту b3, бита v6 биту b5, бита v7 биту b8, бита v8 биту b7, бита v9 биту b10, бита v10 биту b9 и бита v11 биту b11.
3. Способ генерирования подпотоков передатчика сигналов, причем способ генерирования подпотоков содержит этапы, на которых:
записывают биты кодового слова с малой плотностью проверок на четность (LDPC) по столбцам;
считывают записанные биты LDPC-кодового слова по строкам; и
генерируют подпотоки посредством демультиплексирования считанных битов с использованием схемы демультиплексирования,
при этом, если 256-арная квадратурная амплитудная модуляция (256-QAM) используется в качестве схемы модуляции, и считанные биты с v0 по v7 назначаются 8 подпотокам с b0 по b7, генерирование подпотоков содержит назначение бита v0 биту b4, бита v1 биту b0, бита v2 биту b1, бита v3 биту b2, бита v4 биту b5, бита v5 биту b3, бита v6 биту b6 и бита v7 биту b7.
4. Способ генерирования подпотоков передатчика сигналов, причем способ генерирования подпотоков содержит этапы, на которых:
записывают биты кодового слова с малой плотностью проверок на четность (LDPC) по столбцам;
считывают записанные биты LDPC-кодового слова по строкам; и
генерируют подпотоки посредством демультиплексирования считанных битов с использованием схемы демультиплексирования,
при этом, если 256-арная квадратурная амплитудная модуляция (256-QAM) используется в качестве схемы модуляции, и считанные биты с v0 по v7 назначаются 8 подпотокам с b0 по b7, генерирование подпотоков содержит назначение бита v0 биту b4, бита v1 биту b0, бита v2 биту b5, бита v3 биту b1, бита v4 биту b2, бита v5 биту b3, бита v6 биту b6 и бита v7 биту b7.
5. Передатчик сигналов в системе, использующей код с малой плотностью проверок на четность (LDPC), адаптированный для выполнения способа по одному из пунктов 1 - 4.
6. Способ работы приемника сигналов, при этом способ работы содержит этапы, на которых:
генерируют обработанные биты посредством обработки подпотоков, которые сгенерированы на основе битов кодового слова с малой плотностью проверок на четность (LDPC),
при этом, если 64-арная квадратурная амплитудная модуляция (64-QAM) используется в качестве схемы модуляции, в передатчике сигналов и 12 подпотоков с b0 по b11 назначаются обработанным битам с v0 по v11, обработка подпотоков содержит назначение бита b0 биту v2, бита b1 биту v5, бита b2 биту v1, бита b3 биту v6, бита b4 биту v0, бита b5 биту v3, бита b6 биту v4, бита b7 биту v7, бита b8 биту v8, бита b9 биту v9, бита b10 биту v10, и бита b11 биту v11.
7. Способ работы приемника сигналов, при этом способ работы содержит этапы, на которых:
генерируют обработанные биты посредством обработки подпотоков, которые сгенерированы на основе битов кодового слова с малой плотностью проверок на четность (LDPC),
при этом, если 64-арная квадратурная амплитудная модуляция (64-QAM) используется в качестве схемы модуляции в передатчике сигналов и 12 подпотоков с b0 по b11 назначаются обработанным битам с v0 по v11, обработка подпотоков содержит назначение бита b0 биту v1, бита b1 биту v2, бита b2 биту v4, бита b3 биту v5, бита b4 биту v0, бита b5 биту v6, бита b6 биту v3, бита b7 биту v8, бита b8 биту v7, бита b9 биту v10, бита b10 биту v9 и бита b11 биту v11.
8. Способ работы приемника сигналов, при этом способ работы содержит этапы, на которых:
генерируют обработанные биты посредством обработки подпотоков, которые сгенерированы на основе битов кодового слова с малой плотностью проверок на четность (LDPC),
при этом, если 256-арная квадратурная амплитудная модуляция (256-QAM) используется в качестве схемы модуляции, в передатчике и 8 подпотоков с b0 по b8 назначаются обработанным битам с v0 по v8, обработка подпотоков содержит назначение бита b0 биту v1, бита b1 биту v2, бита b2 биту v3, бита b3 биту v5, бита b4 биту v0, бита b5 биту v4, бита b6 биту v6 и бита b7 биту v7.
9. Способ работы приемника сигналов, при этом способ работы содержит этапы, на которых:
генерируют обработанные биты посредством обработки подпотоков, которые сгенерированы на основе битов кодового слова с малой плотностью проверок на четность (LDPC),
при этом, если 256-арная квадратурная амплитудная модуляция (256-QAM) используется в качестве схемы модуляции, в передатчике сигналов и 8 подпотоков с b0 по b8 назначаются обработанным битам с v0 по v8, обработка подпотоков содержит назначение бита b0 биту v1, бита b1 биту v3, бита b2 биту v4, бита b3 биту v5, бита b4 биту v0, бита b5 биту v2, бита b6 биту v6 и бита b7 биту v7.
110. Приемник сигналов в системе, использующей код с малой плотностью проверок на четность (LDPC), адаптированный для выполнения способа по одному из пп. 6 - 9.