СХЕМА СДВИГОВОГО РЕГИСТРА, ДИСПЛЕЙНОЕ УСТРОЙСТВО И СПОСОБ УПРАВЛЕНИЯ СХЕМОЙ СДВИГОВОГО РЕГИСТРА

1. Схема сдвигового регистра, содержащая сдвиговые регистры, на каждый из которых поданы первый и второй тактовые сигналы, фазы которых отличны друг от друга, причем указанные регистры выполнены с возможностью совершения операции сдвига в ответ по меньшей мере на два тактовых сигнала, фазы которых отличны друг от друга, к числу которых отнесены указанные первый и второй тактовые сигналы;
причем каждый из указанных сдвиговых регистров содержит:
входной затвор, входной сигнал от которого подан только в активном состоянии;
запоминающий узел, заряжаемый входным сигналом, поданным от входного затвора;
выходной коммутационный элемент, содержащий: (i) управляющий вывод, связанный с запоминающим узлом, через который осуществлено включение и/или отключение выходного коммутационного элемента; (ii) первый концевой вывод, через который подан первый тактовый сигнал, и (iii) второй концевой вывод, связанный с выходным выводом каждого сдвигового регистра;
первый коммутационный элемент, включенный между указанным запоминающим узлом и источником напряжения, выполненным с возможностью подачи на указанный запоминающий узел напряжения на уровне соответствующем неактивному состоянию; и
блок управления, выполненный с возможностью формирования и подачи управляющего сигнала на управляющий вывод первого коммутационного элемента с обеспечением включения коммутационного элемента в зависимости от уровня напряжения неактивного состояния запоминающего узла и уровня напряжения активного состояния второго тактового сигнала в период его активности;
а в схеме сдвигового регистра дополнительно
указанные сдвиговые регистры соединены последовательно таким образом, что любые два первый и второй сдвиговые регистры следующие друг за другом, обладают возможностью обмена импульсами сдвига, а выходной вывод первого сдвигового регистра связан с входным затвором второго сдвигового регистра, а
второй тактовый сигнал указанного второго сдвигового регистра подан на первый сдвиговый регистр, в качестве первого тактового сигнала указанного первого сдвигового регистра.
2. Схема сдвигового регистра по п.1, в которой
блок управления содержит первый управляющий элемент, представляющий собой коммутационный элемент диодного типа и содержащий анод, через который подан второй тактовый сигнал, и второй управляющий элемент, представляющий собой коммутационный элемент и включенный между катодом первого управляющего элемента и источником напряжения, выполненным с возможностью подачи напряжения, соответствующему неактивному состоянию, на управляющий вывод первого коммутационного элемента; а
узловое соединение первого и второго управляющих элементов связано с управляющим выводом первого коммутационного элемента.
3. Схема сдвигового регистра по п.1, в которой
блок управления содержит первый управляющий элемент, представляющий собой конденсатор и содержащий первый вывод через который подан второй тактовый сигнал, и второй управляющий элемент, представляющий собой коммутационный элемент и включенный между вторым выводом первого управляющего элемента и источником напряжения, выполненным с возможностью подачи напряжения, соответствующему неактивному состоянию, на управляющий вывод первого коммутационного элемента, а
узловое соединение первого и второго управляющих элементов связано с управляющим выводом первого коммутационного элемента.
4. Схема сдвигового регистра по п.2 или 3, в которой:
блок управления дополнительно содержит третий управляющий элемент, представляющий собой коммутационный элемент и включенный между управляющим выводом первого коммутационного элемента и источником напряжения, выполненным с возможностью подачи напряжения, соответствующего неактивному состоянию, на управляющий вывод первого коммутационного элемента; и
осуществлено управление указанным третьим управляющим элементом для включения или отключения в соответствии с первым тактовым сигналом.
5. Схема сдвигового регистра по п.2 или 3, в которой:
блок управления дополнительно содержит четвертый управляющий элемент, представляющий собой коммутационный элемент и включенный между входным выводом входного затвора и источником напряжения, выполненным с возможностью подачи на входной затвор, напряжения, соответствующего неактивному состоянию; а
четвертый управляющий элемент содержит управляющий вывод, через который осуществлено управление четвертым управляющим элементом для его включения или отключения и который связан с управляющим выводом первого коммутационного элемента.
6. Схема сдвигового регистра по п.2 или 3, в которой:
блок управления дополнительно содержит четвертый управляющий элемент, представляющий собой коммутационный элемент и включенный между входом входного затвора и выводом; а
четвертый управляющий элемент содержит управляющий вывод, через который осуществлено управление четвертым управляющим элементом для его включения или отключения и который связан с управляющим выводом первого коммутационного элемента.
7. Схема сдвигового регистра по пп.1-3, в которой запоминающий узел и выходной вывод связаны между собой через конденсатор.
8. Схема сдвигового регистра по пп.1-3, в которой:
каждый сдвиговый регистр дополнительно содержит второй коммутационный элемент, включенный между выходным выводом и источником напряжения, выполненным с возможностью подачи на выходной вывод напряжения, соответствующего неактивному состоянию; а
второй коммутационный элемент выполнен с возможностью управления его включением или отключением в соответствии со вторым тактовым сигналом.
9. Схема сдвигового регистра по пп.1-3, в которой:
каждый сдвиговый регистр дополнительно содержит третий коммутационный элемент, который включен между запоминающим узлом и источником напряжения, выполненным с возможностью подачи на запоминающий узел напряжения, соответствующего неактивному состоянию; а
третий коммутационный элемент содержит управляющий вывод, выполненный с возможностью управления включением и выключением указанного управляющего элемента и связанный с выходным выводом сдвигового регистра, за которым следует указанный каждый сдвиговый регистр.
10. Схема сдвигового регистра по пп.1-3, в которой:
каждый сдвиговый регистр дополнительно содержит четвертый коммутационный элемент, включенный между выходным выводом и источником напряжения, выполненным с возможностью подачи на выходной вывод напряжения, соответствующего неактивному состоянию; а
четвертый коммутационный элемент содержит управляющий вывод, выполненный с возможностью управления включением и выключением указанного управляющего элемента и связанный с выходным выводом сдвигового регистра, за которым следует указанный каждый сдвиговый регистр.
11. Схема сдвигового регистра, по пп.1-3, которая выполнена с возможностью выполнения операции сдвига всеми сдвиговыми регистрами в ответ на двухфазные тактовые сигналы первого и второго тактовых сигналов.
12. Схема сдвигового регистра, по пп.1-3, которая выполнена с возможностью выполнения операции сдвига всеми сдвиговыми регистрами в ответ по меньшей мере на три тактовых сигнала, фазы которых отличны друг от друга, к числу которых отнесены первый и второй тактовые сигналы.
13. Схема сдвигового регистра по пп.1-3, выполненная с применением аморфного кремния.
14. Схема сдвигового регистра по пп.1-3, выполненная с применением микрокристаллического кремния.
15. Схема сдвигового регистра по пп.1-3, выполненная с применением поликристаллического кремния.
16. Схема сдвигового регистра, содержащая сдвиговые регистры, на каждый из которых поданы первый и второй тактовые сигналы, фазы которых отличны друг от друга, причем указанные регистры выполнены с возможностью совершения операции сдвига в ответ по меньшей мере на два тактовых сигнала, фазы которых отличны друг от друга, к числу которых отнесены указанные первый и второй тактовые сигналы;
причем каждый из указанных сдвиговых регистров содержит:
входной затвор, входной сигнал от которого подан только в активном состоянии;
запоминающий узел, заряжаемый входным сигналом, поданным от входного затвора;
выходной коммутационный элемент, содержащий (i) управляющий вывод, связанный с запоминающим узлом, через который осуществлено включение или отключение выходного коммутационного элемента; (ii) первый концевой вывод, через который подан первый тактовый сигнал, и (iii) второй концевой вывод, связанный с выходным выводом каждого сдвигового регистра;
первый коммутационный элемент, включенный между указанным запоминающим узлом и указанным выходным выводом; и
блок управления, выполненный с возможностью формирования и подачи управляющего сигнала на управляющий вывод первого коммутационного элемента с обеспечением включения коммутационного элемента в зависимости от уровня напряжения неактивного состояния запоминающего узла и уровня напряжения активного состояния второго тактового сигнала в период его активности;
а в схеме сдвигового регистра дополнительно
указанные сдвиговые регистры соединены последовательно таким образом, что любые два первый и второй сдвиговые регистры следующие друг за другом, обладают возможностью обмена импульсами сдвига, выходной вывод первого сдвигового регистра связан с входным затвором второго сдвигового регистра, и
второй тактовый сигнал указанного второго сдвигового регистра подан на первый сдвиговый регистр, в качестве первого тактового сигнала указанного первого сдвигового регистра.
17. Схема сдвигового регистра, содержащая сдвиговые регистры, на каждый из которых поданы первый и второй тактовые сигналы, фазы которых отличны друг от друга, причем указанные регистры выполнены с возможностью совершения операции сдвига в ответ по меньшей мере на два тактовых сигнала, фазы которых отличны друг от друга, к числу которых отнесены указанные первый и второй тактовые сигналы;
причем каждый из указанных сдвиговых регистров содержит:
входной затвор, входной сигнал от которого подан только в активном состоянии;
запоминающий узел, заряжаемый входным сигналом, поданным от входного затвора;
выходной коммутационный элемент, содержащий: (i) управляющий вывод, связанный с запоминающим узлом, через который осуществлено включение или отключение выходного коммутационного элемента; (ii) первый концевой вывод, через который подан первый тактовый сигнал, и (iii) второй концевой вывод, связанный с выходным выводом каждого сдвигового регистра;
первый коммутационный элемент, включенный между указанным запоминающим узлом и источником напряжения, выполненным с возможностью подачи на указанный запоминающий узел напряжения на уровне соответствующем неактивному состоянию; и
блок управления, выполненный с возможностью формирования и подачи управляющего сигнала на управляющий вывод первого коммутационного элемента с обеспечением включения первого коммутационного элемента в зависимости от уровня напряжения неактивного состояния запоминающего узла и состояния указанного источника напряжения, подающего напряжение на уровне соответствующем неактивному состоянию на указанный управляющий вывод первого коммутационного элемента;
а в схеме сдвигового регистра дополнительно
указанные сдвиговые регистры соединены последовательно таким образом, что любые два первый и второй сдвиговые регистры следующие друг за другом, обладают возможностью обмена импульсами сдвига, а выходной вывод первого сдвигового регистра связан с входным затвором второго сдвигового регистра, и
второй тактовый сигнал указанного второго сдвигового регистра подан на первый сдвиговый регистр, в качестве первого тактового сигнала указанного первого сдвигового регистра.
18. Схема сдвигового регистра по п.17, в которой
блок управления содержит первый управляющий элемент, представляющий собой коммутационный элемент диодного типа и содержащий анод, связанный с источником напряжения, выполненным с возможностью подачи напряжения, соответствующего активному уровню, на управляющий вывод первого коммутационного элемента, и второй управляющий элемент, представляющий собой коммутационный элемент и включенный между катодом первого управляющего элемента и источником напряжения, выполненным с возможностью подачи напряжения, соответствующего активному уровню, на управляющий вывод первого коммутационного элемента; а
узловое соединение первого и второго управляющих элементов связано с управляющим выводом первого коммутационного элемента.
19. Дисплейное устройство, в котором схема сдвигового регистра, содержащая признаки по пп.1-18 использована в качестве формирователя изображения.
20. Дисплейное устройство, по п.19, в котором указанная схема сдвигового регистра использована в качестве схемы управления строкой развертки.
21. Дисплейное устройство по п.19 или 20, в котором схема сдвигового регистра монолитно сформирована в поле экрана дисплейной панели.
22. Способ управления схемой сдвигового регистра, содержащей сдвиговые регистры, на каждый из которых поданы первый и второй тактовые сигналы, фазы которых отличны друг от друга, причем указанные регистры выполнены с возможностью совершения операции сдвига в ответ по меньшей мере на два тактовых сигнала, фазы которых отличны друг от друга, к числу которых отнесены указанные первый и второй тактовые сигналы;
причем каждый из указанных сдвиговых регистров содержит:
входной затвор, входной сигнал от которого подан только в активном состоянии;
запоминающий узел, заряжаемый входным сигналом, поданным от входного затвора;
выходной коммутационный элемент, содержащий: (i) управляющий вывод, связанный с запоминающим узлом, через который осуществлено включение или отключение выходного коммутационного элемента; (ii) первый концевой вывод, через который подан первый тактовый сигнал, и (iii) второй концевой вывод, связанный с выходным выводом каждого сдвигового регистра;
первый коммутационный элемент, включенный между указанным запоминающим узлом и источником напряжения, выполненным с возможностью подачи на указанный запоминающий узел напряжения на уровне соответствующем неактивному состоянию;
а в схеме сдвигового регистра дополнительно
указанные сдвиговые регистры соединены последовательно таким образом, что любые два первый и второй сдвиговые регистры следующие друг за другом, обладают возможностью обмена импульсами сдвига, а выходной вывод первого сдвигового регистра связан с входным затвором второго сдвигового регистра, а
второй тактовый сигнал указанного второго сдвигового регистра подан на первый сдвиговый регистр, в качестве первого тактового сигнала указанного первого сдвигового регистра;
а согласно указанному способу:
формируют и подают управляющий сигнал на управляющий вывод первого коммутационного элемента с обеспечением включения коммутационного элемента в зависимости от уровня напряжения неактивного состояния запоминающего узла и уровня напряжения активного состояния второго тактового сигнала в период его активности.
23. Способ управления схемой сдвигового регистра, содержащей сдвиговые регистры, на каждый из которых поданы первый и второй тактовые сигналы, фазы которых отличны друг от друга, причем указанные регистры выполнены с возможностью совершения операции сдвига в ответ по меньшей мере на два тактовых сигнала, фазы которых отличны друг от друга, к числу которых отнесены указанные первый и второй тактовые сигналы;
причем каждый из указанных сдвиговых регистров содержит:
входной затвор, входной сигнал от которого подан только в активном состоянии;
запоминающий узел, заряжаемый входным сигналом, поданным от входного затвора;
выходной коммутационный элемент, содержащий (i) управляющий вывод, связанный с запоминающим узлом, через который осуществлено включение или отключение выходного коммутационного элемента; (ii) первый концевой вывод, через который подан первый тактовый сигнал, и (iii) второй концевой вывод, связанный с выходным выводом каждого сдвигового регистра;
первый коммутационный элемент, включенный между указанным запоминающим узлом и указанным выходным выводом;
а в схеме сдвигового регистра дополнительно
указанные сдвиговые регистры соединены последовательно таким образом, что любые два первый и второй сдвиговые регистры следующие друг за другом, обладают возможностью обмена импульсами сдвига, выходной вывод первого сдвигового регистра связан с входным затвором второго сдвигового регистра, и
второй тактовый сигнал указанного второго сдвигового регистра подан на первый сдвиговый регистр, в качестве первого тактового сигнала указанного первого сдвигового регистра;
а указанный способ содержит этап
формирования и подачи управляющего сигнала на управляющий вывод первого коммутационного элемента с обеспечением включения коммутационного элемента в зависимости от уровня напряжения неактивного состояния запоминающего узла и уровня напряжения активного состояния второго тактового сигнала в период его активности.
24. Способ управления схемой сдвигового регистра, содержащей сдвиговые регистры, на каждый из которых поданы первый и второй тактовые сигналы, фазы которых отличны друг от друга, причем указанные регистры выполнены с возможностью совершения операции сдвига в ответ по меньшей мере на два тактовых сигнала, фазы которых отличны друг от друга, к числу которых отнесены указанные первый и второй тактовые сигналы;
причем каждый из указанных сдвиговых регистров содержит:
входной затвор, входной сигнал, от которого подан только в активном состоянии;
запоминающий узел, заряжаемый входным сигналом, поданным от входного затвора;
выходной коммутационный элемент, содержащий: (i) управляющий вывод, связанный с запоминающим узлом, через который осуществлено включение или отключение выходного коммутационного элемента; (ii) первый концевой вывод, через который подан первый тактовый сигнал, и (iii) второй концевой вывод, связанный с выходным выводом каждого сдвигового регистра;
первый коммутационный элемент, включенный между указанным запоминающим узлом и источником напряжения, выполненным с возможностью подачи на указанный запоминающий узел напряжения на уровне соответствующем неактивному состоянию;
а в схеме сдвигового регистра дополнительно
указанные сдвиговые регистры соединены последовательно таким образом, что любые два первый и второй сдвиговые регистры следующие друг за другом, обладают возможностью обмена импульсами сдвига, а выходной вывод первого сдвигового регистра связан с входным затвором второго сдвигового регистра, и
второй тактовый сигнал указанного второго сдвигового регистра подан на первый сдвиговый регистр, в качестве первого тактового сигнала указанного первого сдвигового регистра;
а указанный способ содержит этап
формирования и подачи управляющего сигнала на управляющий вывод первого коммутационного элемента с обеспечением включения первого коммутационного элемента в зависимости от уровня напряжения неактивного состояния запоминающего узла и состояния указанного источника напряжения, подающего напряжение на уровне соответствующем неактивному состоянию на указанный управляющий вывод первого коммутационного элемента.