СПОСОБ УСИЛЕНИЯ ИНФОРМАЦИОННОГО СИГНАЛА И ЧАСТИЧНОЕ ВЫЧИТАНИЕ ПОМЕХИ ИЗ ПРИНИМАЕМОГО СИГНАЛА И УСТРОЙСТВО ЕГО РЕАЛИЗАЦИИ

1. Способ усиления информационного сигнала (±И) и частичного вычитания помехи (±П) из сигнала (±И±П), поступающего на вход демодулятора, отличающийся тем, что, с целью повышения достоверности принимаемой информации, применяется алгоритм вычитания двух соседних сигналов (±И±П)' и (±И±П)" равной длительности, разнесенных по времени на длительность одного сигнала, и представление одного из них с противоположным знаком, в результате которого получен разностный сигнал, в котором полностью вычтены компоненты спектра с постоянными параметрами, частично вычтены компоненты спектра с медленно меняющимися параметрами, а компоненты, параметры которых постоянны в каждом сигнале, и знаки этих сигналов противоположные, усилили свой уровень в два раза; результаты вычитания шумовой помехи с быстро меняющимися параметрами вероятностные, в которых имеют место все три вида вычитания (или усиления), упомянутые выше.
N
-
2. Способ по п.1, отличающийся тем, что, с целью повышения отношения С/П, применяется наиболее оптимальный вариант вычитания сигналов равной длительности, разнесенных во времени на минимальную длительность, равную половине периода синусоиды, и применение алгоритма многократного усиления информационного сигнала и последовательного вычитания помехи, в результате которого информационный сигнал (±И) посылки усиливается в 2 раз, где Nколичество этапов вычитания, и ослабление сигнала помехи (±П) за счет последовательного вычитания.
3. Способ по п.1, отличающийся тем, что, с целью получения критерия оценки информационного сигнала, полученного в результате N-кратного преобразования входного сигнала, для принятия решения о принятом бите дискретной информации, применяется алгоритм вычитания сигналов равной длительности, разнесенных по времени на длительность посылки, в результате которого выделен уровень невычтенной части помехи, и принимается решение о принятом бите по оптимальному критерию - по отношению С/П.
4. Устройство-демодулятор Д1(П), отличающееся тем, что, с целью реализации способа, применяется один этап алгоритма вычитания сигналов равной длительности, разнесенных по времени на длительность посылки, в результате которого получен информационный сигнал, усиленный в два раза, и ослабленная помеха; выделяется уровень невычтенной части помехи и принимается решение о принятом бите по оптимальному критерию - отношению С/П; выделяется также уровень информационного сигнала, что позволяет реализовать обнаружение и исправление одиночной ошибки кодом с минимальной избыточностью (схема Вагнера); устройство состоит из последовательно включенных АЦП, преобразующих аналоговый сигнал в числовой; линии задержки на длительность посылки, и л.э. инверсия, изменяющего знак входного сигнала на противоположный, выполняющих функцию алгоритма вычитания сопоставляющихся сигналов; детектора, выполняющего функцию двухполупериодного выпрямителя с сохранением знака сигнала посылки; сумматора и оперативной памяти, выполняющих функцию интегрирования результата детектирования на длительности посылки (в конце посылки результат интегрирования стробируется и записывается в другую ячейку оперативной памяти и через время τ стирается старая информация в прежней ячейке оперативной памяти); сумматора, оперативной памяти, л.э. инверсия, изменяющего знак входного сигнала на противоположный и логических элементов, выполняющих функцию выделения уровня невычтенной части помехи, сравнения ее с информационными сигналами на выходе интегратора и формирующие управляющие импульсы на входы RS триггера, в результате чего принимается решение о принятом бите по оптимальному критерию - по отношению С/П и восстанавливается первоначальная последовательность битов аналогового сигнала на входе АЦП.
N
5. Устройство-демодулятор Д2(п/пsin), отличающееся тем, что применяется второй вариант реализации способа, в котором вычитаются сигналы равной длительности, разнесенные по времени на длительность полупериода синусоиды, в результате которого получен информационный сигнал, усиленный в 2 раз, где N - число этапов вычитания, и ослабленная помеха; устройство содержит в себе последовательно включенные АЦП, преобразующие аналоговый сигнал в числовой; N функциональных блоков, выполняющих N этапов алгоритма вычитания сигналов равной длительности, разнесенных по времени на длительность полупериода синусоиды; детектора, выполняющего функцию двухполупериодного выпрямителя с сохранением знака (фазы) сигнала посылки; сумматора и оперативной памяти, выполняющих интегрирование результата детектирования на длительности посылки (в конце посылки результат интегрирования стробируется и записывается в другую ячейку оперативной памяти и через время τ стирается старая информация в прежней ячейке); по знаку сигнала на выходе второй ячейки оперативной памяти принимается решение о принятом бите.
6. Устройство-демодулятор Д3(п/пsin,П), отличающееся тем, что, с целью реализации способа, применяется третий вариант алгоритма вычитания сигналов, в котором используются оба алгоритма вычитания сигналов одинаковой длительности, разнесенных по времени на длительность полупериода синусоиды и на длительность посылки, в результате которых используются положительные свойства обоих вариантов алгоритма вычитания сигналов; устройство состоит из последовательно включенных АЦП, преобразующих аналоговый сигнал в числовой; N функциональных блоков, выполняющих N этапов алгоритма вычитания сигналов равной длительности, разнесенных по времени на длительность полупериода синусоиды; одного этапа алгоритма вычитания сигналов равной длительности, разнесенных по времени на длительность посылки; детектора и интегратора, выполняющих детектирование и интегрирование сигнала на длительности посылки; сумматора, оперативной памяти; л.э. И, ИЛИ, инверсия, и RS-триггера, выполняющих функции выделения уровней информационного сигнала и невычтенной части помехи, их сравнение и принятие решения о принятом бите дискретной информации.
1
2
7. Устройство-детектор, отличающееся тем, что, с целью эффективного интегрирования сигналов, он выполняет функцию двухполупериодного выпрямителя синусоидального сигнала с сохранением знака (фазы) сигнала посылки, в результате чего можно стробировать результат интегрирования; детектор состоит из RS-триггера и линии задержки строб такта на длительность полупериода синусоиды, которые управляют переключателем, состоящим из л.э. И, И, ИЛИ, инверсия, выполняющих функцию двухполупериодного выпрямителя синусоидального сигнала с сохранением знака (фазы) сигнала посылки.