ИНТЕГРАЛЬНАЯ СХЕМА С ПРОГРАММИРУЕМЫМ ЛОГИЧЕСКИМ АНАЛИЗАТОРОМ С РАСШИРЕННЫМИ ВОЗМОЖНОСТЯМИ АНАЛИЗА И ОТЛАДКИ И СПОСОБ

1. Устройство, содержащее:
интегральную схему, содержащую:
логический анализатор, имеющий первый вход, принимающий множество сигналов, и выход для обеспечения индикации обнаружения с помощью логического анализатора по меньшей мере одного запускающего события; и
блок со встроенным самотестированием (BIST), имеющий первый вход для приема одного или более сигналов, появляющихся на первом входе логического анализатора, второй вход, соединенный с выходом логического анализатора для избирательного задействования блока BIST, причем блок BIST генерирует и поддерживает сигнатуру на основании первого и второго его входов.
2. Устройство по п.1, в котором блок BIST включает в себя выход для обеспечения поддерживаемой сигнатуры, причем выход соединен с логическим анализатором для выборки и хранения в нем.
3. Устройство по п.1, в котором логический анализатор включает в себя блок мультиплексора, имеющий вход, соединенный с первым входом логического анализатора, и первый вход блока BIST соединен с выходом схемы мультиплексора.
4. Устройство по п.1, в котором логический анализатор содержит блок мультиплексора, имеющий вход, соединенный с первым входом логического анализатора, и блок контроллера памяти, имеющий первый вход, соединенный с выходом блока мультиплексора, и второй вход, соединенный с выходом блока BIST.
5. Устройство по п.1, в котором блок BIST содержит сдвиговый регистр с многочисленными входами и сигнатуру, поддерживаемую в блоке BIST, поддерживается в сдвиговом регистре с многочисленными входами.
6. Устройство по п.1, в котором блок BIST включает в себя тактовый вход таким образом, чтобы, когда блок BIST задействован с помощью логического анализатора, блок BIST генерировал новую сигнатуру после каждого возникновения запускающего фронта сигнала, появляющегося на тактовом входе блока BIST.
7. Устройство по п.1, дополнительно содержащее блок действия, имеющий вход, соединенный с логическим анализатором для приема индикации обнаружения по меньшей мере одного запускающего события, и выход, соединенный со вторым входом блока BIST, причем блок действий генерирует на своем выходе сигнал, который основан на входном сигнале блока действий, согласно заданной функции, причем заданная функция является конфигурируемой.
8. Устройство по п.1, дополнительно содержащее множество блоков BIST, причем каждый блок BIST имеет первый вход для приема одного или более сигналов, связанных с логическим анализатором, второй вход, связанный с логическим анализатором, для задействования блока BIST, и выход, связанный с логическим анализатором, причем каждый блок BIST отдельно и независимо генерирует и поддерживает сигнатуру, основанную частично на его первом и втором входах.
9. Интегральная схема, содержащая:
логический анализатор, имеющий первый вход для приема множества сигналов и первый выход для обеспечения выбранных выборок сигналов, появляющихся на первом входе; и
генератор сигнатур, имеющий первый вход, соединенный с логическим анализатором для приема одного или более сигналов, появляющихся на его первом входе, и выход, соединенный с логическим анализатором для подачи в него сигнатуры.
10. Интегральная схема по п.9, в которой логический анализатор включает в себя генерацию сигнала события, показывающего обнаружение события, контролируемого с помощью логического анализатора, причем генератор сигнатур включает в себя разрешающий вход для разрешения генератору сигнатуры генерировать новую сигнатуру, и сигнал события соединен с разрешающим входом генератора сигнатуры.
11. Интегральная схема по п.10, дополнительно содержащая блок действий, имеющий вход, соединенный с логическим анализатором для приема сигнала события, и выходной сигнал, соединенный с разрешающим входом генератора сигнатур, причем блок действий генерирует выходной сигнал на основании по меньшей мере частично его входного сигнала согласно заданной функции.
12. Интегральная схема по п.11, в которой заданная функция является программируемой.
13. Интегральная схема по п.9, в которой логический анализатор включает в себя схему мультиплексора, имеющую вход, соединенный с первым входом логического анализатора, и схему управления памятью, имеющую первый вход, соединенный с выходом блока мультиплексора, и второй вход, соединенный с генератором сигнатур для приема от него сигнатуры.
14. Интегральная схема по п.9, в которой генератор сигнатур принимает тактовый сигнал и при задействовании генерирует новую сигнатуру в ответ на каждый запускающий фронт тактового сигнала.
15. Интегральная схема по п.10, в которой генератор сигнатур избирательно задействуется с помощью логического анализатора.
16. Система, содержащая:
один или более системных модулей; и
интегральную схему, содержащую:
блок встроенного логического анализатора, имеющий вход для приема множества сигналов из одного или более системных модулей; и
блок тестирования, имеющий вход, соединенный с блоком встроенного логического анализатора для приема по меньшей мере одного из множества сигналов из одного или более системных модулей, причем блок тестирования поддерживает в нем значение сигнатуры, блок тестирования избирательно генерирует и поддерживает новую сигнатуру при задействовании на основании поддерживаемой сигнатуры и на основании входа блока тестирования.
17. Система по п.16, в которой блок тестирования включает в себя выход, соединенный с блоком встроенного логического анализатора для подачи в него новой сигнатуры.
18. Система по п.16, в которой блок тестирования задействуется и выводится из действия на основании по меньшей мере частично встроенного логического анализатора.
19. Система по п.16, дополнительно содержащая специализированный блок, генерирующий по меньшей мере один выходной сигнал согласно по меньшей мере одной заданной функции, причем блок тестирования задействуется и выводится из действия на основании по меньшей мере частично по меньшей мере одной заданной функции, при этом по меньшей мере одна заданная функция является программируемой.