УСТРОЙСТВО ВВОДА АНАЛОГОВОГО СИГНАЛА В ПАМЯТЬ ЭВМ С РАЗРАДНОСТЬЮ ПРЕОБРАЗОВАНИЯ НЕ КРАТНОЙ ВОСЬМИ

Полезная модель относится к вычислительной техники, в частности к компьютерной техники и может быть использована для организации ввода аналогового сигнала в память ЭВМ с разрядностью преобразования не кратной восьми.
Известны устройства ввода аналогового сигнала в память ЭВМ, содержащие аналого-цифровой преобразователь, генератор частоты дискретизации, блок памяти FIFO и стандартный контроллер шины PCI для ввода данных в ЭВМ (см. Руководство пользователя на базовый модуль аналогового ввода/вывода АМВРСМ фирмы ЗАО «Инструментальные системы» г.Москва, рис.2-1, стр.7, 2001 г. и техническое описание платы АЦП ЛА-1,5 РСI-14 фирмы ЗАО «Руднев-Шелеев», 2002 г.).
Наиболее близким по технической сущности является устройство ввода аналогового сигнала в память ЭВМ, содержащее аналого-цифровой преобразователь, генератор частоты дискретизации, блок памяти FIFO, стандартный контроллер шины PCI (см. Руководство пользователя на базовый модуль аналогового ввода/вывода АМВРСМ фирмы ЗАО «Инструментальные системы» г.Москва, рис.2-1, стр.7).
Общими недостатками известных устройств ввода аналогового сигнала в память ЭВМ при аналого-цифровом преобразовании с разрядностью не кратной восьми является их потенциально низкая скорость ввода отсчетов в память ЭВМ и плотность записи (количество зарегистрированных отсчетов аналогового сигнала в заданном объеме записи), так как в этих устройствах для записи одного отсчета аналогового сигнала разрядностью не кратной восьми, в памяти ЭВМ используется минимально необходимое для этого целое число
байт. Это обусловлено байтовой структурой памяти ЭВМ (ОЗУ, жесткого или гибкого диска), которая не кратна разрядности аналого-цифрового преобразователя, что приводит к появлению пустых (не несущих информацию о текущем отсчете) разрядов используемого байта в памяти ЭВМ.
В основу полезной модели положена задача создания устройства ввода аналогового сигнала в память ЭВМ при аналого-цифровом преобразовании с разрядностью не кратной восьми с потенциально достижимой скоростью ввода отсчетов аналогового сигнала для данной ЭВМ и высокой плотностью их записи.
Поставленная задача решается тем, что в устройстве ввода аналогового сигнала в память ЭВМ с разрядностью преобразования не кратной восьми, содержащем аналого-цифровой преобразователь с разрядностью преобразования не кратной восьми, соединенный с генератором частоты дискретизации, блок памяти FIFO, соединенный со стандартным контроллером шины PCI, согласно полезной модели дополнительно введен блок преобразователя разрядности, выполненный с возможностью преобразования цифрового потока отсчетов таким образом, что после преобразования для хранения каждого отсчета аналогового сигнала в памяти ЭВМ используется число бит равное разрядности преобразования, один вход которого соединен с генератором частоты дискретизации, другой вход соединен с аналого-цифровым преобразователем, а выход соединен с блоком памяти FIFO. Блок преобразователя разрядности содержит блок двухпортовой регистровой памяти, имеющий порт записи с разрядностью данных равной разрядности аналого-цифровой преобразователя и порт чтения с разрядностью данных кратной восьми битам. Порт записи соединен с блок счетчика адреса канала записи, а порт чтения соединен с блок счетчика адреса канала чтения.
На фиг.1 изображена функциональная схема предлагаемого устройства ввода аналогового сигнала в память ЭВМ; на фиг.2 изображена функциональная схема блока преобразователя разрядности.
Устройство ввода аналогового сигнала в память ЭВМ с разрядностью преобразования не кратной восьми содержит генератор частоты дискретизации 1, который соединен с блоком преобразователя разрядности 2 и с аналого-цифровым преобразователем 3 с разрядностью преобразования не кратной восьми, который соединен посредством шины 4 разрядностью равной разрядности аналого-цифрового преобразователя 3 с блоком преобразователя разрядности 2. Блок преобразователя разрядности 2 посредством шины 5 разрядностью кратной восьми соединен с блоком памяти FIFO 6, который посредством шины 7 соединен со стандартным контроллером шины PCI 8.
ОК
1
1
2
2
Блок преобразователя разрядности 2 в примере конкретного выполнения содержит блок двухпортовой регистровой памяти 9 объемом (в битах) равным удвоенному наименьшему общему кратному (Н) от разрядности преобразования аналогового сигнала и разрядности выходных данных кратных восьми. Блок преобразователя разрядности 2 имеет порт записи и порт чтения. Порт записи организован размерностью N·A, а порт чтения организован размерностью N·A, где
1
- N - разрядность входных отсчетов равная разрядности преобразования аналогового сигнала;
1
1
OK
2
- A - число адресов порта записи, причем А=2·Н:N;
2
- N - разрядность выходных данных;
2
2
OK
1
- А - число адресов порта чтения, причем A=H:N;
OK
- Н - наименьшее общее кратное от разрядности преобразования аналогового сигнала и разрядности выходных данных.
Порт записи блока двухпортовой регистровой памяти 9 соединен посредством шины адреса 10 с блоком счетчика адреса порта записи 11, с блоком совпадения порта записи 12 и с инвертором 13, вход которого соединен
со старшим разрядом шины адреса 10. Порт чтения блока двухпортовой регистровой памяти 9 посредством шины адреса 14 соединен с блоком совпадения порта чтения 15 и с блоком счетчика адреса порта чтения 16, который в свою очередь соединен с тактовым генератором чтения 17. Тактовый генератор чтения 17 соединен с блоком совпадения порта записи 12 и с блоком совпадения порта чтения 15.
Блок преобразователя разрядности 2 может быть выполнен на ПЛИСС фирмы XLINX или ALTERA.
Предлагаемое устройство ввода аналогового сигнала в память ЭВМ работает следующим образом
вп
д
1
2
вп
д
1
2
На вход аналого-цифрового преобразователя 3 поступает аналоговый сигнал, который подвергается аналого-цифровому преобразованию. С его выхода отсчеты соответствующей разрядности с частотой дискретизации задаваемой генератором частоты дискретизации 1 по шине 4 поступают в блок преобразователя разрядности 2, в котором входной поток отсчетов преобразуется в выходной поток данных разрядностью кратной восьми битам выходящим со средней частотой равной F=F·N:N, где F - средняя частота выходного потока, F - частота генератора частоты дискретизации, N - разрядность входных данных, N - разрядность выходных данных.
Входные отсчеты разрядностью равной разрядности преобразования и не кратные восьми битам, поступающие со скоростью задаваемой частотой генератора частоты дискретизации 1, записываются по возрастающим адресам в текущий банк блока двухпортовой регистровой памяти 9. При этом с каждым тактом генератора частоты дискретизации 1 двоичный счетчик в блоке адресов порта записи 11 увеличивает свое значение и, как только его значение достигнет половины от его максимального значения, старший разряд этого счетчика, отвечающий за смену текущего банка в портах записи и чтения блока
вп
двухпортовой регистровой памяти 9, изменит свое логическое значение. При этом произойдет смена текущего банка в канале записи блока двухпортовой регистровой памяти 9, а с помощью инвертора 13 произойдет смена текущего банка в канале чтения. Блок совпадения 12 подает импульс запуска, которым запускается генератор чтения 17, причем его частота должна быть не меньше значения средней частоты выходного потока (F). С каждым тактом генератора чтения 17 двоичный счетчик блока адресов порта чтения 16 станет увеличивать свое значение. Начнется процесс считывания по возрастающим адресам ранее записанных данных из предыдущего банка, но уже словами кратными восьми битам. Как только значение счетчика блока адресов порта чтения 16 достигнет максимального значения, блоком совпадения 15 будет выработан импульс останова генератора чтения 17, а счетчик в блоке адресов порта чтения 16 обнулится и процесс чтения прекратится.
После окончания процесса записи следующего текущего банка процесс чтения повторится и так далее.
Далее преобразованные таким образом данные по шине 5 поступают в блок памяти FIFO 6, где происходит их буферизация, необходимая для поддержки пакетного режима работы шины PCI, при котором достигается максимально возможная ее пропускная способность. С выхода блока памяти FIFO 6 по шине 7 данные пакетами поступают на вход стандартного контроллера шины PCI 8 работающего в режиме Bus Master для поддержки пакетного режима работы шины PCI, с выхода которого данные уже поступают на шину PCI ЭВМ и далее по стандартному каналу в память ЭВМ.
Предлагаемое устройство ввода аналогового сигнала в память ЭВМ с разрядностью преобразования не кратной восьми обладает потенциально достижимой скоростью ввода для данной ЭВМ и высокой плотностью записи отсчетов этого сигнала.