АРХИТЕКТУРА СИСТЕМЫ УПРАВЛЕНИЯ ПОВЫШАЮЩИМ ИМПУЛЬСНЫМ ПРЕОБРАЗОВАТЕЛЕМ НАПРЯЖЕНИЯ

Полезная модель относится к электротехнике, в частности к преобразовательной технике, и может быть использована в системах управления повышающими импульсными преобразователями напряжения, а также в составе источников вторичного питания.
Основными задачами повышающего импульсного преобразователя напряжения являются обеспечение более высокого уровня напряжения на нагрузке Zн относительно напряжения на входе, стабилизация напряжения на нагрузке с заданной точностью. Кроме того, в настоящее время актуальными являются задачи, связанные с уменьшением массогабаритных показателей, динамических потерь на ключевых элементах схемы и, как следствие, повышением коэффициента полезного действия.
Технический результат полезной модели состоит в уменьшении массогабаритных показателей входного накопительного дросселя, обеспечение быстрой защиты от перегрузки по току ключевого элемента, снижении динамических потерь на силовых элементах схемы, упрощении схемы управления преобразователем.
Известен повышающий импульсный преобразователь напряжения (Фиг. 1), содержащий входной накопительный дроссель L, ключевой элемент S, диод D, выходной конденсатор С. В качестве ключевого элемента S используют IGBT или MOSFET транзистор.
Известна архитектура системы управления повышающим импульсным преобразователем напряжения [1], основанная на коммутации ключевого элемента широтно-импульсно-модулированным сигналом, скважность которого определяется разностью опорного и выходных напряжений.
Недостатками известной архитектуры являются зависимость выходного напряжения от скважности импульсов управления, низкие динамические характеристики при скачкообразном изменении нагрузки, отсутствие защиты от перегрузки по току. Кроме того, следствием отсутствия защиты по току является необходимость обеспечения запаса по току для ключевого элемента и, как следствие, увеличение значения индуктивности и массогабаритных показателей накопительного дросселя.
Известен повышающий импульсный преобразователь напряжения, содержащий входной накопительный дроссель, ключевой элемент - MOSFET-транзистор, диод и выходной конденсатор С.
Известна архитектура системы управления повышающим импульсным преобразователем напряжения [2]. Данная архитектура состоит из пропорционально-интегрально-дифференциального регулятора, на вход которого подается разность опорного и выходного напряжений, широтно-импульсного модулятора, представляющего собой компаратор, на второй вход которого подается пилообразный сигнал и сигнал с выхода пропорционально-интегрально-дифференциального регулятора.
Известной архитектуре системы управления [2] присущи те же недостатки, что и первой архитектуре.
Известен повышающий импульсный преобразователь напряжения (Фиг. 2), содержащий входной накопительный дроссель L, два ключевых элемента S1 и S2, выходной конденсатор С. В качестве ключевых элементов S1 и S2 используют IGBT или MOSFET транзисторы.
Известна архитектура системы управления повышающим импульсным преобразователем напряжения [3], состоящая из пропорционально-интегрального регулятора, на вход которого подается разность опорного и выходного напряжений, компаратора, на входа которого подаются сигнал с выхода пропорционально-интегрального регулятора и сигнал с датчика входного тока, RS-триггера, формирующего сигнал управления ключевым элементом.
Данная архитектура имеет существенные преимущества перед архитектурами [1] и [2], среди них контроль входного тока, более высокие показатели коэффициента полезного действия. Недостатками данного способа являются работа на фиксированной частоте, что неблагоприятно сказывается на стабильности выходного напряжения при работе преобразователя на холостом ходу или на малую нагрузку.
Известен повышающий импульсный преобразователь напряжения, содержащий входной накопительный дроссель, ключевой элемент, диод, выходной конденсатор и диод, включенный анодом к входу и катодом к выходу преобразователя (Фиг. 3). Известна архитектура системы управления повышающим импульсным преобразователем напряжения [4], являющаяся наиболее близкой по технической сущности. В ее состав входят компаратор максимального тока, формирующий сигнал превышения максимального значения входного тока и устанавливающий запрет на замыкание силового ключа, компаратор минимального тока, формирующий сигнал снижения входного тока ниже минимального значения входного тока и устанавливающий разрешение на замыкание силового ключа, компаратор выходного напряжения, формирующий сигнал снижения выходного напряжения ниже уставки и замыкающий силовой ключ.
Вышеописанная архитектура системы управления, изображена на Фиг. 4. Напряжение с выхода преобразователя сравнивается с опорным при помощи компаратора выходного напряжения 15, сигнал с которого через логический элемент «2И» 10 устанавливает выход «Q» RS-триггера 9 в единицу, тем самым открывая ключевой элемент 3 и разгоняя ток через накопительный дроссель 1. Как только разгоняющийся ток превышает уставку максимального тока компаратора 13, срабатывает RS-триггер 11 и своим выходным сигналом сбрасывает RS-триггер 9, закрывая ключевой элемент 3. При закрытом ключевом элементе 3 ток накопительного дросселя 1 продолжает свой путь через диод 4 и начинает снижаться, и как только он падает ниже уставки компаратора 12, инверсный выход «Q» RS-триггера И устанавливается в ноль, разрешая работу RS-триггера 9.
Недостатком данной архитектуры системы управления является то, что независимо от нагрузки через ключевой элемент 3 разгоняется всегда максимальный ток, определяемый постоянной уставкой компаратора 13.
Задачи полезной модели: уменьшение массогабаритных показателей входного накопительного дросселя, обеспечение работы накопительного дросселя в режиме прерывистого тока и снижение динамических потерь на диоде, обеспечение оптимального режима работы ключевого элемента.
Полезная модель поясняется следующими фигурами:
Фиг. 5 - предлагаемая архитектура системы управления;
Фиг. 6 - временные диаграммы, поясняющие ее работу.
Предлагаемая архитектура системы управления содержит: RS-триггер 9, логический элемент «2И» 10, два компаратора 12 и 13, ограничитель 16, компенсатор 17. На вход компенсатора 17, представляющего собой пропорционально-интегрально-дифференциальный или пропорционально-интегральный регулятор, подается разность опорного и выходного напряжений, выход компенсатора 17 через ограничитель 16 соединен с инверсным входом компаратора 13, прямой вход которого соединен с датчиком тока 2 и инверсным входом компаратора 12. На прямой вход компаратора 12 подается уставка минимального тока Iмин., его выход соединен с первым входом логического элемента «2И» 10, на второй вход которого подается сигнал синхронизации Uсинхр. Выход логического элемента «2И» 10 соединен со входом «S» RS-триггера 9, вход «R» которого соединен с выходом компаратора 13, а на выходе «Q» формируется сигнал управления ключевым элементом 3.
Задача полезной модели достигается тем, что при реализации данной архитектуры системы управления замыкание ключевого элемента осуществляется по сигналу снижения входного тока ниже установленного минимального значения, а его размыкание происходит при превышении установленного амплитудного значения входного тока.
Рассмотрим работу предлагаемой архитектуры системы управления. Разность опорного и выходного напряжений подается в компенсатор 17, в качестве компенсатора может быть пропорционально-интегрально-дифференциальный либо пропорционально-интегральный регулятор. На выходе компенсатора 17 формируется опорный сигнал амплитуды входного тока, который ограничивается ограничителем 16 на уровне значения, не превышающим максимально возможный ток через ключевой элемент 3. Результирующий опорный сигнал амплитуды входного тока подается на компаратор 13. При достижении тока через накопительный дроссель 1 во время открытия ключевого элемента 3 опорного значения (Фиг. 6, а) происходит сброс RS-триггера 9 и снятие импульса управления с ключевого элемента 3 (Фиг. 6, б). При закрытом ключевом элементе 3 разогнанный ток накопительного дросселя 1 продолжает свой путь через диод 4 и начинает снижаться, и как только он падает ниже уставки Iмин, компаратор 12 формирует на первом входе элемента «2И» 10 логическую единицу. На второй вход элемента «2И» 10 подается сигнал Uсинхр. с генератора импульсов (Фиг. 6, в), частота которого определяет максимально возможную частоту переключения ключевого элемента 3. При совпадении двух логических единиц на входах элемента «2И» 10 на выходе RS-триггера 9 формируется логическая единица, замыкающая ключевой элемент 3.
При изменении потребляемой мощности нагрузки компенсатор 17 изменяет амплитудное значение входного тока, и одновременно, как видно из выражения Δt=L×ΔI/U, изменяется время открытия ключевого элемента и, соответственно, частота управляющих импульсов. Кроме того, частота переключения ключевого элемента 3 может меняться при изменении уставки Iмин, в этом случае происходит выход из режима прерывистого тока накопительного дросселя.
Таким образом, для управления ключевым элементом используются одновременно широтно-импульсная и частотно-импульсная модуляции, при этом уставка амплитуды разгоняемого через накопительный дроссель тока изменяется в зависимости от потребляемой мощности нагрузки и ограничивается максимальным током ключевого элемента.Источники информации:
1. Семенов Б.Ю. Силовая электроника: от простого к сложному. М.: СОЛОН-Пресс, 2005. Стр. 235.
2. International Journal of Power Electronics and Drive System (IJPEDS), Vol. 3, No. 1, March 2013, pp. 117-128, ISSN: 2088-8694. «Design of Feedback Controller for Boost Converter Using Optimization Techniques http://www.iaesioumal.com/online/index.php/IJPEDS/article/view/1737/pdf
3. Robert Sheehan; Texas Instruments, literature number: SNVA555. Understanding and Applying Current-Mode Control Theory». Page 14. http://www.ti.com/lit/an/snva555/snva555.pdf
4. Chongming (Michael) Qiao; Jason Zhang; International Rectifier. «Control of Boost type Converter in Discontinuous Conduction Mode by Controlling the Product of Inductor Voltage-Second».
http://www.irf.com/technical-info/whitepaper/pesc2005_controlofboostconverter.pdf