ДИФФЕРЕНЦИАЛЬНЫЙ ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ
DIFFERENTIAL OPERATING AMPLIFIER

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и решающих усилителях с малыми значениями э.д.с. смещения нуля).
В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами.
Особое место занимают дифференциальные операционные усилители (ОУ) с неуправляемой сигналом активной нагрузкой (токовым зеркалом), обеспечивающей непосредственное управление буферным усилителем. Такие ОУ имеют одноканальную структуру передачи по цепи общей отрицательной обратной связи и характеризуются меньшими фазовыми искажениями сигнала, более высокими показателями, характеризующими устойчивость ОУ.
Предлагаемое изобретение относится к классу ОУ на базе несимметричных входных каскадов [1-11], которые до сих пор находили применение только в устройствах с низкими требованиями к стабильности нулевого уровня.
Наиболее близким по сущности к заявляемому техническому решению является классическая схема ОУ (фиг.1), представленная в патенте США №4.415.868, fig,3, которая также присутствует в большом числе других патентов и монографий, например [1-11], имеющих в качестве цепи нагрузки входных транзисторов токовые зеркала с несимметричным включением (по отношению к входному каскаду).
см
Существенный недостаток известного ОУ (фиг.1) состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U), зависящей от погрешности передачи по току применяемого токового зеркала. Особенно существенной эта погрешность получается при использовании в качестве токового зеркала простейших схемотехнических решений.
см
i
i
Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U, а также его температурного и радиационного дрейфа при использовании в схеме токовых зеркал, имеющих коэффициент передачи по току, не равный единице K≠1. Такое значение K характерно для многих классических токовых зеркал.
Поставленная задача достигается тем, что в дифференциальном операционном усилителе (фиг.1), содержащем первый 1 входной дифференциальный каскад с первым 2 и вторым 3 токовыми выходами, первое 4 токовое зеркало, буферный усилитель 5, база входного транзистора 6 которого связана с выходом первого 4 токового зеркала, а эмиттер с выходом буферного усилителя 5, первый источник опорного тока 7, первый вывод которого связан с шиной первого 8 источника питания, второй источник питания 9, связанный с эмиттерным выходом первого 4 токового зеркала, предусмотрены новые элементы и связи - в схему введен второй 10 входной дифференциальный каскад, первый 11 токовый выход которого соединен со входом второго 12 токового зеркала, второй 13 токовый выход связан со входом первого 4 токового зеркала и соединен с выходом второго 12 токового зеркала и первым выводом второго 14 источника опорного тока, второй вывод которого соединен с шиной первого 8 источника питания, первый 2 токовый выход первого 1 входного дифференциального каскада соединен с выходом первого 4 токового зеркала и входом буферного усилителя 5, эмиттерный выход второго 12 токового зеркала соединен с шиной второго 9 источника питания, а второй вывод первого 7 источника опорного тока соединен с выходом буферного усилителя.
Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства, соответствующая формуле изобретения по п.1, п.2, п.3, п.4.
На фиг.3 и фиг.4 показаны схемы ОУ-прототипа и заявляемого ОУ (в соответствии с п.1, п.2, п.3, п.4 формулы изобретения) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НЛП «Пульсар».
На фиг.5 приведены температурные зависимости напряжения смещения нуля сравниваемых схем на фиг.3 и фиг.4.
Заявляемый дифференциальный операционный усилитель (фиг.2) содержит первый 1 входной дифференциальный каскад с первым 2 и вторым 3 токовыми выходами, первое 4 токовое зеркало, буферный усилитель 5, база входного транзистора 6 которого связана с выходом первого 4 токового зеркала, а эмиттер с выходом буферного усилителя 5, первый источник опорного тока 7, первый вывод которого связан с шиной первого 8 источника питания, второй источник питания 9, связанный с эмиттерным выходом первого 4 токового зеркала. В схему введен второй 10 входной дифференциальный каскад, первый 11 токовый выход которого соединен со входом второго 12 токового зеркала, второй 13 токовый выход связан со входом первого 4 токового зеркала и соединен с выходом второго 12 токового зеркала и первым выводом второго 14 источника опорного тока, второй вывод которого соединен с шиной первого 8 источника питания, первый 2 токовый выход первого 1 входного дифференциального каскада соединен с выходом первого 4 токового зеркала и входом буферного усилителя 5, эмиттерный выход второго 12 токового зеркала соединен с шиной второго 9 источника питания, а второй вывод первого 7 источника опорного тока соединен с выходом буферного усилителя.
На фиг.2 в соответствии с п.2 формулы изобретения шина источника питания 9 соединена со вторым 3 токовым выходом первого 1 входного дифференциального каскада через первую 15 цепь согласования потенциалов.
На фиг.2 в соответствии с п.3 формулы изобретения второй 13 токовый выход второго 10 входного дифференциального каскада подключен ко входу первого 4 токового зеркала через вторую 16 цепь согласования потенциалов.
На фиг.2 в соответствии с п.4 формулы изобретения эмиттер входного транзистора 6 буферного усилителя 5 связан с выходом буферного усилителя 5 через третью 17 цепь согласования потенциалов.
Первый 1 и второй 10 входные дифференциальные каскады в схеме на фиг.2 реализованы соответственно на транзисторах 20, 21, двухполюснике 22, а также на транзисторах 23, 24 и двухполюснике 25.
см
Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля (U) в схеме на фиг.2, т.е. зависящие от схемотехники ОУ.
0
0
Если величины токов двухполюсников 22 и 25 первого 1 и второго 10 входных дифференциальных каскадов равны 2I, а токи первого 7 и второго 14 источников опорного тока - величине I, то токи коллекторов транзисторов 20, 21, 23, 24 первого 1 и второго 10 входных дифференциальных каскадов определяются соотношениями:
б.р
0
i
э
0
где I=I/β - ток базы n-p-n транзистора при токе эмиттера I=I,
i
β - коэффициент усиления по току базы i-го транзистора.
Поэтому выходной ток второго 12 токового зеркала определяется как
р12
где I - разность токов на выходе и входе второго 12 токового зеркала.
Токи на входе и выходе первого 4 токового зеркала равны суммам следующих токов:
р12
р4
Так как токовые зеркала 4 и 12 выполнены с использованием идентичных схемотехнических решений, то их токи ошибки одинаковы (I=I). Следовательно, выходной ток токового зеркала 4
Поэтому разность токов в узле «A» при его коротком замыкании на эквипотенциальную общую шину равна нулю:
см
см
Σ
см
вх
Таким образом, в заявляемом устройстве при выполнении условия (6) уменьшается систематическая составляющая U, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U, так как разностный ток I в узле «A» создает U, зависящее от крутизны S преобразования входного дифференциального напряжения u в выходной ток узла «A»:
э20
э21
где r=r - сопротивления эмиттерных переходов входных транзисторов 20 и 21 первого 1 входного дифференциального каскада.
Поэтому для схемы на фиг.2
т
где φ=26 мВ - температурный потенциал.
Σ
см
В ОУ-прототипе I≠0, поэтому здесь систематическая составляющая U получается как минимум на порядок больше, чем в заявляемой схеме.
Компьютерное моделирование схем на фиг.3, фиг.4 подтверждает (фиг.5) данные теоретические выводы.
Несмотря на существенное уменьшение β транзисторов вследствие радиационных воздействий предлагаемый ОУ и в этих условиях имеет меньшее напряжение смещения нуля, чем ОУ-прототип.
см
Включение дополнительной цепи согласования потенциалов 15 способствует симметрированию режимов работы первого 1 входного дифференциального каскада, повышению стабильности U. В качестве цепи согласования потенциалов 15 могут использоваться резистивно-диодные делители напряжения питания, каскодные усилители и т.п.
см
Авторы рекомендуют введение второй 16 и третьей 17 цепей согласования потенциалов для дальнейшего снижения U и формирования заданной амплитуды выходного напряжения ОУ.
В ряде случаев в заявляемом ОУ могут использоваться входы второго 10 входного дифференциального каскада, что позволяет реализовать на его основе так называемые мультидифференциальные ОУ, имеющие большие перспективы применения в микросхемотехнике.
Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока и может использоваться в качестве IP-модулей современных систем на кристалле.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент США №4.415.868, fig.3.
2. Патент ФРГ №2928841, fig.3.
3. Патент Японии JP 54-34589, кл. 98(5) A014.
4. Патент Японии JP 154-10221, кл. H03F 3/45.
5. Патент Японии JP 54-102949, кл. 98(5)A21.
6. Патент США №4.366.442, fig.2.
7. Патент США №6.426.678.
8. Патентная заявка США 2007/0152753, fig.5c.
9. Патент США №6.531.920, fig.4.
10. Патент США №4.262.261.
11. Ежков Ю.А. Справочник по схемотехнике усилителей. - 2-е изд., перераб. - М.: ИП РадиоСофт, 2002. - 272 с. - Рис.9.3 (стр.235).