ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ
LOGIC CONVERTER

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
1
2
n-1
n
Известны логические преобразователи (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые с помощью константной настройки реализуют любую из простых симметричных булевых функций τ, τ, τ, τ, зависящих от n аргументов - входных двоичных сигналов, при n=4. При этом, в частности, упомянутый аналог содержит n+3 мажоритарных элементов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка шести входных сигналов.
1
2
n-1
n
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2542895, кл. G06F 7/57, 2015 г.), который содержит n+3 мажоритарных элементов и с помощью константной настройки реализует любую из простых симметричных булевых функций τ, τ, τ, τ, зависящих от n аргументов - входных двоичных сигналов, при n=5.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка шести входных сигналов.
1
2
n-1
n
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций τ, τ, τ, τ, зависящих от n аргументов - входных двоичных сигналов, при n=6 и аппаратурный состав из n+3 мажоритарных элементов.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем восемь мажоритарных элементов, которые имеют по три входа, выход i-го  и первые входы третьего, пятого, шестого мажоритарных элементов соединены соответственно с вторым входом (i+1)-го мажоритарного элемента и первым настроечным входом логического преобразователя, особенность заключается в том, что в него введен девятый мажоритарный элемент, выход j-го  и выход m-го  мажоритарных элементов соединены соответственно с вторым входом (j+1)-го и третьим входом (3×m+2)-го мажоритарных элементов, а второй, третий входы и выход девятого мажоритарного элемента подключены соответственно к выходам пятого, восьмого мажоритарных элементов и выходу логического преобразователя, второй и первый настроечные входы которого соединены соответственно с первым входом девятого и первыми входами четвертого, седьмого, восьмого мажоритарных элементов.
На чертеже представлена схема предлагаемого логического преобразователя.
1
9
j
m
i+1
j+1
3×m+2
9
5
8
9
r
Логический преобразователь содержит мажоритарные элементы 1,…,1, которые имеют по три входа, причем выходы элементов 1i , 1 и 1 соединены соответственно с вторыми входами элементов 1, 1 и третьим входом элемента 1, а второй, третий входы и выход элемента 1 подключены соответственно к выходам элементов 1, 1 и выходу логического преобразователя, второй и первый настроечные входы которого соединены соответственно с первыми входами элементов 1 и 1.
2
3
2
3
2
4
1
6
1
6
1
7
1
2
3
4
5
6
Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые сигналы ,  константной настройки. На первый вход элемента 1, второй вход элемента 1; второй вход элемента 1, третий вход элемента 1; третьи входы элементов 1, 1; первый вход элемента 1, второй вход элемента 1; второй вход элемента 1, третий вход элемента 1, третьи входы элементов 1, 1 подаются соответственно подлежащие обработке двоичные сигналы х; х; х; х; х; х.
k
k1
k2
k3
На выходе мажоритарного элемента 1 имеем , где a, a, a и  - есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И.
9
Следовательно, сигнал на выходе элемента 1 определяется выражением:
,
в котором
Таким образом, на выходе предлагаемого преобразователя получим:
1
2
5
6
1
6
где τ, τ, τ, τ- есть простые симметричные булевые функции шести аргументов x,…,x (см. стр. 126 в книге: Поспелов Д.А. Логические методы анализа и синтеза схем. - М.: Энергия, 1974).
1
2
n-1
n
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь содержит n+3 мажоритарных элементов и обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из простых симметричных булевых функций τ, τ, τ, τ, зависящих от n аргументов - входных двоичных сигналов, при n=6.