ВЫСОКОСКОРОСТНОЙ МАЛОМОЩНЫЙ ЦИФРО-АНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ С ПОВЫШЕНИЕМ ЧАСТОТЫ

1. Система (100), содержащая:
схему (130) декодирующего устройства, выполненную с возможностью приема множества битов (111с) входных данных декодирующего устройства и возможностью выдачи множества декодированных битов (111d) параллельных цифровых данных, причем схема декодирующего устройства работает при заданной частоте дискретизации (Fs),
схему (140) микширующего устройства, соединенную со схемой декодирующего устройства и выполненную с возможностью объединения каждого из декодированных битов параллельных цифровых данных с тактовым сигналом (145) преобразования для получения битов (111e) цифровых данных со сдвигом частоты, которые имеют временное расхождение по отношению друг к другу,
схему (105) синхронизирующего устройства, соединенную со схемой микширующего устройства, располагающую тактовым сигналом (155) для синхронизирующего устройства и выполненную с возможностью выравнивания по времени указанных битов цифровых данных со сдвигом частоты в ответ на тактовый сигнал для синхронизирующего устройства, и
коммутационную сеть (102), соединенную со схемой синхронизирующего устройства и выполненную с возможностью генерирования аналогового выходного сигнала (106) в ответ на выровненные по времени биты (112а) цифровых данных со сдвигом частоты.
2. Система по п. 1, в которой биты цифровых данных со сдвигом частоты имеют временное расхождение по отношению друг к другу за счет временного расхождения, связанного с переходами логического состояния каждого из декодированных битов параллельных цифровых данных и переходами логического состояния тактового сигнала преобразования.
3. Система по п. 1, в которой схема микширующего устройства выполнена с возможностью преобразования декодированных битов параллельных цифровых данных при первой частоте (Fs) в биты цифровых данных со сдвигом частоты при второй частоте (NFs) и работы при частоте, превышающей в N раз заданную частоту дискретизации,
причем схема синхронизирующего устройства выполнена с возможностью работы при частоте, вдвое превышающей частоту схемы микширующего устройства.
4. Система по п. 1, в которой аналоговый выходной сигнал имеет полосу (1130) пропускания, соответствующую полосе пропускания битов входных данных декодирующего устройства,
причем основная спектральная энергия (1106) аналогового выходного сигнала сосредоточена вокруг частоты (NFs) тактового сигнала преобразования.
5. Система по п. 1, дополнительно содержащая схему (120) мультиплексора, соединенную со схемой декодирующего устройства и выполненную с возможностью приема множества слов (111b) параллельных цифровых данных в ответ на тактовый сигнал (125) для мультиплексора и возможностью получения соответствующего одного из указанных слов (237) параллельных цифровых данных, содержащих биты входных данных декодирующего устройства при заданной частоте дискретизации,
причем тактовый сигнал для мультиплексора имеет частоту (Fs/M) дискретизации, превышающую в 1/М раз заданную частоту дискретизации.
6. Система по п. 5, дополнительно содержащая схему (110) мезохронного интерфейса, соединенную со схемой мультиплексора и выполненную с возможностью приема от внешнего источника множества слов (111а) входных данных мезохронного интерфейса, синхронизированных посредством внешнего тактового сигнала (115), и возможностью получения указанного множества слов параллельных цифровых данных, синхронизированных посредством тактового сигнала для мультиплексора,
причем внешний тактовый сигнал является асинхронным по отношению к тактовому сигналу для мультиплексора.
7. Система по п. 1, в которой
схема микширующего устройства представляет собой первую схему микширующего устройства,
схема синхронизирующего устройства представляет собой первую схему синхронизирующего устройства,
коммутационная сеть представляет собой первую коммутационную сеть, а
аналоговый выходной сигнал представляет собой первый аналоговый выходной сигнал (106а),
при этом указанная система дополнительно содержит:
вторую схему (140b) микширующего устройства, соединенную со схемой декодирующего устройства и выполненную с возможностью объединения каждого из декодированных битов параллельных цифровых данных с тактовым сигналом преобразования для получения битов цифровых данных со сдвигом частоты, которые имеют временное расхождение по отношению друг к другу,
вторую схему (105b) синхронизирующего устройства, соединенную со второй схемой микширующего устройства, располагающую тактовым сигналом для синхронизирующего устройства и выполненную с возможностью выравнивания по времени битов цифровых данных со сдвигом частоты в ответ на тактовый сигнал для синхронизирующего устройства,
вторую коммутационную сеть (102b), соединенную со второй схемой синхронизирующего устройства и выполненную с возможностью генерирования второго аналогового выходного сигнала (106b) в ответ на выровненные по времени биты цифровых данных со сдвигом частоты, причем второй аналоговый выходной сигнал представляет собой дополнительный сигнал по отношению к первому аналоговому выходному сигналу,
причем схема декодирующего устройства, первая и вторая схемы микширующего устройства, первая и вторая схемы синхронизирующего устройства, а также первая и вторая коммутационные сети содержат несимметричные схемы (636, 836, 1036) на комплементарных структурах металл-оксид-полупроводник.
8. Система по п. 1, в которой тактовый сигнал для синхронизирующего устройства представляет собой одиночный конечный тактовый сигнал, а
указанная система дополнительно содержит схему (180) детектора переднего и заднего фронтов, выполненную с возможностью преобразования дифференциального тактового сигнала (175), имеющего первую частоту (NFs), в одиночный конечный тактовый сигнал, имеющий вторую частоту (2NFs), которая вдвое превышает первую частоту.
9. Система по п. 1, в которой коммутационная сеть содержит множество резисторов (1023, 1025), расположенных с образованием схемы параллельного соединения, причем соответствующие резисторы из указанных резисторов соединены с соответствующими одними из выровненных по времени битов цифровых данных со сдвигом частоты,
при этом коммутационная сеть дополнительно содержит суммирующий узел (1008), связанный с аналоговым выходным сигналом, а
каждый из указанных резисторов выборочно соединен с суммирующим узлом в ответ на соответствующий выровненный по времени бит данных со сдвигом частоты.
10. Система по п. 9, в которой коммутационная сеть дополнительно содержит по меньшей мере один резистор (R39) смещения, соединенный с суммирующим узлом на первом конце и с источником напряжения (VDDA) на втором конце и задающий напряжение (1010) смещения аналогового выходного сигнала,
причем указанный по меньшей мере один резистор смещения и указанные резисторы объединены для установления фиксированного выходного импеданса аналогового выходного сигнала.
11. Способ, включающий:
прием (325), посредством схемы (130) декодирующего устройства, множества битов (111с) входных данных декодирующего устройства,
получение (325, 330), посредством схемы декодирующего устройства, множества декодированных битов (111d) параллельных цифровых данных, причем схема декодирующего устройства работает при заданной частоте (Fs) дискретизации,
объединение (335), посредством схемы (140) микширующего устройства, соединенной со схемой декодирующего устройства, каждого из указанных декодированных битов параллельных цифровых данных с тактовым сигналом (145) преобразования для получения битов (111e) цифровых данных со сдвигом частоты, которые имеют временное расхождение по отношению друг к другу,
выравнивание (340), посредством схемы (105) синхронизирующего устройства, соединенной со схемой микширующего устройства, указанных битов цифровых данных со сдвигом частоты в ответ на тактовый сигнал (155) для синхронизирующего устройства и
генерирование (345), посредством коммутационной сети (102), соединенной со схемой синхронизирующего устройства, аналогового выходного сигнала (106) в ответ на выровненные по времени биты (112а) цифровых данных со сдвигом частоты.
12. Способ по п. 11, согласно которому биты цифровых данных со сдвигом частоты имеют временное расхождение по отношению друг к другу за счет временного расхождения, связанного с переходами логического состояния каждого из указанных декодированных битов параллельных цифровых данных и переходами логического состояния тактового сигнала преобразования.
13. Способ по п. 11, дополнительно включающий:
преобразование (335), посредством схемы микширующего устройства, указанных декодированных битов параллельных цифровых данных при первой частоте (Fs) в биты цифровых данных со сдвигом частоты при второй частоте (NFs),
приведение в действие (335) схемы микширующего устройства при частоте (NFs), превышающей в N раз заданную частоту дискретизации, и
приведение в действие (340) схемы синхронизирующего устройства при частоте (2NFs), вдвое превышающей частоту микширующего устройства.
14. Способ по п. 11, согласно которому аналоговый выходной сигнал имеет полосу (1130) пропускания, соответствующую полосе пропускания битов входных данных декодирующего устройства,
причем основная спектральная энергия (1106) аналогового выходного сигнала сосредоточена вокруг частоты (NFs) тактового сигнала преобразования.
15. Способ по п. 11, дополнительно включающий:
прием (320), посредством схемы (120) мультиплексора, соединенной со схемой декодирующего устройства, множества слов (111b) параллельных цифровых данных в ответ на тактовый сигнал (125) для мультиплексора и
получение (320), посредством схемы мультиплексора, соответствующего одного из указанных слов (237) параллельных цифровых данных, содержащих биты входных данных декодирующего устройства при заданной частоте дискретизации,
причем тактовый сигнал мультиплексора имеет частоту дискретизации (FS/M), превышающую в 1/М раз заданную частоту дискретизации.
16. Способ по п. 15, дополнительно включающий:
прием (310), посредством схемы (110) мезохронного интерфейса, соединенной со схемой мультиплексора, множества слов (111а) входных данных мезохронного интерфейса, синхронизированных посредством внешнего тактовый сигнала (115), и
получение (315), посредством схемы мезохронного интерфейса, указанного множества слов параллельных цифровых данных, синхронизированных посредством тактового сигнала для мультиплексора,
причем внешний тактовый сигнал является асинхронным по отношению к тактовому сигналу для мультиплексора.
17. Способ по п. 11, согласно которому
схема микширующего устройства представляет собой первую схему микширующего устройства,
схема синхронизирующего устройства представляет собой первую схему синхронизирующего устройства,
коммутационная сеть представляет собой первую коммутационную сеть, а
аналоговый выходной сигнал представляет собой первый аналоговый выходной сигнал (106а),
при этом указанный способ включает:
объединение, посредством второй схемы (140b) микширующего устройства, соединенной со схемой декодирующего устройства, каждого из указанных декодированных битов параллельных цифровых данных с тактовым сигналом преобразования для получения битов цифровых данных со сдвигом частоты, которые имеют временное расхождение по отношению друг к другу,
выравнивание, посредством второй схемы (105b) синхронизирующего устройства, соединенной со второй схемой микширующего устройства, битов цифровых данных со сдвигом частоты в ответ на тактовый сигнал для синхронизирующего устройства,
генерирование, посредством второй коммутационной сети (102b), соединенной со второй схемой синхронизирующего устройства, второго аналогового выходного сигнала (106b) в ответ на выровненные по времени биты цифровых данных со сдвигом частоты, причем второй аналоговый выходной сигнал представляет собой дополнительный сигнал по отношению к первому аналоговому выходному сигналу,
причем схема декодирующего устройства, первая и вторая схемы микширующего устройства, первая и вторая схемы синхронизирующего устройства, а также первая и вторая коммутационные сети содержат несимметричные схемы (636, 836, 1036) на комплементарных структурах металл-оксид-полупроводник.
18. Способ по п. 11, согласно которому тактовый сигнал для синхронизирующего устройства представляет собой одиночный конечный тактовый сигнал, а
указанный способ включает преобразование (305), посредством схемы (180) детектора переднего и заднего фронтов, дифференциального тактового сигнала (175), имеющего первую частоту (NFs), в одиночный конечный тактовый сигнал, имеющий вторую частоту (2NFs), которая вдвое превышает первую частоту.
19. Способ по п. 11, согласно которому коммутационная сеть содержит множество резисторов (1023, 1025), расположенных с образованием схемы параллельного соединения, причем соответствующие резисторы из указанных резисторов соединены с соответствующими битами из указанных выровненных по времени битов цифровых данных со сдвигом частоты,
причем коммутационная сеть дополнительно содержит суммирующий узел (1008), связанный с аналоговым выходным сигналом, а
указанный способ включает выборочное соединение каждого из указанных резисторов с суммирующим узлом в ответ на соответствующий выровненный по времени бит данных со сдвигом частоты.
20. Способ по п. 19, согласно которому коммутационная сеть дополнительно содержит по меньшей мере один резистор (R39) смещения, соединенный с суммирующим узлом на первом конце и источником напряжения (VDDA) на втором конце и задающий напряжение (1010) смещения аналогового выходного сигнала,
причем указанный по меньшей мере один резистор смещения и указанные резисторы объединены для установления фиксированного выходного импеданса аналогового выходного сигнала.