ПОСЛЕДОВАТЕЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ДВУХПОЛЯРНОГО НАПРЯЖЕНИЯ В ДВОИЧНЫЙ КОД СЛЕДЯЩЕГО ТИПА

Полезная модель относится к вычислительной технике и может быть использована при цифровой обработке сигналов для преобразования двухполярного напряжения в цифровой двоичный код с увеличенным динамическим диапазоном преобразования.
Известен последовательный аналого-цифровой преобразователь напряжение-код, реализующий метод последовательного приближения (Зиатдинов СИ., Суетина Т.А., Поваренкин Н.В. Схемотехника телекоммуникационных устройств. Учебник. М: Академия, 2016. С. 218, рис. 8.3).
Устройство предназначено для преобразования однополярного напряжения в двоичный код. Преобразователь содержит n триггеров, n-разрядный сдвигающий регистр, n-разрядный параллельный цифроаналоговый преобразователь, генератор тактовых импульсов и компаратор. Управляющие входы триггеров соединены с соответствующими выходами сдвигающего регистра; выходы триггеров соединены с соответствующими входами параллельного цифроаналогового преобразователя, выход которого соединен с одним из входов компаратора; выход компаратора соединен с управляющим входом сдвигающего регистра и выход генератора тактовых импульсов соединен со входом подачи импульсов сдвига сдвигающего регистра.
Недостатками данного устройства являются невозможность преобразования разнополярного напряжения, сложность схемы управления триггерами, большое количество оборудования и малый динамический диапазон преобразования (маленькое отношение диапазона изменения преобразуемого напряжения к цене единицы младшего разряда).
Известен последовательный преобразователь однополярного напряжения в двоичный код со ступенчатым пилообразным напряжением (Гитис Э.И., Пискунов Е.А. Аналого-цифровые преобразователи. М.: Энергоиздат, 1981. С. 218, рис. 6.4)
Устройство состоит из n-разрядного двоичного суммирующего счетчика, n-разрядного параллельного цифроаналогового преобразователя; компаратора, генератора импульсов тактовой частоты, триггера запуска счета, двухвходового конъюнктора подачи счетных импульсов, выходы двоичного суммирующего счетчика соединены с одноименными входами параллельного цифроаналогового преобразователя, выход которого подключен к одному из входов компаратора, на другой вход компаратора подается преобразуемое напряжение, выход компаратора соединен со входом сброса триггера запуска счета, выход триггера запуска счета подключен к одному из входов конъюнктора подачи счетных импульсов, другой вход конъюнктора подачи счетных импульсов соединен с выходом генератора импульсов тактовой частоты, выход конъюнктора подачи счетных импульсов подключен ко входу поступления тактовых импульсов двоичного суммирующего счетчика.
Недостатками устройства являются невозможность преобразования разнополярного напряжения и малый динамический диапазон преобразования.
Наиболее близким по технической сущности к предлагаемой полезной модели является последовательный преобразователь однополярного напряжения в двоичный код следящего типа (Зиатдинов С.И., Суетина Т.А., Поваренкин Н.В. Схемотехника телекоммуникационных устройств. Учебник. М: Академия, 2016. С. 220, рис. 8.6). В состав преобразователя входят реверсивный n-разрядный счетчик, n-разрядный параллельный цифроаналоговый преобразователь, генератор импульсов тактовой частоты и компаратор. В преобразователе выходы реверсивного счетчика соединены с одноименными входами цифроаналогового преобразователя, выход цифроаналогового преобразователя подключен к одному из входом компаратора, на другой вход которого поступает преобразуемое напряжение, выход компаратора подключен к управляющему входу суммировании и вычитания реверсивного счетчика, счетный вход которого соединен с выходом генератора тактовой частоты.
Недостатками устройства являются невозможность преобразования разнополярного напряжения, а также малый динамический диапазон преобразования
Основная задача, на решение которой направлена полезная модель, состоит в разработке последовательного преобразователя напряжение-код следящего типа, обладающего возможностью преобразования разнополярного напряжения, и увеличение динамического диапазона преобразования.
Техническим результатом, достигаемым при осуществлении заявляемой полезной модели, является возможность преобразования разнополярного напряжения и увеличение динамического диапазона преобразования.
n-1
0
зн
n-1
0
Указанный технический результат достигается тем, что последовательный преобразователь двухполярного напряжения в двоичный код следящего типа, включающий n-разрядный двоичный реверсивный счетчик, n-разрядный параллельный цифроаналоговый преобразователь, генератор импульсов тактовой частоты и компаратор, выходы d…d n-разрядного двоичного реверсивного счетчика соединены с одноименными входами n-разрядного параллельного цифроаналогового преобразователя, неинвертирующий вход компаратора является входом преобразуемого напряжения, дополнительно содержит знаковый компаратор, аналоговый инвертор, первый аналоговый ключ, второй аналоговый ключ, аналоговый сумматор, первый логический инвертор, второй логический инвертор, логический сумматор по модулю два, первый двухвходовой конъюнктур, второй двухвходовой конъюнктор, выход n-разрядного параллельного цифроаналогового преобразователя соединен одновременно со входом аналогового инвертора и сигнальным входом второго аналогового ключа, выход которого соединен с первым входом аналогового сумматора, выход аналогового инвертора соединен с сигнальным входом первого аналогового ключа, выход первого аналогового ключа соединен со вторым входом аналогового сумматора, выход которого соединен с инвертирующим входом компаратора, выход которого соединен с первым входом двухвходового сумматора по модулю два, выход которого одновременно соединен со вторым входом первого двухвходового конъюнктора и входом второго логического инвертора, выход которого соединен со вторым входом второго двухвходового конъюнктора, выход генератора импульсов тактовой частоты одновременно соединен с первыми входами первого и второго двухвходовых конъюнкторов, выход первого двухвходового конъюнктора соединен с суммирующим входом n-разрядного двоичного реверсивного счетчика, выход второго двухвходового конъюнктора соединен с вычитающим входом n-разрядного двоичного реверсивного счетчика, неинвертирующий вход компаратора соединен со входом знакового компаратора, выход которого одновременно соединен со вторым входом логического сумматора по модулю два, с управляющим входом первого аналогового ключа и входом первого логического инвертора, выход которого соединен с управляющим входом второго аналогового ключа и является знаковым выходом d преобразователя, вход R n-разрядного двоичного реверсивного счетчика является входом импульса сброса, а выходы d…d являются выходами цифровых данных преобразователя.
Поставленный технический результат достигается за счет введения дополнительных блоков и связей между ними, что позволяет осуществить последовательное преобразование как положительного, так и отрицательного напряжения в двоичный код методом «слежения», и в два раза повысить динамический диапазон преобразования без существенных дополнительных затрат на оборудование.
Проведенный заявителем анализ уровня техники установил, что у аналогов отсутствует совокупность признаков, тождественных признакам заявляемого устройства «Последовательный преобразователь двухполярного напряжения в двоичный код следящего типа». Следовательно, заявляемое устройство соответствует условию «новизна».
Результаты поиска известных технических решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявляемого устройства, показали, что они не следуют явным образом из уровня техники.
Сущность полезной модели поясняется чертежом, представленным на фиг. 1.
n-1
0
зн
n-1
0
Последовательный преобразователь двухполярного напряжения в двоичный код следящего типа, включающий n-разрядный двоичный реверсивный счетчик 1, n-разрядный параллельный цифроаналоговый преобразователь 2, генератор импульсов тактовой частоты 3, компаратор 4, знаковый компаратор 5, аналоговый инвертор 6, первый аналоговый ключ 7, второй аналоговый ключ 8, аналоговый сумматор 9, первый логический инвертор 10, второй логический инвертор 11, логический сумматор по модулю два 12, первый двухвходовой конъюнктор 13, второй двухвходовой конъюнктор 14, выходы d…d n-разрядного двоичного реверсивного счетчика 1 соединены с одноименными входами n-разрядного параллельного цифроаналогового преобразователя 2, выход n-разрядного параллельного цифроаналогового преобразователя 2 соединен одновременно со входом аналогового инвертора 6 и сигнальным входом второго аналогового ключа 8, выход которого соединен с первым входом аналогового сумматора 9, выход аналогового инвертора 6 соединен с сигнальным входом первого аналогового ключа 7, выход первого аналогового ключа 7 соединен со вторым входом аналогового сумматора 9, выход аналогового сумматора 9 соединен с инвертирующим входом компаратора 4, выход которого соединен с первым входом двухвходового сумматора по модулю два 12, выход которого одновременно соединен со вторым входом первого двухвходового конъюнктора 13 и входом второго логического инвертора 11, выход которого соединен со вторым входом второго двухвходового конъюнктора 14, выход генератора импульсов тактовой частоты 3 одновременно соединен с первыми входами первого двухвходового конъюнктора 13 и второго двухвходового конъюнктора 14, выход первого двухвходового конъюнктора 13 соединен с суммирующим входом n-разрядного двоичного реверсивного счетчика 1, выход второго двухвходового конъюнктора 14 соединен с вычитающим входом n-разрядного двоичного реверсивного счетчика 1, неинвертирующий вход компаратора 4 соединен со входом знакового компаратора 5, выход которого одновременно соединен с управляющим входом первого аналогового ключа 7, вторым входом логического сумматора по модулю два 12 и входом первого логического инвертора 10, выход которого соединен с управляющим входом второго аналогового ключа 8, неинвертирующий вход компаратора 4 служит для подачи преобразуемого напряжения, выход знакового компаратора 5 является знакомым выходом d преобразователя, выходы d…d n-разрядного двоичного реверсивного счетчика являются выходами цифровых данных преобразователя, вход R n-разрядного двоичного реверсивного счетчика является входом импульса сброса.
В качестве генератора импульсов тактовой частоты используют, например, автогенератор, в качестве компаратора - микросхему - AD8564AD, в качестве знакового компаратора - микросхему - AD8564AD, в качестве двухвходовых конъюнкторов - микросхему К155ЛИ1, в качестве двоичного реверсивного счетчика - микросхему К155ИЕ7, в качестве двухвходового дизъюнктора - микросхему К155ЛЛ1, в качестве параллельного цифроаналогового преобразователя - микросхему К572ПА1, качестве алогового инвертора -микросхему К140УД7, в качестве логических ключей - микросхему К176КТ1, качестве аналогового сумматора - микросхему К140УД7, в качестве логических инверторов - микросхему К155ЛН1, в качестве сумматора по модулю два - микросхему К155ЛП5 [1], [2].
Последовательный преобразователь двухполярного напряжения в двоичный код следящего типа работает следующим образом.
2
вх
Импульсом «сброс», поступающим на вход сброса R двоичного реверсивного счетчика 1, обнуляется содержимое счетчика 1. В результате на выходе n-разрядного параллельного цифроаналогового преобразователя 2 устанавливается нулевое напряжение, соответствующее коду 000…00, Данное напряжение поступает одновременно на вход аналогового инвертора 6 и сигнальный вход второго аналогового ключа 8. После инверсии отрицательное выходное напряжение аналогового инвертора 6 поступает на сигнальный вход первого аналогового ключа 7. Управление первым аналоговым ключом 7 осуществляется непосредственно выходным напряжением знакового компаратора 5, а управление вторым аналоговым ключом 8 осуществляется инверсным выходным напряжением знакового компаратора 5 с выхода первого инвертора 10. Преобразуемое напряжение U поступает на неинвертирующий вход компаратора 4.
вх
зн
зн
вх
n-1
0
n-1
0
вх
вх
При положительном напряжение U на выходе знакового компаратор 5 формируется нулевое напряжение и значение знакового разряда становится d=0, которое поступает на выход преобразователя d. Нулевое напряжение с выхода знакового компаратора 5 поступает на вход первого логического инвертора 10, которым преобразуется в напряжение уровня логической единицы. Далее высокое напряжение уровня логической единицы с выхода первого логического инвертора 10 поступает на управляющий вход второго аналогового ключа 8. Второй аналоговый ключ 8 под действием управляющего высокого напряжения уровня логической единицы открывается и положительное выходное напряжение n-разрядного цифроаналогового преобразователя 2 поступает через второй аналоговый ключ 8 на первый вход аналогового сумматора 9. В это время первый аналоговый ключ 7 закрыт, так как на его управляющем входе действует низкое напряжение уровня логического нуля, поступающее с выхода знакового компаратора 5. В результате выходное напряжение аналогового сумматора 9 поступает на инвертирующий вход компаратора 4. При положительном входном напряжении U на выходе компаратора 4 устанавливается высокое напряжение уровня логической единицы, а на выходе знакового компаратора 5 устанавливается сигнал нулевого уровня. В результате на выходе логического сумматора по модулю два 12 формируется высокое напряжение уровня логической единицы, которое поступает на второй вход первого двухвходового конъюнктора 13, разрешая прохождение счетных импульсов с генератора импульсов тактовой частоты 3 на суммирующий вход n-разрядного двоичного реверсивного счетчика 1. При этом n-разрядный двоичный реверсивный счетчик 1 включается в режим суммирования импульсов генератора импульсов тактовой частоты 3. В это время на вычитающем входе n-разрядного двоичного реверсивного счетчика 1 действует нулевое напряжение. В режиме суммирования n-разрядный двоичный реверсивный счетчик 1 последовательно суммирует импульсы генератора импульсов тактовой частоты 3, что приводит к появлению линейно нарастающего кода на выходах d…d n-разрядного двоичного реверсивного счетчика 1. Линейно нарастающий код на выходах d…d n-разрядного двоичного реверсивного счетчика 1 вызывает ступенчатое нарастание выходного напряжения n-разрядного параллельного цифроаналогового преобразователя 2, которое через открытый второй аналоговый ключ 8 и аналоговый сумматор 9 поступает на инвертирующий вход компаратора 4. В момент времени, когда напряжение на инвертирующем входе компаратора 4 превысит входное преобразуемое напряжение U, компаратор сработает и на его выходе установится нулевое напряжение. Тогда на выходе логического сумматора по модулю два 12 появится низкое напряжение (логический ноль), которое заблокирует прохождение счетных импульсов через двухвходовой конъюнктор 13 на суммирующий вход n-разрядного двоичного реверсивного счетчика 1. При этом режим суммирования прекратится. Одновременно низкое напряжение с выхода логического сумматора по модулю два 12 после инверсии в логическом инверторе 11 в виде высокого напряжения уровня логической единицы поступит на второй вход двухвходового конъюнктора 14 и тем самым разрешит прохождение счетных импульсов на вычитающий вход n-разрядного двоичного реверсивного счетчика 1. В результате n-разрядный двоичный реверсивный счетчик 1 переходит в режим вычитания, что приводит к уменьшению выходного напряжения n-разрядного параллельного цифроаналогового преобразователя 2. Таким образом осуществляется режим «слежения» за входным положительном напряжением U>0.
вх
зн
зн
вх
n-1
0
n-1
0
вх
вх
При отрицательном напряжение U на выходе знакового компаратор 5 формируется высокое напряжение уровня логической единицы и значение знакового разряда становится d=1, которое поступает на выход преобразователя d. Высокое напряжение с выхода знакового компаратора 5 поступает на вход первого логического инвертора 10, которым преобразуется в логический ноль. Далее высокое напряжение уровня логического единицы с выхода знакового компаратор 5 поступает на управляющий вход первого аналогового ключа 7. Первый аналоговый ключ 7 под действием управляющего высокого напряжения открывается. Положительное выходное напряжение n-разрядного цифроаналогового преобразователя 2 после инверсии в инверторе 6 поступает через первый аналоговый ключ 7 на второй вход аналогового сумматора 9. В это время второй аналоговый ключ 8 закрыт, так как на его управляющем входе действует низкое напряжение уровня логического нуля, поступающее с выхода логического инвертора 10. В результате отрицательное выходное напряжение аналогового сумматора 9 поступает на инвертирующий вход компаратора 4. В случае, когда напряжение U на неинвертирующем входе компаратора 4 меньше напряжения на его инвертирующем входе, на выходе компаратора 4 устанавливается низкое напряжение уровня логического нуля. В результате на выходе логического сумматора по модулю два 12 формируется высокое напряжение уровня логической единицы, которое поступает на вход 2 первого двухвходового конъюнктора 13, разрешая прохождение счетных импульсов с генератора импульсов тактовой частоты 3 на суммирующий вход n-разрядного двоичного реверсивного счетчика 1. При этом n-разрядный двоичный реверсивный счетчик 1 включается в режим суммирования импульсов генератора импульсов тактовой частоты 3. В это время на вычитающем входе двоичного реверсивного счетчика 1 действует нулевое напряжение. В режиме суммирования n-разрядный двоичный реверсивный счетчик 1 последовательно суммирует импульсы генератора импульсов тактовой частоты 3, что приводит к появлению линейно нарастающего кода на выходах d…d n-разрядного двоичного реверсивного счетчика 1. Линейно нарастающий код на выходах d…d n-разрядного двоичного реверсивного счетчика 1 вызывает ступенчатое нарастание выходного напряжения n-разрядного параллельного цифроаналогового преобразователя 2, которое после аналогового инвертора 6 через открытый первый аналоговый ключ 7 и аналоговый сумматор 9 поступает на инвертирующий вход компаратора 4. В момент времени, когда напряжение на инвертирующем входе компаратора 4 станет меньше (больше по модулю) входного преобразуемого напряжения U, компаратор сработает и на его входе установится высокое напряжение уровня логической единицы. Тогда на выходе логического сумматора по модулю два 12 появится напряжение низкого уровня (логический ноль), которое заблокирует прохождение счетных импульсов через двухвходовой конъюнктор 13 на суммирующий вход n-разрядного двоичного реверсивного счетчика 1. При этом режим суммирования прекратится. Одновременно низкое напряжение с выхода логического сумматора по модулю два 12 после инверсии в логическом инверторе 11 в виде высокого напряжения уровня логической единицы поступит на второй вход двухвходового конъюнктора 14 и тем самым разрешит прохождение счетных импульсов на вычитающий вход n-разрядного двоичного реверсивного счетчика 1. В результате n-разрядный двоичный реверсивный счетчик 1 переходит в режим вычитания, что приводит к уменьшению выходного напряжения n-разрядного параллельного цифроаналогового преобразователя 2. Таким образом осуществляется режим «слежения» за входным отрицательным напряжением U<0.
В результате предложенный преобразователь позволяет осуществлять преобразование как положительного, так и отрицательного напряжения в двоичный код и тем самым увеличить в два раза динамический диапазон преобразования по сравнению с прототипом при минимальном дополнительном оборудовании.
Преобразование двухполярного напряжения в двоичный код достигается за счет того, что в составе преобразователя имеется аналоговый инвертор, позволяющий сравнивать в компараторе положительное преобразуемое напряжение с положительным напряжением с выхода цифроаналогового преобразователя и при отрицательном преобразуемом напряжении - с отрицательным напряжением после инверсии выходного напряжения цифроаналогового преобразователя. Преобразование как положительного, так и отрицательного напряжения в двоичный код увеличивает динамический диапазон преобразования в два раза.
Сопоставление параметров, характеризующих заявляемое устройство и прототип, позволяют сделать вывод о том, что заявляемое устройство обеспечивает возможность преобразования в двоичный код двухполярного напряжения и увеличить в два раза динамический диапазон преобразования.
Приведенные сведения доказывают, что при осуществлении заявленной модели выполняются следующие условия:
- средство, воплощающее предлагаемое устройство при его осуществлении, предназначено для использования в вычислительной технике, а именно в цифровых устройствах обработки сигналов;
- для заявленного устройства в том виде, как оно охарактеризовано в независимом пункте формулы полезной модели, подтверждена возможность ее осуществления с помощью описанных до даты подачи заявки средств;
- средство, воплощающее заявленное устройство при его осуществлении, способно обеспечить получение указанного технического результата.
Следовательно, заявленное устройство соответствует условию «промышленная применимость».
Источник информации:
1. Зиатдинов С.И., Суетина Т.А., Поваренкин Н.В. Схемотехника телекоммуникационных устройств. Учебник. М: Академия, 2016.
2. Шило В.Л. Популярные цифровые микросхемы. М.: Радио и связь, 1988.