ПСЕВДОДВУХПОРТОВАЯ ПАМЯТЬ С СИНХРОНИЗАЦИЕЙ ДЛЯ КАЖДОГО ПОРТА

1. Псевдодвухпортовая память, содержащая:
массив ячеек памяти, при этом каждая ячейка памяти массива представляет собой ячейку памяти с шестью транзисторами;
первый порт, содержащий первое множество линий ввода адреса и линий ввода синхронизирующих импульсов, при этом первый переход от низкого уровня к высокому первого входного синхронизирующего сигнала на линии ввода синхронизирующих импульсов первого порта вызывает защелкивание адреса в первом множестве линий ввода адреса в псевдодвухпортовой памяти и инициирует первое обращение к памяти массива ячеек памяти; и
второй порт, содержащий второе множество линий ввода адреса и линию ввода синхронизирующих импульсов, при этом:
в первом случае: переход от низкого уровня к высокому второго входного синхронизирующего сигнала на линии ввода синхронизирующих импульсов второго порта в течение первого периода времени должен вызвать защелкивание адреса по второму множеству линий ввода адреса в псевдодвухпортовой памяти и должен вызывать инициирование второго обращения к памяти массива ячеек памяти после завершения первого обращения к памяти и до второго перехода от низкого уровня к высокому первого входного синхронизирующего сигнала, и
во втором случае: переход от низкого уровня к высокому второго входного синхронизирующего сигнала на линии ввода синхронизирующих импульсов второго порта в течение второго периода времени должен вызывать задержку второго обращения к памяти массива ячеек памяти до времени после второго перехода отнизкого уровня к высокому первого входного синхронизирующего сигнала, при этом окончание первого периода времени совпадает с началом второго периода времени.
2. Псевдодвухпортовая память по п.1, в которой первый входной синхронизирующий сигнал переходит к высокому уровню при первом переходе от низкого уровня к высокому, затем остается на высоком уровне в течение периода времени, далее переходит к низкому уровню, затем остается на низком уровне в течение периода времени и после этого переходит к высокому уровню при втором переходе от низкого уровня к высокому, причем первый переход от низкого уровня к высокому первого входного синхронизирующего сигнала практически совпадает с началом первого периода времени, и при этом первый период времени практически совпадает с интервалом времени, когда первый входной синхронизирующий сигнал остается на высоком уровне.
3. Псевдодвухпортовая память по п.1, в которой первый входной синхронизирующий сигнал имеет продолжительность включения и в которой первое обращение к памяти имеет длительность, причем длительность первого обращения к памяти практически не зависит от продолжительности включения первого входного синхронизирующего сигнала.
4. Псевдодвухпортовая память по п.1, в которой первый порт представляет собой порт только для считывания, а второй порт представляет собой порт только для записи.
5. Псевдодвухпортовая память по п.1, в которой в первом случае обращение к памяти инициируется практически сразу после завершения первого обращения к памяти.
6. Псевдодвухпортовая память по п.1, в которой второе обращение к памяти включает в себя начальный период предварительного заряда и последующий период, в течение которого информация записывается в ячейки памяти массива.
7. Псевдодвухпортовая память по п.1, дополнительно содержащая:
мультиплексор с временной задержкой, который имеет линию ввода синхронизирующего сигнала считывания, линию ввода подавленного синхронизирующего сигнала записи и линию вывода управляющего сигнала, при этом линия вывода управляющего сигнала мультиплексора с временной задержкой передает управляющий сигнал, который определяет то, адресован ли массив ячеек памяти для первого обращения к памяти или для второго обращения к памяти;
генератор синхронизирующих импульсов считывания, который имеет линию ввода и линию вывода, причем первый входной синхронизирующий сигнал присутствует на линии ввода, при этом линия вывода подключена к линии ввода синхронизирующего сигнала считывания мультиплексора с временной задержкой;
генератор синхронизирующих импульсов записи, который имеет линию ввода и линию вывода, причем второй входной синхронизирующий сигнал присутствует на линии ввода; и
схему подавителя синхронизирующих импульсов записи, имеющую первую линию ввода, вторую линию ввода, третью линию ввода и линию вывода, причем первый входной синхронизирующий сигнал присутствует на первой линии ввода, второй входной синхронизирующий сигнал присутствует на второй линии ввода, третья линия ввода подключена к линии вывода генератора синхронизирующих импульсов записи, линия вывода подключена к линии ввода подавленного синхронизирующего сигнала мультиплексора с временной задержкой, при этом схема подавителя синхронизирующих импульсов записи либо передает сигнал по третьей линии ввода в линию вывода, либо подавляет сигнал на третьей линии ввода от передачи в линию вывода, и при этом схема подавителя синхронизирующих импульсов подавляет сигнал на третьей линии ввода от передачи в линию вывода во втором случае в течение периода времени, начиная с перехода от низкого уровня к высокому второго входного синхронизирующего сигнала и заканчивая вторым переходом от низкого уровня к высокому первого входного синхронизирующего сигнала.
8. Способ, содержащий этапы, на которых:
принимают первый синхронизирующий сигнал по линии ввода синхронизирующего сигнала первого порта псевдодвухпортовой памяти, при этом первый входной синхронизирующий сигнал переходит к высокому уровню при первом переходе от низкого уровня к высокому, затем остается на высоком уровне в течение периода времени, затем переходит к низкому уровню при переходе от высокого к низкому уровню, затем остается на низком уровне в течение периода времени и затем переходит к высокому уровню при втором переходе от низкого уровня к высокому;
принимают второй синхронизирующий сигнал по второй линии ввода синхронизирующего сигнала псевдодвухпортовой памяти;
выполняют первую операцию обращения к памяти в ответ на первый переход от низкого уровня к высокому первого синхронизирующего сигнала, при этом первая операция обращения к памяти инициализируется в течение периода времени, когда первый синхронизирующий сигнал остается на высоком уровне, причем первая операция обращения к памяти является обращением к массиву ячеек псевдодвухпортовой памяти, при этом каждая из ячеек памяти является ячейкой памяти с шестью транзисторами, и при этом первая операция обращения к памяти имеет длительность, причем длительность практически не зависит от периода времени, когда первый синхронизирующий сигнал остается на высоком уровне; и
выполняют вторую операцию обращения к памяти в ответ на переход от низкого уровня к высокому второго синхронизирующего сигнала, при этом вторая операция обращения к памяти является обращением к массиву ячеек псевдодвухпортовой памяти, причем вторая операция обращения к памяти инициализируется практически сразу после завершения первой операции обращения к памяти, если переход от низкого уровня к высокому второго синхронизирующего сигнала осуществляется в первом периоде времени, и причем вторая операция обращения к памяти не инициализируется немедленно после завершения первого обращения к памяти, а вместо этого инициализируется после второго перехода от низкого уровня к высокому первого синхронизирующего сигнала, если переход от низкого уровня к высокому второго синхронизирующего сигнала осуществляется во втором периоде времени, при этом окончание первого периода времени совпадает с началом второго периода времени.
9. Способ по п.8, в котором первый период времени практически такой же, что и период времени, когда первый синхронизирующий сигнал остается на высоком уровне, и в котором второй период времени практически такой же, что и период времени, когда первый синхронизирующий сигнал остается на низком уровне.
10. Способ по п.8, в котором первый порт представляет собой порт только для считывания, а второй порт представляет собой порт только для записи.
11. Способ по п.8, в котором переход от высокого уровня к низкому первого синхронизирующего сигнала не используется для того, чтобы управлять тем, когда первая операция обращения к памяти завершается, и в котором переход от высокого уровня к низкому первого синхронизирующего сигнала не используется для того, чтобы управлять тем, когда вторая операция обращения к памяти инициируется.
12. Способ по п.8, в котором вторая операция обращения к памяти включает в себя начальный период предварительного заряда и последующий период, в течение которого информация записывается в ячейки памяти массива.
13. Способ по п.8, дополнительно содержащий этапы, на которых:
устанавливают защелку в генераторе синхронизирующих импульсов считывания при первом переходе от низкого уровня к высокому первого синхронизирующего сигнала, причем защелка выводит синхронизирующий сигнал считывания;
устанавливают защелку в генераторе синхронизирующих импульсов записи при переходе от низкого уровня к высокому второго синхронизирующего сигнала, причем защелка выводит синхронизирующий сигнал записи;
пропускают синхронизирующий сигнал записи через схему подавителя, причем схема подавителя выводит подавленный синхронизирующий сигнал записи, при этом подавленный синхронизирующий сигнал записи практически идентичен синхронизирующему сигналу записи, если входной синхронизирующий сигнал подавления не подтверждается, и при этом подавленный синхронизирующий сигнал записи подавляется, если входной синхронизирующий сигнал подавления подтверждается;
устанавливают защелку в генераторе синхронизирующих импульсов подавления, когда первый синхронизирующий сигнал имеет высокий уровень, и сбрасывают защелку в генераторе синхронизирующих импульсов подавления, если второй синхронизирующий сигнал переходит к высокому уровню, когда первый синхронизирующий сигнал имеет низкий уровень, при этом генератор синхронизирующих импульсов подавления выводит входной синхронизирующий сигнал подавления в схему подавления, при этом входной синхронизирующий сигнал подавления является высоким, если защелка в генераторе синхронизирующих импульсов подавления установлена, причем входной синхронизирующий сигнал подавления является низким, если защелка в генераторе синхронизирующих импульсов подавления сброшена;
принимают синхронизирующий сигнал считывания и подавленный синхронизирующий сигнал записи в мультиплексоре с временной задержкой, причем мультиплексор с временной задержкой выводит управляющий сигнал, который определяет то, адресован ли массив ячеек памяти для первой операции обращения к памяти или адресован для второй операции обращения к памяти.
14. Способ по п.13, дополнительно содержащий этапы, на которых:
выводят сигнал предварительного заряда из мультиплексора с временной задержкой, при этом сигнал предварительного заряда имеет первый переход в ходе первой операции обращения к памяти, сигнал предварительного заряда имеет второй переход в ходе второй операции обращения к памяти;
используют схему одноразового срабатывания для того, чтобы сформировать первый импульс сброса в ответ на первый переход сигнала предварительного заряда, при этом первый импульс сброса очищает защелку в генераторе синхронизирующих импульсов считывания; и
используют схему одноразового срабатывания для того, чтобы сформировать второй импульс сброса в ответ на второй переход сигнала предварительного заряда, при этом второй импульс сброса очищает защелку в генераторе синхронизирующих импульсов записи.
15. Память, содержащая:
массив ячеек памяти, при этом каждая ячейка памяти массива представляет собой ячейку памяти с шестью транзисторами;
первый порт, содержащий первое множество линий ввода адреса и линию ввода синхронизирующих импульсов, причем первый синхронизирующий сигнал присутствует на линии ввода синхронизирующих импульсов первого порта, при этом первый входной синхронизирующий сигнал переходит к высокому уровню при первом переходе от низкого уровня к высокому, затем остается на высоком уровне в течение периода времени, затем переходит к низкому уровню при переходе от высокого к низкому уровню, затем остается на низком уровне в течение периода времени и затем переходит к высокому уровню при втором переходе от низкого уровня к высокому;
второй порт, содержащий второе множество линий ввода адреса и линию ввода синхронизирующих импульсов, причем второй синхронизирующий сигнал присутствует на линии ввода синхронизирующих импульсов второго порта; и
средство инициирования первого обращения к памяти массива в ответ на первый переход от низкого уровня к высокому первого синхронизирующего сигнала на линии ввода синхронизирующих импульсов первого порта, при этом первое обращение к памяти имеет длительность, причем длительность практически не зависит от периода времени, когда первый синхронизирующий сигнал остается на высоком уровне, при этом средство также служит для:
в первом случае: инициирования второго обращения к памяти массива практически сразу после завершения первого обращения к памяти, если переход от низкого уровня к высокому второго синхронизирующего сигнала обнаружен посредством средства в течение первого периода, и
во втором случае: инициирования второго обращения к памяти массива второго перехода от низкого уровня к высокому первого синхронизирующего сигнала, если переход от низкого уровня к высокому второго синхронизирующего сигнала обнаружен посредством средства в течение второго периода, при этом окончание первого периода времени совпадает с началом второго периода времени.
16. Память по п.15, в которой первый период времени примерно совпадает с периодом времени, когда первый синхронизирующий сигнал остается на высоком уровне.
17. Память по п.15, в которой во втором случае, когда завершается первое обращение к памяти, возникает задержка, а затем средство инициирует второе обращение к памяти.
18. Память по п.15, в которой первый порт представляет собой порт только для считывания, а второй порт представляет собой порт только для записи.
19. Память по п.15, при этом память является псевдодвухпортовой памятью.
20. Память по п.15, в которой второе обращение к памяти включает в себя начальный период предварительного заряда и последующий период, в течение которого информация записывается в ячейки памяти массива.
21. Псевдодвухпортовая память, содержащая:
массив ячеек памяти, при этом каждая ячейка памяти массива включает в себя множество транзисторов;
первый порт, содержащий первое множество линий ввода адреса и линий ввода синхронизирующих импульсов, при этом первый переход от низкого уровня к высокому первого входного синхронизирующего сигнала на линии ввода синхронизирующих импульсов первого порта вызывает защелкивание адреса в первом множестве линий ввода адреса в псевдодвухпортовой памяти и инициирует первое обращение к памяти массива ячеек памяти; и
второй порт, содержащий второе множество линий ввода адреса и линию ввода синхронизирующих импульсов, при этом:
в первом случае: переход от низкого уровня к высокому второго входного синхронизирующего сигнала на линии ввода синхронизирующих импульсов второго порта в течение первого периода времени должен вызывать защелкивание адреса по второму множеству линий ввода адреса в псевдодвухпортовой памяти и должен вызывать инициирование второго обращения к памяти массива ячеек памяти после завершения первого обращения к памяти и до второго перехода от низкого уровня к высокому первого входного синхронизирующего сигнала, и
во втором случае: переход от низкого уровня к высокому второго входного синхронизирующего сигнала на линии ввода синхронизирующих импульсов второго порта в течение второго периода времени должен вызывать задержку второго обращения к памяти массива ячеек памяти до времени после второго перехода от низкого уровня к высокому первого входного синхронизирующего сигнала, при этом окончание первого периода времени совпадает с началом второго периода времени.
22. Способ, содержащий этапы, на которых:
принимают первый синхронизирующий сигнал по линии ввода синхронизирующего сигнала первого порта псевдодвух портовой памяти, при этом первый входной синхронизирующий сигнал переходит к высокому уровню при первом переходе от низкого уровня к высокому, затем остается на высоком уровне в течение периода времени, затем переходит к низкому уровню при переходе от высокого к низкому уровню, затем остается на низком уровне в течение периода времени и затем переходит к высокому уровню при втором переходе от низкого уровня к высокому;
принимают второй синхронизирующий сигнал по второй линии ввода синхронизирующего сигнала псевдодвухпортовой памяти;
выполняют первую операцию обращения к памяти в ответ на первый переход от низкого уровня к высокому первого синхронизирующего сигнала, при этом первая операция обращения к памяти инициализируется в течение периода времени, когда первый синхронизирующий сигнал остается на высоком уровне, причем первая операция обращения к памяти является обращением к массиву ячеек псевдодвухпортовой памяти, при этом каждая из ячеек памяти включает в себя множество транзисторов, и при этом первая операция обращения к памяти имеет длительность, причем длительность практически не зависит от периода времени, когда первый синхронизирующий сигнал остается на высоком уровне; и
выполняют вторую операцию обращения к памяти в ответ на переход от низкого уровня к высокому второго синхронизирующего сигнала, при этом вторая операция обращения к памяти является обращением к массиву ячеек псевдодвухпортовой памяти, причем вторая операция обращения к памяти инициализируется практически сразу после завершения первой операции обращения к памяти, если переход от низкого уровня к высокому второго синхронизирующего сигнала осуществляется в первом периоде времени, и причем вторая операция обращения к памяти не инициализируется немедленно после завершения первого обращения к памяти, а вместо этого инициализируется после второго перехода от низкого уровня к высокому первого синхронизирующего сигнала, если переход от низкого уровня к высокому второго синхронизирующего сигнала осуществляется во втором периоде времени, при этом окончание первого периода времени совпадает с началом второго периода времени.