Об одном из подходов к построению устройств функционального контроля и диагностики бортовых микропроцессорных систем

ГТ содержит управляемый генератор и регулируемый выходной усилитель.

Согласующие усилители имеют нормированные значения коэффициента передачи, устанавливаемые исходя из возможности последующей обработки сигнала с помощью микроконтроллера и программных средств, а также активный фильтр нижних частот четвёртого порядка, необходимый для обеспечения корректной работы аналого-цифрового преобразователя и формирования нужной амплитудночастотной характеристики.

Малые габаритные размеры позволяют разместить согласующие усилители в корпусе устройства.

ПК с установленным программным обеспечением управляет МБУ, сохраняет данные, полученные с образцового и поверяемого датчиков, выполняет необходимые расчёты и наглядно отображает результаты измерений.

Функциями МБУ являются управление ГТ, обработка в реальном времени сигналов, поступающих с контрольного и поверяемого датчиков вибрации, преобразование их из аналоговой формы в цифровую, первичная обработка информации для передачи в ПК.

Для реализации микропроцессорного блока управления был выбран КМОП микроконтроллер АТ89С52, оснащённый перезаписываемым ПЗУ, совместимым по командам и выводам со стандартными приборами семейств 80С51 и 80С52. Микроконтроллер содержит 8 килобайт ППЗУ и 256 байт ОЗУ. В микропроцессорном блоке имеется также и внешнее ППЗУ объёмом 256 килобайт.

Микроконтроллер АТ89С52 ориентирован на использование в качестве встроенного управляющего контроллера. Система команд предоставляет большие возможности обработки данных, обеспечивает реализацию логических, арифметических операций, а также управление в режиме реального времени.

Для оцифровки сигнала используется 12-разрядный аналого-цифровой преобразователь фирмы Analog Devices AD7895AN.

В реализованном образце системы использовался вибратор типа 4809 и контрольный акселерометр типа 4344 фирмы Брюль и Къер.

Устройство может быть использовано для контроля идентичности параметров датчиков в одной партии, для первичной или периодической поверки и калибровки датчиков различных типов, в том числе пьезоэлектрических. Система является адаптивной, имеет предустановки для конкретных режимов измерений и типов испытуемых устройств.

Результаты измерений могут быть представлены в виде протоколов, таблиц, графиков, занесены в базу данных.

Разработка осуществлена на факультете высоких технологий РГУ совместно с НКТБ «Пьезоприбор» РГУ под руководством к.т.н Синютина С.А. и к.т.н Янчича В.В.

А.О.Пьявченко

ОБ ОДНОМ ИЗ ПОДХОДОВ К ПОСТРОЕНИЮ УСТРОЙСТВ ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ И ДИАГНОСТИКИ БОРТОВЫХ МИКРОПРОЦЕССОРНЫХ СИСТЕМ

Для современных бортовых микропроцессорных систем (БМПС), несмотря на повышение степени интеграции используемой элементной базы, все еще сохраняется модульный принцип построения. Причем, конструктивно это выражается в виде кассетной конструкции, где каждое гнездо занимает специализированная

ячейка единого типоразмера. Следовательно, как и 20 лет назад [1], все так же актуально применение методов поиска неисправностей в многоблочных конструкциях, выявление неисправностей и сбоев на уровне ТЭЗов.

В связи с сокращенными сроками разработки БМПС и отсутствием достаточного уровня финансирования создание в их составе мощных программноаппаратных систем контроля и диагностики, как правило, не представляется возможным. В сегодняшних условиях у разработчиков зачастую нет ни времени, ни средств для создания систем всеобъемлющего контроля БМПС. Однако сложность современных БМПС (рис.1), их многорежимность, большое количество параметров, подверженных контролю, а также, недостаточный профессионализм обслуживающего персонала, эксплуатирующего БМПС, все это вместе взятое вынуждает разработчиков искать компромисс между встроенными и внешними средствами контроля БМПС.

БОРТОВАЯ МИКРОПРОЦЕССОРНАЯ СИСТЕМА

БЛЭК 1

МОДУЛЬ АНАЛОГОЦИФРОВОГО Е8ОДА И ПЕРВИЧНОЙ ОБРАБОТКИ

МОДУЛЬ

ЦИФРО-

АНАЛОГОВОГО

ВЫЕОДА

МОДУЛЬ УПРАВЛЕНИЯ, ЦИФРОВОЙ ОБРАБОТКИ И ОПЕРАТИВНОГО ХРАНЕНИЯ ДАННЫХ

АППАРАТУРА

ПРЕОБРАЗОВАНИЯ

ДАННЫХ

СРЕДСТВА

ОТОБРАЖЕНИЯ

СОСТОЯНИЯ

СИСТЕМЫ

СРЕДСТВА

ОТОБРАЖЕНИЯ

СОСТОЯНИЯ

ПРОЦЕССОВ

СРЕДСТВА

РУЧНОГО

ВВОДА

ПАРАМЕТРОВ

БЛОК 3

Б ІОК 2

АІ I ПАРА I УРА УДАЛ ЕННОЙ СВЯЗИ С ВЫЧИСЛИТЕЛЬНОЙ ХОСТ-СИСТЕМОЙ

БЛОК 4

БЛОК 5

Рис. 1

В настоящей статье рассматривается один из подходов к построению устройства функционального контроля и диагностики (УФКД) БМПС, которое может находиться как в составе многоблочной конструкции системы и работать в режиме постоянного мониторинга (Рис. 2), так и выполнять функции удаленной диагностики (Рис. 3, 4). Следует отметить, что вопросы надежности самого устройства здесь не рассматриваются.

Анализ вариантов применения средств контроля и диагностики типовых БМПС, необходимость проведения в месте эксплуатации регламентных проверок параметров системы на соответствие техническим условиям, необходимость применения методов поиска и локализации случайных сбоев, а также неисправностей с целью их дальнейшего устранения позволяют сделать вывод о возможности использования устройства УФКД в одном из следующих режимов.

УФКД: Режим функционального контроля. Для проведения функционального контроля состояния системы УФКД подключается вместо вычислительной ХОСТ-системы (Рис.3). В этом режиме осуществляется поэтапная удаленная проверка подсистем БМПС в основных штатных режимах функционирования системы. При этом с целью воссоздания сбойных ситуаций, используется накопленная в процессе предыдущего мониторинга статистическая и протокольная информация.

п

И Г

йзЬ 1=Ё§1 ь Г=Н^| 1-1

БОРТОВАЯ

МИКРОПРОЦЕССОРНАЯ

СИСТЕМА ^

¥

ОБСЛУЖИВАЮЩИЙ ТЕХНИК (ОПЕРАТОР)-

УСТРОЙСТВО ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ И ДИАГНОСТИКИ

Рис. 2 Рис. 3

УФКД: Режим технологического контроля. В случае, когда ни функциональный контроль, ни встроенные средства самодиагностики не дали возможность локализовать в системе неисправность или источник сбоя, то УКФД необходимо переключить в режим технологического контроля для проведения поблочной диагностики системы. Переключение производится как программно по команде от пульта оператора УФКД, так и аппаратурно - посредством переподключения разъемов соответствующих кабелей, а также поэтапного отключения от системы тех ТЭЗов, отключение которых функционально возможно и работоспособность которых не вызывает сомнений. Ниже представлен целый набор возможных конфигураций применения УФКД. Так конфигурация А, представленная на рис. 4, позволяет отсечь влияние на цифровую часть БМПС возможных помех со стороны реальной аппаратуры (РА). УФКД подключается к блоку 2 вместо блока 1, имитируя при этом работу последнего в режиме функционального контроля либо полностью, либо по подрежимам. При необходимости возможен переход к конфигурации В, в которой исключается из контроля блок 2 (главный процессорный модуль системы), а вместо него подключается ячейка УФКД. В результате становится возможным по заранее разработанным тестам, используя метод эталонных сигналов и состояний выполнить проверку блоков 3, 4, 5.

ЦИФРОВАЯ ЧАСТЬ БОРТОВОЙ МИКРОПРОЦЕССОРНОЙ СИСТЕМЫ

БЛОК 4

МОДУЛЬ

УПРАВЛЕНИЯ,

ЦИФРОВОЙ

ОБРАБОТКИ И <

ОПЕРАТИВНОГО

ХРАНЕНИЯ

ДАННЫХ

БЛОК 5 АППАРАТУРА ПРЕОБРАЗОВАНИЯ ДАННЫХ

СРВДСТВА

ОТОБРАЖЕНИЯ

СОСТОЯНИЯ

СИСТЕМЫ

СРЕДСТВА

ОТОБРАЖЕНИЯ

СОСТОЯНИЯ

ПРОЦЕССОВ

СРЕДСТВА

РУЧНОГО

ВВОДА

ПАРАМЕТРОВ

УСТРОЙСТВО ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ И ДИАГНОСТИКИ

БЛОК 3

БЛОК 2

АППАРАТУРА УДАЛЕННОЙ СВЯЗИ С ВЫЧИСЛИТЕЛЬНОЙ хост-системой

Рис.4.

Тот же метод может быть использован при проверке блока 1( конфигурация С, рис. 5). При этом УФКД поочередно переводится в зависимости от проверяемого тракта или в режим «Цифровой генератор сигнала - Логический анализатор», или в режим «Аналоговый генератор сигнала - Осциллограф»

БЛОК 1

ПОДСИСТЕМА АНАЛОГОВОГО ВВОДА МОДУЛЬ АНАЛОГОЦИФРОВОГО ВВОДА И ПЕРВИЧНОЙ ОБРАБОТКИ

ПОДСИСТЕМА АНАЛОГОВОГО ВЫВОДА МОДУЛЬ ЦИФРО- АНАЛОГОВОГО ВЫВОДА

МОДУЛЬ ДИСКРЕТНОГО ВВОДА

ФОРМИРОВАТЕЛЬ ДИСКРЕТНЫХ СИГНАЛОВ

О £ “О О £

БОРТОВАЯ МИКРОПРОЦЕССОРНАЯ СИСТЕМА

АППАРАТУРА УДАЛЕННОЙ СВЯЗИ С ВЫЧИСЛИ ТЕГЬНОЙ ХОСТ-СИСТЕМОЙ

БЛОК 4

МОДУЛЬ

АРХИВАЦИИ

ДАННЫХ

БЛОК 5

АППАРАТУРА

ПРЕОБРАЗОВАНИЯ

ДАННЫХ

СРЕДСТВА

ОТОБРАЖЕНИЯ

СОСТОЯНИЯ

СИСТЕМЫ

СРЕДСТВА

ОТОБРАЖЕНИЯ

СОСТОЯНИЯ

ПРОЦЕССОВ

СРЕДСТВА

РУЧНОГО

ВВОДА

ПАРАМЕТРОВ

БЛОК 3

Рис. 5

Причем указанные конфигурации следует применять в последовательности, оговоренной в действующей инструкции поиска неисправностей, составленной разработчиком. Результаты диагностики оператор должен иметь возможность получать на экране LCD из состава УФКП как в цифровом, так и в графическом виде в ясной и понятной форме. Здесь уместно вспомнить хотя бы отечественную ми-ниЭВМ «Электроника -100/25», которая, выполняя самодиагностику, рисовала после включения питания структурное поблочное построение машины с указанием на уровне ТЭЗов мест обнаруженных неисправностей.

Таким образом, основной задачей, решаемой УФКД, является поиск, локализация и обнаружение сбоев и отказов в аппаратно-программных средствах БМПС за счет реализации следующих функций:

- имитация средств управления БМПС в штатных режимах работы;

- поддержка режима функционального контроля;

- имитация работы РА в режиме функционального контроля;

- поддержка технологического контроля на программно-аппаратном уровне с возможностью выбора оператором требуемой конфигурации;

- поддержка основных интерфейсов БМПС и реализация требуемых протоколов системного и внутрисистемного взаимодействия;

- поддержка механизмов «черного ящика» в режиме фонового контроля (мониторинга);

- визуализация результатов контроля в понятном и наглядном виде.

При этом устройство должно быть надежным и простым в эксплуатации, иметь то же конструктивное исполнение, что и ячейки БМПС.

Основываясь на вышесказанном, предлагается вести реализацию УФКД на базе ARM-технологии, бурно развивающейся в последнее время. Ниже приводится краткое описание отличительных особенностей этой технологии.

Процессорное ядро ARM было разработано фирмой Advanced RISC Marines (Великобритания) во второй половине 90-х годов. Эта фирма к настоящему

времени представила потребителям целый ряд их модификаций: ARM7T(S), ARM9T(S), ARM9ET, ARM10T, StrongARM и др.[2] Все ядра различаются по уровню функциональных возможностей и совместимы по системе команд "снизу-вверх", что позволяет использовать в последующих разработках программное обеспечение, созданное для предыдущих модификаций.

Следует отметить, что фирма ARM, являясь разработчиком процессорных ядер, не имеет собственного полупроводникового производства и не поставляет готовых кристаллов. Ядра поставляются заказчикам — производителям микросхем в следующей форме [2, 3]:

- поведенческое описание на языке VHDL или Verilog (такие ядра имеют название «синтезируемые»);

- электрическая схема процессорного ядра;

- топология макроячейки (описание топологии ядра для реализации в составе интегральной микросхемы).

В настоящее время самым младшим в ряду процессорных ядер ARM, а значит и самым недорогим является семейство ARM7 Thumb. Это ядро с 32разрядной целочисленной RISC-архитектурой обеспечивает на соответствующей частоте производительность до 130 млн.оп./с. Ядро очень компактно и при использовании 0,13мкм-технологии в настоящее время имеет следующие характеристики: быстродействие - 0,9MIPS/Mr^ потребление - 0,11 мВт/МГц, тактовая частота кристалла - до 133МГц, площадь кристалла - 0,32 мм2 . В результате, при тактируемой частоте кристалла в 60 МГ ц время выполнения регистровых операций составит до 50MIPS при 7мВт энергопотреблении [4].

Ядра ARM7TDMI-S и ARM7EJ-S являются синтезируемыми. Ядро ARM7EJ-S отличается от базового наличием операций, ориентированных на цифровую обработку сигналов (DSP), и поддержкой технологии Jazelle для ускорения работы Java-приложений. Следует отметить, что макроячейка ARM720T имеет в своём составе модуль управления памятью (MMU), который обеспечивает трансляцию логических адресов в физические, а также реализует функции защиты памяти. При использовании MMU память разбивается на секции размером 1 Мбайт, а секции могут быть разбиты на страницы размером, например, 64 Кбайт. Наличие MMU позволяет использовать на данном процессоре операционные системы класса Linux, Windows CE или Palm OS. Другая ячейка того же семейства (ARM740T) является упрощённой версией ARM720T, в которой, вместо модуля MMU, присутствует модуль защиты памяти (MPU). Модуль MPU не поддерживает логической адресации (секции, страницы). Однако можно выделить до 8 отдельных линейных областей памяти, задав для них определённые правила доступа. Макроячейки ARM720T и ARM740T имеют в своём составе кэш-память объёмом 8 Кбайт [2].

Ядра семейства ARM7T имеют традиционную архитектуру фон-Неймана с общей памятью команд и данных.

В результате анализа возможностей самого ядра, структур и функциональных возможностей микроконтроллеров, построенных на их основе, а также перечисленных выше требований УФКД предлагается строить на основе FPGA-кристаллов с применением следующих принципов построения.

Принцип иерархии в управлении основывается на построении архитектуры встроенных средств управления УФКД в виде иерархической сети местных устройств управления, что, как известно, позволяет разгрузить центральный модуль управления от решения несвойственных ему задач нижнего уровня, а значит, повысить эффективность средств управления в целом.

Принцип многорежимности функционирования подразумевает реализацию в УФКД следующих режимов работы:

- мониторинг контролируемой действующей аппаратуры из состава БМПС с последующей обработкой полученных результатов;

- функциональный контроль штатных режимов работы аппаратнопрограммных средств БМПС;

- режим технологического контроля аппаратно-программных средств БМПС на уровне ТЭЗов;

- самодиагностика в процессе инициализации после включения питания и

др.

Принцип встроенных средств отладки предполагает использование ядра ARM7T, что обеспечивает возможность проведения тестирования аппаратуры УФКД в соответствии со стандартом IEEE 1149.1(JTAG) под управлением внешней тест-мониторной системы, установленной, например, на инструментальной ПЭВМ [5]. Это связано с тем, что в состав процессорного ядра уже встроены тестовые блоки, в том числе, макроячейка EmbeddedlCE [6], позволяющая контролировать точки останова процессора. В результате оказывается возможным отлаживать процесс выполнения программы на ядре, используя механизм контрольных точек останова. При этом никакие изменения в программу пользователя вносить не требуется.

Принцип синтезируемости и реконфигурируемости архитектуры УФКД заключается в использовании микроконтроллерного ядра на основе ARM7T или подобной технологии, обладающей развитой системой прерывания и RISC-системой команд. К тому же он предполагает включение дополнительного оборудования, обеспечивающего эффективность функционирования ядра с учетом заданной области применения. Мегафункции, описывающие «модели» синтезируемых блоков создаются на языке VHDL и согласуются с ядром по спецификации.

Полимодульный принцип построения УФКД предполагает разбиение внутренних компонентов устройства на функциональные модули, как в составе ПЛИС, так и вне нее. Реализация данного принципа позволит не только отладить само устройство УФКД, но и с учетом предыдущего принципа за счет подбора (или дополнительной разработки) требуемых интерфейсных модулей, мегафункций переориентировать УФКД на заданный режим функционирования с учетом требований контролируемой системы.

Принцип аппаратной реализации службы реального времени позволяет на кристалле совместно с ядром ARM реализовать интегрированную службу реального времени с необходимыми атрибутами функционального контроля над процессом соблюдения системой требуемых временных интервалов, что особенно необходимо при выполнении ее мониторинга.

Принцип интерактивного взаимодействия с оператором предполагает наличие в составе УФКД средств ручного ввода значений параметров настройки режимов функционирования и визуальный мониторинг со стороны оператора за происходящими процессами посредством графического LCD, подключаемого внешне, как и клавиатура, к соответствующему разъему УФКД.

На рис. 6 представлена структура УФКД, отражающая перечисленные выше принципы.

К ИНСТРУМЕНТАЛЬНОЙ ПЭВМ

Рис. 6

Предлагаемая структура обладает рядом достоинств таких, как возможность настройки внутренней архитектуры ПЛИС на требуемые протоколы связи и управления БМПС в режиме функционального контроля, программируемость вычислительного ядра, модульное построение устройства с возможностью компоновочного выбора состава интерфейсных цифровых и аналоговых модулей, компактность конструкции. Это, а также имеющиеся у автора практические результаты в области функционального контроля специализированных БМПС делают настоящую разработку перспективной для реализации.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Микропроцессоры: системы программирования и отладки / В.А.Мясников,

М.Б.Игнатьев, А.А.Кочкин, Ю.Е.Шейнин; Под ред. В.А.Мясникова, М.Б.Игнатьева. -М.: Энергоатомиздат, 1985. - 272 с., ил.

2. http://www.chip-news.ru/archive/chipnews/200206/s06-t02.pdf

3. The ARM-THUMB Procedure Call Standart. ARM Limited, 1998.

4. ARM7TDMI Technical Reference Manual. rev. 3, 4. ARM Limited. 1994. 2001.

5. Ключев А., Платунов А. Встроенные инструментальные средства современных микроконтроллеров // Электронные компоненты. 2002, №6.

6. Embedded Trace Macrocell Specifi-cation. ARM Limited, 1999. 2001.