ЛОГИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ
LOGIC CALCULATOR

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны логические вычислители (см., например, фиг. 2 в описании изобретения к патенту РФ 2491613, кл. G06F 7/38, 2013 г.), которые реализуют параллельный набор двух простых симметричных булевых функций, зависящих от параллельного набора двух аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических вычислителей, относятся, в частности, ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация параллельного набора шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический вычислитель (патент РФ 2260837, кл. G06F 7/38, 2005 г.), который имеет шесть информационных входов, шесть выходов и реализует параллельный набор шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся неоднородность состава и сложность реализации целевых функций, обусловленные соответственно тем, что прототип состоит из элементов пяти типов (регистра, элементов ИЛИ, элементов И, замыкающих и размыкающих ключей) и целевые функции воспроизводятся с помощью настроечных сигналов.
Техническим результатом изобретения является обеспечение однородности состава и упрощение реализации параллельного набора шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом вычислителе, содержащем шесть информационных входов, шесть выходов, особенность заключается в том, что в него введены двадцать мажоритарных элементов, выходы j-го  и r-го  мажоритарных элементов соединены соответственно с объединенными вторым входом (j+[j/3]+2)-го, первым входом (j+[j/3]+3)-го мажоритарных элементов и объединенными вторым входом (r+[r/10]+4)-го, первым входом (r+[r/10]+5)-го мажоритарных элементов, первый вход q-го (q∈{1,3,6,10,15}) и второй вход g-го (g∈{2,5,9,14,20}) мажоритарных элементов подключены соответственно к шине единичного и шине нулевого потенциалов, а третьи входы j-го, n-го  и двадцатого мажоритарных элементов соединены соответственно с ([j/3]+2)-ым, ([n/5]+3)-им и шестым информационными входами логического вычислителя, i-й  выход и первый информационный вход которого подключены соответственно к выходу (i+14)-го мажоритарного элемента и объединенным второму входу первого, первому входу второго мажоритарных элементов, при этом [] есть оператор выделения целой части.
1
20
j
r
j+[j/3]+2
j+[j/3]+3
r+[r/10]+4
r+[r/10]+5
q
g
j
n
20
i+14
1
2
На чертеже представлена схема предлагаемого логического вычислителя. Логический вычислитель содержит мажоритарные элементы l, …, l, причем выходы элементов 1 и 1 соединены соответственно с объединенными вторым входом элемента 1, первым входом элемента 1 и объединенными вторым входом элемента 1, первым входом элемента l, первый вход элемента 1 (q∈{1,3,6,10,15}) и второй вход элемента l (g∈{2,5,9,14,20}) подключены соответственно к шине единичного и шине нулевого потенциалов, а третьи входы элементов 1, 1и l соединены соответственно с ([j/3]+2)-ым, ([j/5]+3)-им и шестым информационными входами логического вычислителя, i-й  выход и первый информационный вход которого подключены соответственно к выходу элемента 1 и объединенным второму входу элемента 1, первому входу элемента 1, при этом [] есть оператор выделения целой части.
1
6
m
m1
m2
m3
m1
m2
m1
m3
m2
m3
m1
m2
m3
Работа предлагаемого логического вычислителя осуществляется следующим образом. На его первый, …, шестой информационные входы подаются соответственно двоичные сигналы x, …, x∈{0,1}. На выходе мажоритарного элемента 1 имеем a#a#a=aa∨aa∨aa, где a, a, a и #, ∨, ⋅ есть соответственно сигналы на его первом, втором, третьем входах и символы операций Maj, ИЛИ, И. Тогда сигналы  (см. чертеж) будут определяться выражениями
5
6
В представленной ниже таблице приведены значения сигналов на выходах предлагаемого вычислителя при всех возможных наборах значений сигналов , x, x.
k1
ki
1
6
k1
ki
i
i
i
Таким образом, на i-ом  выходе предлагаемого вычислителя получим  где x, …, x∈{x, …, x}(1≤k1< … <ki≤6);  есть количество неповторяющихся конъюнкций x…x, определяемое как число сочетаний из 6 по i. Следовательно, z=τ, где τ есть i-я простая симметричная булева функция шести аргументов (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический вычислитель имеет однородный состав и без использования настроечных сигналов реализует параллельный набор шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов.