НИЗКОТЕМПЕРАТУРНЫЙ И РАДИАЦИОННО-СТОЙКИЙ КОМПЕНСАЦИОННЫЙ СТАБИЛИЗАТОР НАПРЯЖЕНИЯ НА КОМПЛЕМЕНТАРНЫХ ПОЛЕВЫХ ТРАНЗИСТОРАХ С УПРАВЛЯЮЩИМ P-N ПЕРЕХОДОМ
LOW-TEMPERATURE AND RADIATION-PROOF COMPENSATION VOLTAGE STABILIZER ON COMPLEMENTARY FIELD TRANSISTORS WITH CONTROL P-N JUNCTION

Изобретение относится к области вторичных источников электропитания (ВИЭП) и может быть использовано в структуре аналоговых и цифровых микросхем, работающих в условиях криогенных температур и воздействия радиации.
В современной микроэлектронике, в задачах космического приборостроения и низкотемпературных интерфейсах широко применяются компенсационные стабилизаторы напряжения (КСН), имеющие классическую архитектуру (источник опорного напряжения, дифференциальный усилитель сигнала рассогласования и регулирующий элемент). Известно два класса КСН – с высокоомным выходом регулирующего элемента [1-15] и низкоомным выходом регулирующего элемента [16-22], каждый из которых имеет свои преимущества и недостатки. Следует отметить, что в КСН на полевых транзисторах наиболее популярна структура с высокоомным выходом, что обусловлено физическими свойствами применяемых КМОП транзисторов с n-каналом. В то же время КМОП КСН с истоковым выходом [16-22] применяется значительно реже, что связано с необходимостью специального построения цепей управления такого РЭ.
Наиболее близким по технической сущности к заявляемому устройству является компенсационный стабилизатор напряжения на КМОП полевых транзисторах, представленный в статье  A. Maity, R. G. Raghavendra and P. Mandal, "On-chip voltage regulator with improved transient response," 18th International Conference on VLSI Design held jointly with 4th International Conference on Embedded Systems Design, Kolkata, India, 2005, pp. 522-527, fig. 2. doi: 10.1109/ICVD.2005.130. Он содержит  (фиг. 1) первую 1 шину источника питания, выход устройства 2, выходной полевой транзистор 3 регулирующего элемента, исток которого соединен с выходом 2 устройства, а сток подключен к первой 1 шине источника питания, дифференциальный усилитель сигнала рассогласования 4 с первым 5 и вторым 6 токовыми выходами и общей истоковой цепью 7, вторую 8 шину источника питания, токовое зеркало 9, вход которого соединен с первым 5 токовым выходом дифференциального усилителя сигнала рассогласования 4, инвертирующий выход связан со вторым 6 токовым выходом дифференциального усилителя сигнала рассогласования 4, причем токовое зеркало 9 имеет неинвертирующий выход 10, резистивный делитель напряжения 11, вход которого соединен с выходом устройства 2, а выход подключен к инвертирующему входу 12 дифференциального усилителя сигнала рассогласования 4, источник опорного напряжения 13, соединенный с неинвертирующим входом 14 дифференциального усилителя сигнала рассогласования 4.
Существенный недостаток известного КСН состоит в том, что при его реализации на КМОП полевых транзисторах не обеспечивается устойчивая работа схемы в диапазоне криогенных температур и воздействии проникающей радиации. Это связано со свойствами КМОП транзисторов, которые неудовлетворительно работают в данных тяжелых условиях эксплуатации, либо требуют специальных конструктивно-технологических решений [23].  В то же время полевые транзисторы с управляющим p-n переходом лишены данных недостатков и могут работать при высоком уровне потока нейтронов, а также при криогенных температурах [23]. Однако, формальное применение JFET в классических СН невозможно в связи с тем, что полярность напряжения между их истоком и затвором противоположна полярности напряжения между истоком и стоком. Для решения данной задачи необходимы новые схемотехнические решения и архитектуры КСН, адаптированные под применение JFET транзисторов. Эта задача решается в заявляемом устройстве.
Основная задача предлагаемого изобретения состоит в создании условий в архитектуре известного КСН на КМОП полевых транзисторах, при которых становится возможным применение JFET транзисторов и, как следствие, обеспечивается надежная работа устройства в  тяжелых условиях эксплуатации. Кроме этого, создаваемые JFET КСН будут иметь еще одно дополнительное положительное качество – напряжение на затворе его JFET регулирующего элемента с n-каналом будет меньше выходного напряжения КСН. Это существенно упрощает цепи управления JFET регулирующим элементом и создает оптимальные условия для согласования потенциалов в схеме КСН, когда максимальные напряжения на всех других активных элементах КСН меньше, чем его выходное напряжение. В КМОП КСН это принципиально невозможно.
Поставленная задача решается тем, что в стабилизаторе напряжения фиг. 1, содержащем  первую 1 шину источника питания, выход устройства 2, выходной полевой транзистор 3 регулирующего элемента, исток которого соединен с выходом 2 устройства, а сток подключен к первой 1 шине источника питания, дифференциальный усилитель сигнала рассогласования 4 с первым 5 и вторым 6 токовыми выходами и общей истоковой цепью 7, вторую 8 шину источника питания, токовое зеркало 9, вход которого соединен с первым 5 токовым выходом дифференциального усилителя сигнала рассогласования 4, инвертирующий выход связан со вторым 6 токовым выходом дифференциального усилителя сигнала рассогласования 4, причем токовое зеркало 9 имеет неинвертирующий выход 10, резистивный делитель напряжения 11, вход которого соединен с выходом устройства 2, а выход подключен к инвертирующему входу 12 дифференциального усилителя сигнала рассогласования 4, источник опорного напряжения 13, соединенный с неинвертирующим входом 14 дифференциального усилителя сигнала рассогласования 4, предусмотрены новые элементы и связи – в схему введен первый 15 дополнительный полевой транзистор, сток которого подключен ко второй 8 шине источника питания, затвор соединен с вторым 6 токовым выходом дифференциального усилителя сигнала рассогласования 4, а исток связан с затвором выходного полевого транзистора 3 регулирующего элемента и соединен с выходом устройства 2 через дополнительный резистор 16, причем в качестве всех упомянутых выше полевых транзисторов используются полевые транзисторы с управляющим p-n переходом.
На чертеже фиг. 1 показана схема стабилизатора напряжения – прототипа.
На чертеже фиг. 2 представлена схема заявляемого стабилизатора напряжения в соответствии с п. 1,  п. 2 формулы изобретения, а на чертеже фиг. 3 - в соответствии с п.3  формулы изобретения.
На чертеже фиг. 4 приведена схема заявляемого стабилизатора напряжения в соответствии с п. 4 формулы изобретения для случая, когда усилитель сигнала рассогласования 4 реализован на полевых транзисторах 18, 19 и источнике опорного тока 17, а неуправляемое токовое зеркало 9 выполняет функции активной динамической нагрузки 25.
На чертеже фиг. 5 показана схема заявляемого стабилизатора напряжения в соответствии с п. 5 формулы изобретения, а на чертеже фиг. 6 - в соответствии с п. 6 формулы изобретения.
На чертеже фиг. 7 представлена схема заявляемого стабилизатора напряжения в соответствии с п. 7 формулы изобретения, а на чертеже фиг. 8 - в соответствии с п. 8 формулы изобретения.
1
2
На чертеже фиг. 9 приведен статический режим стабилизатора фиг. 3 в среде LTSpice на моделях CJFet транзисторов ОАО «Интеграл» при -197°С,  R1=2 кОм, V3=5 В, V2=1.5 В, I=1 мА, I=500 мкА.
На чертеже фиг. 10 показана нагрузочная характеристика стабилизатора напряжения фиг. 9. Следует заметить, что для получения более высоких значений максимального тока в нагрузке в заявляемом КСН целесообразно параллельное включение нескольких элементарных JFET.
На чертеже фиг. 11 представлен статический режим стабилизатора фиг. 6 в среде LTSpice на моделях CJFet транзисторов ОАО «Интеграл» при 27°С, R1=2 кОм,  V3=5 В, V2=2 В, V4=3 В, I1=1 мА, I2=500 мкА.
На чертеже фиг. 12 приведена нагрузочная характеристика стабилизатора напряжения фиг. 11.
На чертеже фиг. 13 показан статический режим стабилизатора фиг. 8 в среде LTSpice на моделях CJFet транзисторов ОАО «Интеграл» при 27°С, R1=R2=20 кОм, R3=2 кОм, R4=R5=10 кОм, V3=5 В.
На чертеже фиг. 14 представлена нагрузочная характеристика стабилизатора напряжения фиг. 13 .
Низкотемпературный и радиационно-стойкий компенсационный стабилизатор напряжения на комплементарных полевых транзисторах с управляющим p-n переходом фиг. 2 содержит первую 1 шину источника питания, выход устройства 2, выходной полевой транзистор 3 регулирующего элемента, исток которого соединен с выходом 2 устройства, а сток подключен к первой 1 шине источника питания, дифференциальный усилитель сигнала рассогласования 4 с первым 5 и вторым 6 токовыми выходами и общей истоковой цепью 7, вторую 8 шину источника питания, токовое зеркало 9, вход которого соединен с первым 5 токовым выходом дифференциального усилителя сигнала рассогласования 4, инвертирующий выход связан со вторым 6 токовым выходом дифференциального усилителя сигнала рассогласования 4, причем токовое зеркало 9 имеет неинвертирующий выход 10, резистивный делитель напряжения 11, вход которого соединен с выходом устройства 2, а выход подключен к инвертирующему входу 12 дифференциального усилителя сигнала рассогласования 4, источник опорного напряжения 13, соединенный с неинвертирующим входом 14 дифференциального усилителя сигнала рассогласования 4. В схему введен первый 15 дополнительный полевой транзистор, сток которого подключен ко второй 8 шине источника питания, затвор соединен с вторым 6 токовым выходом дифференциального усилителя сигнала рассогласования 4, а исток связан с затвором выходного полевого транзистора 3 регулирующего элемента и соединен с выходом устройства 2 через дополнительный резистор 16, причем в качестве всех упомянутых выше полевых транзисторов используются полевые транзисторы с управляющим p-n переходом. Кроме этого, в схеме фиг. 2 дифференциальный усилитель сигнала рассогласования 4 реализован в частном случае на вспомогательном источнике опорного тока 17, первом 18 и втором 19 вспомогательных  полевых транзисторах, а резистивный делитель напряжения 11 реализован по традиционной схеме на первом 20 и втором 21 дополнительных резисторах. Двухполюсник 22 в схеме фиг. 2 моделирует свойства нагрузки КСН.
На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения, исток первого 15 дополнительного полевого транзистора связан через цепь смещения потенциалов 23 с затвором выходного полевого транзистора 3 регулирующего элемента и соединен с выходом устройства 2 через дополнительный резистор 16.
На чертеже фиг. 3, в соответствии с п. 3 формулы изобретения, цепь смещения потенциалов 23 выполнена на втором 24 дополнительном транзисторе, исток которого подключен к истоку первого 15 дополнительного полевого транзистора, затвор соединен со второй 8 шиной источника питания, а сток связан с затвором выходного полевого транзистора 3 регулирующего элемента и через дополнительный резистор 16 подключен к выходу устройства 2.
На чертеже фиг. 4, в соответствии с п. 4 формулы изобретения, в качестве токового зеркала 9 используется неуправляемое токовое зеркало, выполняющее  по выходу функции активной динамической нагрузки 25 и имеющее высокое выходное сопротивление. В данной схеме общая истоковая цепь 7 ДУ соединена с первой 1 шиной источника питания, а усилитель сигнала рассогласования 4 реализован на полевых транзисторах 18, 19 и источнике опорного тока 17.
На чертеже фиг. 5, в соответствии с п. 5 формулы изобретения, общая истоковая цепь 7 дифференциального усилителя сигнала рассогласования 4 соединена с выходом устройства 2.  При этом дифференциальный усилитель сигнала рассогласования 4 содержит вспомогательный источник опорного тока 17 в виде резистора и первый 18 и второй 19 вспомогательные  полевые транзисторы. В схеме фиг. 5 цепь смещения потенциалов 23 реализована в виде стабилитрона или другого источника опорного напряжения, а резистивный делитель напряжения содержит резисторы 20 и 21.
На чертеже фиг. 6, в соответствии с п. 6 формулы изобретения, общая истоковая цепь 7 дифференциального усилителя сигнала рассогласования 4 соединена с первой 1 шиной источника питания, причем дифференциальный усилитель сигнала рассогласования 4 содержит вышеназванные элементы 17, 18, 19. В схеме фиг. 6 неуправляемое токовое зеркало 9 реализовано на активной динамической нагрузке 25 и цепи симметрирования статического режима 26. В частных случаях в качестве цепи симметрирования статического режима 26 может применяться стабилитрон или пассивный резистор, обеспечивающий идентичность напряжений затвор-сток транзисторов 18 и 19. Это уменьшает напряжение смещения нуля усилителя сигнала рассогласования 4. Выходной полевой транзистор 3 регулирующего элемента в схеме фиг. 6 содержит (для получения повышенных уровней токов нагрузки) несколько параллельно включенных элементарных полевых транзисторов или имеет соответствующие геометрические размеры ширины канала. Причем в схеме фиг. 6 делитель напряжения 11 (в частном случае) имеет единичный коэффициент передачи, что обеспечивается соответствующим выбором сопротивления его резистора 20.
На чертеже фиг. 7, в соответствии с п. 7 формулы изобретения, неинвертирующий выход 10 токового зеркала 9 соединен с выходом устройства  2, а общая истоковая цепь 7 дифференциального усилителя сигнала рассогласования 4 связана со второй 8 шиной источника питания. Кроме этого,  в схеме фиг. 7 резистивный делитель напряжения содержит резисторы 20 и 21. Здесь цепь смещения потенциалов 23 выполнена в виде стабилитрона, а дифференциальный усилитель сигнала рассогласования 4 содержит вспомогательные транзисторы 27, 28, 29, 30,  а также вспомогательные резисторы 31 и 32.
На чертеже фиг. 8, в соответствии с п. 8 формулы изобретения, неинвертирующий выход 10 токового зеркала 9 соединен с первой 1 шиной источника питания, а истоковая цепь 7 дифференциального усилителя сигнала рассогласования 4 подключена ко второй 8 шине источника питания.
Рассмотрим работу КСН, представленного на чертеже фиг. 5.
Источник опорного напряжения 13 в схеме фиг. 5 реализуется по классическим схемам Видлара или в виде традиционного стабилитрона. При этом выходное напряжение КСН в схеме фиг. 5, за счет влияния отрицательной обратной связи, при малых статических ошибках дифференциального усилителя сигнала рассогласования 4, равно опорному напряжению 13. Работоспособность разных модификаций схемы фиг. 5 подтверждается результатами компьютерного моделирования КСН, представленными на чертежах фиг. 10, фиг. 12, фиг. 14.
На чертеже фиг. 5 показана схема заявляемого КСН, имеющего ряд существенных особенностей. Первая особенность состоит в том, что истоковая цепь 7 дифференциального усилителя сигнала рассогласования 4 здесь связана с выходом устройства 2, напряжение на котором достаточно стабильно (в соответствии с принципом работы КСН) и имеет малый уровень шумов. Данный эффект положительно сказывается на шумах усилителя сигнала рассогласования 4 и позволяет обеспечить высокий уровень подавления помех по шине питания 1. Вторая особенность КСН фиг. 5 состоит в том, что напряжение на затворе полевого транзистора 3 регулирующего элемента более отрицательное, чем напряжение на выходе устройства 2. Это упрощает построение цепей управления регулирующим элементом.
В схеме фиг. 7 используется нетрадиционный вариант построения дифференциального усилителя сигнала рассогласования на транзисторах 27-30. Причем  здесь неинвертирующий выход 10 токового зеркала 9 подключен к выходу устройства 2.  Это также повышает помехоустойчивость предлагаемого КСН.
В ряде случаев (фиг. 8) неинвертирующий выход 10 токового зеркала 9 может быть связан непосредственно с шиной питания.  Однако в таком варианте включения токового зеркала 9 к данному функциональному узлу КСН предъявляются повышенные требования к величине его выходного сопротивления, оказывающего влияние на подавление помех по шине питания 1.
Возможны и другие варианты построения базовых функциональных узлов заявляемого КСН (дифференциального усилителя сигнала рассогласования 4, токового зеркала 9, резистивного делителя напряжения 11, источника опорного напряжения 13), при которых обеспечиваются заявляемые преимущества КСН.
Таким образом, предлагаемый КСН выполняет свои основные функции в диапазоне криогенных температур, а за счет применения JFET транзисторов характеризуется устойчивостью к проникающей радиации [24].
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патентная заявка US 2007/0188228, fig.4, 2007 г.
2. Патентная заявка US 2010/0033144, fig.1, 2010 г.
3. Патент US 7.495.422, fig.4, 2009 г.
4. Патент US 7.301.315, fig.1, fig.2, fig.4, 2007 г.
5. Патент US 6.465.994, fig.1, 2002 г.
6. Патент US 6.977.490, fig.1, 2005 г.
7. Патентная заявка US 2014/0218112, fig.3а, 2014 г.
8. Патент US 7.586.371, fig.2, 2009 г.
9. Патент US 7.986.188, fig.1-4, 2011 г.
10. Патент US 6.407.537, fig.1-4, 2002 г.
11. Патентная заявка US 2007/0200623, fig.7, 2007 г.
12. Патент US 6.700.360, fig.4, 2004 г.
13. Патент US 6.690.228, fig.2, 2004 г.
14. Патент US 6.188.211, fig.1, 2001 г.
15. Патент US 6.812.590, fig._, 2005 г.
16. Патент WO 2010/028430, fig. 2, 2010 г.
17. Патентная заявка US 2009/027032, fig. 2, 2009 г.
18. Патент US 5.966.006, fig. 2, 1999 г.
19. Патент US 6.600.305, fig. 6, 2003 г.
20. Патент US 6.778.005, fig. 1, fig. 2, 2004г.
21. Патент US 6.969.982, fig. 2, 2005 г.
22. Патент US 6.437.550, fig. 10, 2002 г.
23. Создание низкотемпературных аналоговых ИС для обработки импульсных сигналов датчиков. Часть 1 / О. Дворников, В. Чеховский, В. Дятлов, Н. Прокопенко // Современная электроника. - № 4. – 2015. - С. 44-49.
24. O. V. Dvornikov, N. N. Prokopenko, N. V. Butyrlagin and I. V. Pakhomov, "The differential and differential difference operational amplifiers of sensor systems based on bipolar-field technological process AGAMC," 2016 International Siberian Conference on Control and Communications (SIBCON), Moscow, 2016, pp. 1-6. DOI: 10.1109/SIBCON.2016.7491792.