ДВУХТАКТНЫЙ БУФЕРНЫЙ УСИЛИТЕЛЬ НА КОМПЛЕМЕНТАРНЫХ БИПОЛЯРНЫХ ТРАНЗИСТОРАХ
PULL-PULL BUFFER AMPLIFIER ON COMPLEMENTARY BIPOLAR TRANSISTORS

Изобретение относится к области микроэлектроники и может быть использовано в качестве двухтактных выходных каскадов в различных аналоговых устройствах (операционных усилителях, драйверах линий связи и т.п.).
Известно значительное количество схем двухтактных буферных усилителей (БУ), которые реализуются на комплементарных биполярных (BJT) или полевых (JFet, КМОП, КНИ, КНС и др.) транзисторах [1-28], а также при их совместном включении. Вышеназванные схемотехнические решения БУ наиболее популярны как в зарубежных, так и в российских аналоговых микросхемах, реализуемых на основе типовых технологических процессов [1-28].
Ближайшим прототипом заявляемого устройства является буферный усилитель (фиг. 1), присутствующий в структуре  выходного каскада серийного операционного усилителя OP90 фирмы Analog Devices (https://www.rlocman.ru/i/File/2017/04/25/OP90.pdf). Схема БУ-прототипа фиг. 1 содержит   вход 1 и выход 2 устройства, первый 3 и второй 4 входные транзисторы, базы которых соединены со входом 1 устройства, причем коллектор второго 4 входного транзистора связан с первой 5 шиной источника питания, а его эмиттер соединен с выходом 2 устройства и эмиттером выходного 6 транзистора, коллектор которого подключен ко второй 7 шине источника питания, а база соединена с эмиттером первого 3 входного транзистора через прямосмещенный p-n переход на вспомогательном 8 транзисторе, источник опорного тока 9.
(-)
н.max
6
Существенный недостаток БУ-прототипа состоит в том, что его максимальный выходной ток отрицательной полярности I определяется током источника опорного тока 9 и коэффициентом усиления по току базы β выходного транзистора 6:
(1)
9
скв
p
Из уравнения (1) следует, что для получения больших выходных токов в низкоомной нагрузке Rн необходимо выбирать повышенные значения тока I, который определяет сквозной ток (I) второго 4 входного и выходного 6 транзисторов, а также общее  токопотребление БУ (I) в статическом режиме:
(2)
.(3)
Таким образом, схема БУ-прототипа не может работать в микрорежиме, если необходимо получить большие максимальные токи в нагрузке (. Это является ее существенным недостатком.
Основная задача предполагаемого изобретения состоит в создании БУ на комплементарных биполярных транзисторах, в котором разрешено техническое противоречие между статическим током потребления Ip и максимальным выходным током в нагрузке (. При этом схема БУ ориентирована на изготовление в рамках базовых матричных кристаллов, выпускаемых АО «Интеграл» (г. Минск) в интересах российских предприятий  [29,30].
предусмотрены новые элементы и связи
Поставленная задача достигается тем, что в буферном усилителе фиг. 1, содержащем вход 1 и выход 2 устройства, первый 3 и второй 4 входные транзисторы, базы которых соединены со входом 1 устройства, причем коллектор второго 4 входного транзистора связан с первой 5 шиной источника питания, а его эмиттер соединен с выходом 2 устройства и эмиттером выходного 6 транзистора, коллектор которого подключен ко второй 7 шине источника питания, а база соединена с эмиттером первого 3 входного транзистора через прямосмещенный p-n переход на вспомогательном 8 транзисторе, источник опорного тока 9,  - коллектор первого 3 входного транзистора соединен со входом токового зеркала 10, согласованного с первой 5 шиной источника питания, выход токового зеркала 10 связан со второй 7 шиной источника питания через источник опорного тока 9 и подключен к базе дополнительного транзистора 11, причем эмиттер дополнительного транзистора 11 соединен с базой выходного 6 транзистора, а коллектор дополнительного транзистора 11 соединен со второй 7 шиной источника питания.
На чертеже фиг. 1 показан выходной каскад - прототип в структуре серийного операционного усилителя OP90 фирмы Analog Devices (США).
На чертеже фиг. 2 приведена схема заявляемого двухтактного буферного усилителя на основе n-p-n и p-n-p биполярных транзисторов.
o
2
1
n
На чертеже фиг. 3 представлена схема для моделирования буферного усилителя фиг. 2 в среде LTspice при t=27C, +Vcc=-Vee=10 В, I=100 мкА, Rload=1 МОм и малом потоке нейтронов F=1 н/см на моделях транзисторов, рассмотренных в [29-31].
n
2
На чертеже фиг. 4 показана амплитудная характеристика буферного усилителя фиг. 3 в среде LTspice при разных сопротивлениях нагрузки (Rload=2 кОм/10 кОм/1 МОм) и незначительном потоке нейтронов F=1 н/см.
o
12
2
1
n
На чертеже фиг. 5 приведена схема для моделирования буферного усилителя фиг. 2 в среде LTspice при t=27C, +Vcc=-Vee=10 В, I=100 мкА, Rload=1 МОм и повышенном потоке нейтронов F=10 н/см.
n
12
2
На чертеже фиг. 6 представлена амплитудная характеристика буферного усилителя фиг. 5 в среде LTspice при разных сопротивлениях нагрузки (Rload=2 кОм/10 кОм/1 МОм) и повышенном потоке нейтронов F=10 н/см.
o
15
2
1
n
На чертеже фиг. 7 показана схема для моделирования буферного усилителя фиг. 2 в среде LTspice при t=27C, +Vcc=-Vee=10 В, I=100 мкА, Rload=1 МОм и высоком потоке нейтронов F=10 н/см.
n
15
2
На чертеже фиг. 8 приведена амплитудная характеристика буферного усилителя фиг. 7 в среде LTspice при разных сопротивлениях нагрузки (Rload=2 кОм/10 кОм/1 МОм) и потоке нейтронов F=10 н/см.
Двухтактный буферный усилитель на комплементарных биполярных транзисторах фиг. 2 содержит вход 1 и выход 2 устройства, первый 3 и второй 4 входные транзисторы, базы которых соединены со входом 1 устройства, причем коллектор второго 4 входного транзистора связан с первой 5 шиной источника питания, а его эмиттер соединен с выходом 2 устройства и эмиттером выходного 6 транзистора, коллектор которого подключен ко второй 7 шине источника питания, а база соединена с эмиттером первого 3 входного транзистора через прямосмещенный p-n переход на вспомогательном 8 транзисторе, источник опорного тока 9. Коллектор первого 3 входного транзистора соединен со входом токового зеркала 10, согласованного с первой 5 шиной источника питания, выход токового зеркала 10 связан со второй 7 шиной источника питания через источник опорного тока 9 и подключен к базе дополнительного транзистора 11, причем эмиттер дополнительного транзистора 11 соединен с базой выходного 6 транзистора, а коллектор дополнительного транзистора 11 соединен со второй 7 шиной источника питания. Двухполюсник Rн на чертеже фиг.2 моделируем свойства нагрузки.
На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения, токовое зеркало 10 содержит первый 12 и второй 13 вспомогательные транзисторы, базы которых соединены со входом токового зеркала 10, а объединенные эмиттеры подключены к первой 5 шине источника питания, причем коллектор второго 13 вспомогательного транзистора является выходом токового зеркала 10, а коллектор первого 12 вспомогательного транзистора соединен со входом токового зеркала 10.
Рассмотрим работу предлагаемого БУ фиг. 2.
9
Особенность схемы БУ фиг. 2 состоит в том, что статический режим первого 3, второго 4 входных транзисторов, выходного 6 и вспомогательного 8 транзисторов, так же как и в БУ-прототипе, определяется током I источника опорного тока 9. Однако, максимально возможный выходной ток  в нагрузке  при отрицательном входном напряжении в заявляемой схеме БУ значительно (на 1-2 порядка) больше, чем в схеме БУ-прототипа:
(1)
где =100÷150 – коэффициент усиления по току базы дополнительного транзистора 11.
n
2
Таким образом, в предлагаемой схеме обеспечивается в -раз  бóльшие значения тока в нагрузке при работе его транзисторов со статическими токами коллектора в диапазоне единиц-десятков микроампер. Данный вывод подтверждают графики на чертеже фиг. 4, которые были получены при низком уровне потока нейтронов (F=1н/см). Графики фиг. 6 и фиг. 8 показывают, что при существенном увеличении потока нейтронов амплитудная характеристика БУ изменяется незначительно, т.е. БУ при его изготовлении на основе базовых матричных кристаллов АО «Интеграл» может быть отнесен к радиационно-стойким схемотехническим решениям.
Таким образом, предлагаемый буферный усилитель имеет существенные достоинства в сравнении с известным БУ-прототипом, который нашел применение в серийных микросхемах OP90 фирмы Analog Devices (США).
БИБЛИОГРАФИЧЕСКИЙ  СПИСОК
1. Патент US 6.215.357, fig. 3, 2001 г.
2. Патент US 5.351.012, 1994 г.
3. Патент US 5.973.534, 1999 г.
4. Патент US 5.197.124, fig. 25, 1993 г.
5. Патент US 7.764.123, fig. 3, 2010 г.
6. Патент US № 6.268.769 fig.3, 2001 г.
7. Патент US № 6.420.933, 2002 г.
8. Патент US № 5.223.122, 1993 г.
9. Патентная заявка US № 2004/0196101, 2004 г.
10. Патентная заявка US № 2005/0264358 fig.1, 2005 г.
11. Патентная заявка US № 2002/0175759, 2002 г.
12. Патент US № 5.049.653 fig.8, 1991 г.
13. Патент US № 4.837.523, 1989 г.
14. Патент US № 5.179.355, 1993 г.
15. Патент Японии JP 10.163.763, 1991 г.
16. Патент Японии JP 10.270.954, 1992 г.
17. Патент US № 5.170.134 fig.6, 1992 г.
18. Патент US № 4.540.950, 1985 г.
19. Патент US № 4.424.493, 1984 г.
20. Патент Японии JP 6310950, 2018 г.
21. Патент US № 5.378.938, 1995 г.
22. Патент US № 4.827.223, 1989 г.
23. Патент US № 6.160.451, 2000 г.
24. Патент US № 4.639.685, 1987 г.
25. А.св. СССР 1506512, 1986 г.
26. Патент US № 5.399.991, 1995 г.
27. Патент US № 6.542.032, 2003 г.
28. M. Djebbi, A. Assi and M. Sawan. An offset-compensated wide-bandwidth CMOS current-feedback operational amplifier // CCECE 2003 - Canadian Conference on Electrical and Computer Engineering. Toward a Caring and Humane Technology (Cat. No.03CH37436), 2003, pp. 73-76 vol.1. DOI: 10.1109/CCECE.2003.1226347
29. Проектирование низкотемпературных и радиационно-стойких аналоговых микросхем для обработки сигналов датчиков: монография / Н.Н. Прокопенко, О.В. Дворников, А.В. Бугакова. – М.: СОЛОН-Пресс, 2021. – 200 с.
30. Элементная база радиационно-стойких информационно-измерительных систем: монография / Н.Н. Прокопенко, О.В. Дворников, С.Г. Крутчинский; под общ. ред. д.т.н. проф. Н.Н. Прокопенко; ФГБОУ ВПО «Южно-Рос. гос. ун-т экономики и сервиса». - Шахты: ФГБОУ ВПО «ЮРГУЭС», 2011. - 208 с.
31. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors // 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, Kazakhstan, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507.