УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЭВМ
PC CONTROL DEVICE

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления.
Известно устройство (аналог) (авт. св. СССР №1642469, МКИ G06F 11/00, Б.И. №14, 1991 г.), содержащее группу элементов ИСКЛЮЧАЩЕЕ ИЛИ, сумматор, два регистра сумматор по модулю К, формирователь дополнения вычетов, блок сравнения. Недостаток устройства - большое количество используемого оборудования.
Известно также устройство (аналог) (авт. св. СССР №1642470, МКИ G06F 11/00, Б.И. №14, 1991 г.), содержащее блок сумматоров по модулю два, два регистра, формирователь контрольного бита, элемент ИСКЛЮЧАЕЩЕЕ ИЛИ, элемент И, элемент ИЛИ и триггер. Недостаток устройства - большое количества используемого оборудования.
Наиболее близким по технической сущности (прототипом к предполагаемому изобретению) является устройство (авт. св. СССР №1608666, МКИ G06F 11/00, Б.И. №43, 1990 г.), содержащее блок свертки по модулю первый и второй блоки буферной памяти, блок контроля по модулю, блок сравнения, блок выдачи признака результата, блок постоянной памяти, блок оперативной памяти, первый и второй триггеры, абонент, первый и второй элементы ИЛИ, процессор, сумматор и блок задания смещения. Недостаток прототипа - большое количество используемого оборудования ввиду того, что вычисление и контроль проводимой операции производится различными узлами устройства.
Задача, на решение которой направлено заявленное устройство, состоит в повышении надежности перспективных образцов вычислительной техники.
Технический результат выражается в уменьшении количества используемого оборудования.
<mrow><mo stretchy="false">(</mo><mi>i</mi><mo>=</mo><mover accent="true"><mrow><mn>2,</mn><mi>n</mi></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
Технический результат достигается тем, что в устройство, содержащее первый блок сравнения, отличающееся тем, что в него введены (n-2)блока сравнения, где n - число вычислительных трактов ЭВМ, две группы мультиплексоров, группа блоков сложения чисел по модулю, группа демультиплексоров, группа регистров, три группы блоков элементов И, три группы блоков свертки по модулю, группа блоков сложения с константой по модулю, блок элементов И, группа блоков элементов ИЛИ и группа элементов НЕ, причем j-e входы первого операнда (j=1, n-1) соединены с первыми информационными входами соответствующих мультиплексоров первой группы, входы которых соединены с первыми входами соответствующих блоков сложения чисел по модулю группы, где операнды и результат операции представлены в модулярной системе счисления, а j-e входы второго операнда соединены с первыми информационными входами соответствующих мультиплексов второй группы, выходы которых соединены со вторыми входами соответствующих блоков сложения чисел по модулю группы, выходы которых соединены с информационными входами соответствующих демультиплексоров группы, управляющие входы которых соединены с управляющими входами мультиплексоров первой и второй групп и со входами управления устройства, первые выходы демультиплексоров группы соединены со входами соответствующих регистров группы, а их выходы соединены с первыми входами соответствующих блоков элементов И третьей группы, выходы которых являются j-ми выходами устройства, j-е входы первого и второго операндов соединены соответственно с первым и вторым входами n-го блока сложения по модулю группы, i-е входы первого и второго операндов
соединены со входами j-x блоков свертки по модулю соответственно первой и второй групп, выходы которых соединены со вторыми информационными входами j-х мультиплексоров соответственно первой и второй групп, вторые выходы j-х демультиплексоров группы соединены с первыми входами соответствующих блоков сравнения группы, выходы которых соединены со входами блока элементов И, а его выход - со вторыми входами блоков элементов И третьей группы, выход n-го блока сложения чисел по модулю группы соединен со входом соответствующего регистра группы, выход которого - с первым входом соответствующего блока элементов И третьей группы, а выходы i-x блоков сложения чисел по модулю группы через j-е блоки свертки по модулю третьей группы соединены со вторыми входами j-х блоков элементов И первой группы и со входами соответствующих блоков сложения с константой по модулю группы, выходы которых соединены со вторыми входами соответствующих блоков элементов И второй группы, выходы которых соединены со вторыми входами соответствующих блоков элементов ИЛИ группы, выходы которых соединены со вторыми входами j-x блоков сравнения группы, инверсные выходы переполнения i-x блоков сложения чисел по модулю группы соединены с входами соответствующих триггеров группы, выходы которых соединены с первыми входами соответствующих блоков элементов И первой группы, а через соответствующие элементы НЕ группы - с первыми входами соответствующих блоков элементов И второй группы, выходы блоков элементов И первой группы соединены с первыми входами соответствующих блоков элементов ИЛИ группы, выход n-го блока третьей группы блоков элементов И является n-м выходом устройства.
На фиг.1 представлена структурная схема предлагаемого устройства.
1
1
На фиг.2 приведена таблица 1 результатов операции (α+β)mod3.
2
2
На фиг.3 приведена таблица 2 результатов операции (α+β)mod5.
3
3
На фиг.4 приведена таблица 3 результатов операции (α+β)mod7.
На фиг.5 представлена структурная схема предлагаемого устройства для случая трех модулей (оснований) модулярной системы счисления, т.е. n=3.
1
2
3
1
2
3
1
2
3
2
2
1
3
3
2
3
1
2
Сущность изобретения состоит в представлении операндов остатками от деления на заданные основания модулярной системы счисления (МСС) с последующим проведением операции по каждому остатку отдельно. Однако контроль работы устройства по каждому основанию производится теми же узлами, которые используются и для вычислений. Рассмотрим МСС, состоящую из трех оснований m=3, m=5, m=7. В этом случае диапазон представления чисел равен m×m×m×=105. Для реализации операции модульного сложения табличным методом требуется три таблицы по соответствующим основаниям (модулям) (табл.1 - табл.3 (фиг.2 - фиг.4)). Однако для их аппаратного выполнения необходимо оборудование, которое растет по квадратичному закону относительно величины модуля МСС. Следовательно, целесообразно использовать одни узлы устройства как для проведения операции, так и ее контроля, который проводиться по младшему модулю. Схематически таблицы выполнятся на двухвходовых элементах И, а клетки таблиц, отмеченные знаком «+», объединяются в выходы переполнения. Наибольшие аппаратурные затраты при реализации данного устройства приходятся на таблицы. В данном случае операция сложения выполняется в вычислительных трактах (ВТ) по модулям m=3, m=5, m=7. Затем производится контроль ВТ (m=5) по модулю m=3, а ВТ (m=7) по модулю m=5. Таким образом, все вычислительные тракты, кроме первого, контролируются. В случае успешного завершения контроля результат операции поступает на выход устройства. Возможно дальнейшее совершенствование, когда старший модуль проверяется несколькими младшими. Например, ВТ контролируется по модулям m=3 и m=5. Данный подход позволит существенно увеличить глубину контроля и повысит надежность вычислений. Ввиду того что данная вычислительная схема обладает свойством самопроверяемости, то при этом повышается ее отказоустойчивость.
1
n
1
n
1
n
Представленная на фиг.1 структурная схема предлагаемого устройства содержит: 1÷1 - входы первого операнда, 2 - мультиплексоры первой группы, 3 - группа блоков сложения чисел по модулю, 4÷4 - выходы второго операнда, 5 - мультиплексоры второй группы, 6 - группа демультиплексоров, 7 - вход управления устройства, 8 - группа регистров, 9 - третья группа блоков элементов И, 10÷10 - выходы устройства, 11 - первая группа блоков свертки по модулю, 12 - вторая группа блоков свертки по модулю, 13 - группа блоков сравнения, 14 - блок элементов И, 15 - третья группа блоков свертки по модулю, 16 - первая группа блоков элементов И, 17 - группа блоков сложения с константой по модулю, 18 - вторая группа блоков элементов И, 19 - группа блоков элементов ИЛИ, 20 - группа триггеров, 21 - группа элементов НЕ.
Представленная на фиг.5 структурная схема предлагаемого устройства для случая трех модулей содержит те же узлы, как и на фиг.1.
1
n-1
1
n-1
1
n-1
n
n
i
i
n
<mrow><mi>i</mi><mo>=</mo><mover accent="true"><mrow><mn>2,</mn><mi>n</mi></mrow><mo stretchy="true">¯</mo></mover></mrow>
Входы первого операнда 1÷1 соединены с первыми информационными входами соответствующих мультиплексоров первой 2 группы, выходы которых соединены с первыми входами соответствующих блоков сложения чисел по модулю группы 3, где операнда и результат операции представлены в модулярной системе счисления, а входы второго операнда 4÷4 соединены с первыми информационными входами соответствующих мультиплексоров второй 5 группы, выходы которых соединены со вторыми входами соответствующих блоков сложения чисел по модулю группа 3, выходы которых соединены с информационными входами соответствующих демультиплексоров группы 6, управляющие входы которых соединены с управляющими входами мультиплексоров первой 2 и второй 5 групп и со входом управления 7 устройства, первые выходы демультиплексоров группы 6 соединены со входами соответствующих регистров 8 группы, а их выходы соединены с первыми входами соответствующих блоков элементов И третьей 9 группы, выходы которых являются выходами устройства 10÷10, входы первого 1 и второго 4 операндов соединены соответственно с первым и вторым входами n-го блока сложения по модулю группы 3, i-e входы первого 1 и второго 4 операндов, где
, соединены со входами j-x, где j=1, n-1 блоков свертки по модулю соответственно первой 11 и второй 12 групп, выходы которых соединены со вторыми информационными входами j-x мультиплексоров соответственно первой 2 и второй 5 групп, вторые выходы j-х демультиплексоров 6 группы соединены с первыми входами соответствующих блоков 13 сравнения группы, выходы которых соединены со входами блока 14 элементов И, а его выход - со вторыми входами блоков 9 элементов И третьей группы, выход n-то блока сложения чисел по модулю группы 3 соединен со входом соответствующего регистра 8 группы, выход которого - с первым входом соответствующего блока элементов И третьей 9 группы, а выходы i-х блоков сложения чисел по модулю группы 3 через j-e блоки свертки по модулю третьей 15 группы соединены со вторыми входами i-x блоков 16 элементов И первой группы и со входами соответствующих блоков 17 сложения с константой по модулю группы, выходы которых соединены со вторыми входами соответствующих блоков 18 элементов И второй группы, выходы которых соединены со вторыми входами соответствующих блоков 19 элементов ИЛИ группы, выходы которых соединены со вторыми входами соответствующих блоков 13 сравнения группы, инверсные выходы переполнения i-x блоков сложения чисел по модулю группы 3 соединены с входами соответствующих 20 триггеров группы, выходы которых соединены с первыми входами соответствующих блоков 16 элементов И первой группы, а через соответствующие элементы НЕ группы 21 - с первыми входами соответствующих блоков 18 элементов И второй группы, выходы блоков 16 элементов И первой группы соединены с первыми входами соответствующих блоков 19 элементов ИЛИ группы, выход n-го блока третьей группы 9 блоков элементов И является выходом 10 устройства.
1
n
1
2
n
1
2
n
1
n
1
2
n
Рассмотрим работу устройства. На вход 7 управления устройством поступает первый код, который передается на управляющие входы мультиплексоров первой 2 и второй 5 групп, а также на управляющие входы группы 6 демультиплексоров. На входы 1÷1 первого операнда поступает число A=(α, α, …, α), представленное в МСС по основаниям m, m, …, m. На входы 4÷4 второго операнда поступает число β=(β, β, …, β). Отметим, что в данном случаи первые информационные входы мультиплексоров первой 2 и второй 5 групп соединены с их выходами. Также информационные входы демультиплексоров 6 группы соединены с первыми их выходами.
1
i
i
<mrow><msub><mrow><mrow><mo>|</mo><mi>A</mi><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mi>i</mi></msub></mrow></msub><mo stretchy="false">(</mo><mi>i</mi><mo>=</mo><mover accent="true"><mrow><mn>2,</mn><mi>n</mi></mrow><mo stretchy="true">¯</mo></mover><mo stretchy="false">)</mo></mrow>
<mrow><msub><mrow><mrow><mo>|</mo><mi>B</mi><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mi>i</mi></msub></mrow></msub></mrow>
<mrow><msub><mrow><mrow><mo>|</mo><mrow><msub><mi>α</mi><mi>i</mi></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mi>j</mi></msub></mrow></msub><mo stretchy="false">(</mo><mi>j</mi><mo>=</mo><mn>1,</mn><mi>n</mi><mo>−</mo><mn>1</mn><mo stretchy="false">)</mo></mrow>
<mrow><msub><mrow><mrow><mo>|</mo><mrow><msub><mi>β</mi><mi>i</mi></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mi>j</mi></msub></mrow></msub></mrow>
<mrow><msub><mrow><mrow><mo>|</mo><mrow><msub><mi>c</mi><mi>i</mi></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mi>j</mi></msub></mrow></msub></mrow>
<mrow><msub><mi>c</mi><mi>i</mi></msub><mo>=</mo><msub><mrow><mrow><mo>|</mo><mrow><msub><mi>α</mi><mi>i</mi></msub><mo>+</mo><msub><mi>β</mi><mi>i</mi></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mi>i</mi></msub></mrow></msub></mrow>
<mrow><msub><mrow><mrow><mo>|</mo><mrow><msub><mi>c</mi><mi>i</mi></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mi>j</mi></msub></mrow></msub></mrow>
Следовательно, в блоках сложения 3 чисел по модулю группы производится данная операция, результат которой помещается в группу 8 регистров. Отсутствие превышения соответствующего модуля m при проведении модулярного сложения фиксируется появлением единицы на выходе соответствующего триггера 20 группы путем подачи сигнала с инверсного выхода переполнения данного блока сложения 3 чисел по модулю группы на вход триггера. Затем на вход 7 управления устройством поступает второй код, который поступает на управляющие входы мультиплексоров первой 2 и второй 5 групп и группы 6 демультиплексоров. При этом вторые информационные входы мультиплексоров первой 2 и второй 5 групп подключатся к их выходам, а информационные входы демультиплексоров 6 группы подключаются к их вторым выходам. Операнды
и
поступают на входы соответственно первой 11 и второй 12 групп блоков свертки по модулю, с выходом которых числа
и
поступают на вторые информационные входы соответственно мультиплексоров первой 2 и второй 5 групп. С их выходом данные числа поступают соответственно на первые и вторые входы блоков сложения 3 чисел по модулю группы. С их выходом результаты операции сложения через вторые выходы группы 6 демультиплексоров поступают на первые входы соответствующих блоков сравнения 13 группы. Также полученные результаты поступают на входы блоков свертки по модулю третьей 15 группы, где производится операция
, а
. Если при вычислении чисел c в блоках 3 сложения чисел по модулю группы не происходило превышение соответствующего модуля m, то с выходом блоков свертки по модулю третьей 15 группы числа
через соответствующие блоки элементов И первой 16 группы поступают на первые входы соответствующих блоков 19 элементов ИЛИ и с их выходов на вторые входы соответствующих блоков 13 сравнения группы.
<mrow><msub><mrow><mrow><mo>|</mo><mrow><msub><mi>c</mi><mi>i</mi></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mi>j</mi></msub></mrow></msub></mrow>
<mrow><msub><mrow><mrow><mo>|</mo><mrow><msub><mi>m</mi><mi>i</mi></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mi>j</mi></msub></mrow></msub></mrow>
1
n
В противном случае производится сложение
с константой
в блоках 17 сложения с константой по модулю группы и полученные числа через соответствующие блоки элементов И второй 18 группы поступают на вторые входы соответствующих блоков 19 элементов ИЛИ группы. Если результаты сравнения по всем блокам 13 сравнения группы положительны, то с их выходов поступают сигналы на входы блока 14 элементов И, с выхода которого поступает сигнал на вторые входы блоков элементов И третьей 9 группы и результат операции сложения чисел С=А+В поступает на выходы 10÷10 устройства.
1
2
3
1
2
3
1
2
3
1
2
3
1
2
3
1
1
2
2
2
3
3
m3
7
<mrow><msub><mrow><mrow><mo>|</mo><mrow><msub><mi>α</mi><mn>1</mn></msub><mo>+</mo><msub><mi>β</mi><mn>1</mn></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mn>1</mn></msub></mrow></msub><mo>=</mo><msub><mrow><mrow><mo>|</mo><mrow><mn>0</mn><mo>+</mo><mn>1</mn></mrow><mo>|</mo></mrow></mrow><mn>3</mn></msub><mo>=</mo><mn>1</mn></mrow>
<mrow><msub><mrow><mrow><mo>|</mo><mrow><msub><mi>α</mi><mn>2</mn></msub><mo>+</mo><msub><mi>β</mi><mn>2</mn></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mn>2</mn></msub></mrow></msub><mo>=</mo><msub><mrow><mrow><mo>|</mo><mrow><mn>2</mn><mo>+</mo><mn>4</mn></mrow><mo>|</mo></mrow></mrow><mn>5</mn></msub><mo>=</mo><mn>1</mn></mrow>
Пример. Пусть A=12, B=19. При выборе оснований m=3, m=3, m=7 диапазон МСС равен m·m·m=105. Операнды A и B при этом равны А=12(α,α,α)=(0,2,5); В=19=(β,β,β)=(1,4,5); а результат операции A+B=С=(с,с,с=31=(1,1,3). В этом случае блоки сложения чисел 3 по модулю группы реализуют таблицы 1÷3 (фиг.2 - фиг.4). После поступления первого кода на вход 7 управления устройства первые информационные входы мультиплексоров первой 2 и второй 5 групп соединены с их выходами, а информационные входы демультиплексоров 6 группы соединены с их первыми выходами. Остаток чисел по модулю 3 равный α=0 и β=1 поступает соответственно на первый и второй входы первого блока сложения 3 чисел по модулю группы. Результат операции
поступает в первый регистр 8 группы. Числа χ=2 и β=4 поступают на соответствующие входы второго блока сложения 3 чисел по модулю группы, и результат модульного сложения будет
помещен во второй регистр 8 группы. Отметим, что при этом произошло переполнение (превышение модуля m=5) и, следовательно, на инверсном выходе переполнения второго блока 3 сложения чисел по модулю группы сигнала не будет. На выходе первого триггера 20 группы будет установлен ноль. При сложении чисел |α+β|=|5+5|=3 также произошло превышение модуля (10>7), поэтому ноль будет и на выходе второго триггера 20 группы, а результат операции помещается в третий регистр 8 группы.
Затем поступает второй код на вход 7 управления устройством, который передается на управляющие входы мультиплексоров первой 2 и второй 5 групп и группы 6 демультиплексоров, подготавливая необходимые коммутации для проведения контроля вычислений.
<mrow><mrow><mo>|</mo><mrow><mrow><mo>|</mo><mrow><msub><mi>α</mi><mn>2</mn></msub><mo>+</mo><msub><mi>β</mi><mn>2</mn></msub></mrow><mo>|</mo></mrow><msub><mrow><mrow><mrow><msub><mrow><msub><mrow /><mi>m</mi></msub></mrow><mrow><msub><mrow /><mn>2</mn></msub></mrow></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mn>1</mn></msub></mrow></msub></mrow></mrow></mrow>
<mrow><mrow><mo>|</mo><mrow><mn>1</mn><mo>+</mo></mrow><mo>|</mo></mrow><mrow><mn>5</mn><mo>|</mo></mrow><msub><mrow><mrow><mrow><msub><mrow /><mn>3</mn></msub></mrow><mo>|</mo></mrow></mrow><mn>3</mn></msub><mo>=</mo><msub><mrow><mrow><mo>|</mo><mrow><mn>1</mn><mo>+</mo><mn>2</mn></mrow><mo>|</mo></mrow></mrow><mn>3</mn></msub><mo>=</mo><mn>0</mn></mrow>
<mrow><msub><mrow><mrow><mo>|</mo><mrow><msub><mi>α</mi><mn>2</mn></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mn>1</mn></msub></mrow></msub><mo>=</mo><msub><mrow><mrow><mo>|</mo><mn>2</mn><mo>|</mo></mrow></mrow><mn>3</mn></msub><mo>=</mo><mn>2</mn></mrow>
<mrow><msub><mrow><mrow><mo>|</mo><mrow><msub><mi>β</mi><mn>2</mn></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mn>1</mn></msub></mrow></msub><mo>=</mo><msub><mrow><mrow><mo>|</mo><mn>4</mn><mo>|</mo></mrow></mrow><mn>3</mn></msub><mo>=</mo><mn>1</mn></mrow>
<mrow><msub><mrow><mrow><mo>|</mo><mrow><msub><mi>α</mi><mn>3</mn></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mn>2</mn></msub></mrow></msub><mo>=</mo><msub><mrow><mrow><mo>|</mo><mn>5</mn><mo>|</mo></mrow></mrow><mn>5</mn></msub><mo>=</mo><mn>0</mn></mrow>
<mrow><msub><mrow><mrow><mo>|</mo><mrow><msub><mi>β</mi><mn>3</mn></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mn>2</mn></msub></mrow></msub><mo>=</mo><msub><mrow><mrow><mo>|</mo><mn>5</mn><mo>|</mo></mrow></mrow><mn>5</mn></msub><mo>=</mo><mn>0</mn></mrow>
<mrow><msub><mrow><mrow><mo>|</mo><mrow><msub><mi>α</mi><mn>3</mn></msub><mo>+</mo><msub><mi>β</mi><mn>3</mn></msub></mrow><mo>|</mo></mrow></mrow><mrow><msub><mi>m</mi><mn>3</mn></msub></mrow></msub></mrow>
<mrow><mrow><mo>|</mo><mrow><mn>3</mn><mo>+</mo></mrow><mo>|</mo></mrow><mrow><mn>7</mn><mo>|</mo></mrow><msub><mrow><mrow><mrow><msub><mrow /><mn>5</mn></msub></mrow><mo>|</mo></mrow></mrow><mn>5</mn></msub><mo>=</mo><msub><mrow><mrow><mo>|</mo><mrow><mn>3</mn><mo>+</mo><mn>2</mn></mrow><mo>|</mo></mrow></mrow><mn>5</mn></msub><mo>=</mo><mn>0</mn></mrow>
2
2
3
2
3
2
1
3
Результат операции
поступает на вход первого блока сложения 17 с константой по модулю, с выхода которого число
поступает через открытый первый блок элементов И второй 18 группы и далее первый блок 19 элементов ИЛИ группы на первый вход первого блока 13 сравнения группы. Числа α и β также поступают на входы первых блоков первой 11 и второй 12 групп блоков свертки по модулю соответственно, с выходов которых числа
и
поступают на входы первого блока 3 сложения чисел по модулю группы. Он реализует таблицу 1 (фиг.2) и результат сложения |2+1|=0 поступает на второй вход первого блока сравнения 13 группы. Ввиду того, что 0=0, то есть сравнения положительный - на вход 14 элементов И будет выдан сигнал. Аналогичным образом проходит контроль по модулю m=5 работы вычислительного тракта по модулю m=7. Формально можно записать
,
. При сложении чисел
произошло превышение модуля, поэтому проводим коррекцию
. Тогда имеем 0+0=0, следовательно, контроль по модулю m=5 третьего вычислительного тракта прошел удачно. На второй вход блока 14 элементов И поступает сигнал, с выхода которого он открывает все три блока третьей 9 группы элементов И, и результат операции сложения A+B=31=(1,1,3) поступает на выходы 10÷10 устройства.