Обобщенный критерий надежности интегральных схем и методы защиты от одиночных сбоев в цифровых устройствах на стадии проектирования

УДК 004.942

ОБОБЩЕННЫЙ КРИТЕРИЙ НАДЕЖНОСТИ ИНТЕГРАЛЬНЫХ СХЕМ И МЕТОДЫ ЗАЩИТЫ ОТ ОДИНОЧНЫХ СБОЕВ В ЦИФРОВЫХ УСТРОЙСТВАХ НА СТАДИИ ПРОЕКТИРОВАНИЯ

Ачкасов Владимир Николаевич д.т.н., доцент

ФГУП "Научно-исследовательский институт электронной техники ", Воронеж, Россия

Смерек Владимир Андреевич аспирант

Воронежская государственная лесотехническая академия, Воронеж, Россия

Уткин Денис Михайлович аспирант

Воронежский Государственный Университет, Воронеж, Россия

Рассмотрено влияние одиночных сбоев на работу цифровых устройств, а также получен обобщенный критерий надежности для интегральных схем. Полученный критерий наложен на конкретные микросхемы, используемые на практике

Ключевые слова: ИНТЕГРАЛЬНАЯ СХЕМА, ОДИНОЧНЫЕ СБОИ, СТРУКТУРНАЯ ИЗБЫТОЧНОСТЬ, ВРЕМЕННАЯ ИЗБЫТОЧНОСТЬ, ПРОГРАММНАЯ ИЗБЫТОЧНОСТЬ

UDK 004.942

GENERALIZED CRITERION OF RELIABILITY OF INTEGRATED CIRCUITS AND METHODS FOR THE PROTECTION OF SINGLE FAILURE IN DIGITAL DEVICES AT THE DESIGN STAGE

Achkasov Vladimir Nicolaevich Dr.Sci.Tech., associate professor Scientific research institute of electronic engineering, Voronezh, Russia

Smerek Vladimir Andreevich postgraduate student Voronezh State Academy of Forestry and Technologies, Voronezh, Russia

Utkin Denis Michailovich postgraduate student

Voronezh State University, Voronezh, Russia

The influence of single failures in the work of digital devices, and the generalized criterion for the reliability of integrated circuits are observed. The resulting criterion is imposed on specific chips that are used in practice

Keywords: INTEGRATED CIRCUITS, SINGLE FAILURE, STRUCTURAL REDUNDANCY, TIME REDUNDANCY, SOFTWARE REDUNDANCY

В настоящее время космические технологии широко вошли в нашу жизнь. Причина в том, что жизнь общества все сильнее зависит от эффективной работы различных космических систем. На космические аппараты возлагается, прежде всего, обороноспособность. Кроме того, они широко задействованы в таких областях, как разведка полезных ископаемых, мониторинг окружающей среды, развитие телекоммуникаций и телевидения и множество других областей [1].

На функционирование электронной аппаратуры, находящейся в эксплуатации в космосе, влияют многочисленные негативные факторы и условия. Особое значение имеет воздействие радиационного излучения, а именно, частиц естественного радиационного поля Земли, галактических и

солнечных космических лучей [2]. Основные эффекты воздействия космического излучения на электронную аппаратуру обусловлены ионизационными и ядерными потерями энергии первичных и вторичных частиц в чувствительных объемах элементов интегральных схем. Эти эффекты проявляются, в основном, через:

- параметрические отказы бортовой радиоэлектронной аппаратуры вследствие деградации характеристик интегральных схем по мере накопления дозы излучения;

- сбои и отказы интегральных схем от воздействия отдельных высокоэнергичных ядерных частиц.

Применение полупроводниковых изделий микроэлектроники в качестве компонентной базы космических систем сделало актуальной задачу оценки и прогнозирования устойчивости компонентов и узлов к радиационным воздействиям космического пространства [3 - 5].

Отдельное внимание при прогнозировании устойчивости схем при воздействии радиационного излучения следует уделить задаче проведения моделирования на этапе проектирования СБИС.

В данной работе рассмотрено влияние одиночных сбоев на работу цифровых устройств, а также получен обобщенный критерий надежности для интегральных схем.

Одиночные сбои (SEU) - это изменение состояния элемента, который хранит какую-либо информацию, под воздействием ионизирующего излучения. Так как цифровые схемы работают с двоичной информацией, то такие сбои проявляются как изменение состояния элемента на противоположное. Одиночные сбои относятся к классу soft сбоев в том понимании, что не приводят к катастрофическим (необратимым) отказам электрических цепей. Такие сбои, если они происходят в регистрах или оперативных запоминающих устройствах, могут быть исправлены путем повторной записи правильного значения.

В настоящее время разрабатывается множество заказных СБИС. Некоторые имеют высокую устойчивость к радиации, но не имеют возможности перенастройки. Другие - наоборот. Но во всех типах схем ячейки SRAM и триггера являются чувствительными к SEU и должны быть защищены различными способами. Если ПЛИС хранит информацию о конфигурации в области памяти SRAM, то при возникновении сбоя произойдет перепрограммирование ПЛИС.

Таким образом, в зависимости от функциональности интегральных схем и их построения, они могут быть устойчивыми к одиночным сбоям или нет. Но вне зависимости от этого, методы защиты от одиночных сбоев всегда должны применяться для областей ОЗУ и регистров.

Рассмотрим основные методы борьбы с одиночными сбоями, применяемыми в интегральных схемах.

1. Структурная избыточность. Наиболее распространен метод тройного резервирования (Triple Modular Redundancy, TMR), основанный на создании дубликатов критических узлов схемы Общее значение выбирается схемой голосования на основании выходов этих элементов. Таким образом, воздействие излучения изменит состояние логического элемента, только если пострадает сразу несколько узлов. Чем больше избыточность, тем больше задействуется полезной площади кристалла и тем меньше вероятность возникновения SEU. Недостаток этого подхода -увеличение числа транзисторов для выполнения одной и той же функции. TMR не исправляет ошибки, а только предоставляет правильное значение. Схема TMR может быть расширена до схемы с N-модульной избыточностью. При нечетном числе N и N > 3 возможно использование совпадения большинства.

результатов для определения выходного сигнала.

2. Временная избыточность. Основная идея заключается в повторении вычислений два или более раза в различные моменты времени. Результаты всех вычислений сохраняются в регистрах. Затем результаты анализируются схемой выбора на предмет отличия результатов, и определяется выходной сигнал. Если у схемы выбора нет возможности принятия решения по большинству совпадений, вычисления могут быть повторены.

3. Программная избыточность. Идея программной избыточности состоит в обеспечении достоверности наиболее важных решений по управлению и обработке информации. Она заключается в сопоставлении результатов обработки одинаковых исходных данных разными блоками схемы и исключении искажения результатов, обусловленных воздействием одиночных сбоев.

Рассмотрим задачу оптимизации структурной, информационной и программной избыточности для цифровых интегральных схем.

Одним из способов обеспечения высокой эффективности и надежности интегральных схем состоит в сбалансировании показателей структурного, информационного, программного, эксплуатационного видов эффективности [6]. При этом одни показатели необходимо максимизировать, а другие минимизировать.

Для нахождения таких обобщенных показателей качества можно воспользоваться минимаксной нормой

_г = пип. ,уП'.л:;

являющейся частным случаем обобщенной нормы [7]

_г = И:;=:  и;::: - -

Обобщенный минимаксный критерий надежности может быть представлен в следующем виде:

Г. = пип. ,у пи-:: ,.,-.г

где X = (Х1, Х2 ... Хп), У = (У1, У2 ... ут).

В нашем случае, в качестве параметров ,хп используется только показатель надежности интегральной схемы. В качестве параметров у1,у11 используются габаритные характеристики схемы, время выполнения основных операций и количество повторных выполнений операций.

Таким образом, минимаксный критерий надежности для интегральной схемы можно записать в виде:

где 21 - структурная избыточность;

72 - временная избыточность;

73 - программная избыточность;

Учитывая соотношение (3), окончательно критерий надежности для интегральных схем (5) можно представить в виде:

где х - показатель безотказности интегральной схемы; у1 - площадь интегральной схемы; у2 - время вычислений основных операций; у3 - количество повторов основных операций;

Рассмотрим воздействие методов защиты от одиночных сбоев с применением полученного соотношения на параметры интегральных схем на примере микросхем 8-разрядных микроконтроллеров архитектуры ЫСБ-51 К1830ВЕ32УМ и 1830ВЕ32У, разработанных ФГУП «НИИЭТ» (г. Воронеж).

где 7общ - критерий надежности для интегральных схем; N - количество используемых методов избыточности; Ъх - используемые методы избыточности;

Перепишем (4) в виде

^а6щ =

у± Є г же А’

Микросхема К1830ВЕ32УМ представляет собой

быстродействующий, экономичный, 8-разрядный КМОП

микроконтроллер, производимый по технологии КМОП с проектными нормами 0,35 мкм, со следующими особенностями:

- 8-разрядное микроконтроллерное ядро, оптимизированное для приложений управления. Поддержка ускоренного режима работы ядра с уменьшенным временем выполнения команд;

- 12 Кбайт встроенной EEPROM-памяти программ и 2 Кбайт встроенной EEPROM памяти данных с поддержкой как параллельного (с использованием обычного программатора) так и последовательного внутрисистемного программирования ISP в байтовом и страничном режимах (посредством последовательного интерфейса SPI) с коррекцией ошибок кодом Хэмминга;

- три уровня защиты памяти программ;

- блок 16-разрядной арифметики MDU;

- память ОЗУ (512 х 8) бит с мажоритированием и механизмом мониторинга;

- три 16-разрядных таймера/счетчика;

- два последовательных порта UART с обнаружением покадровых ошибок и автоматическим распознаванием адреса;

- последовательный интерфейс SPI с двойной буферизацией при записи и чтении;

- последовательный интерфейс I2C;

- массив таймеров-счетчиков PCA.

Микросхема обеспечивает работу с частотой от 1,25МГц до 33 МГц и поддерживает два, выбираемых программно, режима экономии мощности.

Основным блоком микроконтроллера является 8-разрядное ядро, поддерживающее ускоренный режим работы с уменьшенным временем

выполнения команд и включающее в себя регистровое АЛУ, регистр Аккумулятора, регистр Расширитель аккумулятора и регистр слова состояния процессора. В состав микроконтроллера также входит блок 16-разрядной арифметики или другими словами - блок умножения и деления, наличие которого позволяет использовать микроконтроллер в приложениях управления в реальном времени, которые требуют быстрых математических вычислений.

Память микроконтроллера представлена встроенной памятью программ БЕРКОМ и встроенной памятью данных БЕРКОМ с коррекцией ошибок кодом Хэмминга и возможностью последовательного и параллельного программирования, а также памятью ОЗУ с мажоритированием. Каждая память имеет механизм защиты и мониторинга ошибок.

В составе микроконтроллера имеется блок обработки прерываний, сторожевой таймер, таймеры-счетчики, а также устройство управления и синхронизации и генератор тактового сигнала.

Периферия представлена портами иАКТ, последовательными интерфейсами 12С и БР1 и четырьмя (для корпуса Н16.48-2В) или шестью (для корпуса CQFP64) двунаправленными портами ввода/вывода.

Микросхема 1830ВЕ32У представляет собой радиационно-стойкий, экономичный, 8-разрядный КМОП микроконтроллер, производимый по технологии КНИС с проектными нормами 0,5 мкм, со следующими особенностями:

- 8-разрядное микроконтроллерное ядро, оптимизированное для приложений управления. Поддержка ускоренного режима работы ядра с уменьшенным временем выполнения команд;

- обширные возможности побитовой обработки;

- двунаправленные и индивидуально адресуемые линии ввода-вывода;

- три 16-разрядных таймера/счётчика;

- полнодуплексный ИАКТ;

- разветвлённая структура прерываний (7 источников прерываний);

- встроенный тактовый генератор;

- режимы сохранения мощности;

- программируемый массив счетчиков РСА (5 каналов).

На рисунке 6 приведена структурная схема микроконтроллера.

В обеих микросхемах присутствуют память ОЗУ, защита от одиночных сбоев которой - одно из главных мероприятий при проектировании интегральных микросхем с повышенной устойчивостью к воздействию тяжелых заряженных частиц, так как в ОЗУ хранится оперативная информация пользовательских программ, сохранение которых является одним из главных критериев успешного функционирования микросхем. Как в микросхеме 1830ВЕ32У, так и в микросхеме К1830ВЕ32УМ в качестве защиты ОЗУ используется структурная избыточность, так как увеличение количества блоков памяти (в 3 раза) не приводит к увеличению общей площади микросхемы более чем на 30%.

Регистры применяются для управления периферийными устройствами, для хранения информации о вычислениях (например, аккумулятор), для хранения внутренних состояний, к которым у пользователя может не быть доступа. В случае возникновения одиночного сбоя в регистре возможно нарушение функционирования периферии, сбой выполнения пользовательской программы и т.д. Защита от сбоев регистров в микросхеме 1830ВЕ32У реализована только с помощью программной избыточности, так как применение структурной избыточности приведет к неоправданному увеличению площади микросхемы, а использование временной избыточности приводит к увеличению времени расчета основных операций более чем на 30%. Как структурная, так и временная избыточность реализована для регистров на схеме К1830ВЕ32УМ.

В схеме К1830ВЕ32УМ призутствует также ПЗУ, которая играет определяющую роль в формировании потребительских свойствах СБИС. Поэтому методы тройного резервирования (ТМК) для защиты от сбоев в них использовать нецелесообразно. Самым оптимальным видится использование корректирующих кодов Хэмминга. При организации ПЗУ схемы 1830ВЕ32У блоками по 1024 слов по 16 бит (1024х16), для каждого блока необходимо ввести дополнительные 1024 слов по 8 бит (1024х8), для того, чтобы осуществлялось исправление одной и фиксации двух ошибок в слове данных. В области ПЗУ могут храниться неоперативные данные (поправочные коэффициенты, состояния устройств и т.д.) и пользовательские программы. Сбой программы может привести к неконтролируемым последствиям, что в системах реального времени нежелательно (требуется время, чтобы неправильно функционирующую программу сбросил сторожевой таймер). В ИМС К1830ВЕ32УМ использовались СФ-блоки памяти ЕЕРКОМ со встроенной защитой данных кодом Хэмминга.

Помимо триггерных элементов и блоков памяти, значительное место в обеих интегральных занимают комбинационные элементы. У комбинационных элементов состояние выхода однозначно определяется набором входных сигналов. Комбинационная логика используется в вычислительных цепях для формирования входных сигналов и для подготовки данных, которые подлежат сохранению. При попадании ТЗЧ в элементы комбинационной логики возможно возникновение переходного процесса (иголки) на выходе. Так как входные сигналы (выходы соответствующих триггеров) в результате сбоя не изменяются, через некоторое время после сбоя на выходе комбинационной логики устанавливается правильное значение. Резервирование, например ТМК, для таких элементов не всегда эффективно, так как требует очень много площади, в отличие от резервирования тех же триггеров, поэтому для

защиты от сбоев элементов комбинационной логики рекомендуется использовать методы временной избыточности, а именно уменьшение тактовой частоты устройства.

Максимальная тактовая частота микросхемы определяется временем выполнения самой долгой операции. Ограничение на частоту накладывает самый долгий (по времени) комбинационный путь в схеме. Если произойдет попадание ТЗЧ и возникновение иголки в самом длинном (по времени) пути, то у комбинационной логики не будет запаса по времени для восстановления правильного значения на своем выходе. В случае правильной разработки ИМС таких длинных по времени путей большое множество. Выходом являет заложение запаса (30%-50%) от максимальной тактовой частоты ИМС.

Вероятность исправления зависит от времени, когда происходит попадания частицы и от места попадания. В случае если иголка возникает в элементах комбинационной логики, находящихся ближе к выходу логики, то восстановление на выходе правильного значения требует по времени меньше, чем когда иголка возникает в элементах, расположенных близко к входу.

Исходя из всего вышеописанного, критерий надежности для микросхем 1830ВЕ32У и К1830ВЕ32УМ можно записать, как

- _ _ - : (6) где 21 - структурная избыточность;

72 - временная избыточность;

73 - программная избыточность; или

критерий надежности для микросхемы 1830ВЕ32У, где Х - показатель безотказности интегральной схемы;

у1 - площадь блоков ОЗУ в интегральной схеме; http://ej.kubagro.ru/2012/02/pdf/39.pdf

у2 - время вычислений основных операций в комбинационной логике и регистрах;

уз - количество повторов основных операций в регистрах;

Критерий надежности для микросхемы К1830ВЕ32УМ можно записать, как

7пЯт= тш тахРбг.у,) + шттакР(г,у7)+ га1ита.хР(х,уп) —

пащ УЬСЭГ ХЕХ УьЕУхЕХ 7 *

критерий надежности для микросхемы К1830ВЕ32УМ. где х - показатель безотказности интегральной схемы;

у1 - площадь блоков ОЗУ и регистров в интегральной схеме; у2 - время вычислений основных операций в комбинационной логике и регистрах;

у3 - количество повторов основных операций в регистрах;

Таким образом, используя методы оптимизации структурной, временной и программной избыточности был получен обобщенный критерий надежности микросхем 1830ВЕ32У, К1830ВЕ32УМ, нашедших практическое применение.

Потребность в радиационно-стойких интегральных схемах и электронных компонентах существует не только в космических и военных областях. Уязвимость к одиночным сбоям может стать причиной постоянных неисправностей устройства, и привести к его отзыву из продажи для последующей переработки. Неудивительно, что методы повышения надежности, например, тройное резервирование, становятся привычным инструментом при разработке устройств самого различного назначения.

Литература

1. Басаев А., Гришин В. Космическое приборостроение: главное - правильная концепция. // ЭЛЕКТРОНИКА: НТБ. 2009. №8.

2. Попов В.Д. Вероятность безотказной работы ИС при различных «запасах» по дозе ионизирующего излучения // Радиационная стойкость электронных систем «Стойкость 2001»: Научно-технический сборник. М.: Паимс, 2001. Вып. 4.

3. Стешенко В. и др. Проектирование СБИС типа "Система на кристалле". Маршрут проектирования. Синтез схемы. // Электронные компоненты. 2009. №1.

4. Стешенко В.Б. и др. Опыт разработки СБИС типа СнК на основе встроенных микропроцессорных ядер. // Компоненты и технологии. 2008. № 9.

5. Бухтеев А. А. Методы и средства проектирования систем на кристалле. // Chip news, 2003, №4, с. 4-14.

6. Теслер Г. С. Интенсификация процесса вычислений. // Математические машины и системы, 1999. №2.

7. Хемминг Р. В. Численные методы. - М.: Наука, 1972.-400с.