СПОСОБ И УСТРОЙСТВО ДЛЯ УСТАНОВКИ ПОЛИТИКИ КЭШИРОВАНИЯ В ПРОЦЕССОРЕ

1. Способ определения политики кэширования, содержащий этапы, на которых:
принимают информацию о политике кэширования, связанную с одним или более целевых запоминающих устройств, выполненных с возможностью хранения информации, используемой процессором; и
устанавливают одну или более политик кэширования, основываясь на информации о политике кэширования.
2. Способ по п.1, в котором этап приема информации о политике кэширования содержит этап приема представляемой по собственной инициативе информации о политике кэширования.
3. Способ по п.1, в котором этап приема информации о политике кэширования содержит этапы, на которых:
направляют обращение к памяти на одно из целевых запоминающих устройств; и
принимают информацию о политике кэширования в ответ на обращение к памяти.
4. Способ по п.3, в котором этап приема информации о политике кэширования в ответ на обращение к памяти содержит этап приема информации о политике кэширования, обеспеченной целевым запоминающим устройством, на которое направлено обращение к памяти.
5. Способ по п.3, в котором этап приема информации о политике кэширования в ответ на обращение к памяти содержит этап приема информации о политике кэширования, обеспечиваемой декодером адреса, основываясь на адресе, связанном с обращением к памяти.
6. Способ по п.3, в котором этап установки одной или более политик кэширования содержит этапы, на которых:
обращаются к записи таблицы страниц, связанной с обращением к памяти; и
замещают одну или более политик кэширования, обозначенных записью таблицы страниц, информацией о политике кэширования, принимаемой в ответ на обращение к памяти.
7. Процессор, содержащий:
по меньшей мере одну кэш-память, выполненную с возможностью хранения информации, локальной для процессора; и
блок управления памятью, выполненный с возможностью установки одной или более политик кэширования по меньшей мере для одной кэш-памяти, основываясь на информации о политике кэширования, связанной с одним или более целевых запоминающих устройств, выполненных с возможностью хранения информации, используемой процессором.
8. Процессор по п.7, в котором блок управления памятью выполняют с возможностью обработки представляемой по собственной инициативе информации о политике кэширования.
9. Процессор по п.7, в котором блок управления памятью выполняют с возможностью направления обращения к памяти на одно из целевых запоминающих устройств и обработки информации о политике кэширования, принимаемой в ответ на обращение к памяти.
10. Процессор по п.9, в котором блок управления памятью выполняют с возможностью обработки информации о политике кэширования, обеспечиваемой целевым запоминающим устройством, на которое направлено обращение к памяти.
11. Процессор по п.9, в котором блок управления памятью выполняют с возможностью обработки информации о политике кэширования, обеспечиваемой декодером адреса, основываясь на адресе, связанном с обращением к памяти.
12. Процессор по п.11, в котором процессор включает в себя декодер адреса.
13. Процессор по п.9, в котором блок управления памятью выполняют с возможностью обращения к записи таблицы страниц, связанной с обращением к памяти, и для замещения одной или большего количества политик кэширования, обозначенных записью таблицы страниц, информацией о политике кэширования, принимаемой в ответ на обращение к памяти.
14. Система, содержащая:
процессор, имеющий по меньшей мере одну кэш-память, выполненную с возможностью хранения информации, локальной для процессора;
одно или более целевых запоминающих устройств, связанных с процессором и выполненных с возможностью хранения информации, используемой процессором; и
блок управления памятью, который включает в себя процессор, и который выполняют с возможностью установки одной или более политик кэширования по меньшей мере для одной кэш-памяти, основываясь на информации о политике кэширования, связанной с одним или более целевых запоминающих устройств.
15. Система по п.14, в которой блок управления памятью выполняют с возможностью обработки представляемой по собственной инициативе информации о политике кэширования.
16. Система по п.14, в которой блок управления памятью выполняют с возможностью направления обращения к памяти на одно из целевых запоминающих устройств и для обработки информации о политике кэширования, принимаемой в ответ на обращение к памяти.
17. Система по п.16, в которой блок управления памятью выполняют с возможностью обработки информации о политике кэширования, обеспечиваемой целевым запоминающим устройством, на которое направлено обращение к памяти.
18. Система по п.16, дополнительно содержащая декодер адреса, выполненный с возможностью обеспечения информации о политике кэширования, основываясь на адресе, связанном с обращением к памяти.
19. Система по п.18, в которой процессор включает в себя декодер адреса.
20. Система по п.16, в которой блок управления памятью выполняют с возможностью обращения к записи таблицы страниц, к которой обращаются в соответствии с обращением к памяти, и замещения одной или более политик кэширования, обозначенных записью таблицы страниц, информацией о политике кэширования, принимаемой в ответ на обращение к памяти.