Выбор модифицированного кода с суммированием единичных информационных разрядов для логических устройств с известной топологией

Проектирование и тестирование логических устройств

УДК 681.518.5:004.052.32

Вал. В. Сапожников, д-р техн. наук, Вл. В. Сапожников, д-р техн. наук, Д. В. Ефанов, канд. техн. наук

Кафедра «Автоматика и телемеханика на железных дорогах», Петербургский государственный университет путей сообщения Императора Александра I

ВЫБОР МОДИФИЦИРОВАННОГО КОДА С СУММИРОВАНИЕМ

ЕДИНИЧНЫХ ИНФОРМАЦИОННЫХ РАЗРЯДОВ ДЛЯ ЛОГИЧЕСКИХ УСТРОЙСТВ С ИЗВЕСТНОЙ ТОПОЛОГИЕЙ

Коды с суммированием с небольшим количеством разрядов в контрольных векторах часто используются при организации систем технического диагностирования логических устройств. Одним из перспективных кодов является код с суммированием единичных информационных разрядов, принципы построения которого базируются на основе использования специального поправочного коэффициента в виде суммы по модулю два заранее установленных разрядов информационного вектора и на вычислении наименьшего неотрицательного

вычета веса информационного вектора по модулю М = (т+1)1 1. Данная работа восполняет пробел в исследованиях модифицированных кодов с суммированием единичных разрядов и посвящена изучению влияния выбора правил вычисления поправочного коэффициента на такие важные показатели, как обнаружение ошибок на выходах контролируемых схем и структурная избыточность систем диагностирования. В эксперименте с набором контрольных комбинационных схем анализируются характеристики модифицированных кодов с суммированием единичных информационных разрядов (модифицированных кодов Бергера). Показано, что выбор способа вычисления поправочного коэффициента при построении модифицированного кода Бергера имеет принципиальное значение и определяет различные по характеристикам системы диагностирования (как сложности технической реализации, так и обнаружения ошибок на выходах контролируемых схем). Для обоснованного выбора модифицированного кода с суммированием единичных разрядов разработаны алгоритмы, позволяющие максимизировать показатель обнаружения ошибок и минимизировать показатель сложности технической реализации системы диагностирования.

система диагностирования; код Бергера; модифицированный код с суммированием единичных разрядов; обнаружение ошибок на выходах схем; площадь системы диагностирования

Введение

При построении надежных систем управления технологическими процессами на микроэлектронной и микропроцессорной основе часто используются различные методы синтеза самопроверяемых схем контроля [1-10]. В таких схемах неисправность из заданного класса (наиболее часто рассматривается модель константных неисправностей - stuck-at faults [11]) проявляется на выходах в виде защитной комбинации хотя бы на одном входном наборе [12].

При синтезе самопроверяемых схем контроля часто используются классические коды с суммированием, или коды Бергера [13], и их модификации [14-17]. В [18] показано, что от характеристик обнаружения кодом ошибок в информационных векторах напрямую зависят показатели обнаружения ошибок на выходе объекта диагностирования. При невозможности обнаружения 100 % ошибок из заданного класса применяются методы выделения групп контролепригодных выходов [19] или модификации структур объектов диагностирования [20-22]. Структурная избыточность, вносимая при этом непосредственно в объект диагностирования или же в схему контроля, зависит от правил формирования разрядов контрольных векторов кодов с суммированием [23].

Перспективным для задач организации схем контроля кодом с суммированием является модифицированный код с суммированием единичных информационных разрядов, или Я8(ш,к)-код, где m и k = |log2 (m +1)| - длины информационных и контрольных векторов соответственно [24].

Впервые способ построения ^5(ш,к)-кодов изложен в [17]. Он базируется на вычислении модифицированного веса информационного вектора по формуле

W = r

где r - вес информационного вектора (количество единичных разрядов);

M = 2^og2(ш+1)! 1 - модуль вычисления веса; выражение r (modM) определяет наименьший неотрицательный вычет значения веса по модулю M; а - специальный поправочный коэффициент - сумма по модулю два заранее установленных разрядов в информационном векторе.

Первые работы в области исследования свойств ^5(ш,к)-кодов касались анализа характеристик обнаружения ими ошибок в информационных векторах при единственном способе вычисления поправочного коэффициента:

a = fk+! fk+2  ... fm-1 fm , гдеf (1 G fc2 Ш}) - разряд инф°рмЩи°н-

ного вектора [17, 25, 26].

В [27] предлагается строить модульно модифицированные коды с суммированием, или RSM

и поправочного коэффициента по формуле а = /к+1 © /к+2 ©... © /т-1 © /т, но со значением модуля, выбранным из множества М е

Исследования влияния способов вычисления поправочного коэффициента а на характеристики кодов с суммированием показали, что поправочный коэффициент может быть вычислен как сумма по модулю два произвольных разрядов информационного вектора, а общее количество способов построе-

т-1

ния кода равно ^ С]т = 2т — 2 [24, 28]. В [29] описано семейство модульно

у=1

модифицированных кодов с суммированием единичных разрядов с различными способами вычисления поправочного коэффициента.

В [24] утверждается, что для общего случая рассмотрения всех информационных векторов не важно, какие именно разряды определяют значение поправочного коэффициента, а важно их количество: Я8(т,к)-коды будут обладать одинаковыми характеристиками обнаружения ошибок в информационных векторах при одинаковом количестве разрядов в сумме поправочного коэффициента. Минимальное общее количество необнаруживаемых ошибок, а также минимальное общее количество двукратных необнаруживаемых ошибок имеет Я8(т,к)-код, для которого в сумме поправочного коэффициента т л

использовано — разрядов информационного вектора при четном значении

т ± 1 2 т и--при нечетном значении т.

2

Отметим ключевые свойства Я8(т,к)-кодов, которые целесообразно учитывать при организации систем диагностирования [30, 31]:

1. Я8(т,к)-коды обнаруживают любые ошибки с нечетными кратно-стями.

2. Я8(т,к)-коды не обнаруживают примерно половину возможных симметричных ошибок в информационных векторах, имея в классе необнаружи-ваемых симметричные ошибки с любыми четными кратностями.

3. Я8(т,к)-коды обнаруживают монотонные ошибки любых кратностей за исключением некоторых монотонных ошибок с кратностями d = М.

4. Я8(т,к)-коды обнаруживают асимметричные ошибки любых кратностей d < М и не обнаруживают часть асимметричных ошибок с кратностями

т — М

d = М + 2у, у = 1,2,...,q, q < —2—

На выходах реальных схем все 2т возможных информационных вектора формируются крайне редко, что определяется условиями их функционирования (множеством входных комбинаций) и топологией. Таким образом, правила вычисления поправочного коэффициента становятся существенными и влияют на каждый конкретный случай. Поставим следующую задачу: проанализировать влияние правил формирования поправочного коэффициента

на характеристики обнаружения ошибок на выходах контрольных комбинационных схем, а также структурную избыточность систем диагностирования, построенных по ДО(т,А:)-кодам.

1 Структурная схема системы диагностирования

На рис. 1 изображена структурная схема системы диагностирования логического устройства F(x), реализующего набор булевых функций f1, fv ..., fm. С целью контроля неисправностей объекта диагностирования по результатам вычислений функций он снабжается схемой контроля в составе блока контрольной логики G(x), вычисляющего ряд контрольных функций g1,g2, ..., gk, и тестера TSC, осуществляющего сравнение значений функций fvf ..., fm и g1, g2, ..., gk [32, 33]. Наиболее просто TSC для идентификации принадлежности поступающих кодовых слов выбранному разделимому коду реализуется в виде каскадного соединения генератора контрольных разрядов G(f) [34], формирующего по значениям основных функций системы значения альтернативных контрольных функций g1', g2', ..., gk', и компаратора TRC, осуществляющего сравнение одноименных сигналов g.и g' ( j е {l;2;...;k}) и вырабатывающего единственный контрольный сигнал <z°z1> [35, 36]. При исправной работе всех блоков системы диагностирования на контрольном выходе тестера формиру-

Х1

Х2

xt

fl f2

fm

z

->zl

Схема контроля Рис. 1. Структурная схема системы диагностирования

Рабочие выходы

Сигнал контроля

ется парафазный сигнал <01> или <10>; наличие на выходе тестера непара-фазного сигнала <00> или <11> свидетельствует о присутствии неисправностей в одном из блоков системы диагностирования.

Схема компаратора в тестере является стандартной и строится в виде схемы сжатия парафазных сигналов. Для построения схемы компаратора требуется к - 1 стандартный модуль сжатия парафазных сигналов - при поступлении на парафазные входы парафазного сигнала такой модуль формирует на выходе также парафазный сигнал (рис. 2). Остальные блоки системы диагностирования строятся исходя из того, какой код положен в ее основу. Блок 0(/) является кодером выбранного кода, формирующим значения разрядов контрольного вектора по значениям рабочих выходов системы диагностирования, а блок О(х) - альтернативным устройством, также формирующим значения разрядов контрольных векторов выбранного кода, однако по значениям входов системы диагностирования.

Si-Si-

g2-S2-

& 1

&

& 1

&

TRC

Рис. 2. Модуль сжатия парафазных сигналов

о

z

Z

2 Инструментальная база для экспериментов

В ходе экспериментальных исследований характеристик модифицированных кодов с суммированием единичных информационных разрядов было разработано специальное программное обеспечение, позволяющее формировать для заданной контрольной схемы файлы-описания блоков G(x) и G(f) в формате *.pla [37]. Далее файлы анализировались с использованием интерпретатора SIS и определялась сложность технической реализации блоков в условных единицах площади, занимаемой устройством на кристалле, в библиотеке стандартных функциональных элементов stdcell2_2.genlib. Площадь системы диагностирования определяется по формуле

LCED = LF

где величины Ьр{х), Ьв(х) и £ характеризуют площади соответствующих блоков системы диагностирования, величина 16к соответствует площади, занимаемой каскадом инверторов, а 192 (к - 1) - площади компаратора ТЯС в библиотеке в1ёсе112_2.§епНЬ.

Были проанализированы некоторые контрольные комбинационные схемы базы LGSynthЛ89 [38]. Контрольные схемы из данного набора записаны в формате ^пеЛЩ содержащем данные о структуре схемы. Это позволило проанализировать влияние одиночных константных неисправностей выходов внутренних логических элементов на выходы схемы и обнаруживающую способность каждого способа кодирования. В эксперименте в структуре схемы последовательно фиксировались все возможные одиночные константные неисправности логических элементов и на входы контрольной схемы подавались все возможные входные воздействия. Это позволило для каждой одиночной неисправности сформировать множество информационных векторов, классифицированных на векторы, содержащие ошибку (обнаруживаемую кодом или нет) или не содержащие ошибку. Далее было определено общее количество векторов с необнаруживаемой ошибкой. В итоге для каждой схемы была получена статистика по необнаруживаемым на ее выходах ошибкам по каждой возможной кратности d е {1; 2;...; т} и виду (одиночная, монотонная, симметричная и асимметричная [39]).

3 Результаты экспериментов по анализу характеристик обнаружения ошибок на выходах контрольных схем

В эксперименте по анализу характеристик обнаружения ошибок на выходах контрольных комбинационных схем с использованием ЯБ (т, к)-кодов определялось, как влияют одиночные константные неисправности на выходах внутренних логических элементов на выходы самой схемы. Последовательно вносились одиночные константные неисправности и на входы подавались все возможные входные воздействия. Выбирался способ вычисления поправочного коэффициента а для соответствующего количеству выходов схемы ЯБ(т,к)-кода и формировались распределения необнаруживаемых ошибок по видам и кратностям.

Проанализируем некоторые результаты экспериментов с тремя комбинационными схемами - ст162а, а1и2 и х2 (табл. 1). Для каждой из них были исследованы все 2т варианта образования поправочного коэффициента. Результаты в табл. 2-4 содержат распределения необнаруживаемых ошибок по видам и кратностям для каждой схемы, а также рассчитанные показатели обнаружения ошибок.

Классическими кодами Бергера в каждой из представленных схем не будут обнаружены все симметричные ошибки (см. табл. 1). Некоторые же

Таблица 1. Характеристики выбранных контрольных комбинационных схем

Площадь в услов- Количество необнаруживаемых ошибок

Название схемы Количество входов Количество выходов ных едини цах stdcell 2_2. genlib монотонных симметричных асимметричных всего

cm162a 14 5 784 314067 1920 1344 317331

alu2 10 6 7264 52 460 7722 2616 62 798

x2 10 7 1056 19 484 104 120 19 708

Таблица 2. Показатели обнаружения ошибок RS(m,k)-кодами на выходах

схемы cm 162a

№ а Необнаруживаемые ошибки Показатели обнаружения ошибок, %

монотонные, d = 4 симметричные, d = 2 всего U4 Y 1 m

1 0, 31 6493 1920 8413 100 100 2,65117

2 1, 30 5597 1920 7517 86,201 100 2,36882

3 2, 29 224 1920 2144 3,45 100 0,67564

4 3, 28 672 1920 2592 10,35 100 0,81681

5 4, 27 224 1536 1760 3,45 80 0,55463

6 5, 26 672 1536 2208 10,35 80 0,6958

7 6, 7 6045 1536 7581 93,1 80 2,38899

8 8, 23 224 0 224 3,45 0 0,07059

9 9, 22 672 0 672 10,35 0 0,21177

10 10, 11 6045 0 6045 93,1 0 1,90495

11 12, 13 6045 384 6429 93,1 20 2,02596

12 14, 17 672 384 1056 10,35 20 0,33278

13 15, 16 224 384 608 3,45 20 0,1916

14 18, 19 6045 384 6429 93,1 20 2,02596

15 20, 21 6045 0 6045 93,1 0 1,90495

16 24, 25 6045 1536 7581 93,1 80 2,38899

RS^^-ragL! обнаруживают часть симметричных ошибок на выходах комбинационных схем. Следует отметить что RS^^-ragL! с длинами информационных векторов m, равными 5, 6, 7, в классе необнаруживаемых будут иметь монотонные ошибки кратностью d = 4 и для m, равными 6, 7, - асимметричные

Таблица 3. Показатели обнаружения ошибок RS(ш,k)-кодами на выходах схемы alu2

№ а Необнаруживаемые ошибки Показатели обнаружения ошибок, %

монотонные, d = 4 симме-трич-ные, d = 2 симме-трич-ные, d = 4 Всего и4 У ' ш

1 0, 63 0 7691 31 7722 0 100 100 0,12297

2 1, 62 3 7621 11 7635 2,113 99,09 35,484 0,12158

3 2, 61 120 2601 0 2721 84,507 33,819 0 0,04333

4 3, 60 19 2531 23 2573 13,38 32,909 74,194 0,04097

5 4, 69 0 7691 23 7714 0 100 74,194 0,12284

6 5, 58 139 7621 0 7760 97,887 99,09 0 0,12357

7 6, 57 22 2601 0 2623 15,493 33,819 0 0,04177

8 7, 56 123 2531 31 2685 86,62 32,909 100 0,04276

9 8, 55 0 7643 20 7663 0 99,376 64,516 0,12203

10 9, 54 139 7573 3 7715 97,887 98,466 9,677 0,12285

11 10, 53 22 2553 11 2586 15,493 33,195 35,484 0,04118

12 11, 52 123 2483 28 2634 86,62 32,284 90,323 0,04194

13 12, 51 142 7643 28 7813 100 99,376 90,323 0,12441

14 13, 50 3 7573 11 7587 2,113 98,466 35,484 0,12082

15 14, 49 120 2553 3 2676 84,507 33,195 9,677 0,04261

16 15, 48 19 2483 20 2522 13,38 32,284 64,516 0,04016

17 16, 47 19 1040 0 1059 13,38 13,522 0 0,01686

18 17, 46 120 980 23 1123 84,507 12,742 74,194 0,01788

19 18, 45 3 4180 31 4214 2,113 54,349 100 0,0671

20 19, 44 142 4120 8 4270 100 53,569 25,806 0,068

21 20, 43 123 1040 8 1171 86,62 13,522 25,806 0,01865

22 21, 42 22 980 31 1033 15,493 12,742 100 0,01645

23 22, 41 139 4180 23 4342 97,887 54,349 74,194 0,06914

24 23, 40 0 4120 0 4120 0 53,569 0 0,06561

25 24, 39 123 1088 11 1222 86,62 14,146 35,484 0,01946

26 25, 38 22 1028 28 1078 15,493 13,366 90,323 0,01717

27 26, 37 139 4228 20 4387 97,887 54,973 64,516 0,06986

28 27, 36 0 4168 0 4168 0 54,193 0 0,06637

29 28, 35 19 1088 3 1110 13,38 14,146 9,677 0,01768

30 29, 34 120 1028 20 1168 84,507 13,366 64,516 0,0186

31 30, 33 3 4228 28 4259 2,113 54,973 90,323 0,06782

32 31, 32 142 4168 11 4321 100 54,193 35,484 0,06881

Таблица 4. Показатели обнаружения ошибок RS(m,k)-кодaми на выходах схемы х2

Необнаруживаемые ошибки Показатели обнаружения ошибок, %

№ a моно- симме-

тонные, С = 4 трич-ные, С = 2 N m U4 Y 1 m

1 0, 127 0 104 104 0 100 0,5277

2 1, 17, 42, 58, 69, 85, 110, 126 40 56 96 100 53,846 0,48711

3 2, 18, 41, 57, 70, 86, 109, 125 24 0 24 60 0 0,12178

4 3, 19, 40, 56, 71, 87, 108, 124 24 48 72 60 46,154 0,36533

5 4, 20, 47, 63, 64, 80, 107, 123 0 104 104 0 100 0,5277

6 5, 21, 46, 62, 65, 81, 106, 122 0 56 56 0 53,846 0,28415

7 6, 22, 45, 61, 66, 82, 105, 121 16 0 16 40 0 0,08119

8 7, 23, 44, 60, 67, 83, 104, 120 16 48 64 40 46,154 0,32474

9 8, 24, 35, 51, 76, 92, 103, 119 16 104 120 40 100 0,60889

10 9, 25, 34, 50, 77, 93, 102, 118 16 56 72 40 53,846 0,36533

11 10, 26, 33, 49, 78, 94, 101, 117 0 0 0 0 0 0

12 11, 27, 32, 48, 79, 95, 100, 116 0 48 48 0 46,154 0,24356

13 12, 28, 39, 55, 72, 88, 99, 115 24 104 128 60 100 0,64948

14 13, 29, 38, 54, 73, 89, 98, 114 24 56 80 60 53,846 0,40593

15 14, 30, 37, 53, 74, 90, 97, 113 40 0 40 100 0 0,20296

16 15, 31, 36, 52, 75, 91, 96, 112 40 48 88 100 46,154 0,44652

17 16, 43, 59, 68, 84, 111 40 104 144 100 100 0,73067

ошибки с кратностью d = 6 [30]. Последние, однако, на выходах данных схем не возникают ввиду особенностей их топологии. Монотонные же четырехкратные ошибки на выходах рассматриваемых схем допустимы, и часть из них не обнаруживается RS(m,k)-кодами. За счет этого для каждой схемы при некоторых способах вычисления поправочного коэффициента а при построении RS(m,k)-кодa допускается даже ухудшение характеристик обнаружения ошибок по сравнению с использованием для контроля кода Бергера. Тем не менее для каждой схемы может быть подобран такой способ построения RS(m,k)-кодa, который позволяет обнаруживать большее, чем при использовании кода Бергера, количество ошибок на ее выходах.

Для упрощения записи в табл. 2-4 введены специальные обозначения для формул вычисления поправочных коэффициентов RS(m,k)-кодов. Формулы поправочных коэффициентов обозначены десятичными эквивалентами двоичных чисел, определяющих позиции суммируемых в информацион-

ных векторах разрядов (в двоичной записи десятичного эквивалента единичные разряды соответствуют суммируемым разрядам информационного вектора). Например, десятичный эквивалент 27 соответствует двоичному числу <11011>, что означает необходимость суммирования 1, 2, 4 и 5-го разрядов при вычислении поправочного коэффициента: а = © /2 © /4 © /5. Таким образом, десятичное число, указанное в табл. 2-4 для поправочных коэффициентов, однозначно определяет один код из семейства RS(m,k)-кодов с заданной длиной информационного вектора.

Несмотря на то что при использовании RS(m,k)-кодов не всегда удается обеспечить 100 %-е обнаружение ошибок на выходах контролируемых схем, изменяя формулу вычисления поправочного коэффициента, можно минимизировать количество необнаруживаемых на выходах схемы ошибок и тем самым снизить вероятность их возникновения для данной схемы. В каждой из таблиц 2-4 рассчитаны следующие показатели обнаружения ошибок:

- ^ - доля необнаруживаемых монотонных ошибок кратностью d от общего количества монотонных ошибок данной кратностью в схеме;

- od - доля необнаруживаемых симметричных ошибок кратностью d от общего количества симметричных ошибок данной кратностью;

- уш - доля необнаруживаемых кодом ошибок от общего количества возможных ошибок на выходах схемы.

По показателю уш можно судить об эффективности обнаружения ошибок RS(m,k)-кодами с различными способами вычисления поправочного коэффициента в каждой конкретной схеме (рис. 3-5). Для схемы ст162а значение показателя уш колеблется от величины 2,65117 % к величине 0,07059 % при различных способах вычисления а (рис. 3). Для других рассматриваемых схем этот показатель в среднем значительно ниже: для а1и2 минимум значения уш равен 0,01645 %, а максимум - 0,12441 % (рис. 4); для х2 минимум составляет 0 %, а максимум - 0,73067 % (рис. 5). Таким образом, для каждой контрольной схемы показатель, характеризующий необнаруживаемые кодом ошибки, составляет менее 1 %. По графикам рис. 3-5 можно выбрать такой способ вычисления поправочного коэффициента, который будет давать минимум необнаруживаемых ошибок на выходах соответствующих схем.

Отметим некоторые закономерности, определяющие способы построения RS (ш, £)-кодов с разнообразными характеристиками обнаружения ошибок на выходах контрольных комбинационных схем:

1) в отличие от теоретических результатов [24, 28-30], в ходе исследований установлено, что для каждой контрольной схемы выбор конкретных разрядов информационного вектора имеет принципиальное значение и позволяет даже при одинаковом их количестве в сумме поправочного коэффициента уменьшить количество необнаруживаемых кодом ошибок;

2) одинаковые распределения необнаруживаемых ошибок по видам и кратностям получаются всегда для пар десятичных эквивалентов вычисления

O..-

"v..-'*

л

/ : V ^

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Варианты подсчета поправочного коэффициента а

Рис. 3. Значение коэффициента у для контрольной схемы сш162а

0,12$^-

<5Ч>

¿•'о

О'

о

О-

о

¿•о

АР.

о.

ТОТ

"О

.о

te

1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31

Варианты подсчета поправочного коэффициента а Рис. 4. Значение коэффициента у для контрольной схемы а1и2

0,8

0,7

а

\о о

н

о *

ю ^ Я а

а ^

о св

0,6

0,5

3

_ § 0,4

я а

8 €

я ц

I § 0,3

&

Н ю о и я

о

0,2

0,1

О

С

о

О

о.

0-

о

о

8

.10 11 12 I 13 14 15 16 17

Варианты подсчета поправочного коэффициента а Рис. 5. Значение коэффициента у для контрольной схемы х2

поправочного коэффициента, и нет случая, когда одно и то же распределение необнаруживаемых ошибок имеется для нечетного количества способов вычисления поправочного коэффициента.

Проиллюстрируем пункт 1. К примеру, в табл. 2 вариант с вычислением поправочного коэффициента с десятичным эквивалентом, равным единице, дает большее количество необнаруживаемых ошибок, чем вариант с вычислением поправочного коэффициента с десятичным эквивалентом, равным восьми. В первом случае а = /, а во втором а = /. Таким образом, отдельный контроль четвертого разряда позволяет значительно уменьшить количество необнаруживаемых в схеме ошибок.

Отмеченная в п. 2 особенность позволяет среди выбранных способов построения модифицированного кода с суммированием выбрать такой, который даст улучшение характеристик системы контроля еще по одному критерию, например по сложности технической реализации.

4 Результаты экспериментов по анализу показателей структурной избыточности контрольных схем

Сложность технической реализации системы функционального контроля оценивается показателем площади, занимаемой логическим устройством на кристалле (см. формулу (2)). С использованием разработанного авторами

комплекса программ Coding были получены файлы-описания всех составляющих системы диагностирования (см. рис. 1). Далее, с применением известного интерпретатора SIS и с использованием стандартной библиотеки функциональных элементов stdcell2_2.genlib [37] были определены показатели площади систем диагностирования, построенных на основе использования различных модифицированных кодов с суммированием. В табл. 5 для примера приведены результаты вычислений для системы диагностирования схемы cm 162a.

Таблица 5. Площади систем диагностирования для контроля схемы cm 162a

a LRS

1 4320 89,404

2 5408 111,921

3 4576 94,702

4 5432 112,417

5 4416 91,391

6 4712 97,517

7 4080 84,437

8 5392 111,589

9 4592 95,033

10 4768 98,675

11 4480 92,715

12 4856 100,497

13 4376 90,563

14 4480 92,715

15 4544 94,04

16 4864 4832 100,662

17 4216 87,252

18 4880 100,993

19 4160 86,093

20 6624 137,086

21 4496 93,046

22 4328 89,57

23 4952 102,483

24 4432 91,722

25 4152 85,927

26 4408 91,225

27 4656 96,358

28 4248 87,914

29 4608 95,364

30 4040 83,609

31 4488 92,881

Следует отметить, что, в отличие от результатов анализа показателей обнаружения ошибок в схемах на основе Я8(т,к)-кодов, различные способы вычисления поправочного коэффициента дают различные по площади системы диагностирования. На рис. 6 показана зависимость показателя уменьшения площади технической реализации системы диагностирования при использовании взамен классического кода Бергера Я8(т,к)-кода с различными способами подсчета а. Для большинства вариантов построения кода достигается эффект не только касающийся уменьшения количества необнаруживаемых на выходах схемы ошибок, но и площади, занимаемой устройством на кристалле.

140

о

130

120

О

о

о

110

100 -

.о

90

6

Л.

£

о

О

.О

О'

.о

ù

О

х>

о

о

ф

о

80

1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 Десятичный эквивалент формулы вычисления поправочного коэффициента а

31

Рис. 6. Значение показателя уменьшения площади технической реализации системы диагностирования при использовании при ее построении RS(m,k)-кода по сравнению

с применением кода Бергера

5 Алгоритм выбора модуля и правил вычисления поправочного коэффициента при организации систем диагностирования логических схем

С учетом особенностей обнаружения ошибок &5(т,к)-кодами в системах диагностирования реальных логических устройств может быть сформирован алгоритм выбора способа подсчета поправочного коэффициента а для построения системы диагностирования с максимальным обнаружением ошибок на выходах объекта диагностирования (ОД) при минимальных аппаратурных затратах (рис. 7).

Фактически алгоритм состоит из такой последовательности действий.

1. Фиксируется десятичный эквивалент формулы поправочного коэффициента I = 1.

2. Для заданного способа построения Я8(т,к)-кода находится распределение необнаруживаемых на выходах схемы ошибок при внесении в ее структуру последовательно всех одиночных неисправностей и подаче на входы всех возможных значений.

3. Вычисляется I = I + 1.

4. Если I < т, то осуществляется переход к п. 1 алгоритма, иначе -к п. 5.

5. Выбирается способ реализации схемы: а) с некоторой вероятностью возникновения необнаруживаемой ошибки (без модификации топологии объекта диагностирования); б) со 100 %-м обнаружением ошибок (с преобразованием топологии объекта диагностирования в объект с топологией, допускающей на выходе любые монотонные ошибки кратностью

Если а), то переход к п. 6, если б), то переход к п. 9.

6. Поскольку возникновение ошибки любой кратностью связано только с топологией объекта диагностирования вне зависимости от кратности ошибок на выходах, выбираются такие способы вычисления а, которые приводят к минимальному общему количеству необнаруживаемых искажений.

7. Определяются площади технической реализации структур контрольных схем, соответствующих каждому коду, удовлетворяющему п. 6 данного алгоритма.

8. Выбирается такой Я8(т,к)-код, который дает минимальную общую площадь схемы контроля.

9. Анализируются распределения необнаруживаемых на выходах схемы ошибок, ищется то распределение, которое имеет максимальное смещение монотонных ошибок в сторону ошибок максимальной кратностью.

10. Фиксируются способы вычисления поправочного коэффициента для кодов, удовлетворяющих п. 9.

11. Путем резервирования внутренних элементов выполняется преобразование топологии объекта диагностирования в объект с топологией,

Рис. 7. Алгоритм выбора ЯБ(т,к)-кода при организации системы диагностирования

допускающей на выходе любые монотонные ошибки кратностью d < (ш+1)1 (или же используется известный алгоритм преобразования схем в схемы, выходы которых образуют группу монотонно независимых выходов [20]).

12. Определяются площади технической реализации структур контрольных схем, соответствующих каждому коду, удовлетворяющему п. 11 данного алгоритма.

13. Выбирается такой Я5(ш,к)-код, который дает минимальную общую площадь схемы контроля.

Использование данного алгоритма позволяет упростить процедуру анализа топологии объекта диагностирования при выборе для его контроля модифицированного кода с суммированием с учетом минимизации вероятности возникновения необнаруживаемого искажения на его выходах в процессе функционирования. При преобразовании топологии объекта диагностирования в контролепригодную топологию обнаруживаются любые искажения. За счет использования свойства Я5(ш,к)-кода обнаруживать любые монотонные ошибки кратностями d < (ш+1)1 можно добиться уменьшения площади технической реализации системы функционального контроля по сравнению с известными методами, применяемыми для преобразования схем в схемы с монотонно-независимыми выходами [20]. В случае учета свойств Я5(ш,к)-кода уменьшается количество элементов в объекте диагностирования, которые необходимо резервировать. В каждом конкретном случае, однако, такое преобразование потребует дополнительного анализа.

При организации системы диагностирования с целью уменьшения аппаратурных затрат взамен ДО(ш,к)-кодов могут быть использованы Я5М(ш,к)-коды с уменьшенными значениями модуля. Однако Я8М(ш,к)-коды, имеющие меньшее, чем Я5(ш,к)-коды, количество разрядов в контрольных векторах, естественно, имеют и худшую обнаруживающую способность. Например, ими не обнаруживаются некоторые монотонные ошибки кратностями d = ]М,

ш

М

j = 1,2,...,q, q <

j = 1,2,...,q, q <

и асимметричные ошибки кратностями d = М + 2 у,

ш - М

[31]. Таким образом, наибольшую эффективность

Я5М(ш,к)-коды будут иметь при построении систем функционального контроля схем с большим количеством выходов - ш > 8. Например, для схемы с ш = 8 выходами, на выходах которой не допускаются монотонные искажения кратностью d > 4, при организации системы диагностирования вместо Я5(8,4)-кода эффективнее применить Я£4(8,3)-код, что даст уменьшение структурной избыточности системы.

Выбор Я5М(ш,к)-кода может вестись по алгоритму, представленному на рис. 8. Данный алгоритм, так же как и алгоритм, приведенный на рис. 7,

Начало

Анализируется топология ОД, фиксируются характеристики возникающих на выходах ошибок

Определяется минимальная кратность монотонной (</) и асимметричной (</) ошибок на выходах схемы

Выбирается минимальное значение модуля М, исходя из условия: |М > 2^а"1; |м > аа+ 2.

Анализируются способы вычисления поправочного коэффициента при построении системы диагностирования по ЛХМ(т,к)-коду

Выбираются те способы вычисления а, которые дают минимальное общее число необнаруживаемых ошибок

Выбираются те способы вычисления а, которые дают максимальное смещение монотонных ошибок в сторону большей кратности

Вычисляется площадь схемы контроля для каждого выбранного а; выбирается код, дающий минимальную площадь

Вычисляется площадь схемы контроля для каждого выбранного а; выбирается код, дающий минимальную площадь

Осуществляется преобразование топологии ОД в контролепригодную

Строится система контроля с минимальной вероятностью необнаружения ошибок

Строится система контроля с обнаружением любых ошибок

Конец

Рис. 8. Алгоритм выбора ЯБМ(т,к)-кода при организации системы диагностирования

основан на анализе топологии объекта диагностирования и позволяет обоснованно выбрать код с суммированием исходя из наилучшего соотношения «обнаруживающая способность - структурная избыточность».

Заключение

Для реальных логических устройств выбор правил вычисления поправочного коэффициента а при построении Я8(т,к)-кода имеет принципиальное значение: даже при одинаковом количестве разрядов информационного вектора в сумме поправочного коэффициента могут быть получены различные распределения необнаруживаемых кодом ошибок. При этом за счет лучших характеристик обнаружения симметричных ошибок ^5(т,к)-кодами по сравнению с классическими кодами Бергера во многих случаях удается уменьшить общее количество необнаруживаемых кодом ошибок. Для частных случаев топологии логических устройств может быть достигнуто и 100 %-е обнаружение ошибок на выходах при контроле их на основе Я8(т,к)-кодов.

При улучшенных показателях обнаружения ошибок на выходах реальных логических устройств также удается уменьшить площадь реализации системы диагностирования. Разработанный авторами алгоритм позволяет синтезировать систему диагностирования для заданного логического устройства с учетом как минимальной вероятности необнаружения ошибок на ее выходах, так и 100 %-го обнаружения любых проявлений одиночных константных неисправностей на выходах элементов внутренней структуры объекта диагностирования.

Представленные результаты позволяют расширить теорию функционального контроля логических устройств на основе помехоустойчивых кодов с суммированием и предложить разработчику систем диагностирования более широкий спектр кодов с простыми правилами построения.

Библиографический список

1. Согомонян Е. С. Самопроверяемые устройства и отказоустойчивые системы / Е. С. Согомонян, Е. В. Слабаков. - М. : Радио и связь, 1989. - 208 с.

2. Pradhan D. K. Fault-Tolerant Computer System Design / D. K. Pradhan. - N. Y. : Prentice Hall, 1996. - 560 p.

3. Гессель М. Построение кодоразделительных самопаритетных комбинационных схем для самотестирования и функционального диагностирования / М. Гессель, Е. С. Согомонян // Автоматика и телемеханика. - 1996. - № 11. - С. 155-165.

4. Ubar R. Design and test technology for dependable systems-on-chip (premier reference Source) / R. Ubar, J. Raik, H.-T. Vierhaus. - Information science reference, Hershey - New York, IGI Global, 2011. - 578 p.

5. Аксенова Г. П. Локализация неисправного многовыходного блока в дискретном устройстве / Г. П. Аксенова // Автоматика и телемеханика. - 2015. - № 2. -С.141-149.

6. Аксенова Г. П. Повышение разрешающей способности матричного метода локализации неисправностей / Г. П. Аксенова // Автоматика и телемеханика. -2016. - № 8. - С. 159-166.

7. Останин С. А. Синтез отказоустойчивых последовательностных схем для неисправностей задержек путей / С. А. Останин, А. Ю. Матросова, И. Е. Кириенко, Е. А. Николаева // Известия высших учебных заведений. Физика. - 2016. -Т. 59. - № 8-2. - С. 76-78.

8. Kumar B. A Technique for low power, stuck-at fault diagnosable and reconfigurable scan architecture / B. Kumar, B. Nehru, B. Pandey, V. Singh, J. Tudu // Proceedings of 14th IEEE East-West design & Test symposium (EWDTS'2016), Yerevan, Armenia, October 14-17, 2016. - Pp. 517-520.

9. Ostanin S. A Fault-tolerant sequential circuit design for soft errors based on fault-secure circuit / S. Ostanin, A. Matrosova, N. Butorina, V. Lavrov // Proceedings of 14th IEEE East-West design & Test symposium (EWDTS'2016), Yerevan, Armenia, October 14-17, 2016. - Pp. 607-610.

10. Matrosova A. A Fault-tolerant sequential circuit design for SAFs and PDFs soft errors / A. Matrosova, S. Ostanin, I. Kirienko, E. Nikolaeva // 2016 IEEE 22nd International symposium on on-line testing and robust system design (IOLTS), 4-6 July 2016. - Pp. 1-2.

11. Пархоменко П. П. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства) / П. П. Пархоменко, Е. С. Согомо-нян. - М. : Энергоатомиздат, 1981. - 320 с.

12. Сапожников Вал. В. Самопроверяемые дискретные устройства / Вал. В. Сапожников, Вл. В. Сапожников. - СПб. : Энергоатомиздат, 1992. - 224 с.

13. Berger J. M. A Ne on Error detection codes for asymmetric channels / J. M. Berger // Information and control. - 1961. - Vol. 4. - Issue 1. - Pp. 68-73.

14. Dong H. Modified Berger codes for detection of unidirectional errors / H. Dong // IEEE transactions on computers. - Vol. C-33. - June 1984. - Pp. 572-575.

15. Parhami B. New Class of unidirectional error-detection codes / B. Parhami // Proceedings of IEEE International conference on computer design: VLSI in computers and processors, 14-16 October 1991 (ICCD'9), Cambridge, MA. - Pp. 574-577.

16. Das D. Weight-based codes and their application to concurrent error detection of multilevel circuits / D. Das, N. A. Touba // Proc. of the 17th IEEE VLSI Test symposium, USA, CA, Dana Point, April 25-29, 1999. - Pp. 370-376.

17. Мехов В. Б. Контроль комбинационных схем на основе модифицированных кодов с суммированием / В. Б. Мехов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2008. - № 8. - С. 153-165.

18. Ефанов Д. В. О свойствах кода с суммированием в схемах функционального контроля / Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2010. - № 6. - С. 155-162.

19. Гессель М. Исследование комбинационных самопроверяемых устройств с независимыми и монотонно независимыми выходами / М. Гессель, А. А. Морозов,

Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 1997. -№ 2. - С. 180-193.

20. Morosow A. Self-checking combinational circuits with unidirectionally independent outputs / A. Morosow, Val. V. Sapozhnikov, Vl. V. Sapozhnikov, M. Goessel //VLSI design. - 1998. - Vol. 5. - Issue 4. - Pp. 333-345.

21. Matrosova A.Yu. Self-checking synchronous sequential circuit design for unidirectional error / A.Yu. Matrosova, S. A. Ostanin // Proceedings of the IEEE European test workshop (ETW'98), 27-29 May 1998, Sitges, Barcelona, Spain.

22. Matrosova A.Yu. Self-checking synchronous FSM Network design with low overhead / A.Yu. Matrosova, I. Levin, S. A. Ostanin // VLSI design. - 2000. - Vol. 11. -Issue 1. - Pp. 47-58.

23. Сапожников Вал. В. Модульные коды с суммированием в системах функционального контроля. II. Уменьшение структурной избыточности систем функционального контроля / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов, М. Р. Черепанова // Электронное моделирование. - 2016. - Т. 38. - № 3. - С. 47-61.

24. Блюдов А. А. Построение модифицированного кода Бергера с минимальным числом необнаруживаемых ошибок информационных разрядов / А. А. Блюдов, Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Электронное моделирование. - 2012. - Т. 34. - № 6. - С. 17-29.

25. Блюдов А. А. Модифицированный код с суммированием для организации контроля комбинационных схем / А. А. Блюдов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2012. - № 1. - С. 169-177.

26. Blyudov A. Properties of code with summation for logical circuit test organization / A. Blyudov, D. Efanov, Val. Sapozhnikov, Vl. Sapozhnikov // Proceedings of 10th IEEE East-West design & Test symposium (EWDTS'2012), Kharkov, Ukraine, September 14-17, 2012. - Pp. 114-117.

27. Блюдов А. А. Коды с суммированием для организации контроля комбинационных схем / А. А. Блюдов, Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2013. - № 6. - С. 153-164.

28. Efanov D. On the problem of selection of code with summation for combinational circuit test organization / D. Efanov, Val. Sapozhnikov, Vl. Sapozhnikov, A. Blyudov // Proceedings of11th IEEE East-West design & Test symposium (EWDTS'2013), Rostov-on-Don, Russia, September 27-30, 2013. - Pp. 261-266.

29. Блюдов А. А. О кодах с суммированием единичных разрядов в системах функционального контроля / А. А. Блюдов, Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2014. - № 8. - С. 131-145.

30. Сапожников Вал. В. Об использовании свойств кодов с суммированием по обнаружению монотонных ошибок в системах функционального контроля комбинационных схем / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. - 2014. - № 3. - С. 76-88.

31. Сапожников Вал. В. Применение кодов с суммированием при синтезе систем железнодорожной автоматики и телемеханики на программируемых логических интегральных схемах / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Автоматика на транспорте. - 2015. - Т. 1. - № 1. - С. 84-107.

32. Nicolaidis M. On-line testing for VLSI - А compendium of approaches / M. Nico-laidis, Y. Zorian // Journal of electronic testing: Theory and applications. - 1998. -N 12. - Pp. 7-20.

33. Mitra S. Which Concurrent Error Detection Scheme to ^oose? / S. Mitra, E. J. Mc-Cluskey // Proceedings of International test conference, 2000, USA, Atlantic City, NJ, 3-5 October 2000. - Pp. 985-994.

34. Ефанов Д. В. Синтез генераторов тестеров модифицированных кодов Бергера на основе свойств линейных и простых симметричных функций / Д. В. Ефа-нов // Известия Петербургского университета путей сообщения. - 2014. - № 4. -С. 99-109.

35. Carter W. C. Self-checking error checker for two-rail coded data / W. C. Carter, K. A. Duke, P. R. Schneider // United States Patent office, filed July 25, 1968, ser. N 747, 533, patented Jan. 26, 1971, N. Y. - 10 p.

36. Huches J. L. A. Design of totally self-checking comparators with an arbitrary number of inputs / J. L. A. Huches, E. J. McCluskey, D. J. Lu // IEEE Transactions on computers. - 1984. - Vol. C-33. - N 6. - Pp. 546-550.

37. Yang S. Logic synthesis and optimization benchmarks : User Guide : Version 3.0 / S. Yang // Microelectronics center of Nth Carolina (MCNC), 1991. - 88 p.

38. Collection of digital design benchmarks. - URL : http://ddd.fit.cvut.cz/prj/ Benchmarks.

39. Сапожников Вал. В. Классификация ошибок в информационных векторах систематических кодов / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Известия вузов. Приборостроение. - 2015. - Т. 58. - № 5. - С. 333-343.

Valery V. Sapozhnikov, Vladimir V. Sapozhnikov, Dmitry V. Efanov «Automation and remote control on railways» department Emperor Alexander I St. Petersburg state transport university

The selection of a modified code with summation of unit data bits for logical units with a given topology

Summation codes with a small number of bits in control vectors are often applied in organizing technical diagnostics systems of logical units. A code with summation of a small number of bits in control vectors is one of the most promising codes, the building principles of which are based on the usage of a specific correction coefficient in the form of modulo two sum of preinstalled bits of a data vector and calculation of the least non-negative residue of data vector's weight modulo M = 2^log2 (m+1)l 1. The study in question contributes to the research of

modified codes with summation of unit bits and deals with the influence of rules for calculation of a correction coefficient selection on such important properties as error detection at the outputs of check circuits as well as structural redundancy of diagnostics systems. The characteristics of modified codes with summation of unit data bits (modified Berger codes) were analyzed in a checking combinational circuits' experiment. It was shown that the selection of a correction coefficient calculation method in the process of building a modified Berger code is of fundamental importance and determines diagnostics systems differing in characteristics (both the complexity of technical realization and error detection at the outputs of check circuits). In order to make a valid choice of a modified code with summation of unit bits, algorithms were developed which make it possible to maximize the error detection index and minimize the diagnostics system technical realization index.

diagnostics system; Berger code; modified code with summation of unit bits; error detection at the outputs of circuits; diagnostics system area

References

1. Sogomonyan E. S., Slabakov E. V. (1989). Self-checking devices and fault-tolerant ststems [Samoproveryaemye ustrojstva i otkazoustojchivye sistemy]. Moscow, Radio and communication [Radio i svyaz']. - 208 p.

2. Pradhan D. K. (1996). Fault-tolerant computer system design. New York, Prentice Hall. - 560 p.

3. Gessel' M., Sogomonyan E. S. (1996). Code disjoint self-parity combinational circuits for self-testing, concurrent fault detection and parity scan design [Postroenie kodorazdelitel'nyh samoparitetnyh kombinacionnyh skhem dlya samotestirovaniya i funkcional'nogo diagnostirovaniya]. Automation and remote control [Avtomatika i telemekhanika], issue 11. - Pp. 155-165.

4. Ubar R., Raik J., Vierhaus H.-T. (2011). Design and test technology for dependable systems-on-chip (Premier reference source). Information science reference, Hershey - New York, IGI Global. - 578 p.

5. Aksenova G. P. (2015). Localization of faulty multi-output unit in discrete device [Lokalizaciya neispravnogo mnogovyhodnogo bloka v diskretnom ustrojstve]. Automation and remote control [Avtomatika i telemekhanika], issue 2. - Pp. 141-149.

6. Aksenova G. P. (2016). Increasing resolvability for the matrix fault localization method [Povyshenie razreshayushchej sposobnosti matrichnogo metoda lokalizacii neispravnostej]. Automation and remote control [Avtomatika i telemekhanika], issue 8. - Pp. 159-166.

7. Ostanin S. A., Matrosova A. Yu., Kirienko I. E., Nikolaeva E.A. (2016). A Fault-tolerant sequential circuit design for path delay faults [Sintez otkazoustojchivyh posledovatel'nostnyh skhem dlya neispravnostej zaderzhek putej]. News of higher educational institutions. Physics [Izvestiya vysshih uchebnyh zavedenij. Fizika], vol. 59, issue 8-2. - Pp. 76-78.

8. Kumar B., Nehru B., Pandey B., Singh V., Tudu J. (2016). A Technique for low power, stuck-at fault diagnosable and reconfigurable scan architecture. Proceedings of 14th IEEE East-West design & Test symposium (EWDTS'2016), Yerevan, Armenia, October 14-17. - Pp. 517-520.

9. Ostanin S., Matrosova A., Butorina N., Lavrov V. (2016). A Fault-tolerant sequential circuit design for soft errors based on fault-secure circuit. Proceedings of 14th IEEE East-West design & Test symposium (EWDTS'2016), Yerevan, Armenia, October 14-17. - Pp. 607-610.

10. Matrosova A., Ostanin S., Kirienko I., Nikolaeva E. (2016). A Fault-tolerant sequential circuit design for SAFs and PDFs Soft errors. 2016 IEEE 22nd International symposium on on-line testing and robust system design (IOLTS), 4-6 July. -Pp. 1-2.

11. Parhomenko P. P., Sogomonyan E. S. (1981). Basics of technical diagnostics (optimization of diagnostic algorithms and equipment) [Osnovy tekhnicheskoj diagnos-tiki (optimizaciya algoritmov diagnostirovaniya, apparaturnye sredstva)]. Moscow, Energoatomizdat [Energoatomizdat]. - 320 p.

12. Sapozhnikov Val. V., Sapozhnikov Vl. V. (1992). Self-checking discrete devices [Samoproveryaemye diskretnye ustrojstva]. St. Petersburg, Energoatomizdat [Energoatomizdat]. - 224 p.

13. Berger J. M. (1961). A Ne on error detection codes for asymmetric channels. Information and control, vol. 4, issue 1. - Pp. 68-73.

14. Dong H. (1984). Modified Berger codes for detection of unidirectional errors. IEEE Transactions on computers. Vol. C-33, June 1984. - Pp. 572-575.

15. Parhami B. (1991). New class of unidirectional error-detection codes. Proceedings of IEEE International conference on computer design, VLSI in computers and processors, 14-16 Oct 1991 (ICCD'9), Cambridge, MA. - Pp. 574-577.

16. Das D., Touba N.A. (1999). Weight-based codes and their application to concurrent error detection of multilevel circuits. Proc. of the 17th IEEE VLSI Test symposium, USA, CA, Dana Point, April 25-29. - Pp. 370-376.

17. Mekhov V. B., Sapozhnikov Val. V., Sapozhnikov Vl. V. (2008). Checking of combinational circuits basing on modification sum codes [Kontrol' kombinacionnyh skhem na osnove modificirovannyh kodov s summirovaniem]. Automation and remote control [Avtomatika i telemekhanika], issue 8. - Pp. 153-165.

18. Efanov D. V., Sapozhnikov Val. V., Sapozhnikov Vl. V. (2010). Properties of Berger code concerning error detection in functional control circuits [O svojstvah koda s summirovaniem v skhemah funkcional'nogo kontrolya]. Automation and remote control [Avtomatika i telemekhanika], issue 6. - Pp. 155-162.

19. Gessel' M., Morozov A. A., Sapozhnikov Val. V., Sapozhnikov Vl. V. (1997). Investigation of combination Self-testing devices having independent and unidirectional independent outputs [Issledovanie kombinacionnyh samoproveryaemyh ustrojstv s nezavisimymi i monotonno nezavisimymi vyhodami]. Automation and remote control [Avtomatika i telemekhanika], issue 2. - Pp. 180-193.

20. Morosow A., Sapozhnikov Val. V., Sapozhnikov Vl. V., Goessel M. (1998). Self-checking combinational circuits with unidirectionally independent outputs.VLSI Design, vol. 5, issue 4. - Pp. 333-345.

21. Matrosova A.Yu., Ostanin S.A. (1998). Self-checking synchronous sequential circuit design for unidirectional error. Proceedings of the IEEE European test workshop (ETW'98), 27-29 May, Sitges, Barcelona, Spain.

22. Matrosova A.Yu., Levin I., Ostanin S. A. (2000). Self-checking synchronous FSM Network design with low overhead. VLSI Design, vol. 11, issue 1. - Pp. 47-58.

23. Sapozhnikov Val. V., Sapozhnikov Vl. V., Efanov D. V., Cherepanova M. R. (2016). Modulo codes with summation in concurrent error detection systems. II. Decrease of hardware redundancy of concurrent error detection systems [Modul'nye kody s sum-mirovaniem v sistemah funkcional'nogo kontrolya. II Umen'shenie strukturnoj iz-bytochnosti sistem funkcional'nogo kontrolya]. Electronic modelling [Ehlektronnoe modelirovanie], vol. 38, issue 3. - Pp. 47-61.

24. Blyudov A. A., Efanov D. V., Sapozhnikov Val. V., Sapozhnikov Vl. V. (2012). Formation Berger modified code with minimum total number of undetectable errors in data bits [Postroenie modificirovannogo koda Bergera s minimal'nym chislom neobnaru-zhivaemyh oshibok informacionnyh razryadov]. Electronic modelling [Ehlektronnoe modelirovanie], vol. 34, issue 6. - Pp. 17-29.

25. Blyudov A. A., Sapozhnikov Val. V., Sapozhnikov Vl. V. (2012). A Modified summation code for organizing control of combinatorial circuits [Modificirovannyj kod s summirovaniem dlya organizacii kontrolya kombinacionnyh skhem]. Automation and remote control [Avtomatika i telemekhanika], issue 1. - Pp. 169-177.

26. Blyudov A., Efanov D., Sapozhnikov Val., Sapozhnikov Vl. (2012). Properties of code with summation for logical circuit test organization. Proceedings of 10th IEEE East-West design & Test symposium (EWDTS'2012), Kharkov, Ukraine, September 14-17. - Pp. 114-117.

27. Blyudov A. A., Efanov D. V., Sapozhnikov Val. V., Sapozhnikov Vl. V. (2013). A modified summation code for organizing control of combinatorial circuits [Kody s summirovaniem dlya organizacii kontrolya kombinacionnyh skhem]. Automation and remote control [Avtomatika i telemekhanika], issue 6. - Pp. 153-164.

28. Efanov D., Sapozhnikov Val., Sapozhnikov Vl., Blyudov A. (2013). On the problem of selection of code with summation for combinational circuit test organization. Proceedings of 11th IEEE East-West design & Test symposium (EWDTS'2013), Rostov-on-Don, Russia, September 27-30. - Pp. 261-266.

29. Blyudov A. A., Efanov D. V., Sapozhnikov Val. V., Sapozhnikov Vl. V. (2014). On codes with summation of data bits in concurrent error detection systems [O kodah s summirovaniem edinichnyh razryadov v sistemah funkcional'nogo kontrolya]. Automation and remote control [Avtomatika i telemekhanika], issue 8. - Pp. 131-145.

30. Sapozhnikov Val. V., Sapozhnikov Vl. V., Efanov D. V. (2014). On the use of the properties of sum code for unidirectional error detection in concurrent error detection systems of combinational circuits [Ob ispol'zovanii svojstv kodov s summirovaniem po obnaruzheniyu monotonnyh oshibok v sistemah funkcional'nogo kontrolya kombinacionnyh skhem]. Tomsk state university, Journal of control and computer science [Vestnik Tomskogo gosudarstvennogo universiteta. Upravlenie, vychislitel'naya tekhnika i informatika], issue 3. - Pp. 76-88.

31. Sapozhnikov Val. V., Sapozhnikov Vl. V., Efanov D. V. (2015). Application of sum codes for synthesis of railway automation and remote control at programmable logic integrated circuits [Primenenie kodov s summirovaniem pri sinteze sistem zheleznodorozhnoj avtomatiki i telemekhaniki na programmiruemyh logi-cheskih integral'nyh skhemah]. Automation and remote control [Avtomatika na transporte], vol. 1, issue 1. - Pp. 84-107.

32. Nicolaidis M., Zorian Y. (1998). On-line testing for VLSI - A Compendium of approaches. Journal of electronic testing: Theory and applications, N 12. - Pp. 7-20.

33. Mitra S., McCluskey E. J. (2000). Which concurrent error detection scheme to Choose? Proceedings of International test conference, USA, Atlantic City, NJ, 3-5 October 2000. - Pp. 985-994.

34. Efanov D. V. (2014). Synthesis of modified Berger code checker generators, on the basis of using the properties of linear and simple symmetric functions [Sintez genera-torov testerov modificirovannyh kodov Bergera na osnove svojstv linejnyh i prostyh simmetrichnyh funkcij]. Proceedings of Petersburg transport university [Izvestiya Peterburgskogo universiteta putej soobshcheniya], issue 4. - Pp. 99-109.

35. Carter W. C., Duke K. A., Schneider P. R. (1968). Self-checking error checker for two-rail coded data. United states patent office, filed July 25, 1968, ser. N 747, 533, patented Jan. 26, 1971, N. Y. - 10 p.

36. Huches J. L. A., McCluskey E. J., Lu D. J. (1984). Design of totally self-checking comparators with an arbitrary number of inputs. IEEE transactions on computers. Vol. C-33, N 6. - Pp. 546-550.

37. Yang S. (1991). Logic synthesis and optimization benchmarks, user guide: Version 3.0. Microelectronics center of Nth Carolina (MCNC). - 88 p.

38. Collection of digital design benchmarks. URL: http://ddd.fit.cvut.cz/prj/Bench-marks.

39. Sapozhnikov Val. V., Sapozhnikov Vl. V., Efanov D. V. (2015). Errors classification in data vectors of systematic codes [Klassifikaciya oshibok v informacionnyh vektorah sistematicheskih kodov]. Journal of instrument engineering [Izvestiya vuzov. Pri-borostroenie], vol. 58, issue 5. - Pp. 333-343.

Статья представлена к публикации членом редколлегии Р. Убаром Поступила в редакцию 20.02.2017, принята к публикации 11.05.2017

САПОЖНИКОВ Валерий Владимирович - доктор технических наук, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I.

e-mail: port.at.pgups1@gmail.com

САПОЖНИКОВ Владимир Владимирович - доктор технических наук, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I.

e-mail: sapozhnikov-at@yandex.ru

ЕФАНОВ Дмитрий Викторович - кандидат технических наук, доцент кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I. e-mail: TrES-4b@yandex.ru

© Сапожников Вал. В., Сапожников Вл. В., Ефанов Д. В., 2017