Адаптивный мажоритарный блок элементов "5 и более из 9"
ADAPTIVE MAJORITY BLOCK OF "5 AND MORE OF 9" ELEMENTS

Изобретение относится к автоматике и вычислительной техники и может быть использовано для непрерывного контроля работоспособности средств вычислительной техники, функционирующих в условиях непрерывной динамики и постоянных изменений параметров внешних условий и с учетом повышенных требований к их надежности.
Наиболее близким по технической сущности является мажоритарный блок элементов «5 и более из 9», при этом вариант реализации им мажоритарной функции «5 и более из 9» содержит 22 двухвходовых элемента «И» и 21 элемент ИЛИ, которые реализуют мажоритарную функцию девяти аргументов [1].
Недостатком данного устройства является невозможность переключения на режимы реализации им мажоритарной функции «4 и более из 7», «3 и более из 5» или «2 из 3», при функционировании адаптивных вычислительных систем.
Задача изобретения - создать устройство, обеспечивающее переключение на режимы реализации им мажоритарной функции «4 и более из 7», «3 и более из 5» или «2 из 3» при функционировании адаптивных вычислительных систем.
1
4
1
2
1
2
3
1
2
3
2
1
3
1
2
4
1
2
3
1
1
3
1
1
1
2
2
2
2
3
3
3
4
Это решение достигается тем, что в адаптивный мажоритарный блок элементов «5 и более из 9», содержащий 22 двухвходовых элемента «И» и 21 элемент ИЛИ, содержит девять иерархических уровней с логическими элементами ИЛИ и двухвходовыми элементами И, каждый из первых четырех уровней состоит из четырех пар элементов ИЛИ и элементов И, при этом каждый из трех первых, вторых, третьих, пятых и седьмых входов устройства соединены с соответствующей парой элементов ИЛИ и элементов И первого уровня, а девятый вход соединен с четвертой парой логических элементов ИЛИ и элементов И второго уровня, выходы каждого из логических элементов первого уровня соединены с парой элементов ИЛИ и элементов И второго уровня, при этом первый элемент ИЛИ первого уровня соединен с первой парой логических элементов ИЛИ и элементов И третьего уровня, выходы каждого из логических элементов второго уровня соединены с парами логических элементов ИЛИ и элементов И третьего уровня, при этом последний элемент И второго уровня соединен с четвертой парой элементов ИЛИ и элементов И четвертого уровня, выходы каждого из логических элементов третьего уровня соединены с парой элементов ИЛИ и элементов И четвертого уровня, при этом выход первого элемента ИЛИ третьего уровня соединен с первым элементом И пятого уровня, к другому входу которого подключен выход первого элемента ИЛИ четвертого уровня, выходы следующей пары элементов И и ИЛИ четвертого уровня подключены ко второму элементу И пятого уровня, при этом выход указанного элемента ИЛИ четвертого уровня также подключен к входу первого элемента И шестого уровня, на другой вход которого подключен выход первого элемента И пятого уровня, выходы следующей пары элементов И и ИЛИ четвертого уровня подключены к первому элементу И пятого уровня, при этом выход указанного элемента И четвертого уровня также подключен к элементу ИЛИ шестого уровня, к другому входу которого подключен выход второго элемента ИЛИ пятого уровня, к выходу следующего элемента И четвертого уровня подключен второй элемент ИЛИ пятого уровня, к другому входу которого подключен выход последнего элемента И четвертого уровня, выход следующего элемента ИЛИ четвертого уровня подключен к элементу И восьмого уровня, к другому входу которого подключен выход элемента И седьмого уровня, выход первого элемента ИЛИ пятого уровня подключен ко второму элементу И шестого уровня и элементу И седьмого уровня, при этом ко второму входу элемента И шестого уровня подключен выход второго элемента И пятого уровня, а ко второму входу элемента И седьмого уровня подключен выход элемента И шестого уровня, выход второго элемента И шестого уровня подключен к элементу ИЛИ седьмого уровня, к другому входу которого подключен выход элемента ИЛИ шестого уровня, к входам элемента ИЛИ девятого уровня подключены выход элемента ИЛИ седьмого уровня и выход элемента И восьмого уровня, при этом выход элемента ИЛИ девятого уровня является выходом мажоритарного элемента, включены четыре триггера 1 - 1, два десятых элементов И 2 и 2, три одиннадцатых элементов И 3, 3 и 3, три десятых элементов ИЛИ 4, 4 и 4, обратный выход второго триггера 1 подсоединен к первому входу первого элемента И 2 десятой группы элементов И, обратный выход третьего триггера 1 подсоединен к второму входу первого элемента И 2 десятой группы элементов И и к первому входу второго элемента И 2 десятой группы элементов И, обратный выход четвертого триггера 1 подсоединен к третьему входу первого элемента И 2 десятой группы элементов И, к второму входу второго элемента И 2десятой группы элементов И и к второму входу третьего элемента И 3 одиннадцатой группы элементов И, выход первого триггера 1 подсоединен к первым входам элементов И 3 - 3 одиннадцатой группы элементов И, выход первого элемента И 2 десятой группы элементов И подсоединен к второму входу первого элемента И 3 одиннадцатой группы элементов И, выход которого подсоединен к первому входу первого элемента ИЛИ 4 группы десятых элементов ИЛИ, второй вход которого подсоединен в входу 29 устройства, а выход - к соответствующему входу второго элемента И 6 первой группы элементов И, выход второго элемента И 2 десятой группы элементов И подсоединен к второму входу второго элемента И 3 одиннадцатой группы элементов И, выход которого подсоединен к первому входу второго элемента ИЛИ 4 группы десятых элементов ИЛИ, второй вход которого подсоединен в входу 31 устройства, а выход - к соответствующему входу третьего элемента И 6 первой группы элементов И, выход третьего элемента И 3 одиннадцатой группы элементов И подсоединен к первому входу первого третьего элемента ИЛИ 4 группы десятых элементов ИЛИ, второй вход которого подсоединен в входу 33 устройства, а выход - к соответствующему входу четвертого элемента И 6 первой группы элементов И.
Проведенный поиск в известной научно-технической литературе не выявил наличие подобных технических решений.
Сущность изобретения поясняется чертежом. На фиг. 1 представлено схематичное изображение адаптивного мажоритарного блока элементов «5 и более из 9».
1
4
1
2
1
2
3
1
2
3
1
2
3
4
1
2
3
4
1
2
3
4
1
2
3
4
1
2
3
4
1
2
3
4
1
2
3
4
1
2
3
4
1
2
1
2
1
2
Устройство содержит: триггеры 1,…, 1, элементы И 2 и 2, элементы И 3, 3 и 3, элементы ИЛИ 4, 4 и 4, элементы ИЛИ первого уровня 5, 5, 5 и 5, элементы И первого уровня 6, 6, 6 и 6, элементы ИЛИ второго уровня 7, 7, 7 и 7, элементы И второго уровня 8, 8, 8 и 8, элементы ИЛИ третьего уровня 9, 9, 9 и 9, элементы И третьего уровня 10, 10, 10 и 10, элементы ИЛИ четвертого уровня 11, 11, 11 и 11, элементы И четвертого уровня 12, 12, 12 и 12, элементы ИЛИ пятого уровня 13, 13, элементы И пятого уровня 14, и 14, элемент ИЛИ шестого уровня 15, элементы И шестого уровня 16 и 16, элемент ИЛИ седьмого уровня 17, элемент И седьмого уровня 18, элементы И восьмого уровня 19, элемент ИЛИ девятого уровня 20, выход 21, входы 22-34.
Мажоритарный блок элементов «5 и более из 9» содержит девять иерархических уровней с логическими элементами ИЛИ и двухвходовыми элементами И, каждый из первых четырех уровней состоит из четырех пар элементов ИЛИ и элементов И.
1
9
Принцип работы устройства заключается в том, что на входы 26-34 устройства поступает произвольная последовательность x, … x двоичных символов «1» и «0», а на выходе устройства 21, по принятому критерию большинства «5 из 9», формируется «ответ» - значение тех элементов входной последовательности, число которых превышает число противоположных. Таким образом, если число «1» среди входных значений превышает число «0», то на выходе устройства будет сформировано значение, равное логической «1», что будет правильно, и в обратном случае: при большем числе «0», выходное значение будет соответствовать логическому «0».
1
1
3
В исходном состоянии на вход триггера 1 подается единичный сигнал, с прямого выхода которого единичный сигнал подается на первые входы элементов И3 - И3.
Устройство может работать в следующих режимах:
2
4
1
2
1
3
1
3
1
3
1). Режим «2 из 3», при этом триггеры 1 - 1 устанавливаются в нулевое состояние, с обратных выходов которых единичные сигналы подаются через открытые элементы И2 - И2 на первые входы элементов И3 - И3, после чего единичные сигналы поступят через элементы И3 - И3 на входы элементов ИЛИ 4 - ИЛИ 4, а на входах 30, 32 и 34 остаются нулевые сигналы. В этом случае выходной сигнал на выходе 21 устройства зависит только от комбинации входных сигналов на трех входах 26-28 устройства.
2
1
1
3
4
2
2
3
2
3
2
3
2). Режим «3 и более из 5», при этом триггер 1 устанавливается в единичное состояние, элемент И3 будет закрыт нулевым сигналом с выхода установленном в нулевое состояние триггера 1. При этом триггеры 1 и 1 устанавливаются в нулевое состояние, с обратных выходов которых единичные сигналы подаются через открытый элемент И 2 на первые входы элементов И 3 - И 3, после чего единичные сигналы поступят через элементы И 3 - И 3 на входы элементов ИЛИ 4 - ИЛИ 4, а на входах 32 и 34 остаются нулевые сигналы. В этом случае выходной сигнал на выходе 21 устройства зависит только от комбинации входных сигналов на трех входах 26-30 устройства.
3
2
4
3
3
3). Режим «4 и более из 7», при этом триггер 1 устанавливается в единичное состояние, триггеры 1 и 1 устанавливаются в нулевое состояние, после чего единичный сигнал поступает через элемент И 3 на вход элемента ИЛИ 4, а на входе 34 остается нулевой сигнал. В этом случае выходной сигнал на выходе 21 устройства зависит только от комбинации входных сигналов на входах 26-32 устройства.
4
2
3
1
2
1
2
1
3
4). Режим «5 и более из 9», при этом при этом триггер 1 устанавливается в единичное состояние, триггеры 1 и 1 устанавливаются в нулевое состояние, с обратных выходов которых единичные сигналы подаются на входы элементов И 2 - И 2 на первые входы элементов И 3 - И 3, после чего нулевой сигнал поступит на первый вход элементов ИЛИ 4 - ИЛИ 4. В этом случае выходной сигнал на выходе 21 устройства зависит от комбинации входных сигналов на входах 26-34 устройства.
1
4
2
3
В качестве примера, поясняющего работу мажоритарного блока «5 и более из 9», (элементы 5-20) рассмотрим поступление на входы устройства 26-34 устройства вектора [101010110], при этом на входах триггеров 1 и 1 присутствует единичный сигнал, а на входах триггеров 1 и 1 присутствует нулевой сигнал, то есть это режим «5 и более из 9».
После этого последовательно на выходах каждого из 9 уровней иерархического построения будут сформированы следующие вектора состояний:
1
4
далее на выходах элементов первого уровня 5 - 6 сформируется вектор [10101011];
1
4
далее на выходах элементов второго уровня 7 - 8 сформируется вектор [10101010];
1
4
далее на выходах элементов третьего уровня 9 - 10 сформируется вектор [11101010];
1
4
далее на выходах элементов четвертого уровня 11 - 12 сформируется вектор [1110100 0];
1
2
далее на выходах элементов пятого уровня 13 - 14 сформируется вектор [1110];
2
далее на выходах элементов шестого уровня 15 - 16 сформируется вектор [110];
далее на выходах элементов седьмого уровня 17 - 18 сформируется вектор [11].
Выход элемента 19 восьмого уровня примет логическое значение «0», на выходе элемента 20 девятого уровня - выходе 21 устройства сформируется значение «1».
При других входных значениях устройство работает аналогичным образом.
Литература
1. SU №2665226, 2018.