УПРАВЛЯЮЩАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА

1. Управляющая вычислительная система, содержащая процессор с подключенным к нему запоминающим устройством и формирователь синхроимпульсов, выходы которого подключены к процессору и запоминающему устройству, отличающаяся тем, что управляющий выход процессора подключен к формирователю синхроимпульсов, ведены формирователь сигнала блокировки, устройство измерения времени и датчик внешнего фактора, выход которого подключен к входу устройства измерения времени и к первому входу формирователя сигнала блокировки, подключенного выходами к блокирующим входам запоминающего устройства, вторым входом к управляющему выходу процессора, а третьим входом - к устройству измерения времени, у которого выходы обнуления и метки времени подключены соответственно к процессору и запоминающему устройству, а фазирующие выходы - к формирователю синхроимпульсов
2. Система по п.1, отличающаяся тем, что запоминающее устройство содержит два накопителя, подключенные шинами к шине устройства, два сумматора массивов, подключенные с одной стороны к шине устройства, а с другой стороны - к соответствующим накопителям, и два сумматора меток времени, входы которых являются входами устройства, а блокирующий вход кустройства является блокирующим входом накопителей.
3. Система по п.1, отличающаяся тем, что запоминающее устройство содержит три накопителя, подключенные шинами к шине устройства, три сумматора массивов, подключенные с одной стороны к шине устройства, а с другой стороны к соответствующим накопителям и три сумматора меток времени, входы которых являются входами устройства, а блокирующий вход к является блокирующим входом накопителей.
4. Система по п.1, отличающаяся тем, что формирователь синхроимпульсов содержит три узла формирования и три задающих генератора, у которых первый и второй установочные входы являются одноименными входами формирователя, а выход каждого генератора подключен к входу своего узла формирования, фазирующие входы которых являются одноименными входами формирователя, а выходы - выходами формирователя.
5 Система по п.1, отличающаяся тем, что устройство измерения времени содержит три кварцевых генератора, три делителя частоты, три формирователя меток и мажоритарный элемент, выход которого является выходом устройства, причем выход каждого генератора подключен к входам формирователей меток и делителей частоты своего канала, интервальные выходы которых подключены к входам мажоритарного элемента, а их фазирующие выходы и выходы формирователей меток являются выходами устройства.
6. Система по п.1, отличающаяся тем, что формирователь сигнала блокировки содержит регистр, выход которого подключен к входу дешифратора, выход которого подключен к первому входу триггера, второй вход которого является входом формирователя, а выход которого подключен к первому входу элемента И, второй вход которого является входом формирователя, а выход - выходом формирователя.
7. Система по п.4,отличающаяся тем, что узел фазирования содержит логический элемент И, первый вход которого является входом формирователя, а выход подключен к входу сдвигового регистра, выход которого подключен к входу дешифратора, подключенного выходом к запускающему входу триггера останова, выход которого является выходом узла и подключен ко второму входу логического элемента и первому входу мажоритарного элемента, выход которого подключен к сбрасывающему входу триггера останова, а ко второму и третьему входу мажоритарного элемента подключены выходы триггеров привязки, входы которых являются фазирующими входами блока, а их синхронизирующий вход объединен с первым входом логического элемента, при этом выходы нечетных и четных разрядов сдвигового регистра подключены соответственно к запускающим и сбрасывающим входам триггеров-формирователей, выходы которых являются выходами блока.
8. Система по п.2 или 3, отличающаяся тем, что накопитель содержит собственно элемент памяти, входы-выходы которого являются одноименными входами-выходами накопителя, а параллельно его шинам записи подключен нормально открытый ключ, вход которого является блокирующим входом накопителя.
9. Система по п.4, отличающаяся тем, что задающий генератор содержит кольцевой генератор из n последовательно включенных инверторов, подключенных выходами к мультиплексору, выход которого подключен к входу первого инвертора, буферу и входу счетчика кода частоты, выходы которого являются первыми входами схемы сравнения, первый и второй выходы которой подключены соответственно к инкрементному и декрементному входам счетчика кода частоты, входы которого, входы регистра кода частоты и выход буферного элемента являются одноименными входами и выходом генератора.