УСТРОЙСТВО ОЦЕНКИ ВЕРОЯТНОСТИ ОШИБКИ НА БИТ ДЛЯ СИГНАЛОВ С ШЕСТНАДЦАТИПОЗИЦИОННОЙ ФАЗОВОЙ МОДУЛЯЦИЕЙ ПО ДВУХПОЗИЦИОННЫМ СИГНАЛАМ

Полезная модель относится к области электрорадиотехники, а именно к технике радиосвязи, и может быть использована в системах передачи данных, использующих сигналы с относительной фазовой модуляцией без введения избыточности, для оценки вероятности ошибки на бит для режима повышенной позиционности, а именно для режима использования сигналов с 16-позиционной относительной фазовой модуляцией, находясь в режиме использования сигналов с двухпозиционной относительной фазовой модуляцией.
В процессе функционирования адаптивных систем передачи данных возникает задача выбора позиционности модуляции для обеспечения максимальной информационной скорости передачи данных. Часто для этого используются различные тестовые или служебные сигналы. Однако это приводит к необходимости прерывать поток полезной информации, что снижает информационную скорость передачи, поэтому необходимо применять подходы, которые позволяют сформировать оценку и принять решение по информационному сигналу без использования каких-либо тестов. В процессе сеанса связи для увеличения скорости передачи данных происходит постепенный переход с двухпозиционной фазовой модуляции на четырехпозиционную, восьмипозиционную и далее на 16-позиционную. Чаще всего в начале сеанса связи используется самая помехоустойчивая позиционность фазовой модуляции - двухпозиционная, так как качество канала связи на этот момент в общем случае неизвестно. Тогда возникает задача оценить вероятность ошибки на бит по сигналам с двухпозиционной фазовой модуляцией для сигналов с 16-позиционной фазовой модуляцией.
Наиболее близким к заявленному техническому решению является патент РФ на изобретение №2434334 «Способ оценки достоверности приема сигналов с многопозиционной относительной фазовой модуляцией», который принят за прототип. Способ осуществляется при помощи устройства, содержащего демодулятор, блок определения разности фаз, блок определения символов и блок определения вероятности ошибки на бит. Предложенный способ не позволяет оценить вероятность ошибки на бит для сигналов с 16-позиционной фазовой модуляцией, если при передаче данных не используется кодирование или в принятом кодовом блоке количество обнаруженных ошибок больше заданного порога.
Целью полезной модели является получение оценки вероятности ошибки на бит по информационным сигналам с двухпозиционной фазовой модуляцией для сигналов с 16-позиционной фазовой модуляцией.
16
Поставленная цель достигается тем, что в устройство оценки вероятности ошибки на бит, содержащее демодулятор, блок определения разности фаз, блок определения символов, блок вычисления оценки вероятности ошибки на бит, введены: аналогово-цифровой преобразователь (АЦП), вход которого является входом устройства, в котором получают отсчеты принятого сигнала с двухпозиционной фазовой модуляцией, которые с выхода АЦП передают на вход первого блока накопления, в котором накапливают отсчеты сигнала на длительности двух элементарных посылок, с выхода первого блока накопления накопленный массив значений передают на вход демодулятора, представляющего собой последовательно соединенные блок определения разности фаз и блок определения символов, а вход демодулятора одновременно является и входом блока определения разности фаз, в котором определяют разность начальных фаз между двумя соседними посылками по известному принципу, описанному в [1], а полученную разность передают с выхода блока определения разности фаз на вход блока определения символов, где определяют принимаемый символ, в предположении, что принимается сигнал с 16-позиционной фазовой модуляцией и расположением символов в соответствии с кодом Грея [2], далее полученный символ, состоящий из четырех бит, с выхода блока определения символов, который также является выходом демодулятора, передают на вход первого блока проверки условия, в котором проверяют, равен ли принятый символ символу «0000» или символу «1100», и если равен, то далее с выхода первого блока проверки условия передают на вход второго блока накопления «1», а если не равен, то передают «0», при этом во втором блоке накопления накапливают полученные значения на длительности интервала анализа, накопленный массив значений с выхода второго блока накопления передают на вход сумматора, в котором суммируют полученный массив значений, результат суммирования с выхода сумматора передают на вход делителя, в котором производят деление полученной величины на длительность интервала анализа, результат деления с выхода делителя передают на вход второго блока проверки условия, в котором проверяют, полученная величина больше 0,5 или меньше, и если полученная величина больше 0,5, то с первого выхода второго блока проверки условия передают значение 0,5 на первый вход блока хранения решения, а если полученная величина меньше 0,5, то со второго выхода второго блока проверки условия передают полученную величину на вход блока вычисления оценки вероятности ошибки на бит, в котором табличным способом вычисляют оценку вероятности ошибки на бит как решение следующего уравнения: , где  - величина, полученная со второго выхода второго блока проверки условия, а p - искомая оценка вероятности ошибки на бит для 16-позиционной фазовой модуляции, далее вычисленную оценку с выхода блока вычисления оценки вероятности ошибки на бит передают на второй вход блока хранения решения, получая таким образом искомую вероятность ошибки на бит для 16-позиционной фазовой модуляции.
Структурная схема предлагаемого устройства изображена на фиг.
Устройство оценки вероятности ошибки на бит содержит аналогово-цифровой преобразователь 1 (АЦП), выход которого подключен ко входу первого блока накопления 2, выход которого подключен ко входу демодулятора 3, внутри которого находится блок определения разности фаз 3.1, выход которого соединен со входом блока определения символов 3.2. При этом вход демодулятора одновременно является входом блок определения разности фаз 3.1, а выход блока определения символов 3.2 одновременно является выходом демодулятора. При этом выход демодулятора 3 подключен ко входу первого блока проверки условия 4, выход которого подключен ко входу блока накопления 5, выход которого соединен со входом сумматора 6. При этом выход сумматора 6 соединен со входом делителя 7, выход которого соединен со входом второго блока проверки условия 8, первый выход которого подключен к первому входу блока хранения решения 10, а второй выход подключен ко входу блока вычисления оценки вероятности ошибки на бит 9, выход которого соединен со вторым входом блока хранения решения 10.
Предлагаемое устройство может быть использовано для адаптивных систем связи, использующих сигналы с фазовой модуляцией. Отличительной особенностью описанного устройства является возможность оценивать вероятность ошибки на бит после демодуляции по информационным сигналам с двухпозиционной фазовой модуляцией для сигналов с 16-позиционной фазовой модуляцией, без введения избыточности. Наличие такого устройства позволяет отказаться от применения тестовых сигналов с 16-позиционной фазовой модуляцией для оценки качества канала связи для указанной позиционности модуляции, если в данный момент используется двухпозиционная фазовая модуляция. При этом способ позволяет получить искомую оценку вне зависимости от того, присутствует или нет кодирование передаваемой информации. Кроме того, время передачи можно использовать полностью для передачи полезных данных, что приводит к повышению скорости передачи данных. Количество ошибок в принимаемых битах не влияет на точность способа.
Структура предлагаемого устройства получена из следующих предположений.
Как известно, одним из режимов передачи является двухпозиционная относительная фазовая модуляция (ОФМ2). В процессе сеанса связи для увеличения скорости передачи данных происходит постепенный переход с двухпозиционной фазовой модуляции на четырехпозиционную, восьмипозиционную и далее на 16-позиционную. В этом случае оценить вероятность ошибки на бит при использовании ОФМ более высокой позиционности можно на основе следующего подхода.
Рассмотрим задачу оценки вероятности ошибки на бит для сигналов с 16-позиционной относительной фазовой модуляцией (ОФМ16). Передача символов «0» и «1» для сигналов ОФМ2 эквивалентна передаче символов «0000» и «1100» для сигналов с ОФМ 16 в соответствии с кодом Грея. Тогда вероятность ошибки на бит для сигналов с ОФМ16 связана с вероятностью попадания разности фаз принятого сигнала в сектора, соответствующие символам «0000» и «1100», с учетом расстановки фаз в соответствии с кодом Грея, описывается следующим уравнением:
16
16
16
совп
4
2
2
(1-p)+p(1-p)=Р,
совп
16
где Р - вероятность события, состоящего в том, что фаза принятого сигнала оказалась в секторах, соответствующих символам «0000» или «1100», независимо от того, какой символ передавался, р - вероятность ошибки на бит для сигналов с ОФМ 16.
В качестве оценки  можно использовать соответствующую частость, доступную для измерения:
16
где k - количество попаданий фазы принятого сигнала в сектора, соответствующие символам «0000» или символу «1100», N - объем выборки. При такой замене, следует учитывать, что решением нового уравнения будет уже не истинная, а оценка вероятности ошибки на бит , которая характеризуется некоторой погрешностью.
Таким образом, в достаточно простой вычислительной схеме можно получить оценку вероятности ошибки на бит для сигналов с ОФМ 16 во время приема полезной информации, передаваемой с помощью сигналов с ОФМ 2. При этом хранить решение данного уравнения проще всего в табличном виде, чтобы не тратить время на решение уравнения во время функционирования системы связи.
Работа устройства осуществляется следующим образом.
Принимаемый сигнал подают на аналогово-цифровой преобразователь 1 (АЦП), который является входом устройства, в котором получают отсчеты принятого сигнала с двухпозиционной фазовой модуляцией, которые затем с выхода АЦП передают на вход первого блока накопления 2, в котором накапливают отсчеты сигнала на длительности двух элементарных посылок. С выхода блока накопления 2 передают накопленный массив значений на вход демодулятора 3, представляющего собой последовательно соединенные блок определения разности фаз 3.1 и блок определения символов 3.2. При этом вход демодулятора 3, одновременно является и входом блока определения разности фаз 3.1, в котором определяют разность начальных фаз между двумя соседними посылками, а полученную разность передают с выхода блока определения разности фаз 3.1 на вход блока определения символов 3.2, где определяют принимаемый символ, в предположении, что принимается сигнал с 16-позиционной фазовой модуляцией и расположением символов в соответствии с кодом Грея. Далее полученный символ, состоящий из четырех бит, передается с выхода блока определения символов 3.2, который также является выходом демодулятора 3, на вход первого блока проверки условия 4, в котором проверяют, равен ли принятый символ символу «0000» или символу «1100». Если символ равен - то передают далее на вход второго блока накопления 5 «1», а если не равен, то передают «0». При этом во втором блоке накопления 5 накапливают полученные значения на длительности интервала анализа, а накопленный массив значений с выхода второго блока накопления передают на вход сумматора 6, в котором суммируют полученный массив значений. Результат суммирования с выхода сумматора 6 передают на вход делителя 7, в котором производят деление полученной величины на длительность интервала анализа, а результат деления с выхода делителя 7 передают на вход второго блока проверки условия 8. Во втором блоке проверки условия 8 проверяют, больше ли 0,5 или меньше полученная величина, и если полученная величина больше 0,5, то с первого выхода второго блока проверки условия 8 передают значение 0,5 на первый вход блока хранения решения 10, а если полученная величина меньше 0,5, то со второго выхода второго блока проверки условия 8 передают полученную величину в блок вычисления оценки вероятности ошибки на бит 9. В блоке вычисления оценки вероятности ошибки на бит 9 табличным способом вычисляют оценку вероятности ошибки на бит как решение следующего уравнения: , где  - величина, полученная со второго выхода второго блока проверки условия 8, а  - искомая оценка вероятности ошибки на бит для 16-позиционной фазовой модуляции. Далее с выхода блока вычисления оценки вероятности ошибки на бит 9 вычисленную оценку передают на второй вход блока хранения решения 10, получая таким образом искомую вероятность ошибки на бит для 16-позиционной фазовой модуляции.
Предлагаемое устройство по сравнению с прототипом обладает следующими преимуществами:
- обеспечивает оценку вероятности ошибки на бит для сигналов с 16-позиционной фазовой модуляцией вне зависимости от того используется или нет при передаче данных кодирование;
- обеспечивает оценку вероятности ошибки на бит для сигналов с 16-позиционной фазовой модуляцией вне зависимости от количества ошибок в принимаемом сигнале с двухпозиционной фазовой модуляцией.
Литература
1. Фазовая и относительная фазовая телеграфия. Сборник статей. М.: "Связь", 1967, с. 138.
2. Скляр, Бернард. Цифровая связь. Теоретические основы и практическое применение. М.: "Вильяме", 2003, с. 261.