Генератор трехфазного цифрового синусоидального сигнала для управления скольжением асинхронного двигателя

Полезная модель относится к цифровой преобразовательной технике и может быть использована для синтеза трехфазного цифрового синусоидального сигнала для управления скольжением асинхронного двигателя.
Известен генератор трехфазного синусоидального сигнала с регулированием фазы (Патент РФ №206092, Н03В 19/00, опубл. 23.08.2021, БИПМ №24), содержащий задающий генератор, блок суммирования, блоки инвертирования, формирователь, три идентичных канала с коммутаторами и двухвходовыми двоичными сумматорами, выходной код которых является трехфазным цифровым синусоидальным сигналом с регулированием фазы.
Однако в данном устройстве отсутствует возможность управления частотой генератора относительно некоторой базовой частоты, так как значение кода задания фазового сдвига имеет фиксированное значение.
Наиболее близким по технической сущности к заявляемому техническому решению является генератор трехфазного цифрового синусоидального сигнала с третьей гармоникой (Патент РФ №213509, Н03В 19/00, G06F 1/02, опубл. 14.09.2022, БИПМ №26), в котором используется формирование трех фаз цифрового синусоидального сигнала с третьей гармоникой.
Основным недостатком данного устройства является невозможность управления частотой генератора относительно некоторой базовой частоты.
Технический результат, получаемый при реализации заявляемой полезной модели, выражается в расширении функциональных возможностей за счет формирования трехфазной системы цифрового синусоидального сигнала с управлением скольжением за счет регулирования выходной частоты относительно базовой.
2
Это достигается тем, что в устройство генератора трехфазного цифрового синусоидального сигнала, содержащего задающий генератор, выход которого соединен со входом делителя-счетчика, выходные сигналы которого поступают на первые входы блока суммирования, блок преобразования, блоки инвертирования, формирователь сигналов, три канала, каждый из которых состоит из первого и второго коммутаторов и двухвходового двоичного цифрового сумматора, введен реверсивный делитель-счетчик, работающий по внешнему сигналу с частотой f, где старшие разряды выполняются в двоичном коде, а младшие разряды -в многофазном коде, и изменяющий направление счета входных импульсов по сигналу управления, чем обеспечивает изменение знака скольжения, выходы которого соединены со вторыми входами блока суммирования, младшие разряды блока суммирования поступают на вход блока преобразования, выходные сигналы которого поступают на управляющие входы коммутаторов в каждом канале, при этом в каждом канале на первые входы коммутаторов поступают сигналы старшего разряда блока суммирования, сигналы с блоков инвертирования и формирователя, выходы коммутаторов соединены с двухвходовым двоичным сумматором, выходной код которого и определяет трехфазный цифровой синусоидальный сигнал для управления скольжением.
На фиг. 1 приведена структурная электрическая схема предлагаемого устройства;
на фиг. 2 - структурная электрическая схема блока суммирования;
на фиг. 3 - структурная электрическая схема 1 -го канала;
на фиг. 4 - диаграмма работы предлагаемого устройства.
Генератор трехфазного цифрового синусоидального сигнала для управления скольжением (фиг. 1) содержит задающий генератор прямоугольных импульсов фиксированной частоты 1, делитель-счетчик 2, реверсивный делитель-счетчик 3, блок суммирования 4, формирователь сигнала 6, блоки инвертирования 5 и 7, блок преобразования 8, идентичные каналы 1-й, 2-й, 3-й, которые состоят из коммутаторов 9 и 10 и двухвходового двоичного цифрового сумматора 11 (фиг. 3).
Предлагаемое устройство работает следующим образом.
1
1
k
A1
А6
2
1
k
В1
B6
1
k
1
6
С1
С6
1U
6U
1V
6V
1W
6W
а
a
Импульсы стабильной частоты f=const с задающего генератора поступают на вход делителя-счетчика 2, на выходных шинах которого формируется циклический код А (А',А''), где старшие разряды выполняются в двоичном коде А'={…}, а младшие разряды представлены в многофазном коде A''={m…m}. Выходы делителя-счетчика 2 соединены с первыми входами блока суммирования 4, на вторые входы которого поступают сигналы В (В', В'') с реверсивного делителя-счетчика 3, который работает по внешнему сигналу с частотой f, где старшие разряды B'={b…b] выполняются в двоичном коде, а младшие разряды В''={m…m} в многофазном коде. Реверсивный делитель-счетчик 3 равен по информационной емкости делителю-счетчику 2, но изменяющий направление счета входных импульсов по сигналу управления S, чем обеспечивает изменение знака скольжения, при S=0 счетчик работает на суммирование, при S=1 - на вычитание, частота полных циклов изменения сигналов В (В', В'') составляет Fb. В блоке суммирования 4 реализуется арифметическая операция сложения сигналов А+В, где старшие разряды А' и В' поступают на двухвходовое устройство суммирования, выходом которого являются сигналы в двоичном коде С'={c…c} и сигнал переноса р, который поступает на сумматор переноса. Младшие разряды А'' и В'' поступают на двухвходовое устройство суммирования многофазного кода, выходной код {m…m} которого поступает на сумматор переноса, где формируются сигналы С''={m…m} по следующим зависимостям:  которые поступают на вход блока преобразования 8, на выходе которого формируются сигналы с…c, c…c, c…c в соответствии с выражением:
,
1
k
1
2
k
1
k
1
k
1
2
k
вых
вых
Ф
2
=1
=l
которые поступают на вторые входы коммутаторов 9, 10. На первые входы коммутатора 9 поступают сигналы С'={с…с) с блока вычитания 4, инвертированные сигналы  с блока инвертирования 5 и сигналы C{с=с=…=с=1}. Сигнал D' формируется в блоке 6, на вход которого поступают сигналы С'={с…с} с блока суммирования 4, в соответствии с выражением , и поступает на блок инвертирования 7. Сигналы D'={d…d} с формирователя 6, инвертированные сигналы  с блока инвертирования 7 и сигналы D={d=d=…=d=1} поступают на первые входы коммутатора 10. На вторые входы коммутаторов 9, 10 поступают сигналы с блока преобразования 8, которые управляют работой коммутаторов 9 и 10 (в каждом канале) таким образом, что формируются двоичные цифровые коды синусоид со 120-градусным фазовым сдвигом. Коммутаторы 9, 10 пропускают на выходы коды С и D, которые поступают на входы сумматора 11, где реализуется арифметическая операция сложения, выходы которого являются шинами выходного сигнала фаз U, V и W с базовой частотой F(при f=0).
ск
Ф
В
Ф
1
B
2
2
1
ск
cк
k
k
Реализация предложенного устройства обеспечивает задание абсолютного значения частоты скольжения F=F-F при F=f/(2⋅12), F=f/(2⋅12) регулированием частоты f при f=const, а сигналом управления S задание знака скольжения. При S=1, F>0, при S=0, F<0.