Verilog

**Verilog**, được tiêu chuẩn hóa thành **IEEE 1364**, là ngôn ngữ mô tả phần cứng (hardware description language, viết tắt: HDL) được sử dụng để mô hình hóa các hệ thống điện tử. Nó được sử dụng phổ biến nhất trong thiết kế và xác minh các mạch kỹ thuật số ở trừu tượng mức chuyển thanh ghi. Nó cũng được sử dụng trong việc xác minh các mạch tương tự và mạch tín hiệu hỗn hợp, cũng như trong thiết kế các mạch di truyền. Vào năm 2009, tiêu chuẩn Verilog (IEEE 1364-2005) đã được hợp nhất vào tiêu chuẩn SystemVerilog, tạo ra tiêu chuẩn IEEE 1800-2009. Kể từ đó, Verilog chính thức là một phần của ngôn ngữ SystemVerilog. Phiên bản hiện tại là tiêu chuẩn IEEE 1800-2017.

## Tổng quan

## Ví dụ
Một ví dụ đơn giản về hai flip-flop sau:

## Phần mềm mô phỏng
Để biết thông tin về trình giả lập Verilog, hãy xem danh sách trình giả lập Verilog.

## Xem thêm

### Tài liệu bổ sung
* Danh sách trình giả lập Verilog
* Waveform viewer
* SystemVerilog Direct Programming Interface (DPI)
* Verilog Procedural Interface (VPI)

### Ngôn ngữ tương tự

* VHDL 
* SystemC - Thư viện C ++ cung cấp ngữ nghĩa hướng sự kiện HDL 
* SystemVerilog 
* OpenVera 
* e (ngôn ngữ xác minh) 
* Property Specification Language

## Tham khảo

; Ghi chú

*
*
*
*
*
* http://instruct1.cit.cornell.edu/Courses/ece576/Verilog/coding_and_synthesis_with_verilog.pdf Cornell ECE576 Course illustrating synthesis constructs
* (The HDL Testbench Bible)

## Liên kết ngoài

### Hướng dẫn và tài nguyên chung
* Tips About Using Verilog — Free verilog program example and tips for Advanced User
* 
*  — Sandstrom presents a table relating VHDL constructs to Verilog constructs.
* Verilog Tutorial – Beginners tutorial.
* Asic-World – Extensive free online tutorial with many examples.
* Verilog Tutorial — Free Training Presentation Course for Verilog (PowerPoint Show)
* Verilog Tutorial — Free Training Presentation Course for Verilog (pdf)
* AllHDL  – Verilog for tutorial.
* Verilog Tutorial  Verilog RTL Tutorial with detailed digital design concepts and examples.
* 
* Online Verilog-1995 Quick Reference Guide – Stuart Sutherland of Sutherland HDL, Inc.
* Online Verilog-2001 Quick Reference Guide – Stuart Sutherland of Sutherland HDL, Inc.
* Misc EDA Utilities – Free Verilog Parser and utilities e.g. verilog2vhdl, vhdl2verilog, verilog2systemc, verilog2ipxact, testbench generator and more
*  — Verilog tutorials focusing on hands-on coding and debugging
* EDA Playground — Free web browser-based Verilog IDE
* Verilog Online Help — Free Verilog Language Reference Guide
* Verilog Programs — Verilog programs

### Tiêu chuẩn phát triển
* IEEE Std 1364-2005 – The official standard for Verilog 2005 (not free).
* IEEE P1364 – Working group for Verilog (inactive).
* IEEE P1800  – Working group for SystemVerilog (replaces above).
* Verilog syntax – A description of the syntax in Backus-Naur form. This predates the IEEE-1364 standard.
* Verilog-AMS  – Accellera mixed signal extensions to Verilog
* Verilog 2001 syntax – A heavily linked BNF syntax for Verilog 2001 (generated by EBNF tools).
* Free Verilog Utilities – RTL and Netlist parsers, Testbench generator, verilog2vhdl, vhdl2verilog, verilog2systemc, flattener, dependency browser and sorting.

### Phần mở rộng ngôn ngữ

* Verilog AUTOs - Một hệ thống nhận xét meta mã nguồn mở để đơn giản hóa việc duy trì mã Verilog.