Devre küçültme

**Devre küçültme** terimi (bazen **optik küçültme** veya **üretim işlemi küçültme** olarak da adlandırılır), metal oksit yarı iletken (MOS) cihaz ölçeklemesini ifade eder. Bir devreyi küçültme eylemi, genellikle litografi devrelerindeki bir gelişmeyle ilişkilidir, daha gelişmiş bir üretim işlemi kullanarak aşağı yukarı aynı devreyi oluşturmaya dayanır. Devre küçültme; işlemcilerde büyük mimari değişiklikler yapılmadığı için AR-GE (araştırma-geliştirme) ücretlerini azalttığı ve aynı zamanda aynı yonga plağında daha fazla işlemci devresi üretilebildiği için satılan ürün başına maliyeti azalttığı için bir çip firması için genel masrafları azaltmaktadır.

## Detaylar
Devre küçültmeleri; Samsung, Intel, TSMC ve SK Hynix gibi yarı iletken şirketleri ve; AMD (önceki ATI de dahil olmak üzere), NVIDIA ve MediaTek gibi üretim yapmayan (fabless) yarı iletken şirketleri için fiyat/performans oranını artırmak için temel unsurdur.

2000'lerdeki çip küçültmeleri; Sony ve Toshiba'nın PlayStation 2'deki Emotion Engine işlemcisinin (2000'deki 180&nbsp;nm CMOS'dan 2003'teki 90&nbsp;nm CMOS'a) küçültülmesini, Cedar Mill kod adlı Pentium 4 işlemcilerini (90&nbsp;nm CMOS'dan 65&nbsp;nm CMOS'a küçültme), Penryn Core 2 işlemcilerini (65&nbsp;nm CMOS'dan 45&nbsp;nm CMOS'a küçültme), Brisbane kod adlı Athlon 64 X2 işlemcilerini (90&nbsp;nm SOI'dan 65&nbsp;nm SOI'a küçültme), ATI ve NVIDIA'nın çeşitli grafik işlemci nesillerindeki çip küçültmelerini; ve Samsung, Toshiba ve SK Hynix'in çeşitli RAM ve flaş depolama nesillerindeki küçültmeleri içerir. Intel, Ocak 2010'da önceki Nehalem işlemci mikromimarisindeki 45&nbsp;nm'ye kıyasla 32&nbsp;nm üretim işlemine küçültülmüş Clarkdale Core i5 ve Core i7 işlemcilerini satışa çıkarmıştır. Özellikle Intel, önceden Tick-Tock modeliyle ürün performansını belirli bir seviyede geliştirmek için devre küçültmelerinden faydalanmaya odaklanmaktaydı. Bu iş modelinde her yeni mikromimari (tick), aynı mikromimaride performansı artırmak için devre küçültmeyle (tock) tamamlanırdı.

Devre küçültme; yarı iletken cihazlarda aynı çip saat hızı korunurken her transistör tarafından açılırken veya kapanırken kullanılan akımı azaltarak bir ürünün daha az güç tüketmesini (ve bu nedenle daha az ısı açığa çıkmasını), saat hızı aralığının artmasını ve daha az maliyetli olmasını sağladığı için son kullanıcıyı olumlu etkilemektedir. 200&nbsp;mm veya 300&nbsp;mm yonga plağı üretiminin maliyeti, plaktaki çip sayısına göre değil çip üretimi aşaması sayısıyla orantılı olduğu için devre küçültmeleri her plağa daha fazla çip sığmasını sağlayarak çip başına daha düşük üretim maliyetinin düşmesini sağlar.

## Yarı küçültme
İşlemci üretimindeki devre küçültmeleri, her zaman ITRS (International Technology Roadmap for Semiconductors/Yarı İletkenler için Teknoloji Yol Haritası) standartlarına göre olan litografik devrelerdeki gelişmelerle ilişkilidir. Grafik işlemci ve yongada sistem üretimi için devre küçültme, devrelerin genellikle ITRS tarafından belirlenmeyen devrelere küçültülmesine dayanır; bazen yarı devreler olarak adlandırılan 150&nbsp;nm, 110&nbsp;nm, 80&nbsp;nm, 55&nbsp;nm, 40&nbsp;nm ve son zamanlarda 8&nbsp;nm devreler buna örnek olarak gösterilebilir. Bu devreler, ITRS tarafından belirlenen daha küçük devre standartlara geçiş gerçekleşmeden önce ITRS tarafından belirlenen iki tane litografik devre arasındaki ara ürünlerdir (bu nedenle yarı devre küçültme olarak adlandırılırlar); bu durum gelecekteki AR-GE masraflarını azaltmaya yardımcı olur. Tam devre veya yarı devre küçültme uygulama kararı, yarı iletken üreticisine bağlıdır ancak entegre devre tasarımcısına bağlı değildir.

## Ayrıca bakınız

* Entegre devre
* Yarı iletken cihaz imalatı
* Fotolitografi
* Moore yasası
* Transistör sayısı

## Kaynakça

## Dış bağlantılar

* 0.11 µm Standard Cell ASIC 
* EETimes: ON Semi offers 110-nm ASIC platform 
* Renesas 55 nm process features
* RDA, SMIC make 55-nm mixed-signal IC
* Globalfoundries 40nm
* UMC 45/40nm 
* SiliconBlue tips FPGA move to 40-nm 
* Globalfoundries 28nm, Leading-Edge Technologies
* TSMC Reiterates 28 nm Readiness by Q4 2011 
* Design starts triple for TSMC at 28-nm