위상 검출기

[right|frame| 4개의 위상 검출기. 신호 흐름은 왼쪽에서 오른쪽으로 진행된다. 왼쪽 위에는 [길버트 셀이 있는데, 이는 사인파 및 방형파에 잘 작동하지만 펄스에는 덜 적합하다. 방형파의 경우 XOR 게이트 역할을 하며, 이는 NAND 게이트로도 만들 수 있다. 중간 왼쪽에는 두 개의 위상 검출기가 있는데, 피드백을 추가하고 NAND 게이트 하나를 제거하면 시간 주파수 검출기가 생성된다. 지연선은 데드 밴드를 피한다. 오른쪽에는 출력에 필터가 있는 차지 펌프가 있다.]]

**위상 검출기**(phase detector) 또는 **위상 비교기**는 두 신호 입력 간의 위상 차이를 나타내는 신호를 생성하는 주파수 믹서, 아날로그 곱셈기 또는 논리 회로이다.

위상 검출기는 위상동기회로(PLL)의 필수 요소이다. 위상 차이를 감지하는 것은 모터 제어, 레이더 및 통신 시스템, 서보 기구, 복조기와 같은 다른 응용 분야에서 중요하다.

## 종류
위상동기회로 회로용 위상 검출기는 두 가지 유형으로 분류될 수 있다. 유형 I 검출기는 아날로그 신호 또는 방형파 디지털 신호에 의해 구동되도록 설계되었으며 차이 주파수에서 출력 펄스를 생성한다. 유형 I 검출기는 항상 출력 파형을 생성하며, 이는 전압 제어 발진기(VCO)를 제어하기 위해 필터링되어야 한다. 유형 II 검출기는 입력 및 기준 펄스의 에지 상대적 타이밍에만 민감하며, 두 신호가 같은 주파수일 때 위상 차이에 비례하는 일정한 출력을 생성한다. 이 출력은 VCO의 제어 전압에 리플을 생성하지 않는 경향이 있다.

### 아날로그 위상 검출기
위상 검출기는 두 입력 신호의 위상 차이를 계산해야 한다. 첫 번째 입력의 위상을 α, 두 번째 입력의 위상을 β라고 하자. 그러나 위상 검출기에 대한 실제 입력 신호는 α와 β가 아니라 sin(α)와 cos(β)와 같은 사인파이다. 일반적으로 위상 차이를 계산하려면 각 정규화된 입력의 아크사인과 아크코사인(계속 증가하는 위상을 얻기 위해)을 계산하고 빼기를 수행해야 한다. 이러한 아날로그 계산은 어렵다. 다행히도 몇 가지 근사치를 사용하여 계산을 단순화할 수 있다.

위상 차이가 작다고 가정한다(예: 1라디안보다 훨씬 작음). 사인 함수에 대한 작은 각도 근사와 사인 각도 덧셈 공식은 다음을 제공한다:
: \alpha - \beta \approx \sin(\alpha-\beta) = \sin \alpha \cos\beta - \sin \beta \cos \alpha 

이 표현은 두 곱셈기의 출력을 합산하여 직교 위상 검출기를 만들 수 있음을 시사한다. 직교 신호는 위상 편이 네트워크로 형성될 수 있다. 곱셈기에 대한 두 가지 일반적인 구현은 이중 평형 다이오드 믹서, 다이오드 링 및 4사분면 곱셈기, 길버트 셀이다.

두 개의 곱셈기 대신, 더 일반적인 위상 검출기는 단일 곱셈기와 다른 삼각 항등식을 사용한다:
:\sin \alpha \cos \beta = {\sin(\alpha - \beta) \over 2} + {\sin(\alpha + \beta) \over 2} \approx {\alpha - \beta \over 2} + {\sin(\alpha + \beta) \over 2} 
첫 번째 항은 원하는 위상 차이를 제공한다. 두 번째 항은 기준 주파수의 두 배인 사인파이므로 필터링될 수 있다. 일반적인 파형의 경우 위상 검출기 출력은 위상 검출기 특성으로 설명된다.

믹서 기반 검출기(예: 쇼트키 다이오드 기반 이중 평형 믹서)는 위상 검출기 출력에서 유한한 펄스 폭을 생성하지 않으므로 "위상 잡음 플로어 성능에서 궁극적"이며 "시스템 감도에서 궁극적"이다. 믹서 기반 PD의 또 다른 장점은 상대적인 단순성이다. 직교 및 단순 곱셈기 위상 검출기는 모두 위상 차이뿐만 아니라 입력 진폭에 의존하는 출력을 갖는다. 실제로 입력 신호의 입력 진폭은 진폭 의존성을 제거하기 위해 검출기에 입력되기 전에 정규화된다.

### 디지털 위상 검출기
섬네일|right|500px|CMOS 디지털 위상 주파수 검출기의 예. 입력은 R과 V이고 출력 U<sub>p</sub>와 D<sub>n</sub>은 차지 펌프로 공급된다.

방형파 신호에 적합한 위상 검출기는 배타적 논리합(XOR) 논리 회로로 만들 수 있다. 비교되는 두 신호가 완전히 동위상일 때, XOR 게이트의 출력은 일정한 0 레벨을 갖는다. 두 신호가 위상에서 1° 차이가 날 때, XOR 게이트의 출력은 각 주기 동안 1/180만큼 높을 것이다. 즉, 두 신호의 값이 다른 주기의 일부이다. 신호가 180° 차이가 날 때, 즉 한 신호가 높고 다른 신호가 낮을 때, XOR 게이트의 출력은 각 주기 내내 높게 유지된다. 이 위상 검출기는 대칭적인 방형파 또는 거의 대칭적인 방형파 입력을 요구한다.

XOR 검출기는 90° 위상 차이 근처에서 잠기고 기준 주파수의 두 배에서 펄스파 출력을 갖는다는 점에서 아날로그 믹서와 잘 비교된다. 출력은 위상 차이에 비례하여 듀티 사이클을 변경한다. XOR 게이트의 출력을 로우패스 필터에 적용하면 두 신호 간의 위상 차이에 비례하는 아날로그 전압이 생성된다. 나머지 특성은 캡처 범위, 잠금 시간, 기준 스퓨리어스 및 로우패스 필터 요구 사항에 대해 아날로그 믹서와 매우 유사하다.

디지털 위상 검출기는 샘플 앤 홀드 회로, 차지 펌프 또는 플립플롭으로 구성된 논리 회로를 기반으로 할 수도 있다. 논리 게이트를 기반으로 하는 위상 검출기가 PLL에 사용될 때, 입력 신호의 주파수가 VCO의 초기 주파수와 상당히 다를 때에도 VCO가 입력 신호와 빠르게 동기화되도록 할 수 있다. 이러한 위상 검출기는 또한 비교되는 두 신호 간의 위상 차이가 작을 때 더 나은 정확도와 우수한 풀인 범위와 같은 다른 바람직한 특성을 갖는다.

### 위상 주파수 검출기
**위상 주파수 검출기**(**PFD**)는 원래 4개의 플립플롭으로 만들어진 비동기 회로이다(즉, 1970년대에 소개된 RCA CD4046 및 모토로라 MC4344 IC 모두에서 발견되는 위상 주파수 검출기). 이 논리는 두 신호 중 어느 신호가 먼저 또는 더 자주 영점 교차를 하는지 결정한다. PLL 응용 분야에서 사용될 때 주파수가 벗어나도 잠금을 달성할 수 있다.

PFD는 곱셈기 또는 XOR 게이트와 같은 더 간단한 위상 검출기 설계에 비해 풀인 범위와 잠금 시간을 향상시킨다. 이러한 설계는 두 입력 위상이 이미 잠금 근처에 있거나 잠겨 있을 때 잘 작동하지만 위상 차이가 너무 클 때는 성능이 좋지 않다. 위상 차이가 너무 클 때(순간 주파수 차이가 클 때 발생함) 루프 이득의 부호가 반전되어 VCO를 잠금에서 멀어지게 할 수 있다. PFD는 비교되는 두 신호가 위상뿐만 아니라 주파수에서도 다를 때에도 출력을 생성한다는 장점이 있다. 위상 주파수 검출기는 PLL 응용 분야에서 PLL이 입력 신호의 잘못된 위상 또는 잘못된 주파수(예: 입력 신호의 고조파)와 동기화되는 거짓 잠금 조건을 방지한다.

뱅뱅 차지 펌프 위상 주파수 검출기는 적분기 역할을 하는 커패시터에 고정된 총 전하를 갖는 전류 펄스(양수 또는 음수)를 공급한다. 뱅뱅 차지 펌프용 위상 검출기는 항상 입력 위상이 충분히 가까워서 검출기가 두 차지 펌프 모두 또는 둘 다 발사하지 않아 전체 효과가 없는 **데드 밴드**를 가져야 한다. 뱅뱅 위상 검출기는 간단하지만 데드 밴드 내의 드리프트로 인해 상당한 최소 피크-투-피크 지터와 관련이 있다.

1976년에 원래 RCA/모토로라 4개의 플립플롭 구성 대신 3상 위상 주파수 검출기 구성(2개의 플립플롭만 사용)을 사용함으로써 이 문제를 우아하게 극복할 수 있음을 보여주었다. 다른 유형의 위상 주파수 검출기의 경우 데드 존 현상에 대한 다른, 비록 덜 우아할 수도 있는, 해결책이 존재한다. 3상 위상 주파수 검출기는 일부 신호 재생 시스템(예: 클록 복구 설계)의 입력에서 발견될 수 있는 무작위 신호 저하와 관련된 특정 응용 분야에는 작동하지 않으므로 다른 해결책이 필요하다.

비례 위상 검출기는 감지된 위상 오류에 비례하는 전하량을 공급하는 차지 펌프를 사용한다. 일부는 데드 밴드를 가지고 있고 일부는 그렇지 않다. 특히, 일부 설계는 위상 차이가 0일 때도 상승 및 하강 제어 펄스를 모두 생성한다. 이 펄스들은 작고, 명목상 동일한 지속 시간을 가지며, 위상이 완벽하게 일치할 때 차지 펌프가 동일한 전하의 양수 및 음수 전류 펄스를 생성하게 한다. 이러한 종류의 제어 시스템을 갖는 위상 검출기는 데드 밴드를 나타내지 않으며 PLL에서 사용될 때 일반적으로 더 낮은 최소 피크-투-피크 지터를 갖는다.

PLL 응용 분야에서는 루프가 잠금 해제되었을 때 이를 아는 것이 자주 요구된다. 더 복잡한 디지털 위상 주파수 검출기는 일반적으로 잠금 해제 조건에 대한 신뢰할 수 있는 표시를 허용하는 출력을 갖는다.

## 전자 위상 검출기
레이더에 사용되는 것과 같은 일부 신호 처리 기술은 해당 신호에 인코딩된 모든 정보를 복구하기 위해 신호의 진폭과 위상 모두를 요구할 수 있다. 한 가지 기술은 진폭 제한 신호를 곱 검출기의 한 포트에 공급하고 기준 신호를 다른 포트에 공급하는 것이다. 검출기의 출력은 신호 간의 위상 차이를 나타낸다.

## 광학 위상 검출기
광학에서 위상 검출기는 간섭계로도 알려져 있다. 펄스형(진폭 변조) 빛의 경우, 캐리어 간의 위상을 측정한다고 한다. 또한 비선형 결정에서 교차 상관을 통해 두 짧은 광 펄스의 엔벨로프 간 지연을 측정하는 것도 가능하다. 그리고 펄스를 비선형 결정으로 보냄으로써 광 펄스의 엔벨로프와 캐리어 간 위상을 측정하는 것도 가능하다. 거기서 스펙트럼은 더 넓어지고 가장자리에서 모양은 위상에 크게 의존한다.

## 같이 보기
* 반송파 복구
* 차동 증폭기

## 각주

*
*
* 
* 
* 

## 추가 자료
*

## 외부 링크
* 8장 변조기 및 복조기
* MAX9382를 사용한 위상동기루프 응용 프로그램 
* 위상동기루프 위상 검출기

분류:전자 회로
분류:통신 회로
분류:아날로그 회로