트랜지스터 카운트

**트랜지스터 카운트**(transistor count)는 전자 장치(일반적으로 단일 기판 또는 실리콘 다이)에 있는 트랜지스터 수이다. 이는 집적 회로 복잡성의 가장 일반적인 측정값이다(현대 마이크로프로세서의 대부분의 트랜지스터는 캐시 메모리에 포함되어 있지만, 캐시 메모리는 대부분 동일한 메모리 셀 회로를 여러 번 복제하여 구성된다). MOS 트랜지스터 수의 증가율은 일반적으로 약 2년마다 트랜지스터 수가 두 배로 증가한다는 무어의 법칙을 따른다. 그러나 다이 면적에 직접 비례하므로 트랜지스터 수는 해당 제조 기술의 발전도를 나타내지 않는다. 이에 대한 더 나은 지표는 반도체의 트랜지스터 수를 다이 면적으로 나눈 값인 트랜지스터 밀도이다.

## 기록
, 플래시 메모리에서 가장 높은 트랜지스터 수는 마이크론의 2테라바이트 (3D-스택) 16개 다이, 232층 V-NAND 플래시 메모리 칩으로, 5.3조 개의 플로팅 게이트 MOSFET을 가지고 있다(트랜지스터당 3비트).

 기준으로 단일 칩 프로세서에서 가장 높은 트랜지스터 수는 세레브라스의 딥 러닝 프로세서 웨이퍼 스케일 엔진 2이다. 이 프로세서는 TSMC의 7 nm 공정 핀펫 공정으로 제조된 웨이퍼에 84개의 노출된 필드(다이)에 2.6조 개의 MOSFET이 들어있다.

, 가장 높은 트랜지스터 수를 가진 그래픽 처리 장치는 엔비디아의 블랙웰 기반 B100 가속기로, TSMC의 맞춤형 4NP 공정 노드로 제작되었으며 총 2080억 개의 MOSFET을 포함한다.

 기준으로 소비자 마이크로프로세서에서 가장 높은 트랜지스터 수는 애플의 ARM 아키텍처 기반 듀얼 다이 M3 울트라 SoC에 있는 1840억 개의 트랜지스터이며, 이는 TSMC의 3 nm 반도체 제조 공정으로 제조된다.

수많은 집적 회로로 구성된 컴퓨터 시스템 측면에서,  가장 많은 트랜지스터 수를 가진 슈퍼컴퓨터는 중국이 설계한 선웨이 타이후라이트였는데, 이 슈퍼컴퓨터는 모든 CPU/노드를 합쳐 "하드웨어 처리 부분에 약 400조 개의 트랜지스터"를 가지고 있었고, "DRAM에는 약 12경 개의 트랜지스터가 포함되어 있으며, 이는 전체 트랜지스터의 약 97%에 해당한다." 비교하자면,  쌀알보다 훨씬 작은 가장 작은 컴퓨터는 약 10만 개의 트랜지스터를 가지고 있었다. 초기 실험적인 고체 컴퓨터는 130개 정도의 트랜지스터를 가졌지만 많은 양의 다이오드 논리를 사용했다. 최초의 탄소 나노튜브 컴퓨터는 178개의 트랜지스터를 가졌고 1비트 단일 명령어 집합 컴퓨터였으며, 이후의 컴퓨터는 16비트이다(그 명령어 집합은 32비트 RISC-V이지만).

이온 트랜지스터 칩("물 기반" 아날로그 제한 프로세서)은 최대 수백 개의 트랜지스터를 가지고 있다.

제조된 총 트랜지스터 수 추정치:
*2014년까지: 
*2018년까지: 

## 트랜지스터 수
[섬네일|upright=1.9|[마이크로프로세서의 MOS 트랜지스터 수 대 도입 날짜를 나타낸 그래프. 곡선은 무어의 법칙에 따라 2년마다 수가 두 배로 증가함을 보여준다.]]

### 마이크로프로세서

마이크로프로세서는 컴퓨터의 중앙 처리 장치 기능을 단일 집적 회로에 통합한다. 이는 디지털 데이터를 입력으로 받아 메모리에 저장된 지침에 따라 처리하고 결과를 출력으로 제공하는 다목적 프로그래밍 가능 장치이다.

1960년대의 MOS 집적회로 기술 개발은 최초의 마이크로프로세서 개발로 이어졌다. 1970년 미국 해군의 F-14 톰캣 전투기를 위해 개럿 에어리서치가 개발한 20비트 MP944는 디자이너 레이 홀트에 의해 최초의 마이크로프로세서로 여겨진다. 이는 6개의 MOS 칩으로 제작된 다중 칩 마이크로프로세서였다. 그러나 1998년까지 해군에 의해 기밀로 분류되었다. 1971년에 출시된 4비트 인텔 4004는 최초의 단일 칩 마이크로프로세서였다.

현대 마이크로프로세서는 일반적으로 온칩 캐시 메모리를 포함한다. 이러한 캐시 메모리에 사용되는 트랜지스터 수는 일반적으로 마이크로프로세서의 논리(즉, 캐시 제외)를 구현하는 데 사용되는 트랜지스터 수를 훨씬 초과한다. 예를 들어, 마지막 DEC 알파 칩은 트랜지스터의 90%를 캐시에 사용한다.

### GPU
그래픽 처리 장치 (GPU)는 디스플레이로 출력하기 위한 프레임 버퍼에 이미지를 구축하는 속도를 높이기 위해 메모리를 빠르게 조작하고 변경하도록 설계된 특수 전자 회로이다.

설계자는 엔비디아 및 AMD와 같은 기술 기업을 의미하며, 집적 회로 칩의 논리를 설계한다. 제조사("Fab.")는 TSMC 및 삼성 반도체와 같은 파운드리에서 반도체 제조 공정을 사용하여 칩을 제작하는 반도체 회사를 의미한다. 칩의 트랜지스터 수는 제조사의 제조 공정에 따라 달라지며, 더 작은 반도체 노드는 일반적으로 더 높은 트랜지스터 밀도를 가능하게 하여 더 높은 트랜지스터 수를 허용한다.

GPU와 함께 제공되는 램 (VRAM, SGRAM 또는 HBM 등)은 총 트랜지스터 수를 크게 증가시키며, 메모리는 일반적으로 그래픽 카드의 트랜지스터 대부분을 차지한다. 예를 들어, 엔비디아의 테슬라 P100은 16&nbsp;GB의 HBM2 메모리 외에 GPU에 150억 개의 핀펫 (16&nbsp;nm)이 있어 그래픽 카드에 총 약 1500억 개의 MOSFET이 있다. 다음 표에는 메모리가 포함되지 않는다. 메모리 트랜지스터 수는 아래 메모리 섹션을 참조하십시오.

### FPGA
FPGA는 제조 후 고객 또는 설계자가 구성하도록 설계된 집적 회로이다.

### 메모리

반도체 메모리는 일반적으로 컴퓨터 메모리로 사용되는 집적 회로에 구현된 전자 데이터 저장 장치이다. 1970년대 이후 거의 모든 반도체 메모리는 접합형 트랜지스터를 대체하여 MOSFET(MOS 트랜지스터)을 사용했다. 반도체 메모리에는 크게 두 가지 유형이 있다. 랜덤 액세스 메모리(RAM)와 비휘발성 메모리(NVM)가 있다. RAM 유형에는 동적 램(DRAM)과 정적 램(SRAM)이 있으며, NVM 유형에는 플래시 메모리와 고정 기억 장치(ROM)가 있다.

일반적인 CMOS SRAM은 셀당 6개의 트랜지스터로 구성된다. DRAM의 경우 1T1C, 즉 하나의 트랜지스터와 하나의 커패시터 구조가 일반적이다. 충전 여부에 따라 1 또는 0을 저장하는 데 사용된다. 플래시 메모리에서는 데이터가 플로팅 게이트에 저장되며, 트랜지스터의 저항을 감지하여 저장된 데이터를 해석한다. 저항을 얼마나 미세하게 분리할 수 있는지에 따라 하나의 트랜지스터는 최대 3비트를 저장할 수 있으며, 이는 트랜지스터당 8개의 고유한 저항 수준이 가능하다는 의미이다. 그러나 미세한 규모는 반복성 문제와 그로 인한 신뢰성 문제를 수반한다. 일반적으로 낮은 등급의 2비트 MLC 플래시는 플래시 드라이브에 사용되므로 16&nbsp;GB 플래시 드라이브에는 약 640억 개의 트랜지스터가 포함된다.

SRAM 칩의 경우 6개 트랜지스터 셀(비트당 6개 트랜지스터)이 표준이었다. 1970년대 초 DRAM 칩은 3개 트랜지스터 셀(비트당 3개 트랜지스터)을 사용했지만, 1970년대 중반 4Kb DRAM 시대부터 단일 트랜지스터 셀(비트당 1개 트랜지스터)이 표준이 되었다. 단일 레벨 플래시 메모리에서는 각 셀에 하나의 플로팅 게이트 MOSFET(비트당 하나의 트랜지스터)이 포함되어 있으며, 반면 멀티 레벨 플래시에는 트랜지스터당 2, 3 또는 4비트가 포함된다.

플래시 메모리 칩은 일반적으로 최대 128층으로 적층되어 생산되며, 136층은 관리되고, 최종 사용자 장치에는 제조업체로부터 최대 69층까지 제공된다.

### 트랜지스터 컴퓨터

[섬네일|upright|[IBM 7070 카드 케이지의 일부에 표준 모듈형 시스템 카드가 채워져 있다.]]
트랜지스터가 발명되기 전에는 상업용 천공 카드 기계와 실험용 초기 컴퓨터에 전자계전기가 사용되었다. 세계 최초의 작동 가능한 프로그래밍 가능하고 완전 자동 디지털 컴퓨터인 1941년 Z3 22-비트 워드 길이 컴퓨터는 2,600개의 릴레이를 가지고 있었고 약 4–5&nbsp;Hz의 클럭 속도로 작동했다. 1940년 복소수 컴퓨터(Complex Number Computer, 나중에 Model 1로 개명)는 500개 미만의 릴레이를 가지고 있었지만, 완전한 프로그래밍이 불가능했다. 초기 실용 컴퓨터는 진공관과 솔리드 스테이트 다이오드 논리를 사용했다. 에니악은 18,000개의 진공관, 7,200개의 크리스털 다이오드, 1,500개의 릴레이를 가지고 있었고, 많은 진공관에는 두 개의 3극 진공관 요소가 포함되어 있었다.

2세대 컴퓨터는 개별 트랜지스터, 솔리드 스테이트 다이오드 및 자기 메모리 코어로 채워진 보드를 특징으로 하는 트랜지스터 컴퓨터였다. 맨체스터 대학교에서 개발된 실험적인 1953년 48비트 트랜지스터 컴퓨터는 전 세계에서 처음으로 작동한 트랜지스터 컴퓨터로 널리 알려져 있다(프로토타입은 92개의 점 접촉 트랜지스터와 550개의 다이오드를 가지고 있었다). 이후 1955년 버전은 총 250개의 접합형 트랜지스터와 1,300개의 점 접촉 다이오드를 사용했다. 이 컴퓨터는 또한 클럭 생성기에 소수의 진공관을 사용했기 때문에 최초의 *완전* 트랜지스터화된 컴퓨터는 아니었다. 일본전기시험소에서 1956년에 개발된 ETL Mark III는 프로그램 내장 방식을 사용한 최초의 트랜지스터 기반 전자 컴퓨터였을 수 있다. 이 컴퓨터는 "약 130개의 점 접촉 트랜지스터와 약 1,800개의 저마늄 다이오드가 논리 요소로 사용되었으며, 이들은 꽂고 뺄 수 있는 300개의 플러그인 패키지에 보관되었다." 1958년 십진 아키텍처 IBM 7070은 완전한 프로그래밍이 가능한 최초의 트랜지스터 컴퓨터였다. 이 컴퓨터는 약 14,000개의 표준 모듈형 시스템(SMS) 카드에 약 30,000개의 합금 접합 저마늄 트랜지스터와 22,000개의 저마늄 다이오드를 가지고 있었다. 1959년 "MOBIle DIgital Computer"의 약자인 MOBIDIC은 12,000파운드(약 5,443kg)의 무게로 세미 트레일러 트럭의 트레일러에 장착되었으며, 전장 데이터용 트랜지스터 컴퓨터였다.

3세대 컴퓨터는 집적 회로(IC)를 사용했다. 1962년 15비트 (패리티 포함 16비트) 아폴로 가이던스 컴퓨터는 약 12,000개의 트랜지스터와 32,000개의 저항을 위해 "약 4,000개의 '타입-G'(3입력 NOR 게이트) 회로"를 사용했다.

1964년 출시된 IBM 시스템/360은 하이브리드 회로 팩에 개별 트랜지스터를 사용했다. 1965년 12비트 PDP-8 CPU는 많은 카드에 1409개의 개별 트랜지스터와 10,000개 이상의 다이오드를 가지고 있었다. 1968년 PDP-8/I부터 시작된 이후 버전은 집적 회로를 사용했다. PDP-8은 나중에 마이크로프로세서인 인터실 6100으로 재구현되었다(아래 참조).

다음 세대 컴퓨터는 1971년 인텔 4004를 시작으로 MOS 트랜지스터를 사용한 마이크로컴퓨터였다. 이들은 가정용 컴퓨터 또는 개인용 컴퓨터(PC)에 사용되었다.

이 목록에는 1950년대와 1960년대의 초기 트랜지스터 컴퓨터(2세대) 및 IC 기반 컴퓨터(3세대)가 포함된다.

### 논리 함수
일반적인 논리 함수의 트랜지스터 개수는 정적 CMOS 구현을 기준으로 한다.

### 병렬 시스템
역사적으로 초기 병렬 시스템의 각 처리 요소는 —당시 모든 CPU와 마찬가지로— 여러 칩으로 구성된 직렬 컴퓨터였다. 칩당 트랜지스터 개수가 증가함에 따라 각 처리 요소는 더 적은 수의 칩으로 구성될 수 있었고, 나중에는 각 멀티 코어 칩에 더 많은 처리 요소가 포함될 수 있었다.

굿이어 MPP: (1983?) 칩당 8개의 픽셀 프로세서, 칩당 3,000 ~ 8,000개의 트랜지스터.

브루넬 대학교 스케이프 (단일 칩 어레이 처리 요소): (1983) 칩당 256개의 픽셀 프로세서, 칩당 120,000 ~ 140,000개의 트랜지스터.

셀 브로드밴드 엔진: (2006) 칩당 9개의 코어를 가졌고, 칩당 2억 3,400만 개의 트랜지스터를 가졌다.

### 기타 장치

## 트랜지스터 밀도
트랜지스터 밀도는 단위 면적당 제조되는 트랜지스터의 수로, 일반적으로 제곱 밀리미터(mm2)당 트랜지스터 수로 측정된다. 트랜지스터 밀도는 일반적으로 게이트 길이에 비례하며, 반도체 공정(반도체 제조 공정이라고도 함)은 일반적으로 나노미터(nm) 단위로 측정된다. 2019년 10월 기준, 가장 높은 트랜지스터 밀도를 가진 반도체 공정은 TSMC의 5나노미터 공정으로, 제곱 밀리미터당 1억 7,130만 개의 트랜지스터를 가지고 있다(이는 트랜지스터 간 거리가 76.4&nbsp;nm임을 의미하며, 상대적으로 무의미한 "5nm"보다 훨씬 크다).

### MOSFET 노드

}
| 1971
| 
| PMOS
| 제너럴 인스트루먼트
|
|-
| 
| 
| 1973
| 
| NMOS
| 텍사스 인스트루먼트
|
|-
| 
| 
| 1973
| 
| NMOS
| Mostek
|
|-
| 
| 
| 1973
| 7,500&nbsp;nm
| NMOS
| NEC
|
|-
| 
| 
| 1973
| 6,000&nbsp;nm
| PMOS
| 도시바
|
|-
| 
| 
| 1976
| 5,000&nbsp;nm
| NMOS
| 히타치, 인텔
|
|-
| 
| 
| 1976
| 5,000&nbsp;nm
| CMOS
| RCA
|
|-
| 
| 
| 1976
| 4,000&nbsp;nm
| NMOS
| 자일로그
|
|-
| 
| 
| 1976
| 3,000&nbsp;nm
| NMOS
| 인텔
|
|-
| 
| 
| 1977
| 
| NMOS
| NTT
|
|-
| 
| 
| 1978
| 3,000&nbsp;nm
| CMOS
| 히타치
|
|-
| 
| 
| 1978
| 2,500&nbsp;nm
| NMOS
| 텍사스 인스트루먼트
| rowspan="5" |
|-
| 
| 
| 1978
| 2,000&nbsp;nm
| NMOS
| NEC, NTT
|-
| 
| 
| 1979
| 
| VMOS
| 지멘스
|-
| 
| 
| 1979
| 1,000&nbsp;nm
| NMOS
| NTT
|-
| 
| 
| 1980
| 1,000&nbsp;nm
| NMOS
| NTT
|-
| 
| 
| 1983
| 2,000&nbsp;nm
| CMOS
| 도시바
|
|-
| 
| 
| 1983
| 1,500&nbsp;nm
| CMOS
| 인텔
| rowspan="4" |
|-
| 
| 
| 1983
| 1,200&nbsp;nm
| CMOS
| 인텔
|-
| 
| 
| 1984
| 800 nm
| CMOS
| NTT
|-
| 
| 
| 1987
| 700&nbsp;nm
| CMOS
| 후지쯔
|-
| 
| 
| 1989
| 600 nm
| CMOS
| 미쓰비시, NEC, 도시바
| rowspan="5" |
|-
| 
| 
| 1989
| 500 nm
| CMOS
| 히타치, 미쓰비시, NEC, 도시바
|-
| 
| 
| 1991
| 400&nbsp;nm
| CMOS
| 마쓰시타, 미쓰비시, 후지쯔, 도시바
|-
| 
| 
| 1993
| 350 nm
| CMOS
| 소니
|-
| 
| 
| 1993
| 250 nm
| CMOS
| 히타치, NEC
|-
| 3LM
| 32,000
| 1994
| 350&nbsp;nm
| CMOS
| NEC
|
|-
| 
| 
| 1995
| 160&nbsp;nm
| CMOS
| 히타치
| rowspan="2" |
|-
| 
| 
| 1996
| 150&nbsp;nm
| CMOS
| 미쓰비시
|-
| TSMC 180nm
| 
| 1998
| 180 nm
| CMOS
| TSMC
|
|-
| CS80
| 
| 1999
| 180&nbsp;nm
| CMOS
| 후지쯔
|
|-
| 
| 
| 1999
| 180 nm
| CMOS
| 인텔, 소니, 도시바
|
|-
| CS85
| 
| 1999
| 170&nbsp;nm
| CMOS
| 후지쯔
|
|-
| 삼성 140nm
| 
| 1999
| 140&nbsp;nm
| CMOS
| 삼성
|
|-
| 
| 
| 2001
| 130 nm
| CMOS
| 후지쯔, 인텔
|
|-
| 삼성 100nm
| 
| 2001
| 100&nbsp;nm
| CMOS
| 삼성그룹
|
|-
| 
| 
| 2002
| 90 nm
| CMOS
| 소니, 도시바, 삼성그룹
|
|-
| CS100
| 
| 2003
| 90&nbsp;nm
| CMOS
| 후지쯔
|
|-
| 인텔 90nm
| 1,450,000
| 2004
| 90&nbsp;nm
| CMOS
| 인텔
|
|-
| 삼성 80nm
| 
| 2004
| 80&nbsp;nm
| CMOS
| 삼성그룹
|
|-
| 
| 
| 2004
| 65 nm
| CMOS
| 후지쯔, 도시바
|
|-
| 삼성 60nm
| 
| 2004
| 60&nbsp;nm
| CMOS
| 삼성그룹
|
|-
| TSMC 45nm
| 
| 2004
| 45 nm
| CMOS
| TSMC
|
|-
| 엘피다 90nm
| 
| 2005
| 90&nbsp;nm
| CMOS
| 엘피다 메모리
|
|-
| CS200
| 
| 2005
| 65&nbsp;nm
| CMOS
| 후지쯔
|
|-
| 삼성 50nm
| 
| 2005
| 50&nbsp;nm
| CMOS
| 삼성그룹
|
|-
| 인텔 65nm
| 2,080,000
| 2006
| 65&nbsp;nm
| CMOS
| 인텔
|
|-
| 삼성 40nm
| 
| 2006
| 40 nm
| CMOS
| 삼성그룹
|
|-
| 도시바 56nm
| 
| 2007
| 56&nbsp;nm
| CMOS
| 도시바
|
|-
| 마쓰시타 45nm
| 
| 2007
| 45&nbsp;nm
| CMOS
| 마쓰시타
|
|-
| 인텔 45nm
| 3,300,000
| 2008
| 45&nbsp;nm
| CMOS
| 인텔
|
|-
| 도시바 43nm
| 
| 2008
| 43&nbsp;nm
| CMOS
| 도시바
|
|-
| TSMC 40nm
| 
| 2008
| 40&nbsp;nm
| CMOS
| TSMC
|
|-
| 도시바 32nm
| 
| 2009
| 32 nm
| CMOS
| 도시바
|
|-
| 인텔 32nm
| 7,500,000
| 2010
| 32&nbsp;nm
| CMOS
| 인텔
|
|-
| 
| 
| 2010
| 20 nm
| CMOS
| 하이닉스, 삼성그룹
|
|-
| 인텔 22nm
| 15,300,000
| 2012
| 22 nm
| CMOS
| 인텔
|
|-
| IMFT 20nm
| 
| 2012
| 20&nbsp;nm
| CMOS
| IMFT
| rowspan="2" |
|-
| 도시바 19nm
| 
| 2012
| 19&nbsp;nm
| CMOS
| 도시바
|-
| 하이닉스 16nm
| 
| 2013
| 16 nm
| 핀펫
| SK하이닉스
|
|-
| TSMC 16nm
| 28,880,000
| 2013
| 16&nbsp;nm
| 핀펫
| TSMC
|
|-
| 삼성 10nm
| 51,820,000
| 2013
| 10 nm
| 핀펫
| 삼성그룹
|
|-
| 인텔 14nm
| 37,500,000
| 2014
| 14 nm
| 핀펫
| 인텔
|
|-
| 14LP
| 32,940,000
| 2015
| 14&nbsp;nm
| 핀펫
| 삼성그룹
|
|-
| TSMC 10nm
| 52,510,000
| 2016
| 10&nbsp;nm
| 핀펫
| TSMC
|
|-
| 12LP
| 36,710,000
| 2017
| 12 nm
| 핀펫
| 글로벌파운드리스, 삼성그룹
|
|-
| N7FF
| 96,500,000
101,850,000
| 2017
| 7 nm
| 핀펫
| TSMC
|
|-
| 8LPP
| 61,180,000
| 2018
| 8&nbsp;nm
| 핀펫
| 삼성그룹
|
|-
| 7LPE
| 95,300,000
| 2018
| 7&nbsp;nm
| 핀펫
| 삼성그룹
|
|-
| 인텔 10nm
| 100,760,000
106,100,000
| 2018
| 10&nbsp;nm
| 핀펫
| 인텔
|
|-
| 5LPE
| 126,530,000
133,560,000
134,900,000
| 2018
| 5 nm
| 핀펫
| 삼성그룹
|
|-
| N7FF+
| 113,900,000
| 2019
| 7&nbsp;nm
| 핀펫
| TSMC
|
|-
| CLN5FF
| 171,300,000
185,460,000
| 2019
| 5&nbsp;nm
| 핀펫
| TSMC
|
|-
| 인텔 7
| 100,760,000
106,100,000
| 2021
| 7&nbsp;nm
| 핀펫
| 인텔
|
|-
| 4LPE
| 145,700,000
| 2021
| 4&nbsp;nm
| 핀펫
| 삼성그룹
|
|-
| N4
| 196,600,000
| 2021
| 4&nbsp;nm
| 핀펫
| TSMC
|
|-
| N4P
| 196,600,000
| 2022
| 4&nbsp;nm
| 핀펫
| TSMC
|
|-
| 3GAE
| 202,850,000
| 2022
| 3&nbsp;nm
| MBCFET
| 삼성그룹
|
|-
| N3
| 314,730,000
| 2022
| 3nm
| 핀펫
| TSMC
|
|-
| N4X
| 
| 2023
| 4nm
| 핀펫
| TSMC
|
|-
| N3E
| 
| 2023
| 3nm
| 핀펫
| TSMC
|
|-
| 3GAP
| 
| 2023
| 3&nbsp;nm
| MBCFET
| 삼성그룹
|
|-
| 인텔 4
| 160,000,000
| 2023
| 4&nbsp;nm
| 핀펫
| 인텔
|
|-
| 인텔 3
| 
| 2023
| 3&nbsp;nm
| 핀펫
| 인텔
|
|-
| 인텔 20A
| 
| 2024
| 2&nbsp;nm
| 리본펫
| 인텔
|
|-
| 인텔 18A
| 
| 2025
| 서브-2&nbsp;nm
| 리본펫
| 인텔
|
|-
| 2GAP
| 
| 2025
| 2&nbsp;nm
| MBCFET
| 삼성그룹
|
|-
| N2
| 
| 2025
| 2&nbsp;nm
| GAAFET
| TSMC
|
|-
| 삼성 1.4&nbsp;nm
| 
| 2027
| 1.4&nbsp;nm
| 
| 삼성그룹
|
|}

## 게이트 수
특정 응용 분야에서는 트랜지스터 수 대신 **게이트 수**라는 용어가 선호된다. 이는 설계를 구현하는 데 필요한 트랜지스터 및 기타 전자 장치로 구성된 논리 회로의 수를 나타낸다.

## 같이 보기

* 데너드 스케일링
* 전자공업
* 집적 회로
* 베스트셀러 전자 장치 목록
* 반도체 스케일 예시 목록
* MOSFET
* 반도체
* 반도체 소자
* 반도체 제조
* 반도체 산업
* 트랜지스터
* 세레브라스 시스템즈

## 내용주

## 각주

## 외부 링크
* 인텔 프로세서의 트랜지스터 수
* FPGA 아키텍처의 진화

분류:트랜지스터
분류:집적 회로
분류:MOSFET