공진 터널링 다이오드

**공진 터널링 다이오드**(, **RTD**)는 전자가 특정 에너지 수준의 일부 공명 상태를 통해 터널링할 수 있는 공진 터널링 구조를 가진 다이오드이다. 전류-전압 특성은 종종 부성 미분 저항 영역을 나타낸다.

모든 유형의 터널 다이오드는 양자 터널링을 이용한다. 터널 다이오드의 전류-전압 관계의 특징은 하나 이상의 부성 미분 저항 영역이 존재한다는 것이며, 이를 통해 많은 독특한 응용이 가능하다. 터널 다이오드는 매우 얇은 층을 통한 양자 터널링 효과가 매우 빠른 과정이기 때문에 매우 소형화될 수 있으며 초고속 동작도 가능하다. 활발한 연구 분야 중 하나는 테라헤르츠 주파수에서 동작할 수 있는 발진기와 스위칭 소자를 제작하는 데 집중되어 있다.

## 개요
[섬네일|350px|right|공진 터널링 다이오드 소자의 작동 메커니즘과 출력 특성에서의 부성 미분 저항. 게이트 바이어스에 의해 첫 번째 에너지 수준이 소스 페르미 준위 아래로 감소함에 따라 첫 번째 전류 피크 이후 부저항 특성이 나타난다. (왼쪽: [밴드 다이어그램; 중앙: 투과계수; 오른쪽: 전류-전압 특성). 오른쪽 그림에 표시된 부저항 거동은 소스 페르미 준위 및 밴드갭에 대한 구속된 상태의 상대적 위치로 인해 발생한다.]]
RTD는 다양한 유형의 재료(III–V, IV족, II–VI 반도체 등)와 다양한 유형의 공진 터널링 구조(에사키 다이오드의 고농도 도핑된 PN 접합, 이중 장벽, 삼중 장벽, 양자 우물 또는 양자와이어)를 사용하여 제작할 수 있다. Si/SiGe 공진 인터밴드 터널링 다이오드의 구조와 제작 공정은 현대의 Si 상보형 금속 산화물 반도체(CMOS) 및 Si/SiGe 이종접합 바이폴라 기술과의 통합에 적합하다.

RTD의 한 유형은 매우 얇은 층 장벽으로 둘러싸인 단일 양자 우물 구조로 형성된다. 이 구조를 이중 장벽 구조라고 한다. 전자와 정공과 같은 전하 운반자는 양자 우물 내부에서 이산적인 에너지 값만을 가질 수 있다. RTD에 전압이 가해지면 테라헤르츠파가 방출되는데, 이는 양자 우물 내부의 에너지 값이 이미터 측의 에너지 값과 같기 때문이다. 전압이 증가함에 따라 양자 우물의 에너지 값이 이미터 측 에너지 범위를 벗어나게 되므로 테라헤르츠파는 사라진다.

RTD 구조에서 볼 수 있는 또 다른 특징은 Nanohub에서 생성된 이미지에서 볼 수 있듯이 바이어스 적용 시의 부저항이다. 부저항의 형성은 아래의 작동 섹션에서 자세히 살펴본다.

이 구조는 분자선 이종에피택시에 의해 성장될 수 있다. 특히 GaAs와 AlAs가 이 구조를 형성하는 데 사용된다. AlAs/InGaAs 또는 InAlAs/InGaAs도 사용될 수 있다.

RTD를 포함하는 전자 회로의 동작은 반데르폴 방정식의 일반화인 리에나르 시스템 방정식으로 설명될 수 있다.

## 작동
다음 과정은 오른쪽 그림에서도 설명되어 있다. 장벽의 수와 우물 내부의 구속된 상태의 수에 따라 아래 설명된 과정이 반복될 수 있다.

### 양성 저항 영역
낮은 바이어스에서는 바이어스가 증가함에 따라 전위 장벽 사이의 첫 번째 구속된 상태가 소스 페르미 준위에 가까워지므로 흐르는 전류가 증가한다.

### 부성 저항 영역
바이어스가 더욱 증가하면 첫 번째 구속된 상태의 에너지가 낮아져 점차 밴드갭의 에너지 범위로 들어가게 되므로 흐르는 전류가 감소한다. 이때 두 번째 구속된 상태는 상당한 전류를 전도하기에는 에너지가 여전히 너무 높다.

### 두 번째 양성 저항 영역
첫 번째 영역과 마찬가지로 두 번째 구속된 상태가 소스 페르미 준위에 점점 더 가까워짐에 따라 더 많은 전류를 운반하게 되어 총 전류가 다시 증가하게 된다.

## 인트라밴드 공진 터널링
섬네일|300px|right|입사 입자의 에너지가 장벽 높이보다 낮은 상태에서 왼쪽에서 입사하는 이중 장벽 전위 프로파일.
단일 장벽을 통한 양자 터널링에서 투과계수 또는 터널링 확률은 항상 1보다 작다(입사 입자 에너지가 전위 장벽 높이보다 낮은 경우). 서로 가깝게 위치한 두 개의 장벽을 포함하는 전위 프로파일을 고려할 때, 표준적인 방법을 사용하여 투과계수를 입사 입자 에너지의 함수로 계산할 수 있다.

이중 장벽을 통한 터널링은 1951년 데이비드 붐에 의해 웬첼-크라머스-브릴루앙(WKB) 근사법으로 처음 해결되었으며, 그는 투과계수의 공명이 특정 입사 전자 에너지에서 발생한다고 지적했다. 특정 에너지의 경우 투과계수가 1과 같아지는데, 즉 이중 장벽이 입자 투과에 대해 완전히 투명해지는 것으로 나타났다. 이 현상을 공진 터널링이라고 한다. 전위 장벽의 투과계수는 항상 1보다 작지만(장벽 높이와 폭이 증가함에 따라 감소함), 일렬로 배치된 두 개의 장벽은 입사 입자의 특정 에너지에 대해 완전히 투명할 수 있다는 점이 흥미롭다.

나중에 1964년에 L. V. 요간센은 반도체 결정에서 형성된 이중 장벽을 통한 전자의 공진 투과 가능성을 논의했다. 1970년대 초, 라파엘 추, 에사키 레오나, 리로이 창은 유한 초격자의 양단 전류-전압(I-V) 특성을 계산하였고, 공명이 투과계수뿐만 아니라 I-V 특성에서도 관찰될 수 있음을 예측했다. 공진 터널링은 두 개 이상의 장벽이 있는 전위 프로파일에서도 발생한다. MBE 기술의 발전으로 1980년대 초 솔너 등에 의해 보고된 바와 같이 테라헤르츠 주파수에서 부성 미분 전도도(NDC)가 관찰되었다. 이는 다중 장벽 구조를 통한 터널링을 연구하기 위한 상당한 연구 노력을 촉발했다.

공진 터널링에 필요한 전위 프로파일은 전도대 또는 가전자대에서 전위 장벽이나 우물을 만들기 위해 서로 다른 유형의 반도체를 활용하는 이종접합을 사용하여 반도체 시스템에서 구현될 수 있다.

### III-V 공진 터널링 다이오드
공진 터널링 다이오드는 일반적으로 III-V 화합물 재료 시스템에서 구현되며, 여기서 다양한 III-V 화합물 반도체로 만들어진 이종접합이 전도대 또는 가전자대에 이중 또는 다중 전위 장벽을 만드는 데 사용된다. 상당히 높은 성능의 III-V 공진 터널링 다이오드가 실현되었다. 이러한 장치는 III-V 재료의 공정이 Si CMOS 기술과 호환되지 않고 비용이 많이 들기 때문에 아직 주류 응용 분야에 진입하지 못했다.

대부분의 반도체 광전자 공학은 III-V 반도체를 사용하므로 III-V RTD를 결합하여 RTD의 부성 미분 저항을 사용하여 광전 소자에 전기적 이득을 제공하는 광전자 집적 회로(OEICS)를 만드는 것이 가능하다. 최근에는 양자 구속 물리적 복제 불가능 기능(QC-PUF)으로 알려진 기술에서 RTD의 전류-전압 특성의 소자 간 가변성을 전자 소자를 고유하게 식별하는 방법으로 사용하고 있다. RTD의 스파이킹 거동은 광학 뉴로모픽 컴퓨팅을 위해 연구되고 있다.

### Si/SiGe 공진 터널링 다이오드
공진 터널링 다이오드는 Si/SiGe 재료 시스템을 사용하여 구현할 수도 있다. 정공 터널링과 전자 터널링이 모두 관찰되었다. 그러나 Si/SiGe 공진 터널링 다이오드의 성능은 Si와 SiGe 합금 사이의 제한된 전도대 및 가전자대 불연속성으로 인해 제한적이었다. Si 기판 위에 성장된 (압축) 변형된 Si1−xGex 층의 경우 전도대 불연속성보다 가전자대 불연속성이 일반적으로 상대적으로 더 크기 때문에 Si/SiGe 이종접합을 통한 정공의 공진 터널링이 먼저 시도되었다. 부성 미분 저항은 저온에서만 관찰되었으며 상온에서는 관찰되지 않았다. 나중에 Si/SiGe 이종접합을 통한 전자의 공진 터널링이 얻어졌으며, 상온에서 1.2의 제한된 피크-대-밸리 전류비(PVCR)를 보였다. 이후 개발을 통해 상온에서 PCD 4.3 kA/cm2 및 PVCR 2.9의 Si/SiGe RTD(전자 터널링)와 상온에서 PCD 282 kA/cm2 및 PVCR 2.43의 Si/SiGe RTD가 실현되었다.

## 공진 인터밴드 터널링 다이오드
공진 인터밴드 터널링 다이오드(RITD)는 전도대의 양자 우물의 에너지 수준과 가전자대의 에너지 수준 사이에서 전자 전이가 일어나는 구조로, 인트라밴드 공진 터널링 다이오드(RTD)와 기존 인터밴드 터널링 다이오드의 구조 및 동작을 결합한 것이다. 공진 터널링 다이오드와 마찬가지로 공진 인터밴드 터널링 다이오드는 III-V 및 Si/SiGe 재료 시스템 모두에서 구현될 수 있다.

### III-V RITD
III-V 재료 시스템에서는 상온에서 피크-대-밸리 전류비(PVCR)가 70보다 높고 144에 달하는 InAlAs/InGaAs RITD와 상온 PVCR이 20에 달하는 Sb 기반 RITD가 얻어졌다. III-V RITD의 주요 단점은 Si 공정과 호환되지 않고 고가인 III-V 재료를 사용한다는 점이다.

### Si/SiGe RITD
섬네일|Si/SiGe 공진 인터밴드 터널링 다이오드의 전형적인 구조
[섬네일|Gregory Snider의 1D Poisson/Schrödinger Solver로 계산된 전형적인 Si/SiGe 공진 인터밴드 터널링 다이오드의 [밴드 다이어그램.]]

Si/SiGe 재료 시스템에서도 주류 Si 집적 회로 기술에 통합될 잠재력이 있는 Si/SiGe 공진 인터밴드 터널링 다이오드가 개발되었다.

#### 구조
설계의 다섯 가지 핵심 포인트는 다음과 같다:
(i) 진성 터널링 장벽,
(ii) 델타 도핑된 인젝터,
(iii) 이종접합 계면으로부터의 델타 도핑 평면의 오프셋,
(iv) 저온 분자선 에피택셜 성장(LTMBE),
(v) 도펀트 활성화 및 점 결함 밀도 감소를 위한 성장 후 급속 열처리(RTA).

#### 성능
일반적인 회로 응용 분야에는 약 3 이상의 최소 PVCR이 필요하다. 저전류 밀도 Si/SiGe RITD는 저전력 메모리 응용 분야에 적합하며, 고속 디지털/혼성 신호 응용 분야에는 고전류 밀도 터널 다이오드가 필요하다. Si/SiGe RITD는 상온 PVCR이 최대 4.0에 도달하도록 설계되었다. 동일한 구조가 다른 MBE 시스템을 사용하는 다른 연구 그룹에 의해 복제되어 최대 6.0의 PVCR이 얻어졌다. 피크 전류 밀도 측면에서는 20 mA/cm2에서 218 kA/cm2까지 7자릿수 범위의 피크 전류 밀도가 달성되었다. 포토리소그래피로 정의된 SiGe RITD에 습식 식각을 적용하여 다이오드 크기를 더욱 줄임으로써 20.2&nbsp;GHz의 저항 차단 주파수가 실현되었으며, 이는 전자빔 리소그래피와 같은 기술을 사용하여 더 작은 RITD를 제작할 때 더욱 향상될 수 있을 것이다.

#### Si/SiGe CMOS 및 이종접합 바이폴라 트랜지스터와의 통합
Si/SiGe RITD와 Si CMOS의 통합이 입증되었다. Si/SiGe RITD와 SiGe 이종접합 바이폴라 트랜지스터의 수직 통합도 입증되어, 조정 가능한 피크-대-밸리 전류비를 갖는 3단자 부성 미분 저항 회로 소자를 구현했다. 이러한 결과는 Si/SiGe RITD가 Si 집적 회로 기술에 통합될 유망한 후보임을 나타낸다.

#### 기타 응용 분야
다중 상태 로직을 포함한 브레드보드 회로를 사용하여 SiGe RITD의 다른 응용 분야도 입증되었다.

## 각주

## 외부 링크
* For information on Optoelectronic applications of RTDs see http://userweb.elec.gla.ac.uk/i/ironside/RTD/RTDOpto.html.
* Resonant Tunneling Diode Simulation Tool on Nanohub enables the simulation of resonant tunneling diodes under realistic bias conditions for realistically extended devices.

분류:다이오드
분류:테라헤르츠 기술