인텔 CPU 마이크로아키텍처 목록

다음은 인텔 CPU 마이크로아키텍처의 일부 목록이다. 이 목록은 완전하지 않으며, 추가 정보는 인텔의 인텔 틱톡, 프로세스-아키텍처-최적화 모델 및 틀:인텔 프로세서 로드맵에서 찾을 수 있다.

## x86 마이크로아키텍처

### [[16비트]]
; 8086: 최초의 x86 프로세서; 처음에는 모토로라, 자일로그, 내셔널 세미컨덕터와 경쟁하고 성공적인 Z80을 능가하기 위해 iAPX 432의 임시 대용으로 개발되었다. 8비트 버스를 사용하는 8088 버전은 오리지널 IBM PC에 사용되었다.
; 186: DMA 컨트롤러, 인터럽트 컨트롤러, 타이머 및 칩 셀렉트 로직을 포함했다. 소수의 추가 명령어. 80188은 8비트 버스 버전이다.
; 286: 보호 모드를 포함한 최초의 x86 프로세서로, 세그멘테이션 기반 가상 메모리 관리가 포함되었다. 8086보다 성능이 3~4배 향상되었다. 보호 모드와 관련된 명령어를 포함했다. 80286은 24비트 주소 버스를 가졌다.

### [[32비트]] ([[IA-32]])
; i386: 최초의 32비트 x86 프로세서. 이후 현대 운영 체제에서 가장 흔하게 사용되는 메모리 보호 기술인 세그멘테이션 위에 페이징을 도입했다. 강력하고 유용한 많은 새로운 명령어.
; i486: 인텔의 2세대 32비트 x86 프로세서로, 내장 FPU, 온칩 8KB L1 캐시, 파이프라이닝을 도입했다. 386보다 MHz당 성능이 향상되었다. 소수의 새로운 명령어.
; P5: 오리지널 펜티엄 마이크로프로세서, 슈퍼스칼라 아키텍처 및 분기 예측을 갖춘 최초의 x86 프로세서.
; P6: 펜티엄 프로, 펜티엄 II, 펜티엄 II 제온, 펜티엄 III, 펜티엄 III 제온 마이크로프로세서에 사용되었다. XMM 레지스터가 구현된 SIMD 명령어 지원, RISC μop 디코딩 체계, 통합 레지스터 리네이밍 및 비순차적 명령어 처리를 지원하는 최초의 x86 프로세서. 비용이 많이 드는 분기 명령어를 피할 수 있게 하는 조건부 이동(conditional moves)을 포함한 몇 가지 중요한 새 명령어 추가. 36비트 물리 메모리 주소 지정, "물리 주소 확장 (PAE)" 추가.
:* 펜티엄 M: 펜티엄 III의 P6 마이크로아키텍처를 모바일 컴퓨팅을 위해 처음부터 새롭게 설계한 업데이트 버전으로, 마이크로-op 퓨전 및 스마트 캐시를 지원하는 최초의 x86.
:* 향상된 펜티엄 M: 첫 번째 인텔 코어 마이크로프로세서에 사용된 펜티엄 M 마이크로아키텍처의 업데이트된 듀얼 코어 버전으로, 섀도 레지스터 아키텍처 및 스피드스텝 기술을 갖춘 최초의 x86.
; 넷버스트: 일반적으로 **P7**이라고 불리지만 내부 명칭은 P68이었다 (P7은 아이테니엄에 사용되었다). 펜티엄 4, 펜티엄 D, 일부 제온 마이크로프로세서에 사용되었다. 매우 긴 파이프라인. 프레스캇은 주요 아키텍처 개정이었다. 이후 개정판은 인텔의 x86-64 아키텍처, 향상된 분기 예측 및 트레이스 캐시를 처음으로 특징으로 했으며, 결국 NX (실행 금지) 비트를 지원하여 실행 가능 공간 보호를 구현했다.

### [[64비트]] ([[x86-64]])

; 코어: 65&nbsp;nm 공정으로 구축된 인텔 코어 2 및 제온 마이크로프로세서에 사용된 재설계된 P6 기반 마이크로아키텍처로, x86-64 레벨 SSE 명령어 및 매크로-op 퓨전과 더 넓은 프론트 엔드 및 디코더, 더 큰 비순차적 코어 및 리네임된 레지스터, 루프 스트림 탐지기 및 대규모 섀도 레지스터 파일 지원을 포함하는 향상된 마이크로-op 퓨전을 지원한다.
:* 펜린: 코어 마이크로아키텍처의 45&nbsp;nm 축소판으로 더 큰 캐시, 더 높은 FSB 및 클럭 속도, SSE4.1 명령어, XOP 및 F/SAVE 및 F/STORE 명령어 지원, 향상된 레지스터 별칭 테이블 및 더 큰 정수 레지스터 파일.
; 네할렘: 2008년 11월 17일 출시, 45&nbsp;nm 공정으로 구축되었으며 코어 i7, 코어 i5, 코어 i3 마이크로프로세서에 사용되었다. 메모리 컨트롤러를 CPU 다이에 통합했다. 중요하고 강력한 새 명령어인 SSE4.2 추가.
:* 웨스트미어: 네할렘 마이크로아키텍처의 32&nbsp;nm 축소판으로 몇 가지 새로운 기능이 추가되었다.

; 샌디브리지: 32&nbsp;nm 마이크로아키텍처로, 2011년 1월 9일 출시되었다. 이전에는 Gesher라고 불렸지만 2007년에 이름이 변경되었다. 256&nbsp;비트 AVX 명령어 세트와 YMM 레지스터 구현을 도입한 최초의 x86.
:* 아이비브리지: 샌디브리지의 후속으로, 22&nbsp;nm 공정을 사용하며 2012년 4월에 출시되었다.

; 하스웰: 22&nbsp;nm 마이크로아키텍처로, 2013년 6월 3일 출시되었다. AVX2 및 FMA를 포함한 여러 새로운 명령어를 추가했다.
:* 브로드웰: 하스웰 마이크로아키텍처의 14&nbsp;nm 파생판으로, 2014년 9월에 출시되었다. 3사이클 FMUL 지연 시간, 64개 항목 스케줄러. 이전에는 Rockwell이라고 불렸다.

; 스카이레이크: 14&nbsp;nm 마이크로아키텍처로, 2015년 8월 5일 출시되었다.
:* 카비레이크: 스카이레이크의 후속으로, 2016년 8월에 출시되었으며 10&nbsp;nm 공정 지연으로 인해 인텔의 틱톡 일정을 깨뜨렸다.
:** 앰버레이크: 초저전력, 모바일 전용 카비레이크의 후속으로, 14+ nm 공정을 사용하며 2018년 8월에 출시되었다 (아키텍처 변경 없음)
:** 위스키레이크: 모바일 전용 카비레이크 리프레시의 후속으로, 14++ nm 공정을 사용하며 2018년 8월에 출시되었다 (일부 취약점에 대한 하드웨어 완화 기능 포함)
:* 스카이레이크-X: 하이엔드 데스크탑, 워크스테이션 및 서버 마이크로아키텍처로, 2017년 6월 19일(HEDT), 2017년 7월 11일(SP), 2017년 8월 29일(W)에 출시되었다. AVX-512 명령어 세트 지원을 도입했다.
:* 커피레이크: 카비레이크의 후속으로, 14++ nm 공정을 사용하며 2017년 10월에 출시되었다.
:* 캐스케이드레이크: 서버 및 하이엔드 데스크탑 Kaby Lake-X 및 스카이레이크-X의 후속으로, 14++ nm 공정을 사용하며 2019년 4월에 출시되었다.
:* 코멧레이크: 커피레이크의 후속으로, 14++ nm 공정을 사용하며 2019년 8월에 출시되었다
:* 쿠퍼레이크: 서버 전용, AI 중심 워크로드에 최적화된 bfloat16을 사용하며, 인텔 우선 파트너에게만 제한적으로 제공되며, 14++ nm 공정을 사용하며 2020년에 출시되었다

; 팜 코브: 원래 스카이레이크의 후속으로 예정되었으나, 칩 하나만 출시한 후 취소되었다. AVX-512 명령어 세트를 포함한다.
:* 캐논레이크: 모바일 전용 카비레이크의 후속으로, 인텔의 10&nbsp;nm 공정을 사용하며, 팜 코브 코어를 구현한 최초이자 유일한 마이크로아키텍처로, 2018년 5월에 출시되었다. 이전에는 Skymont라고 불렸으며 2019년 12월에 단종되었다.
:캐논레이크부터 인텔은 마이크로아키텍처 명명 체계를 변경하여 코어 코드명과 CPU 코드명을 분리했다.

; 서니 코브: 팜 코브 코어의 후속으로, SHA 해싱 알고리즘에 대한 하드웨어 가속을 포함하는 최초의 아톰이 아닌 코어이다.
:* 아이스레이크: 위스키레이크의 저전력 모바일 전용 후속으로, 10&nbsp;nm 공정을 사용하며 2019년 9월에 출시되었다.
:* 레이크필드: 모바일 전용 인텔 최초의 하이브리드 프로세서로 2020년 6월 출시. 레이크필드 프로세서의 단일 성능 코어 (P-코어)에 서니 코브가 사용된다. E-코어가 지원하지 않으므로 AVX 및 고급 명령어 세트는 비활성화된다.
:* Ice Lake-SP: 서버 전용 캐스케이드레이크의 후속으로, 10&nbsp;nm 공정을 사용하며 2021년 4월에 출시되었다

; 사이프러스 코브: 서니 코브를 인텔의 14&nbsp;nm 공정으로 백포팅한 것
:* 로켓레이크: 코멧레이크의 후속으로, 인텔의 14++&nbsp;nm 공정을 사용하며 2021년 3월 30일에 출시되었다

; 윌로 코브: 서니 코브 코어의 후속으로, 새로운 보안 기능과 캐시 하위 시스템 재설계를 포함한다.
:* 타이거레이크: 아이스레이크의 후속으로, 인텔의 10&nbsp;nm 슈퍼핀 (10SF) 공정을 사용하며 2020년 4분기에 출시되었다.

; 골든 코브: 윌로 코브 코어의 후속으로, 성능 및 전력 효율성 개선을 포함한다. 또한 새로운 명령어도 포함한다.
:* 앨더레이크: 하이브리드 프로세서로, 로켓레이크와 타이거레이크의 후속이다. 인텔&nbsp;7 공정 (이전 10ESF로 알려짐)을 사용하며, 2021년 11월 4일에 출시되었다. 앨더레이크 프로세서의 P-코어에 골든 코브가 사용된다.
:* 사파이어 래피즈: 서버 및 워크스테이션 전용, Ice Lake-SP의 후속으로, 인텔&nbsp;7 공정으로 제조되며, 2023년 1월 10일에 출시되었다. AMX를 도입했다.

; 랩터 코브: L2 및 L3 캐시와 코어 클럭이 증가한 골든 코브의 리프레시.
:* 랩터레이크: 앨더레이크의 후속으로, 캐시 크기, 코어 클럭 및 E-코어 수가 증가했으며, 2022년 10월 20일에 출시되었다. 인텔&nbsp;7 공정을 사용하여 제조된다. 랩터 코브는 P-코어에 사용되며 E-코어는 여전히 그레이스몬트 마이크로아키텍처를 사용하여 구현된다.
:* 에메랄드 래피즈: 사파이어 래피즈의 후속으로, 서버 및 워크스테이션 전용. 인텔 7 노드를 기반으로 하는 5세대 제온 스케일러블 서버 프로세서.

### x86 [[다중 코어 프로세서|MIC]] (Many Integrated Core)

;라라비 (2010년 취소)
: 멀티 코어 순차적 x86-64 P5 마이크로아키텍처의 업데이트 버전으로, 그래픽에 사용하기 위한 넓은 SIMD 벡터 장치 및 텍스처 샘플링 하드웨어 포함.

;제온 파이

## 기타 마이크로아키텍처

### [[IA-64]] ([[아이테니엄]])
; 머시드: 오리지널 아이테니엄 마이크로아키텍처. 최초의 아이테니엄 마이크로프로세서에만 사용되었다.
; 맥킨리: 아이테니엄 2 마이크로프로세서의 첫 두 세대에 사용된 향상된 마이크로아키텍처. 매디슨은 130&nbsp;nm 버전이다.
; 몬테시토: 아이테니엄 2 9000 및 9100 시리즈 프로세서에 사용된 향상된 맥킨리 마이크로아키텍처. 듀얼 코어, coarse 멀티스레딩 및 기타 개선 사항 추가. 몬트베일 업데이트는 수요 기반 스위칭 (스피드스텝) 및 코어 레벨 록스텝 실행을 추가했다.
; 투킬라: 아이테니엄 9300 시리즈 프로세서에 사용된 향상된 마이크로아키텍처. 쿼드 코어, 통합 메모리 컨트롤러, 퀵패스 인터커넥트 및 더 활동적인 SoEMT 등 기타 개선 사항 추가.
; 폴슨: 완전히 새로운 마이크로아키텍처를 특징으로 하는 아이테니엄 프로세서. 8코어, 파이프라인 및 멀티스레딩에서 분리. 부분적인 비순차적 명령어 처리를 갖춘 12와이드 발행.
; 킷슨: 마지막 아이테니엄. 폴슨과 동일한 마이크로아키텍처를 가지지만, 상위 두 모델에 대해 약간 더 높은 클럭 속도를 가진다.

### 기타

;4004/4040

;8008

;8080/8085

;iAPX 432

;80960

;80860

;XScale
: ARM 아키텍처 명령어 세트를 구현하는 마이크로아키텍처.

## 로드맵
### 펜티엄 4 / 코어 라인

### 아톰 라인

## 같이 보기
* 인텔 마이크로프로세서 목록 - 소비자용 컴퓨터 또는 비소비자용 워크스테이션
* AMD CPU 마이크로아키텍처 목록
* 마벨 테크놀로지 그룹 XScale 마이크로아키텍처
* 투기적 실행 CPU 취약점

## 각주
;내용주

;각주

## 외부 링크
* Intel Automated Relational Knowledgebase

분류:마이크로프로세서 목록
분류:인텔의 마이크로프로세서
분류:인텔 마이크로아키텍처