DDR3 SDRAM

전자 공학에서 **DDR3 SDRAM**은 고대역폭 ("더블 데이터 레이트") 인터페이스를 갖춘 동기식 동적 랜덤 액세스 메모리(SDRAM)의 한 종류로, 2007년부터 사용되어 왔다. 이는 DDR 및 DDR2 SDRAM의 고속 후속 제품이며 DDR4 SDRAM SDRAM 칩의 전신이다. DDR3 SDRAM은 신호 전압, 타이밍 및 기타 요인의 차이로 인해 이전 유형의 랜덤 액세스 메모리(RAM)와 상위 또는 하위 호환성이 없다.

DDR3는 DRAM 인터페이스 규격이다. 데이터를 저장하는 실제 DRAM 어레이는 이전 유형과 유사하며 성능도 비슷하다. 직전 모델인 DDR2 SDRAM 대비 DDR3 SDRAM의 주요 장점은 데이터를 두 배의 속도로 전송할 수 있어(내부 메모리 어레이 속도의 8배), 더 높은 대역폭이나 최대 데이터 속도를 구현할 수 있다는 점이다.

DDR3 표준은 최대 8 기가비트(Gbit) 용량의 DRAM 칩(DRAM 칩당 1기가바이트)을 허용하며, DDR3 DIMM 하나당 64Gbit의 랭크를 최대 4개까지 구성하여 총 최대 16 기가바이트(GB)를 지원한다. 2013년 아이비브릿지-E(Ivy Bridge-E)에서 해결되기 전까지의 하드웨어 제한으로 인해, 대부분의 구형 인텔 CPU는 8 GB DIMM을 위해 최대 4Gbit 칩까지만 지원한다(인텔 코어 2 DDR3 칩셋은 최대 2Gbit까지만 지원). 모든 AMD CPU는 16 GB DDR3 DIMM에 대한 전체 사양을 올바르게 지원한다. 인텔 또한 브로드웰(Broadwell)부터 16 GB DIMM을 지원한다(11비트 주소 지정을 사용하기 때문에 "AMD 전용" 메모리로 불리기도 함).

## 역사
2005년 2월, 삼성은 최초의 DDR3 메모리 칩 시제품을 선보였다. 삼성은 DDR3의 개발과 표준화에 주요한 역할을 했다. 2005년 5월, JEDEC 위원회 의장인 데시 로든(Desi Rhoden)은 DDR3가 "약 3년 동안" 개발되어 왔다고 밝혔다.

DDR3는 2007년에 공식 출시되었으나, 2008년 8월 출시 초기 인텔 전략가 카를로스 와이센버그(Carlos Weissenberg)는 DDR3 판매량이 2009년 말이나 2010년 초가 되어야 DDR2를 추월할 것으로 예상했다. (시장 정보 조사 기관인 DRAMeXchange도 1년 전인 2007년 4월에 동일한 시장 점유 시점을 언급했으며, 데시 로든 또한 2005년에 이를 언급했다.) DDR3 사용 증가의 주요 원동력은 내부 메모리 컨트롤러를 탑재한 인텔의 새로운 코어 i7 프로세서와 AMD의 페넘 II 프로세서였다. 전자는 DDR3가 필수였고, 후자는 DDR3를 권장했다. IDC는 2009년 1월, DDR3 판매량이 2009년 전체 DRAM 판매 단위의 29%를 차지하고, 2011년까지 72%로 증가할 것이라고 밝혔다.

### 후속 제품

2012년 9월, **JEDEC**은 DDR4의 최종 사양을 발표했다. DDR3와 비교했을 때 DDR4의 주요 이점은 더 높은 표준화된 클럭 주파수 및 데이터 전송률 범위와 현저히 낮은 전압을 포함한다.

## 사양
### 개요

DDR2 메모리와 비교할 때 DDR3 메모리는 전력을 적게 사용한다. 일부 제조업체는 "듀얼 게이트" 트랜지스터를 사용하여 전류 누설을 줄일 것을 제안하기도 한다.

JEDEC에 따르면, 서버나 기타 미션 크리티컬 장치와 같이 메모리 안정성이 최우선 고려 사항인 경우 1.575 볼트를 절대 최대 전압으로 간주해야 한다. 또한 JEDEC은 메모리 모듈이 영구적인 손상을 입기 전까지 최대 1.80 볼트를 견뎌야 한다고 명시하고 있으나, 해당 전압 레벨에서 정상적으로 작동할 필요는 없다.

또 다른 장점은 8비트 프리패치 버퍼(8-burst-deep)이다. 반면 DDR2의 프리패치 버퍼는 4비트이고 DDR의 프리패치 버퍼는 2비트이다. 이 이점은 DDR3의 전송 속도를 가능하게 하는 핵심 기술이다.

DDR3 모듈은 400–1066 MHz I/O 클럭의 상승 및 하강 에지를 모두 사용하여 800–2133 MT/s의 속도로 데이터를 전송할 수 있다. 이는 DDR2의 데이터 전송률(200–533 MHz I/O 클럭을 사용한 400–1066 MT/s)의 두 배이며, DDR의 전송률(100–200 MHz I/O 클럭을 사용한 200–400 MT/s)의 네 배이다. 고성능 그래픽은 프레임버퍼 간의 고대역폭 데이터 전송이 필요한 이러한 대역폭 요구 사항의 초기 동인이었다.

헤르츠는 초당 주기를 측정하는 단위이고, 두 번의 전송마다 신호 주기가 한 번 이상 발생하지 않기 때문에 전송률을 MHz 단위로 설명하는 것은 기술적으로 올바르지 않지만 매우 흔하게 사용된다. 또한 다양한 메모리 타이밍이 데이터 전송 속도의 절반인 클럭 주기 단위로 제공되기 때문에 오해를 불러일으킬 수 있다.

DDR3는 타이밍과 전압은 다르지만 DDR 및 DDR2와 동일한 전기 신호 표준인 Stub Series Terminated Logic을 사용한다. 구체적으로 DDR3는 SSTL_15를 사용한다.

2005년 2월, 삼성은 용량 512 Mb, 대역폭 1.066 Gbps의 최초 DDR3 메모리 시제품을 시연했다. 마더보드 형태의 제품은 2007년 6월 시장에 등장했으며, 인텔의 P35 "Bearlake" 칩셋을 기반으로 최대 DDR3-1600 (PC3-12800) 대역폭의 DIMM을 지원했다. 2008년 11월에 출시된 인텔 코어 i7은 칩셋을 거치지 않고 메모리에 직접 연결된다. 코어 i7, i5 및 i3 CPU는 초기에는 DDR3만 지원했다. 2009년 2월에 출시된 AMD의 소켓 AM3 페넘 II X4 프로세서는 DDR3를 지원하는 최초의 제품이었다(하위 호환성을 위해 DDR2도 여전히 지원함).

### DIMM 모듈
DDR3 DIMM은 240핀이며 DDR2와 전기적으로 호환되지 않는다. DDR2와 DDR3 DIMM에서 서로 다르게 위치한 키 노치는 실수로 혼용하는 것을 방지한다. 노치 위치가 다를 뿐만 아니라, DDR2는 측면 노치가 둥글고 DDR3 모듈은 측면 노치가 사각형이다. DDR3 SO-DIMM은 204핀이다.

스카이레이크 마이크로아키텍처를 위해 인텔은 DDR3 또는 DDR4 칩을 모두 사용할 수 있는 UniDIMM이라는 SO-DIMM 패키지를 설계했다. CPU의 통합 메모리 컨트롤러는 두 가지 중 하나와 작동할 수 있다. UniDIMM의 목적은 가격과 가용성에 따라 RAM 유형을 전환하는 것이 바람직할 수 있는 DDR3에서 DDR4로의 전환기를 처리하는 것이다. UniDIMM은 일반 DDR4 SO-DIMM과 크기 및 핀 수가 동일하지만, 호환되지 않는 DDR4 SO-DIMM 소켓에 실수로 사용하는 것을 방지하기 위해 노치 위치가 다르게 배치되어 있다.

### 레이턴시
DDR3 레이턴시(지연 시간)는 이를 측정하는 I/O 버스 클럭 주기가 더 짧기 때문에 수치상으로는 더 높게 나타나지만, 실제 시간 간격은 DDR2 레이턴시와 유사한 약 10 ns이다. DDR3가 일반적으로 더 최신의 제조 공정을 사용하기 때문에 약간의 개선이 있지만, 이는 DDR3로의 전환 때문만은 아니다.

CAS 레이턴시 (ns) = 1000 × CL (주기) ÷ 클럭 속도 (MHz) = 2000 × CL (주기) ÷ 전송률 (MT/s)

JEDEC DDR2-800 장치의 일반적인 레이턴시가 5-5-5-15 (12.5 ns)였던 반면, JEDEC DDR3 장치의 일부 표준 레이턴시는 DDR3-1066의 경우 7-7-7-20 (13.125 ns), DDR3-1333의 경우 8-8-8-24 (12 ns)를 포함한다.

이전 메모리 세대와 마찬가지로, 초기 버전 출시 이후 더 빠른 DDR3 메모리가 출시되었다. 9-9-9-28 레이턴시 (9 ns)를 갖춘 DDR3-2000 메모리는 2008년 말 인텔 코어 i7 출시에 맞춰 제공되었으며, 이후 개발을 통해 DDR3-2400(CL 9–12 주기 = 7.5–10 ns)이 널리 보급되었고, 최대 DDR3-3200(CL 13 주기 = 8.125 ns)의 속도까지 제공되었다.

### 소비 전력
개별 SDRAM 칩(또는 확장된 DIMM)의 소비 전력은 속도, 사용 유형, 전압 등 여러 요인에 따라 달라진다. 델의 Power Advisor에 따르면 4 GB ECC DDR1333 RDIMM은 각각 약 4 W를 사용한다. 반면 더 현대적인 주류 데스크톱용 8 GB DDR3/1600 DIMM은 훨씬 더 빠름에도 불구하고 2.58 W로 정격되어 있다.

### 모듈

DDR3-xxx는 데이터 전송률을 나타내며 DDR 칩을 설명하는 반면, PC3-xxxx는 이론적인 대역폭(마지막 두 자리는 절삭됨)을 나타내며 조립된 DIMM을 설명하는 데 사용된다. 대역폭은 초당 전송 횟수에 8을 곱하여 계산한다. 이는 DDR3 메모리 모듈이 64비트 너비의 버스에서 데이터를 전송하고, 1바이트가 8비트로 구성되므로 전송당 8바이트의 데이터가 전송되기 때문이다.

4배가 된 클럭 신호의 주기당 두 번의 전송을 통해, 64비트 너비의 DDR3 모듈은 메모리 클럭 속도의 최대 64배에 달하는 전송률을 달성할 수 있다. 메모리 모듈당 한 번에 64비트가 전송되므로, DDR3 SDRAM은 (메모리 클럭 속도) × 4 (버스 클럭 배수) × 2 (데이터 레이트) × 64 (전송되는 비트 수) / 8 (바이트당 비트 수)의 전송률을 갖는다. 따라서 메모리 클럭 주파수가 100 MHz인 경우, DDR3 SDRAM은 최대 6400 MB/s의 전송률을 제공한다.

데이터 전송률(MT/s 단위)은 DDR 메모리의 더블 데이터 레이트로 인해 I/O 버스 클럭(MHz 단위)의 두 배이다. 위에서 설명한 바와 같이 MB/s 단위의 대역폭은 데이터 전송률에 8을 곱한 값이다.

CL – CAS 레이턴시 클럭 주기, 메모리에 열 주소를 보내는 것과 이에 응답하여 데이터가 시작되는 것 사이의 시간

 – 행 활성화와 읽기/쓰기 사이의 클럭 주기

 – 행 프리차지와 활성화 사이의 클럭 주기

소수점 주파수는 일반적으로 내림하지만, 정확한 숫자가 666이므로 가장 가까운 정수로 반올림하여 667로 표기하는 것이 일반적이다. 일부 제조업체는 특정 정밀도로 반올림하거나 올림하기도 한다. 예를 들어, PC3-10666 메모리는 PC3-10600 또는 PC3-10700으로 표기될 수 있다.

**참고:** 위에 나열된 모든 항목은 JEDEC에 의해 JESD79-3F로 규정되어 있다. 이 규정된 사양 사이나 그 이상의 모든 RAM 데이터 속도는 JEDEC에 의해 표준화되지 않았으며, 종종 제조사가 고허용 오차 칩이나 과전압 칩을 사용하여 최적화한 것이다. 이러한 비표준 사양 중 최고 속도는 DDR3-3200에 달한다.

**대체 명칭:** DDR3 모듈은 마케팅상의 이유로 접두사 PC3 대신 PC를 잘못 사용하는 경우가 많으며, 그 뒤에 데이터 속도가 붙는다. 이 관례에 따르면 PC3-10600은 PC1333으로 표기된다.

### 직렬 프레즌스 검출
DDR3 메모리는 직렬 프레즌스 검출을 활용한다. 직렬 프레즌스 검출(SPD)은 직렬 인터페이스를 사용하여 컴퓨터 메모리 모듈에 대한 정보에 자동으로 액세스하는 표준화된 방법이다. 일반적으로 메모리 모듈의 자동 구성을 위해 시동 자체 시험 중에 사용된다.

#### 릴리스 4 ####
DDR3 직렬 프레즌스 검출 (SPD) 문서의 릴리스 4 (SPD4_01_02_11)는 부하 감소 DIMM(LRDIMM)과 16비트 SO-DIMM 및 32비트 SO-DIMM에 대한 지원을 추가한다.

JEDEC 고체 기술 협회는 2011년 9월 1일 DDR3 직렬 프레즌스 검출 (SPD) 문서의 릴리스 4 발행을 발표했다.

#### XMP 확장 ####
인텔은 DDR3 SDRAM에 대한 기존 JEDEC SPD 사양에 매니아용 성능 확장을 가능하게 하기 위해 2007년 3월 23일 익스트림 메모리 프로필(XMP) 사양을 공식적으로 도입했다.

## 변체
대역폭 명칭(예: DDR3-800D) 및 용량 변체 외에도 모듈은 다음 중 하나일 수 있다.
# ECC 메모리: 더 나은 신뢰성을 위해 사소한 오류를 수정하고 중대한 오류를 감지하는 데 사용되는 추가 데이터 바이트 레인을 갖춘 메모리이다. ECC가 있는 모듈은 명칭에 **ECC** 또는 **E**가 추가로 붙어 식별된다. 예: "PC3-6400 ECC" 또는 PC3-8500E.
# 레지스터드 또는 버퍼드 메모리: 신호를 하드웨어 레지스터로 전기적으로 버퍼링하여 신호 무결성(따라서 잠재적으로 클럭 속도 및 물리적 슬롯 용량)을 개선하며, 그 대가로 1클럭의 추가 레이턴시가 발생한다. 이러한 모듈은 명칭에 **R**이 추가로 붙어 식별된다(예: PC3-6400R).
# 비레지스터드(Non-registered, "언버퍼드") RAM: 명칭에 **U**가 추가로 붙어 식별될 수 있다.
# 부하 감소(Load reduced) 모듈: **LR**로 지정되며 레지스터드/버퍼드 메모리와 유사하지만, LRDIMM 모듈은 모든 신호의 병렬 특성을 유지하면서 제어 라인과 데이터 라인을 모두 버퍼링한다. 따라서 LRDIMM 메모리는 직렬 및 병렬 신호 형태 간의 변환이 필요한 **FB**(완전 버퍼드) 메모리의 성능 및 소비 전력 문제를 해결하면서 큰 전체 최대 메모리 용량을 제공한다.

FBDIMM(완전 버퍼드) 및 LRDIMM(부하 감소) 메모리 유형은 주로 특정 시점에 메모리 칩으로 흐르고 나가는 전류의 양을 제어하도록 설계되었다. 이들은 레지스터드/버퍼드 메모리와 호환되지 않으며, 이를 필요로 하는 마더보드는 일반적으로 다른 종류의 메모리를 수용하지 않는다.

### DDR3L 및 DDR3U 확장
**DDR3L** (**DDR3 L**ow Voltage) 표준은 저전압 장치를 규정한 JESD79-3 DDR3 메모리 장치 표준의 부록이다. DDR3L 표준은 1.35 V이며 모듈에는 PC3L 라벨이 붙는다. 예로는 DDR3L-800 (PC3L-6400), DDR3L-1066 (PC3L-8500), DDR3L-1333 (PC3L-10600) 및 DDR3L-1600 (PC3L-12800)이 있다. DDR3L 및 DDR3U 사양으로 지정된 메모리는 원래 DDR3 표준과 호환되며 저전압 또는 1.50 V에서 모두 작동할 수 있다. 그러나 4세대 인텔 코어 프로세서의 모바일 버전을 사용하는 시스템과 같이 1.35 V에서 작동하는 DDR3L을 명시적으로 요구하는 장치는 1.50 V DDR3 메모리와 호환되지 않는다. DDR3L은 LPDDR3 모바일 메모리 표준과는 다르며 호환되지 않는다.

**DDR3U** (**DDR3 U**ltra Low Voltage) 표준은 1.25 V이며 모듈에는 PC3U 라벨이 붙는다.

JEDEC 고체 기술 협회는 2010년 7월 26일에 JEDEC DDR3L 발행을 발표했고, 2011년 10월에는 DDR3U 발행을 발표했다.

## 기능 요약

### 구성 요소
* 비동기 RESET 핀 도입
* 시스템 레벨 플라이트 타임(flight-time) 보상 지원
* DIMM 내 미러링 친화적인 DRAM 핀 배열
* 클럭 빈(bin)당 CWL (CAS 쓰기 레이턴시) 도입
* 온다이(On-die) I/O 캘리브레이션 엔진
* 읽기(READ) 및 쓰기(WRITE) 캘리브레이션
* 동적 ODT (On-Die-Termination) 기능으로 읽기 및 쓰기에 서로 다른 종단 값 허용

### 모듈
* DIMM 내 종단 저항이 있는 플라이바이(Fly-by) 커맨드/주소/제어 버스
* 고정밀 캘리브레이션 저항기
* 하위 호환성이 **없음**—DDR3 모듈은 DDR2 소켓에 맞지 않으며, 강제로 장착할 경우 DIMM 및 마더보드가 손상될 수 있음

### DDR2 대비 기술적 장점
* 더 높은 대역폭 성능, 최대 2133 MT/s 표준화
* 나노초 단위로 측정 시 약간 개선된 레이턴시
* 저전력에서 더 높은 성능 (노트북의 배터리 수명 연장)
* 강화된 저전력 기능

## 같이 보기
* DDR2 SDRAM
* 듀얼 채널
* FB-DIMM

## 각주

; 내용주


## 외부 링크
* JEDEC DDR3 표준 JESD79-3

분류:SDRAM