Zen 2

**Zen 2**（ゼン・ツー）とは、アドバンスト・マイクロ・デバイセズによって開発されたマイクロプロセッサのマイクロアーキテクチャである。2019年5月27日に正式発表され、**[[Ryzen]]プロセッサ**として製品化された。

## 概要
AMDのZen、Zen+マイクロアーキテクチャの後継にあたり、TSMC製MOSFET素子により製造されている。メインストリーム・デスクトップ用の**Ryzen 3000** (コードネーム Matisse)、ハイエンド・デスクトップ用のThreadripper 3000、APU用の**Ryzen 4000G**として知られる、第3世代Ryzenプロセッサに使われている。2019年7月7日にRyzen 3000シリーズCPUが発表され、2019年8月7日にZen 2ベースのEPYCサーバーCPU (コードネーム Rome)が発表された。2019年11月に追加のチップセット、Ryzen 9 3950Xが発表された。CES 2019において、AMDは8コア16スレッドのチップレットを含む、第3世代Ryzenのエンジニアリングサンプルを発表した。AMDのCEOリサ・スーは、最終的なラインナップでは8コアより多いチップを予定していると述べた。Computex 2019において、AMDはZen 2 "Matisse"プロセッサが12コアとなることを明らかにし、数週間後のE3 2019では16コアプロセッサである先述のRyzen 9 3950Xを明らかにした。

Zen 2にはSpectreに対するハードウェアによる脆弱性緩和が含まれている。Zen 2ベースのEPYCサーバーCPUでは、各マルチチップ・モジュール(MCM)パッケージにおいて、7&nbsp;nmプロセスで製造された複数のCPUダイ(合計8個まで)と、14&nbsp;nm I/Oダイを組み合わせる設計を採っている。これにより、ソケット当たり最大64個の物理コアと合計128個の計算スレッド(同時マルチスレッディング)をサポートすることができる。このアーキテクチャは、「プロコンシューマ」向けフラッグシッププロセッサであるThreadripper 3990Xのレイアウトとほぼ同じである。AMDによると、Zen(14 nmマイクロアーキテクチャ、第1世代Ryzen)、Zen+(12 nmマイクロアーキテクチャ、第2世代Ryzen)に比べ、Zen 2はクロックあたりの命令実行数(IPC)が約15%向上しているという。

## 特徴

Zen&nbsp;2は、ZenやZen+に使われていたAMDの前世代Zenアーキテクチャの物理的設計パラダイムから大きく逸脱している。Zen&nbsp;2は、CPUのI/Oコンポーネントが個別のダイにレイアウトされるような、チップレットとも呼ばれるマルチチップ・モジュール設計に移行している。その結果、スケーラビリティと製造コストが向上している。プロセス技術による物理的インターフェイスの縮小には限度があるため、I/Oコンポーネントを別のダイに分離することによってCPUダイより大きく、高性能にすることに成功している。このCPUダイ(AMDは「Core Complex Die」、CCDと呼んでいる)は、I/Oコンポーネントを別のダイに分離したためによりコンパクトになっているため、大きいダイと比べてより小さいプロセスルールで、欠陥品もより少なく製造できる。また、ダイが欠陥品となる確率はダイの大きさに比例するため、一つのウェハーからより多くのダイを切ることができる。加えて、中央のI/Oダイは複数のチップレットで共有できるため、多数のコアを持つプロセッサを設計することが容易になる。

各CPUに8コアが搭載されているZen&nbsp;2には、4コアの「コア・コンプレックス」(CCX)が2つずつ配置されている。これらのチップレットはTSMC製MOSFET素子が使われており、大きさは74 - 80&nbsp;mm2程である。
このチップレットに約39億個のトランジスタが使われているのに対して、12&nbsp;nmのIOD (I/Oダイ)には約125&nbsp;mm2の大きさに20.9億個のトランジスタしか使われていない。
L3キャッシュの大きさは、ZenやZen+が8&nbsp;MiBであったのに比べ、8コアチップレットの各コアが16&nbsp;MiBにアクセスできるため、32&nbsp;MiBに倍増している。実行単位の幅が128ビットから256ビットになっているため、AVX2の性能が大幅に向上している。

I/Oダイには複数のバリエーションがあり、GlobalFoundriesのプロセスのものや、同社のプロセスのものがある。14 nmダイは多機能であり、EPYC Romeプロセッサに使われている一方、12&nbsp;nm版はコンシューマ向けプロセッサに使われている。どちらのプロセスも寸法が似ているため、トランジスタ密度もほぼ同じである。

AMDのZen 2アーキテクチャはインテルのCascade Lakeマイクロアーキテクチャより低い消費電力でより高いパフォーマンスを実現できる。一例として、Intel Core i9-10980XE (TDP 165W)よりもAMD Ryzen Threadripper 3970X (TDP 140W、エコモード)の方が高いパフォーマンスを実現している。

### 新機能
* 新命令の追加: WBNOINVD、CLWB、RDPID、RDPRU、MCOMMIT。各命令は自身のCPUID ビットを用いる。
* Spectre V4投機的ストアバイパス脆弱性に対するハードウェア的緩和。
* ゼロレイテンシメモリミラーリングの最適化 (文書化されていない)。
* TAGE分岐予測の導入
* Opキャッシュを4096エントリへ増量
* AGUパイプラインの追加
* チップレットへの最適化

## 製品一覧
### デスクトップ向け
;Castle Peak
* 対応ソケット: Socket sWRX8

* 対応ソケット: Socket sTRX4

;Matisse
* 対応ソケット: Socket AM4

;Renoir
* 対応ソケット: Socket AM4

### サーバー向け
;Rome
* 対応ソケット: Socket SP3

### モバイル向け
;Renoir

;Lucienne

;Mendocino

### 組み込み向け
;Grey Hawk

### その他

Zen 2ベースのカスタムAPUの採用製品

* Xbox Series X/S
* PlayStation 5
* Steam Deck
* AMD 4700S/4800S

## ギャラリー

ファイル:AMD Ryzen 7 3700X top IMGP3165 smial wp.jpg|AMD Ryzen 7 3700X
ファイル:AMD@7nm(12nmIOD)@Zen2@Matisse@Ryzen 5 3600@100-000000031 BF 1923SUT 9HM6935R90062 DSC05377 - DSC05377 (48319193951).jpg|CPUパッケージから取り外されたメインストリームRyzen I/Oダイ
ファイル:AMD EPYC Rome 12nm IO die shot 3.jpg|EPYC I/Oダイ
ファイル:Zen2 Matisse Ryzen 7nm Core Die shot.jpg|プロセッサパッケージから取り外されたCCD
ファイル:AMD@7nm(12nmIOD)@Zen2@Rome@EPYC 7702 ES@2S1404E2VJUG5 BB ES DSCx1.jpg|キャリアなしのAMD EPYC 7702サーバ向けプロセッサ
ファイル:AMD@7nm(12nmIOD)@Zen2@Rome@EPYC 7702 ES@2S1404E2VJUG5 BB ES DSCx3.jpg|殻割りしたAMD EPYC 7702。CCDが8つあることが分かる。はんだTIM (サーマル・インターフェース・マテリアル) が使用されている。Threadripperプロセッサも同様の構造をしている。


## 脚注

## 関連項目

* Zen (マイクロアーキテクチャ)
* Zen 3
* Ryzen
* EPYC