CDC 6600

**CDC 6600** adalah unggulan dari seri 6000 yang dihentikan dari sistem komputer mainframe yang diproduksi oleh Control Data Corporation. Secara umum dianggap sebagai superkomputer pertama yang sukses, ia mengungguli pemegang rekor industri sebelumnya, IBM 7030 Stretch, dengan faktor tiga. Dengan kinerja hingga tiga&nbsp;megaFLOPS, CDC 6600 adalah komputer tercepat di dunia dari tahun 1964 hingga 1969, ketika status itu diserahkan kepada penerusnya, CDC 7600.

CDC 6600 pertama dikirimkan pada tahun 1965 ke Livermore dan Los Alamos. Mereka dengan cepat menjadi sistem yang harus dimiliki dalam komputasi ilmiah dan matematika tingkat tinggi, dengan sistem yang dikirimkan ke Courant Institute of Mathematical Sciences, CERN, Laboratorium Radiasi Lawrence, dan banyak lainnya. Setidaknya 100 unit dikirimkan secara total.

Sebuah CDC 6600 dipamerkan di Computer History Museum di Mountain View, California. Satu-satunya mesin seri CDC 6000 yang berjalan telah dipulihkan oleh Living Computers: Museum + Labs, tetapi museum tersebut telah ditutup secara permanen.

## Deskripsi
Mesin tipikal tahun 1950-an dan 1960-an menggunakan satu unit pemroses pusat (CPU) untuk menggerakkan seluruh sistem. Sebuah program tipikal pertama-tama akan memuat data ke dalam memori (sering menggunakan kode pustaka yang sudah jadi), memprosesnya, dan kemudian menuliskannya kembali. Ini mengharuskan CPU menjadi cukup kompleks untuk menangani set instruksi lengkap yang akan mereka lakukan, termasuk input/output dan pemrosesan. CPU yang kompleks menyiratkan CPU yang besar, memperkenalkan penundaan pensinyalan sementara informasi mengalir di antara modul individu yang menyusunnya. Penundaan ini menetapkan batas maksimum atas kinerja, karena mesin hanya dapat beroperasi pada kecepatan siklus yang memungkinkan sinyal tiba di modul berikutnya. Lebih lanjut, CPU umumnya berjalan lebih lambat dari memori utama yang terpasang padanya. Misalnya, sebuah prosesor mungkin membutuhkan 15 siklus untuk mengalikan dua angka, sementara setiap akses memori hanya membutuhkan satu atau dua siklus. Ini berarti ada waktu signifikan di mana memori utama menganggur. Cray meningkatkan kinerja dalam beberapa cara, memanfaatkan peluang dalam waktu menganggur ini.

Alih-alih hanya sebuah CPU, CDC 6600 mendukung CPU dengan sepuluh prosesor periferal (PP) 12-bit 4 KiB, masing-masing dengan akses ke kumpulan umum 12 saluran input/output (I/O) yang menangani input dan output, serta mengontrol data apa yang dikirim ke memori pusat untuk diproses oleh CP. PP dirancang untuk mengakses memori selama waktu menganggur ketika CPU sibuk melakukan operasi. Ini memungkinkan mereka melakukan input/output secara gratis dalam hal waktu pemrosesan pusat, menjaga CPU tetap sibus sebanyak mungkin.

Karena input/output ditangani oleh prosesor periferal, CDC 6600 menggunakan prosesor pusat (CP) yang disederhanakan yang dirancang untuk menjalankan operasi matematika dan logika secepat mungkin, yang menuntutnya dibangun sekecil mungkin untuk mengurangi panjang kabel dan penundaan pensinyalan terkait. Hal ini mengarah pada sasis utama mesin yang (biasanya) berbentuk salib dengan papan sirkuit untuk CPU diatur dekat dengan pusat, dan menghasilkan CPU yang jauh lebih kecil. Digabungkan dengan kecepatan pensakelaran yang lebih cepat dari transistor silikon, CPU baru ini berjalan pada 10&nbsp;MHz (waktu siklus 100&nbsp;ns), sekitar sepuluh kali lebih cepat daripada mesin lain di pasaran. Selain jam yang lebih cepat, prosesor sederhana mengeksekusi instruksi dalam lebih sedikit siklus jam; misalnya, CPU dapat menyelesaikan perkalian dalam sepuluh siklus.

CP 6600 menggunakan kata 60-bit dan representasi integer komplemen satu, sesuatu yang nantinya akan digunakan mesin CDC hingga akhir 1980-an, menjadikannya sistem terakhir selain beberapa prosesor sinyal digital yang menggunakan arsitektur ini.

Kemudian, CDC menawarkan opsi mengenai jumlah dan jenis CP, PP dan saluran, misalnya, CDC 6700 memiliki dua prosesor pusat, sebuah CP 6400 dan sebuah CP 6600.

Sementara mesin lain pada masanya memiliki panel depan yang rumit untuk mengontrolnya, 6600 hanya memiliki *panel mulai mati*. Ada konsol sistem CRT ganda, tetapi dikendalikan oleh sistem operasi dan tidak mengontrol atau menampilkan perangkat keras secara langsung.

Seluruh mesin 6600 mengandung sekitar 400.000 transistor.

## Prosesor periferal
CPU hanya dapat mengeksekusi sejumlah instruksi sederhana yang terbatas. Sebuah CPU tipikal pada era itu memiliki set instruksi yang kompleks, yang mencakup instruksi untuk menangani semua tugas "rumah tangga" normal, seperti akses memori dan input/output. Cray malah mengimplementasikan instruksi ini dalam prosesor terpisah yang lebih sederhana yang didedikasikan hanya untuk tugas-tugas ini, meninggalkan CPU dengan set instruksi yang jauh lebih kecil. Ini adalah yang pertama dari apa yang kemudian disebut desain komputer set instruksi berkurang (RISC).

Dengan memungkinkan CPU, prosesor periferal (PP) dan I/O beroperasi secara paralel, desain ini secara signifikan meningkatkan kinerja mesin. Dalam kondisi normal, mesin dengan beberapa prosesor juga akan berbiaya jauh lebih besar. Kunci dari desain 6600 adalah membuat prosesor I/O, yang dikenal sebagai *prosesor periferal* (PP), sesederhana mungkin. PP didasarkan pada CDC 160-A 12-bit sederhana, yang berjalan jauh lebih lambat daripada CPU, mengumpulkan data dan mengirimkannya sebagai ledakan ke memori utama dengan kecepatan tinggi melalui perangkat keras khusus.

10 PP diimplementasikan secara virtual; hanya ada perangkat keras CPU untuk satu PP. Perangkat keras CPU ini dibagikan dan dioperasikan pada 10 set register PP yang mewakili masing-masing dari 10 *status* PP (mirip dengan prosesor multithreading modern). *Laras register* PP akan "berputar", dengan setiap set register PP disajikan ke "slot" yang ditempati oleh CPU PP sebenarnya. CPU yang dibagikan akan mengeksekusi semua atau sebagian instruksi PP, kemudian laras akan "berputar" lagi, menyajikan set register (status) PP berikutnya. Beberapa "putaran" laras diperlukan untuk menyelesaikan sebuah instruksi. "Putaran" laras lengkap terjadi dalam 1000 nanodetik (100 nanodetik per PP), dan sebuah instruksi dapat memakan waktu dari satu hingga lima "putaran" laras untuk diselesaikan, atau lebih jika itu adalah instruksi transfer data.

## Lihat juga
* Sejarah komputasi super

## Referensi

## Bacaan lanjutan
* Grishman, Ralph (1974). *Assembly Language Programming for the Control Data 6000 Series and the Cyber 70 Series*. New York, NY: Algorithmics Press. http://www.bitsavers.org/pdf/cdc/cyber/books/Grishman_CDC6000AsmLangPgmg.pdf
* Control Data 6400/6500/6600 Computer Systems Reference Manual
* Thornton, J. (1963). *Considerations in Computer Design&nbsp;– Leading up to the Control Data 6600* http://www.bitsavers.org/pdf/cdc/cyber/cyber_70/thornton_6600_paper.pdf
* Thornton, J. (1970). *[http://archive.computerhistory.org/resources/text/CDC/cdc.6600.thornton.design_of_a_computer_the_control_data_6600.1970.102630394.pdf Design of a Computer—The Control Data 6600]*. Glenview, IL: Scott, Foresman and Co. http://www.bitsavers.org/pdf/cdc/cyber/books/DesignOfAComputer_CDC6600.pdf
* (1990) *Understanding Computers: Speed and Power, a Time Life series* 

## Pranala luar
* Neil R. Lincoln with 18 Control Data Corporation (CDC) engineers on computer architecture and design, Charles Babbage Institute, University of Minnesota. Engineers include Robert Moe, Wayne Specker, Dennis Grinna, Tom Rowan, Maurice Hutson, Curt Alexander, Don Pagelkopf, Maris Bergmanis, Dolan Toth, Chuck Hawley, Larry Krueger, Mike Pavlov, Dave Resnick, Howard Krohn, Bill Bhend, Kent Steiner, Raymon Kort, and Neil R. Lincoln. Discussion topics include CDC 1604, CDC 6600, CDC 7600, CDC 8600, CDC STAR-100 and Seymour Cray.
* Parallel operation in the Control Data 6600, James Thornton
* Presentation of the CDC 6600 and other machines designed by Seymour Cray &ndash; by C. Gordon Bell of Microsoft Research (formerly of DEC)
*&nbsp;– overview with pictures