I2C-bus

**I<sup>2</sup>C** (**Inter-Integrated Circuit**; diucapkan sebagai"" atau ""), secara alternatif dikenal sebagai **I2C** dan **IIC**, adalah sinkron, multi-master/multi-slave, ujung-tunggal, komunikasi serial bus yang diciptakan pada tahun 1980 oleh Philips Semiconductors (sekarang NXP Semiconductors). Ini banyak digunakan untuk memasang sirkuit terintegrasi (IC) periferal berkecepatan lebih rendah ke prosesor dan mikrokontroler dalam komunikasi intra-papan jarak pendek.

Dalam Paten Eropa EP0051332B1 Ad P.M.M. Moelands dan Herman Schutte disebutkan sebagai penemu bus I2C. Keduanya bekerja pada tahun 1980 sebagai insinyur pengembangan di laboratorium aplikasi pusat CAB Philips di Eindhoven di mana bus I2C dikembangkan sebagai "Sistem bus dua-kabel yang terdiri dari kabel jam dan kabel data untuk menghubungkan sejumlah stasiun". Paten AS diberikan dengan nomor . Nama pengembangan internal bus pada awalnya adalah COMIC, yang kemudian diubah menjadi I2C. Paten tersebut dialihkan oleh kedua pria tersebut ke Koninklijke Philips NV.

Bus I2C dapat ditemukan dalam berbagai aplikasi elektronik di mana kesederhanaan dan biaya produksi yang rendah lebih penting daripada kecepatan. Komponen dan sistem PC yang melibatkan I2C meliputi deteksi keberadaan serial (SPD) EEPROM pada modul memori dalam-baris ganda (DIMM) dan Data Identifikasi Tampilan Diperluas (EDID) untuk monitor melalui konektor VGA, DVI, dan HDMI. Aplikasi I2C yang umum termasuk membaca monitor perangkat keras, sensor, jam waktu nyata, mengendalikan aktuator, mengakses DAC dan ADC berkecepatan rendah, mengendalikan layar LCD atau OLED sederhana, mengubah pengaturan tampilan komputer (misalnya, lampu latar, kontras, rona, keseimbangan warna) melalui Display Data Channel, dan mengubah volume pengeras suara.

Kekuatan khusus I2C adalah kemampuan mikrokontroler untuk mengendalikan jaringan chip perangkat hanya dengan dua pin I/O tujuan umum. Banyak teknologi bus lain yang digunakan dalam aplikasi serupa, seperti Bus Antarmuka Periferal Serial (SPI), memerlukan lebih banyak pin dan sinyal untuk menghubungkan banyak perangkat.

System Management Bus (SMBus), yang didefinisikan oleh Intel dan Duracell pada tahun 1994, adalah subset dari I2C, mendefinisikan penggunaan yang lebih ketat. Salah satu tujuan SMBus adalah untuk meningkatkan kekokohan dan interoperabilitas. Karenanya, sistem I2C modern menggabungkan beberapa kebijakan dan aturan dari SMBus, terkadang mendukung I2C dan SMBus, hanya memerlukan konfigurasi ulang minimal baik melalui perintah atau penggunaan pin output. Manajemen sistem untuk sistem PC menggunakan SMBus yang pinnya dialokasikan di konektor PCI dan PCI Express konvensional.

## Terminologi
Paten dan spesifikasi I2C menggunakan istilah *[[Master/slave (teknologi)|master/slave]]* antara tahun 1980 dan 2021. Pada tahun 2021, revisi 7 dari spesifikasi I2C mengubah istilah menjadi *controller/target* (pengontrol/target). Definisi teknis perangkat tersebut, dan peran mereka pada bus I2C, tetap tidak berubah.

## Desain

I2C hanya menggunakan dua sinyal: jalur data serial (SDA) dan jalur jam serial (SCL). Keduanya adalah dua arah dan ditarik tinggi (pulled up) dengan resistor. Tegangan khas yang digunakan adalah +5 V atau +3.3 V, meskipun sistem dengan tegangan lain diperbolehkan.

Desain referensi I2C memiliki ruang alamat 7-bit, dengan ekstensi 10-bit yang jarang digunakan. Kecepatan bus I2C yang umum adalah *mode standar*  dan *mode cepat* . Ada juga *mode kecepatan rendah* , tetapi frekuensi jam yang sangat rendah juga diperbolehkan. Revisi I2C selanjutnya dapat menampung lebih banyak node dan berjalan pada kecepatan yang lebih cepat (*mode cepat* , *mode cepat plus* , *mode kecepatan tinggi* , dan *mode ultra-cepat* ). Kecepatan ini lebih banyak digunakan pada sistem tertanam daripada pada PC.

Perhatikan bahwa laju bit dikutip untuk transfer antara pengontrol (master) dan target (slave) tanpa peregangan jam (clock stretching) atau overhead perangkat keras lainnya. Overhead protokol mencakup alamat target dan mungkin alamat register di dalam perangkat target, serta bit ACK/NACK per-byte. Dengan demikian, laju transfer data pengguna yang sebenarnya lebih rendah daripada yang disiratkan oleh laju bit puncak itu sendiri. Misalnya, jika setiap interaksi dengan target secara tidak efisien hanya memungkinkan 1 byte data untuk ditransfer, laju data akan kurang dari setengah laju bit puncak.

Jumlah node yang dapat ada pada bus I2C tertentu dibatasi oleh ruang alamat dan juga oleh total kapasitansi bus sebesar 400 pF, yang membatasi jarak komunikasi praktis hingga beberapa meter. Impedansi yang relatif tinggi dan kekebalan kebisingan yang rendah memerlukan potensial ground yang umum, yang sekali lagi membatasi penggunaan praktis untuk komunikasi di dalam papan PC yang sama atau sistem papan kecil.

### Desain referensi
Desain referensi yang disebutkan di atas adalah bus dengan jam (SCL) dan jalur data (SDA) dengan pengalamatan 7-bit. Bus memiliki dua peran untuk node, yaitu pengontrol (master) atau target (slave):
* Node pengontrol (master): Node yang menghasilkan jam dan memulai komunikasi dengan target (slave).
* Node target (slave): Node yang menerima jam dan merespons ketika dialamatkan oleh pengontrol (master).

Bus adalah bus multi-pengontrol, yang berarti sejumlah node pengontrol dapat hadir. Selain itu, peran pengontrol dan target dapat diubah antara pesan (setelah STOP dikirim).

Mungkin ada empat mode operasi potensial untuk perangkat bus tertentu, meskipun sebagian besar perangkat hanya menggunakan satu peran dan dua modenya:
* Transmisi pengontrol (master): Node pengontrol mengirim data ke target (slave).
* Penerimaan pengontrol (master): Node pengontrol menerima data dari target (slave).
* Transmisi target (slave): Node target mengirim data ke pengontrol (master).
* Penerimaan target (slave): Node target menerima data dari pengontrol (master).

Selain bit data 0 dan 1, bus I2C memungkinkan sinyal START dan STOP khusus, yang bertindak sebagai pembatas pesan dan berbeda dari bit data. (Ini berbeda dengan bit mulai dan bit henti yang digunakan dalam komunikasi serial asinkron, yang dibedakan dari bit data hanya berdasarkan waktunya.)

Pengontrol awalnya berada dalam mode transmisi pengontrol dengan mengirimkan START diikuti oleh alamat 7-bit dari target yang ingin dikomunikasikan, yang akhirnya diikuti oleh satu bit yang menunjukkan apakah ia ingin menulis (0) ke atau membaca (1) dari target.

Jika target ada di bus, maka ia akan merespons dengan bit ACK (aktif rendah untuk diakui) untuk alamat tersebut. Pengontrol kemudian melanjutkan dalam mode transmisi atau penerimaan (sesuai dengan bit baca/tulis yang dikirimnya), dan target melanjutkan dalam mode komplementer (penerimaan atau transmisi, masing-masing).

Alamat dan byte data dikirimkan bit paling signifikan terlebih dahulu. Kondisi mulai ditunjukkan oleh transisi tinggi-ke-rendah SDA saat SCL tinggi; kondisi berhenti ditunjukkan oleh transisi rendah-ke-tinggi SDA saat SCL tinggi. Semua transisi SDA lainnya terjadi saat SCL rendah.

Jika pengontrol ingin menulis ke target, maka ia berulang kali mengirim byte dengan target mengirimkan bit ACK. (Dalam situasi ini, pengontrol berada dalam mode transmisi pengontrol, dan target berada dalam mode penerimaan target.)

Jika pengontrol ingin membaca dari target, maka ia berulang kali menerima byte dari target, pengontrol mengirimkan bit ACK setelah setiap byte kecuali yang terakhir. (Dalam situasi ini, pengontrol berada dalam mode penerimaan pengontrol, dan target berada dalam mode transmisi target.)

Sebuah transaksi I2C dapat terdiri dari beberapa pesan. Pengontrol mengakhiri pesan dengan kondisi STOP jika ini adalah akhir dari transaksi atau ia dapat mengirim kondisi START lain untuk mempertahankan kendali bus untuk pesan lain (transaksi "format gabungan").

### Protokol pesan
I2C mendefinisikan jenis transaksi dasar, yang masing-masing dimulai dengan START dan diakhiri dengan STOP:
* Pesan tunggal di mana pengontrol (master) menulis data ke target (slave).
* Pesan tunggal di mana pengontrol (master) membaca data dari target (slave).
* Format gabungan, di mana pengontrol (master) mengeluarkan setidaknya dua pembacaan atau penulisan ke satu atau lebih target (slave).

Dalam transaksi gabungan, setiap pembacaan atau penulisan dimulai dengan START dan alamat target. Kondisi START setelah yang pertama juga disebut bit *START berulang*. START berulang tidak didahului oleh kondisi STOP, yang merupakan cara target mengetahui bahwa pesan berikutnya adalah bagian dari transaksi yang sama.

Target tertentu hanya akan menanggapi pesan tertentu, sebagaimana ditentukan dalam dokumentasi produknya.

Sistem I2C murni mendukung struktur pesan arbitrer. SMBus dibatasi pada sembilan struktur tersebut, seperti *read word N* dan *write word N*, yang melibatkan satu target. PMBus memperluas SMBus dengan protokol *Group*, yang memungkinkan beberapa transaksi SMBus tersebut dikirim dalam satu pesan gabungan. STOP yang mengakhiri menunjukkan kapan tindakan yang dikelompokkan tersebut harus berlaku. Misalnya, satu operasi PMBus dapat mengkonfigurasi ulang tiga catu daya (menggunakan tiga alamat target I2C yang berbeda), dan konfigurasi baru mereka akan berlaku pada saat yang sama: ketika mereka menerima STOP tersebut.

Dengan hanya beberapa pengecualian, baik I2C maupun SMBus tidak mendefinisikan semantik pesan, seperti arti byte data dalam pesan. Semantik pesan dengan demikian spesifik produk. Pengecualian tersebut termasuk pesan yang dialamatkan ke alamat *panggilan umum* I2C (0x00) atau ke *Alamat Respons Peringatan* SMBus; dan pesan yang terlibat dalam *Protokol Resolusi Alamat* (ARP) SMBus untuk alokasi dan manajemen alamat dinamis.

Dalam praktiknya, sebagian besar target mengadopsi model kontrol permintaan-respons, di mana satu atau lebih byte yang mengikuti perintah tulis diperlakukan sebagai perintah atau alamat. Byte-byte tersebut menentukan bagaimana byte yang ditulis selanjutnya diperlakukan atau bagaimana target merespons pada pembacaan berikutnya. Sebagian besar operasi SMBus melibatkan perintah satu byte.

### Contoh pengiriman pesan: 24C32 EEPROM

Salah satu contoh spesifik adalah EEPROM tipe 24C32, yang menggunakan dua byte permintaan yang disebut Address High dan Address Low. (Karenanya, EEPROM ini tidak dapat digunakan oleh host SMBus murni, yang hanya mendukung perintah atau alamat satu byte.) Byte-byte ini digunakan untuk mengalamatkan byte di dalam ruang alamat EEPROM 32 kbit (atau 4 kB). Pengalamatan dua byte yang sama juga digunakan oleh EEPROM yang lebih besar, seperti 24C512 yang menyimpan 512 kbit (atau 64 kB). Menulis data ke dan membaca dari EEPROM ini menggunakan protokol sederhana: alamat ditulis, dan kemudian data ditransfer hingga akhir pesan. Bagian transfer data dari protokol dapat menyebabkan masalah pada SMBus, karena byte data tidak didahului oleh hitungan, dan lebih dari 32 byte dapat ditransfer sekaligus. EEPROM I2C yang lebih kecil dari 32 kbit, seperti 2 kbit 24C02, sering digunakan pada SMBus dengan transfer data satu byte yang tidak efisien untuk mengatasi masalah ini.

Satu pesan tunggal menulis ke EEPROM. Setelah START, pengontrol mengirimkan alamat bus chip dengan bit arah dibersihkan (*tulis*), kemudian mengirimkan alamat dua byte data di dalam EEPROM dan kemudian mengirimkan byte data untuk ditulis dimulai pada alamat tersebut, diikuti oleh STOP. Saat menulis beberapa byte, semua byte harus berada di halaman 32 byte yang sama. Sementara sibuk menyimpan byte-byte tersebut ke memori, EEPROM tidak akan menanggapi permintaan I2C lebih lanjut. (Itu adalah ketidakcocokan lain dengan SMBus: perangkat SMBus harus selalu menanggapi alamat bus mereka.)

Untuk mulai membaca pada alamat tertentu di EEPROM, digunakan pesan gabungan. Setelah START, pengontrol pertama-tama menulis alamat bus chip tersebut dengan bit arah dibersihkan (*tulis*) dan kemudian dua byte alamat data EEPROM. Kemudian mengirimkan START (berulang) dan alamat bus EEPROM dengan bit arah diatur (*baca*). EEPROM kemudian akan merespons dengan byte data dimulai pada alamat data EEPROM yang ditentukan — pesan gabungan: pertama tulis, lalu baca. Pengontrol mengeluarkan ACK setelah setiap byte baca kecuali byte terakhir, dan kemudian mengeluarkan STOP. EEPROM menambah alamat setelah setiap byte data ditransfer; pembacaan multi-byte dapat mengambil seluruh konten EEPROM menggunakan satu pesan gabungan.

### Lapisan fisik

Pada lapisan fisik, kedua jalur SCL dan SDA adalah desain bus penguras-terbuka (MOSFET) atau kolektor-terbuka (BJT), sehingga resistor pull-up diperlukan untuk setiap jalur. Logika "0" dikeluarkan dengan menarik jalur ke ground, dan logika "1" dikeluarkan dengan membiarkan jalur mengambang (output impedansi tinggi) sehingga resistor pull-up menariknya tinggi. Sebuah jalur tidak pernah secara aktif didorong tinggi. Pengkabelan ini memungkinkan banyak node untuk terhubung ke bus tanpa korsleting dari persaingan sinyal. Sistem berkecepatan tinggi (dan beberapa lainnya) dapat menggunakan sumber arus alih-alih resistor untuk menarik tinggi hanya SCL atau SCL dan SDA, untuk mengakomodasi kapasitansi bus yang lebih tinggi dan memungkinkan waktu naik yang lebih cepat.

Konsekuensi penting dari hal ini adalah bahwa banyak node dapat menggerakkan jalur secara bersamaan. Jika *salah satu* node menggerakkan jalur rendah, jalur akan menjadi rendah. Node yang mencoba mengirimkan logika satu (yaitu membiarkan jalur mengambang tinggi) dapat mendeteksi ini dan menyimpulkan bahwa node lain aktif pada saat yang sama.

Ketika digunakan pada SCL, ini disebut *peregangan jam* (clock stretching) dan merupakan mekanisme kontrol aliran untuk target. Ketika digunakan pada SDA, ini disebut arbitrasi dan memastikan bahwa hanya ada satu pemancar pada satu waktu.

Saat diam, kedua jalur berada pada level tinggi. Untuk memulai transaksi, SDA ditarik rendah saat SCL tetap tinggi. Adalah ilegal untuk mengirimkan penanda berhenti dengan melepaskan SDA untuk mengambang tinggi lagi (meskipun "pesan batal" seperti itu biasanya tidak berbahaya), jadi langkah selanjutnya adalah menarik SCL rendah.

Kecuali untuk sinyal mulai dan berhenti, jalur SDA hanya berubah saat jam rendah; mengirimkan bit data terdiri dari memberi pulsa pada jalur jam tinggi sambil menahan jalur data stabil pada level yang diinginkan.

Sementara SCL rendah, pemancar (awalnya pengontrol) mengatur SDA ke nilai yang diinginkan dan (setelah penundaan kecil untuk membiarkan nilai menyebar) membiarkan SCL mengambang tinggi. Pengontrol kemudian menunggu SCL benar-benar menjadi tinggi; ini akan tertunda oleh waktu naik sinyal SCL yang terbatas ( konstanta waktu RC dari resistor pull-up dan kapasitansi parasit bus) dan dapat tertunda lebih lanjut oleh peregangan jam target.

Setelah SCL tinggi, pengontrol menunggu waktu minimum (4 μs untuk I2C kecepatan standar) untuk memastikan bahwa penerima telah melihat bit tersebut, kemudian menariknya rendah lagi. Ini menyelesaikan transmisi satu bit.

Setelah setiap 8 bit data dalam satu arah, bit "pengakuan" ditransmisikan ke arah lain. Pemancar dan penerima bertukar peran untuk satu bit, dan penerima asli mengirimkan satu bit "0" (ACK) kembali. Jika pemancar melihat bit "1" (NACK), ia mengetahui bahwa:
* (Jika pengontrol mengirim ke target) Target tidak dapat menerima data. Tidak ada target seperti itu, perintah tidak dipahami, atau tidak dapat menerima data lagi.
* (Jika target mengirim ke pengontrol) Pengontrol ingin transfer berhenti setelah byte data ini.
Hanya jalur SDA yang berubah arah selama bit pengakuan; SCL selalu dikendalikan oleh pengontrol.

Setelah bit pengakuan, jalur jam rendah dan pengontrol dapat melakukan salah satu dari tiga hal:
* Mulai mentransfer byte data lain: pemancar mengatur SDA, dan pengontrol memberi pulsa SCL tinggi.
* Kirim "Stop": Atur SDA rendah, biarkan SCL menjadi tinggi, lalu biarkan SDA menjadi tinggi. Ini melepaskan bus I2C.
* Kirim "Repeated start": Atur SDA tinggi, biarkan SCL menjadi tinggi, lalu tarik SDA rendah lagi. Ini memulai pesan bus I2C baru tanpa melepaskan bus.

#### Peregangan jam menggunakan SCL
Salah satu fitur yang lebih penting dari protokol I2C adalah peregangan jam. Perangkat target yang dialamatkan dapat menahan jalur jam (SCL) rendah setelah menerima (atau mengirim) byte, menunjukkan bahwa ia belum siap untuk memproses lebih banyak data. Pengontrol yang berkomunikasi dengan target mungkin tidak menyelesaikan transmisi bit saat ini, tetapi harus menunggu sampai jalur jam benar-benar menjadi tinggi. Jika target meregangkan jam, jalur jam akan tetap rendah (karena koneksinya adalah penguras-terbuka). Hal yang sama berlaku jika pengontrol kedua, yang lebih lambat, mencoba menggerakkan jam pada saat yang sama. (Jika ada lebih dari satu pengontrol, semua kecuali satu biasanya akan kehilangan arbitrase.)

Pengontrol harus menunggu sampai ia mengamati jalur jam menjadi tinggi, dan waktu minimal tambahan (4 μs untuk I2C  standar) sebelum menarik jam rendah lagi.

Meskipun pengontrol juga dapat menahan jalur SCL rendah selama yang diinginkannya (ini tidak diizinkan sejak Revisi 6 dari protokol – subbagian 3.1.1), istilah "peregangan jam" biasanya hanya digunakan ketika target melakukannya. Meskipun secara teori setiap pulsa jam dapat diregangkan, umumnya interval sebelum atau sesudah bit pengakuan yang digunakan. Misalnya, jika target adalah mikrokontroler, antarmuka I2C-nya dapat meregangkan jam setelah setiap byte, hingga perangkat lunak memutuskan apakah akan mengirim pengakuan positif atau NACK.

Peregangan jam adalah satu-satunya saat di I2C di mana target menggerakkan SCL. Banyak target tidak perlu meregangkan jam dan dengan demikian memperlakukan SCL sebagai input murni tanpa sirkuit untuk menggerakkannya. Beberapa pengontrol, seperti yang ditemukan di dalam ASIC kustom mungkin tidak mendukung peregangan jam; seringkali perangkat ini akan dilabeli sebagai "antarmuka dua-kabel" dan bukan I2C.

Untuk memaksimalkan throughput bus, SMBus membatasi seberapa jauh jam dapat diregangkan. Host dan target yang mematuhi batas-batas tersebut tidak dapat memblokir akses ke bus selama lebih dari waktu singkat, yang bukan jaminan yang dibuat oleh sistem I2C murni.

#### Arbitrase menggunakan SDA
Setiap pengontrol memantau bus untuk bit mulai dan berhenti dan tidak memulai pesan saat pengontrol lain menjaga bus sibuk. Namun, dua pengontrol dapat memulai transmisi pada waktu yang hampir bersamaan; dalam hal ini, arbitrase terjadi. Mode transmisi target juga dapat diarbitrasi, ketika pengontrol mengalamatkan banyak target, tetapi ini kurang umum. Berbeda dengan protokol (seperti Ethernet) yang menggunakan penundaan pengulangan acak sebelum mengeluarkan percobaan ulang, I2C memiliki kebijakan arbitrase deterministik. Setiap pemancar memeriksa level jalur data (SDA) dan membandingkannya dengan level yang diharapkannya; jika tidak cocok, pemancar itu telah kehilangan arbitrase dan keluar dari interaksi protokol ini.

Jika satu pemancar mengatur SDA ke 1 (tidak menggerakkan sinyal) dan pemancar kedua mengaturnya ke 0 (tarik ke ground), hasilnya adalah jalur menjadi rendah. Pemancar pertama kemudian mengamati bahwa level jalur berbeda dari yang diharapkan dan menyimpulkan bahwa node lain sedang mengirim. Node pertama yang melihat perbedaan seperti itu adalah node yang kalah arbitrase: ia berhenti menggerakkan SDA. Jika itu adalah pengontrol, ia juga berhenti menggerakkan SCL dan menunggu STOP; kemudian ia dapat mencoba mengeluarkan kembali seluruh pesannya. Sementara itu, node lain belum melihat perbedaan antara level yang diharapkan dan aktual pada SDA dan oleh karena itu melanjutkan transmisi. Ia dapat melakukannya tanpa masalah karena sejauh ini sinyalnya persis seperti yang diharapkannya; tidak ada pemancar lain yang mengganggu pesannya.

Jika kedua pengontrol mengirim pesan ke dua target yang berbeda, yang mengirim alamat target yang lebih rendah selalu "memenangkan" arbitrase pada tahap alamat. Karena kedua pengontrol dapat mengirim pesan ke alamat target yang sama, dan alamat terkadang merujuk ke banyak target, arbitrase terkadang harus berlanjut ke tahap data.

Arbitrase terjadi sangat jarang, tetapi diperlukan untuk dukungan multi-pengontrol yang tepat. Seperti halnya peregangan jam, tidak semua perangkat mendukung arbitrase. Mereka yang mendukung, umumnya melabeli diri mereka sebagai mendukung komunikasi "multi-pengontrol".

Satu kasus yang harus ditangani dengan hati-hati dalam implementasi I2C multi-pengontrol adalah kasus di mana pengontrol berbicara satu sama lain. Satu pengontrol dapat kehilangan arbitrase ke pesan masuk, dan harus mengubah perannya dari pengontrol menjadi target pada waktunya untuk mengakui alamatnya sendiri.

Dalam kasus yang sangat jarang terjadi di mana dua pengontrol secara bersamaan mengirim pesan yang identik, keduanya akan menganggap komunikasi berhasil, tetapi target hanya akan melihat satu pesan. Untuk alasan ini, ketika target dapat diakses oleh banyak pengontrol, setiap perintah yang dikenali oleh target harus idempotent atau harus dijamin tidak pernah dikeluarkan oleh dua pengontrol pada saat yang sama. (Misalnya, perintah yang dikeluarkan oleh hanya satu pengontrol tidak perlu idempotent, juga tidak perlu bagi perintah tertentu untuk menjadi idempotent ketika beberapa mekanisme pengecualian bersama memastikan bahwa hanya satu pengontrol yang dapat menyebabkan perintah itu dikeluarkan pada waktu tertentu.)

#### Arbitrase dalam SMBus
Sementara I2C hanya melakukan arbitrase antara pengontrol, SMBus menggunakan arbitrase dalam tiga konteks tambahan, di mana banyak target merespons pengontrol, dan satu berhasil mengirimkan pesannya.
* Meskipun secara konseptual merupakan bus pengontrol tunggal, perangkat target yang mendukung "protokol pemberitahuan host" bertindak sebagai pengontrol untuk melakukan pemberitahuan. Ia merebut bus dan menulis pesan 3-byte ke alamat "SMBus Host" yang dicadangkan (0x08), meneruskan alamatnya dan dua byte data. Ketika dua target mencoba memberi tahu host pada saat yang sama, salah satunya akan kalah arbitrase dan perlu mencoba lagi.
* Sistem pemberitahuan target alternatif menggunakan sinyal SMBALERT# yang terpisah untuk meminta perhatian. Dalam hal ini, host melakukan pembacaan 1-byte dari "Alamat Respons Peringatan SMBus" yang dicadangkan (0x0C), yang merupakan semacam alamat siaran. Semua target yang memberi peringatan merespons dengan byte data yang berisi alamat mereka sendiri. Ketika target berhasil mengirimkan alamatnya sendiri (memenangkan arbitrase melawan yang lain) ia berhenti menaikkan interupsi itu. Dalam kasus ini dan kasus sebelumnya, arbitrase memastikan bahwa pesan satu target akan diterima, dan yang lain akan tahu bahwa mereka harus mencoba lagi.
* SMBus juga mendukung "protokol resolusi alamat", di mana perangkat mengembalikan "Pengidentifikasi Perangkat Unik" (UDID) 16-byte. Banyak perangkat dapat merespons; yang dengan UDID terendah akan memenangkan arbitrase dan dikenali.

#### Arbitrase dalam PMBus
PMBus versi 1.3 memperluas protokol respons peringatan SMBus dalam protokol "zone read" (baca zona)-nya. Target dapat dikelompokkan ke dalam "zona", dan semua target dalam zona dapat dialamatkan untuk merespons, dengan respons mereka ditutupi (menghilangkan informasi yang tidak diinginkan), dibalik (sehingga informasi yang diinginkan dikirim sebagai bit 0, yang memenangkan arbitrase), atau diurutkan ulang (sehingga informasi yang paling signifikan dikirim terlebih dahulu). Arbitrase memastikan bahwa respons dengan prioritas tertinggi adalah yang pertama dikembalikan ke pengontrol.

PMBus mencadangkan alamat I2C 0x28 dan 0x37 untuk masing-masing pembacaan zona dan penulisan zona.

### Perbedaan antar mode
Ada beberapa mode operasi yang mungkin untuk komunikasi I2C. Semua kompatibel karena *mode standar*  selalu dapat digunakan, tetapi menggabungkan perangkat dengan kemampuan berbeda pada bus yang sama dapat menyebabkan masalah, sebagai berikut:
* *Mode cepat* sangat kompatibel dan hanya memperketat beberapa parameter waktu untuk mencapai kecepatan . *Mode cepat* didukung secara luas oleh perangkat target I2C, sehingga pengontrol dapat menggunakannya selama mengetahui bahwa kapasitansi bus dan kekuatan pull-up memungkinkannya.
* *Mode cepat plus* mencapai hingga  menggunakan driver yang lebih kuat (20 mA) dan pull-up untuk mencapai waktu naik dan turun yang lebih cepat. Kompatibilitas dengan perangkat *mode standar* dan *mode cepat* (dengan kemampuan pull-down 3 mA) dapat dicapai jika ada cara untuk mengurangi kekuatan pull-up saat berbicara dengan mereka.
* *Mode kecepatan tinggi* () kompatibel dengan perangkat I2C normal pada bus yang sama, tetapi memerlukan pengontrol memiliki pull-up aktif pada jalur jam yang diaktifkan selama transfer kecepatan tinggi. Bit data pertama ditransfer dengan tepi jam naik penguras terbuka normal, yang dapat diregangkan. Untuk tujuh bit data yang tersisa, dan ACK, pengontrol menggerakkan jam tinggi pada waktu yang tepat dan target tidak boleh meregangkannya. Semua transfer kecepatan tinggi didahului oleh "kode pengontrol" satu byte pada kecepatan cepat atau standar. Kode ini melayani tiga tujuan:
*# ia memberi tahu perangkat target kecepatan tinggi untuk beralih ke aturan waktu kecepatan tinggi,
*# ia memastikan bahwa perangkat kecepatan cepat atau normal tidak akan mencoba berpartisipasi dalam transfer (karena tidak cocok dengan alamat mereka), dan
*# karena ia mengidentifikasi pengontrol (ada delapan kode pengontrol, dan setiap pengontrol harus menggunakan yang berbeda), ia memastikan bahwa arbitrase selesai sebelum bagian kecepatan tinggi dari transfer, sehingga bagian kecepatan tinggi tidak perlu memperhitungkan kemampuan itu.
* *Mode ultra-cepat* pada dasarnya adalah subset I2C hanya-tulis, yang tidak kompatibel dengan mode lain kecuali karena mudah untuk menambahkan dukungan untuk itu ke desain perangkat keras antarmuka I2C yang ada. Hanya satu pengontrol yang diizinkan, dan secara aktif menggerakkan jalur data setiap saat untuk mencapai laju transfer . Peregangan jam, arbitrase, transfer baca, dan pengakuan semuanya dihilangkan. Ini terutama ditujukan untuk layar LED animasi di mana kesalahan transmisi hanya akan menyebabkan glitch visual singkat yang tidak penting. Kemiripan dengan mode bus I2C lainnya terbatas pada:
** kondisi mulai dan berhenti digunakan untuk membatasi transfer,
** pengalamatan I2C memungkinkan banyak perangkat target untuk berbagi bus tanpa sinyal pilih target gaya bus SPI, dan
** pulsa jam kesembilan dikirim per byte yang ditransmisikan menandai posisi bit pengakuan yang tidak digunakan.

Beberapa vendor menyediakan *Mode Turbo* yang disebut non-standar dengan kecepatan hingga .

Dalam semua mode, frekuensi jam dikendalikan oleh pengontrol, dan bus yang lebih panjang dari normal dapat dioperasikan pada kecepatan yang lebih lambat dari nominal dengan underclocking.

### Interkoneksi sirkuit

I2C populer untuk menghubungkan sirkuit periferal ke sistem prototipe, seperti Arduino dan Raspberry Pi. I2C tidak menggunakan konektor standar, tetapi, perancang papan telah membuat berbagai skema pengkabelan untuk interkoneksi I2C. Untuk meminimalkan kemungkinan kerusakan akibat mencolokkan header 0,1 inci ke belakang, beberapa pengembang telah menyarankan untuk menggunakan koneksi sinyal dan daya bergantian dari skema pengkabelan berikut: (GND, SCL, VCC, SDA) atau (VCC, SDA, GND, SCL).

Sebagian besar aplikasi menggunakan I2C seperti yang dirancang awalnya—IC periferal yang langsung disambungkan ke prosesor pada papan sirkuit tercetak yang sama, dan oleh karena itu melalui jarak yang relatif pendek kurang dari , tanpa konektor. Namun menggunakan driver diferensial, versi I2C alternatif dapat berkomunikasi hingga 20 meter (mungkin lebih dari 100 meter) melalui CAT5 atau kabel lainnya.

Beberapa konektor standar membawa sinyal I2C. Misalnya, UEXT, iPack 10-pin, dan konektor 6P6C Lego Mindstorms NXT membawa I2C. Setiap HDMI dan sebagian besar konektor DVI dan VGA membawa data DDC2 melalui I2C. Selain itu, konektor 8P8C dan kabel CAT5 yang biasanya digunakan untuk lapisan fisik Ethernet terkadang dapat digunakan untuk membawa sinyal I2C berkode diferensial atau sinyal I2C ujung-tunggal yang ditingkatkan.

### Penyanggaan dan pemultipleksan
Ketika ada banyak perangkat I2C dalam suatu sistem, mungkin ada kebutuhan untuk menyertakan penyangga bus atau pemultiplekser untuk membagi segmen bus yang besar menjadi yang lebih kecil. Hal ini mungkin diperlukan untuk menjaga kapasitansi segmen bus di bawah nilai yang diizinkan atau untuk memungkinkan banyak perangkat dengan alamat yang sama dipisahkan oleh pemultiplekser. Banyak jenis pemultiplekser dan penyangga ada dan semua harus memperhitungkan fakta bahwa jalur I2C ditentukan untuk menjadi dua arah. Pemultiplekser dapat diimplementasikan dengan sakelar analog, yang dapat mengikat satu segmen ke segmen lainnya. Sakelar analog mempertahankan sifat dua arah jalur tetapi tidak mengisolasi kapasitansi satu segmen dari yang lain atau menyediakan kemampuan penyanggaan.

Penyangga dapat digunakan untuk mengisolasi kapasitansi pada satu segmen dari yang lain dan/atau memungkinkan I2C dikirim melalui kabel atau jejak yang lebih panjang. Penyangga untuk jalur dua arah seperti I2C harus menggunakan salah satu dari beberapa skema untuk mencegah penguncian (latch-up). I2C adalah penguras terbuka, sehingga penyangga harus menggerakkan rendah di satu sisi ketika mereka melihat rendah di sisi lain. Salah satu metode untuk mencegah penguncian adalah dengan penyangga yang memiliki tingkat input dan output yang dipilih dengan cermat sedemikian rupa sehingga tingkat output drivernya lebih tinggi dari ambang inputnya, mencegahnya memicu dirinya sendiri. Misalnya, penyangga mungkin memiliki ambang input 0,4 V untuk mendeteksi rendah, tetapi tingkat rendah output 0,5 V. Metode ini mengharuskan semua perangkat lain di bus memiliki ambang batas yang kompatibel dan seringkali berarti bahwa beberapa penyangga yang mengimplementasikan skema ini tidak dapat ditempatkan secara seri satu sama lain.

Secara bergantian, jenis penyangga lain ada yang mengimplementasikan penguat arus atau melacak status (yaitu, sisi mana yang menggerakkan bus rendah) untuk mencegah penguncian. Metode status biasanya berarti bahwa pulsa yang tidak disengaja dibuat selama serah terima ketika satu sisi menggerakkan bus rendah, kemudian sisi lain menggerakkannya rendah, kemudian sisi pertama melepaskan (ini umum selama pengakuan I2C).

### Berbagi SCL di antara banyak bus
Ketika memiliki satu pengontrol, dimungkinkan untuk memiliki beberapa bus I2C berbagi jalur SCL yang sama. Paket pada setiap bus dikirim satu demi satu atau pada saat yang sama. Ini dimungkinkan, karena komunikasi pada setiap bus dapat dibagi lagi dalam periode pendek bergantian dengan SCL tinggi diikuti oleh periode pendek dengan SCL rendah. Dan jam dapat diregangkan, jika satu bus membutuhkan lebih banyak waktu dalam satu keadaan.

Keuntungannya adalah menggunakan perangkat target dengan alamat yang sama pada saat yang sama dan menghemat koneksi atau throughput yang lebih cepat dengan menggunakan beberapa jalur data pada saat yang sama.

### Tabel status jalur
Tabel-tabel ini menunjukkan berbagai status atom dan operasi bit yang mungkin terjadi selama pesan I2C.

### Struktur pengalamatan

#### Pengalamatan 7-bit

#### Pengalamatan 10-bit

### Alamat yang dicadangkan dalam ruang alamat 7-bit
Dua kelompok masing-masing 8 alamat dicadangkan untuk fungsi-fungsi khusus:
* Dari: `0000 000` hingga `0000 111`
* Dari: `1111 000` hingga `1111 111`

Selain itu, 112 alamat yang tersisa ditetapkan untuk kelas perangkat tertentu, dan beberapa di antaranya dicadangkan lebih lanjut oleh standar terkait atau penggunaan umum.

SMBus mencadangkan beberapa alamat tambahan. Secara khusus, `0001 000` dicadangkan untuk host SMBus, yang dapat digunakan oleh perangkat berkemampuan pengontrol, `0001 100` adalah "alamat respons peringatan SMBus" yang dipolling oleh host setelah interupsi di luar pita, dan `1100 001` adalah alamat default yang awalnya digunakan oleh perangkat yang mampu melakukan penetapan alamat dinamis.=== Alamat yang tidak dicadangkan dalam ruang alamat 7-bit ===

Meskipun MSB `1111` dicadangkan untuk ID Perangkat dan pengalamatan target (slave) 10-bit, ia juga digunakan oleh perangkat tergantung tampilan VESA DDC seperti perangkat penunjuk.

### Format transaksi
Sebuah *transaksi* I2C terdiri dari satu atau lebih *pesan*. Setiap pesan dimulai dengan simbol mulai, dan transaksi berakhir dengan simbol berhenti. Simbol mulai setelah yang pertama, yang memulai pesan tetapi bukan transaksi, disebut sebagai simbol *mulai berulang*.

Setiap pesan adalah bacaan atau penulisan. Transaksi yang terdiri dari satu pesan disebut transaksi baca atau tulis. Transaksi yang terdiri dari beberapa pesan disebut transaksi gabungan. Bentuk yang paling umum dari yang terakhir adalah pesan tulis yang menyediakan informasi alamat intra-perangkat, diikuti oleh pesan baca.

Banyak perangkat I2C tidak membedakan antara transaksi gabungan dan pesan yang sama yang dikirim sebagai transaksi terpisah, tetapi tidak semua. Protokol ID perangkat memerlukan satu transaksi; target dilarang merespons jika mereka mengamati simbol berhenti. Mode konfigurasi, kalibrasi, atau uji mandiri yang menyebabkan target merespons secara tidak biasa juga seringkali secara otomatis diakhiri pada akhir transaksi.

### Diagram waktu

# Transfer data dimulai dengan kondisi *mulai* (S) yang disinyalir oleh SDA ditarik rendah sementara SCL tetap tinggi.
# SCL ditarik rendah, dan SDA mengatur level bit data pertama sambil menjaga SCL rendah (selama waktu bilah biru).
# Data diambil contohnya (diterima) ketika SCL naik untuk bit pertama (B1). Agar bit valid, SDA tidak boleh berubah antara tepi naik SCL dan tepi jatuh berikutnya (seluruh waktu bilah hijau).
# Proses ini berulang, SDA bertransisi saat SCL rendah, dan data dibaca saat SCL tinggi (B2 hingga Bn).
# Bit terakhir diikuti oleh pulsa jam, di mana SDA ditarik rendah sebagai persiapan untuk bit *berhenti*.
# Kondisi *berhenti* (P) disinyalir ketika SCL naik, diikuti oleh SDA naik.

Untuk menghindari deteksi penanda palsu, ada penundaan minimum antara tepi jatuh SCL dan perubahan SDA, dan antara perubahan SDA dan tepi naik SCL. Waktu penundaan minimum tergantung pada laju transfer data yang digunakan. Perhatikan bahwa pesan I2C yang berisi  bit data (termasuk pengakuan) berisi  pulsa jam.

### Desain Perangkat Lunak
I2C cocok untuk desain perangkat lunak "driver bus". Perangkat lunak untuk perangkat yang terpasang ditulis untuk memanggil "driver bus" yang menangani perangkat keras I2C tingkat rendah yang sebenarnya. Ini memungkinkan kode driver untuk perangkat yang terpasang untuk porting dengan mudah ke perangkat keras lain, termasuk desain bit-banging.

## Dukungan sistem operasi
* Di AmigaOS seseorang dapat menggunakan komponen i2c.resource untuk AmigaOS 4.x dan MorphOS 3.x atau pustaka bersama *i2c.library* oleh Wilhelm Noeker untuk sistem yang lebih lama.
* Pengembang Arduino dapat menggunakan pustaka "Wire".
* Pengembang CircuitPython dan MicroPython dapat menggunakan kelas busio.I2C atau machine.I2C masing-masing.
* Maximite mendukung komunikasi I2C secara asli sebagai bagian dari MMBasic-nya.
* PICAXE menggunakan perintah i2c dan hi2c.
* eCos mendukung I2C untuk beberapa arsitektur perangkat keras.
* ChibiOS/RT mendukung I2C untuk beberapa arsitektur perangkat keras.
* FreeBSD, NetBSD dan OpenBSD juga menyediakan kerangka kerja I2C, dengan dukungan untuk sejumlah pengontrol dan sensor umum.
** Sejak OpenBSD 3.9 (dirilis ), subsistem  pusat menyelidiki semua chip sensor yang mungkin sekaligus selama boot, menggunakan skema pembobotan ad hoc dan fungsi caching lokal untuk membaca nilai register dari target I2C; ini memungkinkan untuk menyelidiki sensor pada perangkat keras i386/amd64 siap pakai komersial tujuan umum selama boot tanpa konfigurasi apa pun oleh pengguna atau penundaan penyelidikan yang nyata; prosedur pencocokan driver individu kemudian hanya perlu mengandalkan "nama-ramah" berbasis string untuk pencocokan; sebagai hasilnya, sebagian besar driver sensor I2C secara otomatis diaktifkan secara default dalam arsitektur yang berlaku tanpa efek buruk pada stabilitas; sensor individu, baik I2C maupun lainnya, diekspor ke userland melalui kerangka kerja sysctl hw.sensors. , OpenBSD memiliki lebih dari dua lusin driver perangkat pada I2C yang mengekspor semacam sensor melalui kerangka kerja hw.sensors, dan mayoritas driver ini sepenuhnya diaktifkan secara default dalam kernel i386/amd64 `GENERIC` OpenBSD.
** Di NetBSD, lebih dari dua lusinperangkat target I2C ada yang menampilkan sensor pemantauan perangkat keras, yang dapat diakses melalui kerangka kerja sysmon envsys sebagai daftar properti. Pada perangkat keras tujuan umum, setiap driver harus melakukan penyelidikannya sendiri, oleh karena itu semua driver untuk target I2C dinonaktifkan secara default di NetBSD dalam build i386/amd64 `GENERIC`.
* Di Linux, I2C ditangani dengan driver perangkat untuk perangkat tertentu, dan driver lain untuk adaptor I2C (atau SMBus) tempat ia terhubung. Ratusan driver tersebut adalah bagian dari rilis kernel Linux saat ini.
* Di Mac OS X, ada sekitar dua lusin ekstensi kernel I2C yang berkomunikasi dengan sensor untuk membaca tegangan, arus, suhu, gerakan, dan status fisik lainnya.
* Di Microsoft Windows, I2C diimplementasikan oleh driver perangkat masing-masing dari sebagian besar perangkat keras yang tersedia di industri. Untuk perangkat HID tertanam/SoC HID, Windows 8 dan yang lebih baru memiliki driver bus I²C terintegrasi.
* Di Windows CE, I2C diimplementasikan oleh driver perangkat masing-masing dari sebagian besar perangkat keras yang tersedia di industri.
* Unison OS, RTOS POSIX untuk IoT, mendukung I2C untuk beberapa arsitektur perangkat keras MCU dan MPU.
* Di RISC OS, I2C disediakan dengan antarmuka I2C generik dari pengontrol IO dan didukung dari sistem modul OS
* Di Sinclair QDOS dan Minerva QL sistem operasi I2C didukung oleh serangkaian ekstensi yang disediakan oleh TF Services.
* Di Zephyr OS, I2C didukung melalui API driver perangkat i2c. API ini menyediakan antarmuka generik untuk berkomunikasi dengan perangkat I2C, memungkinkan berbagai macam perangkat I2C untuk didukung.

## Alat pengembangan
Saat mengembangkan atau memecahkan masalah sistem menggunakan I2C, visibilitas pada tingkat sinyal perangkat keras dapat menjadi penting.

### Adaptor host
Ada sejumlah solusi perangkat keras adaptor host I2C untuk membuat koneksi pengontrol atau target I2C ke komputer host, menjalankan Linux, Mac atau Windows. Sebagian besar opsi adalah adaptor USB-ke-I2C. Tidak semuanya memerlukan driver atau API berpemilik.

### Penganalisis protokol
Penganalisis protokol I2C adalah alat yang mengambil contoh bus I2C dan mendekode sinyal listrik untuk memberikan tampilan tingkat yang lebih tinggi dari data yang ditransmisikan pada bus.

### Penganalisis logika
Saat mengembangkan dan/atau memecahkan masalah bus I2C, pemeriksaan sinyal perangkat keras bisa sangat penting. Penganalisis logika adalah alat yang mengumpulkan, menganalisis, mendekode, dan menyimpan sinyal, sehingga orang dapat melihat bentuk gelombang kecepatan tinggi sesuai keinginan mereka. Penganalisis logika menampilkan stempel waktu dari setiap perubahan level sinyal, yang dapat membantu menemukan masalah protokol. Sebagian besar penganalisis logika memiliki kemampuan untuk mendekode sinyal bus menjadi data protokol tingkat tinggi dan menampilkan data ASCII.

## Sistem kabel populer
Pada berbagai modul siap pakai, ada beberapa konektor dan pinout utama:
* *Qwiic*: diperkenalkan oleh Sparkfun pada tahun 2017, menggunakan konektor JST SH 1.0mm 4-pin
** pinout: GND, Vcc (3.3V), SDA, SCL
* *STEMMA QT*: diperkenalkan oleh Adafruit pada tahun 2018, tidak selalu kompatibel dengan Qwiic, karena memungkinkan rentang tegangan yang lebih luas (3V–5V); ukuran papan perangkat distandarisasi
** pinout: GND, Vcc (3V–5V), SDA, SCL
* *STEMMA*: oleh Adafruit, menggunakan konektor JST PH 2.0mm 4-pin (konektor 3-pin dimaksudkan untuk penggunaan analog/PWM)
** pinout: GND, Vcc (3V–5V), SDA, SCL
* *Grove*: oleh Seeed Studio, menggunakan konektor berpemilik 2.0mm 4-pin, dikenal sebagai seri A2005, atau 1125S-4P 
** pinout: GND, Vcc (3.3/5V), SDA, SCL
* *Gravity*: oleh DFRobot menggunakan konektor JST PH 2.0mm 4-pin, konektor yang sama dengan STEMMA tetapi dengan penggunaan pin yang berbeda
** pinout: SDA, SCL, GND, Vcc (3.3/5V)
* *nodeLynk Interface*: menggunakan konektor Molex SL 70553 series 2.54mm 4-pin
** pinout: SCL, SDA, Vcc (5V), GND
* *Breakout Garden*: oleh Pimoroni menggunakan konektor tepi 2.54mm 5-pin pada papan sirkuit setebal 1.6mm; pinout kompatibel dengan header Raspberry Pi
** pinout: Vcc (2V hingga 6V), SDA, SCL, tidak digunakan/interupsi, GND
* *[[UEXT]]*: oleh Olimex adalah konektor header berpenutup 5x2 2.54mm, mengimplementasikan bersama I2C, SPI, dan UART
* *[[Pmod Interface]]*: oleh Digilent, konektor header satu baris 2.54mm 6-pin, digunakan untuk I2C, SPI, atau UART; seringkali pada papan FPGA
** pinout ("tipe 6", varian I2C): tidak digunakan/GPIO/interupsi dari slave ke master, tidak digunakan/GPIO/reset, SCL, SDA, GND, Vcc (3.3V)

## Keterbatasan
Penetapan alamat target adalah kelemahan I2C. Tujuh bit terlalu sedikit untuk mencegah tabrakan alamat di antara ribuan perangkat yang tersedia. Apa yang mengurangi masalah tabrakan alamat antara vendor yang berbeda dan juga memungkinkan untuk terhubung ke beberapa perangkat identik adalah bahwa produsen mendedikasikan pin yang dapat digunakan untuk mengatur alamat target ke salah satu dari beberapa opsi alamat per perangkat. Dua atau tiga pin adalah tipikal, dan dengan banyak perangkat, ada tiga atau lebih opsi pengkabelan per pin alamat.

Alamat I2C 10-bit belum banyak digunakan, dan banyak sistem operasi host tidak mendukungnya. Skema "ARP" SMBus yang kompleks untuk menetapkan alamat secara dinamis juga belum digunakan (selain untuk kartu PCI dengan kehadiran SMBus, yang diwajibkan).

Konfigurasi bus otomatis adalah masalah terkait. Alamat tertentu dapat digunakan oleh sejumlah perangkat yang tidak kompatibel dengan protokol yang berbeda dalam berbagai sistem, dan hampir tidak ada jenis perangkat yang dapat dideteksi saat runtime. Misalnya, `0x51` dapat digunakan oleh EEPROM 24LC02 atau 24C32 EEPROM, dengan pengalamatan yang tidak kompatibel; atau oleh RTC PCF8563, yang tidak dapat dibedakan secara andal dari keduanya (tanpa mengubah status perangkat, yang mungkin tidak diizinkan). Satu-satunya mekanisme konfigurasi andal yang tersedia untuk host melibatkan mekanisme di luar pita seperti tabel yang disediakan oleh firmware sistem, yang mencantumkan perangkat yang tersedia. Sekali lagi, masalah ini sebagian dapat diatasi oleh ARP dalam sistem SMBus, terutama ketika pengidentifikasi vendor dan produk digunakan; tetapi itu belum benar-benar populer. Versi Revisi 3 dari spesifikasi I2C menambahkan mekanisme ID perangkat.

I2C mendukung rentang kecepatan yang terbatas. Host yang mendukung kecepatan multi-megabit jarang. Dukungan untuk kecepatan Fm+  lebih luas, karena elektroniknya adalah varian sederhana dari apa yang digunakan pada kecepatan yang lebih rendah. Banyak perangkat tidak mendukung kecepatan  (sebagian karena SMBus belum mendukungnya). Node I2C yang diimplementasikan dalam perangkat lunak (alih-alih perangkat keras khusus) bahkan mungkin tidak mendukung kecepatan ; sehingga seluruh rentang yang ditentukan dalam spesifikasi jarang dapat digunakan. Semua perangkat harus setidaknya sebagian mendukung kecepatan tertinggi yang digunakan atau mereka dapat secara keliru mendeteksi alamat perangkat mereka.

Perangkat diizinkan untuk meregangkan siklus jam agar sesuai dengan kebutuhan khusus mereka, yang dapat mengurangi bandwidth yang dibutuhkan oleh perangkat yang lebih cepat dan meningkatkan latensi saat berbicara dengan alamat perangkat lain. Kapasitansi bus juga membatasi kecepatan transfer, terutama ketika sumber arus tidak digunakan untuk mengurangi waktu naik sinyal.

Karena I2C adalah bus bersama, ada potensi bagi perangkat mana pun untuk mengalami kegagalan dan menggantung seluruh bus. Misalnya, jika ada perangkat yang menahan jalur SDA atau SCL rendah, itu mencegah pengontrol mengirim perintah START atau STOP untuk mengatur ulang bus. Jadi umum bagi desain untuk menyertakan sinyal reset yang menyediakan metode eksternal untuk mereset perangkat bus. Namun banyak perangkat tidak memiliki pin reset khusus, memaksa perancang untuk memasang sirkuit untuk memungkinkan perangkat dihidupkan-ulang (power-cycled) jika perlu direset.

Karena keterbatasan ini (manajemen alamat, konfigurasi bus, potensi kegagalan, kecepatan), hanya sedikit segmen bus I2C yang memiliki bahkan selusin perangkat. Sebaliknya, umum bagi sistem untuk memiliki beberapa segmen yang lebih kecil. Salah satunya mungkin didedikasikan untuk digunakan dengan perangkat kecepatan tinggi, untuk manajemen daya latensi rendah. Yang lain mungkin digunakan untuk mengontrol beberapa perangkat di mana latensi dan throughput bukanlah masalah penting; segmen lain mungkin hanya digunakan untuk membaca chip EEPROM yang menjelaskan kartu tambahan (seperti standar SPD yang digunakan dengan stik DRAM).

Pada sistem berdaya sangat rendah, resistor pull-up dapat menggunakan lebih banyak daya daripada seluruh sisa desain digabungkan. Pada ini, resistor sering ditenagai oleh sumber tegangan yang dapat dialihkan, seperti DIO dari mikrokontroler. Pull-up juga membatasi kecepatan bus dan memiliki biaya tambahan kecil. Oleh karena itu, beberapa perancang beralih ke bus serial lain yang tidak memerlukan pull-up, seperti I3C atau SPI.

## Teknologi turunan
I2C adalah dasar untuk ACCESS.bus, antarmuka Display Data Channel (DDC) VESA, System Management Bus (SMBus), Power Management Bus (PMBus) dan Intelligent Platform Management Bus (IPMB, salah satu protokol IPMI). Varian-varian ini memiliki perbedaan dalam rentang tegangan dan frekuensi jam, dan mungkin memiliki jalur permintaan interupsi.

Sistem ketersediaan tinggi (AdvancedTCA, MicroTCA) menggunakan I2C redundan 2 arah untuk manajemen rak. Kemampuan I2C multi-pengontrol adalah persyaratan dalam sistem ini.

TWI (Two-Wire Interface) atau TWSI (Two-Wire Serial Interface) pada dasarnya adalah bus yang sama yang diimplementasikan pada berbagai prosesor system-on-chip dari Atmel dan vendor lainnya. Vendor menggunakan nama TWI, meskipun I2C bukanlah merek dagang terdaftar per 2014-11-07. Perlindungan merek dagang hanya ada untuk logo masing-masing (lihat sudut kanan atas), dan paten pada I2C sekarang telah kedaluwarsa. Menurut Microchip Technology, TWI dan I2C memiliki beberapa perbedaan. Salah satunya adalah bahwa TWI tidak mendukung byte START.

Dalam beberapa kasus, penggunaan istilah "antarmuka dua-kabel" menunjukkan implementasi spesifikasi I2C yang tidak lengkap. Tidak mendukung arbitrase atau peregangan jam adalah satu batasan umum, yang masih berguna untuk satu pengontrol yang berkomunikasi dengan target sederhana yang tidak pernah meregangkan jam.

Standar antarmuka sensor MIPI I3C (I3C) adalah pengembangan dari I2C, yang sedang dikembangkan pada tahun 2017.
## Revisi

## Lihat juga

* Daftar bus jaringan
* ACCESS.bus
* I3C
* Power Management Bus
* System Management Bus
* Konektor UEXT
* VESA Display Data Channel

## Referensi

## Bacaan lebih lanjut
*  (248 halaman)
*  (314 halaman)

## Pranala luar

* Spesifikasi Resmi I<sup>2</sup>C Revisi 6 (gratis) - NXP
* Pengantar & Primer I<sup>2</sup>C Rinci
* Perhitungan Resistor Pullup I<sup>2</sup>C - TI
* Efek Mengubah Resistor Pullup I<sup>2</sup>C (Pengambilan Cakupan I<sup>2</sup>C 5V dengan 9 Resistansi Pullup yang Berbeda)