آرایه ناهمزمان پردازنده‌های ساده

معماری **آرایهٔ ناهمگامِ پردازنده‌های ساده** (Asynchronous Array of Simple Processors – **AsAP**) شامل یک آرایهٔ دوبعدی از پردازنده‌های قابل‌برنامه‌ریزی با پیچیدگی کاهش‌یافته است که هرکدام دارای‌ حافظه دفتر یادداشت کوچک بوده و از طریق یک شبکه توری قابل‌بازپیکربندی به یکدیگر متصل شده‌اند. معماری AsAP توسط پژوهشگران آزمایشگاه محاسبات VLSI ‏(VLSI Computation Laboratory – **VCL**) در دانشگاه کالیفرنیا، دیویس توسعه داده شد و با وجود استفاده از سطح مدار نسبتاً کوچک، به کارایی بالا و بهره‌وری انرژی قابل‌توجهی دست می‌یابد. این معماری در سال ۲۰۰۶ ساخته شد.

برای پیاده‌سازی در فناوری‌های ساخت آینده بسیار مناسب هستند و به شیوهٔ **[[ناهمگام سراسری ـ همگام محلی]]** پردازنده‌های AsAP(Globally Asynchronous, Locally Synchronous – **GALS**) کلاک می‌شوند. نوسان‌سازهای مجزا در صورت نبود کار برای انجام، طی ۹ سیکل به‌طور کامل متوقف می‌شوند (تنها جریان نشتی باقی می‌ماند) و پس از در دسترس قرار گرفتن کار، در کمتر از یک سیکل با سرعت کامل مجدداً راه‌اندازی می‌شوند. این تراشه به هیچ‌گونه نوسان‌ساز کریستالی، حلقهٔ قفل فاز (PLL)، حلقهٔ قفل تأخیر (DLL)،سیگنال ساعت سراسری یا هر نوع سیگنال سراسری مرتبط با فرکانس یا فاز نیاز ندارد.

این معماری چندپردازنده‌ای از **موازی‌سازی در سطح وظیفه** در بسیاری از کاربردهای پیچیدهٔ پردازندهٔ سیگنال دیجیتال (DSP) بهره می‌برد و همچنین بسیاری از وظایف بزرگ را با استفاده از **[[موازی‌سازی دانه‌ریز]]** محاسبه می‌کند.

## ویژگی‌های کلیدی

معماری AsAP از چندین ویژگی کلیدی نوآورانه بهره می‌برد که چهار مورد از آن‌ها عبارت‌اند از:

** معماری **چندپردازنده‌ای روی تراشه** (Chip Multi-Processor – **CMP**) که با هدف دستیابی به کارایی بالا و مصرف توان پایین برای بسیاری از کاربردهای پردازش سیگنال دیجیتال (DSP) طراحی شده است.
** استفاده از **حافظه‌های کوچک** و **معماری ساده** در هر پردازنده به‌منظور دستیابی به بهره‌وری انرژی بالا.
** به‌کارگیری شیوهٔ **کلاک‌دهی ناهمگام سراسری ـ همگام محلی** (Globally Asynchronous, Locally Synchronous – **GALS**) که طراحی سامانهٔ کلاک را ساده می‌کند، به‌طور قابل‌توجهی قابلیت مقیاس‌پذیری را افزایش می‌دهد و می‌تواند برای  بیشتر شدن کاهش اتلاف توان مورد استفاده قرار گیرد.
** انجام **ارتباط میان‌پردازنده‌ای** از طریق یک شبکهٔ همسایهٔ نزدیک به‌منظور پرهیز از سیم‌های سراسری بلند و افزایش مقیاس‌پذیری به آرایه‌های بزرگ و فناوری‌های ساخت پیشرفته. هر پردازنده می‌تواند داده را از هر دو همسایه دریافت کرده و داده را به هر ترکیبی از چهار همسایهٔ خود ارسال کند.

تراشه‌ای شامل ۳۶ پردازندهٔ قابل‌برنامه‌ریزی (۶×۶) در ماه مهٔ ۲۰۰۵ با استفاده از فناوری CMOS ‏۰٫۱۸ میکرومتر و بر پایهٔ فناوری سلول استاندارد سنتز‌شده به مرحلهٔ **تیپ‌اوت** رسید و به‌طور کامل عملیاتی است. پردازنده‌های روی این تراشه با نرخ کلاک بین ۵۲۰ تا ۵۴۰ مگاهرتز در ولتاژ ۱٫۸ ولت کار می‌کنند و هر پردازنده به‌طور میانگین در هنگام اجرای کاربردها در فرکانس ۴۷۵ مگاهرتز، ۳۲ میلی‌وات توان مصرف می‌کند.

بیشتر پردازنده‌ها با نرخ کلاک بیش از ۶۰۰ مگاهرتز در ولتاژ ۲٫۰ ولت کار می‌کنند که این موضوع معماری AsAP را در زمرهٔ بالاترین پردازنده‌های ساخته‌شده با نرخ کلاک شناخته‌شده (اعم از قابل‌برنامه‌ریزی یا غیرقابل‌برنامه‌ریزی) در یک محیط دانشگاهی قرار می‌دهد؛ بر اساس مقالات پژوهشی منتشرشده، این معماری دومین مورد با بالاترین نرخ کلاک شناخته‌شده است.

در ولتاژ ۰٫۹ ولت، توان میانگین هر پردازنده هنگام اجرای برنامه‌ها ۲٫۴ میلی‌وات در فرکانس ۱۱۶ مگاهرتز است. مساحت هر پردازنده برابر ۰٫۶۶ میلی‌متر مربع می‌باشد.

## تراشه AsAP 2: 167 پردازنده
چپ|بندانگشتی|191x191پیکسل
|عکس قالب تراشه AsAP 2 با پردازنده ۱۶۷ نسل دوم

نسل دوم طراحی با فناوری CMOS ‏۶۵ نانومتر شامل ۱۶۷ پردازنده است که پردازنده‌های اختصاصی **[[تبدیل فوریه سریع]] (FFT)**، **[[رمزگشای ویتربی]] (Viterbi)** و **[[تخمین حرکت ویدئو]]** را در بر می‌گیرد؛ همچنین دارای **حافظه‌های مشترک ۱۶ کیلوبایت** و **ارتباطات بین‌پردازنده‌ای با مسافت طولانی** می‌باشد. پردازنده‌های قابل‌برنامه‌ریزی قادرند به‌صورت فردی و پویا منبع تغذیه **و [[نرخ کلاک]]** خود را تغییر دهند. تراشه به‌طور کامل عملیاتی است. پردازنده‌ها تا فرکانس ۱٫۲ گیگاهرتز در ولتاژ ۱٫۳ ولت کار می‌کنند که معتقدند بالاترین نرخ کلاک پردازنده ساخته‌شده در هر دانشگاه است. در ولتاژ ۱٫۲ ولت، پردازنده‌ها با فرکانس ۱٫۰۷ گیگاهرتز و توان مصرفی ۴۷ میلی‌وات هنگام فعالیت ۱۰۰٪ عمل می‌کنند. در ولتاژ ۰٫۶۷۵ ولت، فرکانس آنها ۶۶ مگاهرتز و توان مصرفی ۶۰۸ میکرووات هنگام فعالیت ۱۰۰٪ است. این نقطهٔ عملکرد امکان انجام **یک تریلیون عملیات MAC یا [[واحد محاسبه و منطق]](ALU)** در ثانیه را با **مصرف توان تنها ۹٫۲ وات** فراهم می‌کند. به دلیل معماری چند دستور چند داده **[[سیستم چند ورودی چند خروجی چند کاربره|MIMD]]** و **توقف نوسان‌ساز کلاک با دانه‌ریز**, بهره‌وری انرژی به ازای هر عملیات تقریباً به‌طور ثابت در طول بارهای کاری متنوع باقی می‌ماند، حال آنکه بسیاری از معماری‌ها چنین ویژگی‌ای ندارند.

## کاربردها
کدنویسی بسیاری از وظایف پردازش سیگنال دیجیتال (DSP) و وظایف عمومی برای AsAP تکمیل شده است. وظایف نگاشت‌شده شامل موارد زیر می‌باشد: **فیلترها، [[کد کانولوشنال|کد های کانولوشنال]]، اینترلیورها، مرتب‌سازی، محاسبهٔ جذر، توابع [[CORDIC]] شامل sin/cos/arcsin/arccos، [[ضرب ماتریسی|ضرب ماتریس‌]]<nowiki/>ها، تولیدکننده‌های اعداد شبه‌تصادفی، [[تبدیل فوریه سریع]] (FFT) با طول‌های ۳۲ تا ۱۰۲۴، یک [[مزگشای کامل Viterbi|رمزگشای کامل Viterbi]] با k=7، رمزگذار [[JPEG]]، پردازندهٔ پایهٔ کاملاً منطبق برای فرستنده و گیرندهٔ شبکهٔ بی‌سیم IEEE 802.11a/g و یک بلوک کامل فشرده‌سازی CAVLC برای رمزگذار [[H.264/MPEG-4 AVC|H.264]]**. این بلوک‌ها به‌طور مستقیم به یکدیگر متصل می‌شوند و نیازی به اصلاحات اضافی ندارند. نتایج مربوط به توان، توان عملیاتی و مساحت معمولاً چندین برابر بهتر از پردازنده‌های قابل‌برنامه‌ریزی DSP موجود است.

ین معماری امکان **تفکیک کامل بین برنامه‌نویسی و زمان‌بندی میان‌پردازنده‌ای** را فراهم می‌کند که به‌طور کامل توسط سخت‌افزار مدیریت می‌شود. یک **کامپایلر C تازه تکمیل‌شده** و **ابزار نگاشت خودکار** برنامه‌نویسی را بیش از پیش ساده می‌کنند.

## جستارهای وابسته

* پردازنده چند هسته‌ای
* پردازنده چند هسته‌ای
* میمید
* محاسبات موازی
* معماری فضایی
* ترانسپیوتر

## منابع


* 

*  
* 
* 
*  

## پیوند به بیرون

* آزمایشگاه محاسبات VLSI، دانشگاه کالیفرنیا، دیویس
* پروژه آرایه ناهمزمان از پردازنده‌های ساده (AsAP)
* مقاله EETimes در توصیف AsAP
رده:رایانش موازی
رده:پردازشگر سیگنال دیجیتال