مدار تقریباً بی‌حساسیت به تأخیر

مدار‌ تقریبا بی حساسیت به تأخیر (انگلیسی: Quasi-delay-insensitive circuit ) یک روش طراحی مدار های ناهمزمان است که در طراحی مدارهای منطقی دیجیتال به کارگرفته می شود. این نوع مدارها در پاسخ به چالش های عملکردی ناشی از ساخت معماری های چند هسته ای با فناوری زیر-میکرون با استفاده از طراحی های سینکرون متعارف توسعه یافته اند و ویژگی های مانند مصرف توان پایین تر، پایپ لاین بندی با دانه بندی بسیار ریز، مقاومت بالا در برابر تغییرات فرآیند، ولتاژ و دما عملکرد رویداد مجور و زمان تکمیل وابسته به داده ها را داده می باشند.

## بررسی کلی

### مزایا و معایب

#### مزایا
مدارهای تقریبا بی حساسیت به تاخیر در برابر تغییرات فرآیند، نوسانات دما، بازطراحی مدار و بازنقشه برداری FPGA مقاوم هستند. ترتیب طبیعی رویداد ها امکان پیاده‌سازی مدارهای کنترلی پیچیده را فراهم می کند. همچنین، خاموش سازی خودکار ساعت و زمان چرخه وابسته به محاسبه می تواندمصرف توان دینامیک را کاهش داده و توان عملیاتی را افزایش دهد، زیرا بهینه سازی برای مشخصه های کاری میانگین به جای بدترین حالت انجام می شود.

#### معایب
استفاده از کدگذاری های بی حساسیت به تاخیر معمولا نیازمند دو برابر سیم ها برای انتقال همان داده است و پروتکل ها و کدگذاری های ارتباطی معمولا به دو برابر دستگاه ها برای ارائه همان عملکرد نیاز دارند.

## تراشته ها
مدار QDI برای ساخت تعداد زیادی تراشه تحقیقاتی استفاده شده اند، که نمونه ای از آنها به شرح زیر است :

* ریزپردازنده غیرهمزمان کال تک و نسخه کلون MIPS R3000
* پردازنده های TITAC و TITAC-2 دانشگاه توکیو

## نظریه
ساده ترین مدار QDI ( مدار مستقل از تاخیر) یک نوسان ساز حلقوی است که با استفاده از یک چرخه از گیت های معکوس کننده پیاده سازی می شود. هرگیت دو رویداد را در 

گره خروجی خود به حرکت در می‌آورد. یا شبکه کشیدن به بالا ویتاژ گره را از زمین (GND) به Vdd می برد. یا شبکه کشیدن به پایین آن را از Vdd به زمین می برد. این کار درمجموع شش رویداد برای نوسان ساز حلقوی ایجاد می کند.

چنین چرخه را می توان با استفاده از یک گیت چند ورودی به هم متصل کرد. یک گیت که منتظر می ماند تا ورودی هایش مطابقت کنند و سپس مقدار را به خروجی کپی می کند، می تواند برای همگام سازی سه یا تعداد بیشتری از این چرخه ها، یک خط لوله ایجاد می کند که به چرخه ها اجازه می دهد پشت سر هم فعال شوند.

اگر چرخه ها به طور متقابل مانعه الجمع باشند ( Mutually Exclusive ) می توان آن هارا با استفاده از منطق ترکیبی (AND , OR) به هم وصل کرد. این به چرخه فعال اجازه می دهد بدون در نظر گرفتن چرخه های غیرفعال ادامه یابد و عموما برای پیاده سازی رمز گذاری های مستقل از تاخیر استفاده می شود.

برای سیستم های بزرگ تر، مدیریت این روش بسیار پیچیده می شود. بنابراین، آن ها به فرایند ها تقسیم بندی می شوند. هرفرایند تعامل بین مجموعه ای از چرخه ها را که در قالب کانال ها گروه بندی شده اند, توصیف می کند ومرز فرایند، این چرخه هارا به درگاه های کانال تقسیم می کند. هردرگاه دارای مجموعه ای از گره های درخواست را به حرکت در می آورد، فرستنده و فرایندی که تاییدیه را به حرکت در می آورد، گیرنده نام دارد.

اکنون فرستنده وگیرنده با استفاده از پروتکل های خاصی با یکدیگر ارتباط برقرار می کنند و فعال سازی ترتیبی اقدامات ارتباطی از یک فرایند بعدی، به عنوان عبور یک نشانه ( Token ) درطول خط لوله مدل می شود.

### فرض انشعاب هم زمان
یک انشعاب همزمان به شاخه ای در سیم گفته می شود که در آن یکی از شاخه های انتقالی که سیم را تحریک کرده است تایید نمی کند. نمونه خوبی از چنین انشعابی را می توان در پیاده سازی استاندارد پیش شارژ نیم بافر ( pre-change half buffer ) مشاهده کرد.

دونوع انشعاب هم زمان وجود دارد:

* انشعاب هم زمان نامتقارن : فرض می کند که انتقال در شاخه ی بدون تایید پیش از آن یا هم زمان با زمانی رخ می دهد که انتقال در شاخه ی  تایید کننده مشاهده شده باشد.
* انشعاب هم زمان متقارن: تضمین می کند که هر دوشاخه انتقال را به طور هم زمان مشاهده کنند.

درمدار های تقریبا کاملا بدون تاخیر ( QDI )، هر انتقالی که یک شاخه ی سیم را تحریک می کند باید حداقل توسط یکی از شاخه ها تایید شود. این مفهوم نخستین بار توسط A.J.Martin معرفی شد تا میان مدار های غیرهمزمانی که الزامات QDI را رعایت می کنند و آن هایی که رعایت نمی کنند تمایز ایجاد کند. مارتین همچنین نشان داد که طراحی سیستم های کاربری بدون استقاده از حداقل تعداد  انشعاب هم زمان، با فرضیات معقول درباره ی عناصر مدار موجود ، غیرممکن است.

انشعاب هم زمان مدت ها به عنوان ضعیف ترین سازش ممکن در فاصله گرفتن از سیستم های کاملا بدون تاخیر در نظر گرفته می شدند.

در واقع هرگیت CMOSS دارای یک یا چند انشعاب هم زمان داخلی میان شبکه ی کشش بالا و شبکه کشش به پایین است. شبکه کشش به پایین تنها انتقال های صعودی ورودی هارا تایید می کند. درحالی که شبکه کشش به بالا تنها انتقال های نزولی را تایید می کند.

### فرض مسیر خصمانه
فرض مسیر خصمانه نیز به انشعاب های سیم مربوط می شود. اما در نهایت نسبت به فرض انشعاب هم زمان ضعیف تر است. در نقطه ای مدار، پس از انشعاب سیم،دومسیر دوباره باید در یک نقطه به هم برسند. مسیر خصمانه مسیری است که انتقال رخ داده روی انشعاب سیم را تایید نمی کند.

این فرض بیان می کند که انتقالی که در مسیر تایید کننده جریان دارد، باید دیرتر به نقطه ی ادغام برسد نسبت به زمانی که اگر انتقال در مسیر خصمانه منتشر می شود، می رسید. این موضوع عملا فرض انشعاب هم زمان را از محدوده ی خود سیم منشعب شده فراتر برده و به مسیر های متصل شونده از گیت ها گسترش می دهد.

### فرض زمان بندی نیم چرخه
این فرض بریا دستیابی به کارایی بالاتر، الزامات QDI را اندکی بیشتر سهل گیرانه می کند. عنصر از نظر موثر شامل سه بخش است: منطق،درایور و بازخورد، و یک عنصر غیرمعکوس کننده محسوب می شود.هنگامی که مقدار زیادی منطق مورد نیاز باشد،این ساختار می تواند پرهزینه و پیچیده شود.

طبق قضیه تایید، درایو باید منطق را تایید کند.

فرض به طراحی اجازه می دهد خروجی منطق را مستقیما استفاده کند، درایور را دور بزند، و در نتیجه چرخه های کوتاه تر و فرکانس پردازشی بالاتر را ممکن می سازد.

### گیت های مرکب اتمی
بخش زیادی از ادبیات مربوط به سنتز خودکار از گیت های مرکب اتمی استفاده می کند. در این روش فرض می شود که درختی از گیت ها باید کاملا گذار خود را انجام دهد پیش از آنکه ورودی های موجود در برگ های درخت دوباره اجازه ی تغییر داشته باشند.

این فرض به ابزار های سنتز خودکار اجازه می دهد تا از مسئله جابه جایی حباب ها عبور کنند، اما قابلیت اطمینان این گیت ها معمولا دشوار است که به طور قطعی تضمین شود.

### زمان بندی نسبی
زمان بندی نسبی یک چارچوب برای اعمال فرض های زمان بندی دلخواه در مدار های QDI است . دراین رویکرد، یک فرض زمان بندی به صورت یک کمان سببی مجازی نمایش داده می شود تا یک چرخه ی ناقص را در گراف رخداد ها کامل کند.

این کار به طراحان اجازه می دهد که فرض های زمان بندی را به عنوان ابزاری سیستماتیک برای پیاده سازی مدار هایی با توان عملیاتی بالاتر و بهره  وری انرژی بهتر به کارگیرند- درحالی که به طور کنترل شده، مقداری از پایداری سیستم را قربانی می کنند.

## منابع

* https://en.wikipedia.org/wiki/Quasi-delay-insensitive_circuit
رده:مدارهای الکتریکی