Title: Plazierung im VLSI-Design und ein zweidimensionales Zerlegungsproblem