Title: Erweiterung der Simulation Um Die Formale Verifikation Von Schaltungen Mit Analogen und Gemischt Analog-Digitalen Eingangssignalen